TimeQuest Timing Analyzer report for trabalhofinalcd
Sat Apr 01 14:25:38 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; trabalhofinalcd                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 6.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processors 1-6         ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 292.4 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.420 ; -237.941           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.364 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -155.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.420 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.354      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.300 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.297 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.061     ; 3.231      ;
; -2.254 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.435     ; 2.814      ;
; -2.211 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.145      ;
; -2.148 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.061     ; 3.082      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.103 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.428     ; 2.670      ;
; -2.098 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.033      ;
; -2.090 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 3.024      ;
; -2.085 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.018      ;
; -2.075 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.010      ;
; -2.075 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 3.010      ;
; -2.075 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 3.010      ;
; -2.075 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.010      ;
; -2.058 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.992      ;
; -2.039 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.973      ;
; -2.032 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.067     ; 2.960      ;
; -2.023 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.064     ; 2.954      ;
; -1.978 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.307      ; 3.280      ;
; -1.960 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.893      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.307      ; 3.258      ;
; -1.934 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.237      ;
; -1.934 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.237      ;
; -1.934 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.237      ;
; -1.924 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.063     ; 2.856      ;
; -1.899 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.833      ;
; -1.898 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.832      ;
; -1.897 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.832      ;
; -1.897 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.832      ;
; -1.897 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.832      ;
; -1.897 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.832      ;
; -1.884 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.819      ;
; -1.882 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.800      ;
; -1.879 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.269      ; 3.143      ;
; -1.879 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.269      ; 3.143      ;
; -1.878 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.812      ;
; -1.876 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.829      ;
; -1.876 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.829      ;
; -1.874 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.437     ; 2.432      ;
; -1.865 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.063     ; 2.797      ;
; -1.864 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.308      ; 3.167      ;
; -1.864 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.798      ;
; -1.861 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.060     ; 2.796      ;
; -1.861 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.796      ;
; -1.861 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.796      ;
; -1.861 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.796      ;
; -1.855 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.128      ;
; -1.852 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.786      ;
; -1.851 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.788      ;
; -1.851 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.058     ; 2.788      ;
; -1.851 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.058     ; 2.788      ;
; -1.840 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.777      ;
; -1.834 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.768      ;
; -1.834 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.768      ;
; -1.834 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.768      ;
; -1.834 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.768      ;
; -1.832 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; 0.258      ; 3.085      ;
; -1.832 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.258      ; 3.085      ;
; -1.831 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.438     ; 2.388      ;
; -1.821 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.291      ; 3.107      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.747      ;
; -1.806 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.739      ;
; -1.806 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.739      ;
; -1.804 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.738      ;
; -1.802 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.737      ;
; -1.802 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.737      ;
; -1.802 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.737      ;
; -1.802 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.737      ;
; -1.797 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.750      ;
; -1.797 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.750      ;
; -1.794 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.729      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.793 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.726      ;
; -1.779 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.713      ;
; -1.779 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.060     ; 2.714      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.435      ; 0.956      ;
; 0.465 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.048      ;
; 0.584 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.174      ;
; 0.625 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.843      ;
; 0.636 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.854      ;
; 0.788 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.390      ;
; 0.793 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.012      ;
; 0.815 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.406      ;
; 0.827 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.445      ; 1.429      ;
; 0.836 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.427      ; 1.420      ;
; 0.843 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.407      ; 1.407      ;
; 0.851 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.441      ;
; 0.852 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.432      ; 1.441      ;
; 0.881 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.444      ; 1.482      ;
; 0.889 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.107      ;
; 0.893 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.129      ;
; 0.902 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.120      ;
; 0.920 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.427      ; 1.504      ;
; 0.921 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.523      ;
; 0.923 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.141      ;
; 0.925 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.512      ;
; 0.940 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.446      ; 1.543      ;
; 0.941 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.530      ;
; 0.945 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.446      ; 1.548      ;
; 0.948 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.438      ; 1.543      ;
; 0.952 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.168      ;
; 0.952 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.168      ;
; 0.953 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.512      ;
; 0.955 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.552      ;
; 0.955 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.170      ;
; 0.957 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.961 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.440      ; 1.558      ;
; 0.966 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.438      ; 1.561      ;
; 0.976 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.193      ;
; 0.976 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.192      ;
; 0.976 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.572      ;
; 0.978 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.195      ;
; 0.978 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.196      ;
; 0.980 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.198      ;
; 0.981 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.577      ;
; 0.997 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.441      ; 1.595      ;
; 0.997 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 0.997 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.106      ; 1.260      ;
; 0.998 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.231      ;
; 0.999 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.106      ; 1.262      ;
; 1.005 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.607      ;
; 1.006 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.446      ; 1.609      ;
; 1.010 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.434      ; 1.601      ;
; 1.013 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.444      ; 1.614      ;
; 1.024 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.240      ;
; 1.026 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.615      ;
; 1.026 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.614      ;
; 1.031 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.247      ;
; 1.035 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.407      ; 1.599      ;
; 1.042 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.644      ;
; 1.047 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.263      ;
; 1.050 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.268      ;
; 1.051 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.267      ;
; 1.051 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.267      ;
; 1.054 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.404      ; 1.615      ;
; 1.054 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.614      ;
; 1.067 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.666      ;
; 1.072 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.288      ;
; 1.072 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.290      ;
; 1.076 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.433      ; 1.666      ;
; 1.080 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.682      ;
; 1.081 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.678      ;
; 1.081 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.683      ;
; 1.091 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.309      ;
; 1.100 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.430      ; 1.687      ;
; 1.107 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.405      ; 1.669      ;
; 1.110 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.347      ;
; 1.111 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.327      ;
; 1.112 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.328      ;
; 1.116 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.445      ; 1.718      ;
; 1.119 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.335      ;
; 1.120 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.338      ;
; 1.122 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.338      ;
; 1.128 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.687      ;
; 1.135 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.723      ;
; 1.137 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.352      ;
; 1.142 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.126      ; 1.425      ;
; 1.155 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.373      ;
; 1.156 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.704      ;
; 1.161 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.379      ;
; 1.163 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.445      ; 1.765      ;
; 1.169 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.767      ;
; 1.172 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.390      ;
; 1.173 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.391      ;
; 1.174 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.444      ; 1.775      ;
; 1.174 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.407      ;
; 1.187 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.445      ; 1.789      ;
; 1.196 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.446      ; 1.799      ;
; 1.198 ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.446      ; 1.801      ;
; 1.199 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.415      ;
; 1.202 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.418      ;
; 1.202 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.798      ;
; 1.204 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.796      ;
; 1.205 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.765      ;
; 1.207 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.425      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; confirm_address ; clk        ; 3.378 ; 3.790 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 2.985 ; 3.372 ; Rise       ; clk             ;
; read            ; clk        ; 3.635 ; 4.062 ; Rise       ; clk             ;
; sw0             ; clk        ; 1.711 ; 2.137 ; Rise       ; clk             ;
; sw1             ; clk        ; 2.102 ; 2.529 ; Rise       ; clk             ;
; sw2             ; clk        ; 1.762 ; 2.191 ; Rise       ; clk             ;
; sw3             ; clk        ; 2.745 ; 3.158 ; Rise       ; clk             ;
; sw4             ; clk        ; 1.352 ; 1.765 ; Rise       ; clk             ;
; sw5             ; clk        ; 1.700 ; 2.157 ; Rise       ; clk             ;
; sw6             ; clk        ; 1.684 ; 2.150 ; Rise       ; clk             ;
; sw7             ; clk        ; 1.855 ; 2.287 ; Rise       ; clk             ;
; sw8             ; clk        ; 3.480 ; 3.995 ; Rise       ; clk             ;
; sw9             ; clk        ; 3.092 ; 3.576 ; Rise       ; clk             ;
; write           ; clk        ; 4.224 ; 4.651 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; confirm_address ; clk        ; -2.041 ; -2.481 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -2.112 ; -2.514 ; Rise       ; clk             ;
; read            ; clk        ; -2.142 ; -2.550 ; Rise       ; clk             ;
; sw0             ; clk        ; -0.911 ; -1.288 ; Rise       ; clk             ;
; sw1             ; clk        ; -1.421 ; -1.833 ; Rise       ; clk             ;
; sw2             ; clk        ; -1.235 ; -1.610 ; Rise       ; clk             ;
; sw3             ; clk        ; -1.704 ; -2.079 ; Rise       ; clk             ;
; sw4             ; clk        ; -0.728 ; -1.117 ; Rise       ; clk             ;
; sw5             ; clk        ; -1.324 ; -1.757 ; Rise       ; clk             ;
; sw6             ; clk        ; -1.281 ; -1.723 ; Rise       ; clk             ;
; sw7             ; clk        ; -1.482 ; -1.902 ; Rise       ; clk             ;
; sw8             ; clk        ; -2.196 ; -2.653 ; Rise       ; clk             ;
; sw9             ; clk        ; -1.823 ; -2.251 ; Rise       ; clk             ;
; write           ; clk        ; -2.229 ; -2.700 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.938  ; 7.110  ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 6.534  ; 6.556  ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 6.184  ; 6.229  ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.792  ; 5.799  ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 6.053  ; 6.050  ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.453  ; 5.494  ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 6.634  ; 6.769  ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.938  ; 7.110  ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.467  ; 5.510  ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.618  ; 6.654  ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.908  ; 5.927  ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 6.027  ; 6.049  ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 6.075  ; 6.115  ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 6.072  ; 6.060  ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.145  ; 6.175  ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.291  ; 6.300  ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 6.102  ; 6.178  ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.618  ; 6.654  ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.665  ; 5.695  ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.618  ; 5.642  ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.178  ; 5.211  ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.552  ; 5.552  ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.665  ; 5.695  ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.469  ; 5.497  ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.184  ; 5.214  ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.340  ; 5.364  ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.353  ; 5.377  ; Rise       ; clk             ;
; morte[*]            ; clk        ; 10.261 ; 10.370 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 10.261 ; 10.370 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 9.058  ; 9.087  ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.978  ; 9.003  ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.832  ; 8.814  ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.869  ; 8.976  ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.721  ; 8.786  ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 9.021  ; 8.986  ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.312  ; 8.295  ; Rise       ; clk             ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.344 ; 5.383 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 6.383 ; 6.403 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 6.043 ; 6.084 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.670 ; 5.676 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.920 ; 5.917 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.344 ; 5.383 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 6.526 ; 6.659 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.817 ; 6.986 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.358 ; 5.399 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.781 ; 5.799 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.781 ; 5.799 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.895 ; 5.915 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.942 ; 5.980 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.939 ; 5.927 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.003 ; 6.030 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.149 ; 6.158 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.969 ; 6.041 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.456 ; 6.488 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.080 ; 5.110 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.502 ; 5.524 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.080 ; 5.110 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.435 ; 5.433 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.547 ; 5.576 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.360 ; 5.386 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.085 ; 5.113 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.236 ; 5.258 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.248 ; 5.270 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.524 ; 6.538 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.033 ; 8.150 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 7.240 ; 7.238 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.737 ; 6.716 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.697 ; 6.661 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 7.057 ; 7.081 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.524 ; 6.538 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 7.162 ; 7.148 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.696 ; 6.704 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 324.04 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.086 ; -200.722          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.342 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -155.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.086 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.026      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.956 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.897      ;
; -1.946 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.886      ;
; -1.914 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.396     ; 2.513      ;
; -1.863 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.803      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.807 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.747      ;
; -1.778 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.720      ;
; -1.775 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.389     ; 2.381      ;
; -1.770 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.056     ; 2.709      ;
; -1.758 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.699      ;
; -1.758 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.699      ;
; -1.758 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.699      ;
; -1.758 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.699      ;
; -1.746 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.686      ;
; -1.727 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.068     ; 2.654      ;
; -1.727 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.667      ;
; -1.720 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.660      ;
; -1.693 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.058     ; 2.630      ;
; -1.666 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.056     ; 2.605      ;
; -1.649 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.273      ; 2.917      ;
; -1.640 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.273      ; 2.908      ;
; -1.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.274      ; 2.897      ;
; -1.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.274      ; 2.897      ;
; -1.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.274      ; 2.897      ;
; -1.625 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.584      ;
; -1.625 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.584      ;
; -1.617 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.056     ; 2.556      ;
; -1.606 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.535      ;
; -1.595 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.535      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.536      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.536      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.536      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.536      ;
; -1.587 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.528      ;
; -1.587 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.528      ;
; -1.587 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.528      ;
; -1.587 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.528      ;
; -1.587 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.528      ;
; -1.587 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.528      ;
; -1.586 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.528      ;
; -1.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.245      ; 2.823      ;
; -1.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.245      ; 2.823      ;
; -1.578 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.518      ;
; -1.569 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.509      ;
; -1.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.507      ;
; -1.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.507      ;
; -1.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.507      ;
; -1.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.507      ;
; -1.561 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.560 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.501      ;
; -1.557 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.397     ; 2.155      ;
; -1.556 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 2.817      ;
; -1.556 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.391     ; 2.160      ;
; -1.555 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.498      ;
; -1.555 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.498      ;
; -1.555 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.498      ;
; -1.553 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.491      ;
; -1.553 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.495      ;
; -1.552 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.493      ;
; -1.552 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.493      ;
; -1.552 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.493      ;
; -1.552 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.246      ; 2.793      ;
; -1.552 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.493      ;
; -1.544 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.487      ;
; -1.543 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.486      ;
; -1.542 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.276      ; 2.813      ;
; -1.541 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.482      ;
; -1.541 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.482      ;
; -1.541 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.482      ;
; -1.541 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.482      ;
; -1.540 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.247      ; 2.782      ;
; -1.540 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.247      ; 2.782      ;
; -1.540 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.247      ; 2.782      ;
; -1.540 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.247      ; 2.782      ;
; -1.538 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; 0.235      ; 2.768      ;
; -1.538 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.235      ; 2.768      ;
; -1.531 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.525 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.467      ;
; -1.525 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.467      ;
; -1.525 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.467      ;
; -1.525 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.467      ;
; -1.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.446      ;
; -1.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.446      ;
; -1.506 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.446      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.395      ; 0.881      ;
; 0.426 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.387      ; 0.957      ;
; 0.537 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.074      ;
; 0.559 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.758      ;
; 0.570 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.769      ;
; 0.723 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.267      ;
; 0.732 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.932      ;
; 0.758 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.296      ;
; 0.764 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.290      ;
; 0.780 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.399      ; 1.323      ;
; 0.784 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.368      ; 1.296      ;
; 0.786 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.395      ; 1.325      ;
; 0.788 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.326      ;
; 0.789 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.325      ;
; 0.794 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.993      ;
; 0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.008      ;
; 0.811 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.026      ;
; 0.833 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.054      ; 1.031      ;
; 0.841 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.382      ; 1.367      ;
; 0.849 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.390      ;
; 0.851 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.395      ;
; 0.863 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.059      ;
; 0.863 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.397      ;
; 0.864 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.060      ;
; 0.866 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.407      ;
; 0.875 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.412      ;
; 0.879 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.094      ;
; 0.880 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.076      ;
; 0.887 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.395      ;
; 0.890 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.088      ;
; 0.893 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.097      ; 1.134      ;
; 0.894 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.097      ; 1.135      ;
; 0.898 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.435      ;
; 0.901 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.438      ;
; 0.902 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.099      ;
; 0.903 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.442      ;
; 0.905 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.397      ; 1.446      ;
; 0.906 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.102      ;
; 0.907 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.103      ;
; 0.907 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.444      ;
; 0.908 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.106      ;
; 0.910 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.108      ;
; 0.913 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.450      ;
; 0.918 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.116      ;
; 0.921 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.465      ;
; 0.926 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.463      ;
; 0.928 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.052      ; 1.124      ;
; 0.935 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.394      ; 1.473      ;
; 0.939 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.395      ; 1.478      ;
; 0.939 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.475      ;
; 0.946 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.145      ;
; 0.947 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.399      ; 1.490      ;
; 0.948 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.146      ;
; 0.949 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.486      ;
; 0.954 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.399      ; 1.497      ;
; 0.960 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.156      ;
; 0.961 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.368      ; 1.473      ;
; 0.966 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.366      ; 1.476      ;
; 0.971 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.168      ;
; 0.974 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.367      ; 1.485      ;
; 0.975 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.171      ;
; 0.975 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.171      ;
; 0.980 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.179      ;
; 0.987 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.531      ;
; 0.992 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.536      ;
; 0.996 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.394      ; 1.534      ;
; 0.996 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.192      ;
; 0.996 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.212      ;
; 1.005 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.542      ;
; 1.009 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.547      ;
; 1.013 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.390      ; 1.547      ;
; 1.024 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.368      ; 1.536      ;
; 1.026 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.222      ;
; 1.029 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.225      ;
; 1.029 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.107      ; 1.280      ;
; 1.034 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.233      ;
; 1.036 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.233      ;
; 1.038 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.235      ;
; 1.038 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.234      ;
; 1.038 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.400      ; 1.582      ;
; 1.039 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.364      ; 1.547      ;
; 1.043 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.579      ;
; 1.052 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.354      ; 1.550      ;
; 1.052 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.395      ; 1.591      ;
; 1.052 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.054      ; 1.250      ;
; 1.068 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.280      ;
; 1.071 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.615      ;
; 1.073 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.272      ;
; 1.081 ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.625      ;
; 1.085 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.283      ;
; 1.085 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.283      ;
; 1.087 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.303      ;
; 1.088 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.397      ; 1.629      ;
; 1.090 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.400      ; 1.634      ;
; 1.093 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.291      ;
; 1.097 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.294      ;
; 1.099 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.638      ;
; 1.101 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.366      ; 1.611      ;
; 1.106 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.303      ;
; 1.113 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.651      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; confirm_address ; clk        ; 3.001 ; 3.287 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 2.638 ; 2.907 ; Rise       ; clk             ;
; read            ; clk        ; 3.223 ; 3.533 ; Rise       ; clk             ;
; sw0             ; clk        ; 1.455 ; 1.805 ; Rise       ; clk             ;
; sw1             ; clk        ; 1.814 ; 2.171 ; Rise       ; clk             ;
; sw2             ; clk        ; 1.501 ; 1.855 ; Rise       ; clk             ;
; sw3             ; clk        ; 2.410 ; 2.740 ; Rise       ; clk             ;
; sw4             ; clk        ; 1.130 ; 1.462 ; Rise       ; clk             ;
; sw5             ; clk        ; 1.449 ; 1.813 ; Rise       ; clk             ;
; sw6             ; clk        ; 1.434 ; 1.800 ; Rise       ; clk             ;
; sw7             ; clk        ; 1.586 ; 1.932 ; Rise       ; clk             ;
; sw8             ; clk        ; 3.052 ; 3.517 ; Rise       ; clk             ;
; sw9             ; clk        ; 2.692 ; 3.145 ; Rise       ; clk             ;
; write           ; clk        ; 3.762 ; 4.063 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; confirm_address ; clk        ; -1.758 ; -2.120 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -1.831 ; -2.163 ; Rise       ; clk             ;
; read            ; clk        ; -1.864 ; -2.175 ; Rise       ; clk             ;
; sw0             ; clk        ; -0.737 ; -1.046 ; Rise       ; clk             ;
; sw1             ; clk        ; -1.205 ; -1.542 ; Rise       ; clk             ;
; sw2             ; clk        ; -1.040 ; -1.356 ; Rise       ; clk             ;
; sw3             ; clk        ; -1.470 ; -1.784 ; Rise       ; clk             ;
; sw4             ; clk        ; -0.569 ; -0.894 ; Rise       ; clk             ;
; sw5             ; clk        ; -1.116 ; -1.465 ; Rise       ; clk             ;
; sw6             ; clk        ; -1.079 ; -1.424 ; Rise       ; clk             ;
; sw7             ; clk        ; -1.257 ; -1.593 ; Rise       ; clk             ;
; sw8             ; clk        ; -1.906 ; -2.274 ; Rise       ; clk             ;
; sw9             ; clk        ; -1.559 ; -1.916 ; Rise       ; clk             ;
; write           ; clk        ; -1.932 ; -2.334 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.654 ; 6.800 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 6.199 ; 6.157 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.857 ; 5.835 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.511 ; 5.480 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.757 ; 5.722 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.194 ; 5.206 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 6.375 ; 6.498 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.654 ; 6.800 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.207 ; 5.220 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.246 ; 6.204 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.612 ; 5.600 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.712 ; 5.704 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.769 ; 5.763 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.770 ; 5.732 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.816 ; 5.808 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.976 ; 5.945 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.783 ; 5.813 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.246 ; 6.204 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.387 ; 5.401 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.346 ; 5.341 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 4.941 ; 4.955 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.278 ; 5.259 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.387 ; 5.401 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.206 ; 5.211 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 4.944 ; 4.959 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.089 ; 5.086 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.099 ; 5.098 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 9.639 ; 9.697 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 9.639 ; 9.697 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.461 ; 8.404 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.383 ; 8.313 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.293 ; 8.205 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.252 ; 8.262 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.156 ; 8.122 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 8.442 ; 8.399 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 7.752 ; 7.692 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.097 ; 5.108 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 6.061 ; 6.020 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.730 ; 5.707 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.401 ; 5.370 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.637 ; 5.603 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.097 ; 5.108 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 6.279 ; 6.401 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.546 ; 6.690 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.110 ; 5.121 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.497 ; 5.486 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.497 ; 5.486 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.593 ; 5.585 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.648 ; 5.643 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.650 ; 5.613 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.688 ; 5.678 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.847 ; 5.817 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.662 ; 5.690 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.099 ; 6.057 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 4.853 ; 4.866 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.242 ; 5.237 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 4.853 ; 4.866 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.173 ; 5.154 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.282 ; 5.294 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.108 ; 5.112 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 4.857 ; 4.870 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 4.995 ; 4.993 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.006 ; 5.004 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.160 ; 6.108 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 7.663 ; 7.722 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.799 ; 6.748 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.370 ; 6.293 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.342 ; 6.259 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.661 ; 6.611 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.160 ; 6.108 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.767 ; 6.732 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.344 ; 6.260 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.913 ; -77.202           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.177 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -164.721                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.913 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.865      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.901 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.874 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.826      ;
; -0.843 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.239     ; 1.591      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.809 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.804 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.756      ;
; -0.802 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.754      ;
; -0.795 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.747      ;
; -0.786 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.778 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.730      ;
; -0.768 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.720      ;
; -0.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.719      ;
; -0.754 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.754 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.754 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.754 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.750 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.502      ;
; -0.746 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.163      ; 1.896      ;
; -0.739 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; 0.163      ; 1.889      ;
; -0.706 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.655      ;
; -0.697 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.848      ;
; -0.697 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.848      ;
; -0.697 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.848      ;
; -0.682 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.635      ;
; -0.679 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.631      ;
; -0.676 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.144      ; 1.807      ;
; -0.676 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.144      ; 1.807      ;
; -0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.622      ;
; -0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.622      ;
; -0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.622      ;
; -0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.622      ;
; -0.660 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.658 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.602      ;
; -0.657 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.609      ;
; -0.657 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.610      ;
; -0.657 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.610      ;
; -0.657 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.610      ;
; -0.657 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.610      ;
; -0.656 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.608      ;
; -0.652 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.604      ;
; -0.652 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.240     ; 1.399      ;
; -0.649 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; 0.138      ; 1.774      ;
; -0.649 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.138      ; 1.774      ;
; -0.648 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.148      ; 1.783      ;
; -0.641 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.593      ;
; -0.641 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.594      ;
; -0.641 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.594      ;
; -0.641 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.594      ;
; -0.641 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.594      ;
; -0.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.589      ;
; -0.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.589      ;
; -0.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.589      ;
; -0.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.589      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.587      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.587      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.587      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.587      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.587      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.587      ;
; -0.632 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.164      ; 1.783      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.628 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.775      ;
; -0.621 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.156      ; 1.764      ;
; -0.620 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; -0.238     ; 1.369      ;
; -0.618 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.572      ;
; -0.618 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.572      ;
; -0.618 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.572      ;
; -0.613 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.024     ; 1.576      ;
; -0.613 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.024     ; 1.576      ;
; -0.613 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.565      ;
; -0.613 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.764      ;
; -0.613 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.764      ;
; -0.613 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.764      ;
; -0.609 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.560      ;
; -0.607 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.561      ;
; -0.605 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.602 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.554      ;
; -0.602 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.556      ;
; -0.602 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.556      ;
; -0.602 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.556      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.499      ;
; 0.242 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.559      ;
; 0.295 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.616      ;
; 0.337 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.345 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.426 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.428 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.755      ;
; 0.430 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.746      ;
; 0.432 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.753      ;
; 0.445 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.771      ;
; 0.447 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.754      ;
; 0.450 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.770      ;
; 0.461 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.782      ;
; 0.462 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.241      ; 0.787      ;
; 0.463 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.047      ; 0.594      ;
; 0.478 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.597      ;
; 0.478 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.794      ;
; 0.482 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.601      ;
; 0.486 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.605      ;
; 0.488 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.806      ;
; 0.491 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.818      ;
; 0.493 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.244      ; 0.821      ;
; 0.497 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.242      ; 0.823      ;
; 0.501 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.618      ;
; 0.501 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.618      ;
; 0.503 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.806      ;
; 0.504 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.621      ;
; 0.507 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.625      ;
; 0.507 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.829      ;
; 0.507 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.828      ;
; 0.513 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.834      ;
; 0.513 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.630      ;
; 0.513 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.631      ;
; 0.513 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.834      ;
; 0.515 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.632      ;
; 0.515 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.632      ;
; 0.515 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.633      ;
; 0.516 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.836      ;
; 0.520 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.841      ;
; 0.520 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.847      ;
; 0.521 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.842      ;
; 0.524 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.668      ;
; 0.527 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.671      ;
; 0.527 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.645      ;
; 0.529 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.851      ;
; 0.532 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.853      ;
; 0.532 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.660      ;
; 0.536 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.856      ;
; 0.538 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.865      ;
; 0.541 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.033      ; 0.658      ;
; 0.542 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.868      ;
; 0.545 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.852      ;
; 0.550 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.877      ;
; 0.552 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.669      ;
; 0.552 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.857      ;
; 0.557 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.674      ;
; 0.557 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.676      ;
; 0.558 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.878      ;
; 0.558 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.675      ;
; 0.562 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.883      ;
; 0.562 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.679      ;
; 0.565 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.239      ; 0.888      ;
; 0.568 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.685      ;
; 0.569 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.688      ;
; 0.572 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.877      ;
; 0.574 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.901      ;
; 0.576 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.894      ;
; 0.579 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.906      ;
; 0.581 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.698      ;
; 0.581 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.698      ;
; 0.581 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.887      ;
; 0.584 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.703      ;
; 0.587 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.047      ; 0.718      ;
; 0.590 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.893      ;
; 0.591 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.912      ;
; 0.599 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.032      ; 0.715      ;
; 0.600 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.032      ; 0.716      ;
; 0.600 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.069      ; 0.753      ;
; 0.602 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.719      ;
; 0.602 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.928      ;
; 0.606 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.609 ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.728      ;
; 0.612 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.932      ;
; 0.613 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.740      ;
; 0.615 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.243      ; 0.942      ;
; 0.615 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.241      ; 0.940      ;
; 0.618 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.915      ;
; 0.628 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.244      ; 0.956      ;
; 0.629 ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.244      ; 0.957      ;
; 0.630 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.748      ;
; 0.630 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.748      ;
; 0.630 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.749      ;
; 0.633 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.751      ;
; 0.634 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.956      ;
; 0.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.242      ; 0.963      ;
; 0.642 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.047      ; 0.773      ;
; 0.644 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.949      ;
; 0.651 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.768      ;
; 0.654 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.771      ;
; 0.655 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.771      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; confirm_address ; clk        ; 1.857 ; 2.500 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 1.652 ; 2.262 ; Rise       ; clk             ;
; read            ; clk        ; 2.015 ; 2.703 ; Rise       ; clk             ;
; sw0             ; clk        ; 0.923 ; 1.498 ; Rise       ; clk             ;
; sw1             ; clk        ; 1.156 ; 1.769 ; Rise       ; clk             ;
; sw2             ; clk        ; 0.966 ; 1.552 ; Rise       ; clk             ;
; sw3             ; clk        ; 1.520 ; 2.167 ; Rise       ; clk             ;
; sw4             ; clk        ; 0.735 ; 1.307 ; Rise       ; clk             ;
; sw5             ; clk        ; 0.959 ; 1.556 ; Rise       ; clk             ;
; sw6             ; clk        ; 0.961 ; 1.554 ; Rise       ; clk             ;
; sw7             ; clk        ; 1.029 ; 1.624 ; Rise       ; clk             ;
; sw8             ; clk        ; 2.016 ; 2.540 ; Rise       ; clk             ;
; sw9             ; clk        ; 1.773 ; 2.283 ; Rise       ; clk             ;
; write           ; clk        ; 2.321 ; 3.018 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; confirm_address ; clk        ; -1.124 ; -1.701 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -1.164 ; -1.746 ; Rise       ; clk             ;
; read            ; clk        ; -1.191 ; -1.811 ; Rise       ; clk             ;
; sw0             ; clk        ; -0.481 ; -1.030 ; Rise       ; clk             ;
; sw1             ; clk        ; -0.784 ; -1.360 ; Rise       ; clk             ;
; sw2             ; clk        ; -0.667 ; -1.236 ; Rise       ; clk             ;
; sw3             ; clk        ; -0.942 ; -1.551 ; Rise       ; clk             ;
; sw4             ; clk        ; -0.378 ; -0.920 ; Rise       ; clk             ;
; sw5             ; clk        ; -0.745 ; -1.328 ; Rise       ; clk             ;
; sw6             ; clk        ; -0.735 ; -1.305 ; Rise       ; clk             ;
; sw7             ; clk        ; -0.815 ; -1.403 ; Rise       ; clk             ;
; sw8             ; clk        ; -1.230 ; -1.803 ; Rise       ; clk             ;
; sw9             ; clk        ; -0.996 ; -1.555 ; Rise       ; clk             ;
; write           ; clk        ; -1.251 ; -1.868 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 4.286 ; 4.490 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.889 ; 3.996 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.639 ; 3.769 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.471 ; 3.525 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.625 ; 3.695 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.312 ; 3.343 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 4.105 ; 4.281 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 4.286 ; 4.490 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.325 ; 3.354 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.901 ; 4.006 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.546 ; 3.603 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.595 ; 3.644 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.632 ; 3.722 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.633 ; 3.694 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.622 ; 3.725 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.767 ; 3.856 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.678 ; 3.736 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.901 ; 4.006 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.416 ; 3.480 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.381 ; 3.424 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.142 ; 3.165 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.290 ; 3.374 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.416 ; 3.480 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.307 ; 3.345 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.141 ; 3.160 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.222 ; 3.248 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.233 ; 3.259 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.158 ; 6.359 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.158 ; 6.359 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 5.317 ; 5.463 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 5.289 ; 5.396 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 5.213 ; 5.270 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 5.218 ; 5.337 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.157 ; 5.307 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 5.338 ; 5.393 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 4.914 ; 4.978 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.249 ; 3.279 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.802 ; 3.905 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.558 ; 3.684 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.401 ; 3.453 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.549 ; 3.616 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.249 ; 3.279 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 4.043 ; 4.217 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 4.216 ; 4.417 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.262 ; 3.289 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.473 ; 3.527 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.473 ; 3.527 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.519 ; 3.565 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.556 ; 3.642 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.557 ; 3.615 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.539 ; 3.638 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.686 ; 3.771 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.599 ; 3.654 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.807 ; 3.907 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.084 ; 3.102 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.315 ; 3.355 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.085 ; 3.107 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.223 ; 3.305 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.349 ; 3.409 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.243 ; 3.279 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.084 ; 3.102 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.161 ; 3.185 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.173 ; 3.197 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.880 ; 3.944 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 4.869 ; 5.075 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 4.227 ; 4.313 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 4.017 ; 4.060 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.995 ; 4.040 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 4.166 ; 4.238 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.880 ; 3.944 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 4.218 ; 4.312 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.914 ; 4.013 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.420   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.420   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -237.941 ; 0.0   ; 0.0      ; 0.0     ; -164.721            ;
;  clk             ; -237.941 ; 0.000 ; N/A      ; N/A     ; -164.721            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; confirm_address ; clk        ; 3.378 ; 3.790 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 2.985 ; 3.372 ; Rise       ; clk             ;
; read            ; clk        ; 3.635 ; 4.062 ; Rise       ; clk             ;
; sw0             ; clk        ; 1.711 ; 2.137 ; Rise       ; clk             ;
; sw1             ; clk        ; 2.102 ; 2.529 ; Rise       ; clk             ;
; sw2             ; clk        ; 1.762 ; 2.191 ; Rise       ; clk             ;
; sw3             ; clk        ; 2.745 ; 3.158 ; Rise       ; clk             ;
; sw4             ; clk        ; 1.352 ; 1.765 ; Rise       ; clk             ;
; sw5             ; clk        ; 1.700 ; 2.157 ; Rise       ; clk             ;
; sw6             ; clk        ; 1.684 ; 2.150 ; Rise       ; clk             ;
; sw7             ; clk        ; 1.855 ; 2.287 ; Rise       ; clk             ;
; sw8             ; clk        ; 3.480 ; 3.995 ; Rise       ; clk             ;
; sw9             ; clk        ; 3.092 ; 3.576 ; Rise       ; clk             ;
; write           ; clk        ; 4.224 ; 4.651 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; confirm_address ; clk        ; -1.124 ; -1.701 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -1.164 ; -1.746 ; Rise       ; clk             ;
; read            ; clk        ; -1.191 ; -1.811 ; Rise       ; clk             ;
; sw0             ; clk        ; -0.481 ; -1.030 ; Rise       ; clk             ;
; sw1             ; clk        ; -0.784 ; -1.360 ; Rise       ; clk             ;
; sw2             ; clk        ; -0.667 ; -1.236 ; Rise       ; clk             ;
; sw3             ; clk        ; -0.942 ; -1.551 ; Rise       ; clk             ;
; sw4             ; clk        ; -0.378 ; -0.894 ; Rise       ; clk             ;
; sw5             ; clk        ; -0.745 ; -1.328 ; Rise       ; clk             ;
; sw6             ; clk        ; -0.735 ; -1.305 ; Rise       ; clk             ;
; sw7             ; clk        ; -0.815 ; -1.403 ; Rise       ; clk             ;
; sw8             ; clk        ; -1.230 ; -1.803 ; Rise       ; clk             ;
; sw9             ; clk        ; -0.996 ; -1.555 ; Rise       ; clk             ;
; write           ; clk        ; -1.251 ; -1.868 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.938  ; 7.110  ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 6.534  ; 6.556  ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 6.184  ; 6.229  ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.792  ; 5.799  ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 6.053  ; 6.050  ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.453  ; 5.494  ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 6.634  ; 6.769  ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.938  ; 7.110  ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.467  ; 5.510  ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.618  ; 6.654  ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.908  ; 5.927  ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 6.027  ; 6.049  ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 6.075  ; 6.115  ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 6.072  ; 6.060  ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.145  ; 6.175  ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.291  ; 6.300  ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 6.102  ; 6.178  ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.618  ; 6.654  ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.665  ; 5.695  ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.618  ; 5.642  ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.178  ; 5.211  ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.552  ; 5.552  ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.665  ; 5.695  ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.469  ; 5.497  ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.184  ; 5.214  ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.340  ; 5.364  ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.353  ; 5.377  ; Rise       ; clk             ;
; morte[*]            ; clk        ; 10.261 ; 10.370 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 10.261 ; 10.370 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 9.058  ; 9.087  ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.978  ; 9.003  ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.832  ; 8.814  ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.869  ; 8.976  ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.721  ; 8.786  ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 9.021  ; 8.986  ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.312  ; 8.295  ; Rise       ; clk             ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.249 ; 3.279 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.802 ; 3.905 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.558 ; 3.684 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.401 ; 3.453 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.549 ; 3.616 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.249 ; 3.279 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 4.043 ; 4.217 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 4.216 ; 4.417 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.262 ; 3.289 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.473 ; 3.527 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.473 ; 3.527 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.519 ; 3.565 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.556 ; 3.642 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.557 ; 3.615 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.539 ; 3.638 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.686 ; 3.771 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.599 ; 3.654 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.807 ; 3.907 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.084 ; 3.102 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.315 ; 3.355 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.085 ; 3.107 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.223 ; 3.305 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.349 ; 3.409 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.243 ; 3.279 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.084 ; 3.102 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.161 ; 3.185 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.173 ; 3.197 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.880 ; 3.944 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 4.869 ; 5.075 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 4.227 ; 4.313 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 4.017 ; 4.060 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.995 ; 4.040 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 4.166 ; 4.238 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.880 ; 3.944 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 4.218 ; 4.312 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.914 ; 4.013 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; address_reg_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_address         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw8                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 888      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 888      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 200   ; 200  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 184   ; 184  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr 01 14:25:37 2023
Info: Command: quartus_sta trabalhofinalcd -c trabalhofinalcd
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalhofinalcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.420            -237.941 clk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.086            -200.722 clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.913
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.913             -77.202 clk 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -164.721 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4708 megabytes
    Info: Processing ended: Sat Apr 01 14:25:38 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


