FIRRTL version 1.1.0
circuit Q4i :
  module Q4i :
    output out : UInt<1>

    out <= UInt<1>("h0") @[Q4i.scala 8:7]

