m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/reg_desplazamiento/simulation/modelsim
Ereg_desplazamiento
Z1 w1573568389
Z2 DPx4 ieee 11 numeric_std 0 22 :ASDNFgHXf_ih3J@9F3Ze1
Z3 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z4 DPx4 ieee 18 std_logic_unsigned 0 22 ;eZjO2D4ZDz<]0>8AL<ne1
Z5 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z6 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z7 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd
Z8 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd
l0
L7
VZLhA@F<SgY3ZTbDb=ndG]1
!s100 ;Hz3e?]LinBDMFoe3jF1E0
Z9 OV;C;10.5b;63
31
Z10 !s110 1573672133
!i10b 1
Z11 !s108 1573672132.000000
Z12 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd|
Z13 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/reg_desplazamiento.vhd|
!i113 1
Z14 o-93 -work work
Z15 tExplicit 1 CvgOpt 0
Afunc
R2
R3
R4
R5
R6
DEx4 work 18 reg_desplazamiento 0 22 ZLhA@F<SgY3ZTbDb=ndG]1
l34
L21
VOZ6LE2UR=Ya4<1JE4Jkc<1
!s100 lhQ]3?_m29@@?]6@cG>nI3
R9
31
R10
!i10b 1
R11
R12
R13
!i113 1
R14
R15
Eregistro
R1
R2
R3
R4
R5
R6
R0
Z16 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd
Z17 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd
l0
L7
VfUCDVlHCd6B`lCO4I@E0k1
!s100 KPJO:n=_5==?N@6iH`KE@2
R9
31
Z18 !s110 1573672132
!i10b 1
R11
Z19 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd|
Z20 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/src/registro.vhd|
!i113 1
R14
R15
Abh
R2
R3
R4
R5
R6
DEx4 work 8 registro 0 22 fUCDVlHCd6B`lCO4I@E0k1
l20
L18
V]ON^I[46iC5]cSEP:a1T40
!s100 c=AN@lL]Z86RhS[2:3hil0
R9
31
R18
!i10b 1
R11
R19
R20
!i113 1
R14
R15
Etbreg_desplazamiento
Z21 w1573671959
R4
R3
R2
R5
R6
R0
Z22 8/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/reg_desplazamiento/../TBreg_desplazamiento.vhd
Z23 F/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/reg_desplazamiento/../TBreg_desplazamiento.vhd
l0
L7
VGi4b;;;mocZM2Jf]O<cKg1
!s100 moj:D9?Qo<POHjJAdfSS43
R9
31
R10
!i10b 1
Z24 !s108 1573672133.000000
Z25 !s90 -reportprogress|300|-93|-work|work|/home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/reg_desplazamiento/../TBreg_desplazamiento.vhd|
Z26 !s107 /home/julio/Escritorio/FPGA_Proyectos/Laboratorio_5/reg_desplazamiento/../TBreg_desplazamiento.vhd|
!i113 1
R14
R15
Abh
R4
R3
R2
R5
R6
DEx4 work 20 tbreg_desplazamiento 0 22 Gi4b;;;mocZM2Jf]O<cKg1
l34
L10
V8kh46Qe[X1ml;KT6Dg_BM2
!s100 m2EJF6G6lRm;C::fKFTSI0
R9
31
R10
!i10b 1
R24
R25
R26
!i113 1
R14
R15
