TimeQuest Timing Analyzer report for GreenScreen
Wed Jan 13 20:33:08 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 12. Slow Model Setup: 'iCLK_50'
 13. Slow Model Setup: 'phase_loop2|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'iCLK_50'
 16. Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 17. Slow Model Hold: 'phase_loop2|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 20. Slow Model Recovery: 'phase_loop2|altpll_component|pll|clk[0]'
 21. Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 22. Slow Model Recovery: 'iCLK_50'
 23. Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 24. Slow Model Removal: 'iCLK_50'
 25. Slow Model Removal: 'phase_loop2|altpll_component|pll|clk[0]'
 26. Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 27. Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 28. Slow Model Minimum Pulse Width: 'phase_loop2|altpll_component|pll|clk[0]'
 29. Slow Model Minimum Pulse Width: 'iCLK_50'
 30. Slow Model Minimum Pulse Width: 'iCLK_50_2'
 31. Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 44. Fast Model Setup: 'iCLK_50'
 45. Fast Model Setup: 'phase_loop2|altpll_component|pll|clk[0]'
 46. Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 47. Fast Model Hold: 'iCLK_50'
 48. Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 49. Fast Model Hold: 'phase_loop2|altpll_component|pll|clk[0]'
 50. Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 51. Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 52. Fast Model Recovery: 'phase_loop2|altpll_component|pll|clk[0]'
 53. Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 54. Fast Model Recovery: 'iCLK_50'
 55. Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 56. Fast Model Removal: 'iCLK_50'
 57. Fast Model Removal: 'phase_loop2|altpll_component|pll|clk[0]'
 58. Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 59. Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 60. Fast Model Minimum Pulse Width: 'phase_loop2|altpll_component|pll|clk[0]'
 61. Fast Model Minimum Pulse Width: 'iCLK_50'
 62. Fast Model Minimum Pulse Width: 'iCLK_50_2'
 63. Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Progagation Delay
 76. Minimum Progagation Delay
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GreenScreen                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                    ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------------+---------------------------------------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                           ; { I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK } ;
; iCLK_50                                 ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                           ; { iCLK_50 }                                 ;
; iCLK_50_2                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                           ; { iCLK_50_2 }                               ;
; phase_loop2|altpll_component|pll|clk[0] ; Generated ; 13.333 ; 75.0 MHz   ; 0.000 ; 6.666  ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; iCLK_50_2 ; phase_loop2|altpll_component|pll|inclk[0] ; { phase_loop2|altpll_component|pll|clk[0] } ;
; phase_loop|altpll_component|pll|clk[0]  ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; iCLK_50   ; phase_loop|altpll_component|pll|inclk[0]  ; { phase_loop|altpll_component|pll|clk[0] }  ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 142.37 MHz ; 142.37 MHz      ; phase_loop2|altpll_component|pll|clk[0] ;      ;
; 204.67 MHz ; 204.67 MHz      ; iCLK_50                                 ;      ;
; 214.55 MHz ; 214.55 MHz      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;      ;
; 241.25 MHz ; 241.25 MHz      ; phase_loop|altpll_component|pll|clk[0]  ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.661 ; -164.572      ;
; iCLK_50                                 ; 2.895  ; 0.000         ;
; phase_loop2|altpll_component|pll|clk[0] ; 6.309  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 11.399 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -2.625 ; -2.625        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; phase_loop2|altpll_component|pll|clk[0] ; 0.391  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.391  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.963 ; -67.328       ;
; phase_loop2|altpll_component|pll|clk[0] ; 0.689  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 14.101 ; 0.000         ;
; iCLK_50                                 ; 15.550 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.246 ; 0.000         ;
; iCLK_50                                 ; 3.005 ; 0.000         ;
; phase_loop2|altpll_component|pll|clk[0] ; 5.462 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 5.669 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -60.000       ;
; phase_loop2|altpll_component|pll|clk[0] ; 4.539  ; 0.000         ;
; iCLK_50                                 ; 9.000  ; 0.000         ;
; iCLK_50_2                               ; 10.000 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 19.000 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.661 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.729      ;
; -3.657 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.696      ;
; -3.657 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.696      ;
; -3.657 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.696      ;
; -3.657 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.696      ;
; -3.657 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.696      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.531 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.599      ;
; -3.527 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.566      ;
; -3.527 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.566      ;
; -3.527 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.566      ;
; -3.527 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.566      ;
; -3.527 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.566      ;
; -3.413 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.482      ;
; -3.413 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.482      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.367 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.435      ;
; -3.363 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.402      ;
; -3.363 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.402      ;
; -3.363 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.402      ;
; -3.363 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.402      ;
; -3.363 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.402      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.352 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.420      ;
; -3.348 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.387      ;
; -3.348 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.387      ;
; -3.348 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.387      ;
; -3.348 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.387      ;
; -3.348 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.387      ;
; -3.283 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.352      ;
; -3.283 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.352      ;
; -3.242 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.278      ;
; -3.242 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.278      ;
; -3.242 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.278      ;
; -3.193 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 4.214      ;
; -3.119 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.188      ;
; -3.119 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.188      ;
; -3.112 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.148      ;
; -3.112 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.148      ;
; -3.112 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.148      ;
; -3.104 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.173      ;
; -3.104 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 4.173      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.032      ; 4.147      ;
; -3.075 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.114      ;
; -3.075 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.114      ;
; -3.075 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.114      ;
; -3.075 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.114      ;
; -3.075 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 4.114      ;
; -3.060 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 4.081      ;
; -2.964 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.016     ; 3.984      ;
; -2.948 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.984      ;
; -2.948 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.984      ;
; -2.948 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.984      ;
; -2.944 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.965      ;
; -2.944 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.965      ;
; -2.944 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.965      ;
; -2.944 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.965      ;
; -2.944 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.965      ;
; -2.933 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.969      ;
; -2.933 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.969      ;
; -2.933 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.969      ;
; -2.930 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.016     ; 3.950      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.931      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.931      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.931      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.931      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.015     ; 3.931      ;
; -2.831 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.033      ; 3.900      ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 2.895  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.500        ; 2.766      ; 0.657      ;
; 3.395  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 1.000        ; 2.766      ; 0.657      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[9]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[8]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[11]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[10]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[7]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[4]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[6]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[5]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[12]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[13]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[14]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[15]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.114 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[1]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.919      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[19]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[20]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[21]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[22]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[23]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[25]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[26]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[27]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[28]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[29]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[30]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[31]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[16]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[17]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[18]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.131 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[24]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.905      ;
; 15.146 ; ResetDelay:reset_delayer|Cont[15]       ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.004      ; 4.894      ;
; 15.152 ; ResetDelay:reset_delayer|Cont[5]        ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.004      ; 4.888      ;
; 15.202 ; ResetDelay:reset_delayer|Cont[0]        ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.834      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[9]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[8]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[11]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[10]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[7]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[4]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[6]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[5]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[12]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[13]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[14]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[15]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.248 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[1]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.785      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[19]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[20]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[21]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[22]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[23]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[25]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[26]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[27]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[28]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[29]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[30]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[31]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[16]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[17]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[18]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.265 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[24]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.771      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[9]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[8]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[11]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[10]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[7]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[4]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[6]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[5]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[12]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[13]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[14]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[15]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.367 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[1]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 4.666      ;
; 15.382 ; ResetDelay:reset_delayer|Cont[14]       ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.004      ; 4.658      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[19]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[20]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[21]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[22]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[23]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[25]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[26]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[27]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[28]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[29]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[30]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[31]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[16]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[17]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[18]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.384 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[24]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 4.652      ;
; 15.411 ; ResetDelay:reset_delayer|Cont[7]        ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.004      ; 4.629      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                                                          ;
+-------+------------------------------------------+--------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                              ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 6.309 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 7.068      ;
; 6.366 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 7.011      ;
; 6.409 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.947      ;
; 6.429 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.948      ;
; 6.486 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.891      ;
; 6.529 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.827      ;
; 6.535 ; CCD_Capture:camera_capture|Y_Counter[12] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.842      ;
; 6.562 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.815      ;
; 6.567 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.004      ; 6.806      ;
; 6.578 ; CCD_Capture:camera_capture|Y_Counter[2]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.799      ;
; 6.597 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.780      ;
; 6.632 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.755      ;
; 6.655 ; CCD_Capture:camera_capture|Y_Counter[12] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.722      ;
; 6.682 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.695      ;
; 6.685 ; CCD_Capture:camera_capture|Y_Counter[0]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.692      ;
; 6.688 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.668      ;
; 6.689 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.698      ;
; 6.698 ; CCD_Capture:camera_capture|Y_Counter[2]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.679      ;
; 6.717 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.658      ;
; 6.717 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.660      ;
; 6.732 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.634      ;
; 6.733 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.644      ;
; 6.774 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.601      ;
; 6.783 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.573      ;
; 6.796 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[2]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.570      ;
; 6.802 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[0]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.006     ; 6.561      ;
; 6.805 ; CCD_Capture:camera_capture|Y_Counter[0]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.572      ;
; 6.808 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.548      ;
; 6.817 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.015     ; 6.537      ;
; 6.821 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.556      ;
; 6.839 ; CCD_Capture:camera_capture|Y_Counter[9]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.538      ;
; 6.846 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.004      ; 6.527      ;
; 6.853 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.524      ;
; 6.858 ; CCD_Capture:camera_capture|Y_Counter[12] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.529      ;
; 6.878 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[10] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.478      ;
; 6.885 ; CCD_Capture:camera_capture|Y_Counter[1]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.492      ;
; 6.885 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.502      ;
; 6.899 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.478      ;
; 6.901 ; CCD_Capture:camera_capture|Y_Counter[2]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.486      ;
; 6.903 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.453      ;
; 6.908 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[4]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.448      ;
; 6.913 ; CCD_Capture:camera_capture|X_Counter[14] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.443      ;
; 6.920 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.467      ;
; 6.941 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.004      ; 6.432      ;
; 6.941 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.436      ;
; 6.943 ; CCD_Capture:camera_capture|Y_Counter[12] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.432      ;
; 6.951 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[1]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.006     ; 6.412      ;
; 6.955 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.422      ;
; 6.959 ; CCD_Capture:camera_capture|Y_Counter[9]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.418      ;
; 6.959 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.418      ;
; 6.970 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.405      ;
; 6.986 ; CCD_Capture:camera_capture|Y_Counter[2]  ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.389      ;
; 6.988 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.368      ;
; 7.005 ; CCD_Capture:camera_capture|Y_Counter[1]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.372      ;
; 7.005 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.370      ;
; 7.008 ; CCD_Capture:camera_capture|Y_Counter[0]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.379      ;
; 7.011 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.355      ;
; 7.019 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.358      ;
; 7.029 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.348      ;
; 7.033 ; CCD_Capture:camera_capture|X_Counter[14] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.323      ;
; 7.056 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.331      ;
; 7.064 ; CCD_Capture:camera_capture|Y_Counter[14] ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.313      ;
; 7.071 ; CCD_Capture:camera_capture|X_Counter[14] ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.004      ; 6.302      ;
; 7.075 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.302      ;
; 7.075 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rRed[2]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.291      ;
; 7.079 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.298      ;
; 7.081 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rRed[0]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.006     ; 6.282      ;
; 7.093 ; CCD_Capture:camera_capture|Y_Counter[0]  ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.282      ;
; 7.096 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.015     ; 6.258      ;
; 7.106 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.260      ;
; 7.108 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.248      ;
; 7.126 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.025      ; 6.268      ;
; 7.141 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.234      ;
; 7.142 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[1]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.006     ; 6.221      ;
; 7.144 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.243      ;
; 7.146 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.004      ; 6.227      ;
; 7.149 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.228      ;
; 7.157 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[10] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.199      ;
; 7.162 ; CCD_Capture:camera_capture|Y_Counter[9]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.225      ;
; 7.168 ; CCD_Capture:camera_capture|X_Counter[5]  ; RAWToRGB:image_conversion|rGreen[8]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.188      ;
; 7.170 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rRed[2]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.196      ;
; 7.176 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rRed[0]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.006     ; 6.187      ;
; 7.183 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rRed[5]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.025      ; 6.211      ;
; 7.184 ; CCD_Capture:camera_capture|Y_Counter[14] ; RAWToRGB:image_conversion|rGreen[2]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 6.193      ;
; 7.187 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[4]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.169      ;
; 7.191 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.015     ; 6.163      ;
; 7.201 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[4]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.004      ; 6.172      ;
; 7.208 ; CCD_Capture:camera_capture|Y_Counter[1]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.179      ;
; 7.220 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[9]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.012     ; 6.137      ;
; 7.222 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.165      ;
; 7.229 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.146      ;
; 7.230 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rRed[1]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.006     ; 6.133      ;
; 7.236 ; CCD_Capture:camera_capture|X_Counter[14] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.130      ;
; 7.247 ; CCD_Capture:camera_capture|Y_Counter[9]  ; RAWToRGB:image_conversion|rRed[7]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.128      ;
; 7.252 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rGreen[10] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.104      ;
; 7.259 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[7]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 6.116      ;
; 7.262 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rRed[3]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.003     ; 6.104      ;
; 7.266 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rRed[2]    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.121      ;
; 7.278 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rGreen[3]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 6.109      ;
; 7.282 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rGreen[4]  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 6.074      ;
+-------+------------------------------------------+--------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                            ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; 11.399 ; RAWToRGB:image_conversion|rRed[9]    ; vga_controller:vga|outVGA_R[9] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 1.919      ;
; 11.415 ; RAWToRGB:image_conversion|rRed[2]    ; vga_controller:vga|outVGA_R[2] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.085     ; 1.870      ;
; 11.471 ; RAWToRGB:image_conversion|rRed[1]    ; vga_controller:vga|outVGA_R[1] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.058     ; 1.841      ;
; 11.619 ; RAWToRGB:image_conversion|rRed[3]    ; vga_controller:vga|outVGA_R[3] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.061     ; 1.690      ;
; 11.640 ; RAWToRGB:image_conversion|rGreen[6]  ; vga_controller:vga|outVGA_G[5] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.068     ; 1.662      ;
; 11.663 ; RAWToRGB:image_conversion|rRed[4]    ; vga_controller:vga|outVGA_R[4] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.068     ; 1.639      ;
; 11.682 ; RAWToRGB:image_conversion|rBlue[5]   ; vga_controller:vga|outVGA_B[5] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.059     ; 1.629      ;
; 11.718 ; RAWToRGB:image_conversion|rGreen[5]  ; vga_controller:vga|outVGA_G[4] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.092     ; 1.560      ;
; 11.748 ; RAWToRGB:image_conversion|rRed[7]    ; vga_controller:vga|outVGA_R[7] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.073     ; 1.549      ;
; 11.785 ; RAWToRGB:image_conversion|rGreen[3]  ; vga_controller:vga|outVGA_G[2] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.085     ; 1.500      ;
; 11.785 ; RAWToRGB:image_conversion|rBlue[9]   ; vga_controller:vga|outVGA_B[9] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.087     ; 1.498      ;
; 11.791 ; RAWToRGB:image_conversion|rBlue[0]   ; vga_controller:vga|outVGA_B[0] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.083     ; 1.496      ;
; 11.800 ; RAWToRGB:image_conversion|rGreen[1]  ; vga_controller:vga|outVGA_G[0] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.082     ; 1.488      ;
; 11.803 ; RAWToRGB:image_conversion|rBlue[3]   ; vga_controller:vga|outVGA_B[3] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.059     ; 1.508      ;
; 11.825 ; RAWToRGB:image_conversion|rGreen[7]  ; vga_controller:vga|outVGA_G[6] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.073     ; 1.472      ;
; 11.870 ; RAWToRGB:image_conversion|rRed[5]    ; vga_controller:vga|outVGA_R[5] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.068     ; 1.432      ;
; 11.881 ; RAWToRGB:image_conversion|rRed[0]    ; vga_controller:vga|outVGA_R[0] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.082     ; 1.407      ;
; 11.884 ; RAWToRGB:image_conversion|rGreen[8]  ; vga_controller:vga|outVGA_G[7] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.075     ; 1.411      ;
; 11.886 ; RAWToRGB:image_conversion|rBlue[8]   ; vga_controller:vga|outVGA_B[8] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.083     ; 1.401      ;
; 11.888 ; RAWToRGB:image_conversion|rGreen[4]  ; vga_controller:vga|outVGA_G[3] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.075     ; 1.407      ;
; 11.898 ; RAWToRGB:image_conversion|rGreen[2]  ; vga_controller:vga|outVGA_G[1] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.075     ; 1.397      ;
; 11.903 ; RAWToRGB:image_conversion|rBlue[2]   ; vga_controller:vga|outVGA_B[2] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.059     ; 1.408      ;
; 11.913 ; RAWToRGB:image_conversion|rBlue[4]   ; vga_controller:vga|outVGA_B[4] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.059     ; 1.398      ;
; 11.917 ; RAWToRGB:image_conversion|rBlue[1]   ; vga_controller:vga|outVGA_B[1] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.059     ; 1.394      ;
; 11.934 ; RAWToRGB:image_conversion|rRed[6]    ; vga_controller:vga|outVGA_R[6] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.049     ; 1.387      ;
; 11.935 ; RAWToRGB:image_conversion|rGreen[9]  ; vga_controller:vga|outVGA_G[8] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 1.383      ;
; 12.004 ; RAWToRGB:image_conversion|rBlue[7]   ; vga_controller:vga|outVGA_B[7] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.059     ; 1.307      ;
; 12.006 ; RAWToRGB:image_conversion|rBlue[6]   ; vga_controller:vga|outVGA_B[6] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.083     ; 1.281      ;
; 12.019 ; RAWToRGB:image_conversion|rRed[8]    ; vga_controller:vga|outVGA_R[8] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.076     ; 1.275      ;
; 12.024 ; RAWToRGB:image_conversion|rGreen[10] ; vga_controller:vga|outVGA_G[9] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.075     ; 1.271      ;
; 35.855 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.171      ;
; 35.856 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.170      ;
; 35.856 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.170      ;
; 35.857 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.169      ;
; 35.857 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.169      ;
; 35.859 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.167      ;
; 35.859 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.167      ;
; 35.862 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.164      ;
; 35.866 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.160      ;
; 35.866 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.160      ;
; 35.870 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.156      ;
; 35.870 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.156      ;
; 35.874 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.152      ;
; 35.874 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.152      ;
; 35.881 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.145      ;
; 35.881 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.145      ;
; 35.920 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.106      ;
; 35.921 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.105      ;
; 35.921 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.105      ;
; 35.922 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.104      ;
; 35.922 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.104      ;
; 35.924 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.102      ;
; 35.924 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.102      ;
; 35.927 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.099      ;
; 35.931 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.095      ;
; 35.931 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.095      ;
; 35.935 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.091      ;
; 35.935 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.091      ;
; 35.939 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.087      ;
; 35.939 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.087      ;
; 35.946 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.080      ;
; 35.946 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 4.080      ;
; 36.176 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.874      ;
; 36.176 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.874      ;
; 36.176 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.850      ;
; 36.177 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.873      ;
; 36.177 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.873      ;
; 36.177 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.849      ;
; 36.177 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.849      ;
; 36.178 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.848      ;
; 36.178 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.848      ;
; 36.180 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.846      ;
; 36.180 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.846      ;
; 36.182 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.868      ;
; 36.183 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.843      ;
; 36.184 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.866      ;
; 36.184 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.866      ;
; 36.184 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.866      ;
; 36.184 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.866      ;
; 36.185 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.865      ;
; 36.185 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.865      ;
; 36.187 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.863      ;
; 36.187 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[5] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.863      ;
; 36.187 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.839      ;
; 36.187 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.839      ;
; 36.191 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.835      ;
; 36.191 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.835      ;
; 36.195 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.831      ;
; 36.195 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.831      ;
; 36.202 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.824      ;
; 36.202 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.010     ; 3.824      ;
; 36.241 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.809      ;
; 36.241 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.809      ;
; 36.242 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.808      ;
; 36.242 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.808      ;
; 36.247 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.803      ;
; 36.249 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.801      ;
; 36.249 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.801      ;
; 36.249 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.801      ;
; 36.249 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 3.801      ;
+--------+--------------------------------------+--------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                                                        ;
+--------+--------------------------------------------+--------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.625 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 2.766      ; 0.657      ;
; -2.125 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 2.766      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|Cont[0]           ; ResetDelay:reset_delayer|Cont[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|oRST_2            ; ResetDelay:reset_delayer|oRST_2            ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; ResetDelay:reset_delayer|Cont[31]          ; ResetDelay:reset_delayer|Cont[31]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.534  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.800      ;
; 0.788  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; ResetDelay:reset_delayer|Cont[16]          ; ResetDelay:reset_delayer|Cont[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.805  ; ResetDelay:reset_delayer|Cont[17]          ; ResetDelay:reset_delayer|Cont[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[20]          ; ResetDelay:reset_delayer|Cont[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[23]          ; ResetDelay:reset_delayer|Cont[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[25]          ; ResetDelay:reset_delayer|Cont[25]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[27]          ; ResetDelay:reset_delayer|Cont[27]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[29]          ; ResetDelay:reset_delayer|Cont[29]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[30]          ; ResetDelay:reset_delayer|Cont[30]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[2]           ; ResetDelay:reset_delayer|Cont[2]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[7]           ; ResetDelay:reset_delayer|Cont[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[4]           ; ResetDelay:reset_delayer|Cont[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[13]          ; ResetDelay:reset_delayer|Cont[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[14]          ; ResetDelay:reset_delayer|Cont[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[15]          ; ResetDelay:reset_delayer|Cont[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[18]          ; ResetDelay:reset_delayer|Cont[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; ResetDelay:reset_delayer|Cont[9]           ; ResetDelay:reset_delayer|Cont[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; ResetDelay:reset_delayer|Cont[11]          ; ResetDelay:reset_delayer|Cont[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; ResetDelay:reset_delayer|Cont[1]           ; ResetDelay:reset_delayer|Cont[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.831  ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.097      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[19]          ; ResetDelay:reset_delayer|Cont[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[26]          ; ResetDelay:reset_delayer|Cont[26]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[28]          ; ResetDelay:reset_delayer|Cont[28]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[3]           ; ResetDelay:reset_delayer|Cont[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[24]          ; ResetDelay:reset_delayer|Cont[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[21]          ; ResetDelay:reset_delayer|Cont[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[22]          ; ResetDelay:reset_delayer|Cont[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[6]           ; ResetDelay:reset_delayer|Cont[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[5]           ; ResetDelay:reset_delayer|Cont[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; ResetDelay:reset_delayer|Cont[8]           ; ResetDelay:reset_delayer|Cont[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; ResetDelay:reset_delayer|Cont[10]          ; ResetDelay:reset_delayer|Cont[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.846  ; ResetDelay:reset_delayer|Cont[12]          ; ResetDelay:reset_delayer|Cont[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.972  ; ResetDelay:reset_delayer|Cont[24]          ; ResetDelay:reset_delayer|oRST_2            ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.001      ; 1.239      ;
; 1.028  ; ResetDelay:reset_delayer|Cont[21]          ; ResetDelay:reset_delayer|oRST_1            ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.001      ; 1.295      ;
; 1.095  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.361      ;
; 1.171  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.175  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.441      ;
; 1.178  ; ResetDelay:reset_delayer|Cont[16]          ; ResetDelay:reset_delayer|Cont[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.188  ; ResetDelay:reset_delayer|Cont[17]          ; ResetDelay:reset_delayer|Cont[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[30]          ; ResetDelay:reset_delayer|Cont[31]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[29]          ; ResetDelay:reset_delayer|Cont[30]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[13]          ; ResetDelay:reset_delayer|Cont[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[14]          ; ResetDelay:reset_delayer|Cont[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[18]          ; ResetDelay:reset_delayer|Cont[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[25]          ; ResetDelay:reset_delayer|Cont[26]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[27]          ; ResetDelay:reset_delayer|Cont[28]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[2]           ; ResetDelay:reset_delayer|Cont[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[20]          ; ResetDelay:reset_delayer|Cont[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[4]           ; ResetDelay:reset_delayer|Cont[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.457      ;
+--------+--------------------------------------------+--------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.391 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.796      ;
; 0.541 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.811      ;
; 0.589 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.855      ;
; 0.589 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.855      ;
; 0.594 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.860      ;
; 0.626 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.892      ;
; 0.666 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.932      ;
; 0.675 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.941      ;
; 0.678 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.944      ;
; 0.679 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.945      ;
; 0.679 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.945      ;
; 0.762 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.028      ;
; 0.798 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.064      ;
; 0.809 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.075      ;
; 0.833 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.033      ; 1.133      ;
; 0.847 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.857 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.123      ;
; 0.857 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.123      ;
; 0.920 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.216      ;
; 0.935 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.231      ;
; 0.936 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.203      ;
; 0.938 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.234      ;
; 0.957 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.224      ;
; 1.007 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.273      ;
; 1.051 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.347      ;
; 1.052 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.348      ;
; 1.072 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.339      ;
; 1.072 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.339      ;
; 1.074 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.370      ;
; 1.079 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.030      ; 1.375      ;
; 1.082 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.033      ; 1.381      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.350      ;
; 1.089 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.356      ;
; 1.091 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.354      ;
; 1.092 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.359      ;
; 1.098 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.033      ; 1.397      ;
; 1.114 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.380      ;
; 1.157 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 1.455      ;
; 1.176 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.445      ;
; 1.219 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.485      ;
; 1.224 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.479      ;
; 1.229 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.483      ;
; 1.229 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.483      ;
; 1.232 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.499      ;
; 1.234 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.488      ;
; 1.234 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.488      ;
; 1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.509      ;
; 1.244 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.539      ;
; 1.252 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.547      ;
; 1.260 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.267 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.536      ;
; 1.269 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.532      ;
; 1.283 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.552      ;
; 1.284 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.550      ;
; 1.310 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 1.608      ;
; 1.315 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.584      ;
; 1.319 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 1.617      ;
; 1.321 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.590      ;
; 1.329 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 1.627      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.015     ; 1.598      ;
; 1.349 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.615      ;
; 1.355 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.621      ;
; 1.357 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.626      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.653      ;
; 1.402 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.668      ;
; 1.406 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.660      ;
; 1.414 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.679      ;
; 1.432 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.698      ;
; 1.436 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.702      ;
; 1.439 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.034     ; 1.671      ;
; 1.441 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.707      ;
; 1.445 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.714      ;
; 1.446 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.715      ;
; 1.461 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 1.739      ;
; 1.467 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.762      ;
; 1.472 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.034     ; 1.704      ;
; 1.473 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.739      ;
; 1.532 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.798      ;
; 1.549 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.814      ;
; 1.556 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.821      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                                                  ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                      ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                               ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; RAWToRGB:image_conversion|wData1_d2[1]                                                                                                          ; RAWToRGB:image_conversion|rRed[1]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.523 ; RAWToRGB:image_conversion|wData1_d2[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[9]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.531 ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.841      ;
; 0.536 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.843      ;
; 0.538 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.845      ;
; 0.538 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.845      ;
; 0.540 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.847      ;
; 0.542 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.849      ;
; 0.542 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.849      ;
; 0.606 ; rCCD_DATA[8]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.913      ;
; 0.607 ; rCCD_DATA[10]                                                                                                                                   ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.914      ;
; 0.608 ; rCCD_DATA[2]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.915      ;
; 0.609 ; rCCD_DATA[4]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.916      ;
; 0.638 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                                                ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 0.945      ;
; 0.648 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.906      ;
; 0.648 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.906      ;
; 0.648 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.906      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.911      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.911      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.911      ;
; 0.654 ; RAWToRGB:image_conversion|wData1_d2[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.655 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.913      ;
; 0.658 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.916      ;
; 0.662 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.920      ;
; 0.673 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~portb_address_reg1 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.084      ; 0.991      ;
; 0.681 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~portb_address_reg2 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.084      ; 0.999      ;
; 0.686 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~portb_address_reg3 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.084      ; 1.004      ;
; 0.709 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_address_reg2 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 0.999      ;
; 0.710 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_address_reg1 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 1.000      ;
; 0.714 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_address_reg3 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.056      ; 1.004      ;
; 0.723 ; rCCD_DATA[6]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.030      ;
; 0.731 ; rCCD_DATA[5]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.038      ;
; 0.732 ; rCCD_DATA[7]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.039      ;
; 0.733 ; rCCD_DATA[9]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.040      ;
; 0.751 ; rCCD_DATA[3]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.058      ;
; 0.778 ; RAWToRGB:image_conversion|wData2_d2[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]                                                                                                                                      ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.780 ; RAWToRGB:image_conversion|wData2_d2[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[9]                                                                                                                                      ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.788 ; rCCD_DATA[0]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.095      ;
; 0.789 ; rCCD_DATA[1]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.096      ;
; 0.795 ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; RAWToRGB:image_conversion|wData2_d2[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; RAWToRGB:image_conversion|wData1_d2[7]                                                                                                          ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.803 ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                               ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.111      ;
; 0.805 ; CCD_Capture:camera_capture|Frame_Cont[1]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[1]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                               ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.042      ; 1.115      ;
; 0.814 ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]          ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]                                   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.823 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.089      ;
; 0.832 ; RAWToRGB:image_conversion|wData1_d2[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[5]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; RAWToRGB:image_conversion|wData2_d2[7]                                                                                                          ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.102      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[3]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[3]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[8]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[8]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[10]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[10]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[12]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[12]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[19]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[19]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[24]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[24]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                   ;
+-------+--------------------------------------+----------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                          ; Launch Clock                            ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.391 ; vga_controller:vga|mVGA_V_SYNC       ; vga_controller:vga|mVGA_V_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; vga_controller:vga|mVGA_V_SYNC       ; vga_controller:vga|outVGA_V_SYNC ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; vga_controller:vga|mVGA_H_SYNC       ; vga_controller:vga|outVGA_H_SYNC ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; vga_controller:vga|V_Cont[12]        ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; vga_controller:vga|mVGA_H_SYNC       ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.740 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.007      ;
; 0.775 ; vga_controller:vga|mVGA_V_SYNC       ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.797 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; vga_controller:vga|V_Cont[4]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; vga_controller:vga|V_Cont[10]        ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_controller:vga|V_Cont[11]        ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; vga_controller:vga|H_Cont[11]        ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.838 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; vga_controller:vga|V_Cont[3]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.847 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.113      ;
; 0.851 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; vga_controller:vga|H_Cont[10]        ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; vga_controller:vga|H_Cont[12]        ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.856 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.122      ;
; 1.038 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.305      ;
; 1.079 ; RAWToRGB:image_conversion|rGreen[10] ; vga_controller:vga|outVGA_G[9]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.075     ; 1.271      ;
; 1.084 ; RAWToRGB:image_conversion|rRed[8]    ; vga_controller:vga|outVGA_R[8]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.076     ; 1.275      ;
; 1.097 ; RAWToRGB:image_conversion|rBlue[6]   ; vga_controller:vga|outVGA_B[6]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.083     ; 1.281      ;
; 1.099 ; RAWToRGB:image_conversion|rBlue[7]   ; vga_controller:vga|outVGA_B[7]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.059     ; 1.307      ;
; 1.168 ; RAWToRGB:image_conversion|rGreen[9]  ; vga_controller:vga|outVGA_G[8]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.052     ; 1.383      ;
; 1.169 ; RAWToRGB:image_conversion|rRed[6]    ; vga_controller:vga|outVGA_R[6]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.049     ; 1.387      ;
; 1.180 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.446      ;
; 1.185 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; RAWToRGB:image_conversion|rBlue[1]   ; vga_controller:vga|outVGA_B[1]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.059     ; 1.394      ;
; 1.189 ; vga_controller:vga|V_Cont[11]        ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; vga_controller:vga|V_Cont[10]        ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; RAWToRGB:image_conversion|rBlue[4]   ; vga_controller:vga|outVGA_B[4]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.059     ; 1.398      ;
; 1.193 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.460      ;
; 1.197 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.463      ;
; 1.198 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.464      ;
; 1.200 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; vga_controller:vga|H_Cont[11]        ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; RAWToRGB:image_conversion|rBlue[2]   ; vga_controller:vga|outVGA_B[2]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.059     ; 1.408      ;
; 1.205 ; RAWToRGB:image_conversion|rGreen[2]  ; vga_controller:vga|outVGA_G[1]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.075     ; 1.397      ;
; 1.215 ; RAWToRGB:image_conversion|rGreen[4]  ; vga_controller:vga|outVGA_G[3]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.075     ; 1.407      ;
; 1.217 ; RAWToRGB:image_conversion|rBlue[8]   ; vga_controller:vga|outVGA_B[8]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.083     ; 1.401      ;
; 1.219 ; RAWToRGB:image_conversion|rGreen[8]  ; vga_controller:vga|outVGA_G[7]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.075     ; 1.411      ;
; 1.222 ; RAWToRGB:image_conversion|rRed[0]    ; vga_controller:vga|outVGA_R[0]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.082     ; 1.407      ;
; 1.224 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; vga_controller:vga|V_Cont[3]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.228 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.233 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; RAWToRGB:image_conversion|rRed[5]    ; vga_controller:vga|outVGA_R[5]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.068     ; 1.432      ;
; 1.237 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.239 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.240 ; vga_controller:vga|H_Cont[10]        ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.506      ;
; 1.242 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.251 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.256 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; vga_controller:vga|V_Cont[10]        ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.529      ;
; 1.264 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.268 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.271 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.277 ; vga_controller:vga|V_Cont[4]         ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.543      ;
; 1.278 ; RAWToRGB:image_conversion|rGreen[7]  ; vga_controller:vga|outVGA_G[6]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.073     ; 1.472      ;
; 1.292 ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.299 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.565      ;
; 1.300 ; RAWToRGB:image_conversion|rBlue[3]   ; vga_controller:vga|outVGA_B[3]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.059     ; 1.508      ;
; 1.303 ; RAWToRGB:image_conversion|rGreen[1]  ; vga_controller:vga|outVGA_G[0]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.082     ; 1.488      ;
; 1.304 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.570      ;
; 1.308 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.310 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.576      ;
; 1.311 ; vga_controller:vga|H_Cont[10]        ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.577      ;
; 1.312 ; RAWToRGB:image_conversion|rBlue[0]   ; vga_controller:vga|outVGA_B[0]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.083     ; 1.496      ;
; 1.313 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.579      ;
; 1.318 ; RAWToRGB:image_conversion|rGreen[3]  ; vga_controller:vga|outVGA_G[2]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.085     ; 1.500      ;
; 1.318 ; RAWToRGB:image_conversion|rBlue[9]   ; vga_controller:vga|outVGA_B[9]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.087     ; 1.498      ;
; 1.322 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.327 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.593      ;
; 1.335 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.601      ;
+-------+--------------------------------------+----------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.666      ;
; -2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.666      ;
; -2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.666      ;
; -2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.666      ;
; -2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.666      ;
; -2.961 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.580      ; 4.577      ;
; -2.961 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.580      ; 4.577      ;
; -2.961 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.580      ; 4.577      ;
; -2.961 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.580      ; 4.577      ;
; -2.961 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.580      ; 4.577      ;
; -2.942 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.632      ;
; -2.942 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.632      ;
; -2.942 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.632      ;
; -2.942 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.941 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.632      ;
; -2.940 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.567      ; 4.543      ;
; -2.940 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.567      ; 4.543      ;
; -2.940 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.567      ; 4.543      ;
; -2.940 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.567      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.939 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.568      ; 4.543      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.626      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.626      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.626      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.626      ;
; -2.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.626      ;
; -2.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.622      ;
; -2.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.622      ;
; -2.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.622      ;
; -2.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.622      ;
; -2.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.680      ; 4.622      ;
; -2.889 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.592      ;
; -2.889 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.592      ;
; -2.889 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.592      ;
; -2.889 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.888 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.592      ;
; -2.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.588      ;
; -2.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.588      ;
; -2.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.588      ;
; -2.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.668      ; 4.588      ;
; -2.882 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.585      ;
; -2.882 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.585      ;
; -2.882 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.585      ;
; -2.882 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.585      ;
; -2.882 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.585      ;
; -2.862 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.565      ;
; -2.862 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.565      ;
; -2.862 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.565      ;
; -2.862 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.565      ;
; -2.862 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.565      ;
; -2.861 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.551      ;
; -2.861 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.551      ;
; -2.861 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.551      ;
; -2.861 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.860 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.551      ;
; -2.841 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.531      ;
; -2.841 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.531      ;
; -2.841 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.531      ;
; -2.841 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.654      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.655      ; 4.531      ;
; -2.829 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.621      ; 4.486      ;
; -2.827 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.534      ; 4.397      ;
; -2.816 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.519      ;
; -2.816 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.667      ; 4.519      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                        ;
+-------+---------------------------------+-------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.689 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.672     ; 3.341      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.696 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.671     ; 3.335      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[7]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.708 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.670     ; 3.324      ;
; 0.784 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[2]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.678     ; 3.240      ;
; 0.784 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.678     ; 3.240      ;
; 0.784 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[8]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.678     ; 3.240      ;
; 0.784 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.678     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[8]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.785 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[9]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.677     ; 3.240      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[7]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.789 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.680     ; 3.233      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.693     ; 3.201      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[12]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[13]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[14]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[15]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.665     ; 3.229      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
; 0.808 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -2.686     ; 3.208      ;
+-------+---------------------------------+-------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.192      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.732     ; 3.203      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.742     ; 3.193      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.742     ; 3.193      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.742     ; 3.193      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.742     ; 3.193      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.742     ; 3.193      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.729     ; 3.206      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
; 14.101 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -2.753     ; 3.182      ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                                                      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.550 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.486      ;
; 15.552 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.087     ; 4.397      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.557 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.494      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.559 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.072     ; 4.405      ;
; 15.603 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.013      ; 4.446      ;
; 15.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.013      ; 4.442      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.610 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.454      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.614 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.028      ; 4.450      ;
; 15.631 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.405      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.413      ;
; 15.651 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.385      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
; 15.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 4.393      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 2.246 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.132      ;
; 2.246 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.132      ;
; 2.246 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.132      ;
; 2.246 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.132      ;
; 2.246 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.132      ;
; 2.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.233      ;
; 2.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.233      ;
; 2.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.233      ;
; 2.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.233      ;
; 2.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.233      ;
; 2.368 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.241      ;
; 2.368 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.241      ;
; 2.368 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.241      ;
; 2.368 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.241      ;
; 2.368 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.241      ;
; 2.416 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.302      ;
; 2.416 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.302      ;
; 2.416 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.302      ;
; 2.416 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.302      ;
; 2.416 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.302      ;
; 2.470 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.356      ;
; 2.470 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.356      ;
; 2.470 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.356      ;
; 2.470 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.356      ;
; 2.470 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.356      ;
; 2.505 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.378      ;
; 2.505 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.378      ;
; 2.505 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.378      ;
; 2.505 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.378      ;
; 2.505 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.378      ;
; 2.544 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.430      ;
; 2.544 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.430      ;
; 2.544 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.430      ;
; 2.544 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.430      ;
; 2.544 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.430      ;
; 2.545 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.418      ;
; 2.545 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.418      ;
; 2.545 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.418      ;
; 2.545 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.418      ;
; 2.545 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.418      ;
; 2.620 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.493      ;
; 2.620 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.493      ;
; 2.620 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.493      ;
; 2.620 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.493      ;
; 2.620 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.493      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.499      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.512      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.499      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.512      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.499      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.512      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.499      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.512      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.499      ;
; 2.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.512      ;
; 2.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.536      ;
; 2.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.536      ;
; 2.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.536      ;
; 2.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.536      ;
; 2.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.536      ;
; 2.670 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.653      ; 3.589      ;
; 2.701 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.623      ; 3.590      ;
; 2.725 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.634      ; 3.625      ;
; 2.771 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.653      ; 3.690      ;
; 2.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.655      ;
; 2.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.655      ;
; 2.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.655      ;
; 2.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.655      ;
; 2.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.655      ;
; 2.792 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.640      ; 3.698      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.680      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.680      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.680      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.680      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.620      ; 3.680      ;
; 2.802 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.623      ; 3.691      ;
; 2.819 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.692      ;
; 2.819 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.692      ;
; 2.819 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.692      ;
; 2.819 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.692      ;
; 2.819 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.607      ; 3.692      ;
; 2.823 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.610      ; 3.699      ;
; 2.826 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.634      ; 3.726      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.837 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.668      ; 3.771      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.667      ; 3.771      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.667      ; 3.771      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.667      ; 3.771      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.667      ; 3.771      ;
; 2.840 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.653      ; 3.759      ;
; 2.847 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.621      ; 3.734      ;
; 2.859 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.680      ; 3.805      ;
; 2.859 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.680      ; 3.805      ;
; 2.859 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.680      ; 3.805      ;
; 2.859 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.680      ; 3.805      ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                                                      ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[5]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[6]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.087     ; 3.184      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.005 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.100     ; 3.171      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.339 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.633      ;
; 3.346 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 3.625      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.440 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.734      ;
; 3.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 3.726      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 3.742      ;
; 3.468 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.734      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.509 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.803      ;
; 3.516 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 3.795      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
; 3.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.028      ; 3.857      ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                          ;
+-------+---------------------------------+--------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.462 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.662     ; 3.065      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[4]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[4]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]          ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[5]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[5]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[5]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]          ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.474 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.661     ; 3.078      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[0]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[1]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[2]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[3]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[4]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[5]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[6]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[7]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[8]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[9]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.666     ; 3.099      ;
; 5.500 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[10]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.667     ; 3.098      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[2]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[2]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[2]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]          ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[3]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[3]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[3]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]          ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.507 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[3]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.668     ; 3.104      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.654     ; 3.239      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.654     ; 3.239      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.684     ; 3.209      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.654     ; 3.239      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.684     ; 3.209      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.684     ; 3.209      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[2]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.684     ; 3.209      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[3]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.684     ; 3.209      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.628 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[10]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.694     ; 3.199      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.693     ; 3.201      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.686     ; 3.208      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
; 5.629 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -2.665     ; 3.229      ;
+-------+---------------------------------+--------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.743     ; 3.192      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.732     ; 3.203      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.742     ; 3.193      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.742     ; 3.193      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.742     ; 3.193      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.742     ; 3.193      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.742     ; 3.193      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.729     ; 3.206      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
; 5.669 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.753     ; 3.182      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0    ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1    ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0    ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg2   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg3   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg4   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg5   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg6   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg7   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg8   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg9   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg0  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg1  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg10 ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg2  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg3  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg4  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg5  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg6  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg7  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg8  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg9  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg0  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg1  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg10 ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg2  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg3  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg4  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg5  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg6  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg7  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg8  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg9  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a12~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a13~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a14~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a15~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a16~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a17~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a18~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a19~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg10  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg2   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg3   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg4   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg5   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg6   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg7   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[16]          ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50_2'                                                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[0]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[0]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[10]                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[10]                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[1]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[1]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[2]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[2]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[3]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[3]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[4]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[4]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[5]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[5]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[6]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[6]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[7]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[7]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[8]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[8]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[9]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[9]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_FVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_FVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_LVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_LVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]  ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.248 ; 5.248 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.248 ; 5.248 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]   ; iCLK_50                                 ; 7.539 ; 7.539 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; 6.372 ; 6.372 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; 6.266 ; 6.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; 6.042 ; 6.042 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; 6.239 ; 6.239 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; 6.061 ; 6.061 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; 5.896 ; 5.896 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; 5.910 ; 5.910 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; 6.519 ; 6.519 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; 6.469 ; 6.469 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; 6.439 ; 6.439 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; 6.629 ; 6.629 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; 6.225 ; 6.225 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; 7.539 ; 7.539 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.799 ; -3.799 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.799 ; -3.799 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]   ; iCLK_50                                 ; -5.666 ; -5.666 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; -6.142 ; -6.142 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; -6.036 ; -6.036 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; -5.812 ; -5.812 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; -6.009 ; -6.009 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; -5.831 ; -5.831 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; -5.666 ; -5.666 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; -5.680 ; -5.680 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; -6.289 ; -6.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; -6.239 ; -6.239 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; -6.209 ; -6.209 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; -6.399 ; -6.399 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; -5.995 ; -5.995 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; -7.309 ; -7.309 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 11.285 ; 11.285 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.691 ; 10.691 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 11.285 ; 11.285 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.018  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.018  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 7.887  ; 7.887  ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 7.887  ; 7.887  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 7.849  ; 7.849  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 7.234  ; 7.234  ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 7.537  ; 7.537  ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 7.849  ; 7.849  ; Rise       ; iCLK_50                                 ;
; oHEX0_D[*]     ; iCLK_50_2                               ; 8.854  ; 8.854  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[0]    ; iCLK_50_2                               ; 8.854  ; 8.854  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[1]    ; iCLK_50_2                               ; 8.183  ; 8.183  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[2]    ; iCLK_50_2                               ; 8.777  ; 8.777  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[3]    ; iCLK_50_2                               ; 8.471  ; 8.471  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[4]    ; iCLK_50_2                               ; 7.462  ; 7.462  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[5]    ; iCLK_50_2                               ; 8.620  ; 8.620  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[6]    ; iCLK_50_2                               ; 8.704  ; 8.704  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX1_D[*]     ; iCLK_50_2                               ; 10.819 ; 10.819 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[0]    ; iCLK_50_2                               ; 10.813 ; 10.813 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[1]    ; iCLK_50_2                               ; 10.099 ; 10.099 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[2]    ; iCLK_50_2                               ; 10.349 ; 10.349 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[3]    ; iCLK_50_2                               ; 10.352 ; 10.352 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[4]    ; iCLK_50_2                               ; 10.500 ; 10.500 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[5]    ; iCLK_50_2                               ; 10.819 ; 10.819 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[6]    ; iCLK_50_2                               ; 10.787 ; 10.787 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX2_D[*]     ; iCLK_50_2                               ; 11.247 ; 11.247 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[0]    ; iCLK_50_2                               ; 7.142  ; 7.142  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[1]    ; iCLK_50_2                               ; 7.594  ; 7.594  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[2]    ; iCLK_50_2                               ; 7.356  ; 7.356  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[3]    ; iCLK_50_2                               ; 7.174  ; 7.174  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[4]    ; iCLK_50_2                               ; 11.247 ; 11.247 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[5]    ; iCLK_50_2                               ; 10.889 ; 10.889 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[6]    ; iCLK_50_2                               ; 10.019 ; 10.019 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX3_D[*]     ; iCLK_50_2                               ; 5.347  ; 5.347  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[0]    ; iCLK_50_2                               ; 4.984  ; 4.984  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[1]    ; iCLK_50_2                               ; 5.012  ; 5.012  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[2]    ; iCLK_50_2                               ; 4.992  ; 4.992  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[3]    ; iCLK_50_2                               ; 4.987  ; 4.987  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[4]    ; iCLK_50_2                               ; 5.347  ; 5.347  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[5]    ; iCLK_50_2                               ; 4.965  ; 4.965  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[6]    ; iCLK_50_2                               ; 4.999  ; 4.999  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX4_D[*]     ; iCLK_50_2                               ; 4.981  ; 4.981  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[0]    ; iCLK_50_2                               ; 4.939  ; 4.939  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[1]    ; iCLK_50_2                               ; 4.981  ; 4.981  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[2]    ; iCLK_50_2                               ; 4.946  ; 4.946  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[3]    ; iCLK_50_2                               ; 4.682  ; 4.682  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[4]    ; iCLK_50_2                               ; 4.676  ; 4.676  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[5]    ; iCLK_50_2                               ; 4.978  ; 4.978  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[6]    ; iCLK_50_2                               ; 4.971  ; 4.971  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX5_D[*]     ; iCLK_50_2                               ; 5.591  ; 5.591  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[0]    ; iCLK_50_2                               ; 5.156  ; 5.156  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[1]    ; iCLK_50_2                               ; 5.006  ; 5.006  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[2]    ; iCLK_50_2                               ; 4.965  ; 4.965  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[3]    ; iCLK_50_2                               ; 5.273  ; 5.273  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[4]    ; iCLK_50_2                               ; 5.159  ; 5.159  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[5]    ; iCLK_50_2                               ; 5.289  ; 5.289  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[6]    ; iCLK_50_2                               ; 5.591  ; 5.591  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX6_D[*]     ; iCLK_50_2                               ; 6.220  ; 6.220  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[0]    ; iCLK_50_2                               ; 5.978  ; 5.978  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[1]    ; iCLK_50_2                               ; 5.669  ; 5.669  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[2]    ; iCLK_50_2                               ; 6.220  ; 6.220  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[3]    ; iCLK_50_2                               ; 6.212  ; 6.212  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[4]    ; iCLK_50_2                               ; 6.009  ; 6.009  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[5]    ; iCLK_50_2                               ; 5.992  ; 5.992  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[6]    ; iCLK_50_2                               ; 6.159  ; 6.159  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX7_D[*]     ; iCLK_50_2                               ; 5.653  ; 5.653  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[0]    ; iCLK_50_2                               ; 5.347  ; 5.347  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[1]    ; iCLK_50_2                               ; 5.059  ; 5.059  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[2]    ; iCLK_50_2                               ; 5.053  ; 5.053  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[3]    ; iCLK_50_2                               ; 5.366  ; 5.366  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[4]    ; iCLK_50_2                               ; 5.355  ; 5.355  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[5]    ; iCLK_50_2                               ; 5.653  ; 5.653  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[6]    ; iCLK_50_2                               ; 5.378  ; 5.378  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; iCLK_50                                 ; 6.946  ; 6.946  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[1]     ; iCLK_50                                 ; 4.371  ; 4.371  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[3]     ; iCLK_50                                 ; 6.946  ; 6.946  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 2.796  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 6.477  ; 6.477  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 4.967  ; 4.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 6.477  ; 6.477  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 5.487  ; 5.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 5.418  ; 5.418  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 5.487  ; 5.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 5.017  ; 5.017  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 5.035  ; 5.035  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 5.150  ; 5.150  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 4.794  ; 4.794  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 4.728  ; 4.728  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 4.822  ; 4.822  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 5.217  ; 5.217  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 5.215  ; 5.215  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 5.717  ; 5.717  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 6.734  ; 6.734  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 6.178  ; 6.178  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 6.390  ; 6.390  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 6.734  ; 6.734  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 6.574  ; 6.574  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 6.350  ; 6.350  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 6.223  ; 6.223  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 5.491  ; 5.491  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 5.900  ; 5.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 5.788  ; 5.788  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 5.918  ; 5.918  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 5.642  ; 5.642  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 6.170  ; 6.170  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 5.903  ; 5.903  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 5.571  ; 5.571  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 5.077  ; 5.077  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 5.608  ; 5.608  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 5.513  ; 5.513  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 5.993  ; 5.993  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 5.852  ; 5.852  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 5.414  ; 5.414  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 5.467  ; 5.467  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 6.170  ; 6.170  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 5.707  ; 5.707  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;        ; 2.796  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                     ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.691 ; 7.018  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.691 ; 10.691 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.792 ; 7.018  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.018  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.018  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 7.887  ; 7.887  ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 7.887  ; 7.887  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 7.234  ; 7.234  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 7.234  ; 7.234  ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 7.537  ; 7.537  ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 7.849  ; 7.849  ; Rise       ; iCLK_50                                 ;
; oHEX0_D[*]     ; iCLK_50_2                               ; 5.986  ; 5.986  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[0]    ; iCLK_50_2                               ; 7.391  ; 7.391  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[1]    ; iCLK_50_2                               ; 6.681  ; 6.681  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[2]    ; iCLK_50_2                               ; 7.275  ; 7.275  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[3]    ; iCLK_50_2                               ; 6.978  ; 6.978  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[4]    ; iCLK_50_2                               ; 5.986  ; 5.986  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[5]    ; iCLK_50_2                               ; 7.123  ; 7.123  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[6]    ; iCLK_50_2                               ; 7.210  ; 7.210  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX1_D[*]     ; iCLK_50_2                               ; 7.826  ; 7.826  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[0]    ; iCLK_50_2                               ; 8.536  ; 8.536  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[1]    ; iCLK_50_2                               ; 7.826  ; 7.826  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[2]    ; iCLK_50_2                               ; 8.078  ; 8.078  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[3]    ; iCLK_50_2                               ; 8.075  ; 8.075  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[4]    ; iCLK_50_2                               ; 8.240  ; 8.240  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[5]    ; iCLK_50_2                               ; 8.520  ; 8.520  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[6]    ; iCLK_50_2                               ; 8.513  ; 8.513  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX2_D[*]     ; iCLK_50_2                               ; 6.469  ; 6.469  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[0]    ; iCLK_50_2                               ; 6.469  ; 6.469  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[1]    ; iCLK_50_2                               ; 6.922  ; 6.922  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[2]    ; iCLK_50_2                               ; 6.710  ; 6.710  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[3]    ; iCLK_50_2                               ; 6.499  ; 6.499  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[4]    ; iCLK_50_2                               ; 10.577 ; 10.577 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[5]    ; iCLK_50_2                               ; 10.247 ; 10.247 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[6]    ; iCLK_50_2                               ; 9.346  ; 9.346  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX3_D[*]     ; iCLK_50_2                               ; 4.473  ; 4.473  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[0]    ; iCLK_50_2                               ; 4.477  ; 4.477  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[1]    ; iCLK_50_2                               ; 4.505  ; 4.505  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[2]    ; iCLK_50_2                               ; 4.505  ; 4.505  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[3]    ; iCLK_50_2                               ; 4.473  ; 4.473  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[4]    ; iCLK_50_2                               ; 4.836  ; 4.836  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[5]    ; iCLK_50_2                               ; 4.485  ; 4.485  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[6]    ; iCLK_50_2                               ; 4.486  ; 4.486  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX4_D[*]     ; iCLK_50_2                               ; 4.255  ; 4.255  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[0]    ; iCLK_50_2                               ; 4.547  ; 4.547  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[1]    ; iCLK_50_2                               ; 4.560  ; 4.560  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[2]    ; iCLK_50_2                               ; 4.529  ; 4.529  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[3]    ; iCLK_50_2                               ; 4.260  ; 4.260  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[4]    ; iCLK_50_2                               ; 4.255  ; 4.255  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[5]    ; iCLK_50_2                               ; 4.557  ; 4.557  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[6]    ; iCLK_50_2                               ; 4.548  ; 4.548  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX5_D[*]     ; iCLK_50_2                               ; 4.571  ; 4.571  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[0]    ; iCLK_50_2                               ; 4.739  ; 4.739  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[1]    ; iCLK_50_2                               ; 4.584  ; 4.584  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[2]    ; iCLK_50_2                               ; 4.571  ; 4.571  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[3]    ; iCLK_50_2                               ; 4.848  ; 4.848  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[4]    ; iCLK_50_2                               ; 4.732  ; 4.732  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[5]    ; iCLK_50_2                               ; 4.866  ; 4.866  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[6]    ; iCLK_50_2                               ; 5.168  ; 5.168  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX6_D[*]     ; iCLK_50_2                               ; 5.229  ; 5.229  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[0]    ; iCLK_50_2                               ; 5.537  ; 5.537  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[1]    ; iCLK_50_2                               ; 5.229  ; 5.229  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[2]    ; iCLK_50_2                               ; 5.782  ; 5.782  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[3]    ; iCLK_50_2                               ; 5.773  ; 5.773  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[4]    ; iCLK_50_2                               ; 5.568  ; 5.568  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[5]    ; iCLK_50_2                               ; 5.553  ; 5.553  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[6]    ; iCLK_50_2                               ; 5.717  ; 5.717  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX7_D[*]     ; iCLK_50_2                               ; 4.529  ; 4.529  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[0]    ; iCLK_50_2                               ; 4.829  ; 4.829  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[1]    ; iCLK_50_2                               ; 4.531  ; 4.531  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[2]    ; iCLK_50_2                               ; 4.529  ; 4.529  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[3]    ; iCLK_50_2                               ; 4.847  ; 4.847  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[4]    ; iCLK_50_2                               ; 4.836  ; 4.836  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[5]    ; iCLK_50_2                               ; 5.160  ; 5.160  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[6]    ; iCLK_50_2                               ; 4.859  ; 4.859  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; iCLK_50                                 ; 4.371  ; 4.371  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[1]     ; iCLK_50                                 ; 4.371  ; 4.371  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[3]     ; iCLK_50                                 ; 6.946  ; 6.946  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 2.796  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 4.967  ; 4.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 4.967  ; 4.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 6.477  ; 6.477  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 4.728  ; 4.728  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 5.418  ; 5.418  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 5.487  ; 5.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 5.017  ; 5.017  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 5.035  ; 5.035  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 5.150  ; 5.150  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 4.794  ; 4.794  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 4.728  ; 4.728  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 4.822  ; 4.822  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 5.217  ; 5.217  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 5.215  ; 5.215  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 5.717  ; 5.717  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 5.491  ; 5.491  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 6.178  ; 6.178  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 6.390  ; 6.390  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 6.734  ; 6.734  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 6.574  ; 6.574  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 6.350  ; 6.350  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 6.223  ; 6.223  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 5.491  ; 5.491  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 5.900  ; 5.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 5.788  ; 5.788  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 5.918  ; 5.918  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 5.642  ; 5.642  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 5.077  ; 5.077  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 5.903  ; 5.903  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 5.571  ; 5.571  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 5.077  ; 5.077  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 5.608  ; 5.608  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 5.513  ; 5.513  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 5.993  ; 5.993  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 5.852  ; 5.852  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 5.414  ; 5.414  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 5.467  ; 5.467  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 6.170  ; 6.170  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 5.707  ; 5.707  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;        ; 2.796  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; GPIO_CLKIN_N1 ; GPIO_0[0]   ; 6.918  ;    ;    ; 6.918  ;
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 6.167  ;    ;    ; 6.167  ;
; iKEY[0]       ; oLEDG[3]    ; 8.531  ;    ;    ; 8.531  ;
; iSW[0]        ; oLEDR[0]    ; 10.434 ;    ;    ; 10.434 ;
; iSW[1]        ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]        ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]        ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]        ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]        ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]        ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]        ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]        ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]        ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]       ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]       ; oLEDR[11]   ; 9.777  ;    ;    ; 9.777  ;
; iSW[12]       ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]       ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]       ; oLEDR[14]   ; 10.098 ;    ;    ; 10.098 ;
; iSW[15]       ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]       ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]       ; oLEDR[17]   ; 9.879  ;    ;    ; 9.879  ;
+---------------+-------------+--------+----+----+--------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; GPIO_CLKIN_N1 ; GPIO_0[0]   ; 6.918  ;    ;    ; 6.918  ;
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 6.167  ;    ;    ; 6.167  ;
; iKEY[0]       ; oLEDG[3]    ; 8.531  ;    ;    ; 8.531  ;
; iSW[0]        ; oLEDR[0]    ; 10.434 ;    ;    ; 10.434 ;
; iSW[1]        ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]        ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]        ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]        ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]        ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]        ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]        ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]        ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]        ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]       ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]       ; oLEDR[11]   ; 9.777  ;    ;    ; 9.777  ;
; iSW[12]       ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]       ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]       ; oLEDR[14]   ; 10.098 ;    ;    ; 10.098 ;
; iSW[15]       ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]       ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]       ; oLEDR[17]   ; 9.879  ;    ;    ; 9.879  ;
+---------------+-------------+--------+----+----+--------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.250 ; -48.810       ;
; iCLK_50                                 ; 1.998  ; 0.000         ;
; phase_loop2|altpll_component|pll|clk[0] ; 10.236 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 12.386 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -1.618 ; -1.618        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; phase_loop2|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.215  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.134 ; -25.577       ;
; phase_loop2|altpll_component|pll|clk[0] ; 3.110  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 16.410 ; 0.000         ;
; iCLK_50                                 ; 17.673 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.143 ; 0.000         ;
; iCLK_50                                 ; 1.595 ; 0.000         ;
; phase_loop2|altpll_component|pll|clk[0] ; 3.111 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 3.470 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -60.000       ;
; phase_loop2|altpll_component|pll|clk[0] ; 4.539  ; 0.000         ;
; iCLK_50                                 ; 9.000  ; 0.000         ;
; iCLK_50_2                               ; 10.000 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 19.000 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.250 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.285      ;
; -1.250 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.285      ;
; -1.250 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.285      ;
; -1.250 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.285      ;
; -1.250 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.285      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.243 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.309      ;
; -1.199 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.234      ;
; -1.199 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.234      ;
; -1.199 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.234      ;
; -1.199 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.234      ;
; -1.199 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.234      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.192 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.258      ;
; -1.145 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.180      ;
; -1.145 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.180      ;
; -1.145 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.180      ;
; -1.145 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.180      ;
; -1.145 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.180      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.138 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.204      ;
; -1.125 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.192      ;
; -1.125 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.192      ;
; -1.120 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.155      ;
; -1.120 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.155      ;
; -1.120 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.155      ;
; -1.120 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.155      ;
; -1.120 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.155      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.113 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.179      ;
; -1.074 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.141      ;
; -1.074 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.141      ;
; -1.066 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.098      ;
; -1.066 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.098      ;
; -1.066 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.098      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.055      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.055      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.055      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.055      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.055      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.087      ;
; -1.020 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.087      ;
; -1.015 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.047      ;
; -1.015 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.047      ;
; -1.015 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.047      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -1.013 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.034      ; 2.079      ;
; -0.995 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.062      ;
; -0.995 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.035      ; 2.062      ;
; -0.983 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.202      ;
; -0.966 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.188      ; 2.186      ;
; -0.966 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.188      ; 2.186      ;
; -0.966 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.188      ; 2.186      ;
; -0.966 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.188      ; 2.186      ;
; -0.966 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.188      ; 2.186      ;
; -0.964 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 2.152      ;
; -0.964 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 2.152      ;
; -0.964 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 2.152      ;
; -0.964 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 2.152      ;
; -0.964 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 2.152      ;
; -0.961 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.993      ;
; -0.961 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.993      ;
; -0.961 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.993      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
; -0.957 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.187      ; 2.176      ;
+--------+----------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 1.998  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.500        ; 1.692      ; 0.367      ;
; 2.498  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 1.000        ; 1.692      ; 0.367      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[9]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[8]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[11]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[10]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[7]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[4]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[6]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[5]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[12]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[13]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[14]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[15]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.723 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[1]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.307      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[19]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[20]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[21]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[22]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[23]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[25]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[26]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[27]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[28]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[29]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[30]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[31]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[16]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[17]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[18]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.737 ; ResetDelay:reset_delayer|Cont[28]       ; ResetDelay:reset_delayer|Cont[24]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.295      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[9]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[8]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[11]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[10]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[7]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[4]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[6]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[5]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[12]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[13]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[14]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[15]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.806 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[1]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.224      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[19]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[20]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[21]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[22]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[23]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[25]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[26]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[27]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[28]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[29]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[30]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[31]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[16]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[17]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[18]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.820 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[24]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.212      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[9]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[8]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[11]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[10]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[7]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[4]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[6]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[5]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[12]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[13]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[14]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[15]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.828 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[1]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.202      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[19]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[20]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[21]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[22]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[23]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[25]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[26]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[27]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[28]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[29]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[30]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[31]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[16]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[17]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[18]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.842 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[24]       ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.190      ;
; 17.844 ; ResetDelay:reset_delayer|Cont[15]       ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.003      ; 2.191      ;
; 17.854 ; ResetDelay:reset_delayer|Cont[5]        ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.003      ; 2.181      ;
; 17.863 ; ResetDelay:reset_delayer|Cont[0]        ; ResetDelay:reset_delayer|oRST_2         ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 2.169      ;
; 17.922 ; ResetDelay:reset_delayer|Cont[22]       ; ResetDelay:reset_delayer|Cont[2]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.108      ;
; 17.922 ; ResetDelay:reset_delayer|Cont[22]       ; ResetDelay:reset_delayer|Cont[3]        ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.002     ; 2.108      ;
+--------+-----------------------------------------+-----------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                                                                    ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 10.236 ; CCD_Capture:camera_capture|Y_Counter[10]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.137      ;
; 10.247 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 3.107      ;
; 10.255 ; CCD_Capture:camera_capture|Y_Counter[3]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.118      ;
; 10.258 ; CCD_Capture:camera_capture|Y_Counter[10]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.115      ;
; 10.269 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 3.085      ;
; 10.277 ; CCD_Capture:camera_capture|Y_Counter[3]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.096      ;
; 10.298 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rRed[5]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.005      ; 3.072      ;
; 10.325 ; CCD_Capture:camera_capture|Y_Counter[12]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.048      ;
; 10.343 ; CCD_Capture:camera_capture|Y_Counter[11]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.030      ;
; 10.347 ; CCD_Capture:camera_capture|Y_Counter[12]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.026      ;
; 10.354 ; CCD_Capture:camera_capture|Y_Counter[7]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.019      ;
; 10.354 ; CCD_Capture:camera_capture|Y_Counter[2]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.019      ;
; 10.365 ; CCD_Capture:camera_capture|Y_Counter[11]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 3.008      ;
; 10.367 ; CCD_Capture:camera_capture|X_Counter[11]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.987      ;
; 10.368 ; CCD_Capture:camera_capture|Y_Counter[10]   ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 3.015      ;
; 10.376 ; CCD_Capture:camera_capture|Y_Counter[7]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.997      ;
; 10.376 ; CCD_Capture:camera_capture|Y_Counter[2]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.997      ;
; 10.379 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.001     ; 2.985      ;
; 10.387 ; CCD_Capture:camera_capture|Y_Counter[0]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.986      ;
; 10.387 ; CCD_Capture:camera_capture|Y_Counter[3]    ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 2.996      ;
; 10.389 ; CCD_Capture:camera_capture|X_Counter[11]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.965      ;
; 10.396 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rRed[2]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.001     ; 2.968      ;
; 10.398 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rRed[0]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.005     ; 2.962      ;
; 10.408 ; CCD_Capture:camera_capture|Y_Counter[8]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.965      ;
; 10.409 ; CCD_Capture:camera_capture|Y_Counter[10]   ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 2.962      ;
; 10.409 ; CCD_Capture:camera_capture|Y_Counter[0]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.964      ;
; 10.418 ; CCD_Capture:camera_capture|X_Counter[11]   ; RAWToRGB:image_conversion|rRed[5]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.005      ; 2.952      ;
; 10.420 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.013     ; 2.932      ;
; 10.428 ; CCD_Capture:camera_capture|Y_Counter[3]    ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 2.943      ;
; 10.430 ; CCD_Capture:camera_capture|Y_Counter[8]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.943      ;
; 10.437 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rGreen[10]                                                                                                                                       ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.917      ;
; 10.437 ; CCD_Capture:camera_capture|X_Counter[13]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.917      ;
; 10.440 ; CCD_Capture:camera_capture|Y_Counter[15]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.933      ;
; 10.443 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rGreen[4]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.911      ;
; 10.457 ; CCD_Capture:camera_capture|Y_Counter[12]   ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 2.926      ;
; 10.459 ; CCD_Capture:camera_capture|X_Counter[13]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.895      ;
; 10.462 ; CCD_Capture:camera_capture|Y_Counter[9]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.911      ;
; 10.462 ; CCD_Capture:camera_capture|Y_Counter[15]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.911      ;
; 10.468 ; CCD_Capture:camera_capture|X_Counter[12]   ; RAWToRGB:image_conversion|rRed[1]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.005     ; 2.892      ;
; 10.475 ; CCD_Capture:camera_capture|Y_Counter[11]   ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 2.908      ;
; 10.482 ; CCD_Capture:camera_capture|Y_Counter[1]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.891      ;
; 10.484 ; CCD_Capture:camera_capture|Y_Counter[9]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.889      ;
; 10.486 ; CCD_Capture:camera_capture|Y_Counter[7]    ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 2.897      ;
; 10.486 ; CCD_Capture:camera_capture|Y_Counter[2]    ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 2.897      ;
; 10.488 ; CCD_Capture:camera_capture|X_Counter[13]   ; RAWToRGB:image_conversion|rRed[5]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.005      ; 2.882      ;
; 10.488 ; CCD_Capture:camera_capture|Y_Counter[6]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.885      ;
; 10.489 ; CCD_Capture:camera_capture|X_Counter[14]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.865      ;
; 10.496 ; CCD_Capture:camera_capture|Y_Counter[13]   ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.877      ;
; 10.498 ; CCD_Capture:camera_capture|Y_Counter[12]   ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 2.873      ;
; 10.499 ; CCD_Capture:camera_capture|Y_Counter[4]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.874      ;
; 10.499 ; CCD_Capture:camera_capture|X_Counter[11]   ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.001     ; 2.865      ;
; 10.500 ; CCD_Capture:camera_capture|X_Counter[4]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.854      ;
; 10.504 ; CCD_Capture:camera_capture|Y_Counter[1]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.869      ;
; 10.510 ; CCD_Capture:camera_capture|Y_Counter[6]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.863      ;
; 10.511 ; CCD_Capture:camera_capture|X_Counter[14]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.843      ;
; 10.515 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                           ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.028      ; 2.845      ;
; 10.515 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                           ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.028      ; 2.845      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_datain_reg1   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.859      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg10 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg9  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg8  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg7  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg6  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg5  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg4  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg3  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg2  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg0  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.044      ; 2.860      ;
; 10.516 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_datain_reg0   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.859      ;
; 10.516 ; CCD_Capture:camera_capture|X_Counter[11]   ; RAWToRGB:image_conversion|rRed[2]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.001     ; 2.848      ;
; 10.516 ; CCD_Capture:camera_capture|Y_Counter[11]   ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 2.855      ;
; 10.518 ; CCD_Capture:camera_capture|Y_Counter[13]   ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.855      ;
; 10.518 ; CCD_Capture:camera_capture|X_Counter[11]   ; RAWToRGB:image_conversion|rRed[0]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.005     ; 2.842      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg10 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg9  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg8  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg7  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg6  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg5  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg4  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg3  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg2  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg0  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.048      ; 2.861      ;
; 10.519 ; CCD_Capture:camera_capture|Y_Counter[0]    ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.018      ; 2.864      ;
; 10.521 ; CCD_Capture:camera_capture|Y_Counter[4]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.852      ;
; 10.522 ; CCD_Capture:camera_capture|X_Counter[4]    ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; -0.011     ; 2.832      ;
; 10.527 ; CCD_Capture:camera_capture|Y_Counter[5]    ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.008      ; 2.846      ;
; 10.527 ; CCD_Capture:camera_capture|Y_Counter[7]    ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 2.844      ;
; 10.527 ; CCD_Capture:camera_capture|Y_Counter[2]    ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.006      ; 2.844      ;
; 10.531 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                           ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.027      ; 2.828      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg10 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg9  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg8  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg7  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg6  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg5  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg4  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
; 10.532 ; CCD_Capture:camera_capture|mCCD_FrameValid ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_address_reg3  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 13.333       ; 0.043      ; 2.843      ;
+--------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                            ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; 12.386 ; RAWToRGB:image_conversion|rRed[9]    ; vga_controller:vga|outVGA_R[9] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.045     ; 0.935      ;
; 12.393 ; RAWToRGB:image_conversion|rRed[2]    ; vga_controller:vga|outVGA_R[2] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.076     ; 0.897      ;
; 12.436 ; RAWToRGB:image_conversion|rRed[1]    ; vga_controller:vga|outVGA_R[1] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.050     ; 0.880      ;
; 12.479 ; RAWToRGB:image_conversion|rGreen[6]  ; vga_controller:vga|outVGA_G[5] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.060     ; 0.827      ;
; 12.482 ; RAWToRGB:image_conversion|rRed[3]    ; vga_controller:vga|outVGA_R[3] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.054     ; 0.830      ;
; 12.508 ; RAWToRGB:image_conversion|rRed[4]    ; vga_controller:vga|outVGA_R[4] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.060     ; 0.798      ;
; 12.524 ; RAWToRGB:image_conversion|rBlue[5]   ; vga_controller:vga|outVGA_B[5] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 0.790      ;
; 12.535 ; RAWToRGB:image_conversion|rGreen[5]  ; vga_controller:vga|outVGA_G[4] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.082     ; 0.749      ;
; 12.550 ; RAWToRGB:image_conversion|rGreen[1]  ; vga_controller:vga|outVGA_G[0] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.072     ; 0.744      ;
; 12.551 ; RAWToRGB:image_conversion|rRed[7]    ; vga_controller:vga|outVGA_R[7] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.064     ; 0.751      ;
; 12.566 ; RAWToRGB:image_conversion|rGreen[7]  ; vga_controller:vga|outVGA_G[6] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.064     ; 0.736      ;
; 12.570 ; RAWToRGB:image_conversion|rBlue[9]   ; vga_controller:vga|outVGA_B[9] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.077     ; 0.719      ;
; 12.572 ; RAWToRGB:image_conversion|rGreen[3]  ; vga_controller:vga|outVGA_G[2] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.076     ; 0.718      ;
; 12.575 ; RAWToRGB:image_conversion|rBlue[0]   ; vga_controller:vga|outVGA_B[0] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.074     ; 0.717      ;
; 12.584 ; RAWToRGB:image_conversion|rBlue[3]   ; vga_controller:vga|outVGA_B[3] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 0.730      ;
; 12.596 ; RAWToRGB:image_conversion|rRed[5]    ; vga_controller:vga|outVGA_R[5] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.060     ; 0.710      ;
; 12.598 ; RAWToRGB:image_conversion|rRed[0]    ; vga_controller:vga|outVGA_R[0] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.072     ; 0.696      ;
; 12.600 ; RAWToRGB:image_conversion|rBlue[8]   ; vga_controller:vga|outVGA_B[8] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.074     ; 0.692      ;
; 12.603 ; RAWToRGB:image_conversion|rGreen[8]  ; vga_controller:vga|outVGA_G[7] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.066     ; 0.697      ;
; 12.606 ; RAWToRGB:image_conversion|rGreen[4]  ; vga_controller:vga|outVGA_G[3] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.066     ; 0.694      ;
; 12.610 ; RAWToRGB:image_conversion|rGreen[2]  ; vga_controller:vga|outVGA_G[1] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.066     ; 0.690      ;
; 12.621 ; RAWToRGB:image_conversion|rBlue[2]   ; vga_controller:vga|outVGA_B[2] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 0.693      ;
; 12.626 ; RAWToRGB:image_conversion|rBlue[4]   ; vga_controller:vga|outVGA_B[4] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 0.688      ;
; 12.628 ; RAWToRGB:image_conversion|rBlue[1]   ; vga_controller:vga|outVGA_B[1] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 0.686      ;
; 12.646 ; RAWToRGB:image_conversion|rRed[6]    ; vga_controller:vga|outVGA_R[6] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.042     ; 0.678      ;
; 12.647 ; RAWToRGB:image_conversion|rGreen[9]  ; vga_controller:vga|outVGA_G[8] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.045     ; 0.674      ;
; 12.668 ; RAWToRGB:image_conversion|rBlue[6]   ; vga_controller:vga|outVGA_B[6] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.074     ; 0.624      ;
; 12.678 ; RAWToRGB:image_conversion|rBlue[7]   ; vga_controller:vga|outVGA_B[7] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.052     ; 0.636      ;
; 12.680 ; RAWToRGB:image_conversion|rRed[8]    ; vga_controller:vga|outVGA_R[8] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.067     ; 0.619      ;
; 12.683 ; RAWToRGB:image_conversion|rGreen[10] ; vga_controller:vga|outVGA_G[9] ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 13.334       ; -0.066     ; 0.617      ;
; 38.130 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.894      ;
; 38.131 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.893      ;
; 38.131 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.893      ;
; 38.132 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.892      ;
; 38.132 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.892      ;
; 38.133 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.891      ;
; 38.133 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.891      ;
; 38.133 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.891      ;
; 38.134 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.890      ;
; 38.134 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.890      ;
; 38.135 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.889      ;
; 38.135 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.889      ;
; 38.135 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.889      ;
; 38.136 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.888      ;
; 38.136 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.888      ;
; 38.138 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.886      ;
; 38.138 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.886      ;
; 38.139 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.885      ;
; 38.141 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.883      ;
; 38.141 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.883      ;
; 38.142 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.882      ;
; 38.142 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.882      ;
; 38.144 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.880      ;
; 38.144 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.880      ;
; 38.145 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.879      ;
; 38.146 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.878      ;
; 38.147 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.877      ;
; 38.147 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.877      ;
; 38.149 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.875      ;
; 38.149 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.875      ;
; 38.150 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.874      ;
; 38.152 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.872      ;
; 38.262 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.762      ;
; 38.263 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[1] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.761      ;
; 38.263 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.761      ;
; 38.264 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.760      ;
; 38.264 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.760      ;
; 38.265 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.759      ;
; 38.265 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.759      ;
; 38.267 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.757      ;
; 38.270 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[8] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.754      ;
; 38.271 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.753      ;
; 38.273 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.751      ;
; 38.274 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.750      ;
; 38.276 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.748      ;
; 38.278 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.746      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[1]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[2]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[3]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[4]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[5]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[6]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[7]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[8]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[9]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[10]  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[11]  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[12]  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[0]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.753      ;
; 38.279 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.745      ;
; 38.281 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[0] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 1.743      ;
; 38.294 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 1.752      ;
; 38.294 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.014      ; 1.752      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[1]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[2]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[3]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[4]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[5]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[6]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.295 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[7]   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
+--------+--------------------------------------+--------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                                                        ;
+--------+--------------------------------------------+--------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.618 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 1.692      ; 0.367      ;
; -1.118 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 1.692      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|Cont[0]           ; ResetDelay:reset_delayer|Cont[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|oRST_2            ; ResetDelay:reset_delayer|oRST_2            ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; ResetDelay:reset_delayer|Cont[31]          ; ResetDelay:reset_delayer|Cont[31]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.397      ;
; 0.353  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; ResetDelay:reset_delayer|Cont[16]          ; ResetDelay:reset_delayer|Cont[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; ResetDelay:reset_delayer|Cont[17]          ; ResetDelay:reset_delayer|Cont[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[25]          ; ResetDelay:reset_delayer|Cont[25]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[27]          ; ResetDelay:reset_delayer|Cont[27]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[2]           ; ResetDelay:reset_delayer|Cont[2]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[18]          ; ResetDelay:reset_delayer|Cont[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[20]          ; ResetDelay:reset_delayer|Cont[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[23]          ; ResetDelay:reset_delayer|Cont[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[29]          ; ResetDelay:reset_delayer|Cont[29]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[30]          ; ResetDelay:reset_delayer|Cont[30]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[7]           ; ResetDelay:reset_delayer|Cont[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[4]           ; ResetDelay:reset_delayer|Cont[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[13]          ; ResetDelay:reset_delayer|Cont[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[14]          ; ResetDelay:reset_delayer|Cont[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[15]          ; ResetDelay:reset_delayer|Cont[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; ResetDelay:reset_delayer|Cont[9]           ; ResetDelay:reset_delayer|Cont[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; ResetDelay:reset_delayer|Cont[11]          ; ResetDelay:reset_delayer|Cont[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; ResetDelay:reset_delayer|Cont[1]           ; ResetDelay:reset_delayer|Cont[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[19]          ; ResetDelay:reset_delayer|Cont[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[26]          ; ResetDelay:reset_delayer|Cont[26]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[3]           ; ResetDelay:reset_delayer|Cont[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[24]          ; ResetDelay:reset_delayer|Cont[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[21]          ; ResetDelay:reset_delayer|Cont[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[22]          ; ResetDelay:reset_delayer|Cont[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[28]          ; ResetDelay:reset_delayer|Cont[28]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[6]           ; ResetDelay:reset_delayer|Cont[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[5]           ; ResetDelay:reset_delayer|Cont[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[8]           ; ResetDelay:reset_delayer|Cont[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[10]          ; ResetDelay:reset_delayer|Cont[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; ResetDelay:reset_delayer|Cont[12]          ; ResetDelay:reset_delayer|Cont[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.442  ; ResetDelay:reset_delayer|Cont[24]          ; ResetDelay:reset_delayer|oRST_2            ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.001      ; 0.595      ;
; 0.469  ; ResetDelay:reset_delayer|Cont[21]          ; ResetDelay:reset_delayer|oRST_1            ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.001      ; 0.622      ;
; 0.491  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; ResetDelay:reset_delayer|Cont[16]          ; ResetDelay:reset_delayer|Cont[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; ResetDelay:reset_delayer|Cont[17]          ; ResetDelay:reset_delayer|Cont[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[18]          ; ResetDelay:reset_delayer|Cont[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[25]          ; ResetDelay:reset_delayer|Cont[26]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[2]           ; ResetDelay:reset_delayer|Cont[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[27]          ; ResetDelay:reset_delayer|Cont[28]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; ResetDelay:reset_delayer|Cont[30]          ; ResetDelay:reset_delayer|Cont[31]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ResetDelay:reset_delayer|Cont[29]          ; ResetDelay:reset_delayer|Cont[30]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ResetDelay:reset_delayer|Cont[13]          ; ResetDelay:reset_delayer|Cont[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ResetDelay:reset_delayer|Cont[14]          ; ResetDelay:reset_delayer|Cont[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ResetDelay:reset_delayer|Cont[20]          ; ResetDelay:reset_delayer|Cont[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ResetDelay:reset_delayer|Cont[4]           ; ResetDelay:reset_delayer|Cont[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.653      ;
+--------+--------------------------------------------+--------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.215 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.394      ;
; 0.251 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.407      ;
; 0.275 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.427      ;
; 0.275 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.427      ;
; 0.280 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.432      ;
; 0.304 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.456      ;
; 0.305 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.457      ;
; 0.308 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.460      ;
; 0.318 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.470      ;
; 0.326 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.481      ;
; 0.359 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.377 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.381 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 0.573      ;
; 0.388 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.402 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.586      ;
; 0.411 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.595      ;
; 0.411 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.595      ;
; 0.425 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.578      ;
; 0.438 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.591      ;
; 0.454 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.606      ;
; 0.468 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.652      ;
; 0.486 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.670      ;
; 0.487 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.671      ;
; 0.492 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.032      ; 0.676      ;
; 0.492 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.641      ;
; 0.501 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 0.688      ;
; 0.509 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.662      ;
; 0.509 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.662      ;
; 0.513 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.035      ; 0.700      ;
; 0.515 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.034      ; 0.701      ;
; 0.516 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.669      ;
; 0.517 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.520 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.673      ;
; 0.521 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.674      ;
; 0.521 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.536 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.699      ;
; 0.556 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.562 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.745      ;
; 0.565 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.705      ;
; 0.565 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.753      ;
; 0.570 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.710      ;
; 0.571 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.721      ;
; 0.573 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.713      ;
; 0.574 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.714      ;
; 0.575 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.715      ;
; 0.591 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.034      ; 0.782      ;
; 0.598 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.753      ;
; 0.600 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.755      ;
; 0.601 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.756      ;
; 0.606 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.034      ; 0.792      ;
; 0.606 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.034      ; 0.792      ;
; 0.610 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.765      ;
; 0.613 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.619 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.774      ;
; 0.620 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.014     ; 0.758      ;
; 0.648 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 0.812      ;
; 0.650 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.791      ;
; 0.652 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.793      ;
; 0.653 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.655 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.810      ;
; 0.656 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.811      ;
; 0.660 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.811      ;
; 0.669 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.036     ; 0.785      ;
; 0.677 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.036     ; 0.793      ;
; 0.683 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.835      ;
; 0.685 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.868      ;
; 0.690 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.034      ; 0.876      ;
; 0.690 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.842      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                                                  ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                      ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                               ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.233 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.419      ;
; 0.236 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.422      ;
; 0.237 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.423      ;
; 0.237 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.423      ;
; 0.238 ; RAWToRGB:image_conversion|wData1_d2[1]                                                                                                          ; RAWToRGB:image_conversion|rRed[1]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.426      ;
; 0.241 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.427      ;
; 0.242 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.428      ;
; 0.243 ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; RAWToRGB:image_conversion|wData1_d2[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[9]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.280 ; rCCD_DATA[2]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.465      ;
; 0.280 ; rCCD_DATA[10]                                                                                                                                   ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.466      ;
; 0.280 ; rCCD_DATA[8]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.466      ;
; 0.282 ; rCCD_DATA[4]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.468      ;
; 0.290 ; RAWToRGB:image_conversion|wData1_d2[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.442      ;
; 0.294 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~portb_address_reg1 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.494      ;
; 0.298 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~portb_address_reg2 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.498      ;
; 0.299 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.452      ;
; 0.299 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.452      ;
; 0.299 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.452      ;
; 0.301 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                                                ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.486      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_address_reg2 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.058      ; 0.498      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.455      ;
; 0.303 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~portb_address_reg3 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.503      ;
; 0.303 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_address_reg1 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.058      ; 0.499      ;
; 0.304 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.457      ;
; 0.305 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.458      ;
; 0.307 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_address_reg3 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.058      ; 0.503      ;
; 0.307 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.460      ;
; 0.327 ; rCCD_DATA[6]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.513      ;
; 0.328 ; rCCD_DATA[3]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.513      ;
; 0.329 ; rCCD_DATA[5]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.515      ;
; 0.330 ; rCCD_DATA[7]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.516      ;
; 0.331 ; rCCD_DATA[9]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.035      ; 0.517      ;
; 0.342 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                               ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.527      ;
; 0.342 ; rCCD_DATA[0]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.527      ;
; 0.344 ; rCCD_DATA[1]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.529      ;
; 0.348 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; 0.034      ; 0.533      ;
; 0.355 ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; RAWToRGB:image_conversion|wData1_d2[7]                                                                                                          ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                        ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; RAWToRGB:image_conversion|wData2_d2[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; CCD_Capture:camera_capture|Frame_Cont[1]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[1]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                               ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]          ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]                                   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]                                    ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; RAWToRGB:image_conversion|wData2_d2[7]                                                                                                          ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.524      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[3]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[3]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[8]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[8]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[10]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[10]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[19]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[19]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[24]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[24]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[26]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[26]                                                                                                                                ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                                                  ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|X_Counter[10]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[10]                                                                                                                                 ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                   ;
+-------+--------------------------------------+----------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                          ; Launch Clock                            ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|mVGA_V_SYNC       ; vga_controller:vga|mVGA_V_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; vga_controller:vga|V_Cont[12]        ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; vga_controller:vga|mVGA_V_SYNC       ; vga_controller:vga|outVGA_V_SYNC ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; vga_controller:vga|mVGA_H_SYNC       ; vga_controller:vga|outVGA_H_SYNC ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; vga_controller:vga|mVGA_H_SYNC       ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.340 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.494      ;
; 0.357 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; vga_controller:vga|V_Cont[4]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; vga_controller:vga|V_Cont[10]        ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga_controller:vga|V_Cont[11]        ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; vga_controller:vga|mVGA_V_SYNC       ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; vga_controller:vga|H_Cont[11]        ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_controller:vga|V_Cont[3]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; vga_controller:vga|H_Cont[10]        ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; vga_controller:vga|H_Cont[12]        ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.461 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.615      ;
; 0.495 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; vga_controller:vga|V_Cont[11]        ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; vga_controller:vga|V_Cont[10]        ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; vga_controller:vga|H_Cont[11]        ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga_controller:vga|V_Cont[3]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; vga_controller:vga|H_Cont[10]        ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.530 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; RAWToRGB:image_conversion|rGreen[10] ; vga_controller:vga|outVGA_G[9]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.066     ; 0.617      ;
; 0.531 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; RAWToRGB:image_conversion|rRed[8]    ; vga_controller:vga|outVGA_R[8]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.067     ; 0.619      ;
; 0.534 ; vga_controller:vga|V_Cont[10]        ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; RAWToRGB:image_conversion|rBlue[7]   ; vga_controller:vga|outVGA_B[7]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.052     ; 0.636      ;
; 0.538 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.545 ; RAWToRGB:image_conversion|rBlue[6]   ; vga_controller:vga|outVGA_B[6]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.074     ; 0.624      ;
; 0.546 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.702      ;
; 0.548 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; vga_controller:vga|V_Cont[4]         ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; vga_controller:vga|H_Cont[10]        ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.565 ; vga_controller:vga|H_Cont[0]         ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; vga_controller:vga|V_Cont[1]         ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; RAWToRGB:image_conversion|rGreen[9]  ; vga_controller:vga|outVGA_G[8]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.045     ; 0.674      ;
; 0.567 ; RAWToRGB:image_conversion|rRed[6]    ; vga_controller:vga|outVGA_R[6]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.042     ; 0.678      ;
; 0.573 ; vga_controller:vga|H_Cont[1]         ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; vga_controller:vga|H_Cont[2]         ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; vga_controller:vga|V_Cont[6]         ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; vga_controller:vga|V_Cont[8]         ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; vga_controller:vga|H_Cont[9]         ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.581 ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; RAWToRGB:image_conversion|rBlue[1]   ; vga_controller:vga|outVGA_B[1]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.052     ; 0.686      ;
; 0.586 ; vga_controller:vga|V_Cont[4]         ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; RAWToRGB:image_conversion|rBlue[4]   ; vga_controller:vga|outVGA_B[4]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.052     ; 0.688      ;
; 0.588 ; vga_controller:vga|V_Cont[5]         ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; vga_controller:vga|V_Cont[7]         ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; vga_controller:vga|H_Cont[8]         ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.592 ; vga_controller:vga|V_Cont[9]         ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; RAWToRGB:image_conversion|rBlue[2]   ; vga_controller:vga|outVGA_B[2]   ; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -0.052     ; 0.693      ;
+-------+--------------------------------------+----------------------------------+-----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.134 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.214      ; 2.380      ;
; -1.134 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.214      ; 2.380      ;
; -1.134 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.214      ; 2.380      ;
; -1.134 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.214      ; 2.380      ;
; -1.134 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.214      ; 2.380      ;
; -1.123 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.201      ; 2.356      ;
; -1.123 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.201      ; 2.356      ;
; -1.123 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.201      ; 2.356      ;
; -1.123 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.201      ; 2.356      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.121 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.202      ; 2.355      ;
; -1.082 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.156      ; 2.270      ;
; -1.080 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.166      ; 2.278      ;
; -1.046 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.188      ; 2.266      ;
; -0.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.250      ;
; -0.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.250      ;
; -0.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.250      ;
; -0.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.250      ;
; -0.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.250      ;
; -0.912 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.226      ;
; -0.912 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.226      ;
; -0.912 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.226      ;
; -0.912 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.226      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.910 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.225      ;
; -0.896 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.238      ;
; -0.896 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.238      ;
; -0.896 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.238      ;
; -0.896 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.238      ;
; -0.896 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.238      ;
; -0.890 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.217      ;
; -0.890 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.217      ;
; -0.890 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.217      ;
; -0.890 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.217      ;
; -0.890 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.217      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.214      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.214      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.214      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.214      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.226      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.226      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.226      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.226      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.310      ; 2.226      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.211      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.211      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.211      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.211      ;
; -0.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.295      ; 2.211      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.213      ;
; -0.879 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.193      ;
; -0.879 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.193      ;
; -0.879 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.193      ;
; -0.879 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.193      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.192      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.202      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.202      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.202      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.297      ; 2.202      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.187      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.187      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.187      ;
; -0.873 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.282      ; 2.187      ;
; -0.872 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.153      ; 2.057      ;
; -0.872 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.153      ; 2.057      ;
; -0.872 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.153      ; 2.057      ;
; -0.872 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.153      ; 2.057      ;
; -0.872 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.153      ; 2.057      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.140      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.298      ; 2.201      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.186      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.283      ; 2.186      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                         ;
+-------+---------------------------------+--------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.663     ; 1.925      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.663     ; 1.925      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.702     ; 1.886      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.695     ; 1.893      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.691     ; 1.897      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.663     ; 1.925      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[12]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[13]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[14]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[15]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.674     ; 1.914      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[0]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.691     ; 1.897      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[2]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[3]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[4]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[5]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[10]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[11]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[12]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[13]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[14]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[15]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.693     ; 1.895      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[1]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.691     ; 1.897      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[2]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.691     ; 1.897      ;
; 3.110 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[3]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.691     ; 1.897      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[7]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[8]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[9]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[10]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.703     ; 1.884      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.289 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]    ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.680     ; 1.729      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]          ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]          ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.291 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.679     ; 1.728      ;
; 3.305 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.677     ; 1.716      ;
; 3.305 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]         ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; 6.666        ; -1.677     ; 1.716      ;
+-------+---------------------------------+--------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.743     ; 1.879      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.732     ; 1.890      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.741     ; 1.881      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.741     ; 1.881      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.741     ; 1.881      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.741     ; 1.881      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.741     ; 1.881      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.729     ; 1.893      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
; 16.410 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 20.000       ; -1.751     ; 1.871      ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                                                      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.673 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.081     ; 2.278      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.676 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.069     ; 2.287      ;
; 17.884 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.148      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.887 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.157      ;
; 17.911 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 2.136      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.914 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.145      ;
; 17.917 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.115      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.124      ;
; 17.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.015      ; 2.124      ;
; 17.923 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.109      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.133      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
; 17.926 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.012      ; 2.118      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 1.143 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.544      ;
; 1.143 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.544      ;
; 1.143 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.544      ;
; 1.143 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.544      ;
; 1.143 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.544      ;
; 1.174 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.575      ;
; 1.174 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.575      ;
; 1.174 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.575      ;
; 1.174 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.575      ;
; 1.174 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.575      ;
; 1.191 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.577      ;
; 1.191 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.577      ;
; 1.191 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.577      ;
; 1.191 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.577      ;
; 1.191 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.577      ;
; 1.192 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.593      ;
; 1.192 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.593      ;
; 1.192 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.593      ;
; 1.192 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.593      ;
; 1.192 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.593      ;
; 1.245 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.646      ;
; 1.245 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.646      ;
; 1.245 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.646      ;
; 1.245 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.646      ;
; 1.245 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.646      ;
; 1.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.666      ;
; 1.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.666      ;
; 1.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.666      ;
; 1.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.666      ;
; 1.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.666      ;
; 1.271 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.657      ;
; 1.271 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.657      ;
; 1.271 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.657      ;
; 1.271 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.657      ;
; 1.271 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.657      ;
; 1.304 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.690      ;
; 1.304 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.690      ;
; 1.304 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.690      ;
; 1.304 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.690      ;
; 1.304 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.690      ;
; 1.306 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.707      ;
; 1.306 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.707      ;
; 1.306 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.707      ;
; 1.306 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.707      ;
; 1.306 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.707      ;
; 1.309 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.710      ;
; 1.309 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.710      ;
; 1.309 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.710      ;
; 1.309 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.710      ;
; 1.309 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.710      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.284      ; 1.753      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.703      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.703      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.703      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.703      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.703      ;
; 1.346 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.732      ;
; 1.346 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.732      ;
; 1.346 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.732      ;
; 1.346 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.732      ;
; 1.346 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.732      ;
; 1.348 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.284      ; 1.784      ;
; 1.351 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.262      ; 1.765      ;
; 1.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.757      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.269      ; 1.786      ;
; 1.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.284      ; 1.802      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.779      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.779      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.779      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.779      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 1.779      ;
; 1.382 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.262      ; 1.796      ;
; 1.384 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.788      ;
; 1.386 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.772      ;
; 1.386 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.772      ;
; 1.386 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.772      ;
; 1.386 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.772      ;
; 1.386 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.772      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.392 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.298      ; 1.842      ;
; 1.394 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.297      ; 1.843      ;
; 1.394 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.297      ; 1.843      ;
; 1.394 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.297      ; 1.843      ;
; 1.394 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.297      ; 1.843      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.785      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.785      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.785      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.785      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.234      ; 1.785      ;
; 1.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.798      ;
; 1.400 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.262      ; 1.814      ;
; 1.401 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.237      ; 1.790      ;
; 1.402 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.806      ;
; 1.405 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.310      ; 1.867      ;
; 1.405 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.310      ; 1.867      ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                                                      ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.595 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.774      ;
; 1.598 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 1.765      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.626 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.805      ;
; 1.629 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 1.796      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.012      ; 1.807      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.823      ;
; 1.646 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.798      ;
; 1.647 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 1.814      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.697 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.876      ;
; 1.700 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 1.867      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
; 1.717 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.027      ; 1.896      ;
+-------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                        ;
+-------+---------------------------------+------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                  ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.111 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.670     ; 1.592      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.117 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.669     ; 1.599      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.674     ; 1.620      ;
; 3.143 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[10]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.619      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.148 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[3]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.675     ; 1.624      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[8]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[2]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.685     ; 1.701      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.685     ; 1.701      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[8]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.685     ; 1.701      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[9]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.684     ; 1.702      ;
; 3.235 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]     ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.685     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[7]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.237 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.687     ; 1.701      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[7]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.242 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]       ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.677     ; 1.716      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]        ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.256 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]      ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.679     ; 1.728      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]   ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.680     ; 1.729      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[7]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[8]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[9]  ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
; 3.436 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[10] ; iCLK_50      ; phase_loop2|altpll_component|pll|clk[0] ; -0.001       ; -1.703     ; 1.884      ;
+-------+---------------------------------+------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.743     ; 1.879      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.732     ; 1.890      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.741     ; 1.881      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.741     ; 1.881      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.741     ; 1.881      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.741     ; 1.881      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.741     ; 1.881      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.729     ; 1.893      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
; 3.470 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.751     ; 1.871      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phase_loop2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                           ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                            ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0    ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1    ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0    ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg2   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg3   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg4   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg5   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg6   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg7   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg8   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg9   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg0  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg1  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg10 ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg2  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg3  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg4  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg5  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg6  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg7  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg8  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_address_reg9  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg0  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg1  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg10 ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg2  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg3  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg4  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg5  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg6  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg7  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg8  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~portb_address_reg9  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a12~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a13~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a14~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a15~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a16~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a17~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a18~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a19~porta_memory_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg0   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg1   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg10  ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg2   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg3   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg4   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg5   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg6   ;
; 4.539 ; 6.666        ; 2.127          ; High Pulse Width ; phase_loop2|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_address_reg7   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; ResetDelay:reset_delayer|Cont[16]          ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50_2'                                                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; iCLK_50_2|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; phase_loop2|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[0]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[0]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[10]                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[10]                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[1]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[1]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[2]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[2]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[3]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[3]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[4]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[4]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[5]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[5]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[6]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[6]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[7]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[7]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[8]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[8]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[9]                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_DATA[9]                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_FVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_FVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_LVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; rCCD_LVAL                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]  ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.796 ; 2.796 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.796 ; 2.796 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]   ; iCLK_50                                 ; 4.306 ; 4.306 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; 3.689 ; 3.689 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; 3.622 ; 3.622 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; 3.512 ; 3.512 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; 3.603 ; 3.603 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; 3.528 ; 3.528 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; 3.424 ; 3.424 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; 3.439 ; 3.439 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; 3.775 ; 3.775 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; 3.742 ; 3.742 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; 3.730 ; 3.730 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; 3.835 ; 3.835 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; 3.593 ; 3.593 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; 4.306 ; 4.306 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.147 ; -2.147 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.147 ; -2.147 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]   ; iCLK_50                                 ; -3.304 ; -3.304 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; -3.569 ; -3.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; -3.502 ; -3.502 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; -3.392 ; -3.392 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; -3.483 ; -3.483 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; -3.408 ; -3.408 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; -3.304 ; -3.304 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; -3.319 ; -3.319 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; -3.655 ; -3.655 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; -3.622 ; -3.622 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; -3.610 ; -3.610 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; -3.715 ; -3.715 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; -3.473 ; -3.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; -4.186 ; -4.186 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.830 ; 5.830 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.667 ; 5.667 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.830 ; 5.830 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.447 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.447 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 4.368 ; 4.368 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 4.368 ; 4.368 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 4.320 ; 4.320 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 4.035 ; 4.035 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 4.172 ; 4.172 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 4.320 ; 4.320 ; Rise       ; iCLK_50                                 ;
; oHEX0_D[*]     ; iCLK_50_2                               ; 4.480 ; 4.480 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[0]    ; iCLK_50_2                               ; 4.392 ; 4.392 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[1]    ; iCLK_50_2                               ; 4.063 ; 4.063 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[2]    ; iCLK_50_2                               ; 4.480 ; 4.480 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[3]    ; iCLK_50_2                               ; 4.197 ; 4.197 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[4]    ; iCLK_50_2                               ; 3.808 ; 3.808 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[5]    ; iCLK_50_2                               ; 4.266 ; 4.266 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[6]    ; iCLK_50_2                               ; 4.341 ; 4.341 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX1_D[*]     ; iCLK_50_2                               ; 5.296 ; 5.296 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[0]    ; iCLK_50_2                               ; 5.296 ; 5.296 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[1]    ; iCLK_50_2                               ; 4.962 ; 4.962 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[2]    ; iCLK_50_2                               ; 5.082 ; 5.082 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[3]    ; iCLK_50_2                               ; 5.082 ; 5.082 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[4]    ; iCLK_50_2                               ; 5.128 ; 5.128 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[5]    ; iCLK_50_2                               ; 5.292 ; 5.292 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[6]    ; iCLK_50_2                               ; 5.266 ; 5.266 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX2_D[*]     ; iCLK_50_2                               ; 5.476 ; 5.476 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[0]    ; iCLK_50_2                               ; 3.633 ; 3.633 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[1]    ; iCLK_50_2                               ; 3.838 ; 3.838 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[2]    ; iCLK_50_2                               ; 3.756 ; 3.756 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[3]    ; iCLK_50_2                               ; 3.664 ; 3.664 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[4]    ; iCLK_50_2                               ; 5.476 ; 5.476 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[5]    ; iCLK_50_2                               ; 5.385 ; 5.385 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[6]    ; iCLK_50_2                               ; 5.027 ; 5.027 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX3_D[*]     ; iCLK_50_2                               ; 2.672 ; 2.672 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[0]    ; iCLK_50_2                               ; 2.489 ; 2.489 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[1]    ; iCLK_50_2                               ; 2.517 ; 2.517 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[2]    ; iCLK_50_2                               ; 2.526 ; 2.526 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[3]    ; iCLK_50_2                               ; 2.487 ; 2.487 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[4]    ; iCLK_50_2                               ; 2.672 ; 2.672 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[5]    ; iCLK_50_2                               ; 2.498 ; 2.498 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[6]    ; iCLK_50_2                               ; 2.499 ; 2.499 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX4_D[*]     ; iCLK_50_2                               ; 2.516 ; 2.516 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[0]    ; iCLK_50_2                               ; 2.511 ; 2.511 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[1]    ; iCLK_50_2                               ; 2.516 ; 2.516 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[2]    ; iCLK_50_2                               ; 2.494 ; 2.494 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[3]    ; iCLK_50_2                               ; 2.366 ; 2.366 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[4]    ; iCLK_50_2                               ; 2.364 ; 2.364 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[5]    ; iCLK_50_2                               ; 2.512 ; 2.512 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[6]    ; iCLK_50_2                               ; 2.498 ; 2.498 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX5_D[*]     ; iCLK_50_2                               ; 2.795 ; 2.795 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[0]    ; iCLK_50_2                               ; 2.600 ; 2.600 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[1]    ; iCLK_50_2                               ; 2.536 ; 2.536 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[2]    ; iCLK_50_2                               ; 2.527 ; 2.527 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[3]    ; iCLK_50_2                               ; 2.642 ; 2.642 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[4]    ; iCLK_50_2                               ; 2.597 ; 2.597 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[5]    ; iCLK_50_2                               ; 2.662 ; 2.662 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[6]    ; iCLK_50_2                               ; 2.795 ; 2.795 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX6_D[*]     ; iCLK_50_2                               ; 3.098 ; 3.098 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[0]    ; iCLK_50_2                               ; 2.996 ; 2.996 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[1]    ; iCLK_50_2                               ; 2.851 ; 2.851 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[2]    ; iCLK_50_2                               ; 3.098 ; 3.098 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[3]    ; iCLK_50_2                               ; 3.096 ; 3.096 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[4]    ; iCLK_50_2                               ; 3.020 ; 3.020 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[5]    ; iCLK_50_2                               ; 3.010 ; 3.010 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[6]    ; iCLK_50_2                               ; 3.087 ; 3.087 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX7_D[*]     ; iCLK_50_2                               ; 2.846 ; 2.846 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[0]    ; iCLK_50_2                               ; 2.679 ; 2.679 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[1]    ; iCLK_50_2                               ; 2.558 ; 2.558 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[2]    ; iCLK_50_2                               ; 2.563 ; 2.563 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[3]    ; iCLK_50_2                               ; 2.701 ; 2.701 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[4]    ; iCLK_50_2                               ; 2.693 ; 2.693 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[5]    ; iCLK_50_2                               ; 2.846 ; 2.846 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[6]    ; iCLK_50_2                               ; 2.713 ; 2.713 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; iCLK_50                                 ; 3.682 ; 3.682 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[1]     ; iCLK_50                                 ; 2.266 ; 2.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[3]     ; iCLK_50                                 ; 3.682 ; 3.682 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 1.489 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 3.401 ; 3.401 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 2.569 ; 2.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 3.401 ; 3.401 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 2.833 ; 2.833 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 2.785 ; 2.785 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 2.833 ; 2.833 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 2.620 ; 2.620 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 2.631 ; 2.631 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 2.530 ; 2.530 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 2.473 ; 2.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 2.533 ; 2.533 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 2.693 ; 2.693 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 2.695 ; 2.695 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 2.932 ; 2.932 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 3.416 ; 3.416 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 3.185 ; 3.185 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 3.266 ; 3.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 3.416 ; 3.416 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 3.390 ; 3.390 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 3.255 ; 3.255 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 3.176 ; 3.176 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 3.003 ; 3.003 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 3.012 ; 3.012 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 3.013 ; 3.013 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 2.875 ; 2.875 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 3.124 ; 3.124 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 3.005 ; 3.005 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 2.907 ; 2.907 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 2.926 ; 2.926 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 2.869 ; 2.869 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 3.103 ; 3.103 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 3.015 ; 3.015 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 2.774 ; 2.774 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 2.806 ; 2.806 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 3.124 ; 3.124 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 2.913 ; 2.913 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;       ; 1.489 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.616 ; 3.447 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.667 ; 5.667 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.616 ; 3.447 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.447 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.447 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 4.368 ; 4.368 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 4.368 ; 4.368 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 4.035 ; 4.035 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 4.035 ; 4.035 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 4.172 ; 4.172 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 4.320 ; 4.320 ; Rise       ; iCLK_50                                 ;
; oHEX0_D[*]     ; iCLK_50_2                               ; 3.147 ; 3.147 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[0]    ; iCLK_50_2                               ; 3.737 ; 3.737 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[1]    ; iCLK_50_2                               ; 3.402 ; 3.402 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[2]    ; iCLK_50_2                               ; 3.812 ; 3.812 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[3]    ; iCLK_50_2                               ; 3.542 ; 3.542 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[4]    ; iCLK_50_2                               ; 3.147 ; 3.147 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[5]    ; iCLK_50_2                               ; 3.609 ; 3.609 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[6]    ; iCLK_50_2                               ; 3.686 ; 3.686 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX1_D[*]     ; iCLK_50_2                               ; 4.060 ; 4.060 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[0]    ; iCLK_50_2                               ; 4.390 ; 4.390 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[1]    ; iCLK_50_2                               ; 4.060 ; 4.060 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[2]    ; iCLK_50_2                               ; 4.184 ; 4.184 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[3]    ; iCLK_50_2                               ; 4.177 ; 4.177 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[4]    ; iCLK_50_2                               ; 4.236 ; 4.236 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[5]    ; iCLK_50_2                               ; 4.391 ; 4.391 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[6]    ; iCLK_50_2                               ; 4.361 ; 4.361 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX2_D[*]     ; iCLK_50_2                               ; 3.362 ; 3.362 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[0]    ; iCLK_50_2                               ; 3.362 ; 3.362 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[1]    ; iCLK_50_2                               ; 3.567 ; 3.567 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[2]    ; iCLK_50_2                               ; 3.479 ; 3.479 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[3]    ; iCLK_50_2                               ; 3.392 ; 3.392 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[4]    ; iCLK_50_2                               ; 5.203 ; 5.203 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[5]    ; iCLK_50_2                               ; 5.111 ; 5.111 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[6]    ; iCLK_50_2                               ; 4.757 ; 4.757 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX3_D[*]     ; iCLK_50_2                               ; 2.271 ; 2.271 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[0]    ; iCLK_50_2                               ; 2.277 ; 2.277 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[1]    ; iCLK_50_2                               ; 2.305 ; 2.305 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[2]    ; iCLK_50_2                               ; 2.302 ; 2.302 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[3]    ; iCLK_50_2                               ; 2.271 ; 2.271 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[4]    ; iCLK_50_2                               ; 2.455 ; 2.455 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[5]    ; iCLK_50_2                               ; 2.283 ; 2.283 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[6]    ; iCLK_50_2                               ; 2.282 ; 2.282 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX4_D[*]     ; iCLK_50_2                               ; 2.195 ; 2.195 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[0]    ; iCLK_50_2                               ; 2.338 ; 2.338 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[1]    ; iCLK_50_2                               ; 2.344 ; 2.344 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[2]    ; iCLK_50_2                               ; 2.322 ; 2.322 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[3]    ; iCLK_50_2                               ; 2.195 ; 2.195 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[4]    ; iCLK_50_2                               ; 2.195 ; 2.195 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[5]    ; iCLK_50_2                               ; 2.340 ; 2.340 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[6]    ; iCLK_50_2                               ; 2.329 ; 2.329 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX5_D[*]     ; iCLK_50_2                               ; 2.354 ; 2.354 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[0]    ; iCLK_50_2                               ; 2.428 ; 2.428 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[1]    ; iCLK_50_2                               ; 2.365 ; 2.365 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[2]    ; iCLK_50_2                               ; 2.354 ; 2.354 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[3]    ; iCLK_50_2                               ; 2.470 ; 2.470 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[4]    ; iCLK_50_2                               ; 2.423 ; 2.423 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[5]    ; iCLK_50_2                               ; 2.486 ; 2.486 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[6]    ; iCLK_50_2                               ; 2.625 ; 2.625 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX6_D[*]     ; iCLK_50_2                               ; 2.679 ; 2.679 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[0]    ; iCLK_50_2                               ; 2.824 ; 2.824 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[1]    ; iCLK_50_2                               ; 2.679 ; 2.679 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[2]    ; iCLK_50_2                               ; 2.926 ; 2.926 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[3]    ; iCLK_50_2                               ; 2.924 ; 2.924 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[4]    ; iCLK_50_2                               ; 2.847 ; 2.847 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[5]    ; iCLK_50_2                               ; 2.837 ; 2.837 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[6]    ; iCLK_50_2                               ; 2.913 ; 2.913 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX7_D[*]     ; iCLK_50_2                               ; 2.333 ; 2.333 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[0]    ; iCLK_50_2                               ; 2.462 ; 2.462 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[1]    ; iCLK_50_2                               ; 2.333 ; 2.333 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[2]    ; iCLK_50_2                               ; 2.334 ; 2.334 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[3]    ; iCLK_50_2                               ; 2.485 ; 2.485 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[4]    ; iCLK_50_2                               ; 2.477 ; 2.477 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[5]    ; iCLK_50_2                               ; 2.630 ; 2.630 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[6]    ; iCLK_50_2                               ; 2.497 ; 2.497 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; iCLK_50                                 ; 2.266 ; 2.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[1]     ; iCLK_50                                 ; 2.266 ; 2.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[3]     ; iCLK_50                                 ; 3.682 ; 3.682 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 1.489 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 2.569 ; 2.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 2.569 ; 2.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 3.401 ; 3.401 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 2.473 ; 2.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 2.785 ; 2.785 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 2.833 ; 2.833 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 2.620 ; 2.620 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 2.631 ; 2.631 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 2.530 ; 2.530 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 2.473 ; 2.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 2.533 ; 2.533 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 2.693 ; 2.693 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 2.695 ; 2.695 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 2.932 ; 2.932 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 3.185 ; 3.185 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 3.266 ; 3.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 3.416 ; 3.416 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 3.390 ; 3.390 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 3.255 ; 3.255 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 3.176 ; 3.176 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 3.003 ; 3.003 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 3.012 ; 3.012 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 3.013 ; 3.013 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 2.875 ; 2.875 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 3.005 ; 3.005 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 2.907 ; 2.907 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 2.926 ; 2.926 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 2.869 ; 2.869 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 3.103 ; 3.103 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 3.015 ; 3.015 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 2.774 ; 2.774 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 2.806 ; 2.806 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 3.124 ; 3.124 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 2.913 ; 2.913 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;       ; 1.489 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; GPIO_CLKIN_N1 ; GPIO_0[0]   ; 3.745 ;    ;    ; 3.745 ;
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 3.262 ;    ;    ; 3.262 ;
; iKEY[0]       ; oLEDG[3]    ; 4.870 ;    ;    ; 4.870 ;
; iSW[0]        ; oLEDR[0]    ; 5.947 ;    ;    ; 5.947 ;
; iSW[1]        ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]        ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]        ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]        ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]        ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]        ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]        ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]        ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]        ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]       ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]       ; oLEDR[11]   ; 5.559 ;    ;    ; 5.559 ;
; iSW[12]       ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]       ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]       ; oLEDR[14]   ; 5.782 ;    ;    ; 5.782 ;
; iSW[15]       ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]       ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]       ; oLEDR[17]   ; 5.700 ;    ;    ; 5.700 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; GPIO_CLKIN_N1 ; GPIO_0[0]   ; 3.745 ;    ;    ; 3.745 ;
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 3.262 ;    ;    ; 3.262 ;
; iKEY[0]       ; oLEDG[3]    ; 4.870 ;    ;    ; 4.870 ;
; iSW[0]        ; oLEDR[0]    ; 5.947 ;    ;    ; 5.947 ;
; iSW[1]        ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]        ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]        ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]        ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]        ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]        ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]        ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]        ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]        ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]       ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]       ; oLEDR[11]   ; 5.559 ;    ;    ; 5.559 ;
; iSW[12]       ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]       ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]       ; oLEDR[14]   ; 5.782 ;    ;    ; 5.782 ;
; iSW[15]       ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]       ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]       ; oLEDR[17]   ; 5.700 ;    ;    ; 5.700 ;
+---------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -3.661   ; -2.625 ; -2.963   ; 1.143   ; -0.500              ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.661   ; 0.215  ; -2.963   ; 1.143   ; -0.500              ;
;  iCLK_50                                 ; 1.998    ; -2.625 ; 15.550   ; 1.595   ; 9.000               ;
;  iCLK_50_2                               ; N/A      ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  phase_loop2|altpll_component|pll|clk[0] ; 6.309    ; 0.215  ; 0.689    ; 3.111   ; 4.539               ;
;  phase_loop|altpll_component|pll|clk[0]  ; 11.399   ; 0.215  ; 14.101   ; 3.470   ; 19.000              ;
; Design-wide TNS                          ; -164.572 ; -2.625 ; -67.328  ; 0.0     ; -60.0               ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -164.572 ; 0.000  ; -67.328  ; 0.000   ; -60.000             ;
;  iCLK_50                                 ; 0.000    ; -2.625 ; 0.000    ; 0.000   ; 0.000               ;
;  iCLK_50_2                               ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  phase_loop2|altpll_component|pll|clk[0] ; 0.000    ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  phase_loop|altpll_component|pll|clk[0]  ; 0.000    ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
+------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.248 ; 5.248 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.248 ; 5.248 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]   ; iCLK_50                                 ; 7.539 ; 7.539 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; 6.372 ; 6.372 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; 6.266 ; 6.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; 6.042 ; 6.042 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; 6.239 ; 6.239 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; 6.061 ; 6.061 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; 5.896 ; 5.896 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; 5.910 ; 5.910 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; 6.519 ; 6.519 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; 6.469 ; 6.469 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; 6.439 ; 6.439 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; 6.629 ; 6.629 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; 6.225 ; 6.225 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; 7.539 ; 7.539 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.147 ; -2.147 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.147 ; -2.147 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]   ; iCLK_50                                 ; -3.304 ; -3.304 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; -3.569 ; -3.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; -3.502 ; -3.502 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; -3.392 ; -3.392 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; -3.483 ; -3.483 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; -3.408 ; -3.408 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; -3.304 ; -3.304 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; -3.319 ; -3.319 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; -3.655 ; -3.655 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; -3.622 ; -3.622 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; -3.610 ; -3.610 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; -3.715 ; -3.715 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; -3.473 ; -3.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; -4.186 ; -4.186 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 11.285 ; 11.285 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.691 ; 10.691 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 11.285 ; 11.285 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.018  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.018  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 7.887  ; 7.887  ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 7.887  ; 7.887  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 7.849  ; 7.849  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 7.234  ; 7.234  ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 7.537  ; 7.537  ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 7.849  ; 7.849  ; Rise       ; iCLK_50                                 ;
; oHEX0_D[*]     ; iCLK_50_2                               ; 8.854  ; 8.854  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[0]    ; iCLK_50_2                               ; 8.854  ; 8.854  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[1]    ; iCLK_50_2                               ; 8.183  ; 8.183  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[2]    ; iCLK_50_2                               ; 8.777  ; 8.777  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[3]    ; iCLK_50_2                               ; 8.471  ; 8.471  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[4]    ; iCLK_50_2                               ; 7.462  ; 7.462  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[5]    ; iCLK_50_2                               ; 8.620  ; 8.620  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[6]    ; iCLK_50_2                               ; 8.704  ; 8.704  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX1_D[*]     ; iCLK_50_2                               ; 10.819 ; 10.819 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[0]    ; iCLK_50_2                               ; 10.813 ; 10.813 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[1]    ; iCLK_50_2                               ; 10.099 ; 10.099 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[2]    ; iCLK_50_2                               ; 10.349 ; 10.349 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[3]    ; iCLK_50_2                               ; 10.352 ; 10.352 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[4]    ; iCLK_50_2                               ; 10.500 ; 10.500 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[5]    ; iCLK_50_2                               ; 10.819 ; 10.819 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[6]    ; iCLK_50_2                               ; 10.787 ; 10.787 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX2_D[*]     ; iCLK_50_2                               ; 11.247 ; 11.247 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[0]    ; iCLK_50_2                               ; 7.142  ; 7.142  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[1]    ; iCLK_50_2                               ; 7.594  ; 7.594  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[2]    ; iCLK_50_2                               ; 7.356  ; 7.356  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[3]    ; iCLK_50_2                               ; 7.174  ; 7.174  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[4]    ; iCLK_50_2                               ; 11.247 ; 11.247 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[5]    ; iCLK_50_2                               ; 10.889 ; 10.889 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[6]    ; iCLK_50_2                               ; 10.019 ; 10.019 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX3_D[*]     ; iCLK_50_2                               ; 5.347  ; 5.347  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[0]    ; iCLK_50_2                               ; 4.984  ; 4.984  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[1]    ; iCLK_50_2                               ; 5.012  ; 5.012  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[2]    ; iCLK_50_2                               ; 4.992  ; 4.992  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[3]    ; iCLK_50_2                               ; 4.987  ; 4.987  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[4]    ; iCLK_50_2                               ; 5.347  ; 5.347  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[5]    ; iCLK_50_2                               ; 4.965  ; 4.965  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[6]    ; iCLK_50_2                               ; 4.999  ; 4.999  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX4_D[*]     ; iCLK_50_2                               ; 4.981  ; 4.981  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[0]    ; iCLK_50_2                               ; 4.939  ; 4.939  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[1]    ; iCLK_50_2                               ; 4.981  ; 4.981  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[2]    ; iCLK_50_2                               ; 4.946  ; 4.946  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[3]    ; iCLK_50_2                               ; 4.682  ; 4.682  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[4]    ; iCLK_50_2                               ; 4.676  ; 4.676  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[5]    ; iCLK_50_2                               ; 4.978  ; 4.978  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[6]    ; iCLK_50_2                               ; 4.971  ; 4.971  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX5_D[*]     ; iCLK_50_2                               ; 5.591  ; 5.591  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[0]    ; iCLK_50_2                               ; 5.156  ; 5.156  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[1]    ; iCLK_50_2                               ; 5.006  ; 5.006  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[2]    ; iCLK_50_2                               ; 4.965  ; 4.965  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[3]    ; iCLK_50_2                               ; 5.273  ; 5.273  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[4]    ; iCLK_50_2                               ; 5.159  ; 5.159  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[5]    ; iCLK_50_2                               ; 5.289  ; 5.289  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[6]    ; iCLK_50_2                               ; 5.591  ; 5.591  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX6_D[*]     ; iCLK_50_2                               ; 6.220  ; 6.220  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[0]    ; iCLK_50_2                               ; 5.978  ; 5.978  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[1]    ; iCLK_50_2                               ; 5.669  ; 5.669  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[2]    ; iCLK_50_2                               ; 6.220  ; 6.220  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[3]    ; iCLK_50_2                               ; 6.212  ; 6.212  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[4]    ; iCLK_50_2                               ; 6.009  ; 6.009  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[5]    ; iCLK_50_2                               ; 5.992  ; 5.992  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[6]    ; iCLK_50_2                               ; 6.159  ; 6.159  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX7_D[*]     ; iCLK_50_2                               ; 5.653  ; 5.653  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[0]    ; iCLK_50_2                               ; 5.347  ; 5.347  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[1]    ; iCLK_50_2                               ; 5.059  ; 5.059  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[2]    ; iCLK_50_2                               ; 5.053  ; 5.053  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[3]    ; iCLK_50_2                               ; 5.366  ; 5.366  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[4]    ; iCLK_50_2                               ; 5.355  ; 5.355  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[5]    ; iCLK_50_2                               ; 5.653  ; 5.653  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[6]    ; iCLK_50_2                               ; 5.378  ; 5.378  ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; iCLK_50                                 ; 6.946  ; 6.946  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[1]     ; iCLK_50                                 ; 4.371  ; 4.371  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[3]     ; iCLK_50                                 ; 6.946  ; 6.946  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 2.796  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 6.477  ; 6.477  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 4.967  ; 4.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 6.477  ; 6.477  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 5.487  ; 5.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 5.418  ; 5.418  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 5.487  ; 5.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 5.017  ; 5.017  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 5.035  ; 5.035  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 5.150  ; 5.150  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 4.794  ; 4.794  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 4.728  ; 4.728  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 4.822  ; 4.822  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 5.217  ; 5.217  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 5.215  ; 5.215  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 5.717  ; 5.717  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 6.734  ; 6.734  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 6.178  ; 6.178  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 6.390  ; 6.390  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 6.734  ; 6.734  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 6.574  ; 6.574  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 6.350  ; 6.350  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 6.223  ; 6.223  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 5.491  ; 5.491  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 5.900  ; 5.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 5.788  ; 5.788  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 5.918  ; 5.918  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 5.642  ; 5.642  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 6.170  ; 6.170  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 5.903  ; 5.903  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 5.571  ; 5.571  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 5.077  ; 5.077  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 5.608  ; 5.608  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 5.513  ; 5.513  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 5.993  ; 5.993  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 5.852  ; 5.852  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 5.414  ; 5.414  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 5.467  ; 5.467  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 6.170  ; 6.170  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 5.707  ; 5.707  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;        ; 2.796  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.616 ; 3.447 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.667 ; 5.667 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.616 ; 3.447 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.447 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.447 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 4.368 ; 4.368 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 4.368 ; 4.368 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 4.035 ; 4.035 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 4.035 ; 4.035 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 4.172 ; 4.172 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 4.320 ; 4.320 ; Rise       ; iCLK_50                                 ;
; oHEX0_D[*]     ; iCLK_50_2                               ; 3.147 ; 3.147 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[0]    ; iCLK_50_2                               ; 3.737 ; 3.737 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[1]    ; iCLK_50_2                               ; 3.402 ; 3.402 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[2]    ; iCLK_50_2                               ; 3.812 ; 3.812 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[3]    ; iCLK_50_2                               ; 3.542 ; 3.542 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[4]    ; iCLK_50_2                               ; 3.147 ; 3.147 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[5]    ; iCLK_50_2                               ; 3.609 ; 3.609 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX0_D[6]    ; iCLK_50_2                               ; 3.686 ; 3.686 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX1_D[*]     ; iCLK_50_2                               ; 4.060 ; 4.060 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[0]    ; iCLK_50_2                               ; 4.390 ; 4.390 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[1]    ; iCLK_50_2                               ; 4.060 ; 4.060 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[2]    ; iCLK_50_2                               ; 4.184 ; 4.184 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[3]    ; iCLK_50_2                               ; 4.177 ; 4.177 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[4]    ; iCLK_50_2                               ; 4.236 ; 4.236 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[5]    ; iCLK_50_2                               ; 4.391 ; 4.391 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX1_D[6]    ; iCLK_50_2                               ; 4.361 ; 4.361 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX2_D[*]     ; iCLK_50_2                               ; 3.362 ; 3.362 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[0]    ; iCLK_50_2                               ; 3.362 ; 3.362 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[1]    ; iCLK_50_2                               ; 3.567 ; 3.567 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[2]    ; iCLK_50_2                               ; 3.479 ; 3.479 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[3]    ; iCLK_50_2                               ; 3.392 ; 3.392 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[4]    ; iCLK_50_2                               ; 5.203 ; 5.203 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[5]    ; iCLK_50_2                               ; 5.111 ; 5.111 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX2_D[6]    ; iCLK_50_2                               ; 4.757 ; 4.757 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX3_D[*]     ; iCLK_50_2                               ; 2.271 ; 2.271 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[0]    ; iCLK_50_2                               ; 2.277 ; 2.277 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[1]    ; iCLK_50_2                               ; 2.305 ; 2.305 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[2]    ; iCLK_50_2                               ; 2.302 ; 2.302 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[3]    ; iCLK_50_2                               ; 2.271 ; 2.271 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[4]    ; iCLK_50_2                               ; 2.455 ; 2.455 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[5]    ; iCLK_50_2                               ; 2.283 ; 2.283 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX3_D[6]    ; iCLK_50_2                               ; 2.282 ; 2.282 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX4_D[*]     ; iCLK_50_2                               ; 2.195 ; 2.195 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[0]    ; iCLK_50_2                               ; 2.338 ; 2.338 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[1]    ; iCLK_50_2                               ; 2.344 ; 2.344 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[2]    ; iCLK_50_2                               ; 2.322 ; 2.322 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[3]    ; iCLK_50_2                               ; 2.195 ; 2.195 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[4]    ; iCLK_50_2                               ; 2.195 ; 2.195 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[5]    ; iCLK_50_2                               ; 2.340 ; 2.340 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX4_D[6]    ; iCLK_50_2                               ; 2.329 ; 2.329 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX5_D[*]     ; iCLK_50_2                               ; 2.354 ; 2.354 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[0]    ; iCLK_50_2                               ; 2.428 ; 2.428 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[1]    ; iCLK_50_2                               ; 2.365 ; 2.365 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[2]    ; iCLK_50_2                               ; 2.354 ; 2.354 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[3]    ; iCLK_50_2                               ; 2.470 ; 2.470 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[4]    ; iCLK_50_2                               ; 2.423 ; 2.423 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[5]    ; iCLK_50_2                               ; 2.486 ; 2.486 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX5_D[6]    ; iCLK_50_2                               ; 2.625 ; 2.625 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX6_D[*]     ; iCLK_50_2                               ; 2.679 ; 2.679 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[0]    ; iCLK_50_2                               ; 2.824 ; 2.824 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[1]    ; iCLK_50_2                               ; 2.679 ; 2.679 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[2]    ; iCLK_50_2                               ; 2.926 ; 2.926 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[3]    ; iCLK_50_2                               ; 2.924 ; 2.924 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[4]    ; iCLK_50_2                               ; 2.847 ; 2.847 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[5]    ; iCLK_50_2                               ; 2.837 ; 2.837 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX6_D[6]    ; iCLK_50_2                               ; 2.913 ; 2.913 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; oHEX7_D[*]     ; iCLK_50_2                               ; 2.333 ; 2.333 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[0]    ; iCLK_50_2                               ; 2.462 ; 2.462 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[1]    ; iCLK_50_2                               ; 2.333 ; 2.333 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[2]    ; iCLK_50_2                               ; 2.334 ; 2.334 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[3]    ; iCLK_50_2                               ; 2.485 ; 2.485 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[4]    ; iCLK_50_2                               ; 2.477 ; 2.477 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[5]    ; iCLK_50_2                               ; 2.630 ; 2.630 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
;  oHEX7_D[6]    ; iCLK_50_2                               ; 2.497 ; 2.497 ; Rise       ; phase_loop2|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; iCLK_50                                 ; 2.266 ; 2.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[1]     ; iCLK_50                                 ; 2.266 ; 2.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_0[3]     ; iCLK_50                                 ; 3.682 ; 3.682 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 1.489 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 2.569 ; 2.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 2.569 ; 2.569 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 3.401 ; 3.401 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 2.473 ; 2.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 2.785 ; 2.785 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 2.833 ; 2.833 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 2.620 ; 2.620 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 2.631 ; 2.631 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 2.530 ; 2.530 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 2.473 ; 2.473 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 2.533 ; 2.533 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 2.693 ; 2.693 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 2.695 ; 2.695 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 2.932 ; 2.932 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 3.185 ; 3.185 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 3.266 ; 3.266 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 3.416 ; 3.416 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 3.390 ; 3.390 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 3.255 ; 3.255 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 3.176 ; 3.176 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 3.003 ; 3.003 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 3.012 ; 3.012 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 3.013 ; 3.013 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 2.875 ; 2.875 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 3.005 ; 3.005 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 2.907 ; 2.907 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 2.679 ; 2.679 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 2.926 ; 2.926 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 2.869 ; 2.869 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 3.103 ; 3.103 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 3.015 ; 3.015 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 2.774 ; 2.774 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 2.806 ; 2.806 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 3.124 ; 3.124 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 2.913 ; 2.913 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;       ; 1.489 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------+
; Progagation Delay                                       ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; GPIO_CLKIN_N1 ; GPIO_0[0]   ; 6.918  ;    ;    ; 6.918  ;
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 6.167  ;    ;    ; 6.167  ;
; iKEY[0]       ; oLEDG[3]    ; 8.531  ;    ;    ; 8.531  ;
; iSW[0]        ; oLEDR[0]    ; 10.434 ;    ;    ; 10.434 ;
; iSW[1]        ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]        ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]        ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]        ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]        ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]        ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]        ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]        ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]        ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]       ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]       ; oLEDR[11]   ; 9.777  ;    ;    ; 9.777  ;
; iSW[12]       ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]       ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]       ; oLEDR[14]   ; 10.098 ;    ;    ; 10.098 ;
; iSW[15]       ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]       ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]       ; oLEDR[17]   ; 9.879  ;    ;    ; 9.879  ;
+---------------+-------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Progagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; GPIO_CLKIN_N1 ; GPIO_0[0]   ; 3.745 ;    ;    ; 3.745 ;
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 3.262 ;    ;    ; 3.262 ;
; iKEY[0]       ; oLEDG[3]    ; 4.870 ;    ;    ; 4.870 ;
; iSW[0]        ; oLEDR[0]    ; 5.947 ;    ;    ; 5.947 ;
; iSW[1]        ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]        ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]        ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]        ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]        ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]        ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]        ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]        ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]        ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]       ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]       ; oLEDR[11]   ; 5.559 ;    ;    ; 5.559 ;
; iSW[12]       ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]       ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]       ; oLEDR[14]   ; 5.782 ;    ;    ; 5.782 ;
; iSW[15]       ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]       ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]       ; oLEDR[17]   ; 5.700 ;    ;    ; 5.700 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 699      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 936      ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 2350     ; 0        ; 0        ; 0        ;
; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 7610     ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; 57       ; 0        ; 0        ; 0        ;
; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0]  ; 30       ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 1592     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 699      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 936      ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 2350     ; 0        ; 0        ; 0        ;
; phase_loop2|altpll_component|pll|clk[0] ; phase_loop2|altpll_component|pll|clk[0] ; 7610     ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop2|altpll_component|pll|clk[0] ; 57       ; 0        ; 0        ; 0        ;
; phase_loop2|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0]  ; 30       ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 1592     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 624      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 467      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop2|altpll_component|pll|clk[0] ; 171      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 61       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 624      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 467      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop2|altpll_component|pll|clk[0] ; 171      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 61       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 122   ; 122  ;
; Unconstrained Output Port Paths ; 296   ; 296  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 13 20:33:06 2016
Info: Command: quartus_sta GreenScreen -c GreenScreen
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GreenScreen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50_2 iCLK_50_2
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {phase_loop|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {phase_loop|altpll_component|pll|clk[0]} {phase_loop|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {phase_loop2|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {phase_loop2|altpll_component|pll|clk[0]} {phase_loop2|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.661      -164.572 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.895         0.000 iCLK_50 
    Info (332119):     6.309         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):    11.399         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.625
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.625        -2.625 iCLK_50 
    Info (332119):     0.391         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -2.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.963       -67.328 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.689         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):    14.101         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    15.550         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 2.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.246         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     3.005         0.000 iCLK_50 
    Info (332119):     5.462         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):     5.669         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -60.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     4.539         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    10.000         0.000 iCLK_50_2 
    Info (332119):    19.000         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.250       -48.810 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     1.998         0.000 iCLK_50 
    Info (332119):    10.236         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):    12.386         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.618
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.618        -1.618 iCLK_50 
    Info (332119):     0.215         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -1.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.134       -25.577 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     3.110         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):    16.410         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    17.673         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 1.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.143         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     1.595         0.000 iCLK_50 
    Info (332119):     3.111         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):     3.470         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -60.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     4.539         0.000 phase_loop2|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 iCLK_50 
    Info (332119):    10.000         0.000 iCLK_50_2 
    Info (332119):    19.000         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Wed Jan 13 20:33:08 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


