{
    "std": [
        "std",
        "reYIK",
        "module",
        4
    ],
    "param_gen": [
        "param_gen",
        "VCI3Y",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        43
    ]
}