# Список полезных материалов по тематике FPGA -- FPGA useful list

# Оглавление -- Content

* [Сайты -- Websites](#Сайты----Websites)
* [Репозитории -- Repositories](#Репозитории----Repositories)

## Сайты -- Websites

* [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page) - Сборник упражнений для практики с использованием языка Verilog
* [TestBench.in](https://testbench.in) - Сайт с полезной информацией по верификации
* [Asic World](https://www.asic-world.com) - Сборник теории и примеров по HDL
* [FPGA Tutorial](https://fpgatutorial.com) - Изучение основ проектирования FPGA
* [Chipverify](https://www.chipverify.com) - Изучение верификации
* [VLSI Verify](https://vlsiverify.com) - Уроки по изучению Verilog/System Verilog
* [NANDLAND](https://nandland.com) - Изучение FPGA, Verilog и VHDL
* [OpenCores](https://opencores.org) - Сообщество открытых IP ядер
* [FPGA-Systems](https://fpga-systems.ru) - Cообщество FPGA разработчиков
* [Марсоход](https://marsohod.org) - FPGA & Verilog Блог

## Репозитории -- Repositories

* [DESim](https://github.com/fpgacademy/DESim) - Приложение представляющее графический интерфейс, которое представляет некоторые функции платы DE1-SoC
* [openFPGALoader](https://github.com/trabucayre/openFPGALoader) - Универсальная утилита для программирования FPGA
* [Digital](https://github.com/hneemann/Digital) - Конструктор цифровой логики и симулятор схем
* [WaveDrom](https://github.com/wavedrom/wavedrom) - Движок для визуализации временных диграмм
* [Yosys](https://github.com/YosysHQ/yosys) - Фреймворк для инструментов RTL синтеза
* [Verilator](https://github.com/verilator/verilator) - Симулятор Verilog/System Verilog
* [Icarus Verilog](https://github.com/steveicarus/iverilog) - Симулятор Verilog HDL
* [GTKWave](https://github.com/gtkwave/gtkwave) - Программа для просмотра временных диаграмм
* [Style Guides](https://github.com/lowRISC/style-guides) - Гайды по оформлению кода
* [HDLMake](https://github.com/HDLMake/hdl-make) - Инструмент для создания многоцелевых makefiles для FPGA проектов
* [Cocotb](https://github.com/cocotb/cocotb) - Библиотека симуляции для написания тестовых окружений VHDL и Verilog/System Verilog на Python
* [Opencores Scraper](https://github.com/fabriziotappero/opencores-scraper) - Python скрипты для скачивания ядер с OpenCores.org
* [TerosHDL](https://github.com/TerosTechnology/vscode-terosHDL) - Расширение для VSCode
* [FreeCores](https://github.com/freecores) - Форк всех ядер с OpenCores.org
* [NANDLAND](https://github.com/nandland) - Полезные проекты с уроками
