TimeQuest Timing Analyzer report for uk101_41kRAM
Wed Jul 01 10:19:14 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClock'
 12. Slow Model Setup: 'PLL|altpll_component|pll|clk[2]'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'PLL|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'w_cpuClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'PLL|altpll_component|pll|clk[2]'
 18. Slow Model Hold: 'PLL|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'w_cpuClock'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Removal: 'w_cpuClock'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'w_cpuClock'
 24. Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'
 25. Slow Model Minimum Pulse Width: 'clk'
 26. Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'w_cpuClock'
 43. Fast Model Setup: 'PLL|altpll_component|pll|clk[2]'
 44. Fast Model Setup: 'clk'
 45. Fast Model Setup: 'PLL|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'w_cpuClock'
 48. Fast Model Hold: 'PLL|altpll_component|pll|clk[2]'
 49. Fast Model Hold: 'PLL|altpll_component|pll|clk[0]'
 50. Fast Model Recovery: 'w_cpuClock'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Removal: 'w_cpuClock'
 53. Fast Model Removal: 'clk'
 54. Fast Model Minimum Pulse Width: 'w_cpuClock'
 55. Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uk101_41kRAM                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; clk                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk }                             ;
; PLL|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; PLL|altpll_component|pll|inclk[0] ; { PLL|altpll_component|pll|clk[0] } ;
; PLL|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk    ; PLL|altpll_component|pll|inclk[0] ; { PLL|altpll_component|pll|clk[2] } ;
; w_cpuClock                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { w_cpuClock }                      ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 33.35 MHz  ; 33.35 MHz       ; w_cpuClock                      ;                                                       ;
; 67.95 MHz  ; 67.95 MHz       ; PLL|altpll_component|pll|clk[0] ;                                                       ;
; 101.9 MHz  ; 101.9 MHz       ; clk                             ;                                                       ;
; 249.88 MHz ; 163.03 MHz      ; PLL|altpll_component|pll|clk[2] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; w_cpuClock                      ; -23.116 ; -2146.055     ;
; PLL|altpll_component|pll|clk[2] ; -9.493  ; -444.690      ;
; clk                             ; -9.102  ; -1343.297     ;
; PLL|altpll_component|pll|clk[0] ; 6.441   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -1.223 ; -5.162        ;
; clk                             ; -0.814 ; -5.564        ;
; PLL|altpll_component|pll|clk[2] ; 0.499  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 0.765  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; 0.093  ; 0.000         ;
; clk        ; 15.469 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Slow Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.321 ; 0.000         ;
; clk        ; 3.854 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -0.742 ; -225.568      ;
; PLL|altpll_component|pll|clk[2] ; 6.933  ; 0.000         ;
; clk                             ; 7.223  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                          ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -23.116 ; T65:u1|MCycle[0]        ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.623     ;
; -23.116 ; T65:u1|DL[0]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 24.178     ;
; -23.074 ; T65:u1|MCycle[1]        ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.581     ;
; -22.949 ; T65:u1|MCycle[0]        ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.456     ;
; -22.949 ; T65:u1|DL[0]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 24.011     ;
; -22.907 ; T65:u1|MCycle[1]        ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.414     ;
; -22.876 ; T65:u1|IR[3]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.384     ;
; -22.859 ; T65:u1|MCycle[2]        ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.366     ;
; -22.838 ; T65:u1|PC[3]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.968     ;
; -22.837 ; T65:u1|IR[0]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.345     ;
; -22.718 ; T65:u1|MCycle[0]        ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.225     ;
; -22.718 ; T65:u1|DL[0]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.780     ;
; -22.709 ; T65:u1|IR[3]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.217     ;
; -22.692 ; T65:u1|MCycle[2]        ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.199     ;
; -22.691 ; T65:u1|DL[1]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.753     ;
; -22.690 ; T65:u1|IR[1]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.198     ;
; -22.686 ; T65:u1|MCycle[0]        ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 24.145     ;
; -22.686 ; T65:u1|DL[0]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.700     ;
; -22.683 ; T65:u1|IR[4]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.191     ;
; -22.676 ; T65:u1|MCycle[1]        ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 24.183     ;
; -22.671 ; T65:u1|PC[3]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.801     ;
; -22.670 ; T65:u1|IR[0]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.178     ;
; -22.657 ; T65:u1|PC[0]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.787     ;
; -22.644 ; T65:u1|MCycle[1]        ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 24.103     ;
; -22.592 ; T65:u1|MCycle[0]        ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 24.051     ;
; -22.592 ; T65:u1|DL[0]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.606     ;
; -22.577 ; T65:u1|DL[2]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.639     ;
; -22.550 ; T65:u1|MCycle[1]        ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 24.009     ;
; -22.524 ; T65:u1|DL[1]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.586     ;
; -22.523 ; T65:u1|IR[1]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.031     ;
; -22.517 ; T65:u1|IR[2]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.025     ;
; -22.516 ; T65:u1|IR[4]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 24.024     ;
; -22.514 ; T65:u1|MCycle[0]        ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 23.973     ;
; -22.514 ; T65:u1|DL[0]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.528     ;
; -22.490 ; T65:u1|PC[0]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.620     ;
; -22.488 ; T65:u1|DL[3]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.550     ;
; -22.478 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.044      ; 23.562     ;
; -22.478 ; T65:u1|IR[3]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 23.986     ;
; -22.472 ; T65:u1|MCycle[1]        ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 23.931     ;
; -22.461 ; T65:u1|MCycle[2]        ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 23.968     ;
; -22.446 ; T65:u1|IR[3]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.906     ;
; -22.440 ; T65:u1|PC[3]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.570     ;
; -22.439 ; T65:u1|IR[0]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 23.947     ;
; -22.429 ; T65:u1|MCycle[2]        ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 23.888     ;
; -22.410 ; T65:u1|PC[1]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.540     ;
; -22.410 ; T65:u1|DL[2]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.472     ;
; -22.408 ; T65:u1|PC[3]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.490     ;
; -22.407 ; T65:u1|IR[0]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.867     ;
; -22.352 ; T65:u1|IR[3]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.812     ;
; -22.350 ; T65:u1|IR[2]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 23.858     ;
; -22.335 ; T65:u1|MCycle[2]        ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 23.794     ;
; -22.321 ; T65:u1|DL[3]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.383     ;
; -22.317 ; T65:u1|PC[14]           ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.039      ; 23.396     ;
; -22.314 ; T65:u1|PC[3]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.396     ;
; -22.313 ; T65:u1|IR[0]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.773     ;
; -22.311 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.044      ; 23.395     ;
; -22.293 ; T65:u1|DL[1]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.355     ;
; -22.292 ; T65:u1|IR[1]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 23.800     ;
; -22.285 ; T65:u1|IR[4]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 23.793     ;
; -22.274 ; T65:u1|IR[3]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.734     ;
; -22.261 ; T65:u1|DL[1]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.275     ;
; -22.260 ; T65:u1|IR[1]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.720     ;
; -22.259 ; T65:u1|PC[0]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.389     ;
; -22.257 ; T65:u1|MCycle[2]        ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.419      ; 23.716     ;
; -22.253 ; T65:u1|IR[4]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.713     ;
; -22.243 ; T65:u1|PC[1]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.373     ;
; -22.236 ; T65:u1|PC[3]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.318     ;
; -22.235 ; T65:u1|IR[0]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.695     ;
; -22.227 ; T65:u1|PC[0]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.309     ;
; -22.222 ; T65:u1|PC[2]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.352     ;
; -22.198 ; T65:u1|MCycle[0]        ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 23.705     ;
; -22.198 ; T65:u1|DL[0]            ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.260     ;
; -22.179 ; T65:u1|DL[2]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.241     ;
; -22.167 ; T65:u1|DL[1]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.181     ;
; -22.166 ; T65:u1|IR[1]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.626     ;
; -22.159 ; T65:u1|IR[4]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.619     ;
; -22.156 ; T65:u1|MCycle[1]        ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.467      ; 23.663     ;
; -22.150 ; T65:u1|PC[14]           ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.039      ; 23.229     ;
; -22.147 ; T65:u1|DL[2]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.161     ;
; -22.133 ; T65:u1|PC[0]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.215     ;
; -22.119 ; T65:u1|IR[2]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.468      ; 23.627     ;
; -22.090 ; T65:u1|DL[3]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.152     ;
; -22.089 ; T65:u1|DL[1]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.103     ;
; -22.088 ; T65:u1|IR[1]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.548     ;
; -22.087 ; T65:u1|IR[2]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.547     ;
; -22.081 ; T65:u1|IR[4]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.541     ;
; -22.080 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.044      ; 23.164     ;
; -22.071 ; T65:u1|DL[4]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.133     ;
; -22.058 ; T65:u1|DL[3]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.072     ;
; -22.055 ; T65:u1|PC[2]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.185     ;
; -22.055 ; T65:u1|PC[0]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.137     ;
; -22.053 ; T65:u1|DL[2]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 23.067     ;
; -22.048 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.004     ; 23.084     ;
; -22.012 ; T65:u1|PC[1]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.090      ; 23.142     ;
; -22.005 ; T65:u1|PC[4]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.443      ; 23.488     ;
; -21.993 ; T65:u1|IR[2]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.420      ; 23.453     ;
; -21.984 ; T65:u1|DL[5]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.022      ; 23.046     ;
; -21.980 ; T65:u1|PC[1]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.042      ; 23.062     ;
; -21.975 ; T65:u1|DL[2]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 22.989     ;
; -21.964 ; T65:u1|DL[3]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.026     ; 22.978     ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                               ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -9.493 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.037     ; 8.410      ;
; -9.481 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.051     ; 8.384      ;
; -9.479 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.043     ; 8.390      ;
; -9.332 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.042     ; 8.244      ;
; -9.320 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.056     ; 8.218      ;
; -9.318 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.048     ; 8.224      ;
; -9.078 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.057     ; 7.975      ;
; -9.039 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.614     ; 8.379      ;
; -9.023 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.620     ; 8.357      ;
; -8.997 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.614     ; 8.337      ;
; -8.994 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.634     ; 8.314      ;
; -8.981 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.620     ; 8.315      ;
; -8.973 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.892     ; 6.035      ;
; -8.952 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.634     ; 8.272      ;
; -8.917 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.062     ; 7.809      ;
; -8.824 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.699      ;
; -8.823 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.059     ; 7.718      ;
; -8.816 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.705      ;
; -8.807 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.696      ;
; -8.799 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.613     ; 8.140      ;
; -8.792 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.673      ;
; -8.784 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.892     ; 5.846      ;
; -8.783 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.619     ; 8.118      ;
; -8.782 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.614     ; 8.122      ;
; -8.778 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.653      ;
; -8.766 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.620     ; 8.100      ;
; -8.760 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.613     ; 8.101      ;
; -8.754 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.633     ; 8.075      ;
; -8.744 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.619     ; 8.079      ;
; -8.737 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.634     ; 8.057      ;
; -8.734 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.623      ;
; -8.731 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.612      ;
; -8.729 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.604      ;
; -8.729 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.895     ; 5.788      ;
; -8.726 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.601      ;
; -8.726 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.059     ; 7.621      ;
; -8.715 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.633     ; 8.036      ;
; -8.672 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.561      ;
; -8.664 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.005     ; 7.613      ;
; -8.659 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.011     ; 7.602      ;
; -8.643 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.042     ; 7.555      ;
; -8.631 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.056     ; 7.529      ;
; -8.629 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.048     ; 7.535      ;
; -8.624 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.505      ;
; -8.613 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.613     ; 7.954      ;
; -8.609 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.059     ; 7.504      ;
; -8.606 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.613     ; 7.947      ;
; -8.605 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.628     ; 7.931      ;
; -8.605 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.997     ; 7.562      ;
; -8.597 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.619     ; 7.932      ;
; -8.593 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.482      ;
; -8.590 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.619     ; 7.925      ;
; -8.581 ; T65:u1|P[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.888     ; 5.647      ;
; -8.574 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.463      ;
; -8.568 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.633     ; 7.889      ;
; -8.564 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.439      ;
; -8.563 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.628     ; 7.889      ;
; -8.561 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.633     ; 7.882      ;
; -8.557 ; T65:u1|Y[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.874     ; 5.637      ;
; -8.557 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.005     ; 7.506      ;
; -8.542 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.883     ; 5.613      ;
; -8.537 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.059     ; 7.432      ;
; -8.534 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.869     ; 5.619      ;
; -8.530 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.059     ; 7.425      ;
; -8.517 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.398      ;
; -8.513 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.388      ;
; -8.512 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.387      ;
; -8.510 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.877     ; 5.587      ;
; -8.507 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.997     ; 7.464      ;
; -8.470 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.991     ; 7.433      ;
; -8.463 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.344      ;
; -8.458 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.347      ;
; -8.457 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.667     ; 7.744      ;
; -8.445 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.681     ; 7.718      ;
; -8.443 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.673     ; 7.724      ;
; -8.441 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.878     ; 5.517      ;
; -8.440 ; T65:u1|IR[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.613     ; 7.781      ;
; -8.428 ; T65:u1|ABC[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -3.871     ; 5.511      ;
; -8.428 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.620     ; 7.762      ;
; -8.424 ; T65:u1|IR[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.619     ; 7.759      ;
; -8.423 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.634     ; 7.743      ;
; -8.420 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.614     ; 7.760      ;
; -8.410 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.291      ;
; -8.403 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.284      ;
; -8.398 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.079     ; 7.273      ;
; -8.395 ; T65:u1|IR[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.633     ; 7.716      ;
; -8.389 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.073     ; 7.270      ;
; -8.386 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.620     ; 7.720      ;
; -8.381 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.634     ; 7.701      ;
; -8.378 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.614     ; 7.718      ;
; -8.365 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.627     ; 7.692      ;
; -8.364 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.011     ; 7.307      ;
; -8.364 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.991     ; 7.327      ;
; -8.360 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.249      ;
; -8.356 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.997     ; 7.313      ;
; -8.348 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.997     ; 7.305      ;
; -8.348 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.628     ; 7.674      ;
; -8.344 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.065     ; 7.233      ;
; -8.332 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.005     ; 7.281      ;
; -8.328 ; T65:u1|PC[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.991     ; 7.291      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                             ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.102 ; T65:u1|DL[0]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.630     ;
; -9.094 ; T65:u1|DL[0]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 10.613     ;
; -9.067 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.595     ;
; -9.035 ; T65:u1|PC[3]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.631     ;
; -9.027 ; T65:u1|PC[3]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.547      ; 10.614     ;
; -9.000 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.596     ;
; -8.888 ; T65:u1|DL[1]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.416     ;
; -8.880 ; T65:u1|DL[1]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 10.399     ;
; -8.853 ; T65:u1|DL[1]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.381     ;
; -8.774 ; T65:u1|DL[2]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.302     ;
; -8.766 ; T65:u1|DL[2]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 10.285     ;
; -8.740 ; T65:u1|MCycle[0]        ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.933      ; 10.713     ;
; -8.739 ; T65:u1|DL[2]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.267     ;
; -8.732 ; T65:u1|MCycle[0]        ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.924      ; 10.696     ;
; -8.731 ; T65:u1|DL[0]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.496      ; 10.267     ;
; -8.715 ; T65:u1|MCycle[0]        ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.933      ; 10.688     ;
; -8.698 ; T65:u1|MCycle[1]        ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.933      ; 10.671     ;
; -8.690 ; T65:u1|MCycle[1]        ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.924      ; 10.654     ;
; -8.685 ; T65:u1|DL[3]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.213     ;
; -8.677 ; T65:u1|DL[3]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 10.196     ;
; -8.673 ; T65:u1|MCycle[1]        ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.933      ; 10.646     ;
; -8.664 ; T65:u1|PC[3]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.564      ; 10.268     ;
; -8.650 ; T65:u1|DL[3]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.178     ;
; -8.643 ; T65:u1|PC[0]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.239     ;
; -8.635 ; T65:u1|PC[0]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.547      ; 10.222     ;
; -8.608 ; T65:u1|PC[0]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.204     ;
; -8.607 ; T65:u1|PC[1]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.203     ;
; -8.599 ; T65:u1|PC[1]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.547      ; 10.186     ;
; -8.581 ; T65:u1|DL[4]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.109     ;
; -8.573 ; T65:u1|DL[4]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 10.092     ;
; -8.572 ; T65:u1|PC[1]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.168     ;
; -8.546 ; T65:u1|DL[4]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.074     ;
; -8.517 ; T65:u1|DL[1]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.496      ; 10.053     ;
; -8.515 ; T65:u1|PC[4]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.909      ; 10.464     ;
; -8.507 ; T65:u1|PC[4]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.900      ; 10.447     ;
; -8.500 ; T65:u1|IR[3]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.474     ;
; -8.494 ; T65:u1|DL[5]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 10.022     ;
; -8.492 ; T65:u1|IR[3]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.925      ; 10.457     ;
; -8.486 ; T65:u1|DL[5]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 10.005     ;
; -8.483 ; T65:u1|MCycle[2]        ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.933      ; 10.456     ;
; -8.480 ; T65:u1|PC[4]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.909      ; 10.429     ;
; -8.475 ; T65:u1|MCycle[2]        ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.924      ; 10.439     ;
; -8.475 ; T65:u1|IR[3]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.449     ;
; -8.461 ; T65:u1|IR[0]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.435     ;
; -8.459 ; T65:u1|DL[5]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 9.987      ;
; -8.458 ; T65:u1|MCycle[2]        ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.933      ; 10.431     ;
; -8.453 ; T65:u1|IR[0]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.925      ; 10.418     ;
; -8.436 ; T65:u1|IR[0]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.410     ;
; -8.419 ; T65:u1|PC[2]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 10.015     ;
; -8.411 ; T65:u1|PC[2]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.547      ; 9.998      ;
; -8.403 ; T65:u1|DL[2]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.496      ; 9.939      ;
; -8.384 ; T65:u1|PC[2]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.556      ; 9.980      ;
; -8.369 ; T65:u1|MCycle[0]        ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.941      ; 10.350     ;
; -8.362 ; T65:u1|DL[6]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 9.890      ;
; -8.359 ; T65:u1|BAH[1]           ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.483      ; 9.882      ;
; -8.354 ; T65:u1|DL[6]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.479      ; 9.873      ;
; -8.351 ; T65:u1|BAH[1]           ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.474      ; 9.865      ;
; -8.327 ; T65:u1|DL[6]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.488      ; 9.855      ;
; -8.327 ; T65:u1|MCycle[1]        ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.941      ; 10.308     ;
; -8.324 ; T65:u1|BAH[1]           ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.483      ; 9.847      ;
; -8.314 ; T65:u1|DL[3]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.496      ; 9.850      ;
; -8.314 ; T65:u1|IR[1]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.288     ;
; -8.311 ; T65:u1|Set_Addr_To_r[0] ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.510      ; 9.861      ;
; -8.307 ; T65:u1|IR[4]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.281     ;
; -8.306 ; T65:u1|IR[1]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.925      ; 10.271     ;
; -8.303 ; T65:u1|Set_Addr_To_r[0] ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.501      ; 9.844      ;
; -8.299 ; T65:u1|IR[4]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.925      ; 10.264     ;
; -8.289 ; T65:u1|IR[1]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.263     ;
; -8.282 ; T65:u1|IR[4]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.256     ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[0] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[2] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[4] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[6] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.280 ; T65:u1|DL[0]            ; OutLatch:latchIO1|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.792      ;
; -8.276 ; T65:u1|Set_Addr_To_r[0] ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.510      ; 9.826      ;
; -8.272 ; T65:u1|PC[0]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.564      ; 9.876      ;
; -8.236 ; T65:u1|PC[1]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.564      ; 9.840      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[0] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[2] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[4] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[6] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.213 ; T65:u1|PC[3]            ; OutLatch:latchIO1|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.540      ; 9.793      ;
; -8.210 ; T65:u1|DL[4]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.496      ; 9.746      ;
; -8.144 ; T65:u1|PC[4]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.917      ; 10.101     ;
; -8.141 ; T65:u1|IR[2]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.115     ;
; -8.133 ; T65:u1|IR[2]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.925      ; 10.098     ;
; -8.129 ; T65:u1|IR[3]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.942      ; 10.111     ;
; -8.123 ; T65:u1|DL[5]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.496      ; 9.659      ;
; -8.116 ; T65:u1|IR[2]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.934      ; 10.090     ;
; -8.112 ; T65:u1|MCycle[2]        ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.941      ; 10.093     ;
; -8.090 ; T65:u1|IR[0]            ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.942      ; 10.072     ;
; -8.066 ; T65:u1|DL[1]            ; OutLatch:latchIO1|Q_tmp[0] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.578      ;
; -8.066 ; T65:u1|DL[1]            ; OutLatch:latchIO1|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.578      ;
; -8.066 ; T65:u1|DL[1]            ; OutLatch:latchIO1|Q_tmp[2] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.578      ;
; -8.066 ; T65:u1|DL[1]            ; OutLatch:latchIO1|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.578      ;
; -8.066 ; T65:u1|DL[1]            ; OutLatch:latchIO1|Q_tmp[4] ; w_cpuClock   ; clk         ; 1.000        ; 0.472      ; 9.578      ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 6.441  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.065     ; 13.534     ;
; 6.762  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.065     ; 13.213     ;
; 7.018  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.073     ; 12.949     ;
; 7.166  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.073     ; 12.801     ;
; 7.384  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.079     ; 12.577     ;
; 7.861  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.079     ; 12.100     ;
; 15.343 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.059     ; 4.638      ;
; 15.408 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.059     ; 4.573      ;
; 25.283 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.013      ; 14.770     ;
; 25.393 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.013      ; 14.660     ;
; 25.743 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.011      ; 14.308     ;
; 25.899 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.011      ; 14.152     ;
; 26.135 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.013      ; 13.918     ;
; 26.916 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.011      ; 13.135     ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.276 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.762      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.312 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.726      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.471 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.567      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.641 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 4.397      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.680 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.360      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.741 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.299      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.279      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.797 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.243      ;
; 35.933 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.107      ;
; 35.933 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.107      ;
; 35.933 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.107      ;
; 35.933 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.107      ;
; 35.933 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.107      ;
; 35.933 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.107      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.223 ; bufferedUART:UART|txByteSent                                                                                                ; bufferedUART:UART|txByteWritten    ; clk                             ; w_cpuClock  ; 0.000        ; 1.998      ; 1.081      ;
; -0.858 ; bufferedUART:UART|rxBuffer~122                                                                                              ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 1.876      ;
; -0.669 ; bufferedUART:UART|rxBuffer~105                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.060      ;
; -0.608 ; bufferedUART:UART|rxBuffer~121                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 2.126      ;
; -0.579 ; bufferedUART:UART|rxBuffer~133                                                                                              ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 2.156      ;
; -0.533 ; bufferedUART:UART|rxBuffer~131                                                                                              ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 2.201      ;
; -0.471 ; bufferedUART:UART|rxBuffer~136                                                                                              ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.258      ;
; -0.433 ; bufferedUART:UART|rxBuffer~71                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 2.291      ;
; -0.396 ; bufferedUART:UART|rxBuffer~140                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 2.339      ;
; -0.309 ; bufferedUART:UART|rxBuffer~23                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 2.426      ;
; -0.306 ; bufferedUART:UART|rxBuffer~27                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 2.429      ;
; -0.229 ; bufferedUART:UART|rxBuffer~127                                                                                              ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 2.505      ;
; -0.226 ; bufferedUART:UART|rxBuffer~138                                                                                              ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.503      ;
; -0.215 ; bufferedUART:UART|rxBuffer~64                                                                                               ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 2.509      ;
; -0.194 ; bufferedUART:UART|rxBuffer~75                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 2.530      ;
; -0.191 ; bufferedUART:UART|rxBuffer~58                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 2.543      ;
; -0.130 ; bufferedUART:UART|rxBuffer~88                                                                                               ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.599      ;
; -0.071 ; bufferedUART:UART|rxBuffer~87                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.658      ;
; -0.055 ; bufferedUART:UART|rxBuffer~91                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.674      ;
; 0.081  ; bufferedUART:UART|rxBuffer~41                                                                                               ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.810      ;
; 0.174  ; bufferedUART:UART|rxBuffer~113                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 2.908      ;
; 0.240  ; bufferedUART:UART|rxBuffer~104                                                                                              ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 2.969      ;
; 0.253  ; bufferedUART:UART|rxBuffer~98                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 2.977      ;
; 0.308  ; bufferedUART:UART|rxBuffer~37                                                                                               ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 3.043      ;
; 0.337  ; bufferedUART:UART|rxBuffer~123                                                                                              ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.071      ;
; 0.348  ; bufferedUART:UART|rxBuffer~106                                                                                              ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 3.077      ;
; 0.359  ; T65:u1|PC[10]                                                                                                               ; kbRowSel[2]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 4.671      ; 5.030      ;
; 0.370  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.264      ; 2.940      ;
; 0.374  ; T65:u1|IR[3]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.264      ; 2.944      ;
; 0.374  ; bufferedUART:UART|txByteSent                                                                                                ; bufferedUART:UART|dataOut[1]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.903      ; 3.083      ;
; 0.382  ; T65:u1|Write_Data_r[2]                                                                                                      ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.450      ; 2.832      ;
; 0.383  ; bufferedUART:UART|rxBuffer~54                                                                                               ; bufferedUART:UART|dataOut[1]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.905      ; 3.094      ;
; 0.418  ; bufferedUART:UART|rxBuffer~129                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.152      ;
; 0.425  ; bufferedUART:UART|rxBuffer~116                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.920      ; 3.151      ;
; 0.426  ; bufferedUART:UART|rxBuffer~90                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 3.155      ;
; 0.489  ; T65:u1|IR[2]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.264      ; 3.059      ;
; 0.499  ; T65:u1|MCycle[0]                                                                                                            ; T65:u1|MCycle[0]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|MCycle[2]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|MCycle[1]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|RstCycle                                                                                                             ; T65:u1|RstCycle                    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.525  ; T65:u1|PC[13]                                                                                                               ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 4.285      ; 4.810      ;
; 0.539  ; bufferedUART:UART|rxBuffer~57                                                                                               ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.263      ;
; 0.546  ; bufferedUART:UART|rxBuffer~63                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.270      ;
; 0.561  ; T65:u1|Y[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.428      ; 2.989      ;
; 0.613  ; T65:u1|X[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.428      ; 3.041      ;
; 0.633  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|AD[0]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 3.916      ; 4.855      ;
; 0.638  ; T65:u1|S[5]                                                                                                                 ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 5.097      ; 5.735      ;
; 0.638  ; bufferedUART:UART|rxBuffer~119                                                                                              ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.372      ;
; 0.649  ; bufferedUART:UART|rxBuffer~101                                                                                              ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 3.384      ;
; 0.678  ; bufferedUART:UART|rxBuffer~124                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.934      ; 3.418      ;
; 0.686  ; bufferedUART:UART|rxBuffer~128                                                                                              ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.912      ; 3.404      ;
; 0.710  ; T65:u1|IR[1]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.264      ; 3.280      ;
; 0.730  ; bufferedUART:UART|rxBuffer~48                                                                                               ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.454      ;
; 0.736  ; bufferedUART:UART|rxInPointer[0]                                                                                            ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.948      ; 3.490      ;
; 0.739  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.263      ; 3.308      ;
; 0.756  ; bufferedUART:UART|rxBuffer~53                                                                                               ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.924      ; 3.486      ;
; 0.774  ; bufferedUART:UART|rxReadPointer[5]                                                                                          ; bufferedUART:UART|rxReadPointer[5] ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 1.080      ;
; 0.789  ; bufferedUART:UART|rxBuffer~67                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.513      ;
; 0.810  ; bufferedUART:UART|rxBuffer~117                                                                                              ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.934      ; 3.550      ;
; 0.811  ; T65:u1|IR[1]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.248      ; 3.365      ;
; 0.811  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.264      ; 3.381      ;
; 0.812  ; bufferedUART:UART|rxBuffer~55                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.536      ;
; 0.817  ; bufferedUART:UART|rxBuffer~66                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.541      ;
; 0.818  ; bufferedUART:UART|rxBuffer~72                                                                                               ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.542      ;
; 0.842  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|IR[5]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 3.893      ; 5.041      ;
; 0.873  ; T65:u1|MCycle[0]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.263      ; 3.442      ;
; 0.881  ; bufferedUART:UART|rxBuffer~115                                                                                              ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.615      ;
; 0.889  ; bufferedUART:UART|rxBuffer~26                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 3.618      ;
; 0.922  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.264      ; 3.492      ;
; 0.933  ; bufferedUART:UART|rxBuffer~78                                                                                               ; bufferedUART:UART|dataOut[1]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.905      ; 3.644      ;
; 0.941  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.263      ; 3.510      ;
; 0.948  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7] ; T65:u1|BusB[7]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 3.924      ; 5.178      ;
; 0.959  ; bufferedUART:UART|rxBuffer~25                                                                                               ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.923      ; 3.688      ;
; 0.963  ; T65:u1|P[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.429      ; 3.392      ;
; 0.969  ; bufferedUART:UART|rxBuffer~81                                                                                               ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.693      ;
; 0.986  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.956      ; 3.748      ;
; 0.986  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.956      ; 3.748      ;
; 0.986  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.956      ; 3.748      ;
; 0.986  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.956      ; 3.748      ;
; 0.986  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.956      ; 3.748      ;
; 0.995  ; bufferedUART:UART|rxBuffer~108                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.929      ; 3.730      ;
; 0.996  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.962      ; 3.764      ;
; 0.996  ; bufferedUART:UART|func_reset                                                                                                ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.962      ; 3.764      ;
; 1.000  ; bufferedUART:UART|rxBuffer~77                                                                                               ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.916      ; 3.722      ;
; 1.002  ; bufferedUART:UART|rxBuffer~134                                                                                              ; bufferedUART:UART|dataOut[1]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.910      ; 3.718      ;
; 1.008  ; bufferedUART:UART|rxBuffer~31                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.732      ;
; 1.031  ; bufferedUART:UART|rxBuffer~59                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.755      ;
; 1.034  ; bufferedUART:UART|rxBuffer~50                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.758      ;
; 1.036  ; bufferedUART:UART|rxBuffer~109                                                                                              ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.934      ; 3.776      ;
; 1.037  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|BusB[0]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 3.896      ; 5.239      ;
; 1.037  ; bufferedUART:UART|rxBuffer~35                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.761      ;
; 1.061  ; bufferedUART:UART|controlReg[7]                                                                                             ; bufferedUART:UART|dataOut[7]       ; w_cpuClock                      ; w_cpuClock  ; -0.500       ; 0.931      ; 1.798      ;
; 1.064  ; bufferedUART:UART|rxInPointer[5]                                                                                            ; bufferedUART:UART|rxReadPointer[3] ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.798      ;
; 1.064  ; bufferedUART:UART|rxInPointer[5]                                                                                            ; bufferedUART:UART|rxReadPointer[4] ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.798      ;
; 1.064  ; bufferedUART:UART|rxInPointer[5]                                                                                            ; bufferedUART:UART|rxReadPointer[5] ; clk                             ; w_cpuClock  ; -0.500       ; 2.928      ; 3.798      ;
; 1.067  ; bufferedUART:UART|rxBuffer~32                                                                                               ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.918      ; 3.791      ;
; 1.072  ; T65:u1|S[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 4.249      ; 5.321      ;
; 1.079  ; bufferedUART:UART|rxBuffer~36                                                                                               ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.924      ; 3.809      ;
; 1.080  ; T65:u1|S[1]                                                                                                                 ; T65:u1|BusA_r[1]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 2.636      ; 4.022      ;
; 1.092  ; bufferedUART:UART|rxBuffer~52                                                                                               ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 2.920      ; 3.818      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.814 ; w_serialClkEn                               ; bufferedUART:UART|txByteSent                                                                ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.645      ; 2.137      ;
; -0.802 ; w_cpuClock                                  ; bufferedUART:UART|func_reset                                                                ; w_cpuClock                      ; clk         ; 0.000        ; 2.724      ; 2.532      ;
; -0.658 ; w_serialClkEn                               ; bufferedUART:UART|rxClockCount[0]                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 2.294      ;
; -0.658 ; w_serialClkEn                               ; bufferedUART:UART|rxClockCount[1]                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 2.294      ;
; -0.658 ; w_serialClkEn                               ; bufferedUART:UART|rxClockCount[2]                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 2.294      ;
; -0.658 ; w_serialClkEn                               ; bufferedUART:UART|rxClockCount[4]                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 2.294      ;
; -0.658 ; w_serialClkEn                               ; bufferedUART:UART|rxClockCount[5]                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 2.294      ;
; -0.658 ; w_serialClkEn                               ; bufferedUART:UART|rxClockCount[3]                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 2.294      ;
; -0.302 ; w_cpuClock                                  ; bufferedUART:UART|func_reset                                                                ; w_cpuClock                      ; clk         ; -0.500       ; 2.724      ; 2.532      ;
; 0.087  ; w_serialClkEn                               ; bufferedUART:UART|rxBitCount[0]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.040      ;
; 0.087  ; w_serialClkEn                               ; bufferedUART:UART|rxBitCount[1]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.040      ;
; 0.087  ; w_serialClkEn                               ; bufferedUART:UART|rxBitCount[2]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.040      ;
; 0.087  ; w_serialClkEn                               ; bufferedUART:UART|rxBitCount[3]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.040      ;
; 0.151  ; w_serialClkEn                               ; bufferedUART:UART|txBitCount[1]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.643      ; 3.100      ;
; 0.151  ; w_serialClkEn                               ; bufferedUART:UART|txBitCount[2]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.643      ; 3.100      ;
; 0.153  ; w_serialClkEn                               ; bufferedUART:UART|txBitCount[0]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.643      ; 3.102      ;
; 0.154  ; w_serialClkEn                               ; bufferedUART:UART|txBitCount[3]                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.643      ; 3.103      ;
; 0.380  ; w_serialClkEn                               ; bufferedUART:UART|rxState.dataBit                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.333      ;
; 0.380  ; w_serialClkEn                               ; bufferedUART:UART|rxState.stopBit                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.333      ;
; 0.380  ; w_serialClkEn                               ; bufferedUART:UART|rxState.idle                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.647      ; 3.333      ;
; 0.385  ; w_serialClkEn                               ; bufferedUART:UART|rxCurrentByteBuffer[7]                                                    ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.646      ; 3.337      ;
; 0.499  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[0] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[0]                                                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[2] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[2]                                                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[3] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[3]                                                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[1] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[1]                                                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|ps2_intf:ps2|parity       ; UK101keyboard:KBD|ps2_intf:ps2|parity                                                       ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|release                   ; UK101keyboard:KBD|release                                                                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|FNtoggledKeysSig[1]       ; UK101keyboard:KBD|FNtoggledKeysSig[1]                                                       ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[2][6]                ; UK101keyboard:KBD|keys[2][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][6]                ; UK101keyboard:KBD|keys[3][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[7][7]                ; UK101keyboard:KBD|keys[7][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[6][7]                ; UK101keyboard:KBD|keys[6][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[1][3]                ; UK101keyboard:KBD|keys[1][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[2][3]                ; UK101keyboard:KBD|keys[2][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][3]                ; UK101keyboard:KBD|keys[3][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[5][3]                ; UK101keyboard:KBD|keys[5][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][3]                ; UK101keyboard:KBD|keys[4][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[7][3]                ; UK101keyboard:KBD|keys[7][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[6][3]                ; UK101keyboard:KBD|keys[6][3]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxdFiltered               ; bufferedUART:UART|rxdFiltered                                                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[0]             ; bufferedUART:UART|rxBitCount[0]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[1]             ; bufferedUART:UART|rxBitCount[1]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[2]             ; bufferedUART:UART|rxBitCount[2]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[3]             ; bufferedUART:UART|rxBitCount[3]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[1][7]                ; UK101keyboard:KBD|keys[1][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[5][7]                ; UK101keyboard:KBD|keys[5][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][7]                ; UK101keyboard:KBD|keys[4][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[2][7]                ; UK101keyboard:KBD|keys[2][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][7]                ; UK101keyboard:KBD|keys[3][7]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[0]             ; bufferedUART:UART|txBitCount[0]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[1]             ; bufferedUART:UART|txBitCount[1]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[2]             ; bufferedUART:UART|txBitCount[2]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[3]             ; bufferedUART:UART|txBitCount[3]                                                             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txByteSent                ; bufferedUART:UART|txByteSent                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[1][4]                ; UK101keyboard:KBD|keys[1][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[2][4]                ; UK101keyboard:KBD|keys[2][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][4]                ; UK101keyboard:KBD|keys[3][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[5][4]                ; UK101keyboard:KBD|keys[5][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][4]                ; UK101keyboard:KBD|keys[4][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[6][4]                ; UK101keyboard:KBD|keys[6][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[7][4]                ; UK101keyboard:KBD|keys[7][4]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[7][1]                ; UK101keyboard:KBD|keys[7][1]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[6][1]                ; UK101keyboard:KBD|keys[6][1]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][1]                ; UK101keyboard:KBD|keys[3][1]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][1]                ; UK101keyboard:KBD|keys[4][1]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[1][5]                ; UK101keyboard:KBD|keys[1][5]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][5]                ; UK101keyboard:KBD|keys[3][5]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[2][5]                ; UK101keyboard:KBD|keys[2][5]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][5]                ; UK101keyboard:KBD|keys[4][5]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[5][5]                ; UK101keyboard:KBD|keys[5][5]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[0][0]                ; UK101keyboard:KBD|keys[0][0]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[5][6]                ; UK101keyboard:KBD|keys[5][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][6]                ; UK101keyboard:KBD|keys[4][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[6][6]                ; UK101keyboard:KBD|keys[6][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[7][6]                ; UK101keyboard:KBD|keys[7][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[0][6]                ; UK101keyboard:KBD|keys[0][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[1][6]                ; UK101keyboard:KBD|keys[1][6]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[6][2]                ; UK101keyboard:KBD|keys[6][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[7][2]                ; UK101keyboard:KBD|keys[7][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[3][2]                ; UK101keyboard:KBD|keys[3][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[4][2]                ; UK101keyboard:KBD|keys[4][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[2][2]                ; UK101keyboard:KBD|keys[2][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[1][2]                ; UK101keyboard:KBD|keys[1][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; UK101keyboard:KBD|keys[0][2]                ; UK101keyboard:KBD|keys[0][2]                                                                ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBuffer[7]               ; bufferedUART:UART|txBuffer[7]                                                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txd                       ; bufferedUART:UART|txd                                                                       ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; OutLatch:latchLED|Q_tmp[0]                  ; OutLatch:latchLED|Q_tmp[0]                                                                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.666  ; w_serialClkEn                               ; bufferedUART:UART|txd                                                                       ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.645      ; 3.617      ;
; 0.674  ; w_serialClkEn                               ; bufferedUART:UART|txBuffer[7]                                                               ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 2.645      ; 3.625      ;
; 0.688  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0] ; w_cpuClock                      ; clk         ; 0.000        ; 0.505      ; 1.499      ;
; 0.740  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[5]  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[4]                                                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.740  ; bufferedUART:UART|rxState.stopBit           ; bufferedUART:UART|rxState.idle                                                              ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.741  ; bufferedUART:UART|rxCurrentByteBuffer[6]    ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                    ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.744  ; bufferedUART:UART|txBuffer[1]               ; bufferedUART:UART|txBuffer[0]                                                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.749  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[2]  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[1]                                                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749  ; bufferedUART:UART|rxCurrentByteBuffer[1]    ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                    ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[7]  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[6]                                                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[3]  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[2]                                                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.751  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[1]  ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[0]                                                  ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751  ; bufferedUART:UART|rxCurrentByteBuffer[3]    ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                    ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.057      ;
+--------+---------------------------------------------+---------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                                                                                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; w_serialClkCount[4]                                                              ; w_serialClkCount[4]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 1.058 ; w_serialClkCount[15]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.364      ;
; 1.135 ; w_serialClkCount[5]                                                              ; w_serialClkCount[5]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.441      ;
; 1.169 ; w_serialClkCount[14]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; w_serialClkCount[8]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.476      ;
; 1.173 ; w_serialClkCount[10]                                                             ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; w_serialClkCount[12]                                                             ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.479      ;
; 1.185 ; w_serialClkCount[11]                                                             ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.491      ;
; 1.213 ; w_serialClkCount[7]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.519      ;
; 1.217 ; w_serialClkCount[6]                                                              ; w_serialClkCount[6]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; w_serialClkCount[9]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; w_serialClkCount[13]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.524      ;
; 1.335 ; w_serialClkCount[15]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.641      ;
; 1.647 ; w_serialClkCount[4]                                                              ; w_serialClkCount[5]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.953      ;
; 1.648 ; w_serialClkCount[5]                                                              ; w_serialClkCount[6]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.954      ;
; 1.652 ; w_serialClkCount[10]                                                             ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.958      ;
; 1.652 ; w_serialClkCount[12]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.958      ;
; 1.693 ; w_serialClkCount[7]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.999      ;
; 1.693 ; w_serialClkCount[6]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.999      ;
; 1.697 ; w_serialClkCount[9]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; w_serialClkCount[11]                                                             ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; w_serialClkCount[13]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.004      ;
; 1.733 ; w_serialClkCount[4]                                                              ; w_serialClkCount[6]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; w_serialClkCount[5]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.040      ;
; 1.738 ; w_serialClkCount[10]                                                             ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.044      ;
; 1.738 ; w_serialClkCount[12]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.044      ;
; 1.758 ; w_serialClkCount[8]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.064      ;
; 1.779 ; w_serialClkCount[6]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.085      ;
; 1.783 ; w_serialClkCount[9]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; w_serialClkCount[11]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.089      ;
; 1.819 ; w_serialClkCount[4]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.125      ;
; 1.820 ; w_serialClkCount[5]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.126      ;
; 1.824 ; w_serialClkCount[10]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.130      ;
; 1.831 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.173      ; 2.575      ;
; 1.844 ; w_serialClkCount[8]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.150      ;
; 1.869 ; w_serialClkCount[9]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; w_serialClkCount[11]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.175      ;
; 1.883 ; w_serialClkCount[7]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.189      ;
; 1.905 ; w_serialClkCount[4]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.211      ;
; 1.910 ; w_serialClkCount[10]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.216      ;
; 1.930 ; w_serialClkCount[8]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.236      ;
; 1.955 ; w_serialClkCount[9]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.261      ;
; 1.969 ; w_serialClkCount[7]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.275      ;
; 1.969 ; w_serialClkCount[6]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.275      ;
; 2.010 ; w_serialClkCount[5]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.316      ;
; 2.016 ; w_serialClkCount[8]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.322      ;
; 2.041 ; w_serialClkCount[9]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.055 ; w_serialClkCount[7]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.361      ;
; 2.055 ; w_serialClkCount[6]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.361      ;
; 2.095 ; w_serialClkCount[4]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.401      ;
; 2.096 ; w_serialClkCount[5]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.402      ;
; 2.102 ; w_serialClkCount[8]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.408      ;
; 2.141 ; w_serialClkCount[7]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.447      ;
; 2.141 ; w_serialClkCount[6]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.447      ;
; 2.174 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.133      ; 2.574      ;
; 2.178 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 2.580      ;
; 2.181 ; w_serialClkCount[4]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.487      ;
; 2.182 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.133      ; 2.582      ;
; 2.182 ; w_serialClkCount[5]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.488      ;
; 2.188 ; w_serialClkCount[8]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.494      ;
; 2.190 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg0 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.147      ; 2.604      ;
; 2.197 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 2.599      ;
; 2.204 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg4 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.141      ; 2.612      ;
; 2.208 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.149      ; 2.624      ;
; 2.210 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.129      ; 2.606      ;
; 2.210 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.129      ; 2.606      ;
; 2.210 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.147      ; 2.624      ;
; 2.213 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg4 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.147      ; 2.627      ;
; 2.217 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.143      ; 2.627      ;
; 2.217 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg1 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.147      ; 2.631      ;
; 2.218 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.127      ; 2.612      ;
; 2.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.149      ; 2.637      ;
; 2.222 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.141      ; 2.630      ;
; 2.225 ; w_serialClkCount[14]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.531      ;
; 2.225 ; w_serialClkCount[14]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.531      ;
; 2.227 ; w_serialClkCount[7]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.533      ;
; 2.227 ; w_serialClkCount[6]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.533      ;
; 2.231 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.143      ; 2.641      ;
; 2.231 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg7 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.149      ; 2.647      ;
; 2.232 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg2 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.147      ; 2.646      ;
; 2.232 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.187      ; 2.990      ;
; 2.234 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.179      ; 2.984      ;
; 2.246 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.193      ; 3.010      ;
; 2.247 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 2.649      ;
; 2.248 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.133      ; 2.648      ;
; 2.248 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.143      ; 2.658      ;
; 2.261 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.149      ; 2.677      ;
; 2.267 ; w_serialClkCount[4]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.573      ;
; 2.268 ; w_serialClkCount[5]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.574      ;
; 2.295 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg0 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.141      ; 2.703      ;
; 2.310 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg1 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.127      ; 2.704      ;
; 2.313 ; w_serialClkCount[7]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.619      ;
; 2.313 ; w_serialClkCount[6]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.619      ;
; 2.327 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.129      ; 2.723      ;
; 2.331 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; 0.173      ; 2.575      ;
; 2.353 ; w_serialClkCount[4]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.659      ;
; 2.354 ; w_serialClkCount[5]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.660      ;
; 2.361 ; w_serialClkCount[13]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.667      ;
; 2.361 ; w_serialClkCount[13]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.667      ;
; 2.399 ; w_serialClkCount[6]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.705      ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.765 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.765 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.956 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.968 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 1.188 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.189 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.200 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.506      ;
; 1.201 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.507      ;
; 1.204 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.510      ;
; 1.224 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.239 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.248 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.251 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.557      ;
; 1.253 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.253 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.257 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.257 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.258 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.260 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.566      ;
; 1.266 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.572      ;
; 1.347 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.653      ;
; 1.527 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.833      ;
; 1.536 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.667 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.973      ;
; 1.677 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.983      ;
; 1.679 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.679 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.715 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.728 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.034      ;
; 1.731 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.037      ;
; 1.733 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.733 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.737 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.738 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.044      ;
; 1.740 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.046      ;
; 1.746 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.052      ;
; 1.753 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.059      ;
; 1.755 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.061      ;
; 1.763 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.765 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.071      ;
; 1.765 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.071      ;
; 1.778 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.084      ;
; 1.793 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.099      ;
; 1.800 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.106      ;
; 1.801 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.107      ;
; 1.812 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.118      ;
; 1.819 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.819 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.823 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.129      ;
; 1.824 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.130      ;
; 1.824 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.130      ;
; 1.826 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.132      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.839 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.145      ;
; 1.851 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.157      ;
; 1.851 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.157      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.856 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.864 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.170      ;
; 1.879 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.185      ;
; 1.891 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.197      ;
; 1.905 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.211      ;
; 1.905 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.211      ;
; 1.909 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.215      ;
; 1.910 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.216      ;
; 1.910 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.216      ;
; 1.914 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.220      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                               ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.093 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; 0.500        ; 2.942      ; 3.389      ;
; 0.093 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; 0.500        ; 2.942      ; 3.389      ;
; 0.093 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; 0.500        ; 2.942      ; 3.389      ;
; 0.413 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; 0.500        ; 2.942      ; 3.069      ;
; 0.413 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; 0.500        ; 2.942      ; 3.069      ;
; 0.413 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; 0.500        ; 2.942      ; 3.069      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.469 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 20.000       ; 0.037      ; 4.608      ;
; 15.469 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 20.000       ; 0.037      ; 4.608      ;
; 15.469 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 20.000       ; 0.037      ; 4.608      ;
; 15.469 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 20.000       ; 0.037      ; 4.608      ;
; 15.469 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 20.000       ; 0.037      ; 4.608      ;
; 15.469 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 20.000       ; 0.037      ; 4.608      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.506 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 20.000       ; 0.038      ; 4.572      ;
; 15.801 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 20.000       ; 0.040      ; 4.279      ;
; 15.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 20.000       ; 0.041      ; 4.273      ;
; 15.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 20.000       ; 0.041      ; 4.273      ;
; 15.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 20.000       ; 0.041      ; 4.273      ;
; 15.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 20.000       ; 0.041      ; 4.273      ;
; 15.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 20.000       ; 0.041      ; 4.273      ;
; 15.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 20.000       ; 0.041      ; 4.273      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.823 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 20.000       ; 0.042      ; 4.259      ;
; 15.880 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 20.000       ; 0.014      ; 4.174      ;
; 15.880 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 20.000       ; 0.014      ; 4.174      ;
; 15.880 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 20.000       ; 0.014      ; 4.174      ;
; 15.880 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 20.000       ; 0.014      ; 4.174      ;
; 15.880 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 20.000       ; 0.014      ; 4.174      ;
; 15.880 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 20.000       ; 0.014      ; 4.174      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.321 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; -0.500       ; 2.942      ; 3.069      ;
; 0.321 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; -0.500       ; 2.942      ; 3.069      ;
; 0.321 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; -0.500       ; 2.942      ; 3.069      ;
; 0.641 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; -0.500       ; 2.942      ; 3.389      ;
; 0.641 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; -0.500       ; 2.942      ; 3.389      ;
; 0.641 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; -0.500       ; 2.942      ; 3.389      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 3.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.014      ; 4.174      ;
; 3.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.014      ; 4.174      ;
; 3.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.014      ; 4.174      ;
; 3.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.014      ; 4.174      ;
; 3.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.014      ; 4.174      ;
; 3.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.014      ; 4.174      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.911 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.042      ; 4.259      ;
; 3.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 4.273      ;
; 3.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 4.273      ;
; 3.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 4.273      ;
; 3.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.041      ; 4.273      ;
; 3.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 4.273      ;
; 3.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 4.273      ;
; 3.933 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; 0.040      ; 4.279      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.228 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; 0.038      ; 4.572      ;
; 4.265 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 4.608      ;
; 4.265 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 4.608      ;
; 4.265 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 4.608      ;
; 4.265 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 4.608      ;
; 4.265 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 4.608      ;
; 4.265 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 4.608      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; 9.011  ; 9.011  ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; 5.281  ; 5.281  ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; 5.487  ; 5.487  ; Rise       ; clk             ;
; i_rxd           ; clk        ; 7.214  ; 7.214  ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; 16.135 ; 16.135 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 14.443 ; 14.443 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 16.135 ; 16.135 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 14.039 ; 14.039 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 15.438 ; 15.438 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 13.884 ; 13.884 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 15.411 ; 15.411 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 12.840 ; 12.840 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 14.017 ; 14.017 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-----------------+------------+---------+---------+------------+-----------------+
; Data Port       ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------------+------------+---------+---------+------------+-----------------+
; i_n_reset       ; clk        ; -8.745  ; -8.745  ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; -5.015  ; -5.015  ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; -5.221  ; -5.221  ; Rise       ; clk             ;
; i_rxd           ; clk        ; -3.952  ; -3.952  ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; -8.147  ; -8.147  ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; -8.263  ; -8.263  ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; -9.681  ; -9.681  ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; -10.546 ; -10.546 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; -9.846  ; -9.846  ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; -10.044 ; -10.044 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; -9.590  ; -9.590  ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; -8.147  ; -8.147  ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; -8.192  ; -8.192  ; Rise       ; w_cpuClock      ;
+-----------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 4.992  ; 4.992  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 4.652  ; 4.652  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 4.992  ; 4.992  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 5.052  ; 5.052  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 5.052  ; 5.052  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 4.663  ; 4.663  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 5.072  ; 5.072  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 5.072  ; 5.072  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 5.062  ; 5.062  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 6.112  ; 6.112  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 6.036  ; 6.036  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 9.607  ; 9.607  ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 8.323  ; 8.323  ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 8.843  ; 8.843  ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 9.139  ; 9.139  ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 8.771  ; 8.771  ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 9.607  ; 9.607  ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 9.572  ; 9.572  ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 8.462  ; 8.462  ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 8.874  ; 8.874  ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 9.253  ; 9.253  ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 9.253  ; 9.253  ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 8.481  ; 8.481  ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 8.470  ; 8.470  ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 8.107  ; 8.107  ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 8.069  ; 8.069  ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 9.088  ; 9.088  ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 8.092  ; 8.092  ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 8.217  ; 8.217  ; Rise       ; clk                             ;
; o_rts              ; clk        ; 8.189  ; 8.189  ; Rise       ; clk                             ;
; o_txd              ; clk        ; 7.726  ; 7.726  ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 14.721 ; 14.721 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 14.721 ; 14.721 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 13.956 ; 13.956 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 14.459 ; 14.459 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 14.301 ; 14.301 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 13.887 ; 13.887 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 14.277 ; 14.277 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 14.532 ; 14.532 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 13.478 ; 13.478 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 17.210 ; 17.210 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 9.312  ; 9.312  ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 9.365  ; 9.365  ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 13.997 ; 13.997 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 13.052 ; 13.052 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 13.126 ; 13.126 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 13.682 ; 13.682 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 12.873 ; 12.873 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 13.755 ; 13.755 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 12.565 ; 12.565 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 13.997 ; 13.997 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 13.329 ; 13.329 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 10.870 ; 10.870 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 11.183 ; 11.183 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 9.724  ; 9.724  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 10.649 ; 10.649 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 10.738 ; 10.738 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 12.365 ; 12.365 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 13.464 ; 13.464 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 10.333 ; 10.333 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;        ; 6.849  ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;        ; 6.500  ; Fall       ; w_cpuClock                      ;
+--------------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 4.652  ; 4.652  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 4.652  ; 4.652  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 4.992  ; 4.992  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 4.663  ; 4.663  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 5.052  ; 5.052  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 4.663  ; 4.663  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 5.062  ; 5.062  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 5.072  ; 5.072  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 5.062  ; 5.062  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 6.112  ; 6.112  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 6.036  ; 6.036  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 8.323  ; 8.323  ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 8.323  ; 8.323  ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 8.843  ; 8.843  ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 9.139  ; 9.139  ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 8.771  ; 8.771  ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 9.607  ; 9.607  ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 9.572  ; 9.572  ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 8.462  ; 8.462  ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 8.874  ; 8.874  ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 8.069  ; 8.069  ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 9.253  ; 9.253  ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 8.481  ; 8.481  ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 8.470  ; 8.470  ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 8.107  ; 8.107  ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 8.069  ; 8.069  ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 9.088  ; 9.088  ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 8.092  ; 8.092  ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 8.217  ; 8.217  ; Rise       ; clk                             ;
; o_rts              ; clk        ; 8.189  ; 8.189  ; Rise       ; clk                             ;
; o_txd              ; clk        ; 7.726  ; 7.726  ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 11.363 ; 11.363 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 12.689 ; 12.689 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 11.500 ; 11.500 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 11.930 ; 11.930 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 12.718 ; 12.718 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 12.093 ; 12.093 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 11.577 ; 11.577 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 11.872 ; 11.872 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 11.363 ; 11.363 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 10.764 ; 10.764 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 6.849  ; 9.312  ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 6.500  ; 9.365  ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 8.416  ; 8.416  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 9.928  ; 9.928  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 8.416  ; 8.416  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 8.931  ; 8.931  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 8.955  ; 8.955  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 9.357  ; 9.357  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 9.301  ; 9.301  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 10.199 ; 10.199 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 9.935  ; 9.935  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 9.895  ; 9.895  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 9.468  ; 9.468  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 8.867  ; 8.867  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 9.515  ; 9.515  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 9.812  ; 9.812  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 10.800 ; 10.800 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 11.509 ; 11.509 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 9.081  ; 9.081  ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;        ; 6.849  ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;        ; 6.500  ; Fall       ; w_cpuClock                      ;
+--------------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 9.771 ;    ;    ; 9.771 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 9.771 ;    ;    ; 9.771 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 9.029 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 9.039 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 9.384 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 9.398 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 9.398 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 9.398 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 9.029 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 9.395 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 9.395 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 9.029 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 9.039 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 9.384 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 9.398 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 9.398 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 9.398 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 9.029 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 9.395 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 9.395 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 9.029     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 9.039     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 9.384     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 9.398     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 9.398     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 9.398     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 9.029     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 9.395     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 9.395     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 9.029     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 9.039     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 9.384     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 9.398     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 9.398     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 9.398     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 9.029     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 9.395     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 9.395     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -6.336 ; -558.097      ;
; PLL|altpll_component|pll|clk[2] ; -2.644 ; -120.382      ;
; clk                             ; -1.866 ; -186.212      ;
; PLL|altpll_component|pll|clk[0] ; 15.853 ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.977 ; -19.305       ;
; w_cpuClock                      ; -0.399 ; -3.137        ;
; PLL|altpll_component|pll|clk[2] ; 0.215  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 0.248  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; 0.040  ; 0.000         ;
; clk        ; 18.341 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.754 ; 0.000         ;
; clk        ; 1.410 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -0.500 ; -152.000      ;
; PLL|altpll_component|pll|clk[2] ; 7.873  ; 0.000         ;
; clk                             ; 8.077  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                         ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.336 ; T65:u1|DL[0]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.389      ;
; -6.330 ; T65:u1|DL[0]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.383      ;
; -6.272 ; T65:u1|MCycle[0]        ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.467      ;
; -6.270 ; T65:u1|DL[1]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.323      ;
; -6.266 ; T65:u1|MCycle[0]        ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.461      ;
; -6.266 ; T65:u1|MCycle[1]        ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.461      ;
; -6.264 ; T65:u1|DL[1]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.317      ;
; -6.260 ; T65:u1|MCycle[1]        ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.455      ;
; -6.251 ; T65:u1|DL[0]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.277      ;
; -6.242 ; T65:u1|IR[3]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.437      ;
; -6.241 ; T65:u1|PC[3]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.331      ;
; -6.239 ; T65:u1|DL[0]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.292      ;
; -6.236 ; T65:u1|IR[3]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.431      ;
; -6.235 ; T65:u1|PC[3]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.325      ;
; -6.232 ; T65:u1|DL[0]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.258      ;
; -6.227 ; T65:u1|IR[0]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.422      ;
; -6.221 ; T65:u1|IR[0]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.416      ;
; -6.191 ; T65:u1|DL[2]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.244      ;
; -6.187 ; T65:u1|MCycle[0]        ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.355      ;
; -6.186 ; T65:u1|MCycle[2]        ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.381      ;
; -6.185 ; T65:u1|DL[2]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.238      ;
; -6.185 ; T65:u1|DL[1]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.211      ;
; -6.182 ; T65:u1|DL[0]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.208      ;
; -6.181 ; T65:u1|MCycle[1]        ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.349      ;
; -6.180 ; T65:u1|MCycle[2]        ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.375      ;
; -6.178 ; T65:u1|PC[0]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.268      ;
; -6.175 ; T65:u1|MCycle[0]        ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.370      ;
; -6.173 ; T65:u1|DL[1]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.226      ;
; -6.172 ; T65:u1|PC[0]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.262      ;
; -6.169 ; T65:u1|MCycle[1]        ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.364      ;
; -6.168 ; T65:u1|MCycle[0]        ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.336      ;
; -6.166 ; T65:u1|DL[1]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.192      ;
; -6.162 ; T65:u1|MCycle[1]        ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.330      ;
; -6.159 ; T65:u1|IR[1]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.354      ;
; -6.157 ; T65:u1|IR[3]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.325      ;
; -6.156 ; T65:u1|PC[3]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.219      ;
; -6.153 ; T65:u1|DL[3]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.206      ;
; -6.153 ; T65:u1|IR[1]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.348      ;
; -6.152 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.026      ; 7.210      ;
; -6.147 ; T65:u1|PC[1]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.237      ;
; -6.147 ; T65:u1|DL[3]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.200      ;
; -6.146 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.026      ; 7.204      ;
; -6.145 ; T65:u1|IR[3]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.340      ;
; -6.144 ; T65:u1|PC[3]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.234      ;
; -6.142 ; T65:u1|IR[0]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.310      ;
; -6.141 ; T65:u1|PC[1]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.231      ;
; -6.138 ; T65:u1|IR[3]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.306      ;
; -6.137 ; T65:u1|PC[3]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.200      ;
; -6.135 ; T65:u1|IR[4]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.330      ;
; -6.130 ; T65:u1|IR[0]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.325      ;
; -6.129 ; T65:u1|IR[4]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.324      ;
; -6.123 ; T65:u1|IR[0]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.291      ;
; -6.118 ; T65:u1|MCycle[0]        ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.286      ;
; -6.116 ; T65:u1|DL[1]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.142      ;
; -6.115 ; T65:u1|PC[14]           ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 7.161      ;
; -6.112 ; T65:u1|MCycle[1]        ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.280      ;
; -6.110 ; T65:u1|IR[2]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.305      ;
; -6.109 ; T65:u1|PC[14]           ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 7.155      ;
; -6.108 ; T65:u1|BAL[0]           ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.782     ; 6.358      ;
; -6.106 ; T65:u1|DL[2]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.132      ;
; -6.104 ; T65:u1|IR[2]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.299      ;
; -6.102 ; T65:u1|BAL[0]           ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.782     ; 6.352      ;
; -6.101 ; T65:u1|MCycle[2]        ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.269      ;
; -6.094 ; T65:u1|DL[2]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.147      ;
; -6.093 ; T65:u1|PC[0]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.156      ;
; -6.089 ; T65:u1|MCycle[2]        ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.284      ;
; -6.088 ; T65:u1|IR[3]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.256      ;
; -6.087 ; T65:u1|DL[2]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.113      ;
; -6.087 ; T65:u1|PC[3]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.150      ;
; -6.082 ; T65:u1|MCycle[2]        ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.250      ;
; -6.081 ; T65:u1|PC[0]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.171      ;
; -6.074 ; T65:u1|PC[0]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.137      ;
; -6.074 ; T65:u1|IR[1]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.242      ;
; -6.073 ; T65:u1|IR[0]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.241      ;
; -6.068 ; T65:u1|DL[3]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.094      ;
; -6.067 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.001     ; 7.098      ;
; -6.064 ; T65:u1|DL[0]            ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.117      ;
; -6.063 ; T65:u1|PC[2]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.153      ;
; -6.062 ; T65:u1|PC[1]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.125      ;
; -6.062 ; T65:u1|IR[1]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.257      ;
; -6.057 ; T65:u1|PC[2]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.147      ;
; -6.056 ; T65:u1|DL[3]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.109      ;
; -6.055 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.026      ; 7.113      ;
; -6.055 ; T65:u1|IR[1]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.223      ;
; -6.050 ; T65:u1|PC[1]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.058      ; 7.140      ;
; -6.050 ; T65:u1|IR[4]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.218      ;
; -6.049 ; T65:u1|DL[3]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.075      ;
; -6.048 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.001     ; 7.079      ;
; -6.045 ; T65:u1|S[0]             ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.795     ; 6.282      ;
; -6.043 ; T65:u1|PC[1]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.106      ;
; -6.039 ; T65:u1|S[0]             ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.795     ; 6.276      ;
; -6.038 ; T65:u1|IR[4]            ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.163      ; 7.233      ;
; -6.037 ; T65:u1|DL[2]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 7.063      ;
; -6.032 ; T65:u1|MCycle[2]        ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.200      ;
; -6.031 ; T65:u1|DL[4]            ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.084      ;
; -6.031 ; T65:u1|IR[4]            ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.199      ;
; -6.030 ; T65:u1|PC[14]           ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 7.049      ;
; -6.025 ; T65:u1|DL[4]            ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.021      ; 7.078      ;
; -6.025 ; T65:u1|IR[2]            ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.136      ; 7.193      ;
; -6.024 ; T65:u1|PC[0]            ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.031      ; 7.087      ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                               ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -2.644 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.925     ; 2.718      ;
; -2.643 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.747     ; 1.895      ;
; -2.643 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.909     ; 2.733      ;
; -2.634 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.915     ; 2.718      ;
; -2.607 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.937     ; 2.669      ;
; -2.606 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.921     ; 2.684      ;
; -2.597 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.927     ; 2.669      ;
; -2.582 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.747     ; 1.834      ;
; -2.581 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.750     ; 1.830      ;
; -2.576 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.737     ; 1.838      ;
; -2.561 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.723     ; 1.837      ;
; -2.551 ; T65:u1|P[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.743     ; 1.807      ;
; -2.545 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.733     ; 1.811      ;
; -2.515 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.929     ; 2.585      ;
; -2.513 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.750     ; 1.762      ;
; -2.498 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.736     ; 1.761      ;
; -2.482 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.746     ; 1.735      ;
; -2.480 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.734     ; 1.745      ;
; -2.478 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.941     ; 2.536      ;
; -2.467 ; T65:u1|Y[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.731     ; 1.735      ;
; -2.437 ; T65:u1|ABC[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.729     ; 1.707      ;
; -2.419 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.934     ; 2.484      ;
; -2.406 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.633      ;
; -2.404 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.483      ;
; -2.400 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.627      ;
; -2.396 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.617      ;
; -2.390 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.611      ;
; -2.388 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.930     ; 2.457      ;
; -2.379 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.586      ;
; -2.379 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.937     ; 2.441      ;
; -2.378 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.921     ; 2.456      ;
; -2.376 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.751     ; 1.624      ;
; -2.376 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.603      ;
; -2.373 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.580      ;
; -2.371 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.731     ; 1.639      ;
; -2.369 ; T65:u1|BAL[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.717     ; 1.651      ;
; -2.369 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.927     ; 2.441      ;
; -2.367 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.914     ; 2.452      ;
; -2.366 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.587      ;
; -2.361 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.588      ;
; -2.360 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.740     ; 1.619      ;
; -2.360 ; T65:u1|X[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.729     ; 1.630      ;
; -2.357 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.436      ;
; -2.356 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.747     ; 1.608      ;
; -2.356 ; T65:u1|AD[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.755     ; 1.600      ;
; -2.351 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.740     ; 1.610      ;
; -2.351 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.572      ;
; -2.349 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.556      ;
; -2.342 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.930     ; 2.411      ;
; -2.341 ; T65:u1|AD[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.741     ; 1.599      ;
; -2.340 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.934     ; 2.405      ;
; -2.335 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.930     ; 2.404      ;
; -2.334 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.541      ;
; -2.331 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.821     ; 2.509      ;
; -2.330 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.805     ; 2.524      ;
; -2.325 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.934     ; 2.390      ;
; -2.325 ; T65:u1|AD[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.751     ; 1.573      ;
; -2.324 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.751     ; 1.572      ;
; -2.321 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.811     ; 2.509      ;
; -2.320 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.547      ;
; -2.311 ; T65:u1|Write_Data_r[2]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.750     ; 1.560      ;
; -2.310 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.389      ;
; -2.310 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.531      ;
; -2.306 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.730     ; 1.575      ;
; -2.303 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.382      ;
; -2.303 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.750     ; 1.552      ;
; -2.301 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.914     ; 2.386      ;
; -2.300 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.934     ; 2.365      ;
; -2.300 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.737     ; 1.562      ;
; -2.298 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.914     ; 2.383      ;
; -2.296 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.731     ; 1.564      ;
; -2.295 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.914     ; 2.380      ;
; -2.294 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.734     ; 1.559      ;
; -2.293 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.500      ;
; -2.293 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.520      ;
; -2.291 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.370      ;
; -2.284 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.363      ;
; -2.283 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.504      ;
; -2.276 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.930     ; 2.345      ;
; -2.274 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.934     ; 2.339      ;
; -2.271 ; T65:u1|ABC[5]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.732     ; 1.538      ;
; -2.269 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.496      ;
; -2.269 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.930     ; 2.338      ;
; -2.266 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.897     ; 2.368      ;
; -2.266 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.473      ;
; -2.260 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.788     ; 2.471      ;
; -2.259 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.480      ;
; -2.259 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.934     ; 2.324      ;
; -2.254 ; T65:u1|MCycle[1]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.788     ; 2.465      ;
; -2.251 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.883     ; 2.367      ;
; -2.250 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.941     ; 2.308      ;
; -2.247 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.893     ; 2.353      ;
; -2.244 ; T65:u1|IR[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.471      ;
; -2.244 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.737     ; 1.506      ;
; -2.244 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.920     ; 2.323      ;
; -2.242 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.792     ; 2.449      ;
; -2.240 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.893     ; 2.346      ;
; -2.235 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.893     ; 2.341      ;
; -2.234 ; T65:u1|IR[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.778     ; 2.455      ;
; -2.230 ; T65:u1|PC[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.897     ; 2.332      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.866 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.478      ;
; -1.865 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.464      ;
; -1.851 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.463      ;
; -1.817 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|n_rts    ; w_cpuClock   ; clk         ; 0.500        ; -0.756     ; 1.593      ;
; -1.800 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.412      ;
; -1.799 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.398      ;
; -1.785 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.397      ;
; -1.771 ; T65:u1|PC[3]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.420      ;
; -1.770 ; T65:u1|PC[3]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.604      ; 3.406      ;
; -1.758 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|n_rts    ; w_cpuClock   ; clk         ; 0.500        ; -0.756     ; 1.534      ;
; -1.756 ; T65:u1|PC[3]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.405      ;
; -1.751 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.587      ; 3.370      ;
; -1.722 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|n_rts    ; w_cpuClock   ; clk         ; 0.500        ; -0.756     ; 1.498      ;
; -1.721 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.333      ;
; -1.720 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.319      ;
; -1.708 ; T65:u1|PC[0]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.357      ;
; -1.707 ; T65:u1|PC[0]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.604      ; 3.343      ;
; -1.706 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.318      ;
; -1.693 ; T65:u1|PC[0]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.342      ;
; -1.685 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.587      ; 3.304      ;
; -1.683 ; T65:u1|DL[3]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.295      ;
; -1.682 ; T65:u1|DL[3]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.281      ;
; -1.677 ; T65:u1|PC[1]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.326      ;
; -1.677 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|n_rts    ; w_cpuClock   ; clk         ; 0.500        ; -0.755     ; 1.454      ;
; -1.676 ; T65:u1|BAH[1]                      ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.275      ;
; -1.676 ; T65:u1|PC[1]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.604      ; 3.312      ;
; -1.675 ; T65:u1|BAH[1]                      ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.554      ; 3.261      ;
; -1.673 ; T65:u1|MCycle[0]                   ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.427      ;
; -1.672 ; T65:u1|MCycle[0]                   ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.413      ;
; -1.668 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.280      ;
; -1.668 ; T65:u1|MCycle[0]                   ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.422      ;
; -1.667 ; T65:u1|MCycle[1]                   ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.421      ;
; -1.666 ; T65:u1|DL[4]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.278      ;
; -1.666 ; T65:u1|MCycle[1]                   ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.407      ;
; -1.665 ; T65:u1|DL[4]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.264      ;
; -1.662 ; T65:u1|PC[1]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.311      ;
; -1.662 ; T65:u1|MCycle[1]                   ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.416      ;
; -1.661 ; T65:u1|BAH[1]                      ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.260      ;
; -1.656 ; T65:u1|PC[3]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.624      ; 3.312      ;
; -1.651 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.263      ;
; -1.643 ; T65:u1|IR[3]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.397      ;
; -1.642 ; T65:u1|IR[3]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.383      ;
; -1.638 ; T65:u1|IR[3]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.392      ;
; -1.637 ; T65:u1|PC[4]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.712      ; 3.381      ;
; -1.636 ; T65:u1|PC[4]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.699      ; 3.367      ;
; -1.630 ; T65:u1|DL[5]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.242      ;
; -1.629 ; T65:u1|DL[5]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.228      ;
; -1.628 ; T65:u1|IR[0]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.382      ;
; -1.627 ; T65:u1|IR[0]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.368      ;
; -1.625 ; T65:u1|Set_Addr_To_r[0]            ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.585      ; 3.242      ;
; -1.624 ; T65:u1|Set_Addr_To_r[0]            ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.572      ; 3.228      ;
; -1.623 ; T65:u1|IR[0]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.377      ;
; -1.622 ; T65:u1|PC[4]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.712      ; 3.366      ;
; -1.615 ; T65:u1|DL[5]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.227      ;
; -1.610 ; T65:u1|Set_Addr_To_r[0]            ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.585      ; 3.227      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[0] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[2] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[4] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[6] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.607 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.202      ;
; -1.606 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.587      ; 3.225      ;
; -1.593 ; T65:u1|Write_Data_r[0]             ; OutLatch:latchIO0|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; -0.257     ; 2.368      ;
; -1.593 ; T65:u1|PC[2]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.242      ;
; -1.593 ; T65:u1|PC[0]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.624      ; 3.249      ;
; -1.592 ; T65:u1|PC[2]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.604      ; 3.228      ;
; -1.587 ; T65:u1|MCycle[2]                   ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.341      ;
; -1.586 ; T65:u1|MCycle[2]                   ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.327      ;
; -1.582 ; T65:u1|MCycle[2]                   ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.336      ;
; -1.578 ; T65:u1|PC[2]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.617      ; 3.227      ;
; -1.568 ; T65:u1|DL[6]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.180      ;
; -1.568 ; T65:u1|DL[3]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.587      ; 3.187      ;
; -1.567 ; T65:u1|DL[6]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.567      ; 3.166      ;
; -1.562 ; T65:u1|PC[1]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.624      ; 3.218      ;
; -1.561 ; T65:u1|BAH[1]                      ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.574      ; 3.167      ;
; -1.560 ; T65:u1|IR[1]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.314      ;
; -1.559 ; T65:u1|IR[1]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.300      ;
; -1.558 ; T65:u1|MCycle[0]                   ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.729      ; 3.319      ;
; -1.555 ; T65:u1|IR[1]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.309      ;
; -1.553 ; T65:u1|DL[6]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.580      ; 3.165      ;
; -1.552 ; T65:u1|MCycle[1]                   ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.729      ; 3.313      ;
; -1.551 ; T65:u1|DL[4]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.587      ; 3.170      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[0] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[2] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[4] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[6] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.541 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.563      ; 3.136      ;
; -1.537 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|n_rts    ; w_cpuClock   ; clk         ; 0.500        ; -0.755     ; 1.314      ;
; -1.536 ; T65:u1|IR[4]                       ; OutLatch:latchIO0|Q_tmp[7] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.290      ;
; -1.535 ; T65:u1|IR[4]                       ; OutLatch:latchIO0|Q_tmp[3] ; w_cpuClock   ; clk         ; 1.000        ; 0.709      ; 3.276      ;
; -1.533 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[0] ; w_cpuClock   ; clk         ; 1.000        ; 0.562      ; 3.127      ;
; -1.533 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[2] ; w_cpuClock   ; clk         ; 1.000        ; 0.562      ; 3.127      ;
; -1.533 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[4] ; w_cpuClock   ; clk         ; 1.000        ; 0.562      ; 3.127      ;
; -1.533 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.562      ; 3.127      ;
; -1.533 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[6] ; w_cpuClock   ; clk         ; 1.000        ; 0.562      ; 3.127      ;
; -1.531 ; T65:u1|IR[4]                       ; OutLatch:latchIO1|Q_tmp[5] ; w_cpuClock   ; clk         ; 1.000        ; 0.722      ; 3.285      ;
; -1.528 ; T65:u1|IR[3]                       ; OutLatch:latchIO0|Q_tmp[1] ; w_cpuClock   ; clk         ; 1.000        ; 0.729      ; 3.289      ;
+--------+------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 15.853 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.026     ; 4.153      ;
; 15.954 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.036     ; 4.042      ;
; 15.976 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.026     ; 4.030      ;
; 16.016 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.036     ; 3.980      ;
; 16.093 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.042     ; 3.897      ;
; 16.276 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.042     ; 3.714      ;
; 18.543 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 1.467      ;
; 18.563 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 1.447      ;
; 35.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.010      ; 4.441      ;
; 35.623 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.010      ; 4.419      ;
; 35.761 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.008      ; 4.279      ;
; 35.763 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.010      ; 4.279      ;
; 35.798 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.008      ; 4.242      ;
; 36.037 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.008      ; 4.003      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.414 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.616      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.428 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.602      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.497 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.533      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 1.485      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.460      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.578 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.454      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.588 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.444      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.592 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.440      ;
; 38.637 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.395      ;
; 38.637 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.395      ;
; 38.637 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.395      ;
; 38.637 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.395      ;
; 38.637 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.395      ;
; 38.637 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.395      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                 ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.977 ; w_serialClkEn           ; bufferedUART:UART|txByteSent                                                                               ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.550      ; 0.725      ;
; -0.828 ; w_cpuClock              ; bufferedUART:UART|func_reset                                                                               ; w_cpuClock                      ; clk         ; 0.000        ; 1.411      ; 0.876      ;
; -0.814 ; w_serialClkEn           ; bufferedUART:UART|rxClockCount[0]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 0.891      ;
; -0.814 ; w_serialClkEn           ; bufferedUART:UART|rxClockCount[1]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 0.891      ;
; -0.814 ; w_serialClkEn           ; bufferedUART:UART|rxClockCount[2]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 0.891      ;
; -0.814 ; w_serialClkEn           ; bufferedUART:UART|rxClockCount[4]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 0.891      ;
; -0.814 ; w_serialClkEn           ; bufferedUART:UART|rxClockCount[5]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 0.891      ;
; -0.814 ; w_serialClkEn           ; bufferedUART:UART|rxClockCount[3]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 0.891      ;
; -0.705 ; w_serialClkEn           ; bufferedUART:UART|txBitCount[1]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 0.996      ;
; -0.705 ; w_serialClkEn           ; bufferedUART:UART|txBitCount[2]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 0.996      ;
; -0.703 ; w_serialClkEn           ; bufferedUART:UART|txBitCount[0]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 0.998      ;
; -0.702 ; w_serialClkEn           ; bufferedUART:UART|txBitCount[3]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 0.999      ;
; -0.574 ; w_serialClkEn           ; bufferedUART:UART|rxBitCount[0]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.131      ;
; -0.574 ; w_serialClkEn           ; bufferedUART:UART|rxBitCount[1]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.131      ;
; -0.574 ; w_serialClkEn           ; bufferedUART:UART|rxBitCount[2]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.131      ;
; -0.574 ; w_serialClkEn           ; bufferedUART:UART|rxBitCount[3]                                                                            ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.131      ;
; -0.552 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[7]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.550      ; 1.150      ;
; -0.552 ; w_serialClkEn           ; bufferedUART:UART|txd                                                                                      ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.550      ; 1.150      ;
; -0.517 ; w_serialClkEn           ; bufferedUART:UART|rxState.dataBit                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.188      ;
; -0.517 ; w_serialClkEn           ; bufferedUART:UART|rxState.stopBit                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.188      ;
; -0.517 ; w_serialClkEn           ; bufferedUART:UART|rxState.idle                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.188      ;
; -0.513 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[7]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.553      ; 1.192      ;
; -0.328 ; w_cpuClock              ; bufferedUART:UART|func_reset                                                                               ; w_cpuClock                      ; clk         ; -0.500       ; 1.411      ; 0.876      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[4]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.274 ; w_serialClkEn           ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                   ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.417      ;
; -0.191 ; T65:u1|Set_Addr_To_r[1] ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                ; w_cpuClock                      ; clk         ; 0.000        ; 0.583      ; 0.544      ;
; -0.169 ; w_serialClkEn           ; bufferedUART:UART|txState.dataBit                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 1.532      ;
; -0.169 ; w_serialClkEn           ; bufferedUART:UART|txState.stopBit                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 1.532      ;
; -0.169 ; w_serialClkEn           ; bufferedUART:UART|txState.idle                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.549      ; 1.532      ;
; -0.153 ; w_serialClkEn           ; bufferedUART:UART|rxInPointer[0]                                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.524      ; 1.523      ;
; -0.153 ; w_serialClkEn           ; bufferedUART:UART|rxInPointer[1]                                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.524      ; 1.523      ;
; -0.153 ; w_serialClkEn           ; bufferedUART:UART|rxInPointer[3]                                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.524      ; 1.523      ;
; -0.153 ; w_serialClkEn           ; bufferedUART:UART|rxInPointer[4]                                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.524      ; 1.523      ;
; -0.153 ; w_serialClkEn           ; bufferedUART:UART|rxInPointer[5]                                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.524      ; 1.523      ;
; -0.153 ; w_serialClkEn           ; bufferedUART:UART|rxInPointer[2]                                                                           ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.524      ; 1.523      ;
; -0.084 ; w_serialClkEn           ; bufferedUART:UART|txClockCount[0]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.548      ; 1.616      ;
; -0.084 ; w_serialClkEn           ; bufferedUART:UART|txClockCount[1]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.548      ; 1.616      ;
; -0.084 ; w_serialClkEn           ; bufferedUART:UART|txClockCount[2]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.548      ; 1.616      ;
; -0.084 ; w_serialClkEn           ; bufferedUART:UART|txClockCount[3]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.548      ; 1.616      ;
; -0.084 ; w_serialClkEn           ; bufferedUART:UART|txClockCount[4]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.548      ; 1.616      ;
; -0.084 ; w_serialClkEn           ; bufferedUART:UART|txClockCount[5]                                                                          ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.548      ; 1.616      ;
; -0.045 ; T65:u1|Set_Addr_To_r[0] ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                ; w_cpuClock                      ; clk         ; 0.000        ; 0.601      ; 0.708      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[6]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[5]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[4]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[3]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[2]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[1]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.041 ; w_serialClkEn           ; bufferedUART:UART|txBuffer[0]                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.551      ; 1.662      ;
; -0.014 ; T65:u1|PC[12]           ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                ; w_cpuClock                      ; clk         ; 0.000        ; 0.705      ; 0.843      ;
; -0.012 ; T65:u1|R_W_n_i          ; OutLatch:latchLED|Q_tmp[0]                                                                                 ; w_cpuClock                      ; clk         ; 0.000        ; 0.495      ; 0.635      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~136                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~140                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~137                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~134                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~138                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~133                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~139                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.005  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~135                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.701      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~104                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~108                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~105                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~102                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~106                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~101                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~107                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.010  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~103                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.706      ;
; 0.013  ; T65:u1|BAH[4]           ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                ; w_cpuClock                      ; clk         ; 0.000        ; 0.588      ; 0.753      ;
; 0.073  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~88                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.769      ;
; 0.073  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~92                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.769      ;
; 0.073  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~89                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.769      ;
; 0.073  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~90                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.769      ;
; 0.073  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~91                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.769      ;
; 0.073  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~87                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.769      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~44                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~41                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~38                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~42                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~37                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~43                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.124  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~39                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.544      ; 1.820      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~120                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~124                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~121                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~118                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~122                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~117                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~123                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.125  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~119                                                                             ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.816      ;
; 0.129  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~60                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.820      ;
; 0.129  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~58                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.539      ; 1.820      ;
; 0.133  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~33                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.525      ; 1.810      ;
; 0.133  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~29                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.525      ; 1.810      ;
; 0.158  ; w_serialClkEn           ; bufferedUART:UART|rxBuffer~86                                                                              ; PLL|altpll_component|pll|clk[2] ; clk         ; 0.000        ; 1.545      ; 1.855      ;
; 0.166  ; T65:u1|AD[1]            ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1 ; w_cpuClock                      ; clk         ; 0.000        ; 0.766      ; 1.070      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.399 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|AD[0]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.769      ; 1.522      ;
; -0.323 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7] ; T65:u1|BusB[7]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.777      ; 1.606      ;
; -0.306 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|IR[5]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.747      ; 1.593      ;
; -0.268 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|BusB[0]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.749      ; 1.633      ;
; -0.251 ; bufferedUART:UART|txByteSent                                                                                                ; bufferedUART:UART|txByteWritten    ; clk                             ; w_cpuClock  ; 0.000        ; 0.529      ; 0.430      ;
; -0.232 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|BAL[0]                      ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.751      ; 1.671      ;
; -0.201 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|BusA_r[0]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.765      ; 1.716      ;
; -0.168 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|IR[6]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.760      ; 1.744      ;
; -0.166 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1] ; T65:u1|BusB[1]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.739      ; 1.725      ;
; -0.150 ; T65:u1|IR[3]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 0.963      ;
; -0.132 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|BusB[5]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.733      ; 1.753      ;
; -0.119 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4] ; T65:u1|BusA_r[4]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.752      ; 1.785      ;
; -0.102 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3] ; T65:u1|BusB[3]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.739      ; 1.789      ;
; -0.094 ; T65:u1|PC[10]                                                                                                               ; kbRowSel[2]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.678      ; 1.584      ;
; -0.090 ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.023      ;
; -0.069 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|BusA_r[6]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.756      ; 1.839      ;
; -0.035 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1] ; T65:u1|BusA_r[1]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.742      ; 1.859      ;
; -0.032 ; T65:u1|S[5]                                                                                                                 ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.838      ; 1.806      ;
; -0.029 ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.084      ;
; -0.027 ; T65:u1|IR[1]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.086      ;
; 0.007  ; T65:u1|PC[13]                                                                                                               ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.564      ; 1.571      ;
; 0.009  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.122      ;
; 0.014  ; T65:u1|IR[2]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.127      ;
; 0.017  ; T65:u1|MCycle[0]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.130      ;
; 0.022  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.135      ;
; 0.072  ; T65:u1|S[1]                                                                                                                 ; T65:u1|BusA_r[1]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.071      ; 1.295      ;
; 0.092  ; T65:u1|BAL[6]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.809      ; 1.053      ;
; 0.096  ; T65:u1|IR[3]                                                                                                                ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.209      ;
; 0.098  ; T65:u1|IR[1]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.942      ; 1.192      ;
; 0.116  ; T65:u1|BAL[5]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.809      ; 1.077      ;
; 0.118  ; T65:u1|IR[3]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.942      ; 1.212      ;
; 0.121  ; T65:u1|S[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.549      ; 1.670      ;
; 0.129  ; T65:u1|S[2]                                                                                                                 ; kbRowSel[2]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.836      ; 1.965      ;
; 0.153  ; T65:u1|Write_Data_r[2]                                                                                                      ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.752      ; 0.905      ;
; 0.163  ; T65:u1|IR[2]                                                                                                                ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.958      ; 1.273      ;
; 0.163  ; T65:u1|IR[4]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.276      ;
; 0.164  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4] ; T65:u1|BusB[4]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.752      ; 2.068      ;
; 0.168  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.958      ; 1.278      ;
; 0.170  ; T65:u1|IR[4]                                                                                                                ; T65:u1|ALU_Op_r[0]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.274      ;
; 0.171  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7] ; T65:u1|BusA_r[7]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.777      ; 2.100      ;
; 0.172  ; T65:u1|S[1]                                                                                                                 ; kbRowSel[1]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.837      ; 2.009      ;
; 0.173  ; T65:u1|BAL[7]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.782      ; 1.107      ;
; 0.192  ; T65:u1|IR[3]                                                                                                                ; T65:u1|ALU_Op_r[3]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.296      ;
; 0.197  ; T65:u1|Y[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.742      ; 0.939      ;
; 0.199  ; T65:u1|BAL[3]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.809      ; 1.160      ;
; 0.208  ; T65:u1|X[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.742      ; 0.950      ;
; 0.215  ; T65:u1|MCycle[0]                                                                                                            ; T65:u1|MCycle[0]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|MCycle[2]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|MCycle[1]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|RstCycle                                                                                                             ; T65:u1|RstCycle                    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; T65:u1|PC[12]                                                                                                               ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.651      ; 1.867      ;
; 0.218  ; T65:u1|PC[2]                                                                                                                ; kbRowSel[2]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.606      ; 1.824      ;
; 0.235  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3] ; T65:u1|DL[3]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 0.938      ; 1.325      ;
; 0.251  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2] ; T65:u1|BusB[2]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.733      ; 2.136      ;
; 0.252  ; T65:u1|PC[4]                                                                                                                ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.674      ; 1.926      ;
; 0.253  ; bufferedUART:UART|rxReadPointer[5]                                                                                          ; bufferedUART:UART|rxReadPointer[5] ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.405      ;
; 0.261  ; T65:u1|DL[4]                                                                                                                ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.542      ; 1.803      ;
; 0.266  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.958      ; 1.376      ;
; 0.269  ; bufferedUART:UART|rxBuffer~122                                                                                              ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.756      ; 0.677      ;
; 0.280  ; T65:u1|BAL[4]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.782      ; 1.214      ;
; 0.283  ; T65:u1|PC[5]                                                                                                                ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.608      ; 1.891      ;
; 0.285  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7] ; T65:u1|IR[7]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.752      ; 2.189      ;
; 0.287  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|DL[5]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 0.932      ; 1.371      ;
; 0.294  ; T65:u1|IR[4]                                                                                                                ; T65:u1|ALU_Op_r[3]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.398      ;
; 0.297  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2] ; T65:u1|BusA_r[2]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.736      ; 2.185      ;
; 0.316  ; T65:u1|PC[8]                                                                                                                ; kbRowSel[0]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.572      ; 1.888      ;
; 0.323  ; T65:u1|IR[4]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.942      ; 1.417      ;
; 0.328  ; bufferedUART:UART|rxBuffer~105                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.751      ; 0.731      ;
; 0.330  ; T65:u1|P[4]                                                                                                                 ; kbRowSel[4]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.742      ; 1.072      ;
; 0.332  ; T65:u1|IR[0]                                                                                                                ; T65:u1|ALU_Op_r[1]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.436      ;
; 0.332  ; T65:u1|IR[0]                                                                                                                ; T65:u1|ALU_Op_r[0]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.436      ;
; 0.337  ; bufferedUART:UART|rxBuffer~121                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.756      ; 0.745      ;
; 0.354  ; T65:u1|IR[0]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.942      ; 1.448      ;
; 0.354  ; T65:u1|IR[2]                                                                                                                ; T65:u1|ALU_Op_r[3]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.458      ;
; 0.355  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4] ; T65:u1|DL[4]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 0.948      ; 1.455      ;
; 0.356  ; bufferedUART:UART|rxBuffer~133                                                                                              ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.757      ; 0.765      ;
; 0.360  ; T65:u1|S[6]                                                                                                                 ; T65:u1|BusA_r[6]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.071      ; 1.583      ;
; 0.362  ; bufferedUART:UART|rxBuffer~131                                                                                              ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.756      ; 0.770      ;
; 0.364  ; bufferedUART:UART|rxReadPointer[3]                                                                                          ; bufferedUART:UART|rxReadPointer[3] ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; T65:u1|S[7]                                                                                                                 ; T65:u1|BusA_r[7]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.832      ; 1.351      ;
; 0.374  ; T65:u1|IR[3]                                                                                                                ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.958      ; 1.484      ;
; 0.378  ; bufferedUART:UART|rxReadPointer[4]                                                                                          ; bufferedUART:UART|rxReadPointer[4] ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.530      ;
; 0.388  ; T65:u1|DL[2]                                                                                                                ; T65:u1|PC[2]                       ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; -0.037     ; 0.503      ;
; 0.390  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0] ; T65:u1|DL[0]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 0.948      ; 1.490      ;
; 0.391  ; bufferedUART:UART|rxBuffer~136                                                                                              ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.751      ; 0.794      ;
; 0.392  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|BusB[6]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.753      ; 2.297      ;
; 0.393  ; T65:u1|IR[1]                                                                                                                ; T65:u1|ALU_Op_r[0]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.497      ;
; 0.397  ; T65:u1|DL[5]                                                                                                                ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.571      ; 1.968      ;
; 0.398  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|ABC[6]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.962      ; 1.512      ;
; 0.398  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|ABC[7]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.962      ; 1.512      ;
; 0.402  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|BusA_r[5]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.736      ; 2.290      ;
; 0.403  ; T65:u1|IR[1]                                                                                                                ; T65:u1|ALU_Op_r[1]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.507      ;
; 0.403  ; T65:u1|IR[4]                                                                                                                ; T65:u1|RstCycle                    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.961      ; 1.516      ;
; 0.406  ; T65:u1|X[5]                                                                                                                 ; kbRowSel[5]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.766      ; 1.172      ;
; 0.409  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|ALU_Op_r[3]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.513      ;
; 0.411  ; T65:u1|IR[4]                                                                                                                ; T65:u1|ALU_Op_r[1]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.952      ; 1.515      ;
; 0.411  ; bufferedUART:UART|rxBuffer~58                                                                                               ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.756      ; 0.819      ;
; 0.413  ; bufferedUART:UART|rxBuffer~140                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 0.757      ; 0.822      ;
; 0.414  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|BAH[5]                      ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 0.945      ; 1.511      ;
; 0.414  ; T65:u1|DL[2]                                                                                                                ; kbRowSel[2]                        ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.569      ; 1.983      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                                                                                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; w_serialClkCount[4]                                                              ; w_serialClkCount[4]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; w_serialClkCount[14]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; w_serialClkCount[5]                                                              ; w_serialClkCount[5]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; w_serialClkCount[8]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; w_serialClkCount[10]                                                             ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; w_serialClkCount[12]                                                             ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; w_serialClkCount[15]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; w_serialClkCount[6]                                                              ; w_serialClkCount[6]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; w_serialClkCount[7]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; w_serialClkCount[9]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; w_serialClkCount[11]                                                             ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; w_serialClkCount[13]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.419 ; w_serialClkCount[15]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.571      ;
; 0.496 ; w_serialClkCount[4]                                                              ; w_serialClkCount[5]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; w_serialClkCount[5]                                                              ; w_serialClkCount[6]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; w_serialClkCount[10]                                                             ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; w_serialClkCount[12]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; w_serialClkCount[7]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; w_serialClkCount[6]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; w_serialClkCount[9]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; w_serialClkCount[11]                                                             ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; w_serialClkCount[13]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.662      ;
; 0.531 ; w_serialClkCount[4]                                                              ; w_serialClkCount[6]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; w_serialClkCount[5]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; w_serialClkCount[10]                                                             ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; w_serialClkCount[12]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; w_serialClkCount[6]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; w_serialClkCount[9]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; w_serialClkCount[11]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.696      ;
; 0.552 ; w_serialClkCount[8]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.704      ;
; 0.566 ; w_serialClkCount[4]                                                              ; w_serialClkCount[7]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; w_serialClkCount[5]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; w_serialClkCount[10]                                                             ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.579 ; w_serialClkCount[9]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; w_serialClkCount[11]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.587 ; w_serialClkCount[8]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.739      ;
; 0.601 ; w_serialClkCount[7]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; w_serialClkCount[4]                                                              ; w_serialClkCount[8]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; w_serialClkCount[10]                                                             ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.614 ; w_serialClkCount[9]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.766      ;
; 0.622 ; w_serialClkCount[8]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.774      ;
; 0.636 ; w_serialClkCount[7]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; w_serialClkCount[6]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.788      ;
; 0.649 ; w_serialClkCount[9]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.801      ;
; 0.657 ; w_serialClkCount[8]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; w_serialClkCount[5]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.056      ; 0.859      ;
; 0.666 ; w_serialClkCount[14]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; w_serialClkCount[14]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.818      ;
; 0.669 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.861      ;
; 0.670 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.085     ; 0.864      ;
; 0.671 ; w_serialClkCount[7]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; w_serialClkCount[6]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.823      ;
; 0.677 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.869      ;
; 0.683 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.056      ; 0.877      ;
; 0.685 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg0 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.893      ;
; 0.690 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.072      ; 0.900      ;
; 0.692 ; w_serialClkCount[8]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.052      ; 0.883      ;
; 0.694 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg4 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 0.896      ;
; 0.695 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg6 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.899      ;
; 0.695 ; w_serialClkCount[4]                                                              ; w_serialClkCount[9]                                                                                                                                  ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.847      ;
; 0.696 ; w_serialClkCount[5]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg4 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.906      ;
; 0.699 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.052      ; 0.889      ;
; 0.699 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.907      ;
; 0.701 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.072      ; 0.911      ;
; 0.701 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg1 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.909      ;
; 0.704 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 0.906      ;
; 0.704 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg3 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.050      ; 0.892      ;
; 0.706 ; w_serialClkCount[7]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.858      ;
; 0.706 ; w_serialClkCount[6]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg8 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.911      ;
; 0.708 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg7 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.072      ; 0.918      ;
; 0.710 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.056      ; 0.904      ;
; 0.711 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.903      ;
; 0.711 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg2 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.919      ;
; 0.715 ; w_serialClkCount[13]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; w_serialClkCount[13]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.867      ;
; 0.724 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.928      ;
; 0.727 ; w_serialClkCount[8]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.879      ;
; 0.729 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.072      ; 0.939      ;
; 0.730 ; w_serialClkCount[4]                                                              ; w_serialClkCount[10]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.882      ;
; 0.731 ; w_serialClkCount[5]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.883      ;
; 0.739 ; w_serialClkCount[12]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.891      ;
; 0.739 ; w_serialClkCount[12]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.891      ;
; 0.741 ; w_serialClkCount[7]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; w_serialClkCount[6]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.893      ;
; 0.746 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg0 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.064      ; 0.948      ;
; 0.758 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg1 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.050      ; 0.946      ;
; 0.765 ; w_serialClkCount[4]                                                              ; w_serialClkCount[11]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; w_serialClkCount[5]                                                              ; w_serialClkCount[12]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.918      ;
; 0.770 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg9 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.052      ; 0.960      ;
; 0.776 ; w_serialClkCount[7]                                                              ; w_serialClkCount[14]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.776 ; w_serialClkCount[6]                                                              ; w_serialClkCount[13]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.784 ; w_serialClkCount[11]                                                             ; w_serialClkCount[15]                                                                                                                                 ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.936      ;
; 0.784 ; w_serialClkCount[11]                                                             ; w_serialClkEn                                                                                                                                        ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.936      ;
; 0.789 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.054      ; 0.981      ;
; 0.789 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.071     ; 0.997      ;
; 0.798 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.065     ; 1.012      ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.248 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.308 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.460      ;
; 0.345 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.497      ;
; 0.364 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.372 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.542      ;
; 0.424 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.576      ;
; 0.475 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.627      ;
; 0.484 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.636      ;
; 0.502 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.510 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.518 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.536 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.560 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.568 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.580 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.595 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.597 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.607 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.616 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.630 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.632 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.638 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.642 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.647 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.651 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.656 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                               ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; 0.500        ; 0.765      ; 1.257      ;
; 0.040 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; 0.500        ; 0.765      ; 1.257      ;
; 0.040 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; 0.500        ; 0.765      ; 1.257      ;
; 0.126 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; 0.500        ; 0.764      ; 1.170      ;
; 0.126 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; 0.500        ; 0.764      ; 1.170      ;
; 0.126 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; 0.500        ; 0.764      ; 1.170      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 18.341 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 20.000       ; 0.032      ; 1.723      ;
; 18.341 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 20.000       ; 0.032      ; 1.723      ;
; 18.341 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 20.000       ; 0.032      ; 1.723      ;
; 18.341 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 20.000       ; 0.032      ; 1.723      ;
; 18.341 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 20.000       ; 0.032      ; 1.723      ;
; 18.341 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 20.000       ; 0.032      ; 1.723      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.359 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 20.000       ; 0.033      ; 1.706      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 20.000       ; 0.037      ; 1.635      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 20.000       ; 0.037      ; 1.635      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 20.000       ; 0.037      ; 1.635      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 20.000       ; 0.037      ; 1.635      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 20.000       ; 0.037      ; 1.635      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 20.000       ; 0.037      ; 1.635      ;
; 18.434 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 20.000       ; 0.034      ; 1.632      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.441 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 20.000       ; 0.037      ; 1.628      ;
; 18.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 20.000       ; 0.008      ; 1.570      ;
; 18.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 20.000       ; 0.008      ; 1.570      ;
; 18.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 20.000       ; 0.008      ; 1.570      ;
; 18.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 20.000       ; 0.008      ; 1.570      ;
; 18.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 20.000       ; 0.008      ; 1.570      ;
; 18.470 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 20.000       ; 0.008      ; 1.570      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.754 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; -0.500       ; 0.764      ; 1.170      ;
; 0.754 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; -0.500       ; 0.764      ; 1.170      ;
; 0.754 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; -0.500       ; 0.764      ; 1.170      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; -0.500       ; 0.765      ; 1.257      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; -0.500       ; 0.765      ; 1.257      ;
; 0.840 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; -0.500       ; 0.765      ; 1.257      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.410 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.570      ;
; 1.410 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.570      ;
; 1.410 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.570      ;
; 1.410 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.570      ;
; 1.410 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.570      ;
; 1.410 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.570      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.628      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.635      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.635      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.635      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.635      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.635      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.635      ;
; 1.446 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.632      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.521 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; 0.033      ; 1.706      ;
; 1.539 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.723      ;
; 1.539 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.723      ;
; 1.539 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.723      ;
; 1.539 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.723      ;
; 1.539 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.723      ;
; 1.539 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; 0.032      ; 1.723      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; i_n_reset       ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; 2.404 ; 2.404 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; 2.443 ; 2.443 ; Rise       ; clk             ;
; i_rxd           ; clk        ; 2.976 ; 2.976 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; 5.947 ; 5.947 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 5.446 ; 5.446 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 5.947 ; 5.947 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 5.378 ; 5.378 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 5.856 ; 5.856 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 5.330 ; 5.330 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 5.778 ; 5.778 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 5.001 ; 5.001 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 5.326 ; 5.326 ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; -3.410 ; -3.410 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; -2.284 ; -2.284 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
; i_rxd           ; clk        ; -1.824 ; -1.824 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; -3.296 ; -3.296 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; -3.299 ; -3.299 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; -3.821 ; -3.821 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; -4.089 ; -4.089 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; -3.953 ; -3.953 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; -3.942 ; -3.942 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; -3.781 ; -3.781 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; -3.330 ; -3.330 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; -3.296 ; -3.296 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 2.018 ; 2.018 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 1.922 ; 1.922 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 2.018 ; 2.018 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 2.049 ; 2.049 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 2.049 ; 2.049 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 1.928 ; 1.928 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 2.059 ; 2.059 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 2.368 ; 2.368 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 2.327 ; 2.327 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 3.716 ; 3.716 ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 3.993 ; 3.993 ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 4.037 ; 4.037 ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 4.188 ; 4.188 ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 3.967 ; 3.967 ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 4.098 ; 4.098 ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 4.098 ; 4.098 ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 3.860 ; 3.860 ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 3.989 ; 3.989 ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 3.856 ; 3.856 ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 3.713 ; 3.713 ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 3.960 ; 3.960 ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 3.728 ; 3.728 ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 3.802 ; 3.802 ; Rise       ; clk                             ;
; o_rts              ; clk        ; 3.752 ; 3.752 ; Rise       ; clk                             ;
; o_txd              ; clk        ; 3.599 ; 3.599 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 5.547 ; 5.547 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 5.547 ; 5.547 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 5.362 ; 5.362 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 5.463 ; 5.463 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 5.484 ; 5.484 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 5.332 ; 5.332 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 5.447 ; 5.447 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 5.538 ; 5.538 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 5.191 ; 5.191 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 6.086 ; 6.086 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 3.700 ; 3.700 ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 3.657 ; 3.657 ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 5.152 ; 5.152 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 4.998 ; 4.998 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 4.838 ; 4.838 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 4.975 ; 4.975 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 4.748 ; 4.748 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 5.029 ; 5.029 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 4.721 ; 4.721 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 5.152 ; 5.152 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 4.975 ; 4.975 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 4.170 ; 4.170 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 4.274 ; 4.274 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 3.797 ; 3.797 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 4.109 ; 4.109 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 4.259 ; 4.259 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 4.621 ; 4.621 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 5.002 ; 5.002 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 3.877 ; 3.877 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;       ; 2.769 ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;       ; 2.607 ; Fall       ; w_cpuClock                      ;
+--------------------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 1.922 ; 1.922 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 1.922 ; 1.922 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 2.018 ; 2.018 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 1.928 ; 1.928 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 2.049 ; 2.049 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 1.928 ; 1.928 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 2.059 ; 2.059 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 2.059 ; 2.059 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 2.368 ; 2.368 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 2.327 ; 2.327 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 3.716 ; 3.716 ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 3.716 ; 3.716 ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 3.993 ; 3.993 ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 4.037 ; 4.037 ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 4.188 ; 4.188 ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 3.967 ; 3.967 ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 3.713 ; 3.713 ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 4.098 ; 4.098 ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 3.860 ; 3.860 ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 3.989 ; 3.989 ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 3.856 ; 3.856 ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 3.713 ; 3.713 ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 3.960 ; 3.960 ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 3.728 ; 3.728 ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 3.802 ; 3.802 ; Rise       ; clk                             ;
; o_rts              ; clk        ; 3.752 ; 3.752 ; Rise       ; clk                             ;
; o_txd              ; clk        ; 3.599 ; 3.599 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 4.227 ; 4.227 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 4.764 ; 4.764 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 4.303 ; 4.303 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 4.459 ; 4.459 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 4.707 ; 4.707 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 4.677 ; 4.677 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 4.416 ; 4.416 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 4.476 ; 4.476 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 4.227 ; 4.227 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 4.133 ; 4.133 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 2.769 ; 3.700 ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 2.607 ; 3.657 ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 3.417 ; 3.417 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 3.933 ; 3.933 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 3.417 ; 3.417 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 3.548 ; 3.548 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 3.537 ; 3.537 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 3.713 ; 3.713 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 3.642 ; 3.642 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 3.976 ; 3.976 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 3.901 ; 3.901 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 3.865 ; 3.865 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 3.704 ; 3.704 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 3.578 ; 3.578 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 3.804 ; 3.804 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 4.008 ; 4.008 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 4.179 ; 4.179 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 4.397 ; 4.397 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 3.530 ; 3.530 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;       ; 2.769 ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;       ; 2.607 ; Fall       ; w_cpuClock                      ;
+--------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 4.807 ;    ;    ; 4.807 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 4.807 ;    ;    ; 4.807 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.597 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.607 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.707 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.718 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.718 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.718 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.597 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.714 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.714 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.597 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.607 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.707 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.718 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.718 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.718 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.597 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.714 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.714 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.597     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.607     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.707     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.718     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.718     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.718     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.597     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.714     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.714     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.597     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.607     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.707     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.718     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.718     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.718     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.597     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.714     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.714     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -23.116   ; -1.223  ; 0.040    ; 0.321   ; -0.742              ;
;  PLL|altpll_component|pll|clk[0] ; 6.441     ; 0.248   ; N/A      ; N/A     ; 18.758              ;
;  PLL|altpll_component|pll|clk[2] ; -9.493    ; 0.215   ; N/A      ; N/A     ; 6.933               ;
;  clk                             ; -9.102    ; -0.977  ; 15.469   ; 1.410   ; 7.223               ;
;  w_cpuClock                      ; -23.116   ; -1.223  ; 0.040    ; 0.321   ; -0.742              ;
; Design-wide TNS                  ; -3934.042 ; -22.442 ; 0.0      ; 0.0     ; -225.568            ;
;  PLL|altpll_component|pll|clk[0] ; 0.000     ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  PLL|altpll_component|pll|clk[2] ; -444.690  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk                             ; -1343.297 ; -19.305 ; 0.000    ; 0.000   ; 0.000               ;
;  w_cpuClock                      ; -2146.055 ; -5.162  ; 0.000    ; 0.000   ; -225.568            ;
+----------------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; 9.011  ; 9.011  ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; 5.281  ; 5.281  ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; 5.487  ; 5.487  ; Rise       ; clk             ;
; i_rxd           ; clk        ; 7.214  ; 7.214  ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; 16.135 ; 16.135 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 14.443 ; 14.443 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 16.135 ; 16.135 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 14.039 ; 14.039 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 15.438 ; 15.438 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 13.884 ; 13.884 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 15.411 ; 15.411 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 12.840 ; 12.840 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 14.017 ; 14.017 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; -3.410 ; -3.410 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; -2.284 ; -2.284 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
; i_rxd           ; clk        ; -1.824 ; -1.824 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; -3.296 ; -3.296 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; -3.299 ; -3.299 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; -3.821 ; -3.821 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; -4.089 ; -4.089 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; -3.953 ; -3.953 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; -3.942 ; -3.942 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; -3.781 ; -3.781 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; -3.330 ; -3.330 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; -3.296 ; -3.296 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 4.992  ; 4.992  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 4.652  ; 4.652  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 4.992  ; 4.992  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 5.052  ; 5.052  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 5.052  ; 5.052  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 4.663  ; 4.663  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 5.072  ; 5.072  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 5.072  ; 5.072  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 5.062  ; 5.062  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 6.112  ; 6.112  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 6.036  ; 6.036  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 9.607  ; 9.607  ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 8.323  ; 8.323  ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 8.843  ; 8.843  ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 9.139  ; 9.139  ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 8.771  ; 8.771  ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 9.607  ; 9.607  ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 9.572  ; 9.572  ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 8.462  ; 8.462  ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 8.874  ; 8.874  ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 9.253  ; 9.253  ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 9.253  ; 9.253  ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 8.481  ; 8.481  ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 8.470  ; 8.470  ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 8.107  ; 8.107  ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 8.069  ; 8.069  ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 9.088  ; 9.088  ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 8.092  ; 8.092  ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 8.217  ; 8.217  ; Rise       ; clk                             ;
; o_rts              ; clk        ; 8.189  ; 8.189  ; Rise       ; clk                             ;
; o_txd              ; clk        ; 7.726  ; 7.726  ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 14.721 ; 14.721 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 14.721 ; 14.721 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 13.956 ; 13.956 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 14.459 ; 14.459 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 14.301 ; 14.301 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 13.887 ; 13.887 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 14.277 ; 14.277 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 14.532 ; 14.532 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 13.478 ; 13.478 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 17.210 ; 17.210 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 9.312  ; 9.312  ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 9.365  ; 9.365  ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 13.997 ; 13.997 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 13.052 ; 13.052 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 13.126 ; 13.126 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 13.682 ; 13.682 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 12.873 ; 12.873 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 13.755 ; 13.755 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 12.565 ; 12.565 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 13.997 ; 13.997 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 13.329 ; 13.329 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 10.870 ; 10.870 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 11.183 ; 11.183 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 9.724  ; 9.724  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 10.649 ; 10.649 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 10.738 ; 10.738 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 12.365 ; 12.365 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 13.464 ; 13.464 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 10.333 ; 10.333 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;        ; 6.849  ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;        ; 6.500  ; Fall       ; w_cpuClock                      ;
+--------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 1.922 ; 1.922 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 1.922 ; 1.922 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 2.018 ; 2.018 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 1.928 ; 1.928 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 2.049 ; 2.049 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 1.928 ; 1.928 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 2.059 ; 2.059 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 2.069 ; 2.069 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 2.059 ; 2.059 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 2.368 ; 2.368 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 2.327 ; 2.327 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 3.716 ; 3.716 ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 3.716 ; 3.716 ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 3.993 ; 3.993 ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 4.037 ; 4.037 ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 3.919 ; 3.919 ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 4.188 ; 4.188 ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 3.967 ; 3.967 ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 3.713 ; 3.713 ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 4.098 ; 4.098 ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 3.860 ; 3.860 ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 3.989 ; 3.989 ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 3.856 ; 3.856 ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 3.713 ; 3.713 ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 3.960 ; 3.960 ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 3.728 ; 3.728 ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 3.802 ; 3.802 ; Rise       ; clk                             ;
; o_rts              ; clk        ; 3.752 ; 3.752 ; Rise       ; clk                             ;
; o_txd              ; clk        ; 3.599 ; 3.599 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 4.227 ; 4.227 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 4.764 ; 4.764 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 4.303 ; 4.303 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 4.459 ; 4.459 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 4.707 ; 4.707 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 4.677 ; 4.677 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 4.416 ; 4.416 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 4.476 ; 4.476 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 4.227 ; 4.227 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 4.133 ; 4.133 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 2.769 ; 3.700 ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 2.607 ; 3.657 ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 3.417 ; 3.417 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 3.933 ; 3.933 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 3.417 ; 3.417 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 3.548 ; 3.548 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 3.537 ; 3.537 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 3.713 ; 3.713 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 3.642 ; 3.642 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 3.976 ; 3.976 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 3.901 ; 3.901 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 3.865 ; 3.865 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 3.704 ; 3.704 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 3.578 ; 3.578 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 3.804 ; 3.804 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 4.008 ; 4.008 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 4.179 ; 4.179 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 4.397 ; 4.397 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 3.530 ; 3.530 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;       ; 2.769 ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;       ; 2.607 ; Fall       ; w_cpuClock                      ;
+--------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 9.771 ;    ;    ; 9.771 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 4.807 ;    ;    ; 4.807 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 4113     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; clk                             ; 178      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; clk                             ; 8868     ; 57       ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 1725     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 1157     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 44       ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 291      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 1056     ; 4        ; 0        ; 0        ;
; clk                             ; w_cpuClock                      ; 1350     ; 0        ; 186      ; 0        ;
; PLL|altpll_component|pll|clk[2] ; w_cpuClock                      ; 139      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; w_cpuClock                      ; 1918192  ; 139      ; 243      ; 225      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 4113     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; clk                             ; 178      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; clk                             ; 8868     ; 57       ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 1725     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 1157     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 44       ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 291      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 1056     ; 4        ; 0        ; 0        ;
; clk                             ; w_cpuClock                      ; 1350     ; 0        ; 186      ; 0        ;
; PLL|altpll_component|pll|clk[2] ; w_cpuClock                      ; 139      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; w_cpuClock                      ; 1918192  ; 139      ; 243      ; 225      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 33       ; 0        ; 0        ; 0        ;
; clk        ; w_cpuClock ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 33       ; 0        ; 0        ; 0        ;
; clk        ; w_cpuClock ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 309   ; 309  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 402   ; 402  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 01 10:19:10 2020
Info: Command: quartus_sta uk101_41kRAM -c uk101_41kRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uk101_41kRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {PLL|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL|altpll_component|pll|clk[0]} {PLL|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {PLL|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL|altpll_component|pll|clk[2]} {PLL|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.116     -2146.055 w_cpuClock 
    Info (332119):    -9.493      -444.690 PLL|altpll_component|pll|clk[2] 
    Info (332119):    -9.102     -1343.297 clk 
    Info (332119):     6.441         0.000 PLL|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.223        -5.162 w_cpuClock 
    Info (332119):    -0.814        -5.564 clk 
    Info (332119):     0.499         0.000 PLL|altpll_component|pll|clk[2] 
    Info (332119):     0.765         0.000 PLL|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.093         0.000 w_cpuClock 
    Info (332119):    15.469         0.000 clk 
Info (332146): Worst-case removal slack is 0.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.321         0.000 w_cpuClock 
    Info (332119):     3.854         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -0.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.742      -225.568 w_cpuClock 
    Info (332119):     6.933         0.000 PLL|altpll_component|pll|clk[2] 
    Info (332119):     7.223         0.000 clk 
    Info (332119):    18.758         0.000 PLL|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.336      -558.097 w_cpuClock 
    Info (332119):    -2.644      -120.382 PLL|altpll_component|pll|clk[2] 
    Info (332119):    -1.866      -186.212 clk 
    Info (332119):    15.853         0.000 PLL|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.977
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.977       -19.305 clk 
    Info (332119):    -0.399        -3.137 w_cpuClock 
    Info (332119):     0.215         0.000 PLL|altpll_component|pll|clk[2] 
    Info (332119):     0.248         0.000 PLL|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 0.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.040         0.000 w_cpuClock 
    Info (332119):    18.341         0.000 clk 
Info (332146): Worst-case removal slack is 0.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.754         0.000 w_cpuClock 
    Info (332119):     1.410         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500      -152.000 w_cpuClock 
    Info (332119):     7.873         0.000 PLL|altpll_component|pll|clk[2] 
    Info (332119):     8.077         0.000 clk 
    Info (332119):    19.000         0.000 PLL|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4591 megabytes
    Info: Processing ended: Wed Jul 01 10:19:14 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


