TimeQuest Timing Analyzer report for Newton_method
Wed Sep 16 17:27:23 2015
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; Newton_method                                       ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX22CF19C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  40.0%      ;
;     Processor 4            ;  20.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 77.11 MHz ; 77.11 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -11.969 ; -3711.692         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.300 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -1251.920                        ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                          ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.969 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; -0.008     ; 12.989     ;
; -11.846 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 12.871     ;
; -11.760 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 12.778     ;
; -11.665 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.005      ; 12.698     ;
; -11.639 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 12.664     ;
; -11.542 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.043      ; 12.580     ;
; -11.510 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.013      ; 12.518     ;
; -11.509 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.015     ; 12.522     ;
; -11.509 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; -0.015     ; 12.522     ;
; -11.497 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.020      ; 12.512     ;
; -11.477 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.036      ; 12.508     ;
; -11.449 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.055      ; 12.499     ;
; -11.449 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.055      ; 12.499     ;
; -11.426 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.006      ; 12.427     ;
; -11.416 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.005      ; 12.449     ;
; -11.402 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; 0.011      ; 12.408     ;
; -11.393 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.253      ; 12.674     ;
; -11.380 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 12.655     ;
; -11.359 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.248      ; 12.635     ;
; -11.335 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.043      ; 12.373     ;
; -11.324 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[21]                                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 12.349     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.322 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.321     ; 11.996     ;
; -11.312 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.029      ; 12.336     ;
; -11.296 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0            ; clk          ; clk         ; 1.000        ; -0.013     ; 12.311     ;
; -11.296 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg                  ; clk          ; clk         ; 1.000        ; -0.013     ; 12.311     ;
; -11.272 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                    ; clk          ; clk         ; 1.000        ; 0.041      ; 12.308     ;
; -11.270 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.291      ; 12.556     ;
; -11.265 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.253      ; 12.546     ;
; -11.252 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                               ; clk          ; clk         ; 1.000        ; 0.025      ; 12.272     ;
; -11.238 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.253      ; 12.519     ;
; -11.236 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.286      ; 12.517     ;
; -11.206 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.026      ; 12.227     ;
; -11.201 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 1.000        ; -0.330     ; 11.866     ;
; -11.191 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.003     ; 12.183     ;
; -11.173 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.049      ; 12.217     ;
; -11.172 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.200     ;
; -11.172 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.000      ; 12.200     ;
; -11.158 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                ; clk          ; clk         ; 1.000        ; 0.028      ; 12.181     ;
; -11.154 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                                ; clk          ; clk         ; 1.000        ; 0.037      ; 12.186     ;
; -11.154 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 1.000        ; 0.020      ; 12.169     ;
; -11.150 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.032      ; 12.177     ;
; -11.150 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.032      ; 12.177     ;
; -11.148 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 12.423     ;
; -11.142 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.291      ; 12.428     ;
; -11.136 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                      ; clk          ; clk         ; 1.000        ; 0.006      ; 12.137     ;
; -11.136 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                      ; clk          ; clk         ; 1.000        ; 0.006      ; 12.137     ;
; -11.132 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.253      ; 12.413     ;
; -11.129 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.242      ; 12.399     ;
; -11.129 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.242      ; 12.399     ;
; -11.128 ; On_line_divider:divider|computation_control:FSM|STATE[1]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.257      ; 12.413     ;
; -11.127 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[0]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.248      ; 12.403     ;
; -11.122 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.019      ; 12.136     ;
; -11.119 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 12.127     ;
; -11.117 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.277      ; 12.389     ;
; -11.115 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.291      ; 12.401     ;
; -11.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.247      ; 12.383     ;
; -11.105 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[14]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.248      ; 12.381     ;
; -11.103 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.253      ; 12.384     ;
; -11.100 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 1.000        ; 0.028      ; 12.123     ;
; -11.096 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; -0.012     ; 12.079     ;
; -11.089 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 1.000        ; 0.028      ; 12.112     ;
; -11.069 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.312      ; 12.376     ;
; -11.069 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.312      ; 12.376     ;
; -11.063 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.291      ; 12.349     ;
; -11.056 ; On_line_divider:divider|computation_control:FSM|STATE[0]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.257      ; 12.341     ;
; -11.054 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 1.000        ; 0.020      ; 12.069     ;
; -11.049 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.007      ; 12.051     ;
; -11.049 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.007      ; 12.051     ;
; -11.035 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[5]                                                                                      ; clk          ; clk         ; 1.000        ; 0.042      ; 12.072     ;
; -11.035 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[4]                                                                                      ; clk          ; clk         ; 1.000        ; 0.042      ; 12.072     ;
; -11.029 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                       ; clk          ; clk         ; 1.000        ; 0.044      ; 12.068     ;
; -11.029 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.286      ; 12.310     ;
; -11.022 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; 0.268      ; 12.285     ;
; -11.020 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[21]                                                                           ; clk          ; clk         ; 1.000        ; 0.043      ; 12.058     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.016 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.344     ; 11.667     ;
; -11.015 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[3]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.328     ; 11.682     ;
; -11.015 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[4]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.328     ; 11.682     ;
; -11.015 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[5]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.328     ; 11.682     ;
; -11.015 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[6]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.328     ; 11.682     ;
; -11.015 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[7]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.328     ; 11.682     ;
; -11.015 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[8]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.328     ; 11.682     ;
; -11.009 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.291      ; 12.295     ;
; -11.008 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.253      ; 12.289     ;
; -11.008 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.042      ; 12.045     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.871      ;
; 0.325 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.896      ;
; 0.334 ; On_line_divider:divider|d_reg_two[1]                                            ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ; clk          ; clk         ; 0.000        ; 0.383      ; 0.904      ;
; 0.341 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1] ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored     ; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored                                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; subtraction:sub_one|online_delay_cnt[0]                                         ; subtraction:sub_one|online_delay_cnt[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; subtraction:sub_one|Out_vld                                                     ; subtraction:sub_one|Out_vld                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; subtraction_two:sub_two|Out_vld                                                 ; subtraction_two:sub_two|Out_vld                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; subtraction_two:sub_two|online_delay_cnt[0]                                     ; subtraction_two:sub_two|online_delay_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.344 ; On_line_divider:divider|d_reg_two[0]                                            ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ; clk          ; clk         ; 0.000        ; 0.383      ; 0.914      ;
; 0.349 ; On_line_divider_stage_two:divider2|d_reg_two[0]                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.388      ; 0.924      ;
; 0.351 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.922      ;
; 0.355 ; Multiplier:mul1|counter:main_counter|cnt[0]                                     ; Multiplier:mul1|counter:main_counter|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier:mul1|computation_control_mul:FSM|stay.01                             ; Multiplier:mul1|computation_control_mul:FSM|stay.01                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|counter:main_counter|cnt[0]                                ; Multiplier_four:mul4|counter:main_counter|cnt[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|online_delay_cnt[1]                                        ; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|online_delay_cnt[2]                                        ; Multiplier_four:mul4|online_delay_cnt[2]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|online_delay_cnt[0]                                        ; Multiplier_four:mul4|online_delay_cnt[0]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|Out_vd                                                     ; Multiplier_four:mul4|Out_vd                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                       ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                       ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                        ; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                                                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; subtraction_three:sub_three|Out_vld                                             ; subtraction_three:sub_three|Out_vld                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; subtraction_three:sub_three|online_delay_cnt[0]                                 ; subtraction_three:sub_three|online_delay_cnt[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; subtraction_three:sub_three|online_delay_cnt[1]                                 ; subtraction_three:sub_three|online_delay_cnt[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]             ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider_stage_two:divider2|Out_vd                                       ; On_line_divider_stage_two:divider2|Out_vd                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul1|online_delay_cnt[0]                                             ; Multiplier:mul1|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul1|online_delay_cnt[1]                                             ; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul2|counter:main_counter|cnt[0]                                     ; Multiplier:mul2|counter:main_counter|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul2|computation_control_mul:FSM|stay.01                             ; Multiplier:mul2|computation_control_mul:FSM|stay.01                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul2|online_delay_cnt[1]                                             ; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul2|online_delay_cnt[0]                                             ; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider:divider|counter:count|cnt[0]                                    ; On_line_divider:divider|counter:count|cnt[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider:divider|computation_control:FSM|fixing                          ; On_line_divider:divider|computation_control:FSM|fixing                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider:divider|online_delay_cnt[0]                                     ; On_line_divider:divider|online_delay_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider:divider|online_delay_cnt[1]                                     ; On_line_divider:divider|online_delay_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider:divider|Out_vd                                                  ; On_line_divider:divider|Out_vd                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider:divider|V_value_logic:adder1_logic|borrow_stored                ; On_line_divider:divider|V_value_logic:adder1_logic|borrow_stored                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                  ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                           ; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|online_delay_cnt[1]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|online_delay_cnt[2]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|Out_vd                                                ; Multiplier_stage_two:mul3|Out_vd                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                  ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider_stage_two:divider2|counter:count|cnt[0]                         ; On_line_divider_stage_two:divider2|counter:count|cnt[0]                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; On_line_divider_stage_two:divider2|computation_control:FSM|fixing               ; On_line_divider_stage_two:divider2|computation_control:FSM|fixing                                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; subtraction_four:sub_four|Out_vld                                               ; subtraction_four:sub_four|Out_vld                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; subtraction_four:sub_four|online_delay_cnt[1]                                   ; subtraction_four:sub_four|online_delay_cnt[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; subtraction_four:sub_four|online_delay_cnt[0]                                   ; subtraction_four:sub_four|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.929      ;
; 0.359 ; On_line_divider_stage_two:divider2|flag                                         ; On_line_divider_stage_two:divider2|flag                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; Multiplier:mul1|In_rd                                                           ; Multiplier:mul1|In_rd                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; On_line_divider:divider|flag                                                    ; On_line_divider:divider|flag                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.360 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.594      ;
; 0.362 ; subtraction_two:sub_two|online_delay_cnt[0]                                     ; subtraction_two:sub_two|Out_vld                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.597      ;
; 0.363 ; subtraction:sub_one|online_delay_cnt[0]                                         ; subtraction:sub_one|Out_vld                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.599      ;
; 0.365 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D4|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.599      ;
; 0.371 ; On_line_divider_stage_two:divider2|counter:count|cnt[8]                         ; On_line_divider_stage_two:divider2|counter:count|cnt[8]                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.608      ;
; 0.377 ; On_line_divider_stage_two:divider2|flag                                         ; On_line_divider_stage_two:divider2|write_enable                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.598      ;
; 0.382 ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.603      ;
; 0.383 ; Multiplier_four:mul4|online_delay_cnt[0]                                        ; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.605      ;
; 0.386 ; Multiplier_four:mul4|counter:main_counter|cnt[8]                                ; Multiplier_four:mul4|counter:main_counter|cnt[8]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.608      ;
; 0.386 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|we                                                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 0.607      ;
; 0.389 ; Multiplier:mul1|computation_control_mul:FSM|stay.01                             ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.065      ; 0.611      ;
; 0.389 ; Multiplier:mul2|computation_control_mul:FSM|stay.01                             ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.610      ;
; 0.390 ; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[3]           ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0      ; clk          ; clk         ; 0.000        ; 0.316      ; 0.893      ;
; 0.390 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[0]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.320      ; 0.897      ;
; 0.390 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.393 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[3]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.320      ; 0.900      ;
; 0.398 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[11]                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.619      ;
; 0.398 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.619      ;
; 0.398 ; On_line_divider:divider|counter:count|cnt[8]                                    ; On_line_divider:divider|counter:count|cnt[8]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.619      ;
; 0.400 ; Multiplier:mul1|Out_vd                                                          ; Multiplier:mul1|In_rd                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.621      ;
; 0.400 ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.621      ;
; 0.401 ; Multiplier:mul2|counter:main_counter|cnt[8]                                     ; Multiplier:mul2|counter:main_counter|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.622      ;
; 0.406 ; Multiplier:mul1|counter:main_counter|cnt[8]                                     ; Multiplier:mul1|counter:main_counter|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.627      ;
; 0.412 ; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                           ; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.633      ;
; 0.416 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|Out_vd                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.637      ;
; 0.416 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.637      ;
; 0.417 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[7]                                                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.638      ;
; 0.420 ; Multiplier:mul1|write_enable                                                    ; Multiplier:mul1|Out_vd                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.641      ;
; 0.420 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.641      ;
; 0.422 ; On_line_divider_stage_two:divider2|write_enable                                 ; On_line_divider_stage_two:divider2|Out_vd                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.064      ; 0.643      ;
; 0.423 ; Multiplier:mul1|write_enable                                                    ; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.644      ;
; 0.430 ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul1|computation_control_mul:FSM|we                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.652      ;
; 0.454 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[1]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.320      ; 0.961      ;
; 0.465 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D5|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.701      ;
; 0.466 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.467 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D5|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.701      ;
; 0.470 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D4|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.706      ;
; 0.479 ; subtraction:sub_one|On_line_adder:adder|D_flipflop:D2|out                       ; subtraction:sub_one|On_line_adder:adder|D_flipflop:D3|out                                                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.715      ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_minus                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_plus                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[14]                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; In_vd_div_one        ; clk        ; 3.388 ; 3.843 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; 3.883 ; 4.314 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; 2.345 ; 2.911 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.477 ; 0.554 ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; 2.170 ; 2.650 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; 2.049 ; 2.498 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; 2.215 ; 2.667 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; 1.707 ; 2.118 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; 2.030 ; 2.476 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; 2.031 ; 2.512 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; 2.434 ; 2.856 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; 2.212 ; 2.588 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; 2.438 ; 2.869 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; 0.600 ; 0.593 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; 1.802 ; 2.232 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; 2.394 ; 2.776 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; 1.839 ; 2.262 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; 1.539 ; 1.951 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; 1.927 ; 2.338 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; 1.291 ; 1.715 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; 1.676 ; 2.137 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; 1.520 ; 1.985 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; 1.676 ; 2.137 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; 1.972 ; 2.480 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; 1.972 ; 2.480 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; 1.845 ; 2.283 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; 1.813 ; 2.265 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; 1.246 ; 1.662 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; 1.813 ; 2.265 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; 2.455 ; 2.924 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; 1.299 ; 1.738 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; 2.455 ; 2.924 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; 1.583 ; 2.019 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; 1.246 ; 1.664 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; 1.583 ; 2.019 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; 2.374 ; 2.889 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; 1.032 ; 1.455 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; 2.374 ; 2.889 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 2.568 ; 3.077 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; 1.997 ; 2.519 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; 2.568 ; 3.077 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; 2.075 ; 2.519 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; 1.669 ; 2.125 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; 2.075 ; 2.519 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; 1.846 ; 2.371 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; 1.846 ; 2.371 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; 1.415 ; 1.879 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; 1.741 ; 2.194 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; 1.741 ; 2.194 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; 1.707 ; 2.152 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; 2.239 ; 2.720 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; 2.224 ; 2.685 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; 2.239 ; 2.720 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; 1.770 ; 2.241 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; 1.770 ; 2.241 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; 1.694 ; 2.175 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; 2.667 ; 3.227 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; 2.667 ; 3.227 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; 1.944 ; 2.319 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; 2.173 ; 2.663 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; 2.173 ; 2.663 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; 1.920 ; 2.302 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; 1.637 ; 2.061 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; 1.471 ; 1.905 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; 1.637 ; 2.061 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; 2.589 ; 2.999 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; 2.199 ; 2.684 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; 2.589 ; 2.999 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; 1.916 ; 2.370 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; 1.916 ; 2.370 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; 1.750 ; 2.257 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 2.649 ; 3.127 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; 2.157 ; 2.660 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; 2.649 ; 3.127 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; 2.326 ; 2.772 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; 2.131 ; 2.611 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; 2.326 ; 2.772 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; 2.149 ; 2.623 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; 2.149 ; 2.623 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; 2.125 ; 2.607 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; 2.072 ; 2.542 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; 2.064 ; 2.537 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; 2.072 ; 2.542 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; 2.180 ; 2.665 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; 2.180 ; 2.665 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; 2.035 ; 2.527 ; Fall       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; In_vd_div_one        ; clk        ; -2.134 ; -2.611 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; -1.868 ; -2.312 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; -1.667 ; -2.165 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.164  ; 0.097  ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; -1.745 ; -2.203 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; -1.634 ; -2.059 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; -1.765 ; -2.221 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; -1.264 ; -1.665 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; -1.585 ; -2.035 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; -1.578 ; -2.043 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; -1.704 ; -2.153 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; -1.478 ; -1.889 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; -1.698 ; -2.170 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; -0.082 ; -0.111 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; -1.245 ; -1.662 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; -1.888 ; -2.287 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; -1.421 ; -1.843 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; -1.063 ; -1.480 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; -1.504 ; -1.914 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; -0.830 ; -1.256 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; -1.111 ; -1.562 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; -1.111 ; -1.562 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; -1.258 ; -1.707 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; -1.450 ; -1.875 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; -1.556 ; -2.041 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; -1.450 ; -1.875 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; -0.801 ; -1.211 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; -0.824 ; -1.240 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; -0.801 ; -1.211 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; -0.872 ; -1.310 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; -0.872 ; -1.310 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; -1.086 ; -1.480 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; -0.785 ; -1.197 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; -0.822 ; -1.239 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; -0.785 ; -1.197 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; -0.615 ; -1.038 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; -0.615 ; -1.038 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; -1.040 ; -1.475 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -1.562 ; -2.070 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; -1.562 ; -2.070 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; -2.144 ; -2.637 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; -1.247 ; -1.692 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; -1.247 ; -1.692 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; -1.636 ; -2.068 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; -0.999 ; -1.438 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; -1.420 ; -1.931 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; -0.999 ; -1.438 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; -1.307 ; -1.728 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; -1.339 ; -1.768 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; -1.307 ; -1.728 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; -1.810 ; -2.259 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; -1.810 ; -2.259 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; -1.823 ; -2.292 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; -1.272 ; -1.741 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; -1.349 ; -1.805 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; -1.272 ; -1.741 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; -0.811 ; -1.227 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; -1.617 ; -2.109 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; -0.811 ; -1.227 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; -0.537 ; -0.942 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; -0.761 ; -1.182 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; -0.537 ; -0.942 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; -0.737 ; -1.129 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; -0.737 ; -1.129 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; -0.799 ; -1.226 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; -0.874 ; -1.303 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; -0.874 ; -1.303 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; -1.128 ; -1.584 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; -1.326 ; -1.819 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; -1.485 ; -1.928 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; -1.326 ; -1.819 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -1.562 ; -2.043 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; -1.562 ; -2.043 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; -1.749 ; -2.241 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; -1.461 ; -1.904 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; -1.461 ; -1.904 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; -1.483 ; -1.948 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; -1.402 ; -1.857 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; -1.484 ; -1.931 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; -1.402 ; -1.857 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; -1.413 ; -1.851 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; -1.413 ; -1.851 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; -1.489 ; -1.935 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; -1.326 ; -1.819 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; -1.466 ; -1.918 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; -1.326 ; -1.819 ; Fall       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 7.571 ; 7.553 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 6.847 ; 6.813 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 6.727 ; 6.699 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 6.887 ; 6.880 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 6.209 ; 6.155 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 6.518 ; 6.462 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 9.167 ; 9.134 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 6.748 ; 6.828 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 5.817 ; 5.899 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 6.820 ; 6.858 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 6.509 ; 6.468 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 6.306 ; 6.286 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 7.009 ; 6.989 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 6.798 ; 6.753 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 6.205 ; 6.142 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 6.052 ; 5.978 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 6.033 ; 5.954 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 6.534 ; 6.448 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 6.249 ; 6.180 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 6.358 ; 6.276 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 5.902 ; 5.825 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 5.902 ; 5.825 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 5.897 ; 5.820 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 6.403 ; 6.323 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 5.890 ; 5.813 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 6.403 ; 6.323 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 6.127 ; 6.041 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 6.127 ; 6.041 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 6.092 ; 6.000 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 6.161 ; 6.085 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 5.870 ; 5.804 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 6.161 ; 6.085 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 6.662 ; 6.632 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 6.662 ; 6.632 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 6.581 ; 6.575 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 6.822 ; 6.786 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 6.822 ; 6.786 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 6.806 ; 6.766 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 6.718 ; 6.671 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 6.687 ; 6.641 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 6.718 ; 6.671 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 7.371 ; 7.350 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 7.371 ; 7.350 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 6.291 ; 6.251 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 6.807 ; 6.766 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 6.807 ; 6.766 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 6.430 ; 6.430 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 7.368 ; 7.448 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 6.577 ; 6.559 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 7.368 ; 7.448 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 7.317 ; 7.297 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 6.619 ; 6.583 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 6.502 ; 6.471 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 6.661 ; 6.650 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 6.008 ; 5.952 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 6.306 ; 6.248 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 8.877 ; 8.846 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 6.523 ; 6.603 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 5.630 ; 5.713 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 6.590 ; 6.629 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 6.297 ; 6.254 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 6.098 ; 6.077 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 6.774 ; 6.751 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 6.575 ; 6.527 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 6.004 ; 5.940 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 5.849 ; 5.774 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 5.837 ; 5.757 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 6.321 ; 6.234 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 6.048 ; 5.978 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 6.149 ; 6.067 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 5.711 ; 5.633 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 5.715 ; 5.637 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 5.711 ; 5.633 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 5.702 ; 5.623 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 5.702 ; 5.623 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 6.194 ; 6.113 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 5.896 ; 5.804 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 5.931 ; 5.845 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 5.896 ; 5.804 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 5.680 ; 5.612 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 5.680 ; 5.612 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 5.965 ; 5.887 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 6.363 ; 6.353 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 6.440 ; 6.406 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 6.363 ; 6.353 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 6.582 ; 6.539 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 6.597 ; 6.558 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 6.582 ; 6.539 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 6.468 ; 6.419 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 6.468 ; 6.419 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 6.497 ; 6.448 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 6.089 ; 6.047 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 7.149 ; 7.127 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 6.089 ; 6.047 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 6.219 ; 6.216 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 6.581 ; 6.538 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 6.219 ; 6.216 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 6.363 ; 6.341 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 6.363 ; 6.341 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 7.122 ; 7.194 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.86 MHz ; 85.86 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.647 ; -3246.088        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1251.920                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                          ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.647 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; -0.009     ; 11.658     ;
; -10.509 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.034      ; 11.538     ;
; -10.501 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.511     ;
; -10.333 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.001      ; 11.354     ;
; -10.321 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.014     ; 11.327     ;
; -10.321 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; -0.014     ; 11.327     ;
; -10.315 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.034      ; 11.344     ;
; -10.288 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.022      ; 11.305     ;
; -10.261 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.056      ; 11.312     ;
; -10.261 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.056      ; 11.312     ;
; -10.206 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.017      ; 11.218     ;
; -10.195 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.044      ; 11.234     ;
; -10.188 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.001      ; 11.209     ;
; -10.179 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 11.416     ;
; -10.170 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; 0.014      ; 11.179     ;
; -10.168 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.040      ; 11.203     ;
; -10.159 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.010      ; 11.164     ;
; -10.117 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.219      ; 11.356     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.108 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.283     ; 10.820     ;
; -10.072 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[21]                                                                           ; clk          ; clk         ; 1.000        ; 0.034      ; 11.101     ;
; -10.067 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.216      ; 11.303     ;
; -10.066 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 11.094     ;
; -10.060 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0            ; clk          ; clk         ; 1.000        ; -0.013     ; 11.067     ;
; -10.060 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg                  ; clk          ; clk         ; 1.000        ; -0.013     ; 11.067     ;
; -10.043 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                    ; clk          ; clk         ; 1.000        ; 0.043      ; 11.081     ;
; -10.020 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.219      ; 11.259     ;
; -10.009 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 11.003     ;
; -10.008 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 11.025     ;
; -10.008 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; -0.003     ; 11.025     ;
; -10.001 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.044      ; 11.040     ;
; -9.999  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.213      ; 11.232     ;
; -9.999  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.213      ; 11.232     ;
; -9.994  ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.219      ; 11.233     ;
; -9.991  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                      ; clk          ; clk         ; 1.000        ; 0.009      ; 10.995     ;
; -9.991  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                      ; clk          ; clk         ; 1.000        ; 0.009      ; 10.995     ;
; -9.984  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 1.000        ; -0.289     ; 10.690     ;
; -9.982  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.033      ; 11.010     ;
; -9.982  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.033      ; 11.010     ;
; -9.982  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                               ; clk          ; clk         ; 1.000        ; 0.031      ; 11.008     ;
; -9.979  ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.262      ; 11.236     ;
; -9.971  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 11.208     ;
; -9.966  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.249      ; 11.210     ;
; -9.947  ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.216      ; 11.183     ;
; -9.940  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                ; clk          ; clk         ; 1.000        ; 0.033      ; 10.968     ;
; -9.939  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.283      ; 11.217     ;
; -9.939  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.283      ; 11.217     ;
; -9.931  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 1.000        ; 0.027      ; 10.953     ;
; -9.929  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.259      ; 11.183     ;
; -9.918  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 1.000        ; 0.033      ; 10.946     ;
; -9.899  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                                ; clk          ; clk         ; 1.000        ; 0.039      ; 10.933     ;
; -9.892  ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 10.914     ;
; -9.891  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; -0.009     ; 10.877     ;
; -9.887  ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.219      ; 11.126     ;
; -9.883  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.018      ; 10.896     ;
; -9.882  ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.262      ; 11.139     ;
; -9.882  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 1.000        ; 0.033      ; 10.910     ;
; -9.879  ; On_line_divider:divider|computation_control:FSM|STATE[1]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.223      ; 11.122     ;
; -9.871  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[5]                                                                                      ; clk          ; clk         ; 1.000        ; 0.044      ; 10.910     ;
; -9.871  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[4]                                                                                      ; clk          ; clk         ; 1.000        ; 0.044      ; 10.910     ;
; -9.862  ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.219      ; 11.101     ;
; -9.862  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[0]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.216      ; 11.098     ;
; -9.856  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                       ; clk          ; clk         ; 1.000        ; 0.045      ; 10.896     ;
; -9.856  ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.262      ; 11.113     ;
; -9.854  ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.050      ; 10.899     ;
; -9.851  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.014      ; 10.860     ;
; -9.851  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.014      ; 10.860     ;
; -9.848  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; 0.241      ; 11.084     ;
; -9.845  ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; 0.020      ; 10.860     ;
; -9.845  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 1.000        ; 0.027      ; 10.867     ;
; -9.843  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[14]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.216      ; 11.079     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.829  ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.306     ; 10.518     ;
; -9.814  ; On_line_divider:divider|computation_control:FSM|STATE[0]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.223      ; 11.057     ;
; -9.801  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[3]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.288     ; 10.508     ;
; -9.801  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[4]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.288     ; 10.508     ;
; -9.801  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[5]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.288     ; 10.508     ;
; -9.801  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[6]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.288     ; 10.508     ;
; -9.801  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[7]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.288     ; 10.508     ;
; -9.801  ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|counter:count|cnt[8]                                                                                                                       ; clk          ; clk         ; 1.000        ; -0.288     ; 10.508     ;
; -9.791  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.213      ; 11.024     ;
; -9.791  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.213      ; 11.024     ;
; -9.786  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 10.725     ;
; -9.786  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 10.725     ;
; -9.786  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 10.725     ;
; -9.786  ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.056     ; 10.725     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1] ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored     ; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored                                                                                             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.343      ; 0.809      ;
; 0.297 ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; subtraction_two:sub_two|Out_vld                                                 ; subtraction_two:sub_two|Out_vld                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; subtraction_two:sub_two|online_delay_cnt[0]                                     ; subtraction_two:sub_two|online_delay_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; subtraction:sub_one|online_delay_cnt[0]                                         ; subtraction:sub_one|online_delay_cnt[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; subtraction:sub_one|Out_vld                                                     ; subtraction:sub_one|Out_vld                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|counter:main_counter|cnt[0]                                ; Multiplier_four:mul4|counter:main_counter|cnt[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|online_delay_cnt[1]                                        ; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|online_delay_cnt[2]                                        ; Multiplier_four:mul4|online_delay_cnt[2]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|online_delay_cnt[0]                                        ; Multiplier_four:mul4|online_delay_cnt[0]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|Out_vd                                                     ; Multiplier_four:mul4|Out_vd                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                       ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                        ; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                                                                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; Multiplier:mul1|counter:main_counter|cnt[0]                                     ; Multiplier:mul1|counter:main_counter|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul1|online_delay_cnt[0]                                             ; Multiplier:mul1|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul1|online_delay_cnt[1]                                             ; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul1|computation_control_mul:FSM|stay.01                             ; Multiplier:mul1|computation_control_mul:FSM|stay.01                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                       ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]             ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul2|counter:main_counter|cnt[0]                                     ; Multiplier:mul2|counter:main_counter|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul2|computation_control_mul:FSM|stay.01                             ; Multiplier:mul2|computation_control_mul:FSM|stay.01                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul2|online_delay_cnt[1]                                             ; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul2|online_delay_cnt[0]                                             ; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider:divider|counter:count|cnt[0]                                    ; On_line_divider:divider|counter:count|cnt[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider:divider|computation_control:FSM|fixing                          ; On_line_divider:divider|computation_control:FSM|fixing                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider:divider|online_delay_cnt[0]                                     ; On_line_divider:divider|online_delay_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider:divider|online_delay_cnt[1]                                     ; On_line_divider:divider|online_delay_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider:divider|Out_vd                                                  ; On_line_divider:divider|Out_vd                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider:divider|V_value_logic:adder1_logic|borrow_stored                ; On_line_divider:divider|V_value_logic:adder1_logic|borrow_stored                                                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                  ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_stage_two:mul3|online_delay_cnt[1]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_stage_two:mul3|online_delay_cnt[2]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; Multiplier_stage_two:mul3|Out_vd                                                ; Multiplier_stage_two:mul3|Out_vd                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider_stage_two:divider2|counter:count|cnt[0]                         ; On_line_divider_stage_two:divider2|counter:count|cnt[0]                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; On_line_divider_stage_two:divider2|computation_control:FSM|fixing               ; On_line_divider_stage_two:divider2|computation_control:FSM|fixing                                                                                                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; subtraction_three:sub_three|Out_vld                                             ; subtraction_three:sub_three|Out_vld                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; subtraction_three:sub_three|online_delay_cnt[0]                                 ; subtraction_three:sub_three|online_delay_cnt[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; subtraction_three:sub_three|online_delay_cnt[1]                                 ; subtraction_three:sub_three|online_delay_cnt[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; subtraction_four:sub_four|Out_vld                                               ; subtraction_four:sub_four|Out_vld                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; subtraction_four:sub_four|online_delay_cnt[1]                                   ; subtraction_four:sub_four|online_delay_cnt[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; subtraction_four:sub_four|online_delay_cnt[0]                                   ; subtraction_four:sub_four|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; On_line_divider_stage_two:divider2|Out_vd                                       ; On_line_divider_stage_two:divider2|Out_vd                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                           ; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                  ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                                                                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.318 ; Multiplier:mul1|In_rd                                                           ; Multiplier:mul1|In_rd                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.318 ; On_line_divider:divider|flag                                                    ; On_line_divider:divider|flag                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.532      ;
; 0.319 ; On_line_divider_stage_two:divider2|flag                                         ; On_line_divider_stage_two:divider2|flag                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.343      ; 0.831      ;
; 0.322 ; subtraction_two:sub_two|online_delay_cnt[0]                                     ; subtraction_two:sub_two|Out_vld                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.536      ;
; 0.323 ; On_line_divider:divider|d_reg_two[1]                                            ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ; clk          ; clk         ; 0.000        ; 0.342      ; 0.834      ;
; 0.330 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D4|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.543      ;
; 0.330 ; On_line_divider_stage_two:divider2|counter:count|cnt[8]                         ; On_line_divider_stage_two:divider2|counter:count|cnt[8]                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.545      ;
; 0.330 ; subtraction:sub_one|online_delay_cnt[0]                                         ; subtraction:sub_one|Out_vld                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.543      ;
; 0.333 ; On_line_divider:divider|d_reg_two[0]                                            ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ; clk          ; clk         ; 0.000        ; 0.342      ; 0.844      ;
; 0.340 ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.541      ;
; 0.341 ; Multiplier_four:mul4|online_delay_cnt[0]                                        ; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.543      ;
; 0.341 ; On_line_divider_stage_two:divider2|d_reg_two[0]                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.347      ; 0.857      ;
; 0.342 ; On_line_divider_stage_two:divider2|flag                                         ; On_line_divider_stage_two:divider2|write_enable                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.542      ;
; 0.343 ; Multiplier_four:mul4|counter:main_counter|cnt[8]                                ; Multiplier_four:mul4|counter:main_counter|cnt[8]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.545      ;
; 0.343 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.343      ; 0.855      ;
; 0.346 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|we                                                                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.351 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.343      ; 0.863      ;
; 0.353 ; Multiplier:mul2|computation_control_mul:FSM|stay.01                             ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.354 ; Multiplier:mul1|computation_control_mul:FSM|stay.01                             ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.354 ; On_line_divider:divider|counter:count|cnt[8]                                    ; On_line_divider:divider|counter:count|cnt[8]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.355 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.555      ;
; 0.356 ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.557      ;
; 0.357 ; Multiplier:mul1|Out_vd                                                          ; Multiplier:mul1|In_rd                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.558      ;
; 0.357 ; Multiplier:mul2|counter:main_counter|cnt[8]                                     ; Multiplier:mul2|counter:main_counter|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.558      ;
; 0.361 ; Multiplier:mul1|counter:main_counter|cnt[8]                                     ; Multiplier:mul1|counter:main_counter|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.562      ;
; 0.361 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[11]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.561      ;
; 0.361 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.561      ;
; 0.368 ; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                           ; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.568      ;
; 0.373 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|Out_vd                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.574      ;
; 0.373 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.574      ;
; 0.377 ; Multiplier:mul1|write_enable                                                    ; Multiplier:mul1|Out_vd                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.578      ;
; 0.378 ; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[3]           ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0      ; clk          ; clk         ; 0.000        ; 0.279      ; 0.826      ;
; 0.379 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[7]                                                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.579      ;
; 0.381 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[0]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.283      ; 0.833      ;
; 0.383 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.584      ;
; 0.385 ; Multiplier:mul1|write_enable                                                    ; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.586      ;
; 0.386 ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul1|computation_control_mul:FSM|we                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.587      ;
; 0.386 ; On_line_divider_stage_two:divider2|write_enable                                 ; On_line_divider_stage_two:divider2|Out_vd                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.586      ;
; 0.387 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[3]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.283      ; 0.839      ;
; 0.415 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.629      ;
; 0.421 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D5|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.635      ;
; 0.422 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D5|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.635      ;
; 0.426 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D4|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.427 ; subtraction:sub_one|On_line_adder:adder|D_flipflop:D2|out                       ; subtraction:sub_one|On_line_adder:adder|D_flipflop:D3|out                                                                                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.641      ;
; 0.436 ; subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D3|out                   ; subtraction_two:sub_two|On_line_adder:adder|D_flipflop:D5|out                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.637      ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier:mul2|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_four:mul4|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; Multiplier_stage_two:mul3|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram3|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram4|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_minus                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_plus                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[14]                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; In_vd_div_one        ; clk        ; 2.997 ; 3.347 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; 3.422 ; 3.771 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; 2.038 ; 2.483 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.459 ; 0.540 ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; 1.875 ; 2.248 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; 1.770 ; 2.117 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; 1.917 ; 2.261 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; 1.450 ; 1.779 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; 1.732 ; 2.086 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; 1.748 ; 2.126 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; 2.101 ; 2.446 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; 1.899 ; 2.210 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; 2.104 ; 2.456 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; 0.545 ; 0.597 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; 1.531 ; 1.881 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; 2.058 ; 2.385 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; 1.578 ; 1.905 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; 1.299 ; 1.632 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; 1.646 ; 1.979 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; 1.074 ; 1.414 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; 1.434 ; 1.805 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; 1.299 ; 1.667 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; 1.434 ; 1.805 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; 1.700 ; 2.099 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; 1.700 ; 2.099 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; 1.583 ; 1.934 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; 1.552 ; 1.896 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; 1.034 ; 1.373 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; 1.552 ; 1.896 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; 2.134 ; 2.491 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; 1.086 ; 1.444 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; 2.134 ; 2.491 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; 1.324 ; 1.681 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; 1.033 ; 1.369 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; 1.324 ; 1.681 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; 2.068 ; 2.463 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; 0.831 ; 1.183 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; 2.068 ; 2.463 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 2.255 ; 2.646 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; 1.725 ; 2.132 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; 2.255 ; 2.646 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; 1.799 ; 2.130 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; 1.422 ; 1.790 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; 1.799 ; 2.130 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; 1.591 ; 2.015 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; 1.591 ; 2.015 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; 1.202 ; 1.560 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; 1.497 ; 1.844 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; 1.497 ; 1.844 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; 1.462 ; 1.806 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; 1.941 ; 2.317 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; 1.930 ; 2.283 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; 1.941 ; 2.317 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; 1.532 ; 1.898 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; 1.532 ; 1.898 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; 1.455 ; 1.830 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; 2.332 ; 2.765 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; 2.332 ; 2.765 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; 1.640 ; 1.961 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; 1.865 ; 2.252 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; 1.865 ; 2.252 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; 1.619 ; 1.954 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; 1.382 ; 1.716 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; 1.226 ; 1.590 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; 1.382 ; 1.716 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; 2.242 ; 2.572 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; 1.912 ; 2.274 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; 2.242 ; 2.572 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; 1.637 ; 1.992 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; 1.637 ; 1.992 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; 1.500 ; 1.904 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 2.329 ; 2.689 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; 1.868 ; 2.256 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; 2.329 ; 2.689 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; 2.025 ; 2.357 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; 1.855 ; 2.219 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; 2.025 ; 2.357 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; 1.861 ; 2.222 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; 1.861 ; 2.222 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; 1.832 ; 2.212 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; 1.797 ; 2.154 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; 1.790 ; 2.154 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; 1.797 ; 2.153 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; 1.890 ; 2.272 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; 1.890 ; 2.272 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; 1.753 ; 2.158 ; Fall       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; In_vd_div_one        ; clk        ; -1.860 ; -2.227 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; -1.591 ; -1.960 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; -1.430 ; -1.826 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.124  ; 0.042  ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; -1.496 ; -1.855 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; -1.398 ; -1.731 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; -1.505 ; -1.866 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; -1.057 ; -1.372 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; -1.326 ; -1.696 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; -1.343 ; -1.704 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; -1.455 ; -1.811 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; -1.245 ; -1.577 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; -1.450 ; -1.825 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; -0.087 ; -0.163 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; -1.032 ; -1.382 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; -1.609 ; -1.952 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; -1.208 ; -1.535 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; -0.879 ; -1.215 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; -1.272 ; -1.605 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; -0.664 ; -1.007 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; -0.933 ; -1.292 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; -0.933 ; -1.292 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; -1.062 ; -1.425 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; -1.231 ; -1.574 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; -1.331 ; -1.714 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; -1.231 ; -1.574 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; -0.640 ; -0.967 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; -0.660 ; -0.998 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; -0.640 ; -0.967 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; -0.708 ; -1.064 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; -0.708 ; -1.064 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; -0.894 ; -1.215 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; -0.613 ; -0.946 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; -0.657 ; -0.993 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; -0.613 ; -0.946 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; -0.462 ; -0.813 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; -0.462 ; -0.813 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; -0.856 ; -1.212 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -1.337 ; -1.734 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; -1.337 ; -1.734 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; -1.874 ; -2.255 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; -1.048 ; -1.406 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; -1.048 ; -1.406 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; -1.408 ; -1.731 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; -0.829 ; -1.173 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; -1.213 ; -1.625 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; -0.829 ; -1.173 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; -1.105 ; -1.435 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; -1.138 ; -1.471 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; -1.105 ; -1.435 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; -1.561 ; -1.906 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; -1.561 ; -1.906 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; -1.570 ; -1.937 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; -1.080 ; -1.446 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; -1.156 ; -1.512 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; -1.080 ; -1.446 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; -0.641 ; -0.980 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; -1.387 ; -1.783 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; -0.641 ; -0.980 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; -0.391 ; -0.725 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; -0.592 ; -0.936 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; -0.391 ; -0.725 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; -0.567 ; -0.902 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; -0.567 ; -0.902 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; -0.637 ; -0.972 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; -0.708 ; -1.047 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; -0.708 ; -1.047 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; -0.942 ; -1.293 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; -1.123 ; -1.517 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; -1.255 ; -1.601 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; -1.123 ; -1.517 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -1.327 ; -1.713 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; -1.327 ; -1.713 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; -1.515 ; -1.900 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; -1.244 ; -1.592 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; -1.244 ; -1.592 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; -1.267 ; -1.631 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; -1.183 ; -1.543 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; -1.257 ; -1.612 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; -1.183 ; -1.543 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; -1.200 ; -1.553 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; -1.200 ; -1.553 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; -1.264 ; -1.616 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; -1.123 ; -1.524 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; -1.244 ; -1.604 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; -1.123 ; -1.524 ; Fall       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 6.828 ; 6.738 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 6.155 ; 6.061 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 6.018 ; 5.978 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 6.191 ; 6.139 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 5.566 ; 5.482 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 5.848 ; 5.765 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 8.175 ; 8.167 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 6.013 ; 6.133 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 5.184 ; 5.289 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 6.076 ; 6.159 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 5.855 ; 5.765 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 5.655 ; 5.582 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 6.282 ; 6.242 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 6.102 ; 6.026 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 5.561 ; 5.472 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 5.398 ; 5.326 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 5.384 ; 5.303 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 5.869 ; 5.743 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 5.612 ; 5.512 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 5.678 ; 5.598 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 5.288 ; 5.185 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 5.288 ; 5.185 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 5.283 ; 5.181 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 5.753 ; 5.630 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 5.275 ; 5.172 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 5.753 ; 5.630 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 5.498 ; 5.383 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 5.498 ; 5.383 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 5.465 ; 5.343 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 5.536 ; 5.422 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 5.235 ; 5.173 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 5.536 ; 5.422 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 5.972 ; 5.913 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 5.972 ; 5.913 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 5.890 ; 5.871 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 6.125 ; 6.055 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 6.125 ; 6.055 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 6.110 ; 6.037 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 6.047 ; 5.940 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 6.013 ; 5.915 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 6.047 ; 5.940 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 6.580 ; 6.523 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 6.580 ; 6.523 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 5.647 ; 5.571 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 6.123 ; 6.022 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 6.123 ; 6.022 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 5.773 ; 5.718 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 6.648 ; 6.640 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 5.918 ; 5.844 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 6.648 ; 6.640 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 6.597 ; 6.506 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 5.953 ; 5.858 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 5.813 ; 5.773 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 5.985 ; 5.931 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 5.384 ; 5.299 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 5.656 ; 5.572 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 7.913 ; 7.906 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 5.812 ; 5.931 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 5.013 ; 5.119 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 5.872 ; 5.954 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 5.662 ; 5.572 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 5.471 ; 5.398 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 6.068 ; 6.027 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 5.900 ; 5.823 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 5.379 ; 5.290 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 5.218 ; 5.145 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 5.206 ; 5.126 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 5.678 ; 5.553 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 5.431 ; 5.330 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 5.489 ; 5.409 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 5.114 ; 5.012 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 5.119 ; 5.016 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 5.114 ; 5.012 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 5.105 ; 5.002 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 5.105 ; 5.002 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 5.564 ; 5.442 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 5.289 ; 5.167 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 5.322 ; 5.206 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 5.289 ; 5.167 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 5.064 ; 5.002 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 5.064 ; 5.002 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 5.359 ; 5.245 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 5.692 ; 5.671 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 5.770 ; 5.711 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 5.692 ; 5.671 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 5.908 ; 5.833 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 5.921 ; 5.850 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 5.908 ; 5.833 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 5.815 ; 5.716 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 5.815 ; 5.716 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 5.848 ; 5.740 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 5.464 ; 5.386 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 6.381 ; 6.326 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 5.464 ; 5.386 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 5.584 ; 5.528 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 5.920 ; 5.820 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 5.584 ; 5.528 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 5.723 ; 5.648 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 5.723 ; 5.648 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 6.423 ; 6.411 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.107 ; -1665.715         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.148 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1200.007                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                          ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.107 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; -0.009     ; 7.107      ;
; -6.091 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 7.233      ;
; -6.038 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 7.184      ;
; -6.032 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; -0.013     ; 7.028      ;
; -6.027 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.136      ; 7.172      ;
; -6.006 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.006      ; 6.999      ;
; -5.985 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; -0.001     ; 6.993      ;
; -5.965 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 7.111      ;
; -5.964 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 7.110      ;
; -5.945 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 7.084      ;
; -5.945 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.130      ; 7.084      ;
; -5.937 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 7.076      ;
; -5.936 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.162      ; 7.085      ;
; -5.936 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.162      ; 7.085      ;
; -5.936 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 7.078      ;
; -5.928 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.149      ; 7.064      ;
; -5.928 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 7.070      ;
; -5.926 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.151      ; 7.064      ;
; -5.895 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[0]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.136      ; 7.040      ;
; -5.886 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.016     ; 6.879      ;
; -5.886 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; -0.016     ; 6.879      ;
; -5.884 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 7.030      ;
; -5.884 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.014      ; 6.885      ;
; -5.883 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[14]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.136      ; 7.028      ;
; -5.878 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.006      ; 6.871      ;
; -5.877 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.016      ; 6.880      ;
; -5.877 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.016      ; 6.880      ;
; -5.874 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 7.020      ;
; -5.874 ; On_line_divider:divider|computation_control:FSM|STATE[1]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.141      ; 7.024      ;
; -5.869 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.003      ; 6.859      ;
; -5.865 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; 0.143      ; 6.995      ;
; -5.864 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 7.003      ;
; -5.863 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 7.002      ;
; -5.851 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.858      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.838 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 6.788      ;
; -5.835 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.822      ;
; -5.828 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.013      ; 6.828      ;
; -5.825 ; On_line_divider:divider|computation_control:FSM|STATE[0]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.141      ; 6.975      ;
; -5.818 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 6.964      ;
; -5.809 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                    ; clk          ; clk         ; 1.000        ; 0.159      ; 6.955      ;
; -5.809 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 6.948      ;
; -5.808 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|addr_reg[3]                                                                         ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.145      ; 6.962      ;
; -5.806 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_plus[0]                                                                                     ; clk          ; clk         ; 1.000        ; -0.003     ; 6.790      ;
; -5.801 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[1]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.144      ; 6.954      ;
; -5.798 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.151      ; 6.936      ;
; -5.794 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[0]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.151      ; 6.932      ;
; -5.790 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 6.929      ;
; -5.790 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.130      ; 6.929      ;
; -5.783 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 6.922      ;
; -5.782 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[14]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.151      ; 6.920      ;
; -5.782 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 6.921      ;
; -5.782 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 1.000        ; 0.130      ; 6.921      ;
; -5.781 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.162      ; 6.930      ;
; -5.781 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.162      ; 6.930      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[1]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.779 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[0]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.183     ; 6.583      ;
; -5.778 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|generate_CA_REG:CA_REG|tmp_write_data_p[6]                                                                                                 ; clk          ; clk         ; 1.000        ; -0.006     ; 6.759      ;
; -5.777 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.919      ;
; -5.776 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[3]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.131      ; 6.916      ;
; -5.773 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.162      ; 6.922      ;
; -5.773 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.162      ; 6.922      ;
; -5.773 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.149      ; 6.909      ;
; -5.773 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[2]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 6.912      ;
; -5.773 ; On_line_divider:divider|computation_control:FSM|STATE[1]                                                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[29]                                                                           ; clk          ; clk         ; 1.000        ; 0.156      ; 6.916      ;
; -5.772 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[1]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; -0.059     ; 6.722      ;
; -5.766 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.146      ; 6.899      ;
; -5.765 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                    ; clk          ; clk         ; 1.000        ; 0.149      ; 6.901      ;
; -5.765 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[1]                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.131      ; 6.905      ;
; -5.759 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[3]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.159      ; 6.905      ;
; -5.756 ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.014      ; 6.757      ;
; -5.755 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|tmp_shift_in[0]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.145      ; 6.887      ;
; -5.753 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 1.000        ; 0.133      ; 6.895      ;
; -5.750 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                    ; clk          ; clk         ; 1.000        ; 0.013      ; 6.750      ;
; -5.748 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[13]                                                                           ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.158      ; 6.893      ;
; -5.747 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 1.000        ; -0.043     ; 6.691      ;
; -5.743 ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~portb_address_reg0            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[21]                                                                           ; clk          ; clk         ; 1.000        ; 0.006      ; 6.736      ;
; -5.742 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[4]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~porta_datain_reg0             ; clk          ; clk         ; 1.000        ; 0.137      ; 6.888      ;
; -5.737 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[2]                                                                                      ; clk          ; clk         ; 1.000        ; 0.140      ; 6.864      ;
; -5.737 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[3]                                                                                      ; clk          ; clk         ; 1.000        ; 0.140      ; 6.864      ;
; -5.736 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[6]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 6.875      ;
; -5.735 ; On_line_divider:divider|generate_CA_REG:CA_REG|cnt_p[8]                                                                                                            ; On_line_divider:divider|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                           ; clk          ; clk         ; 1.000        ; 0.152      ; 6.874      ;
; -5.732 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[27]                                                                ; clk          ; clk         ; 1.000        ; 0.150      ; 6.869      ;
; -5.730 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]                                                                                                 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|mem_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 1.000        ; 0.145      ; 6.862      ;
; -5.726 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[0]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 6.714      ;
; -5.726 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|w_value_ram:w_ram|altsyncram:mem_rtl_0|altsyncram_inj1:auto_generated|ram_block1a0~portb_address_reg0 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|tmp_write_data_p[1]                                                                                      ; clk          ; clk         ; 1.000        ; 0.001      ; 6.714      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.148 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.476      ;
; 0.165 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[6]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.493      ;
; 0.167 ; On_line_divider:divider|d_reg_two[1]                                            ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ; clk          ; clk         ; 0.000        ; 0.221      ; 0.492      ;
; 0.172 ; On_line_divider:divider|d_reg_two[0]                                            ; On_line_divider:divider|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram2|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0              ; clk          ; clk         ; 0.000        ; 0.221      ; 0.497      ;
; 0.173 ; On_line_divider_stage_two:divider2|d_reg_two[0]                                 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram_2bit:ram1|altsyncram:mem_rtl_0|altsyncram_cdk1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.226      ; 0.503      ;
; 0.176 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.504      ;
; 0.178 ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1] ; On_line_divider_stage_two:divider2|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored     ; On_line_divider_stage_two:divider2|V_value_logic:adder1_logic|borrow_stored                                                                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[8]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|altsyncram:mem_rtl_0|altsyncram_stj1:auto_generated|ram_block1a0~porta_address_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.506      ;
; 0.178 ; subtraction:sub_one|online_delay_cnt[0]                                         ; subtraction:sub_one|online_delay_cnt[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; subtraction:sub_one|Out_vld                                                     ; subtraction:sub_one|Out_vld                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]            ; On_line_divider:divider|w_value_logic_fix:W_block|res_upper_minus[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; subtraction_two:sub_two|Out_vld                                                 ; subtraction_two:sub_two|Out_vld                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; subtraction_two:sub_two|online_delay_cnt[0]                                     ; subtraction_two:sub_two|online_delay_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; Multiplier:mul1|counter:main_counter|cnt[0]                                     ; Multiplier:mul1|counter:main_counter|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Multiplier:mul1|computation_control_mul:FSM|stay.01                             ; Multiplier:mul1|computation_control_mul:FSM|stay.01                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Multiplier_four:mul4|counter:main_counter|cnt[0]                                ; Multiplier_four:mul4|counter:main_counter|cnt[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                       ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[1]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                        ; Multiplier_four:mul4|computation_control_mul:FSM|stay.01                                                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; On_line_divider:divider|computation_control:FSM|fixing                          ; On_line_divider:divider|computation_control:FSM|fixing                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; On_line_divider:divider|online_delay_cnt[0]                                     ; On_line_divider:divider|online_delay_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; On_line_divider:divider|online_delay_cnt[1]                                     ; On_line_divider:divider|online_delay_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; On_line_divider:divider|Out_vd                                                  ; On_line_divider:divider|Out_vd                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; On_line_divider_stage_two:divider2|counter:count|cnt[0]                         ; On_line_divider_stage_two:divider2|counter:count|cnt[0]                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; On_line_divider_stage_two:divider2|computation_control:FSM|fixing               ; On_line_divider_stage_two:divider2|computation_control:FSM|fixing                                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul1|online_delay_cnt[0]                                             ; Multiplier:mul1|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul1|online_delay_cnt[1]                                             ; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_four:mul4|online_delay_cnt[1]                                        ; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_four:mul4|online_delay_cnt[2]                                        ; Multiplier_four:mul4|online_delay_cnt[2]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_four:mul4|online_delay_cnt[0]                                        ; Multiplier_four:mul4|online_delay_cnt[0]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_four:mul4|Out_vd                                                     ; Multiplier_four:mul4|Out_vd                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                       ; Multiplier_four:mul4|computation_control_mul:FSM|STATE[0]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; subtraction_four:sub_four|Out_vld                                               ; subtraction_four:sub_four|Out_vld                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; subtraction_four:sub_four|online_delay_cnt[1]                                   ; subtraction_four:sub_four|online_delay_cnt[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; subtraction_four:sub_four|online_delay_cnt[0]                                   ; subtraction_four:sub_four|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]             ; On_line_divider_stage_two:divider2|computation_control:FSM|STATE[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; On_line_divider_stage_two:divider2|Out_vd                                       ; On_line_divider_stage_two:divider2|Out_vd                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul2|counter:main_counter|cnt[0]                                     ; Multiplier:mul2|counter:main_counter|cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul2|computation_control_mul:FSM|stay.01                             ; Multiplier:mul2|computation_control_mul:FSM|stay.01                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul2|online_delay_cnt[1]                                             ; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul2|online_delay_cnt[0]                                             ; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; On_line_divider:divider|counter:count|cnt[0]                                    ; On_line_divider:divider|counter:count|cnt[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; On_line_divider:divider|V_value_logic:adder1_logic|borrow_stored                ; On_line_divider:divider|V_value_logic:adder1_logic|borrow_stored                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                  ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|online_delay_cnt[1]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|online_delay_cnt[2]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|Out_vd                                                ; Multiplier_stage_two:mul3|Out_vd                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                  ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; subtraction_three:sub_three|Out_vld                                             ; subtraction_three:sub_three|Out_vld                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; subtraction_three:sub_three|online_delay_cnt[0]                                 ; subtraction_three:sub_three|online_delay_cnt[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; subtraction_three:sub_three|online_delay_cnt[1]                                 ; subtraction_three:sub_three|online_delay_cnt[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                           ; Multiplier_stage_two:mul3|counter:main_counter|cnt[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.317      ;
; 0.189 ; subtraction:sub_one|online_delay_cnt[0]                                         ; subtraction:sub_one|Out_vld                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.191 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D1|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D4|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.319      ;
; 0.192 ; On_line_divider:divider|flag                                                    ; On_line_divider:divider|flag                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; Multiplier:mul1|In_rd                                                           ; Multiplier:mul1|In_rd                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; On_line_divider_stage_two:divider2|flag                                         ; On_line_divider_stage_two:divider2|flag                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; On_line_divider_stage_two:divider2|counter:count|cnt[8]                         ; On_line_divider_stage_two:divider2|counter:count|cnt[8]                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.325      ;
; 0.195 ; subtraction_two:sub_two|online_delay_cnt[0]                                     ; subtraction_two:sub_two|Out_vld                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.324      ;
; 0.197 ; On_line_divider_stage_two:divider2|flag                                         ; On_line_divider_stage_two:divider2|write_enable                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.201 ; Multiplier_stage_two:mul3|online_delay_cnt[3]                                   ; Multiplier_stage_two:mul3|online_delay_cnt[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.202 ; Multiplier:mul2|computation_control_mul:FSM|stay.01                             ; Multiplier:mul2|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.203 ; Multiplier_four:mul4|counter:main_counter|cnt[8]                                ; Multiplier_four:mul4|counter:main_counter|cnt[8]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; Multiplier:mul1|computation_control_mul:FSM|stay.01                             ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; Multiplier_four:mul4|online_delay_cnt[0]                                        ; Multiplier_four:mul4|online_delay_cnt[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[0]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.183      ; 0.493      ;
; 0.206 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[3]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.183      ; 0.493      ;
; 0.206 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|STATE[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.209 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[7]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[11]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[3]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; On_line_divider:divider|counter:count|cnt[8]                                    ; On_line_divider:divider|counter:count|cnt[8]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|stay.01                   ; Multiplier_stage_two:mul3|computation_control_mul:FSM|we                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; Multiplier_four:mul4|computation_control_mul:FSM|computation_cycle[3]           ; Multiplier_four:mul4|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0      ; clk          ; clk         ; 0.000        ; 0.178      ; 0.492      ;
; 0.211 ; Multiplier:mul2|counter:main_counter|cnt[8]                                     ; Multiplier:mul2|counter:main_counter|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.213 ; Multiplier:mul2|computation_control_mul:FSM|STATE[0]                            ; Multiplier:mul2|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.215 ; Multiplier:mul1|counter:main_counter|cnt[8]                                     ; Multiplier:mul1|counter:main_counter|cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.217 ; Multiplier:mul1|Out_vd                                                          ; Multiplier:mul1|In_rd                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.220 ; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                           ; Multiplier_stage_two:mul3|counter:main_counter|cnt[8]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.221 ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|cnt_p[5]              ; On_line_divider_stage_two:divider2|generate_CA_REG:CA_REG|single_clk_ram:ram_p|mem_rtl_0_bypass[7]                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.223 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.223 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|online_delay_cnt[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.224 ; Multiplier:mul1|write_enable                                                    ; Multiplier:mul1|online_delay_cnt[1]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.225 ; On_line_divider_stage_two:divider2|write_enable                                 ; On_line_divider_stage_two:divider2|Out_vd                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.227 ; Multiplier:mul2|write_enable                                                    ; Multiplier:mul2|Out_vd                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.348      ;
; 0.228 ; Multiplier:mul1|write_enable                                                    ; Multiplier:mul1|Out_vd                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.349      ;
; 0.230 ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                            ; Multiplier:mul1|computation_control_mul:FSM|we                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.352      ;
; 0.239 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[1]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.183      ; 0.526      ;
; 0.240 ; Multiplier_stage_two:mul3|computation_control_mul:FSM|computation_cycle[5]      ; Multiplier_stage_two:mul3|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.568      ;
; 0.246 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D5|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.375      ;
; 0.247 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D3|out                 ; subtraction_four:sub_four|On_line_adder:adder|D_flipflop:D5|out                                                                                                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.375      ;
; 0.250 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D4|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.379      ;
; 0.250 ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D2|out               ; subtraction_three:sub_three|On_line_adder:adder|D_flipflop:D3|out                                                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.379      ;
+-------+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D2|out[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|D_FF_two_bits:D3|out[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_minus                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|shift_plus                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_minus_tmp[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_upper_plus_tmp[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|altsyncram:mem_rtl_0|altsyncram_98i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[27]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[28]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[29]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[30]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Adder_control_logic:adder_control_logic|v_value_ram:v_ram|mem_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|In_rd                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|Out_vd                                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1|out[0]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|SDVM_mul:selector1|D_FF_two_bits:D1|out[1]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|STATE[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|STATE[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[0]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[1]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[2]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[3]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[4]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[5]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|computation_cycle[6]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|stay.01                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|computation_control_mul:FSM|we                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|counter:main_counter|cnt[8]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_address_reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~porta_we_reg              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|altsyncram:mem_rtl_0|altsyncram_lck1:auto_generated|ram_block1a0~portb_address_reg0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Multiplier:mul1|generate_CA_REG_mul:CA_REG|single_clk_ram_mul:ram1|mem_rtl_0_bypass[2]                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; In_vd_div_one        ; clk        ; 1.902 ; 2.574 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; 2.174 ; 2.741 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; 1.295 ; 1.967 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.288 ; 0.547 ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; 1.192 ; 1.815 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; 1.121 ; 1.718 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; 1.212 ; 1.807 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; 0.953 ; 1.518 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; 1.093 ; 1.681 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; 1.111 ; 1.734 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; 1.354 ; 1.920 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; 1.198 ; 1.736 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; 1.341 ; 1.917 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; 0.364 ; 0.559 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; 1.000 ; 1.576 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; 1.335 ; 1.867 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; 1.022 ; 1.592 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; 0.873 ; 1.437 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; 1.084 ; 1.652 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; 0.724 ; 1.281 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; 0.944 ; 1.551 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; 0.840 ; 1.436 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; 0.944 ; 1.551 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; 1.102 ; 1.747 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; 1.102 ; 1.747 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; 1.016 ; 1.592 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; 0.987 ; 1.585 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; 0.703 ; 1.257 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; 0.987 ; 1.585 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; 1.343 ; 1.966 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; 0.757 ; 1.325 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; 1.343 ; 1.966 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; 0.860 ; 1.428 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; 0.690 ; 1.248 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; 0.860 ; 1.428 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; 1.313 ; 1.954 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; 0.583 ; 1.131 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; 1.313 ; 1.954 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 1.432 ; 2.090 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; 1.126 ; 1.776 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; 1.432 ; 2.090 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; 1.147 ; 1.767 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; 0.935 ; 1.541 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; 1.147 ; 1.767 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; 1.040 ; 1.693 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; 1.040 ; 1.693 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; 0.774 ; 1.386 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; 0.961 ; 1.560 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; 0.961 ; 1.560 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; 0.933 ; 1.531 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; 1.223 ; 1.857 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; 1.223 ; 1.837 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; 1.217 ; 1.857 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; 0.995 ; 1.612 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; 0.995 ; 1.612 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; 0.951 ; 1.568 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; 1.498 ; 2.188 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; 1.498 ; 2.188 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; 1.075 ; 1.597 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; 1.187 ; 1.794 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; 1.187 ; 1.794 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; 1.065 ; 1.573 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; 0.905 ; 1.462 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; 0.810 ; 1.378 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; 0.905 ; 1.462 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; 1.434 ; 1.996 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; 1.206 ; 1.827 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; 1.434 ; 1.996 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; 1.054 ; 1.672 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; 1.054 ; 1.672 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; 0.993 ; 1.632 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 1.201 ; 1.854 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; 0.898 ; 1.537 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; 1.201 ; 1.854 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; 0.990 ; 1.614 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; 0.905 ; 1.530 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; 0.990 ; 1.614 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; 0.889 ; 1.518 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; 0.889 ; 1.518 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; 0.870 ; 1.510 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; 0.869 ; 1.485 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; 0.865 ; 1.484 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; 0.869 ; 1.485 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; 0.922 ; 1.561 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; 0.922 ; 1.561 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; 0.861 ; 1.502 ; Fall       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; In_vd_div_one        ; clk        ; -1.197 ; -1.831 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; -1.014 ; -1.596 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; -0.913 ; -1.546 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.063  ; -0.180 ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; -0.952 ; -1.560 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; -0.885 ; -1.467 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; -0.964 ; -1.541 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; -0.697 ; -1.261 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; -0.848 ; -1.416 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; -0.848 ; -1.465 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; -0.942 ; -1.543 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; -0.784 ; -1.362 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; -0.926 ; -1.544 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; -0.066 ; -0.287 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; -0.686 ; -1.243 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; -1.049 ; -1.588 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; -0.783 ; -1.354 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; -0.604 ; -1.167 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; -0.843 ; -1.411 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; -0.462 ; -1.020 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; -0.605 ; -1.192 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; -0.605 ; -1.192 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; -0.705 ; -1.303 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; -0.789 ; -1.357 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; -0.865 ; -1.494 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; -0.789 ; -1.357 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; -0.432 ; -0.990 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; -0.462 ; -1.017 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; -0.432 ; -0.990 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; -0.513 ; -1.081 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; -0.513 ; -1.081 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; -0.600 ; -1.158 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; -0.415 ; -0.966 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; -0.449 ; -1.006 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; -0.415 ; -0.966 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; -0.347 ; -0.895 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; -0.347 ; -0.895 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; -0.583 ; -1.158 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -0.878 ; -1.517 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; -0.878 ; -1.517 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; -1.189 ; -1.835 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; -0.696 ; -1.293 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; -0.696 ; -1.293 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; -0.898 ; -1.509 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; -0.536 ; -1.132 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; -0.797 ; -1.439 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; -0.536 ; -1.132 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; -0.705 ; -1.287 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; -0.732 ; -1.315 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; -0.705 ; -1.287 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; -0.981 ; -1.593 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; -0.987 ; -1.593 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; -0.981 ; -1.611 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; -0.711 ; -1.319 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; -0.754 ; -1.361 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; -0.711 ; -1.319 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; -0.436 ; -0.988 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; -0.923 ; -1.550 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; -0.436 ; -0.988 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; -0.293 ; -0.834 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; -0.417 ; -0.971 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; -0.293 ; -0.834 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; -0.404 ; -0.937 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; -0.404 ; -0.937 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; -0.434 ; -0.991 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; -0.479 ; -1.053 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; -0.479 ; -1.053 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; -0.617 ; -1.211 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; -0.751 ; -1.380 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; -0.810 ; -1.418 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; -0.751 ; -1.380 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -0.563 ; -1.176 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; -0.563 ; -1.176 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; -0.691 ; -1.317 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; -0.520 ; -1.107 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; -0.520 ; -1.107 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; -0.523 ; -1.128 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; -0.460 ; -1.057 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; -0.520 ; -1.111 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; -0.460 ; -1.057 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; -0.484 ; -1.083 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; -0.484 ; -1.083 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; -0.524 ; -1.115 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; -0.457 ; -1.073 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; -0.511 ; -1.106 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; -0.457 ; -1.073 ; Fall       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 4.423 ; 4.579 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 4.067 ; 4.116 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 3.946 ; 4.037 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 4.047 ; 4.173 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 3.637 ; 3.699 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 3.824 ; 3.904 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 5.699 ; 5.475 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 4.044 ; 3.979 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 3.493 ; 3.468 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 4.091 ; 4.062 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 3.820 ; 3.901 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 3.751 ; 3.770 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 4.117 ; 4.228 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 3.991 ; 4.093 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 3.635 ; 3.691 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 3.529 ; 3.561 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 3.528 ; 3.555 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 3.809 ; 3.853 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 3.684 ; 3.734 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 3.718 ; 3.737 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 3.467 ; 3.498 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 3.465 ; 3.497 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 3.467 ; 3.498 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 3.748 ; 3.803 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 3.449 ; 3.479 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 3.748 ; 3.803 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 3.600 ; 3.635 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 3.600 ; 3.635 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 3.565 ; 3.598 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 3.630 ; 3.672 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 3.453 ; 3.473 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 3.630 ; 3.672 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 3.903 ; 3.987 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 3.903 ; 3.987 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 3.880 ; 3.972 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 4.008 ; 4.117 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 4.008 ; 4.117 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 3.998 ; 4.104 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 3.919 ; 4.020 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 3.906 ; 4.001 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 3.919 ; 4.020 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 4.437 ; 4.498 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 4.437 ; 4.498 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 3.701 ; 3.771 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 4.046 ; 4.088 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 4.046 ; 4.088 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 3.844 ; 3.876 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 4.342 ; 4.524 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 3.857 ; 3.956 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 4.342 ; 4.524 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 4.270 ; 4.420 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 3.931 ; 3.976 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 3.811 ; 3.897 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 3.910 ; 4.030 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 3.515 ; 3.574 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 3.695 ; 3.771 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 5.517 ; 5.303 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 3.907 ; 3.844 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 3.377 ; 3.353 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 3.951 ; 3.925 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 3.690 ; 3.768 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 3.626 ; 3.643 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 3.976 ; 4.081 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 3.856 ; 3.953 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 3.513 ; 3.566 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 3.407 ; 3.437 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 3.408 ; 3.433 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 3.682 ; 3.723 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 3.563 ; 3.610 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 3.592 ; 3.609 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 3.351 ; 3.381 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 3.351 ; 3.381 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 3.353 ; 3.383 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 3.334 ; 3.363 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 3.334 ; 3.363 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 3.623 ; 3.675 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 3.447 ; 3.478 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 3.482 ; 3.515 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 3.447 ; 3.478 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 3.338 ; 3.356 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 3.338 ; 3.356 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 3.511 ; 3.551 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 3.747 ; 3.835 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 3.769 ; 3.848 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 3.747 ; 3.835 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 3.862 ; 3.964 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 3.872 ; 3.976 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 3.862 ; 3.964 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 3.773 ; 3.864 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 3.773 ; 3.864 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 3.786 ; 3.882 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 3.579 ; 3.645 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 4.304 ; 4.362 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 3.579 ; 3.645 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 3.715 ; 3.744 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 3.909 ; 3.948 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 3.715 ; 3.744 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 3.726 ; 3.820 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 3.726 ; 3.820 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 4.191 ; 4.365 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.969   ; 0.148 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -11.969   ; 0.148 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -3711.692 ; 0.0   ; 0.0      ; 0.0     ; -1251.92            ;
;  clk             ; -3711.692 ; 0.000 ; N/A      ; N/A     ; -1251.920           ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; In_vd_div_one        ; clk        ; 3.388 ; 3.843 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; 3.883 ; 4.314 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; 2.345 ; 2.911 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.477 ; 0.554 ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; 2.170 ; 2.650 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; 2.049 ; 2.498 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; 2.215 ; 2.667 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; 1.707 ; 2.118 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; 2.030 ; 2.476 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; 2.031 ; 2.512 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; 2.434 ; 2.856 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; 2.212 ; 2.588 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; 2.438 ; 2.869 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; 0.600 ; 0.597 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; 1.802 ; 2.232 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; 2.394 ; 2.776 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; 1.839 ; 2.262 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; 1.539 ; 1.951 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; 1.927 ; 2.338 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; 1.291 ; 1.715 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; 1.676 ; 2.137 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; 1.520 ; 1.985 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; 1.676 ; 2.137 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; 1.972 ; 2.480 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; 1.972 ; 2.480 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; 1.845 ; 2.283 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; 1.813 ; 2.265 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; 1.246 ; 1.662 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; 1.813 ; 2.265 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; 2.455 ; 2.924 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; 1.299 ; 1.738 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; 2.455 ; 2.924 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; 1.583 ; 2.019 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; 1.246 ; 1.664 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; 1.583 ; 2.019 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; 2.374 ; 2.889 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; 1.032 ; 1.455 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; 2.374 ; 2.889 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 2.568 ; 3.077 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; 1.997 ; 2.519 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; 2.568 ; 3.077 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; 2.075 ; 2.519 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; 1.669 ; 2.125 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; 2.075 ; 2.519 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; 1.846 ; 2.371 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; 1.846 ; 2.371 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; 1.415 ; 1.879 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; 1.741 ; 2.194 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; 1.741 ; 2.194 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; 1.707 ; 2.152 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; 2.239 ; 2.720 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; 2.224 ; 2.685 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; 2.239 ; 2.720 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; 1.770 ; 2.241 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; 1.770 ; 2.241 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; 1.694 ; 2.175 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; 2.667 ; 3.227 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; 2.667 ; 3.227 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; 1.944 ; 2.319 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; 2.173 ; 2.663 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; 2.173 ; 2.663 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; 1.920 ; 2.302 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; 1.637 ; 2.061 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; 1.471 ; 1.905 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; 1.637 ; 2.061 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; 2.589 ; 2.999 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; 2.199 ; 2.684 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; 2.589 ; 2.999 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; 1.916 ; 2.370 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; 1.916 ; 2.370 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; 1.750 ; 2.257 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; 2.649 ; 3.127 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; 2.157 ; 2.660 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; 2.649 ; 3.127 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; 2.326 ; 2.772 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; 2.131 ; 2.611 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; 2.326 ; 2.772 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; 2.149 ; 2.623 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; 2.149 ; 2.623 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; 2.125 ; 2.607 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; 2.072 ; 2.542 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; 2.064 ; 2.537 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; 2.072 ; 2.542 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; 2.180 ; 2.665 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; 2.180 ; 2.665 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; 2.035 ; 2.527 ; Fall       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; In_vd_div_one        ; clk        ; -1.197 ; -1.831 ; Rise       ; clk             ;
; In_vd_div_two        ; clk        ; -1.014 ; -1.596 ; Rise       ; clk             ;
; In_vd_mul_four       ; clk        ; -0.913 ; -1.546 ; Rise       ; clk             ;
; In_vd_mul_one        ; clk        ; 0.164  ; 0.097  ; Rise       ; clk             ;
; In_vd_mul_three      ; clk        ; -0.952 ; -1.560 ; Rise       ; clk             ;
; In_vd_mul_two        ; clk        ; -0.885 ; -1.467 ; Rise       ; clk             ;
; In_vd_sub_four       ; clk        ; -0.964 ; -1.541 ; Rise       ; clk             ;
; In_vd_sub_one        ; clk        ; -0.697 ; -1.261 ; Rise       ; clk             ;
; In_vd_sub_three      ; clk        ; -0.848 ; -1.416 ; Rise       ; clk             ;
; In_vd_sub_two        ; clk        ; -0.848 ; -1.465 ; Rise       ; clk             ;
; Out_rd_div_one       ; clk        ; -0.942 ; -1.543 ; Rise       ; clk             ;
; Out_rd_div_two       ; clk        ; -0.784 ; -1.362 ; Rise       ; clk             ;
; Out_rd_mul_four      ; clk        ; -0.926 ; -1.544 ; Rise       ; clk             ;
; Out_rd_mul_one       ; clk        ; -0.066 ; -0.111 ; Rise       ; clk             ;
; Out_rd_mul_three     ; clk        ; -0.686 ; -1.243 ; Rise       ; clk             ;
; Out_rd_mul_two       ; clk        ; -1.049 ; -1.588 ; Rise       ; clk             ;
; Out_rd_sub_four      ; clk        ; -0.783 ; -1.354 ; Rise       ; clk             ;
; Out_rd_sub_one       ; clk        ; -0.604 ; -1.167 ; Rise       ; clk             ;
; Out_rd_sub_three     ; clk        ; -0.843 ; -1.411 ; Rise       ; clk             ;
; Out_rd_sub_two       ; clk        ; -0.462 ; -1.007 ; Rise       ; clk             ;
; divisor_one[*]       ; clk        ; -0.605 ; -1.192 ; Rise       ; clk             ;
;  divisor_one[0]      ; clk        ; -0.605 ; -1.192 ; Rise       ; clk             ;
;  divisor_one[1]      ; clk        ; -0.705 ; -1.303 ; Rise       ; clk             ;
; divisor_two[*]       ; clk        ; -0.789 ; -1.357 ; Rise       ; clk             ;
;  divisor_two[0]      ; clk        ; -0.865 ; -1.494 ; Rise       ; clk             ;
;  divisor_two[1]      ; clk        ; -0.789 ; -1.357 ; Rise       ; clk             ;
; minuend_four[*]      ; clk        ; -0.432 ; -0.967 ; Rise       ; clk             ;
;  minuend_four[0]     ; clk        ; -0.462 ; -0.998 ; Rise       ; clk             ;
;  minuend_four[1]     ; clk        ; -0.432 ; -0.967 ; Rise       ; clk             ;
; minuend_one[*]       ; clk        ; -0.513 ; -1.064 ; Rise       ; clk             ;
;  minuend_one[0]      ; clk        ; -0.513 ; -1.064 ; Rise       ; clk             ;
;  minuend_one[1]      ; clk        ; -0.600 ; -1.158 ; Rise       ; clk             ;
; minuend_three[*]     ; clk        ; -0.415 ; -0.946 ; Rise       ; clk             ;
;  minuend_three[0]    ; clk        ; -0.449 ; -0.993 ; Rise       ; clk             ;
;  minuend_three[1]    ; clk        ; -0.415 ; -0.946 ; Rise       ; clk             ;
; minuend_two[*]       ; clk        ; -0.347 ; -0.813 ; Rise       ; clk             ;
;  minuend_two[0]      ; clk        ; -0.347 ; -0.813 ; Rise       ; clk             ;
;  minuend_two[1]      ; clk        ; -0.583 ; -1.158 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -0.878 ; -1.517 ; Rise       ; clk             ;
;  mul_four[0]         ; clk        ; -0.878 ; -1.517 ; Rise       ; clk             ;
;  mul_four[1]         ; clk        ; -1.189 ; -1.835 ; Rise       ; clk             ;
; mul_three[*]         ; clk        ; -0.696 ; -1.293 ; Rise       ; clk             ;
;  mul_three[0]        ; clk        ; -0.696 ; -1.293 ; Rise       ; clk             ;
;  mul_three[1]        ; clk        ; -0.898 ; -1.509 ; Rise       ; clk             ;
; numerator_one[*]     ; clk        ; -0.536 ; -1.132 ; Rise       ; clk             ;
;  numerator_one[0]    ; clk        ; -0.797 ; -1.439 ; Rise       ; clk             ;
;  numerator_one[1]    ; clk        ; -0.536 ; -1.132 ; Rise       ; clk             ;
; numerator_two[*]     ; clk        ; -0.705 ; -1.287 ; Rise       ; clk             ;
;  numerator_two[0]    ; clk        ; -0.732 ; -1.315 ; Rise       ; clk             ;
;  numerator_two[1]    ; clk        ; -0.705 ; -1.287 ; Rise       ; clk             ;
; operand_four[*]      ; clk        ; -0.981 ; -1.593 ; Rise       ; clk             ;
;  operand_four[0]     ; clk        ; -0.987 ; -1.593 ; Rise       ; clk             ;
;  operand_four[1]     ; clk        ; -0.981 ; -1.611 ; Rise       ; clk             ;
; operand_two[*]       ; clk        ; -0.711 ; -1.319 ; Rise       ; clk             ;
;  operand_two[0]      ; clk        ; -0.754 ; -1.361 ; Rise       ; clk             ;
;  operand_two[1]      ; clk        ; -0.711 ; -1.319 ; Rise       ; clk             ;
; subtrahend_four[*]   ; clk        ; -0.436 ; -0.980 ; Rise       ; clk             ;
;  subtrahend_four[0]  ; clk        ; -0.923 ; -1.550 ; Rise       ; clk             ;
;  subtrahend_four[1]  ; clk        ; -0.436 ; -0.980 ; Rise       ; clk             ;
; subtrahend_one[*]    ; clk        ; -0.293 ; -0.725 ; Rise       ; clk             ;
;  subtrahend_one[0]   ; clk        ; -0.417 ; -0.936 ; Rise       ; clk             ;
;  subtrahend_one[1]   ; clk        ; -0.293 ; -0.725 ; Rise       ; clk             ;
; subtrahend_three[*]  ; clk        ; -0.404 ; -0.902 ; Rise       ; clk             ;
;  subtrahend_three[0] ; clk        ; -0.404 ; -0.902 ; Rise       ; clk             ;
;  subtrahend_three[1] ; clk        ; -0.434 ; -0.972 ; Rise       ; clk             ;
; subtrahend_two[*]    ; clk        ; -0.479 ; -1.047 ; Rise       ; clk             ;
;  subtrahend_two[0]   ; clk        ; -0.479 ; -1.047 ; Rise       ; clk             ;
;  subtrahend_two[1]   ; clk        ; -0.617 ; -1.211 ; Rise       ; clk             ;
; x_value[*]           ; clk        ; -0.751 ; -1.380 ; Rise       ; clk             ;
;  x_value[0]          ; clk        ; -0.810 ; -1.418 ; Rise       ; clk             ;
;  x_value[1]          ; clk        ; -0.751 ; -1.380 ; Rise       ; clk             ;
; mul_four[*]          ; clk        ; -0.563 ; -1.176 ; Fall       ; clk             ;
;  mul_four[0]         ; clk        ; -0.563 ; -1.176 ; Fall       ; clk             ;
;  mul_four[1]         ; clk        ; -0.691 ; -1.317 ; Fall       ; clk             ;
; mul_three[*]         ; clk        ; -0.520 ; -1.107 ; Fall       ; clk             ;
;  mul_three[0]        ; clk        ; -0.520 ; -1.107 ; Fall       ; clk             ;
;  mul_three[1]        ; clk        ; -0.523 ; -1.128 ; Fall       ; clk             ;
; operand_four[*]      ; clk        ; -0.460 ; -1.057 ; Fall       ; clk             ;
;  operand_four[0]     ; clk        ; -0.520 ; -1.111 ; Fall       ; clk             ;
;  operand_four[1]     ; clk        ; -0.460 ; -1.057 ; Fall       ; clk             ;
; operand_two[*]       ; clk        ; -0.484 ; -1.083 ; Fall       ; clk             ;
;  operand_two[0]      ; clk        ; -0.484 ; -1.083 ; Fall       ; clk             ;
;  operand_two[1]      ; clk        ; -0.524 ; -1.115 ; Fall       ; clk             ;
; x_value[*]           ; clk        ; -0.457 ; -1.073 ; Fall       ; clk             ;
;  x_value[0]          ; clk        ; -0.511 ; -1.106 ; Fall       ; clk             ;
;  x_value[1]          ; clk        ; -0.457 ; -1.073 ; Fall       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 7.571 ; 7.553 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 6.847 ; 6.813 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 6.727 ; 6.699 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 6.887 ; 6.880 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 6.209 ; 6.155 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 6.518 ; 6.462 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 9.167 ; 9.134 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 6.748 ; 6.828 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 5.817 ; 5.899 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 6.820 ; 6.858 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 6.509 ; 6.468 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 6.306 ; 6.286 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 7.009 ; 6.989 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 6.798 ; 6.753 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 6.205 ; 6.142 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 6.052 ; 5.978 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 6.033 ; 5.954 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 6.534 ; 6.448 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 6.249 ; 6.180 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 6.358 ; 6.276 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 5.902 ; 5.825 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 5.902 ; 5.825 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 5.897 ; 5.820 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 6.403 ; 6.323 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 5.890 ; 5.813 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 6.403 ; 6.323 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 6.127 ; 6.041 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 6.127 ; 6.041 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 6.092 ; 6.000 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 6.161 ; 6.085 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 5.870 ; 5.804 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 6.161 ; 6.085 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 6.662 ; 6.632 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 6.662 ; 6.632 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 6.581 ; 6.575 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 6.822 ; 6.786 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 6.822 ; 6.786 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 6.806 ; 6.766 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 6.718 ; 6.671 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 6.687 ; 6.641 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 6.718 ; 6.671 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 7.371 ; 7.350 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 7.371 ; 7.350 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 6.291 ; 6.251 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 6.807 ; 6.766 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 6.807 ; 6.766 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 6.430 ; 6.430 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 7.368 ; 7.448 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 6.577 ; 6.559 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 7.368 ; 7.448 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; In_rd_div_one     ; clk        ; 4.270 ; 4.420 ; Rise       ; clk             ;
; In_rd_div_two     ; clk        ; 3.931 ; 3.976 ; Rise       ; clk             ;
; In_rd_mul_four    ; clk        ; 3.811 ; 3.897 ; Rise       ; clk             ;
; In_rd_mul_one     ; clk        ; 3.910 ; 4.030 ; Rise       ; clk             ;
; In_rd_mul_three   ; clk        ; 3.515 ; 3.574 ; Rise       ; clk             ;
; In_rd_mul_two     ; clk        ; 3.695 ; 3.771 ; Rise       ; clk             ;
; In_rd_sub_four    ; clk        ; 5.517 ; 5.303 ; Rise       ; clk             ;
; In_rd_sub_one     ; clk        ; 3.907 ; 3.844 ; Rise       ; clk             ;
; In_rd_sub_three   ; clk        ; 3.377 ; 3.353 ; Rise       ; clk             ;
; In_rd_sub_two     ; clk        ; 3.951 ; 3.925 ; Rise       ; clk             ;
; Out_vd_div_one    ; clk        ; 3.690 ; 3.768 ; Rise       ; clk             ;
; Out_vd_div_two    ; clk        ; 3.626 ; 3.643 ; Rise       ; clk             ;
; Out_vd_mul_four   ; clk        ; 3.976 ; 4.081 ; Rise       ; clk             ;
; Out_vd_mul_one    ; clk        ; 3.856 ; 3.953 ; Rise       ; clk             ;
; Out_vd_mul_three  ; clk        ; 3.513 ; 3.566 ; Rise       ; clk             ;
; Out_vd_mul_two    ; clk        ; 3.407 ; 3.437 ; Rise       ; clk             ;
; Out_vd_sub_four   ; clk        ; 3.408 ; 3.433 ; Rise       ; clk             ;
; Out_vd_sub_one    ; clk        ; 3.682 ; 3.723 ; Rise       ; clk             ;
; Out_vd_sub_three  ; clk        ; 3.563 ; 3.610 ; Rise       ; clk             ;
; Out_vd_sub_two    ; clk        ; 3.592 ; 3.609 ; Rise       ; clk             ;
; diff_four[*]      ; clk        ; 3.351 ; 3.381 ; Rise       ; clk             ;
;  diff_four[0]     ; clk        ; 3.351 ; 3.381 ; Rise       ; clk             ;
;  diff_four[1]     ; clk        ; 3.353 ; 3.383 ; Rise       ; clk             ;
; diff_one[*]       ; clk        ; 3.334 ; 3.363 ; Rise       ; clk             ;
;  diff_one[0]      ; clk        ; 3.334 ; 3.363 ; Rise       ; clk             ;
;  diff_one[1]      ; clk        ; 3.623 ; 3.675 ; Rise       ; clk             ;
; diff_three[*]     ; clk        ; 3.447 ; 3.478 ; Rise       ; clk             ;
;  diff_three[0]    ; clk        ; 3.482 ; 3.515 ; Rise       ; clk             ;
;  diff_three[1]    ; clk        ; 3.447 ; 3.478 ; Rise       ; clk             ;
; diff_two[*]       ; clk        ; 3.338 ; 3.356 ; Rise       ; clk             ;
;  diff_two[0]      ; clk        ; 3.338 ; 3.356 ; Rise       ; clk             ;
;  diff_two[1]      ; clk        ; 3.511 ; 3.551 ; Rise       ; clk             ;
; product_four[*]   ; clk        ; 3.747 ; 3.835 ; Rise       ; clk             ;
;  product_four[0]  ; clk        ; 3.769 ; 3.848 ; Rise       ; clk             ;
;  product_four[1]  ; clk        ; 3.747 ; 3.835 ; Rise       ; clk             ;
; product_one[*]    ; clk        ; 3.862 ; 3.964 ; Rise       ; clk             ;
;  product_one[0]   ; clk        ; 3.872 ; 3.976 ; Rise       ; clk             ;
;  product_one[1]   ; clk        ; 3.862 ; 3.964 ; Rise       ; clk             ;
; product_three[*]  ; clk        ; 3.773 ; 3.864 ; Rise       ; clk             ;
;  product_three[0] ; clk        ; 3.773 ; 3.864 ; Rise       ; clk             ;
;  product_three[1] ; clk        ; 3.786 ; 3.882 ; Rise       ; clk             ;
; product_two[*]    ; clk        ; 3.579 ; 3.645 ; Rise       ; clk             ;
;  product_two[0]   ; clk        ; 4.304 ; 4.362 ; Rise       ; clk             ;
;  product_two[1]   ; clk        ; 3.579 ; 3.645 ; Rise       ; clk             ;
; quotient_one[*]   ; clk        ; 3.715 ; 3.744 ; Rise       ; clk             ;
;  quotient_one[0]  ; clk        ; 3.909 ; 3.948 ; Rise       ; clk             ;
;  quotient_one[1]  ; clk        ; 3.715 ; 3.744 ; Rise       ; clk             ;
; quotient_two[*]   ; clk        ; 3.726 ; 3.820 ; Rise       ; clk             ;
;  quotient_two[0]  ; clk        ; 3.726 ; 3.820 ; Rise       ; clk             ;
;  quotient_two[1]  ; clk        ; 4.191 ; 4.365 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; product_one[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_one[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_two[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_two[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_one[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_one[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient_one[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient_one[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_two[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_two[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_three[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_three[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_three[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_three[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_four[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product_four[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient_two[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient_two[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_four[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; diff_four[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_mul_one    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_mul_one   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_sub_one    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_sub_one   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_mul_two    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_mul_two   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_div_one    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_div_one   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_sub_two    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_sub_two   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_mul_three  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_mul_three ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_sub_three  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_sub_three ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_mul_four   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_mul_four  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_div_two    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_div_two   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; In_rd_sub_four   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Out_vd_sub_four  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_mul_one       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_mul_one      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_sub_one       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_sub_one      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_mul_two       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_mul_two      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_div_one       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_div_one      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_sub_two       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_sub_two      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_mul_three     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_mul_three    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_sub_three     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_sub_three    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_mul_four      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_mul_four     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_div_two       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_div_two      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; In_vd_sub_four      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Out_rd_sub_four     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_value[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x_value[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand_two[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand_two[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_one[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_one[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_one[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_two[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_two[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_two[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mul_three[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mul_three[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_three[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_three[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_three[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mul_four[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mul_four[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand_four[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand_four[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_four[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_four[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; subtrahend_four[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_one[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor_one[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor_one[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_two[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_three[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor_two[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor_two[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minuend_four[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numerator_one[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numerator_one[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numerator_two[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; numerator_two[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product_one[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; product_one[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; product_two[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; product_two[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; diff_one[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; diff_one[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quotient_one[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; quotient_one[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; diff_two[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; diff_two[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; product_three[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; product_three[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; diff_three[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; diff_three[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; product_four[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; product_four[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; quotient_two[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; quotient_two[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; diff_four[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; diff_four[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; In_rd_div_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Out_vd_div_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_mul_three  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_three ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_three  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_three ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_four   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; Out_vd_mul_four  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_div_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Out_vd_div_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_four   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; Out_vd_sub_four  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product_one[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; product_one[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; product_two[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; product_two[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; diff_one[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; diff_one[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quotient_one[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; quotient_one[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; diff_two[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; diff_two[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; product_three[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; product_three[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; diff_three[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; diff_three[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; product_four[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; product_four[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; quotient_two[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; quotient_two[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; diff_four[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; diff_four[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_div_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Out_vd_div_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_mul_three  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_three ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_three  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_three ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_four   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; Out_vd_mul_four  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_div_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Out_vd_div_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_four   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; Out_vd_sub_four  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product_one[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; product_one[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; product_two[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; product_two[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; diff_one[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; diff_one[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quotient_one[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; quotient_one[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; diff_two[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; diff_two[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; product_three[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; product_three[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; diff_three[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; diff_three[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; product_four[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; product_four[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; quotient_two[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; quotient_two[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; diff_four[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; diff_four[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_div_one    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Out_vd_div_one   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_mul_three  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Out_vd_mul_three ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_three  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Out_vd_sub_three ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; In_rd_mul_four   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; Out_vd_mul_four  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; In_rd_div_two    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Out_vd_div_two   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; In_rd_sub_four   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; Out_vd_sub_four  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 54546607 ; 128      ; 1408     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 54546607 ; 128      ; 1408     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 54    ; 54   ;
; Unconstrained Input Port Paths  ; 176   ; 176  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed Sep 16 17:27:16 2015
Info: Command: quartus_sta Newton_method -c Newton_method
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Newton_method.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.969     -3711.692 clk 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.300         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1251.920 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.647
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.647     -3246.088 clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1251.920 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.107     -1665.715 clk 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.148         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1200.007 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 425 megabytes
    Info: Processing ended: Wed Sep 16 17:27:23 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


