{
  "file_types": {
    "XML": ["sim1", "package", "cpu"],
    "C++": ["as"],
    "Verilog": ["v"]
  }
}
