# 과목명: 시스템 반도체 설계
## 언어: Verilog
## TOOL
* Vivado
* VS code
* FPGA: Basys3(DIGILENT)

## PROJECT
* UART로 제어하는 다기능 디지털 시계 설계
* 목표: 전체 구조 모듈화
