Metastabilitet (mister data - hverken høj eller lav)
Data coherency (valide data)

Dualport memory
Push synkronizer - siger jeg er klar (igennem dobbelt buffer) og 
	data læst (igennem dobbelt buffer)

Gated clock er NOGO! Den siger "enable"

PLL'er til clocks afhængige af hinanden


Optimering:

Speed:
	- Throughput (nye bits/sec)
		Pipelining øger throughput, men også area
	- Latency (tid fra input til output)
		(don't)Pipelining med færre registre - gør fmax større og latency større
		Vigtigt for 2-way streaming.
		Reducer logiken
	- Timing (højeste frekvens systemet kan køre med)
		
	Flatten Struture:
		- Man må ikke øje area eller latency
			Lav case i stedet for if/else

	Register Balance
		- combinatorisk skal være lige lange i tid (Se RTL-viewer)
		
	Path Re-Ordering
	- Forøj ikke latency eller area
		Løses med færre gates
		
		
Verilog - nyt sprog og meget nemt

Area reducering:
	- Reducer LE'er:
		Roll-up pipeline
			Cycler genbruger ...
		Control Based Logic Sharing
			Brug samme hardware
		Resource sharing
			Genbrug nogle blocke til, at gøre, hvad ellers gøres dobbelt
		Reset strategi
			Asynkron har ikke noget med rising edge at gøre
				Laver en lang RTL-viwer
				MÅ IKKE BRUGES TIL RESET AF RAM!!
			Synkron har
				Laver en enkelt RTL-viewer
		Brug memory block
			Undgå store arrays
		Brug den rigtige kodestil
		
	- Brug synkron design