## Seminar - ML + SoC 
### Based on the training "From Algorithm to Hardware: Machine Learning in Embedded Systems"

##### San Luis, Argentina - 2025

-------


# Integraci√≥n con hlsml



## 1. Introducci√≥n

Una vez que se genera el modelo estudiante, el siguiente paso es generar el IP core para integrarlo en el dise√±o de hardware final. Para ello, se emplea **hls4ml** como un puente entre el modelo generado y la herramienta HLS, como se puede observar en la siguiente figura.

![hls4ml integration](img/hls4ml_integration.png)


# 2. Interacci√≥n con hls4ml

El objetivo principal de esta etapa es generar el IP core para la fase de inferencia. Los pasos generales son los siguientes:

1. Agregar la ruta a la herramienta Vitis HLS. 
2. Cargar el modelo estudiante preentrenado.
3. Definir las configuraciones para la biblioteca hls4ml.
4. Convertir el modelo de Keras en un proyecto HLS. 
5. Compilar y construir el proyecto HLS. 
6. Exportar el IP core. 


# 3. HLS simulaci√≥n, s√≠ntesis e implementaci√≥n

> üî¥ En esta parte del laboratorio, la carpeta que se utilizar√° fue creada en el laboratorio anterior mediante el Jupyter Notebook, y su ruta es **hands-on/hls4ml/**.

La verificaci√≥n de la funcionalidad del bloque IP se realiza utilizando la herramienta Vitis HLS. Para lograr esto, es necesario realizar varios cambios en los archivos fuente **.c** generados para agregar las interfaces correspondientes y probar el bloque IP. Por lo tanto, se deben seguir los siguientes pasos:

1. Abre **Vitis HLS**.

2. Realiza las siguientes configuraciones en el proyecto:
    
    - En el men√∫, ve a **Project -> Project Settings** y haz clic en **Synthesis**. 

    - En la secci√≥n **Synthesis settings**, cambia el nombre de la top function a **inference**.
    
    >**Nota**:  La **top function** act√∫a como el punto de entrada del dise√±o en Vitis HLS, vinculando todos los puertos de entrada y salida del m√≥dulo de hardware. Es responsable de configurar los valores de entrada necesarios y activar el m√≥dulo de hardware. Una vez finalizado el c√°lculo, la _top function_ recopila los valores de salida y los devuelve a la aplicaci√≥n de software.

    - En la secci√≥n **Synthesis C/C++ Source files, dentro de la tabla, haz clic en la entrada myproject.cpp y luego en Edit CFLAGS. Sustituye el texto por: **-std=c++14**.
    
    - Clic **OK**. 

    La configuraci√≥n deber√≠a verse como en la siguiente imagen.

    ![HLS project settings](img/prjSettings.png){width=70%}

3. Verifica las siguientes configuraciones relacionadas con la soluci√≥n:. 

    - En el men√∫, ve a **Solution -> Solution Settings** y haz clic en **Synthesis**.
    - Configura el **Clock** en **12**, con un valor de incertidumbre de **12.5%**. El clock va a estar configurado para una frecuencia de 80 MHz.
    - Selecciona la parte correspondiente: **xc7z020clg484-1**.
    - Deja el **Flow Target** como **Vivado IP Flow Target**.
    - Haz clic en **OK**.

    La configuraci√≥n deber√≠a verse como en la siguiente imagen.

    ![HLS solution settings](img/solSettings.png){width=70%}

üî¥ En los siguientes pasos, **se deben agregar o reemplazar varias partes del c√≥digo**. 


4. En este paso, se reemplazar√°n varias partes del archivo **myproject.cpp** dentro de Vitis HLS. **Las im√°genes a continuaci√≥n te ayudar√°n a identificar las diferentes partes del c√≥digo y el lugar donde deben agregarse**.

    Para crear un proyecto HLS utilizando hls4ml con directivas de interfaz espec√≠ficas, especialmente cuando se trabaja con interfaces _AXI stream_, es necesario modificar la **top level function** y especificar los pragmas de interfaz para los puertos de entrada y salida. Esto requiere el uso de una estructura espec√≠fica para el flujo de datos, dependiendo de la herramienta HLS (en Vitis HLS, se usa _hls::stream_).
    
    En este proyecto:

    - El puerto de entrada utilizar√° una interfaz **AXI stream**.
   - Para los puertos de control, se implementar√° el protocolo **ap_ctrl_hs**.
    - El puerto de salida utilizar√° la interfaz **ap_vld**.
    <!-- - Para los puertos de control, se implementar√° el protocolo **s_axilite**. -->

    **ap_ctrl_hs**: Agrega se√±ales de control tipo handshake al bloque HLS. 
    - ap_start ‚Äì Se√±al para iniciar la operaci√≥n.
    - ap_done ‚Äì Se√±al que indica que la operaci√≥n ha terminado.
    - ap_ready ‚Äì Se√±al que indica que el bloque est√° listo para recibir otro ap_start.
    - ap_idle ‚Äì Se√±al que indica que el bloque est√° inactivo.

    **ap_vld**: Por cada se√±al marcada con _ap_vld_, Vitis HLS genera dos se√±ales:
    - dato: el valor normal del puerto .
    - dato_ap_vld: una se√±al booleana que toma el valor de 1 cuando dato es v√°lido.
    
    Copia el siguiente c√≥digo:
    
    ```c
    void inference(
		hls::stream<axis_int_t>& input,
		int *result
    ) {

        //#pragma HLS INTERFACE mode=s_axilite port=return
        #pragma HLS INTERFACE mode=ap_ctrl_hs port=return
        #pragma HLS INTERFACE axis register both port=input
        #pragma HLS INTERFACE ap_vld port=result register
        // #pragma HLS PIPELINE
    
    ```
    
    Reemplazando las partes seleccionadas en el archivo **myproject.cpp**.

    ![alt text](img/HLS_change1.png)

5. Archivo **myproject_test.cpp** (test bench)

- Ve a la carpeta **src_hls** (direcci√≥n relativa dentro del repositorio). 
- Copia el archivo **myproject_test.cpp** en la carpeta **hls4ml/**, la cual fue generada en el laboratorio 3. 
- Esto reemplazar√° el archivo precedente.

6. Archivo **myproject.h**

- Ve a la carpeta **src_hls** (direcci√≥n relativa dentro del repositorio)..
- Copia el archivo **myproject.h** en la carpeta: **hls4ml/myproject_prj/firmware**.
- Esto reemplazar√° el archivo precedente.


7. En Vitis HLS, en el panel **Explorer**, abre el archivo **Source -> myproject.cpp**. 


    üî¥ Agrega el siguiente c√≥digo en  **myproject.cpp**. Este cambio permitir√° desempaquetar el flujo de entrada (input stream) en un vector para que pueda ser utilizado por el algoritmo.

    ```c
	input_t fc1_input_input[N_INPUT_1_1];
    result_t layer13_out[N_LAYER_11];

    axis_int_t val;

    for(int h=0; h<N_INPUT_1_1; h++){

    #pragma HLS PIPELINE

    			// Read and cache value
    			val = input.read();
    			fc1_input_input[h] = val.data/255;

    		}	
    ```

    El c√≥digo anterior debe colocarse despu√©s de la l√≠nea **#endif** (l√≠nea n√∫mero 32) en el archivo **myproject.cpp**.

    ![alt text](img/HLS_change2.png)

    üî¥ El siguiente c√≥digo permite generar la salida con los resultados de la clasificai√≥n. **Esta manera es v√°lida solo si est√° usando el modelo generado en el demo de MNIST QAP. De lo contrario, debe UTILIZAR y ADAPTAR la segunda opci√≥n**

     ```c
        // Opci√≥n 1
            if(layer12_out[1] < 0){
                *result = 1;
            } else{
                *result = 9;
            }

    ```

    ```c
        // Opci√≥n 2
            if(layer13_out[0] > 0.5){
            // result tiene el valor de la clase (del tipo int) que desea mostrar por la terminal.
                *result = 1;
            } else{
                *result = 2;
            }

    ```
    
    Agrega el c√≥digo anterior antes de **\}** (√∫ltima l√≠nea) en el archivo **myproject.cpp**.

    ![alt text](img/HLS_change3.png)

Una vez que se completen las modificaciones del c√≥digo, es momento de analizar c√≥mo se comporta el bloque IP cuando se utilizan imagenes de MNIST como entradas.

8. Ve al panel de **Flow Navigator** (en la esquina inferior izquierda). Bajo **C SIMULATION**, haz clic en **Run C Simulation**.

    ![Flow Navigator HLS](img/flowNavigator_hls.png)


9. Aparecer√° una ventana *C Simulation Dialog*. Haz clic en **OK**. La simulaci√≥n comenzar√°. Espera los resultados.

    ![C Simulation Dialog](img/popUp_simulation.png)


10. Despu√©s de la simulaci√≥n, en el panel de Flow Navigator, bajo **C SYNTHESIS**, haz clic en **Run C Synthesis**. Aparecer√° una ventana emergente con configuraciones para la soluci√≥n activa, mostrando los valores para el reloj, la parte del FPGA y el objetivo de flujo.
Deja estas configuraciones tal como est√°n y haz clic en el bot√≥n **OK**. Espera el informe de s√≠ntesis.

    ![Synthesis Dialog](img/popUp_synth.png)


11. El paso final es generar el bloque IP. En el panel **Flow Nvigator** (en la esquina inferior izquierda), bajo **IMPLEMENTATION**, haz clic en **Export RTL**. En la opci√≥n _Display Name_, agrega el nombre **inference**. Haz clic en el bot√≥n **OK**. Espera hasta que se complete el proceso de exportaci√≥n.

    ![Implementation Dialog](img/popUp_impl.png)

Con el bloque IP generado, es momento de probar el proceso de inferencia en la plataforma SoC.





