
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/spi_device/rtl/spi_device_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module spi_device_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  14: </pre>
<pre style="margin:0; padding:0 ">  15:   // Output port for window</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   output tlul_pkg::tl_h2d_t tl_win_o  [1],</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   input  tlul_pkg::tl_d2h_t tl_win_i  [1],</pre>
<pre style="margin:0; padding:0 ">  18: </pre>
<pre style="margin:0; padding:0 ">  19:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   output spi_device_reg_pkg::spi_device_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input  spi_device_reg_pkg::spi_device_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  22: </pre>
<pre style="margin:0; padding:0 ">  23:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  25: );</pre>
<pre style="margin:0; padding:0 ">  26: </pre>
<pre style="margin:0; padding:0 ">  27:   import spi_device_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  28: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   localparam int AW = 12;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  32: </pre>
<pre style="margin:0; padding:0 ">  33:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  41: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_pkg::tl_h2d_t tl_socket_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   tlul_pkg::tl_d2h_t tl_socket_d2h [2];</pre>
<pre style="margin:0; padding:0 ">  51: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   logic [1:0] reg_steer;</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="margin:0; padding:0 ">  54:   // socket_1n connection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:   assign tl_reg_h2d = tl_socket_h2d[1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:   assign tl_socket_d2h[1] = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  57: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   assign tl_win_o[0] = tl_socket_h2d[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:   assign tl_socket_d2h[0] = tl_win_i[0];</pre>
<pre style="margin:0; padding:0 ">  60: </pre>
<pre style="margin:0; padding:0 ">  61:   // Create Socket_1n</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:   tlul_socket_1n #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .N          (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .HReqPass   (1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .HRspPass   (1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:     .DReqPass   ({2{1'b1}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:     .DRspPass   ({2{1'b1}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:     .HReqDepth  (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:     .HRspDepth  (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:     .DReqDepth  ({2{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:     .DRspDepth  ({2{4'h0}})</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   ) u_socket (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:     .tl_h_i (tl_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:     .tl_h_o (tl_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:     .tl_d_o (tl_socket_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:     .tl_d_i (tl_socket_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:     .dev_select (reg_steer)</pre>
<pre style="margin:0; padding:0 ">  80:   );</pre>
<pre style="margin:0; padding:0 ">  81: </pre>
<pre style="margin:0; padding:0 ">  82:   // Create steering logic</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:     reg_steer = 1;       // Default set to register</pre>
<pre style="margin:0; padding:0 ">  85: </pre>
<pre style="margin:0; padding:0 ">  86:     // TODO: Can below codes be unique case () inside ?</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:     if (tl_i.a_address[AW-1:0] >= 2048) begin</pre>
<pre style="margin:0; padding:0 ">  88:       // Exceed or meet the address range. Removed the comparison of limit addr 'h 1000</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:       reg_steer = 0;</pre>
<pre style="margin:0; padding:0 ">  90:     end</pre>
<pre style="margin:0; padding:0 ">  91:   end</pre>
<pre style="margin:0; padding:0 ">  92: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  99: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 "> 102: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 "> 110:   );</pre>
<pre style="margin:0; padding:0 "> 111: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 "> 114: </pre>
<pre style="margin:0; padding:0 "> 115:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 "> 116:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 "> 117:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic intr_state_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic intr_state_rxf_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic intr_state_rxf_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic intr_state_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic intr_state_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic intr_state_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic intr_state_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic intr_state_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic intr_state_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic intr_state_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic intr_state_rxerr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic intr_state_rxerr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic intr_state_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic intr_state_rxoverflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic intr_state_rxoverflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic intr_state_txunderflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   logic intr_state_txunderflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   logic intr_state_txunderflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   logic intr_enable_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic intr_enable_rxf_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   logic intr_enable_rxf_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   logic intr_enable_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   logic intr_enable_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   logic intr_enable_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   logic intr_enable_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   logic intr_enable_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   logic intr_enable_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:   logic intr_enable_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   logic intr_enable_rxerr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   logic intr_enable_rxerr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   logic intr_enable_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:   logic intr_enable_rxoverflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   logic intr_enable_rxoverflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   logic intr_enable_txunderflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   logic intr_enable_txunderflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:   logic intr_enable_txunderflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   logic intr_test_rxf_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   logic intr_test_rxf_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   logic intr_test_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   logic intr_test_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   logic intr_test_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   logic intr_test_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   logic intr_test_rxerr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   logic intr_test_rxerr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   logic intr_test_rxoverflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   logic intr_test_rxoverflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   logic intr_test_txunderflow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   logic intr_test_txunderflow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:   logic control_abort_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   logic control_abort_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   logic control_abort_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:   logic [1:0] control_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   logic [1:0] control_mode_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:   logic control_mode_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   logic control_rst_txfifo_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   logic control_rst_txfifo_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:   logic control_rst_txfifo_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   logic control_rst_rxfifo_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:   logic control_rst_rxfifo_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   logic control_rst_rxfifo_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   logic cfg_cpol_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   logic cfg_cpol_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:   logic cfg_cpol_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:   logic cfg_cpha_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:   logic cfg_cpha_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:   logic cfg_cpha_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   logic cfg_tx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   logic cfg_tx_order_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   logic cfg_tx_order_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   logic cfg_rx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   logic cfg_rx_order_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   logic cfg_rx_order_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   logic [7:0] cfg_timer_v_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   logic [7:0] cfg_timer_v_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   logic cfg_timer_v_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   logic [15:0] fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   logic [15:0] fifo_level_rxlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   logic fifo_level_rxlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   logic [15:0] fifo_level_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   logic [15:0] fifo_level_txlvl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:   logic fifo_level_txlvl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   logic [7:0] async_fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   logic async_fifo_level_rxlvl_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   logic [7:0] async_fifo_level_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   logic async_fifo_level_txlvl_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   logic status_rxf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   logic status_rxf_full_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   logic status_rxf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:   logic status_rxf_empty_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   logic status_txf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   logic status_txf_full_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:   logic status_txf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   logic status_txf_empty_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   logic status_abort_done_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   logic status_abort_done_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   logic status_csb_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   logic status_csb_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   logic [15:0] rxf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   logic [15:0] rxf_ptr_rptr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic rxf_ptr_rptr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic [15:0] rxf_ptr_wptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   logic [15:0] txf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   logic [15:0] txf_ptr_wptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   logic [15:0] txf_ptr_wptr_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   logic txf_ptr_wptr_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   logic [15:0] rxf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:   logic [15:0] rxf_addr_base_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   logic rxf_addr_base_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   logic [15:0] rxf_addr_limit_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:   logic [15:0] rxf_addr_limit_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   logic rxf_addr_limit_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   logic [15:0] txf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   logic [15:0] txf_addr_base_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   logic txf_addr_base_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   logic [15:0] txf_addr_limit_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   logic [15:0] txf_addr_limit_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   logic txf_addr_limit_we;</pre>
<pre style="margin:0; padding:0 "> 235: </pre>
<pre style="margin:0; padding:0 "> 236:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 237:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 238: </pre>
<pre style="margin:0; padding:0 "> 239:   //   F[rxf]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:   ) u_intr_state_rxf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 247: </pre>
<pre style="margin:0; padding:0 "> 248:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:     .we     (intr_state_rxf_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     .wd     (intr_state_rxf_wd),</pre>
<pre style="margin:0; padding:0 "> 251: </pre>
<pre style="margin:0; padding:0 "> 252:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .de     (hw2reg.intr_state.rxf.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .d      (hw2reg.intr_state.rxf.d ),</pre>
<pre style="margin:0; padding:0 "> 255: </pre>
<pre style="margin:0; padding:0 "> 256:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .q      (reg2hw.intr_state.rxf.q ),</pre>
<pre style="margin:0; padding:0 "> 259: </pre>
<pre style="margin:0; padding:0 "> 260:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:     .qs     (intr_state_rxf_qs)</pre>
<pre style="margin:0; padding:0 "> 262:   );</pre>
<pre style="margin:0; padding:0 "> 263: </pre>
<pre style="margin:0; padding:0 "> 264: </pre>
<pre style="margin:0; padding:0 "> 265:   //   F[rxlvl]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:   ) u_intr_state_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 273: </pre>
<pre style="margin:0; padding:0 "> 274:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .we     (intr_state_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .wd     (intr_state_rxlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="margin:0; padding:0 "> 278:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .de     (hw2reg.intr_state.rxlvl.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .d      (hw2reg.intr_state.rxlvl.d ),</pre>
<pre style="margin:0; padding:0 "> 281: </pre>
<pre style="margin:0; padding:0 "> 282:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .q      (reg2hw.intr_state.rxlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 285: </pre>
<pre style="margin:0; padding:0 "> 286:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .qs     (intr_state_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 288:   );</pre>
<pre style="margin:0; padding:0 "> 289: </pre>
<pre style="margin:0; padding:0 "> 290: </pre>
<pre style="margin:0; padding:0 "> 291:   //   F[txlvl]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:   ) u_intr_state_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 299: </pre>
<pre style="margin:0; padding:0 "> 300:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .we     (intr_state_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .wd     (intr_state_txlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 303: </pre>
<pre style="margin:0; padding:0 "> 304:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .de     (hw2reg.intr_state.txlvl.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .d      (hw2reg.intr_state.txlvl.d ),</pre>
<pre style="margin:0; padding:0 "> 307: </pre>
<pre style="margin:0; padding:0 "> 308:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .q      (reg2hw.intr_state.txlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 311: </pre>
<pre style="margin:0; padding:0 "> 312:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:     .qs     (intr_state_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 314:   );</pre>
<pre style="margin:0; padding:0 "> 315: </pre>
<pre style="margin:0; padding:0 "> 316: </pre>
<pre style="margin:0; padding:0 "> 317:   //   F[rxerr]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:   ) u_intr_state_rxerr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 325: </pre>
<pre style="margin:0; padding:0 "> 326:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:     .we     (intr_state_rxerr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:     .wd     (intr_state_rxerr_wd),</pre>
<pre style="margin:0; padding:0 "> 329: </pre>
<pre style="margin:0; padding:0 "> 330:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:     .de     (hw2reg.intr_state.rxerr.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .d      (hw2reg.intr_state.rxerr.d ),</pre>
<pre style="margin:0; padding:0 "> 333: </pre>
<pre style="margin:0; padding:0 "> 334:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .q      (reg2hw.intr_state.rxerr.q ),</pre>
<pre style="margin:0; padding:0 "> 337: </pre>
<pre style="margin:0; padding:0 "> 338:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .qs     (intr_state_rxerr_qs)</pre>
<pre style="margin:0; padding:0 "> 340:   );</pre>
<pre style="margin:0; padding:0 "> 341: </pre>
<pre style="margin:0; padding:0 "> 342: </pre>
<pre style="margin:0; padding:0 "> 343:   //   F[rxoverflow]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:   ) u_intr_state_rxoverflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 351: </pre>
<pre style="margin:0; padding:0 "> 352:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .we     (intr_state_rxoverflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .wd     (intr_state_rxoverflow_wd),</pre>
<pre style="margin:0; padding:0 "> 355: </pre>
<pre style="margin:0; padding:0 "> 356:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .de     (hw2reg.intr_state.rxoverflow.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:     .d      (hw2reg.intr_state.rxoverflow.d ),</pre>
<pre style="margin:0; padding:0 "> 359: </pre>
<pre style="margin:0; padding:0 "> 360:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .q      (reg2hw.intr_state.rxoverflow.q ),</pre>
<pre style="margin:0; padding:0 "> 363: </pre>
<pre style="margin:0; padding:0 "> 364:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .qs     (intr_state_rxoverflow_qs)</pre>
<pre style="margin:0; padding:0 "> 366:   );</pre>
<pre style="margin:0; padding:0 "> 367: </pre>
<pre style="margin:0; padding:0 "> 368: </pre>
<pre style="margin:0; padding:0 "> 369:   //   F[txunderflow]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   ) u_intr_state_txunderflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 377: </pre>
<pre style="margin:0; padding:0 "> 378:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .we     (intr_state_txunderflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     .wd     (intr_state_txunderflow_wd),</pre>
<pre style="margin:0; padding:0 "> 381: </pre>
<pre style="margin:0; padding:0 "> 382:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .de     (hw2reg.intr_state.txunderflow.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .d      (hw2reg.intr_state.txunderflow.d ),</pre>
<pre style="margin:0; padding:0 "> 385: </pre>
<pre style="margin:0; padding:0 "> 386:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     .q      (reg2hw.intr_state.txunderflow.q ),</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="margin:0; padding:0 "> 390:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     .qs     (intr_state_txunderflow_qs)</pre>
<pre style="margin:0; padding:0 "> 392:   );</pre>
<pre style="margin:0; padding:0 "> 393: </pre>
<pre style="margin:0; padding:0 "> 394: </pre>
<pre style="margin:0; padding:0 "> 395:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 396: </pre>
<pre style="margin:0; padding:0 "> 397:   //   F[rxf]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:   ) u_intr_enable_rxf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 405: </pre>
<pre style="margin:0; padding:0 "> 406:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     .we     (intr_enable_rxf_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:     .wd     (intr_enable_rxf_wd),</pre>
<pre style="margin:0; padding:0 "> 409: </pre>
<pre style="margin:0; padding:0 "> 410:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 413: </pre>
<pre style="margin:0; padding:0 "> 414:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:     .q      (reg2hw.intr_enable.rxf.q ),</pre>
<pre style="margin:0; padding:0 "> 417: </pre>
<pre style="margin:0; padding:0 "> 418:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:     .qs     (intr_enable_rxf_qs)</pre>
<pre style="margin:0; padding:0 "> 420:   );</pre>
<pre style="margin:0; padding:0 "> 421: </pre>
<pre style="margin:0; padding:0 "> 422: </pre>
<pre style="margin:0; padding:0 "> 423:   //   F[rxlvl]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:   ) u_intr_enable_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 431: </pre>
<pre style="margin:0; padding:0 "> 432:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:     .we     (intr_enable_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:     .wd     (intr_enable_rxlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 435: </pre>
<pre style="margin:0; padding:0 "> 436:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 439: </pre>
<pre style="margin:0; padding:0 "> 440:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:     .q      (reg2hw.intr_enable.rxlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 443: </pre>
<pre style="margin:0; padding:0 "> 444:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:     .qs     (intr_enable_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 446:   );</pre>
<pre style="margin:0; padding:0 "> 447: </pre>
<pre style="margin:0; padding:0 "> 448: </pre>
<pre style="margin:0; padding:0 "> 449:   //   F[txlvl]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:   ) u_intr_enable_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 457: </pre>
<pre style="margin:0; padding:0 "> 458:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:     .we     (intr_enable_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     .wd     (intr_enable_txlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 461: </pre>
<pre style="margin:0; padding:0 "> 462:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 465: </pre>
<pre style="margin:0; padding:0 "> 466:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 467:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468:     .q      (reg2hw.intr_enable.txlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 469: </pre>
<pre style="margin:0; padding:0 "> 470:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:     .qs     (intr_enable_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 472:   );</pre>
<pre style="margin:0; padding:0 "> 473: </pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="margin:0; padding:0 "> 475:   //   F[rxerr]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:   ) u_intr_enable_rxerr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 483: </pre>
<pre style="margin:0; padding:0 "> 484:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:     .we     (intr_enable_rxerr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:     .wd     (intr_enable_rxerr_wd),</pre>
<pre style="margin:0; padding:0 "> 487: </pre>
<pre style="margin:0; padding:0 "> 488:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 491: </pre>
<pre style="margin:0; padding:0 "> 492:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 493:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 494:     .q      (reg2hw.intr_enable.rxerr.q ),</pre>
<pre style="margin:0; padding:0 "> 495: </pre>
<pre style="margin:0; padding:0 "> 496:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 497:     .qs     (intr_enable_rxerr_qs)</pre>
<pre style="margin:0; padding:0 "> 498:   );</pre>
<pre style="margin:0; padding:0 "> 499: </pre>
<pre style="margin:0; padding:0 "> 500: </pre>
<pre style="margin:0; padding:0 "> 501:   //   F[rxoverflow]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:   ) u_intr_enable_rxoverflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 509: </pre>
<pre style="margin:0; padding:0 "> 510:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:     .we     (intr_enable_rxoverflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 512:     .wd     (intr_enable_rxoverflow_wd),</pre>
<pre style="margin:0; padding:0 "> 513: </pre>
<pre style="margin:0; padding:0 "> 514:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 515:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 516:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 517: </pre>
<pre style="margin:0; padding:0 "> 518:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:     .q      (reg2hw.intr_enable.rxoverflow.q ),</pre>
<pre style="margin:0; padding:0 "> 521: </pre>
<pre style="margin:0; padding:0 "> 522:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:     .qs     (intr_enable_rxoverflow_qs)</pre>
<pre style="margin:0; padding:0 "> 524:   );</pre>
<pre style="margin:0; padding:0 "> 525: </pre>
<pre style="margin:0; padding:0 "> 526: </pre>
<pre style="margin:0; padding:0 "> 527:   //   F[txunderflow]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:   ) u_intr_enable_txunderflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 535: </pre>
<pre style="margin:0; padding:0 "> 536:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     .we     (intr_enable_txunderflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     .wd     (intr_enable_txunderflow_wd),</pre>
<pre style="margin:0; padding:0 "> 539: </pre>
<pre style="margin:0; padding:0 "> 540:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 543: </pre>
<pre style="margin:0; padding:0 "> 544:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 545:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:     .q      (reg2hw.intr_enable.txunderflow.q ),</pre>
<pre style="margin:0; padding:0 "> 547: </pre>
<pre style="margin:0; padding:0 "> 548:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 549:     .qs     (intr_enable_txunderflow_qs)</pre>
<pre style="margin:0; padding:0 "> 550:   );</pre>
<pre style="margin:0; padding:0 "> 551: </pre>
<pre style="margin:0; padding:0 "> 552: </pre>
<pre style="margin:0; padding:0 "> 553:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 554: </pre>
<pre style="margin:0; padding:0 "> 555:   //   F[rxf]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:   ) u_intr_test_rxf (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:     .we     (intr_test_rxf_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     .wd     (intr_test_rxf_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     .qe     (reg2hw.intr_test.rxf.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     .q      (reg2hw.intr_test.rxf.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 567:   );</pre>
<pre style="margin:0; padding:0 "> 568: </pre>
<pre style="margin:0; padding:0 "> 569: </pre>
<pre style="margin:0; padding:0 "> 570:   //   F[rxlvl]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 573:   ) u_intr_test_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:     .we     (intr_test_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:     .wd     (intr_test_rxlvl_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     .qe     (reg2hw.intr_test.rxlvl.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:     .q      (reg2hw.intr_test.rxlvl.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 582:   );</pre>
<pre style="margin:0; padding:0 "> 583: </pre>
<pre style="margin:0; padding:0 "> 584: </pre>
<pre style="margin:0; padding:0 "> 585:   //   F[txlvl]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:   ) u_intr_test_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:     .we     (intr_test_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:     .wd     (intr_test_txlvl_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:     .qe     (reg2hw.intr_test.txlvl.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:     .q      (reg2hw.intr_test.txlvl.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 597:   );</pre>
<pre style="margin:0; padding:0 "> 598: </pre>
<pre style="margin:0; padding:0 "> 599: </pre>
<pre style="margin:0; padding:0 "> 600:   //   F[rxerr]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 602:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   ) u_intr_test_rxerr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 604:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:     .we     (intr_test_rxerr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:     .wd     (intr_test_rxerr_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .qe     (reg2hw.intr_test.rxerr.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:     .q      (reg2hw.intr_test.rxerr.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 612:   );</pre>
<pre style="margin:0; padding:0 "> 613: </pre>
<pre style="margin:0; padding:0 "> 614: </pre>
<pre style="margin:0; padding:0 "> 615:   //   F[rxoverflow]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 616:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 617:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:   ) u_intr_test_rxoverflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:     .we     (intr_test_rxoverflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:     .wd     (intr_test_rxoverflow_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 624:     .qe     (reg2hw.intr_test.rxoverflow.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 625:     .q      (reg2hw.intr_test.rxoverflow.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 627:   );</pre>
<pre style="margin:0; padding:0 "> 628: </pre>
<pre style="margin:0; padding:0 "> 629: </pre>
<pre style="margin:0; padding:0 "> 630:   //   F[txunderflow]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:   ) u_intr_test_txunderflow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:     .we     (intr_test_txunderflow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .wd     (intr_test_txunderflow_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 639:     .qe     (reg2hw.intr_test.txunderflow.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:     .q      (reg2hw.intr_test.txunderflow.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 642:   );</pre>
<pre style="margin:0; padding:0 "> 643: </pre>
<pre style="margin:0; padding:0 "> 644: </pre>
<pre style="margin:0; padding:0 "> 645:   // R[control]: V(False)</pre>
<pre style="margin:0; padding:0 "> 646: </pre>
<pre style="margin:0; padding:0 "> 647:   //   F[abort]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 650:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 651:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:   ) u_control_abort (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 655: </pre>
<pre style="margin:0; padding:0 "> 656:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:     .we     (control_abort_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:     .wd     (control_abort_wd),</pre>
<pre style="margin:0; padding:0 "> 659: </pre>
<pre style="margin:0; padding:0 "> 660:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 663: </pre>
<pre style="margin:0; padding:0 "> 664:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 666:     .q      (reg2hw.control.abort.q ),</pre>
<pre style="margin:0; padding:0 "> 667: </pre>
<pre style="margin:0; padding:0 "> 668:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 669:     .qs     (control_abort_qs)</pre>
<pre style="margin:0; padding:0 "> 670:   );</pre>
<pre style="margin:0; padding:0 "> 671: </pre>
<pre style="margin:0; padding:0 "> 672: </pre>
<pre style="margin:0; padding:0 "> 673:   //   F[mode]: 5:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 677:     .RESVAL  (2'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:   ) u_control_mode (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 681: </pre>
<pre style="margin:0; padding:0 "> 682:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:     .we     (control_mode_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:     .wd     (control_mode_wd),</pre>
<pre style="margin:0; padding:0 "> 685: </pre>
<pre style="margin:0; padding:0 "> 686:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 689: </pre>
<pre style="margin:0; padding:0 "> 690:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 692:     .q      (reg2hw.control.mode.q ),</pre>
<pre style="margin:0; padding:0 "> 693: </pre>
<pre style="margin:0; padding:0 "> 694:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 695:     .qs     (control_mode_qs)</pre>
<pre style="margin:0; padding:0 "> 696:   );</pre>
<pre style="margin:0; padding:0 "> 697: </pre>
<pre style="margin:0; padding:0 "> 698: </pre>
<pre style="margin:0; padding:0 "> 699:   //   F[rst_txfifo]: 16:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 700:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 702:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 703:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:   ) u_control_rst_txfifo (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 707: </pre>
<pre style="margin:0; padding:0 "> 708:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 709:     .we     (control_rst_txfifo_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 710:     .wd     (control_rst_txfifo_wd),</pre>
<pre style="margin:0; padding:0 "> 711: </pre>
<pre style="margin:0; padding:0 "> 712:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 713:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 714:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 715: </pre>
<pre style="margin:0; padding:0 "> 716:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 717:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 718:     .q      (reg2hw.control.rst_txfifo.q ),</pre>
<pre style="margin:0; padding:0 "> 719: </pre>
<pre style="margin:0; padding:0 "> 720:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 721:     .qs     (control_rst_txfifo_qs)</pre>
<pre style="margin:0; padding:0 "> 722:   );</pre>
<pre style="margin:0; padding:0 "> 723: </pre>
<pre style="margin:0; padding:0 "> 724: </pre>
<pre style="margin:0; padding:0 "> 725:   //   F[rst_rxfifo]: 17:17</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 726:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 727:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 728:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 729:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 730:   ) u_control_rst_rxfifo (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 731:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 732:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 733: </pre>
<pre style="margin:0; padding:0 "> 734:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 735:     .we     (control_rst_rxfifo_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 736:     .wd     (control_rst_rxfifo_wd),</pre>
<pre style="margin:0; padding:0 "> 737: </pre>
<pre style="margin:0; padding:0 "> 738:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 739:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 740:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 741: </pre>
<pre style="margin:0; padding:0 "> 742:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 743:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 744:     .q      (reg2hw.control.rst_rxfifo.q ),</pre>
<pre style="margin:0; padding:0 "> 745: </pre>
<pre style="margin:0; padding:0 "> 746:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 747:     .qs     (control_rst_rxfifo_qs)</pre>
<pre style="margin:0; padding:0 "> 748:   );</pre>
<pre style="margin:0; padding:0 "> 749: </pre>
<pre style="margin:0; padding:0 "> 750: </pre>
<pre style="margin:0; padding:0 "> 751:   // R[cfg]: V(False)</pre>
<pre style="margin:0; padding:0 "> 752: </pre>
<pre style="margin:0; padding:0 "> 753:   //   F[cpol]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 754:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 755:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 756:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 757:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 758:   ) u_cfg_cpol (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 759:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 761: </pre>
<pre style="margin:0; padding:0 "> 762:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 763:     .we     (cfg_cpol_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 764:     .wd     (cfg_cpol_wd),</pre>
<pre style="margin:0; padding:0 "> 765: </pre>
<pre style="margin:0; padding:0 "> 766:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 767:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 768:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 769: </pre>
<pre style="margin:0; padding:0 "> 770:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 771:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 772:     .q      (reg2hw.cfg.cpol.q ),</pre>
<pre style="margin:0; padding:0 "> 773: </pre>
<pre style="margin:0; padding:0 "> 774:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 775:     .qs     (cfg_cpol_qs)</pre>
<pre style="margin:0; padding:0 "> 776:   );</pre>
<pre style="margin:0; padding:0 "> 777: </pre>
<pre style="margin:0; padding:0 "> 778: </pre>
<pre style="margin:0; padding:0 "> 779:   //   F[cpha]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 780:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 781:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 782:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 783:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 784:   ) u_cfg_cpha (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 785:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 786:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 787: </pre>
<pre style="margin:0; padding:0 "> 788:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 789:     .we     (cfg_cpha_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 790:     .wd     (cfg_cpha_wd),</pre>
<pre style="margin:0; padding:0 "> 791: </pre>
<pre style="margin:0; padding:0 "> 792:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 793:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 794:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 795: </pre>
<pre style="margin:0; padding:0 "> 796:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 797:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 798:     .q      (reg2hw.cfg.cpha.q ),</pre>
<pre style="margin:0; padding:0 "> 799: </pre>
<pre style="margin:0; padding:0 "> 800:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 801:     .qs     (cfg_cpha_qs)</pre>
<pre style="margin:0; padding:0 "> 802:   );</pre>
<pre style="margin:0; padding:0 "> 803: </pre>
<pre style="margin:0; padding:0 "> 804: </pre>
<pre style="margin:0; padding:0 "> 805:   //   F[tx_order]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 806:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 807:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 809:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 810:   ) u_cfg_tx_order (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 811:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 813: </pre>
<pre style="margin:0; padding:0 "> 814:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 815:     .we     (cfg_tx_order_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 816:     .wd     (cfg_tx_order_wd),</pre>
<pre style="margin:0; padding:0 "> 817: </pre>
<pre style="margin:0; padding:0 "> 818:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 819:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 820:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 821: </pre>
<pre style="margin:0; padding:0 "> 822:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 823:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 824:     .q      (reg2hw.cfg.tx_order.q ),</pre>
<pre style="margin:0; padding:0 "> 825: </pre>
<pre style="margin:0; padding:0 "> 826:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 827:     .qs     (cfg_tx_order_qs)</pre>
<pre style="margin:0; padding:0 "> 828:   );</pre>
<pre style="margin:0; padding:0 "> 829: </pre>
<pre style="margin:0; padding:0 "> 830: </pre>
<pre style="margin:0; padding:0 "> 831:   //   F[rx_order]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 832:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 833:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 834:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 835:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 836:   ) u_cfg_rx_order (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 837:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 839: </pre>
<pre style="margin:0; padding:0 "> 840:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 841:     .we     (cfg_rx_order_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 842:     .wd     (cfg_rx_order_wd),</pre>
<pre style="margin:0; padding:0 "> 843: </pre>
<pre style="margin:0; padding:0 "> 844:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 845:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 846:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 847: </pre>
<pre style="margin:0; padding:0 "> 848:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 849:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 850:     .q      (reg2hw.cfg.rx_order.q ),</pre>
<pre style="margin:0; padding:0 "> 851: </pre>
<pre style="margin:0; padding:0 "> 852:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 853:     .qs     (cfg_rx_order_qs)</pre>
<pre style="margin:0; padding:0 "> 854:   );</pre>
<pre style="margin:0; padding:0 "> 855: </pre>
<pre style="margin:0; padding:0 "> 856: </pre>
<pre style="margin:0; padding:0 "> 857:   //   F[timer_v]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 858:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 859:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 860:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 861:     .RESVAL  (8'h7f)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 862:   ) u_cfg_timer_v (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 863:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 864:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 865: </pre>
<pre style="margin:0; padding:0 "> 866:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 867:     .we     (cfg_timer_v_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 868:     .wd     (cfg_timer_v_wd),</pre>
<pre style="margin:0; padding:0 "> 869: </pre>
<pre style="margin:0; padding:0 "> 870:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 871:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 872:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 873: </pre>
<pre style="margin:0; padding:0 "> 874:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 875:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 876:     .q      (reg2hw.cfg.timer_v.q ),</pre>
<pre style="margin:0; padding:0 "> 877: </pre>
<pre style="margin:0; padding:0 "> 878:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 879:     .qs     (cfg_timer_v_qs)</pre>
<pre style="margin:0; padding:0 "> 880:   );</pre>
<pre style="margin:0; padding:0 "> 881: </pre>
<pre style="margin:0; padding:0 "> 882: </pre>
<pre style="margin:0; padding:0 "> 883:   // R[fifo_level]: V(False)</pre>
<pre style="margin:0; padding:0 "> 884: </pre>
<pre style="margin:0; padding:0 "> 885:   //   F[rxlvl]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 886:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 887:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 888:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 889:     .RESVAL  (16'h80)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 890:   ) u_fifo_level_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 891:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 892:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 893: </pre>
<pre style="margin:0; padding:0 "> 894:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 895:     .we     (fifo_level_rxlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 896:     .wd     (fifo_level_rxlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 897: </pre>
<pre style="margin:0; padding:0 "> 898:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 899:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 900:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 901: </pre>
<pre style="margin:0; padding:0 "> 902:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 903:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 904:     .q      (reg2hw.fifo_level.rxlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 905: </pre>
<pre style="margin:0; padding:0 "> 906:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 907:     .qs     (fifo_level_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 908:   );</pre>
<pre style="margin:0; padding:0 "> 909: </pre>
<pre style="margin:0; padding:0 "> 910: </pre>
<pre style="margin:0; padding:0 "> 911:   //   F[txlvl]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 912:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 913:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 915:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 916:   ) u_fifo_level_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 917:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 918:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 919: </pre>
<pre style="margin:0; padding:0 "> 920:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 921:     .we     (fifo_level_txlvl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 922:     .wd     (fifo_level_txlvl_wd),</pre>
<pre style="margin:0; padding:0 "> 923: </pre>
<pre style="margin:0; padding:0 "> 924:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 925:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 926:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 927: </pre>
<pre style="margin:0; padding:0 "> 928:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 929:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 930:     .q      (reg2hw.fifo_level.txlvl.q ),</pre>
<pre style="margin:0; padding:0 "> 931: </pre>
<pre style="margin:0; padding:0 "> 932:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 933:     .qs     (fifo_level_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 934:   );</pre>
<pre style="margin:0; padding:0 "> 935: </pre>
<pre style="margin:0; padding:0 "> 936: </pre>
<pre style="margin:0; padding:0 "> 937:   // R[async_fifo_level]: V(True)</pre>
<pre style="margin:0; padding:0 "> 938: </pre>
<pre style="margin:0; padding:0 "> 939:   //   F[rxlvl]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 940:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 941:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 942:   ) u_async_fifo_level_rxlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 943:     .re     (async_fifo_level_rxlvl_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 944:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 945:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 946:     .d      (hw2reg.async_fifo_level.rxlvl.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 947:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 948:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 949:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 950:     .qs     (async_fifo_level_rxlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 951:   );</pre>
<pre style="margin:0; padding:0 "> 952: </pre>
<pre style="margin:0; padding:0 "> 953: </pre>
<pre style="margin:0; padding:0 "> 954:   //   F[txlvl]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 955:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 956:     .DW    (8)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 957:   ) u_async_fifo_level_txlvl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 958:     .re     (async_fifo_level_txlvl_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 959:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 960:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 961:     .d      (hw2reg.async_fifo_level.txlvl.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 962:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 963:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 964:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 965:     .qs     (async_fifo_level_txlvl_qs)</pre>
<pre style="margin:0; padding:0 "> 966:   );</pre>
<pre style="margin:0; padding:0 "> 967: </pre>
<pre style="margin:0; padding:0 "> 968: </pre>
<pre style="margin:0; padding:0 "> 969:   // R[status]: V(True)</pre>
<pre style="margin:0; padding:0 "> 970: </pre>
<pre style="margin:0; padding:0 "> 971:   //   F[rxf_full]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 972:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 973:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 974:   ) u_status_rxf_full (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 975:     .re     (status_rxf_full_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 976:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 977:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 978:     .d      (hw2reg.status.rxf_full.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 979:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 980:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 981:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 982:     .qs     (status_rxf_full_qs)</pre>
<pre style="margin:0; padding:0 "> 983:   );</pre>
<pre style="margin:0; padding:0 "> 984: </pre>
<pre style="margin:0; padding:0 "> 985: </pre>
<pre style="margin:0; padding:0 "> 986:   //   F[rxf_empty]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 987:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 988:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 989:   ) u_status_rxf_empty (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 990:     .re     (status_rxf_empty_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 991:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 992:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 993:     .d      (hw2reg.status.rxf_empty.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 994:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 995:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 996:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 997:     .qs     (status_rxf_empty_qs)</pre>
<pre style="margin:0; padding:0 "> 998:   );</pre>
<pre style="margin:0; padding:0 "> 999: </pre>
<pre style="margin:0; padding:0 ">1000: </pre>
<pre style="margin:0; padding:0 ">1001:   //   F[txf_full]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1002:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1003:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1004:   ) u_status_txf_full (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1005:     .re     (status_txf_full_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1006:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1007:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1008:     .d      (hw2reg.status.txf_full.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1009:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1010:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1011:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1012:     .qs     (status_txf_full_qs)</pre>
<pre style="margin:0; padding:0 ">1013:   );</pre>
<pre style="margin:0; padding:0 ">1014: </pre>
<pre style="margin:0; padding:0 ">1015: </pre>
<pre style="margin:0; padding:0 ">1016:   //   F[txf_empty]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1017:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1018:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1019:   ) u_status_txf_empty (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1020:     .re     (status_txf_empty_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1021:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1022:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1023:     .d      (hw2reg.status.txf_empty.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1024:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1025:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1026:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1027:     .qs     (status_txf_empty_qs)</pre>
<pre style="margin:0; padding:0 ">1028:   );</pre>
<pre style="margin:0; padding:0 ">1029: </pre>
<pre style="margin:0; padding:0 ">1030: </pre>
<pre style="margin:0; padding:0 ">1031:   //   F[abort_done]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1032:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1033:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1034:   ) u_status_abort_done (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1035:     .re     (status_abort_done_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1036:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1037:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1038:     .d      (hw2reg.status.abort_done.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1039:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1040:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1041:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1042:     .qs     (status_abort_done_qs)</pre>
<pre style="margin:0; padding:0 ">1043:   );</pre>
<pre style="margin:0; padding:0 ">1044: </pre>
<pre style="margin:0; padding:0 ">1045: </pre>
<pre style="margin:0; padding:0 ">1046:   //   F[csb]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1047:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1048:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1049:   ) u_status_csb (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1050:     .re     (status_csb_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1051:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1052:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1053:     .d      (hw2reg.status.csb.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1054:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1055:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1056:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1057:     .qs     (status_csb_qs)</pre>
<pre style="margin:0; padding:0 ">1058:   );</pre>
<pre style="margin:0; padding:0 ">1059: </pre>
<pre style="margin:0; padding:0 ">1060: </pre>
<pre style="margin:0; padding:0 ">1061:   // R[rxf_ptr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1062: </pre>
<pre style="margin:0; padding:0 ">1063:   //   F[rptr]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1064:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1065:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1066:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1067:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1068:   ) u_rxf_ptr_rptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1069:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1070:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1071: </pre>
<pre style="margin:0; padding:0 ">1072:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1073:     .we     (rxf_ptr_rptr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1074:     .wd     (rxf_ptr_rptr_wd),</pre>
<pre style="margin:0; padding:0 ">1075: </pre>
<pre style="margin:0; padding:0 ">1076:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1077:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1078:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1079: </pre>
<pre style="margin:0; padding:0 ">1080:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1081:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1082:     .q      (reg2hw.rxf_ptr.rptr.q ),</pre>
<pre style="margin:0; padding:0 ">1083: </pre>
<pre style="margin:0; padding:0 ">1084:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1085:     .qs     (rxf_ptr_rptr_qs)</pre>
<pre style="margin:0; padding:0 ">1086:   );</pre>
<pre style="margin:0; padding:0 ">1087: </pre>
<pre style="margin:0; padding:0 ">1088: </pre>
<pre style="margin:0; padding:0 ">1089:   //   F[wptr]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1090:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1091:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1092:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1093:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1094:   ) u_rxf_ptr_wptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1095:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1096:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1097: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1098:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1099:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 ">1100: </pre>
<pre style="margin:0; padding:0 ">1101:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1102:     .de     (hw2reg.rxf_ptr.wptr.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1103:     .d      (hw2reg.rxf_ptr.wptr.d ),</pre>
<pre style="margin:0; padding:0 ">1104: </pre>
<pre style="margin:0; padding:0 ">1105:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1106:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1107:     .q      (),</pre>
<pre style="margin:0; padding:0 ">1108: </pre>
<pre style="margin:0; padding:0 ">1109:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1110:     .qs     (rxf_ptr_wptr_qs)</pre>
<pre style="margin:0; padding:0 ">1111:   );</pre>
<pre style="margin:0; padding:0 ">1112: </pre>
<pre style="margin:0; padding:0 ">1113: </pre>
<pre style="margin:0; padding:0 ">1114:   // R[txf_ptr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1115: </pre>
<pre style="margin:0; padding:0 ">1116:   //   F[rptr]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1117:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1118:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1119:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1120:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1121:   ) u_txf_ptr_rptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1122:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1123:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1124: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1125:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1126:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 ">1127: </pre>
<pre style="margin:0; padding:0 ">1128:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1129:     .de     (hw2reg.txf_ptr.rptr.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1130:     .d      (hw2reg.txf_ptr.rptr.d ),</pre>
<pre style="margin:0; padding:0 ">1131: </pre>
<pre style="margin:0; padding:0 ">1132:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1133:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1134:     .q      (),</pre>
<pre style="margin:0; padding:0 ">1135: </pre>
<pre style="margin:0; padding:0 ">1136:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1137:     .qs     (txf_ptr_rptr_qs)</pre>
<pre style="margin:0; padding:0 ">1138:   );</pre>
<pre style="margin:0; padding:0 ">1139: </pre>
<pre style="margin:0; padding:0 ">1140: </pre>
<pre style="margin:0; padding:0 ">1141:   //   F[wptr]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1142:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1143:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1144:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1145:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1146:   ) u_txf_ptr_wptr (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1147:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1148:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1149: </pre>
<pre style="margin:0; padding:0 ">1150:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1151:     .we     (txf_ptr_wptr_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1152:     .wd     (txf_ptr_wptr_wd),</pre>
<pre style="margin:0; padding:0 ">1153: </pre>
<pre style="margin:0; padding:0 ">1154:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1155:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1156:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1157: </pre>
<pre style="margin:0; padding:0 ">1158:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1159:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1160:     .q      (reg2hw.txf_ptr.wptr.q ),</pre>
<pre style="margin:0; padding:0 ">1161: </pre>
<pre style="margin:0; padding:0 ">1162:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1163:     .qs     (txf_ptr_wptr_qs)</pre>
<pre style="margin:0; padding:0 ">1164:   );</pre>
<pre style="margin:0; padding:0 ">1165: </pre>
<pre style="margin:0; padding:0 ">1166: </pre>
<pre style="margin:0; padding:0 ">1167:   // R[rxf_addr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1168: </pre>
<pre style="margin:0; padding:0 ">1169:   //   F[base]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1170:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1171:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1172:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1173:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1174:   ) u_rxf_addr_base (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1175:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1176:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1177: </pre>
<pre style="margin:0; padding:0 ">1178:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1179:     .we     (rxf_addr_base_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1180:     .wd     (rxf_addr_base_wd),</pre>
<pre style="margin:0; padding:0 ">1181: </pre>
<pre style="margin:0; padding:0 ">1182:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1183:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1184:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1185: </pre>
<pre style="margin:0; padding:0 ">1186:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1187:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1188:     .q      (reg2hw.rxf_addr.base.q ),</pre>
<pre style="margin:0; padding:0 ">1189: </pre>
<pre style="margin:0; padding:0 ">1190:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1191:     .qs     (rxf_addr_base_qs)</pre>
<pre style="margin:0; padding:0 ">1192:   );</pre>
<pre style="margin:0; padding:0 ">1193: </pre>
<pre style="margin:0; padding:0 ">1194: </pre>
<pre style="margin:0; padding:0 ">1195:   //   F[limit]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1196:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1197:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1198:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1199:     .RESVAL  (16'h1fc)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1200:   ) u_rxf_addr_limit (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1201:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1202:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1203: </pre>
<pre style="margin:0; padding:0 ">1204:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1205:     .we     (rxf_addr_limit_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1206:     .wd     (rxf_addr_limit_wd),</pre>
<pre style="margin:0; padding:0 ">1207: </pre>
<pre style="margin:0; padding:0 ">1208:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1209:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1210:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1211: </pre>
<pre style="margin:0; padding:0 ">1212:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1213:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1214:     .q      (reg2hw.rxf_addr.limit.q ),</pre>
<pre style="margin:0; padding:0 ">1215: </pre>
<pre style="margin:0; padding:0 ">1216:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1217:     .qs     (rxf_addr_limit_qs)</pre>
<pre style="margin:0; padding:0 ">1218:   );</pre>
<pre style="margin:0; padding:0 ">1219: </pre>
<pre style="margin:0; padding:0 ">1220: </pre>
<pre style="margin:0; padding:0 ">1221:   // R[txf_addr]: V(False)</pre>
<pre style="margin:0; padding:0 ">1222: </pre>
<pre style="margin:0; padding:0 ">1223:   //   F[base]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1224:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1225:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1226:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1227:     .RESVAL  (16'h200)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1228:   ) u_txf_addr_base (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1229:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1230:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1231: </pre>
<pre style="margin:0; padding:0 ">1232:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1233:     .we     (txf_addr_base_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1234:     .wd     (txf_addr_base_wd),</pre>
<pre style="margin:0; padding:0 ">1235: </pre>
<pre style="margin:0; padding:0 ">1236:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1237:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1238:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1239: </pre>
<pre style="margin:0; padding:0 ">1240:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1241:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1242:     .q      (reg2hw.txf_addr.base.q ),</pre>
<pre style="margin:0; padding:0 ">1243: </pre>
<pre style="margin:0; padding:0 ">1244:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1245:     .qs     (txf_addr_base_qs)</pre>
<pre style="margin:0; padding:0 ">1246:   );</pre>
<pre style="margin:0; padding:0 ">1247: </pre>
<pre style="margin:0; padding:0 ">1248: </pre>
<pre style="margin:0; padding:0 ">1249:   //   F[limit]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1250:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1251:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1252:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1253:     .RESVAL  (16'h3fc)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1254:   ) u_txf_addr_limit (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1255:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1256:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1257: </pre>
<pre style="margin:0; padding:0 ">1258:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1259:     .we     (txf_addr_limit_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1260:     .wd     (txf_addr_limit_wd),</pre>
<pre style="margin:0; padding:0 ">1261: </pre>
<pre style="margin:0; padding:0 ">1262:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1263:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1264:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1265: </pre>
<pre style="margin:0; padding:0 ">1266:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1267:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1268:     .q      (reg2hw.txf_addr.limit.q ),</pre>
<pre style="margin:0; padding:0 ">1269: </pre>
<pre style="margin:0; padding:0 ">1270:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1271:     .qs     (txf_addr_limit_qs)</pre>
<pre style="margin:0; padding:0 ">1272:   );</pre>
<pre style="margin:0; padding:0 ">1273: </pre>
<pre style="margin:0; padding:0 ">1274: </pre>
<pre style="margin:0; padding:0 ">1275: </pre>
<pre style="margin:0; padding:0 ">1276: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1277:   logic [11:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1278:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1279:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1280:     addr_hit[ 0] = (reg_addr == SPI_DEVICE_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1281:     addr_hit[ 1] = (reg_addr == SPI_DEVICE_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1282:     addr_hit[ 2] = (reg_addr == SPI_DEVICE_INTR_TEST_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1283:     addr_hit[ 3] = (reg_addr == SPI_DEVICE_CONTROL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1284:     addr_hit[ 4] = (reg_addr == SPI_DEVICE_CFG_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1285:     addr_hit[ 5] = (reg_addr == SPI_DEVICE_FIFO_LEVEL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1286:     addr_hit[ 6] = (reg_addr == SPI_DEVICE_ASYNC_FIFO_LEVEL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1287:     addr_hit[ 7] = (reg_addr == SPI_DEVICE_STATUS_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1288:     addr_hit[ 8] = (reg_addr == SPI_DEVICE_RXF_PTR_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1289:     addr_hit[ 9] = (reg_addr == SPI_DEVICE_TXF_PTR_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1290:     addr_hit[10] = (reg_addr == SPI_DEVICE_RXF_ADDR_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1291:     addr_hit[11] = (reg_addr == SPI_DEVICE_TXF_ADDR_OFFSET);</pre>
<pre style="margin:0; padding:0 ">1292:   end</pre>
<pre style="margin:0; padding:0 ">1293: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1294:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 ">1295: </pre>
<pre style="margin:0; padding:0 ">1296:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1297:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1298:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1299:     if (addr_hit[ 0] && reg_we && (SPI_DEVICE_PERMIT[ 0] != (SPI_DEVICE_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1300:     if (addr_hit[ 1] && reg_we && (SPI_DEVICE_PERMIT[ 1] != (SPI_DEVICE_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1301:     if (addr_hit[ 2] && reg_we && (SPI_DEVICE_PERMIT[ 2] != (SPI_DEVICE_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1302:     if (addr_hit[ 3] && reg_we && (SPI_DEVICE_PERMIT[ 3] != (SPI_DEVICE_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1303:     if (addr_hit[ 4] && reg_we && (SPI_DEVICE_PERMIT[ 4] != (SPI_DEVICE_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1304:     if (addr_hit[ 5] && reg_we && (SPI_DEVICE_PERMIT[ 5] != (SPI_DEVICE_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1305:     if (addr_hit[ 6] && reg_we && (SPI_DEVICE_PERMIT[ 6] != (SPI_DEVICE_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1306:     if (addr_hit[ 7] && reg_we && (SPI_DEVICE_PERMIT[ 7] != (SPI_DEVICE_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1307:     if (addr_hit[ 8] && reg_we && (SPI_DEVICE_PERMIT[ 8] != (SPI_DEVICE_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1308:     if (addr_hit[ 9] && reg_we && (SPI_DEVICE_PERMIT[ 9] != (SPI_DEVICE_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1309:     if (addr_hit[10] && reg_we && (SPI_DEVICE_PERMIT[10] != (SPI_DEVICE_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1310:     if (addr_hit[11] && reg_we && (SPI_DEVICE_PERMIT[11] != (SPI_DEVICE_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 ">1311:   end</pre>
<pre style="margin:0; padding:0 ">1312: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1313:   assign intr_state_rxf_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1314:   assign intr_state_rxf_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1315: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1316:   assign intr_state_rxlvl_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1317:   assign intr_state_rxlvl_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1318: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1319:   assign intr_state_txlvl_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1320:   assign intr_state_txlvl_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1321: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1322:   assign intr_state_rxerr_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1323:   assign intr_state_rxerr_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1324: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1325:   assign intr_state_rxoverflow_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1326:   assign intr_state_rxoverflow_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">1327: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1328:   assign intr_state_txunderflow_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1329:   assign intr_state_txunderflow_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">1330: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1331:   assign intr_enable_rxf_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1332:   assign intr_enable_rxf_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1333: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1334:   assign intr_enable_rxlvl_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1335:   assign intr_enable_rxlvl_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1336: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1337:   assign intr_enable_txlvl_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1338:   assign intr_enable_txlvl_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1339: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1340:   assign intr_enable_rxerr_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1341:   assign intr_enable_rxerr_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1342: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1343:   assign intr_enable_rxoverflow_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1344:   assign intr_enable_rxoverflow_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">1345: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1346:   assign intr_enable_txunderflow_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1347:   assign intr_enable_txunderflow_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">1348: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1349:   assign intr_test_rxf_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1350:   assign intr_test_rxf_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1351: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1352:   assign intr_test_rxlvl_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1353:   assign intr_test_rxlvl_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1354: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1355:   assign intr_test_txlvl_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1356:   assign intr_test_txlvl_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1357: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1358:   assign intr_test_rxerr_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1359:   assign intr_test_rxerr_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1360: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1361:   assign intr_test_rxoverflow_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1362:   assign intr_test_rxoverflow_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">1363: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1364:   assign intr_test_txunderflow_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1365:   assign intr_test_txunderflow_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">1366: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1367:   assign control_abort_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1368:   assign control_abort_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1369: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1370:   assign control_mode_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1371:   assign control_mode_wd = reg_wdata[5:4];</pre>
<pre style="margin:0; padding:0 ">1372: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1373:   assign control_rst_txfifo_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1374:   assign control_rst_txfifo_wd = reg_wdata[16];</pre>
<pre style="margin:0; padding:0 ">1375: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1376:   assign control_rst_rxfifo_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1377:   assign control_rst_rxfifo_wd = reg_wdata[17];</pre>
<pre style="margin:0; padding:0 ">1378: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1379:   assign cfg_cpol_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1380:   assign cfg_cpol_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">1381: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1382:   assign cfg_cpha_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1383:   assign cfg_cpha_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">1384: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1385:   assign cfg_tx_order_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1386:   assign cfg_tx_order_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">1387: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1388:   assign cfg_rx_order_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1389:   assign cfg_rx_order_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">1390: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1391:   assign cfg_timer_v_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1392:   assign cfg_timer_v_wd = reg_wdata[15:8];</pre>
<pre style="margin:0; padding:0 ">1393: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1394:   assign fifo_level_rxlvl_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1395:   assign fifo_level_rxlvl_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1396: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1397:   assign fifo_level_txlvl_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1398:   assign fifo_level_txlvl_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1399: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1400:   assign async_fifo_level_rxlvl_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1401: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1402:   assign async_fifo_level_txlvl_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1403: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1404:   assign status_rxf_full_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1405: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1406:   assign status_rxf_empty_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1407: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1408:   assign status_txf_full_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1409: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1410:   assign status_txf_empty_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1411: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1412:   assign status_abort_done_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1413: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1414:   assign status_csb_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 ">1415: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1416:   assign rxf_ptr_rptr_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1417:   assign rxf_ptr_rptr_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1418: </pre>
<pre style="margin:0; padding:0 ">1419: </pre>
<pre style="margin:0; padding:0 ">1420: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1421:   assign txf_ptr_wptr_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1422:   assign txf_ptr_wptr_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1423: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1424:   assign rxf_addr_base_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1425:   assign rxf_addr_base_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1426: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1427:   assign rxf_addr_limit_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1428:   assign rxf_addr_limit_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1429: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1430:   assign txf_addr_base_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1431:   assign txf_addr_base_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 ">1432: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1433:   assign txf_addr_limit_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1434:   assign txf_addr_limit_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 ">1435: </pre>
<pre style="margin:0; padding:0 ">1436:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1437:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1438:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1439:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1440:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1441:         reg_rdata_next[0] = intr_state_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1442:         reg_rdata_next[1] = intr_state_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1443:         reg_rdata_next[2] = intr_state_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1444:         reg_rdata_next[3] = intr_state_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1445:         reg_rdata_next[4] = intr_state_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1446:         reg_rdata_next[5] = intr_state_txunderflow_qs;</pre>
<pre style="margin:0; padding:0 ">1447:       end</pre>
<pre style="margin:0; padding:0 ">1448: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1449:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1450:         reg_rdata_next[0] = intr_enable_rxf_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1451:         reg_rdata_next[1] = intr_enable_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1452:         reg_rdata_next[2] = intr_enable_txlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1453:         reg_rdata_next[3] = intr_enable_rxerr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1454:         reg_rdata_next[4] = intr_enable_rxoverflow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1455:         reg_rdata_next[5] = intr_enable_txunderflow_qs;</pre>
<pre style="margin:0; padding:0 ">1456:       end</pre>
<pre style="margin:0; padding:0 ">1457: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1458:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1459:         reg_rdata_next[0] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1460:         reg_rdata_next[1] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1461:         reg_rdata_next[2] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1462:         reg_rdata_next[3] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1463:         reg_rdata_next[4] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1464:         reg_rdata_next[5] = '0;</pre>
<pre style="margin:0; padding:0 ">1465:       end</pre>
<pre style="margin:0; padding:0 ">1466: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1467:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1468:         reg_rdata_next[0] = control_abort_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1469:         reg_rdata_next[5:4] = control_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1470:         reg_rdata_next[16] = control_rst_txfifo_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1471:         reg_rdata_next[17] = control_rst_rxfifo_qs;</pre>
<pre style="margin:0; padding:0 ">1472:       end</pre>
<pre style="margin:0; padding:0 ">1473: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1474:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1475:         reg_rdata_next[0] = cfg_cpol_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1476:         reg_rdata_next[1] = cfg_cpha_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1477:         reg_rdata_next[2] = cfg_tx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1478:         reg_rdata_next[3] = cfg_rx_order_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1479:         reg_rdata_next[15:8] = cfg_timer_v_qs;</pre>
<pre style="margin:0; padding:0 ">1480:       end</pre>
<pre style="margin:0; padding:0 ">1481: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1482:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1483:         reg_rdata_next[15:0] = fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1484:         reg_rdata_next[31:16] = fifo_level_txlvl_qs;</pre>
<pre style="margin:0; padding:0 ">1485:       end</pre>
<pre style="margin:0; padding:0 ">1486: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1487:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1488:         reg_rdata_next[7:0] = async_fifo_level_rxlvl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1489:         reg_rdata_next[23:16] = async_fifo_level_txlvl_qs;</pre>
<pre style="margin:0; padding:0 ">1490:       end</pre>
<pre style="margin:0; padding:0 ">1491: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1492:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1493:         reg_rdata_next[0] = status_rxf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1494:         reg_rdata_next[1] = status_rxf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1495:         reg_rdata_next[2] = status_txf_full_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1496:         reg_rdata_next[3] = status_txf_empty_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1497:         reg_rdata_next[4] = status_abort_done_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1498:         reg_rdata_next[5] = status_csb_qs;</pre>
<pre style="margin:0; padding:0 ">1499:       end</pre>
<pre style="margin:0; padding:0 ">1500: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1501:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1502:         reg_rdata_next[15:0] = rxf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1503:         reg_rdata_next[31:16] = rxf_ptr_wptr_qs;</pre>
<pre style="margin:0; padding:0 ">1504:       end</pre>
<pre style="margin:0; padding:0 ">1505: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1506:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1507:         reg_rdata_next[15:0] = txf_ptr_rptr_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1508:         reg_rdata_next[31:16] = txf_ptr_wptr_qs;</pre>
<pre style="margin:0; padding:0 ">1509:       end</pre>
<pre style="margin:0; padding:0 ">1510: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1511:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1512:         reg_rdata_next[15:0] = rxf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1513:         reg_rdata_next[31:16] = rxf_addr_limit_qs;</pre>
<pre style="margin:0; padding:0 ">1514:       end</pre>
<pre style="margin:0; padding:0 ">1515: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1516:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1517:         reg_rdata_next[15:0] = txf_addr_base_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1518:         reg_rdata_next[31:16] = txf_addr_limit_qs;</pre>
<pre style="margin:0; padding:0 ">1519:       end</pre>
<pre style="margin:0; padding:0 ">1520: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1521:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1522:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">1523:       end</pre>
<pre style="margin:0; padding:0 ">1524:     endcase</pre>
<pre style="margin:0; padding:0 ">1525:   end</pre>
<pre style="margin:0; padding:0 ">1526: </pre>
<pre style="margin:0; padding:0 ">1527:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">1528:   `ASSERT_PULSE(wePulse, reg_we, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">1529:   `ASSERT_PULSE(rePulse, reg_re, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">1530: </pre>
<pre style="margin:0; padding:0 ">1531:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">1532: </pre>
<pre style="margin:0; padding:0 ">1533:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit), clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">1534: </pre>
<pre style="margin:0; padding:0 ">1535:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">1536:   // property by mistake</pre>
<pre style="margin:0; padding:0 ">1537:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">1538: </pre>
<pre style="margin:0; padding:0 ">1539: endmodule</pre>
<pre style="margin:0; padding:0 ">1540: </pre>
</body>
</html>
