// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module SplittedSRAMTemplate_27(
  input         clock,
  input         reset,
  output        io_r_req_ready,
  input         io_r_req_valid,
  input  [6:0]  io_r_req_bits_setIdx,
  output        io_r_resp_data_0_valid,
  output [8:0]  io_r_resp_data_0_tag,
  output [1:0]  io_r_resp_data_0_ctr,
  output [19:0] io_r_resp_data_0_target_offset_offset,
  output [3:0]  io_r_resp_data_0_target_offset_pointer,
  output        io_r_resp_data_0_target_offset_usePCRegion,
  output        io_r_resp_data_0_useful,
  output        io_r_resp_data_1_valid,
  output [8:0]  io_r_resp_data_1_tag,
  output [1:0]  io_r_resp_data_1_ctr,
  output [19:0] io_r_resp_data_1_target_offset_offset,
  output [3:0]  io_r_resp_data_1_target_offset_pointer,
  output        io_r_resp_data_1_target_offset_usePCRegion,
  output        io_r_resp_data_1_useful,
  output        io_r_resp_data_2_valid,
  output [8:0]  io_r_resp_data_2_tag,
  output [1:0]  io_r_resp_data_2_ctr,
  output [19:0] io_r_resp_data_2_target_offset_offset,
  output [3:0]  io_r_resp_data_2_target_offset_pointer,
  output        io_r_resp_data_2_target_offset_usePCRegion,
  output        io_r_resp_data_2_useful,
  output        io_r_resp_data_3_valid,
  output [8:0]  io_r_resp_data_3_tag,
  output [1:0]  io_r_resp_data_3_ctr,
  output [19:0] io_r_resp_data_3_target_offset_offset,
  output [3:0]  io_r_resp_data_3_target_offset_pointer,
  output        io_r_resp_data_3_target_offset_usePCRegion,
  output        io_r_resp_data_3_useful,
  input         io_w_req_valid,
  input  [6:0]  io_w_req_bits_setIdx,
  input  [8:0]  io_w_req_bits_data_0_tag,
  input  [1:0]  io_w_req_bits_data_0_ctr,
  input  [19:0] io_w_req_bits_data_0_target_offset_offset,
  input  [3:0]  io_w_req_bits_data_0_target_offset_pointer,
  input         io_w_req_bits_data_0_target_offset_usePCRegion,
  input         io_w_req_bits_data_0_useful,
  input  [8:0]  io_w_req_bits_data_1_tag,
  input  [1:0]  io_w_req_bits_data_1_ctr,
  input  [19:0] io_w_req_bits_data_1_target_offset_offset,
  input  [3:0]  io_w_req_bits_data_1_target_offset_pointer,
  input         io_w_req_bits_data_1_target_offset_usePCRegion,
  input         io_w_req_bits_data_1_useful,
  input  [8:0]  io_w_req_bits_data_2_tag,
  input  [1:0]  io_w_req_bits_data_2_ctr,
  input  [19:0] io_w_req_bits_data_2_target_offset_offset,
  input  [3:0]  io_w_req_bits_data_2_target_offset_pointer,
  input         io_w_req_bits_data_2_target_offset_usePCRegion,
  input         io_w_req_bits_data_2_useful,
  input  [8:0]  io_w_req_bits_data_3_tag,
  input  [1:0]  io_w_req_bits_data_3_ctr,
  input  [19:0] io_w_req_bits_data_3_target_offset_offset,
  input  [3:0]  io_w_req_bits_data_3_target_offset_pointer,
  input         io_w_req_bits_data_3_target_offset_usePCRegion,
  input         io_w_req_bits_data_3_useful,
  input  [3:0]  io_w_req_bits_waymask,
  input  [37:0] io_w_req_bits_bitmask,
  input  [7:0]  boreChildrenBd_bore_addr,
  input  [7:0]  boreChildrenBd_bore_addr_rd,
  input  [75:0] boreChildrenBd_bore_wdata,
  input  [75:0] boreChildrenBd_bore_wmask,
  input         boreChildrenBd_bore_re,
  input         boreChildrenBd_bore_we,
  output [75:0] boreChildrenBd_bore_rdata,
  input         boreChildrenBd_bore_ack,
  input         boreChildrenBd_bore_selectedOH,
  input  [6:0]  boreChildrenBd_bore_array,
  input  [7:0]  boreChildrenBd_bore_1_addr,
  input  [7:0]  boreChildrenBd_bore_1_addr_rd,
  input  [75:0] boreChildrenBd_bore_1_wdata,
  input  [75:0] boreChildrenBd_bore_1_wmask,
  input         boreChildrenBd_bore_1_re,
  input         boreChildrenBd_bore_1_we,
  output [75:0] boreChildrenBd_bore_1_rdata,
  input         boreChildrenBd_bore_1_ack,
  input         boreChildrenBd_bore_1_selectedOH,
  input  [6:0]  boreChildrenBd_bore_1_array,
  input         sigFromSrams_bore_ram_hold,
  input         sigFromSrams_bore_ram_bypass,
  input         sigFromSrams_bore_ram_bp_clken,
  input         sigFromSrams_bore_ram_aux_clk,
  input         sigFromSrams_bore_ram_aux_ckbp,
  input         sigFromSrams_bore_ram_mcp_hold,
  input         sigFromSrams_bore_cgen,
  input         sigFromSrams_bore_1_ram_hold,
  input         sigFromSrams_bore_1_ram_bypass,
  input         sigFromSrams_bore_1_ram_bp_clken,
  input         sigFromSrams_bore_1_ram_aux_clk,
  input         sigFromSrams_bore_1_ram_aux_ckbp,
  input         sigFromSrams_bore_1_ram_mcp_hold,
  input         sigFromSrams_bore_1_cgen
);

  wire [18:0] _array_0_0_1_io_r_resp_data_0;
  wire [18:0] _array_0_0_1_io_r_resp_data_1;
  wire [18:0] _array_0_0_1_io_r_resp_data_2;
  wire [18:0] _array_0_0_1_io_r_resp_data_3;
  wire [18:0] _array_0_0_0_io_r_resp_data_0;
  wire [18:0] _array_0_0_0_io_r_resp_data_1;
  wire [18:0] _array_0_0_0_io_r_resp_data_2;
  wire [18:0] _array_0_0_0_io_r_resp_data_3;
  SRAMTemplate_78 array_0_0_0 (
    .clock                           (clock),
    .reset                           (reset),
    .io_r_req_ready                  (io_r_req_ready),
    .io_r_req_valid                  (io_r_req_valid),
    .io_r_req_bits_setIdx            (io_r_req_bits_setIdx),
    .io_r_resp_data_0                (_array_0_0_0_io_r_resp_data_0),
    .io_r_resp_data_1                (_array_0_0_0_io_r_resp_data_1),
    .io_r_resp_data_2                (_array_0_0_0_io_r_resp_data_2),
    .io_r_resp_data_3                (_array_0_0_0_io_r_resp_data_3),
    .io_w_req_valid                  (io_w_req_valid),
    .io_w_req_bits_setIdx            (io_w_req_bits_setIdx),
    .io_w_req_bits_data_0
      ({io_w_req_bits_data_0_target_offset_offset[12:0],
        io_w_req_bits_data_0_target_offset_pointer,
        io_w_req_bits_data_0_target_offset_usePCRegion,
        io_w_req_bits_data_0_useful}),
    .io_w_req_bits_data_1
      ({io_w_req_bits_data_1_target_offset_offset[12:0],
        io_w_req_bits_data_1_target_offset_pointer,
        io_w_req_bits_data_1_target_offset_usePCRegion,
        io_w_req_bits_data_1_useful}),
    .io_w_req_bits_data_2
      ({io_w_req_bits_data_2_target_offset_offset[12:0],
        io_w_req_bits_data_2_target_offset_pointer,
        io_w_req_bits_data_2_target_offset_usePCRegion,
        io_w_req_bits_data_2_useful}),
    .io_w_req_bits_data_3
      ({io_w_req_bits_data_3_target_offset_offset[12:0],
        io_w_req_bits_data_3_target_offset_pointer,
        io_w_req_bits_data_3_target_offset_usePCRegion,
        io_w_req_bits_data_3_useful}),
    .io_w_req_bits_flattened_bitmask
      ({io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[18],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[17],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[16],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[15],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[14],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[13],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[12],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[11],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[10],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[9],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[8],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[7],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[6],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[5],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[4],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[3],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[2],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[1],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[0],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[18],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[17],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[16],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[15],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[14],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[13],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[12],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[11],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[10],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[9],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[8],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[7],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[6],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[5],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[4],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[3],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[2],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[1],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[0],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[18],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[17],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[16],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[15],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[14],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[13],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[12],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[11],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[10],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[9],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[8],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[7],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[6],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[5],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[4],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[3],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[2],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[1],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[0],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[18],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[17],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[16],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[15],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[14],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[13],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[12],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[11],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[10],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[9],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[8],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[7],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[6],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[5],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[4],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[3],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[2],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[1],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[0]}),
    .io_broadcast_ram_hold           (sigFromSrams_bore_ram_hold),
    .io_broadcast_ram_bypass         (sigFromSrams_bore_ram_bypass),
    .io_broadcast_ram_bp_clken       (sigFromSrams_bore_ram_bp_clken),
    .io_broadcast_ram_aux_clk        (sigFromSrams_bore_ram_aux_clk),
    .io_broadcast_ram_aux_ckbp       (sigFromSrams_bore_ram_aux_ckbp),
    .io_broadcast_ram_mcp_hold       (sigFromSrams_bore_ram_mcp_hold),
    .io_broadcast_ram_ctl            (64'h0),
    .io_broadcast_cgen               (sigFromSrams_bore_cgen),
    .boreChildrenBd_bore_addr        (boreChildrenBd_bore_addr),
    .boreChildrenBd_bore_addr_rd     (boreChildrenBd_bore_addr_rd),
    .boreChildrenBd_bore_wdata       (boreChildrenBd_bore_wdata),
    .boreChildrenBd_bore_wmask       (boreChildrenBd_bore_wmask),
    .boreChildrenBd_bore_re          (boreChildrenBd_bore_re),
    .boreChildrenBd_bore_we          (boreChildrenBd_bore_we),
    .boreChildrenBd_bore_rdata       (boreChildrenBd_bore_rdata),
    .boreChildrenBd_bore_ack         (boreChildrenBd_bore_ack),
    .boreChildrenBd_bore_selectedOH  (boreChildrenBd_bore_selectedOH),
    .boreChildrenBd_bore_array       (boreChildrenBd_bore_array)
  );
  SRAMTemplate_78 array_0_0_1 (
    .clock                           (clock),
    .reset                           (reset),
    .io_r_req_ready                  (/* unused */),
    .io_r_req_valid                  (io_r_req_valid),
    .io_r_req_bits_setIdx            (io_r_req_bits_setIdx),
    .io_r_resp_data_0                (_array_0_0_1_io_r_resp_data_0),
    .io_r_resp_data_1                (_array_0_0_1_io_r_resp_data_1),
    .io_r_resp_data_2                (_array_0_0_1_io_r_resp_data_2),
    .io_r_resp_data_3                (_array_0_0_1_io_r_resp_data_3),
    .io_w_req_valid                  (io_w_req_valid),
    .io_w_req_bits_setIdx            (io_w_req_bits_setIdx),
    .io_w_req_bits_data_0
      ({1'h1,
        io_w_req_bits_data_0_tag,
        io_w_req_bits_data_0_ctr,
        io_w_req_bits_data_0_target_offset_offset[19:13]}),
    .io_w_req_bits_data_1
      ({1'h1,
        io_w_req_bits_data_1_tag,
        io_w_req_bits_data_1_ctr,
        io_w_req_bits_data_1_target_offset_offset[19:13]}),
    .io_w_req_bits_data_2
      ({1'h1,
        io_w_req_bits_data_2_tag,
        io_w_req_bits_data_2_ctr,
        io_w_req_bits_data_2_target_offset_offset[19:13]}),
    .io_w_req_bits_data_3
      ({1'h1,
        io_w_req_bits_data_3_tag,
        io_w_req_bits_data_3_ctr,
        io_w_req_bits_data_3_target_offset_offset[19:13]}),
    .io_w_req_bits_flattened_bitmask
      ({io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[37],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[36],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[35],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[34],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[33],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[32],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[31],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[30],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[29],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[28],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[27],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[26],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[25],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[24],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[23],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[22],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[21],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[20],
        io_w_req_bits_waymask[3] & io_w_req_bits_bitmask[19],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[37],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[36],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[35],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[34],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[33],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[32],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[31],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[30],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[29],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[28],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[27],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[26],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[25],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[24],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[23],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[22],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[21],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[20],
        io_w_req_bits_waymask[2] & io_w_req_bits_bitmask[19],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[37],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[36],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[35],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[34],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[33],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[32],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[31],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[30],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[29],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[28],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[27],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[26],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[25],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[24],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[23],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[22],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[21],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[20],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[19],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[37],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[36],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[35],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[34],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[33],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[32],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[31],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[30],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[29],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[28],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[27],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[26],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[25],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[24],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[23],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[22],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[21],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[20],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[19]}),
    .io_broadcast_ram_hold           (sigFromSrams_bore_1_ram_hold),
    .io_broadcast_ram_bypass         (sigFromSrams_bore_1_ram_bypass),
    .io_broadcast_ram_bp_clken       (sigFromSrams_bore_1_ram_bp_clken),
    .io_broadcast_ram_aux_clk        (sigFromSrams_bore_1_ram_aux_clk),
    .io_broadcast_ram_aux_ckbp       (sigFromSrams_bore_1_ram_aux_ckbp),
    .io_broadcast_ram_mcp_hold       (sigFromSrams_bore_1_ram_mcp_hold),
    .io_broadcast_ram_ctl            (64'h0),
    .io_broadcast_cgen               (sigFromSrams_bore_1_cgen),
    .boreChildrenBd_bore_addr        (boreChildrenBd_bore_1_addr),
    .boreChildrenBd_bore_addr_rd     (boreChildrenBd_bore_1_addr_rd),
    .boreChildrenBd_bore_wdata       (boreChildrenBd_bore_1_wdata),
    .boreChildrenBd_bore_wmask       (boreChildrenBd_bore_1_wmask),
    .boreChildrenBd_bore_re          (boreChildrenBd_bore_1_re),
    .boreChildrenBd_bore_we          (boreChildrenBd_bore_1_we),
    .boreChildrenBd_bore_rdata       (boreChildrenBd_bore_1_rdata),
    .boreChildrenBd_bore_ack         (boreChildrenBd_bore_1_ack),
    .boreChildrenBd_bore_selectedOH  (boreChildrenBd_bore_1_selectedOH),
    .boreChildrenBd_bore_array       (boreChildrenBd_bore_1_array)
  );
  assign io_r_resp_data_0_valid = _array_0_0_1_io_r_resp_data_0[18];
  assign io_r_resp_data_0_tag = _array_0_0_1_io_r_resp_data_0[17:9];
  assign io_r_resp_data_0_ctr = _array_0_0_1_io_r_resp_data_0[8:7];
  assign io_r_resp_data_0_target_offset_offset =
    {_array_0_0_1_io_r_resp_data_0[6:0], _array_0_0_0_io_r_resp_data_0[18:6]};
  assign io_r_resp_data_0_target_offset_pointer = _array_0_0_0_io_r_resp_data_0[5:2];
  assign io_r_resp_data_0_target_offset_usePCRegion = _array_0_0_0_io_r_resp_data_0[1];
  assign io_r_resp_data_0_useful = _array_0_0_0_io_r_resp_data_0[0];
  assign io_r_resp_data_1_valid = _array_0_0_1_io_r_resp_data_1[18];
  assign io_r_resp_data_1_tag = _array_0_0_1_io_r_resp_data_1[17:9];
  assign io_r_resp_data_1_ctr = _array_0_0_1_io_r_resp_data_1[8:7];
  assign io_r_resp_data_1_target_offset_offset =
    {_array_0_0_1_io_r_resp_data_1[6:0], _array_0_0_0_io_r_resp_data_1[18:6]};
  assign io_r_resp_data_1_target_offset_pointer = _array_0_0_0_io_r_resp_data_1[5:2];
  assign io_r_resp_data_1_target_offset_usePCRegion = _array_0_0_0_io_r_resp_data_1[1];
  assign io_r_resp_data_1_useful = _array_0_0_0_io_r_resp_data_1[0];
  assign io_r_resp_data_2_valid = _array_0_0_1_io_r_resp_data_2[18];
  assign io_r_resp_data_2_tag = _array_0_0_1_io_r_resp_data_2[17:9];
  assign io_r_resp_data_2_ctr = _array_0_0_1_io_r_resp_data_2[8:7];
  assign io_r_resp_data_2_target_offset_offset =
    {_array_0_0_1_io_r_resp_data_2[6:0], _array_0_0_0_io_r_resp_data_2[18:6]};
  assign io_r_resp_data_2_target_offset_pointer = _array_0_0_0_io_r_resp_data_2[5:2];
  assign io_r_resp_data_2_target_offset_usePCRegion = _array_0_0_0_io_r_resp_data_2[1];
  assign io_r_resp_data_2_useful = _array_0_0_0_io_r_resp_data_2[0];
  assign io_r_resp_data_3_valid = _array_0_0_1_io_r_resp_data_3[18];
  assign io_r_resp_data_3_tag = _array_0_0_1_io_r_resp_data_3[17:9];
  assign io_r_resp_data_3_ctr = _array_0_0_1_io_r_resp_data_3[8:7];
  assign io_r_resp_data_3_target_offset_offset =
    {_array_0_0_1_io_r_resp_data_3[6:0], _array_0_0_0_io_r_resp_data_3[18:6]};
  assign io_r_resp_data_3_target_offset_pointer = _array_0_0_0_io_r_resp_data_3[5:2];
  assign io_r_resp_data_3_target_offset_usePCRegion = _array_0_0_0_io_r_resp_data_3[1];
  assign io_r_resp_data_3_useful = _array_0_0_0_io_r_resp_data_3[0];
endmodule

