module mux_4_1(
	input [3:0]i,
	input [1:0]s,
	output reg y);
	
	always(*)
	begin
	if(s==2'd0) y=i[0];
	else if(s==2'd1) y=i[1];
	else if(s==2'd2) y=i[2];
	else y=i[3];
	end
endmodule
