ARM LB0118
"DpDatadW Rfe PosRR PosRW PodWW Rfe"
Cycle=Rfe PosRR PosRW PodWW Rfe DpDatadW
Relax=[Rfe,DpDatadW,Rfe]
Safe=PosRW PosRR PodWW
Prefetch=0:x=F,0:y=W,1:y=F,1:x=W
Com=Rf Rf
Orig=DpDatadW Rfe PosRR PosRW PodWW Rfe
{
%x0=x; %y0=y;
%y1=y; %x1=x;
}
 P0           | P1           ;
 LDR R0,[%x0] | LDR R0,[%y1] ;
 EOR R1,R0,R0 | LDR R1,[%y1] ;
 ADD R1,R1,#1 | MOV R2,#2    ;
 STR R1,[%y0] | STR R2,[%y1] ;
              | MOV R3,#1    ;
              | STR R3,[%x1] ;
exists
(y=2 /\ 0:R0=1 /\ 1:R0=1)
