# حل المشكلات في ADC و DAC

## لماذا يجب أن يكون مصدر AC قادر على توفير دقة أعلى بمقدار 2-4 بت من الدقة المطلوبة في ADC المُختبر؟

وفقًا للتعريف الشائع لـ ENOB:

$$
ENOB=\frac{SINAD-1.76}{6.02}
$$

إذا انخفضت قيمة ENOB للـ DAC (في مصدر AC)، ستنخفض قيمة SINAD أيضًا، مما يعني زيادة الضوضاء والتشويهات نسبيًا، مما سيؤثر على دقة القياس.

نقطة أخرى تكمن في أن دقة مصدر AC الأقل من 2-4 بت ستثير تشويهات هارمونيكية أعلى. إشارة الداخل لـ ADC ستتأثر سلبًا بتشويهات كل من DAC و ADC، ويمكن أن يتم جمع قيمة التوهج الثانوي (على سبيل المثال). لأن مصدر AC ذو دقة أعلى سيجلب تشويهات هارمونيكية أقل، ستصبح نتائج الاختبار أكثر دقة.

يرجى الرجوع إلى هذا المقال: [تقنية اختبار إنتاج ADC باستخدام مولد موجات عشوائية منخفضة الدقة](https://www.hindawi.com/journals/vlsi/2008/482159/)

## هل هناك طرق أخرى لتحسين دقة القياس باستخدام إشارة AC في اختبار ADC؟

يمكن تحسين دقة القياس عن طريق تقليل ميل الموجة الصاعدة للإشارة الواردة.

## ما العمل في حالة وجود ضوضاء قاعدية عالية في اختبار ADC؟

1. زيادة عدد العينات (N) وعدد فترات إشارة الاختبار المأخوذة (M)، وهذا سيؤدي أيضًا إلى زيادة وقت الاختبار.
2. زيادة تردد العينات (Fs).

لا يمكن التمييز بين الضوضاء والتشويهات الهارمونيكية إذا تم أخذ عينة من فترة واحدة فقط من الإشارة.

> هل تتوفر هذه الصيغة؟ دقة الضوضاء = تردد العينة / M

## كيف يمكن قياس خطأ الزيادة بالنسبة للـ ADC عملياً؟

يُستخدم أسلوب الهستوغرام عملياً لقياس خطأ الزيادة، لأن الحافة الانتقالية النظرية صعبة التحديد.

## هل نحتاج إلى محول رقمي إلى تماثلي AC بدقة 2-4 بت أكثر في اختبار DAC؟

لا، ليس من الضروري أن يكون هناك دايجتايزر تيار متردد عالي الدقة جداً. دايجتايزر تيار متردد يُلبي دقة نايكويست سيكون كافيًا لامتثال معيار الاختبار.

> تمت ترجمة هذه المشاركة باستخدام ChatGPT، يرجى [**تزويدنا بتعليقاتكم**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) إذا كانت هناك أي حذف أو إهمال.