TimeQuest Timing Analyzer report for LAB2
Thu Nov 24 17:30:44 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk2'
 13. Slow 1200mV 85C Model Setup: 'clk1'
 14. Slow 1200mV 85C Model Hold: 'clk2'
 15. Slow 1200mV 85C Model Hold: 'clk1'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk2'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk1'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk2'
 30. Slow 1200mV 0C Model Setup: 'clk1'
 31. Slow 1200mV 0C Model Hold: 'clk2'
 32. Slow 1200mV 0C Model Hold: 'clk1'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk2'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk1'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk2'
 46. Fast 1200mV 0C Model Setup: 'clk1'
 47. Fast 1200mV 0C Model Hold: 'clk2'
 48. Fast 1200mV 0C Model Hold: 'clk1'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk2'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LAB2                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk1       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk1 } ;
; clk2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 139.26 MHz ; 139.26 MHz      ; clk2       ;                                                               ;
; 365.63 MHz ; 250.0 MHz       ; clk1       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk2  ; -6.181 ; -225.002           ;
; clk1  ; -1.735 ; -50.608            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk2  ; 0.302 ; 0.000              ;
; clk1  ; 0.315 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk2  ; -3.000 ; -137.174                         ;
; clk1  ; -3.000 ; -54.522                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk2'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -6.181 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; -0.192     ; 6.792      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.583 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; -0.258     ; 4.128      ;
; -3.461 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]   ; clk2         ; clk2        ; 1.000        ; -0.319     ; 4.137      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.403 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; 0.066      ; 4.272      ;
; -3.170 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]   ; clk2         ; clk2        ; 1.000        ; -0.318     ; 3.847      ;
; -3.170 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]   ; clk2         ; clk2        ; 1.000        ; -0.318     ; 3.847      ;
; -3.158 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]   ; clk2         ; clk2        ; 1.000        ; -0.329     ; 3.824      ;
; -3.144 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]   ; clk2         ; clk2        ; 1.000        ; -0.329     ; 3.810      ;
; -2.888 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]   ; clk2         ; clk2        ; 1.000        ; -0.319     ; 3.564      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.874 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.717      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.863 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.706      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
; -2.861 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.060      ; 3.704      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk1'                                                                                                                                                                                                                    ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.735 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.660      ;
; -1.590 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.072     ; 2.513      ;
; -1.529 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.461      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.434 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.359      ;
; -1.414 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.346      ;
; -1.375 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.307      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.342 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.267      ;
; -1.337 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 1.000        ; 0.255      ; 2.587      ;
; -1.337 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 1.000        ; 0.255      ; 2.587      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.330 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.255      ;
; -1.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 1.000        ; 0.263      ; 2.572      ;
; -1.303 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.235      ;
; -1.289 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.072     ; 2.212      ;
; -1.287 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 1.000        ; 0.260      ; 2.542      ;
; -1.287 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 1.000        ; 0.260      ; 2.542      ;
; -1.226 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.158      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.219 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.070     ; 2.144      ;
; -1.197 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.072     ; 2.120      ;
; -1.185 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.072     ; 2.108      ;
; -1.131 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.063      ;
; -1.103 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 1.000        ; 0.258      ; 2.389      ;
; -1.103 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ; clk1         ; clk1        ; 1.000        ; 0.258      ; 2.389      ;
; -1.101 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk1         ; clk1        ; 1.000        ; 0.263      ; 2.392      ;
; -1.074 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.072     ; 1.997      ;
; -1.073 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.063     ; 2.005      ;
; -1.054 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.987      ;
; -1.046 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 1.000        ; 0.260      ; 2.301      ;
; -1.046 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 1.000        ; 0.260      ; 2.301      ;
; -1.046 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 1.000        ; 0.260      ; 2.301      ;
; -1.036 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.063     ; 1.968      ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk2'                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.302 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.093      ; 0.592      ;
; 0.304 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.093      ; 0.594      ;
; 0.322 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.093      ; 0.612      ;
; 0.358 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.577      ;
; 0.374 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]   ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.594      ;
; 0.379 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.599      ;
; 0.380 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.601      ;
; 0.390 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.609      ;
; 0.390 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.609      ;
; 0.401 ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.619      ;
; 0.401 ; shift_register_5_slot:calculate_result_shift_reg|data[1][11] ; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                                           ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.620      ;
; 0.401 ; shift_register_5_slot:calculate_result_shift_reg|data[1][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.619      ;
; 0.401 ; shift_register_5_slot:calculate_result_shift_reg|data[1][7]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.619      ;
; 0.402 ; shift_register_5_slot:calculate_result_shift_reg|data[1][12] ; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.620      ;
; 0.402 ; shift_register_5_slot:calculate_result_shift_reg|data[1][0]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.620      ;
; 0.403 ; shift_register_5_slot:calculate_result_shift_reg|data[2][15] ; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.621      ;
; 0.404 ; shift_register_5_slot:calculate_result_shift_reg|data[1][13] ; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.622      ;
; 0.445 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.094      ; 0.736      ;
; 0.446 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.094      ; 0.737      ;
; 0.487 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.706      ;
; 0.516 ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]  ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.736      ;
; 0.519 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.738      ;
; 0.522 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.742      ;
; 0.523 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.742      ;
; 0.523 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.743      ;
; 0.523 ; shift_register_5_slot:calculate_result_shift_reg|data[1][14] ; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                                           ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.742      ;
; 0.525 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.744      ;
; 0.536 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.755      ;
; 0.536 ; shift_register_5_slot:calculate_result_shift_reg|data[1][4]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.754      ;
; 0.538 ; shift_register_5_slot:calculate_result_shift_reg|data[3][10] ; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.756      ;
; 0.538 ; shift_register_5_slot:calculate_result_shift_reg|data[1][6]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.756      ;
; 0.542 ; shift_register_5_slot:calculate_result_shift_reg|data[3][2]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.760      ;
; 0.543 ; shift_register_5_slot:calculate_result_shift_reg|data[1][2]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.762      ;
; 0.544 ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.762      ;
; 0.544 ; shift_register_5_slot:calculate_result_shift_reg|data[3][4]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.762      ;
; 0.544 ; shift_register_5_slot:calculate_result_shift_reg|data[1][15] ; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.762      ;
; 0.545 ; shift_register_5_slot:calculate_result_shift_reg|data[2][10] ; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.763      ;
; 0.546 ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.764      ;
; 0.547 ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.765      ;
; 0.547 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.766      ;
; 0.572 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.791      ;
; 0.599 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.818      ;
; 0.624 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                             ; clk1         ; clk2        ; 0.000        ; -0.228     ; 0.593      ;
; 0.650 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]   ; out_valid~reg0                                                                                                         ; clk2         ; clk2        ; 0.000        ; 0.052      ; 0.859      ;
; 0.652 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.871      ;
; 0.652 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.871      ;
; 0.652 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.872      ;
; 0.655 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.875      ;
; 0.655 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.874      ;
; 0.655 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.874      ;
; 0.657 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.876      ;
; 0.662 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.881      ;
; 0.665 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.884      ;
; 0.665 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.884      ;
; 0.666 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.063      ; 0.886      ;
; 0.671 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; clk2         ; clk2        ; 0.000        ; 0.330      ; 1.188      ;
; 0.683 ; shift_register_5_slot:calculate_result_shift_reg|data[3][14] ; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                                           ; clk2         ; clk2        ; 0.000        ; 0.060      ; 0.900      ;
; 0.695 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.914      ;
; 0.700 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.918      ;
; 0.701 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.919      ;
; 0.701 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.920      ;
; 0.702 ; shift_register_5_slot:calculate_result_shift_reg|data[1][1]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.920      ;
; 0.716 ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.934      ;
; 0.717 ; shift_register_5_slot:calculate_result_shift_reg|data[3][5]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.935      ;
; 0.721 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.940      ;
; 0.725 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.944      ;
; 0.728 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                             ; clk1         ; clk2        ; 0.000        ; -0.228     ; 0.697      ;
; 0.728 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                             ; clk1         ; clk2        ; 0.000        ; -0.228     ; 0.697      ;
; 0.729 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                             ; clk1         ; clk2        ; 0.000        ; -0.228     ; 0.698      ;
; 0.729 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                             ; clk1         ; clk2        ; 0.000        ; -0.228     ; 0.698      ;
; 0.734 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ; clk1         ; clk2        ; 0.000        ; -0.234     ; 0.697      ;
; 0.737 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ; clk1         ; clk2        ; 0.000        ; -0.234     ; 0.700      ;
; 0.740 ; shift_register_5_slot:calculate_result_shift_reg|data[1][10] ; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.958      ;
; 0.750 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ; clk2         ; clk2        ; 0.000        ; 0.062      ; 0.969      ;
; 0.780 ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 0.998      ;
; 0.793 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.059      ; 1.009      ;
; 0.802 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                             ; clk1         ; clk2        ; 0.000        ; -0.228     ; 0.771      ;
; 0.811 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.030      ;
; 0.816 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.035      ;
; 0.820 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.052      ; 1.029      ;
; 0.834 ; shift_register_5_slot:calculate_result_shift_reg|data[3][12] ; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                                           ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.051      ;
; 0.843 ; shift_register_5_slot:calculate_result_shift_reg|data[2][9]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                                            ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; out_valid~reg0                                                                                                         ; clk2         ; clk2        ; 0.000        ; 0.067      ; 1.067      ;
; 0.853 ; shift_register_5_slot:calculate_result_shift_reg|data[2][3]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                                            ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.072      ;
; 0.865 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.084      ;
; 0.867 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.086      ;
; 0.870 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.089      ;
; 0.877 ; shift_register_5_slot:calculate_result_shift_reg|data[1][5]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                                            ; clk2         ; clk2        ; 0.000        ; 0.061      ; 1.095      ;
; 0.877 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.096      ;
; 0.887 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.062      ; 1.106      ;
; 0.889 ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][9]                                                            ; clk2         ; clk2        ; 0.000        ; 0.060      ; 1.106      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk1'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.315 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.383      ; 0.885      ;
; 0.321 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.075      ; 0.593      ;
; 0.321 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.075      ; 0.593      ;
; 0.321 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.075      ; 0.593      ;
; 0.323 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.075      ; 0.595      ;
; 0.339 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.383      ; 0.909      ;
; 0.343 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.075      ; 0.615      ;
; 0.357 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.577      ;
; 0.414 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.634      ;
; 0.538 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.758      ;
; 0.596 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.816      ;
; 0.597 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.817      ;
; 0.649 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 0.869      ;
; 0.671 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 0.890      ;
; 0.741 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; ready~reg0                                                                                                             ; clk1         ; clk1        ; 0.000        ; 0.062      ; 0.960      ;
; 0.762 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 0.981      ;
; 0.792 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.383      ; 1.362      ;
; 0.803 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.022      ;
; 0.805 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.072      ; 1.034      ;
; 0.807 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.383      ; 1.377      ;
; 0.831 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.051      ;
; 0.837 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.057      ;
; 0.890 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.109      ;
; 0.896 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.115      ;
; 0.900 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.120      ;
; 0.929 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.073      ; 1.159      ;
; 0.932 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.073      ; 1.162      ;
; 0.934 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.073      ; 1.164      ;
; 0.975 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.195      ;
; 0.982 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.201      ;
; 0.991 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.210      ;
; 1.015 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.235      ;
; 1.044 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.264      ;
; 1.045 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.265      ;
; 1.055 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.275      ;
; 1.068 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ; clk1         ; clk1        ; 0.000        ; 0.383      ; 1.638      ;
; 1.090 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.309      ;
; 1.129 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.348      ;
; 1.130 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.350      ;
; 1.131 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.351      ;
; 1.160 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.379      ;
; 1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.442      ;
; 1.223 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.778      ;
; 1.223 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.778      ;
; 1.223 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.778      ;
; 1.269 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.489      ;
; 1.270 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.489      ;
; 1.290 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.510      ;
; 1.292 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.512      ;
; 1.302 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.522      ;
; 1.313 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.868      ;
; 1.313 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.868      ;
; 1.313 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.868      ;
; 1.320 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.539      ;
; 1.326 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.881      ;
; 1.326 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.881      ;
; 1.326 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.881      ;
; 1.345 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.565      ;
; 1.356 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.575      ;
; 1.383 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.603      ;
; 1.388 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.608      ;
; 1.394 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.073      ; 1.624      ;
; 1.400 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.619      ;
; 1.406 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.625      ;
; 1.407 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.627      ;
; 1.412 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.967      ;
; 1.412 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.967      ;
; 1.412 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 1.967      ;
; 1.418 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk1         ; clk1        ; 0.000        ; 0.387      ; 1.992      ;
; 1.419 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.383      ; 1.989      ;
; 1.433 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.653      ;
; 1.436 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 1.992      ;
; 1.436 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 1.992      ;
; 1.471 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.691      ;
; 1.481 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.402      ; 2.040      ;
; 1.490 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.040      ;
; 1.490 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.040      ;
; 1.494 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.714      ;
; 1.502 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.721      ;
; 1.503 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.723      ;
; 1.526 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 2.082      ;
; 1.526 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 2.082      ;
; 1.539 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 2.095      ;
; 1.539 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 2.095      ;
; 1.546 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.063      ; 1.766      ;
; 1.560 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.062      ; 1.779      ;
; 1.571 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.402      ; 2.130      ;
; 1.580 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.130      ;
; 1.580 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.130      ;
; 1.584 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.402      ; 2.143      ;
; 1.593 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.143      ;
; 1.593 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.143      ;
; 1.625 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 2.181      ;
; 1.625 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.399      ; 2.181      ;
; 1.670 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.402      ; 2.229      ;
; 1.679 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.229      ;
; 1.679 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.393      ; 2.229      ;
; 1.687 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.398      ; 2.242      ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk2'                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk2  ; Rise       ; clk2                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; out_valid~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk1'                                                                                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk1  ; Rise       ; clk1                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; ready~reg0                                                                                                             ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; ready~reg0                                                                                                             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; clk1~input|o                                                                                                           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_A_FIFO|fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk0                                                        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_A_FIFO|fifomem_m0|mem~1|clk                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; in_A[*]        ; clk1       ; 2.216 ; 2.624 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; 2.138 ; 2.540 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; 1.694 ; 2.103 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; 1.749 ; 2.145 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; 1.865 ; 2.307 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; 1.709 ; 2.100 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; 2.216 ; 2.624 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; 1.749 ; 2.226 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; 2.154 ; 2.563 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; 2.284 ; 2.826 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; 1.824 ; 2.263 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; 1.736 ; 2.200 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; 1.655 ; 2.136 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; 2.284 ; 2.826 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; 2.061 ; 2.559 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; 1.948 ; 2.418 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; 2.003 ; 2.486 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; 1.877 ; 2.294 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; 1.645 ; 2.104 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; 1.645 ; 2.104 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; 1.380 ; 1.823 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; 1.342 ; 1.812 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; 1.500 ; 1.969 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; 1.303 ; 1.724 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; 1.509 ; 1.971 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; 1.291 ; 1.758 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; 1.315 ; 1.820 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; 3.545 ; 3.981 ; Rise       ; clk1            ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; in_A[*]        ; clk1       ; -0.768 ; -1.179 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; -0.861 ; -1.283 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; -0.768 ; -1.179 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; -0.875 ; -1.299 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; -1.120 ; -1.582 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; -0.845 ; -1.269 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; -0.847 ; -1.263 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; -1.180 ; -1.633 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; -0.794 ; -1.217 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; -0.836 ; -1.251 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; -0.836 ; -1.251 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; -0.948 ; -1.425 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; -1.096 ; -1.615 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; -1.333 ; -1.853 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; -1.289 ; -1.802 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; -1.059 ; -1.549 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; -1.308 ; -1.815 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; -0.878 ; -1.299 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; -0.759 ; -1.223 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; -1.022 ; -1.471 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; -0.838 ; -1.268 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; -0.759 ; -1.223 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; -0.976 ; -1.434 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; -0.838 ; -1.253 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; -0.957 ; -1.413 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; -0.805 ; -1.265 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; -0.774 ; -1.247 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; -1.472 ; -1.929 ; Rise       ; clk1            ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ready           ; clk1       ; 6.074  ; 6.112  ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 19.971 ; 19.962 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 19.096 ; 19.054 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 19.721 ; 19.699 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 19.448 ; 19.576 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 19.335 ; 19.266 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 19.335 ; 19.384 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 19.971 ; 19.962 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 19.684 ; 19.672 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 18.925 ; 18.965 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 5.610  ; 5.642  ; Rise       ; clk2            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ready           ; clk1       ; 5.941 ; 5.977 ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 5.948 ; 5.905 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 5.964 ; 5.905 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 6.257 ; 6.219 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 6.274 ; 6.298 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 5.975 ; 5.920 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 6.042 ; 5.999 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 5.948 ; 5.919 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 6.664 ; 6.649 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 5.980 ; 5.973 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 5.490 ; 5.518 ; Rise       ; clk2            ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 154.25 MHz ; 154.25 MHz      ; clk2       ;                                                               ;
; 402.58 MHz ; 250.0 MHz       ; clk1       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk2  ; -5.483 ; -189.191          ;
; clk1  ; -1.484 ; -41.842           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk2  ; 0.269 ; 0.000             ;
; clk1  ; 0.290 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk2  ; -3.000 ; -137.174                        ;
; clk1  ; -3.000 ; -54.522                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk2'                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -5.483 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; -0.177     ; 6.125      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.132 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; -0.244     ; 3.707      ;
; -3.023 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]   ; clk2         ; clk2        ; 1.000        ; -0.281     ; 3.737      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.957 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; 0.050      ; 3.826      ;
; -2.755 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]   ; clk2         ; clk2        ; 1.000        ; -0.292     ; 3.458      ;
; -2.748 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]   ; clk2         ; clk2        ; 1.000        ; -0.292     ; 3.451      ;
; -2.740 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]   ; clk2         ; clk2        ; 1.000        ; -0.281     ; 3.454      ;
; -2.728 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]   ; clk2         ; clk2        ; 1.000        ; -0.281     ; 3.442      ;
; -2.494 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]   ; clk2         ; clk2        ; 1.000        ; -0.281     ; 3.208      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.477 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.324      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.471 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.318      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
; -2.470 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.048      ; 3.317      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk1'                                                                                                                                                                                                                     ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.484 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.417      ;
; -1.345 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.064     ; 2.276      ;
; -1.263 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.055     ; 2.203      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.155      ;
; -1.160 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.055     ; 2.100      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.127 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.060      ;
; -1.123 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 1.000        ; 0.225      ; 2.343      ;
; -1.123 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 1.000        ; 0.225      ; 2.343      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 2.049      ;
; -1.113 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 1.000        ; 0.234      ; 2.342      ;
; -1.113 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.055     ; 2.053      ;
; -1.083 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.064     ; 2.014      ;
; -1.076 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 1.000        ; 0.231      ; 2.302      ;
; -1.076 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 1.000        ; 0.231      ; 2.302      ;
; -1.056 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.055     ; 1.996      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -1.025 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.062     ; 1.958      ;
; -0.988 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.064     ; 1.919      ;
; -0.985 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.055     ; 1.925      ;
; -0.977 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.064     ; 1.908      ;
; -0.913 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.055     ; 1.853      ;
; -0.902 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 1.000        ; 0.225      ; 2.147      ;
; -0.902 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ; clk1         ; clk1        ; 1.000        ; 0.225      ; 2.147      ;
; -0.902 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk1         ; clk1        ; 1.000        ; 0.229      ; 2.151      ;
; -0.886 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.064     ; 1.817      ;
; -0.870 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.055     ; 1.810      ;
; -0.861 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 1.000        ; 0.225      ; 2.081      ;
; -0.861 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 1.000        ; 0.225      ; 2.081      ;
; -0.859 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 1.000        ; 0.231      ; 2.085      ;
; -0.859 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 1.000        ; 0.231      ; 2.085      ;
; -0.859 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 1.000        ; 0.231      ; 2.085      ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk2'                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.269 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.085      ; 0.538      ;
; 0.271 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.085      ; 0.540      ;
; 0.287 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.085      ; 0.556      ;
; 0.312 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.511      ;
; 0.338 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]   ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.540      ;
; 0.344 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.544      ;
; 0.345 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.544      ;
; 0.347 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.547      ;
; 0.349 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.548      ;
; 0.362 ; shift_register_5_slot:calculate_result_shift_reg|data[1][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.561      ;
; 0.363 ; shift_register_5_slot:calculate_result_shift_reg|data[1][7]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                                            ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.561      ;
; 0.364 ; shift_register_5_slot:calculate_result_shift_reg|data[2][15] ; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                                           ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.562      ;
; 0.364 ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                                            ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.562      ;
; 0.364 ; shift_register_5_slot:calculate_result_shift_reg|data[1][11] ; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                                           ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.563      ;
; 0.365 ; shift_register_5_slot:calculate_result_shift_reg|data[1][13] ; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                                           ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.563      ;
; 0.365 ; shift_register_5_slot:calculate_result_shift_reg|data[1][12] ; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                                           ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.563      ;
; 0.365 ; shift_register_5_slot:calculate_result_shift_reg|data[1][0]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                                            ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.563      ;
; 0.397 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.084      ; 0.665      ;
; 0.398 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.084      ; 0.666      ;
; 0.431 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.630      ;
; 0.464 ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]  ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.664      ;
; 0.465 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.666      ;
; 0.468 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.667      ;
; 0.472 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.672      ;
; 0.477 ; shift_register_5_slot:calculate_result_shift_reg|data[1][14] ; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                                           ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.676      ;
; 0.482 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.682      ;
; 0.482 ; shift_register_5_slot:calculate_result_shift_reg|data[1][4]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.681      ;
; 0.484 ; shift_register_5_slot:calculate_result_shift_reg|data[3][10] ; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; shift_register_5_slot:calculate_result_shift_reg|data[1][6]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.683      ;
; 0.488 ; shift_register_5_slot:calculate_result_shift_reg|data[3][2]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.687      ;
; 0.489 ; shift_register_5_slot:calculate_result_shift_reg|data[2][10] ; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; shift_register_5_slot:calculate_result_shift_reg|data[1][15] ; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                                           ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.687      ;
; 0.489 ; shift_register_5_slot:calculate_result_shift_reg|data[1][2]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                                            ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.689      ;
; 0.491 ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.690      ;
; 0.495 ; shift_register_5_slot:calculate_result_shift_reg|data[3][4]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.694      ;
; 0.499 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.699      ;
; 0.514 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.713      ;
; 0.538 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.737      ;
; 0.555 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                             ; clk1         ; clk2        ; 0.000        ; -0.200     ; 0.539      ;
; 0.590 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.790      ;
; 0.594 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]   ; out_valid~reg0                                                                                                         ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.782      ;
; 0.598 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.797      ;
; 0.598 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.797      ;
; 0.598 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.797      ;
; 0.599 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.798      ;
; 0.601 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.800      ;
; 0.604 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.804      ;
; 0.604 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.803      ;
; 0.606 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.806      ;
; 0.607 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.806      ;
; 0.607 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.806      ;
; 0.624 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; clk2         ; clk2        ; 0.000        ; 0.294      ; 1.087      ;
; 0.625 ; shift_register_5_slot:calculate_result_shift_reg|data[3][14] ; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                                           ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.823      ;
; 0.629 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.828      ;
; 0.631 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.830      ;
; 0.634 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.832      ;
; 0.635 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.833      ;
; 0.638 ; shift_register_5_slot:calculate_result_shift_reg|data[1][1]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                                            ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.836      ;
; 0.646 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.845      ;
; 0.646 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                             ; clk1         ; clk2        ; 0.000        ; -0.200     ; 0.630      ;
; 0.648 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                             ; clk1         ; clk2        ; 0.000        ; -0.201     ; 0.631      ;
; 0.648 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                             ; clk1         ; clk2        ; 0.000        ; -0.201     ; 0.631      ;
; 0.649 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                             ; clk1         ; clk2        ; 0.000        ; -0.201     ; 0.632      ;
; 0.651 ; shift_register_5_slot:calculate_result_shift_reg|data[3][5]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.850      ;
; 0.652 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ; clk1         ; clk2        ; 0.000        ; -0.206     ; 0.630      ;
; 0.655 ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                                            ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.853      ;
; 0.655 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ; clk1         ; clk2        ; 0.000        ; -0.206     ; 0.633      ;
; 0.661 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.861      ;
; 0.668 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.867      ;
; 0.681 ; shift_register_5_slot:calculate_result_shift_reg|data[1][10] ; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.880      ;
; 0.711 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                             ; clk1         ; clk2        ; 0.000        ; -0.200     ; 0.695      ;
; 0.712 ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.911      ;
; 0.727 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.926      ;
; 0.729 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.053      ; 0.926      ;
; 0.731 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.930      ;
; 0.756 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.044      ; 0.944      ;
; 0.773 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.972      ;
; 0.775 ; shift_register_5_slot:calculate_result_shift_reg|data[2][9]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                                            ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.975      ;
; 0.777 ; shift_register_5_slot:calculate_result_shift_reg|data[3][12] ; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                                           ; clk2         ; clk2        ; 0.000        ; 0.054      ; 0.975      ;
; 0.778 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; out_valid~reg0                                                                                                         ; clk2         ; clk2        ; 0.000        ; 0.059      ; 0.981      ;
; 0.783 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ; clk2         ; clk2        ; 0.000        ; 0.055      ; 0.982      ;
; 0.785 ; shift_register_5_slot:calculate_result_shift_reg|data[2][3]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                                            ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.985      ;
; 0.787 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.987      ;
; 0.789 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.989      ;
; 0.793 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.056      ; 0.993      ;
; 0.803 ; shift_register_5_slot:calculate_result_shift_reg|data[1][5]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                                            ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.002      ;
; 0.807 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.006      ;
; 0.810 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.055      ; 1.009      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk1'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.064      ; 0.538      ;
; 0.290 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.064      ; 0.538      ;
; 0.291 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.064      ; 0.539      ;
; 0.293 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.064      ; 0.541      ;
; 0.310 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.064      ; 0.558      ;
; 0.312 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.342      ; 0.824      ;
; 0.335 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.342      ; 0.846      ;
; 0.367 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.566      ;
; 0.491 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.690      ;
; 0.535 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.734      ;
; 0.536 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.735      ;
; 0.578 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.777      ;
; 0.603 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.802      ;
; 0.680 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; ready~reg0                                                                                                             ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.879      ;
; 0.700 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.056      ; 0.900      ;
; 0.726 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.925      ;
; 0.735 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.066      ; 0.945      ;
; 0.747 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.946      ;
; 0.750 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.342      ; 1.261      ;
; 0.767 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.342      ; 1.279      ;
; 0.802 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.001      ;
; 0.813 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.012      ;
; 0.815 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.014      ;
; 0.847 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.066      ; 1.057      ;
; 0.856 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.066      ; 1.066      ;
; 0.859 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.066      ; 1.069      ;
; 0.890 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.089      ;
; 0.891 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.090      ;
; 0.896 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.095      ;
; 0.918 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.056      ; 1.118      ;
; 0.944 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.143      ;
; 0.946 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.145      ;
; 0.958 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ; clk1         ; clk1        ; 0.000        ; 0.342      ; 1.469      ;
; 0.958 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.157      ;
; 0.989 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.188      ;
; 1.006 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.205      ;
; 1.022 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.221      ;
; 1.024 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.223      ;
; 1.057 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.056      ; 1.257      ;
; 1.104 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.601      ;
; 1.104 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.601      ;
; 1.104 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.601      ;
; 1.107 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.306      ;
; 1.147 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.346      ;
; 1.150 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.349      ;
; 1.152 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.351      ;
; 1.160 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.359      ;
; 1.186 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.683      ;
; 1.186 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.683      ;
; 1.186 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.683      ;
; 1.189 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.388      ;
; 1.197 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.694      ;
; 1.197 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.694      ;
; 1.197 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.694      ;
; 1.202 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.401      ;
; 1.203 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.402      ;
; 1.238 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.437      ;
; 1.256 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.455      ;
; 1.267 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.466      ;
; 1.270 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.469      ;
; 1.274 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.067      ; 1.485      ;
; 1.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.771      ;
; 1.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.771      ;
; 1.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 1.771      ;
; 1.279 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk1         ; clk1        ; 0.000        ; 0.346      ; 1.794      ;
; 1.281 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.342      ; 1.792      ;
; 1.281 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.480      ;
; 1.283 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.482      ;
; 1.290 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.788      ;
; 1.290 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.788      ;
; 1.291 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.490      ;
; 1.319 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.518      ;
; 1.337 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.356      ; 1.837      ;
; 1.337 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.536      ;
; 1.347 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 1.839      ;
; 1.347 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 1.839      ;
; 1.369 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.568      ;
; 1.369 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.568      ;
; 1.372 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.870      ;
; 1.372 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.870      ;
; 1.372 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.056      ; 1.572      ;
; 1.383 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.881      ;
; 1.383 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.881      ;
; 1.399 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.055      ; 1.598      ;
; 1.419 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.356      ; 1.919      ;
; 1.429 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 1.921      ;
; 1.429 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 1.921      ;
; 1.430 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.356      ; 1.930      ;
; 1.440 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 1.932      ;
; 1.440 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 1.932      ;
; 1.460 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.958      ;
; 1.460 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.354      ; 1.958      ;
; 1.507 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.356      ; 2.007      ;
; 1.517 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 2.009      ;
; 1.517 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.348      ; 2.009      ;
; 1.518 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.353      ; 2.015      ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk2'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk2  ; Rise       ; clk2                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; out_valid~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk1'                                                                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk1  ; Rise       ; clk1                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; ready~reg0                                                                                                             ;
; 0.073  ; 0.303        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.073  ; 0.303        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.075  ; 0.305        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; ready~reg0                                                                                                             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; clk1~input|o                                                                                                           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_A_FIFO|fifomem_m0|mem_rtl_0|auto_generated|ram_block1a0|clk0                                                        ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_A_FIFO|fifomem_m0|mem~1|clk                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; in_A[*]        ; clk1       ; 1.921 ; 2.249 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; 1.858 ; 2.168 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; 1.432 ; 1.771 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; 1.487 ; 1.813 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; 1.584 ; 1.951 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; 1.454 ; 1.771 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; 1.921 ; 2.249 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; 1.491 ; 1.886 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; 1.871 ; 2.209 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; 1.996 ; 2.421 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; 1.562 ; 1.914 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; 1.472 ; 1.872 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; 1.409 ; 1.804 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; 1.996 ; 2.421 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; 1.779 ; 2.190 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; 1.674 ; 2.071 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; 1.716 ; 2.117 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; 1.603 ; 1.950 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; 1.397 ; 1.776 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; 1.397 ; 1.776 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; 1.170 ; 1.524 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; 1.120 ; 1.517 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; 1.274 ; 1.651 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; 1.095 ; 1.433 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; 1.270 ; 1.648 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; 1.078 ; 1.464 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; 1.107 ; 1.516 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; 3.120 ; 3.448 ; Rise       ; clk1            ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; in_A[*]        ; clk1       ; -0.620 ; -0.961 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; -0.707 ; -1.062 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; -0.620 ; -0.961 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; -0.718 ; -1.072 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; -0.944 ; -1.321 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; -0.692 ; -1.045 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; -0.695 ; -1.051 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; -1.004 ; -1.344 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; -0.646 ; -0.999 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; -0.683 ; -1.039 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; -0.683 ; -1.039 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; -0.790 ; -1.185 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; -0.926 ; -1.344 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; -1.138 ; -1.572 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; -1.108 ; -1.521 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; -0.890 ; -1.299 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; -1.122 ; -1.515 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; -0.723 ; -1.071 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; -0.610 ; -1.002 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; -0.856 ; -1.225 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; -0.684 ; -1.046 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; -0.610 ; -1.002 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; -0.813 ; -1.190 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; -0.683 ; -1.031 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; -0.786 ; -1.159 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; -0.656 ; -1.043 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; -0.627 ; -1.028 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; -1.235 ; -1.613 ; Rise       ; clk1            ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ready           ; clk1       ; 5.764  ; 5.771  ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 18.200 ; 18.110 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 17.375 ; 17.335 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 17.974 ; 17.857 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 17.718 ; 17.747 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 17.591 ; 17.508 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 17.622 ; 17.596 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 18.200 ; 18.110 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 17.943 ; 17.857 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 17.218 ; 17.183 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 5.333  ; 5.318  ; Rise       ; clk2            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ready           ; clk1       ; 5.644 ; 5.651 ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 5.636 ; 5.572 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 5.653 ; 5.605 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 5.932 ; 5.851 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 5.941 ; 5.896 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 5.663 ; 5.616 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 5.726 ; 5.652 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 5.636 ; 5.572 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 6.322 ; 6.243 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 5.665 ; 5.603 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 5.225 ; 5.209 ; Rise       ; clk2            ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk2  ; -2.826 ; -67.568           ;
; clk1  ; -0.492 ; -11.115           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk2  ; 0.129 ; 0.000             ;
; clk1  ; 0.150 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk2  ; -3.000 ; -144.860                        ;
; clk1  ; -3.000 ; -54.146                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk2'                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -2.826 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; -0.102     ; 3.596      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.554 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; -0.132     ; 2.294      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.514 ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk2         ; clk2        ; 1.000        ; 0.044      ; 2.430      ;
; -1.345 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]   ; clk2         ; clk2        ; 1.000        ; -0.181     ; 2.151      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.176 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.072      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.169 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.065      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][2]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][3]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][4]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][5]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][6]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][7]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][8]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][9]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][10] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][11] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][12] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][13] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][14] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.168 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][15] ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.064      ;
; -1.167 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]   ; clk2         ; clk2        ; 1.000        ; -0.188     ; 1.966      ;
; -1.159 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][0]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.055      ;
; -1.159 ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; shift_register_5_slot:calculate_result_shift_reg|data[0][1]  ; clk1         ; clk2        ; 1.000        ; 0.044      ; 2.055      ;
+--------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk1'                                                                                                                                                                                                                     ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.492 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.439      ;
; -0.419 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.042     ; 1.364      ;
; -0.403 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.354      ;
; -0.335 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.286      ;
; -0.333 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.284      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.314 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.261      ;
; -0.285 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 1.000        ; 0.134      ; 1.406      ;
; -0.285 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 1.000        ; 0.134      ; 1.406      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 1.000        ; 0.140      ; 1.405      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.225      ;
; -0.278 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.229      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.274 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.221      ;
; -0.249 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 1.000        ; 0.138      ; 1.374      ;
; -0.249 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 1.000        ; 0.138      ; 1.374      ;
; -0.244 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.195      ;
; -0.241 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.042     ; 1.186      ;
; -0.205 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.042     ; 1.150      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ; clk1         ; clk1        ; 1.000        ; -0.040     ; 1.148      ;
; -0.201 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.042     ; 1.146      ;
; -0.188 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.139      ;
; -0.178 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 1.000        ; 0.142      ; 1.329      ;
; -0.178 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ; clk1         ; clk1        ; 1.000        ; 0.142      ; 1.329      ;
; -0.178 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk1         ; clk1        ; 1.000        ; 0.145      ; 1.332      ;
; -0.160 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.111      ;
; -0.138 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.089      ;
; -0.134 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.085      ;
; -0.131 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2] ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ; clk1         ; clk1        ; 1.000        ; -0.042     ; 1.076      ;
; -0.125 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 1.000        ; -0.036     ; 1.076      ;
; -0.125 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 1.000        ; 0.137      ; 1.249      ;
; -0.125 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 1.000        ; 0.137      ; 1.249      ;
+--------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk2'                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.129 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.060      ; 0.313      ;
; 0.132 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.060      ; 0.316      ;
; 0.141 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.060      ; 0.325      ;
; 0.187 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[1]   ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.315      ;
; 0.198 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.320      ;
; 0.204 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.060      ; 0.388      ;
; 0.204 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]               ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ; clk1         ; clk2        ; 0.000        ; 0.060      ; 0.388      ;
; 0.207 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; shift_register_5_slot:calculate_result_shift_reg|data[1][11] ; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                                           ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; shift_register_5_slot:calculate_result_shift_reg|data[1][7]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; shift_register_5_slot:calculate_result_shift_reg|data[1][0]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; shift_register_5_slot:calculate_result_shift_reg|data[1][12] ; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.330      ;
; 0.212 ; shift_register_5_slot:calculate_result_shift_reg|data[1][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.331      ;
; 0.213 ; shift_register_5_slot:calculate_result_shift_reg|data[2][15] ; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.332      ;
; 0.213 ; shift_register_5_slot:calculate_result_shift_reg|data[1][13] ; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                                           ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.333      ;
; 0.260 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.380      ;
; 0.267 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]  ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.388      ;
; 0.270 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; shift_register_5_slot:calculate_result_shift_reg|data[1][14] ; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                                           ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][0]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][0]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.395      ;
; 0.278 ; shift_register_5_slot:calculate_result_shift_reg|data[1][4]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.397      ;
; 0.279 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][1]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][1]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; shift_register_5_slot:calculate_result_shift_reg|data[3][10] ; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; shift_register_5_slot:calculate_result_shift_reg|data[3][2]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.401      ;
; 0.282 ; shift_register_5_slot:calculate_result_shift_reg|data[1][6]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.401      ;
; 0.283 ; shift_register_5_slot:calculate_result_shift_reg|data[1][15] ; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.402      ;
; 0.283 ; shift_register_5_slot:calculate_result_shift_reg|data[1][2]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.403      ;
; 0.284 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.405      ;
; 0.285 ; shift_register_5_slot:calculate_result_shift_reg|data[3][4]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.404      ;
; 0.286 ; shift_register_5_slot:calculate_result_shift_reg|data[2][10] ; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.405      ;
; 0.286 ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.405      ;
; 0.287 ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.406      ;
; 0.303 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                             ; clk1         ; clk2        ; 0.000        ; -0.113     ; 0.314      ;
; 0.306 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.426      ;
; 0.321 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.441      ;
; 0.333 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.454      ;
; 0.334 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.454      ;
; 0.334 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]             ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; shift_register_5_slot:in_account_FIFO_shift_reg|hasData[3]   ; out_valid~reg0                                                                                                         ; clk2         ; clk2        ; 0.000        ; 0.029      ; 0.451      ;
; 0.341 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.461      ;
; 0.341 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][6]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.461      ;
; 0.342 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][7]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][7]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.462      ;
; 0.342 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][2]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.462      ;
; 0.348 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ; clk2         ; clk2        ; 0.000        ; 0.189      ; 0.641      ;
; 0.353 ; shift_register_5_slot:calculate_result_shift_reg|data[3][14] ; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.472      ;
; 0.354 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.474      ;
; 0.361 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                             ; clk1         ; clk2        ; 0.000        ; -0.112     ; 0.373      ;
; 0.361 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                             ; clk1         ; clk2        ; 0.000        ; -0.112     ; 0.373      ;
; 0.362 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                             ; clk1         ; clk2        ; 0.000        ; -0.112     ; 0.374      ;
; 0.363 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                             ; clk1         ; clk2        ; 0.000        ; -0.112     ; 0.375      ;
; 0.365 ; shift_register_5_slot:calculate_result_shift_reg|data[1][1]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ; clk1         ; clk2        ; 0.000        ; -0.116     ; 0.373      ;
; 0.368 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ; clk1         ; clk2        ; 0.000        ; -0.116     ; 0.376      ;
; 0.370 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.489      ;
; 0.370 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.489      ;
; 0.371 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; shift_register_5_slot:calculate_result_shift_reg|data[3][5]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.491      ;
; 0.375 ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.495      ;
; 0.378 ; shift_register_5_slot:calculate_result_shift_reg|data[1][10] ; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.497      ;
; 0.378 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.498      ;
; 0.382 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.503      ;
; 0.397 ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.517      ;
; 0.403 ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8               ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                             ; clk1         ; clk2        ; 0.000        ; -0.113     ; 0.414      ;
; 0.409 ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.528      ;
; 0.421 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.033      ; 0.538      ;
; 0.430 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.550      ;
; 0.431 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.551      ;
; 0.432 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.029      ; 0.545      ;
; 0.432 ; shift_register_5_slot:calculate_result_shift_reg|data[3][12] ; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                                           ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.551      ;
; 0.437 ; shift_register_5_slot:calculate_result_shift_reg|data[2][9]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.559      ;
; 0.441 ; shift_register_5_slot:calculate_result_shift_reg|data[2][3]  ; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                                            ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][3]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][3]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.562      ;
; 0.446 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty              ; out_valid~reg0                                                                                                         ; clk2         ; clk2        ; 0.000        ; 0.039      ; 0.569      ;
; 0.449 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.570      ;
; 0.450 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]             ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ; clk2         ; clk2        ; 0.000        ; 0.037      ; 0.571      ;
; 0.452 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[2][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; shift_register_5_slot:calculate_result_shift_reg|data[1][5]  ; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.571      ;
; 0.460 ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]  ; shift_register_5_slot:calculate_result_shift_reg|data[4][9]                                                            ; clk2         ; clk2        ; 0.000        ; 0.035      ; 0.579      ;
; 0.462 ; shift_register_5_slot:in_account_FIFO_shift_reg|data[3][5]   ; shift_register_5_slot:in_account_FIFO_shift_reg|data[4][5]                                                             ; clk2         ; clk2        ; 0.000        ; 0.036      ; 0.582      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk1'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.040      ; 0.314      ;
; 0.150 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.040      ; 0.314      ;
; 0.150 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.040      ; 0.314      ;
; 0.153 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.040      ; 0.317      ;
; 0.158 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.223      ; 0.485      ;
; 0.164 ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ; clk2         ; clk1        ; 0.000        ; 0.040      ; 0.328      ;
; 0.173 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.223      ; 0.500      ;
; 0.187 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.307      ;
; 0.222 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.342      ;
; 0.280 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.400      ;
; 0.324 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.445      ;
; 0.339 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.459      ;
; 0.356 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.476      ;
; 0.393 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; ready~reg0                                                                                                             ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.513      ;
; 0.403 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.523      ;
; 0.409 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.223      ; 0.736      ;
; 0.422 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.042      ; 0.548      ;
; 0.431 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.551      ;
; 0.433 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.223      ; 0.760      ;
; 0.434 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.554      ;
; 0.442 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.562      ;
; 0.466 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.586      ;
; 0.473 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.593      ;
; 0.477 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.597      ;
; 0.488 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.042      ; 0.614      ;
; 0.489 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.042      ; 0.615      ;
; 0.504 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.624      ;
; 0.519 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.639      ;
; 0.541 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.661      ;
; 0.551 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.671      ;
; 0.553 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.673      ;
; 0.557 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.677      ;
; 0.580 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.700      ;
; 0.597 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ; clk1         ; clk1        ; 0.000        ; 0.223      ; 0.924      ;
; 0.597 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.717      ;
; 0.599 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.719      ;
; 0.622 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.742      ;
; 0.626 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.746      ;
; 0.653 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.773      ;
; 0.669 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.789      ;
; 0.674 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.794      ;
; 0.677 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 0.978      ;
; 0.677 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 0.978      ;
; 0.677 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 0.978      ;
; 0.686 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.806      ;
; 0.695 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.815      ;
; 0.697 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.817      ;
; 0.699 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.819      ;
; 0.720 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.840      ;
; 0.725 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.026      ;
; 0.725 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.026      ;
; 0.725 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.026      ;
; 0.732 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.033      ;
; 0.732 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.033      ;
; 0.732 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.033      ;
; 0.732 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.852      ;
; 0.734 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2] ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.854      ;
; 0.737 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.857      ;
; 0.739 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.859      ;
; 0.745 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.865      ;
; 0.747 ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0] ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ; clk1         ; clk1        ; 0.000        ; 0.043      ; 0.874      ;
; 0.749 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.869      ;
; 0.758 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.878      ;
; 0.781 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.901      ;
; 0.785 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.086      ;
; 0.785 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.086      ;
; 0.785 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.086      ;
; 0.791 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]   ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.911      ;
; 0.797 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.917      ;
; 0.802 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.103      ;
; 0.802 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.103      ;
; 0.805 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk1         ; clk1        ; 0.000        ; 0.223      ; 1.132      ;
; 0.805 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk1         ; clk1        ; 0.000        ; 0.225      ; 1.134      ;
; 0.829 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.220      ; 1.133      ;
; 0.837 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.213      ; 1.134      ;
; 0.837 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.213      ; 1.134      ;
; 0.837 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.957      ;
; 0.852 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.153      ;
; 0.852 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.153      ;
; 0.856 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.976      ;
; 0.859 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.160      ;
; 0.859 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.160      ;
; 0.860 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ; clk1         ; clk1        ; 0.000        ; 0.036      ; 0.980      ;
; 0.894 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.220      ; 1.198      ;
; 0.901 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.220      ; 1.205      ;
; 0.902 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.213      ; 1.199      ;
; 0.902 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.213      ; 1.199      ;
; 0.909 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ; clk1         ; clk1        ; 0.000        ; 0.213      ; 1.206      ;
; 0.909 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ; clk1         ; clk1        ; 0.000        ; 0.213      ; 1.206      ;
; 0.910 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.211      ;
; 0.910 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.211      ;
; 0.932 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.233      ;
; 0.932 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.233      ;
; 0.932 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull     ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ; clk1         ; clk1        ; 0.000        ; 0.217      ; 1.233      ;
; 0.937 ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]   ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ; clk1         ; clk1        ; 0.000        ; 0.220      ; 1.241      ;
+-------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk2'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk2  ; Rise       ; clk2                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rbin[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rempty                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|rptr_empty:rptr_empty_m0|rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq1_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_A_FIFO|sync_w2r:sync_w2r_m0|rq2_wptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~0                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~0                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; out_valid~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[1][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[2][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[3][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|data[4][9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:calculate_result_shift_reg|hasData[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[0][7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk2  ; Rise       ; shift_register_5_slot:in_account_FIFO_shift_reg|data[1][0]                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk1'                                                                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk1  ; Rise       ; clk1                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1  ; Rise       ; ready~reg0                                                                                                             ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.125 ; 0.105        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|altsyncram:mem_rtl_0|altsyncram_jrc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~2                                                                         ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~3                                                                         ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~5                                                                         ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~8                                                                         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~1                                                                         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~4                                                                         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~6                                                                         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_account_FIFO|fifomem:fifomem_m0|mem~7                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[0]                                                                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[1]                                                                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[2]                                                                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[3]                                                                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[0]                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[1]                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[2]                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[3]                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wfull                                                                           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[0]                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[1]                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|fifomem:fifomem_m0|mem~8                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq2_rptr[4]                                                                       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wbin[4]                                                                         ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[2]                                                                         ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|wptr_full:wptr_full_m0|wptr[3]                                                                         ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~1                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~2                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~3                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~4                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~5                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~6                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_T_FIFO|fifomem:fifomem_m0|mem~7                                                                               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; ready~reg0                                                                                                             ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[0]                                                                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[1]                                                                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[2]                                                                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[3]                                                                       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk1  ; Rise       ; AFIFO:in_A_FIFO|sync_r2w:sync_r2w_m0|wq1_rptr[4]                                                                       ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_account_FIFO|fifomem_m0|mem~1|clk                                                                                   ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_account_FIFO|fifomem_m0|mem~2|clk                                                                                   ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width ; clk1  ; Rise       ; in_account_FIFO|fifomem_m0|mem~3|clk                                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; in_A[*]        ; clk1       ; 1.218 ; 1.831 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; 1.171 ; 1.762 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; 0.901 ; 1.484 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; 0.945 ; 1.526 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; 1.016 ; 1.617 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; 0.908 ; 1.487 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; 1.218 ; 1.831 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; 0.982 ; 1.598 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; 1.195 ; 1.786 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; 1.285 ; 1.957 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; 0.998 ; 1.606 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; 0.972 ; 1.588 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; 0.921 ; 1.537 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; 1.285 ; 1.957 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; 1.155 ; 1.810 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; 1.081 ; 1.716 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; 1.112 ; 1.747 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; 1.025 ; 1.634 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; 0.918 ; 1.532 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; 0.918 ; 1.532 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; 0.780 ; 1.387 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; 0.737 ; 1.355 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; 0.846 ; 1.492 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; 0.710 ; 1.310 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; 0.842 ; 1.469 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; 0.724 ; 1.358 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; 0.772 ; 1.406 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; 1.939 ; 2.608 ; Rise       ; clk1            ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; in_A[*]        ; clk1       ; -0.393 ; -0.980 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; -0.476 ; -1.069 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; -0.393 ; -0.980 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; -0.477 ; -1.078 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; -0.610 ; -1.232 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; -0.438 ; -1.045 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; -0.466 ; -1.056 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; -0.660 ; -1.290 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; -0.417 ; -1.014 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; -0.455 ; -1.045 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; -0.455 ; -1.045 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; -0.535 ; -1.153 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; -0.624 ; -1.280 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; -0.757 ; -1.440 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; -0.728 ; -1.389 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; -0.593 ; -1.250 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; -0.726 ; -1.384 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; -0.478 ; -1.073 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; -0.407 ; -1.031 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; -0.580 ; -1.211 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; -0.453 ; -1.051 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; -0.407 ; -1.031 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; -0.536 ; -1.161 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; -0.447 ; -1.039 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; -0.516 ; -1.136 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; -0.451 ; -1.079 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; -0.433 ; -1.062 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; -0.825 ; -1.439 ; Rise       ; clk1            ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ready           ; clk1       ; 3.651  ; 3.758  ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 11.601 ; 11.725 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 11.109 ; 11.199 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 11.443 ; 11.543 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 11.329 ; 11.488 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 11.217 ; 11.314 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 11.211 ; 11.386 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 11.601 ; 11.725 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 11.468 ; 11.586 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 10.990 ; 11.097 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 3.346  ; 3.410  ; Rise       ; clk2            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ready           ; clk1       ; 3.574 ; 3.677 ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 3.534 ; 3.597 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 3.536 ; 3.617 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 3.730 ; 3.779 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 3.738 ; 3.822 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 3.544 ; 3.626 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 3.562 ; 3.655 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 3.534 ; 3.597 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 3.952 ; 4.057 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 3.550 ; 3.614 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 3.275 ; 3.336 ; Rise       ; clk2            ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.181   ; 0.129 ; N/A      ; N/A     ; -3.000              ;
;  clk1            ; -1.735   ; 0.150 ; N/A      ; N/A     ; -3.000              ;
;  clk2            ; -6.181   ; 0.129 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -275.61  ; 0.0   ; 0.0      ; 0.0     ; -199.006            ;
;  clk1            ; -50.608  ; 0.000 ; N/A      ; N/A     ; -54.522             ;
;  clk2            ; -225.002 ; 0.000 ; N/A      ; N/A     ; -144.860            ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; in_A[*]        ; clk1       ; 2.216 ; 2.624 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; 2.138 ; 2.540 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; 1.694 ; 2.103 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; 1.749 ; 2.145 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; 1.865 ; 2.307 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; 1.709 ; 2.100 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; 2.216 ; 2.624 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; 1.749 ; 2.226 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; 2.154 ; 2.563 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; 2.284 ; 2.826 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; 1.824 ; 2.263 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; 1.736 ; 2.200 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; 1.655 ; 2.136 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; 2.284 ; 2.826 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; 2.061 ; 2.559 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; 1.948 ; 2.418 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; 2.003 ; 2.486 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; 1.877 ; 2.294 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; 1.645 ; 2.104 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; 1.645 ; 2.104 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; 1.380 ; 1.823 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; 1.342 ; 1.812 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; 1.500 ; 1.969 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; 1.303 ; 1.724 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; 1.509 ; 1.971 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; 1.291 ; 1.758 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; 1.315 ; 1.820 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; 3.545 ; 3.981 ; Rise       ; clk1            ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; in_A[*]        ; clk1       ; -0.393 ; -0.961 ; Rise       ; clk1            ;
;  in_A[0]       ; clk1       ; -0.476 ; -1.062 ; Rise       ; clk1            ;
;  in_A[1]       ; clk1       ; -0.393 ; -0.961 ; Rise       ; clk1            ;
;  in_A[2]       ; clk1       ; -0.477 ; -1.072 ; Rise       ; clk1            ;
;  in_A[3]       ; clk1       ; -0.610 ; -1.232 ; Rise       ; clk1            ;
;  in_A[4]       ; clk1       ; -0.438 ; -1.045 ; Rise       ; clk1            ;
;  in_A[5]       ; clk1       ; -0.466 ; -1.051 ; Rise       ; clk1            ;
;  in_A[6]       ; clk1       ; -0.660 ; -1.290 ; Rise       ; clk1            ;
;  in_A[7]       ; clk1       ; -0.417 ; -0.999 ; Rise       ; clk1            ;
; in_T[*]        ; clk1       ; -0.455 ; -1.039 ; Rise       ; clk1            ;
;  in_T[0]       ; clk1       ; -0.455 ; -1.039 ; Rise       ; clk1            ;
;  in_T[1]       ; clk1       ; -0.535 ; -1.153 ; Rise       ; clk1            ;
;  in_T[2]       ; clk1       ; -0.624 ; -1.280 ; Rise       ; clk1            ;
;  in_T[3]       ; clk1       ; -0.757 ; -1.440 ; Rise       ; clk1            ;
;  in_T[4]       ; clk1       ; -0.728 ; -1.389 ; Rise       ; clk1            ;
;  in_T[5]       ; clk1       ; -0.593 ; -1.250 ; Rise       ; clk1            ;
;  in_T[6]       ; clk1       ; -0.726 ; -1.384 ; Rise       ; clk1            ;
;  in_T[7]       ; clk1       ; -0.478 ; -1.071 ; Rise       ; clk1            ;
; in_account[*]  ; clk1       ; -0.407 ; -1.002 ; Rise       ; clk1            ;
;  in_account[0] ; clk1       ; -0.580 ; -1.211 ; Rise       ; clk1            ;
;  in_account[1] ; clk1       ; -0.453 ; -1.046 ; Rise       ; clk1            ;
;  in_account[2] ; clk1       ; -0.407 ; -1.002 ; Rise       ; clk1            ;
;  in_account[3] ; clk1       ; -0.536 ; -1.161 ; Rise       ; clk1            ;
;  in_account[4] ; clk1       ; -0.447 ; -1.031 ; Rise       ; clk1            ;
;  in_account[5] ; clk1       ; -0.516 ; -1.136 ; Rise       ; clk1            ;
;  in_account[6] ; clk1       ; -0.451 ; -1.043 ; Rise       ; clk1            ;
;  in_account[7] ; clk1       ; -0.433 ; -1.028 ; Rise       ; clk1            ;
; in_valid       ; clk1       ; -0.825 ; -1.439 ; Rise       ; clk1            ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ready           ; clk1       ; 6.074  ; 6.112  ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 19.971 ; 19.962 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 19.096 ; 19.054 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 19.721 ; 19.699 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 19.448 ; 19.576 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 19.335 ; 19.266 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 19.335 ; 19.384 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 19.971 ; 19.962 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 19.684 ; 19.672 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 18.925 ; 18.965 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 5.610  ; 5.642  ; Rise       ; clk2            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ready           ; clk1       ; 3.574 ; 3.677 ; Rise       ; clk1            ;
; out_account[*]  ; clk2       ; 3.534 ; 3.597 ; Rise       ; clk2            ;
;  out_account[0] ; clk2       ; 3.536 ; 3.617 ; Rise       ; clk2            ;
;  out_account[1] ; clk2       ; 3.730 ; 3.779 ; Rise       ; clk2            ;
;  out_account[2] ; clk2       ; 3.738 ; 3.822 ; Rise       ; clk2            ;
;  out_account[3] ; clk2       ; 3.544 ; 3.626 ; Rise       ; clk2            ;
;  out_account[4] ; clk2       ; 3.562 ; 3.655 ; Rise       ; clk2            ;
;  out_account[5] ; clk2       ; 3.534 ; 3.597 ; Rise       ; clk2            ;
;  out_account[6] ; clk2       ; 3.952 ; 4.057 ; Rise       ; clk2            ;
;  out_account[7] ; clk2       ; 3.550 ; 3.614 ; Rise       ; clk2            ;
; out_valid       ; clk2       ; 3.275 ; 3.336 ; Rise       ; clk2            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ready          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_valid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_account[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_valid                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_account[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_A[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_T[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_account[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_account[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_account[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_account[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_account[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; out_account[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_account[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_account[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_account[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_account[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_account[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_account[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_account[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; out_account[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_account[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_account[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk1       ; clk1     ; 208      ; 0        ; 0        ; 0        ;
; clk2       ; clk1     ; 5        ; 0        ; 0        ; 0        ;
; clk1       ; clk2     ; 269      ; 0        ; 0        ; 0        ;
; clk2       ; clk2     ; 847      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk1       ; clk1     ; 208      ; 0        ; 0        ; 0        ;
; clk2       ; clk1     ; 5        ; 0        ; 0        ; 0        ;
; clk1       ; clk2     ; 269      ; 0        ; 0        ; 0        ;
; clk2       ; clk2     ; 847      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 254   ; 254  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 690   ; 690  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Nov 24 17:30:42 2022
Info: Command: quartus_sta LAB2 -c LAB2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LAB2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk2 clk2
    Info (332105): create_clock -period 1.000 -name clk1 clk1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.181            -225.002 clk2 
    Info (332119):    -1.735             -50.608 clk1 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 clk2 
    Info (332119):     0.315               0.000 clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -137.174 clk2 
    Info (332119):    -3.000             -54.522 clk1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.483            -189.191 clk2 
    Info (332119):    -1.484             -41.842 clk1 
Info (332146): Worst-case hold slack is 0.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.269               0.000 clk2 
    Info (332119):     0.290               0.000 clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -137.174 clk2 
    Info (332119):    -3.000             -54.522 clk1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.826             -67.568 clk2 
    Info (332119):    -0.492             -11.115 clk1 
Info (332146): Worst-case hold slack is 0.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.129               0.000 clk2 
    Info (332119):     0.150               0.000 clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -144.860 clk2 
    Info (332119):    -3.000             -54.146 clk1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4686 megabytes
    Info: Processing ended: Thu Nov 24 17:30:44 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


