.model blif_de_teste
.inputs a b c
.outputs out l2 o xasd
.default_input_arrival 0 0
.gate INV a=c Z1=n_5
.gate MAJ3 a=n_5 b=b c=a Z1=out
.gate MAJ3 a=a b=b c=c Z1=o
.gate MAJ3 a=b b=b c=c Z1=xasd
.gate OR2 a=o b=xasd Z1=l2
.end
