ten_to_one_fifo.v,verilog,xil_defaultlib,../../../../ram_eth.srcs/sources_1/ip/ten_to_one_fifo/sim/ten_to_one_fifo.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
