# Projeto: Multiplica√ß√£o de Matrizes 3x3 (HLS & PC-PO)

**Disciplina:** Sistemas Digitais - 2025/2  
**Professora:** Fernanda Kastensmidt  
**Autores:**
- Gabriel Patroc√≠nio
- Leonardo Santos

## üìã Descri√ß√£o do Projeto

Este projeto consiste na implementa√ß√£o e compara√ß√£o de arquiteturas de hardware para a multiplica√ß√£o de duas matrizes quadradas de dimens√£o $3 \times 3$.

O objetivo principal √© explorar o compromisso entre **Desempenho (Ciclos de Clock)** e **√Årea (Recursos de Hardware)** utilizando duas metodologias de design distintas:
1.  **HLS (High-Level Synthesis):** S√≠ntese de alto n√≠vel utilizando C++ com Vitis HLS, explorando diferentes diretivas de otimiza√ß√£o.
2.  **PC-PO (Parte de Controle - Parte Operativa):** Design manual em VHDL descrevendo o fluxo de dados e a m√°quina de estados finitos (RTL).

## üìÇ Estrutura dos Arquivos

### Implementa√ß√£o em HLS (C++)
Os arquivos abaixo destinam-se √† s√≠ntese no Vitis HLS:
* `matrix_mult.h`: Defini√ß√µes de tipos (entradas de 8 bits, sa√≠da de 32 bits) e dimens√£o ($N=3$).
* `matrix_mult.cpp`: Implementa√ß√£o b√°sica (Loop triplo aninhado).
* `matrix_mult_pipeline.cpp`: Implementa√ß√£o otimizada com diretiva `#pragma HLS PIPELINE`.
* `matrix_mult_unroll.cpp`: Implementa√ß√£o otimizada com diretiva `#pragma HLS UNROLL` (paralelismo total).
* `matrix_mult_tb.cpp`: Testbench em C++ para valida√ß√£o funcional antes da s√≠ntese.

### Implementa√ß√£o em VHDL (PC-PO)
Os arquivos abaixo comp√µem o design RTL manual:
* `matrix_mult_top.vhd`: Entidade de topo que conecta a PC e a PO.
* `matrix_mult_pc.vhd`: **Parte de Controle**. M√°quina de Estados (FSM) que gera os sinais de controle (load, clear, incrementos).
* `matrix_mult_po.vhd`: **Parte Operativa**. Cont√©m os registradores, multiplicador, somador/acumulador e contadores.
* `pkg_matrix.vhd` (impl√≠cito): Defini√ß√£o dos tipos de dados de matriz para o VHDL.
* `tb_matrix_mult.vhd`: Testbench em VHDL para simula√ß√£o comportamental.

## üõ†Ô∏è Detalhes das Implementa√ß√µes

### 1. High-Level Synthesis (HLS)
Foram desenvolvidas tr√™s vers√µes para analisar o impacto das diretivas:
* **B√°sica:** Sem otimiza√ß√µes de loop. Execu√ß√£o sequencial.
* **Pipeline:** Uso de `II=1` nos loops internos para permitir o in√≠cio de uma nova opera√ß√£o a cada ciclo.
* **Unroll:** Desenrolamento completo dos loops, gerando hardware dedicado para calcular todas as c√©lulas simultaneamente (custo alto de √°rea, alt√≠ssima velocidade).

### 2. Design Manual (PC-PO)
A arquitetura segue o modelo cl√°ssico:
* **Controle (PC):** FSM com estados `IDLE`, `SETUP`, `CALC`, `WRITE_RES`, e verifica√ß√µes de contadores `i, j, k`.
* **Operativa (PO):** Utiliza um √∫nico multiplicador e acumulador. Realiza a opera√ß√£o linha x coluna sequencialmente, armazenando o resultado parcial at√© completar a soma dos produtos.

## üìä Comparativo de Resultados

Os dados abaixo foram obtidos ap√≥s simula√ß√£o e s√≠ntese (FPGA):

| Implementa√ß√£o | Ciclos de Clock (Lat√™ncia) | LUTs | Flip-Flops (FF) | DSPs | Observa√ß√£o |
| :--- | :---: | :---: | :---: | :---: | :--- |
| **HLS (B√°sico)** | ~160 | 186 | 48 | 1 | Solu√ß√£o mais lenta, baixo paralelismo. |
| **HLS (Pipeline)** | **23** | 320 | 50 | 2 | Melhor balan√ßo entre √°rea e desempenho. |
| **HLS (Unroll)** | **9** | 575 | 172 | 18 | Mais r√°pida, por√©m com alt√≠ssimo custo de √°rea. |
| **VHDL (PC-PO)** | ~34 | 175 | 361 | 0 | Alto uso de FFs (registradores manuais), sem uso de DSPs. |

### Conclus√µes Principais
* A vers√£o **HLS Unroll** √© ideal para desempenho m√°ximo, mas consome muitos recursos (18 DSPs).
* A vers√£o **HLS Pipeline** oferece um excelente ganho de velocidade (23 ciclos) com um aumento moderado de √°rea.
* A vers√£o **PC-PO** manual teve desempenho razo√°vel (34 ciclos), mas consumiu mais registradores (FF) devido √† implementa√ß√£o expl√≠cita dos bancos de registradores.

## üöÄ Como Executar

### Pr√©-requisitos
* AMD Xilinx Vivado (para VHDL)
* AMD Vitis HLS (para C++)

### Passos
1.  **Simula√ß√£o C++:** Compile `matrix_mult_tb.cpp` com a vers√£o desejada do `.cpp` para verificar a l√≥gica.
2.  **S√≠ntese HLS:** Crie um projeto no Vitis HLS, adicione os arquivos C++ e execute a s√≠ntese para obter os relat√≥rios de √°rea e lat√™ncia.
3.  **Simula√ß√£o VHDL:** Crie um projeto no Vivado, adicione os arquivos `.vhd`, defina `tb_matrix_mult` como *top module* de simula√ß√£o e execute a simula√ß√£o comportamental.
