\clearpage
# Übung
In diesem Teil werden die Ergebnisse der Übungen dargestellt. Bei der
Darstellung des VHDL Codes habe ich mich auf die interessanten Teile beschränkt,
die volle Lösung mit allen notwendigen Dateien ist zu jeder Aufgabe im [git
Repository](https://github.com/ottojo/ArchitekturEingebetteterSysteme/tree/master/labor)
einzusehen.
