DF_reset 8 0 5 #int[5]
clk 9 0 0 #int[0]
en 9 0 1 #int[1]
Ini_D  9 0 2 #int[2]
Ini_CLK 9 0 3 #int[3]
aaa 9 0 4 #int[4]
bbb 9 0 5 #int[5]
ccc 10 0 0 #int[0]
out:clk_in 13 0 0 #ana_buff_out[0]
out:Din 13 0 3 #ana_buff_out[1]
out:DF1_Q 4 0 3 #ana_buff_out[1]
