<?xml version="1.0"?>
<!--Product Version: Vivado v2013.2 (64-bit)-->
<Project Version="6" Minor="11" Path="C:/source/FPGA-tests/Testbench/axi_testbench/project_1/project_1.xpr">
	<FileSet Dir="sources_1" File="fileset.xml"/>
	<FileSet Dir="constrs_1" File="fileset.xml"/>
	<FileSet Dir="sim_1" File="fileset.xml"/>
	<RunSet Dir="runs" File="runs.xml"/>
	<DefaultLaunch Dir="$PRUNDIR"/>
	<Config>
		<Option Name="Id" Val="20066dddc2f34fff994a30bba82af72d"/>
		<Option Name="Part" Val="xc7vx485tffg1157-1"/>
		<Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
		<Option Name="TargetLanguage" Val="VHDL"/>
		<Option Name="Board" Val=""/>
		<Option Name="SourceMgmtMode" Val="DisplayOnly"/>
		<Option Name="ActiveSimSet" Val="sim_1"/>
	</Config>
</Project>

