
UART MC2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000000bc  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .comment      00000030  00000000  00000000  00000110  2**0
                  CONTENTS, READONLY
  2 .debug_aranges 00000038  00000000  00000000  00000140  2**0
                  CONTENTS, READONLY, DEBUGGING
  3 .debug_info   000000f0  00000000  00000000  00000178  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_abbrev 000000b5  00000000  00000000  00000268  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_line   000000f4  00000000  00000000  0000031d  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_frame  00000054  00000000  00000000  00000414  2**2
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_str    00000164  00000000  00000000  00000468  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_ranges 00000028  00000000  00000000  000005cc  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 53 00 	call	0xa6	; 0xa6 <main>
  64:	0c 94 5c 00 	jmp	0xb8	; 0xb8 <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <uart_init>:

void uart_init(){
	//UART Initialization 3 steps 
	
	//1- set baud rate  
	UBRRL=51; UBRRH=0; // 9600 at 8MHZ 
  6c:	83 e3       	ldi	r24, 0x33	; 51
  6e:	89 b9       	out	0x09, r24	; 9
  70:	10 bc       	out	0x20, r1	; 32
	
	//2-  frame format and Synch or Asynch 

	 CLR_BIT(UCSRC,UMSEL) ;                                                     // Asynch mode
  72:	80 b5       	in	r24, 0x20	; 32
  74:	8f 7b       	andi	r24, 0xBF	; 191
  76:	80 bd       	out	0x20, r24	; 32
	 CLR_BIT(UCSRC,UPM0)  ;  CLR_BIT(UCSRC,UPM1) ;                             // Parity Mode Disabled
  78:	80 b5       	in	r24, 0x20	; 32
  7a:	8f 7e       	andi	r24, 0xEF	; 239
  7c:	80 bd       	out	0x20, r24	; 32
  7e:	80 b5       	in	r24, 0x20	; 32
  80:	8f 7d       	andi	r24, 0xDF	; 223
  82:	80 bd       	out	0x20, r24	; 32
	 CLR_BIT(UCSRC,USBS)  ;                                                   // one bit stop
  84:	80 b5       	in	r24, 0x20	; 32
  86:	87 7f       	andi	r24, 0xF7	; 247
  88:	80 bd       	out	0x20, r24	; 32
	 SET_BIT(UCSRC,UCSZ0) ;  SET_BIT(UCSRC,UCSZ1) ;  CLR_BIT(UCSRB,UCSZ2) ;  // DATA 8 bits
  8a:	80 b5       	in	r24, 0x20	; 32
  8c:	82 60       	ori	r24, 0x02	; 2
  8e:	80 bd       	out	0x20, r24	; 32
  90:	80 b5       	in	r24, 0x20	; 32
  92:	84 60       	ori	r24, 0x04	; 4
  94:	80 bd       	out	0x20, r24	; 32
  96:	52 98       	cbi	0x0a, 2	; 10
	
	//3- enable RX,TX
	   SET_BIT(UCSRB,RXEN)  ; // ENABLE RX
  98:	54 9a       	sbi	0x0a, 4	; 10
	   SET_BIT(UCSRB,TXEN) ; // ENABLE TX                                                                     
  9a:	53 9a       	sbi	0x0a, 3	; 10
  9c:	08 95       	ret

0000009e <uart_receivechar>:

unsigned char uart_receivechar(){
	
	// Receiving depend on polling not interrupts
	
	while(GET_BIT(UCSRA,RXC) == 0) ; // wait until receiving complete Flag is equal 1
  9e:	5f 9b       	sbis	0x0b, 7	; 11
  a0:	fe cf       	rjmp	.-4      	; 0x9e <uart_receivechar>
	return UDR;
  a2:	8c b1       	in	r24, 0x0c	; 12
		
}
  a4:	08 95       	ret

000000a6 <main>:


int main(void)
{

	DDRB = 0xff;
  a6:	8f ef       	ldi	r24, 0xFF	; 255
  a8:	87 bb       	out	0x17, r24	; 23
	PORTB = 0x00;
  aa:	18 ba       	out	0x18, r1	; 24

	uart_init();
  ac:	0e 94 36 00 	call	0x6c	; 0x6c <uart_init>

	while(1)
	{
		PORTB=uart_receivechar() ;
  b0:	0e 94 4f 00 	call	0x9e	; 0x9e <uart_receivechar>
  b4:	88 bb       	out	0x18, r24	; 24
  b6:	fc cf       	rjmp	.-8      	; 0xb0 <main+0xa>

000000b8 <_exit>:
  b8:	f8 94       	cli

000000ba <__stop_program>:
  ba:	ff cf       	rjmp	.-2      	; 0xba <__stop_program>
