`timescale  1ns/1ns


module  beep_uart_tb();


  reg     sys_clk     ;
  reg     sys_rst_n   ;
  wire     beep         ;

  initial
  begin
    sys_clk    = 1'b1;
    sys_rst_n <= 1'b0;
    #20;
    sys_rst_n <= 1'b1;
  end



  //sys_clk:每10ns电平翻转一次，产生一个50MHz的时钟信号
  always #10 sys_clk = ~sys_clk;
  beep_uart  beep_uart_inst (
               .sys_clk(sys_clk),
               .sys_rst_n(sys_rst_n),
               .beep(beep)
             );

endmodule


