module ExtensorSinal(
   input wire [1:0] entrada,
   output reg [7:0] saida 
);

   always @(entrada) begin
      if (entrada[1] == 1) // Número negativo
         saida = {6'b11, entrada};
      else // Número positivo
         saida = {6'b00, entrada};
   end

endmodule