## 计算机系统结构实验课程lab06

在Vivado平台使用Verilog HDL实现了一个**基于MIPS ISA的流水线CPU**，支持forwarding,STALL等技术。

源码在.srcs文件中。使用.xpr文件可直接于Vivado平台打开该工程。