{
  "module_name": "netxen_nic_hdr.h",
  "hash_id": "400ecca5f4788bf4bd711c7d7d981901dc5ecace96b3e379633be5dc3d25f739",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/qlogic/netxen/netxen_nic_hdr.h",
  "human_readable_source": " \n \n\n#ifndef __NETXEN_NIC_HDR_H_\n#define __NETXEN_NIC_HDR_H_\n\n#include <linux/kernel.h>\n#include <linux/types.h>\n\n \n\ntypedef __le32 netxen_crbword_t;\t \n\nenum {\n\tNETXEN_HW_H0_CH_HUB_ADR = 0x05,\n\tNETXEN_HW_H1_CH_HUB_ADR = 0x0E,\n\tNETXEN_HW_H2_CH_HUB_ADR = 0x03,\n\tNETXEN_HW_H3_CH_HUB_ADR = 0x01,\n\tNETXEN_HW_H4_CH_HUB_ADR = 0x06,\n\tNETXEN_HW_H5_CH_HUB_ADR = 0x07,\n\tNETXEN_HW_H6_CH_HUB_ADR = 0x08\n};\n\n \nenum {\n\tNETXEN_HW_MN_CRB_AGT_ADR = 0x15,\n\tNETXEN_HW_MS_CRB_AGT_ADR = 0x25\n};\n\n \nenum {\n\tNETXEN_HW_PS_CRB_AGT_ADR = 0x73,\n\tNETXEN_HW_SS_CRB_AGT_ADR = 0x20,\n\tNETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b,\n\tNETXEN_HW_QMS_CRB_AGT_ADR = 0x00,\n\tNETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01,\n\tNETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02,\n\tNETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03,\n\tNETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04,\n\tNETXEN_HW_C2C0_CRB_AGT_ADR = 0x58,\n\tNETXEN_HW_C2C1_CRB_AGT_ADR = 0x59,\n\tNETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a,\n\tNETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a,\n\tNETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c,\n\tNETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f,\n\tNETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12,\n\tNETXEN_HW_SMB_CRB_AGT_ADR = 0x18\n};\n\n \nenum {\n\tNETXEN_HW_NIU_CRB_AGT_ADR = 0x31,\n\tNETXEN_HW_I2C0_CRB_AGT_ADR = 0x19,\n\tNETXEN_HW_I2C1_CRB_AGT_ADR = 0x29,\n\n\tNETXEN_HW_SN_CRB_AGT_ADR = 0x10,\n\tNETXEN_HW_I2Q_CRB_AGT_ADR = 0x20,\n\tNETXEN_HW_LPC_CRB_AGT_ADR = 0x22,\n\tNETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21,\n\tNETXEN_HW_QM_CRB_AGT_ADR = 0x66,\n\tNETXEN_HW_SQG0_CRB_AGT_ADR = 0x60,\n\tNETXEN_HW_SQG1_CRB_AGT_ADR = 0x61,\n\tNETXEN_HW_SQG2_CRB_AGT_ADR = 0x62,\n\tNETXEN_HW_SQG3_CRB_AGT_ADR = 0x63,\n\tNETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09,\n\tNETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d,\n\tNETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e,\n\tNETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11\n};\n\n \nenum {\n\tNETXEN_HW_PH_CRB_AGT_ADR = 0x1A,\n\tNETXEN_HW_SRE_CRB_AGT_ADR = 0x50,\n\tNETXEN_HW_EG_CRB_AGT_ADR = 0x51,\n\tNETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08\n};\n\n \nenum {\n\tNETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40,\n\tNETXEN_HW_PEGN1_CRB_AGT_ADR,\n\tNETXEN_HW_PEGN2_CRB_AGT_ADR,\n\tNETXEN_HW_PEGN3_CRB_AGT_ADR,\n\tNETXEN_HW_PEGNI_CRB_AGT_ADR,\n\tNETXEN_HW_PEGND_CRB_AGT_ADR,\n\tNETXEN_HW_PEGNC_CRB_AGT_ADR,\n\tNETXEN_HW_PEGR0_CRB_AGT_ADR,\n\tNETXEN_HW_PEGR1_CRB_AGT_ADR,\n\tNETXEN_HW_PEGR2_CRB_AGT_ADR,\n\tNETXEN_HW_PEGR3_CRB_AGT_ADR,\n\tNETXEN_HW_PEGN4_CRB_AGT_ADR\n};\n\n \nenum {\n\tNETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40,\n\tNETXEN_HW_PEGS1_CRB_AGT_ADR,\n\tNETXEN_HW_PEGS2_CRB_AGT_ADR,\n\tNETXEN_HW_PEGS3_CRB_AGT_ADR,\n\tNETXEN_HW_PEGSI_CRB_AGT_ADR,\n\tNETXEN_HW_PEGSD_CRB_AGT_ADR,\n\tNETXEN_HW_PEGSC_CRB_AGT_ADR\n};\n\n \nenum {\n\tNETXEN_HW_CAS0_CRB_AGT_ADR = 0x46,\n\tNETXEN_HW_CAS1_CRB_AGT_ADR = 0x47,\n\tNETXEN_HW_CAS2_CRB_AGT_ADR = 0x48,\n\tNETXEN_HW_CAS3_CRB_AGT_ADR = 0x49,\n\tNETXEN_HW_NCM_CRB_AGT_ADR = 0x16,\n\tNETXEN_HW_TMR_CRB_AGT_ADR = 0x17,\n\tNETXEN_HW_XDMA_CRB_AGT_ADR = 0x05,\n\tNETXEN_HW_OCM0_CRB_AGT_ADR = 0x06,\n\tNETXEN_HW_OCM1_CRB_AGT_ADR = 0x07\n};\n\n \n#define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR\t0x67\n\n \nenum {\n\tNETXEN_HW_PX_MAP_CRB_PH = 0,\n\tNETXEN_HW_PX_MAP_CRB_PS,\n\tNETXEN_HW_PX_MAP_CRB_MN,\n\tNETXEN_HW_PX_MAP_CRB_MS,\n\tNETXEN_HW_PX_MAP_CRB_PGR1,\n\tNETXEN_HW_PX_MAP_CRB_SRE,\n\tNETXEN_HW_PX_MAP_CRB_NIU,\n\tNETXEN_HW_PX_MAP_CRB_QMN,\n\tNETXEN_HW_PX_MAP_CRB_SQN0,\n\tNETXEN_HW_PX_MAP_CRB_SQN1,\n\tNETXEN_HW_PX_MAP_CRB_SQN2,\n\tNETXEN_HW_PX_MAP_CRB_SQN3,\n\tNETXEN_HW_PX_MAP_CRB_QMS,\n\tNETXEN_HW_PX_MAP_CRB_SQS0,\n\tNETXEN_HW_PX_MAP_CRB_SQS1,\n\tNETXEN_HW_PX_MAP_CRB_SQS2,\n\tNETXEN_HW_PX_MAP_CRB_SQS3,\n\tNETXEN_HW_PX_MAP_CRB_PGN0,\n\tNETXEN_HW_PX_MAP_CRB_PGN1,\n\tNETXEN_HW_PX_MAP_CRB_PGN2,\n\tNETXEN_HW_PX_MAP_CRB_PGN3,\n\tNETXEN_HW_PX_MAP_CRB_PGND,\n\tNETXEN_HW_PX_MAP_CRB_PGNI,\n\tNETXEN_HW_PX_MAP_CRB_PGS0,\n\tNETXEN_HW_PX_MAP_CRB_PGS1,\n\tNETXEN_HW_PX_MAP_CRB_PGS2,\n\tNETXEN_HW_PX_MAP_CRB_PGS3,\n\tNETXEN_HW_PX_MAP_CRB_PGSD,\n\tNETXEN_HW_PX_MAP_CRB_PGSI,\n\tNETXEN_HW_PX_MAP_CRB_SN,\n\tNETXEN_HW_PX_MAP_CRB_PGR2,\n\tNETXEN_HW_PX_MAP_CRB_EG,\n\tNETXEN_HW_PX_MAP_CRB_PH2,\n\tNETXEN_HW_PX_MAP_CRB_PS2,\n\tNETXEN_HW_PX_MAP_CRB_CAM,\n\tNETXEN_HW_PX_MAP_CRB_CAS0,\n\tNETXEN_HW_PX_MAP_CRB_CAS1,\n\tNETXEN_HW_PX_MAP_CRB_CAS2,\n\tNETXEN_HW_PX_MAP_CRB_C2C0,\n\tNETXEN_HW_PX_MAP_CRB_C2C1,\n\tNETXEN_HW_PX_MAP_CRB_TIMR,\n\tNETXEN_HW_PX_MAP_CRB_PGR3,\n\tNETXEN_HW_PX_MAP_CRB_RPMX1,\n\tNETXEN_HW_PX_MAP_CRB_RPMX2,\n\tNETXEN_HW_PX_MAP_CRB_RPMX3,\n\tNETXEN_HW_PX_MAP_CRB_RPMX4,\n\tNETXEN_HW_PX_MAP_CRB_RPMX5,\n\tNETXEN_HW_PX_MAP_CRB_RPMX6,\n\tNETXEN_HW_PX_MAP_CRB_RPMX7,\n\tNETXEN_HW_PX_MAP_CRB_XDMA,\n\tNETXEN_HW_PX_MAP_CRB_I2Q,\n\tNETXEN_HW_PX_MAP_CRB_ROMUSB,\n\tNETXEN_HW_PX_MAP_CRB_CAS3,\n\tNETXEN_HW_PX_MAP_CRB_RPMX0,\n\tNETXEN_HW_PX_MAP_CRB_RPMX8,\n\tNETXEN_HW_PX_MAP_CRB_RPMX9,\n\tNETXEN_HW_PX_MAP_CRB_OCM0,\n\tNETXEN_HW_PX_MAP_CRB_OCM1,\n\tNETXEN_HW_PX_MAP_CRB_SMB,\n\tNETXEN_HW_PX_MAP_CRB_I2C0,\n\tNETXEN_HW_PX_MAP_CRB_I2C1,\n\tNETXEN_HW_PX_MAP_CRB_LPC,\n\tNETXEN_HW_PX_MAP_CRB_PGNC,\n\tNETXEN_HW_PX_MAP_CRB_PGR0\n};\n\n \n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_MN\t\\\n\t((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MN_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PH\t\\\n\t((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_PH_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_MS\t\\\n\t((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MS_CRB_AGT_ADR)\n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PS\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_PS_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SS\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SS_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX3_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_QMS\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_QMS_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS3_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX4_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX7_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX9_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SMB\t\\\n\t((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SMB_CRB_AGT_ADR)\n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_NIU\t\\\n\t((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_NIU_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0\t\\\n\t((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1\t\\\n\t((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C1_CRB_AGT_ADR)\n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SRE\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SRE_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_EG\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_EG_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_QMN\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_QM_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG3_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX5_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX6_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX8_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3\t\\\n\t((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS3_CRB_AGT_ADR)\n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNI_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGND\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGND_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN3_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGN4\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN4_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNC_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3\t\\\n\t((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR3_CRB_AGT_ADR)\n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSI_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSD_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS2_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS3_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC\t\\\n\t((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSC_CRB_AGT_ADR)\n\n#define NETXEN_HW_CRB_HUB_AGT_ADR_CAM\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_NCM_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_TMR_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_XDMA_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_SN\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_SN_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_I2Q_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_ROMUSB_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM0_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM1_CRB_AGT_ADR)\n#define NETXEN_HW_CRB_HUB_AGT_ADR_LPC\t\\\n\t((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_LPC_CRB_AGT_ADR)\n\n#define NETXEN_SRE_MISC\t\t\t(NETXEN_CRB_SRE + 0x0002c)\n#define NETXEN_SRE_INT_STATUS\t\t(NETXEN_CRB_SRE + 0x00034)\n#define NETXEN_SRE_PBI_ACTIVE_STATUS\t(NETXEN_CRB_SRE + 0x01014)\n#define NETXEN_SRE_L1RE_CTL\t\t(NETXEN_CRB_SRE + 0x03000)\n#define NETXEN_SRE_L2RE_CTL\t\t(NETXEN_CRB_SRE + 0x05000)\n#define NETXEN_SRE_BUF_CTL\t\t(NETXEN_CRB_SRE + 0x01000)\n\n#define\tNETXEN_DMA_BASE(U)\t(NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))\n#define\tNETXEN_DMA_COMMAND(U)\t(NETXEN_DMA_BASE(U) + 0x00008)\n\n#define NETXEN_I2Q_CLR_PCI_HI\t(NETXEN_CRB_I2Q + 0x00034)\n\n#define PEG_NETWORK_BASE(N)\t(NETXEN_CRB_PEG_NET_0 + (((N)&3) << 20))\n#define CRB_REG_EX_PC\t\t0x3c\n\n#define ROMUSB_GLB\t(NETXEN_CRB_ROMUSB + 0x00000)\n#define ROMUSB_ROM\t(NETXEN_CRB_ROMUSB + 0x10000)\n\n#define NETXEN_ROMUSB_GLB_STATUS\t(ROMUSB_GLB + 0x0004)\n#define NETXEN_ROMUSB_GLB_SW_RESET\t(ROMUSB_GLB + 0x0008)\n#define NETXEN_ROMUSB_GLB_PAD_GPIO_I\t(ROMUSB_GLB + 0x000c)\n#define NETXEN_ROMUSB_GLB_CAS_RST\t(ROMUSB_GLB + 0x0038)\n#define NETXEN_ROMUSB_GLB_TEST_MUX_SEL\t(ROMUSB_GLB + 0x0044)\n#define NETXEN_ROMUSB_GLB_PEGTUNE_DONE\t(ROMUSB_GLB + 0x005c)\n#define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL\t(ROMUSB_GLB + 0x00A8)\n\n#define NETXEN_ROMUSB_GPIO(n)\t\t(ROMUSB_GLB + 0x60 + (4 * (n)))\n\n#define NETXEN_ROMUSB_ROM_INSTR_OPCODE\t(ROMUSB_ROM + 0x0004)\n#define NETXEN_ROMUSB_ROM_ADDRESS\t(ROMUSB_ROM + 0x0008)\n#define NETXEN_ROMUSB_ROM_WDATA\t\t(ROMUSB_ROM + 0x000c)\n#define NETXEN_ROMUSB_ROM_ABYTE_CNT\t(ROMUSB_ROM + 0x0010)\n#define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)\n#define NETXEN_ROMUSB_ROM_RDATA\t\t(ROMUSB_ROM + 0x0018)\n\n \n#define ROM_LOCK_DRIVER\t0x0d417340\n\n \n#define M25P_INSTR_WREN\t\t0x06\n#define M25P_INSTR_WRDI\t\t0x04\n#define M25P_INSTR_RDID\t\t0x9f\n#define M25P_INSTR_RDSR\t\t0x05\n#define M25P_INSTR_WRSR\t\t0x01\n#define M25P_INSTR_READ\t\t0x03\n#define M25P_INSTR_FAST_READ\t0x0b\n#define M25P_INSTR_PP\t\t0x02\n#define M25P_INSTR_SE\t\t0xd8\n#define M25P_INSTR_BE\t\t0xc7\n#define M25P_INSTR_DP\t\t0xb9\n#define M25P_INSTR_RES\t\t0xab\n\n \n\n#define NETXEN_PCI_CRB_WINDOWSIZE\t0x00100000\n#define NETXEN_PCI_CRB_WINDOW(A)\t\\\n\t(NETXEN_PCI_CRBSPACE + (A)*NETXEN_PCI_CRB_WINDOWSIZE)\n\n#define NETXEN_CRB_NIU\t\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_NIU)\n#define NETXEN_CRB_SRE\t\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SRE)\n#define NETXEN_CRB_ROMUSB\t\\\n\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_ROMUSB)\n#define NETXEN_CRB_I2Q\t\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2Q)\n#define NETXEN_CRB_I2C0\t\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2C0)\n#define NETXEN_CRB_SMB\t\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SMB)\n#define NETXEN_CRB_MAX\t\tNETXEN_PCI_CRB_WINDOW(64)\n\n#define NETXEN_CRB_PCIX_HOST\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH)\n#define NETXEN_CRB_PCIX_HOST2\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH2)\n#define NETXEN_CRB_PEG_NET_0\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN0)\n#define NETXEN_CRB_PEG_NET_1\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN1)\n#define NETXEN_CRB_PEG_NET_2\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN2)\n#define NETXEN_CRB_PEG_NET_3\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN3)\n#define NETXEN_CRB_PEG_NET_4\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SQS2)\n#define NETXEN_CRB_PEG_NET_D\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGND)\n#define NETXEN_CRB_PEG_NET_I\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGNI)\n#define NETXEN_CRB_DDR_NET\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_MN)\n#define NETXEN_CRB_QDR_NET\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SN)\n\n#define NETXEN_CRB_PCIX_MD\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PS)\n#define NETXEN_CRB_PCIE\t\tNETXEN_CRB_PCIX_MD\n\n#define ISR_INT_VECTOR\t\t(NETXEN_PCIX_PS_REG(PCIX_INT_VECTOR))\n#define ISR_INT_MASK\t\t(NETXEN_PCIX_PS_REG(PCIX_INT_MASK))\n#define ISR_INT_MASK_SLOW\t(NETXEN_PCIX_PS_REG(PCIX_INT_MASK))\n#define ISR_INT_TARGET_STATUS\t(NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS))\n#define ISR_INT_TARGET_MASK\t(NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK))\n#define ISR_INT_TARGET_STATUS_F1   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F1))\n#define ISR_INT_TARGET_MASK_F1     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F1))\n#define ISR_INT_TARGET_STATUS_F2   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F2))\n#define ISR_INT_TARGET_MASK_F2     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F2))\n#define ISR_INT_TARGET_STATUS_F3   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F3))\n#define ISR_INT_TARGET_MASK_F3     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F3))\n#define ISR_INT_TARGET_STATUS_F4   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F4))\n#define ISR_INT_TARGET_MASK_F4     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F4))\n#define ISR_INT_TARGET_STATUS_F5   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F5))\n#define ISR_INT_TARGET_MASK_F5     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F5))\n#define ISR_INT_TARGET_STATUS_F6   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F6))\n#define ISR_INT_TARGET_MASK_F6     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F6))\n#define ISR_INT_TARGET_STATUS_F7   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F7))\n#define ISR_INT_TARGET_MASK_F7     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F7))\n\n#define NETXEN_PCI_MAPSIZE\t128\n#define NETXEN_PCI_DDR_NET\t(0x00000000UL)\n#define NETXEN_PCI_QDR_NET\t(0x04000000UL)\n#define NETXEN_PCI_DIRECT_CRB\t(0x04400000UL)\n#define NETXEN_PCI_CAMQM\t(0x04800000UL)\n#define NETXEN_PCI_CAMQM_MAX\t(0x04ffffffUL)\n#define NETXEN_PCI_OCM0\t\t(0x05000000UL)\n#define NETXEN_PCI_OCM0_MAX\t(0x050fffffUL)\n#define NETXEN_PCI_OCM1\t\t(0x05100000UL)\n#define NETXEN_PCI_OCM1_MAX\t(0x051fffffUL)\n#define NETXEN_PCI_CRBSPACE\t(0x06000000UL)\n#define NETXEN_PCI_128MB_SIZE\t(0x08000000UL)\n#define NETXEN_PCI_32MB_SIZE\t(0x02000000UL)\n#define NETXEN_PCI_2MB_SIZE\t(0x00200000UL)\n\n#define NETXEN_PCI_MN_2M\t(0)\n#define NETXEN_PCI_MS_2M\t(0x80000)\n#define NETXEN_PCI_OCM0_2M\t(0x000c0000UL)\n#define NETXEN_PCI_CAMQM_2M_BASE\t(0x000ff800UL)\n#define NETXEN_PCI_CAMQM_2M_END\t\t(0x04800800UL)\n\n#define NETXEN_CRB_CAM\tNETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_CAM)\n\n#define NETXEN_ADDR_DDR_NET\t(0x0000000000000000ULL)\n#define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)\n#define NETXEN_ADDR_OCM0\t(0x0000000200000000ULL)\n#define NETXEN_ADDR_OCM0_MAX\t(0x00000002000fffffULL)\n#define NETXEN_ADDR_OCM1\t(0x0000000200400000ULL)\n#define NETXEN_ADDR_OCM1_MAX\t(0x00000002004fffffULL)\n#define NETXEN_ADDR_QDR_NET\t(0x0000000300000000ULL)\n#define NETXEN_ADDR_QDR_NET_MAX_P2 (0x00000003003fffffULL)\n#define NETXEN_ADDR_QDR_NET_MAX_P3 (0x0000000303ffffffULL)\n\n \n#define\tNETXEN_MIU_CONTROL\t(0x000)\n#define\tNETXEN_MIU_MN_CONTROL\t(NETXEN_CRB_DDR_NET+NETXEN_MIU_CONTROL)\n\n\t \n#define\tNETXEN_NIU_PHY_WAITLEN\t\t200000\n\t \n#define\tNETXEN_NIU_PHY_WAITMAX\t\t50\n#define\tNETXEN_NIU_MAX_GBE_PORTS\t4\n#define\tNETXEN_NIU_MAX_XG_PORTS\t\t2\n\n#define\tNETXEN_NIU_MODE\t\t\t(NETXEN_CRB_NIU + 0x00000)\n\n#define\tNETXEN_NIU_XG_SINGLE_TERM\t(NETXEN_CRB_NIU + 0x00004)\n#define\tNETXEN_NIU_XG_DRIVE_HI\t\t(NETXEN_CRB_NIU + 0x00008)\n#define\tNETXEN_NIU_XG_DRIVE_LO\t\t(NETXEN_CRB_NIU + 0x0000c)\n#define\tNETXEN_NIU_XG_DTX\t\t(NETXEN_CRB_NIU + 0x00010)\n#define\tNETXEN_NIU_XG_DEQ\t\t(NETXEN_CRB_NIU + 0x00014)\n#define\tNETXEN_NIU_XG_WORD_ALIGN\t(NETXEN_CRB_NIU + 0x00018)\n#define\tNETXEN_NIU_XG_RESET\t\t(NETXEN_CRB_NIU + 0x0001c)\n#define\tNETXEN_NIU_XG_POWER_DOWN\t(NETXEN_CRB_NIU + 0x00020)\n#define\tNETXEN_NIU_XG_RESET_PLL\t\t(NETXEN_CRB_NIU + 0x00024)\n#define\tNETXEN_NIU_XG_SERDES_LOOPBACK\t(NETXEN_CRB_NIU + 0x00028)\n#define\tNETXEN_NIU_XG_DO_BYTE_ALIGN\t(NETXEN_CRB_NIU + 0x0002c)\n#define\tNETXEN_NIU_XG_TX_ENABLE\t\t(NETXEN_CRB_NIU + 0x00030)\n#define\tNETXEN_NIU_XG_RX_ENABLE\t\t(NETXEN_CRB_NIU + 0x00034)\n#define\tNETXEN_NIU_XG_STATUS\t\t(NETXEN_CRB_NIU + 0x00038)\n#define\tNETXEN_NIU_XG_PAUSE_THRESHOLD\t(NETXEN_CRB_NIU + 0x0003c)\n#define\tNETXEN_NIU_INT_MASK\t\t(NETXEN_CRB_NIU + 0x00040)\n#define\tNETXEN_NIU_ACTIVE_INT\t\t(NETXEN_CRB_NIU + 0x00044)\n#define\tNETXEN_NIU_MASKABLE_INT\t\t(NETXEN_CRB_NIU + 0x00048)\n\n#define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER\t(NETXEN_CRB_NIU + 0x0004c)\n\n#define\tNETXEN_NIU_GB_SERDES_RESET\t(NETXEN_CRB_NIU + 0x00050)\n#define\tNETXEN_NIU_GB0_GMII_MODE\t(NETXEN_CRB_NIU + 0x00054)\n#define\tNETXEN_NIU_GB0_MII_MODE\t\t(NETXEN_CRB_NIU + 0x00058)\n#define\tNETXEN_NIU_GB1_GMII_MODE\t(NETXEN_CRB_NIU + 0x0005c)\n#define\tNETXEN_NIU_GB1_MII_MODE\t\t(NETXEN_CRB_NIU + 0x00060)\n#define\tNETXEN_NIU_GB2_GMII_MODE\t(NETXEN_CRB_NIU + 0x00064)\n#define\tNETXEN_NIU_GB2_MII_MODE\t\t(NETXEN_CRB_NIU + 0x00068)\n#define\tNETXEN_NIU_GB3_GMII_MODE\t(NETXEN_CRB_NIU + 0x0006c)\n#define\tNETXEN_NIU_GB3_MII_MODE\t\t(NETXEN_CRB_NIU + 0x00070)\n#define\tNETXEN_NIU_REMOTE_LOOPBACK\t(NETXEN_CRB_NIU + 0x00074)\n#define\tNETXEN_NIU_GB0_HALF_DUPLEX\t(NETXEN_CRB_NIU + 0x00078)\n#define\tNETXEN_NIU_GB1_HALF_DUPLEX\t(NETXEN_CRB_NIU + 0x0007c)\n#define\tNETXEN_NIU_RESET_SYS_FIFOS\t(NETXEN_CRB_NIU + 0x00088)\n#define\tNETXEN_NIU_GB_CRC_DROP\t\t(NETXEN_CRB_NIU + 0x0008c)\n#define\tNETXEN_NIU_GB_DROP_WRONGADDR\t(NETXEN_CRB_NIU + 0x00090)\n#define\tNETXEN_NIU_TEST_MUX_CTL\t\t(NETXEN_CRB_NIU + 0x00094)\n#define\tNETXEN_NIU_XG_PAUSE_CTL\t\t(NETXEN_CRB_NIU + 0x00098)\n#define\tNETXEN_NIU_XG_PAUSE_LEVEL\t(NETXEN_CRB_NIU + 0x000dc)\n#define\tNETXEN_NIU_FRAME_COUNT_SELECT\t(NETXEN_CRB_NIU + 0x000ac)\n#define\tNETXEN_NIU_FRAME_COUNT\t\t(NETXEN_CRB_NIU + 0x000b0)\n#define\tNETXEN_NIU_XG_SEL\t\t(NETXEN_CRB_NIU + 0x00128)\n#define NETXEN_NIU_GB_PAUSE_CTL\t\t(NETXEN_CRB_NIU + 0x0030c)\n\n#define NETXEN_NIU_FULL_LEVEL_XG\t(NETXEN_CRB_NIU + 0x00450)\n\n#define NETXEN_NIU_XG1_RESET\t    \t(NETXEN_CRB_NIU + 0x0011c)\n#define NETXEN_NIU_XG1_POWER_DOWN\t(NETXEN_CRB_NIU + 0x00120)\n#define NETXEN_NIU_XG1_RESET_PLL\t(NETXEN_CRB_NIU + 0x00124)\n\n#define NETXEN_MAC_ADDR_CNTL_REG\t(NETXEN_CRB_NIU + 0x1000)\n\n#define\tNETXEN_MULTICAST_ADDR_HI_0\t(NETXEN_CRB_NIU + 0x1010)\n#define NETXEN_MULTICAST_ADDR_HI_1\t(NETXEN_CRB_NIU + 0x1014)\n#define NETXEN_MULTICAST_ADDR_HI_2\t(NETXEN_CRB_NIU + 0x1018)\n#define NETXEN_MULTICAST_ADDR_HI_3\t(NETXEN_CRB_NIU + 0x101c)\n\n#define NETXEN_UNICAST_ADDR_BASE\t(NETXEN_CRB_NIU + 0x1080)\n#define\tNETXEN_MULTICAST_ADDR_BASE\t(NETXEN_CRB_NIU + 0x1100)\n\n#define\tNETXEN_NIU_GB_MAC_CONFIG_0(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MAC_CONFIG_1(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MAC_IPG_IFG(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_HALF_DUPLEX_CTRL(I)\t\\\n\t(NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MAX_FRAME_SIZE(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_TEST_REG(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MII_MGMT_CONFIG(I)\t\\\n\t(NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MII_MGMT_COMMAND(I)\t\\\n\t(NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MII_MGMT_ADDR(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MII_MGMT_CTRL(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MII_MGMT_STATUS(I)\t\\\n\t(NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_MII_MGMT_INDICATE(I)\t\\\n\t(NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_INTERFACE_CTRL(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_INTERFACE_STATUS(I)\t\\\n\t(NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)\n#define\tNETXEN_NIU_GB_STATION_ADDR_0(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)\n#define\tNETXEN_NIU_GB_STATION_ADDR_1(I)\t\t\\\n\t(NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)\n\n#define\tNETXEN_NIU_XGE_CONFIG_0\t\t\t(NETXEN_CRB_NIU + 0x70000)\n#define\tNETXEN_NIU_XGE_CONFIG_1\t\t\t(NETXEN_CRB_NIU + 0x70004)\n#define\tNETXEN_NIU_XGE_IPG\t\t\t(NETXEN_CRB_NIU + 0x70008)\n#define\tNETXEN_NIU_XGE_STATION_ADDR_0_HI\t(NETXEN_CRB_NIU + 0x7000c)\n#define\tNETXEN_NIU_XGE_STATION_ADDR_0_1\t\t(NETXEN_CRB_NIU + 0x70010)\n#define\tNETXEN_NIU_XGE_STATION_ADDR_1_LO\t(NETXEN_CRB_NIU + 0x70014)\n#define\tNETXEN_NIU_XGE_STATUS\t\t\t(NETXEN_CRB_NIU + 0x70018)\n#define\tNETXEN_NIU_XGE_MAX_FRAME_SIZE\t\t(NETXEN_CRB_NIU + 0x7001c)\n#define\tNETXEN_NIU_XGE_PAUSE_FRAME_VALUE\t(NETXEN_CRB_NIU + 0x70020)\n#define\tNETXEN_NIU_XGE_TX_BYTE_CNT\t\t(NETXEN_CRB_NIU + 0x70024)\n#define\tNETXEN_NIU_XGE_TX_FRAME_CNT\t\t(NETXEN_CRB_NIU + 0x70028)\n#define\tNETXEN_NIU_XGE_RX_BYTE_CNT\t\t(NETXEN_CRB_NIU + 0x7002c)\n#define\tNETXEN_NIU_XGE_RX_FRAME_CNT\t\t(NETXEN_CRB_NIU + 0x70030)\n#define\tNETXEN_NIU_XGE_AGGR_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x70034)\n#define\tNETXEN_NIU_XGE_MULTICAST_FRAME_CNT \t(NETXEN_CRB_NIU + 0x70038)\n#define\tNETXEN_NIU_XGE_UNICAST_FRAME_CNT\t(NETXEN_CRB_NIU + 0x7003c)\n#define\tNETXEN_NIU_XGE_CRC_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x70040)\n#define\tNETXEN_NIU_XGE_OVERSIZE_FRAME_ERR\t(NETXEN_CRB_NIU + 0x70044)\n#define\tNETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR\t(NETXEN_CRB_NIU + 0x70048)\n#define\tNETXEN_NIU_XGE_LOCAL_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x7004c)\n#define\tNETXEN_NIU_XGE_REMOTE_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x70050)\n#define\tNETXEN_NIU_XGE_CONTROL_CHAR_CNT\t\t(NETXEN_CRB_NIU + 0x70054)\n#define\tNETXEN_NIU_XGE_PAUSE_FRAME_CNT\t\t(NETXEN_CRB_NIU + 0x70058)\n#define NETXEN_NIU_XG1_CONFIG_0\t\t\t(NETXEN_CRB_NIU + 0x80000)\n#define NETXEN_NIU_XG1_CONFIG_1\t\t\t(NETXEN_CRB_NIU + 0x80004)\n#define NETXEN_NIU_XG1_IPG\t\t\t(NETXEN_CRB_NIU + 0x80008)\n#define NETXEN_NIU_XG1_STATION_ADDR_0_HI\t(NETXEN_CRB_NIU + 0x8000c)\n#define NETXEN_NIU_XG1_STATION_ADDR_0_1\t\t(NETXEN_CRB_NIU + 0x80010)\n#define NETXEN_NIU_XG1_STATION_ADDR_1_LO\t(NETXEN_CRB_NIU + 0x80014)\n#define NETXEN_NIU_XG1_STATUS\t\t    \t(NETXEN_CRB_NIU + 0x80018)\n#define NETXEN_NIU_XG1_MAX_FRAME_SIZE\t   \t(NETXEN_CRB_NIU + 0x8001c)\n#define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE\t(NETXEN_CRB_NIU + 0x80020)\n#define NETXEN_NIU_XG1_TX_BYTE_CNT\t\t(NETXEN_CRB_NIU + 0x80024)\n#define NETXEN_NIU_XG1_TX_FRAME_CNT\t \t(NETXEN_CRB_NIU + 0x80028)\n#define NETXEN_NIU_XG1_RX_BYTE_CNT\t  \t(NETXEN_CRB_NIU + 0x8002c)\n#define NETXEN_NIU_XG1_RX_FRAME_CNT\t \t(NETXEN_CRB_NIU + 0x80030)\n#define NETXEN_NIU_XG1_AGGR_ERROR_CNT\t   \t(NETXEN_CRB_NIU + 0x80034)\n#define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT\t(NETXEN_CRB_NIU + 0x80038)\n#define NETXEN_NIU_XG1_UNICAST_FRAME_CNT\t(NETXEN_CRB_NIU + 0x8003c)\n#define NETXEN_NIU_XG1_CRC_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x80040)\n#define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR\t(NETXEN_CRB_NIU + 0x80044)\n#define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR\t(NETXEN_CRB_NIU + 0x80048)\n#define NETXEN_NIU_XG1_LOCAL_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x8004c)\n#define NETXEN_NIU_XG1_REMOTE_ERROR_CNT\t\t(NETXEN_CRB_NIU + 0x80050)\n#define NETXEN_NIU_XG1_CONTROL_CHAR_CNT\t\t(NETXEN_CRB_NIU + 0x80054)\n#define NETXEN_NIU_XG1_PAUSE_FRAME_CNT\t\t(NETXEN_CRB_NIU + 0x80058)\n\n \n#define NETXEN_NIU_AP_MAC_CONFIG_0(I)      (NETXEN_CRB_NIU+0xa0000+(I)*0x10000)\n#define NETXEN_NIU_AP_MAC_CONFIG_1(I)      (NETXEN_CRB_NIU+0xa0004+(I)*0x10000)\n#define NETXEN_NIU_AP_MAC_IPG_IFG(I)       (NETXEN_CRB_NIU+0xa0008+(I)*0x10000)\n#define NETXEN_NIU_AP_HALF_DUPLEX_CTRL(I)  (NETXEN_CRB_NIU+0xa000c+(I)*0x10000)\n#define NETXEN_NIU_AP_MAX_FRAME_SIZE(I)    (NETXEN_CRB_NIU+0xa0010+(I)*0x10000)\n#define NETXEN_NIU_AP_TEST_REG(I)          (NETXEN_CRB_NIU+0xa001c+(I)*0x10000)\n#define NETXEN_NIU_AP_MII_MGMT_CONFIG(I)   (NETXEN_CRB_NIU+0xa0020+(I)*0x10000)\n#define NETXEN_NIU_AP_MII_MGMT_COMMAND(I)  (NETXEN_CRB_NIU+0xa0024+(I)*0x10000)\n#define NETXEN_NIU_AP_MII_MGMT_ADDR(I)     (NETXEN_CRB_NIU+0xa0028+(I)*0x10000)\n#define NETXEN_NIU_AP_MII_MGMT_CTRL(I)     (NETXEN_CRB_NIU+0xa002c+(I)*0x10000)\n#define NETXEN_NIU_AP_MII_MGMT_STATUS(I)   (NETXEN_CRB_NIU+0xa0030+(I)*0x10000)\n#define NETXEN_NIU_AP_MII_MGMT_INDICATE(I) (NETXEN_CRB_NIU+0xa0034+(I)*0x10000)\n#define NETXEN_NIU_AP_INTERFACE_CTRL(I)    (NETXEN_CRB_NIU+0xa0038+(I)*0x10000)\n#define NETXEN_NIU_AP_INTERFACE_STATUS(I)  (NETXEN_CRB_NIU+0xa003c+(I)*0x10000)\n#define NETXEN_NIU_AP_STATION_ADDR_0(I)    (NETXEN_CRB_NIU+0xa0040+(I)*0x10000)\n#define NETXEN_NIU_AP_STATION_ADDR_1(I)    (NETXEN_CRB_NIU+0xa0044+(I)*0x10000)\n\n\n#define TEST_AGT_CTRL\t(0x00)\n\n#define TA_CTL_START\t1\n#define TA_CTL_ENABLE\t2\n#define TA_CTL_WRITE\t4\n#define TA_CTL_BUSY\t8\n\n \n#define MIU_TEST_AGT_BASE\t\t(0x90)\n\n#define MIU_TEST_AGT_ADDR_LO\t\t(0x04)\n#define MIU_TEST_AGT_ADDR_HI\t\t(0x08)\n#define MIU_TEST_AGT_WRDATA_LO\t\t(0x10)\n#define MIU_TEST_AGT_WRDATA_HI\t\t(0x14)\n#define MIU_TEST_AGT_RDDATA_LO\t\t(0x18)\n#define MIU_TEST_AGT_RDDATA_HI\t\t(0x1c)\n\n#define MIU_TEST_AGT_ADDR_MASK\t\t0xfffffff8\n#define MIU_TEST_AGT_UPPER_ADDR(off)\t(0)\n\n \n#define SIU_TEST_AGT_BASE\t\t(0x60)\n\n#define SIU_TEST_AGT_ADDR_LO\t\t(0x04)\n#define SIU_TEST_AGT_ADDR_HI\t\t(0x18)\n#define SIU_TEST_AGT_WRDATA_LO\t\t(0x08)\n#define SIU_TEST_AGT_WRDATA_HI\t\t(0x0c)\n#define SIU_TEST_AGT_WRDATA(i)\t\t(0x08+(4*(i)))\n#define SIU_TEST_AGT_RDDATA_LO\t\t(0x10)\n#define SIU_TEST_AGT_RDDATA_HI\t\t(0x14)\n#define SIU_TEST_AGT_RDDATA(i)\t\t(0x10+(4*(i)))\n\n#define SIU_TEST_AGT_ADDR_MASK\t\t0x3ffff8\n#define SIU_TEST_AGT_UPPER_ADDR(off)\t((off)>>22)\n\n \n#define XG_LINK_UP\t0x10\n#define XG_LINK_DOWN\t0x20\n\n#define XG_LINK_UP_P3\t0x01\n#define XG_LINK_DOWN_P3\t0x02\n#define XG_LINK_STATE_P3_MASK 0xf\n#define XG_LINK_STATE_P3(pcifn,val) \\\n\t(((val) >> ((pcifn) * 4)) & XG_LINK_STATE_P3_MASK)\n\n#define P3_LINK_SPEED_MHZ\t100\n#define P3_LINK_SPEED_MASK\t0xff\n#define P3_LINK_SPEED_REG(pcifn)\t\\\n\t(CRB_PF_LINK_SPEED_1 + (((pcifn) / 4) * 4))\n#define P3_LINK_SPEED_VAL(pcifn, reg)\t\\\n\t(((reg) >> (8 * ((pcifn) & 0x3))) & P3_LINK_SPEED_MASK)\n\n#define NETXEN_CAM_RAM_BASE\t(NETXEN_CRB_CAM + 0x02000)\n#define NETXEN_CAM_RAM(reg)\t(NETXEN_CAM_RAM_BASE + (reg))\n#define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))\n#define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))\n#define NETXEN_FW_VERSION_SUB\t(NETXEN_CAM_RAM(0x158))\n#define NETXEN_ROM_LOCK_ID\t(NETXEN_CAM_RAM(0x100))\n#define NETXEN_PHY_LOCK_ID\t(NETXEN_CAM_RAM(0x120))\n#define NETXEN_CRB_WIN_LOCK_ID\t(NETXEN_CAM_RAM(0x124))\n\n#define NIC_CRB_BASE\t\t(NETXEN_CAM_RAM(0x200))\n#define NIC_CRB_BASE_2\t\t(NETXEN_CAM_RAM(0x700))\n#define NETXEN_NIC_REG(X)\t(NIC_CRB_BASE+(X))\n#define NETXEN_NIC_REG_2(X)\t(NIC_CRB_BASE_2+(X))\n#define NETXEN_INTR_MODE_REG\tNETXEN_NIC_REG(0x44)\n#define NETXEN_MSI_MODE\t\t0x1\n#define NETXEN_INTX_MODE\t0x2\n\n#define NX_CDRP_CRB_OFFSET\t\t(NETXEN_NIC_REG(0x18))\n#define NX_ARG1_CRB_OFFSET\t\t(NETXEN_NIC_REG(0x1c))\n#define NX_ARG2_CRB_OFFSET\t\t(NETXEN_NIC_REG(0x20))\n#define NX_ARG3_CRB_OFFSET\t\t(NETXEN_NIC_REG(0x24))\n#define NX_SIGN_CRB_OFFSET\t\t(NETXEN_NIC_REG(0x28))\n\n#define CRB_HOST_DUMMY_BUF_ADDR_HI\t(NETXEN_NIC_REG(0x3c))\n#define CRB_HOST_DUMMY_BUF_ADDR_LO\t(NETXEN_NIC_REG(0x40))\n\n#define CRB_CMDPEG_STATE\t\t(NETXEN_NIC_REG(0x50))\n#define CRB_RCVPEG_STATE\t\t(NETXEN_NIC_REG(0x13c))\n\n#define CRB_XG_STATE\t\t\t(NETXEN_NIC_REG(0x94))\n#define CRB_XG_STATE_P3\t\t\t(NETXEN_NIC_REG(0x98))\n#define CRB_PF_LINK_SPEED_1\t\t(NETXEN_NIC_REG(0xe8))\n#define CRB_PF_LINK_SPEED_2\t\t(NETXEN_NIC_REG(0xec))\n\n#define CRB_MPORT_MODE\t\t\t(NETXEN_NIC_REG(0xc4))\n#define CRB_DMA_SHIFT\t\t\t(NETXEN_NIC_REG(0xcc))\n#define CRB_INT_VECTOR\t\t\t(NETXEN_NIC_REG(0xd4))\n\n#define CRB_CMD_PRODUCER_OFFSET\t\t(NETXEN_NIC_REG(0x08))\n#define CRB_CMD_CONSUMER_OFFSET\t\t(NETXEN_NIC_REG(0x0c))\n#define CRB_CMD_PRODUCER_OFFSET_1   \t(NETXEN_NIC_REG(0x1ac))\n#define CRB_CMD_CONSUMER_OFFSET_1\t(NETXEN_NIC_REG(0x1b0))\n#define CRB_CMD_PRODUCER_OFFSET_2\t(NETXEN_NIC_REG(0x1b8))\n#define CRB_CMD_CONSUMER_OFFSET_2\t(NETXEN_NIC_REG(0x1bc))\n#define CRB_CMD_PRODUCER_OFFSET_3\t(NETXEN_NIC_REG(0x1d0))\n#define CRB_CMD_CONSUMER_OFFSET_3\t(NETXEN_NIC_REG(0x1d4))\n#define CRB_TEMP_STATE\t\t\t(NETXEN_NIC_REG(0x1b4))\n\n#define CRB_V2P_0\t\t\t(NETXEN_NIC_REG(0x290))\n#define CRB_V2P(port)\t\t\t(CRB_V2P_0+((port)*4))\n#define CRB_DRIVER_VERSION\t\t(NETXEN_NIC_REG(0x2a0))\n\n#define CRB_SW_INT_MASK_0\t\t(NETXEN_NIC_REG(0x1d8))\n#define CRB_SW_INT_MASK_1\t\t(NETXEN_NIC_REG(0x1e0))\n#define CRB_SW_INT_MASK_2\t\t(NETXEN_NIC_REG(0x1e4))\n#define CRB_SW_INT_MASK_3\t\t(NETXEN_NIC_REG(0x1e8))\n\n#define CRB_FW_CAPABILITIES_1\t\t(NETXEN_CAM_RAM(0x128))\n#define CRB_FW_CAPABILITIES_2\t\t(NETXEN_CAM_RAM(0x12c))\n#define CRB_MAC_BLOCK_START\t\t(NETXEN_CAM_RAM(0x1c0))\n\n \n#define CRB_NIC_CAPABILITIES_HOST\tNETXEN_NIC_REG(0x1a8)\n#define CRB_NIC_MSI_MODE_HOST\t\tNETXEN_NIC_REG(0x270)\n\n#define INTR_SCHEME_PERPORT\t      \t0x1\n#define MSI_MODE_MULTIFUNC\t      \t0x1\n\n \n#define CRB_SCRATCHPAD_TEST\t    NETXEN_NIC_REG(0x280)\n\n \n\n#define nx_get_temp_val(x)\t\t((x) >> 16)\n#define nx_get_temp_state(x)\t\t((x) & 0xffff)\n#define nx_encode_temp(val, state)\t(((val) << 16) | (state))\n\n \nenum {\n\tNX_TEMP_NORMAL = 0x1,\t \n\tNX_TEMP_WARN,\t\t \n\tNX_TEMP_PANIC\t\t \n};\n\n \n#define PHY_LOCK_DRIVER\t\t0x44524956\n\n \n#define PCIX_PS_OP_ADDR_LO\t(0x10000)\n \n#define PCIX_PS_OP_ADDR_HI\t(0x10004)\n\n#define PCIX_INT_VECTOR\t\t(0x10100)\n#define PCIX_INT_MASK\t\t(0x10104)\n\n#define PCIX_CRB_WINDOW\t\t(0x10210)\n#define PCIX_CRB_WINDOW_F0\t(0x10210)\n#define PCIX_CRB_WINDOW_F1\t(0x10230)\n#define PCIX_CRB_WINDOW_F2\t(0x10250)\n#define PCIX_CRB_WINDOW_F3\t(0x10270)\n#define PCIX_CRB_WINDOW_F4\t(0x102ac)\n#define PCIX_CRB_WINDOW_F5\t(0x102bc)\n#define PCIX_CRB_WINDOW_F6\t(0x102cc)\n#define PCIX_CRB_WINDOW_F7\t(0x102dc)\n#define PCIE_CRB_WINDOW_REG(func)\t(((func) < 4) ? \\\n\t\t(PCIX_CRB_WINDOW_F0 + (0x20 * (func))) :\\\n\t\t(PCIX_CRB_WINDOW_F4 + (0x10 * ((func)-4))))\n\n#define PCIX_MN_WINDOW\t\t(0x10200)\n#define PCIX_MN_WINDOW_F0\t(0x10200)\n#define PCIX_MN_WINDOW_F1\t(0x10220)\n#define PCIX_MN_WINDOW_F2\t(0x10240)\n#define PCIX_MN_WINDOW_F3\t(0x10260)\n#define PCIX_MN_WINDOW_F4\t(0x102a0)\n#define PCIX_MN_WINDOW_F5\t(0x102b0)\n#define PCIX_MN_WINDOW_F6\t(0x102c0)\n#define PCIX_MN_WINDOW_F7\t(0x102d0)\n#define PCIE_MN_WINDOW_REG(func)\t(((func) < 4) ? \\\n\t\t(PCIX_MN_WINDOW_F0 + (0x20 * (func))) :\\\n\t\t(PCIX_MN_WINDOW_F4 + (0x10 * ((func)-4))))\n\n#define PCIX_SN_WINDOW\t\t(0x10208)\n#define PCIX_SN_WINDOW_F0\t(0x10208)\n#define PCIX_SN_WINDOW_F1\t(0x10228)\n#define PCIX_SN_WINDOW_F2\t(0x10248)\n#define PCIX_SN_WINDOW_F3\t(0x10268)\n#define PCIX_SN_WINDOW_F4\t(0x102a8)\n#define PCIX_SN_WINDOW_F5\t(0x102b8)\n#define PCIX_SN_WINDOW_F6\t(0x102c8)\n#define PCIX_SN_WINDOW_F7\t(0x102d8)\n#define PCIE_SN_WINDOW_REG(func)\t(((func) < 4) ? \\\n\t\t(PCIX_SN_WINDOW_F0 + (0x20 * (func))) :\\\n\t\t(PCIX_SN_WINDOW_F4 + (0x10 * ((func)-4))))\n\n#define PCIX_OCM_WINDOW\t\t(0x10800)\n#define PCIX_OCM_WINDOW_REG(func)\t(PCIX_OCM_WINDOW + 0x20 * (func))\n\n#define PCIX_TARGET_STATUS\t(0x10118)\n#define PCIX_TARGET_STATUS_F1\t(0x10160)\n#define PCIX_TARGET_STATUS_F2\t(0x10164)\n#define PCIX_TARGET_STATUS_F3\t(0x10168)\n#define PCIX_TARGET_STATUS_F4\t(0x10360)\n#define PCIX_TARGET_STATUS_F5\t(0x10364)\n#define PCIX_TARGET_STATUS_F6\t(0x10368)\n#define PCIX_TARGET_STATUS_F7\t(0x1036c)\n\n#define PCIX_TARGET_MASK\t(0x10128)\n#define PCIX_TARGET_MASK_F1\t(0x10170)\n#define PCIX_TARGET_MASK_F2\t(0x10174)\n#define PCIX_TARGET_MASK_F3\t(0x10178)\n#define PCIX_TARGET_MASK_F4\t(0x10370)\n#define PCIX_TARGET_MASK_F5\t(0x10374)\n#define PCIX_TARGET_MASK_F6\t(0x10378)\n#define PCIX_TARGET_MASK_F7\t(0x1037c)\n\n#define PCIX_MSI_F0\t\t(0x13000)\n#define PCIX_MSI_F1\t\t(0x13004)\n#define PCIX_MSI_F2\t\t(0x13008)\n#define PCIX_MSI_F3\t\t(0x1300c)\n#define PCIX_MSI_F4\t\t(0x13010)\n#define PCIX_MSI_F5\t\t(0x13014)\n#define PCIX_MSI_F6\t\t(0x13018)\n#define PCIX_MSI_F7\t\t(0x1301c)\n#define PCIX_MSI_F(i)\t\t(0x13000+((i)*4))\n\n#define PCIX_PS_MEM_SPACE\t(0x90000)\n\n#define NETXEN_PCIX_PH_REG(reg)\t(NETXEN_CRB_PCIE + (reg))\n#define NETXEN_PCIX_PS_REG(reg)\t(NETXEN_CRB_PCIX_MD + (reg))\n\n#define NETXEN_PCIE_REG(reg)\t(NETXEN_CRB_PCIE + (reg))\n\n#define PCIE_MAX_DMA_XFER_SIZE\t(0x1404c)\n\n#define PCIE_DCR\t\t0x00d8\n\n#define PCIE_SEM0_LOCK\t\t(0x1c000)\n#define PCIE_SEM0_UNLOCK\t(0x1c004)\n#define PCIE_SEM1_LOCK\t\t(0x1c008)\n#define PCIE_SEM1_UNLOCK\t(0x1c00c)\n#define PCIE_SEM2_LOCK\t\t(0x1c010)\t \n#define PCIE_SEM2_UNLOCK\t(0x1c014)\t \n#define PCIE_SEM3_LOCK\t  \t(0x1c018)\t \n#define PCIE_SEM3_UNLOCK\t(0x1c01c)\t \n#define PCIE_SEM4_LOCK\t  \t(0x1c020)\n#define PCIE_SEM4_UNLOCK\t(0x1c024)\n#define PCIE_SEM5_LOCK\t\t(0x1c028)\t \n#define PCIE_SEM5_UNLOCK\t(0x1c02c)\t \n#define PCIE_SEM6_LOCK\t\t(0x1c030)\t \n#define PCIE_SEM6_UNLOCK\t(0x1c034)\t \n#define PCIE_SEM7_LOCK\t\t(0x1c038)\t \n#define PCIE_SEM7_UNLOCK\t(0x1c03c)\t \n#define PCIE_SEM_LOCK(N)\t(PCIE_SEM0_LOCK + 8*(N))\n#define PCIE_SEM_UNLOCK(N)\t(PCIE_SEM0_UNLOCK + 8*(N))\n\n#define PCIE_SETUP_FUNCTION\t(0x12040)\n#define PCIE_SETUP_FUNCTION2\t(0x12048)\n#define PCIE_MISCCFG_RC         (0x1206c)\n#define PCIE_TGT_SPLIT_CHICKEN\t(0x12080)\n#define PCIE_CHICKEN3\t\t(0x120c8)\n\n#define ISR_INT_STATE_REG       (NETXEN_PCIX_PS_REG(PCIE_MISCCFG_RC))\n#define PCIE_MAX_MASTER_SPLIT\t(0x14048)\n\n#define NETXEN_PORT_MODE_NONE\t\t0\n#define NETXEN_PORT_MODE_XG\t\t1\n#define NETXEN_PORT_MODE_GB\t\t2\n#define NETXEN_PORT_MODE_802_3_AP\t3\n#define NETXEN_PORT_MODE_AUTO_NEG\t4\n#define NETXEN_PORT_MODE_AUTO_NEG_1G\t5\n#define NETXEN_PORT_MODE_AUTO_NEG_XG\t6\n#define NETXEN_PORT_MODE_ADDR\t\t(NETXEN_CAM_RAM(0x24))\n#define NETXEN_WOL_PORT_MODE\t\t(NETXEN_CAM_RAM(0x198))\n\n#define NETXEN_WOL_CONFIG_NV\t\t(NETXEN_CAM_RAM(0x184))\n#define NETXEN_WOL_CONFIG\t\t(NETXEN_CAM_RAM(0x188))\n\n#define NX_PEG_TUNE_MN_PRESENT\t\t0x1\n#define NX_PEG_TUNE_CAPABILITY\t\t(NETXEN_CAM_RAM(0x02c))\n\n#define NETXEN_DMA_WATCHDOG_CTRL\t(NETXEN_CAM_RAM(0x14))\n#define NETXEN_PEG_ALIVE_COUNTER\t(NETXEN_CAM_RAM(0xb0))\n#define NETXEN_PEG_HALT_STATUS1 \t(NETXEN_CAM_RAM(0xa8))\n#define NETXEN_PEG_HALT_STATUS2 \t(NETXEN_CAM_RAM(0xac))\n#define NX_CRB_DEV_REF_COUNT\t\t(NETXEN_CAM_RAM(0x138))\n#define NX_CRB_DEV_STATE\t\t(NETXEN_CAM_RAM(0x140))\n#define NETXEN_ULA_KEY\t\t\t(NETXEN_CAM_RAM(0x178))\n\n \n#define NETXEN_DIMM_CAPABILITY\t\t(NETXEN_CAM_RAM(0x258))\n#define NETXEN_DIMM_PRESENT\t\t\t0x1\n#define NETXEN_DIMM_MEMTYPE_DDR2_SDRAM\t0x2\n#define NETXEN_DIMM_SIZE\t\t\t0x4\n#define NETXEN_DIMM_MEMTYPE(VAL)\t\t((VAL >> 3) & 0xf)\n#define\tNETXEN_DIMM_NUMROWS(VAL)\t\t((VAL >> 7) & 0xf)\n#define\tNETXEN_DIMM_NUMCOLS(VAL)\t\t((VAL >> 11) & 0xf)\n#define\tNETXEN_DIMM_NUMRANKS(VAL)\t\t((VAL >> 15) & 0x3)\n#define NETXEN_DIMM_DATAWIDTH(VAL)\t\t((VAL >> 18) & 0x3)\n#define NETXEN_DIMM_NUMBANKS(VAL)\t\t((VAL >> 21) & 0xf)\n#define NETXEN_DIMM_TYPE(VAL)\t\t((VAL >> 25) & 0x3f)\n#define NETXEN_DIMM_VALID_FLAG\t\t0x80000000\n\n#define NETXEN_DIMM_MEM_DDR2_SDRAM\t0x8\n\n#define NETXEN_DIMM_STD_MEM_SIZE\t512\n\n#define NETXEN_DIMM_TYPE_RDIMM\t0x1\n#define NETXEN_DIMM_TYPE_UDIMM\t0x2\n#define NETXEN_DIMM_TYPE_SO_DIMM\t0x4\n#define NETXEN_DIMM_TYPE_Micro_DIMM\t0x8\n#define NETXEN_DIMM_TYPE_Mini_RDIMM\t0x10\n#define NETXEN_DIMM_TYPE_Mini_UDIMM\t0x20\n\n \n#define NX_DEV_COLD\t\t1\n#define NX_DEV_INITALIZING\t2\n#define NX_DEV_READY\t\t3\n#define NX_DEV_NEED_RESET\t4\n#define NX_DEV_NEED_QUISCENT\t5\n#define NX_DEV_NEED_AER \t6\n#define NX_DEV_FAILED\t\t7\n\n#define NX_RCODE_DRIVER_INFO\t\t0x20000000\n#define NX_RCODE_DRIVER_CAN_RELOAD\t0x40000000\n#define NX_RCODE_FATAL_ERROR\t\t0x80000000\n#define NX_FWERROR_PEGNUM(code)\t\t((code) & 0xff)\n#define NX_FWERROR_CODE(code)\t\t((code >> 8) & 0xfffff)\n#define NX_FWERROR_PEGSTAT1(code)\t((code >> 8) & 0x1fffff)\n\n#define FW_POLL_DELAY\t\t\t(2 * HZ)\n#define FW_FAIL_THRESH\t\t\t3\n#define FW_POLL_THRESH\t\t\t10\n\n#define\tISR_MSI_INT_TRIGGER(FUNC) (NETXEN_PCIX_PS_REG(PCIX_MSI_F(FUNC)))\n#define ISR_LEGACY_INT_TRIGGERED(VAL)\t(((VAL) & 0x300) == 0x200)\n\n \n#define\tPCIX_INT_VECTOR_BIT_F0\t0x0080\n#define\tPCIX_INT_VECTOR_BIT_F1\t0x0100\n#define\tPCIX_INT_VECTOR_BIT_F2\t0x0200\n#define\tPCIX_INT_VECTOR_BIT_F3\t0x0400\n#define\tPCIX_INT_VECTOR_BIT_F4\t0x0800\n#define\tPCIX_INT_VECTOR_BIT_F5\t0x1000\n#define\tPCIX_INT_VECTOR_BIT_F6\t0x2000\n#define\tPCIX_INT_VECTOR_BIT_F7\t0x4000\n\nstruct netxen_legacy_intr_set {\n\tuint32_t\tint_vec_bit;\n\tuint32_t\ttgt_status_reg;\n\tuint32_t\ttgt_mask_reg;\n\tuint32_t\tpci_int_reg;\n};\n\n#define\tNX_LEGACY_INTR_CONFIG\t\t\t\t\t\t\\\n{\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F0,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS,\t\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(0) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F1,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F1,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F1,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(1) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F2,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F2,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F2,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(2) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F3,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F3,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F3,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(3) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F4,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F4,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F4,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(4) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F5,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F5,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F5,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(5) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F6,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F6,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F6,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(6) },\t\\\n\t\t\t\t\t\t\t\t\t\\\n\t{\t\t\t\t\t\t\t\t\\\n\t\t.int_vec_bit\t=\tPCIX_INT_VECTOR_BIT_F7,\t\t\\\n\t\t.tgt_status_reg\t=\tISR_INT_TARGET_STATUS_F7,\t\\\n\t\t.tgt_mask_reg\t=\tISR_INT_TARGET_MASK_F7,\t\t\\\n\t\t.pci_int_reg\t=\tISR_MSI_INT_TRIGGER(7) },\t\\\n}\n\n#endif\t\t\t\t \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}