TimeQuest Timing Analyzer report for mic1
Sun Dec 08 23:54:00 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK'
 28. Fast Model Hold: 'CLOCK'
 29. Fast Model Minimum Pulse Width: 'CLOCK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 22.0 MHz ; 22.0 MHz        ; CLOCK      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -22.225 ; -4023.191     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.571 ; -46.074       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -412.836              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                 ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                             ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.225 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.686     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -22.211 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.700     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.715 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.075     ; 22.176     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.701 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 0.500        ; -0.047     ; 22.190     ;
; -21.575 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.595     ; 19.016     ;
; -21.172 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.359     ; 18.849     ;
; -21.132 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.283     ; 18.885     ;
; -21.065 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.595     ; 18.506     ;
; -20.913 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.601     ; 18.348     ;
; -20.662 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.359     ; 18.339     ;
; -20.622 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.283     ; 18.375     ;
; -20.561 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.430     ; 18.167     ;
; -20.508 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.365     ; 18.179     ;
; -20.458 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.257     ; 18.237     ;
; -20.403 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.601     ; 17.838     ;
; -20.318 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.595     ; 17.759     ;
; -20.311 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.257     ; 18.090     ;
; -20.300 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.357     ; 17.979     ;
; -20.245 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.257     ; 18.024     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.223 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.997     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.209 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 23.011     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.119 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.238      ; 22.893     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.105 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.266      ; 22.907     ;
; -20.069 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.451     ; 17.654     ;
; -20.051 ; DATAPATH:inst|BANK_REG:inst2|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.430     ; 17.657     ;
; -20.020 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.359     ; 17.697     ;
; -20.018 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.357     ; 17.697     ;
; -19.998 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.365     ; 17.669     ;
; -19.990 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.595     ; 17.431     ;
; -19.948 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.257     ; 17.727     ;
; -19.921 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.166     ; 17.791     ;
; -19.892 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.359     ; 17.569     ;
; -19.809 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.359     ; 17.486     ;
; -19.808 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.595     ; 17.249     ;
; -19.801 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.257     ; 17.580     ;
; -19.790 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                       ; CLOCK        ; CLOCK       ; 1.000        ; -3.357     ; 17.469     ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                             ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.571 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 3.295      ;
; -3.451 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 3.414      ;
; -3.195 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 3.671      ;
; -3.093 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 3.772      ;
; -2.888 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.598      ; 3.976      ;
; -2.810 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 4.056      ;
; -2.766 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.598      ; 4.098      ;
; -2.661 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 4.205      ;
; -2.559 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 4.306      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.553 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.848      ;
; -2.454 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 4.412      ;
; -2.450 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 6.555      ; 4.371      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.423 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 4.978      ;
; -2.420 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 6.556      ; 4.402      ;
; -2.399 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 4.466      ;
; -2.366 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 4.500      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.150 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.251      ;
; -2.135 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.571      ; 4.702      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.110 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; CLOCK        ; CLOCK       ; -0.500       ; 7.644      ; 5.300      ;
; -2.040 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 4.825      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.019 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.382      ;
; -2.015 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 4.850      ;
; -2.003 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 6.607      ; 4.870      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.993 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.635      ; 5.408      ;
; -1.967 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 4.899      ;
; -1.940 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 4.926      ;
; -1.929 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 6.565      ; 4.902      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.870 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; -0.500       ; 7.634      ; 5.530      ;
; -1.838 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 5.027      ;
; -1.686 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 6.600      ; 5.180      ;
; -1.677 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 6.606      ; 5.195      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.670 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; -0.500       ; 7.607      ; 5.703      ;
; -1.659 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 6.556      ; 5.163      ;
; -1.652 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 6.606      ; 5.220      ;
; -1.642 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 5.223      ;
; -1.616 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 6.599      ; 5.249      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst5                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst5                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst8                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst8                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.729 ; 1.729 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.981 ; 0.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.676 ; 0.676 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.723 ; 0.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.575 ; 0.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.100 ; 1.100 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.968 ; 0.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.614 ; 0.614 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.930 ; 0.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.936 ; 0.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.661 ; 0.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.948 ; 0.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.770 ; 0.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.887 ; 0.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.865 ; 0.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.233 ; 1.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.653 ; 0.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.799 ; 0.799 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.794 ; 0.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.330 ; 1.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.828 ; 0.828 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.465 ; 1.465 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.019 ; 1.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.219 ; 1.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.241 ; 1.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.172 ; 1.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.069 ; 1.069 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.037 ; 1.037 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.294 ; 1.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.242 ; 1.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.331 ; 1.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.233 ; 1.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.729 ; 1.729 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.537 ; 3.537 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 3.282 ; 3.282 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.275 ; 3.275 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.082 ; 3.082 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.537 ; 3.537 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.093 ; 3.093 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.320 ; 3.320 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 2.441 ; 2.441 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 2.699 ; 2.699 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.345 ; -0.345 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.751 ; -0.751 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.446 ; -0.446 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.493 ; -0.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.345 ; -0.345 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.870 ; -0.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.738 ; -0.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.384 ; -0.384 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.700 ; -0.700 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.706 ; -0.706 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.431 ; -0.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.718 ; -0.718 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.540 ; -0.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.657 ; -0.657 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.635 ; -0.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -1.003 ; -1.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.423 ; -0.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.569 ; -0.569 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.564 ; -0.564 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -1.100 ; -1.100 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.598 ; -0.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -1.235 ; -1.235 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.789 ; -0.789 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.989 ; -0.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -1.011 ; -1.011 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.942 ; -0.942 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.839 ; -0.839 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.807 ; -0.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -1.064 ; -1.064 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.012 ; -1.012 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.101 ; -1.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.003 ; -1.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -1.499 ; -1.499 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -2.210 ; -2.210 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -2.631 ; -2.631 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.760 ; -2.760 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -2.651 ; -2.651 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -2.562 ; -2.562 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -2.794 ; -2.794 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -2.619 ; -2.619 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -2.210 ; -2.210 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -2.252 ; -2.252 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]    ; CLOCK      ; 16.536 ; 16.536 ; Rise       ; CLOCK           ;
;  ADDRESS[0]   ; CLOCK      ; 15.317 ; 15.317 ; Rise       ; CLOCK           ;
;  ADDRESS[1]   ; CLOCK      ; 16.301 ; 16.301 ; Rise       ; CLOCK           ;
;  ADDRESS[2]   ; CLOCK      ; 14.907 ; 14.907 ; Rise       ; CLOCK           ;
;  ADDRESS[3]   ; CLOCK      ; 15.601 ; 15.601 ; Rise       ; CLOCK           ;
;  ADDRESS[4]   ; CLOCK      ; 15.833 ; 15.833 ; Rise       ; CLOCK           ;
;  ADDRESS[5]   ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  ADDRESS[6]   ; CLOCK      ; 14.365 ; 14.365 ; Rise       ; CLOCK           ;
;  ADDRESS[7]   ; CLOCK      ; 15.971 ; 15.971 ; Rise       ; CLOCK           ;
;  ADDRESS[8]   ; CLOCK      ; 13.892 ; 13.892 ; Rise       ; CLOCK           ;
;  ADDRESS[9]   ; CLOCK      ; 15.322 ; 15.322 ; Rise       ; CLOCK           ;
;  ADDRESS[10]  ; CLOCK      ; 16.333 ; 16.333 ; Rise       ; CLOCK           ;
;  ADDRESS[11]  ; CLOCK      ; 14.053 ; 14.053 ; Rise       ; CLOCK           ;
;  ADDRESS[12]  ; CLOCK      ; 14.211 ; 14.211 ; Rise       ; CLOCK           ;
;  ADDRESS[13]  ; CLOCK      ; 16.423 ; 16.423 ; Rise       ; CLOCK           ;
;  ADDRESS[14]  ; CLOCK      ; 15.762 ; 15.762 ; Rise       ; CLOCK           ;
;  ADDRESS[15]  ; CLOCK      ; 14.311 ; 14.311 ; Rise       ; CLOCK           ;
;  ADDRESS[16]  ; CLOCK      ; 13.980 ; 13.980 ; Rise       ; CLOCK           ;
;  ADDRESS[17]  ; CLOCK      ; 15.128 ; 15.128 ; Rise       ; CLOCK           ;
;  ADDRESS[18]  ; CLOCK      ; 15.852 ; 15.852 ; Rise       ; CLOCK           ;
;  ADDRESS[19]  ; CLOCK      ; 15.461 ; 15.461 ; Rise       ; CLOCK           ;
;  ADDRESS[20]  ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  ADDRESS[21]  ; CLOCK      ; 14.204 ; 14.204 ; Rise       ; CLOCK           ;
;  ADDRESS[22]  ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
;  ADDRESS[23]  ; CLOCK      ; 14.887 ; 14.887 ; Rise       ; CLOCK           ;
;  ADDRESS[24]  ; CLOCK      ; 14.791 ; 14.791 ; Rise       ; CLOCK           ;
;  ADDRESS[25]  ; CLOCK      ; 16.536 ; 16.536 ; Rise       ; CLOCK           ;
;  ADDRESS[26]  ; CLOCK      ; 15.116 ; 15.116 ; Rise       ; CLOCK           ;
;  ADDRESS[27]  ; CLOCK      ; 15.200 ; 15.200 ; Rise       ; CLOCK           ;
;  ADDRESS[28]  ; CLOCK      ; 15.866 ; 15.866 ; Rise       ; CLOCK           ;
;  ADDRESS[29]  ; CLOCK      ; 14.722 ; 14.722 ; Rise       ; CLOCK           ;
;  ADDRESS[30]  ; CLOCK      ; 15.178 ; 15.178 ; Rise       ; CLOCK           ;
;  ADDRESS[31]  ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 29.590 ; 29.590 ; Rise       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 17.062 ; 17.062 ; Rise       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 16.951 ; 16.951 ; Rise       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 17.931 ; 17.931 ; Rise       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 17.623 ; 17.623 ; Rise       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 17.395 ; 17.395 ; Rise       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 18.593 ; 18.593 ; Rise       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 19.468 ; 19.468 ; Rise       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 19.560 ; 19.560 ; Rise       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 21.792 ; 21.792 ; Rise       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 20.150 ; 20.150 ; Rise       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 20.418 ; 20.418 ; Rise       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 21.892 ; 21.892 ; Rise       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 22.631 ; 22.631 ; Rise       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 21.506 ; 21.506 ; Rise       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 22.698 ; 22.698 ; Rise       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 23.901 ; 23.901 ; Rise       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 23.859 ; 23.859 ; Rise       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 24.218 ; 24.218 ; Rise       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 25.052 ; 25.052 ; Rise       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 24.394 ; 24.394 ; Rise       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 26.177 ; 26.177 ; Rise       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 26.338 ; 26.338 ; Rise       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 26.380 ; 26.380 ; Rise       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 26.524 ; 26.524 ; Rise       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 26.775 ; 26.775 ; Rise       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 26.664 ; 26.664 ; Rise       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 28.122 ; 28.122 ; Rise       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 27.999 ; 27.999 ; Rise       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 28.234 ; 28.234 ; Rise       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 28.746 ; 28.746 ; Rise       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 29.590 ; 29.590 ; Rise       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 29.555 ; 29.555 ; Rise       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 15.910 ; 15.910 ; Rise       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 14.792 ; 14.792 ; Rise       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 15.000 ; 15.000 ; Rise       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 14.424 ; 14.424 ; Rise       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 14.105 ; 14.105 ; Rise       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 14.004 ; 14.004 ; Rise       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 14.441 ; 14.441 ; Rise       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 14.529 ; 14.529 ; Rise       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 14.641 ; 14.641 ; Rise       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 13.551 ; 13.551 ; Rise       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 14.553 ; 14.553 ; Rise       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 14.308 ; 14.308 ; Rise       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 14.433 ; 14.433 ; Rise       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 14.386 ; 14.386 ; Rise       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 14.204 ; 14.204 ; Rise       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 14.082 ; 14.082 ; Rise       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 13.706 ; 13.706 ; Rise       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 14.280 ; 14.280 ; Rise       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 14.156 ; 14.156 ; Rise       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 14.218 ; 14.218 ; Rise       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 14.953 ; 14.953 ; Rise       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 14.316 ; 14.316 ; Rise       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 13.660 ; 13.660 ; Rise       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 14.665 ; 14.665 ; Rise       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 15.910 ; 15.910 ; Rise       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 13.709 ; 13.709 ; Rise       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 13.967 ; 13.967 ; Rise       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 14.347 ; 14.347 ; Rise       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 15.481 ; 15.481 ; Rise       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 13.947 ; 13.947 ; Rise       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 15.739 ; 15.739 ; Rise       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 14.476 ; 14.476 ; Rise       ; CLOCK           ;
; C_BUS[*]      ; CLOCK      ; 12.754 ; 12.754 ; Rise       ; CLOCK           ;
;  C_BUS[0]     ; CLOCK      ; 12.521 ; 12.521 ; Rise       ; CLOCK           ;
;  C_BUS[1]     ; CLOCK      ; 10.998 ; 10.998 ; Rise       ; CLOCK           ;
;  C_BUS[2]     ; CLOCK      ; 12.251 ; 12.251 ; Rise       ; CLOCK           ;
;  C_BUS[3]     ; CLOCK      ; 11.672 ; 11.672 ; Rise       ; CLOCK           ;
;  C_BUS[4]     ; CLOCK      ; 11.390 ; 11.390 ; Rise       ; CLOCK           ;
;  C_BUS[5]     ; CLOCK      ; 11.375 ; 11.375 ; Rise       ; CLOCK           ;
;  C_BUS[6]     ; CLOCK      ; 10.820 ; 10.820 ; Rise       ; CLOCK           ;
;  C_BUS[7]     ; CLOCK      ; 11.297 ; 11.297 ; Rise       ; CLOCK           ;
;  C_BUS[8]     ; CLOCK      ; 11.451 ; 11.451 ; Rise       ; CLOCK           ;
;  C_BUS[9]     ; CLOCK      ; 11.808 ; 11.808 ; Rise       ; CLOCK           ;
;  C_BUS[10]    ; CLOCK      ; 11.613 ; 11.613 ; Rise       ; CLOCK           ;
;  C_BUS[11]    ; CLOCK      ; 10.951 ; 10.951 ; Rise       ; CLOCK           ;
;  C_BUS[12]    ; CLOCK      ; 12.030 ; 12.030 ; Rise       ; CLOCK           ;
;  C_BUS[13]    ; CLOCK      ; 11.781 ; 11.781 ; Rise       ; CLOCK           ;
;  C_BUS[14]    ; CLOCK      ; 11.758 ; 11.758 ; Rise       ; CLOCK           ;
;  C_BUS[15]    ; CLOCK      ; 12.244 ; 12.244 ; Rise       ; CLOCK           ;
;  C_BUS[16]    ; CLOCK      ; 11.566 ; 11.566 ; Rise       ; CLOCK           ;
;  C_BUS[17]    ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  C_BUS[18]    ; CLOCK      ; 11.431 ; 11.431 ; Rise       ; CLOCK           ;
;  C_BUS[19]    ; CLOCK      ; 11.944 ; 11.944 ; Rise       ; CLOCK           ;
;  C_BUS[20]    ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  C_BUS[21]    ; CLOCK      ; 11.417 ; 11.417 ; Rise       ; CLOCK           ;
;  C_BUS[22]    ; CLOCK      ; 12.087 ; 12.087 ; Rise       ; CLOCK           ;
;  C_BUS[23]    ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  C_BUS[24]    ; CLOCK      ; 12.754 ; 12.754 ; Rise       ; CLOCK           ;
;  C_BUS[25]    ; CLOCK      ; 11.857 ; 11.857 ; Rise       ; CLOCK           ;
;  C_BUS[26]    ; CLOCK      ; 10.670 ; 10.670 ; Rise       ; CLOCK           ;
;  C_BUS[27]    ; CLOCK      ; 11.666 ; 11.666 ; Rise       ; CLOCK           ;
;  C_BUS[28]    ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  C_BUS[29]    ; CLOCK      ; 10.915 ; 10.915 ; Rise       ; CLOCK           ;
;  C_BUS[30]    ; CLOCK      ; 11.600 ; 11.600 ; Rise       ; CLOCK           ;
;  C_BUS[31]    ; CLOCK      ; 12.040 ; 12.040 ; Rise       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 11.137 ; 11.137 ; Rise       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 10.503 ; 10.503 ; Rise       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 9.979  ; 9.979  ; Rise       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 10.512 ; 10.512 ; Rise       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 10.945 ; 10.945 ; Rise       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 10.911 ; 10.911 ; Rise       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 11.137 ; 11.137 ; Rise       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 11.048 ; 11.048 ; Rise       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
; OUT_MBR[*]    ; CLOCK      ; 10.196 ; 10.196 ; Rise       ; CLOCK           ;
;  OUT_MBR[0]   ; CLOCK      ; 8.648  ; 8.648  ; Rise       ; CLOCK           ;
;  OUT_MBR[1]   ; CLOCK      ; 9.924  ; 9.924  ; Rise       ; CLOCK           ;
;  OUT_MBR[2]   ; CLOCK      ; 10.196 ; 10.196 ; Rise       ; CLOCK           ;
;  OUT_MBR[3]   ; CLOCK      ; 8.760  ; 8.760  ; Rise       ; CLOCK           ;
;  OUT_MBR[4]   ; CLOCK      ; 8.578  ; 8.578  ; Rise       ; CLOCK           ;
;  OUT_MBR[5]   ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  OUT_MBR[6]   ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  OUT_MBR[7]   ; CLOCK      ; 8.557  ; 8.557  ; Rise       ; CLOCK           ;
; OUT_MEM[*]    ; CLOCK      ; 12.312 ; 12.312 ; Rise       ; CLOCK           ;
;  OUT_MEM[0]   ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  OUT_MEM[1]   ; CLOCK      ; 10.924 ; 10.924 ; Rise       ; CLOCK           ;
;  OUT_MEM[2]   ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  OUT_MEM[3]   ; CLOCK      ; 10.977 ; 10.977 ; Rise       ; CLOCK           ;
;  OUT_MEM[4]   ; CLOCK      ; 11.220 ; 11.220 ; Rise       ; CLOCK           ;
;  OUT_MEM[5]   ; CLOCK      ; 11.408 ; 11.408 ; Rise       ; CLOCK           ;
;  OUT_MEM[6]   ; CLOCK      ; 11.023 ; 11.023 ; Rise       ; CLOCK           ;
;  OUT_MEM[7]   ; CLOCK      ; 10.760 ; 10.760 ; Rise       ; CLOCK           ;
;  OUT_MEM[8]   ; CLOCK      ; 10.655 ; 10.655 ; Rise       ; CLOCK           ;
;  OUT_MEM[9]   ; CLOCK      ; 11.573 ; 11.573 ; Rise       ; CLOCK           ;
;  OUT_MEM[10]  ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  OUT_MEM[11]  ; CLOCK      ; 10.791 ; 10.791 ; Rise       ; CLOCK           ;
;  OUT_MEM[12]  ; CLOCK      ; 10.581 ; 10.581 ; Rise       ; CLOCK           ;
;  OUT_MEM[13]  ; CLOCK      ; 11.834 ; 11.834 ; Rise       ; CLOCK           ;
;  OUT_MEM[14]  ; CLOCK      ; 11.481 ; 11.481 ; Rise       ; CLOCK           ;
;  OUT_MEM[15]  ; CLOCK      ; 12.115 ; 12.115 ; Rise       ; CLOCK           ;
;  OUT_MEM[16]  ; CLOCK      ; 11.260 ; 11.260 ; Rise       ; CLOCK           ;
;  OUT_MEM[17]  ; CLOCK      ; 10.894 ; 10.894 ; Rise       ; CLOCK           ;
;  OUT_MEM[18]  ; CLOCK      ; 11.986 ; 11.986 ; Rise       ; CLOCK           ;
;  OUT_MEM[19]  ; CLOCK      ; 11.547 ; 11.547 ; Rise       ; CLOCK           ;
;  OUT_MEM[20]  ; CLOCK      ; 12.312 ; 12.312 ; Rise       ; CLOCK           ;
;  OUT_MEM[21]  ; CLOCK      ; 10.599 ; 10.599 ; Rise       ; CLOCK           ;
;  OUT_MEM[22]  ; CLOCK      ; 11.951 ; 11.951 ; Rise       ; CLOCK           ;
;  OUT_MEM[23]  ; CLOCK      ; 11.542 ; 11.542 ; Rise       ; CLOCK           ;
;  OUT_MEM[24]  ; CLOCK      ; 11.278 ; 11.278 ; Rise       ; CLOCK           ;
;  OUT_MEM[25]  ; CLOCK      ; 11.256 ; 11.256 ; Rise       ; CLOCK           ;
;  OUT_MEM[26]  ; CLOCK      ; 11.533 ; 11.533 ; Rise       ; CLOCK           ;
;  OUT_MEM[27]  ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  OUT_MEM[28]  ; CLOCK      ; 10.777 ; 10.777 ; Rise       ; CLOCK           ;
;  OUT_MEM[29]  ; CLOCK      ; 11.999 ; 11.999 ; Rise       ; CLOCK           ;
;  OUT_MEM[30]  ; CLOCK      ; 11.492 ; 11.492 ; Rise       ; CLOCK           ;
;  OUT_MEM[31]  ; CLOCK      ; 10.746 ; 10.746 ; Rise       ; CLOCK           ;
; PC_PROG[*]    ; CLOCK      ; 12.559 ; 12.559 ; Rise       ; CLOCK           ;
;  PC_PROG[0]   ; CLOCK      ; 11.854 ; 11.854 ; Rise       ; CLOCK           ;
;  PC_PROG[1]   ; CLOCK      ; 11.893 ; 11.893 ; Rise       ; CLOCK           ;
;  PC_PROG[2]   ; CLOCK      ; 10.850 ; 10.850 ; Rise       ; CLOCK           ;
;  PC_PROG[3]   ; CLOCK      ; 11.177 ; 11.177 ; Rise       ; CLOCK           ;
;  PC_PROG[4]   ; CLOCK      ; 10.597 ; 10.597 ; Rise       ; CLOCK           ;
;  PC_PROG[5]   ; CLOCK      ; 11.216 ; 11.216 ; Rise       ; CLOCK           ;
;  PC_PROG[6]   ; CLOCK      ; 11.665 ; 11.665 ; Rise       ; CLOCK           ;
;  PC_PROG[7]   ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  PC_PROG[8]   ; CLOCK      ; 11.202 ; 11.202 ; Rise       ; CLOCK           ;
;  PC_PROG[9]   ; CLOCK      ; 11.049 ; 11.049 ; Rise       ; CLOCK           ;
;  PC_PROG[10]  ; CLOCK      ; 10.566 ; 10.566 ; Rise       ; CLOCK           ;
;  PC_PROG[11]  ; CLOCK      ; 12.190 ; 12.190 ; Rise       ; CLOCK           ;
;  PC_PROG[12]  ; CLOCK      ; 11.086 ; 11.086 ; Rise       ; CLOCK           ;
;  PC_PROG[13]  ; CLOCK      ; 12.559 ; 12.559 ; Rise       ; CLOCK           ;
;  PC_PROG[14]  ; CLOCK      ; 10.880 ; 10.880 ; Rise       ; CLOCK           ;
;  PC_PROG[15]  ; CLOCK      ; 10.643 ; 10.643 ; Rise       ; CLOCK           ;
;  PC_PROG[16]  ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  PC_PROG[17]  ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  PC_PROG[18]  ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  PC_PROG[19]  ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  PC_PROG[20]  ; CLOCK      ; 11.597 ; 11.597 ; Rise       ; CLOCK           ;
;  PC_PROG[21]  ; CLOCK      ; 11.248 ; 11.248 ; Rise       ; CLOCK           ;
;  PC_PROG[22]  ; CLOCK      ; 11.082 ; 11.082 ; Rise       ; CLOCK           ;
;  PC_PROG[23]  ; CLOCK      ; 11.002 ; 11.002 ; Rise       ; CLOCK           ;
;  PC_PROG[24]  ; CLOCK      ; 11.288 ; 11.288 ; Rise       ; CLOCK           ;
;  PC_PROG[25]  ; CLOCK      ; 11.084 ; 11.084 ; Rise       ; CLOCK           ;
;  PC_PROG[26]  ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  PC_PROG[27]  ; CLOCK      ; 11.483 ; 11.483 ; Rise       ; CLOCK           ;
;  PC_PROG[28]  ; CLOCK      ; 10.810 ; 10.810 ; Rise       ; CLOCK           ;
;  PC_PROG[29]  ; CLOCK      ; 10.820 ; 10.820 ; Rise       ; CLOCK           ;
;  PC_PROG[30]  ; CLOCK      ; 11.358 ; 11.358 ; Rise       ; CLOCK           ;
;  PC_PROG[31]  ; CLOCK      ; 11.580 ; 11.580 ; Rise       ; CLOCK           ;
; write_enable  ; CLOCK      ; 6.352  ; 6.352  ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 29.740 ; 29.740 ; Fall       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 17.249 ; 17.249 ; Fall       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 17.138 ; 17.138 ; Fall       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 18.081 ; 18.081 ; Fall       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 17.773 ; 17.773 ; Fall       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 17.545 ; 17.545 ; Fall       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 18.743 ; 18.743 ; Fall       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 19.618 ; 19.618 ; Fall       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 19.710 ; 19.710 ; Fall       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 21.942 ; 21.942 ; Fall       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 20.300 ; 20.300 ; Fall       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 20.568 ; 20.568 ; Fall       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 22.042 ; 22.042 ; Fall       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 22.781 ; 22.781 ; Fall       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 21.656 ; 21.656 ; Fall       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 22.848 ; 22.848 ; Fall       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 24.051 ; 24.051 ; Fall       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 24.009 ; 24.009 ; Fall       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 24.368 ; 24.368 ; Fall       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 25.202 ; 25.202 ; Fall       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 24.544 ; 24.544 ; Fall       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 26.327 ; 26.327 ; Fall       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 26.488 ; 26.488 ; Fall       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 26.530 ; 26.530 ; Fall       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 26.674 ; 26.674 ; Fall       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 26.925 ; 26.925 ; Fall       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 26.814 ; 26.814 ; Fall       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 28.272 ; 28.272 ; Fall       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 28.149 ; 28.149 ; Fall       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 28.384 ; 28.384 ; Fall       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 28.896 ; 28.896 ; Fall       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 29.740 ; 29.740 ; Fall       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 29.705 ; 29.705 ; Fall       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 17.138 ; 17.138 ; Fall       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 14.942 ; 14.942 ; Fall       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 16.038 ; 16.038 ; Fall       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 14.788 ; 14.788 ; Fall       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 14.434 ; 14.434 ; Fall       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 15.688 ; 15.688 ; Fall       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 15.217 ; 15.217 ; Fall       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 16.403 ; 16.403 ; Fall       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 14.642 ; 14.642 ; Fall       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 15.553 ; 15.553 ; Fall       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 15.585 ; 15.585 ; Fall       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 15.524 ; 15.524 ; Fall       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 15.248 ; 15.248 ; Fall       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 15.304 ; 15.304 ; Fall       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 15.422 ; 15.422 ; Fall       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 15.730 ; 15.730 ; Fall       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 15.689 ; 15.689 ; Fall       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 16.350 ; 16.350 ; Fall       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 15.799 ; 15.799 ; Fall       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 16.189 ; 16.189 ; Fall       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 16.020 ; 16.020 ; Fall       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 15.085 ; 15.085 ; Fall       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 16.146 ; 16.146 ; Fall       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 16.456 ; 16.456 ; Fall       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 15.366 ; 15.366 ; Fall       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 15.377 ; 15.377 ; Fall       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 15.754 ; 15.754 ; Fall       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 16.883 ; 16.883 ; Fall       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 15.721 ; 15.721 ; Fall       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 17.138 ; 17.138 ; Fall       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 16.523 ; 16.523 ; Fall       ; CLOCK           ;
; MIR_PROG[*]   ; CLOCK      ; 11.673 ; 11.673 ; Fall       ; CLOCK           ;
;  MIR_PROG[0]  ; CLOCK      ; 10.371 ; 10.371 ; Fall       ; CLOCK           ;
;  MIR_PROG[1]  ; CLOCK      ; 10.171 ; 10.171 ; Fall       ; CLOCK           ;
;  MIR_PROG[2]  ; CLOCK      ; 10.149 ; 10.149 ; Fall       ; CLOCK           ;
;  MIR_PROG[3]  ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR_PROG[4]  ; CLOCK      ; 10.619 ; 10.619 ; Fall       ; CLOCK           ;
;  MIR_PROG[5]  ; CLOCK      ; 10.418 ; 10.418 ; Fall       ; CLOCK           ;
;  MIR_PROG[6]  ; CLOCK      ; 10.549 ; 10.549 ; Fall       ; CLOCK           ;
;  MIR_PROG[7]  ; CLOCK      ; 10.959 ; 10.959 ; Fall       ; CLOCK           ;
;  MIR_PROG[8]  ; CLOCK      ; 10.251 ; 10.251 ; Fall       ; CLOCK           ;
;  MIR_PROG[9]  ; CLOCK      ; 11.673 ; 11.673 ; Fall       ; CLOCK           ;
;  MIR_PROG[10] ; CLOCK      ; 11.222 ; 11.222 ; Fall       ; CLOCK           ;
;  MIR_PROG[11] ; CLOCK      ; 11.139 ; 11.139 ; Fall       ; CLOCK           ;
;  MIR_PROG[12] ; CLOCK      ; 11.206 ; 11.206 ; Fall       ; CLOCK           ;
;  MIR_PROG[13] ; CLOCK      ; 10.982 ; 10.982 ; Fall       ; CLOCK           ;
;  MIR_PROG[14] ; CLOCK      ; 10.954 ; 10.954 ; Fall       ; CLOCK           ;
;  MIR_PROG[15] ; CLOCK      ; 11.534 ; 11.534 ; Fall       ; CLOCK           ;
;  MIR_PROG[16] ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR_PROG[17] ; CLOCK      ; 9.964  ; 9.964  ; Fall       ; CLOCK           ;
;  MIR_PROG[18] ; CLOCK      ; 10.518 ; 10.518 ; Fall       ; CLOCK           ;
;  MIR_PROG[19] ; CLOCK      ; 10.515 ; 10.515 ; Fall       ; CLOCK           ;
;  MIR_PROG[20] ; CLOCK      ; 10.819 ; 10.819 ; Fall       ; CLOCK           ;
;  MIR_PROG[21] ; CLOCK      ; 9.654  ; 9.654  ; Fall       ; CLOCK           ;
;  MIR_PROG[22] ; CLOCK      ; 10.717 ; 10.717 ; Fall       ; CLOCK           ;
;  MIR_PROG[23] ; CLOCK      ; 10.671 ; 10.671 ; Fall       ; CLOCK           ;
;  MIR_PROG[24] ; CLOCK      ; 11.019 ; 11.019 ; Fall       ; CLOCK           ;
;  MIR_PROG[25] ; CLOCK      ; 11.021 ; 11.021 ; Fall       ; CLOCK           ;
;  MIR_PROG[26] ; CLOCK      ; 10.608 ; 10.608 ; Fall       ; CLOCK           ;
;  MIR_PROG[27] ; CLOCK      ; 11.232 ; 11.232 ; Fall       ; CLOCK           ;
;  MIR_PROG[28] ; CLOCK      ; 11.005 ; 11.005 ; Fall       ; CLOCK           ;
;  MIR_PROG[29] ; CLOCK      ; 10.890 ; 10.890 ; Fall       ; CLOCK           ;
;  MIR_PROG[30] ; CLOCK      ; 10.148 ; 10.148 ; Fall       ; CLOCK           ;
;  MIR_PROG[31] ; CLOCK      ; 10.566 ; 10.566 ; Fall       ; CLOCK           ;
;  MIR_PROG[32] ; CLOCK      ; 11.395 ; 11.395 ; Fall       ; CLOCK           ;
;  MIR_PROG[33] ; CLOCK      ; 10.684 ; 10.684 ; Fall       ; CLOCK           ;
;  MIR_PROG[34] ; CLOCK      ; 10.620 ; 10.620 ; Fall       ; CLOCK           ;
;  MIR_PROG[35] ; CLOCK      ; 10.808 ; 10.808 ; Fall       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 13.074 ; 13.074 ; Fall       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 11.793 ; 11.793 ; Fall       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 11.478 ; 11.478 ; Fall       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 11.914 ; 11.914 ; Fall       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 13.074 ; 13.074 ; Fall       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 13.004 ; 13.004 ; Fall       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 13.064 ; 13.064 ; Fall       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 13.031 ; 13.031 ; Fall       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 12.529 ; 12.529 ; Fall       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 12.010 ; 12.010 ; Fall       ; CLOCK           ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]    ; CLOCK      ; 13.892 ; 13.892 ; Rise       ; CLOCK           ;
;  ADDRESS[0]   ; CLOCK      ; 15.317 ; 15.317 ; Rise       ; CLOCK           ;
;  ADDRESS[1]   ; CLOCK      ; 16.301 ; 16.301 ; Rise       ; CLOCK           ;
;  ADDRESS[2]   ; CLOCK      ; 14.907 ; 14.907 ; Rise       ; CLOCK           ;
;  ADDRESS[3]   ; CLOCK      ; 15.601 ; 15.601 ; Rise       ; CLOCK           ;
;  ADDRESS[4]   ; CLOCK      ; 15.833 ; 15.833 ; Rise       ; CLOCK           ;
;  ADDRESS[5]   ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  ADDRESS[6]   ; CLOCK      ; 14.365 ; 14.365 ; Rise       ; CLOCK           ;
;  ADDRESS[7]   ; CLOCK      ; 15.971 ; 15.971 ; Rise       ; CLOCK           ;
;  ADDRESS[8]   ; CLOCK      ; 13.892 ; 13.892 ; Rise       ; CLOCK           ;
;  ADDRESS[9]   ; CLOCK      ; 15.322 ; 15.322 ; Rise       ; CLOCK           ;
;  ADDRESS[10]  ; CLOCK      ; 16.333 ; 16.333 ; Rise       ; CLOCK           ;
;  ADDRESS[11]  ; CLOCK      ; 14.053 ; 14.053 ; Rise       ; CLOCK           ;
;  ADDRESS[12]  ; CLOCK      ; 14.211 ; 14.211 ; Rise       ; CLOCK           ;
;  ADDRESS[13]  ; CLOCK      ; 16.423 ; 16.423 ; Rise       ; CLOCK           ;
;  ADDRESS[14]  ; CLOCK      ; 15.762 ; 15.762 ; Rise       ; CLOCK           ;
;  ADDRESS[15]  ; CLOCK      ; 14.311 ; 14.311 ; Rise       ; CLOCK           ;
;  ADDRESS[16]  ; CLOCK      ; 13.980 ; 13.980 ; Rise       ; CLOCK           ;
;  ADDRESS[17]  ; CLOCK      ; 15.128 ; 15.128 ; Rise       ; CLOCK           ;
;  ADDRESS[18]  ; CLOCK      ; 15.852 ; 15.852 ; Rise       ; CLOCK           ;
;  ADDRESS[19]  ; CLOCK      ; 15.461 ; 15.461 ; Rise       ; CLOCK           ;
;  ADDRESS[20]  ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  ADDRESS[21]  ; CLOCK      ; 14.204 ; 14.204 ; Rise       ; CLOCK           ;
;  ADDRESS[22]  ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
;  ADDRESS[23]  ; CLOCK      ; 14.887 ; 14.887 ; Rise       ; CLOCK           ;
;  ADDRESS[24]  ; CLOCK      ; 14.791 ; 14.791 ; Rise       ; CLOCK           ;
;  ADDRESS[25]  ; CLOCK      ; 16.536 ; 16.536 ; Rise       ; CLOCK           ;
;  ADDRESS[26]  ; CLOCK      ; 15.116 ; 15.116 ; Rise       ; CLOCK           ;
;  ADDRESS[27]  ; CLOCK      ; 15.200 ; 15.200 ; Rise       ; CLOCK           ;
;  ADDRESS[28]  ; CLOCK      ; 15.866 ; 15.866 ; Rise       ; CLOCK           ;
;  ADDRESS[29]  ; CLOCK      ; 14.722 ; 14.722 ; Rise       ; CLOCK           ;
;  ADDRESS[30]  ; CLOCK      ; 15.178 ; 15.178 ; Rise       ; CLOCK           ;
;  ADDRESS[31]  ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 11.113 ; 11.113 ; Rise       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 12.313 ; 12.313 ; Rise       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 11.330 ; 11.330 ; Rise       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 11.421 ; 11.421 ; Rise       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 11.113 ; 11.113 ; Rise       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 11.145 ; 11.145 ; Rise       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 11.266 ; 11.266 ; Rise       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 12.295 ; 12.295 ; Rise       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 12.445 ; 12.445 ; Rise       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 14.359 ; 14.359 ; Rise       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 12.801 ; 12.801 ; Rise       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 12.401 ; 12.401 ; Rise       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 13.182 ; 13.182 ; Rise       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 13.864 ; 13.864 ; Rise       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 11.759 ; 11.759 ; Rise       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 12.682 ; 12.682 ; Rise       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 14.211 ; 14.211 ; Rise       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 14.146 ; 14.146 ; Rise       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 14.160 ; 14.160 ; Rise       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 13.462 ; 13.462 ; Rise       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 15.111 ; 15.111 ; Rise       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 15.074 ; 15.074 ; Rise       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 13.517 ; 13.517 ; Rise       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 13.903 ; 13.903 ; Rise       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 14.062 ; 14.062 ; Rise       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 13.614 ; 13.614 ; Rise       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 13.660 ; 13.660 ; Rise       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 14.009 ; 14.009 ; Rise       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 13.357 ; 13.357 ; Rise       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 13.748 ; 13.748 ; Rise       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 14.077 ; 14.077 ; Rise       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 14.042 ; 14.042 ; Rise       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 9.085  ; 9.085  ; Rise       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 10.263 ; 10.263 ; Rise       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 10.669 ; 10.669 ; Rise       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 9.517  ; 9.517  ; Rise       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 9.274  ; 9.274  ; Rise       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 9.085  ; 9.085  ; Rise       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 9.666  ; 9.666  ; Rise       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 10.635 ; 10.635 ; Rise       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 10.048 ; 10.048 ; Rise       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 11.786 ; 11.786 ; Rise       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 10.941 ; 10.941 ; Rise       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 11.543 ; 11.543 ; Rise       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 12.025 ; 12.025 ; Rise       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 12.200 ; 12.200 ; Rise       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 11.765 ; 11.765 ; Rise       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 11.577 ; 11.577 ; Rise       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 11.960 ; 11.960 ; Rise       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 10.838 ; 10.838 ; Rise       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 11.150 ; 11.150 ; Rise       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 12.166 ; 12.166 ; Rise       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 11.272 ; 11.272 ; Rise       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 11.748 ; 11.748 ; Rise       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 12.552 ; 12.552 ; Rise       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 11.074 ; 11.074 ; Rise       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 12.393 ; 12.393 ; Rise       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 12.319 ; 12.319 ; Rise       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 11.343 ; 11.343 ; Rise       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 12.521 ; 12.521 ; Rise       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 12.329 ; 12.329 ; Rise       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 12.359 ; 12.359 ; Rise       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 12.958 ; 12.958 ; Rise       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 11.778 ; 11.778 ; Rise       ; CLOCK           ;
; C_BUS[*]      ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  C_BUS[0]     ; CLOCK      ; 12.521 ; 12.521 ; Rise       ; CLOCK           ;
;  C_BUS[1]     ; CLOCK      ; 10.998 ; 10.998 ; Rise       ; CLOCK           ;
;  C_BUS[2]     ; CLOCK      ; 12.251 ; 12.251 ; Rise       ; CLOCK           ;
;  C_BUS[3]     ; CLOCK      ; 11.672 ; 11.672 ; Rise       ; CLOCK           ;
;  C_BUS[4]     ; CLOCK      ; 11.390 ; 11.390 ; Rise       ; CLOCK           ;
;  C_BUS[5]     ; CLOCK      ; 11.375 ; 11.375 ; Rise       ; CLOCK           ;
;  C_BUS[6]     ; CLOCK      ; 10.820 ; 10.820 ; Rise       ; CLOCK           ;
;  C_BUS[7]     ; CLOCK      ; 11.297 ; 11.297 ; Rise       ; CLOCK           ;
;  C_BUS[8]     ; CLOCK      ; 11.451 ; 11.451 ; Rise       ; CLOCK           ;
;  C_BUS[9]     ; CLOCK      ; 11.808 ; 11.808 ; Rise       ; CLOCK           ;
;  C_BUS[10]    ; CLOCK      ; 11.613 ; 11.613 ; Rise       ; CLOCK           ;
;  C_BUS[11]    ; CLOCK      ; 10.951 ; 10.951 ; Rise       ; CLOCK           ;
;  C_BUS[12]    ; CLOCK      ; 12.030 ; 12.030 ; Rise       ; CLOCK           ;
;  C_BUS[13]    ; CLOCK      ; 11.781 ; 11.781 ; Rise       ; CLOCK           ;
;  C_BUS[14]    ; CLOCK      ; 11.758 ; 11.758 ; Rise       ; CLOCK           ;
;  C_BUS[15]    ; CLOCK      ; 12.244 ; 12.244 ; Rise       ; CLOCK           ;
;  C_BUS[16]    ; CLOCK      ; 11.566 ; 11.566 ; Rise       ; CLOCK           ;
;  C_BUS[17]    ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  C_BUS[18]    ; CLOCK      ; 11.431 ; 11.431 ; Rise       ; CLOCK           ;
;  C_BUS[19]    ; CLOCK      ; 11.944 ; 11.944 ; Rise       ; CLOCK           ;
;  C_BUS[20]    ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  C_BUS[21]    ; CLOCK      ; 11.417 ; 11.417 ; Rise       ; CLOCK           ;
;  C_BUS[22]    ; CLOCK      ; 12.087 ; 12.087 ; Rise       ; CLOCK           ;
;  C_BUS[23]    ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  C_BUS[24]    ; CLOCK      ; 12.754 ; 12.754 ; Rise       ; CLOCK           ;
;  C_BUS[25]    ; CLOCK      ; 11.857 ; 11.857 ; Rise       ; CLOCK           ;
;  C_BUS[26]    ; CLOCK      ; 10.670 ; 10.670 ; Rise       ; CLOCK           ;
;  C_BUS[27]    ; CLOCK      ; 11.666 ; 11.666 ; Rise       ; CLOCK           ;
;  C_BUS[28]    ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  C_BUS[29]    ; CLOCK      ; 10.915 ; 10.915 ; Rise       ; CLOCK           ;
;  C_BUS[30]    ; CLOCK      ; 11.600 ; 11.600 ; Rise       ; CLOCK           ;
;  C_BUS[31]    ; CLOCK      ; 12.040 ; 12.040 ; Rise       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 9.540  ; 9.540  ; Rise       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 10.503 ; 10.503 ; Rise       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 9.979  ; 9.979  ; Rise       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 10.512 ; 10.512 ; Rise       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 10.945 ; 10.945 ; Rise       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 10.911 ; 10.911 ; Rise       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 11.137 ; 11.137 ; Rise       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 11.048 ; 11.048 ; Rise       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 9.540  ; 9.540  ; Rise       ; CLOCK           ;
; OUT_MBR[*]    ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  OUT_MBR[0]   ; CLOCK      ; 8.648  ; 8.648  ; Rise       ; CLOCK           ;
;  OUT_MBR[1]   ; CLOCK      ; 9.924  ; 9.924  ; Rise       ; CLOCK           ;
;  OUT_MBR[2]   ; CLOCK      ; 10.196 ; 10.196 ; Rise       ; CLOCK           ;
;  OUT_MBR[3]   ; CLOCK      ; 8.760  ; 8.760  ; Rise       ; CLOCK           ;
;  OUT_MBR[4]   ; CLOCK      ; 8.578  ; 8.578  ; Rise       ; CLOCK           ;
;  OUT_MBR[5]   ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  OUT_MBR[6]   ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  OUT_MBR[7]   ; CLOCK      ; 8.557  ; 8.557  ; Rise       ; CLOCK           ;
; OUT_MEM[*]    ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  OUT_MEM[0]   ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  OUT_MEM[1]   ; CLOCK      ; 10.924 ; 10.924 ; Rise       ; CLOCK           ;
;  OUT_MEM[2]   ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  OUT_MEM[3]   ; CLOCK      ; 10.977 ; 10.977 ; Rise       ; CLOCK           ;
;  OUT_MEM[4]   ; CLOCK      ; 11.220 ; 11.220 ; Rise       ; CLOCK           ;
;  OUT_MEM[5]   ; CLOCK      ; 11.408 ; 11.408 ; Rise       ; CLOCK           ;
;  OUT_MEM[6]   ; CLOCK      ; 11.023 ; 11.023 ; Rise       ; CLOCK           ;
;  OUT_MEM[7]   ; CLOCK      ; 10.760 ; 10.760 ; Rise       ; CLOCK           ;
;  OUT_MEM[8]   ; CLOCK      ; 10.655 ; 10.655 ; Rise       ; CLOCK           ;
;  OUT_MEM[9]   ; CLOCK      ; 11.573 ; 11.573 ; Rise       ; CLOCK           ;
;  OUT_MEM[10]  ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  OUT_MEM[11]  ; CLOCK      ; 10.791 ; 10.791 ; Rise       ; CLOCK           ;
;  OUT_MEM[12]  ; CLOCK      ; 10.581 ; 10.581 ; Rise       ; CLOCK           ;
;  OUT_MEM[13]  ; CLOCK      ; 11.834 ; 11.834 ; Rise       ; CLOCK           ;
;  OUT_MEM[14]  ; CLOCK      ; 11.481 ; 11.481 ; Rise       ; CLOCK           ;
;  OUT_MEM[15]  ; CLOCK      ; 12.115 ; 12.115 ; Rise       ; CLOCK           ;
;  OUT_MEM[16]  ; CLOCK      ; 11.260 ; 11.260 ; Rise       ; CLOCK           ;
;  OUT_MEM[17]  ; CLOCK      ; 10.894 ; 10.894 ; Rise       ; CLOCK           ;
;  OUT_MEM[18]  ; CLOCK      ; 11.986 ; 11.986 ; Rise       ; CLOCK           ;
;  OUT_MEM[19]  ; CLOCK      ; 11.547 ; 11.547 ; Rise       ; CLOCK           ;
;  OUT_MEM[20]  ; CLOCK      ; 12.312 ; 12.312 ; Rise       ; CLOCK           ;
;  OUT_MEM[21]  ; CLOCK      ; 10.599 ; 10.599 ; Rise       ; CLOCK           ;
;  OUT_MEM[22]  ; CLOCK      ; 11.951 ; 11.951 ; Rise       ; CLOCK           ;
;  OUT_MEM[23]  ; CLOCK      ; 11.542 ; 11.542 ; Rise       ; CLOCK           ;
;  OUT_MEM[24]  ; CLOCK      ; 11.278 ; 11.278 ; Rise       ; CLOCK           ;
;  OUT_MEM[25]  ; CLOCK      ; 11.256 ; 11.256 ; Rise       ; CLOCK           ;
;  OUT_MEM[26]  ; CLOCK      ; 11.533 ; 11.533 ; Rise       ; CLOCK           ;
;  OUT_MEM[27]  ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  OUT_MEM[28]  ; CLOCK      ; 10.777 ; 10.777 ; Rise       ; CLOCK           ;
;  OUT_MEM[29]  ; CLOCK      ; 11.999 ; 11.999 ; Rise       ; CLOCK           ;
;  OUT_MEM[30]  ; CLOCK      ; 11.492 ; 11.492 ; Rise       ; CLOCK           ;
;  OUT_MEM[31]  ; CLOCK      ; 10.746 ; 10.746 ; Rise       ; CLOCK           ;
; PC_PROG[*]    ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  PC_PROG[0]   ; CLOCK      ; 11.854 ; 11.854 ; Rise       ; CLOCK           ;
;  PC_PROG[1]   ; CLOCK      ; 11.893 ; 11.893 ; Rise       ; CLOCK           ;
;  PC_PROG[2]   ; CLOCK      ; 10.850 ; 10.850 ; Rise       ; CLOCK           ;
;  PC_PROG[3]   ; CLOCK      ; 11.177 ; 11.177 ; Rise       ; CLOCK           ;
;  PC_PROG[4]   ; CLOCK      ; 10.597 ; 10.597 ; Rise       ; CLOCK           ;
;  PC_PROG[5]   ; CLOCK      ; 11.216 ; 11.216 ; Rise       ; CLOCK           ;
;  PC_PROG[6]   ; CLOCK      ; 11.665 ; 11.665 ; Rise       ; CLOCK           ;
;  PC_PROG[7]   ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  PC_PROG[8]   ; CLOCK      ; 11.202 ; 11.202 ; Rise       ; CLOCK           ;
;  PC_PROG[9]   ; CLOCK      ; 11.049 ; 11.049 ; Rise       ; CLOCK           ;
;  PC_PROG[10]  ; CLOCK      ; 10.566 ; 10.566 ; Rise       ; CLOCK           ;
;  PC_PROG[11]  ; CLOCK      ; 12.190 ; 12.190 ; Rise       ; CLOCK           ;
;  PC_PROG[12]  ; CLOCK      ; 11.086 ; 11.086 ; Rise       ; CLOCK           ;
;  PC_PROG[13]  ; CLOCK      ; 12.559 ; 12.559 ; Rise       ; CLOCK           ;
;  PC_PROG[14]  ; CLOCK      ; 10.880 ; 10.880 ; Rise       ; CLOCK           ;
;  PC_PROG[15]  ; CLOCK      ; 10.643 ; 10.643 ; Rise       ; CLOCK           ;
;  PC_PROG[16]  ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  PC_PROG[17]  ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  PC_PROG[18]  ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  PC_PROG[19]  ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  PC_PROG[20]  ; CLOCK      ; 11.597 ; 11.597 ; Rise       ; CLOCK           ;
;  PC_PROG[21]  ; CLOCK      ; 11.248 ; 11.248 ; Rise       ; CLOCK           ;
;  PC_PROG[22]  ; CLOCK      ; 11.082 ; 11.082 ; Rise       ; CLOCK           ;
;  PC_PROG[23]  ; CLOCK      ; 11.002 ; 11.002 ; Rise       ; CLOCK           ;
;  PC_PROG[24]  ; CLOCK      ; 11.288 ; 11.288 ; Rise       ; CLOCK           ;
;  PC_PROG[25]  ; CLOCK      ; 11.084 ; 11.084 ; Rise       ; CLOCK           ;
;  PC_PROG[26]  ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  PC_PROG[27]  ; CLOCK      ; 11.483 ; 11.483 ; Rise       ; CLOCK           ;
;  PC_PROG[28]  ; CLOCK      ; 10.810 ; 10.810 ; Rise       ; CLOCK           ;
;  PC_PROG[29]  ; CLOCK      ; 10.820 ; 10.820 ; Rise       ; CLOCK           ;
;  PC_PROG[30]  ; CLOCK      ; 11.358 ; 11.358 ; Rise       ; CLOCK           ;
;  PC_PROG[31]  ; CLOCK      ; 11.580 ; 11.580 ; Rise       ; CLOCK           ;
; write_enable  ; CLOCK      ; 6.352  ; 6.352  ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 11.475 ; 11.475 ; Fall       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 11.508 ; 11.508 ; Fall       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 11.848 ; 11.848 ; Fall       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 12.379 ; 12.379 ; Fall       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 12.071 ; 12.071 ; Fall       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 11.868 ; 11.868 ; Fall       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 11.807 ; 11.807 ; Fall       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 12.324 ; 12.324 ; Fall       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 11.855 ; 11.855 ; Fall       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 13.396 ; 13.396 ; Fall       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 12.242 ; 12.242 ; Fall       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 11.744 ; 11.744 ; Fall       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 12.282 ; 12.282 ; Fall       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 13.349 ; 13.349 ; Fall       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 11.475 ; 11.475 ; Fall       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 12.158 ; 12.158 ; Fall       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 13.188 ; 13.188 ; Fall       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 12.929 ; 12.929 ; Fall       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 12.486 ; 12.486 ; Fall       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 13.197 ; 13.197 ; Fall       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 11.491 ; 11.491 ; Fall       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 13.144 ; 13.144 ; Fall       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 13.072 ; 13.072 ; Fall       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 12.127 ; 12.127 ; Fall       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 12.473 ; 12.473 ; Fall       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 11.635 ; 11.635 ; Fall       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 12.070 ; 12.070 ; Fall       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 12.672 ; 12.672 ; Fall       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 11.979 ; 11.979 ; Fall       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 12.142 ; 12.142 ; Fall       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 12.213 ; 12.213 ; Fall       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 12.839 ; 12.839 ; Fall       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 12.810 ; 12.810 ; Fall       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 12.260 ; 12.260 ; Fall       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 12.545 ; 12.545 ; Fall       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 13.164 ; 13.164 ; Fall       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 12.669 ; 12.669 ; Fall       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 12.260 ; 12.260 ; Fall       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 13.058 ; 13.058 ; Fall       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 13.331 ; 13.331 ; Fall       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 13.003 ; 13.003 ; Fall       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 13.953 ; 13.953 ; Fall       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 12.542 ; 12.542 ; Fall       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 13.120 ; 13.120 ; Fall       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 13.921 ; 13.921 ; Fall       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 14.094 ; 14.094 ; Fall       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 13.880 ; 13.880 ; Fall       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 13.472 ; 13.472 ; Fall       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 13.558 ; 13.558 ; Fall       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 12.712 ; 12.712 ; Fall       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 12.591 ; 12.591 ; Fall       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 13.317 ; 13.317 ; Fall       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 13.415 ; 13.415 ; Fall       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 13.888 ; 13.888 ; Fall       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 13.182 ; 13.182 ; Fall       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 12.654 ; 12.654 ; Fall       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 13.712 ; 13.712 ; Fall       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 14.103 ; 14.103 ; Fall       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 12.919 ; 12.919 ; Fall       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 12.537 ; 12.537 ; Fall       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 14.183 ; 14.183 ; Fall       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 14.047 ; 14.047 ; Fall       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 14.101 ; 14.101 ; Fall       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 14.269 ; 14.269 ; Fall       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 13.919 ; 13.919 ; Fall       ; CLOCK           ;
; MIR_PROG[*]   ; CLOCK      ; 9.654  ; 9.654  ; Fall       ; CLOCK           ;
;  MIR_PROG[0]  ; CLOCK      ; 10.371 ; 10.371 ; Fall       ; CLOCK           ;
;  MIR_PROG[1]  ; CLOCK      ; 10.171 ; 10.171 ; Fall       ; CLOCK           ;
;  MIR_PROG[2]  ; CLOCK      ; 10.149 ; 10.149 ; Fall       ; CLOCK           ;
;  MIR_PROG[3]  ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR_PROG[4]  ; CLOCK      ; 10.619 ; 10.619 ; Fall       ; CLOCK           ;
;  MIR_PROG[5]  ; CLOCK      ; 10.418 ; 10.418 ; Fall       ; CLOCK           ;
;  MIR_PROG[6]  ; CLOCK      ; 10.549 ; 10.549 ; Fall       ; CLOCK           ;
;  MIR_PROG[7]  ; CLOCK      ; 10.959 ; 10.959 ; Fall       ; CLOCK           ;
;  MIR_PROG[8]  ; CLOCK      ; 10.251 ; 10.251 ; Fall       ; CLOCK           ;
;  MIR_PROG[9]  ; CLOCK      ; 11.673 ; 11.673 ; Fall       ; CLOCK           ;
;  MIR_PROG[10] ; CLOCK      ; 11.222 ; 11.222 ; Fall       ; CLOCK           ;
;  MIR_PROG[11] ; CLOCK      ; 11.139 ; 11.139 ; Fall       ; CLOCK           ;
;  MIR_PROG[12] ; CLOCK      ; 11.206 ; 11.206 ; Fall       ; CLOCK           ;
;  MIR_PROG[13] ; CLOCK      ; 10.982 ; 10.982 ; Fall       ; CLOCK           ;
;  MIR_PROG[14] ; CLOCK      ; 10.954 ; 10.954 ; Fall       ; CLOCK           ;
;  MIR_PROG[15] ; CLOCK      ; 11.534 ; 11.534 ; Fall       ; CLOCK           ;
;  MIR_PROG[16] ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR_PROG[17] ; CLOCK      ; 9.964  ; 9.964  ; Fall       ; CLOCK           ;
;  MIR_PROG[18] ; CLOCK      ; 10.518 ; 10.518 ; Fall       ; CLOCK           ;
;  MIR_PROG[19] ; CLOCK      ; 10.515 ; 10.515 ; Fall       ; CLOCK           ;
;  MIR_PROG[20] ; CLOCK      ; 10.819 ; 10.819 ; Fall       ; CLOCK           ;
;  MIR_PROG[21] ; CLOCK      ; 9.654  ; 9.654  ; Fall       ; CLOCK           ;
;  MIR_PROG[22] ; CLOCK      ; 10.717 ; 10.717 ; Fall       ; CLOCK           ;
;  MIR_PROG[23] ; CLOCK      ; 10.671 ; 10.671 ; Fall       ; CLOCK           ;
;  MIR_PROG[24] ; CLOCK      ; 11.019 ; 11.019 ; Fall       ; CLOCK           ;
;  MIR_PROG[25] ; CLOCK      ; 11.021 ; 11.021 ; Fall       ; CLOCK           ;
;  MIR_PROG[26] ; CLOCK      ; 10.608 ; 10.608 ; Fall       ; CLOCK           ;
;  MIR_PROG[27] ; CLOCK      ; 11.232 ; 11.232 ; Fall       ; CLOCK           ;
;  MIR_PROG[28] ; CLOCK      ; 11.005 ; 11.005 ; Fall       ; CLOCK           ;
;  MIR_PROG[29] ; CLOCK      ; 10.890 ; 10.890 ; Fall       ; CLOCK           ;
;  MIR_PROG[30] ; CLOCK      ; 10.148 ; 10.148 ; Fall       ; CLOCK           ;
;  MIR_PROG[31] ; CLOCK      ; 10.566 ; 10.566 ; Fall       ; CLOCK           ;
;  MIR_PROG[32] ; CLOCK      ; 11.395 ; 11.395 ; Fall       ; CLOCK           ;
;  MIR_PROG[33] ; CLOCK      ; 10.684 ; 10.684 ; Fall       ; CLOCK           ;
;  MIR_PROG[34] ; CLOCK      ; 10.620 ; 10.620 ; Fall       ; CLOCK           ;
;  MIR_PROG[35] ; CLOCK      ; 10.808 ; 10.808 ; Fall       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 11.332 ; 11.332 ; Fall       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 11.563 ; 11.563 ; Fall       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 11.332 ; 11.332 ; Fall       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 11.845 ; 11.845 ; Fall       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 12.393 ; 12.393 ; Fall       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 12.383 ; 12.383 ; Fall       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 12.423 ; 12.423 ; Fall       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 12.133 ; 12.133 ; Fall       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 12.068 ; 12.068 ; Fall       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 11.671 ; 11.671 ; Fall       ; CLOCK           ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 12.965 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 15.515 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 14.826 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 15.418 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 15.496 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 15.522 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 13.881 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.526 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.545 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 13.881 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 15.532 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 12.975 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 13.766 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 14.111 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 14.131 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 13.241 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 14.111 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 15.522 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 15.496 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 15.526 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 13.746 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 13.746 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 13.861 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 13.752 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 13.889 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 13.792 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 13.251 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 15.502 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 13.772 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 14.826 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 12.965 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 14.396 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 13.766 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 12.536 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 15.086 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 14.397 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 14.989 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 15.067 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 15.093 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 13.452 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.116 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 13.452 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 15.103 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 12.546 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 13.337 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 13.682 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 13.702 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 12.812 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 13.682 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 15.093 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 15.067 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 15.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 13.317 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 13.317 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 13.432 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 13.323 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 13.460 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 13.363 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 12.822 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 15.073 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 13.343 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 14.397 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 12.536 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 13.967 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 13.337 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 12.965    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 15.515    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 14.826    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 15.418    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 15.496    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 15.522    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 13.881    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.526    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.545    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 13.881    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 15.532    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 12.975    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 13.766    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 14.111    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 14.131    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 13.241    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 14.111    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 15.522    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 15.496    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 15.526    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 13.746    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 13.746    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 13.861    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 13.752    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 13.889    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 13.792    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 13.251    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 15.502    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 13.772    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 14.826    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 12.965    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 14.396    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 13.766    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 12.536    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 15.086    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 14.397    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 14.989    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 15.067    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 15.093    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 13.452    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.097    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.116    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 13.452    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 15.103    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 12.546    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 13.337    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 13.682    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 13.702    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 12.812    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 13.682    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 15.093    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 15.067    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 15.097    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 13.317    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 13.317    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 13.432    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 13.323    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 13.460    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 13.363    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 12.822    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 15.073    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 13.343    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 14.397    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 12.536    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 13.967    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 13.337    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.847 ; -1791.387     ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.859 ; -20.549       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -412.836              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                             ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.847 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.327     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.844 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.298     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.618 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.052     ; 10.098     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -9.615 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 0.500        ; -0.078     ; 10.069     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.859 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.448     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.856 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.419     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.854 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.057      ; 10.443     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.851 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.031      ; 10.414     ;
; -8.845 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 1.000        ; -1.783     ; 8.094      ;
; -8.637 ; DATAPATH:inst|BANK_REG:inst2|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 1.000        ; -1.675     ; 7.994      ;
; -8.616 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                        ; CLOCK        ; CLOCK       ; 1.000        ; -1.783     ; 7.865      ;
; -8.601 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 1.000        ; -1.598     ; 8.035      ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.509      ; 10.618     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.574 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst3|inst5  ; CLOCK        ; CLOCK       ; 0.500        ; 1.483      ; 10.589     ;
; -8.558 ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                        ; CLOCK        ; CLOCK       ; 1.000        ; -1.789     ; 7.801      ;
; -8.554 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.539      ; 10.625     ;
; -8.554 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.539      ; 10.625     ;
; -8.554 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.539      ; 10.625     ;
; -8.554 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.539      ; 10.625     ;
; -8.554 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5 ; CLOCK        ; CLOCK       ; 0.500        ; 1.539      ; 10.625     ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                             ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.859 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.527      ;
; -1.841 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.545      ;
; -1.722 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.664      ;
; -1.675 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.711      ;
; -1.595 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.791      ;
; -1.555 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.831      ;
; -1.533 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.853      ;
; -1.508 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.878      ;
; -1.458 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.928      ;
; -1.412 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.974      ;
; -1.405 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.981      ;
; -1.391 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 1.995      ;
; -1.367 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.196      ; 1.981      ;
; -1.327 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.196      ; 2.021      ;
; -1.276 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.208      ; 2.084      ;
; -1.249 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.137      ;
; -1.240 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.146      ;
; -1.223 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.163      ;
; -1.199 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.242      ; 2.195      ;
; -1.195 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.191      ;
; -1.185 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.202      ; 2.169      ;
; -1.145 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.241      ;
; -1.103 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.283      ;
; -1.072 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.314      ;
; -1.057 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.242      ; 2.337      ;
; -1.054 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.332      ;
; -1.052 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.334      ;
; -1.048 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.242      ; 2.346      ;
; -1.023 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.196      ; 2.325      ;
; -1.002 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.384      ;
; -0.954 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.193      ; 2.391      ;
; -0.935 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.451      ;
; -0.911 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.242      ; 2.483      ;
; -0.896 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.193      ; 2.449      ;
; -0.880 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8   ; CLOCK        ; CLOCK       ; 0.000        ; 3.196      ; 2.468      ;
; -0.872 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.514      ;
; -0.866 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.210      ; 2.496      ;
; -0.859 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.043      ; 1.336      ;
; -0.844 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.193      ; 2.501      ;
; -0.817 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.084      ; 1.419      ;
; -0.802 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 3.245      ; 2.595      ;
; -0.798 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.216      ; 2.570      ;
; -0.790 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.596      ;
; -0.776 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.161      ; 2.537      ;
; -0.770 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.210      ; 2.592      ;
; -0.768 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.210      ; 2.594      ;
; -0.766 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 3.245      ; 2.631      ;
; -0.755 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.158      ; 2.555      ;
; -0.743 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.074      ; 1.483      ;
; -0.740 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.074      ; 1.486      ;
; -0.728 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 3.210      ; 2.634      ;
; -0.723 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst16  ; CLOCK        ; CLOCK       ; 0.000        ; 3.210      ; 2.639      ;
; -0.721 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.665      ;
; -0.714 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.193      ; 2.631      ;
; -0.706 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.199      ; 2.645      ;
; -0.698 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.199      ; 2.653      ;
; -0.660 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 2.074      ; 1.566      ;
; -0.657 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.652      ; 2.147      ;
; -0.647 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.739      ;
; -0.647 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 3.199      ; 2.704      ;
; -0.639 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 3.242      ; 2.755      ;
; -0.622 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.764      ;
; -0.616 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.651      ; 2.187      ;
; -0.613 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst24  ; CLOCK        ; CLOCK       ; 0.000        ; 3.231      ; 2.770      ;
; -0.613 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.651      ; 2.190      ;
; -0.599 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst24                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.021      ; 1.574      ;
; -0.598 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst20  ; CLOCK        ; CLOCK       ; 0.000        ; 3.242      ; 2.796      ;
; -0.592 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.652      ; 2.212      ;
; -0.584 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.208      ; 2.776      ;
; -0.584 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; CLOCK        ; CLOCK       ; 0.000        ; 3.234      ; 2.802      ;
; -0.582 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst8  ; CLOCK        ; CLOCK       ; 0.000        ; 2.034      ; 1.604      ;
; -0.579 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; 0.000        ; 2.034      ; 1.607      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.577 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.785      ;
; -0.563 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 3.199      ; 2.788      ;
; -0.563 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 3.193      ; 2.782      ;
; -0.560 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst1|inst8                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst24 ; CLOCK        ; CLOCK       ; 0.000        ; 1.984      ; 1.576      ;
; -0.553 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.652      ; 2.251      ;
; -0.533 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst20                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.000        ; 2.054      ; 1.673      ;
; -0.532 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                      ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.029      ; 1.649      ;
; -0.525 ; DATAPATH:inst|BANK_REG:inst2|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 3.207      ; 2.834      ;
; -0.524 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst16                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.652      ; 2.280      ;
; -0.522 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12                                                    ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.004      ; 1.634      ;
; -0.518 ; DATAPATH:inst|BANK_REG:inst2|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                       ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5   ; CLOCK        ; CLOCK       ; 0.000        ; 2.652      ; 2.286      ;
; -0.512 ; DATAPATH:inst|BANK_REG:inst2|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                     ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12  ; CLOCK        ; CLOCK       ; 0.000        ; 2.025      ; 1.665      ;
; -0.511 ; DATAPATH:inst|BANK_REG:inst2|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12                                                   ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; CLOCK        ; CLOCK       ; 0.000        ; 2.043      ; 1.684      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
; -0.510 ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst|BANK_REG:inst2|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst1|inst5  ; CLOCK        ; CLOCK       ; -0.500       ; 3.710      ; 2.852      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a2~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst1|control_store:inst1|altsyncram:altsyncram_component|altsyncram_55a1:auto_generated|ram_block1a7~porta_address_reg8 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst1|inst3                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst16                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst20                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst5                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst5                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst8                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst1|inst8                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst12                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATAPATH:inst|BANK_REG:inst2|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.090 ; 1.090 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.660 ; 0.660 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.510 ; 0.510 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.573 ; 0.573 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.428 ; 0.428 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.713 ; 0.713 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.650 ; 0.650 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.464 ; 0.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.619 ; 0.619 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.633 ; 0.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.501 ; 0.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.642 ; 0.642 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.537 ; 0.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.622 ; 0.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.608 ; 0.608 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.781 ; 0.781 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.492 ; 0.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.567 ; 0.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.559 ; 0.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.840 ; 0.840 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.589 ; 0.589 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.903 ; 0.903 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.711 ; 0.711 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.766 ; 0.766 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.755 ; 0.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.744 ; 0.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.690 ; 0.690 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.725 ; 0.725 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.823 ; 0.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.803 ; 0.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.870 ; 0.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.800 ; 0.800 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.090 ; 1.090 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.965 ; 1.965 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.838 ; 1.838 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.846 ; 1.846 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.758 ; 1.758 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.965 ; 1.965 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.771 ; 1.771 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.868 ; 1.868 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.416 ; 1.416 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.536 ; 1.536 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.308 ; -0.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.540 ; -0.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.390 ; -0.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.453 ; -0.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.308 ; -0.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.593 ; -0.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.530 ; -0.530 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.344 ; -0.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.499 ; -0.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.513 ; -0.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.381 ; -0.381 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.522 ; -0.522 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.417 ; -0.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.502 ; -0.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.488 ; -0.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.661 ; -0.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.372 ; -0.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.447 ; -0.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.439 ; -0.439 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.720 ; -0.720 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.469 ; -0.469 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.783 ; -0.783 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.591 ; -0.591 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.646 ; -0.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.635 ; -0.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.624 ; -0.624 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.570 ; -0.570 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.605 ; -0.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.703 ; -0.703 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.683 ; -0.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.750 ; -0.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.680 ; -0.680 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.970 ; -0.970 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -1.293 ; -1.293 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.482 ; -1.482 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.574 ; -1.574 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.494 ; -1.494 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.457 ; -1.457 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.593 ; -1.593 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.492 ; -1.492 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.293 ; -1.293 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.323 ; -1.323 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]    ; CLOCK      ; 8.683  ; 8.683  ; Rise       ; CLOCK           ;
;  ADDRESS[0]   ; CLOCK      ; 7.957  ; 7.957  ; Rise       ; CLOCK           ;
;  ADDRESS[1]   ; CLOCK      ; 8.446  ; 8.446  ; Rise       ; CLOCK           ;
;  ADDRESS[2]   ; CLOCK      ; 7.777  ; 7.777  ; Rise       ; CLOCK           ;
;  ADDRESS[3]   ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  ADDRESS[4]   ; CLOCK      ; 8.239  ; 8.239  ; Rise       ; CLOCK           ;
;  ADDRESS[5]   ; CLOCK      ; 8.151  ; 8.151  ; Rise       ; CLOCK           ;
;  ADDRESS[6]   ; CLOCK      ; 7.509  ; 7.509  ; Rise       ; CLOCK           ;
;  ADDRESS[7]   ; CLOCK      ; 8.317  ; 8.317  ; Rise       ; CLOCK           ;
;  ADDRESS[8]   ; CLOCK      ; 7.326  ; 7.326  ; Rise       ; CLOCK           ;
;  ADDRESS[9]   ; CLOCK      ; 7.963  ; 7.963  ; Rise       ; CLOCK           ;
;  ADDRESS[10]  ; CLOCK      ; 8.444  ; 8.444  ; Rise       ; CLOCK           ;
;  ADDRESS[11]  ; CLOCK      ; 7.410  ; 7.410  ; Rise       ; CLOCK           ;
;  ADDRESS[12]  ; CLOCK      ; 7.428  ; 7.428  ; Rise       ; CLOCK           ;
;  ADDRESS[13]  ; CLOCK      ; 8.653  ; 8.653  ; Rise       ; CLOCK           ;
;  ADDRESS[14]  ; CLOCK      ; 8.119  ; 8.119  ; Rise       ; CLOCK           ;
;  ADDRESS[15]  ; CLOCK      ; 7.483  ; 7.483  ; Rise       ; CLOCK           ;
;  ADDRESS[16]  ; CLOCK      ; 7.322  ; 7.322  ; Rise       ; CLOCK           ;
;  ADDRESS[17]  ; CLOCK      ; 7.886  ; 7.886  ; Rise       ; CLOCK           ;
;  ADDRESS[18]  ; CLOCK      ; 8.181  ; 8.181  ; Rise       ; CLOCK           ;
;  ADDRESS[19]  ; CLOCK      ; 8.133  ; 8.133  ; Rise       ; CLOCK           ;
;  ADDRESS[20]  ; CLOCK      ; 7.681  ; 7.681  ; Rise       ; CLOCK           ;
;  ADDRESS[21]  ; CLOCK      ; 7.418  ; 7.418  ; Rise       ; CLOCK           ;
;  ADDRESS[22]  ; CLOCK      ; 8.149  ; 8.149  ; Rise       ; CLOCK           ;
;  ADDRESS[23]  ; CLOCK      ; 7.787  ; 7.787  ; Rise       ; CLOCK           ;
;  ADDRESS[24]  ; CLOCK      ; 7.734  ; 7.734  ; Rise       ; CLOCK           ;
;  ADDRESS[25]  ; CLOCK      ; 8.683  ; 8.683  ; Rise       ; CLOCK           ;
;  ADDRESS[26]  ; CLOCK      ; 7.890  ; 7.890  ; Rise       ; CLOCK           ;
;  ADDRESS[27]  ; CLOCK      ; 7.906  ; 7.906  ; Rise       ; CLOCK           ;
;  ADDRESS[28]  ; CLOCK      ; 8.291  ; 8.291  ; Rise       ; CLOCK           ;
;  ADDRESS[29]  ; CLOCK      ; 7.730  ; 7.730  ; Rise       ; CLOCK           ;
;  ADDRESS[30]  ; CLOCK      ; 7.981  ; 7.981  ; Rise       ; CLOCK           ;
;  ADDRESS[31]  ; CLOCK      ; 7.900  ; 7.900  ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 13.775 ; 13.775 ; Rise       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 8.598  ; 8.598  ; Rise       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 8.555  ; 8.555  ; Rise       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 8.924  ; 8.924  ; Rise       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 8.777  ; 8.777  ; Rise       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 9.171  ; 9.171  ; Rise       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 9.579  ; 9.579  ; Rise       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 9.607  ; 9.607  ; Rise       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 10.636 ; 10.636 ; Rise       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 9.858  ; 9.858  ; Rise       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 9.957  ; 9.957  ; Rise       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 10.697 ; 10.697 ; Rise       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 10.868 ; 10.868 ; Rise       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 10.381 ; 10.381 ; Rise       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 10.915 ; 10.915 ; Rise       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 11.384 ; 11.384 ; Rise       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 11.373 ; 11.373 ; Rise       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 11.539 ; 11.539 ; Rise       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 11.827 ; 11.827 ; Rise       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 11.545 ; 11.545 ; Rise       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 12.310 ; 12.310 ; Rise       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 12.343 ; 12.343 ; Rise       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 12.398 ; 12.398 ; Rise       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 12.466 ; 12.466 ; Rise       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 12.611 ; 12.611 ; Rise       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 12.520 ; 12.520 ; Rise       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 13.178 ; 13.178 ; Rise       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 13.087 ; 13.087 ; Rise       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 13.188 ; 13.188 ; Rise       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 13.408 ; 13.408 ; Rise       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 13.746 ; 13.746 ; Rise       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 13.775 ; 13.775 ; Rise       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 7.637  ; 7.637  ; Rise       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 7.717  ; 7.717  ; Rise       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 7.472  ; 7.472  ; Rise       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 7.252  ; 7.252  ; Rise       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 7.149  ; 7.149  ; Rise       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 7.553  ; 7.553  ; Rise       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 7.547  ; 7.547  ; Rise       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 7.572  ; 7.572  ; Rise       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 7.581  ; 7.581  ; Rise       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 7.022  ; 7.022  ; Rise       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 7.479  ; 7.479  ; Rise       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 7.326  ; 7.326  ; Rise       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 7.394  ; 7.394  ; Rise       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 7.411  ; 7.411  ; Rise       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 7.336  ; 7.336  ; Rise       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 7.310  ; 7.310  ; Rise       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 7.114  ; 7.114  ; Rise       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 7.325  ; 7.325  ; Rise       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 7.253  ; 7.253  ; Rise       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 7.353  ; 7.353  ; Rise       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 7.622  ; 7.622  ; Rise       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 7.394  ; 7.394  ; Rise       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 7.035  ; 7.035  ; Rise       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 7.597  ; 7.597  ; Rise       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 8.056  ; 8.056  ; Rise       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 7.092  ; 7.092  ; Rise       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 7.197  ; 7.197  ; Rise       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 7.354  ; 7.354  ; Rise       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 7.956  ; 7.956  ; Rise       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 7.242  ; 7.242  ; Rise       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 8.088  ; 8.088  ; Rise       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 7.350  ; 7.350  ; Rise       ; CLOCK           ;
; C_BUS[*]      ; CLOCK      ; 6.866  ; 6.866  ; Rise       ; CLOCK           ;
;  C_BUS[0]     ; CLOCK      ; 6.546  ; 6.546  ; Rise       ; CLOCK           ;
;  C_BUS[1]     ; CLOCK      ; 5.857  ; 5.857  ; Rise       ; CLOCK           ;
;  C_BUS[2]     ; CLOCK      ; 6.608  ; 6.608  ; Rise       ; CLOCK           ;
;  C_BUS[3]     ; CLOCK      ; 6.182  ; 6.182  ; Rise       ; CLOCK           ;
;  C_BUS[4]     ; CLOCK      ; 6.070  ; 6.070  ; Rise       ; CLOCK           ;
;  C_BUS[5]     ; CLOCK      ; 6.052  ; 6.052  ; Rise       ; CLOCK           ;
;  C_BUS[6]     ; CLOCK      ; 5.800  ; 5.800  ; Rise       ; CLOCK           ;
;  C_BUS[7]     ; CLOCK      ; 6.010  ; 6.010  ; Rise       ; CLOCK           ;
;  C_BUS[8]     ; CLOCK      ; 6.045  ; 6.045  ; Rise       ; CLOCK           ;
;  C_BUS[9]     ; CLOCK      ; 6.290  ; 6.290  ; Rise       ; CLOCK           ;
;  C_BUS[10]    ; CLOCK      ; 6.157  ; 6.157  ; Rise       ; CLOCK           ;
;  C_BUS[11]    ; CLOCK      ; 5.837  ; 5.837  ; Rise       ; CLOCK           ;
;  C_BUS[12]    ; CLOCK      ; 6.397  ; 6.397  ; Rise       ; CLOCK           ;
;  C_BUS[13]    ; CLOCK      ; 6.291  ; 6.291  ; Rise       ; CLOCK           ;
;  C_BUS[14]    ; CLOCK      ; 6.273  ; 6.273  ; Rise       ; CLOCK           ;
;  C_BUS[15]    ; CLOCK      ; 6.502  ; 6.502  ; Rise       ; CLOCK           ;
;  C_BUS[16]    ; CLOCK      ; 6.104  ; 6.104  ; Rise       ; CLOCK           ;
;  C_BUS[17]    ; CLOCK      ; 6.401  ; 6.401  ; Rise       ; CLOCK           ;
;  C_BUS[18]    ; CLOCK      ; 6.086  ; 6.086  ; Rise       ; CLOCK           ;
;  C_BUS[19]    ; CLOCK      ; 6.338  ; 6.338  ; Rise       ; CLOCK           ;
;  C_BUS[20]    ; CLOCK      ; 6.755  ; 6.755  ; Rise       ; CLOCK           ;
;  C_BUS[21]    ; CLOCK      ; 6.153  ; 6.153  ; Rise       ; CLOCK           ;
;  C_BUS[22]    ; CLOCK      ; 6.379  ; 6.379  ; Rise       ; CLOCK           ;
;  C_BUS[23]    ; CLOCK      ; 6.026  ; 6.026  ; Rise       ; CLOCK           ;
;  C_BUS[24]    ; CLOCK      ; 6.866  ; 6.866  ; Rise       ; CLOCK           ;
;  C_BUS[25]    ; CLOCK      ; 6.266  ; 6.266  ; Rise       ; CLOCK           ;
;  C_BUS[26]    ; CLOCK      ; 5.742  ; 5.742  ; Rise       ; CLOCK           ;
;  C_BUS[27]    ; CLOCK      ; 6.132  ; 6.132  ; Rise       ; CLOCK           ;
;  C_BUS[28]    ; CLOCK      ; 5.710  ; 5.710  ; Rise       ; CLOCK           ;
;  C_BUS[29]    ; CLOCK      ; 5.829  ; 5.829  ; Rise       ; CLOCK           ;
;  C_BUS[30]    ; CLOCK      ; 6.134  ; 6.134  ; Rise       ; CLOCK           ;
;  C_BUS[31]    ; CLOCK      ; 6.399  ; 6.399  ; Rise       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 5.820  ; 5.820  ; Rise       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 5.592  ; 5.592  ; Rise       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 5.271  ; 5.271  ; Rise       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 5.587  ; 5.587  ; Rise       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 5.787  ; 5.787  ; Rise       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 5.778  ; 5.778  ; Rise       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 5.820  ; 5.820  ; Rise       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 5.756  ; 5.756  ; Rise       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 5.527  ; 5.527  ; Rise       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 5.120  ; 5.120  ; Rise       ; CLOCK           ;
; OUT_MBR[*]    ; CLOCK      ; 5.444  ; 5.444  ; Rise       ; CLOCK           ;
;  OUT_MBR[0]   ; CLOCK      ; 4.758  ; 4.758  ; Rise       ; CLOCK           ;
;  OUT_MBR[1]   ; CLOCK      ; 5.316  ; 5.316  ; Rise       ; CLOCK           ;
;  OUT_MBR[2]   ; CLOCK      ; 5.444  ; 5.444  ; Rise       ; CLOCK           ;
;  OUT_MBR[3]   ; CLOCK      ; 4.713  ; 4.713  ; Rise       ; CLOCK           ;
;  OUT_MBR[4]   ; CLOCK      ; 4.688  ; 4.688  ; Rise       ; CLOCK           ;
;  OUT_MBR[5]   ; CLOCK      ; 5.281  ; 5.281  ; Rise       ; CLOCK           ;
;  OUT_MBR[6]   ; CLOCK      ; 4.514  ; 4.514  ; Rise       ; CLOCK           ;
;  OUT_MBR[7]   ; CLOCK      ; 4.735  ; 4.735  ; Rise       ; CLOCK           ;
; OUT_MEM[*]    ; CLOCK      ; 6.626  ; 6.626  ; Rise       ; CLOCK           ;
;  OUT_MEM[0]   ; CLOCK      ; 5.909  ; 5.909  ; Rise       ; CLOCK           ;
;  OUT_MEM[1]   ; CLOCK      ; 5.878  ; 5.878  ; Rise       ; CLOCK           ;
;  OUT_MEM[2]   ; CLOCK      ; 5.721  ; 5.721  ; Rise       ; CLOCK           ;
;  OUT_MEM[3]   ; CLOCK      ; 5.931  ; 5.931  ; Rise       ; CLOCK           ;
;  OUT_MEM[4]   ; CLOCK      ; 6.050  ; 6.050  ; Rise       ; CLOCK           ;
;  OUT_MEM[5]   ; CLOCK      ; 6.114  ; 6.114  ; Rise       ; CLOCK           ;
;  OUT_MEM[6]   ; CLOCK      ; 5.924  ; 5.924  ; Rise       ; CLOCK           ;
;  OUT_MEM[7]   ; CLOCK      ; 5.762  ; 5.762  ; Rise       ; CLOCK           ;
;  OUT_MEM[8]   ; CLOCK      ; 5.733  ; 5.733  ; Rise       ; CLOCK           ;
;  OUT_MEM[9]   ; CLOCK      ; 6.190  ; 6.190  ; Rise       ; CLOCK           ;
;  OUT_MEM[10]  ; CLOCK      ; 5.689  ; 5.689  ; Rise       ; CLOCK           ;
;  OUT_MEM[11]  ; CLOCK      ; 5.828  ; 5.828  ; Rise       ; CLOCK           ;
;  OUT_MEM[12]  ; CLOCK      ; 5.753  ; 5.753  ; Rise       ; CLOCK           ;
;  OUT_MEM[13]  ; CLOCK      ; 6.241  ; 6.241  ; Rise       ; CLOCK           ;
;  OUT_MEM[14]  ; CLOCK      ; 6.062  ; 6.062  ; Rise       ; CLOCK           ;
;  OUT_MEM[15]  ; CLOCK      ; 6.467  ; 6.467  ; Rise       ; CLOCK           ;
;  OUT_MEM[16]  ; CLOCK      ; 6.025  ; 6.025  ; Rise       ; CLOCK           ;
;  OUT_MEM[17]  ; CLOCK      ; 5.865  ; 5.865  ; Rise       ; CLOCK           ;
;  OUT_MEM[18]  ; CLOCK      ; 6.384  ; 6.384  ; Rise       ; CLOCK           ;
;  OUT_MEM[19]  ; CLOCK      ; 6.191  ; 6.191  ; Rise       ; CLOCK           ;
;  OUT_MEM[20]  ; CLOCK      ; 6.626  ; 6.626  ; Rise       ; CLOCK           ;
;  OUT_MEM[21]  ; CLOCK      ; 5.709  ; 5.709  ; Rise       ; CLOCK           ;
;  OUT_MEM[22]  ; CLOCK      ; 6.343  ; 6.343  ; Rise       ; CLOCK           ;
;  OUT_MEM[23]  ; CLOCK      ; 6.169  ; 6.169  ; Rise       ; CLOCK           ;
;  OUT_MEM[24]  ; CLOCK      ; 6.047  ; 6.047  ; Rise       ; CLOCK           ;
;  OUT_MEM[25]  ; CLOCK      ; 6.020  ; 6.020  ; Rise       ; CLOCK           ;
;  OUT_MEM[26]  ; CLOCK      ; 6.076  ; 6.076  ; Rise       ; CLOCK           ;
;  OUT_MEM[27]  ; CLOCK      ; 6.105  ; 6.105  ; Rise       ; CLOCK           ;
;  OUT_MEM[28]  ; CLOCK      ; 5.761  ; 5.761  ; Rise       ; CLOCK           ;
;  OUT_MEM[29]  ; CLOCK      ; 6.353  ; 6.353  ; Rise       ; CLOCK           ;
;  OUT_MEM[30]  ; CLOCK      ; 6.038  ; 6.038  ; Rise       ; CLOCK           ;
;  OUT_MEM[31]  ; CLOCK      ; 5.752  ; 5.752  ; Rise       ; CLOCK           ;
; PC_PROG[*]    ; CLOCK      ; 6.737  ; 6.737  ; Rise       ; CLOCK           ;
;  PC_PROG[0]   ; CLOCK      ; 6.336  ; 6.336  ; Rise       ; CLOCK           ;
;  PC_PROG[1]   ; CLOCK      ; 6.330  ; 6.330  ; Rise       ; CLOCK           ;
;  PC_PROG[2]   ; CLOCK      ; 5.862  ; 5.862  ; Rise       ; CLOCK           ;
;  PC_PROG[3]   ; CLOCK      ; 6.019  ; 6.019  ; Rise       ; CLOCK           ;
;  PC_PROG[4]   ; CLOCK      ; 5.728  ; 5.728  ; Rise       ; CLOCK           ;
;  PC_PROG[5]   ; CLOCK      ; 5.977  ; 5.977  ; Rise       ; CLOCK           ;
;  PC_PROG[6]   ; CLOCK      ; 6.284  ; 6.284  ; Rise       ; CLOCK           ;
;  PC_PROG[7]   ; CLOCK      ; 5.633  ; 5.633  ; Rise       ; CLOCK           ;
;  PC_PROG[8]   ; CLOCK      ; 5.959  ; 5.959  ; Rise       ; CLOCK           ;
;  PC_PROG[9]   ; CLOCK      ; 5.974  ; 5.974  ; Rise       ; CLOCK           ;
;  PC_PROG[10]  ; CLOCK      ; 5.698  ; 5.698  ; Rise       ; CLOCK           ;
;  PC_PROG[11]  ; CLOCK      ; 6.504  ; 6.504  ; Rise       ; CLOCK           ;
;  PC_PROG[12]  ; CLOCK      ; 5.883  ; 5.883  ; Rise       ; CLOCK           ;
;  PC_PROG[13]  ; CLOCK      ; 6.737  ; 6.737  ; Rise       ; CLOCK           ;
;  PC_PROG[14]  ; CLOCK      ; 5.875  ; 5.875  ; Rise       ; CLOCK           ;
;  PC_PROG[15]  ; CLOCK      ; 5.797  ; 5.797  ; Rise       ; CLOCK           ;
;  PC_PROG[16]  ; CLOCK      ; 5.883  ; 5.883  ; Rise       ; CLOCK           ;
;  PC_PROG[17]  ; CLOCK      ; 6.109  ; 6.109  ; Rise       ; CLOCK           ;
;  PC_PROG[18]  ; CLOCK      ; 6.208  ; 6.208  ; Rise       ; CLOCK           ;
;  PC_PROG[19]  ; CLOCK      ; 6.123  ; 6.123  ; Rise       ; CLOCK           ;
;  PC_PROG[20]  ; CLOCK      ; 6.224  ; 6.224  ; Rise       ; CLOCK           ;
;  PC_PROG[21]  ; CLOCK      ; 5.939  ; 5.939  ; Rise       ; CLOCK           ;
;  PC_PROG[22]  ; CLOCK      ; 5.934  ; 5.934  ; Rise       ; CLOCK           ;
;  PC_PROG[23]  ; CLOCK      ; 5.845  ; 5.845  ; Rise       ; CLOCK           ;
;  PC_PROG[24]  ; CLOCK      ; 6.044  ; 6.044  ; Rise       ; CLOCK           ;
;  PC_PROG[25]  ; CLOCK      ; 5.991  ; 5.991  ; Rise       ; CLOCK           ;
;  PC_PROG[26]  ; CLOCK      ; 6.506  ; 6.506  ; Rise       ; CLOCK           ;
;  PC_PROG[27]  ; CLOCK      ; 6.145  ; 6.145  ; Rise       ; CLOCK           ;
;  PC_PROG[28]  ; CLOCK      ; 5.814  ; 5.814  ; Rise       ; CLOCK           ;
;  PC_PROG[29]  ; CLOCK      ; 5.779  ; 5.779  ; Rise       ; CLOCK           ;
;  PC_PROG[30]  ; CLOCK      ; 6.088  ; 6.088  ; Rise       ; CLOCK           ;
;  PC_PROG[31]  ; CLOCK      ; 6.209  ; 6.209  ; Rise       ; CLOCK           ;
; write_enable  ; CLOCK      ; 3.638  ; 3.638  ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 14.277 ; 14.277 ; Fall       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 9.144  ; 9.144  ; Fall       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 9.101  ; 9.101  ; Fall       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 9.426  ; 9.426  ; Fall       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 9.279  ; 9.279  ; Fall       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 9.180  ; 9.180  ; Fall       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 9.673  ; 9.673  ; Fall       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 10.081 ; 10.081 ; Fall       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 10.109 ; 10.109 ; Fall       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 11.138 ; 11.138 ; Fall       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 10.360 ; 10.360 ; Fall       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 10.459 ; 10.459 ; Fall       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 11.199 ; 11.199 ; Fall       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 11.370 ; 11.370 ; Fall       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 10.883 ; 10.883 ; Fall       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 11.417 ; 11.417 ; Fall       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 11.886 ; 11.886 ; Fall       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 11.875 ; 11.875 ; Fall       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 12.041 ; 12.041 ; Fall       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 12.329 ; 12.329 ; Fall       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 12.047 ; 12.047 ; Fall       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 12.812 ; 12.812 ; Fall       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 12.845 ; 12.845 ; Fall       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 12.900 ; 12.900 ; Fall       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 12.968 ; 12.968 ; Fall       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 13.113 ; 13.113 ; Fall       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 13.022 ; 13.022 ; Fall       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 13.680 ; 13.680 ; Fall       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 13.589 ; 13.589 ; Fall       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 13.690 ; 13.690 ; Fall       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 13.910 ; 13.910 ; Fall       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 14.248 ; 14.248 ; Fall       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 14.277 ; 14.277 ; Fall       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 9.166  ; 9.166  ; Fall       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 8.139  ; 8.139  ; Fall       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 8.656  ; 8.656  ; Fall       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 8.107  ; 8.107  ; Fall       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 7.963  ; 7.963  ; Fall       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 7.836  ; 7.836  ; Fall       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 8.440  ; 8.440  ; Fall       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 8.321  ; 8.321  ; Fall       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 8.191  ; 8.191  ; Fall       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 8.791  ; 8.791  ; Fall       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 7.959  ; 7.959  ; Fall       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 8.387  ; 8.387  ; Fall       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 8.336  ; 8.336  ; Fall       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 8.363  ; 8.363  ; Fall       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 8.231  ; 8.231  ; Fall       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 8.268  ; 8.268  ; Fall       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 8.359  ; 8.359  ; Fall       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 8.495  ; 8.495  ; Fall       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 8.392  ; 8.392  ; Fall       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 8.651  ; 8.651  ; Fall       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 8.498  ; 8.498  ; Fall       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 8.611  ; 8.611  ; Fall       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 8.567  ; 8.567  ; Fall       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 8.152  ; 8.152  ; Fall       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 8.698  ; 8.698  ; Fall       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 8.764  ; 8.764  ; Fall       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 8.309  ; 8.309  ; Fall       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 8.284  ; 8.284  ; Fall       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 8.440  ; 8.440  ; Fall       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 9.036  ; 9.036  ; Fall       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 8.461  ; 8.461  ; Fall       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 9.166  ; 9.166  ; Fall       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 8.747  ; 8.747  ; Fall       ; CLOCK           ;
; MIR_PROG[*]   ; CLOCK      ; 6.548  ; 6.548  ; Fall       ; CLOCK           ;
;  MIR_PROG[0]  ; CLOCK      ; 6.053  ; 6.053  ; Fall       ; CLOCK           ;
;  MIR_PROG[1]  ; CLOCK      ; 5.973  ; 5.973  ; Fall       ; CLOCK           ;
;  MIR_PROG[2]  ; CLOCK      ; 5.969  ; 5.969  ; Fall       ; CLOCK           ;
;  MIR_PROG[3]  ; CLOCK      ; 5.983  ; 5.983  ; Fall       ; CLOCK           ;
;  MIR_PROG[4]  ; CLOCK      ; 6.195  ; 6.195  ; Fall       ; CLOCK           ;
;  MIR_PROG[5]  ; CLOCK      ; 6.102  ; 6.102  ; Fall       ; CLOCK           ;
;  MIR_PROG[6]  ; CLOCK      ; 6.222  ; 6.222  ; Fall       ; CLOCK           ;
;  MIR_PROG[7]  ; CLOCK      ; 6.060  ; 6.060  ; Fall       ; CLOCK           ;
;  MIR_PROG[8]  ; CLOCK      ; 5.770  ; 5.770  ; Fall       ; CLOCK           ;
;  MIR_PROG[9]  ; CLOCK      ; 6.384  ; 6.384  ; Fall       ; CLOCK           ;
;  MIR_PROG[10] ; CLOCK      ; 6.281  ; 6.281  ; Fall       ; CLOCK           ;
;  MIR_PROG[11] ; CLOCK      ; 6.224  ; 6.224  ; Fall       ; CLOCK           ;
;  MIR_PROG[12] ; CLOCK      ; 6.259  ; 6.259  ; Fall       ; CLOCK           ;
;  MIR_PROG[13] ; CLOCK      ; 6.081  ; 6.081  ; Fall       ; CLOCK           ;
;  MIR_PROG[14] ; CLOCK      ; 6.066  ; 6.066  ; Fall       ; CLOCK           ;
;  MIR_PROG[15] ; CLOCK      ; 6.322  ; 6.322  ; Fall       ; CLOCK           ;
;  MIR_PROG[16] ; CLOCK      ; 5.941  ; 5.941  ; Fall       ; CLOCK           ;
;  MIR_PROG[17] ; CLOCK      ; 5.858  ; 5.858  ; Fall       ; CLOCK           ;
;  MIR_PROG[18] ; CLOCK      ; 6.140  ; 6.140  ; Fall       ; CLOCK           ;
;  MIR_PROG[19] ; CLOCK      ; 6.125  ; 6.125  ; Fall       ; CLOCK           ;
;  MIR_PROG[20] ; CLOCK      ; 6.275  ; 6.275  ; Fall       ; CLOCK           ;
;  MIR_PROG[21] ; CLOCK      ; 5.734  ; 5.734  ; Fall       ; CLOCK           ;
;  MIR_PROG[22] ; CLOCK      ; 6.230  ; 6.230  ; Fall       ; CLOCK           ;
;  MIR_PROG[23] ; CLOCK      ; 6.202  ; 6.202  ; Fall       ; CLOCK           ;
;  MIR_PROG[24] ; CLOCK      ; 6.388  ; 6.388  ; Fall       ; CLOCK           ;
;  MIR_PROG[25] ; CLOCK      ; 6.382  ; 6.382  ; Fall       ; CLOCK           ;
;  MIR_PROG[26] ; CLOCK      ; 6.111  ; 6.111  ; Fall       ; CLOCK           ;
;  MIR_PROG[27] ; CLOCK      ; 6.411  ; 6.411  ; Fall       ; CLOCK           ;
;  MIR_PROG[28] ; CLOCK      ; 6.344  ; 6.344  ; Fall       ; CLOCK           ;
;  MIR_PROG[29] ; CLOCK      ; 6.341  ; 6.341  ; Fall       ; CLOCK           ;
;  MIR_PROG[30] ; CLOCK      ; 5.977  ; 5.977  ; Fall       ; CLOCK           ;
;  MIR_PROG[31] ; CLOCK      ; 6.081  ; 6.081  ; Fall       ; CLOCK           ;
;  MIR_PROG[32] ; CLOCK      ; 6.548  ; 6.548  ; Fall       ; CLOCK           ;
;  MIR_PROG[33] ; CLOCK      ; 6.153  ; 6.153  ; Fall       ; CLOCK           ;
;  MIR_PROG[34] ; CLOCK      ; 6.114  ; 6.114  ; Fall       ; CLOCK           ;
;  MIR_PROG[35] ; CLOCK      ; 6.319  ; 6.319  ; Fall       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 7.334  ; 7.334  ; Fall       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 6.710  ; 6.710  ; Fall       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 6.480  ; 6.480  ; Fall       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 6.761  ; 6.761  ; Fall       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 7.334  ; 7.334  ; Fall       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 7.300  ; 7.300  ; Fall       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 7.259  ; 7.259  ; Fall       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 7.239  ; 7.239  ; Fall       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 7.030  ; 7.030  ; Fall       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 6.800  ; 6.800  ; Fall       ; CLOCK           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADDRESS[*]    ; CLOCK      ; 7.322 ; 7.322 ; Rise       ; CLOCK           ;
;  ADDRESS[0]   ; CLOCK      ; 7.957 ; 7.957 ; Rise       ; CLOCK           ;
;  ADDRESS[1]   ; CLOCK      ; 8.446 ; 8.446 ; Rise       ; CLOCK           ;
;  ADDRESS[2]   ; CLOCK      ; 7.777 ; 7.777 ; Rise       ; CLOCK           ;
;  ADDRESS[3]   ; CLOCK      ; 8.126 ; 8.126 ; Rise       ; CLOCK           ;
;  ADDRESS[4]   ; CLOCK      ; 8.239 ; 8.239 ; Rise       ; CLOCK           ;
;  ADDRESS[5]   ; CLOCK      ; 8.151 ; 8.151 ; Rise       ; CLOCK           ;
;  ADDRESS[6]   ; CLOCK      ; 7.509 ; 7.509 ; Rise       ; CLOCK           ;
;  ADDRESS[7]   ; CLOCK      ; 8.317 ; 8.317 ; Rise       ; CLOCK           ;
;  ADDRESS[8]   ; CLOCK      ; 7.326 ; 7.326 ; Rise       ; CLOCK           ;
;  ADDRESS[9]   ; CLOCK      ; 7.963 ; 7.963 ; Rise       ; CLOCK           ;
;  ADDRESS[10]  ; CLOCK      ; 8.444 ; 8.444 ; Rise       ; CLOCK           ;
;  ADDRESS[11]  ; CLOCK      ; 7.410 ; 7.410 ; Rise       ; CLOCK           ;
;  ADDRESS[12]  ; CLOCK      ; 7.428 ; 7.428 ; Rise       ; CLOCK           ;
;  ADDRESS[13]  ; CLOCK      ; 8.653 ; 8.653 ; Rise       ; CLOCK           ;
;  ADDRESS[14]  ; CLOCK      ; 8.119 ; 8.119 ; Rise       ; CLOCK           ;
;  ADDRESS[15]  ; CLOCK      ; 7.483 ; 7.483 ; Rise       ; CLOCK           ;
;  ADDRESS[16]  ; CLOCK      ; 7.322 ; 7.322 ; Rise       ; CLOCK           ;
;  ADDRESS[17]  ; CLOCK      ; 7.886 ; 7.886 ; Rise       ; CLOCK           ;
;  ADDRESS[18]  ; CLOCK      ; 8.181 ; 8.181 ; Rise       ; CLOCK           ;
;  ADDRESS[19]  ; CLOCK      ; 8.133 ; 8.133 ; Rise       ; CLOCK           ;
;  ADDRESS[20]  ; CLOCK      ; 7.681 ; 7.681 ; Rise       ; CLOCK           ;
;  ADDRESS[21]  ; CLOCK      ; 7.418 ; 7.418 ; Rise       ; CLOCK           ;
;  ADDRESS[22]  ; CLOCK      ; 8.149 ; 8.149 ; Rise       ; CLOCK           ;
;  ADDRESS[23]  ; CLOCK      ; 7.787 ; 7.787 ; Rise       ; CLOCK           ;
;  ADDRESS[24]  ; CLOCK      ; 7.734 ; 7.734 ; Rise       ; CLOCK           ;
;  ADDRESS[25]  ; CLOCK      ; 8.683 ; 8.683 ; Rise       ; CLOCK           ;
;  ADDRESS[26]  ; CLOCK      ; 7.890 ; 7.890 ; Rise       ; CLOCK           ;
;  ADDRESS[27]  ; CLOCK      ; 7.906 ; 7.906 ; Rise       ; CLOCK           ;
;  ADDRESS[28]  ; CLOCK      ; 8.291 ; 8.291 ; Rise       ; CLOCK           ;
;  ADDRESS[29]  ; CLOCK      ; 7.730 ; 7.730 ; Rise       ; CLOCK           ;
;  ADDRESS[30]  ; CLOCK      ; 7.981 ; 7.981 ; Rise       ; CLOCK           ;
;  ADDRESS[31]  ; CLOCK      ; 7.900 ; 7.900 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 6.365 ; 6.365 ; Rise       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 5.942 ; 5.942 ; Rise       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 5.940 ; 5.940 ; Rise       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 5.808 ; 5.808 ; Rise       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 5.850 ; 5.850 ; Rise       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 7.316 ; 7.316 ; Rise       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 6.545 ; 6.545 ; Rise       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 6.394 ; 6.394 ; Rise       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 6.827 ; 6.827 ; Rise       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 6.966 ; 6.966 ; Rise       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 6.055 ; 6.055 ; Rise       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 6.464 ; 6.464 ; Rise       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 7.139 ; 7.139 ; Rise       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 7.097 ; 7.097 ; Rise       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 7.156 ; 7.156 ; Rise       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 7.218 ; 7.218 ; Rise       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 6.923 ; 6.923 ; Rise       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 7.662 ; 7.662 ; Rise       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 7.634 ; 7.634 ; Rise       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 7.004 ; 7.004 ; Rise       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 7.182 ; 7.182 ; Rise       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 7.290 ; 7.290 ; Rise       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 7.058 ; 7.058 ; Rise       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 7.028 ; 7.028 ; Rise       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 7.176 ; 7.176 ; Rise       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 6.917 ; 6.917 ; Rise       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 7.127 ; 7.127 ; Rise       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 7.235 ; 7.235 ; Rise       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 7.264 ; 7.264 ; Rise       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 5.180 ; 5.180 ; Rise       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 4.966 ; 4.966 ; Rise       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 5.231 ; 5.231 ; Rise       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 6.332 ; 6.332 ; Rise       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 6.176 ; 6.176 ; Rise       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 6.349 ; 6.349 ; Rise       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 6.139 ; 6.139 ; Rise       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 6.068 ; 6.068 ; Rise       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 6.401 ; 6.401 ; Rise       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 5.945 ; 5.945 ; Rise       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 6.373 ; 6.373 ; Rise       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 6.015 ; 6.015 ; Rise       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 6.208 ; 6.208 ; Rise       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 6.467 ; 6.467 ; Rise       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 5.941 ; 5.941 ; Rise       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 6.558 ; 6.558 ; Rise       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 6.437 ; 6.437 ; Rise       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 6.095 ; 6.095 ; Rise       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 6.575 ; 6.575 ; Rise       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 6.435 ; 6.435 ; Rise       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 6.833 ; 6.833 ; Rise       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 6.233 ; 6.233 ; Rise       ; CLOCK           ;
; C_BUS[*]      ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  C_BUS[0]     ; CLOCK      ; 6.546 ; 6.546 ; Rise       ; CLOCK           ;
;  C_BUS[1]     ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  C_BUS[2]     ; CLOCK      ; 6.608 ; 6.608 ; Rise       ; CLOCK           ;
;  C_BUS[3]     ; CLOCK      ; 6.182 ; 6.182 ; Rise       ; CLOCK           ;
;  C_BUS[4]     ; CLOCK      ; 6.070 ; 6.070 ; Rise       ; CLOCK           ;
;  C_BUS[5]     ; CLOCK      ; 6.052 ; 6.052 ; Rise       ; CLOCK           ;
;  C_BUS[6]     ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  C_BUS[7]     ; CLOCK      ; 6.010 ; 6.010 ; Rise       ; CLOCK           ;
;  C_BUS[8]     ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  C_BUS[9]     ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  C_BUS[10]    ; CLOCK      ; 6.157 ; 6.157 ; Rise       ; CLOCK           ;
;  C_BUS[11]    ; CLOCK      ; 5.837 ; 5.837 ; Rise       ; CLOCK           ;
;  C_BUS[12]    ; CLOCK      ; 6.397 ; 6.397 ; Rise       ; CLOCK           ;
;  C_BUS[13]    ; CLOCK      ; 6.291 ; 6.291 ; Rise       ; CLOCK           ;
;  C_BUS[14]    ; CLOCK      ; 6.273 ; 6.273 ; Rise       ; CLOCK           ;
;  C_BUS[15]    ; CLOCK      ; 6.502 ; 6.502 ; Rise       ; CLOCK           ;
;  C_BUS[16]    ; CLOCK      ; 6.104 ; 6.104 ; Rise       ; CLOCK           ;
;  C_BUS[17]    ; CLOCK      ; 6.401 ; 6.401 ; Rise       ; CLOCK           ;
;  C_BUS[18]    ; CLOCK      ; 6.086 ; 6.086 ; Rise       ; CLOCK           ;
;  C_BUS[19]    ; CLOCK      ; 6.338 ; 6.338 ; Rise       ; CLOCK           ;
;  C_BUS[20]    ; CLOCK      ; 6.755 ; 6.755 ; Rise       ; CLOCK           ;
;  C_BUS[21]    ; CLOCK      ; 6.153 ; 6.153 ; Rise       ; CLOCK           ;
;  C_BUS[22]    ; CLOCK      ; 6.379 ; 6.379 ; Rise       ; CLOCK           ;
;  C_BUS[23]    ; CLOCK      ; 6.026 ; 6.026 ; Rise       ; CLOCK           ;
;  C_BUS[24]    ; CLOCK      ; 6.866 ; 6.866 ; Rise       ; CLOCK           ;
;  C_BUS[25]    ; CLOCK      ; 6.266 ; 6.266 ; Rise       ; CLOCK           ;
;  C_BUS[26]    ; CLOCK      ; 5.742 ; 5.742 ; Rise       ; CLOCK           ;
;  C_BUS[27]    ; CLOCK      ; 6.132 ; 6.132 ; Rise       ; CLOCK           ;
;  C_BUS[28]    ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  C_BUS[29]    ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  C_BUS[30]    ; CLOCK      ; 6.134 ; 6.134 ; Rise       ; CLOCK           ;
;  C_BUS[31]    ; CLOCK      ; 6.399 ; 6.399 ; Rise       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 5.592 ; 5.592 ; Rise       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 5.787 ; 5.787 ; Rise       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 5.756 ; 5.756 ; Rise       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 5.527 ; 5.527 ; Rise       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
; OUT_MBR[*]    ; CLOCK      ; 4.514 ; 4.514 ; Rise       ; CLOCK           ;
;  OUT_MBR[0]   ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  OUT_MBR[1]   ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  OUT_MBR[2]   ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  OUT_MBR[3]   ; CLOCK      ; 4.713 ; 4.713 ; Rise       ; CLOCK           ;
;  OUT_MBR[4]   ; CLOCK      ; 4.688 ; 4.688 ; Rise       ; CLOCK           ;
;  OUT_MBR[5]   ; CLOCK      ; 5.281 ; 5.281 ; Rise       ; CLOCK           ;
;  OUT_MBR[6]   ; CLOCK      ; 4.514 ; 4.514 ; Rise       ; CLOCK           ;
;  OUT_MBR[7]   ; CLOCK      ; 4.735 ; 4.735 ; Rise       ; CLOCK           ;
; OUT_MEM[*]    ; CLOCK      ; 5.689 ; 5.689 ; Rise       ; CLOCK           ;
;  OUT_MEM[0]   ; CLOCK      ; 5.909 ; 5.909 ; Rise       ; CLOCK           ;
;  OUT_MEM[1]   ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  OUT_MEM[2]   ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  OUT_MEM[3]   ; CLOCK      ; 5.931 ; 5.931 ; Rise       ; CLOCK           ;
;  OUT_MEM[4]   ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  OUT_MEM[5]   ; CLOCK      ; 6.114 ; 6.114 ; Rise       ; CLOCK           ;
;  OUT_MEM[6]   ; CLOCK      ; 5.924 ; 5.924 ; Rise       ; CLOCK           ;
;  OUT_MEM[7]   ; CLOCK      ; 5.762 ; 5.762 ; Rise       ; CLOCK           ;
;  OUT_MEM[8]   ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  OUT_MEM[9]   ; CLOCK      ; 6.190 ; 6.190 ; Rise       ; CLOCK           ;
;  OUT_MEM[10]  ; CLOCK      ; 5.689 ; 5.689 ; Rise       ; CLOCK           ;
;  OUT_MEM[11]  ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  OUT_MEM[12]  ; CLOCK      ; 5.753 ; 5.753 ; Rise       ; CLOCK           ;
;  OUT_MEM[13]  ; CLOCK      ; 6.241 ; 6.241 ; Rise       ; CLOCK           ;
;  OUT_MEM[14]  ; CLOCK      ; 6.062 ; 6.062 ; Rise       ; CLOCK           ;
;  OUT_MEM[15]  ; CLOCK      ; 6.467 ; 6.467 ; Rise       ; CLOCK           ;
;  OUT_MEM[16]  ; CLOCK      ; 6.025 ; 6.025 ; Rise       ; CLOCK           ;
;  OUT_MEM[17]  ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  OUT_MEM[18]  ; CLOCK      ; 6.384 ; 6.384 ; Rise       ; CLOCK           ;
;  OUT_MEM[19]  ; CLOCK      ; 6.191 ; 6.191 ; Rise       ; CLOCK           ;
;  OUT_MEM[20]  ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  OUT_MEM[21]  ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  OUT_MEM[22]  ; CLOCK      ; 6.343 ; 6.343 ; Rise       ; CLOCK           ;
;  OUT_MEM[23]  ; CLOCK      ; 6.169 ; 6.169 ; Rise       ; CLOCK           ;
;  OUT_MEM[24]  ; CLOCK      ; 6.047 ; 6.047 ; Rise       ; CLOCK           ;
;  OUT_MEM[25]  ; CLOCK      ; 6.020 ; 6.020 ; Rise       ; CLOCK           ;
;  OUT_MEM[26]  ; CLOCK      ; 6.076 ; 6.076 ; Rise       ; CLOCK           ;
;  OUT_MEM[27]  ; CLOCK      ; 6.105 ; 6.105 ; Rise       ; CLOCK           ;
;  OUT_MEM[28]  ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  OUT_MEM[29]  ; CLOCK      ; 6.353 ; 6.353 ; Rise       ; CLOCK           ;
;  OUT_MEM[30]  ; CLOCK      ; 6.038 ; 6.038 ; Rise       ; CLOCK           ;
;  OUT_MEM[31]  ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
; PC_PROG[*]    ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  PC_PROG[0]   ; CLOCK      ; 6.336 ; 6.336 ; Rise       ; CLOCK           ;
;  PC_PROG[1]   ; CLOCK      ; 6.330 ; 6.330 ; Rise       ; CLOCK           ;
;  PC_PROG[2]   ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
;  PC_PROG[3]   ; CLOCK      ; 6.019 ; 6.019 ; Rise       ; CLOCK           ;
;  PC_PROG[4]   ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  PC_PROG[5]   ; CLOCK      ; 5.977 ; 5.977 ; Rise       ; CLOCK           ;
;  PC_PROG[6]   ; CLOCK      ; 6.284 ; 6.284 ; Rise       ; CLOCK           ;
;  PC_PROG[7]   ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  PC_PROG[8]   ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  PC_PROG[9]   ; CLOCK      ; 5.974 ; 5.974 ; Rise       ; CLOCK           ;
;  PC_PROG[10]  ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  PC_PROG[11]  ; CLOCK      ; 6.504 ; 6.504 ; Rise       ; CLOCK           ;
;  PC_PROG[12]  ; CLOCK      ; 5.883 ; 5.883 ; Rise       ; CLOCK           ;
;  PC_PROG[13]  ; CLOCK      ; 6.737 ; 6.737 ; Rise       ; CLOCK           ;
;  PC_PROG[14]  ; CLOCK      ; 5.875 ; 5.875 ; Rise       ; CLOCK           ;
;  PC_PROG[15]  ; CLOCK      ; 5.797 ; 5.797 ; Rise       ; CLOCK           ;
;  PC_PROG[16]  ; CLOCK      ; 5.883 ; 5.883 ; Rise       ; CLOCK           ;
;  PC_PROG[17]  ; CLOCK      ; 6.109 ; 6.109 ; Rise       ; CLOCK           ;
;  PC_PROG[18]  ; CLOCK      ; 6.208 ; 6.208 ; Rise       ; CLOCK           ;
;  PC_PROG[19]  ; CLOCK      ; 6.123 ; 6.123 ; Rise       ; CLOCK           ;
;  PC_PROG[20]  ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  PC_PROG[21]  ; CLOCK      ; 5.939 ; 5.939 ; Rise       ; CLOCK           ;
;  PC_PROG[22]  ; CLOCK      ; 5.934 ; 5.934 ; Rise       ; CLOCK           ;
;  PC_PROG[23]  ; CLOCK      ; 5.845 ; 5.845 ; Rise       ; CLOCK           ;
;  PC_PROG[24]  ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  PC_PROG[25]  ; CLOCK      ; 5.991 ; 5.991 ; Rise       ; CLOCK           ;
;  PC_PROG[26]  ; CLOCK      ; 6.506 ; 6.506 ; Rise       ; CLOCK           ;
;  PC_PROG[27]  ; CLOCK      ; 6.145 ; 6.145 ; Rise       ; CLOCK           ;
;  PC_PROG[28]  ; CLOCK      ; 5.814 ; 5.814 ; Rise       ; CLOCK           ;
;  PC_PROG[29]  ; CLOCK      ; 5.779 ; 5.779 ; Rise       ; CLOCK           ;
;  PC_PROG[30]  ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
;  PC_PROG[31]  ; CLOCK      ; 6.209 ; 6.209 ; Rise       ; CLOCK           ;
; write_enable  ; CLOCK      ; 3.638 ; 3.638 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 6.536 ; 6.536 ; Fall       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 6.583 ; 6.583 ; Fall       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 6.724 ; 6.724 ; Fall       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 6.952 ; 6.952 ; Fall       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 6.805 ; 6.805 ; Fall       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 6.729 ; 6.729 ; Fall       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 6.695 ; 6.695 ; Fall       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 6.919 ; 6.919 ; Fall       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 6.728 ; 6.728 ; Fall       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 7.466 ; 7.466 ; Fall       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 6.907 ; 6.907 ; Fall       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 6.670 ; 6.670 ; Fall       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 7.008 ; 7.008 ; Fall       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 7.335 ; 7.335 ; Fall       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 6.537 ; 6.537 ; Fall       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 6.859 ; 6.859 ; Fall       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 7.273 ; 7.273 ; Fall       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 7.166 ; 7.166 ; Fall       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 7.044 ; 7.044 ; Fall       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 7.272 ; 7.272 ; Fall       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 6.536 ; 6.536 ; Fall       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 7.272 ; 7.272 ; Fall       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 7.203 ; 7.203 ; Fall       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 6.845 ; 6.845 ; Fall       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 6.991 ; 6.991 ; Fall       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 6.639 ; 6.639 ; Fall       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 6.797 ; 6.797 ; Fall       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 7.089 ; 7.089 ; Fall       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 6.855 ; 6.855 ; Fall       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 6.901 ; 6.901 ; Fall       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 7.151 ; 7.151 ; Fall       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 6.865 ; 6.865 ; Fall       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 7.076 ; 7.076 ; Fall       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 7.337 ; 7.337 ; Fall       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 7.138 ; 7.138 ; Fall       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 7.015 ; 7.015 ; Fall       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 6.865 ; 6.865 ; Fall       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 7.277 ; 7.277 ; Fall       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 7.490 ; 7.490 ; Fall       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 7.317 ; 7.317 ; Fall       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 7.721 ; 7.721 ; Fall       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 7.042 ; 7.042 ; Fall       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 7.300 ; 7.300 ; Fall       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 7.610 ; 7.610 ; Fall       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 7.740 ; 7.740 ; Fall       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 7.666 ; 7.666 ; Fall       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 7.474 ; 7.474 ; Fall       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 7.539 ; 7.539 ; Fall       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 7.101 ; 7.101 ; Fall       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 7.045 ; 7.045 ; Fall       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 7.351 ; 7.351 ; Fall       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 7.405 ; 7.405 ; Fall       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 7.594 ; 7.594 ; Fall       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 7.321 ; 7.321 ; Fall       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 7.067 ; 7.067 ; Fall       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 7.608 ; 7.608 ; Fall       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 7.690 ; 7.690 ; Fall       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 7.217 ; 7.217 ; Fall       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 7.012 ; 7.012 ; Fall       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 7.719 ; 7.719 ; Fall       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 7.770 ; 7.770 ; Fall       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 7.768 ; 7.768 ; Fall       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 7.879 ; 7.879 ; Fall       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 7.621 ; 7.621 ; Fall       ; CLOCK           ;
; MIR_PROG[*]   ; CLOCK      ; 5.734 ; 5.734 ; Fall       ; CLOCK           ;
;  MIR_PROG[0]  ; CLOCK      ; 6.053 ; 6.053 ; Fall       ; CLOCK           ;
;  MIR_PROG[1]  ; CLOCK      ; 5.973 ; 5.973 ; Fall       ; CLOCK           ;
;  MIR_PROG[2]  ; CLOCK      ; 5.969 ; 5.969 ; Fall       ; CLOCK           ;
;  MIR_PROG[3]  ; CLOCK      ; 5.983 ; 5.983 ; Fall       ; CLOCK           ;
;  MIR_PROG[4]  ; CLOCK      ; 6.195 ; 6.195 ; Fall       ; CLOCK           ;
;  MIR_PROG[5]  ; CLOCK      ; 6.102 ; 6.102 ; Fall       ; CLOCK           ;
;  MIR_PROG[6]  ; CLOCK      ; 6.222 ; 6.222 ; Fall       ; CLOCK           ;
;  MIR_PROG[7]  ; CLOCK      ; 6.060 ; 6.060 ; Fall       ; CLOCK           ;
;  MIR_PROG[8]  ; CLOCK      ; 5.770 ; 5.770 ; Fall       ; CLOCK           ;
;  MIR_PROG[9]  ; CLOCK      ; 6.384 ; 6.384 ; Fall       ; CLOCK           ;
;  MIR_PROG[10] ; CLOCK      ; 6.281 ; 6.281 ; Fall       ; CLOCK           ;
;  MIR_PROG[11] ; CLOCK      ; 6.224 ; 6.224 ; Fall       ; CLOCK           ;
;  MIR_PROG[12] ; CLOCK      ; 6.259 ; 6.259 ; Fall       ; CLOCK           ;
;  MIR_PROG[13] ; CLOCK      ; 6.081 ; 6.081 ; Fall       ; CLOCK           ;
;  MIR_PROG[14] ; CLOCK      ; 6.066 ; 6.066 ; Fall       ; CLOCK           ;
;  MIR_PROG[15] ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MIR_PROG[16] ; CLOCK      ; 5.941 ; 5.941 ; Fall       ; CLOCK           ;
;  MIR_PROG[17] ; CLOCK      ; 5.858 ; 5.858 ; Fall       ; CLOCK           ;
;  MIR_PROG[18] ; CLOCK      ; 6.140 ; 6.140 ; Fall       ; CLOCK           ;
;  MIR_PROG[19] ; CLOCK      ; 6.125 ; 6.125 ; Fall       ; CLOCK           ;
;  MIR_PROG[20] ; CLOCK      ; 6.275 ; 6.275 ; Fall       ; CLOCK           ;
;  MIR_PROG[21] ; CLOCK      ; 5.734 ; 5.734 ; Fall       ; CLOCK           ;
;  MIR_PROG[22] ; CLOCK      ; 6.230 ; 6.230 ; Fall       ; CLOCK           ;
;  MIR_PROG[23] ; CLOCK      ; 6.202 ; 6.202 ; Fall       ; CLOCK           ;
;  MIR_PROG[24] ; CLOCK      ; 6.388 ; 6.388 ; Fall       ; CLOCK           ;
;  MIR_PROG[25] ; CLOCK      ; 6.382 ; 6.382 ; Fall       ; CLOCK           ;
;  MIR_PROG[26] ; CLOCK      ; 6.111 ; 6.111 ; Fall       ; CLOCK           ;
;  MIR_PROG[27] ; CLOCK      ; 6.411 ; 6.411 ; Fall       ; CLOCK           ;
;  MIR_PROG[28] ; CLOCK      ; 6.344 ; 6.344 ; Fall       ; CLOCK           ;
;  MIR_PROG[29] ; CLOCK      ; 6.341 ; 6.341 ; Fall       ; CLOCK           ;
;  MIR_PROG[30] ; CLOCK      ; 5.977 ; 5.977 ; Fall       ; CLOCK           ;
;  MIR_PROG[31] ; CLOCK      ; 6.081 ; 6.081 ; Fall       ; CLOCK           ;
;  MIR_PROG[32] ; CLOCK      ; 6.548 ; 6.548 ; Fall       ; CLOCK           ;
;  MIR_PROG[33] ; CLOCK      ; 6.153 ; 6.153 ; Fall       ; CLOCK           ;
;  MIR_PROG[34] ; CLOCK      ; 6.114 ; 6.114 ; Fall       ; CLOCK           ;
;  MIR_PROG[35] ; CLOCK      ; 6.319 ; 6.319 ; Fall       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 6.413 ; 6.413 ; Fall       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 6.621 ; 6.621 ; Fall       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 6.413 ; 6.413 ; Fall       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 6.716 ; 6.716 ; Fall       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 6.988 ; 6.988 ; Fall       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 6.980 ; 6.980 ; Fall       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 6.811 ; 6.811 ; Fall       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 6.575 ; 6.575 ; Fall       ; CLOCK           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 7.206 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 8.566 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 8.219 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 8.577 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 8.543 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 8.565 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.663 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 8.573 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 8.596 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.663 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 8.575 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.216 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.580 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.824 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.844 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.343 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.824 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 8.566 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 8.543 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 8.573 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.560 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.560 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.643 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.565 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.772 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.593 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.353 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 8.546 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.573 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 8.219 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.206 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 8.050 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.580 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 7.004 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 8.364 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 8.017 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 8.375 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 8.341 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 8.363 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.461 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 8.371 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 8.394 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.461 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 8.373 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.014 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.378 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.622 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.642 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.141 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.622 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 8.364 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 8.341 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 8.371 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.358 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.358 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.441 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.363 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.570 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.391 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.151 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 8.344 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.371 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 8.017 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.004 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.848 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.378 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 7.206     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 8.566     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 8.219     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 8.577     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 8.543     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 8.565     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.663     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 8.573     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 8.596     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.663     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 8.575     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.216     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.580     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.824     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.844     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.343     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.824     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 8.566     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 8.543     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 8.573     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.560     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.560     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.643     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.565     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.772     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.593     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.353     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 8.546     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.573     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 8.219     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.206     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 8.050     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.580     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 7.004     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 8.364     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 8.017     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 8.375     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 8.341     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 8.363     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.461     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 8.371     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 8.394     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.461     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 8.373     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.014     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.378     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.622     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.642     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.141     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.622     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 8.364     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 8.341     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 8.371     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.358     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.358     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.441     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.363     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.570     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.391     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.151     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 8.344     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.371     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 8.017     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.004     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.848     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.378     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -22.225   ; -3.571  ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -22.225   ; -3.571  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -4023.191 ; -46.074 ; 0.0      ; 0.0     ; -412.836            ;
;  CLOCK           ; -4023.191 ; -46.074 ; N/A      ; N/A     ; -412.836            ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.729 ; 1.729 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.981 ; 0.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.676 ; 0.676 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.723 ; 0.723 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.575 ; 0.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 1.100 ; 1.100 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.968 ; 0.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.614 ; 0.614 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.930 ; 0.930 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.936 ; 0.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.661 ; 0.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.948 ; 0.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.770 ; 0.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.887 ; 0.887 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.865 ; 0.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.233 ; 1.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.653 ; 0.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.799 ; 0.799 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.794 ; 0.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.330 ; 1.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.828 ; 0.828 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.465 ; 1.465 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.019 ; 1.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 1.219 ; 1.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 1.241 ; 1.241 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.172 ; 1.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.069 ; 1.069 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.037 ; 1.037 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.294 ; 1.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.242 ; 1.242 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.331 ; 1.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.233 ; 1.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.729 ; 1.729 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 3.537 ; 3.537 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 3.282 ; 3.282 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 3.275 ; 3.275 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 3.082 ; 3.082 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.537 ; 3.537 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.093 ; 3.093 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 3.320 ; 3.320 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 2.441 ; 2.441 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 2.699 ; 2.699 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.308 ; -0.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.540 ; -0.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.390 ; -0.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.453 ; -0.453 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.308 ; -0.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.593 ; -0.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.530 ; -0.530 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.344 ; -0.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.499 ; -0.499 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.513 ; -0.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.381 ; -0.381 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.522 ; -0.522 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.417 ; -0.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.502 ; -0.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.488 ; -0.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.661 ; -0.661 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.372 ; -0.372 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.447 ; -0.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.439 ; -0.439 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.720 ; -0.720 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.469 ; -0.469 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.783 ; -0.783 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.591 ; -0.591 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.646 ; -0.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.635 ; -0.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.624 ; -0.624 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.570 ; -0.570 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.605 ; -0.605 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.703 ; -0.703 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.683 ; -0.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.750 ; -0.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.680 ; -0.680 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.970 ; -0.970 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; -1.293 ; -1.293 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.482 ; -1.482 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.574 ; -1.574 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.494 ; -1.494 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.457 ; -1.457 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.593 ; -1.593 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.492 ; -1.492 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.293 ; -1.293 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -1.323 ; -1.323 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDRESS[*]    ; CLOCK      ; 16.536 ; 16.536 ; Rise       ; CLOCK           ;
;  ADDRESS[0]   ; CLOCK      ; 15.317 ; 15.317 ; Rise       ; CLOCK           ;
;  ADDRESS[1]   ; CLOCK      ; 16.301 ; 16.301 ; Rise       ; CLOCK           ;
;  ADDRESS[2]   ; CLOCK      ; 14.907 ; 14.907 ; Rise       ; CLOCK           ;
;  ADDRESS[3]   ; CLOCK      ; 15.601 ; 15.601 ; Rise       ; CLOCK           ;
;  ADDRESS[4]   ; CLOCK      ; 15.833 ; 15.833 ; Rise       ; CLOCK           ;
;  ADDRESS[5]   ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  ADDRESS[6]   ; CLOCK      ; 14.365 ; 14.365 ; Rise       ; CLOCK           ;
;  ADDRESS[7]   ; CLOCK      ; 15.971 ; 15.971 ; Rise       ; CLOCK           ;
;  ADDRESS[8]   ; CLOCK      ; 13.892 ; 13.892 ; Rise       ; CLOCK           ;
;  ADDRESS[9]   ; CLOCK      ; 15.322 ; 15.322 ; Rise       ; CLOCK           ;
;  ADDRESS[10]  ; CLOCK      ; 16.333 ; 16.333 ; Rise       ; CLOCK           ;
;  ADDRESS[11]  ; CLOCK      ; 14.053 ; 14.053 ; Rise       ; CLOCK           ;
;  ADDRESS[12]  ; CLOCK      ; 14.211 ; 14.211 ; Rise       ; CLOCK           ;
;  ADDRESS[13]  ; CLOCK      ; 16.423 ; 16.423 ; Rise       ; CLOCK           ;
;  ADDRESS[14]  ; CLOCK      ; 15.762 ; 15.762 ; Rise       ; CLOCK           ;
;  ADDRESS[15]  ; CLOCK      ; 14.311 ; 14.311 ; Rise       ; CLOCK           ;
;  ADDRESS[16]  ; CLOCK      ; 13.980 ; 13.980 ; Rise       ; CLOCK           ;
;  ADDRESS[17]  ; CLOCK      ; 15.128 ; 15.128 ; Rise       ; CLOCK           ;
;  ADDRESS[18]  ; CLOCK      ; 15.852 ; 15.852 ; Rise       ; CLOCK           ;
;  ADDRESS[19]  ; CLOCK      ; 15.461 ; 15.461 ; Rise       ; CLOCK           ;
;  ADDRESS[20]  ; CLOCK      ; 14.755 ; 14.755 ; Rise       ; CLOCK           ;
;  ADDRESS[21]  ; CLOCK      ; 14.204 ; 14.204 ; Rise       ; CLOCK           ;
;  ADDRESS[22]  ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
;  ADDRESS[23]  ; CLOCK      ; 14.887 ; 14.887 ; Rise       ; CLOCK           ;
;  ADDRESS[24]  ; CLOCK      ; 14.791 ; 14.791 ; Rise       ; CLOCK           ;
;  ADDRESS[25]  ; CLOCK      ; 16.536 ; 16.536 ; Rise       ; CLOCK           ;
;  ADDRESS[26]  ; CLOCK      ; 15.116 ; 15.116 ; Rise       ; CLOCK           ;
;  ADDRESS[27]  ; CLOCK      ; 15.200 ; 15.200 ; Rise       ; CLOCK           ;
;  ADDRESS[28]  ; CLOCK      ; 15.866 ; 15.866 ; Rise       ; CLOCK           ;
;  ADDRESS[29]  ; CLOCK      ; 14.722 ; 14.722 ; Rise       ; CLOCK           ;
;  ADDRESS[30]  ; CLOCK      ; 15.178 ; 15.178 ; Rise       ; CLOCK           ;
;  ADDRESS[31]  ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 29.590 ; 29.590 ; Rise       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 17.062 ; 17.062 ; Rise       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 16.951 ; 16.951 ; Rise       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 17.931 ; 17.931 ; Rise       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 17.623 ; 17.623 ; Rise       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 17.395 ; 17.395 ; Rise       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 18.593 ; 18.593 ; Rise       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 19.468 ; 19.468 ; Rise       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 19.560 ; 19.560 ; Rise       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 21.792 ; 21.792 ; Rise       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 20.150 ; 20.150 ; Rise       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 20.418 ; 20.418 ; Rise       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 21.892 ; 21.892 ; Rise       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 22.631 ; 22.631 ; Rise       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 21.506 ; 21.506 ; Rise       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 22.698 ; 22.698 ; Rise       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 23.901 ; 23.901 ; Rise       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 23.859 ; 23.859 ; Rise       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 24.218 ; 24.218 ; Rise       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 25.052 ; 25.052 ; Rise       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 24.394 ; 24.394 ; Rise       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 26.177 ; 26.177 ; Rise       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 26.338 ; 26.338 ; Rise       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 26.380 ; 26.380 ; Rise       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 26.524 ; 26.524 ; Rise       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 26.775 ; 26.775 ; Rise       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 26.664 ; 26.664 ; Rise       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 28.122 ; 28.122 ; Rise       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 27.999 ; 27.999 ; Rise       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 28.234 ; 28.234 ; Rise       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 28.746 ; 28.746 ; Rise       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 29.590 ; 29.590 ; Rise       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 29.555 ; 29.555 ; Rise       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 15.910 ; 15.910 ; Rise       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 14.792 ; 14.792 ; Rise       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 15.000 ; 15.000 ; Rise       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 14.424 ; 14.424 ; Rise       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 14.105 ; 14.105 ; Rise       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 14.004 ; 14.004 ; Rise       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 14.664 ; 14.664 ; Rise       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 14.441 ; 14.441 ; Rise       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 14.529 ; 14.529 ; Rise       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 14.641 ; 14.641 ; Rise       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 13.551 ; 13.551 ; Rise       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 14.553 ; 14.553 ; Rise       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 14.308 ; 14.308 ; Rise       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 14.433 ; 14.433 ; Rise       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 14.386 ; 14.386 ; Rise       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 14.204 ; 14.204 ; Rise       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 14.082 ; 14.082 ; Rise       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 13.706 ; 13.706 ; Rise       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 14.280 ; 14.280 ; Rise       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 14.156 ; 14.156 ; Rise       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 14.218 ; 14.218 ; Rise       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 14.953 ; 14.953 ; Rise       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 14.316 ; 14.316 ; Rise       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 13.660 ; 13.660 ; Rise       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 14.665 ; 14.665 ; Rise       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 15.910 ; 15.910 ; Rise       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 13.709 ; 13.709 ; Rise       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 13.967 ; 13.967 ; Rise       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 14.347 ; 14.347 ; Rise       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 15.481 ; 15.481 ; Rise       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 13.947 ; 13.947 ; Rise       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 15.739 ; 15.739 ; Rise       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 14.476 ; 14.476 ; Rise       ; CLOCK           ;
; C_BUS[*]      ; CLOCK      ; 12.754 ; 12.754 ; Rise       ; CLOCK           ;
;  C_BUS[0]     ; CLOCK      ; 12.521 ; 12.521 ; Rise       ; CLOCK           ;
;  C_BUS[1]     ; CLOCK      ; 10.998 ; 10.998 ; Rise       ; CLOCK           ;
;  C_BUS[2]     ; CLOCK      ; 12.251 ; 12.251 ; Rise       ; CLOCK           ;
;  C_BUS[3]     ; CLOCK      ; 11.672 ; 11.672 ; Rise       ; CLOCK           ;
;  C_BUS[4]     ; CLOCK      ; 11.390 ; 11.390 ; Rise       ; CLOCK           ;
;  C_BUS[5]     ; CLOCK      ; 11.375 ; 11.375 ; Rise       ; CLOCK           ;
;  C_BUS[6]     ; CLOCK      ; 10.820 ; 10.820 ; Rise       ; CLOCK           ;
;  C_BUS[7]     ; CLOCK      ; 11.297 ; 11.297 ; Rise       ; CLOCK           ;
;  C_BUS[8]     ; CLOCK      ; 11.451 ; 11.451 ; Rise       ; CLOCK           ;
;  C_BUS[9]     ; CLOCK      ; 11.808 ; 11.808 ; Rise       ; CLOCK           ;
;  C_BUS[10]    ; CLOCK      ; 11.613 ; 11.613 ; Rise       ; CLOCK           ;
;  C_BUS[11]    ; CLOCK      ; 10.951 ; 10.951 ; Rise       ; CLOCK           ;
;  C_BUS[12]    ; CLOCK      ; 12.030 ; 12.030 ; Rise       ; CLOCK           ;
;  C_BUS[13]    ; CLOCK      ; 11.781 ; 11.781 ; Rise       ; CLOCK           ;
;  C_BUS[14]    ; CLOCK      ; 11.758 ; 11.758 ; Rise       ; CLOCK           ;
;  C_BUS[15]    ; CLOCK      ; 12.244 ; 12.244 ; Rise       ; CLOCK           ;
;  C_BUS[16]    ; CLOCK      ; 11.566 ; 11.566 ; Rise       ; CLOCK           ;
;  C_BUS[17]    ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  C_BUS[18]    ; CLOCK      ; 11.431 ; 11.431 ; Rise       ; CLOCK           ;
;  C_BUS[19]    ; CLOCK      ; 11.944 ; 11.944 ; Rise       ; CLOCK           ;
;  C_BUS[20]    ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  C_BUS[21]    ; CLOCK      ; 11.417 ; 11.417 ; Rise       ; CLOCK           ;
;  C_BUS[22]    ; CLOCK      ; 12.087 ; 12.087 ; Rise       ; CLOCK           ;
;  C_BUS[23]    ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  C_BUS[24]    ; CLOCK      ; 12.754 ; 12.754 ; Rise       ; CLOCK           ;
;  C_BUS[25]    ; CLOCK      ; 11.857 ; 11.857 ; Rise       ; CLOCK           ;
;  C_BUS[26]    ; CLOCK      ; 10.670 ; 10.670 ; Rise       ; CLOCK           ;
;  C_BUS[27]    ; CLOCK      ; 11.666 ; 11.666 ; Rise       ; CLOCK           ;
;  C_BUS[28]    ; CLOCK      ; 10.651 ; 10.651 ; Rise       ; CLOCK           ;
;  C_BUS[29]    ; CLOCK      ; 10.915 ; 10.915 ; Rise       ; CLOCK           ;
;  C_BUS[30]    ; CLOCK      ; 11.600 ; 11.600 ; Rise       ; CLOCK           ;
;  C_BUS[31]    ; CLOCK      ; 12.040 ; 12.040 ; Rise       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 11.137 ; 11.137 ; Rise       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 10.503 ; 10.503 ; Rise       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 9.979  ; 9.979  ; Rise       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 10.512 ; 10.512 ; Rise       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 10.945 ; 10.945 ; Rise       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 10.911 ; 10.911 ; Rise       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 11.137 ; 11.137 ; Rise       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 11.048 ; 11.048 ; Rise       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 10.467 ; 10.467 ; Rise       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 9.733  ; 9.733  ; Rise       ; CLOCK           ;
; OUT_MBR[*]    ; CLOCK      ; 10.196 ; 10.196 ; Rise       ; CLOCK           ;
;  OUT_MBR[0]   ; CLOCK      ; 8.648  ; 8.648  ; Rise       ; CLOCK           ;
;  OUT_MBR[1]   ; CLOCK      ; 9.924  ; 9.924  ; Rise       ; CLOCK           ;
;  OUT_MBR[2]   ; CLOCK      ; 10.196 ; 10.196 ; Rise       ; CLOCK           ;
;  OUT_MBR[3]   ; CLOCK      ; 8.760  ; 8.760  ; Rise       ; CLOCK           ;
;  OUT_MBR[4]   ; CLOCK      ; 8.578  ; 8.578  ; Rise       ; CLOCK           ;
;  OUT_MBR[5]   ; CLOCK      ; 9.780  ; 9.780  ; Rise       ; CLOCK           ;
;  OUT_MBR[6]   ; CLOCK      ; 8.210  ; 8.210  ; Rise       ; CLOCK           ;
;  OUT_MBR[7]   ; CLOCK      ; 8.557  ; 8.557  ; Rise       ; CLOCK           ;
; OUT_MEM[*]    ; CLOCK      ; 12.312 ; 12.312 ; Rise       ; CLOCK           ;
;  OUT_MEM[0]   ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  OUT_MEM[1]   ; CLOCK      ; 10.924 ; 10.924 ; Rise       ; CLOCK           ;
;  OUT_MEM[2]   ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  OUT_MEM[3]   ; CLOCK      ; 10.977 ; 10.977 ; Rise       ; CLOCK           ;
;  OUT_MEM[4]   ; CLOCK      ; 11.220 ; 11.220 ; Rise       ; CLOCK           ;
;  OUT_MEM[5]   ; CLOCK      ; 11.408 ; 11.408 ; Rise       ; CLOCK           ;
;  OUT_MEM[6]   ; CLOCK      ; 11.023 ; 11.023 ; Rise       ; CLOCK           ;
;  OUT_MEM[7]   ; CLOCK      ; 10.760 ; 10.760 ; Rise       ; CLOCK           ;
;  OUT_MEM[8]   ; CLOCK      ; 10.655 ; 10.655 ; Rise       ; CLOCK           ;
;  OUT_MEM[9]   ; CLOCK      ; 11.573 ; 11.573 ; Rise       ; CLOCK           ;
;  OUT_MEM[10]  ; CLOCK      ; 10.561 ; 10.561 ; Rise       ; CLOCK           ;
;  OUT_MEM[11]  ; CLOCK      ; 10.791 ; 10.791 ; Rise       ; CLOCK           ;
;  OUT_MEM[12]  ; CLOCK      ; 10.581 ; 10.581 ; Rise       ; CLOCK           ;
;  OUT_MEM[13]  ; CLOCK      ; 11.834 ; 11.834 ; Rise       ; CLOCK           ;
;  OUT_MEM[14]  ; CLOCK      ; 11.481 ; 11.481 ; Rise       ; CLOCK           ;
;  OUT_MEM[15]  ; CLOCK      ; 12.115 ; 12.115 ; Rise       ; CLOCK           ;
;  OUT_MEM[16]  ; CLOCK      ; 11.260 ; 11.260 ; Rise       ; CLOCK           ;
;  OUT_MEM[17]  ; CLOCK      ; 10.894 ; 10.894 ; Rise       ; CLOCK           ;
;  OUT_MEM[18]  ; CLOCK      ; 11.986 ; 11.986 ; Rise       ; CLOCK           ;
;  OUT_MEM[19]  ; CLOCK      ; 11.547 ; 11.547 ; Rise       ; CLOCK           ;
;  OUT_MEM[20]  ; CLOCK      ; 12.312 ; 12.312 ; Rise       ; CLOCK           ;
;  OUT_MEM[21]  ; CLOCK      ; 10.599 ; 10.599 ; Rise       ; CLOCK           ;
;  OUT_MEM[22]  ; CLOCK      ; 11.951 ; 11.951 ; Rise       ; CLOCK           ;
;  OUT_MEM[23]  ; CLOCK      ; 11.542 ; 11.542 ; Rise       ; CLOCK           ;
;  OUT_MEM[24]  ; CLOCK      ; 11.278 ; 11.278 ; Rise       ; CLOCK           ;
;  OUT_MEM[25]  ; CLOCK      ; 11.256 ; 11.256 ; Rise       ; CLOCK           ;
;  OUT_MEM[26]  ; CLOCK      ; 11.533 ; 11.533 ; Rise       ; CLOCK           ;
;  OUT_MEM[27]  ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  OUT_MEM[28]  ; CLOCK      ; 10.777 ; 10.777 ; Rise       ; CLOCK           ;
;  OUT_MEM[29]  ; CLOCK      ; 11.999 ; 11.999 ; Rise       ; CLOCK           ;
;  OUT_MEM[30]  ; CLOCK      ; 11.492 ; 11.492 ; Rise       ; CLOCK           ;
;  OUT_MEM[31]  ; CLOCK      ; 10.746 ; 10.746 ; Rise       ; CLOCK           ;
; PC_PROG[*]    ; CLOCK      ; 12.559 ; 12.559 ; Rise       ; CLOCK           ;
;  PC_PROG[0]   ; CLOCK      ; 11.854 ; 11.854 ; Rise       ; CLOCK           ;
;  PC_PROG[1]   ; CLOCK      ; 11.893 ; 11.893 ; Rise       ; CLOCK           ;
;  PC_PROG[2]   ; CLOCK      ; 10.850 ; 10.850 ; Rise       ; CLOCK           ;
;  PC_PROG[3]   ; CLOCK      ; 11.177 ; 11.177 ; Rise       ; CLOCK           ;
;  PC_PROG[4]   ; CLOCK      ; 10.597 ; 10.597 ; Rise       ; CLOCK           ;
;  PC_PROG[5]   ; CLOCK      ; 11.216 ; 11.216 ; Rise       ; CLOCK           ;
;  PC_PROG[6]   ; CLOCK      ; 11.665 ; 11.665 ; Rise       ; CLOCK           ;
;  PC_PROG[7]   ; CLOCK      ; 10.519 ; 10.519 ; Rise       ; CLOCK           ;
;  PC_PROG[8]   ; CLOCK      ; 11.202 ; 11.202 ; Rise       ; CLOCK           ;
;  PC_PROG[9]   ; CLOCK      ; 11.049 ; 11.049 ; Rise       ; CLOCK           ;
;  PC_PROG[10]  ; CLOCK      ; 10.566 ; 10.566 ; Rise       ; CLOCK           ;
;  PC_PROG[11]  ; CLOCK      ; 12.190 ; 12.190 ; Rise       ; CLOCK           ;
;  PC_PROG[12]  ; CLOCK      ; 11.086 ; 11.086 ; Rise       ; CLOCK           ;
;  PC_PROG[13]  ; CLOCK      ; 12.559 ; 12.559 ; Rise       ; CLOCK           ;
;  PC_PROG[14]  ; CLOCK      ; 10.880 ; 10.880 ; Rise       ; CLOCK           ;
;  PC_PROG[15]  ; CLOCK      ; 10.643 ; 10.643 ; Rise       ; CLOCK           ;
;  PC_PROG[16]  ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  PC_PROG[17]  ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  PC_PROG[18]  ; CLOCK      ; 11.585 ; 11.585 ; Rise       ; CLOCK           ;
;  PC_PROG[19]  ; CLOCK      ; 11.405 ; 11.405 ; Rise       ; CLOCK           ;
;  PC_PROG[20]  ; CLOCK      ; 11.597 ; 11.597 ; Rise       ; CLOCK           ;
;  PC_PROG[21]  ; CLOCK      ; 11.248 ; 11.248 ; Rise       ; CLOCK           ;
;  PC_PROG[22]  ; CLOCK      ; 11.082 ; 11.082 ; Rise       ; CLOCK           ;
;  PC_PROG[23]  ; CLOCK      ; 11.002 ; 11.002 ; Rise       ; CLOCK           ;
;  PC_PROG[24]  ; CLOCK      ; 11.288 ; 11.288 ; Rise       ; CLOCK           ;
;  PC_PROG[25]  ; CLOCK      ; 11.084 ; 11.084 ; Rise       ; CLOCK           ;
;  PC_PROG[26]  ; CLOCK      ; 12.116 ; 12.116 ; Rise       ; CLOCK           ;
;  PC_PROG[27]  ; CLOCK      ; 11.483 ; 11.483 ; Rise       ; CLOCK           ;
;  PC_PROG[28]  ; CLOCK      ; 10.810 ; 10.810 ; Rise       ; CLOCK           ;
;  PC_PROG[29]  ; CLOCK      ; 10.820 ; 10.820 ; Rise       ; CLOCK           ;
;  PC_PROG[30]  ; CLOCK      ; 11.358 ; 11.358 ; Rise       ; CLOCK           ;
;  PC_PROG[31]  ; CLOCK      ; 11.580 ; 11.580 ; Rise       ; CLOCK           ;
; write_enable  ; CLOCK      ; 6.352  ; 6.352  ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 29.740 ; 29.740 ; Fall       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 17.249 ; 17.249 ; Fall       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 17.138 ; 17.138 ; Fall       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 18.081 ; 18.081 ; Fall       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 17.773 ; 17.773 ; Fall       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 17.545 ; 17.545 ; Fall       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 18.743 ; 18.743 ; Fall       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 19.618 ; 19.618 ; Fall       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 19.710 ; 19.710 ; Fall       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 21.942 ; 21.942 ; Fall       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 20.300 ; 20.300 ; Fall       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 20.568 ; 20.568 ; Fall       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 22.042 ; 22.042 ; Fall       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 22.781 ; 22.781 ; Fall       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 21.656 ; 21.656 ; Fall       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 22.848 ; 22.848 ; Fall       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 24.051 ; 24.051 ; Fall       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 24.009 ; 24.009 ; Fall       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 24.368 ; 24.368 ; Fall       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 25.202 ; 25.202 ; Fall       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 24.544 ; 24.544 ; Fall       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 26.327 ; 26.327 ; Fall       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 26.488 ; 26.488 ; Fall       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 26.530 ; 26.530 ; Fall       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 26.674 ; 26.674 ; Fall       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 26.925 ; 26.925 ; Fall       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 26.814 ; 26.814 ; Fall       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 28.272 ; 28.272 ; Fall       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 28.149 ; 28.149 ; Fall       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 28.384 ; 28.384 ; Fall       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 28.896 ; 28.896 ; Fall       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 29.740 ; 29.740 ; Fall       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 29.705 ; 29.705 ; Fall       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 17.138 ; 17.138 ; Fall       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 14.942 ; 14.942 ; Fall       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 16.038 ; 16.038 ; Fall       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 14.788 ; 14.788 ; Fall       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 14.434 ; 14.434 ; Fall       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 15.688 ; 15.688 ; Fall       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 15.217 ; 15.217 ; Fall       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 16.403 ; 16.403 ; Fall       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 14.642 ; 14.642 ; Fall       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 15.553 ; 15.553 ; Fall       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 15.585 ; 15.585 ; Fall       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 15.524 ; 15.524 ; Fall       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 15.248 ; 15.248 ; Fall       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 15.304 ; 15.304 ; Fall       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 15.422 ; 15.422 ; Fall       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 15.730 ; 15.730 ; Fall       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 15.689 ; 15.689 ; Fall       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 16.350 ; 16.350 ; Fall       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 15.799 ; 15.799 ; Fall       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 16.189 ; 16.189 ; Fall       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 16.020 ; 16.020 ; Fall       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 15.085 ; 15.085 ; Fall       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 16.146 ; 16.146 ; Fall       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 16.456 ; 16.456 ; Fall       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 15.366 ; 15.366 ; Fall       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 15.377 ; 15.377 ; Fall       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 15.754 ; 15.754 ; Fall       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 16.883 ; 16.883 ; Fall       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 15.721 ; 15.721 ; Fall       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 17.138 ; 17.138 ; Fall       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 16.523 ; 16.523 ; Fall       ; CLOCK           ;
; MIR_PROG[*]   ; CLOCK      ; 11.673 ; 11.673 ; Fall       ; CLOCK           ;
;  MIR_PROG[0]  ; CLOCK      ; 10.371 ; 10.371 ; Fall       ; CLOCK           ;
;  MIR_PROG[1]  ; CLOCK      ; 10.171 ; 10.171 ; Fall       ; CLOCK           ;
;  MIR_PROG[2]  ; CLOCK      ; 10.149 ; 10.149 ; Fall       ; CLOCK           ;
;  MIR_PROG[3]  ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR_PROG[4]  ; CLOCK      ; 10.619 ; 10.619 ; Fall       ; CLOCK           ;
;  MIR_PROG[5]  ; CLOCK      ; 10.418 ; 10.418 ; Fall       ; CLOCK           ;
;  MIR_PROG[6]  ; CLOCK      ; 10.549 ; 10.549 ; Fall       ; CLOCK           ;
;  MIR_PROG[7]  ; CLOCK      ; 10.959 ; 10.959 ; Fall       ; CLOCK           ;
;  MIR_PROG[8]  ; CLOCK      ; 10.251 ; 10.251 ; Fall       ; CLOCK           ;
;  MIR_PROG[9]  ; CLOCK      ; 11.673 ; 11.673 ; Fall       ; CLOCK           ;
;  MIR_PROG[10] ; CLOCK      ; 11.222 ; 11.222 ; Fall       ; CLOCK           ;
;  MIR_PROG[11] ; CLOCK      ; 11.139 ; 11.139 ; Fall       ; CLOCK           ;
;  MIR_PROG[12] ; CLOCK      ; 11.206 ; 11.206 ; Fall       ; CLOCK           ;
;  MIR_PROG[13] ; CLOCK      ; 10.982 ; 10.982 ; Fall       ; CLOCK           ;
;  MIR_PROG[14] ; CLOCK      ; 10.954 ; 10.954 ; Fall       ; CLOCK           ;
;  MIR_PROG[15] ; CLOCK      ; 11.534 ; 11.534 ; Fall       ; CLOCK           ;
;  MIR_PROG[16] ; CLOCK      ; 10.176 ; 10.176 ; Fall       ; CLOCK           ;
;  MIR_PROG[17] ; CLOCK      ; 9.964  ; 9.964  ; Fall       ; CLOCK           ;
;  MIR_PROG[18] ; CLOCK      ; 10.518 ; 10.518 ; Fall       ; CLOCK           ;
;  MIR_PROG[19] ; CLOCK      ; 10.515 ; 10.515 ; Fall       ; CLOCK           ;
;  MIR_PROG[20] ; CLOCK      ; 10.819 ; 10.819 ; Fall       ; CLOCK           ;
;  MIR_PROG[21] ; CLOCK      ; 9.654  ; 9.654  ; Fall       ; CLOCK           ;
;  MIR_PROG[22] ; CLOCK      ; 10.717 ; 10.717 ; Fall       ; CLOCK           ;
;  MIR_PROG[23] ; CLOCK      ; 10.671 ; 10.671 ; Fall       ; CLOCK           ;
;  MIR_PROG[24] ; CLOCK      ; 11.019 ; 11.019 ; Fall       ; CLOCK           ;
;  MIR_PROG[25] ; CLOCK      ; 11.021 ; 11.021 ; Fall       ; CLOCK           ;
;  MIR_PROG[26] ; CLOCK      ; 10.608 ; 10.608 ; Fall       ; CLOCK           ;
;  MIR_PROG[27] ; CLOCK      ; 11.232 ; 11.232 ; Fall       ; CLOCK           ;
;  MIR_PROG[28] ; CLOCK      ; 11.005 ; 11.005 ; Fall       ; CLOCK           ;
;  MIR_PROG[29] ; CLOCK      ; 10.890 ; 10.890 ; Fall       ; CLOCK           ;
;  MIR_PROG[30] ; CLOCK      ; 10.148 ; 10.148 ; Fall       ; CLOCK           ;
;  MIR_PROG[31] ; CLOCK      ; 10.566 ; 10.566 ; Fall       ; CLOCK           ;
;  MIR_PROG[32] ; CLOCK      ; 11.395 ; 11.395 ; Fall       ; CLOCK           ;
;  MIR_PROG[33] ; CLOCK      ; 10.684 ; 10.684 ; Fall       ; CLOCK           ;
;  MIR_PROG[34] ; CLOCK      ; 10.620 ; 10.620 ; Fall       ; CLOCK           ;
;  MIR_PROG[35] ; CLOCK      ; 10.808 ; 10.808 ; Fall       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 13.074 ; 13.074 ; Fall       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 11.793 ; 11.793 ; Fall       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 11.478 ; 11.478 ; Fall       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 11.914 ; 11.914 ; Fall       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 13.074 ; 13.074 ; Fall       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 13.004 ; 13.004 ; Fall       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 13.064 ; 13.064 ; Fall       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 13.031 ; 13.031 ; Fall       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 12.529 ; 12.529 ; Fall       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 12.010 ; 12.010 ; Fall       ; CLOCK           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADDRESS[*]    ; CLOCK      ; 7.322 ; 7.322 ; Rise       ; CLOCK           ;
;  ADDRESS[0]   ; CLOCK      ; 7.957 ; 7.957 ; Rise       ; CLOCK           ;
;  ADDRESS[1]   ; CLOCK      ; 8.446 ; 8.446 ; Rise       ; CLOCK           ;
;  ADDRESS[2]   ; CLOCK      ; 7.777 ; 7.777 ; Rise       ; CLOCK           ;
;  ADDRESS[3]   ; CLOCK      ; 8.126 ; 8.126 ; Rise       ; CLOCK           ;
;  ADDRESS[4]   ; CLOCK      ; 8.239 ; 8.239 ; Rise       ; CLOCK           ;
;  ADDRESS[5]   ; CLOCK      ; 8.151 ; 8.151 ; Rise       ; CLOCK           ;
;  ADDRESS[6]   ; CLOCK      ; 7.509 ; 7.509 ; Rise       ; CLOCK           ;
;  ADDRESS[7]   ; CLOCK      ; 8.317 ; 8.317 ; Rise       ; CLOCK           ;
;  ADDRESS[8]   ; CLOCK      ; 7.326 ; 7.326 ; Rise       ; CLOCK           ;
;  ADDRESS[9]   ; CLOCK      ; 7.963 ; 7.963 ; Rise       ; CLOCK           ;
;  ADDRESS[10]  ; CLOCK      ; 8.444 ; 8.444 ; Rise       ; CLOCK           ;
;  ADDRESS[11]  ; CLOCK      ; 7.410 ; 7.410 ; Rise       ; CLOCK           ;
;  ADDRESS[12]  ; CLOCK      ; 7.428 ; 7.428 ; Rise       ; CLOCK           ;
;  ADDRESS[13]  ; CLOCK      ; 8.653 ; 8.653 ; Rise       ; CLOCK           ;
;  ADDRESS[14]  ; CLOCK      ; 8.119 ; 8.119 ; Rise       ; CLOCK           ;
;  ADDRESS[15]  ; CLOCK      ; 7.483 ; 7.483 ; Rise       ; CLOCK           ;
;  ADDRESS[16]  ; CLOCK      ; 7.322 ; 7.322 ; Rise       ; CLOCK           ;
;  ADDRESS[17]  ; CLOCK      ; 7.886 ; 7.886 ; Rise       ; CLOCK           ;
;  ADDRESS[18]  ; CLOCK      ; 8.181 ; 8.181 ; Rise       ; CLOCK           ;
;  ADDRESS[19]  ; CLOCK      ; 8.133 ; 8.133 ; Rise       ; CLOCK           ;
;  ADDRESS[20]  ; CLOCK      ; 7.681 ; 7.681 ; Rise       ; CLOCK           ;
;  ADDRESS[21]  ; CLOCK      ; 7.418 ; 7.418 ; Rise       ; CLOCK           ;
;  ADDRESS[22]  ; CLOCK      ; 8.149 ; 8.149 ; Rise       ; CLOCK           ;
;  ADDRESS[23]  ; CLOCK      ; 7.787 ; 7.787 ; Rise       ; CLOCK           ;
;  ADDRESS[24]  ; CLOCK      ; 7.734 ; 7.734 ; Rise       ; CLOCK           ;
;  ADDRESS[25]  ; CLOCK      ; 8.683 ; 8.683 ; Rise       ; CLOCK           ;
;  ADDRESS[26]  ; CLOCK      ; 7.890 ; 7.890 ; Rise       ; CLOCK           ;
;  ADDRESS[27]  ; CLOCK      ; 7.906 ; 7.906 ; Rise       ; CLOCK           ;
;  ADDRESS[28]  ; CLOCK      ; 8.291 ; 8.291 ; Rise       ; CLOCK           ;
;  ADDRESS[29]  ; CLOCK      ; 7.730 ; 7.730 ; Rise       ; CLOCK           ;
;  ADDRESS[30]  ; CLOCK      ; 7.981 ; 7.981 ; Rise       ; CLOCK           ;
;  ADDRESS[31]  ; CLOCK      ; 7.900 ; 7.900 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 6.365 ; 6.365 ; Rise       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 5.942 ; 5.942 ; Rise       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 5.940 ; 5.940 ; Rise       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 5.808 ; 5.808 ; Rise       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 5.850 ; 5.850 ; Rise       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 7.316 ; 7.316 ; Rise       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 6.545 ; 6.545 ; Rise       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 6.394 ; 6.394 ; Rise       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 6.827 ; 6.827 ; Rise       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 6.966 ; 6.966 ; Rise       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 6.055 ; 6.055 ; Rise       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 6.464 ; 6.464 ; Rise       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 7.139 ; 7.139 ; Rise       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 7.097 ; 7.097 ; Rise       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 7.156 ; 7.156 ; Rise       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 7.218 ; 7.218 ; Rise       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 6.923 ; 6.923 ; Rise       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 7.662 ; 7.662 ; Rise       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 7.634 ; 7.634 ; Rise       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 7.004 ; 7.004 ; Rise       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 7.182 ; 7.182 ; Rise       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 7.290 ; 7.290 ; Rise       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 7.058 ; 7.058 ; Rise       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 7.028 ; 7.028 ; Rise       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 7.176 ; 7.176 ; Rise       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 6.917 ; 6.917 ; Rise       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 7.127 ; 7.127 ; Rise       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 7.235 ; 7.235 ; Rise       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 7.264 ; 7.264 ; Rise       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 5.180 ; 5.180 ; Rise       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 4.966 ; 4.966 ; Rise       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 5.231 ; 5.231 ; Rise       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 5.739 ; 5.739 ; Rise       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 5.453 ; 5.453 ; Rise       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 6.332 ; 6.332 ; Rise       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 6.176 ; 6.176 ; Rise       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 6.349 ; 6.349 ; Rise       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 6.139 ; 6.139 ; Rise       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 6.068 ; 6.068 ; Rise       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 6.401 ; 6.401 ; Rise       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 5.945 ; 5.945 ; Rise       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 6.373 ; 6.373 ; Rise       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 6.015 ; 6.015 ; Rise       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 6.208 ; 6.208 ; Rise       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 6.467 ; 6.467 ; Rise       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 5.941 ; 5.941 ; Rise       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 6.558 ; 6.558 ; Rise       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 6.437 ; 6.437 ; Rise       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 6.095 ; 6.095 ; Rise       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 6.575 ; 6.575 ; Rise       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 6.435 ; 6.435 ; Rise       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 6.833 ; 6.833 ; Rise       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 6.233 ; 6.233 ; Rise       ; CLOCK           ;
; C_BUS[*]      ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  C_BUS[0]     ; CLOCK      ; 6.546 ; 6.546 ; Rise       ; CLOCK           ;
;  C_BUS[1]     ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  C_BUS[2]     ; CLOCK      ; 6.608 ; 6.608 ; Rise       ; CLOCK           ;
;  C_BUS[3]     ; CLOCK      ; 6.182 ; 6.182 ; Rise       ; CLOCK           ;
;  C_BUS[4]     ; CLOCK      ; 6.070 ; 6.070 ; Rise       ; CLOCK           ;
;  C_BUS[5]     ; CLOCK      ; 6.052 ; 6.052 ; Rise       ; CLOCK           ;
;  C_BUS[6]     ; CLOCK      ; 5.800 ; 5.800 ; Rise       ; CLOCK           ;
;  C_BUS[7]     ; CLOCK      ; 6.010 ; 6.010 ; Rise       ; CLOCK           ;
;  C_BUS[8]     ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  C_BUS[9]     ; CLOCK      ; 6.290 ; 6.290 ; Rise       ; CLOCK           ;
;  C_BUS[10]    ; CLOCK      ; 6.157 ; 6.157 ; Rise       ; CLOCK           ;
;  C_BUS[11]    ; CLOCK      ; 5.837 ; 5.837 ; Rise       ; CLOCK           ;
;  C_BUS[12]    ; CLOCK      ; 6.397 ; 6.397 ; Rise       ; CLOCK           ;
;  C_BUS[13]    ; CLOCK      ; 6.291 ; 6.291 ; Rise       ; CLOCK           ;
;  C_BUS[14]    ; CLOCK      ; 6.273 ; 6.273 ; Rise       ; CLOCK           ;
;  C_BUS[15]    ; CLOCK      ; 6.502 ; 6.502 ; Rise       ; CLOCK           ;
;  C_BUS[16]    ; CLOCK      ; 6.104 ; 6.104 ; Rise       ; CLOCK           ;
;  C_BUS[17]    ; CLOCK      ; 6.401 ; 6.401 ; Rise       ; CLOCK           ;
;  C_BUS[18]    ; CLOCK      ; 6.086 ; 6.086 ; Rise       ; CLOCK           ;
;  C_BUS[19]    ; CLOCK      ; 6.338 ; 6.338 ; Rise       ; CLOCK           ;
;  C_BUS[20]    ; CLOCK      ; 6.755 ; 6.755 ; Rise       ; CLOCK           ;
;  C_BUS[21]    ; CLOCK      ; 6.153 ; 6.153 ; Rise       ; CLOCK           ;
;  C_BUS[22]    ; CLOCK      ; 6.379 ; 6.379 ; Rise       ; CLOCK           ;
;  C_BUS[23]    ; CLOCK      ; 6.026 ; 6.026 ; Rise       ; CLOCK           ;
;  C_BUS[24]    ; CLOCK      ; 6.866 ; 6.866 ; Rise       ; CLOCK           ;
;  C_BUS[25]    ; CLOCK      ; 6.266 ; 6.266 ; Rise       ; CLOCK           ;
;  C_BUS[26]    ; CLOCK      ; 5.742 ; 5.742 ; Rise       ; CLOCK           ;
;  C_BUS[27]    ; CLOCK      ; 6.132 ; 6.132 ; Rise       ; CLOCK           ;
;  C_BUS[28]    ; CLOCK      ; 5.710 ; 5.710 ; Rise       ; CLOCK           ;
;  C_BUS[29]    ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  C_BUS[30]    ; CLOCK      ; 6.134 ; 6.134 ; Rise       ; CLOCK           ;
;  C_BUS[31]    ; CLOCK      ; 6.399 ; 6.399 ; Rise       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 5.592 ; 5.592 ; Rise       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 5.271 ; 5.271 ; Rise       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 5.587 ; 5.587 ; Rise       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 5.787 ; 5.787 ; Rise       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 5.756 ; 5.756 ; Rise       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 5.527 ; 5.527 ; Rise       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 5.031 ; 5.031 ; Rise       ; CLOCK           ;
; OUT_MBR[*]    ; CLOCK      ; 4.514 ; 4.514 ; Rise       ; CLOCK           ;
;  OUT_MBR[0]   ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  OUT_MBR[1]   ; CLOCK      ; 5.316 ; 5.316 ; Rise       ; CLOCK           ;
;  OUT_MBR[2]   ; CLOCK      ; 5.444 ; 5.444 ; Rise       ; CLOCK           ;
;  OUT_MBR[3]   ; CLOCK      ; 4.713 ; 4.713 ; Rise       ; CLOCK           ;
;  OUT_MBR[4]   ; CLOCK      ; 4.688 ; 4.688 ; Rise       ; CLOCK           ;
;  OUT_MBR[5]   ; CLOCK      ; 5.281 ; 5.281 ; Rise       ; CLOCK           ;
;  OUT_MBR[6]   ; CLOCK      ; 4.514 ; 4.514 ; Rise       ; CLOCK           ;
;  OUT_MBR[7]   ; CLOCK      ; 4.735 ; 4.735 ; Rise       ; CLOCK           ;
; OUT_MEM[*]    ; CLOCK      ; 5.689 ; 5.689 ; Rise       ; CLOCK           ;
;  OUT_MEM[0]   ; CLOCK      ; 5.909 ; 5.909 ; Rise       ; CLOCK           ;
;  OUT_MEM[1]   ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  OUT_MEM[2]   ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  OUT_MEM[3]   ; CLOCK      ; 5.931 ; 5.931 ; Rise       ; CLOCK           ;
;  OUT_MEM[4]   ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  OUT_MEM[5]   ; CLOCK      ; 6.114 ; 6.114 ; Rise       ; CLOCK           ;
;  OUT_MEM[6]   ; CLOCK      ; 5.924 ; 5.924 ; Rise       ; CLOCK           ;
;  OUT_MEM[7]   ; CLOCK      ; 5.762 ; 5.762 ; Rise       ; CLOCK           ;
;  OUT_MEM[8]   ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  OUT_MEM[9]   ; CLOCK      ; 6.190 ; 6.190 ; Rise       ; CLOCK           ;
;  OUT_MEM[10]  ; CLOCK      ; 5.689 ; 5.689 ; Rise       ; CLOCK           ;
;  OUT_MEM[11]  ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  OUT_MEM[12]  ; CLOCK      ; 5.753 ; 5.753 ; Rise       ; CLOCK           ;
;  OUT_MEM[13]  ; CLOCK      ; 6.241 ; 6.241 ; Rise       ; CLOCK           ;
;  OUT_MEM[14]  ; CLOCK      ; 6.062 ; 6.062 ; Rise       ; CLOCK           ;
;  OUT_MEM[15]  ; CLOCK      ; 6.467 ; 6.467 ; Rise       ; CLOCK           ;
;  OUT_MEM[16]  ; CLOCK      ; 6.025 ; 6.025 ; Rise       ; CLOCK           ;
;  OUT_MEM[17]  ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  OUT_MEM[18]  ; CLOCK      ; 6.384 ; 6.384 ; Rise       ; CLOCK           ;
;  OUT_MEM[19]  ; CLOCK      ; 6.191 ; 6.191 ; Rise       ; CLOCK           ;
;  OUT_MEM[20]  ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  OUT_MEM[21]  ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  OUT_MEM[22]  ; CLOCK      ; 6.343 ; 6.343 ; Rise       ; CLOCK           ;
;  OUT_MEM[23]  ; CLOCK      ; 6.169 ; 6.169 ; Rise       ; CLOCK           ;
;  OUT_MEM[24]  ; CLOCK      ; 6.047 ; 6.047 ; Rise       ; CLOCK           ;
;  OUT_MEM[25]  ; CLOCK      ; 6.020 ; 6.020 ; Rise       ; CLOCK           ;
;  OUT_MEM[26]  ; CLOCK      ; 6.076 ; 6.076 ; Rise       ; CLOCK           ;
;  OUT_MEM[27]  ; CLOCK      ; 6.105 ; 6.105 ; Rise       ; CLOCK           ;
;  OUT_MEM[28]  ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  OUT_MEM[29]  ; CLOCK      ; 6.353 ; 6.353 ; Rise       ; CLOCK           ;
;  OUT_MEM[30]  ; CLOCK      ; 6.038 ; 6.038 ; Rise       ; CLOCK           ;
;  OUT_MEM[31]  ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
; PC_PROG[*]    ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  PC_PROG[0]   ; CLOCK      ; 6.336 ; 6.336 ; Rise       ; CLOCK           ;
;  PC_PROG[1]   ; CLOCK      ; 6.330 ; 6.330 ; Rise       ; CLOCK           ;
;  PC_PROG[2]   ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
;  PC_PROG[3]   ; CLOCK      ; 6.019 ; 6.019 ; Rise       ; CLOCK           ;
;  PC_PROG[4]   ; CLOCK      ; 5.728 ; 5.728 ; Rise       ; CLOCK           ;
;  PC_PROG[5]   ; CLOCK      ; 5.977 ; 5.977 ; Rise       ; CLOCK           ;
;  PC_PROG[6]   ; CLOCK      ; 6.284 ; 6.284 ; Rise       ; CLOCK           ;
;  PC_PROG[7]   ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  PC_PROG[8]   ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  PC_PROG[9]   ; CLOCK      ; 5.974 ; 5.974 ; Rise       ; CLOCK           ;
;  PC_PROG[10]  ; CLOCK      ; 5.698 ; 5.698 ; Rise       ; CLOCK           ;
;  PC_PROG[11]  ; CLOCK      ; 6.504 ; 6.504 ; Rise       ; CLOCK           ;
;  PC_PROG[12]  ; CLOCK      ; 5.883 ; 5.883 ; Rise       ; CLOCK           ;
;  PC_PROG[13]  ; CLOCK      ; 6.737 ; 6.737 ; Rise       ; CLOCK           ;
;  PC_PROG[14]  ; CLOCK      ; 5.875 ; 5.875 ; Rise       ; CLOCK           ;
;  PC_PROG[15]  ; CLOCK      ; 5.797 ; 5.797 ; Rise       ; CLOCK           ;
;  PC_PROG[16]  ; CLOCK      ; 5.883 ; 5.883 ; Rise       ; CLOCK           ;
;  PC_PROG[17]  ; CLOCK      ; 6.109 ; 6.109 ; Rise       ; CLOCK           ;
;  PC_PROG[18]  ; CLOCK      ; 6.208 ; 6.208 ; Rise       ; CLOCK           ;
;  PC_PROG[19]  ; CLOCK      ; 6.123 ; 6.123 ; Rise       ; CLOCK           ;
;  PC_PROG[20]  ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  PC_PROG[21]  ; CLOCK      ; 5.939 ; 5.939 ; Rise       ; CLOCK           ;
;  PC_PROG[22]  ; CLOCK      ; 5.934 ; 5.934 ; Rise       ; CLOCK           ;
;  PC_PROG[23]  ; CLOCK      ; 5.845 ; 5.845 ; Rise       ; CLOCK           ;
;  PC_PROG[24]  ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  PC_PROG[25]  ; CLOCK      ; 5.991 ; 5.991 ; Rise       ; CLOCK           ;
;  PC_PROG[26]  ; CLOCK      ; 6.506 ; 6.506 ; Rise       ; CLOCK           ;
;  PC_PROG[27]  ; CLOCK      ; 6.145 ; 6.145 ; Rise       ; CLOCK           ;
;  PC_PROG[28]  ; CLOCK      ; 5.814 ; 5.814 ; Rise       ; CLOCK           ;
;  PC_PROG[29]  ; CLOCK      ; 5.779 ; 5.779 ; Rise       ; CLOCK           ;
;  PC_PROG[30]  ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
;  PC_PROG[31]  ; CLOCK      ; 6.209 ; 6.209 ; Rise       ; CLOCK           ;
; write_enable  ; CLOCK      ; 3.638 ; 3.638 ; Rise       ; CLOCK           ;
; A_BUS[*]      ; CLOCK      ; 6.536 ; 6.536 ; Fall       ; CLOCK           ;
;  A_BUS[0]     ; CLOCK      ; 6.583 ; 6.583 ; Fall       ; CLOCK           ;
;  A_BUS[1]     ; CLOCK      ; 6.724 ; 6.724 ; Fall       ; CLOCK           ;
;  A_BUS[2]     ; CLOCK      ; 6.952 ; 6.952 ; Fall       ; CLOCK           ;
;  A_BUS[3]     ; CLOCK      ; 6.805 ; 6.805 ; Fall       ; CLOCK           ;
;  A_BUS[4]     ; CLOCK      ; 6.729 ; 6.729 ; Fall       ; CLOCK           ;
;  A_BUS[5]     ; CLOCK      ; 6.695 ; 6.695 ; Fall       ; CLOCK           ;
;  A_BUS[6]     ; CLOCK      ; 6.919 ; 6.919 ; Fall       ; CLOCK           ;
;  A_BUS[7]     ; CLOCK      ; 6.728 ; 6.728 ; Fall       ; CLOCK           ;
;  A_BUS[8]     ; CLOCK      ; 7.466 ; 7.466 ; Fall       ; CLOCK           ;
;  A_BUS[9]     ; CLOCK      ; 6.907 ; 6.907 ; Fall       ; CLOCK           ;
;  A_BUS[10]    ; CLOCK      ; 6.670 ; 6.670 ; Fall       ; CLOCK           ;
;  A_BUS[11]    ; CLOCK      ; 7.008 ; 7.008 ; Fall       ; CLOCK           ;
;  A_BUS[12]    ; CLOCK      ; 7.335 ; 7.335 ; Fall       ; CLOCK           ;
;  A_BUS[13]    ; CLOCK      ; 6.537 ; 6.537 ; Fall       ; CLOCK           ;
;  A_BUS[14]    ; CLOCK      ; 6.859 ; 6.859 ; Fall       ; CLOCK           ;
;  A_BUS[15]    ; CLOCK      ; 7.273 ; 7.273 ; Fall       ; CLOCK           ;
;  A_BUS[16]    ; CLOCK      ; 7.166 ; 7.166 ; Fall       ; CLOCK           ;
;  A_BUS[17]    ; CLOCK      ; 7.044 ; 7.044 ; Fall       ; CLOCK           ;
;  A_BUS[18]    ; CLOCK      ; 7.272 ; 7.272 ; Fall       ; CLOCK           ;
;  A_BUS[19]    ; CLOCK      ; 6.536 ; 6.536 ; Fall       ; CLOCK           ;
;  A_BUS[20]    ; CLOCK      ; 7.272 ; 7.272 ; Fall       ; CLOCK           ;
;  A_BUS[21]    ; CLOCK      ; 7.203 ; 7.203 ; Fall       ; CLOCK           ;
;  A_BUS[22]    ; CLOCK      ; 6.845 ; 6.845 ; Fall       ; CLOCK           ;
;  A_BUS[23]    ; CLOCK      ; 6.991 ; 6.991 ; Fall       ; CLOCK           ;
;  A_BUS[24]    ; CLOCK      ; 6.639 ; 6.639 ; Fall       ; CLOCK           ;
;  A_BUS[25]    ; CLOCK      ; 6.797 ; 6.797 ; Fall       ; CLOCK           ;
;  A_BUS[26]    ; CLOCK      ; 7.089 ; 7.089 ; Fall       ; CLOCK           ;
;  A_BUS[27]    ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  A_BUS[28]    ; CLOCK      ; 6.855 ; 6.855 ; Fall       ; CLOCK           ;
;  A_BUS[29]    ; CLOCK      ; 6.901 ; 6.901 ; Fall       ; CLOCK           ;
;  A_BUS[30]    ; CLOCK      ; 7.151 ; 7.151 ; Fall       ; CLOCK           ;
;  A_BUS[31]    ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
; B_BUS[*]      ; CLOCK      ; 6.865 ; 6.865 ; Fall       ; CLOCK           ;
;  B_BUS[0]     ; CLOCK      ; 7.076 ; 7.076 ; Fall       ; CLOCK           ;
;  B_BUS[1]     ; CLOCK      ; 7.337 ; 7.337 ; Fall       ; CLOCK           ;
;  B_BUS[2]     ; CLOCK      ; 7.138 ; 7.138 ; Fall       ; CLOCK           ;
;  B_BUS[3]     ; CLOCK      ; 7.015 ; 7.015 ; Fall       ; CLOCK           ;
;  B_BUS[4]     ; CLOCK      ; 6.865 ; 6.865 ; Fall       ; CLOCK           ;
;  B_BUS[5]     ; CLOCK      ; 7.277 ; 7.277 ; Fall       ; CLOCK           ;
;  B_BUS[6]     ; CLOCK      ; 7.490 ; 7.490 ; Fall       ; CLOCK           ;
;  B_BUS[7]     ; CLOCK      ; 7.317 ; 7.317 ; Fall       ; CLOCK           ;
;  B_BUS[8]     ; CLOCK      ; 7.721 ; 7.721 ; Fall       ; CLOCK           ;
;  B_BUS[9]     ; CLOCK      ; 7.042 ; 7.042 ; Fall       ; CLOCK           ;
;  B_BUS[10]    ; CLOCK      ; 7.300 ; 7.300 ; Fall       ; CLOCK           ;
;  B_BUS[11]    ; CLOCK      ; 7.610 ; 7.610 ; Fall       ; CLOCK           ;
;  B_BUS[12]    ; CLOCK      ; 7.740 ; 7.740 ; Fall       ; CLOCK           ;
;  B_BUS[13]    ; CLOCK      ; 7.666 ; 7.666 ; Fall       ; CLOCK           ;
;  B_BUS[14]    ; CLOCK      ; 7.474 ; 7.474 ; Fall       ; CLOCK           ;
;  B_BUS[15]    ; CLOCK      ; 7.539 ; 7.539 ; Fall       ; CLOCK           ;
;  B_BUS[16]    ; CLOCK      ; 7.101 ; 7.101 ; Fall       ; CLOCK           ;
;  B_BUS[17]    ; CLOCK      ; 7.045 ; 7.045 ; Fall       ; CLOCK           ;
;  B_BUS[18]    ; CLOCK      ; 7.351 ; 7.351 ; Fall       ; CLOCK           ;
;  B_BUS[19]    ; CLOCK      ; 7.405 ; 7.405 ; Fall       ; CLOCK           ;
;  B_BUS[20]    ; CLOCK      ; 7.594 ; 7.594 ; Fall       ; CLOCK           ;
;  B_BUS[21]    ; CLOCK      ; 7.321 ; 7.321 ; Fall       ; CLOCK           ;
;  B_BUS[22]    ; CLOCK      ; 7.067 ; 7.067 ; Fall       ; CLOCK           ;
;  B_BUS[23]    ; CLOCK      ; 7.608 ; 7.608 ; Fall       ; CLOCK           ;
;  B_BUS[24]    ; CLOCK      ; 7.690 ; 7.690 ; Fall       ; CLOCK           ;
;  B_BUS[25]    ; CLOCK      ; 7.217 ; 7.217 ; Fall       ; CLOCK           ;
;  B_BUS[26]    ; CLOCK      ; 7.012 ; 7.012 ; Fall       ; CLOCK           ;
;  B_BUS[27]    ; CLOCK      ; 7.719 ; 7.719 ; Fall       ; CLOCK           ;
;  B_BUS[28]    ; CLOCK      ; 7.770 ; 7.770 ; Fall       ; CLOCK           ;
;  B_BUS[29]    ; CLOCK      ; 7.768 ; 7.768 ; Fall       ; CLOCK           ;
;  B_BUS[30]    ; CLOCK      ; 7.879 ; 7.879 ; Fall       ; CLOCK           ;
;  B_BUS[31]    ; CLOCK      ; 7.621 ; 7.621 ; Fall       ; CLOCK           ;
; MIR_PROG[*]   ; CLOCK      ; 5.734 ; 5.734 ; Fall       ; CLOCK           ;
;  MIR_PROG[0]  ; CLOCK      ; 6.053 ; 6.053 ; Fall       ; CLOCK           ;
;  MIR_PROG[1]  ; CLOCK      ; 5.973 ; 5.973 ; Fall       ; CLOCK           ;
;  MIR_PROG[2]  ; CLOCK      ; 5.969 ; 5.969 ; Fall       ; CLOCK           ;
;  MIR_PROG[3]  ; CLOCK      ; 5.983 ; 5.983 ; Fall       ; CLOCK           ;
;  MIR_PROG[4]  ; CLOCK      ; 6.195 ; 6.195 ; Fall       ; CLOCK           ;
;  MIR_PROG[5]  ; CLOCK      ; 6.102 ; 6.102 ; Fall       ; CLOCK           ;
;  MIR_PROG[6]  ; CLOCK      ; 6.222 ; 6.222 ; Fall       ; CLOCK           ;
;  MIR_PROG[7]  ; CLOCK      ; 6.060 ; 6.060 ; Fall       ; CLOCK           ;
;  MIR_PROG[8]  ; CLOCK      ; 5.770 ; 5.770 ; Fall       ; CLOCK           ;
;  MIR_PROG[9]  ; CLOCK      ; 6.384 ; 6.384 ; Fall       ; CLOCK           ;
;  MIR_PROG[10] ; CLOCK      ; 6.281 ; 6.281 ; Fall       ; CLOCK           ;
;  MIR_PROG[11] ; CLOCK      ; 6.224 ; 6.224 ; Fall       ; CLOCK           ;
;  MIR_PROG[12] ; CLOCK      ; 6.259 ; 6.259 ; Fall       ; CLOCK           ;
;  MIR_PROG[13] ; CLOCK      ; 6.081 ; 6.081 ; Fall       ; CLOCK           ;
;  MIR_PROG[14] ; CLOCK      ; 6.066 ; 6.066 ; Fall       ; CLOCK           ;
;  MIR_PROG[15] ; CLOCK      ; 6.322 ; 6.322 ; Fall       ; CLOCK           ;
;  MIR_PROG[16] ; CLOCK      ; 5.941 ; 5.941 ; Fall       ; CLOCK           ;
;  MIR_PROG[17] ; CLOCK      ; 5.858 ; 5.858 ; Fall       ; CLOCK           ;
;  MIR_PROG[18] ; CLOCK      ; 6.140 ; 6.140 ; Fall       ; CLOCK           ;
;  MIR_PROG[19] ; CLOCK      ; 6.125 ; 6.125 ; Fall       ; CLOCK           ;
;  MIR_PROG[20] ; CLOCK      ; 6.275 ; 6.275 ; Fall       ; CLOCK           ;
;  MIR_PROG[21] ; CLOCK      ; 5.734 ; 5.734 ; Fall       ; CLOCK           ;
;  MIR_PROG[22] ; CLOCK      ; 6.230 ; 6.230 ; Fall       ; CLOCK           ;
;  MIR_PROG[23] ; CLOCK      ; 6.202 ; 6.202 ; Fall       ; CLOCK           ;
;  MIR_PROG[24] ; CLOCK      ; 6.388 ; 6.388 ; Fall       ; CLOCK           ;
;  MIR_PROG[25] ; CLOCK      ; 6.382 ; 6.382 ; Fall       ; CLOCK           ;
;  MIR_PROG[26] ; CLOCK      ; 6.111 ; 6.111 ; Fall       ; CLOCK           ;
;  MIR_PROG[27] ; CLOCK      ; 6.411 ; 6.411 ; Fall       ; CLOCK           ;
;  MIR_PROG[28] ; CLOCK      ; 6.344 ; 6.344 ; Fall       ; CLOCK           ;
;  MIR_PROG[29] ; CLOCK      ; 6.341 ; 6.341 ; Fall       ; CLOCK           ;
;  MIR_PROG[30] ; CLOCK      ; 5.977 ; 5.977 ; Fall       ; CLOCK           ;
;  MIR_PROG[31] ; CLOCK      ; 6.081 ; 6.081 ; Fall       ; CLOCK           ;
;  MIR_PROG[32] ; CLOCK      ; 6.548 ; 6.548 ; Fall       ; CLOCK           ;
;  MIR_PROG[33] ; CLOCK      ; 6.153 ; 6.153 ; Fall       ; CLOCK           ;
;  MIR_PROG[34] ; CLOCK      ; 6.114 ; 6.114 ; Fall       ; CLOCK           ;
;  MIR_PROG[35] ; CLOCK      ; 6.319 ; 6.319 ; Fall       ; CLOCK           ;
; MPC_PROG[*]   ; CLOCK      ; 6.413 ; 6.413 ; Fall       ; CLOCK           ;
;  MPC_PROG[0]  ; CLOCK      ; 6.621 ; 6.621 ; Fall       ; CLOCK           ;
;  MPC_PROG[1]  ; CLOCK      ; 6.413 ; 6.413 ; Fall       ; CLOCK           ;
;  MPC_PROG[2]  ; CLOCK      ; 6.716 ; 6.716 ; Fall       ; CLOCK           ;
;  MPC_PROG[3]  ; CLOCK      ; 6.988 ; 6.988 ; Fall       ; CLOCK           ;
;  MPC_PROG[4]  ; CLOCK      ; 6.980 ; 6.980 ; Fall       ; CLOCK           ;
;  MPC_PROG[5]  ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  MPC_PROG[6]  ; CLOCK      ; 6.811 ; 6.811 ; Fall       ; CLOCK           ;
;  MPC_PROG[7]  ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  MPC_PROG[8]  ; CLOCK      ; 6.575 ; 6.575 ; Fall       ; CLOCK           ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136558   ; 5874197  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136558   ; 5874197  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 246   ; 246  ;
; Unconstrained Output Port Paths ; 6964  ; 6964 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 08 23:53:59 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.225     -4023.191 CLOCK 
Info (332146): Worst-case hold slack is -3.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.571       -46.074 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -412.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.847
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.847     -1791.387 CLOCK 
Info (332146): Worst-case hold slack is -1.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.859       -20.549 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -412.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4565 megabytes
    Info: Processing ended: Sun Dec 08 23:54:00 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


