// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Writeback(	// ventus/src/pipeline/writeback.scala:40:7
  input         clock,	// ventus/src/pipeline/writeback.scala:40:7
                reset,	// ventus/src/pipeline/writeback.scala:40:7
  output        io_out_v_valid,	// ventus/src/pipeline/writeback.scala:41:14
  output [31:0] io_out_v_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_out_v_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  output [7:0]  io_out_v_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  output [2:0]  io_out_v_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  output [7:0]  io_out_v_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  output [31:0] io_out_v_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_v_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_out_x_valid,	// ventus/src/pipeline/writeback.scala:41:14
  output [31:0] io_out_x_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_out_x_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  output [7:0]  io_out_x_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  output [2:0]  io_out_x_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  output [7:0]  io_out_x_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  output [31:0] io_out_x_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_out_x_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_0_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_0_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_0_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_0_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_x_0_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_0_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_0_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_x_0_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_x_1_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_1_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_1_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_1_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_1_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_x_1_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_1_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_1_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_x_1_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_x_2_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_2_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_2_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_2_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_2_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_x_2_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_2_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_2_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_x_2_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_x_3_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_3_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_3_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_3_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_3_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_x_3_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_3_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_3_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_x_3_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_x_4_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_4_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_4_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_4_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_4_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_x_4_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_4_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_4_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_x_4_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_x_5_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_5_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_5_bits_wb_wxd_rd,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_x_5_bits_wxd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_5_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_x_5_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_x_5_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_x_5_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_x_5_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_0_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_0_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_0_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_0_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_v_0_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_0_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_0_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_0_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_v_1_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_1_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_1_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_1_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_1_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_v_1_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_1_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_1_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_1_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_v_2_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_2_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_2_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_2_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_2_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_v_2_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_2_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_2_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_2_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_v_3_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_3_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_3_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_3_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_3_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_v_3_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_3_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_3_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_3_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_v_4_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_4_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_4_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_4_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_4_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_v_4_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_4_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_4_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_4_bits_spike_info_inst,	// ventus/src/pipeline/writeback.scala:41:14
  output        io_in_v_5_ready,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_5_valid,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_5_bits_wb_wvd_rd_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wb_wvd_rd_15,	// ventus/src/pipeline/writeback.scala:41:14
  input         io_in_v_5_bits_wvd_mask_0,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_1,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_2,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_3,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_4,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_5,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_6,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_7,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_8,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_9,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_10,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_11,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_12,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_13,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_14,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd_mask_15,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_wvd,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_5_bits_reg_idxw,	// ventus/src/pipeline/writeback.scala:41:14
  input  [2:0]  io_in_v_5_bits_warp_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [7:0]  io_in_v_5_bits_spike_info_sm_id,	// ventus/src/pipeline/writeback.scala:41:14
  input  [31:0] io_in_v_5_bits_spike_info_pc,	// ventus/src/pipeline/writeback.scala:41:14
                io_in_v_5_bits_spike_info_inst	// ventus/src/pipeline/writeback.scala:41:14
);

  wire        _arbiter_v_io_out_valid;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_0;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_1;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_2;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_3;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_4;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_5;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_6;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_7;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_8;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_9;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_10;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_11;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_12;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_13;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_14;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_wb_wvd_rd_15;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_0;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_1;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_2;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_3;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_4;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_5;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_6;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_7;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_8;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_9;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_10;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_11;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_12;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_13;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_14;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_v_io_out_bits_wvd_mask_15;	// ventus/src/pipeline/writeback.scala:57:23
  wire [7:0]  _arbiter_v_io_out_bits_reg_idxw;	// ventus/src/pipeline/writeback.scala:57:23
  wire [2:0]  _arbiter_v_io_out_bits_warp_id;	// ventus/src/pipeline/writeback.scala:57:23
  wire [7:0]  _arbiter_v_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_spike_info_pc;	// ventus/src/pipeline/writeback.scala:57:23
  wire [31:0] _arbiter_v_io_out_bits_spike_info_inst;	// ventus/src/pipeline/writeback.scala:57:23
  wire        _arbiter_x_io_out_valid;	// ventus/src/pipeline/writeback.scala:56:23
  wire [31:0] _arbiter_x_io_out_bits_wb_wxd_rd;	// ventus/src/pipeline/writeback.scala:56:23
  wire [7:0]  _arbiter_x_io_out_bits_reg_idxw;	// ventus/src/pipeline/writeback.scala:56:23
  wire [2:0]  _arbiter_x_io_out_bits_warp_id;	// ventus/src/pipeline/writeback.scala:56:23
  wire [7:0]  _arbiter_x_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/writeback.scala:56:23
  wire [31:0] _arbiter_x_io_out_bits_spike_info_pc;	// ventus/src/pipeline/writeback.scala:56:23
  wire [31:0] _arbiter_x_io_out_bits_spike_info_inst;	// ventus/src/pipeline/writeback.scala:56:23
  `ifndef SYNTHESIS	// ventus/src/pipeline/writeback.scala:65:13
    always @(posedge clock) begin	// ventus/src/pipeline/writeback.scala:65:13
      if ((`PRINTF_COND_) & _arbiter_x_io_out_valid & ~reset)	// ventus/src/pipeline/writeback.scala:56:23, :65:13
        $fwrite(32'h80000002, "sm %d warp %d 0x%x 0x%x x%d  %x\n",
                _arbiter_x_io_out_bits_spike_info_sm_id, _arbiter_x_io_out_bits_warp_id,
                _arbiter_x_io_out_bits_spike_info_pc,
                _arbiter_x_io_out_bits_spike_info_inst, _arbiter_x_io_out_bits_reg_idxw,
                _arbiter_x_io_out_bits_wb_wxd_rd);	// ventus/src/pipeline/writeback.scala:56:23, :65:13
      if ((`PRINTF_COND_) & _arbiter_v_io_out_valid & ~reset)	// ventus/src/pipeline/writeback.scala:57:23, :65:13, :70:13
        $fwrite(32'h80000002,
                "sm %d warp %d 0x%x 0x%x v%d %b %x %x %x %x %x %x %x %x %x %x %x %x %x %x %x %x \n",
                _arbiter_v_io_out_bits_spike_info_sm_id, _arbiter_v_io_out_bits_warp_id,
                _arbiter_v_io_out_bits_spike_info_pc,
                _arbiter_v_io_out_bits_spike_info_inst, _arbiter_v_io_out_bits_reg_idxw,
                {_arbiter_v_io_out_bits_wvd_mask_15,
                 _arbiter_v_io_out_bits_wvd_mask_14,
                 _arbiter_v_io_out_bits_wvd_mask_13,
                 _arbiter_v_io_out_bits_wvd_mask_12,
                 _arbiter_v_io_out_bits_wvd_mask_11,
                 _arbiter_v_io_out_bits_wvd_mask_10,
                 _arbiter_v_io_out_bits_wvd_mask_9,
                 _arbiter_v_io_out_bits_wvd_mask_8,
                 _arbiter_v_io_out_bits_wvd_mask_7,
                 _arbiter_v_io_out_bits_wvd_mask_6,
                 _arbiter_v_io_out_bits_wvd_mask_5,
                 _arbiter_v_io_out_bits_wvd_mask_4,
                 _arbiter_v_io_out_bits_wvd_mask_3,
                 _arbiter_v_io_out_bits_wvd_mask_2,
                 _arbiter_v_io_out_bits_wvd_mask_1,
                 _arbiter_v_io_out_bits_wvd_mask_0}, _arbiter_v_io_out_bits_wb_wvd_rd_15,
                _arbiter_v_io_out_bits_wb_wvd_rd_14, _arbiter_v_io_out_bits_wb_wvd_rd_13,
                _arbiter_v_io_out_bits_wb_wvd_rd_12, _arbiter_v_io_out_bits_wb_wvd_rd_11,
                _arbiter_v_io_out_bits_wb_wvd_rd_10, _arbiter_v_io_out_bits_wb_wvd_rd_9,
                _arbiter_v_io_out_bits_wb_wvd_rd_8, _arbiter_v_io_out_bits_wb_wvd_rd_7,
                _arbiter_v_io_out_bits_wb_wvd_rd_6, _arbiter_v_io_out_bits_wb_wvd_rd_5,
                _arbiter_v_io_out_bits_wb_wvd_rd_4, _arbiter_v_io_out_bits_wb_wvd_rd_3,
                _arbiter_v_io_out_bits_wb_wvd_rd_2, _arbiter_v_io_out_bits_wb_wvd_rd_1,
                _arbiter_v_io_out_bits_wb_wvd_rd_0);	// ventus/src/pipeline/writeback.scala:57:23, :65:13, :70:13, :73:48
    end // always @(posedge)
  `endif // not def SYNTHESIS
  Arbiter6_WriteScalarCtrl arbiter_x (	// ventus/src/pipeline/writeback.scala:56:23
    .io_in_0_valid                 (io_in_x_0_valid),
    .io_in_0_bits_wb_wxd_rd        (io_in_x_0_bits_wb_wxd_rd),
    .io_in_0_bits_wxd              (io_in_x_0_bits_wxd),
    .io_in_0_bits_reg_idxw         (io_in_x_0_bits_reg_idxw),
    .io_in_0_bits_warp_id          (io_in_x_0_bits_warp_id),
    .io_in_0_bits_spike_info_sm_id (io_in_x_0_bits_spike_info_sm_id),
    .io_in_0_bits_spike_info_pc    (io_in_x_0_bits_spike_info_pc),
    .io_in_0_bits_spike_info_inst  (io_in_x_0_bits_spike_info_inst),
    .io_in_1_ready                 (io_in_x_1_ready),
    .io_in_1_valid                 (io_in_x_1_valid),
    .io_in_1_bits_wb_wxd_rd        (io_in_x_1_bits_wb_wxd_rd),
    .io_in_1_bits_wxd              (io_in_x_1_bits_wxd),
    .io_in_1_bits_reg_idxw         (io_in_x_1_bits_reg_idxw),
    .io_in_1_bits_warp_id          (io_in_x_1_bits_warp_id),
    .io_in_1_bits_spike_info_sm_id (io_in_x_1_bits_spike_info_sm_id),
    .io_in_1_bits_spike_info_pc    (io_in_x_1_bits_spike_info_pc),
    .io_in_1_bits_spike_info_inst  (io_in_x_1_bits_spike_info_inst),
    .io_in_2_ready                 (io_in_x_2_ready),
    .io_in_2_valid                 (io_in_x_2_valid),
    .io_in_2_bits_wb_wxd_rd        (io_in_x_2_bits_wb_wxd_rd),
    .io_in_2_bits_wxd              (io_in_x_2_bits_wxd),
    .io_in_2_bits_reg_idxw         (io_in_x_2_bits_reg_idxw),
    .io_in_2_bits_warp_id          (io_in_x_2_bits_warp_id),
    .io_in_2_bits_spike_info_sm_id (io_in_x_2_bits_spike_info_sm_id),
    .io_in_2_bits_spike_info_pc    (io_in_x_2_bits_spike_info_pc),
    .io_in_2_bits_spike_info_inst  (io_in_x_2_bits_spike_info_inst),
    .io_in_3_ready                 (io_in_x_3_ready),
    .io_in_3_valid                 (io_in_x_3_valid),
    .io_in_3_bits_wb_wxd_rd        (io_in_x_3_bits_wb_wxd_rd),
    .io_in_3_bits_wxd              (io_in_x_3_bits_wxd),
    .io_in_3_bits_reg_idxw         (io_in_x_3_bits_reg_idxw),
    .io_in_3_bits_warp_id          (io_in_x_3_bits_warp_id),
    .io_in_3_bits_spike_info_sm_id (io_in_x_3_bits_spike_info_sm_id),
    .io_in_3_bits_spike_info_pc    (io_in_x_3_bits_spike_info_pc),
    .io_in_3_bits_spike_info_inst  (io_in_x_3_bits_spike_info_inst),
    .io_in_4_ready                 (io_in_x_4_ready),
    .io_in_4_valid                 (io_in_x_4_valid),
    .io_in_4_bits_wb_wxd_rd        (io_in_x_4_bits_wb_wxd_rd),
    .io_in_4_bits_wxd              (io_in_x_4_bits_wxd),
    .io_in_4_bits_reg_idxw         (io_in_x_4_bits_reg_idxw),
    .io_in_4_bits_warp_id          (io_in_x_4_bits_warp_id),
    .io_in_4_bits_spike_info_sm_id (io_in_x_4_bits_spike_info_sm_id),
    .io_in_4_bits_spike_info_pc    (io_in_x_4_bits_spike_info_pc),
    .io_in_4_bits_spike_info_inst  (io_in_x_4_bits_spike_info_inst),
    .io_in_5_ready                 (io_in_x_5_ready),
    .io_in_5_valid                 (io_in_x_5_valid),
    .io_in_5_bits_wb_wxd_rd        (io_in_x_5_bits_wb_wxd_rd),
    .io_in_5_bits_wxd              (io_in_x_5_bits_wxd),
    .io_in_5_bits_reg_idxw         (io_in_x_5_bits_reg_idxw),
    .io_in_5_bits_warp_id          (io_in_x_5_bits_warp_id),
    .io_in_5_bits_spike_info_sm_id (io_in_x_5_bits_spike_info_sm_id),
    .io_in_5_bits_spike_info_pc    (io_in_x_5_bits_spike_info_pc),
    .io_in_5_bits_spike_info_inst  (io_in_x_5_bits_spike_info_inst),
    .io_out_valid                  (_arbiter_x_io_out_valid),
    .io_out_bits_wb_wxd_rd         (_arbiter_x_io_out_bits_wb_wxd_rd),
    .io_out_bits_wxd               (io_out_x_bits_wxd),
    .io_out_bits_reg_idxw          (_arbiter_x_io_out_bits_reg_idxw),
    .io_out_bits_warp_id           (_arbiter_x_io_out_bits_warp_id),
    .io_out_bits_spike_info_sm_id  (_arbiter_x_io_out_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc     (_arbiter_x_io_out_bits_spike_info_pc),
    .io_out_bits_spike_info_inst   (_arbiter_x_io_out_bits_spike_info_inst)
  );
  Arbiter6_WriteVecCtrl arbiter_v (	// ventus/src/pipeline/writeback.scala:57:23
    .io_in_0_valid                 (io_in_v_0_valid),
    .io_in_0_bits_wb_wvd_rd_0      (io_in_v_0_bits_wb_wvd_rd_0),
    .io_in_0_bits_wb_wvd_rd_1      (io_in_v_0_bits_wb_wvd_rd_1),
    .io_in_0_bits_wb_wvd_rd_2      (io_in_v_0_bits_wb_wvd_rd_2),
    .io_in_0_bits_wb_wvd_rd_3      (io_in_v_0_bits_wb_wvd_rd_3),
    .io_in_0_bits_wb_wvd_rd_4      (io_in_v_0_bits_wb_wvd_rd_4),
    .io_in_0_bits_wb_wvd_rd_5      (io_in_v_0_bits_wb_wvd_rd_5),
    .io_in_0_bits_wb_wvd_rd_6      (io_in_v_0_bits_wb_wvd_rd_6),
    .io_in_0_bits_wb_wvd_rd_7      (io_in_v_0_bits_wb_wvd_rd_7),
    .io_in_0_bits_wb_wvd_rd_8      (io_in_v_0_bits_wb_wvd_rd_8),
    .io_in_0_bits_wb_wvd_rd_9      (io_in_v_0_bits_wb_wvd_rd_9),
    .io_in_0_bits_wb_wvd_rd_10     (io_in_v_0_bits_wb_wvd_rd_10),
    .io_in_0_bits_wb_wvd_rd_11     (io_in_v_0_bits_wb_wvd_rd_11),
    .io_in_0_bits_wb_wvd_rd_12     (io_in_v_0_bits_wb_wvd_rd_12),
    .io_in_0_bits_wb_wvd_rd_13     (io_in_v_0_bits_wb_wvd_rd_13),
    .io_in_0_bits_wb_wvd_rd_14     (io_in_v_0_bits_wb_wvd_rd_14),
    .io_in_0_bits_wb_wvd_rd_15     (io_in_v_0_bits_wb_wvd_rd_15),
    .io_in_0_bits_wvd_mask_0       (io_in_v_0_bits_wvd_mask_0),
    .io_in_0_bits_wvd_mask_1       (io_in_v_0_bits_wvd_mask_1),
    .io_in_0_bits_wvd_mask_2       (io_in_v_0_bits_wvd_mask_2),
    .io_in_0_bits_wvd_mask_3       (io_in_v_0_bits_wvd_mask_3),
    .io_in_0_bits_wvd_mask_4       (io_in_v_0_bits_wvd_mask_4),
    .io_in_0_bits_wvd_mask_5       (io_in_v_0_bits_wvd_mask_5),
    .io_in_0_bits_wvd_mask_6       (io_in_v_0_bits_wvd_mask_6),
    .io_in_0_bits_wvd_mask_7       (io_in_v_0_bits_wvd_mask_7),
    .io_in_0_bits_wvd_mask_8       (io_in_v_0_bits_wvd_mask_8),
    .io_in_0_bits_wvd_mask_9       (io_in_v_0_bits_wvd_mask_9),
    .io_in_0_bits_wvd_mask_10      (io_in_v_0_bits_wvd_mask_10),
    .io_in_0_bits_wvd_mask_11      (io_in_v_0_bits_wvd_mask_11),
    .io_in_0_bits_wvd_mask_12      (io_in_v_0_bits_wvd_mask_12),
    .io_in_0_bits_wvd_mask_13      (io_in_v_0_bits_wvd_mask_13),
    .io_in_0_bits_wvd_mask_14      (io_in_v_0_bits_wvd_mask_14),
    .io_in_0_bits_wvd_mask_15      (io_in_v_0_bits_wvd_mask_15),
    .io_in_0_bits_wvd              (io_in_v_0_bits_wvd),
    .io_in_0_bits_reg_idxw         (io_in_v_0_bits_reg_idxw),
    .io_in_0_bits_warp_id          (io_in_v_0_bits_warp_id),
    .io_in_0_bits_spike_info_sm_id (io_in_v_0_bits_spike_info_sm_id),
    .io_in_0_bits_spike_info_pc    (io_in_v_0_bits_spike_info_pc),
    .io_in_0_bits_spike_info_inst  (io_in_v_0_bits_spike_info_inst),
    .io_in_1_ready                 (io_in_v_1_ready),
    .io_in_1_valid                 (io_in_v_1_valid),
    .io_in_1_bits_wb_wvd_rd_0      (io_in_v_1_bits_wb_wvd_rd_0),
    .io_in_1_bits_wb_wvd_rd_1      (io_in_v_1_bits_wb_wvd_rd_1),
    .io_in_1_bits_wb_wvd_rd_2      (io_in_v_1_bits_wb_wvd_rd_2),
    .io_in_1_bits_wb_wvd_rd_3      (io_in_v_1_bits_wb_wvd_rd_3),
    .io_in_1_bits_wb_wvd_rd_4      (io_in_v_1_bits_wb_wvd_rd_4),
    .io_in_1_bits_wb_wvd_rd_5      (io_in_v_1_bits_wb_wvd_rd_5),
    .io_in_1_bits_wb_wvd_rd_6      (io_in_v_1_bits_wb_wvd_rd_6),
    .io_in_1_bits_wb_wvd_rd_7      (io_in_v_1_bits_wb_wvd_rd_7),
    .io_in_1_bits_wb_wvd_rd_8      (io_in_v_1_bits_wb_wvd_rd_8),
    .io_in_1_bits_wb_wvd_rd_9      (io_in_v_1_bits_wb_wvd_rd_9),
    .io_in_1_bits_wb_wvd_rd_10     (io_in_v_1_bits_wb_wvd_rd_10),
    .io_in_1_bits_wb_wvd_rd_11     (io_in_v_1_bits_wb_wvd_rd_11),
    .io_in_1_bits_wb_wvd_rd_12     (io_in_v_1_bits_wb_wvd_rd_12),
    .io_in_1_bits_wb_wvd_rd_13     (io_in_v_1_bits_wb_wvd_rd_13),
    .io_in_1_bits_wb_wvd_rd_14     (io_in_v_1_bits_wb_wvd_rd_14),
    .io_in_1_bits_wb_wvd_rd_15     (io_in_v_1_bits_wb_wvd_rd_15),
    .io_in_1_bits_wvd_mask_0       (io_in_v_1_bits_wvd_mask_0),
    .io_in_1_bits_wvd_mask_1       (io_in_v_1_bits_wvd_mask_1),
    .io_in_1_bits_wvd_mask_2       (io_in_v_1_bits_wvd_mask_2),
    .io_in_1_bits_wvd_mask_3       (io_in_v_1_bits_wvd_mask_3),
    .io_in_1_bits_wvd_mask_4       (io_in_v_1_bits_wvd_mask_4),
    .io_in_1_bits_wvd_mask_5       (io_in_v_1_bits_wvd_mask_5),
    .io_in_1_bits_wvd_mask_6       (io_in_v_1_bits_wvd_mask_6),
    .io_in_1_bits_wvd_mask_7       (io_in_v_1_bits_wvd_mask_7),
    .io_in_1_bits_wvd_mask_8       (io_in_v_1_bits_wvd_mask_8),
    .io_in_1_bits_wvd_mask_9       (io_in_v_1_bits_wvd_mask_9),
    .io_in_1_bits_wvd_mask_10      (io_in_v_1_bits_wvd_mask_10),
    .io_in_1_bits_wvd_mask_11      (io_in_v_1_bits_wvd_mask_11),
    .io_in_1_bits_wvd_mask_12      (io_in_v_1_bits_wvd_mask_12),
    .io_in_1_bits_wvd_mask_13      (io_in_v_1_bits_wvd_mask_13),
    .io_in_1_bits_wvd_mask_14      (io_in_v_1_bits_wvd_mask_14),
    .io_in_1_bits_wvd_mask_15      (io_in_v_1_bits_wvd_mask_15),
    .io_in_1_bits_wvd              (io_in_v_1_bits_wvd),
    .io_in_1_bits_reg_idxw         (io_in_v_1_bits_reg_idxw),
    .io_in_1_bits_warp_id          (io_in_v_1_bits_warp_id),
    .io_in_1_bits_spike_info_sm_id (io_in_v_1_bits_spike_info_sm_id),
    .io_in_1_bits_spike_info_pc    (io_in_v_1_bits_spike_info_pc),
    .io_in_1_bits_spike_info_inst  (io_in_v_1_bits_spike_info_inst),
    .io_in_2_ready                 (io_in_v_2_ready),
    .io_in_2_valid                 (io_in_v_2_valid),
    .io_in_2_bits_wb_wvd_rd_0      (io_in_v_2_bits_wb_wvd_rd_0),
    .io_in_2_bits_wb_wvd_rd_1      (io_in_v_2_bits_wb_wvd_rd_1),
    .io_in_2_bits_wb_wvd_rd_2      (io_in_v_2_bits_wb_wvd_rd_2),
    .io_in_2_bits_wb_wvd_rd_3      (io_in_v_2_bits_wb_wvd_rd_3),
    .io_in_2_bits_wb_wvd_rd_4      (io_in_v_2_bits_wb_wvd_rd_4),
    .io_in_2_bits_wb_wvd_rd_5      (io_in_v_2_bits_wb_wvd_rd_5),
    .io_in_2_bits_wb_wvd_rd_6      (io_in_v_2_bits_wb_wvd_rd_6),
    .io_in_2_bits_wb_wvd_rd_7      (io_in_v_2_bits_wb_wvd_rd_7),
    .io_in_2_bits_wb_wvd_rd_8      (io_in_v_2_bits_wb_wvd_rd_8),
    .io_in_2_bits_wb_wvd_rd_9      (io_in_v_2_bits_wb_wvd_rd_9),
    .io_in_2_bits_wb_wvd_rd_10     (io_in_v_2_bits_wb_wvd_rd_10),
    .io_in_2_bits_wb_wvd_rd_11     (io_in_v_2_bits_wb_wvd_rd_11),
    .io_in_2_bits_wb_wvd_rd_12     (io_in_v_2_bits_wb_wvd_rd_12),
    .io_in_2_bits_wb_wvd_rd_13     (io_in_v_2_bits_wb_wvd_rd_13),
    .io_in_2_bits_wb_wvd_rd_14     (io_in_v_2_bits_wb_wvd_rd_14),
    .io_in_2_bits_wb_wvd_rd_15     (io_in_v_2_bits_wb_wvd_rd_15),
    .io_in_2_bits_wvd_mask_0       (io_in_v_2_bits_wvd_mask_0),
    .io_in_2_bits_wvd_mask_1       (io_in_v_2_bits_wvd_mask_1),
    .io_in_2_bits_wvd_mask_2       (io_in_v_2_bits_wvd_mask_2),
    .io_in_2_bits_wvd_mask_3       (io_in_v_2_bits_wvd_mask_3),
    .io_in_2_bits_wvd_mask_4       (io_in_v_2_bits_wvd_mask_4),
    .io_in_2_bits_wvd_mask_5       (io_in_v_2_bits_wvd_mask_5),
    .io_in_2_bits_wvd_mask_6       (io_in_v_2_bits_wvd_mask_6),
    .io_in_2_bits_wvd_mask_7       (io_in_v_2_bits_wvd_mask_7),
    .io_in_2_bits_wvd_mask_8       (io_in_v_2_bits_wvd_mask_8),
    .io_in_2_bits_wvd_mask_9       (io_in_v_2_bits_wvd_mask_9),
    .io_in_2_bits_wvd_mask_10      (io_in_v_2_bits_wvd_mask_10),
    .io_in_2_bits_wvd_mask_11      (io_in_v_2_bits_wvd_mask_11),
    .io_in_2_bits_wvd_mask_12      (io_in_v_2_bits_wvd_mask_12),
    .io_in_2_bits_wvd_mask_13      (io_in_v_2_bits_wvd_mask_13),
    .io_in_2_bits_wvd_mask_14      (io_in_v_2_bits_wvd_mask_14),
    .io_in_2_bits_wvd_mask_15      (io_in_v_2_bits_wvd_mask_15),
    .io_in_2_bits_wvd              (io_in_v_2_bits_wvd),
    .io_in_2_bits_reg_idxw         (io_in_v_2_bits_reg_idxw),
    .io_in_2_bits_warp_id          (io_in_v_2_bits_warp_id),
    .io_in_2_bits_spike_info_sm_id (io_in_v_2_bits_spike_info_sm_id),
    .io_in_2_bits_spike_info_pc    (io_in_v_2_bits_spike_info_pc),
    .io_in_2_bits_spike_info_inst  (io_in_v_2_bits_spike_info_inst),
    .io_in_3_ready                 (io_in_v_3_ready),
    .io_in_3_valid                 (io_in_v_3_valid),
    .io_in_3_bits_wb_wvd_rd_0      (io_in_v_3_bits_wb_wvd_rd_0),
    .io_in_3_bits_wb_wvd_rd_1      (io_in_v_3_bits_wb_wvd_rd_1),
    .io_in_3_bits_wb_wvd_rd_2      (io_in_v_3_bits_wb_wvd_rd_2),
    .io_in_3_bits_wb_wvd_rd_3      (io_in_v_3_bits_wb_wvd_rd_3),
    .io_in_3_bits_wb_wvd_rd_4      (io_in_v_3_bits_wb_wvd_rd_4),
    .io_in_3_bits_wb_wvd_rd_5      (io_in_v_3_bits_wb_wvd_rd_5),
    .io_in_3_bits_wb_wvd_rd_6      (io_in_v_3_bits_wb_wvd_rd_6),
    .io_in_3_bits_wb_wvd_rd_7      (io_in_v_3_bits_wb_wvd_rd_7),
    .io_in_3_bits_wb_wvd_rd_8      (io_in_v_3_bits_wb_wvd_rd_8),
    .io_in_3_bits_wb_wvd_rd_9      (io_in_v_3_bits_wb_wvd_rd_9),
    .io_in_3_bits_wb_wvd_rd_10     (io_in_v_3_bits_wb_wvd_rd_10),
    .io_in_3_bits_wb_wvd_rd_11     (io_in_v_3_bits_wb_wvd_rd_11),
    .io_in_3_bits_wb_wvd_rd_12     (io_in_v_3_bits_wb_wvd_rd_12),
    .io_in_3_bits_wb_wvd_rd_13     (io_in_v_3_bits_wb_wvd_rd_13),
    .io_in_3_bits_wb_wvd_rd_14     (io_in_v_3_bits_wb_wvd_rd_14),
    .io_in_3_bits_wb_wvd_rd_15     (io_in_v_3_bits_wb_wvd_rd_15),
    .io_in_3_bits_wvd_mask_0       (io_in_v_3_bits_wvd_mask_0),
    .io_in_3_bits_wvd_mask_1       (io_in_v_3_bits_wvd_mask_1),
    .io_in_3_bits_wvd_mask_2       (io_in_v_3_bits_wvd_mask_2),
    .io_in_3_bits_wvd_mask_3       (io_in_v_3_bits_wvd_mask_3),
    .io_in_3_bits_wvd_mask_4       (io_in_v_3_bits_wvd_mask_4),
    .io_in_3_bits_wvd_mask_5       (io_in_v_3_bits_wvd_mask_5),
    .io_in_3_bits_wvd_mask_6       (io_in_v_3_bits_wvd_mask_6),
    .io_in_3_bits_wvd_mask_7       (io_in_v_3_bits_wvd_mask_7),
    .io_in_3_bits_wvd_mask_8       (io_in_v_3_bits_wvd_mask_8),
    .io_in_3_bits_wvd_mask_9       (io_in_v_3_bits_wvd_mask_9),
    .io_in_3_bits_wvd_mask_10      (io_in_v_3_bits_wvd_mask_10),
    .io_in_3_bits_wvd_mask_11      (io_in_v_3_bits_wvd_mask_11),
    .io_in_3_bits_wvd_mask_12      (io_in_v_3_bits_wvd_mask_12),
    .io_in_3_bits_wvd_mask_13      (io_in_v_3_bits_wvd_mask_13),
    .io_in_3_bits_wvd_mask_14      (io_in_v_3_bits_wvd_mask_14),
    .io_in_3_bits_wvd_mask_15      (io_in_v_3_bits_wvd_mask_15),
    .io_in_3_bits_wvd              (io_in_v_3_bits_wvd),
    .io_in_3_bits_reg_idxw         (io_in_v_3_bits_reg_idxw),
    .io_in_3_bits_warp_id          (io_in_v_3_bits_warp_id),
    .io_in_3_bits_spike_info_sm_id (io_in_v_3_bits_spike_info_sm_id),
    .io_in_3_bits_spike_info_pc    (io_in_v_3_bits_spike_info_pc),
    .io_in_3_bits_spike_info_inst  (io_in_v_3_bits_spike_info_inst),
    .io_in_4_ready                 (io_in_v_4_ready),
    .io_in_4_valid                 (io_in_v_4_valid),
    .io_in_4_bits_wb_wvd_rd_0      (io_in_v_4_bits_wb_wvd_rd_0),
    .io_in_4_bits_wb_wvd_rd_1      (io_in_v_4_bits_wb_wvd_rd_1),
    .io_in_4_bits_wb_wvd_rd_2      (io_in_v_4_bits_wb_wvd_rd_2),
    .io_in_4_bits_wb_wvd_rd_3      (io_in_v_4_bits_wb_wvd_rd_3),
    .io_in_4_bits_wb_wvd_rd_4      (io_in_v_4_bits_wb_wvd_rd_4),
    .io_in_4_bits_wb_wvd_rd_5      (io_in_v_4_bits_wb_wvd_rd_5),
    .io_in_4_bits_wb_wvd_rd_6      (io_in_v_4_bits_wb_wvd_rd_6),
    .io_in_4_bits_wb_wvd_rd_7      (io_in_v_4_bits_wb_wvd_rd_7),
    .io_in_4_bits_wb_wvd_rd_8      (io_in_v_4_bits_wb_wvd_rd_8),
    .io_in_4_bits_wb_wvd_rd_9      (io_in_v_4_bits_wb_wvd_rd_9),
    .io_in_4_bits_wb_wvd_rd_10     (io_in_v_4_bits_wb_wvd_rd_10),
    .io_in_4_bits_wb_wvd_rd_11     (io_in_v_4_bits_wb_wvd_rd_11),
    .io_in_4_bits_wb_wvd_rd_12     (io_in_v_4_bits_wb_wvd_rd_12),
    .io_in_4_bits_wb_wvd_rd_13     (io_in_v_4_bits_wb_wvd_rd_13),
    .io_in_4_bits_wb_wvd_rd_14     (io_in_v_4_bits_wb_wvd_rd_14),
    .io_in_4_bits_wb_wvd_rd_15     (io_in_v_4_bits_wb_wvd_rd_15),
    .io_in_4_bits_wvd_mask_0       (io_in_v_4_bits_wvd_mask_0),
    .io_in_4_bits_wvd_mask_1       (io_in_v_4_bits_wvd_mask_1),
    .io_in_4_bits_wvd_mask_2       (io_in_v_4_bits_wvd_mask_2),
    .io_in_4_bits_wvd_mask_3       (io_in_v_4_bits_wvd_mask_3),
    .io_in_4_bits_wvd_mask_4       (io_in_v_4_bits_wvd_mask_4),
    .io_in_4_bits_wvd_mask_5       (io_in_v_4_bits_wvd_mask_5),
    .io_in_4_bits_wvd_mask_6       (io_in_v_4_bits_wvd_mask_6),
    .io_in_4_bits_wvd_mask_7       (io_in_v_4_bits_wvd_mask_7),
    .io_in_4_bits_wvd_mask_8       (io_in_v_4_bits_wvd_mask_8),
    .io_in_4_bits_wvd_mask_9       (io_in_v_4_bits_wvd_mask_9),
    .io_in_4_bits_wvd_mask_10      (io_in_v_4_bits_wvd_mask_10),
    .io_in_4_bits_wvd_mask_11      (io_in_v_4_bits_wvd_mask_11),
    .io_in_4_bits_wvd_mask_12      (io_in_v_4_bits_wvd_mask_12),
    .io_in_4_bits_wvd_mask_13      (io_in_v_4_bits_wvd_mask_13),
    .io_in_4_bits_wvd_mask_14      (io_in_v_4_bits_wvd_mask_14),
    .io_in_4_bits_wvd_mask_15      (io_in_v_4_bits_wvd_mask_15),
    .io_in_4_bits_wvd              (io_in_v_4_bits_wvd),
    .io_in_4_bits_reg_idxw         (io_in_v_4_bits_reg_idxw),
    .io_in_4_bits_warp_id          (io_in_v_4_bits_warp_id),
    .io_in_4_bits_spike_info_sm_id (io_in_v_4_bits_spike_info_sm_id),
    .io_in_4_bits_spike_info_pc    (io_in_v_4_bits_spike_info_pc),
    .io_in_4_bits_spike_info_inst  (io_in_v_4_bits_spike_info_inst),
    .io_in_5_ready                 (io_in_v_5_ready),
    .io_in_5_valid                 (io_in_v_5_valid),
    .io_in_5_bits_wb_wvd_rd_0      (io_in_v_5_bits_wb_wvd_rd_0),
    .io_in_5_bits_wb_wvd_rd_1      (io_in_v_5_bits_wb_wvd_rd_1),
    .io_in_5_bits_wb_wvd_rd_2      (io_in_v_5_bits_wb_wvd_rd_2),
    .io_in_5_bits_wb_wvd_rd_3      (io_in_v_5_bits_wb_wvd_rd_3),
    .io_in_5_bits_wb_wvd_rd_4      (io_in_v_5_bits_wb_wvd_rd_4),
    .io_in_5_bits_wb_wvd_rd_5      (io_in_v_5_bits_wb_wvd_rd_5),
    .io_in_5_bits_wb_wvd_rd_6      (io_in_v_5_bits_wb_wvd_rd_6),
    .io_in_5_bits_wb_wvd_rd_7      (io_in_v_5_bits_wb_wvd_rd_7),
    .io_in_5_bits_wb_wvd_rd_8      (io_in_v_5_bits_wb_wvd_rd_8),
    .io_in_5_bits_wb_wvd_rd_9      (io_in_v_5_bits_wb_wvd_rd_9),
    .io_in_5_bits_wb_wvd_rd_10     (io_in_v_5_bits_wb_wvd_rd_10),
    .io_in_5_bits_wb_wvd_rd_11     (io_in_v_5_bits_wb_wvd_rd_11),
    .io_in_5_bits_wb_wvd_rd_12     (io_in_v_5_bits_wb_wvd_rd_12),
    .io_in_5_bits_wb_wvd_rd_13     (io_in_v_5_bits_wb_wvd_rd_13),
    .io_in_5_bits_wb_wvd_rd_14     (io_in_v_5_bits_wb_wvd_rd_14),
    .io_in_5_bits_wb_wvd_rd_15     (io_in_v_5_bits_wb_wvd_rd_15),
    .io_in_5_bits_wvd_mask_0       (io_in_v_5_bits_wvd_mask_0),
    .io_in_5_bits_wvd_mask_1       (io_in_v_5_bits_wvd_mask_1),
    .io_in_5_bits_wvd_mask_2       (io_in_v_5_bits_wvd_mask_2),
    .io_in_5_bits_wvd_mask_3       (io_in_v_5_bits_wvd_mask_3),
    .io_in_5_bits_wvd_mask_4       (io_in_v_5_bits_wvd_mask_4),
    .io_in_5_bits_wvd_mask_5       (io_in_v_5_bits_wvd_mask_5),
    .io_in_5_bits_wvd_mask_6       (io_in_v_5_bits_wvd_mask_6),
    .io_in_5_bits_wvd_mask_7       (io_in_v_5_bits_wvd_mask_7),
    .io_in_5_bits_wvd_mask_8       (io_in_v_5_bits_wvd_mask_8),
    .io_in_5_bits_wvd_mask_9       (io_in_v_5_bits_wvd_mask_9),
    .io_in_5_bits_wvd_mask_10      (io_in_v_5_bits_wvd_mask_10),
    .io_in_5_bits_wvd_mask_11      (io_in_v_5_bits_wvd_mask_11),
    .io_in_5_bits_wvd_mask_12      (io_in_v_5_bits_wvd_mask_12),
    .io_in_5_bits_wvd_mask_13      (io_in_v_5_bits_wvd_mask_13),
    .io_in_5_bits_wvd_mask_14      (io_in_v_5_bits_wvd_mask_14),
    .io_in_5_bits_wvd_mask_15      (io_in_v_5_bits_wvd_mask_15),
    .io_in_5_bits_wvd              (io_in_v_5_bits_wvd),
    .io_in_5_bits_reg_idxw         (io_in_v_5_bits_reg_idxw),
    .io_in_5_bits_warp_id          (io_in_v_5_bits_warp_id),
    .io_in_5_bits_spike_info_sm_id (io_in_v_5_bits_spike_info_sm_id),
    .io_in_5_bits_spike_info_pc    (io_in_v_5_bits_spike_info_pc),
    .io_in_5_bits_spike_info_inst  (io_in_v_5_bits_spike_info_inst),
    .io_out_valid                  (_arbiter_v_io_out_valid),
    .io_out_bits_wb_wvd_rd_0       (_arbiter_v_io_out_bits_wb_wvd_rd_0),
    .io_out_bits_wb_wvd_rd_1       (_arbiter_v_io_out_bits_wb_wvd_rd_1),
    .io_out_bits_wb_wvd_rd_2       (_arbiter_v_io_out_bits_wb_wvd_rd_2),
    .io_out_bits_wb_wvd_rd_3       (_arbiter_v_io_out_bits_wb_wvd_rd_3),
    .io_out_bits_wb_wvd_rd_4       (_arbiter_v_io_out_bits_wb_wvd_rd_4),
    .io_out_bits_wb_wvd_rd_5       (_arbiter_v_io_out_bits_wb_wvd_rd_5),
    .io_out_bits_wb_wvd_rd_6       (_arbiter_v_io_out_bits_wb_wvd_rd_6),
    .io_out_bits_wb_wvd_rd_7       (_arbiter_v_io_out_bits_wb_wvd_rd_7),
    .io_out_bits_wb_wvd_rd_8       (_arbiter_v_io_out_bits_wb_wvd_rd_8),
    .io_out_bits_wb_wvd_rd_9       (_arbiter_v_io_out_bits_wb_wvd_rd_9),
    .io_out_bits_wb_wvd_rd_10      (_arbiter_v_io_out_bits_wb_wvd_rd_10),
    .io_out_bits_wb_wvd_rd_11      (_arbiter_v_io_out_bits_wb_wvd_rd_11),
    .io_out_bits_wb_wvd_rd_12      (_arbiter_v_io_out_bits_wb_wvd_rd_12),
    .io_out_bits_wb_wvd_rd_13      (_arbiter_v_io_out_bits_wb_wvd_rd_13),
    .io_out_bits_wb_wvd_rd_14      (_arbiter_v_io_out_bits_wb_wvd_rd_14),
    .io_out_bits_wb_wvd_rd_15      (_arbiter_v_io_out_bits_wb_wvd_rd_15),
    .io_out_bits_wvd_mask_0        (_arbiter_v_io_out_bits_wvd_mask_0),
    .io_out_bits_wvd_mask_1        (_arbiter_v_io_out_bits_wvd_mask_1),
    .io_out_bits_wvd_mask_2        (_arbiter_v_io_out_bits_wvd_mask_2),
    .io_out_bits_wvd_mask_3        (_arbiter_v_io_out_bits_wvd_mask_3),
    .io_out_bits_wvd_mask_4        (_arbiter_v_io_out_bits_wvd_mask_4),
    .io_out_bits_wvd_mask_5        (_arbiter_v_io_out_bits_wvd_mask_5),
    .io_out_bits_wvd_mask_6        (_arbiter_v_io_out_bits_wvd_mask_6),
    .io_out_bits_wvd_mask_7        (_arbiter_v_io_out_bits_wvd_mask_7),
    .io_out_bits_wvd_mask_8        (_arbiter_v_io_out_bits_wvd_mask_8),
    .io_out_bits_wvd_mask_9        (_arbiter_v_io_out_bits_wvd_mask_9),
    .io_out_bits_wvd_mask_10       (_arbiter_v_io_out_bits_wvd_mask_10),
    .io_out_bits_wvd_mask_11       (_arbiter_v_io_out_bits_wvd_mask_11),
    .io_out_bits_wvd_mask_12       (_arbiter_v_io_out_bits_wvd_mask_12),
    .io_out_bits_wvd_mask_13       (_arbiter_v_io_out_bits_wvd_mask_13),
    .io_out_bits_wvd_mask_14       (_arbiter_v_io_out_bits_wvd_mask_14),
    .io_out_bits_wvd_mask_15       (_arbiter_v_io_out_bits_wvd_mask_15),
    .io_out_bits_wvd               (io_out_v_bits_wvd),
    .io_out_bits_reg_idxw          (_arbiter_v_io_out_bits_reg_idxw),
    .io_out_bits_warp_id           (_arbiter_v_io_out_bits_warp_id),
    .io_out_bits_spike_info_sm_id  (_arbiter_v_io_out_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc     (_arbiter_v_io_out_bits_spike_info_pc),
    .io_out_bits_spike_info_inst   (_arbiter_v_io_out_bits_spike_info_inst)
  );
  assign io_out_v_valid = _arbiter_v_io_out_valid;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_0 = _arbiter_v_io_out_bits_wb_wvd_rd_0;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_1 = _arbiter_v_io_out_bits_wb_wvd_rd_1;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_2 = _arbiter_v_io_out_bits_wb_wvd_rd_2;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_3 = _arbiter_v_io_out_bits_wb_wvd_rd_3;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_4 = _arbiter_v_io_out_bits_wb_wvd_rd_4;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_5 = _arbiter_v_io_out_bits_wb_wvd_rd_5;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_6 = _arbiter_v_io_out_bits_wb_wvd_rd_6;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_7 = _arbiter_v_io_out_bits_wb_wvd_rd_7;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_8 = _arbiter_v_io_out_bits_wb_wvd_rd_8;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_9 = _arbiter_v_io_out_bits_wb_wvd_rd_9;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_10 = _arbiter_v_io_out_bits_wb_wvd_rd_10;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_11 = _arbiter_v_io_out_bits_wb_wvd_rd_11;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_12 = _arbiter_v_io_out_bits_wb_wvd_rd_12;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_13 = _arbiter_v_io_out_bits_wb_wvd_rd_13;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_14 = _arbiter_v_io_out_bits_wb_wvd_rd_14;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wb_wvd_rd_15 = _arbiter_v_io_out_bits_wb_wvd_rd_15;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_0 = _arbiter_v_io_out_bits_wvd_mask_0;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_1 = _arbiter_v_io_out_bits_wvd_mask_1;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_2 = _arbiter_v_io_out_bits_wvd_mask_2;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_3 = _arbiter_v_io_out_bits_wvd_mask_3;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_4 = _arbiter_v_io_out_bits_wvd_mask_4;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_5 = _arbiter_v_io_out_bits_wvd_mask_5;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_6 = _arbiter_v_io_out_bits_wvd_mask_6;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_7 = _arbiter_v_io_out_bits_wvd_mask_7;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_8 = _arbiter_v_io_out_bits_wvd_mask_8;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_9 = _arbiter_v_io_out_bits_wvd_mask_9;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_10 = _arbiter_v_io_out_bits_wvd_mask_10;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_11 = _arbiter_v_io_out_bits_wvd_mask_11;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_12 = _arbiter_v_io_out_bits_wvd_mask_12;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_13 = _arbiter_v_io_out_bits_wvd_mask_13;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_14 = _arbiter_v_io_out_bits_wvd_mask_14;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_wvd_mask_15 = _arbiter_v_io_out_bits_wvd_mask_15;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_reg_idxw = _arbiter_v_io_out_bits_reg_idxw;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_warp_id = _arbiter_v_io_out_bits_warp_id;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_spike_info_sm_id = _arbiter_v_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_spike_info_pc = _arbiter_v_io_out_bits_spike_info_pc;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_v_bits_spike_info_inst = _arbiter_v_io_out_bits_spike_info_inst;	// ventus/src/pipeline/writeback.scala:40:7, :57:23
  assign io_out_x_valid = _arbiter_x_io_out_valid;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
  assign io_out_x_bits_wb_wxd_rd = _arbiter_x_io_out_bits_wb_wxd_rd;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
  assign io_out_x_bits_reg_idxw = _arbiter_x_io_out_bits_reg_idxw;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
  assign io_out_x_bits_warp_id = _arbiter_x_io_out_bits_warp_id;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
  assign io_out_x_bits_spike_info_sm_id = _arbiter_x_io_out_bits_spike_info_sm_id;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
  assign io_out_x_bits_spike_info_pc = _arbiter_x_io_out_bits_spike_info_pc;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
  assign io_out_x_bits_spike_info_inst = _arbiter_x_io_out_bits_spike_info_inst;	// ventus/src/pipeline/writeback.scala:40:7, :56:23
endmodule

