# Practical task 1: Familiarize yourself with VHDL syntax by designing a simple combinational circuit

Create a VHDL model for a simple combinational circuit using standard primitives and syntax. The task is to design a
circuit based on a given logic function and implement it using VHDL. The goal is to familiarize yourself with the basic
concepts of the VHDL language and their practical application in the design of electronic circuits.

![image](https://github.com/MaksymAndreiev/CompEngineering/assets/29687267/ce848704-dfdc-4aa5-ad9f-5e12b58ec61e)

# Практичне завдання 1: Ознайомлення з синтаксисом VHDL на прикладі проектування простої комбінаційної схеми

Створення VHDL-моделі для простої комбінаційної схеми з використанням стандартних примітивів та синтаксису. Завдання
полягає у проектуванні схеми на основі заданої логічної функції та реалізації її за допомогою VHDL. Мета полягає в
ознайомленні з основними концепціями мови VHDL та практичному застосуванні їх у проектуванні електронних схем.

![image](https://github.com/MaksymAndreiev/CompEngineering/assets/29687267/ce848704-dfdc-4aa5-ad9f-5e12b58ec61e)
