Fitter report for master
Mon Jun 30 16:12:22 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 30 16:12:22 2014           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; master                                          ;
; Top-level Entity Name              ; master                                          ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C5E144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 814 / 5,136 ( 16 % )                            ;
;     Total combinational functions  ; 664 / 5,136 ( 13 % )                            ;
;     Dedicated logic registers      ; 562 / 5,136 ( 11 % )                            ;
; Total registers                    ; 562                                             ;
; Total pins                         ; 54 / 95 ( 57 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5E144C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; sign_o     ; Missing drive strength and slew rate ;
; sign_gnd   ; Missing drive strength and slew rate ;
; pll_c0     ; Missing drive strength and slew rate ;
; pll_c1     ; Missing drive strength and slew rate ;
; FSI1       ; Missing drive strength and slew rate ;
; SDI1       ; Missing drive strength and slew rate ;
; CS1        ; Missing drive strength and slew rate ;
; tx1        ; Missing drive strength and slew rate ;
; FSI2       ; Missing drive strength and slew rate ;
; SDI2       ; Missing drive strength and slew rate ;
; CS2        ; Missing drive strength and slew rate ;
; tx2        ; Missing drive strength and slew rate ;
; FSI3       ; Missing drive strength and slew rate ;
; SDI3       ; Missing drive strength and slew rate ;
; CS3        ; Missing drive strength and slew rate ;
; tx3        ; Missing drive strength and slew rate ;
; FSI4       ; Missing drive strength and slew rate ;
; SDI4       ; Missing drive strength and slew rate ;
; ADCRESET   ; Missing drive strength and slew rate ;
; CS4        ; Missing drive strength and slew rate ;
; tx4        ; Missing drive strength and slew rate ;
; A[0]       ; Missing drive strength and slew rate ;
; A[1]       ; Missing drive strength and slew rate ;
; A[2]       ; Missing drive strength and slew rate ;
; A[3]       ; Missing drive strength and slew rate ;
; A[4]       ; Missing drive strength and slew rate ;
; MUX_O[0]   ; Missing drive strength and slew rate ;
; MUX_O[1]   ; Missing drive strength and slew rate ;
; MUX_O[2]   ; Missing drive strength and slew rate ;
; MUX_O[3]   ; Missing drive strength and slew rate ;
; MUX_O[4]   ; Missing drive strength and slew rate ;
; MUX_O[5]   ; Missing drive strength and slew rate ;
; MUX_O[6]   ; Missing drive strength and slew rate ;
; MUX_O[7]   ; Missing drive strength and slew rate ;
; clk_out    ; Missing drive strength and slew rate ;
; SYNC       ; Missing drive strength and slew rate ;
; pll_locked ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1341 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1341 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1336    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Joey/Desktop/FPGA VW/master/output_files/master.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 814 / 5,136 ( 16 % ) ;
;     -- Combinational with no register       ; 252                  ;
;     -- Register only                        ; 150                  ;
;     -- Combinational with a register        ; 412                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 294                  ;
;     -- 3 input functions                    ; 69                   ;
;     -- <=2 input functions                  ; 301                  ;
;     -- Register only                        ; 150                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 600                  ;
;     -- arithmetic mode                      ; 64                   ;
;                                             ;                      ;
; Total registers*                            ; 562 / 5,560 ( 10 % ) ;
;     -- Dedicated logic registers            ; 562 / 5,136 ( 11 % ) ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 68 / 321 ( 21 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 54 / 95 ( 57 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 5                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 1 / 2 ( 50 % )       ;
; Global clocks                               ; 5 / 10 ( 50 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 6%         ;
; Maximum fan-out                             ; 290                  ;
; Highest non-global fan-out                  ; 290                  ;
; Total fan-out                               ; 3914                 ;
; Average fan-out                             ; 2.63                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 814 / 5136 ( 16 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 252                 ; 0                              ;
;     -- Register only                        ; 150                 ; 0                              ;
;     -- Combinational with a register        ; 412                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 294                 ; 0                              ;
;     -- 3 input functions                    ; 69                  ; 0                              ;
;     -- <=2 input functions                  ; 301                 ; 0                              ;
;     -- Register only                        ; 150                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 600                 ; 0                              ;
;     -- arithmetic mode                      ; 64                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 562                 ; 0                              ;
;     -- Dedicated logic registers            ; 562 / 5136 ( 11 % ) ; 0 / 5136 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 68 / 321 ( 21 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 54                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 4 / 12 ( 33 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 310                 ; 1                              ;
;     -- Registered Input Connections         ; 306                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 310                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3909                ; 316                            ;
;     -- Registered Connections               ; 1873                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 311                            ;
;     -- hard_block:auto_generated_inst       ; 311                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 17                  ; 1                              ;
;     -- Output Ports                         ; 37                  ; 4                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; FSO1  ; 30    ; 2        ; 0            ; 8            ; 14           ; 22                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FSO2  ; 39    ; 3        ; 1            ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FSO3  ; 52    ; 3        ; 16           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FSO4  ; 60    ; 4        ; 23           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SCO1  ; 31    ; 2        ; 0            ; 7            ; 0            ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SCO2  ; 42    ; 3        ; 3            ; 0            ; 0            ; 59                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SCO3  ; 53    ; 3        ; 16           ; 0            ; 0            ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SCO4  ; 64    ; 4        ; 25           ; 0            ; 0            ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SDO1  ; 28    ; 2        ; 0            ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SDO2  ; 38    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SDO3  ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SDO4  ; 59    ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock ; 25    ; 2        ; 0            ; 11           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx1   ; 143   ; 8        ; 1            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx2   ; 141   ; 8        ; 5            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx3   ; 137   ; 8        ; 7            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx4   ; 135   ; 8        ; 11           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADCRESET   ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[0]       ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[1]       ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[2]       ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[3]       ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[4]       ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS1        ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS2        ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS3        ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS4        ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FSI1       ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FSI2       ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FSI3       ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FSI4       ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[0]   ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[1]   ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[2]   ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[3]   ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[4]   ; 4     ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[5]   ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[6]   ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MUX_O[7]   ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDI1       ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDI2       ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDI3       ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDI4       ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SYNC       ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clk_out    ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pll_c0     ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pll_c1     ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pll_locked ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sign_gnd   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sign_o     ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tx1        ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx2        ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx3        ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx4        ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                         ;
+----------+-----------+-------------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------------+------------------+---------------------------+
; 9        ; nSTATUS   ; -                 ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG   ; -                 ; -                ; Dedicated Programming Pin ;
; 21       ; nCE       ; -                 ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE ; -                 ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0     ; -                 ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1     ; -                 ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2     ; -                 ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3     ; -                 ; -                ; Dedicated Programming Pin ;
; 137      ; DATA5     ; Use as regular IO ; rx3              ; Dual Purpose Pin          ;
; 138      ; DATA6     ; Use as regular IO ; tx3              ; Dual Purpose Pin          ;
+----------+-----------+-------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 7 / 13 ( 54 % )   ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )    ; 2.5V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 12 / 14 ( 86 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 14 ( 29 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 10 ( 0 % )    ; 2.5V          ; --           ;
; 7        ; 5 / 13 ( 38 % )   ; 2.5V          ; --           ;
; 8        ; 9 / 12 ( 75 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; MUX_O[7]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; MUX_O[6]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; MUX_O[5]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; MUX_O[4]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 6          ; 1        ; MUX_O[2]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; MUX_O[0]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; FSI1                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; 13       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; clock                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; SDO1                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; FSO1                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; SCO1                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; FSI2                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; SDI2                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; SDO2                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; FSO2                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; SCO2                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; pll_c0                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 54         ; 3        ; pll_c1                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; SYNC                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; FSI3                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; SDI3                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; SDO3                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; FSO3                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; SCO3                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; FSI4                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; SDI4                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; SDO4                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; FSO4                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; SCO4                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; ADCRESET                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; A[0]                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; A[1]                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; A[2]                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; A[3]                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; A[4]                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; sign_o                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ; 102        ; 5        ; CS1                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; CS2                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; CS3                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; CS4                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; MUX_O[3]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; MUX_O[1]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; SDI1                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; clk_out                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; pll_locked                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; sign_gnd                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; rx4                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; tx4                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; rx3                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; tx3                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; rx2                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; tx2                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; rx1                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; tx1                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                     ;
+-------------------------------+-----------------------------------------------------------------+
; Name                          ; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|pll7 ;
+-------------------------------+-----------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_0|sd1|pll7                                           ;
; PLL mode                      ; Normal                                                          ;
; Compensate clock              ; clock0                                                          ;
; Compensated input/output pins ; --                                                              ;
; Switchover type               ; --                                                              ;
; Input frequency 0             ; 50.0 MHz                                                        ;
; Input frequency 1             ; --                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                        ;
; Nominal VCO frequency         ; 599.9 MHz                                                       ;
; VCO post scale K counter      ; 2                                                               ;
; VCO frequency control         ; Auto                                                            ;
; VCO phase shift step          ; 208 ps                                                          ;
; VCO multiply                  ; --                                                              ;
; VCO divide                    ; --                                                              ;
; Freq min lock                 ; 25.0 MHz                                                        ;
; Freq max lock                 ; 54.18 MHz                                                       ;
; M VCO Tap                     ; 0                                                               ;
; M Initial                     ; 1                                                               ;
; M value                       ; 12                                                              ;
; N value                       ; 1                                                               ;
; Charge pump current           ; setting 1                                                       ;
; Loop filter resistance        ; setting 27                                                      ;
; Loop filter capacitance       ; setting 0                                                       ;
; Bandwidth                     ; 680 kHz to 980 kHz                                              ;
; Bandwidth type                ; Medium                                                          ;
; Real time reconfigurable      ; Off                                                             ;
; Scan chain MIF file           ; --                                                              ;
; Preserve PLL counter order    ; Off                                                             ;
; PLL location                  ; PLL_1                                                           ;
; Inclk0 signal                 ; clock                                                           ;
; Inclk1 signal                 ; --                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                   ;
; Inclk1 signal type            ; --                                                              ;
+-------------------------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                 ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[0] ; clock0       ; 4    ; 25  ; 8.0 MHz          ; 0 (0 ps)    ; 0.60 (208 ps)    ; 50/50      ; C0      ; 75            ; 38/37 Odd  ; --            ; 1       ; 0       ; pll|altpll_0|sd1|pll7|clk[0] ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[1] ; clock1       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 3.00 (208 ps)    ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; pll|altpll_0|sd1|pll7|clk[1] ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[2] ; clock2       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 15.00 (208 ps)   ; 50/50      ; C4      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; pll|altpll_0|sd1|pll7|clk[2] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------------------+
; Compilation Hierarchy Node              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                ; Library Name             ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------------------+
; |master                                 ; 814 (1)     ; 562 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 54   ; 0            ; 252 (0)      ; 150 (0)           ; 412 (1)          ; |master                                                            ; work                     ;
;    |ADCCTL:adcctl1|                     ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |master|ADCCTL:adcctl1                                             ; work                     ;
;    |ADCREAD:adcread1|                   ; 75 (75)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 35 (35)           ; 32 (32)          ; |master|ADCREAD:adcread1                                           ; work                     ;
;    |ADCREAD:adcread2|                   ; 68 (68)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 28 (28)           ; 38 (38)          ; |master|ADCREAD:adcread2                                           ; work                     ;
;    |ADCREAD:adcread3|                   ; 68 (68)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 26 (26)           ; 36 (36)          ; |master|ADCREAD:adcread3                                           ; work                     ;
;    |ADCREAD:adcread4|                   ; 65 (65)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (25)           ; 39 (39)          ; |master|ADCREAD:adcread4                                           ; work                     ;
;    |MUX32:m4|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |master|MUX32:m4                                                   ; work                     ;
;    |SCANCTL2:scan1|                     ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 18 (18)          ; |master|SCANCTL2:scan1                                             ; work                     ;
;    |SIGNEXPAND:signex1|                 ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |master|SIGNEXPAND:signex1                                         ; work                     ;
;    |SIGNEXPAND:signex2|                 ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |master|SIGNEXPAND:signex2                                         ; work                     ;
;    |SIGNEXPAND:signex3|                 ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |master|SIGNEXPAND:signex3                                         ; work                     ;
;    |SIGNEXPAND:signex4|                 ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |master|SIGNEXPAND:signex4                                         ; work                     ;
;    |UARTCTL:uc1|                        ; 96 (96)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 6 (6)             ; 47 (47)          ; |master|UARTCTL:uc1                                                ; work                     ;
;    |UARTCTL:uc2|                        ; 93 (93)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 5 (5)             ; 49 (49)          ; |master|UARTCTL:uc2                                                ; work                     ;
;    |UARTCTL:uc3|                        ; 90 (90)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 55 (55)          ; |master|UARTCTL:uc3                                                ; work                     ;
;    |UARTCTL:uc4|                        ; 97 (97)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 9 (9)             ; 45 (45)          ; |master|UARTCTL:uc4                                                ; work                     ;
;    |pll:pll|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |master|pll:pll                                                    ; work                     ;
;       |pll_altpll_0:altpll_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |master|pll:pll|pll_altpll_0:altpll_0                              ; altera_reserved_qsys_pll ;
;          |pll_altpll_0_altpll_a6h2:sd1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |master|pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1 ; altera_reserved_qsys_pll ;
;    |uart:u1|                            ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 11 (11)          ; |master|uart:u1                                                    ; work                     ;
;    |uart:u2|                            ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 11 (11)          ; |master|uart:u2                                                    ; work                     ;
;    |uart:u3|                            ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 4 (4)             ; 10 (10)          ; |master|uart:u3                                                    ; work                     ;
;    |uart:u4|                            ; 25 (25)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 10 (10)          ; |master|uart:u4                                                    ; work                     ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; sign_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sign_gnd   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pll_c0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pll_c1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FSI1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDI1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx1        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FSI2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDI2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx2        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FSI3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDI3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS3        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx3        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx3        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FSI4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDI4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADCRESET   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS4        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx4        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx4        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; A[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MUX_O[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_out    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SYNC       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pll_locked ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FSO1       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; SCO1       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; SCO2       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SCO3       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; SCO4       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSO2       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSO3       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSO4       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDO1       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SDO2       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDO3       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SDO4       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; rx1                                       ;                   ;         ;
; rx2                                       ;                   ;         ;
; rx3                                       ;                   ;         ;
; rx4                                       ;                   ;         ;
; clock                                     ;                   ;         ;
; FSO1                                      ;                   ;         ;
;      - ADCREAD:adcread1|result_buff[19]~0 ; 1                 ; 0       ;
;      - ADCREAD:adcread1|state~6           ; 1                 ; 0       ;
;      - ADCREAD:adcread1|lastFSO~0         ; 1                 ; 0       ;
; SCO1                                      ;                   ;         ;
;      - ADCREAD:adcread1|result_data[8]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[9]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[10]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[11]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[12]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[13]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[14]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[15]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[16]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[17]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[18]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[19]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[20]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[21]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[22]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[23]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[24]   ; 1                 ; 0       ;
;      - ADCREAD:adcread1|result_data[25]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[26]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[27]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_data[28]   ; 1                 ; 0       ;
;      - ADCREAD:adcread1|result_data[29]   ; 1                 ; 0       ;
;      - ADCREAD:adcread1|result_data[30]   ; 1                 ; 0       ;
;      - ADCREAD:adcread1|result_data[31]   ; 1                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[17]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|state.READ_DONE   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[16]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[15]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[14]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[13]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[26]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[25]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[24]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[11]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[10]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[9]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[12]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[27]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[8]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[23]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[22]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[21]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[20]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[19]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[18]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[31]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[30]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[29]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[28]   ; 0                 ; 0       ;
;      - ADCREAD:adcread1|lastFSO           ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[7]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[6]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_valid      ; 1                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[5]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[4]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[3]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[2]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[1]    ; 0                 ; 0       ;
;      - ADCREAD:adcread1|result_buff[0]    ; 0                 ; 0       ;
; SCO2                                      ;                   ;         ;
; SCO3                                      ;                   ;         ;
;      - ADCREAD:adcread3|result_data[8]    ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[9]    ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[10]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[11]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[12]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[13]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[14]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[15]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[16]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[17]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[18]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[19]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[20]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[21]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[22]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[23]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[24]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[25]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[26]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[27]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[28]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[29]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[30]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_data[31]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[17]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|state.READ_DONE   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[16]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[15]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[14]   ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[13]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[12]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[27]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[26]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[25]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[24]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[11]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[10]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[9]    ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[8]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[23]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[20]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[19]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[18]   ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[22]   ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[21]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[31]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[30]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[29]   ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[28]   ; 0                 ; 0       ;
;      - ADCREAD:adcread3|lastFSO           ; 0                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[7]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[6]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_valid      ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[5]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[4]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[3]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[2]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[1]    ; 1                 ; 0       ;
;      - ADCREAD:adcread3|result_buff[0]    ; 1                 ; 0       ;
; SCO4                                      ;                   ;         ;
;      - ADCREAD:adcread4|result_data[8]    ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[9]    ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[10]   ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[11]   ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[12]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[13]   ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[14]   ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[15]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[16]   ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_data[17]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[18]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[19]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[20]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[21]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[22]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[23]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[24]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[25]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[26]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[27]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[28]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[29]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[30]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_data[31]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[17]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|state.READ_DONE   ; 1                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[16]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[15]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[14]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[13]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[12]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[27]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[26]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[25]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[24]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[11]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[10]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[9]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[8]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[23]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[22]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[21]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[18]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[20]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[19]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[31]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[30]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[29]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[28]   ; 0                 ; 0       ;
;      - ADCREAD:adcread4|lastFSO           ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[7]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[6]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_valid      ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[5]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[4]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[3]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[2]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[1]    ; 0                 ; 0       ;
;      - ADCREAD:adcread4|result_buff[0]    ; 0                 ; 0       ;
; FSO2                                      ;                   ;         ;
;      - ADCREAD:adcread2|result_buff[22]~0 ; 0                 ; 6       ;
;      - ADCREAD:adcread2|state~6           ; 0                 ; 6       ;
;      - ADCREAD:adcread2|lastFSO~0         ; 0                 ; 6       ;
; FSO3                                      ;                   ;         ;
;      - ADCREAD:adcread3|result_buff[0]~0  ; 0                 ; 6       ;
;      - ADCREAD:adcread3|state~6           ; 0                 ; 6       ;
;      - ADCREAD:adcread3|lastFSO~0         ; 0                 ; 6       ;
; FSO4                                      ;                   ;         ;
;      - ADCREAD:adcread4|result_buff[0]~0  ; 0                 ; 6       ;
;      - ADCREAD:adcread4|state~6           ; 0                 ; 6       ;
;      - ADCREAD:adcread4|lastFSO~0         ; 0                 ; 6       ;
; SDO1                                      ;                   ;         ;
;      - ADCREAD:adcread1|result_buff~9     ; 1                 ; 6       ;
; SDO2                                      ;                   ;         ;
;      - ADCREAD:adcread2|result_buff~9     ; 0                 ; 6       ;
; SDO3                                      ;                   ;         ;
;      - ADCREAD:adcread3|result_buff~9     ; 0                 ; 6       ;
; SDO4                                      ;                   ;         ;
;      - ADCREAD:adcread4|result_buff~9     ; 0                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; ADCREAD:adcread1|result_buff[19]~0                                          ; LCCOMB_X13_Y8_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread1|state~5                                                    ; LCCOMB_X12_Y8_N24  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread2|result_buff[22]~0                                          ; LCCOMB_X13_Y8_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread2|state~5                                                    ; LCCOMB_X13_Y6_N30  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread3|result_buff[0]~0                                           ; LCCOMB_X13_Y8_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread3|state~5                                                    ; LCCOMB_X12_Y10_N18 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread4|result_buff[0]~0                                           ; LCCOMB_X13_Y8_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADCREAD:adcread4|state~5                                                    ; LCCOMB_X18_Y8_N18  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; FSO1                                                                        ; PIN_30             ; 19      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; SCANCTL2:scan1|counter_y[5]~11                                              ; LCCOMB_X16_Y8_N28  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SCANCTL2:scan1|state.COUNTX                                                 ; FF_X13_Y8_N29      ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SCANCTL2:scan1|state.COUNTY                                                 ; FF_X16_Y8_N27      ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SCO1                                                                        ; PIN_31             ; 59      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; SCO2                                                                        ; PIN_42             ; 59      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SCO3                                                                        ; PIN_53             ; 59      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; SCO4                                                                        ; PIN_64             ; 59      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex1|next_state~2                                             ; LCCOMB_X5_Y8_N30   ; 1       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex1|state                                                    ; FF_X5_Y8_N7        ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex2|next_state~3                                             ; LCCOMB_X14_Y6_N26  ; 1       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex2|state                                                    ; FF_X14_Y6_N21      ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex3|next_state~3                                             ; LCCOMB_X12_Y4_N30  ; 1       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex3|state                                                    ; FF_X12_Y4_N11      ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex4|next_state~3                                             ; LCCOMB_X21_Y4_N26  ; 1       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; SIGNEXPAND:signex4|state                                                    ; FF_X21_Y4_N29      ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc1|ADCDATABUFF[15]~0                                               ; LCCOMB_X9_Y8_N14   ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc1|count_2[5]~10                                                   ; LCCOMB_X4_Y8_N2    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc1|state.DONE                                                      ; FF_X4_Y8_N27       ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc2|ADCDATABUFF[15]~0                                               ; LCCOMB_X12_Y6_N0   ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc2|count_2[6]~10                                                   ; LCCOMB_X10_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc2|state.DONE                                                      ; FF_X10_Y7_N3       ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc3|ADCDATABUFF[15]~0                                               ; LCCOMB_X13_Y10_N6  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc3|count_2[5]~10                                                   ; LCCOMB_X11_Y9_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc3|state.DONE                                                      ; FF_X11_Y9_N3       ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc4|ADCDATABUFF[15]~0                                               ; LCCOMB_X18_Y8_N2   ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc4|count_2[0]~10                                                   ; LCCOMB_X19_Y9_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UARTCTL:uc4|state.DONE                                                      ; FF_X19_Y9_N15      ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clock                                                                       ; PIN_25             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[0] ; PLL_1              ; 265     ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[1] ; PLL_1              ; 7       ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[2] ; PLL_1              ; 36      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                                                       ; FF_X13_Y8_N17      ; 290     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart:u1|tx_cnt[2]~3                                                         ; LCCOMB_X7_Y7_N26   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u1|tx_reg[7]~0                                                         ; LCCOMB_X7_Y8_N20   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u2|tx_cnt[1]~3                                                         ; LCCOMB_X12_Y7_N18  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u2|tx_reg[7]~0                                                         ; LCCOMB_X14_Y7_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u3|tx_cnt[1]~3                                                         ; LCCOMB_X14_Y11_N0  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u3|tx_reg[7]~0                                                         ; LCCOMB_X13_Y11_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u4|tx_cnt[0]~3                                                         ; LCCOMB_X16_Y7_N28  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart:u4|tx_reg[7]~0                                                         ; LCCOMB_X16_Y7_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FSO1                                                                        ; PIN_30   ; 19      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; SCO2                                                                        ; PIN_42   ; 59      ; 4                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[0] ; PLL_1    ; 265     ; 115                                  ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[1] ; PLL_1    ; 7       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[2] ; PLL_1    ; 36      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; reset                                                                                        ; 290     ;
; SCO4~input                                                                                   ; 59      ;
; SCO3~input                                                                                   ; 59      ;
; SCO1~input                                                                                   ; 59      ;
; ADCREAD:adcread4|result_buff[0]~0                                                            ; 32      ;
; ADCREAD:adcread3|result_buff[0]~0                                                            ; 32      ;
; ADCREAD:adcread2|result_buff[22]~0                                                           ; 32      ;
; ADCREAD:adcread1|result_buff[19]~0                                                           ; 32      ;
; SCANCTL2:scan1|state.HEAD                                                                    ; 26      ;
; ADCREAD:adcread4|state~5                                                                     ; 24      ;
; ADCREAD:adcread3|state~5                                                                     ; 24      ;
; ADCREAD:adcread2|state~5                                                                     ; 24      ;
; ADCREAD:adcread1|state~5                                                                     ; 24      ;
; UARTCTL:uc4|ADCDATABUFF[15]~0                                                                ; 24      ;
; UARTCTL:uc3|ADCDATABUFF[15]~0                                                                ; 24      ;
; UARTCTL:uc2|ADCDATABUFF[15]~0                                                                ; 24      ;
; UARTCTL:uc1|ADCDATABUFF[15]~0                                                                ; 24      ;
; UARTCTL:uc3|Equal3~6                                                                         ; 20      ;
; UARTCTL:uc3|Equal0~1                                                                         ; 20      ;
; UARTCTL:uc3|Equal3~7                                                                         ; 19      ;
; UARTCTL:uc4|Equal3~6                                                                         ; 18      ;
; UARTCTL:uc4|Equal3~7                                                                         ; 17      ;
; UARTCTL:uc2|Equal3~6                                                                         ; 17      ;
; UARTCTL:uc1|Equal3~6                                                                         ; 17      ;
; UARTCTL:uc2|Equal3~7                                                                         ; 16      ;
; UARTCTL:uc1|Equal3~7                                                                         ; 16      ;
; UARTCTL:uc3|count_2[0]                                                                       ; 16      ;
; UARTCTL:uc4|Equal0~1                                                                         ; 15      ;
; UARTCTL:uc2|Equal0~1                                                                         ; 15      ;
; UARTCTL:uc1|Equal0~1                                                                         ; 15      ;
; UARTCTL:uc4|count_2[0]                                                                       ; 13      ;
; UARTCTL:uc2|count_2[0]                                                                       ; 13      ;
; UARTCTL:uc1|count_2[0]                                                                       ; 13      ;
; UARTCTL:uc4|state.DONE                                                                       ; 12      ;
; UARTCTL:uc3|state.DONE                                                                       ; 12      ;
; UARTCTL:uc2|state.DONE                                                                       ; 12      ;
; UARTCTL:uc1|state.DONE                                                                       ; 12      ;
; SCANCTL2:scan1|state.COUNTY                                                                  ; 12      ;
; uart:u3|tx_cnt[0]                                                                            ; 11      ;
; uart:u2|tx_cnt[0]                                                                            ; 11      ;
; uart:u1|tx_cnt[0]                                                                            ; 11      ;
; UARTCTL:uc3|state.LOAD                                                                       ; 11      ;
; SIGNEXPAND:signex4|state                                                                     ; 10      ;
; SIGNEXPAND:signex3|state                                                                     ; 10      ;
; SIGNEXPAND:signex2|state                                                                     ; 10      ;
; SIGNEXPAND:signex1|state                                                                     ; 10      ;
; UARTCTL:uc4|state.LD_TX                                                                      ; 10      ;
; UARTCTL:uc3|state.LD_TX                                                                      ; 10      ;
; UARTCTL:uc2|state.LD_TX                                                                      ; 10      ;
; UARTCTL:uc1|state.LD_TX                                                                      ; 10      ;
; uart:u4|tx_cnt[0]                                                                            ; 10      ;
; uart:u3|tx_cnt[1]                                                                            ; 10      ;
; uart:u2|tx_cnt[1]                                                                            ; 10      ;
; uart:u1|tx_cnt[1]                                                                            ; 10      ;
; SCANCTL2:scan1|counter_y[5]~11                                                               ; 9       ;
; uart:u4|tx_cnt[1]                                                                            ; 9       ;
; UARTCTL:uc4|count_2[0]~10                                                                    ; 8       ;
; UARTCTL:uc3|count_2[5]~10                                                                    ; 8       ;
; UARTCTL:uc2|count_2[6]~10                                                                    ; 8       ;
; UARTCTL:uc1|count_2[5]~10                                                                    ; 8       ;
; UARTCTL:uc4|Equal2~0                                                                         ; 8       ;
; UARTCTL:uc3|Equal2~0                                                                         ; 8       ;
; UARTCTL:uc2|Equal2~0                                                                         ; 8       ;
; UARTCTL:uc2|Equal3~8                                                                         ; 8       ;
; UARTCTL:uc2|Selector6~0                                                                      ; 8       ;
; UARTCTL:uc1|Equal2~0                                                                         ; 8       ;
; UARTCTL:uc1|Equal3~8                                                                         ; 8       ;
; UARTCTL:uc1|Selector6~0                                                                      ; 8       ;
; uart:u4|tx_reg[7]~0                                                                          ; 8       ;
; uart:u3|tx_reg[7]~0                                                                          ; 8       ;
; uart:u2|tx_reg[7]~0                                                                          ; 8       ;
; uart:u1|tx_reg[7]~0                                                                          ; 8       ;
; UARTCTL:uc3|tx_enable_ctr                                                                    ; 8       ;
; UARTCTL:uc2|tx_enable_ctr                                                                    ; 8       ;
; UARTCTL:uc4|Selector6~2                                                                      ; 7       ;
; UARTCTL:uc4|Selector6~1                                                                      ; 7       ;
; UARTCTL:uc4|Equal3~8                                                                         ; 7       ;
; UARTCTL:uc4|Selector6~0                                                                      ; 7       ;
; UARTCTL:uc3|Selector6~3                                                                      ; 7       ;
; UARTCTL:uc2|Selector6~2                                                                      ; 7       ;
; UARTCTL:uc2|Selector6~1                                                                      ; 7       ;
; UARTCTL:uc1|Selector6~2                                                                      ; 7       ;
; UARTCTL:uc1|Selector6~1                                                                      ; 7       ;
; UARTCTL:uc4|state.ENABLE                                                                     ; 7       ;
; UARTCTL:uc3|state.ENABLE                                                                     ; 7       ;
; UARTCTL:uc2|state.ENABLE                                                                     ; 7       ;
; UARTCTL:uc1|state.ENABLE                                                                     ; 7       ;
; SCANCTL2:scan1|state.COUNTX                                                                  ; 7       ;
; UARTCTL:uc4|tx_enable_ctr                                                                    ; 7       ;
; UARTCTL:uc1|tx_enable_ctr                                                                    ; 7       ;
; SCANCTL2:scan1|counter_x[4]                                                                  ; 7       ;
; ADCCTL:adcctl1|state.RESET                                                                   ; 6       ;
; uart:u3|tx_cnt[2]                                                                            ; 6       ;
; uart:u2|tx_cnt[2]                                                                            ; 6       ;
; uart:u1|tx_cnt[2]                                                                            ; 6       ;
; UARTCTL:uc4|state.LOAD                                                                       ; 6       ;
; UARTCTL:uc3|Equal3~8                                                                         ; 5       ;
; UARTCTL:uc3|Selector6~2                                                                      ; 5       ;
; ADCCTL:adcctl1|count_1[0]                                                                    ; 5       ;
; uart:u4|Equal4~0                                                                             ; 5       ;
; uart:u4|tx_cnt[2]                                                                            ; 5       ;
; uart:u3|Equal4~0                                                                             ; 5       ;
; uart:u3|tx_empty                                                                             ; 5       ;
; uart:u2|Equal4~0                                                                             ; 5       ;
; uart:u2|tx_empty                                                                             ; 5       ;
; uart:u1|Equal4~0                                                                             ; 5       ;
; UARTCTL:uc2|state.LOAD                                                                       ; 5       ;
; UARTCTL:uc1|state.LOAD                                                                       ; 5       ;
; UARTCTL:uc4|count_1[0]                                                                       ; 4       ;
; UARTCTL:uc3|count_1[0]                                                                       ; 4       ;
; UARTCTL:uc2|count_1[0]                                                                       ; 4       ;
; UARTCTL:uc1|count_1[0]                                                                       ; 4       ;
; uart:u4|tx_cnt[0]~3                                                                          ; 4       ;
; ADCCTL:adcctl1|count_1[1]                                                                    ; 4       ;
; uart:u3|tx_cnt[1]~3                                                                          ; 4       ;
; uart:u2|tx_cnt[1]~3                                                                          ; 4       ;
; uart:u1|tx_cnt[2]~3                                                                          ; 4       ;
; uart:u4|tx_empty                                                                             ; 4       ;
; uart:u3|tx_cnt[3]                                                                            ; 4       ;
; uart:u2|tx_cnt[3]                                                                            ; 4       ;
; uart:u1|tx_cnt[3]                                                                            ; 4       ;
; uart:u1|tx_empty                                                                             ; 4       ;
; UARTCTL:uc4|count_2[1]                                                                       ; 4       ;
; UARTCTL:uc2|count_2[1]                                                                       ; 4       ;
; UARTCTL:uc1|count_2[1]                                                                       ; 4       ;
; FSO4~input                                                                                   ; 3       ;
; FSO3~input                                                                                   ; 3       ;
; FSO2~input                                                                                   ; 3       ;
; FSO1~input                                                                                   ; 3       ;
; ADCREAD:adcread4|state.READ_DONE                                                             ; 3       ;
; ADCREAD:adcread3|state.READ_DONE                                                             ; 3       ;
; ADCREAD:adcread2|state.READ_DONE                                                             ; 3       ;
; ADCREAD:adcread1|state.READ_DONE                                                             ; 3       ;
; UARTCTL:uc4|state.INITIAL                                                                    ; 3       ;
; UARTCTL:uc4|state.READ                                                                       ; 3       ;
; UARTCTL:uc4|count_1[1]                                                                       ; 3       ;
; UARTCTL:uc3|state.INITIAL                                                                    ; 3       ;
; UARTCTL:uc3|state.READ                                                                       ; 3       ;
; UARTCTL:uc3|count_1[1]                                                                       ; 3       ;
; UARTCTL:uc2|state.INITIAL                                                                    ; 3       ;
; UARTCTL:uc2|state.READ                                                                       ; 3       ;
; UARTCTL:uc2|count_1[1]                                                                       ; 3       ;
; UARTCTL:uc1|state.INITIAL                                                                    ; 3       ;
; UARTCTL:uc1|state.READ                                                                       ; 3       ;
; UARTCTL:uc1|count_1[1]                                                                       ; 3       ;
; UARTCTL:uc4|Equal0~0                                                                         ; 3       ;
; UARTCTL:uc4|count_1[3]                                                                       ; 3       ;
; UARTCTL:uc3|Selector6~4                                                                      ; 3       ;
; UARTCTL:uc3|count_1[3]                                                                       ; 3       ;
; UARTCTL:uc2|Equal0~0                                                                         ; 3       ;
; UARTCTL:uc2|count_1[3]                                                                       ; 3       ;
; UARTCTL:uc1|Equal0~0                                                                         ; 3       ;
; UARTCTL:uc1|count_1[3]                                                                       ; 3       ;
; ADCCTL:adcctl1|count_1[2]                                                                    ; 3       ;
; uart:u4|tx_cnt[3]                                                                            ; 3       ;
; uart:u4|tx_out                                                                               ; 3       ;
; uart:u3|tx_out                                                                               ; 3       ;
; uart:u2|tx_out                                                                               ; 3       ;
; uart:u1|tx_out                                                                               ; 3       ;
; UARTCTL:uc4|count_2[7]                                                                       ; 3       ;
; UARTCTL:uc4|count_2[6]                                                                       ; 3       ;
; UARTCTL:uc3|count_2[7]                                                                       ; 3       ;
; UARTCTL:uc3|count_2[6]                                                                       ; 3       ;
; UARTCTL:uc3|count_2[1]                                                                       ; 3       ;
; UARTCTL:uc2|count_2[7]                                                                       ; 3       ;
; UARTCTL:uc2|count_2[6]                                                                       ; 3       ;
; UARTCTL:uc1|count_2[7]                                                                       ; 3       ;
; UARTCTL:uc1|count_2[6]                                                                       ; 3       ;
; SCANCTL2:scan1|counter_y[7]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[6]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[5]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[4]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[3]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[2]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[1]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_y[0]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_x[3]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_x[2]                                                                  ; 3       ;
; SCANCTL2:scan1|counter_x[1]                                                                  ; 3       ;
; clock~input                                                                                  ; 2       ;
; SIGNEXPAND:signex4|next_state                                                                ; 2       ;
; SIGNEXPAND:signex3|next_state                                                                ; 2       ;
; SIGNEXPAND:signex2|next_state                                                                ; 2       ;
; SIGNEXPAND:signex1|next_state                                                                ; 2       ;
; ADCREAD:adcread4|result_data~23                                                              ; 2       ;
; ADCREAD:adcread4|result_data~22                                                              ; 2       ;
; ADCREAD:adcread4|result_data~21                                                              ; 2       ;
; ADCREAD:adcread4|result_data~19                                                              ; 2       ;
; ADCREAD:adcread4|result_data~18                                                              ; 2       ;
; ADCREAD:adcread4|result_data~17                                                              ; 2       ;
; ADCREAD:adcread4|result_data~16                                                              ; 2       ;
; ADCREAD:adcread4|result_data~15                                                              ; 2       ;
; ADCREAD:adcread4|result_data~14                                                              ; 2       ;
; ADCREAD:adcread4|result_data~13                                                              ; 2       ;
; ADCREAD:adcread4|result_data~12                                                              ; 2       ;
; ADCREAD:adcread4|result_data~11                                                              ; 2       ;
; ADCREAD:adcread4|result_data~10                                                              ; 2       ;
; ADCREAD:adcread4|result_data~9                                                               ; 2       ;
; ADCREAD:adcread4|result_data~8                                                               ; 2       ;
; ADCREAD:adcread4|result_data~7                                                               ; 2       ;
; ADCREAD:adcread4|result_data~6                                                               ; 2       ;
; ADCREAD:adcread4|result_data~5                                                               ; 2       ;
; ADCREAD:adcread4|result_data~4                                                               ; 2       ;
; ADCREAD:adcread4|result_data~3                                                               ; 2       ;
; ADCREAD:adcread4|result_data~2                                                               ; 2       ;
; ADCREAD:adcread4|result_data~1                                                               ; 2       ;
; ADCREAD:adcread4|result_data~0                                                               ; 2       ;
; SIGNEXPAND:signex4|signal_out                                                                ; 2       ;
; ADCREAD:adcread3|result_data~23                                                              ; 2       ;
; ADCREAD:adcread3|result_data~22                                                              ; 2       ;
; ADCREAD:adcread3|result_data~21                                                              ; 2       ;
; ADCREAD:adcread3|result_data~19                                                              ; 2       ;
; ADCREAD:adcread3|result_data~18                                                              ; 2       ;
; ADCREAD:adcread3|result_data~17                                                              ; 2       ;
; ADCREAD:adcread3|result_data~16                                                              ; 2       ;
; ADCREAD:adcread3|result_data~15                                                              ; 2       ;
; ADCREAD:adcread3|result_data~14                                                              ; 2       ;
; ADCREAD:adcread3|result_data~13                                                              ; 2       ;
; ADCREAD:adcread3|result_data~12                                                              ; 2       ;
; ADCREAD:adcread3|result_data~11                                                              ; 2       ;
; ADCREAD:adcread3|result_data~10                                                              ; 2       ;
; ADCREAD:adcread3|result_data~9                                                               ; 2       ;
; ADCREAD:adcread3|result_data~8                                                               ; 2       ;
; ADCREAD:adcread3|result_data~7                                                               ; 2       ;
; ADCREAD:adcread3|result_data~6                                                               ; 2       ;
; ADCREAD:adcread3|result_data~5                                                               ; 2       ;
; ADCREAD:adcread3|result_data~4                                                               ; 2       ;
; ADCREAD:adcread3|result_data~3                                                               ; 2       ;
; ADCREAD:adcread3|result_data~2                                                               ; 2       ;
; ADCREAD:adcread3|result_data~1                                                               ; 2       ;
; ADCREAD:adcread3|result_data~0                                                               ; 2       ;
; SIGNEXPAND:signex3|signal_out                                                                ; 2       ;
; ADCREAD:adcread2|result_data~23                                                              ; 2       ;
; ADCREAD:adcread2|result_data~22                                                              ; 2       ;
; ADCREAD:adcread2|result_data~21                                                              ; 2       ;
; ADCREAD:adcread2|result_data~19                                                              ; 2       ;
; ADCREAD:adcread2|result_data~18                                                              ; 2       ;
; ADCREAD:adcread2|result_data~17                                                              ; 2       ;
; ADCREAD:adcread2|result_data~16                                                              ; 2       ;
; ADCREAD:adcread2|result_data~15                                                              ; 2       ;
; ADCREAD:adcread2|result_data~14                                                              ; 2       ;
; ADCREAD:adcread2|result_data~13                                                              ; 2       ;
; ADCREAD:adcread2|result_data~12                                                              ; 2       ;
; ADCREAD:adcread2|result_data~11                                                              ; 2       ;
; ADCREAD:adcread2|result_data~10                                                              ; 2       ;
; ADCREAD:adcread2|result_data~9                                                               ; 2       ;
; ADCREAD:adcread2|result_data~8                                                               ; 2       ;
; ADCREAD:adcread2|result_data~7                                                               ; 2       ;
; ADCREAD:adcread2|result_data~6                                                               ; 2       ;
; ADCREAD:adcread2|result_data~5                                                               ; 2       ;
; ADCREAD:adcread2|result_data~4                                                               ; 2       ;
; ADCREAD:adcread2|result_data~3                                                               ; 2       ;
; ADCREAD:adcread2|result_data~2                                                               ; 2       ;
; ADCREAD:adcread2|result_data~1                                                               ; 2       ;
; ADCREAD:adcread2|result_data~0                                                               ; 2       ;
; SIGNEXPAND:signex2|signal_out                                                                ; 2       ;
; ADCREAD:adcread1|result_data~23                                                              ; 2       ;
; ADCREAD:adcread1|result_data~22                                                              ; 2       ;
; ADCREAD:adcread1|result_data~21                                                              ; 2       ;
; ADCREAD:adcread1|result_data~19                                                              ; 2       ;
; ADCREAD:adcread1|result_data~18                                                              ; 2       ;
; ADCREAD:adcread1|result_data~17                                                              ; 2       ;
; ADCREAD:adcread1|result_data~16                                                              ; 2       ;
; ADCREAD:adcread1|result_data~15                                                              ; 2       ;
; ADCREAD:adcread1|result_data~14                                                              ; 2       ;
; ADCREAD:adcread1|result_data~13                                                              ; 2       ;
; ADCREAD:adcread1|result_data~12                                                              ; 2       ;
; ADCREAD:adcread1|result_data~11                                                              ; 2       ;
; ADCREAD:adcread1|result_data~10                                                              ; 2       ;
; ADCREAD:adcread1|result_data~9                                                               ; 2       ;
; ADCREAD:adcread1|result_data~8                                                               ; 2       ;
; ADCREAD:adcread1|result_data~7                                                               ; 2       ;
; ADCREAD:adcread1|result_data~6                                                               ; 2       ;
; ADCREAD:adcread1|result_data~5                                                               ; 2       ;
; ADCREAD:adcread1|result_data~4                                                               ; 2       ;
; ADCREAD:adcread1|result_data~3                                                               ; 2       ;
; ADCREAD:adcread1|result_data~2                                                               ; 2       ;
; ADCREAD:adcread1|result_data~1                                                               ; 2       ;
; ADCREAD:adcread1|result_data~0                                                               ; 2       ;
; SIGNEXPAND:signex1|signal_out                                                                ; 2       ;
; UARTCTL:uc4|count_1[2]                                                                       ; 2       ;
; UARTCTL:uc3|count_1[2]                                                                       ; 2       ;
; UARTCTL:uc2|count_1[2]                                                                       ; 2       ;
; UARTCTL:uc1|count_1[2]                                                                       ; 2       ;
; UARTCTL:uc4|Equal0~2                                                                         ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[28]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[29]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[30]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[31]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[19]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[20]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[18]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[21]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[22]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[23]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[8]                                                                   ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[9]                                                                   ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[10]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[11]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[24]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[25]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[26]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[27]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[12]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[13]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[14]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[15]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[16]                                                                  ; 2       ;
; UARTCTL:uc4|ADCDATABUFF[17]                                                                  ; 2       ;
; UARTCTL:uc3|Selector5~2                                                                      ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[28]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[29]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[30]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[31]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[21]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[22]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[18]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[19]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[20]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[23]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[8]                                                                   ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[9]                                                                   ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[10]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[11]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[24]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[25]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[26]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[27]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[12]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[13]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[14]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[15]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[16]                                                                  ; 2       ;
; UARTCTL:uc3|ADCDATABUFF[17]                                                                  ; 2       ;
; UARTCTL:uc3|Equal0~0                                                                         ; 2       ;
; UARTCTL:uc2|Equal0~2                                                                         ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[28]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[29]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[30]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[31]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[18]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[19]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[20]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[21]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[22]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[23]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[8]                                                                   ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[9]                                                                   ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[10]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[11]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[24]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[25]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[26]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[27]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[12]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[13]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[14]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[15]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[16]                                                                  ; 2       ;
; UARTCTL:uc2|ADCDATABUFF[17]                                                                  ; 2       ;
; UARTCTL:uc1|Equal0~2                                                                         ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[28]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[29]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[30]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[31]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[18]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[19]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[20]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[21]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[22]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[23]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[8]                                                                   ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[27]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[12]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[9]                                                                   ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[10]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[11]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[24]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[25]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[26]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[13]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[14]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[15]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[16]                                                                  ; 2       ;
; UARTCTL:uc1|ADCDATABUFF[17]                                                                  ; 2       ;
; SCANCTL2:scan1|Selector0~0                                                                   ; 2       ;
; SCANCTL2:scan1|Selector1~1                                                                   ; 2       ;
; SCANCTL2:scan1|state~9                                                                       ; 2       ;
; SCANCTL2:scan1|counter_head                                                                  ; 2       ;
; UARTCTL:uc4|ld_tx_data_ctr                                                                   ; 2       ;
; ADCCTL:adcctl1|count_1[3]                                                                    ; 2       ;
; UARTCTL:uc3|ld_tx_data_ctr                                                                   ; 2       ;
; UARTCTL:uc2|ld_tx_data_ctr                                                                   ; 2       ;
; UARTCTL:uc1|ld_tx_data_ctr                                                                   ; 2       ;
; uart:u4|Add3~0                                                                               ; 2       ;
; uart:u3|Add3~0                                                                               ; 2       ;
; uart:u2|Add3~0                                                                               ; 2       ;
; uart:u1|Add3~0                                                                               ; 2       ;
; SIGNEXPAND:signex4|counter[4]                                                                ; 2       ;
; SIGNEXPAND:signex4|counter[3]                                                                ; 2       ;
; SIGNEXPAND:signex4|counter[2]                                                                ; 2       ;
; SIGNEXPAND:signex4|counter[1]                                                                ; 2       ;
; SIGNEXPAND:signex4|counter[0]                                                                ; 2       ;
; SIGNEXPAND:signex4|counter[6]                                                                ; 2       ;
; SIGNEXPAND:signex4|counter[5]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[4]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[3]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[2]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[1]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[0]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[6]                                                                ; 2       ;
; SIGNEXPAND:signex3|counter[5]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[4]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[3]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[2]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[1]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[0]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[6]                                                                ; 2       ;
; SIGNEXPAND:signex2|counter[5]                                                                ; 2       ;
; SIGNEXPAND:signex1|counter[6]                                                                ; 2       ;
; SIGNEXPAND:signex1|counter[5]                                                                ; 2       ;
; SIGNEXPAND:signex1|counter[4]                                                                ; 2       ;
; SIGNEXPAND:signex1|counter[3]                                                                ; 2       ;
; SIGNEXPAND:signex1|counter[2]                                                                ; 2       ;
; SIGNEXPAND:signex1|counter[1]                                                                ; 2       ;
; UARTCTL:uc4|count_2[5]                                                                       ; 2       ;
; UARTCTL:uc4|count_2[4]                                                                       ; 2       ;
; UARTCTL:uc4|count_2[3]                                                                       ; 2       ;
; UARTCTL:uc4|count_2[2]                                                                       ; 2       ;
; UARTCTL:uc3|count_2[5]                                                                       ; 2       ;
; UARTCTL:uc3|count_2[4]                                                                       ; 2       ;
; UARTCTL:uc3|count_2[3]                                                                       ; 2       ;
; UARTCTL:uc3|count_2[2]                                                                       ; 2       ;
; UARTCTL:uc2|count_2[5]                                                                       ; 2       ;
; UARTCTL:uc2|count_2[4]                                                                       ; 2       ;
; UARTCTL:uc2|count_2[3]                                                                       ; 2       ;
; UARTCTL:uc2|count_2[2]                                                                       ; 2       ;
; UARTCTL:uc1|count_2[5]                                                                       ; 2       ;
; UARTCTL:uc1|count_2[4]                                                                       ; 2       ;
; UARTCTL:uc1|count_2[3]                                                                       ; 2       ;
; UARTCTL:uc1|count_2[2]                                                                       ; 2       ;
; SCANCTL2:scan1|counter_y[8]                                                                  ; 2       ;
; UARTCTL:uc4|tx_data_ctr[4]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[6]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[7]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[5]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[0]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[2]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[3]                                                                   ; 2       ;
; UARTCTL:uc4|tx_data_ctr[1]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[4]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[6]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[7]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[5]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[0]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[2]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[3]                                                                   ; 2       ;
; UARTCTL:uc3|tx_data_ctr[1]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[4]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[6]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[7]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[5]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[0]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[2]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[3]                                                                   ; 2       ;
; UARTCTL:uc2|tx_data_ctr[1]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[4]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[6]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[7]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[5]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[0]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[2]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[3]                                                                   ; 2       ;
; UARTCTL:uc1|tx_data_ctr[1]                                                                   ; 2       ;
; SCANCTL2:scan1|counter_x[0]                                                                  ; 2       ;
; reset~feeder                                                                                 ; 1       ;
; pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[0]~clkctrl_e_pll_c0 ; 1       ;
; SDO4~input                                                                                   ; 1       ;
; SDO3~input                                                                                   ; 1       ;
; SDO2~input                                                                                   ; 1       ;
; SDO1~input                                                                                   ; 1       ;
; uart:u1|tx_out~4                                                                             ; 1       ;
; uart:u1|tx_out~3                                                                             ; 1       ;
; uart:u2|tx_out~4                                                                             ; 1       ;
; uart:u2|tx_out~3                                                                             ; 1       ;
; uart:u3|tx_out~4                                                                             ; 1       ;
; uart:u3|tx_out~3                                                                             ; 1       ;
; UARTCTL:uc4|Selector10~7                                                                     ; 1       ;
; UARTCTL:uc4|Selector7~7                                                                      ; 1       ;
; UARTCTL:uc3|Selector6~10                                                                     ; 1       ;
; UARTCTL:uc3|Selector5~7                                                                      ; 1       ;
; UARTCTL:uc3|Selector10~10                                                                    ; 1       ;
; UARTCTL:uc3|Selector10~9                                                                     ; 1       ;
; UARTCTL:uc2|Selector10~7                                                                     ; 1       ;
; UARTCTL:uc1|Selector10~7                                                                     ; 1       ;
; uart:u4|tx_cnt~6                                                                             ; 1       ;
; uart:u4|tx_empty~2                                                                           ; 1       ;
; uart:u3|tx_empty~2                                                                           ; 1       ;
; uart:u3|tx_cnt~6                                                                             ; 1       ;
; uart:u2|tx_empty~2                                                                           ; 1       ;
; uart:u2|tx_cnt~6                                                                             ; 1       ;
; uart:u1|tx_cnt~6                                                                             ; 1       ;
; uart:u1|tx_empty~2                                                                           ; 1       ;
; uart:u4|tx_out~6                                                                             ; 1       ;
; ADCREAD:adcread4|result_buff~9                                                               ; 1       ;
; ADCREAD:adcread3|result_buff~9                                                               ; 1       ;
; ADCREAD:adcread2|result_buff~9                                                               ; 1       ;
; ADCREAD:adcread1|result_buff~9                                                               ; 1       ;
; ADCREAD:adcread4|result_buff~8                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[0]                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~8                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[0]                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~8                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[0]                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~8                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[0]                                                              ; 1       ;
; ADCREAD:adcread4|result_buff~7                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[1]                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~7                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[1]                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~7                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[1]                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~7                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[1]                                                              ; 1       ;
; ADCREAD:adcread4|result_buff~6                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[2]                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~6                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[2]                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~6                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[2]                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~6                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[2]                                                              ; 1       ;
; ADCREAD:adcread4|result_buff~5                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[3]                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~5                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[3]                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~5                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[3]                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~5                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[3]                                                              ; 1       ;
; ADCREAD:adcread4|result_buff~4                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[4]                                                              ; 1       ;
; ADCREAD:adcread4|result_valid~0                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~4                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[4]                                                              ; 1       ;
; ADCREAD:adcread3|result_valid~0                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~4                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[4]                                                              ; 1       ;
; ADCREAD:adcread2|result_valid~0                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~4                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[4]                                                              ; 1       ;
; ADCREAD:adcread1|result_valid~0                                                              ; 1       ;
; ADCREAD:adcread4|result_buff~3                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[5]                                                              ; 1       ;
; SIGNEXPAND:signex4|next_state~3                                                              ; 1       ;
; ADCREAD:adcread4|result_valid                                                                ; 1       ;
; SIGNEXPAND:signex4|next_state~2                                                              ; 1       ;
; SIGNEXPAND:signex4|next_state~1                                                              ; 1       ;
; SIGNEXPAND:signex4|next_state~0                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~3                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[5]                                                              ; 1       ;
; SIGNEXPAND:signex3|next_state~3                                                              ; 1       ;
; ADCREAD:adcread3|result_valid                                                                ; 1       ;
; SIGNEXPAND:signex3|next_state~2                                                              ; 1       ;
; SIGNEXPAND:signex3|next_state~1                                                              ; 1       ;
; SIGNEXPAND:signex3|next_state~0                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~3                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[5]                                                              ; 1       ;
; SIGNEXPAND:signex2|next_state~3                                                              ; 1       ;
; ADCREAD:adcread2|result_valid                                                                ; 1       ;
; SIGNEXPAND:signex2|next_state~2                                                              ; 1       ;
; SIGNEXPAND:signex2|next_state~1                                                              ; 1       ;
; SIGNEXPAND:signex2|next_state~0                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~3                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[5]                                                              ; 1       ;
; SIGNEXPAND:signex1|next_state~2                                                              ; 1       ;
; ADCREAD:adcread1|result_valid                                                                ; 1       ;
; SIGNEXPAND:signex1|next_state~1                                                              ; 1       ;
; SIGNEXPAND:signex1|next_state~0                                                              ; 1       ;
; ADCREAD:adcread4|result_buff~2                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[6]                                                              ; 1       ;
; ADCREAD:adcread4|lastFSO~0                                                                   ; 1       ;
; SIGNEXPAND:signex4|state~0                                                                   ; 1       ;
; ADCREAD:adcread3|result_buff~2                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[6]                                                              ; 1       ;
; ADCREAD:adcread3|lastFSO~0                                                                   ; 1       ;
; SIGNEXPAND:signex3|state~0                                                                   ; 1       ;
; ADCREAD:adcread2|result_buff~2                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[6]                                                              ; 1       ;
; ADCREAD:adcread2|lastFSO~0                                                                   ; 1       ;
; SIGNEXPAND:signex2|state~0                                                                   ; 1       ;
; ADCREAD:adcread1|result_buff~2                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[6]                                                              ; 1       ;
; ADCREAD:adcread1|lastFSO~0                                                                   ; 1       ;
; SIGNEXPAND:signex1|state~0                                                                   ; 1       ;
; ADCREAD:adcread4|result_buff~1                                                               ; 1       ;
; ADCREAD:adcread4|result_buff[7]                                                              ; 1       ;
; ADCREAD:adcread4|state~6                                                                     ; 1       ;
; ADCREAD:adcread4|lastFSO                                                                     ; 1       ;
; SIGNEXPAND:signex4|signal_out~0                                                              ; 1       ;
; ADCREAD:adcread3|result_buff~1                                                               ; 1       ;
; ADCREAD:adcread3|result_buff[7]                                                              ; 1       ;
; ADCREAD:adcread3|state~6                                                                     ; 1       ;
; ADCREAD:adcread3|lastFSO                                                                     ; 1       ;
; SIGNEXPAND:signex3|signal_out~0                                                              ; 1       ;
; ADCREAD:adcread2|result_buff~1                                                               ; 1       ;
; ADCREAD:adcread2|result_buff[7]                                                              ; 1       ;
; ADCREAD:adcread2|state~6                                                                     ; 1       ;
; ADCREAD:adcread2|lastFSO                                                                     ; 1       ;
; SIGNEXPAND:signex2|signal_out~0                                                              ; 1       ;
; ADCREAD:adcread1|result_buff~1                                                               ; 1       ;
; ADCREAD:adcread1|result_buff[7]                                                              ; 1       ;
; ADCREAD:adcread1|state~6                                                                     ; 1       ;
; ADCREAD:adcread1|lastFSO                                                                     ; 1       ;
; SIGNEXPAND:signex1|signal_out~0                                                              ; 1       ;
; ADCREAD:adcread4|result_buff[28]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[29]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[30]                                                             ; 1       ;
; ADCREAD:adcread4|result_data~20                                                              ; 1       ;
; ADCREAD:adcread4|result_buff[31]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[19]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[20]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[18]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[21]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[22]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[23]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[8]                                                              ; 1       ;
; ADCREAD:adcread4|result_buff[9]                                                              ; 1       ;
; ADCREAD:adcread4|result_buff[10]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[11]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[24]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[25]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[26]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[27]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[12]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[13]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[14]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[15]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[16]                                                             ; 1       ;
; ADCREAD:adcread4|result_buff[17]                                                             ; 1       ;
; UARTCTL:uc4|state~17                                                                         ; 1       ;
; UARTCTL:uc4|state~16                                                                         ; 1       ;
; UARTCTL:uc4|state~15                                                                         ; 1       ;
; UARTCTL:uc4|count_1~3                                                                        ; 1       ;
; UARTCTL:uc4|count_1~2                                                                        ; 1       ;
; UARTCTL:uc4|count_1~1                                                                        ; 1       ;
; ADCREAD:adcread3|result_buff[28]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[29]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[30]                                                             ; 1       ;
; ADCREAD:adcread3|result_data~20                                                              ; 1       ;
; ADCREAD:adcread3|result_buff[31]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[21]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[22]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[18]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[19]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[20]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[23]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[8]                                                              ; 1       ;
; ADCREAD:adcread3|result_buff[9]                                                              ; 1       ;
; ADCREAD:adcread3|result_buff[10]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[11]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[24]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[25]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[26]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[27]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[12]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[13]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[14]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[15]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[16]                                                             ; 1       ;
; ADCREAD:adcread3|result_buff[17]                                                             ; 1       ;
; UARTCTL:uc3|state~17                                                                         ; 1       ;
; UARTCTL:uc3|state~16                                                                         ; 1       ;
; UARTCTL:uc3|state~15                                                                         ; 1       ;
; UARTCTL:uc3|count_1~3                                                                        ; 1       ;
; UARTCTL:uc3|count_1~2                                                                        ; 1       ;
; UARTCTL:uc3|count_1~1                                                                        ; 1       ;
; ADCREAD:adcread2|result_buff[28]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[29]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[30]                                                             ; 1       ;
; ADCREAD:adcread2|result_data~20                                                              ; 1       ;
; ADCREAD:adcread2|result_buff[31]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[18]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[19]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[20]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[21]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[22]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[23]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[8]                                                              ; 1       ;
; ADCREAD:adcread2|result_buff[9]                                                              ; 1       ;
; ADCREAD:adcread2|result_buff[10]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[11]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[24]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[25]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[26]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[27]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[12]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[13]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[14]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[15]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[16]                                                             ; 1       ;
; ADCREAD:adcread2|result_buff[17]                                                             ; 1       ;
; UARTCTL:uc2|state~17                                                                         ; 1       ;
; UARTCTL:uc2|state~16                                                                         ; 1       ;
; UARTCTL:uc2|state~15                                                                         ; 1       ;
; UARTCTL:uc2|count_1~3                                                                        ; 1       ;
; UARTCTL:uc2|count_1~2                                                                        ; 1       ;
; UARTCTL:uc2|count_1~1                                                                        ; 1       ;
; ADCREAD:adcread1|result_buff[28]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[29]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[30]                                                             ; 1       ;
; ADCREAD:adcread1|result_data~20                                                              ; 1       ;
; ADCREAD:adcread1|result_buff[31]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[18]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[19]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[20]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[21]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[22]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[23]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[8]                                                              ; 1       ;
; ADCREAD:adcread1|result_buff[27]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[12]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[9]                                                              ; 1       ;
; ADCREAD:adcread1|result_buff[10]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[11]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[24]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[25]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[26]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[13]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[14]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[15]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[16]                                                             ; 1       ;
; ADCREAD:adcread1|result_buff[17]                                                             ; 1       ;
; UARTCTL:uc1|state~17                                                                         ; 1       ;
; UARTCTL:uc1|state~16                                                                         ; 1       ;
; UARTCTL:uc1|state~15                                                                         ; 1       ;
; UARTCTL:uc1|count_1~3                                                                        ; 1       ;
; UARTCTL:uc1|count_1~2                                                                        ; 1       ;
; UARTCTL:uc1|count_1~1                                                                        ; 1       ;
; ADCREAD:adcread4|result_data[28]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[29]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[30]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[31]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[19]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[20]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[18]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[21]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[22]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[23]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[8]                                                              ; 1       ;
; ADCREAD:adcread4|result_data[9]                                                              ; 1       ;
; ADCREAD:adcread4|result_data[10]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[11]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[24]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[25]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[26]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[27]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[12]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[13]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[14]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[15]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[16]                                                             ; 1       ;
; ADCREAD:adcread4|result_data[17]                                                             ; 1       ;
; UARTCTL:uc4|Selector1~0                                                                      ; 1       ;
; UARTCTL:uc4|count_1~0                                                                        ; 1       ;
; UARTCTL:uc4|Add0~0                                                                           ; 1       ;
; UARTCTL:uc4|state~14                                                                         ; 1       ;
; ADCREAD:adcread3|result_data[28]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[29]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[30]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[31]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[21]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[22]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[18]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[19]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[20]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[23]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[8]                                                              ; 1       ;
; ADCREAD:adcread3|result_data[9]                                                              ; 1       ;
; ADCREAD:adcread3|result_data[10]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[11]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[24]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[25]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[26]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[27]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[12]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[13]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[14]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[15]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[16]                                                             ; 1       ;
; ADCREAD:adcread3|result_data[17]                                                             ; 1       ;
; UARTCTL:uc3|Selector1~0                                                                      ; 1       ;
; UARTCTL:uc3|count_1~0                                                                        ; 1       ;
; UARTCTL:uc3|Add0~0                                                                           ; 1       ;
; UARTCTL:uc3|state~14                                                                         ; 1       ;
; ADCREAD:adcread2|result_data[28]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[29]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[30]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[31]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[18]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[19]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[20]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[21]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[22]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[23]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[8]                                                              ; 1       ;
; ADCREAD:adcread2|result_data[9]                                                              ; 1       ;
; ADCREAD:adcread2|result_data[10]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[11]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[24]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[25]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[26]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[27]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[12]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[13]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[14]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[15]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[16]                                                             ; 1       ;
; ADCREAD:adcread2|result_data[17]                                                             ; 1       ;
; UARTCTL:uc2|Selector1~0                                                                      ; 1       ;
; UARTCTL:uc2|count_1~0                                                                        ; 1       ;
; UARTCTL:uc2|Add0~0                                                                           ; 1       ;
; UARTCTL:uc2|state~14                                                                         ; 1       ;
; ADCREAD:adcread1|result_data[28]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[29]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[30]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[31]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[18]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[19]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[20]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[21]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[22]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[23]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[8]                                                              ; 1       ;
; ADCREAD:adcread1|result_data[27]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[12]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[9]                                                              ; 1       ;
; ADCREAD:adcread1|result_data[10]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[11]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[24]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[25]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[26]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[13]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[14]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[15]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[16]                                                             ; 1       ;
; ADCREAD:adcread1|result_data[17]                                                             ; 1       ;
; UARTCTL:uc1|Selector1~0                                                                      ; 1       ;
; UARTCTL:uc1|count_1~0                                                                        ; 1       ;
; UARTCTL:uc1|Add0~0                                                                           ; 1       ;
; UARTCTL:uc1|state~14                                                                         ; 1       ;
; UARTCTL:uc4|Selector6~7                                                                      ; 1       ;
; UARTCTL:uc4|Selector6~6                                                                      ; 1       ;
; UARTCTL:uc4|Selector6~5                                                                      ; 1       ;
; UARTCTL:uc4|Selector6~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector6~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector4~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector4~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector4~2                                                                      ; 1       ;
; UARTCTL:uc4|Selector4~1                                                                      ; 1       ;
; UARTCTL:uc4|Selector4~0                                                                      ; 1       ;
; UARTCTL:uc4|Selector3~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector3~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector3~2                                                                      ; 1       ;
; UARTCTL:uc4|Selector3~1                                                                      ; 1       ;
; UARTCTL:uc4|Selector3~0                                                                      ; 1       ;
; UARTCTL:uc4|Selector5~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector5~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector5~2                                                                      ; 1       ;
; UARTCTL:uc4|Selector5~1                                                                      ; 1       ;
; UARTCTL:uc4|Selector5~0                                                                      ; 1       ;
; UARTCTL:uc4|Selector10~6                                                                     ; 1       ;
; UARTCTL:uc4|Selector10~5                                                                     ; 1       ;
; UARTCTL:uc4|Selector10~4                                                                     ; 1       ;
; UARTCTL:uc4|Selector10~3                                                                     ; 1       ;
; UARTCTL:uc4|Selector10~2                                                                     ; 1       ;
; UARTCTL:uc4|Equal0~3                                                                         ; 1       ;
; UARTCTL:uc4|Selector8~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector8~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector8~2                                                                      ; 1       ;
; UARTCTL:uc4|Selector8~1                                                                      ; 1       ;
; UARTCTL:uc4|Selector8~0                                                                      ; 1       ;
; UARTCTL:uc4|Selector7~6                                                                      ; 1       ;
; UARTCTL:uc4|Selector7~5                                                                      ; 1       ;
; UARTCTL:uc4|Selector7~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector7~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector7~2                                                                      ; 1       ;
; UARTCTL:uc4|Selector9~4                                                                      ; 1       ;
; UARTCTL:uc4|Selector9~3                                                                      ; 1       ;
; UARTCTL:uc4|Selector9~2                                                                      ; 1       ;
; UARTCTL:uc4|Selector9~1                                                                      ; 1       ;
; UARTCTL:uc4|Selector9~0                                                                      ; 1       ;
; UARTCTL:uc4|Equal3~5                                                                         ; 1       ;
; UARTCTL:uc4|Equal3~4                                                                         ; 1       ;
; UARTCTL:uc4|Equal3~3                                                                         ; 1       ;
; UARTCTL:uc4|Equal3~2                                                                         ; 1       ;
; UARTCTL:uc4|Equal3~1                                                                         ; 1       ;
; UARTCTL:uc4|Equal3~0                                                                         ; 1       ;
; UARTCTL:uc4|Selector2~0                                                                      ; 1       ;
; UARTCTL:uc4|state~13                                                                         ; 1       ;
; UARTCTL:uc4|ld_tx_data_ctr~0                                                                 ; 1       ;
; ADCCTL:adcctl1|count_1~3                                                                     ; 1       ;
; ADCCTL:adcctl1|Add0~0                                                                        ; 1       ;
; ADCCTL:adcctl1|count_1~2                                                                     ; 1       ;
; ADCCTL:adcctl1|count_1~1                                                                     ; 1       ;
; ADCCTL:adcctl1|count_1~0                                                                     ; 1       ;
; UARTCTL:uc3|Selector6~9                                                                      ; 1       ;
; UARTCTL:uc3|Selector6~8                                                                      ; 1       ;
; UARTCTL:uc3|Selector6~7                                                                      ; 1       ;
; UARTCTL:uc3|Selector6~6                                                                      ; 1       ;
; UARTCTL:uc3|Selector6~5                                                                      ; 1       ;
; UARTCTL:uc3|Selector4~4                                                                      ; 1       ;
; UARTCTL:uc3|Selector4~3                                                                      ; 1       ;
; UARTCTL:uc3|Selector4~2                                                                      ; 1       ;
; UARTCTL:uc3|Selector4~1                                                                      ; 1       ;
; UARTCTL:uc3|Selector4~0                                                                      ; 1       ;
; UARTCTL:uc3|Selector3~5                                                                      ; 1       ;
; UARTCTL:uc3|Selector3~4                                                                      ; 1       ;
; UARTCTL:uc3|Selector3~3                                                                      ; 1       ;
; UARTCTL:uc3|Selector3~2                                                                      ; 1       ;
; UARTCTL:uc3|Selector3~1                                                                      ; 1       ;
; UARTCTL:uc3|Selector3~0                                                                      ; 1       ;
; UARTCTL:uc3|Selector5~6                                                                      ; 1       ;
; UARTCTL:uc3|Selector5~5                                                                      ; 1       ;
; UARTCTL:uc3|Selector5~4                                                                      ; 1       ;
; UARTCTL:uc3|Selector5~3                                                                      ; 1       ;
; UARTCTL:uc3|Selector10~8                                                                     ; 1       ;
; UARTCTL:uc3|Selector10~7                                                                     ; 1       ;
; UARTCTL:uc3|Selector10~6                                                                     ; 1       ;
; UARTCTL:uc3|Selector10~5                                                                     ; 1       ;
; UARTCTL:uc3|Selector10~4                                                                     ; 1       ;
; UARTCTL:uc3|Selector8~5                                                                      ; 1       ;
; UARTCTL:uc3|Selector8~4                                                                      ; 1       ;
; UARTCTL:uc3|Selector8~3                                                                      ; 1       ;
; UARTCTL:uc3|Selector8~2                                                                      ; 1       ;
; UARTCTL:uc3|Selector8~1                                                                      ; 1       ;
; UARTCTL:uc3|Selector8~0                                                                      ; 1       ;
; UARTCTL:uc3|Selector7~4                                                                      ; 1       ;
; UARTCTL:uc3|Selector7~3                                                                      ; 1       ;
; UARTCTL:uc3|Selector7~2                                                                      ; 1       ;
; UARTCTL:uc3|Selector7~1                                                                      ; 1       ;
; UARTCTL:uc3|Selector7~0                                                                      ; 1       ;
; UARTCTL:uc3|Selector9~5                                                                      ; 1       ;
; UARTCTL:uc3|Selector9~4                                                                      ; 1       ;
; UARTCTL:uc3|Equal0~2                                                                         ; 1       ;
; UARTCTL:uc3|Selector9~3                                                                      ; 1       ;
; UARTCTL:uc3|Selector9~2                                                                      ; 1       ;
; UARTCTL:uc3|Selector9~1                                                                      ; 1       ;
; UARTCTL:uc3|Selector9~0                                                                      ; 1       ;
; UARTCTL:uc3|Equal3~5                                                                         ; 1       ;
; UARTCTL:uc3|Equal3~4                                                                         ; 1       ;
; UARTCTL:uc3|Equal3~3                                                                         ; 1       ;
; UARTCTL:uc3|Equal3~2                                                                         ; 1       ;
; UARTCTL:uc3|Equal3~1                                                                         ; 1       ;
; UARTCTL:uc3|Equal3~0                                                                         ; 1       ;
; UARTCTL:uc3|Selector2~0                                                                      ; 1       ;
; UARTCTL:uc3|state~13                                                                         ; 1       ;
; UARTCTL:uc3|ld_tx_data_ctr~0                                                                 ; 1       ;
; UARTCTL:uc2|Selector6~7                                                                      ; 1       ;
; UARTCTL:uc2|Selector6~6                                                                      ; 1       ;
; UARTCTL:uc2|Selector6~5                                                                      ; 1       ;
; UARTCTL:uc2|Selector6~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector6~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector4~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector4~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector4~2                                                                      ; 1       ;
; UARTCTL:uc2|Selector4~1                                                                      ; 1       ;
; UARTCTL:uc2|Selector4~0                                                                      ; 1       ;
; UARTCTL:uc2|Selector3~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector3~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector3~2                                                                      ; 1       ;
; UARTCTL:uc2|Selector3~1                                                                      ; 1       ;
; UARTCTL:uc2|Selector3~0                                                                      ; 1       ;
; UARTCTL:uc2|Selector5~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector5~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector5~2                                                                      ; 1       ;
; UARTCTL:uc2|Selector5~1                                                                      ; 1       ;
; UARTCTL:uc2|Selector5~0                                                                      ; 1       ;
; UARTCTL:uc2|Selector10~6                                                                     ; 1       ;
; UARTCTL:uc2|Selector10~5                                                                     ; 1       ;
; UARTCTL:uc2|Selector10~4                                                                     ; 1       ;
; UARTCTL:uc2|Selector10~3                                                                     ; 1       ;
; UARTCTL:uc2|Selector10~2                                                                     ; 1       ;
; UARTCTL:uc2|Equal0~3                                                                         ; 1       ;
; UARTCTL:uc2|Selector8~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector8~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector8~2                                                                      ; 1       ;
; UARTCTL:uc2|Selector8~1                                                                      ; 1       ;
; UARTCTL:uc2|Selector8~0                                                                      ; 1       ;
; UARTCTL:uc2|Selector7~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector7~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector7~2                                                                      ; 1       ;
; UARTCTL:uc2|Selector7~1                                                                      ; 1       ;
; UARTCTL:uc2|Selector7~0                                                                      ; 1       ;
; UARTCTL:uc2|Selector9~4                                                                      ; 1       ;
; UARTCTL:uc2|Selector9~3                                                                      ; 1       ;
; UARTCTL:uc2|Selector9~2                                                                      ; 1       ;
; UARTCTL:uc2|Selector9~1                                                                      ; 1       ;
; UARTCTL:uc2|Selector9~0                                                                      ; 1       ;
; UARTCTL:uc2|Equal3~5                                                                         ; 1       ;
+----------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 982 / 32,401 ( 3 % )   ;
; C16 interconnects           ; 21 / 1,326 ( 2 % )     ;
; C4 interconnects            ; 411 / 21,816 ( 2 % )   ;
; Direct links                ; 198 / 32,401 ( < 1 % ) ;
; Global clocks               ; 5 / 10 ( 50 % )        ;
; Local interconnects         ; 528 / 10,320 ( 5 % )   ;
; R24 interconnects           ; 27 / 1,289 ( 2 % )     ;
; R4 interconnects            ; 570 / 28,186 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.97) ; Number of LABs  (Total = 68) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 9                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 7                            ;
; 15                                          ; 5                            ;
; 16                                          ; 30                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 68) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 42                           ;
; 1 Clock enable                     ; 24                           ;
; 1 Sync. clear                      ; 15                           ;
; 2 Clock enables                    ; 15                           ;
; 2 Clocks                           ; 24                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.21) ; Number of LABs  (Total = 68) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 7                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 5                            ;
; 24                                           ; 3                            ;
; 25                                           ; 7                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 7                            ;
; 31                                           ; 3                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.69) ; Number of LABs  (Total = 68) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 2                            ;
; 3                                               ; 4                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 5                            ;
; 7                                               ; 2                            ;
; 8                                               ; 7                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 3                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.60) ; Number of LABs  (Total = 68) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 6                            ;
; 4                                            ; 11                           ;
; 5                                            ; 3                            ;
; 6                                            ; 5                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 52           ; 0            ; 52           ; 0            ; 0            ; 54        ; 52           ; 0            ; 54        ; 54        ; 0            ; 37           ; 0            ; 0            ; 17           ; 0            ; 37           ; 17           ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 54        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 54           ; 2            ; 54           ; 54           ; 0         ; 2            ; 54           ; 0         ; 0         ; 54           ; 17           ; 54           ; 54           ; 37           ; 54           ; 17           ; 37           ; 54           ; 54           ; 54           ; 17           ; 54           ; 54           ; 54           ; 54           ; 54           ; 0         ; 54           ; 54           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sign_o             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sign_gnd           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pll_c0             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pll_c1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSI1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDI1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSI2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDI2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSI3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDI3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSI4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDI4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADCRESET           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MUX_O[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_out            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SYNC               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pll_locked         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSO1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCO1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCO2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCO3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCO4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSO2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSO3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSO4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDO1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDO2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDO3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDO4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                    ;
+------------------------------+-------------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)          ; Delay Added in ns ;
+------------------------------+-------------------------------+-------------------+
; I/O                          ; SCO4                          ; 3.0               ;
; clock                        ; SCO2                          ; 1.9               ;
; I/O                          ; SCO1                          ; 1.7               ;
; I/O                          ; SCO3                          ; 1.5               ;
; pll|altpll_0|sd1|pll7|clk[2] ; ADCREAD:adcread4|result_valid ; 1.2               ;
; pll|altpll_0|sd1|pll7|clk[2] ; ADCREAD:adcread3|result_valid ; 1.2               ;
; pll|altpll_0|sd1|pll7|clk[2] ; ADCREAD:adcread2|result_valid ; 1.1               ;
+------------------------------+-------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                        ;
+-------------------------------+----------------------------------+-------------------+
; Source Register               ; Destination Register             ; Delay Added in ns ;
+-------------------------------+----------------------------------+-------------------+
; FSO1                          ; ADCREAD:adcread1|state.READ_DONE ; 1.081             ;
; SCO3                          ; ADCREAD:adcread3|result_buff[0]  ; 0.577             ;
; SCO4                          ; ADCREAD:adcread4|state.READ_DONE ; 0.539             ;
; SIGNEXPAND:signex4|state      ; SIGNEXPAND:signex4|state         ; 0.456             ;
; SIGNEXPAND:signex2|state      ; SIGNEXPAND:signex2|state         ; 0.444             ;
; SIGNEXPAND:signex3|state      ; SIGNEXPAND:signex3|state         ; 0.432             ;
; SIGNEXPAND:signex4|counter[4] ; SIGNEXPAND:signex4|state         ; 0.429             ;
; SIGNEXPAND:signex3|counter[4] ; SIGNEXPAND:signex3|state         ; 0.408             ;
; SIGNEXPAND:signex1|counter[6] ; SIGNEXPAND:signex1|next_state    ; 0.407             ;
; SIGNEXPAND:signex1|state      ; SIGNEXPAND:signex1|next_state    ; 0.260             ;
; reset                         ; ADCREAD:adcread1|lastFSO         ; 0.250             ;
; SIGNEXPAND:signex2|counter[4] ; SIGNEXPAND:signex2|state         ; 0.238             ;
; SIGNEXPAND:signex1|counter[5] ; SIGNEXPAND:signex1|next_state    ; 0.153             ;
; SIGNEXPAND:signex4|counter[0] ; SIGNEXPAND:signex4|state         ; 0.147             ;
; SIGNEXPAND:signex2|counter[1] ; SIGNEXPAND:signex2|state         ; 0.140             ;
; SIGNEXPAND:signex3|counter[1] ; SIGNEXPAND:signex3|state         ; 0.135             ;
; SIGNEXPAND:signex2|counter[0] ; SIGNEXPAND:signex2|state         ; 0.128             ;
; SIGNEXPAND:signex3|counter[0] ; SIGNEXPAND:signex3|state         ; 0.125             ;
; SIGNEXPAND:signex2|counter[5] ; SIGNEXPAND:signex2|state         ; 0.113             ;
; SCO1                          ; ADCREAD:adcread1|result_data[18] ; 0.105             ;
; SIGNEXPAND:signex4|counter[5] ; SIGNEXPAND:signex4|state         ; 0.097             ;
; SIGNEXPAND:signex4|counter[2] ; SIGNEXPAND:signex4|state         ; 0.094             ;
; SIGNEXPAND:signex3|counter[2] ; SIGNEXPAND:signex3|state         ; 0.075             ;
; SIGNEXPAND:signex1|counter[4] ; SIGNEXPAND:signex1|next_state    ; 0.063             ;
; SIGNEXPAND:signex2|counter[6] ; SIGNEXPAND:signex2|state         ; 0.051             ;
; SIGNEXPAND:signex3|counter[6] ; SIGNEXPAND:signex3|state         ; 0.043             ;
; SIGNEXPAND:signex2|counter[3] ; SIGNEXPAND:signex2|state         ; 0.028             ;
; SIGNEXPAND:signex4|counter[1] ; SIGNEXPAND:signex4|state         ; 0.010             ;
+-------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C5E144C8 for design "master"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 54 total pins
    Info (169086): Pin sign_o not assigned to an exact location on the device
    Info (169086): Pin pll_c0 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'master.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[1] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|wire_pll7_clk[2] (placed in counter C4 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node SCO2~input (placed in PIN 42 (DQS1B/CQ1B#,DPCLK2))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node FSO1~input (placed in PIN 30 (DIFFIO_L8p, DQS1L/CQ1L#,DPCLK1))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ADCREAD:adcread1|result_buff[19]~0
        Info (176357): Destination node ADCREAD:adcread1|state~6
        Info (176357): Destination node ADCREAD:adcread1|lastFSO~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  3 pins available
Warning (15064): PLL "pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|pll7" output port clk[0] feeds output pin "clk_out~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "pll:pll|pll_altpll_0:altpll_0|pll_altpll_0_altpll_a6h2:sd1|pll7" output port clk[1] feeds output pin "pll_c1~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Joey/Desktop/FPGA VW/master/output_files/master.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 706 megabytes
    Info: Processing ended: Mon Jun 30 16:12:23 2014
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Joey/Desktop/FPGA VW/master/output_files/master.fit.smsg.


