TimeQuest Timing Analyzer report for uart_rx
Sun Nov 04 23:37:14 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'reset'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'reset'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'reset'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'reset'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'reset'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'reset'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uart_rx                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 30.23 MHz ; 30.23 MHz       ; reset      ;      ;
; 61.41 MHz ; 61.41 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; reset ; -17.144 ; -138.375      ;
; clk   ; -15.433 ; -107.465      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.714 ; 0.000         ;
; reset ; 1.576 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.018 ; -0.072        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.199 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -30.137               ;
; reset ; -1.777 ; -1.777                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset'                                                                                               ;
+---------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -17.144 ; n_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.005      ; 16.217     ;
; -17.137 ; state_reg.idle~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.005      ; 16.210     ;
; -17.133 ; s_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.008      ; 16.209     ;
; -17.126 ; n_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.005      ; 16.199     ;
; -16.688 ; s_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.004      ; 15.760     ;
; -16.687 ; state_reg.start~_emulated ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.005      ; 15.760     ;
; -16.687 ; n_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.005      ; 15.760     ;
; -16.684 ; state_reg.stop~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.008      ; 15.760     ;
; -16.684 ; s_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.008      ; 15.760     ;
; -16.684 ; s_reg[3]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.008      ; 15.760     ;
; -16.293 ; s_reg[3]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.011     ; 15.850     ;
; -16.272 ; s_reg[0]~13               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.013     ; 15.827     ;
; -16.162 ; s_reg[1]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.144      ; 15.874     ;
; -16.136 ; state_reg.stop~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.142      ; 15.846     ;
; -16.134 ; n_reg[2]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.157      ; 15.859     ;
; -16.124 ; state_reg.idle~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.153      ; 15.845     ;
; -16.117 ; state_reg.start~1         ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.150      ; 15.835     ;
; -16.113 ; n_reg[0]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.154      ; 15.835     ;
; -16.090 ; n_reg[1]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.194      ; 15.852     ;
; -16.081 ; s_reg[2]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.189      ; 15.838     ;
; -16.041 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 0.500        ; 2.756      ; 17.865     ;
; -15.789 ; state_reg.data~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.004      ; 14.861     ;
; -15.541 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 2.756      ; 17.865     ;
; -15.269 ; n_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.005      ; 14.390     ;
; -15.262 ; state_reg.idle~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.005      ; 14.383     ;
; -15.258 ; s_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.008      ; 14.382     ;
; -15.251 ; n_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.005      ; 14.372     ;
; -14.813 ; s_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.004      ; 13.933     ;
; -14.812 ; state_reg.start~_emulated ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.005      ; 13.933     ;
; -14.812 ; n_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.005      ; 13.933     ;
; -14.809 ; state_reg.stop~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.008      ; 13.933     ;
; -14.809 ; s_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.008      ; 13.933     ;
; -14.809 ; s_reg[3]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.008      ; 13.933     ;
; -14.441 ; state_reg.data~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.187      ; 14.196     ;
; -14.418 ; s_reg[3]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; -0.011     ; 14.023     ;
; -14.397 ; s_reg[0]~13               ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; -0.013     ; 14.000     ;
; -14.287 ; s_reg[1]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.144      ; 14.047     ;
; -14.261 ; state_reg.stop~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.142      ; 14.019     ;
; -14.259 ; n_reg[2]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.157      ; 14.032     ;
; -14.249 ; state_reg.idle~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.153      ; 14.018     ;
; -14.242 ; state_reg.start~1         ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.150      ; 14.008     ;
; -14.238 ; n_reg[0]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.154      ; 14.008     ;
; -14.215 ; n_reg[1]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.194      ; 14.025     ;
; -14.206 ; s_reg[2]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.189      ; 14.011     ;
; -14.166 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 0.500        ; 2.756      ; 16.038     ;
; -13.914 ; state_reg.data~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.004      ; 13.034     ;
; -13.814 ; n_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.148     ; 13.196     ;
; -13.807 ; state_reg.idle~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.148     ; 13.189     ;
; -13.803 ; s_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.145     ; 13.188     ;
; -13.796 ; n_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.148     ; 13.178     ;
; -13.666 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 2.756      ; 16.038     ;
; -13.358 ; s_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.149     ; 12.739     ;
; -13.357 ; state_reg.start~_emulated ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.148     ; 12.739     ;
; -13.357 ; n_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.148     ; 12.739     ;
; -13.354 ; state_reg.stop~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.145     ; 12.739     ;
; -13.354 ; s_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.145     ; 12.739     ;
; -13.354 ; s_reg[3]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.145     ; 12.739     ;
; -13.207 ; b_reg[7]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.004      ; 12.279     ;
; -12.963 ; s_reg[3]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.164     ; 12.829     ;
; -12.942 ; s_reg[0]~13               ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.166     ; 12.806     ;
; -12.832 ; s_reg[1]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.009     ; 12.853     ;
; -12.806 ; state_reg.stop~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.011     ; 12.825     ;
; -12.804 ; n_reg[2]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.004      ; 12.838     ;
; -12.794 ; state_reg.idle~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.000      ; 12.824     ;
; -12.787 ; state_reg.start~1         ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.003     ; 12.814     ;
; -12.783 ; n_reg[0]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.001      ; 12.814     ;
; -12.760 ; n_reg[1]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.041      ; 12.831     ;
; -12.751 ; s_reg[2]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.036      ; 12.817     ;
; -12.711 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 0.500        ; 2.603      ; 14.844     ;
; -12.566 ; state_reg.data~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.187      ; 12.369     ;
; -12.467 ; n_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.152     ; 11.592     ;
; -12.460 ; state_reg.idle~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.152     ; 11.585     ;
; -12.459 ; state_reg.data~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.149     ; 11.840     ;
; -12.456 ; s_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.149     ; 11.584     ;
; -12.449 ; n_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.152     ; 11.574     ;
; -12.211 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 2.603      ; 14.844     ;
; -12.125 ; b_reg[6]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; 0.004      ; 11.197     ;
; -12.011 ; s_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.153     ; 11.135     ;
; -12.010 ; state_reg.start~_emulated ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.152     ; 11.135     ;
; -12.010 ; n_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.152     ; 11.135     ;
; -12.007 ; state_reg.stop~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.149     ; 11.135     ;
; -12.007 ; s_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.149     ; 11.135     ;
; -12.007 ; s_reg[3]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.149     ; 11.135     ;
; -11.737 ; b_reg[7]~29               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.171      ; 11.476     ;
; -11.616 ; s_reg[3]~1                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.168     ; 11.225     ;
; -11.595 ; s_reg[0]~13               ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.170     ; 11.202     ;
; -11.485 ; s_reg[1]~9                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.013     ; 11.249     ;
; -11.459 ; state_reg.stop~1          ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.015     ; 11.221     ;
; -11.457 ; n_reg[2]~1                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.000      ; 11.234     ;
; -11.447 ; state_reg.idle~1          ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.004     ; 11.220     ;
; -11.440 ; state_reg.start~1         ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.007     ; 11.210     ;
; -11.436 ; n_reg[0]~9                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; -0.003     ; 11.210     ;
; -11.413 ; n_reg[1]~5                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.037      ; 11.227     ;
; -11.404 ; s_reg[2]~5                ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 0.032      ; 11.213     ;
; -11.364 ; reset                     ; b_reg[3]~13 ; reset        ; reset       ; 0.500        ; 2.599      ; 13.240     ;
; -11.332 ; b_reg[7]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; 0.004      ; 10.452     ;
; -11.112 ; state_reg.data~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.153     ; 10.236     ;
; -11.111 ; state_reg.data~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.034      ; 11.175     ;
; -10.864 ; reset                     ; b_reg[3]~13 ; reset        ; reset       ; 1.000        ; 2.599      ; 13.240     ;
; -10.518 ; n_reg[1]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.145     ; 9.666      ;
+---------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                        ;
+---------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -15.433 ; s_reg[3]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.018     ; 15.955     ;
; -15.412 ; s_reg[0]~13               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 15.932     ;
; -15.302 ; s_reg[1]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.137      ; 15.979     ;
; -15.284 ; n_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 16.322     ;
; -15.277 ; state_reg.idle~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 16.315     ;
; -15.276 ; state_reg.stop~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.135      ; 15.951     ;
; -15.274 ; n_reg[2]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.150      ; 15.964     ;
; -15.273 ; s_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 16.314     ;
; -15.266 ; n_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 16.304     ;
; -15.264 ; state_reg.idle~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.146      ; 15.950     ;
; -15.257 ; state_reg.start~1         ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.143      ; 15.940     ;
; -15.253 ; n_reg[0]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.147      ; 15.940     ;
; -15.230 ; n_reg[1]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.187      ; 15.957     ;
; -15.221 ; s_reg[2]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.182      ; 15.943     ;
; -14.828 ; s_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 15.865     ;
; -14.827 ; state_reg.start~_emulated ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 15.865     ;
; -14.827 ; n_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 15.865     ;
; -14.824 ; state_reg.stop~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 15.865     ;
; -14.824 ; s_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 15.865     ;
; -14.824 ; s_reg[3]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 15.865     ;
; -14.681 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 2.749      ; 17.970     ;
; -14.181 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 1.000        ; 2.749      ; 17.970     ;
; -13.929 ; state_reg.data~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 14.966     ;
; -13.605 ; s_reg[3]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.018     ; 14.127     ;
; -13.584 ; s_reg[0]~13               ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 14.104     ;
; -13.581 ; state_reg.data~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.180      ; 14.301     ;
; -13.474 ; s_reg[1]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.137      ; 14.151     ;
; -13.456 ; n_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 14.494     ;
; -13.449 ; state_reg.idle~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 14.487     ;
; -13.448 ; state_reg.stop~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.135      ; 14.123     ;
; -13.446 ; n_reg[2]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.150      ; 14.136     ;
; -13.445 ; s_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 14.486     ;
; -13.438 ; n_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 14.476     ;
; -13.436 ; state_reg.idle~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.146      ; 14.122     ;
; -13.429 ; state_reg.start~1         ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.143      ; 14.112     ;
; -13.425 ; n_reg[0]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.147      ; 14.112     ;
; -13.402 ; n_reg[1]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.187      ; 14.129     ;
; -13.393 ; s_reg[2]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.182      ; 14.115     ;
; -13.000 ; s_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 14.037     ;
; -12.999 ; state_reg.start~_emulated ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 14.037     ;
; -12.999 ; n_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 14.037     ;
; -12.996 ; state_reg.stop~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 14.037     ;
; -12.996 ; s_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 14.037     ;
; -12.996 ; s_reg[3]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 14.037     ;
; -12.853 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 2.749      ; 16.142     ;
; -12.353 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 1.000        ; 2.749      ; 16.142     ;
; -12.165 ; s_reg[3]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.018     ; 12.687     ;
; -12.144 ; s_reg[0]~13               ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 12.664     ;
; -12.101 ; state_reg.data~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 13.138     ;
; -12.034 ; s_reg[1]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.137      ; 12.711     ;
; -12.016 ; n_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 13.054     ;
; -12.009 ; state_reg.idle~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 13.047     ;
; -12.008 ; state_reg.stop~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.135      ; 12.683     ;
; -12.006 ; n_reg[2]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.150      ; 12.696     ;
; -12.005 ; s_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 13.046     ;
; -11.998 ; n_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 13.036     ;
; -11.996 ; state_reg.idle~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.146      ; 12.682     ;
; -11.989 ; state_reg.start~1         ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.143      ; 12.672     ;
; -11.985 ; n_reg[0]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.147      ; 12.672     ;
; -11.962 ; n_reg[1]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.187      ; 12.689     ;
; -11.953 ; s_reg[2]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.182      ; 12.675     ;
; -11.753 ; state_reg.data~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.180      ; 12.473     ;
; -11.560 ; s_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 12.597     ;
; -11.559 ; state_reg.start~_emulated ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 12.597     ;
; -11.559 ; n_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 12.597     ;
; -11.556 ; state_reg.stop~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 12.597     ;
; -11.556 ; s_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 12.597     ;
; -11.556 ; s_reg[3]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 12.597     ;
; -11.413 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 2.749      ; 14.702     ;
; -11.347 ; b_reg[7]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 12.384     ;
; -10.913 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 1.000        ; 2.749      ; 14.702     ;
; -10.877 ; b_reg[7]~29               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.164      ; 11.581     ;
; -10.816 ; s_reg[3]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.018     ; 11.338     ;
; -10.795 ; s_reg[0]~13               ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; -0.020     ; 11.315     ;
; -10.685 ; s_reg[1]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.137      ; 11.362     ;
; -10.667 ; n_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 11.705     ;
; -10.661 ; state_reg.data~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 11.698     ;
; -10.660 ; state_reg.idle~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 11.698     ;
; -10.659 ; state_reg.stop~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.135      ; 11.334     ;
; -10.657 ; n_reg[2]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.150      ; 11.347     ;
; -10.656 ; s_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 11.697     ;
; -10.649 ; n_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 11.687     ;
; -10.647 ; state_reg.idle~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.146      ; 11.333     ;
; -10.640 ; state_reg.start~1         ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.143      ; 11.323     ;
; -10.636 ; n_reg[0]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.147      ; 11.323     ;
; -10.613 ; n_reg[1]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.187      ; 11.340     ;
; -10.604 ; s_reg[2]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.182      ; 11.326     ;
; -10.313 ; state_reg.data~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.180      ; 11.033     ;
; -10.265 ; b_reg[6]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 11.302     ;
; -10.211 ; s_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 11.248     ;
; -10.210 ; state_reg.start~_emulated ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 11.248     ;
; -10.210 ; n_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 11.248     ;
; -10.207 ; state_reg.stop~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 11.248     ;
; -10.207 ; s_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 11.248     ;
; -10.207 ; s_reg[3]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 11.248     ;
; -10.064 ; reset                     ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 2.749      ; 13.353     ;
; -9.564  ; reset                     ; b_reg[3]~_emulated ; reset        ; clk         ; 1.000        ; 2.749      ; 13.353     ;
; -9.519  ; b_reg[7]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 10.556     ;
; -9.504  ; b_reg[6]~25               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.176      ; 10.220     ;
; -9.312  ; state_reg.data~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 10.349     ;
+---------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.714 ; b_reg[6]~25               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 0.179      ; 0.699      ;
; 0.725 ; b_reg[7]~29               ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 0.167      ; 0.698      ;
; 0.734 ; b_reg[4]~17               ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 0.145      ; 0.685      ;
; 0.804 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 3.861      ;
; 0.924 ; n_reg[2]~1                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.152      ; 0.882      ;
; 0.986 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 4.043      ;
; 0.990 ; n_reg[1]~5                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.189      ; 0.985      ;
; 1.021 ; reset                     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.748      ; 4.075      ;
; 1.027 ; state_reg.idle~1          ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 0.148      ; 0.981      ;
; 1.176 ; b_reg[3]~13               ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 0.150      ; 1.132      ;
; 1.218 ; b_reg[2]~9                ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.146      ; 1.170      ;
; 1.236 ; s_reg[1]~9                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.136      ; 1.178      ;
; 1.304 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 3.861      ;
; 1.334 ; b_reg[1]~5                ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.007     ; 1.133      ;
; 1.384 ; b_reg[0]~1                ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; -0.007     ; 1.183      ;
; 1.414 ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 2.752      ; 4.472      ;
; 1.486 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 4.043      ;
; 1.508 ; state_reg.stop~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.817      ;
; 1.508 ; s_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.817      ;
; 1.508 ; s_reg[3]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.817      ;
; 1.511 ; state_reg.start~_emulated ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.511 ; n_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.512 ; s_reg[2]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.817      ;
; 1.521 ; reset                     ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.748      ; 4.075      ;
; 1.690 ; state_reg.stop~_emulated  ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.999      ;
; 1.690 ; s_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.999      ;
; 1.690 ; s_reg[3]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.999      ;
; 1.693 ; state_reg.start~_emulated ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.693 ; n_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.694 ; s_reg[2]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.999      ;
; 1.725 ; state_reg.stop~_emulated  ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.031      ;
; 1.725 ; s_reg[0]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.031      ;
; 1.725 ; s_reg[3]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.031      ;
; 1.728 ; state_reg.start~_emulated ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.031      ;
; 1.728 ; n_reg[0]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.031      ;
; 1.729 ; s_reg[2]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.004     ; 2.031      ;
; 1.753 ; reset                     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.748      ; 4.807      ;
; 1.836 ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 2.752      ; 4.894      ;
; 1.852 ; b_reg[5]~21               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 0.164      ; 1.822      ;
; 1.886 ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 4.943      ;
; 1.897 ; state_reg.start~1         ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 0.145      ; 1.848      ;
; 1.905 ; s_reg[2]~5                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.184      ; 1.895      ;
; 1.909 ; state_reg.data~1          ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.182      ; 1.897      ;
; 1.914 ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 2.752      ; 4.472      ;
; 1.914 ; n_reg[1]~5                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.189      ; 1.909      ;
; 1.937 ; n_reg[0]~9                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.149      ; 1.892      ;
; 1.941 ; state_reg.start~1         ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.145      ; 1.892      ;
; 1.948 ; state_reg.idle~1          ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.148      ; 1.902      ;
; 1.950 ; n_reg[2]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.256      ;
; 1.955 ; state_reg.stop~1          ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 0.134      ; 1.895      ;
; 1.956 ; reset                     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.752      ; 5.014      ;
; 1.957 ; s_reg[1]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 2.266      ;
; 1.960 ; state_reg.stop~1          ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.137      ; 1.903      ;
; 1.961 ; state_reg.idle~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.267      ;
; 1.968 ; n_reg[1]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.274      ;
; 1.986 ; s_reg[1]~9                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.139      ; 1.931      ;
; 2.001 ; reset                     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 5.056      ;
; 2.059 ; n_reg[0]~9                ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.149      ; 2.014      ;
; 2.073 ; state_reg.data~1          ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 0.183      ; 2.062      ;
; 2.073 ; b_reg[5]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.379      ;
; 2.084 ; b_reg[7]~29               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 0.167      ; 2.057      ;
; 2.085 ; reset                     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 5.140      ;
; 2.087 ; s_reg[2]~5                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.184      ; 2.077      ;
; 2.091 ; state_reg.data~1          ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.182      ; 2.079      ;
; 2.093 ; s_reg[3]~1                ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; -0.019     ; 1.880      ;
; 2.094 ; b_reg[3]~_emulated        ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.400      ;
; 2.096 ; s_reg[0]~13               ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; -0.018     ; 1.884      ;
; 2.098 ; s_reg[0]~13               ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; -0.021     ; 1.883      ;
; 2.117 ; s_reg[3]~1                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; -0.016     ; 1.907      ;
; 2.119 ; n_reg[0]~9                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.149      ; 2.074      ;
; 2.122 ; s_reg[2]~5                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.181      ; 2.109      ;
; 2.123 ; state_reg.start~1         ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.145      ; 2.074      ;
; 2.126 ; state_reg.data~1          ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.179      ; 2.111      ;
; 2.130 ; state_reg.idle~1          ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.148      ; 2.084      ;
; 2.131 ; n_reg[1]~5                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.186      ; 2.123      ;
; 2.132 ; reset                     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 5.189      ;
; 2.132 ; n_reg[2]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.438      ;
; 2.139 ; reset                     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 2.752      ; 5.197      ;
; 2.139 ; s_reg[1]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.003      ; 2.448      ;
; 2.140 ; n_reg[2]~1                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.152      ; 2.098      ;
; 2.142 ; state_reg.stop~1          ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.137      ; 2.085      ;
; 2.143 ; reset                     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 2.751      ; 5.200      ;
; 2.143 ; state_reg.idle~_emulated  ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.449      ;
; 2.150 ; n_reg[1]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.456      ;
; 2.154 ; n_reg[0]~9                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.146      ; 2.106      ;
; 2.158 ; state_reg.start~1         ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.142      ; 2.106      ;
; 2.165 ; state_reg.idle~1          ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.145      ; 2.116      ;
; 2.167 ; n_reg[2]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.470      ;
; 2.168 ; s_reg[1]~9                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.139      ; 2.113      ;
; 2.174 ; s_reg[1]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.480      ;
; 2.175 ; n_reg[2]~1                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.149      ; 2.130      ;
; 2.177 ; state_reg.stop~1          ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.134      ; 2.117      ;
; 2.178 ; state_reg.idle~_emulated  ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.481      ;
; 2.185 ; n_reg[1]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.488      ;
; 2.228 ; reset                     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 2.751      ; 5.285      ;
; 2.253 ; reset                     ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.748      ; 4.807      ;
; 2.257 ; state_reg.data~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; -0.001     ; 2.562      ;
; 2.263 ; reset                     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 5.318      ;
; 2.278 ; s_reg[0]~13               ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; -0.018     ; 2.066      ;
; 2.287 ; reset                     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 5.344      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset'                                                                                            ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.576 ; reset             ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 2.599      ; 4.175      ;
; 1.618 ; reset             ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 2.602      ; 4.220      ;
; 1.625 ; reset             ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 2.562      ; 4.187      ;
; 1.677 ; reset             ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 2.769      ; 4.446      ;
; 1.779 ; reset             ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 2.585      ; 4.364      ;
; 1.780 ; reset             ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 2.612      ; 4.392      ;
; 1.908 ; b_reg[6]~25       ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.014      ; 1.922      ;
; 1.938 ; state_reg.data~1  ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 0.016      ; 1.954      ;
; 2.076 ; reset             ; n_reg[2]~1        ; reset        ; reset       ; -0.500       ; 2.599      ; 4.175      ;
; 2.090 ; b_reg[2]~9        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.153      ; 2.243      ;
; 2.111 ; reset             ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; 2.567      ; 4.678      ;
; 2.118 ; reset             ; n_reg[0]~9        ; reset        ; reset       ; -0.500       ; 2.602      ; 4.220      ;
; 2.125 ; reset             ; n_reg[1]~5        ; reset        ; reset       ; -0.500       ; 2.562      ; 4.187      ;
; 2.177 ; reset             ; s_reg[0]~13       ; reset        ; reset       ; -0.500       ; 2.769      ; 4.446      ;
; 2.177 ; s_reg[2]~5        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.032      ; 2.209      ;
; 2.179 ; reset             ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 2.606      ; 4.785      ;
; 2.181 ; state_reg.data~1  ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.030      ; 2.211      ;
; 2.181 ; reset             ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 2.587      ; 4.768      ;
; 2.186 ; n_reg[1]~5        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.037      ; 2.223      ;
; 2.195 ; reset             ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 2.756      ; 4.951      ;
; 2.209 ; n_reg[0]~9        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.003     ; 2.206      ;
; 2.210 ; b_reg[7]~29       ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; -0.012     ; 2.198      ;
; 2.213 ; state_reg.start~1 ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.007     ; 2.206      ;
; 2.219 ; s_reg[2]~5        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.035      ; 2.254      ;
; 2.220 ; state_reg.idle~1  ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.004     ; 2.216      ;
; 2.223 ; state_reg.data~1  ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.033      ; 2.256      ;
; 2.226 ; s_reg[2]~5        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.005     ; 2.221      ;
; 2.227 ; reset             ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 2.606      ; 4.833      ;
; 2.228 ; n_reg[1]~5        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.040      ; 2.268      ;
; 2.230 ; n_reg[2]~1        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.000      ; 2.230      ;
; 2.230 ; state_reg.data~1  ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.007     ; 2.223      ;
; 2.232 ; state_reg.stop~1  ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.015     ; 2.217      ;
; 2.235 ; n_reg[1]~5        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.000      ; 2.235      ;
; 2.251 ; n_reg[0]~9        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.000      ; 2.251      ;
; 2.255 ; state_reg.start~1 ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.004     ; 2.251      ;
; 2.258 ; s_reg[1]~9        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.013     ; 2.245      ;
; 2.258 ; n_reg[0]~9        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.040     ; 2.218      ;
; 2.262 ; state_reg.idle~1  ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.001     ; 2.261      ;
; 2.262 ; state_reg.start~1 ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.044     ; 2.218      ;
; 2.269 ; state_reg.idle~1  ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.041     ; 2.228      ;
; 2.272 ; n_reg[2]~1        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.003      ; 2.275      ;
; 2.274 ; state_reg.stop~1  ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.012     ; 2.262      ;
; 2.278 ; s_reg[2]~5        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.202      ; 2.480      ;
; 2.279 ; reset             ; b_reg[7]~29       ; reset        ; reset       ; -0.500       ; 2.585      ; 4.364      ;
; 2.279 ; n_reg[2]~1        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.037     ; 2.242      ;
; 2.280 ; reset             ; s_reg[1]~9        ; reset        ; reset       ; -0.500       ; 2.612      ; 4.392      ;
; 2.280 ; reset             ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 2.756      ; 5.036      ;
; 2.281 ; state_reg.stop~1  ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.052     ; 2.229      ;
; 2.282 ; state_reg.data~1  ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.200      ; 2.482      ;
; 2.287 ; n_reg[1]~5        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.207      ; 2.494      ;
; 2.300 ; s_reg[1]~9        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.010     ; 2.290      ;
; 2.307 ; s_reg[1]~9        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.050     ; 2.257      ;
; 2.310 ; n_reg[0]~9        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.167      ; 2.477      ;
; 2.314 ; state_reg.start~1 ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.163      ; 2.477      ;
; 2.321 ; state_reg.idle~1  ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.166      ; 2.487      ;
; 2.331 ; n_reg[2]~1        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.170      ; 2.501      ;
; 2.333 ; state_reg.stop~1  ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.155      ; 2.488      ;
; 2.340 ; state_reg.data~1  ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.018      ; 2.358      ;
; 2.359 ; s_reg[1]~9        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.157      ; 2.516      ;
; 2.368 ; s_reg[0]~13       ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.170     ; 2.198      ;
; 2.368 ; b_reg[1]~5        ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 0.000      ; 2.368      ;
; 2.381 ; s_reg[2]~5        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.045      ; 2.426      ;
; 2.385 ; state_reg.data~1  ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.043      ; 2.428      ;
; 2.386 ; state_reg.data~1  ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.037      ; 2.423      ;
; 2.389 ; s_reg[3]~1        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.168     ; 2.221      ;
; 2.390 ; n_reg[1]~5        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.050      ; 2.440      ;
; 2.410 ; s_reg[0]~13       ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.167     ; 2.243      ;
; 2.413 ; n_reg[0]~9        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.010      ; 2.423      ;
; 2.417 ; s_reg[0]~13       ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.207     ; 2.210      ;
; 2.417 ; state_reg.start~1 ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.006      ; 2.423      ;
; 2.424 ; state_reg.idle~1  ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.009      ; 2.433      ;
; 2.431 ; s_reg[3]~1        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.165     ; 2.266      ;
; 2.433 ; reset             ; state_reg.stop~1  ; reset        ; reset       ; 0.000        ; 2.614      ; 5.047      ;
; 2.434 ; n_reg[2]~1        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.013      ; 2.447      ;
; 2.436 ; state_reg.stop~1  ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; -0.002     ; 2.434      ;
; 2.438 ; s_reg[3]~1        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.205     ; 2.233      ;
; 2.439 ; state_reg.data~1  ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.187      ; 2.626      ;
; 2.462 ; s_reg[1]~9        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.000      ; 2.462      ;
; 2.462 ; reset             ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 2.573      ; 5.035      ;
; 2.469 ; s_reg[0]~13       ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.000      ; 2.469      ;
; 2.490 ; s_reg[3]~1        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.002      ; 2.492      ;
; 2.572 ; s_reg[0]~13       ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; -0.157     ; 2.415      ;
; 2.582 ; reset             ; state_reg.data~1  ; reset        ; reset       ; 0.000        ; 2.569      ; 5.151      ;
; 2.593 ; s_reg[3]~1        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; -0.155     ; 2.438      ;
; 2.606 ; reset             ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 2.599      ; 5.205      ;
; 2.609 ; state_reg.data~1  ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 0.187      ; 2.796      ;
; 2.611 ; reset             ; s_reg[2]~5        ; reset        ; reset       ; -0.500       ; 2.567      ; 4.678      ;
; 2.620 ; b_reg[3]~13       ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 0.004      ; 2.624      ;
; 2.621 ; state_reg.data~1  ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 0.004      ; 2.625      ;
; 2.679 ; reset             ; state_reg.start~1 ; reset        ; reset       ; -0.500       ; 2.606      ; 4.785      ;
; 2.681 ; reset             ; b_reg[5]~21       ; reset        ; reset       ; -0.500       ; 2.587      ; 4.768      ;
; 2.695 ; reset             ; b_reg[0]~1        ; reset        ; reset       ; -0.500       ; 2.756      ; 4.951      ;
; 2.712 ; s_reg[2]~5        ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; 0.000      ; 2.712      ;
; 2.716 ; state_reg.data~1  ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.002     ; 2.714      ;
; 2.721 ; n_reg[1]~5        ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; 0.005      ; 2.726      ;
; 2.724 ; b_reg[7]~29       ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 0.000      ; 2.724      ;
; 2.727 ; reset             ; b_reg[4]~17       ; reset        ; reset       ; -0.500       ; 2.606      ; 4.833      ;
; 2.744 ; n_reg[0]~9        ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.035     ; 2.709      ;
; 2.748 ; state_reg.start~1 ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.039     ; 2.709      ;
; 2.749 ; b_reg[4]~17       ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; -0.007     ; 2.742      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                           ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.018 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 2.748      ; 3.306      ;
; -0.018 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 2.748      ; 3.306      ;
; -0.018 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 2.748      ; 3.306      ;
; -0.018 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.500        ; 2.748      ; 3.306      ;
; 0.000  ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 2.751      ; 3.291      ;
; 0.000  ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 2.751      ; 3.291      ;
; 0.000  ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 2.751      ; 3.291      ;
; 0.014  ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 2.749      ; 3.275      ;
; 0.014  ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 2.749      ; 3.275      ;
; 0.014  ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 2.749      ; 3.275      ;
; 0.014  ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 2.749      ; 3.275      ;
; 0.015  ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.500        ; 2.752      ; 3.277      ;
; 0.015  ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 2.752      ; 3.277      ;
; 0.015  ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.500        ; 2.752      ; 3.277      ;
; 0.015  ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.500        ; 2.752      ; 3.277      ;
; 0.035  ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.500        ; 2.751      ; 3.256      ;
; 0.035  ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.500        ; 2.751      ; 3.256      ;
; 0.035  ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.500        ; 2.751      ; 3.256      ;
; 0.035  ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.500        ; 2.751      ; 3.256      ;
; 0.482  ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 2.748      ; 3.306      ;
; 0.482  ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 2.748      ; 3.306      ;
; 0.482  ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 2.748      ; 3.306      ;
; 0.482  ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 1.000        ; 2.748      ; 3.306      ;
; 0.500  ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 2.751      ; 3.291      ;
; 0.500  ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 2.751      ; 3.291      ;
; 0.500  ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 2.751      ; 3.291      ;
; 0.514  ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 2.749      ; 3.275      ;
; 0.514  ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 2.749      ; 3.275      ;
; 0.514  ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 2.749      ; 3.275      ;
; 0.514  ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 2.749      ; 3.275      ;
; 0.515  ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 1.000        ; 2.752      ; 3.277      ;
; 0.515  ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 2.752      ; 3.277      ;
; 0.515  ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 1.000        ; 2.752      ; 3.277      ;
; 0.515  ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 1.000        ; 2.752      ; 3.277      ;
; 0.535  ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 1.000        ; 2.751      ; 3.256      ;
; 0.535  ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 1.000        ; 2.751      ; 3.256      ;
; 0.535  ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 1.000        ; 2.751      ; 3.256      ;
; 0.535  ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 1.000        ; 2.751      ; 3.256      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                           ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 2.751      ; 3.256      ;
; 0.199 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 2.751      ; 3.256      ;
; 0.199 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 3.256      ;
; 0.199 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 3.256      ;
; 0.219 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 2.752      ; 3.277      ;
; 0.219 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.752      ; 3.277      ;
; 0.219 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 2.752      ; 3.277      ;
; 0.219 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 2.752      ; 3.277      ;
; 0.220 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 3.275      ;
; 0.220 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 3.275      ;
; 0.220 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 3.275      ;
; 0.220 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.749      ; 3.275      ;
; 0.234 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 3.291      ;
; 0.234 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 3.291      ;
; 0.234 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 2.751      ; 3.291      ;
; 0.252 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 2.748      ; 3.306      ;
; 0.252 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 2.748      ; 3.306      ;
; 0.252 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 2.748      ; 3.306      ;
; 0.252 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 2.748      ; 3.306      ;
; 0.699 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 2.751      ; 3.256      ;
; 0.699 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 2.751      ; 3.256      ;
; 0.699 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 3.256      ;
; 0.699 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 3.256      ;
; 0.719 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; -0.500       ; 2.752      ; 3.277      ;
; 0.719 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.752      ; 3.277      ;
; 0.719 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 2.752      ; 3.277      ;
; 0.719 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 2.752      ; 3.277      ;
; 0.720 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 2.749      ; 3.275      ;
; 0.720 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.749      ; 3.275      ;
; 0.720 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.749      ; 3.275      ;
; 0.720 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.749      ; 3.275      ;
; 0.734 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 3.291      ;
; 0.734 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 3.291      ;
; 0.734 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 2.751      ; 3.291      ;
; 0.752 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 2.748      ; 3.306      ;
; 0.752 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 2.748      ; 3.306      ;
; 0.752 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 2.748      ; 3.306      ;
; 0.752 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 2.748      ; 3.306      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; reset ; Rise       ; reset                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[0]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[0]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[4]~17|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[4]~17|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.data~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.data~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.start~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.start~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.stop~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.stop~1|datad  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 15.181 ; 15.181 ; Rise       ; clk             ;
; rx        ; clk        ; 19.490 ; 19.490 ; Rise       ; clk             ;
; s_tick    ; clk        ; 19.891 ; 19.891 ; Rise       ; clk             ;
; reset     ; reset      ; 16.541 ; 16.541 ; Fall       ; reset           ;
; rx        ; reset      ; 20.850 ; 20.850 ; Fall       ; reset           ;
; s_tick    ; reset      ; 21.251 ; 21.251 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.804 ; -0.804 ; Rise       ; clk             ;
; rx        ; clk        ; -5.128 ; -5.128 ; Rise       ; clk             ;
; s_tick    ; clk        ; -5.564 ; -5.564 ; Rise       ; clk             ;
; reset     ; reset      ; -1.576 ; -1.576 ; Fall       ; reset           ;
; rx        ; reset      ; -5.493 ; -5.493 ; Fall       ; reset           ;
; s_tick    ; reset      ; -5.988 ; -5.988 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dout[*]      ; clk        ; 24.060 ; 24.060 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 24.060 ; 24.060 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 21.703 ; 21.703 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 20.508 ; 20.508 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 18.793 ; 18.793 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 17.462 ; 17.462 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 15.536 ; 15.536 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 14.228 ; 14.228 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 12.860 ; 12.860 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 9.535  ; 9.535  ; Rise       ; clk             ;
; dout[*]      ; reset      ; 22.957 ; 22.957 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 22.957 ; 22.957 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 20.600 ; 20.600 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 19.405 ; 19.405 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 17.690 ; 17.690 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 16.359 ; 16.359 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 14.433 ; 14.433 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 13.125 ; 13.125 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 11.757 ; 11.757 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 8.143  ; 8.143  ; Rise       ; reset           ;
; dout[*]      ; reset      ; 23.709 ; 23.709 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 23.709 ; 23.709 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 21.352 ; 21.352 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 20.157 ; 20.157 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 18.442 ; 18.442 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 17.111 ; 17.111 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 15.185 ; 15.185 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 13.877 ; 13.877 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 12.509 ; 12.509 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 8.895  ; 8.895  ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 8.137 ; 8.137 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 8.845 ; 8.845 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 8.271 ; 8.271 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 8.671 ; 8.671 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 8.137 ; 8.137 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 8.869 ; 8.869 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 8.139 ; 8.139 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 9.209 ; 9.209 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 8.923 ; 8.923 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 8.786 ; 8.786 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 7.139 ; 7.139 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 7.139 ; 7.139 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 8.417 ; 8.417 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 8.861 ; 8.861 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 9.246 ; 9.246 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 8.777 ; 8.777 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 8.822 ; 8.822 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 9.219 ; 9.219 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 9.149 ; 9.149 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 8.082 ; 8.082 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 7.139 ; 7.139 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 7.139 ; 7.139 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 7.859 ; 7.859 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 8.213 ; 8.213 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 8.069 ; 8.069 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 8.467 ; 8.467 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 8.752 ; 8.752 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 7.948 ; 7.948 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 7.953 ; 7.953 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 8.082 ; 8.082 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 27.266 ; 27.266 ; 27.266 ; 27.266 ;
; rx         ; dout[1]      ; 24.909 ; 24.909 ; 24.909 ; 24.909 ;
; rx         ; dout[2]      ; 23.714 ; 23.714 ; 23.714 ; 23.714 ;
; rx         ; dout[3]      ; 21.999 ; 21.999 ; 21.999 ; 21.999 ;
; rx         ; dout[4]      ; 20.668 ; 20.668 ; 20.668 ; 20.668 ;
; rx         ; dout[5]      ; 18.742 ; 18.742 ; 18.742 ; 18.742 ;
; rx         ; dout[6]      ; 17.434 ; 17.434 ; 17.434 ; 17.434 ;
; rx         ; dout[7]      ; 16.066 ; 16.066 ; 16.066 ; 16.066 ;
; rx         ; rx_done_tick ; 12.452 ; 12.452 ; 12.452 ; 12.452 ;
; s_tick     ; dout[0]      ; 27.667 ; 27.667 ; 27.667 ; 27.667 ;
; s_tick     ; dout[1]      ; 25.310 ; 25.310 ; 25.310 ; 25.310 ;
; s_tick     ; dout[2]      ; 24.115 ; 24.115 ; 24.115 ; 24.115 ;
; s_tick     ; dout[3]      ; 22.400 ; 22.400 ; 22.400 ; 22.400 ;
; s_tick     ; dout[4]      ; 21.069 ; 21.069 ; 21.069 ; 21.069 ;
; s_tick     ; dout[5]      ; 19.143 ; 19.143 ; 19.143 ; 19.143 ;
; s_tick     ; dout[6]      ; 17.835 ; 17.835 ; 17.835 ; 17.835 ;
; s_tick     ; dout[7]      ; 16.467 ; 16.467 ; 16.467 ; 16.467 ;
; s_tick     ; rx_done_tick ; 12.853 ; 12.853 ; 12.853 ; 12.853 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 15.508 ; 15.508 ; 15.508 ; 15.508 ;
; rx         ; dout[1]      ; 14.975 ; 14.975 ; 14.975 ; 14.975 ;
; rx         ; dout[2]      ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; rx         ; dout[3]      ; 15.032 ; 15.032 ; 15.032 ; 15.032 ;
; rx         ; dout[4]      ; 15.204 ; 15.204 ; 15.204 ; 15.204 ;
; rx         ; dout[5]      ; 14.675 ; 14.675 ; 14.675 ; 14.675 ;
; rx         ; dout[6]      ; 14.231 ; 14.725 ; 14.725 ; 14.231 ;
; rx         ; dout[7]      ; 12.863 ; 14.419 ; 14.419 ; 12.863 ;
; rx         ; rx_done_tick ; 12.449 ; 12.449 ; 12.449 ; 12.449 ;
; s_tick     ; dout[0]      ; 14.447 ; 14.447 ; 14.447 ; 14.447 ;
; s_tick     ; dout[1]      ; 13.914 ; 13.914 ; 13.914 ; 13.914 ;
; s_tick     ; dout[2]      ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; s_tick     ; dout[3]      ; 13.971 ; 13.971 ; 13.971 ; 13.971 ;
; s_tick     ; dout[4]      ; 14.143 ; 14.143 ; 14.143 ; 14.143 ;
; s_tick     ; dout[5]      ; 13.614 ; 13.614 ; 13.614 ; 13.614 ;
; s_tick     ; dout[6]      ; 13.664 ; 13.664 ; 13.664 ; 13.664 ;
; s_tick     ; dout[7]      ; 13.358 ; 13.358 ; 13.358 ; 13.358 ;
; s_tick     ; rx_done_tick ; 11.778 ; 12.842 ; 12.842 ; 11.778 ;
+------------+--------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; reset ; -5.034 ; -41.183       ;
; clk   ; -3.806 ; -19.570       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.137 ; -0.287        ;
; reset ; 0.457  ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.506 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.156 ; -2.718        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -20.380               ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset'                                                                                              ;
+--------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -5.034 ; n_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.327     ; 4.797      ;
; -5.030 ; state_reg.idle~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.327     ; 4.793      ;
; -5.027 ; n_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.327     ; 4.790      ;
; -5.026 ; s_reg[1]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.325     ; 4.791      ;
; -4.875 ; s_reg[2]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.329     ; 4.636      ;
; -4.873 ; state_reg.start~_emulated ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.327     ; 4.636      ;
; -4.873 ; n_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.327     ; 4.636      ;
; -4.871 ; state_reg.stop~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.325     ; 4.636      ;
; -4.871 ; s_reg[0]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.325     ; 4.636      ;
; -4.871 ; s_reg[3]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.325     ; 4.636      ;
; -4.672 ; state_reg.data~_emulated  ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.329     ; 4.433      ;
; -4.487 ; n_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.326     ; 4.260      ;
; -4.483 ; state_reg.idle~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.326     ; 4.256      ;
; -4.480 ; n_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.326     ; 4.253      ;
; -4.479 ; s_reg[1]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.324     ; 4.254      ;
; -4.328 ; s_reg[2]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.328     ; 4.099      ;
; -4.326 ; state_reg.start~_emulated ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.326     ; 4.099      ;
; -4.326 ; n_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.326     ; 4.099      ;
; -4.324 ; state_reg.stop~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.324     ; 4.099      ;
; -4.324 ; s_reg[0]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.324     ; 4.099      ;
; -4.324 ; s_reg[3]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.324     ; 4.099      ;
; -4.317 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 0.500        ; 1.107      ; 5.514      ;
; -4.125 ; state_reg.data~_emulated  ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.328     ; 3.896      ;
; -4.073 ; n_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.368     ; 3.921      ;
; -4.069 ; state_reg.idle~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.368     ; 3.917      ;
; -4.066 ; n_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.368     ; 3.914      ;
; -4.065 ; s_reg[1]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.366     ; 3.915      ;
; -4.036 ; s_reg[3]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.011     ; 4.615      ;
; -4.023 ; s_reg[0]~13               ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; -0.011     ; 4.602      ;
; -4.001 ; s_reg[1]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.031      ; 4.622      ;
; -3.994 ; state_reg.stop~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.029      ; 4.613      ;
; -3.992 ; n_reg[2]~1                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.037      ; 4.619      ;
; -3.982 ; n_reg[0]~9                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.035      ; 4.607      ;
; -3.980 ; state_reg.start~1         ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.039      ; 4.609      ;
; -3.979 ; state_reg.idle~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.043      ; 4.612      ;
; -3.965 ; n_reg[1]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.057      ; 4.612      ;
; -3.956 ; s_reg[2]~5                ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.062      ; 4.608      ;
; -3.914 ; s_reg[2]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.370     ; 3.760      ;
; -3.912 ; state_reg.start~_emulated ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.368     ; 3.760      ;
; -3.912 ; n_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.368     ; 3.760      ;
; -3.910 ; state_reg.stop~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.366     ; 3.760      ;
; -3.910 ; s_reg[0]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.366     ; 3.760      ;
; -3.910 ; s_reg[3]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.366     ; 3.760      ;
; -3.890 ; b_reg[7]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.329     ; 3.651      ;
; -3.817 ; reset                     ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 1.107      ; 5.514      ;
; -3.770 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 0.500        ; 1.108      ; 4.977      ;
; -3.711 ; state_reg.data~_emulated  ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.370     ; 3.557      ;
; -3.676 ; n_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.374     ; 3.451      ;
; -3.672 ; state_reg.idle~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.374     ; 3.447      ;
; -3.669 ; n_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.374     ; 3.444      ;
; -3.668 ; s_reg[1]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.372     ; 3.445      ;
; -3.557 ; b_reg[6]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.329     ; 3.318      ;
; -3.519 ; state_reg.data~1          ; b_reg[0]~1  ; reset        ; reset       ; 1.000        ; 0.061      ; 4.170      ;
; -3.517 ; s_reg[2]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.376     ; 3.290      ;
; -3.515 ; state_reg.start~_emulated ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.374     ; 3.290      ;
; -3.515 ; n_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.374     ; 3.290      ;
; -3.513 ; state_reg.stop~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.372     ; 3.290      ;
; -3.513 ; s_reg[0]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.372     ; 3.290      ;
; -3.513 ; s_reg[3]~_emulated        ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.372     ; 3.290      ;
; -3.489 ; s_reg[3]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; -0.010     ; 4.078      ;
; -3.476 ; s_reg[0]~13               ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; -0.010     ; 4.065      ;
; -3.454 ; s_reg[1]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.032      ; 4.085      ;
; -3.447 ; state_reg.stop~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.030      ; 4.076      ;
; -3.445 ; n_reg[2]~1                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.038      ; 4.082      ;
; -3.435 ; n_reg[0]~9                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.036      ; 4.070      ;
; -3.433 ; state_reg.start~1         ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.040      ; 4.072      ;
; -3.432 ; state_reg.idle~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.044      ; 4.075      ;
; -3.418 ; n_reg[1]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.058      ; 4.075      ;
; -3.409 ; s_reg[2]~5                ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.063      ; 4.071      ;
; -3.356 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 0.500        ; 1.066      ; 4.638      ;
; -3.343 ; b_reg[7]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.328     ; 3.114      ;
; -3.314 ; state_reg.data~_emulated  ; b_reg[3]~13 ; clk          ; reset       ; 0.500        ; -0.376     ; 3.087      ;
; -3.270 ; reset                     ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 1.108      ; 4.977      ;
; -3.109 ; n_reg[1]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.366     ; 2.900      ;
; -3.105 ; state_reg.idle~_emulated  ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.366     ; 2.896      ;
; -3.102 ; n_reg[2]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.366     ; 2.893      ;
; -3.101 ; s_reg[1]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.364     ; 2.894      ;
; -3.075 ; s_reg[3]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.052     ; 3.739      ;
; -3.062 ; s_reg[0]~13               ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.052     ; 3.726      ;
; -3.040 ; s_reg[1]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.010     ; 3.746      ;
; -3.033 ; state_reg.stop~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.012     ; 3.737      ;
; -3.031 ; n_reg[2]~1                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.004     ; 3.743      ;
; -3.021 ; n_reg[0]~9                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.006     ; 3.731      ;
; -3.019 ; state_reg.start~1         ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; -0.002     ; 3.733      ;
; -3.018 ; state_reg.idle~1          ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.002      ; 3.736      ;
; -3.010 ; b_reg[6]~_emulated        ; b_reg[1]~5  ; clk          ; reset       ; 0.500        ; -0.328     ; 2.781      ;
; -3.004 ; n_reg[1]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.016      ; 3.736      ;
; -2.995 ; s_reg[2]~5                ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 0.021      ; 3.732      ;
; -2.972 ; state_reg.data~1          ; b_reg[1]~5  ; reset        ; reset       ; 1.000        ; 0.062      ; 3.633      ;
; -2.959 ; reset                     ; b_reg[3]~13 ; reset        ; reset       ; 0.500        ; 1.060      ; 4.168      ;
; -2.950 ; s_reg[2]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.368     ; 2.739      ;
; -2.948 ; state_reg.start~_emulated ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.366     ; 2.739      ;
; -2.948 ; n_reg[0]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.366     ; 2.739      ;
; -2.946 ; state_reg.stop~_emulated  ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.364     ; 2.739      ;
; -2.946 ; s_reg[0]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.364     ; 2.739      ;
; -2.946 ; s_reg[3]~_emulated        ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.364     ; 2.739      ;
; -2.929 ; b_reg[7]~_emulated        ; b_reg[2]~9  ; clk          ; reset       ; 0.500        ; -0.370     ; 2.775      ;
; -2.874 ; b_reg[5]~_emulated        ; b_reg[0]~1  ; clk          ; reset       ; 0.500        ; -0.327     ; 2.637      ;
; -2.856 ; reset                     ; b_reg[2]~9  ; reset        ; reset       ; 1.000        ; 1.066      ; 4.638      ;
; -2.747 ; state_reg.data~_emulated  ; b_reg[4]~17 ; clk          ; reset       ; 0.500        ; -0.368     ; 2.536      ;
+--------+---------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                       ;
+--------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.806 ; s_reg[3]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 4.653      ;
; -3.804 ; n_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.835      ;
; -3.800 ; state_reg.idle~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.831      ;
; -3.797 ; n_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.828      ;
; -3.796 ; s_reg[1]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.829      ;
; -3.793 ; s_reg[0]~13               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 4.640      ;
; -3.771 ; s_reg[1]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.357      ; 4.660      ;
; -3.764 ; state_reg.stop~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.355      ; 4.651      ;
; -3.762 ; n_reg[2]~1                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.363      ; 4.657      ;
; -3.752 ; n_reg[0]~9                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.361      ; 4.645      ;
; -3.750 ; state_reg.start~1         ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.365      ; 4.647      ;
; -3.749 ; state_reg.idle~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.369      ; 4.650      ;
; -3.735 ; n_reg[1]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.383      ; 4.650      ;
; -3.726 ; s_reg[2]~5                ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.388      ; 4.646      ;
; -3.645 ; s_reg[2]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 4.674      ;
; -3.643 ; state_reg.start~_emulated ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.674      ;
; -3.643 ; n_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.674      ;
; -3.641 ; state_reg.stop~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.674      ;
; -3.641 ; s_reg[0]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.674      ;
; -3.641 ; s_reg[3]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.674      ;
; -3.587 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 1.433      ; 5.552      ;
; -3.442 ; state_reg.data~_emulated  ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 4.471      ;
; -3.289 ; state_reg.data~1          ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.387      ; 4.208      ;
; -3.270 ; s_reg[3]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 4.117      ;
; -3.268 ; n_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.299      ;
; -3.264 ; state_reg.idle~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.295      ;
; -3.261 ; n_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.292      ;
; -3.260 ; s_reg[1]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.293      ;
; -3.257 ; s_reg[0]~13               ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 4.104      ;
; -3.235 ; s_reg[1]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.357      ; 4.124      ;
; -3.228 ; state_reg.stop~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.355      ; 4.115      ;
; -3.226 ; n_reg[2]~1                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.363      ; 4.121      ;
; -3.216 ; n_reg[0]~9                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.361      ; 4.109      ;
; -3.214 ; state_reg.start~1         ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.365      ; 4.111      ;
; -3.213 ; state_reg.idle~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.369      ; 4.114      ;
; -3.199 ; n_reg[1]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.383      ; 4.114      ;
; -3.190 ; s_reg[2]~5                ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.388      ; 4.110      ;
; -3.109 ; s_reg[2]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 4.138      ;
; -3.107 ; state_reg.start~_emulated ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.138      ;
; -3.107 ; n_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 4.138      ;
; -3.105 ; state_reg.stop~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.138      ;
; -3.105 ; s_reg[0]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.138      ;
; -3.105 ; s_reg[3]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 4.138      ;
; -3.087 ; reset                     ; b_reg[0]~_emulated ; reset        ; clk         ; 1.000        ; 1.433      ; 5.552      ;
; -3.051 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 1.433      ; 5.016      ;
; -2.906 ; state_reg.data~_emulated  ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.935      ;
; -2.860 ; s_reg[3]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 3.707      ;
; -2.858 ; n_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.889      ;
; -2.854 ; state_reg.idle~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.885      ;
; -2.851 ; n_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.882      ;
; -2.850 ; s_reg[1]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.883      ;
; -2.847 ; s_reg[0]~13               ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 3.694      ;
; -2.825 ; s_reg[1]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.357      ; 3.714      ;
; -2.818 ; state_reg.stop~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.355      ; 3.705      ;
; -2.816 ; n_reg[2]~1                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.363      ; 3.711      ;
; -2.806 ; n_reg[0]~9                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.361      ; 3.699      ;
; -2.804 ; state_reg.start~1         ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.365      ; 3.701      ;
; -2.803 ; state_reg.idle~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.369      ; 3.704      ;
; -2.789 ; n_reg[1]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.383      ; 3.704      ;
; -2.780 ; s_reg[2]~5                ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.388      ; 3.700      ;
; -2.753 ; state_reg.data~1          ; b_reg[1]~_emulated ; reset        ; clk         ; 0.500        ; 0.387      ; 3.672      ;
; -2.699 ; s_reg[2]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.728      ;
; -2.697 ; state_reg.start~_emulated ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.728      ;
; -2.697 ; n_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.728      ;
; -2.695 ; state_reg.stop~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.728      ;
; -2.695 ; s_reg[0]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.728      ;
; -2.695 ; s_reg[3]~_emulated        ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.728      ;
; -2.660 ; b_reg[7]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.689      ;
; -2.641 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 1.433      ; 4.606      ;
; -2.551 ; reset                     ; b_reg[1]~_emulated ; reset        ; clk         ; 1.000        ; 1.433      ; 5.016      ;
; -2.496 ; state_reg.data~_emulated  ; b_reg[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.525      ;
; -2.473 ; b_reg[7]~29               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.376      ; 3.381      ;
; -2.463 ; s_reg[3]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 3.310      ;
; -2.461 ; n_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.492      ;
; -2.457 ; state_reg.idle~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.488      ;
; -2.454 ; n_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.485      ;
; -2.453 ; s_reg[1]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.486      ;
; -2.450 ; s_reg[0]~13               ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.315      ; 3.297      ;
; -2.428 ; s_reg[1]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.357      ; 3.317      ;
; -2.421 ; state_reg.stop~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.355      ; 3.308      ;
; -2.419 ; n_reg[2]~1                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.363      ; 3.314      ;
; -2.409 ; n_reg[0]~9                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.361      ; 3.302      ;
; -2.407 ; state_reg.start~1         ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.365      ; 3.304      ;
; -2.406 ; state_reg.idle~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.369      ; 3.307      ;
; -2.392 ; n_reg[1]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.383      ; 3.307      ;
; -2.383 ; s_reg[2]~5                ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.388      ; 3.303      ;
; -2.343 ; state_reg.data~1          ; b_reg[2]~_emulated ; reset        ; clk         ; 0.500        ; 0.387      ; 3.262      ;
; -2.327 ; b_reg[6]~_emulated        ; b_reg[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.356      ;
; -2.302 ; s_reg[2]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.331      ;
; -2.300 ; state_reg.start~_emulated ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.331      ;
; -2.300 ; n_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.001     ; 3.331      ;
; -2.298 ; state_reg.stop~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.331      ;
; -2.298 ; s_reg[0]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.331      ;
; -2.298 ; s_reg[3]~_emulated        ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; 0.001      ; 3.331      ;
; -2.244 ; reset                     ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 1.433      ; 4.209      ;
; -2.141 ; reset                     ; b_reg[2]~_emulated ; reset        ; clk         ; 1.000        ; 1.433      ; 4.606      ;
; -2.124 ; b_reg[7]~_emulated        ; b_reg[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.153      ;
; -2.099 ; state_reg.data~_emulated  ; b_reg[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 3.128      ;
; -2.062 ; b_reg[6]~25               ; b_reg[0]~_emulated ; reset        ; clk         ; 0.500        ; 0.384      ; 2.978      ;
; -1.946 ; state_reg.data~1          ; b_reg[3]~_emulated ; reset        ; clk         ; 0.500        ; 0.387      ; 2.865      ;
+--------+---------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.137 ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.449      ;
; -0.082 ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.504      ;
; -0.068 ; reset                     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.432      ; 1.516      ;
; 0.025  ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 1.436      ; 1.613      ;
; 0.147  ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 1.436      ; 1.735      ;
; 0.156  ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.742      ;
; 0.180  ; b_reg[6]~25               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 0.387      ; 0.219      ;
; 0.187  ; b_reg[7]~29               ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 0.379      ; 0.218      ;
; 0.189  ; reset                     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.432      ; 1.773      ;
; 0.191  ; b_reg[4]~17               ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 0.366      ; 0.209      ;
; 0.198  ; reset                     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.783      ;
; 0.218  ; reset                     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.803      ;
; 0.228  ; reset                     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.814      ;
; 0.247  ; reset                     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.436      ; 1.835      ;
; 0.254  ; n_reg[1]~5                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.384      ; 0.290      ;
; 0.258  ; n_reg[2]~1                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.364      ; 0.274      ;
; 0.265  ; state_reg.idle~1          ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 0.370      ; 0.287      ;
; 0.275  ; reset                     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.860      ;
; 0.280  ; reset                     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 1.436      ; 1.868      ;
; 0.281  ; reset                     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 1.434      ; 1.867      ;
; 0.296  ; reset                     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 1.882      ;
; 0.313  ; reset                     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.899      ;
; 0.317  ; b_reg[3]~13               ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 0.373      ; 0.342      ;
; 0.328  ; b_reg[2]~9                ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.367      ; 0.347      ;
; 0.342  ; s_reg[1]~9                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.356      ; 0.350      ;
; 0.345  ; reset                     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.930      ;
; 0.363  ; reset                     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.449      ;
; 0.366  ; b_reg[1]~5                ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.325      ; 0.343      ;
; 0.373  ; b_reg[0]~1                ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.326      ; 0.351      ;
; 0.380  ; reset                     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 1.432      ; 1.964      ;
; 0.418  ; reset                     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.504      ;
; 0.432  ; reset                     ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.432      ; 1.516      ;
; 0.448  ; state_reg.stop~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.602      ;
; 0.448  ; s_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.602      ;
; 0.448  ; s_reg[3]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.602      ;
; 0.450  ; state_reg.start~_emulated ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.450  ; n_reg[0]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.452  ; s_reg[2]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; -0.002     ; 0.602      ;
; 0.501  ; b_reg[5]~21               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 0.376      ; 0.529      ;
; 0.503  ; state_reg.stop~_emulated  ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.657      ;
; 0.503  ; s_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.657      ;
; 0.503  ; s_reg[3]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.657      ;
; 0.505  ; state_reg.start~_emulated ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; n_reg[0]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507  ; s_reg[2]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.002     ; 0.657      ;
; 0.517  ; state_reg.stop~_emulated  ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; s_reg[0]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; s_reg[3]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.519  ; state_reg.start~_emulated ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.002     ; 0.669      ;
; 0.519  ; n_reg[0]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.002     ; 0.669      ;
; 0.521  ; s_reg[2]~_emulated        ; s_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; -0.004     ; 0.669      ;
; 0.523  ; reset                     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.432      ; 2.107      ;
; 0.525  ; reset                     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 1.436      ; 1.613      ;
; 0.533  ; s_reg[2]~5                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.389      ; 0.574      ;
; 0.535  ; state_reg.data~1          ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.388      ; 0.575      ;
; 0.542  ; n_reg[1]~5                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.384      ; 0.578      ;
; 0.556  ; state_reg.idle~1          ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.370      ; 0.578      ;
; 0.557  ; state_reg.start~1         ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.366      ; 0.575      ;
; 0.559  ; n_reg[0]~9                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.362      ; 0.573      ;
; 0.567  ; state_reg.start~1         ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 0.366      ; 0.585      ;
; 0.571  ; state_reg.stop~1          ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.356      ; 0.579      ;
; 0.575  ; state_reg.data~1          ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 0.390      ; 0.617      ;
; 0.578  ; s_reg[1]~9                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.358      ; 0.588      ;
; 0.588  ; b_reg[7]~29               ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 0.379      ; 0.619      ;
; 0.588  ; s_reg[2]~5                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.389      ; 0.629      ;
; 0.590  ; state_reg.data~1          ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.388      ; 0.630      ;
; 0.591  ; state_reg.stop~1          ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 0.354      ; 0.597      ;
; 0.600  ; s_reg[0]~13               ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.316      ; 0.568      ;
; 0.602  ; s_reg[2]~5                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.387      ; 0.641      ;
; 0.603  ; s_reg[1]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.757      ;
; 0.604  ; state_reg.data~1          ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.386      ; 0.642      ;
; 0.604  ; n_reg[2]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.607  ; state_reg.idle~_emulated  ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.759      ;
; 0.611  ; state_reg.idle~1          ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.370      ; 0.633      ;
; 0.611  ; n_reg[1]~5                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.382      ; 0.645      ;
; 0.611  ; n_reg[1]~_emulated        ; n_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.763      ;
; 0.612  ; state_reg.start~1         ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.366      ; 0.630      ;
; 0.613  ; n_reg[0]~9                ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.362      ; 0.627      ;
; 0.613  ; s_reg[3]~1                ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 0.316      ; 0.581      ;
; 0.614  ; n_reg[0]~9                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.362      ; 0.628      ;
; 0.624  ; s_reg[0]~13               ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 0.314      ; 0.590      ;
; 0.624  ; s_reg[3]~1                ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 0.314      ; 0.590      ;
; 0.624  ; n_reg[2]~1                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.364      ; 0.640      ;
; 0.625  ; state_reg.idle~1          ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.368      ; 0.645      ;
; 0.625  ; b_reg[5]~_emulated        ; b_reg[4]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.626  ; state_reg.stop~1          ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.356      ; 0.634      ;
; 0.626  ; state_reg.start~1         ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.364      ; 0.642      ;
; 0.628  ; n_reg[0]~9                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.360      ; 0.640      ;
; 0.633  ; s_reg[1]~9                ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.358      ; 0.643      ;
; 0.637  ; b_reg[3]~_emulated        ; b_reg[2]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; n_reg[2]~1                ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.362      ; 0.652      ;
; 0.640  ; state_reg.stop~1          ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.354      ; 0.646      ;
; 0.647  ; reset                     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 1.436      ; 1.735      ;
; 0.655  ; s_reg[0]~13               ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 0.316      ; 0.623      ;
; 0.656  ; reset                     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.742      ;
; 0.657  ; b_reg[6]~25               ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 0.385      ; 0.694      ;
; 0.658  ; s_reg[1]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.812      ;
; 0.659  ; n_reg[2]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.662  ; state_reg.idle~_emulated  ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.666  ; n_reg[1]~_emulated        ; n_reg[1]~_emulated        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset'                                                                                            ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.457 ; reset             ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 1.070      ; 1.527      ;
; 0.464 ; reset             ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 1.072      ; 1.536      ;
; 0.487 ; reset             ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 1.050      ; 1.537      ;
; 0.489 ; reset             ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 1.118      ; 1.607      ;
; 0.520 ; reset             ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 1.076      ; 1.596      ;
; 0.521 ; reset             ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 1.057      ; 1.578      ;
; 0.558 ; b_reg[6]~25       ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.009      ; 0.567      ;
; 0.571 ; state_reg.data~1  ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 0.011      ; 0.582      ;
; 0.609 ; b_reg[2]~9        ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.042      ; 0.651      ;
; 0.623 ; reset             ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 1.068      ; 1.691      ;
; 0.626 ; reset             ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; 1.045      ; 1.671      ;
; 0.627 ; s_reg[2]~5        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.025      ; 0.652      ;
; 0.629 ; state_reg.data~1  ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.024      ; 0.653      ;
; 0.629 ; reset             ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 1.058      ; 1.687      ;
; 0.634 ; s_reg[2]~5        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.027      ; 0.661      ;
; 0.636 ; n_reg[1]~5        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.020      ; 0.656      ;
; 0.636 ; state_reg.data~1  ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.026      ; 0.662      ;
; 0.637 ; reset             ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 1.068      ; 1.705      ;
; 0.638 ; reset             ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 1.107      ; 1.745      ;
; 0.643 ; n_reg[1]~5        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.022      ; 0.665      ;
; 0.650 ; state_reg.idle~1  ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.006      ; 0.656      ;
; 0.651 ; state_reg.start~1 ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.002      ; 0.653      ;
; 0.653 ; n_reg[0]~9        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.002     ; 0.651      ;
; 0.656 ; reset             ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 1.108      ; 1.764      ;
; 0.657 ; b_reg[7]~29       ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; -0.008     ; 0.649      ;
; 0.657 ; state_reg.idle~1  ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.008      ; 0.665      ;
; 0.657 ; s_reg[2]~5        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.005      ; 0.662      ;
; 0.658 ; state_reg.start~1 ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.004      ; 0.662      ;
; 0.659 ; state_reg.data~1  ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.004      ; 0.663      ;
; 0.659 ; s_reg[2]~5        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.073      ; 0.732      ;
; 0.660 ; n_reg[0]~9        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.660      ;
; 0.661 ; state_reg.data~1  ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.072      ; 0.733      ;
; 0.663 ; n_reg[2]~1        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.663      ;
; 0.665 ; state_reg.stop~1  ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.008     ; 0.657      ;
; 0.666 ; n_reg[1]~5        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.666      ;
; 0.668 ; n_reg[1]~5        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.068      ; 0.736      ;
; 0.670 ; n_reg[2]~1        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; 0.002      ; 0.672      ;
; 0.672 ; s_reg[1]~9        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.006     ; 0.666      ;
; 0.672 ; state_reg.stop~1  ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.006     ; 0.666      ;
; 0.679 ; s_reg[1]~9        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.004     ; 0.675      ;
; 0.679 ; state_reg.data~1  ; b_reg[5]~21       ; reset        ; reset       ; 0.000        ; 0.012      ; 0.691      ;
; 0.680 ; state_reg.idle~1  ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.014     ; 0.666      ;
; 0.681 ; state_reg.start~1 ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.018     ; 0.663      ;
; 0.682 ; state_reg.idle~1  ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.054      ; 0.736      ;
; 0.683 ; n_reg[0]~9        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.022     ; 0.661      ;
; 0.683 ; state_reg.start~1 ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.050      ; 0.733      ;
; 0.685 ; n_reg[0]~9        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.046      ; 0.731      ;
; 0.687 ; state_reg.data~1  ; b_reg[4]~17       ; reset        ; reset       ; 0.000        ; 0.022      ; 0.709      ;
; 0.690 ; s_reg[2]~5        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.031      ; 0.721      ;
; 0.692 ; state_reg.data~1  ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.030      ; 0.722      ;
; 0.693 ; n_reg[2]~1        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.020     ; 0.673      ;
; 0.694 ; s_reg[0]~13       ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.048     ; 0.646      ;
; 0.695 ; state_reg.stop~1  ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.028     ; 0.667      ;
; 0.695 ; n_reg[2]~1        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.048      ; 0.743      ;
; 0.697 ; state_reg.stop~1  ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.040      ; 0.737      ;
; 0.698 ; b_reg[1]~5        ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; -0.001     ; 0.697      ;
; 0.699 ; n_reg[1]~5        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.026      ; 0.725      ;
; 0.701 ; s_reg[0]~13       ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.046     ; 0.655      ;
; 0.702 ; s_reg[1]~9        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.026     ; 0.676      ;
; 0.704 ; s_reg[1]~9        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.042      ; 0.746      ;
; 0.706 ; state_reg.data~1  ; b_reg[1]~5        ; reset        ; reset       ; 0.000        ; 0.062      ; 0.768      ;
; 0.707 ; s_reg[3]~1        ; n_reg[2]~1        ; reset        ; reset       ; 0.000        ; -0.048     ; 0.659      ;
; 0.713 ; state_reg.idle~1  ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.012      ; 0.725      ;
; 0.714 ; s_reg[3]~1        ; n_reg[0]~9        ; reset        ; reset       ; 0.000        ; -0.046     ; 0.668      ;
; 0.714 ; state_reg.start~1 ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.008      ; 0.722      ;
; 0.715 ; reset             ; state_reg.stop~1  ; reset        ; reset       ; 0.000        ; 1.078      ; 1.793      ;
; 0.716 ; n_reg[0]~9        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.004      ; 0.720      ;
; 0.716 ; reset             ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 1.049      ; 1.765      ;
; 0.724 ; s_reg[0]~13       ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.068     ; 0.656      ;
; 0.726 ; s_reg[0]~13       ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.000      ; 0.726      ;
; 0.726 ; n_reg[2]~1        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.006      ; 0.732      ;
; 0.728 ; state_reg.stop~1  ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; -0.002     ; 0.726      ;
; 0.735 ; s_reg[1]~9        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.735      ;
; 0.737 ; s_reg[3]~1        ; n_reg[1]~5        ; reset        ; reset       ; 0.000        ; -0.068     ; 0.669      ;
; 0.739 ; s_reg[3]~1        ; s_reg[0]~13       ; reset        ; reset       ; 0.000        ; 0.000      ; 0.739      ;
; 0.755 ; state_reg.data~1  ; b_reg[0]~1        ; reset        ; reset       ; 0.000        ; 0.061      ; 0.816      ;
; 0.757 ; reset             ; state_reg.data~1  ; reset        ; reset       ; 0.000        ; 1.046      ; 1.803      ;
; 0.757 ; s_reg[0]~13       ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; -0.042     ; 0.715      ;
; 0.759 ; reset             ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 1.060      ; 1.819      ;
; 0.765 ; b_reg[3]~13       ; b_reg[2]~9        ; reset        ; reset       ; 0.000        ; 0.006      ; 0.771      ;
; 0.766 ; state_reg.data~1  ; b_reg[6]~25       ; reset        ; reset       ; 0.000        ; 0.003      ; 0.769      ;
; 0.770 ; s_reg[3]~1        ; s_reg[1]~9        ; reset        ; reset       ; 0.000        ; -0.042     ; 0.728      ;
; 0.793 ; s_reg[2]~5        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.023      ; 0.816      ;
; 0.794 ; b_reg[7]~29       ; b_reg[7]~29       ; reset        ; reset       ; 0.000        ; 0.000      ; 0.794      ;
; 0.795 ; state_reg.data~1  ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.022      ; 0.817      ;
; 0.796 ; s_reg[2]~5        ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; 0.000      ; 0.796      ;
; 0.798 ; state_reg.data~1  ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.001     ; 0.797      ;
; 0.802 ; n_reg[1]~5        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.018      ; 0.820      ;
; 0.804 ; b_reg[4]~17       ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; -0.008     ; 0.796      ;
; 0.805 ; n_reg[1]~5        ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.005     ; 0.800      ;
; 0.809 ; state_reg.data~1  ; b_reg[3]~13       ; reset        ; reset       ; 0.000        ; 0.014      ; 0.823      ;
; 0.814 ; reset             ; s_reg[3]~1        ; reset        ; reset       ; 0.000        ; 1.118      ; 1.932      ;
; 0.816 ; state_reg.idle~1  ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.004      ; 0.820      ;
; 0.817 ; state_reg.start~1 ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; 0.000      ; 0.817      ;
; 0.819 ; n_reg[0]~9        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; -0.004     ; 0.815      ;
; 0.819 ; state_reg.idle~1  ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.019     ; 0.800      ;
; 0.820 ; state_reg.start~1 ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.023     ; 0.797      ;
; 0.822 ; n_reg[0]~9        ; s_reg[2]~5        ; reset        ; reset       ; 0.000        ; -0.027     ; 0.795      ;
; 0.829 ; n_reg[2]~1        ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; -0.002     ; 0.827      ;
; 0.831 ; state_reg.stop~1  ; state_reg.start~1 ; reset        ; reset       ; 0.000        ; -0.010     ; 0.821      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                          ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 1.432      ; 1.458      ;
; 0.506 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 1.432      ; 1.458      ;
; 0.506 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 1.432      ; 1.458      ;
; 0.506 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.500        ; 1.432      ; 1.458      ;
; 0.514 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 1.434      ; 1.452      ;
; 0.514 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 1.434      ; 1.452      ;
; 0.514 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 1.434      ; 1.452      ;
; 0.527 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.500        ; 1.433      ; 1.438      ;
; 0.527 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 1.433      ; 1.438      ;
; 0.527 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.500        ; 1.433      ; 1.438      ;
; 0.527 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.500        ; 1.433      ; 1.438      ;
; 0.530 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.500        ; 1.436      ; 1.438      ;
; 0.530 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.500        ; 1.436      ; 1.438      ;
; 0.530 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.500        ; 1.436      ; 1.438      ;
; 0.530 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.500        ; 1.436      ; 1.438      ;
; 0.536 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.500        ; 1.434      ; 1.430      ;
; 0.536 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.500        ; 1.434      ; 1.430      ;
; 0.536 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.500        ; 1.434      ; 1.430      ;
; 0.536 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.500        ; 1.434      ; 1.430      ;
; 1.006 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 1.432      ; 1.458      ;
; 1.006 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 1.432      ; 1.458      ;
; 1.006 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 1.432      ; 1.458      ;
; 1.006 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 1.000        ; 1.432      ; 1.458      ;
; 1.014 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 1.434      ; 1.452      ;
; 1.014 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 1.434      ; 1.452      ;
; 1.014 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 1.434      ; 1.452      ;
; 1.027 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 1.000        ; 1.433      ; 1.438      ;
; 1.027 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 1.433      ; 1.438      ;
; 1.027 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 1.000        ; 1.433      ; 1.438      ;
; 1.027 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 1.000        ; 1.433      ; 1.438      ;
; 1.030 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 1.000        ; 1.436      ; 1.438      ;
; 1.030 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 1.000        ; 1.436      ; 1.438      ;
; 1.030 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 1.000        ; 1.436      ; 1.438      ;
; 1.030 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 1.000        ; 1.436      ; 1.438      ;
; 1.036 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 1.000        ; 1.434      ; 1.430      ;
; 1.036 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 1.000        ; 1.434      ; 1.430      ;
; 1.036 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 1.000        ; 1.434      ; 1.430      ;
; 1.036 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 1.000        ; 1.434      ; 1.430      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                            ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; 0.000        ; 1.434      ; 1.430      ;
; -0.156 ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 1.430      ;
; -0.156 ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.430      ;
; -0.156 ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.430      ;
; -0.150 ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; 0.000        ; 1.436      ; 1.438      ;
; -0.150 ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.436      ; 1.438      ;
; -0.150 ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; 0.000        ; 1.436      ; 1.438      ;
; -0.150 ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; 0.000        ; 1.436      ; 1.438      ;
; -0.147 ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.438      ;
; -0.147 ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.438      ;
; -0.147 ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.438      ;
; -0.147 ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.433      ; 1.438      ;
; -0.134 ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.452      ;
; -0.134 ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.452      ;
; -0.134 ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; 0.000        ; 1.434      ; 1.452      ;
; -0.126 ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; 0.000        ; 1.432      ; 1.458      ;
; -0.126 ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; 0.000        ; 1.432      ; 1.458      ;
; -0.126 ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; 0.000        ; 1.432      ; 1.458      ;
; -0.126 ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; 0.000        ; 1.432      ; 1.458      ;
; 0.344  ; reset     ; state_reg.start~_emulated ; reset        ; clk         ; -0.500       ; 1.434      ; 1.430      ;
; 0.344  ; reset     ; state_reg.idle~_emulated  ; reset        ; clk         ; -0.500       ; 1.434      ; 1.430      ;
; 0.344  ; reset     ; b_reg[5]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.430      ;
; 0.344  ; reset     ; b_reg[4]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.430      ;
; 0.350  ; reset     ; state_reg.data~_emulated  ; reset        ; clk         ; -0.500       ; 1.436      ; 1.438      ;
; 0.350  ; reset     ; s_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.436      ; 1.438      ;
; 0.350  ; reset     ; b_reg[7]~_emulated        ; reset        ; clk         ; -0.500       ; 1.436      ; 1.438      ;
; 0.350  ; reset     ; b_reg[6]~_emulated        ; reset        ; clk         ; -0.500       ; 1.436      ; 1.438      ;
; 0.353  ; reset     ; b_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 1.433      ; 1.438      ;
; 0.353  ; reset     ; b_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.433      ; 1.438      ;
; 0.353  ; reset     ; b_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.433      ; 1.438      ;
; 0.353  ; reset     ; b_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.433      ; 1.438      ;
; 0.366  ; reset     ; n_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.452      ;
; 0.366  ; reset     ; n_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.452      ;
; 0.366  ; reset     ; n_reg[2]~_emulated        ; reset        ; clk         ; -0.500       ; 1.434      ; 1.452      ;
; 0.374  ; reset     ; s_reg[0]~_emulated        ; reset        ; clk         ; -0.500       ; 1.432      ; 1.458      ;
; 0.374  ; reset     ; s_reg[1]~_emulated        ; reset        ; clk         ; -0.500       ; 1.432      ; 1.458      ;
; 0.374  ; reset     ; s_reg[3]~_emulated        ; reset        ; clk         ; -0.500       ; 1.432      ; 1.458      ;
; 0.374  ; reset     ; state_reg.stop~_emulated  ; reset        ; clk         ; -0.500       ; 1.432      ; 1.458      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[4]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[5]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[6]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; b_reg[7]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; n_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[0]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[1]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[2]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; s_reg[3]~_emulated|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.data~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.idle~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.start~_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_reg.stop~_emulated|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[0]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[0]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[0]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[1]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[2]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[2]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[3]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[3]~13|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[4]~17             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[4]~17|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[4]~17|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[5]~21             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[5]~21|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[6]~25             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[6]~25|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; b_reg[7]~29             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b_reg[7]~29|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[0]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[0]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[1]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[1]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; n_reg[2]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; n_reg[2]~1|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[0]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[0]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[1]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[1]~9|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[2]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[2]~5|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; s_reg[3]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; s_reg[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; s_reg[3]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.data~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.data~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.data~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.idle~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.idle~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.start~1       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.start~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.start~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; state_reg.stop~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; state_reg.stop~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; state_reg.stop~1|datad  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
; rx        ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
; s_tick    ; clk        ; 6.537 ; 6.537 ; Rise       ; clk             ;
; reset     ; reset      ; 4.817 ; 4.817 ; Fall       ; reset           ;
; rx        ; reset      ; 7.139 ; 7.139 ; Fall       ; reset           ;
; s_tick    ; reset      ; 7.267 ; 7.267 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
; rx        ; clk        ; -2.177 ; -2.177 ; Rise       ; clk             ;
; s_tick    ; clk        ; -2.336 ; -2.336 ; Rise       ; clk             ;
; reset     ; reset      ; -0.457 ; -0.457 ; Fall       ; reset           ;
; rx        ; reset      ; -2.673 ; -2.673 ; Fall       ; reset           ;
; s_tick    ; reset      ; -2.845 ; -2.845 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 8.324 ; 8.324 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 7.634 ; 7.634 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 7.310 ; 7.310 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 6.794 ; 6.794 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 6.407 ; 6.407 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 5.856 ; 5.856 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 5.469 ; 5.469 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 5.068 ; 5.068 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 7.607 ; 7.607 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 7.607 ; 7.607 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 6.917 ; 6.917 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 6.593 ; 6.593 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 6.077 ; 6.077 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 5.690 ; 5.690 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 5.139 ; 5.139 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 4.752 ; 4.752 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 4.351 ; 4.351 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 3.295 ; 3.295 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 7.826 ; 7.826 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 7.826 ; 7.826 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 7.136 ; 7.136 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 6.812 ; 6.812 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 6.296 ; 6.296 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 5.909 ; 5.909 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 5.358 ; 5.358 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 4.971 ; 4.971 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 4.570 ; 4.570 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 3.514 ; 3.514 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 3.007 ; 3.007 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 3.007 ; 3.007 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 3.455 ; 3.455 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 3.605 ; 3.605 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 3.687 ; 3.687 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 3.565 ; 3.565 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 3.567 ; 3.567 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 3.673 ; 3.673 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 3.582 ; 3.582 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 3.264 ; 3.264 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 3.007 ; 3.007 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 3.007 ; 3.007 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 3.208 ; 3.208 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 3.333 ; 3.333 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 3.270 ; 3.270 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 3.386 ; 3.386 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 3.458 ; 3.458 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 3.227 ; 3.227 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 3.237 ; 3.237 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 3.264 ; 3.264 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; rx         ; dout[1]      ; 9.239  ; 9.239  ; 9.239  ; 9.239  ;
; rx         ; dout[2]      ; 8.915  ; 8.915  ; 8.915  ; 8.915  ;
; rx         ; dout[3]      ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; rx         ; dout[4]      ; 8.012  ; 8.012  ; 8.012  ; 8.012  ;
; rx         ; dout[5]      ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; rx         ; dout[6]      ; 7.074  ; 7.074  ; 7.074  ; 7.074  ;
; rx         ; dout[7]      ; 6.673  ; 6.673  ; 6.673  ; 6.673  ;
; rx         ; rx_done_tick ; 5.617  ; 5.617  ; 5.617  ; 5.617  ;
; s_tick     ; dout[0]      ; 10.057 ; 10.057 ; 10.057 ; 10.057 ;
; s_tick     ; dout[1]      ; 9.367  ; 9.367  ; 9.367  ; 9.367  ;
; s_tick     ; dout[2]      ; 9.043  ; 9.043  ; 9.043  ; 9.043  ;
; s_tick     ; dout[3]      ; 8.527  ; 8.527  ; 8.527  ; 8.527  ;
; s_tick     ; dout[4]      ; 8.140  ; 8.140  ; 8.140  ; 8.140  ;
; s_tick     ; dout[5]      ; 7.589  ; 7.589  ; 7.589  ; 7.589  ;
; s_tick     ; dout[6]      ; 7.202  ; 7.202  ; 7.202  ; 7.202  ;
; s_tick     ; dout[7]      ; 6.801  ; 6.801  ; 6.801  ; 6.801  ;
; s_tick     ; rx_done_tick ; 5.745  ; 5.745  ; 5.745  ; 5.745  ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rx         ; dout[0]      ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; rx         ; dout[1]      ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; rx         ; dout[2]      ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; rx         ; dout[3]      ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; rx         ; dout[4]      ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; rx         ; dout[5]      ; 6.287 ; 6.287 ; 6.287 ; 6.287 ;
; rx         ; dout[6]      ; 6.135 ; 6.305 ; 6.305 ; 6.135 ;
; rx         ; dout[7]      ; 5.734 ; 6.231 ; 6.231 ; 5.734 ;
; rx         ; rx_done_tick ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; s_tick     ; dout[0]      ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; s_tick     ; dout[1]      ; 6.049 ; 6.049 ; 6.049 ; 6.049 ;
; s_tick     ; dout[2]      ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; s_tick     ; dout[3]      ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; s_tick     ; dout[4]      ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; s_tick     ; dout[5]      ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; s_tick     ; dout[6]      ; 5.980 ; 5.980 ; 5.980 ; 5.980 ;
; s_tick     ; dout[7]      ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; s_tick     ; rx_done_tick ; 5.449 ; 5.737 ; 5.737 ; 5.449 ;
+------------+--------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.144  ; -0.137 ; -0.018   ; -0.156  ; -1.941              ;
;  clk             ; -15.433  ; -0.137 ; -0.018   ; -0.156  ; -1.941              ;
;  reset           ; -17.144  ; 0.457  ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS  ; -245.84  ; -0.287 ; -0.072   ; -2.718  ; -31.914             ;
;  clk             ; -107.465 ; -0.287 ; -0.072   ; -2.718  ; -30.137             ;
;  reset           ; -138.375 ; 0.000  ; N/A      ; N/A     ; -1.777              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 15.181 ; 15.181 ; Rise       ; clk             ;
; rx        ; clk        ; 19.490 ; 19.490 ; Rise       ; clk             ;
; s_tick    ; clk        ; 19.891 ; 19.891 ; Rise       ; clk             ;
; reset     ; reset      ; 16.541 ; 16.541 ; Fall       ; reset           ;
; rx        ; reset      ; 20.850 ; 20.850 ; Fall       ; reset           ;
; s_tick    ; reset      ; 21.251 ; 21.251 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
; rx        ; clk        ; -2.177 ; -2.177 ; Rise       ; clk             ;
; s_tick    ; clk        ; -2.336 ; -2.336 ; Rise       ; clk             ;
; reset     ; reset      ; -0.457 ; -0.457 ; Fall       ; reset           ;
; rx        ; reset      ; -2.673 ; -2.673 ; Fall       ; reset           ;
; s_tick    ; reset      ; -2.845 ; -2.845 ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; dout[*]      ; clk        ; 24.060 ; 24.060 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 24.060 ; 24.060 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 21.703 ; 21.703 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 20.508 ; 20.508 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 18.793 ; 18.793 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 17.462 ; 17.462 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 15.536 ; 15.536 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 14.228 ; 14.228 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 12.860 ; 12.860 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 9.535  ; 9.535  ; Rise       ; clk             ;
; dout[*]      ; reset      ; 22.957 ; 22.957 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 22.957 ; 22.957 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 20.600 ; 20.600 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 19.405 ; 19.405 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 17.690 ; 17.690 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 16.359 ; 16.359 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 14.433 ; 14.433 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 13.125 ; 13.125 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 11.757 ; 11.757 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 8.143  ; 8.143  ; Rise       ; reset           ;
; dout[*]      ; reset      ; 23.709 ; 23.709 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 23.709 ; 23.709 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 21.352 ; 21.352 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 20.157 ; 20.157 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 18.442 ; 18.442 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 17.111 ; 17.111 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 15.185 ; 15.185 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 13.877 ; 13.877 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 12.509 ; 12.509 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 8.895  ; 8.895  ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dout[*]      ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  dout[0]     ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
;  dout[1]     ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  dout[2]     ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  dout[3]     ; clk        ; 3.693 ; 3.693 ; Rise       ; clk             ;
;  dout[4]     ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  dout[5]     ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  dout[6]     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  dout[7]     ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
; rx_done_tick ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; dout[*]      ; reset      ; 3.007 ; 3.007 ; Rise       ; reset           ;
;  dout[0]     ; reset      ; 3.007 ; 3.007 ; Rise       ; reset           ;
;  dout[1]     ; reset      ; 3.455 ; 3.455 ; Rise       ; reset           ;
;  dout[2]     ; reset      ; 3.605 ; 3.605 ; Rise       ; reset           ;
;  dout[3]     ; reset      ; 3.687 ; 3.687 ; Rise       ; reset           ;
;  dout[4]     ; reset      ; 3.565 ; 3.565 ; Rise       ; reset           ;
;  dout[5]     ; reset      ; 3.567 ; 3.567 ; Rise       ; reset           ;
;  dout[6]     ; reset      ; 3.673 ; 3.673 ; Rise       ; reset           ;
;  dout[7]     ; reset      ; 3.582 ; 3.582 ; Rise       ; reset           ;
; rx_done_tick ; reset      ; 3.264 ; 3.264 ; Rise       ; reset           ;
; dout[*]      ; reset      ; 3.007 ; 3.007 ; Fall       ; reset           ;
;  dout[0]     ; reset      ; 3.007 ; 3.007 ; Fall       ; reset           ;
;  dout[1]     ; reset      ; 3.208 ; 3.208 ; Fall       ; reset           ;
;  dout[2]     ; reset      ; 3.333 ; 3.333 ; Fall       ; reset           ;
;  dout[3]     ; reset      ; 3.270 ; 3.270 ; Fall       ; reset           ;
;  dout[4]     ; reset      ; 3.386 ; 3.386 ; Fall       ; reset           ;
;  dout[5]     ; reset      ; 3.458 ; 3.458 ; Fall       ; reset           ;
;  dout[6]     ; reset      ; 3.227 ; 3.227 ; Fall       ; reset           ;
;  dout[7]     ; reset      ; 3.237 ; 3.237 ; Fall       ; reset           ;
; rx_done_tick ; reset      ; 3.264 ; 3.264 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; rx         ; dout[0]      ; 27.266 ; 27.266 ; 27.266 ; 27.266 ;
; rx         ; dout[1]      ; 24.909 ; 24.909 ; 24.909 ; 24.909 ;
; rx         ; dout[2]      ; 23.714 ; 23.714 ; 23.714 ; 23.714 ;
; rx         ; dout[3]      ; 21.999 ; 21.999 ; 21.999 ; 21.999 ;
; rx         ; dout[4]      ; 20.668 ; 20.668 ; 20.668 ; 20.668 ;
; rx         ; dout[5]      ; 18.742 ; 18.742 ; 18.742 ; 18.742 ;
; rx         ; dout[6]      ; 17.434 ; 17.434 ; 17.434 ; 17.434 ;
; rx         ; dout[7]      ; 16.066 ; 16.066 ; 16.066 ; 16.066 ;
; rx         ; rx_done_tick ; 12.452 ; 12.452 ; 12.452 ; 12.452 ;
; s_tick     ; dout[0]      ; 27.667 ; 27.667 ; 27.667 ; 27.667 ;
; s_tick     ; dout[1]      ; 25.310 ; 25.310 ; 25.310 ; 25.310 ;
; s_tick     ; dout[2]      ; 24.115 ; 24.115 ; 24.115 ; 24.115 ;
; s_tick     ; dout[3]      ; 22.400 ; 22.400 ; 22.400 ; 22.400 ;
; s_tick     ; dout[4]      ; 21.069 ; 21.069 ; 21.069 ; 21.069 ;
; s_tick     ; dout[5]      ; 19.143 ; 19.143 ; 19.143 ; 19.143 ;
; s_tick     ; dout[6]      ; 17.835 ; 17.835 ; 17.835 ; 17.835 ;
; s_tick     ; dout[7]      ; 16.467 ; 16.467 ; 16.467 ; 16.467 ;
; s_tick     ; rx_done_tick ; 12.853 ; 12.853 ; 12.853 ; 12.853 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; rx         ; dout[0]      ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; rx         ; dout[1]      ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; rx         ; dout[2]      ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; rx         ; dout[3]      ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; rx         ; dout[4]      ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; rx         ; dout[5]      ; 6.287 ; 6.287 ; 6.287 ; 6.287 ;
; rx         ; dout[6]      ; 6.135 ; 6.305 ; 6.305 ; 6.135 ;
; rx         ; dout[7]      ; 5.734 ; 6.231 ; 6.231 ; 5.734 ;
; rx         ; rx_done_tick ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; s_tick     ; dout[0]      ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; s_tick     ; dout[1]      ; 6.049 ; 6.049 ; 6.049 ; 6.049 ;
; s_tick     ; dout[2]      ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; s_tick     ; dout[3]      ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; s_tick     ; dout[4]      ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; s_tick     ; dout[5]      ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; s_tick     ; dout[6]      ; 5.980 ; 5.980 ; 5.980 ; 5.980 ;
; s_tick     ; dout[7]      ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; s_tick     ; rx_done_tick ; 5.449 ; 5.737 ; 5.737 ; 5.449 ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 949      ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 949      ; 1917     ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 949      ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 949      ; 1898     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 949      ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 949      ; 1917     ; 0        ; 0        ;
; clk        ; reset    ; 0        ; 0        ; 949      ; 0        ;
; reset      ; reset    ; 0        ; 0        ; 949      ; 1898     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 19       ; 19       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 19       ; 19       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 103   ; 103  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 297   ; 297  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 04 23:37:13 2018
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk clk
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[0]~0|combout"
    Warning (332126): Node "b_reg[0]~2|datad"
    Warning (332126): Node "b_reg[0]~2|combout"
    Warning (332126): Node "b_next[0]~0|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[1]~1|combout"
    Warning (332126): Node "b_reg[1]~6|datac"
    Warning (332126): Node "b_reg[1]~6|combout"
    Warning (332126): Node "b_next[1]~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[2]~2|combout"
    Warning (332126): Node "b_reg[2]~10|datac"
    Warning (332126): Node "b_reg[2]~10|combout"
    Warning (332126): Node "b_next[2]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[3]~3|combout"
    Warning (332126): Node "b_reg[3]~14|datac"
    Warning (332126): Node "b_reg[3]~14|combout"
    Warning (332126): Node "b_next[3]~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_next[4]~4|combout"
    Warning (332126): Node "b_reg[4]~18|dataa"
    Warning (332126): Node "b_reg[4]~18|combout"
    Warning (332126): Node "b_next[4]~4|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[5]~22|combout"
    Warning (332126): Node "b_next[5]~5|datac"
    Warning (332126): Node "b_next[5]~5|combout"
    Warning (332126): Node "b_reg[5]~22|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[6]~26|combout"
    Warning (332126): Node "b_next[6]~6|datac"
    Warning (332126): Node "b_next[6]~6|combout"
    Warning (332126): Node "b_reg[6]~26|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b_reg[7]~30|combout"
    Warning (332126): Node "b_next[7]~7|dataa"
    Warning (332126): Node "b_next[7]~7|combout"
    Warning (332126): Node "b_reg[7]~30|datac"
Warning (332125): Found combinational loop of 140 nodes
    Warning (332126): Node "Equal0~0|datad"
    Warning (332126): Node "Equal0~0|combout"
    Warning (332126): Node "Selector2~0|datab"
    Warning (332126): Node "Selector2~0|combout"
    Warning (332126): Node "Selector3~6|datab"
    Warning (332126): Node "Selector3~6|combout"
    Warning (332126): Node "Selector2~1|datac"
    Warning (332126): Node "Selector2~1|combout"
    Warning (332126): Node "state_reg.data~2|dataa"
    Warning (332126): Node "state_reg.data~2|combout"
    Warning (332126): Node "Selector4~5|datac"
    Warning (332126): Node "Selector4~5|combout"
    Warning (332126): Node "Selector4~6|datab"
    Warning (332126): Node "Selector4~6|combout"
    Warning (332126): Node "Selector6~0|datad"
    Warning (332126): Node "Selector6~0|combout"
    Warning (332126): Node "s_reg[1]~10|datab"
    Warning (332126): Node "s_reg[1]~10|combout"
    Warning (332126): Node "Equal0~0|datac"
    Warning (332126): Node "Add0~0|datac"
    Warning (332126): Node "Add0~0|combout"
    Warning (332126): Node "Selector5~0|dataa"
    Warning (332126): Node "Selector5~0|combout"
    Warning (332126): Node "s_reg[2]~6|dataa"
    Warning (332126): Node "s_reg[2]~6|combout"
    Warning (332126): Node "Add0~0|datad"
    Warning (332126): Node "Equal2~2|datad"
    Warning (332126): Node "Equal2~2|combout"
    Warning (332126): Node "Selector4~6|dataa"
    Warning (332126): Node "Selector3~8|dataa"
    Warning (332126): Node "Selector3~8|combout"
    Warning (332126): Node "Selector3~7|dataa"
    Warning (332126): Node "Selector3~7|combout"
    Warning (332126): Node "state_reg.stop~2|dataa"
    Warning (332126): Node "state_reg.stop~2|combout"
    Warning (332126): Node "Selector3~7|datac"
    Warning (332126): Node "rx_done_tick~2|datac"
    Warning (332126): Node "rx_done_tick~2|combout"
    Warning (332126): Node "Selector3~7|datab"
    Warning (332126): Node "Selector3~6|datac"
    Warning (332126): Node "Selector0~0|datac"
    Warning (332126): Node "Selector0~0|combout"
    Warning (332126): Node "state_reg.idle~2|dataa"
    Warning (332126): Node "state_reg.idle~2|combout"
    Warning (332126): Node "Selector4~2|datad"
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector3~6|dataa"
    Warning (332126): Node "Selector0~0|dataa"
    Warning (332126): Node "Selector4~8|dataa"
    Warning (332126): Node "Selector4~8|combout"
    Warning (332126): Node "Selector5~0|datab"
    Warning (332126): Node "Selector6~0|datac"
    Warning (332126): Node "Selector7~0|datab"
    Warning (332126): Node "Selector7~0|combout"
    Warning (332126): Node "s_reg[0]~14|dataa"
    Warning (332126): Node "s_reg[0]~14|combout"
    Warning (332126): Node "Equal0~0|dataa"
    Warning (332126): Node "Add0~0|dataa"
    Warning (332126): Node "Selector6~0|dataa"
    Warning (332126): Node "Selector7~0|datac"
    Warning (332126): Node "Equal2~2|datac"
    Warning (332126): Node "Selector4~7|dataa"
    Warning (332126): Node "Selector4~7|combout"
    Warning (332126): Node "s_reg[3]~2|dataa"
    Warning (332126): Node "s_reg[3]~2|combout"
    Warning (332126): Node "Equal2~2|dataa"
    Warning (332126): Node "Selector4~3|datac"
    Warning (332126): Node "Selector4~3|combout"
    Warning (332126): Node "Selector4~5|datad"
    Warning (332126): Node "Selector4~8|datad"
    Warning (332126): Node "Selector4~7|datac"
    Warning (332126): Node "Selector2~0|datac"
    Warning (332126): Node "Selector3~9|datac"
    Warning (332126): Node "Selector3~9|combout"
    Warning (332126): Node "Selector1~0|datad"
    Warning (332126): Node "Selector1~0|combout"
    Warning (332126): Node "state_reg.start~2|dataa"
    Warning (332126): Node "state_reg.start~2|combout"
    Warning (332126): Node "Selector4~5|dataa"
    Warning (332126): Node "Selector2~0|dataa"
    Warning (332126): Node "Selector1~0|datac"
    Warning (332126): Node "Selector4~4|dataa"
    Warning (332126): Node "Selector4~4|combout"
    Warning (332126): Node "Selector4~8|datab"
    Warning (332126): Node "Selector4~6|datac"
    Warning (332126): Node "Selector1~0|dataa"
    Warning (332126): Node "Selector3~6|datad"
    Warning (332126): Node "Selector8~3|dataa"
    Warning (332126): Node "Selector8~3|combout"
    Warning (332126): Node "Selector9~0|datab"
    Warning (332126): Node "Selector9~0|combout"
    Warning (332126): Node "n_reg[1]~6|datab"
    Warning (332126): Node "n_reg[1]~6|combout"
    Warning (332126): Node "Selector3~5|datac"
    Warning (332126): Node "Selector3~5|combout"
    Warning (332126): Node "Selector8~3|datac"
    Warning (332126): Node "Selector3~8|datac"
    Warning (332126): Node "Selector9~0|datac"
    Warning (332126): Node "Add1~0|datac"
    Warning (332126): Node "Add1~0|combout"
    Warning (332126): Node "Selector8~2|datab"
    Warning (332126): Node "Selector8~2|combout"
    Warning (332126): Node "n_reg[2]~2|dataa"
    Warning (332126): Node "n_reg[2]~2|combout"
    Warning (332126): Node "Add1~0|datad"
    Warning (332126): Node "Selector8~2|datad"
    Warning (332126): Node "Selector3~5|datad"
    Warning (332126): Node "Selector10~0|datac"
    Warning (332126): Node "Selector10~0|combout"
    Warning (332126): Node "n_reg[0]~10|datab"
    Warning (332126): Node "n_reg[0]~10|combout"
    Warning (332126): Node "Selector3~5|datab"
    Warning (332126): Node "Add1~0|datab"
    Warning (332126): Node "Selector10~0|datad"
    Warning (332126): Node "Selector9~0|datad"
    Warning (332126): Node "Selector8~2|datac"
    Warning (332126): Node "rx_done_tick~2|dataa"
    Warning (332126): Node "Selector3~9|dataa"
    Warning (332126): Node "Selector4~3|dataa"
    Warning (332126): Node "Selector5~0|datad"
    Warning (332126): Node "Selector6~0|datab"
    Warning (332126): Node "Equal2~2|datab"
    Warning (332126): Node "Selector7~0|datad"
    Warning (332126): Node "Selector4~7|datab"
    Warning (332126): Node "Selector5~0|datac"
    Warning (332126): Node "Selector3~8|datab"
    Warning (332126): Node "Selector2~1|datab"
    Warning (332126): Node "Selector4~4|datac"
    Warning (332126): Node "Selector4~3|datab"
    Warning (332126): Node "Selector8~3|datab"
    Warning (332126): Node "Selector0~0|datad"
    Warning (332126): Node "Selector1~0|datab"
    Warning (332126): Node "Selector3~7|datad"
    Warning (332126): Node "Selector8~2|dataa"
    Warning (332126): Node "Selector9~0|dataa"
    Warning (332126): Node "Selector10~0|dataa"
    Warning (332126): Node "Selector3~9|datab"
    Warning (332126): Node "Selector2~1|datad"
    Warning (332126): Node "Selector4~3|datad"
    Warning (332126): Node "Selector4~7|datad"
Critical Warning (332081): Design contains combinational loop of 140 nodes. Estimating the delays through the loop.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.144
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.144      -138.375 reset 
    Info (332119):   -15.433      -107.465 clk 
Info (332146): Worst-case hold slack is 0.714
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.714         0.000 clk 
    Info (332119):     1.576         0.000 reset 
Info (332146): Worst-case recovery slack is -0.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.018        -0.072 clk 
Info (332146): Worst-case removal slack is 0.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.199         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -30.137 clk 
    Info (332119):    -1.777        -1.777 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.034       -41.183 reset 
    Info (332119):    -3.806       -19.570 clk 
Info (332146): Worst-case hold slack is -0.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.137        -0.287 clk 
    Info (332119):     0.457         0.000 reset 
Info (332146): Worst-case recovery slack is 0.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.506         0.000 clk 
Info (332146): Worst-case removal slack is -0.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.156        -2.718 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -20.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 187 warnings
    Info: Peak virtual memory: 4564 megabytes
    Info: Processing ended: Sun Nov 04 23:37:14 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


