# verilog_template
```
iverilog -o www www.v && vvp www && gtkwave www.vcd
```
