{"patent_id": "10-2023-0093217", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0014028", "출원번호": "10-2023-0093217", "발명의 명칭": "표시 장치 및 그의 구동 방법과, 표시 장치를 포함하는 전자 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "김상국"}}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "주사선들 및 데이터선들과 접속되도록 위치되는 화소들과;출력선들을 경유하여 상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부를 포함하며;상기 데이터 구동부는 상기 데이터 신호를 생성하여 채널선들로 공급하기 위한 신호 생성부와;상기 채널선들 각각과 상기 출력선들 각각의 사이에 병렬로 접속되는 제 1앰프 및 제 2앰프를 구비하는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서,i(i는 0이상의 정수)번째 채널에 위치된 상기 제 1앰프 및 상기 제 2앰프는 교번적으로 i번째 출력선에 접속되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2항에 있어서,상기 데이터 구동부는상기 제 1앰프와 상기 i번째 출력선 사이에 접속되는 제 1트랜지스터와;상기 제 1앰프와 i번째 채널선 사이에 접속되는 제 2트랜지스터와;상기 제 2앰프와 상기 i번째 출력선 사이에 접속되는 제 3트랜지스터와;상기 제 2앰프와 상기 i번째 채널선 사이에 접속되는 제 4트랜지스터를 더 구비하는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3항에 있어서,상기 제 1트랜지스터와 상기 제 3트랜지스터는 교번적으로 턴-온되고, 상기 제 2트랜지스터와 상기 제 4트랜지스터는 교번적으로 턴-온되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 3항에 있어서,상기 제 2트랜지스터는 상기 제 1트랜지스터보다 먼저 턴-온되며, 상기 제 1트랜지스터와 턴-온 기간이 일부 중첩되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 3항에 있어서,상기 제 4트랜지스터는 상기 제 3트랜지스터보다 먼저 턴-온되며, 상기 제 3트랜지스터와 턴-온 기간이 일부 중첩되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1항에 있어서,공개특허 10-2025-0014028-3-상기 데이터 구동부는 상기 채널선들 각각과 상기 출력선들 각각의 사이에 상기 제 1앰프 및 제 2앰프와 병렬로 접속되는 제 3앰프를더 구비하는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7항에 있어서,i(i는 0이상의 정수)번째 채널에 위치된 상기 제 1앰프, 상기 제 2앰프 및 상기 제 3앰프는 교번적으로 i번째출력선에 접속되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8항에 있어서,상기 데이터 구동부는상기 제 1앰프와 상기 i번째 출력선 사이에 접속되는 제 1트랜지스터와;상기 제 1앰프와 i번째 채널선 사이에 접속되는 제 2트랜지스터와;상기 제 2앰프와 상기 i번째 출력선 사이에 접속되는 제 3트랜지스터와;상기 제 2앰프와 상기 i번째 채널선 사이에 접속되는 제 4트랜지스터와;상기 제 3앰프와 상기 i번째 출력선 사이에 접속되는 제 5트랜지스터와;상기 제 3앰프와 상기 i번째 채널선 사이에 접속되는 제 6트랜지스터를 더 구비하는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9항에 있어서,상기 제 1트랜지스터, 제 3트랜지스터 및 제 5트랜지스터는 교번적으로 턴-온되고,상기 제 2트랜지스터, 제 4트랜지스터 및 제 6트랜지스터는 교번적으로 턴-온되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 9항에 있어서,상기 제 2트랜지스터는 상기 제 1트랜지스터보다 먼저 턴-온되며, 상기 제 1트랜지스터와 턴-온 기간이 일부 중첩되고;상기 제 4트랜지스터는 상기 제 3트랜지스터보다 먼저 턴-온되며, 상기 제 3트랜지스터와 턴-온 기간이 일부 중첩되고,상기 제 6트랜지스터는 상기 제 5트랜지스터보다 먼저 턴-온되며, 상기 제 5트랜지스터와 턴-온 기간이 일부 중첩되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "주사선들 및 데이터선들과 접속되도록 위치되는 화소들과;출력선들을 경유하여 상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부를 포함하며;상기 데이터 구동부는 상기 데이터 신호를 생성하여 채널선들로 공급하기 위한 신호 생성부와;상기 채널선들 각각과 상기 출력선들 각각의 사이에 직렬로 접속되는 제 1앰프 및 보조 앰프를 구비하는 표시장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "공개특허 10-2025-0014028-4-제 12항에 있어서,i(i는 0이상의 정수)번째 채널에 위치된 상기 제 1앰프의 입력단은 i번째 채널선에 접속되고, 상기 보조 앰프의출력단은 i번째 출력선에 접속되는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13항에 있어서,상기 i번째 채널에 위치되며, 상기 제 1앰프의 출력단과 상기 보조 앰프의 입력단 사이에 접속되며, 수평 기간의 일부 기간 동안 턴-온되는 제 1트랜지스터를 더 구비하는 표시 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "데이터들을 입력받은 신호 생성부에서 데이터들의 계조에 대응하는 데이터 신호를 생성하는 단계와;상기 신호 생성부와 접속된 출력부에서 출력선들을 경유하여 데이터선들로 상기 데이터 신호를 공급하는 단계를포함하며;출력부의 i(i는 0이상의 정수)번째 채널은 복수의 앰프들을 구비하며, 상기 앰프들은 교번적으로 i번째 출력선에 접속되는 표시 장치의 구동 방법."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15항에 있어서, 상기 앰프들은 수평 기간을 기준으로 교번하면서 상기 i번째 출력선에 접속되는 표시 장치의 구동 방법."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16항에 있어서, 상기 앰프들 각각은 상기 신호 생성부에서 공급되는 데이터 신호에 의하여 프리 차징된 후 상기 i번째 출력선에전기적으로 접속되는 표시 장치의 구동 방법."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "소정의 영상을 표시하기 위한 표시 모듈과;상기 표시 모듈로 상기 영상에 대응하는 데이터들을 공급하기 위한 프로세서를 구비하며;상기 표시 모듈은,상기 영상을 표시하는 표시 패널과;상기 표시 패널로 주사 신호를 공급하기 위한 게이트 드라이버와;상기 표시 패널로 데이터 신호를 공급하기 위한 소스 드라이버를 구비하며;상기 데이터 신호를 출력하는 소스 드라이버 각각의 채널은 복수의 앰프를 구비하는 전자 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18항에 있어서,상기 복수의 앰프는 교번적으로 상기 데이터 신호를 출력하는 전자 장치."}
{"patent_id": "10-2023-0093217", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19항에 있어서,상기 복수의 앰프들은 수평 기간을 기준으로 교번하면서 상기 데이터 신호를 출력하는 전자 장치. 공개특허 10-2025-0014028-5-"}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예들에 의한 표시 장치는 주사선들 및 데이터선들과 접속되도록 위치되는 화소들과; 출력선들을 경유하여 상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부를 포함하며; 상기 데이터 구동부는 상 기 데이터 신호를 생성하여 채널선들로 공급하기 위한 신호 생성부와; 상기 채널선들 각각과 상기 출력선들 각각 의 사이에 병렬로 접속되는 제 1앰프 및 제 2앰프를 구비한다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 표시 장치 및 그의 구동 방법과, 표시 장치를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응 하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가되고 있다. 표시 장치는 화소들을 포함하며, 화소들은 데이터 신호에 대응하여 소정의 영상을 표시할 수 있다. 이를 위하여, 표시 장치는 출력선들을 경유하여 화소들과 접속된 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부를 구비할 수 있다. 데이터 구동부는 각각의 출력선들과 접속되는 앰프를 구비하며, 앰프는 데이터 신호 를 출력하기 전 프리 차징될 수 있다. 표시 장치를 포함하는 전자 장치(일례로, 휴대용 전자 장치)는 근거리 및/또는 원거리 무선 통신을 위한 안테나 를 구비한다. 데이터 구동부의 앰프가 프리 차징되는 기간 동안 출력선들은 플로팅 상태로 설정될 수 있다. 출 력선들이 주기적으로 플로팅되는 경우 안테나의 통신 대역에서 상호 변조 노이즈(intermodulation noise)가 발 생될 수 있다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 목적은 상호 변조 노이즈를 최소화할 수 있도록 한 표시 장치 및 그의 구동 방법과, 표시 장치를 포함하는 전자 장치를 제공하는 것이다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예들에 의한 표시 장치는 주사선들 및 데이터선들과 접속되도록 위치되는 화소들과; 출력선들을 경유하여 상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부를 포함하며; 상기 데이터 구동부는 상 기 데이터 신호를 생성하여 채널선들로 공급하기 위한 신호 생성부와; 상기 채널선들 각각과 상기 출력선들 각 각의 사이에 병렬로 접속되는 제 1앰프 및 제 2앰프를 구비한다. 실시예에 의한, i(i는 0이상의 정수)번째 채널에 위치된 상기 제 1앰프 및 상기 제 2앰프는 교번적으로 i번째 출력선에 접속된다. 실시예에 의한, 상기 데이터 구동부는 상기 제 1앰프와 상기 i번째 출력선 사이에 접속되는 제 1트랜지스터와; 상기 제 1앰프와 i번째 채널선 사이에 접속되는 제 2트랜지스터와; 상기 제 2앰프와 상기 i번째 출력선 사이에 접속되는 제 3트랜지스터와; 상기 제 2앰프와 상기 i번째 채널선 사이에 접속되는 제 4트랜지스터를 더 구비한 다. 실시예에 의한, 상기 제 1트랜지스터와 상기 제 3트랜지스터는 교번적으로 턴-온되고, 상기 제 2트랜지스터와 상기 제 4트랜지스터는 교번적으로 턴-온된다. 실시예에 의한, 상기 제 2트랜지스터는 상기 제 1트랜지스터보다 먼저 턴-온되며, 상기 제 1트랜지스터와 턴-온 기간이 일부 중첩된다. 실시예에 의한, 상기 제 4트랜지스터는 상기 제 3트랜지스터보다 먼저 턴-온되며, 상기 제 3트랜지스터와 턴-온 기간이 일부 중첩된다. 실시예에 의한, 상기 데이터 구동부는 상기 채널선들 각각과 상기 출력선들 각각의 사이에 상기 제 1앰프 및 제 2앰프와 병렬로 접속되는 제 3앰프를 더 구비한다. 실시예에 의한, i(i는 0이상의 정수)번째 채널에 위치된 상기 제 1앰프, 상기 제 2앰프 및 상기 제 3앰프는 교 번적으로 i번째 출력선에 접속된다. 실시예에 의한, 상기 데이터 구동부는 상기 제 1앰프와 상기 i번째 출력선 사이에 접속되는 제 1트랜지스터와; 상기 제 1앰프와 i번째 채널선 사이에 접속되는 제 2트랜지스터와; 상기 제 2앰프와 상기 i번째 출력선 사이에 접속되는 제 3트랜지스터와; 상기 제 2앰프와 상기 i번째 채널선 사이에 접속되는 제 4트랜지스터와; 상기 제 3 앰프와 상기 i번째 출력선 사이에 접속되는 제 5트랜지스터와; 상기 제 3앰프와 상기 i번째 채널선 사이에 접속 되는 제 6트랜지스터를 더 구비한다. 실시예에 의한, 상기 제 1트랜지스터, 제 3트랜지스터 및 제 5트랜지스터는 교번적으로 턴-온되고, 상기 제 2트 랜지스터, 제 4트랜지스터 및 제 6트랜지스터는 교번적으로 턴-온된다. 실시예에 의한, 상기 제 2트랜지스터는 상기 제 1트랜지스터보다 먼저 턴-온되며, 상기 제 1트랜지스터와 턴-온 기간이 일부 중첩되고; 상기 제 4트랜지스터는 상기 제 3트랜지스터보다 먼저 턴-온되며, 상기 제 3트랜지스터 와 턴-온 기간이 일부 중첩되고, 상기 제 6트랜지스터는 상기 제 5트랜지스터보다 먼저 턴-온되며, 상기 제 5트 랜지스터와 턴-온 기간이 일부 중첩된다. 본 발명의 실시예에 의한 표시 장치는 주사선들 및 데이터선들과 접속되도록 위치되는 화소들과; 출력선들을 경 유하여 상기 데이터선들로 데이터 신호를 공급하기 위한 데이터 구동부를 포함하며; 상기 데이터 구동부는 상기 데이터 신호를 생성하여 채널선들로 공급하기 위한 신호 생성부와; 상기 채널선들 각각과 상기 출력선들 각각의 사이에 직렬로 접속되는 제 1앰프 및 보조 앰프를 구비한다. 실시예에 의한, i(i는 0이상의 정수)번째 채널에 위치된 상기 제 1앰프의 입력단은 i번째 채널선에 접속되고, 상기 보조 앰프의 출력단은 i번째 출력선에 접속된다. 실시예에 의한, 상기 i번째 채널에 위치되며, 상기 제 1앰프의 출력단과 상기 보조 앰프의 입력단 사이에 접속 되며, 수평 기간의 일부 기간 동안 턴-온되는 제 1트랜지스터를 더 구비한다. 본 발명의 실시예에 의한 표시 장치의 구동 방법은 데이터들을 입력받은 신호 생성부에서 데이터들의 계조에 대 응하는 데이터 신호를 생성하는 단계와; 상기 신호 생성부와 접속된 출력부에서 출력선들을 경유하여 데이터선 들로 상기 데이터 신호를 공급하는 단계를 포함하며; 출력부의 i(i는 0이상의 정수)번째 채널은 복수의 앰프들 을 구비하며, 상기 앰프들은 교번적으로 i번째 출력선에 접속된다. 실시예에 의한, 상기 앰프들은 수평 기간을 기준으로 교번하면서 상기 i번째 출력선에 접속된다. 실시예에 의한, 상기 앰프들 각각은 상기 신호 생성부에서 공급되는 데이터 신호에 의하여 프리 차징된 후 상기 i번째 출력선에 전기적으로 접속된다. 본 발명의 실시예에 의한 전자 장치는 소정의 영상을 표시하기 위한 표시 모듈과; 상기 표시 모듈로 상기 영상 에 대응하는 데이터들을 공급하기 위한 프로세서를 구비하며; 상기 표시 모듈은, 상기 영상을 표시하는 표시 패 널과; 상기 표시 패널로 주사 신호를 공급하기 위한 게이트 드라이버와; 상기 표시 패널로 데이터 신호를 공급 하기 위한 소스 드라이버를 구비하며; 상기 데이터 신호를 출력하는 소스 드라이버 각각의 채널은 복수의 앰프 를 구비한다. 실시예에 의한, 상기 복수의 앰프는 교번적으로 상기 데이터 신호를 출력한다. 실시예에 의한, 상기 복수의 앰프들은 수평 기간을 기준으로 교번하면서 상기 데이터 신호를 출력한다. 본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 의한 표시 장치 및 그의 구동 방법과, 표시 장치를 포함하는 전자 장치에 의하면 데이터 구동부의 출력선들은 항상 앰프와 접속되며, 이에 따라 상호 변조 노이즈를 최소화할 수 있다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다."}
{"patent_id": "10-2023-0093217", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에 서도 사용할 수 있다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드 시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나 타낼 수 있다. 또한, 설명에서 “동일하다”라고 표현한 것은, “실질적으로 동일하다”는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 “실질적으로”가 생략된 표 현들일 수 있다. 일부 실시예가 기능 블록, 유닛 및/또는 모듈과 관련하여 첨부된 도면에서 설명된다. 당업자는 이러한 블록, 유 닛 및/또는 모듈이 논리 회로, 개별 구성 요소, 마이크로 프로세서, 하드 와이어 회로, 메모리 소자, 배선 연결, 및 기타 전자 회로에 의해 물리적으로 구현된다는 것을 이해할 것이다. 이는 반도체 기반 제조 기술 또는 기타 제조 기술을 사용하여 형성될 수 있다. 마이크로 프로세서 또는 다른 유사한 하드웨어에 의해 구현되는 블 록, 유닛 및/또는 모듈의 경우, 소프트웨어를 사용하여 프로그래밍 및 제어되어 본 발명에서 논의되는 다양한 기능을 수행할 수 있으며, 선택적으로 펌웨어 및/또는 또는 소프트웨어에 의해 구동될 수 있다. 또한, 각각의 블록, 유닛 및/또는 모듈은 전용 하드웨어에 의해 구현될 수 있거나, 일부 기능을 수행하는 전용 하드웨어와 다 른 기능을 수행하는 프로세서(예를 들어, 하나 이상의 프로그래밍된 마이크로 프로세서 및 관련 회로)의 조합으 로 구현될 수 있다. 또한, 일부 실시예에서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 상호 작용하는 둘 이상의 개별 블록, 유닛 및/또는 모듈로 물리적으로 분리될 수도 있다. 또한, 일 부 실시예서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 물리적으로 더 복 잡한 블록, 유닛 및/또는 모듈로 결합될 수도 있다.두 구성들 간의 “연결”이라 함은 전기적 연결 및 물리적 연결을 모두 포괄하여 사용하는 것임을 의미할 수 있 으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 회로도를 기준으로 사용된 \"연결\"은 전기적 연결을 의미 하고, 단면도 및 평면도를 기준으로 사용된 \"연결\"은 물리적 연결을 의미할 수 있다. 비록 제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제 한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것 이다. 따라서, 이하에서 언급되는 제 1구성요소는 본 발명의 기술적 사상 내에서 제 2구성요소일 수도 있음은 물론이다. 한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되 어 복합적으로 실시될 수 있을 것이다. 도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치는 화소부(또는, 패널), 타이밍 제어부 , 주사 구동부, 데이터 구동부, 발광 구동부 및 전원 공급부를 구비할 수 있다. 상술 한 구성들은 별개의 집적 회로로 구현될 수 있고, 상술한 구성들 중 둘 이상의 구성들은 하나의 집적 회로로 통 합되어 구현될 수 있다. 또한, 주사 구동부 및/또는 발광 구동부는 화소부에 형성될 수 있다. 화소부는 주사선들(SL0, SL1, SL2, ..., SLn), 데이터선들(DL1, DL2, ..., DLm), 발광 제어선들(EL1, EL2, ..., ELo) 및 전원선들(PL1, PL2, PL3)과 접속되는 화소들(PX)을 구비할 수 있다(여기서, n, m, o는 0이 상의 정수). 화소들(PX)은 주사선들(SL0 내지 SLn)로 주사 신호가 공급될 때 수평 라인 단위(일례로, 동일 주사선에 접속된 화소들(PX)이 하나의 수평 라인(또는, 화소행)으로 분류될 수 있다)로 선택되며, 주사 신호에 의하여 선택된 화 소들(PX)은 자신과 접속된 데이터선(DL1 내지 DLm 중 어느 하나)으로부터 데이터 신호를 공급받을 수 있다. 데 이터 신호를 공급받은 화소들(PX)은 데이터 신호의 전압에 대응하여 소정 휘도의 빛을 생성할 수 있다. 주사 구동부는 타이밍 제어부로부터 주사 구동 신호(SCS)를 수신할 수 있다. 주사 구동 신호(SCS)에 는 주사 구동부의 구동에 필요한 적어도 하나의 주사 시작 신호 및 클럭 신호들이 포함될 수 있다. 주사 구동부는 클럭 신호에 대응하여 주사 시작 신호를 쉬프트시키면서 주사 신호를 생성할 수 있다. 주사 신호 는 화소들(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정될 수 있다. 일례로, P형 트랜지스터에는 로우 레벨의 주사 신호가 공급될 수 있고, N형 트랜지스터에는 하이 레벨의 주사 신호가 공급될 수 있다. 주사 신호를 공급받은 트랜지스터는 주사 신호에 대응하여 턴-온될 수 있다. 이후, 주 사 신호가 공급된다는 것은, 게이트 온 전압이 주사선(SL)으로 공급되는 것을 의미할 수 있다. 그리고, 주사 신 호가 공급되지 않는다는 것은, 게이트 오프 전압이 주사선(SL)으로 공급되는 것을 의미할 수 있다. 데이터 구동부는 타이밍 제어부로부터 출력 데이터(Dout) 및 데이터 구동 신호(DCS)를 수신할 수 있 다. 데이터 구동 신호(DCS)는 데이터 구동부의 구동에 필요한 샘플링 신호 및/또는 타이밍 신호들을 포함 할 수 있다. 데이터 구동부는 데이터 구동 신호(DCS) 및 출력 데이터(Dout)에 기초하여 데이터 신호를 생 성할 수 있다. 일례로, 데이터 구동부는 출력 데이터(Dout)의 계조에 기초하여 아날로그 데이터 신호를 생 성할 수 있다. 데이터 구동부는 수평 기간 단위로 데이터 신호를 공급할 수 있다. 발광 구동부는 타이밍 제어부로부터 발광 구동 신호(ECS)를 수신할 수 있다. 발광 구동 신호(ECS)에 는 발광 구동부의 구동에 필요한 발광 시작 신호 및 클럭 신호들이 포함될 수 있다. 발광 구동부는 클럭 신호에 대응하여 발광 시작 신호를 쉬프트시키면서 발광 제어 신호를 생성할 수 있다. 발광 제어 신호는 화소들(PX)에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압으로 설정될 수 있다. 일례로, P형 트랜지스터로 공급되는 발광 제어 신호는 하이 레벨로 설정되고, N형 트랜지스터로 공급되는 발광 제어 신호는 로우 레벨로 설정될 수 있다. 발광 제어 신호를 수신한 트랜지스터는 발광 제어 신호에 대응하여 턴-오프될 수 있다. 이후, 발광 제어 신호가 공급된다는 것은, 게이트 오프 전압이 발광 제어선(EL)으로 공급되 는 것을 의미할 수 있다. 그리고, 발광 제어 신호가 공급되지 않는다는 것은, 게이트 온 전압이 발광 제어선 (EL)으로 공급되는 것을 의미할 수 있다.타이밍 제어부는 인터페이스를 통해 호스트 시스템으로부터 입력 데이터(Din) 및 제어 신호(CS)를 수신할 수 있다. 일례로, 타이밍 제어부는 호스트 시스템에 포함된 GPU(Graphics Processing Unit), CPU(Central Processing Unit), AP(Application Processor) 중 적어도 하나로부터 입력 데이터(Din) 및 제어 신호(CS)를 수 신할 수 있다. 제어 신호(CS)에는 클럭 신호를 포함한 다양한 신호들이 포함될 수 있다. 타이밍 제어부는 제어 신호(CS)에 기초하여, 주사 구동 신호(SCS), 데이터 구동 신호(DCS) 및 발광 구동 신호(ECS)를 생성할 수 있다. 주사 구동 신호(SCS), 데이터 구동 신호(DCS) 및 발광 구동 신호(ECS)들은, 각각 주사 구동부, 데이터 구동부 및 발광 구동부로 공급될 수 있다. 타이밍 제어부는 입력 데이터(Din)를 표시 장치의 사양에 맞게 재정렬할 수 있다. 또한, 타이밍 제어 부는 입력 데이터(Din)를 보정하여 출력 데이터(Dout)를 생성하고, 출력 데이터(Dout)를 데이터 구동부 로 공급할 수 있다. 실시예에서, 타이밍 제어부는 공정 과정에서 측정된 광학 측정 결과에 대응하여 입력 데이터(Din)를 보정할 수 있다. 전원 공급부는 표시 장치의 구동에 필요한 다양한 전원을 생성할 수 있다. 일례로, 전원 공급부(16 0)는 제 1구동 전원(VDD), 제 2구동 전원(VSS) 및 초기화 전원(Vint)을 생성할 수 있다. 제 1구동 전원(VDD)은 화소들(PX)로 구동 전류를 공급하는 전원일 수 있다. 제 2구동 전원(VSS)은 화소들(PX)로 부터 구동 전류를 공급받는 전원일 수 있다. 초기화 전원(Vint)은 화소들(PX) 각각에 포함된 구동 트랜지스터의 게이트 전극을 초기화하는 전원일 수 있다. 화소들(PX)이 발광 상태로 설정되는 기간 동안 제 1구동 전원(VDD) 은 제 2구동 전원(VSS)보다 높은 전압으로 설정될 수 있다. 전원 공급부에서 생성된 제 1구동 전원(VDD)은 제 1전원선(PL1), 제 2구동 전원(VSS)은 제 2전원선(PL2), 초기화 전원(Vint)은 제 3전원선(PL3)으로 공급될 수 있다. 제 1전원선(PL1), 제 2전원선(PL2) 및 제 3전원선 (PL3)은 화소들(PX)과 공통적으로 접속될 수 있으나, 본 발명이 실시예가 이에 한정되지는 않는다. 실시예에서, 제 1전원선(PL1)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속 될 수 있다. 실시예에서, 제 2전원선(PL2)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들 (PX)과 접속될 수 있다. 실시예에서, 제 3전원선(PL3)은 복수의 전원선들로 구성되며, 복수의 전원선들은 서로 다른 화소들(PX)과 접속될 수 있다. 즉, 본 발명의 실시예에서 화소들(PX)은 제 1전원선(PL1) 중 어느 하나, 제 2전원선(PL2) 중 어느 하나, 제 3전원선(PL3) 중 어느 하나에 접속될 수 있다. 도 2는 표시 장치를 포함한 전자 장치를 개략적으로 나타내는 도면이다. 도 2를 참조하면, 전자 장치는 하우징, 윈도우, 패널, 제 1연성 회로 기판, 제 2 연성 회로 기판, 안테나 모듈, 구동 집적 회로(Integrated Circuit: IC), 제 1연결부 및 제 2연결부를 구비할 수 있다. 하우징은 각종 구성들이 배치될 수 있도록 소정의 수용 공간을 제공할 수 있다. 하우징은 윈도우 와 결합될 수 있다. 윈도우는 하우징의 전면에 배치될 수 있다. 하우징은 윈도우와 결합되어 소정의 수용 공간을 제공할 수 있다. 하우징은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징은 유리, 플라스 틱 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수개의 프레임 및/또는 플레이트를 포함할 수 있다. 하 우징은 내부 공간에 수용된 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 윈도우는 전자 장치의 패널의 외측 전체를 커버할 수 있다. 윈도우는 패널에 대응하 는 형상을 가질 수 있다. 윈도우는 광학적으로 투명한 절연 물질을 포함할 수 있다. 일례로, 윈도우 는 유리 기판 또는 고분자 기판일 수 있다. 예를 들어, 윈도우는 강화 유리 기판일 수 있다. 패널은 도 1에 도시된 화소부, 주사 구동부 및 발광 구동부를 포함할 수 있다. 패널 은 영상을 생성하고, 외부에서 인가되는 입력을 감지하는 구성을 추가로 포함할 수 있다. 이를 위하여, 패널 은 표시층, 센서층 등을 포함할 수 있다. 제 1연성 회로 기판은 구동 IC와 전기적으로 접속될 수 있다. 일례로, 구동 IC는 제 1연성 회로 기판 상에 실장될 수 있다. 이 경우, 제 1연성 회로 기판은 칩 온 필름(Chip on Film, CoF)로 지칭될 수 있다. 구동 IC는 패널의 구동에 필요한 각종 신호들을 공급할 수 있다. 일례로, 구동 IC는 데이터 신 호를 생성하여 패널로 공급할 수 있다. 이 경우, 구동 IC는 데이터 구동부를 포함할 수 있다. 구동 IC는 타이밍 제어부를 추가로 포함할 수 있다. 구동 IC는 도 1에 도시된 적어도 하나 이상 의 구성을 포함하며, 패널로 데이터 신호를 포함한 각종 신호들(일례로, SCS, ECS)을 공급할 수 있다. 구동 IC는 제 1연결부에 의하여 패널과 전기적으로 접속될 수 있다. 제 1연결부는 벤딩 영 역을 포함하며, 벤딩 영역을 경유하여 구동 IC와 패널을 전기적으로 접속시킬 수 있다. 제 1연결부 는 연성 회로 기판일 수 있다. 제 2연성 회로 기판은 호스트 시스템에 포함된 각종 구성을 포함할 수 있다. 일례로, 제 2연성 회로 기판 은 GPU, CPU, AP 중 적어도 하나를 포함할 수 있다. 제 2연성 회로 기판은 제 2연결부를 경 유하여 제 1연성 회로 기판과 전기적으로 접속될 수 있다. 제 2연성 회로 기판은 입력 데이터(Din) 및 제어 신호(CS) 등을 제 1연성 회로 기판을 경유하여 구동 IC로 공급할 수 있다. 안테나 모듈은 전자 장치의 무선 통신, 일례로, 근거리 및/또는 원거리 무선 통신을 수행할 수 있 다. 일례로, 안테나 모듈은 소정의 송신 대역 주파수 및 수신 대역의 주파수를 이용하여 무선 통신을 수 행할 수 있다. 이와 같은 안테나 모듈은 하우징에 부착될 수 있으며, 구동 IC와 인접되게 위 치될 수 있다. 한편, 안테나 모듈이 구동 IC와 인접되게 위치되기 때문에 데이터 구동부의 출력선이 주기적으 로 플로팅되는 경우 안테나의 통신 대역에서 상호 변조 노이즈(intermodulation noise)가 발생될 수 있다. 도 3은 본 발명의 실시예에 의한 데이터 구동부의 실시예를 나타내는 도면이다. 도 3을 참조하면, 본 발명의 실시예에 의한 데이터 구동부는 신호 생성부 및 출력부를 구비할 수 있다. 신호 생성부는 타이밍 제어부로부터 출력 데이터(Dout) 및 데이터 구동 신호(DCS)를 수신할 수 있다. 신호 생성부는 데이터 구동 신호(DCS)에 대응하여 출력 데이터(Dout)를 순차적으로 저장하고, 저장된 출력 데이터(Dout)를 이용하여 데이터 신호를 생성할 수 있다. 이를 위하여, 신호 생성부는 래치들, 디지털 아 날로그 변환부들을 구비할 수 있다. 일례로, 신호 생성부는 복수의 채널을 구비하며, 각각의 채널마다 래 치 및 디지털 아날로그 변환부를 구비할 수 있다. 신호 생성부는 채널선들(CL1, CL2, ..., CLm)을 경유하여 출력부와 접속될 수 있다. 신호 생성부 에서 생성된 데이터 신호는 채널선들(CL1 내지 CLm)을 경유하여 출력부로 공급될 수 있다. 출력부는 데이터 신호를 각각의 채널마다 위치된 출력선(OL1, OL2, ..., OLm)으로 공급할 수 있다. 이를 위하여, 출력부는 각각의 채널마다 위치되는 적어도 하나의 앰프를 구비할 수 있다. 앰프들 각각은 자신이 접속된 채널선(CL1 내지 CLm 중 어느 하나)으로 데이터 신호가 공급될 때 프리 차징되고, 프리 차징된 데이터 신호의 전압을 자신과 접속된 출력선(OL1 내지 OLm 중 어느 하나)으로 공급할 수 있다. 일례로, 앰프들 각각은 채널선(CL1 내지 CLm 중 어느 하나)으로부터 공급된 데이터 신호를 증폭하여 출력선(OL1 내지 OLm 중 어느 하나)으로 공급할 수 있다. 출력선들(OL1 내지 OLm)은 접합부들(1461, 1462, ..., 146m)에서 데이터선들(DL1 내지 DLm)과 전기적으로 접속 될 수 있다. 일례로, 제 1출력선(OL1)은 제 1접합부에서 제 1데이터선(DL1)과 전기적으로 접속될 수 있다. 일례로, 제 m출력선(OLm)은 제 m접합부(146m)에서 제 m데이터선(DLm)과 전기적으로 접속될 수 있다. 일례 로, 접합부들(1461 내지 146m)은 패드 등으로 구성될 수 있다. 도 4는 도 3에 도시된 출력부의 일 실시예를 나타내는 도면이다. 도 4에서는 출력부의 i(i는 0이상의 정수)번째 채널을 도시하기로 한다. 출력부에 포함된 다른 채널들의 구성도 i번째 채널과 실질적으로 동일 할 수 있다. 도 4를 참조하면, 출력부의 채널은 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3), 제 4트 랜지스터(M4), 제 1앰프(Amp1) 및 제 2앰프(Amp2)를 구비할 수 있다. 제 1트랜지스터(M1) 내지 제 4트랜지스터(M4)는 제어 신호들(CS1, CS2, CS3, CS4)이 공급될 때 턴-온되고, 제어 신호들(CS1, CS2, CS3, CS4)이 공급되지 않을 때 턴-오프될 수 있다. 여기서, 제어 신호들(CS1 내지 CS4)이 공 급된다는 것은 트랜지스터들(M1 내지 M4)의 게이트 전극으로 게이트 온 전압이 공급되는 것을 의미하며, 제어 신호들(CS1 내지 CS4)이 공급되지 않는다는 것은 트랜지스터들(M1 내지 M4)의 게이트 전극으로 게이트 오프 전 압이 공급되는 것을 의미할 수 있다. 제 1트랜지스터(M1)는 제 i출력선(OLi)과 제 1앰프(Amp1) 사이에 접속될 수 있다. 이와 같은 제 1트랜지스터 (M1)는 제 1제어 신호(CS1)가 공급될 때 턴-온되고, 제 1제어 신호(CS1)가 공급되지 않을 때 턴-오프될 수 있다. 제 2트랜지스터(M2)는 제 i채널선(CLi)과 제 1앰프(Amp1) 사이에 접속될 수 있다. 이와 같은 제 2트랜지스터 (M2)는 제 2제어 신호(CS2)가 공급될 때 턴-온되고, 제 2제어 신호(CS2)가 공급되지 않을 때 턴-오프될 수 있다. 제 1앰프(Amp1)의 입력단은 제 2트랜지스터(M2)에 접속되고, 출력단은 제 1트랜지스터(M1)에 접속될 수 있다. 제 1앰프(Amp1)는 제 i데이터선(DLi)(또는, 제 i출력선(OLi))으로 데이터 신호를 공급할 수 있다. 제 3트랜지스터(M3)는 제 i출력선(OLi)과 제 2앰프(Amp2) 사이에 접속될 수 있다. 이와 같은 제 3트랜지스터 (M3)는 제 3제어 신호(CS3)가 공급될 때 턴-온되고, 제 3제어 신호(CS3)가 공급되지 않을 때 턴-오프될 수 있다. 제 4트랜지스터(M4)는 제 i채널선(CLi)과 제 2앰프(Amp2) 사이에 접속될 수 있다. 이와 같은 제 4트랜지스터 (M4)는 제 4제어 신호(CS4)가 공급될 때 턴-온되고, 제 4제어 신호(CS4)가 공급되지 않을 때 턴-오프될 수 있다. 제 2앰프(Amp2)의 입력단은 제 4트랜지스터(M4)에 접속되고, 출력단은 제 3트랜지스터(M3)에 접속될 수 있다. 제 2앰프(Amp2)는 제 i데이터선(DLi)(또는, 제 i출력선(OLi))으로 데이터 신호를 공급할 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 1트랜지스터(M1), 제 1앰프(Amp1), 제 2트랜지스터(M2)는 직렬 로 접속될 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 3트랜지스터(M3), 제 2앰프(Amp2), 제 4트 랜지스터(M4)는 직렬로 접속될 수 있다. 이 경우, 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 3트랜지스터 (M3), 제 2앰프(Amp2), 제 4트랜지스터(M4)는 제 1트랜지스터(M1), 제 1앰프(Amp1), 제 2트랜지스터(M2)와 병 렬로 접속될 수 있다. 실시예에서, 제 1앰프(Amp1) 및 제 2앰프(Amp2)는 교번하면서 제 i데이터선(DLi)(또는, 제 i출력선(OLi))으로 데이터 신호를 공급할 수 있다. 실시예에서, 제 1앰프(Amp1) 및 제 2앰프(Amp2)는 수평 기간마다 교번하면서 제 i데이터선(DLi)으로 데이터 신호를 공급할 수 있다. 도 5는 도 4에 도시된 출력부 구동 방법의 일 실시예를 나타내는 파형도이다. 도 5를 참조하면, 인접된 두 개의 수평 기간(1H, 2H) 중 제 1수평 기간(1H)에는 제 1앰프(Amp1)로부터 데이터선 (DLi)으로 데이터 신호가 공급되고, 제 2수평 기간(2H)에는 제 2앰프(Amp2)로부터 데이터선(DLi)으로 데이터 신 호가 공급될 수 있다. 제 1수평 기간(1H)의 제 1기간(T1) 동안 제 2제어 신호(CS2)가 공급되어 제 2트랜지스터(M2)가 턴-온될 수 있다. 제 2트랜지스터(M2)는 제 1수평 기간(1H)의 이전 수평 기간에도 턴-온 상태를 유지할 수 있다. 제 2트랜 지스터(M2)가 턴-온되면 제 1앰프(Amp1)가 프로 차징될 수 있다. 제 1수평 기간(1H)의 제 1기간(T1) 및 제 2기간(T2) 동안 제 1제어 신호(CS1)가 공급되어 제 1트랜지스터(M1)가 턴-온될 수 있다. 제 1트랜지스터(M1)가 턴-온되면 제 1앰프(Amp1)가 제 1트랜지스터(M1), 출력선(OLi) 및 접합 부(146i)를 경유하여 데이터선(DLi)과 전기적으로 접속될 수 있다. 이때, 제 1앰프(Amp1)는 데이터 신호를 데이 터선(DLi)으로 공급할 수 있다. 한편, 제 2기간(T2) 동안 제 4제어 신호(CS4)가 공급되어 제 4트랜지스터(M4)가 턴-온될 수 있다. 제 4트랜지스 터(M4)가 턴-온되면 채널선(CLi)으로부터의 전압에 의하여 제 2앰프(Amp2)가 프리 차징될 수 있다. 즉, 제 2앰프(Amp2)는 데이터선(DLi)으로 데이터 신호를 공급하기 전에 프로 차징되고, 이에 따라 안정적으로 데이터 신호 전압을 출력할 수 있다. 제 4트랜지스터(M4)는 제 4제어 신호(CS4)에 의하여 제 2수평 기간(2H)의 제 3기간(T3) 동안 턴-온 상태를 유지할 수 있다. 제 2수평 기간(2H)의 제 3기간(T3) 및 제 4기간(T4) 동안 제 3제어 신호(CS3)가 공급되어 제 3트랜지스터(M3)가 턴-온될 수 있다. 제 3트랜지스터(M3)가 턴-온되면 제 2앰프(Amp2)가 제 3트랜지스터(M3), 출력선(OLi) 및 접합 부(146i)를 경유하여 데이터선(DLi)과 전기적으로 접속될 수 있다. 이때, 제 2앰프(Amp2)는 데이터 신호를 데이 터선(DLi)으로 공급할 수 있다. 제 2수평 기간(2H)의 제 4기간(T4) 동안 제 2제어 신호(CS2)가 공급되어 제 2트랜지스터(M2)가 턴-온된다. 제 2 트랜지스터(M2)가 턴-온되면 채널선(CLi)으로부터의 전압에 의하여 제 1앰프(Amp1)가 프리 차징될 수 있다. 즉, 제 1앰프(Amp1)는 데이터선(DLi)으로 데이터 신호를 공급하기 전에 프로 차징되고, 이에 따라 안정적으로 데이 터 신호 전압을 출력할 수 있다. 실제로, 출력부 각각의 채널에 포함된 제 1앰프(Amp1) 및 제 2앰프(Amp2)는 상술한 과정을 반복하면서 수 평 기간(H)마다 교번적으로 데이터선(DL1 내지 DLm 중 어느 하나)으로 데이터 신호를 공급할 수 있다. 제 1트랜지스터(M1) 및 제 3트랜지스터(M3)는 서로 교번적으로 턴-온 및 턴-오프될 수 있다. 이를 위하여, 제 3 제어 신호(CS3)는 제 1제어 신호(CS1)와 동일한 주기를 가지면 위상이 반대일 수 있다. 제 1트랜지스터(M1) 및 제 3트랜지스터(M3)가 서로 교번적으로 턴-온 및 턴-오프되는 경우 출력선(OLi)은 제 1앰프(Amp1) 또는 제 2앰 프(Amp2)와 교번적으로 접속될 수 있다. 제 2트랜지스터(M2) 및 제 4트랜지스터(M4)는 서로 교번적으로 턴-온 및 턴-오프될 수 있다. 이를 위하여, 제 4 제어 신호(CS4)는 제 2제어 신호(CS2)와 동일한 주기를 가지면 위상이 반대일 수 있다. 제 2트랜지스터(M2) 및 제 4트랜지스터(M4)가 서로 교번적으로 턴-온 및 턴-오프되는 경우 채널선(CLi)은 제 1앰프(Amp1) 또는 제 2앰 프(Amp2)와 교번적으로 접속될 수 있다. 제 2트랜지스터(M2)는 제 1트랜지스터(M1)보다 먼저 턴-온되며, 제 1트랜지스터(M1)와 턴-온 기간이 일부 중첩 될 수 있다. 제 4트랜지스터(M4)는 제 3트랜지스터(M3)보다 먼저 턴-온되며, 제 3트랜지스터(M3)와 턴-온 기간 이 일부 중첩될 수 있다. 한편, 상술한 바와 같이 표시 장치의 구동 과정에서 출력선(OLi)은 제 1앰프(Amp1) 또는 제 2앰프(Amp2)와 접속된 상태를 유지한다. 즉, 표시 장치의 구동 과정에서 출력선(OLi)은 플로팅 상태로 설정되지 않는다. 이와 같은 출력선(OLi)이 플로팅 상태로 설정되지 않는 경우 안테나 모듈의 통신 대역에서 상호 변조 노 이즈를 최소화할 수 있다. 한편, 도 5에서 제 1앰프(Amp1) 및 제 2앰프(Amp2)의 출력은 데이터선(DLi)의 전압을 고려하지 않고, 제 1앰프 (Amp1) 및 제 2앰프(Amp2)에서 출력되는 전압만을 도시하였다. 일례로, 데이터선(DLi)의 전압에 의하여 제 1앰 프(Amp1) 및 제 2앰프(Amp2)의 출력 전압이 급격히 하락하지 않을 수도 있다. 도 6은 비교예의 구동 방법을 나타내는 파형도이다. 도 6에서 비교예는 도 4의 회로에서 제 2트랜지스트(M2), 제 3트랜지스터(M3), 제 4트랜지스터(M4) 및 제 2앰프(Amp2)를 제거한 구성을 의미할 수 있다. 도 6을 참조하면, 먼저 수평 기간(H)은 제 11기간(T11) 및 제 12기간(T12)으로 나뉘어 구동될 수 있다. 특정 수평 기간 이전의 제 12기간(T12) 동안 채널선(CLi)에서 공급되는 전압에 의하여 제 1앰프(Amp1)가 프리 차징될 수 있다. 제 1앰프(Amp1)가 프리 차징된 후 특정 수평 기간의 제 11기간(T11) 동안 제 1제어 신호(CS1) 가 공급되어 제 1트랜지스터(M1)가 턴-온될 수 있다. 제 1트랜지스터(M1)가 턴-온되면 제 1앰프(Amp1)로부터 데 이터 신호가 출력선(OLi)을 경유하여 데이터선(DLi)으로 공급될 수 있다. 특정 수평 기간의 제 12기간(T12) 동안 제 1제어 신호(CS1)의 공급이 중단되어 제 1트랜지스터(M1)가 턴-오프될 수 있다. 제 1트랜지스터(M1)가 턴-오프되면 출력선(OLi)과 제 1앰프(Amp1)가 전기적으로 차단된다. 특정 수평 기간의 제 12기간(T12) 동안 채널선(CLi)에서 공급되는 전압에 의하여 제 1앰프(Amp1)가 프리 차징될 수 있다. 비교예의 경우, 상술한 과정을 반복하면서 데이터선(DLi)으로 데이터 신호를 공급할 수 있다. 한편, 비교예의 경우 주기적으로(일례로, 제 12기간(T12)) 출력선(OLi)이 플로팅 상태로 설정될 수 있다. 출력 선(OLi)이 주기적으로 플로팅 상태로 설정되는 경우 안테나 모듈의 통신 대역에서 상호 변조 노이즈가 발생될 수 있다. 도 7은 비교예와 본 발명의 실시예에 의한 상호 변조 노이즈를 나타내는 도면이다. 도 7에서 X축은 주파수를 나 타내며, Y축은 데시벨 밀리와트(dBm)를 나타낸다. 도 7을 참조하면, 비교예와 같이 출력선(OLi)이 주기적으로 플로팅되는 경우, 안테나 모듈의 통신 대역에 서 상호 변조 노이즈가 발생된다. 이와 비교하여 본 발명의 실시예(도 4 및 도 5)에서는 출력선(OLi)이 앰프 (Amp1 또는 Amp2)와 항상 접속되고, 이에 따라 안테나 모듈의 통신 대역에서 상호 변조 노이즈를 최소화 할 수 있다. 도 8은 도 3에 도시된 출력부의 일 실시예를 나타내는 도면이다. 도 8에서는 출력부의 i번째 채널을 도시 하기로 한다. 출력부에 포함된 다른 채널들의 구성도 i번째 채널과 실질적으로 동일할 수 있다. 도 8을 참조하면, 출력부의 채널은 제 1앰프(Amp1a), 제 1트랜지스터(M1a) 및 보조 앰프(aAmp)를 구비할 수 있다. 제 1앰프(Amp1a), 제 1트랜지스터(M1a) 및 보조 앰프(aAmp)는 제 i채널선(CLi) 및 제 i출력선(OLi) 사이에 직렬로 접속될 수 있다. 실시예에서, 제 1앰프(Amp1a)의 입력단은 제 i채널선(CLi)에 접속될 수 있다. 실시예에서, 보조 앰프(aAmp)의 출력단은 제 i출력선(OLi)에 접속될 수 있다. 제 1트랜지스터(M1a)는 제 1앰프(Amp1a)의 출력단 및 보조 앰프 (aAmp)의 입력단 사이에 접속될 수 있다. 제 1트랜지스터(M1a)는 제 1제어 신호(CS1)가 공급될 때 턴-온되고, 제 1제어 신호(CS1)가 공급되지 않을 때 턴-오프될 수 있다. 일례로, 제 1트랜지스터(M1a)는 도 6에 도시된 제 11기간(T11) 동안 턴-온되고, 제 12기간(T12) 동안 턴-오프될 수 있다. 제 1앰프(Amp1a)는 제 11기간(T11) 동안 데이터 신호를 출력하고, 제 12기간(T12) 동안 프리 차징될 수 있다. 보조 앰프(aAmp)는 제 11기간(T11) 동안 제 1앰프(Amp1a)로부터 데이터 신호를 입력받고, 입력 받은 데이터 신호를 출력선(OLi)으로 출력할 수 있다. 이와 같은 본 발명의 실시예에서 출력선(OLi)은 보조 앰프(aAmp)와 항상 전기적으로 접속될 수 있다. 이와 같이 출력선(OLi)이 보조 앰프(aAmp)와 항성 전기적으로 접속되는 경우 안테나 모듈의 통신 대역에서 상호 변 조 노이즈를 최소화할 수 있다. 한편, 도 8의 실시예에서, 보조 앰프(aAmp)는 프리 차징 없이 데이터 신호를 출력한다. 이 경우, 표시 장치 가 높은 구동 주파수로 구동될 때(또는, 수평 기간(H)이 짧아지는 경우) 화소들(PX)로 원하는 전압의 데이 터 신호가 공급되지 않을 수 있다. 따라서, 도 8의 실시예는 표시 장치가 낮은 구동 주파수로 구동되며, 보조 앰프(aAmp)를 경유하여 화소들 (PX)로 충분한 전압의 데이터 신호가 공급되는 경우에 적용될 수 있다. 실시예에서, 도 8의 실시예에 의한 출력 부를 포함하는 표시 장치는 실험적으로 결정될 수 있다. 도 9는 도 3에 도시된 출력부의 일 실시예를 나타내는 도면이다. 도 9에서는 출력부의 i(i는 0이상의 정수)번째 채널을 도시하기로 한다. 출력부에 포함된 다른 채널들의 구성도 i번째 채널과 실질적으로 동일 할 수 있다. 도 9를 참조하면, 출력부는 제 1트랜지스터(M1b), 제 2트랜지스터(M2b), 제 3트랜지스터(M3b), 제 4트랜지 스터(M4b), 제 5트랜지스터(M5), 제 6트랜지스터(M6), 제 1앰프(Amp1b), 제 2앰프(Amp2b) 및 제 3앰프(Amp3)를 구비할 수 있다. 제 1트랜지스터(M1b) 내지 제 6트랜지스터(M6)는 제어 신호들(CS1b, CS2b, CS3b, CS4b, CS5, CS6)이 공급될 때 턴-온되고, 제어 신호들(CS1b, CS2b, CS3b, CS4b, CS5, CS6)이 공급되지 않을 때 턴-오프될 수 있다. 여기서, 제어 신호들(CS1b 내지 CS6)이 공급된다는 것은 트랜지스터들(M1b 내지 M6)의 게이트 전극으로 게이트 온 전압 이 공급되는 것을 의미하며, 제어 신호들(CS1b 내지 CS6)이 공급되지 않는다는 것은 트랜지스터들(M1b 내지 M 6)의 게이트 전극으로 게이트 오프 전압이 공급되는 것을 의미할 수 있다. 제 1트랜지스터(M1b)는 제 i출력선(OLi)과 제 1앰프(Amp1b) 사이에 접속될 수 있다. 이와 같은 제 1트랜지스터 (M1b)는 제 1제어 신호(CS1b)가 공급될 때 턴-온되고, 제 1제어 신호(CS1b)가 공급되지 않을 때 턴-오프될 수 있다. 제 2트랜지스터(M2b)는 제 i채널선(CLi)과 제 1앰프(Amp1b) 사이에 접속될 수 있다. 이와 같은 제 2트랜지스터 (M2b)는 제 2제어 신호(CS2b)가 공급될 때 턴-온되고, 제 2제어 신호(CS2b)가 공급되지 않을 때 턴-오프될 수 있다. 제 1앰프(Amp1b)의 입력단은 제 2트랜지스터(M2b)에 접속되고, 제 1앰프(Amp1b)의 출력단은 제 1트랜지스터 (M1b)에 접속될 수 있다. 제 1앰프(Amp1b)는 제 i데이터선(DLi)(또는, 제 i출력선(OLi))으로 데이터 신호를 공 급할 수 있다. 제 3트랜지스터(M3b)는 제 i출력선(OLi)과 제 2앰프(Amp2b) 사이에 접속될 수 있다. 이와 같은 제 3트랜지스터 (M3b)는 제 3제어 신호(CS3b)가 공급될 때 턴-온되고, 제 3제어 신호(CS3b)가 공급되지 않을 때 턴-오프될 수 있다. 제 4트랜지스터(M4b)는 제 i채널선(CLi)과 제 2앰프(Amp2b) 사이에 접속될 수 있다. 이와 같은 제 4트랜지스터 (M4b)는 제 4제어 신호(CS4b)가 공급될 때 턴-온되고, 제 4제어 신호(CS4b)가 공급되지 않을 때 턴-오프될 수 있다. 제 2앰프(Amp2b)의 입력단은 제 4트랜지스터(M4b)에 접속되고, 출력단은 제 3트랜지스터(M3b)에 접속될 수 있다. 제 2앰프(Amp2b)는 제 i데이터선(DLi)(또는, 제 i출력선(OLi))으로 데이터 신호를 공급할 수 있다. 제 5트랜지스터(M5)는 제 i출력선(OLi)과 제 3앰프(Amp3) 사이에 접속될 수 있다. 이와 같은 제 5트랜지스터 (M5)는 제 5제어 신호(CS5)가 공급될 때 턴-온되고, 제 5제어 신호(CS5)가 공급되지 않을 때 턴-오프될 수 있다. 제 6트랜지스터(M6)는 제 i채널선(CLi)과 제 3앰프(Amp3) 사이에 접속될 수 있다. 이와 같은 제 6트랜지스터 (M6)는 제 6제어 신호(CS6)가 공급될 때 턴-온되고, 제 6제어 신호(CS6)가 공급되지 않을 때 턴-오프될 수 있다. 제 3앰프(Amp3)의 입력단은 제 6트랜지스터(M6)에 접속되고, 출력단은 제 5트랜지스터(M5)에 접속될 수 있다. 제 3앰프(Amp3)는 제 i데이터선(DLi)(또는, 제 i출력선(OLi))으로 데이터 신호를 공급할 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 1트랜지스터(M1b), 제 1앰프(Amp1b), 제 2트랜지스터(M2b)는 직렬로 접속될 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 3트랜지스터(M3b), 제 2앰프(Amp2b), 제 4트랜지스터(M4b)는 직렬로 접속될 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 5트랜지스터 (M5), 제 3앰프(Amp3), 제 6트랜지스터(M6)는 직렬로 접속될 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 3트랜지스터(M3b), 제 2앰프(Amp2b), 제 4트랜지스터(M4b)는 제 1트랜지스터(M1b), 제 1앰프(Amp1b), 제 2트랜지스터(M2b)와 병렬로 접속될 수 있다. 제 i채널선(CLi)과 제 i출력선(OLi) 사이에서 제 5트랜지스터(M5), 제 3앰프(Amp3), 제 6트랜지스터(M6)는 제 1트랜지스터(M1b), 제 1 앰프(Amp1b), 제 2트랜지스터(M2b)와 병렬로 접속될 수 있다. 실시예에서, 제 1앰프(Amp1b), 제 2앰프(Amp2b) 및 제 3앰프(Amp3)는 교번적으로 제 i데이터선(DLi)으로 데이터 신호를 공급할 수 있다. 일례로, 제 i출력선(OLi)과 전기적으로 접속되는 앰프(Amp1b, Amp2b, Amp3)는 수평 기 간마다 다르게 설정될 수 있다. 실시예에서, 제 1앰프(Amp1b), 제 2앰프(Amp2b) 및 제 3앰프(Amp3)는 순차적으 로 제 i출력선(OLi)과 전기적으로 접속될 수 있다. 도 10은 도 9에 도시된 출력부 구동 방법의 일 실시예를 나타내는 도면이다. 도 10을 참조하면, 인접된 세 개의 수평 기간(1H, 2H, 3H) 중 제 1수평 기간(1H)에는 제 1앰프(Amp1b)로부터 데 이터선(DLi)으로 데이터 신호가 공급되고, 제 2수평 기간(2H)에는 제 2앰프(Amp2b)로부터 데이터선(DLi)으로 데 이터 신호가 공급되고, 제 3수평 기간(3H)에는 제 3앰프(Amp3)로부터 데이터선(DLi)으로 데이터 신호가 공급될 수 있다. 제 1수평 기간(1H)의 제 1기간(T1b) 동안 제 2제어 신호(CS2b)가 공급되어 제 2트랜지스터(M2b)가 턴-온될 수 있다. 제 2트랜지스터(M2b)는 제 1수평 기간(1H)의 이전 수평 기간에도 턴-온 상태를 유지할 수 있다. 제 2트랜지스터(M2b)가 턴-온되면 제 1앰프(Amp1b)가 프로 차징될 수 있다. 제 1수평 기간(1H)의 제 1기간(T1b) 및 제 2기간(T2b) 동안 제 1제어 신호(CS1b)가 공급되어 제 1트랜지스터 (M1b)가 턴-온될 수 있다. 제 1트랜지스터(M1b)가 턴-온되면 제 1앰프(Amp1b)가 제 1트랜지스터(M1b), 출력선 (OLi) 및 접합부(146i)를 경유하여 데이터선(DLi)과 전기적으로 접속될 수 있다. 이때, 제 1앰프(Amp1b)는 데이 터 신호를 데이터선(DLi)으로 공급할 수 있다. 한편, 제 2기간(T2b) 동안 제 4제어 신호(CS4b)가 공급되어 제 4트랜지스터(M4b)가 턴-온될 수 있다. 제 4트랜 지스터(M4b)가 턴-온되면 채널선(CLi)으로부터의 전압에 의하여 제 2앰프(Amp2b)가 프리 차징될 수 있다. 즉, 제 2앰프(Amp2b)는 데이터선(DLi)으로 데이터 신호를 공급하기 전에 프로 차징되고, 이에 따라 안정적으로 데이 터 신호 전압을 출력할 수 있다. 제 2수평 기간(2H)의 제 3기간(T3b) 및 제 4기간(T4b) 동안 제 3제어 신호(CS3b)가 공급되어 제 3트랜지스터 (M3b)가 턴-온될 수 있다. 제 3트랜지스터(M3b)가 턴-온되면 제 2앰프(Amp2b)가 제 3트랜지스터(M3b), 출력선 (OLi) 및 접합부(146i)를 경유하여 데이터선(DLi)과 전기적으로 접속될 수 있다. 이때, 제 2앰프(Amp2b)는 데이 터 신호를 데이터선(DLi)으로 공급할 수 있다. 제 2수평 기간(2H)의 제 4기간(T4b) 동안 제 6제어 신호(CS6)가 공급되어 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 채널선(CLi)으로부터의 전압에 의하여 제 3앰프(Amp3)가 프리 차징될 수 있다. 즉, 제 3앰프(Amp3)는 데이터선(DLi)으로 데이터 신호를 공급하기 전에 프로 차징되고, 이에 따라 안정적으로 데이터 신호 전압을 출력할 수 있다. 제 3수평 기간(3H)의 제 5기간(T5) 및 제 6기간(T6) 동안 제 5제어 신호(CS5)가 공급되어 제 5트랜지스터(M5)가 턴-온될 수 있다. 제 5트랜지스터(M5)가 턴-온되면 제 3앰프(Amp3)가 제 5트랜지스터(M5), 출력선(OLi) 및 접합 부(146i)를 경유하여 데이터선(DLi)과 전기적으로 접속될 수 있다. 이때, 제 3앰프(Amp3)는 데이터 신호를 데이 터선(DLi)으로 공급할 수 있다. 제 3수평 기간(3H)의 제 6기간(T6) 동안 제 2제어 신호(CS2b)가 공급되어 제 2트랜지스터(M2b)가 턴-온된다. 제 2트랜지스터(M2b)가 턴-온되면 채널선(CLi)으로부터의 전압에 의하여 제 1앰프(Amp1b)가 프리 차징될 수 있다. 즉, 제 1앰프(Amp1b)는 데이터선(DLi)으로 데이터 신호를 공급하기 전에 프로 차징되고, 이에 따라 안정적으로 데이터 신호 전압을 출력할 수 있다. 실제로, 출력부 각각의 채널에 포함된 제 1앰프(Amp1b), 제 2앰프(Amp2b) 및 제 3앰프(Amp3)는 상술한 과 정을 반복하면서 데이터선(DL1 내지 DLm 중 어느 하나)으로 데이터 신호를 공급할 수 있다. 제 1트랜지스터(M1b), 제 3트랜지스터(M3b) 및 제 5트랜지스터(M5)의 턴-온 기간은 중첩되지 않는다. 일례로, 제 1트랜지스터(M1b), 제 3트랜지스터(M3b) 및 제 5트랜지스터(M5)는 서로 다른 수평 기간에 턴-온될 수 있다. 일례로, 제 1트랜지스터(M1b)는 제 1수평 기간(1H)에 턴-온되고, 제 3트랜지스터(M3b)는 제 2수평 기간(2H)에 턴-온되고, 제 5트랜지스터(M5)는 제 3수평 기간(3H)에 턴-온될 수 있다. 제 2트랜지스터(M2b), 제 4트랜지스터(M4b) 및 제 6트랜지스터(M6)의 턴-온 기간은 중첩되지 않는다. 제 2트랜 지스터(M2b)는 제 1트랜지스터(M1b)보다 먼저 턴-온되며, 제 1트랜지스터(M1b)와 턴-온 기간이 일부 중첩될 수 있다. 제 4트랜지스터(M4b)는 제 3트랜지스터(M3b)보다 먼저 턴-온되며, 제 3트랜지스터(M3b)와 턴-온 기간이 일부 중첩될 수 있다. 제 6트랜지스터(M6)는 제 5트랜지스터(M5)보다 먼저 턴-온되며, 제 5트랜지스터(M5)와 턴 -온 기간이 일부 중첩될 수 있다. 도 11은 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다. 도 11에서는 i번째 주사선 및 j번째 데이 터선(j는 0이상의 정수)에 접속된 화소(PXij)를 도시하기로 한다. 도 11을 참조하면, 본 발명의 일 실시예에 의한 화소(PXij)는 트랜지스터들(M11, M12, M13, M14, M15, M16, M17), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 구비한다. 이하에서는 P형 트랜지스터로 구성된 회로를 예로 들어 설명한다. 하지만 당업자라면 게이트 단자에 인가되는 전압의 극성을 달리하여, N형 트랜지스터로 구성된 회로를 설계할 수 있을 것이다. 유사하게, 당업자라면 P형 트랜지스터 및 N형 트랜지스터의 조합으로 구성된 회로를 설계할 수 있을 것이다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수있다. 제 1트랜지스터(M11)는 게이트 전극이 제 1노드(N1)에 연결되고, 제 1전극이 제 2노드(N2)에 연결되고, 제 2전 극이 제 3노드(N3)에 연결될 수 있다. 제 1트랜지스터(M11)를 구동 트랜지스터로 명명할 수 있다. 제 2트랜지스터(M12)는 게이트 전극이 주사선(SLi1)에 연결되고, 제 1전극이 데이터선(DLj)에 연결되고, 제 2전 극이 제 2노드(N2)에 연결될 수 있다. 제 3트랜지스터(M13)는 게이트 전극이 주사선(SLi2)에 연결되고, 제 1전극이 제 3노드(N3)에 연결되고, 제 2전 극이 제 1노드(N1)에 연결될 수 있다. 제 4트랜지스터(M14)는 게이트 전극이 주사선(SLi3)에 연결되고, 제 1전극이 제 1노드(N1)에 연결되고, 제 2전 극이 제 3전원선(PL3)에 연결될 수 있다. 제 5트랜지스터(M15)는 게이트 전극이 i번째 발광 제어선(ELi)에 연결되고, 제 1전극이 제 1전원선(PL1)에 연결 되고, 제 2전극이 제 2노드(N2)에 연결될 수 있다. 제 5트랜지스터(M15)는 발광 트랜지스터로 명명될 수 있다. 제 6트랜지스터(M16)는 게이트 전극이 i번째 발광 제어선(ELi)에 연결되고, 제 1전극이 제 3노드(N3)에 연결되 고, 제 2전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제 6트랜지스터(M16)는 발광 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제 6트랜지스터(M16)의 게이트 전극은 제 5트랜지스터(M15)의 게이트 전극과 다른 발광 제어선에 연결될 수도 있다. 제 7트랜지스터(M17)는 게이트 전극이 주사선(SLi4)에 연결되고, 제 1전극이 제 3전원선(PL3)에 연결되고, 제 2 전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 스토리지 커패시터(Cst)의 제 1전극은 제 1전원선(PL1)에 연결되고, 제 2전극은 제 1노드(N1)에 연결될 수 있다. 발광 소자(LD)는 애노드가 제 6트랜지스터(M16)의 제 2전극에 연결되고, 캐소드가 제 2전원선(PL2)에 연결될 수 있다. 발광 소자(LD)는 발광 다이오드일 수 있다. 발광 소자(LD)는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 또한, 본 실시예에서는 각 화소에 발광 소자(LD)가 하나만 구비되었으 나, 다른 실시예에서 각 화소에 복수의 발광 소자들이 구비될 수도 있다. 이때, 복수의 발광 소자들은 직렬, 병 렬, 직병렬 등으로 연결될 수 있다. 제 1전원선(PL1)에는 제 1구동 전원(VDD)의 전압이 인가되고, 제 2전원선(PL2)에는 제 2구동 전원(VSS)의 전압 이 인가되고, 제 3전원선(PL3)에는 초기화 전원(Vint)의 전압이 인가될 수 있다. 예를 들어, 제 1구동 전원 (VDD)은 제 2구동 전원(VSS)보다 높은 전압일 수 있다. 예를 들어, 초기화 전원(Vint)은 제 2구동 전원(VSS)과 동일하거나 높은 전압일 수 있다. 예를 들어, 초기화 전원(Vint)은 데이터 신호의 전압보다 낮은 전압일 수 있 다. 도 12는 도 11에 도시된 화소의 예시적인 구동 방법을 설명하기 위한 도면이다. 이하에서는 설명의 편의를 위해서 주사선들(SLi1, SLi2, SLi4)이 i번째 주사선(SLi)이고, 주사선(SLi3)이 i-1번 째 주사선(SL(i-1))인 경우를 가정한다. 다만, 주사선들(SLi1, SLi2, SLi3, SLi4)은 실시예들에 따라 연결 관계 가 다양할 수 있다. 예를 들어, 주사선(SLi4)은 i-1번째 주사선이거나, i+1번째 주사선일 수도 있다. 먼저, i번째 발광 제어선(ELi)에는 턴-오프 레벨(로직 하이 레벨, logic high level)의 발광 제어 신호가 인가 되고, 데이터선(DLj)에는 i-1번째 화소에 대한 데이터 신호(DATA(i-1)j)가 인가되고, 주사선(SLi3)에는 턴-온 레벨(로직 로 레벨, logic low level)의 주사 신호가 인가된다. 로직 레벨의 하이/로우는 트랜지스터가 P형인지 N형인지에 따라서 달라질 수 있다. 이때, 주사선들(SLi1, SLi2)에는 턴-오프 레벨의 주사 신호가 인가되므로, 제 2트랜지스터(M12)는 턴-오프 상태 이고, i-1번째 화소에 대한 데이터 신호(DATA(i-1)j)가 화소(PXij)로 인입되는 것이 방지된다. 이때, 제 4트랜지스터(M14)는 턴-온 상태가 되므로, 제 1노드(N1)가 제 3전원선(PL3)과 연결되어, 제 1노드(N 1)의 전압이 초기화된다. 발광 제어선(ELi)에는 턴-오프 레벨의 발광 제어 신호가 인가되므로, 트랜지스터들 (M15, M16)은 턴-오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 발광 소자(LD)의 발광이 방지된다.다음으로, 데이터선(DLj)에는 i번째 화소(PXij)에 대한 데이터 신호(DATAij)가 인가되고, 주사선들(SLi1, SLi 2)에는 턴-온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터들(M12, M11, M13)이 도통 상태가 되며, 데이 터선(DLj)과 제 1노드(N1)가 전기적으로 연결된다. 따라서, 데이터 신호(DATAij)에서 제 1트랜지스터(M1)의 문 턱 전압을 감한 보상 전압이 스토리지 커패시터(Cst)의 제 2전극(즉, 제 1노드(N1))에 인가되고, 스토리지 커패 시터(Cst)는 제 1구동 전원(VDD)의 전압과 보상 전압의 차이에 해당하는 전압을 유지한다. 이러한 기간을 문턱 전압 보상 기간 또는 데이터 기입 기간이라고 명명할 수 있다. 또한, 주사선(SLi4)이 i번째 주사선인 경우, 제 7트랜지스터(M17)는 턴-온 상태이므로, 발광 소자(LD)의 애노드 와 제 3전원선(PL3)이 연결되고, 발광 소자(LD)는 초기화 전원(Vint)의 전압과 제 2구동 전원(VSS)의 전압 차이 에 해당하는 전하량으로 초기화된다. 이후, i번째 발광 제어선(ELi)에 턴-온 레벨의 발광 제어 신호가 인가됨에 따라, 트랜지스터들(M15, M16)이 도 통될 수 있다. 따라서, 제 1전원선(PL1), 제 5트랜지스터(M15), 제 1트랜지스터(M11), 제 6트랜지스터(M16), 발 광 소자(LD), 및 제 2전원선(PL2)을 연결하는 전류 경로가 형성된다. 스토리지 커패시터(Cst)에 유지된 전압에 따라 제 1트랜지스터(M11)의 제 1전극과 제 2전극에 흐르는 구동 전 류량이 조절된다. 발광 소자(LD)는 구동 전류량에 대응하는 휘도로 발광한다. 발광 소자(LD)는 발광 제어선 (ELi)에 턴-오프 레벨의 발광 제어 신호가 인가되기 전까지 발광한다. 발광 제어 신호가 턴-온 레벨일 때, 해당 발광 제어 신호를 수신하는 화소들(PX)은 표시 상태일 수 있다. 따라 서, 발광 제어 신호가 턴-온 레벨인 기간을 발광 기간(EP)(또는, 발광 허용 기간)이라고 할 수 있다. 또한, 발 광 제어 신호가 턴-오프 레벨일 때, 해당 발광 제어 신호를 수신하는 화소들(PX)은 비표시 상태일 수 있다. 따 라서, 발광 제어 신호가 턴-오프 레벨인 기간을 비발광 기간(NEP)(또는, 발광 불허용 기간)이라고 할 수 있다. 도 12에서 설명된 비발광 기간(NEP)은, 화소(PXij)가 초기화 기간 및 데이터 기입 기간을 거치는 동안 원하지 않는 휘도로 발광하는 것을 방지하기 위한 것이다. 화소(PXij)에 기입된 데이터 신호가 유지되는 동안(예를 들어, 한 프레임 기간) 한 번 이상의 비발광 기간(NE P)이 추가로 제공될 수 있다. 이는 화소(PXij)의 발광 기간(EP)을 줄임으로써 저계조를 효과적으로 표현하거나, 영상의 모션(motion)을 부드럽게 블러(blur)처리하기 위함일 수 있다. 도 13은 본 발명의 실시예에 의한 전자 장치를 나타내는 도면이다. 도 13을 참조하면, 본 발명의 실시예에 의한 전자 장치는 표시 모듈을 통해서 다양한 정보를 출력 한다. 프로세서가 메모리에 저장된 어플리케이션을 실행시키면, 표시 모듈은 표시 패널 을 통해 어플리케이션 정보를 사용자에게 제공한다. 프로세서는 입력 모듈 또는 센서 모듈을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어플리케이션을 실행시킨다. 예를 들어, 사용자가 표시 패널에 표시된 카메라 아이콘(또는, 카메라 어플 리케이션 아이콘)을 선택한 경우, 프로세서는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 카메 라 모듈을 활성화시킨다. 프로세서는 카메라 모듈을 통해 획득한 촬영 이미지에 대응하는 영 상 데이터를 표시 모듈에 전달한다. 표시 모듈은 촬영 이미지에 대응하는 이미지를 표시 패널 을 통해 표시할 수 있다. 또 다른 예로, 표시 모듈에서 개인 정보 인증이 실행되는 경우, 지문 센서(1161-1)는 입력된 지문 정보를 입력 데이터로써 획득한다. 프로세서는 지문 센서(1161-1)를 통해 획득한 입력 데이터를 메모리에 저장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행한다. 표시 모듈은 어플리케이션 의 로직에 따라 실행된 정보를 표시 패널을 통해 표시할 수 있다. 지문 센서(1161-1)는 표시 모듈 (또는, 표시 패널)의 전체 영역에서 지문 정보를 획득할 수 있도록 배치될 수 있다. 또 다른 예로, 표시 모듈에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서는 입력 센서 (1161-2)를 통해서 사용자 입력을 획득하고, 메모리에 저장된 음악 스트리밍 어플리케이션을 활성화시킨 다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서는 음향 출력 모듈을 활 성화시켜 음악 실행 명령에 부합하는 음향 정보를 사용자에게 제공한다. 이상에서, 전자 장치의 동작을 간략히 설명하였다. 이하에서 전자 장치의 구성에 대해 상세히 설명 한다. 후술하는 전자 장치의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성 이 둘 이상의 구성으로 분리되어 제공될 수도 있다. 전자 장치는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트워크)를 통하여 외 부 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 표시 모듈, 전원 모듈, 내장형 모듈, 및 외장형 모듈을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시예에 따르면, 상술한 구성요소들 중 일부의 구성요소는(예컨대, 센서 모듈, 안테나 모듈, 또는 음향 출력 모듈) 다른 하나의 구성요소(예컨대, 표시 모듈) 에 통합될 수 있다. 프로세서는, 소프트웨어를 실행하여 프로세서에 연결된 전자 장치의 적어도 하나의 다른 구 성요소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행 할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소 (예컨대, 입력 모듈, 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발 성 메모리에 저장할 수 있다. 프로세서는 메인 프로세서와 보조 프로세서를 포함할 수 있다. 메인 프로세서는 중앙 처리장치(1111-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서는 그래픽 처리 유닛(1111-2, GPU: graphic processing unit), 커뮤니케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서는 신경망 처리 장치(1111-3, NPU: neural processing unit)를 더 포함할 수도 있다. 신경망 처리 장치(1111-3)는 인공지능 모델의 처리에 특화된 프로세서로, 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어 들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이 상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적 으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다. 보조 프로세서는 컨트롤러(1112-1)를 포함할 수 있다. 컨트롤러(1112-1)는 인터페이스 변환 회로 및 타이 밍 제어 회로를 포함할 수 있다. 일례로, 컨트롤러(1112-1)는 도 1에 도시된 타이밍 제어부를 포함할 수 있다. 컨트롤러(1112-1)는 메인 프로세서로부터 영상 신호를 수신하고, 표시 모듈과의 인터페이스 사양에 맞도록 영상 신호의 데이터 포맷을 변환하여 영상 데이터를 출력한다. 컨트롤러(1112-1)는 표시 모듈 의 구동에 필요한 각종 제어 신호를 출력할 수 있다. 보조 프로세서는 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 및 도시되지 않 은 터치 제어 회로 등을 더 포함할 수 있다. 데이터 변환회로(1112-2)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 영상 데이 터를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 영상 데이터를 변환할 수 있다. 감마 보정회로(1112-3)는 전자 장치에 표시되는 영상이 원하는 감마 특성을 갖도록 영상 데이터 또는 감 마 기준 전압 등을 변환할 수 있다. 렌더링 회로(1112-4)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치에 적용되는 표시 패널의 화소 배치 등을 고려하여 영상 데이터를 렌더링할 수 있다. 터치 제어 회로는 입력 센서(1161-2)로 터치 신호를 공급하고, 터치 신호에 대응하여 입력 센서(1161-2)로부터 센싱 신호를 공급받을 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 및 터치 제어 회로 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서 또는 컨트롤러(1112-1))에 통합될 수 있다. 데이터 변환회로(1112- 2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 후술하는 소스 드라이버에 통합될 수 도 있다. 메모리는 전자 장치의 적어도 하나의 구성 요소(예컨대, 프로세서 또는 센서 모듈)에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 또한, 메모리에는 사용자의 설정에 대응한 다양한 설정 데이터들이 저장될 수 있다. 메모리는 휘발 성 메모리 및 비휘발성 메모리 중 적어도 하나 이상을 포함할 수 있다. 입력 모듈은 전자 장치의 구성 요소(예컨대, 프로세서, 센서 모듈 또는 음향 출력 모 듈)에 사용될 명령 또는 데이터를 전자 장치의 외부(예컨대, 사용자 또는 외부의 전자 장치(200 0))로부터 수신할 수 있다. 입력 모듈은 사용자로부터 명령 또는 데이터가 입력되는 제 1입력 모듈 및 외부 전자 장치로 부터 명령 또는 데이터가 입력되는 제 2입력 모듈을 포함할 수 있다. 제 1입력 모듈은 마이크, 마 우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제 2입력 모듈 은 외부 전자 장치와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시예에 따르면, 제 2입력 모듈은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제 2입력 모듈은 외부 전자 장치와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다. 표시 모듈은 사용자에게 시각적으로 정보를 제공한다. 표시 모듈은 표시 패널, 게이트 드라 이버, 및 소스 드라이버를 포함할 수 있다. 표시 모듈은 표시 패널을 보호하기 위한 윈도우(도 2참고), 샤시, 브라켓을 더 포함할 수 있다. 이와 같은 표시 모듈은 도 1에 도시된 표시 장치를 포함할 수 있다. 표시 패널(또는, 디스플레이)은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함 할 수 있으며, 표시 패널의 종류는 특별히 제한되지 않는다. 표시 패널은 리지드 타입이거나, 롤링 이 가능하거나 폴딩이 가능한 플렉서블 타입일 수 있다. 표시 모듈은 표시 패널을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다. 표시 패널은 도 1에 도시된 화소부 및/또 는 도 2에 도시된 패널을 포함할 수 있다. 게이트 드라이버는 구동칩으로써 표시 패널에 실장될 수 있다. 또한, 게이트 드라이버는 표 시 패널에 집적화될 수 있다. 예컨대, 게이트 드라이버는 표시 패널에 내재화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(Low Temperature Polycrystalline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)를 포함할 수 있다. 게이트 드라이버 는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널에 주사 신호들 을 출력한다. 게이트 드라이버는 도 1에 도시된 주사 구동부를 포함할 수 있다. 표시 모듈은 발광 드라이버를 더 포함할 수 있다. 발광 드라이버는 컨트롤러(1112-1)로부터 수신한 제어 신호에 응답하여 표시 패널에 발광 제어 신호를 출력한다. 발광 드라이버는 게이트 드라이버와 구 별되어 형성되거나, 게이트 드라이버에 통합될 수 있다. 발광 드라이버는 도 1에 도시된 발광 구동부 를 포함할 수 있다. 소스 드라이버는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 영상 데이터를 아 날로그 전압(예컨대, 데이터 신호)으로 변환한 후 표시 패널에 데이터 신호들을 출력한다. 소스 드라이버 는 도 1에 도시된 데이터 구동부를 포함할 수 있다. 즉, 소스 드라이버는 도 3에 도시된 신호 생성부 및 출력부를 포함할 수 있다. 소스 드라이버 에 포함된 출력부 각각의 채널은 도 4, 도 8 또는 도 9 중 어느 하나의 구성을 포함할 수 있다. 출 력부 각각의 채널은 데이터 신호를 출력할 수 있다. 소스 드라이버는 다른 구성요소(예컨대, 컨트롤러(1112-1))에 통합될 수 있다. 상술한 컨트롤러(1112- 1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 소스 드라이버에 통합될 수도 있다. 표시 모듈은 전압 발생 회로를 더 포함할 수 있다. 전압 발생 회로는 표시 패널의 구 동에 필요한 각종 전압들을 출력할 수 있다. 일례로, 전압 발생 회로는 도 1에 도시된 전원 공급부 를 포함할 수 있다. 실시예에서, 표시 패널은 복수의 화소들을 각각 포함하는 복수의 화소열들을 포함할 수 있다. 실시예에서, 소스 드라이버는 프로세서로부터 수신한 영상 데이터에 포함된 적색(R), 녹색(G) 및 청색(B)에 대응하는 데이터를 적색 데이터 신호(또는 데이터 전압), 녹색 데이터 신호 및 청색 데이터 신호로 변환하여 하나의 수평 기간 동안 표시 패널에 포함된 복수의 화소열들로 제공할 수 있다. 전원 모듈은 전자 장치의 구성 요소에 전력을 공급한다. 전원 모듈은 전원 전압을 충전하는 배터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함 할 수 있다. 전원 모듈은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모듈 및 후술하는 모듈 각각에 최적화된 전원을 공급한다. 전원 모듈은 배터리와 전기적으로 연결된 무선 전력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있다. 전자 장치는 내장형 모듈과 외장형 모듈을 더 포함할 수 있다. 내장형 모듈은 센서 모 듈, 안테나 모듈, 및 음향 출력 모듈을 포함할 수 있다. 외장형 모듈은 카메라 모듈 , 라이트 모듈, 및 통신 모듈을 포함할 수 있다. 센서 모듈은 사용자의 신체에 의한 입력 또는 제 1입력 모듈 중 펜에 의한 입력을 감지하고, 상기 입력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은 지문 센서(1161-1), 입력 센 서(1161-2), 및 디지타이저(1161-3) 중 적어도 어느 하나 이상을 포함할 수 있다. 지문 센서(1161-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(1161-1)는 광 방식 또 는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다. 입력 센서(1161-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생 성할 수 있다. 입력 센서(1161-2)는 입력에 의한 정전용량 변화량을 데이터 값으로 생성한다. 입력 센서(1161- 2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 입력 센서(1161-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장 (electric field) 변화에 기초하여, 입력 센서(1161-2)는 생체 신호를 감지하여 사용자가 원하는 정보를 표시 모듈로 출력할 수 있다. 디지타이저(1161-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(1161- 3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성한다. 디지타이저(1161-3)는 패시브 펜에 의한 입력을 감 지하거나, 액티브 펜과 데이터를 송수신할 수 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 연속공정을 통해 표시 패널 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저 (1161-3) 중 적어도 하나는 표시 패널의 상측에 배치될 수 있고, 지문 센서(1161-1), 입력 센서(1161- 2), 및 디지타이저(1161-3) 중 어느 하나, 예컨대 디지타이저(1161-3)는 표시 패널의 하측에 배치될 수 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 둘 이상은 동일한 공정을 통해서 하 나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널 과 표시 패널의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시예에 따르면, 센싱 패널은 윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 표시 패널에 내장될 수 있다. 즉, 표시 패널에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지 문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나를 동시에 형성할 수 있다. 그밖에 센서 모듈은 전자 장치의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값 을 생성할 수 있다. 센서 모듈은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속 도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 더 포함할 수 있다. 안테나 모듈은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시예에 따르면, 통신 모듈은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전 자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. 안테나 모듈의 안테나 패턴은 표시 모듈의 하나의 구성(예컨대 표시 패널) 또는 입력 센서(1161-2) 등에 일체화될 수도 있다. 안테나 모듈 은 도 2에 도시된 안테나 모듈일 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디 어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포 함할 수 있다. 일 실시예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈 의 음향 출력 패턴은 표시 모듈에 일체화될 수도 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈은 사용자의 유 무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다. 라이트 모듈은 광을 제공할 수 있다. 라이트 모듈은 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 라이트 모듈은 카메라 모듈과 연동하여 동작하거나 독립적으로 동작할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치 사이의 유선 또는 무선 통신 채널의 수립, 및 수립 된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 셀룰러 통신 모듈, 근거리 무선 통신 모 듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통신 모듈은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네 트워크 또는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트 워크를 통하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다. 입력 모듈, 센서 모듈, 카메라 모듈 등은 프로세서와 연동하여 표시 모듈의 동 작을 제어하는데 활용될 수 있다. 프로세서는 입력 모듈로부터 수신된 입력 데이터에 근거하여, 표시 모듈, 음향 출력 모듈 , 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서 는 마우스 또는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 영상 데이터를 생성하여 표시 모듈 에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈 또는 라이트 모듈에 출력할 수 있다. 프로세서는 입력 모듈로부터 입력 데이터가 수신되지 않을 경우, 전자 장치(100 0)의 동작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 장치에서 소비되는 전력을 저감시킬 수 있다. 프로세서는 센서 모듈로부터 수신된 센싱 데이터에 근거하여, 표시 모듈, 음향 출력 모듈 , 카메라 모듈, 또는 라이트 모듈에 명령 또는 데이터를 출력한다. 예컨대, 프로세서 는 지문 센서(1161-1)에 의해 인가된 인증 데이터를 메모리에 저장된 인증 데이터와 비교한 후, 비교 결 과에 따라 어플리케이션을 실행할 수 있다. 프로세서는 입력 센서(1161-2) 또는 디지타이저(1161-3)에 의 해 감지된 센싱 데이터에 근거하여 명령을 실행하거나 대응하는 영상 데이터를 표시 모듈에 출력할 수 있 다. 센서 모듈에 온도 센서가 포함되는 경우, 프로세서는 센서 모듈로부터 측정된 온도에 대 한 온도 데이터를 수신하고, 온도 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 프로세서는 카메라 모듈로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이 터를 수신할 수 있다. 프로세서는 측정 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈로부터의 입력을 통해 사용자의 유무를 판단한 프로세서는 데이터 변 환회로(1112-2) 또는 감마 보정회로(1112-3)를 통해 휘도가 보정된 영상 데이터를 표시 모듈에 출력할 수 있다. 상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서는 표시 모듈과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통 신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다. 이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재 된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다."}
{"patent_id": "10-2023-0093217", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 도면이다. 도 2는 표시 장치를 포함한 전자 장치를 개략적으로 나타내는 도면이다. 도 3은 본 발명의 실시예에 의한 데이터 구동부의 실시예를 나타내는 도면이다. 도 4는 도 3에 도시된 출력부의 일 실시예를 나타내는 도면이다. 도 5는 도 4에 도시된 출력부 구동 방법의 일 실시예를 나타내는 파형도이다. 도 6은 비교예의 구동 방법을 나타내는 파형도이다. 도 7은 비교예와 본 발명의 실시예에 의한 상호 변조 노이즈를 나타내는 도면이다. 도 8은 도 3에 도시된 출력부의 일 실시예를 나타내는 도면이다. 도 9는 도 3에 도시된 출력부의 일 실시예를 나타내는 도면이다. 도 10은 도 9에 도시된 출력부 구동 방법의 일 실시예를 나타내는 도면이다. 도 11은 본 발명의 일 실시예에 따른 화소를 설명하기 위한 도면이다. 도 12는 도 11에 도시된 화소의 예시적인 구동 방법을 설명하기 위한 도면이다. 도 13은 본 발명의 실시예에 의한 전자 장치를 나타내는 도면이다."}
