# Projeto â€“ AutomaÃ§Ã£o de Pipeline para VerificaÃ§Ã£o Formal de Circuitos em VHDL

Este repositÃ³rio contÃ©m os artefatos, cÃ³digos e resultados do Projeto Final de Arquitetura e OrganizaÃ§Ã£o de Computadores. O projeto investiga, implementa e automatiza um fluxo de **VerificaÃ§Ã£o Formal de Hardware** utilizando ferramentas *Open Source*.

O projeto foi realizado pelos alunos **Amanda de Brito**, **FÃ¡bio AurÃ©lio** e **JosÃ© Carvalho**, com auxÃ­lio do **Prof. Dr. Herbert Rocha** pelo Departamento de CiÃªncia da ComputaÃ§Ã£o na Universidade Federal de Roraima, em 2025.

---

## ğŸ’­ MotivaÃ§Ã£o

A verificaÃ§Ã£o de circuitos digitais complexos apenas via simulaÃ§Ã£o (testbench) Ã© insuficiente para garantir a ausÃªncia de erros crÃ­ticos. A VerificaÃ§Ã£o Formal oferece uma prova matemÃ¡tica de correÃ§Ã£o, mas as ferramentas comerciais sÃ£o caras e inacessÃ­veis.

A literatura propÃµe fluxos que traduzem Hardware (VHDL) para Software (C) para aproveitar verificadores poderosos como o **ESBMC**. No entanto, esses fluxos frequentemente dependem de ferramentas legadas ou configuraÃ§Ãµes manuais propensas a erros.

## ğŸ¯ Objetivos

1.  **Automatizar o Pipeline:** Desenvolver um script capaz de ler cÃ³digo VHDL, extrair regras de negÃ³cio (`assertions`) e orquestrar as ferramentas de verificaÃ§Ã£o sem intervenÃ§Ã£o humana.
2.  **Validar o Fluxo de Hardware:** Integrar **Yosys + SymbiYosys** para realizar a sÃ­ntese e verificaÃ§Ã£o formal de propriedades em nÃ­vel de RTL.
3.  **Analisar o Fluxo de Software:** Testar a viabilidade da traduÃ§Ã£o VHDL $\to$ C para uso com o **ESBMC**.
4.  **Propor Nova Arquitetura:** Demonstrar as limitaÃ§Ãµes da traduÃ§Ã£o baseada em arquivos e propor um fluxo unificado via *Frontend* GHDL.

## ğŸ› ï¸ Tecnologias e Ferramentas

O pipeline foi construido sobre o ecossistema Linux (WSL2/Ubuntu) utilizando:
- Linguagem de Script: Python 3 (com Regex para extraÃ§Ã£o de metadados).
- SÃ­ntese e OtimizaÃ§Ã£o: Yosys.
- VerificaÃ§Ã£o de Hardware: SymbiYosys (SBY) com solver Z3.
- VerificaÃ§Ã£o de Software: ESBMC.
- Frontend VHDL: GHDL

## ğŸ“ Estrutura do RespositÃ³rio

```text
â”œâ”€â”€ task04                              # Etapa de aplicaÃ§Ã£o do GHDL/AST
â”œâ”€â”€ teste_integer/                      # Teste de restriÃ§Ã£o de inteiros
|   â”œâ”€â”€ Teste 1
|   â””â”€â”€ Teste 2                    
â”œâ”€â”€ teste_clock/                        # Teste de lÃ³gica sequencial/temporal
|   â”œâ”€â”€ Teste 1
|   â””â”€â”€ Teste 2                         
â”œâ”€â”€ teste_downto/                       # Teste de vetores e direÃ§Ã£o de bits
|   â”œâ”€â”€ Teste 1
|   â””â”€â”€ Teste 2                        
â”œâ”€â”€ teste_array/                        # Teste de complexidade
|   â”œâ”€â”€ Teste 1
|   â””â”€â”€ Teste 2                         
â”œâ”€â”€ relatorio_aoc_projeto-final.pdf     # DocumentaÃ§Ã£o e RelatÃ³rio
â”œâ”€â”€ automacao_inicial.py                # Script de automaÃ§Ã£o inicial
â””â”€â”€ README.md                           # Este arquivo
```

## ğŸ“‚ Estrutura dos DiretÃ³rios

## Teste 1
Nesse primeiro teste, elaboramos circuitos em VHDL simples que nÃ£o possuiam regras e tags. Inicialmente, os circuitos passaram pela traduÃ§Ã£o de VHDL para Verilog (gerando o arquivo com extensÃ£o .v) com a
ferramenta *VHD2VL* e em seguida, a sÃ­ntese/limpeza pela ferramenta *Yosys* (gerando o arquivo elaborado_{circuito}.v), para posteriormente passar pela ferramenta de validaÃ§Ã£o matemÃ¡tica *SymbiYosys*.

## Teste 2
Nesse segundo teste, adicionamos as tags nos mesmos circuitos para verificar a diferenÃ§a que ocorreria na existÃªncia e
ausÃªncia delas. Assim como no primeiro teste, o cÃ³digo em VHDL foi traduzido para Verilog, porÃ©m a traduÃ§Ã£o ocorreu internamente na ferramenta *SymbiYosys*.  

O circuito tambÃ©m passou por validaÃ§Ã£o matemÃ¡tica com o *SymbiYosys*, testado pelo solver *Z3* contido no programa.
Foi feito um teste de falha proposital, com a expectativa que a ferramenta usada para validaÃ§Ã£o
pudesse acusar erro/divergÃªncia entre as regras/tags e o circuito proposto.

---

# Tutorial â€” (GitHub â†’ Ubuntu â†’ ExecuÃ§Ã£o â†’ Dashboard)

Este repositÃ³rio contÃ©m a implementaÃ§Ã£o da TASK 04, com um pipeline automatizado para processar designs em VHDL, extrair propriedades de verificaÃ§Ã£o e gerar artefatos organizados para anÃ¡lise. O foco Ã© tornar o fluxo reproduzÃ­vel, rastreÃ¡vel e fÃ¡cil de validar por meio de um resumo consolidado e de um dashboard.  

<img width="1259" height="301" alt="image" src="https://github.com/user-attachments/assets/bd4662de-d763-4cb1-aa29-88445bd04fb8" />

---
Este guia mostra como acessar o repositÃ³rio no GitHub, clonar no Ubuntu, executar o pipeline da TASK 04 e abrir o dashboard localmente.

## 1) Clonar o repositÃ³rio no Ubuntu

Abra o Terminal e rode:

```bash
> cd ~
> git clone https://github.com/amandaabarbosa98/AOC_JosecarvalhoNeto_AmandaDeBritoBarbosa_FabioAurelioBarrosAlexandre_UFRR_2025.git
> cd AOC_JosecarvalhoNeto_AmandaDeBritoBarbosa_FabioAurelioBarrosAlexandre_UFRR_2025
> ls
```
VocÃª deve ver a pasta task04/.


## 2) Verificar dependÃªncias do ambiente
No terminal, verifique:

```bash
> python3 --version
> yosys -V
> z3 --version
```


## 3) Executar o pipeline da TASK 04 (gera specs, summary e AST comum)

Na raiz do repositÃ³rio, execute:

```bash
> python3 task04/run_task04.py --in task04/inputs_vhdl --out task04 --run-yosys --gen-ast
```

SaÃ­da esperada:

```bash
Wrote: task04/results/summary.json
Wrote: task04/results/summary.csv
```

Confirme os arquivos gerados:

```bash
> ls task04/specs
> ls task04/results
> ls task04/results/ast
```


## 4) Abrir o Dashboard (frontend)
Inicie o servidor:

```bash
> python3 task04/serve_dashboard.py
```

Abra no navegador:
```bash
> http://localhost:8000/task04/dashboard/
```

Para encerrar o servidor: Ctrl + C no terminal.
Obs.: Se aparecer 404 para favicon.ico, isso nÃ£o afeta o funcionamento.

---

## O que foi feito
### CriaÃ§Ã£o dos casos de teste 
Foram criados quatro designs de teste cobrindo os constructs exigidos:
- teste_downto: vetores com downto e inversÃ£o de Ã­ndices, com @c2vhdl:ASSERT de equivalÃªncia.
- teste_integer: portas integer range ..., com @c2vhdl:ASSUME e @c2vhdl:ASSERT.
- teste_array: ROM usando array, com asserts condicionais por endereÃ§o.
- teste_clock: processo sequencial com clock/reset (rising_edge(clk)) e propriedades temporais com $past(...).

### AutomaÃ§Ã£o do pipeline 
O script task04/run_task04.py detecta os VHDL, extrai portas e tags @c2vhdl:ASSUME/@c2vhdl:ASSERT, gera um arquivo auxiliar por design em task04/specs/*.json e consolida resultados em:
- task04/results/summary.json
- task04/results/summary.csv

### AST comum (Objetivo 5)
Para cada design Ã© gerado um arquivo task04/results/ast/<design>.ast.json com schema:
- aoc-task04-common-ast-v1
Esse Common AST reÃºne: metadados, interface (ports), propriedades (properties) e estrutura quando disponÃ­vel (wires/cells/stats).

### Dashboard (frontend)
O dashboard (servido por task04/serve_dashboard.py) lÃª summary.json e mostra o status por etapa e por design, com links para spec.json e ast.json.

### Estrutura principal
- task04/inputs_vhdl/ â€” VHDLs de teste com tags @c2vhdl:ASSUME/@c2vhdl:ASSERT
- task04/specs/ â€” arquivos auxiliares gerados (*.json)
- task04/results/ â€” summary.json, summary.csv e ast/*.ast.json
- task04/run_task04.py â€” script principal do pipeline
- task04/serve_dashboard.py + task04/dashboard/ â€” frontend (dashboard)
- task04/unify_ast.py + task04/ast_frontend/ â€” geraÃ§Ã£o/unificaÃ§Ã£o do AST comum

### Como executar

Abrir o dashboard
```
python3 task04/serve_dashboard.py
```
Abra no navegador:
```
http://localhost:8000/task04/dashboard/
```

<img width="1907" height="377" alt="{4DCC15D8-23DC-4707-9740-10DBBDAA3B15}" src="https://github.com/user-attachments/assets/f4d4cd47-4707-4901-9cfb-2bd32147c23e" />

Para parar o servidor: Ctrl + C no terminal.

## ObservaÃ§Ã£o sobre etapas opcionais (SBY/ESBMC)
O dashboard e o summary podem indicar etapas como SKIP/FAIL quando ferramentas nÃ£o estÃ£o instaladas no ambiente (ex.: vhd2vl, sby, etc.). Mesmo nesses casos, o pipeline mantÃ©m a geraÃ§Ã£o dos artefatos principais (specs, summary e Common AST) e registra a causa no campo de notas do resumo.
