### 一、基本变量：
- wire型：
	- wire叫做网络数据类型，它表示电路模块中实际的连线，但是在仿真的波形图中不能看到wire类型变量。
	- 如果不规定wire变量的位宽，默认是1bit。
	- 凡是在assign语句中被赋值的变量，一定要被定义为wire类型。
- reg型：
	- reg叫做寄存器类型，reg类型的变量会在仿真波形图中显示。
	- reg变量仅仅是语法的定义，他不等价于电路中的寄存器，只有在时序逻辑中，reg变量才相当于寄存器(可以理解为寄存器的输出端)。
	- 如果不规定reg变量的位宽，默认是1bit。
	- 凡是在always语句、initial语句中被赋值的变量，一定要被定义成reg类型。
- 常量，parameter型：
	- ``parameter size = 10;``定义了一个常量size，类似于C语言中的宏，通常使用parameter定义的常量设置位宽或延迟。
### 二、可综合电路关键字：
##### 1.always：
###### always语句来描述组合逻辑电路的一般形式：
```verilog
always@(a or b)
begin

end
```
- 其中括号里面的内容叫做敏感信号列表，(不同于C语言的参数列表)，敏感信号列表里面添加的是敏感信号。
- 敏感信号指的是，电路中对输出结果有直接影响的输入信号，输入信号的值改变会使输出的值也改变的，就叫敏感信号。

- 由于我们在填写敏感信号列表的时候，可能少填，因此我们可以让仿真器检测我们的逻辑电路，自动添加敏感信号。
```verilog
always@(*)
begin

end
```
- 在敏感信号列表中添加 * ，就代表让仿真器自动添加敏感信号。
###### always语句来描述时序逻辑电路的一般形式：
```verilog
always@(posedge clk or negedge rst)
begin
//在这里面，posedge clk代表时钟信号的上升沿，negedge rst代表复位信号的下降沿。
//这表示，在时钟信号的上升沿或复位信号的下降沿，执行该always块内的内容。
end
```
- 对于时序逻辑，敏感信号列表也能是单个信号的上升或下降沿。
```verilog
always@(posedge clk)
begin
//表示在时钟信号的上升沿执行该always块内的内容。
end
always@(negedge clk)
begin
//表示在时钟信号的下降沿执行该always块内的内容。
end
```
- 注意，对于时序逻辑来讲，时钟信号或者复位信号其实对应的是寄存器。
##### 2.if-else：
- 和C语言中的if-else语句相同，如果满足if后面的条件表达式或关系表达式就执行if语句的内容，否则执行else语句的内容。
- if和else后面跟的语句可以写在begin-end块中。
```verilog
if ()
begin
//语句内容
end
else begin
//语句内容
end
```
- if-else语句同样可以拓展成为if-else if-else语句。
##### 3.case：
- case语句和C语言的功能相同，但是具体形式不同。
```verilog
case (//接一个可以求值的表达式)
常量a: 语句;
常量b: 语句;
常量c: 语句;
常量d: 语句;
常量e: 语句;
default: 语句;
endcase
```
- 我们要注意，每一个语句后面都是有分号的，并且最后要有endcase结束case语句。
###### if-else语句和case语句的优先级：
- 我们认为if-else语句和case语句都是形成多路选择器的语句。
- 但是，我们认为if-else语句有优先级，而case语句没有优先级，这里的优先级指的不是谁先执行，谁后执行，而是if-else语句中，我们倾向于执行if语句，而case语句，所有的执行语句不受人为倾向的影响。
- 二者形成的电路图可以等价，即也可以不认为if-else有优先级。
##### 4.assign： 
- assign语句叫做连续驱动赋值语句，连续驱动的意思就是通过assign语句，把信号之间进行连接，也就是形成一些简单的组合逻辑。
- 我们使用assign语句的时候，就是创建一些简单的组合逻辑电路。
- 在assign语句中，我们规定必须使用阻塞型赋值：“ = ”，因为对于组合逻辑电路来讲，有严格的先后关系，因此使用阻塞型赋值。
- assign后面一般只接一条语句，因此不考虑begin-end在assign中的使用。
```verilog
assign a = b | c;//标准的或门
assign a = b ? c : d;//二路选择器 
```
##### 5.begin-end：
- begin-end语句块叫做顺序块或者是过程块，在顺序块中，语句是顺序执行的，但是非阻塞赋值语句在begin-end块中依旧是并行，即在块的一开始就进行并行赋值。
- begin-end可以用在if-else语句、always语句、initial语句中。
### 三、组合逻辑与时序逻辑：
- 二者之间的区别：
	- 组合逻辑没有保存或者所存的功能，因此组合逻辑中不应该有复位信号或者与之相关的复位逻辑。
	- 对于assign语句，只适用于组合逻辑，对于always语句，既适用于组合逻辑也适用于时序逻辑。
##### 阻塞型赋值与非阻塞型赋值：
- 阻塞型赋值：” = “，只用于组合逻辑电路，因为组合逻辑电路有明显的先后关系。
- 非阻塞型赋值：“<=”，只用于时序逻辑电路，时序逻辑强调的就是并行的原则。
- 非阻塞型赋值是在always块结束之后才进行赋值操作，并且赋值是并行的。
[![xSGLDA.jpg](https://s1.ax1x.com/2022/09/16/xSGLDA.jpg)](https://imgse.com/i/xSGLDA)对于上面这个电路，两条赋值语句是并行的，并且在always结束之后才进行赋值。
- 在第一次遇到时钟上升沿的时候，b的值是其原本的值，c的值也是其原本的值。
- 在第一次always结束之后(也就是第二次遇到时钟的上升沿)，b的值才变为a(因此b的值比a的值慢整整一个时钟周期)，c的值变为b原来的值(因此c的值比b的值慢整整一个时钟周期)。
- 在第二次always结束之后(也就是第三次遇到时钟的上升沿)，c的值才变为a的值(因此c与a整整相差两个时钟周期)。
##### 模块中的always和assign：
__在同一模块中，always语句和assign语句之间是并行执行的。__

