TimeQuest Timing Analyzer report for g07_lab5
Wed Apr  5 20:00:49 2017
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Recovery: 'clock'
 14. Slow Model Removal: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Recovery: 'clock'
 30. Fast Model Removal: 'clock'
 31. Fast Model Minimum Pulse Width: 'clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Progagation Delay
 44. Minimum Progagation Delay
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; g07_lab5                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.77 MHz ; 61.77 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -15.189 ; -6677.786     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.040 ; -6.240        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.657 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.631 ; -1164.975             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                         ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -15.189 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 16.216     ;
; -15.189 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 16.216     ;
; -15.128 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 16.151     ;
; -15.127 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.006     ; 16.159     ;
; -15.104 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 16.132     ;
; -15.102 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.135     ;
; -15.051 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.013     ; 16.076     ;
; -15.051 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.013     ; 16.076     ;
; -15.039 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 16.066     ;
; -15.039 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 16.066     ;
; -14.990 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.017     ; 16.011     ;
; -14.989 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.019     ;
; -14.978 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 16.001     ;
; -14.977 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.006     ; 16.009     ;
; -14.973 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.013     ; 15.998     ;
; -14.973 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.013     ; 15.998     ;
; -14.971 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.999     ;
; -14.971 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.999     ;
; -14.966 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.992     ;
; -14.964 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.995     ;
; -14.954 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.982     ;
; -14.952 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 15.985     ;
; -14.951 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.979     ;
; -14.951 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.979     ;
; -14.951 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.979     ;
; -14.951 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.979     ;
; -14.951 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.979     ;
; -14.929 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.955     ;
; -14.929 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.955     ;
; -14.923 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[5][0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 15.961     ;
; -14.912 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.017     ; 15.933     ;
; -14.911 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.008     ; 15.941     ;
; -14.910 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[5][3]  ; clock        ; clock       ; 1.000        ; -0.008     ; 15.940     ;
; -14.910 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.014     ; 15.934     ;
; -14.909 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 15.942     ;
; -14.904 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.013     ; 15.929     ;
; -14.904 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.013     ; 15.929     ;
; -14.888 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.914     ;
; -14.886 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 15.915     ;
; -14.886 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.917     ;
; -14.884 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.004     ; 15.918     ;
; -14.868 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.016     ; 15.890     ;
; -14.867 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.893     ;
; -14.867 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.893     ;
; -14.867 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.898     ;
; -14.857 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 15.884     ;
; -14.857 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 15.884     ;
; -14.844 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 15.871     ;
; -14.843 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.017     ; 15.864     ;
; -14.842 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.008     ; 15.872     ;
; -14.842 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 15.874     ;
; -14.831 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 15.867     ;
; -14.831 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; -0.002     ; 15.867     ;
; -14.831 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][3]  ; clock        ; clock       ; 1.000        ; -0.002     ; 15.867     ;
; -14.823 ; bjt52:inst67|memory[3][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.849     ;
; -14.823 ; bjt52:inst67|memory[3][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.849     ;
; -14.819 ; bjt52:inst67|memory[4][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.845     ;
; -14.819 ; bjt52:inst67|memory[4][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 15.845     ;
; -14.819 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.845     ;
; -14.817 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.848     ;
; -14.813 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.839     ;
; -14.813 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.839     ;
; -14.813 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.839     ;
; -14.813 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.839     ;
; -14.813 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.012     ; 15.839     ;
; -14.808 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 15.835     ;
; -14.808 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 15.835     ;
; -14.806 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.016     ; 15.828     ;
; -14.805 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.836     ;
; -14.804 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][0] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.827     ;
; -14.804 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][4] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.827     ;
; -14.804 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][2] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.827     ;
; -14.804 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.827     ;
; -14.804 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][5] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.827     ;
; -14.804 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][1] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.827     ;
; -14.801 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.829     ;
; -14.801 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.829     ;
; -14.801 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.829     ;
; -14.801 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.829     ;
; -14.801 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.829     ;
; -14.796 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 15.819     ;
; -14.795 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.006     ; 15.827     ;
; -14.786 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 15.813     ;
; -14.786 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 15.813     ;
; -14.785 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[5][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 15.821     ;
; -14.782 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 15.809     ;
; -14.780 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 15.812     ;
; -14.773 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[5][0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 15.811     ;
; -14.772 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 15.800     ;
; -14.772 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[5][3]  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.800     ;
; -14.770 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 15.803     ;
; -14.762 ; bjt52:inst67|memory[3][2]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.016     ; 15.784     ;
; -14.761 ; bjt52:inst67|memory[3][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.792     ;
; -14.760 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[5][3]  ; clock        ; clock       ; 1.000        ; -0.008     ; 15.790     ;
; -14.758 ; bjt52:inst67|memory[4][2]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.016     ; 15.780     ;
; -14.757 ; bjt52:inst67|memory[4][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 15.788     ;
; -14.751 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.779     ;
; -14.751 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.779     ;
; -14.747 ; bjt26:inst11|memory[11][3]                           ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.776     ;
; -14.747 ; bjt26:inst11|memory[11][3]                           ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.776     ;
+---------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; g07_debounder:inst34|inst7               ; g07_debounder:inst34|inst7       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst34|inst                ; g07_debounder:inst34|inst        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.B                 ; systemFSM:inst74|state.B         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.PILE              ; systemFSM:inst74|state.PILE      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; compFSM:inst|state.A                     ; compFSM:inst|state.A             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; compFSM:inst|state.B                     ; compFSM:inst|state.B             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.G                 ; systemFSM:inst74|state.G         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|state.E                 ; systemFSM:inst74|state.E         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_dealerFSM:inst23|state.B             ; g07_dealerFSM:inst23|state.B     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_dealerFSM:inst23|state.C             ; g07_dealerFSM:inst23|state.C     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; compFSM:inst|state.D                     ; compFSM:inst|state.D             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bjt52:inst66|memory[51][0]               ; bjt52:inst66|memory[51][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst36|inst7               ; g07_debounder:inst36|inst7       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst36|inst                ; g07_debounder:inst36|inst        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst35|inst7               ; g07_debounder:inst35|inst7       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g07_debounder:inst35|inst                ; g07_debounder:inst35|inst        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bjt52:inst66|memory[47][2]               ; bjt52:inst66|memory[47][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; systemFSM:inst74|invalid_state           ; systemFSM:inst74|invalid_state   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; bjt52:inst67|memory[20][0]               ; bjt52:inst67|memory[19][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst67|memory[47][2]               ; bjt52:inst67|memory[46][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst67|memory[26][3]               ; bjt52:inst67|memory[25][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt26:inst11|memory[24][5]               ; bjt26:inst11|memory[25][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst67|memory[24][1]               ; bjt52:inst67|memory[23][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; bjt52:inst67|memory[22][1]               ; bjt52:inst67|memory[21][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; compFSM:inst|state.D                     ; compFSM:inst|state.ACCEPT_CARD   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[45][0]               ; bjt52:inst67|memory[44][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst66|memory[22][4]               ; bjt52:inst66|memory[21][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[49][4]               ; bjt52:inst67|memory[48][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst66|memory[12][3]               ; bjt52:inst66|memory[11][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[38][3]               ; bjt52:inst67|memory[37][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst66|memory[12][5]               ; bjt52:inst66|memory[11][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[5][5]                ; bjt52:inst67|memory[4][5]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[5][1]                ; bjt52:inst67|memory[4][1]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[29][1]               ; bjt52:inst67|memory[28][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; bjt52:inst67|memory[17][1]               ; bjt52:inst67|memory[16][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; bjt52:inst66|memory[1][3]                ; bjt52:inst66|memory[0][3]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[40][5]               ; bjt52:inst66|memory[39][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst67|memory[11][5]               ; bjt52:inst67|memory[10][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst66|memory[17][1]               ; bjt52:inst66|memory[16][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; bjt52:inst67|memory[47][1]               ; bjt52:inst67|memory[46][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; bjt52:inst67|memory[36][0]               ; bjt52:inst67|memory[35][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst66|memory[14][4]               ; bjt52:inst66|memory[13][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst67|memory[51][4]               ; bjt52:inst67|memory[50][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst67|memory[29][2]               ; bjt52:inst67|memory[28][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst67|memory[24][3]               ; bjt52:inst67|memory[23][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; bjt52:inst66|memory[40][1]               ; bjt52:inst66|memory[39][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; systemFSM:inst74|state.WAIT_FOR_NEW_DECK ; systemFSM:inst74|state.DEAL_NEXT ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; bjt52:inst66|memory[14][0]               ; bjt52:inst66|memory[13][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; bjt52:inst67|memory[29][3]               ; bjt52:inst67|memory[28][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; bjt52:inst66|memory[46][0]               ; bjt52:inst66|memory[45][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[35][0]               ; bjt52:inst66|memory[34][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[25][0]               ; bjt52:inst66|memory[24][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[19][0]               ; bjt52:inst66|memory[18][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst67|memory[22][0]               ; bjt52:inst67|memory[21][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[19][4]               ; bjt52:inst66|memory[18][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[46][2]               ; bjt52:inst66|memory[45][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst67|memory[2][2]                ; bjt52:inst67|memory[1][2]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[17][3]               ; bjt52:inst66|memory[16][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst67|memory[50][3]               ; bjt52:inst67|memory[49][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst67|memory[36][5]               ; bjt52:inst67|memory[35][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst67|memory[41][5]               ; bjt52:inst67|memory[40][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[49][1]               ; bjt52:inst66|memory[48][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[37][1]               ; bjt52:inst66|memory[36][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[35][1]               ; bjt52:inst66|memory[34][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; bjt52:inst66|memory[33][1]               ; bjt52:inst66|memory[32][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; bjt52:inst66|memory[12][0]               ; bjt52:inst66|memory[11][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst67|memory[26][2]               ; bjt52:inst67|memory[25][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst66|memory[42][3]               ; bjt52:inst66|memory[41][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst66|memory[35][3]               ; bjt52:inst66|memory[34][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt26:inst11|memory[14][3]               ; bjt26:inst11|memory[13][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst67|memory[26][5]               ; bjt52:inst67|memory[25][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst67|memory[39][1]               ; bjt52:inst67|memory[38][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; bjt52:inst67|memory[36][1]               ; bjt52:inst67|memory[35][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.627 ; bjt52:inst67|memory[47][4]               ; bjt52:inst67|memory[46][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst66|memory[37][2]               ; bjt52:inst66|memory[36][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst67|memory[50][5]               ; bjt52:inst67|memory[49][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; bjt52:inst66|memory[19][1]               ; bjt52:inst66|memory[18][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; bjt52:inst66|memory[44][4]               ; bjt52:inst66|memory[43][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst66|memory[35][4]               ; bjt52:inst66|memory[34][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst67|memory[47][3]               ; bjt52:inst67|memory[46][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst67|memory[24][5]               ; bjt52:inst67|memory[23][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst67|memory[33][5]               ; bjt52:inst67|memory[32][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst67|memory[45][5]               ; bjt52:inst67|memory[44][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; bjt52:inst66|memory[44][1]               ; bjt52:inst66|memory[43][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; bjt52:inst67|memory[2][0]                ; bjt52:inst67|memory[1][0]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst67|memory[50][0]               ; bjt52:inst67|memory[49][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst67|memory[31][0]               ; bjt52:inst67|memory[30][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst66|memory[25][4]               ; bjt52:inst66|memory[24][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst67|memory[9][4]                ; bjt52:inst67|memory[8][4]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst67|memory[33][3]               ; bjt52:inst67|memory[32][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst67|memory[31][3]               ; bjt52:inst67|memory[30][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt26:inst11|memory[2][3]                ; bjt26:inst11|memory[3][3]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst66|memory[37][5]               ; bjt52:inst66|memory[36][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; bjt52:inst67|memory[17][5]               ; bjt52:inst67|memory[16][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; systemFSM:inst74|state.E                 ; systemFSM:inst74|invalid_state   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; bjt52:inst67|memory[33][0]               ; bjt52:inst67|memory[32][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; bjt52:inst67|memory[13][4]               ; bjt52:inst67|memory[12][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; bjt52:inst67|memory[31][4]               ; bjt52:inst67|memory[30][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; bjt52:inst67|memory[45][4]               ; bjt52:inst67|memory[44][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; bjt52:inst66|memory[1][2]                ; bjt52:inst66|memory[0][2]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                     ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.040 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.078      ;
; -0.905 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.943      ;
; -0.905 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.943      ;
; -0.905 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.943      ;
; -0.905 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.943      ;
; -0.905 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.943      ;
; -0.905 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.943      ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.657 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.657 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.657 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.657 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.657 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.657 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.792 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.078      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; playp     ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
; resetp    ; clock      ; 6.886 ; 6.886 ; Rise       ; clock           ;
; upp       ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -4.429 ; -4.429 ; Rise       ; clock           ;
; playp     ; clock      ; -4.673 ; -4.673 ; Rise       ; clock           ;
; resetp    ; clock      ; -4.009 ; -4.009 ; Rise       ; clock           ;
; upp       ; clock      ; -4.341 ; -4.341 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 10.777 ; 10.777 ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.016  ; 9.016  ; Rise       ; clock           ;
; invalid_led ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
; l_led       ; clock      ; 10.285 ; 10.285 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.770  ; 8.770  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 14.679 ; 14.679 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 14.510 ; 14.510 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 14.679 ; 14.679 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 13.792 ; 13.792 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 14.135 ; 14.135 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 14.162 ; 14.162 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 14.524 ; 14.524 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 22.181 ; 22.181 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 21.558 ; 21.558 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 21.909 ; 21.909 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 22.033 ; 22.033 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 21.940 ; 21.940 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 22.165 ; 22.165 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 22.122 ; 22.122 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 22.181 ; 22.181 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 22.177 ; 22.177 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 21.610 ; 21.610 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 22.122 ; 22.122 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 21.597 ; 21.597 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 22.177 ; 22.177 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 21.599 ; 21.599 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 21.616 ; 21.616 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 21.685 ; 21.685 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 19.354 ; 19.354 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 18.653 ; 18.653 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 18.933 ; 18.933 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 19.312 ; 19.312 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 18.977 ; 18.977 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 19.354 ; 19.354 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 19.294 ; 19.294 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 19.338 ; 19.338 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
; w_led       ; clock      ; 10.828 ; 10.828 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 9.152  ; 9.152  ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.016  ; 9.016  ; Rise       ; clock           ;
; invalid_led ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
; l_led       ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.770  ; 8.770  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 10.143 ; 10.143 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 10.861 ; 10.861 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 11.032 ; 11.032 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 10.143 ; 10.143 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 10.483 ; 10.483 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 10.503 ; 10.503 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 10.870 ; 10.870 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 12.672 ; 12.672 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 12.672 ; 12.672 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 13.023 ; 13.023 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 13.179 ; 13.179 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 13.057 ; 13.057 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 13.278 ; 13.278 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 13.266 ; 13.266 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 13.294 ; 13.294 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 12.401 ; 12.401 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 12.411 ; 12.411 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 12.923 ; 12.923 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 12.401 ; 12.401 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 12.984 ; 12.984 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 12.407 ; 12.407 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 12.416 ; 12.416 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 12.492 ; 12.492 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 11.642 ; 11.642 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 11.680 ; 11.680 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 11.642 ; 11.642 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 12.343 ; 12.343 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 12.004 ; 12.004 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 12.346 ; 12.346 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 12.004 ; 12.004 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 12.372 ; 12.372 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
; w_led       ; clock      ; 9.001  ; 9.001  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.081 ; 13.081 ; 13.081 ; 13.081 ;
; displaymode[0] ; svnll[1]    ; 8.201  ;        ;        ; 8.201  ;
; displaymode[0] ; svnll[2]    ; 13.250 ; 13.250 ; 13.250 ; 13.250 ;
; displaymode[0] ; svnll[3]    ; 12.363 ; 12.363 ; 12.363 ; 12.363 ;
; displaymode[0] ; svnll[4]    ; 12.706 ; 12.706 ; 12.706 ; 12.706 ;
; displaymode[0] ; svnll[5]    ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; displaymode[0] ; svnll[6]    ; 13.095 ; 13.095 ; 13.095 ; 13.095 ;
; displaymode[0] ; svnlr[0]    ; 20.129 ; 20.129 ; 20.129 ; 20.129 ;
; displaymode[0] ; svnlr[1]    ; 20.480 ; 20.480 ; 20.480 ; 20.480 ;
; displaymode[0] ; svnlr[2]    ; 20.604 ; 20.604 ; 20.604 ; 20.604 ;
; displaymode[0] ; svnlr[3]    ; 20.511 ; 20.511 ; 20.511 ; 20.511 ;
; displaymode[0] ; svnlr[4]    ; 20.736 ; 20.736 ; 20.736 ; 20.736 ;
; displaymode[0] ; svnlr[5]    ; 20.693 ; 20.693 ; 20.693 ; 20.693 ;
; displaymode[0] ; svnlr[6]    ; 20.752 ; 20.752 ; 20.752 ; 20.752 ;
; displaymode[0] ; svnrl[0]    ; 17.963 ; 17.963 ; 17.963 ; 17.963 ;
; displaymode[0] ; svnrl[1]    ; 18.475 ; 18.475 ; 18.475 ; 18.475 ;
; displaymode[0] ; svnrl[2]    ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; displaymode[0] ; svnrl[3]    ; 18.530 ; 18.530 ; 18.530 ; 18.530 ;
; displaymode[0] ; svnrl[4]    ; 17.952 ; 17.952 ; 17.952 ; 17.952 ;
; displaymode[0] ; svnrl[5]    ; 17.969 ; 17.969 ; 17.969 ; 17.969 ;
; displaymode[0] ; svnrl[6]    ; 18.038 ; 18.038 ; 18.038 ; 18.038 ;
; displaymode[0] ; svnrr[0]    ; 15.006 ; 15.006 ; 15.006 ; 15.006 ;
; displaymode[0] ; svnrr[1]    ; 15.286 ; 15.286 ; 15.286 ; 15.286 ;
; displaymode[0] ; svnrr[2]    ; 15.665 ; 15.665 ; 15.665 ; 15.665 ;
; displaymode[0] ; svnrr[3]    ; 15.330 ; 15.330 ; 15.330 ; 15.330 ;
; displaymode[0] ; svnrr[4]    ; 15.707 ; 15.707 ; 15.707 ; 15.707 ;
; displaymode[0] ; svnrr[5]    ; 15.647 ; 15.647 ; 15.647 ; 15.647 ;
; displaymode[0] ; svnrr[6]    ; 15.691 ; 15.691 ; 15.691 ; 15.691 ;
; displaymode[1] ; svnll[0]    ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; displaymode[1] ; svnll[1]    ; 7.947  ;        ;        ; 7.947  ;
; displaymode[1] ; svnll[2]    ; 12.538 ; 12.538 ; 12.538 ; 12.538 ;
; displaymode[1] ; svnll[3]    ; 11.651 ; 11.651 ; 11.651 ; 11.651 ;
; displaymode[1] ; svnll[4]    ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; displaymode[1] ; svnll[5]    ; 12.021 ; 12.021 ; 12.021 ; 12.021 ;
; displaymode[1] ; svnll[6]    ; 12.383 ; 12.383 ; 12.383 ; 12.383 ;
; displaymode[1] ; svnlr[0]    ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; displaymode[1] ; svnlr[1]    ; 19.768 ; 19.768 ; 19.768 ; 19.768 ;
; displaymode[1] ; svnlr[2]    ; 19.892 ; 19.892 ; 19.892 ; 19.892 ;
; displaymode[1] ; svnlr[3]    ; 19.799 ; 19.799 ; 19.799 ; 19.799 ;
; displaymode[1] ; svnlr[4]    ; 20.024 ; 20.024 ; 20.024 ; 20.024 ;
; displaymode[1] ; svnlr[5]    ; 19.981 ; 19.981 ; 19.981 ; 19.981 ;
; displaymode[1] ; svnlr[6]    ; 20.040 ; 20.040 ; 20.040 ; 20.040 ;
; displaymode[1] ; svnrl[0]    ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; displaymode[1] ; svnrl[1]    ; 15.600 ; 15.600 ; 15.600 ; 15.600 ;
; displaymode[1] ; svnrl[2]    ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; displaymode[1] ; svnrl[3]    ; 15.655 ; 15.655 ; 15.655 ; 15.655 ;
; displaymode[1] ; svnrl[4]    ; 15.077 ; 15.077 ; 15.077 ; 15.077 ;
; displaymode[1] ; svnrl[5]    ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; displaymode[1] ; svnrl[6]    ; 15.163 ; 15.163 ; 15.163 ; 15.163 ;
; displaymode[1] ; svnrr[0]    ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; displaymode[1] ; svnrr[1]    ; 12.411 ; 12.411 ; 12.411 ; 12.411 ;
; displaymode[1] ; svnrr[2]    ; 12.790 ; 12.790 ; 12.790 ; 12.790 ;
; displaymode[1] ; svnrr[3]    ; 12.455 ; 12.455 ; 12.455 ; 12.455 ;
; displaymode[1] ; svnrr[4]    ; 12.832 ; 12.832 ; 12.832 ; 12.832 ;
; displaymode[1] ; svnrr[5]    ; 12.772 ; 12.772 ; 12.772 ; 12.772 ;
; displaymode[1] ; svnrr[6]    ; 12.816 ; 12.816 ; 12.816 ; 12.816 ;
+----------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; displaymode[0] ; svnll[1]    ; 8.201  ;        ;        ; 8.201  ;
; displaymode[0] ; svnll[2]    ; 9.434  ; 9.434  ; 9.434  ; 9.434  ;
; displaymode[0] ; svnll[3]    ; 8.545  ; 8.545  ; 8.545  ; 8.545  ;
; displaymode[0] ; svnll[4]    ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; displaymode[0] ; svnll[5]    ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; displaymode[0] ; svnll[6]    ; 10.145 ; 9.272  ; 9.272  ; 10.145 ;
; displaymode[0] ; svnlr[0]    ; 7.646  ; 11.074 ; 11.074 ; 7.646  ;
; displaymode[0] ; svnlr[1]    ; 7.997  ; 11.425 ; 11.425 ; 7.997  ;
; displaymode[0] ; svnlr[2]    ; 7.676  ; 11.581 ; 11.581 ; 7.676  ;
; displaymode[0] ; svnlr[3]    ; 8.034  ; 11.459 ; 11.459 ; 8.034  ;
; displaymode[0] ; svnlr[4]    ; 7.773  ; 11.680 ; 11.680 ; 7.773  ;
; displaymode[0] ; svnlr[5]    ; 7.771  ; 11.668 ; 11.668 ; 7.771  ;
; displaymode[0] ; svnlr[6]    ; 11.696 ; 7.787  ; 7.787  ; 11.696 ;
; displaymode[0] ; svnrl[0]    ; 12.029 ; 12.029 ; 12.029 ; 12.029 ;
; displaymode[0] ; svnrl[1]    ; 12.546 ; 12.546 ; 12.546 ; 12.546 ;
; displaymode[0] ; svnrl[2]    ; 12.022 ; 12.022 ; 12.022 ; 12.022 ;
; displaymode[0] ; svnrl[3]    ; 12.601 ; 12.601 ; 12.601 ; 12.601 ;
; displaymode[0] ; svnrl[4]    ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; displaymode[0] ; svnrl[5]    ; 12.037 ; 12.037 ; 12.037 ; 12.037 ;
; displaymode[0] ; svnrl[6]    ; 12.111 ; 12.111 ; 12.111 ; 12.111 ;
; displaymode[0] ; svnrr[0]    ; 10.690 ; 10.690 ; 10.690 ; 10.690 ;
; displaymode[0] ; svnrr[1]    ; 10.859 ; 10.683 ; 10.683 ; 10.859 ;
; displaymode[0] ; svnrr[2]    ; 11.353 ; 11.353 ; 11.353 ; 11.353 ;
; displaymode[0] ; svnrr[3]    ; 11.014 ; 11.014 ; 11.014 ; 11.014 ;
; displaymode[0] ; svnrr[4]    ; 11.356 ; 11.356 ; 11.356 ; 11.356 ;
; displaymode[0] ; svnrr[5]    ; 11.045 ; 11.221 ; 11.221 ; 11.045 ;
; displaymode[0] ; svnrr[6]    ; 11.382 ; 11.382 ; 11.382 ; 11.382 ;
; displaymode[1] ; svnll[0]    ; 9.127  ; 9.614  ; 9.614  ; 9.127  ;
; displaymode[1] ; svnll[1]    ; 7.947  ;        ;        ; 7.947  ;
; displaymode[1] ; svnll[2]    ; 9.296  ; 9.783  ; 9.783  ; 9.296  ;
; displaymode[1] ; svnll[3]    ; 8.409  ; 8.896  ; 8.896  ; 8.409  ;
; displaymode[1] ; svnll[4]    ; 8.749  ; 9.235  ; 9.235  ; 8.749  ;
; displaymode[1] ; svnll[5]    ; 8.769  ; 9.249  ; 9.249  ; 8.769  ;
; displaymode[1] ; svnll[6]    ; 9.525  ; 9.179  ; 9.179  ; 9.525  ;
; displaymode[1] ; svnlr[0]    ; 7.153  ; 11.423 ; 11.423 ; 7.153  ;
; displaymode[1] ; svnlr[1]    ; 7.502  ; 11.774 ; 11.774 ; 7.502  ;
; displaymode[1] ; svnlr[2]    ; 7.424  ; 11.930 ; 11.930 ; 7.424  ;
; displaymode[1] ; svnlr[3]    ; 7.539  ; 11.808 ; 11.808 ; 7.539  ;
; displaymode[1] ; svnlr[4]    ; 7.521  ; 12.029 ; 12.029 ; 7.521  ;
; displaymode[1] ; svnlr[5]    ; 7.519  ; 12.017 ; 12.017 ; 7.519  ;
; displaymode[1] ; svnlr[6]    ; 12.045 ; 7.535  ; 7.535  ; 12.045 ;
; displaymode[1] ; svnrl[0]    ; 7.949  ; 10.451 ; 10.451 ; 7.949  ;
; displaymode[1] ; svnrl[1]    ; 7.834  ; 10.968 ; 10.968 ; 7.834  ;
; displaymode[1] ; svnrl[2]    ; 7.942  ; 10.444 ; 10.444 ; 7.942  ;
; displaymode[1] ; svnrl[3]    ; 7.841  ; 11.023 ; 11.023 ; 7.841  ;
; displaymode[1] ; svnrl[4]    ; 7.945  ; 10.446 ; 10.446 ; 7.945  ;
; displaymode[1] ; svnrl[5]    ; 7.965  ; 10.459 ; 10.459 ; 7.965  ;
; displaymode[1] ; svnrl[6]    ; 10.533 ; 7.987  ; 7.987  ; 10.533 ;
; displaymode[1] ; svnrr[0]    ; 7.493  ; 9.428  ; 9.428  ; 7.493  ;
; displaymode[1] ; svnrr[1]    ; 7.500  ; 9.398  ; 9.398  ; 7.500  ;
; displaymode[1] ; svnrr[2]    ; 7.924  ; 10.145 ; 10.145 ; 7.924  ;
; displaymode[1] ; svnrr[3]    ; 7.588  ; 9.839  ; 9.839  ; 7.588  ;
; displaymode[1] ; svnrr[4]    ; 7.950  ; 10.202 ; 10.202 ; 7.950  ;
; displaymode[1] ; svnrr[5]    ; 7.863  ; 9.760  ; 9.760  ; 7.863  ;
; displaymode[1] ; svnrr[6]    ; 10.192 ; 7.939  ; 7.939  ; 10.192 ;
+----------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.994 ; -1999.053     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.083 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.753 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -953.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.994 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 6.016      ;
; -4.994 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 6.016      ;
; -4.957 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.976      ;
; -4.950 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.004     ; 5.978      ;
; -4.949 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.976      ;
; -4.943 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.966      ;
; -4.929 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 5.949      ;
; -4.929 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 5.949      ;
; -4.903 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.925      ;
; -4.903 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.925      ;
; -4.903 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 5.923      ;
; -4.903 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 5.923      ;
; -4.892 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 5.909      ;
; -4.885 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.911      ;
; -4.884 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.907      ;
; -4.884 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.907      ;
; -4.884 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.907      ;
; -4.884 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.907      ;
; -4.884 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.907      ;
; -4.884 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 5.909      ;
; -4.883 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.905      ;
; -4.883 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.905      ;
; -4.880 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.901      ;
; -4.880 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.901      ;
; -4.878 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.899      ;
; -4.871 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.893      ;
; -4.871 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.893      ;
; -4.867 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[5][0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.899      ;
; -4.866 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.885      ;
; -4.866 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 5.883      ;
; -4.861 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.883      ;
; -4.861 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.010     ; 5.883      ;
; -4.859 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.004     ; 5.887      ;
; -4.859 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.885      ;
; -4.858 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[5][3]  ; clock        ; clock       ; 1.000        ; -0.007     ; 5.883      ;
; -4.858 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.885      ;
; -4.858 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 5.883      ;
; -4.852 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[0] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.875      ;
; -4.852 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.875      ;
; -4.852 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.875      ;
; -4.852 ; g07_register6:inst5|data_out[0]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.873      ;
; -4.850 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.012     ; 5.870      ;
; -4.850 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.012     ; 5.870      ;
; -4.846 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.865      ;
; -4.843 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.014     ; 5.861      ;
; -4.842 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.873      ;
; -4.842 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.873      ;
; -4.842 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][3]  ; clock        ; clock       ; 1.000        ; -0.001     ; 5.873      ;
; -4.839 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.004     ; 5.867      ;
; -4.838 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.865      ;
; -4.836 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.863      ;
; -4.835 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.861      ;
; -4.834 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.853      ;
; -4.833 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][0] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.852      ;
; -4.833 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][4] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.852      ;
; -4.833 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][2] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.852      ;
; -4.833 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.852      ;
; -4.833 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][5] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.852      ;
; -4.833 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[19][1] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.852      ;
; -4.833 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.854      ;
; -4.833 ; bjt52:inst67|memory[5][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.854      ;
; -4.832 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[3] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.855      ;
; -4.829 ; g07_register6:inst5|data_out[1]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.010     ; 5.851      ;
; -4.827 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.004     ; 5.855      ;
; -4.826 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.853      ;
; -4.824 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.013     ; 5.843      ;
; -4.820 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[1] ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.843      ;
; -4.819 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][4] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.840      ;
; -4.819 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][2] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.840      ;
; -4.819 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][3] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.840      ;
; -4.819 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][5] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.840      ;
; -4.819 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[17][1] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.840      ;
; -4.819 ; bjt26:inst11|memory[11][1]                           ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.008     ; 5.843      ;
; -4.819 ; bjt26:inst11|memory[11][1]                           ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.008     ; 5.843      ;
; -4.817 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.004     ; 5.845      ;
; -4.816 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.005     ; 5.843      ;
; -4.815 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.012     ; 5.835      ;
; -4.813 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][3] ; clock        ; clock       ; 1.000        ; -0.015     ; 5.830      ;
; -4.810 ; bjt26:inst11|memory[9][2]                            ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.833      ;
; -4.808 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.003     ; 5.837      ;
; -4.808 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.831      ;
; -4.808 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.009     ; 5.831      ;
; -4.807 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.004     ; 5.835      ;
; -4.806 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[10][0] ; clock        ; clock       ; 1.000        ; -0.006     ; 5.832      ;
; -4.805 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][2] ; clock        ; clock       ; 1.000        ; -0.007     ; 5.830      ;
; -4.805 ; bjt52:inst67|memory[3][2]                            ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.826      ;
; -4.805 ; bjt52:inst67|memory[3][2]                            ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.011     ; 5.826      ;
; -4.802 ; g07_register6:inst5|data_out[2]                      ; bjt26:inst11|memory[5][0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 5.832      ;
; -4.802 ; bjt26:inst11|memory[10][4]                           ; bjt26:inst11|memory[2][2]  ; clock        ; clock       ; 1.000        ; -0.008     ; 5.826      ;
; -4.802 ; bjt26:inst11|memory[10][4]                           ; bjt26:inst11|memory[2][5]  ; clock        ; clock       ; 1.000        ; -0.008     ; 5.826      ;
; -4.801 ; bjt52:inst67|memory[0][2]                            ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.008     ; 5.825      ;
; -4.799 ; g07_register6:inst5|data_out[3]                      ; bjt26:inst11|memory[18][0] ; clock        ; clock       ; 1.000        ; -0.011     ; 5.820      ;
; -4.798 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[9][0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.830      ;
; -4.798 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[9][4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.830      ;
; -4.798 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[9][2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.830      ;
; -4.798 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[9][3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.830      ;
; -4.798 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[9][5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.830      ;
; -4.798 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[9][1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 5.830      ;
; -4.796 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[20][0] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.819      ;
; -4.796 ; lpm_counter:inst12|cntr_hoe:auto_generated|safe_q[2] ; bjt26:inst11|memory[20][4] ; clock        ; clock       ; 1.000        ; -0.009     ; 5.819      ;
+--------+------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; g07_debounder:inst34|inst7               ; g07_debounder:inst34|inst7       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst34|inst                ; g07_debounder:inst34|inst        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.B                 ; systemFSM:inst74|state.B         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.PILE              ; systemFSM:inst74|state.PILE      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; compFSM:inst|state.A                     ; compFSM:inst|state.A             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; compFSM:inst|state.B                     ; compFSM:inst|state.B             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.G                 ; systemFSM:inst74|state.G         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|state.E                 ; systemFSM:inst74|state.E         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_dealerFSM:inst23|state.B             ; g07_dealerFSM:inst23|state.B     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_dealerFSM:inst23|state.C             ; g07_dealerFSM:inst23|state.C     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; compFSM:inst|state.D                     ; compFSM:inst|state.D             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bjt52:inst66|memory[51][0]               ; bjt52:inst66|memory[51][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst36|inst7               ; g07_debounder:inst36|inst7       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst36|inst                ; g07_debounder:inst36|inst        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst35|inst7               ; g07_debounder:inst35|inst7       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g07_debounder:inst35|inst                ; g07_debounder:inst35|inst        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bjt52:inst66|memory[47][2]               ; bjt52:inst66|memory[47][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; systemFSM:inst74|invalid_state           ; systemFSM:inst74|invalid_state   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; bjt52:inst67|memory[20][0]               ; bjt52:inst67|memory[19][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt52:inst67|memory[47][2]               ; bjt52:inst67|memory[46][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt52:inst66|memory[12][5]               ; bjt52:inst66|memory[11][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; bjt26:inst11|memory[24][5]               ; bjt26:inst11|memory[25][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; bjt52:inst67|memory[45][0]               ; bjt52:inst67|memory[44][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst66|memory[22][4]               ; bjt52:inst66|memory[21][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[49][4]               ; bjt52:inst67|memory[48][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst66|memory[12][3]               ; bjt52:inst66|memory[11][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst66|memory[1][3]                ; bjt52:inst66|memory[0][3]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[38][3]               ; bjt52:inst67|memory[37][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[26][3]               ; bjt52:inst67|memory[25][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[5][5]                ; bjt52:inst67|memory[4][5]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[11][5]               ; bjt52:inst67|memory[10][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[5][1]                ; bjt52:inst67|memory[4][1]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[29][1]               ; bjt52:inst67|memory[28][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[24][1]               ; bjt52:inst67|memory[23][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[22][1]               ; bjt52:inst67|memory[21][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; bjt52:inst67|memory[17][1]               ; bjt52:inst67|memory[16][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; bjt52:inst67|memory[36][0]               ; bjt52:inst67|memory[35][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[14][4]               ; bjt52:inst66|memory[13][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst67|memory[51][4]               ; bjt52:inst67|memory[50][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst67|memory[29][2]               ; bjt52:inst67|memory[28][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[40][5]               ; bjt52:inst66|memory[39][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst66|memory[37][1]               ; bjt52:inst66|memory[36][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bjt52:inst67|memory[47][1]               ; bjt52:inst67|memory[46][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; systemFSM:inst74|state.WAIT_FOR_NEW_DECK ; systemFSM:inst74|state.DEAL_NEXT ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; compFSM:inst|state.D                     ; compFSM:inst|state.ACCEPT_CARD   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[35][0]               ; bjt52:inst66|memory[34][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[2][0]                ; bjt52:inst67|memory[1][0]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[22][0]               ; bjt52:inst67|memory[21][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[19][4]               ; bjt52:inst66|memory[18][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[2][2]                ; bjt52:inst67|memory[1][2]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[35][3]               ; bjt52:inst66|memory[34][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[17][3]               ; bjt52:inst66|memory[16][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[50][3]               ; bjt52:inst67|memory[49][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[29][3]               ; bjt52:inst67|memory[28][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[24][3]               ; bjt52:inst67|memory[23][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt26:inst11|memory[14][3]               ; bjt26:inst11|memory[13][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[26][5]               ; bjt52:inst67|memory[25][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[36][5]               ; bjt52:inst67|memory[35][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst67|memory[41][5]               ; bjt52:inst67|memory[40][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[49][1]               ; bjt52:inst66|memory[48][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bjt52:inst66|memory[35][1]               ; bjt52:inst66|memory[34][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; bjt52:inst66|memory[35][4]               ; bjt52:inst66|memory[34][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst67|memory[26][2]               ; bjt52:inst67|memory[25][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst67|memory[17][5]               ; bjt52:inst67|memory[16][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst67|memory[24][5]               ; bjt52:inst67|memory[23][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst67|memory[50][5]               ; bjt52:inst67|memory[49][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst66|memory[17][1]               ; bjt52:inst66|memory[16][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt26:inst11|memory[11][1]               ; bjt26:inst11|memory[10][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst67|memory[39][1]               ; bjt52:inst67|memory[38][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; bjt52:inst67|memory[36][1]               ; bjt52:inst67|memory[35][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; bjt52:inst66|memory[46][0]               ; bjt52:inst66|memory[45][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[25][0]               ; bjt52:inst66|memory[24][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[19][0]               ; bjt52:inst66|memory[18][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[14][0]               ; bjt52:inst66|memory[13][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[50][0]               ; bjt52:inst67|memory[49][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[31][0]               ; bjt52:inst67|memory[30][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[9][4]                ; bjt52:inst67|memory[8][4]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[47][4]               ; bjt52:inst67|memory[46][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[46][2]               ; bjt52:inst66|memory[45][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[33][3]               ; bjt52:inst67|memory[32][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[31][3]               ; bjt52:inst67|memory[30][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt26:inst11|memory[2][3]                ; bjt26:inst11|memory[3][3]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt26:inst11|memory[13][3]               ; bjt26:inst11|memory[14][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[45][5]               ; bjt52:inst67|memory[44][5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[44][1]               ; bjt52:inst66|memory[43][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[40][1]               ; bjt52:inst66|memory[39][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst66|memory[19][1]               ; bjt52:inst66|memory[18][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bjt52:inst67|memory[45][1]               ; bjt52:inst67|memory[44][1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; systemFSM:inst74|state.E                 ; systemFSM:inst74|invalid_state   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; g07_dealerFSM:inst23|state.C             ; g07_dealerFSM:inst23|state.D     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst66|memory[12][0]               ; bjt52:inst66|memory[11][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst67|memory[33][0]               ; bjt52:inst67|memory[32][0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst66|memory[44][4]               ; bjt52:inst66|memory[43][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst67|memory[2][4]                ; bjt52:inst67|memory[1][4]        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst67|memory[13][4]               ; bjt52:inst67|memory[12][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst67|memory[31][4]               ; bjt52:inst67|memory[30][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst67|memory[45][4]               ; bjt52:inst67|memory[44][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst67|memory[41][4]               ; bjt52:inst67|memory[40][4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst66|memory[37][2]               ; bjt52:inst66|memory[36][2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bjt52:inst66|memory[42][3]               ; bjt52:inst66|memory[41][3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                    ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.083 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.083 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.083 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.083 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.083 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.083 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.127 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.905      ;
; 0.127 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.905      ;
; 0.127 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.905      ;
; 0.127 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.905      ;
; 0.127 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.905      ;
; 0.127 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.905      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.753 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.797 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 2.105 ; 2.105 ; Rise       ; clock           ;
; playp     ; clock      ; 2.192 ; 2.192 ; Rise       ; clock           ;
; resetp    ; clock      ; 3.065 ; 3.065 ; Rise       ; clock           ;
; upp       ; clock      ; 2.033 ; 2.033 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -1.985 ; -1.985 ; Rise       ; clock           ;
; playp     ; clock      ; -2.072 ; -2.072 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.815 ; -1.815 ; Rise       ; clock           ;
; upp       ; clock      ; -1.913 ; -1.913 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 5.311 ; 5.311 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.769 ; 4.769 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 6.660 ; 6.660 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 6.526 ; 6.526 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 6.660 ; 6.660 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 6.234 ; 6.234 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 6.360 ; 6.360 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 6.548 ; 6.548 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 9.311 ; 9.311 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 9.074 ; 9.074 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 9.211 ; 9.211 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 9.269 ; 9.269 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 9.247 ; 9.247 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 9.298 ; 9.298 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 9.286 ; 9.286 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 9.311 ; 9.311 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 9.319 ; 9.319 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 9.145 ; 9.145 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 9.307 ; 9.307 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 9.123 ; 9.123 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 9.319 ; 9.319 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 9.134 ; 9.134 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 9.154 ; 9.154 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 9.204 ; 9.204 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 8.339 ; 8.339 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 8.065 ; 8.065 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 8.161 ; 8.161 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 8.306 ; 8.306 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 8.182 ; 8.182 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 8.339 ; 8.339 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 8.311 ; 8.311 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 8.338 ; 8.338 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.489 ; 4.489 ; Rise       ; clock           ;
; w_led       ; clock      ; 5.288 ; 5.288 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.769 ; 4.769 ; Rise       ; clock           ;
; l_led       ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.078 ; 5.078 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.106 ; 5.106 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.259 ; 5.259 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 6.027 ; 6.027 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 6.065 ; 6.065 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 6.001 ; 6.001 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 5.816 ; 5.816 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 5.879 ; 5.879 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.486 ; 5.486 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.486 ; 5.486 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.758 ; 5.758 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.632 ; 5.632 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.641 ; 5.641 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.489 ; 4.489 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.614 ; 4.614 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 5.448 ; 5.448 ; 5.448 ; 5.448 ;
; displaymode[0] ; svnll[1]    ; 3.850 ;       ;       ; 3.850 ;
; displaymode[0] ; svnll[2]    ; 5.582 ; 5.582 ; 5.582 ; 5.582 ;
; displaymode[0] ; svnll[3]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; displaymode[0] ; svnll[4]    ; 5.282 ; 5.282 ; 5.282 ; 5.282 ;
; displaymode[0] ; svnll[5]    ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
; displaymode[0] ; svnll[6]    ; 5.470 ; 5.470 ; 5.470 ; 5.470 ;
; displaymode[0] ; svnlr[0]    ; 7.996 ; 7.996 ; 7.996 ; 7.996 ;
; displaymode[0] ; svnlr[1]    ; 8.133 ; 8.133 ; 8.133 ; 8.133 ;
; displaymode[0] ; svnlr[2]    ; 8.191 ; 8.191 ; 8.191 ; 8.191 ;
; displaymode[0] ; svnlr[3]    ; 8.169 ; 8.169 ; 8.169 ; 8.169 ;
; displaymode[0] ; svnlr[4]    ; 8.220 ; 8.220 ; 8.220 ; 8.220 ;
; displaymode[0] ; svnlr[5]    ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; displaymode[0] ; svnlr[6]    ; 8.233 ; 8.233 ; 8.233 ; 8.233 ;
; displaymode[0] ; svnrl[0]    ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; displaymode[0] ; svnrl[1]    ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; displaymode[0] ; svnrl[2]    ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; displaymode[0] ; svnrl[3]    ; 7.432 ; 7.432 ; 7.432 ; 7.432 ;
; displaymode[0] ; svnrl[4]    ; 7.247 ; 7.247 ; 7.247 ; 7.247 ;
; displaymode[0] ; svnrl[5]    ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; displaymode[0] ; svnrl[6]    ; 7.317 ; 7.317 ; 7.317 ; 7.317 ;
; displaymode[0] ; svnrr[0]    ; 6.178 ; 6.178 ; 6.178 ; 6.178 ;
; displaymode[0] ; svnrr[1]    ; 6.274 ; 6.274 ; 6.274 ; 6.274 ;
; displaymode[0] ; svnrr[2]    ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; displaymode[0] ; svnrr[3]    ; 6.295 ; 6.295 ; 6.295 ; 6.295 ;
; displaymode[0] ; svnrr[4]    ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; displaymode[0] ; svnrr[5]    ; 6.424 ; 6.424 ; 6.424 ; 6.424 ;
; displaymode[0] ; svnrr[6]    ; 6.451 ; 6.451 ; 6.451 ; 6.451 ;
; displaymode[1] ; svnll[0]    ; 5.166 ; 5.166 ; 5.166 ; 5.166 ;
; displaymode[1] ; svnll[1]    ; 3.726 ;       ;       ; 3.726 ;
; displaymode[1] ; svnll[2]    ; 5.300 ; 5.300 ; 5.300 ; 5.300 ;
; displaymode[1] ; svnll[3]    ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; displaymode[1] ; svnll[4]    ; 5.000 ; 5.000 ; 5.000 ; 5.000 ;
; displaymode[1] ; svnll[5]    ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; displaymode[1] ; svnll[6]    ; 5.188 ; 5.188 ; 5.188 ; 5.188 ;
; displaymode[1] ; svnlr[0]    ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; displaymode[1] ; svnlr[1]    ; 7.851 ; 7.851 ; 7.851 ; 7.851 ;
; displaymode[1] ; svnlr[2]    ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; displaymode[1] ; svnlr[3]    ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; displaymode[1] ; svnlr[4]    ; 7.938 ; 7.938 ; 7.938 ; 7.938 ;
; displaymode[1] ; svnlr[5]    ; 7.926 ; 7.926 ; 7.926 ; 7.926 ;
; displaymode[1] ; svnlr[6]    ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; displaymode[1] ; svnrl[0]    ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; displaymode[1] ; svnrl[1]    ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; displaymode[1] ; svnrl[2]    ; 6.189 ; 6.189 ; 6.189 ; 6.189 ;
; displaymode[1] ; svnrl[3]    ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; displaymode[1] ; svnrl[4]    ; 6.200 ; 6.200 ; 6.200 ; 6.200 ;
; displaymode[1] ; svnrl[5]    ; 6.220 ; 6.220 ; 6.220 ; 6.220 ;
; displaymode[1] ; svnrl[6]    ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; displaymode[1] ; svnrr[0]    ; 5.131 ; 5.131 ; 5.131 ; 5.131 ;
; displaymode[1] ; svnrr[1]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; displaymode[1] ; svnrr[2]    ; 5.372 ; 5.372 ; 5.372 ; 5.372 ;
; displaymode[1] ; svnrr[3]    ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; displaymode[1] ; svnrr[4]    ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; displaymode[1] ; svnrr[5]    ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; displaymode[1] ; svnrr[6]    ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
+----------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; displaymode[0] ; svnll[1]    ; 3.850 ;       ;       ; 3.850 ;
; displaymode[0] ; svnll[2]    ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; displaymode[0] ; svnll[3]    ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; displaymode[0] ; svnll[4]    ; 3.985 ; 3.985 ; 3.985 ; 3.985 ;
; displaymode[0] ; svnll[5]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; displaymode[0] ; svnll[6]    ; 4.470 ; 4.166 ; 4.166 ; 4.470 ;
; displaymode[0] ; svnlr[0]    ; 3.529 ; 4.769 ; 4.769 ; 3.529 ;
; displaymode[0] ; svnlr[1]    ; 3.662 ; 4.906 ; 4.906 ; 3.662 ;
; displaymode[0] ; svnlr[2]    ; 3.569 ; 4.957 ; 4.957 ; 3.569 ;
; displaymode[0] ; svnlr[3]    ; 3.698 ; 4.941 ; 4.941 ; 3.698 ;
; displaymode[0] ; svnlr[4]    ; 3.603 ; 4.993 ; 4.993 ; 3.603 ;
; displaymode[0] ; svnlr[5]    ; 3.600 ; 4.979 ; 4.979 ; 3.600 ;
; displaymode[0] ; svnlr[6]    ; 5.006 ; 3.615 ; 3.615 ; 5.006 ;
; displaymode[0] ; svnrl[0]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; displaymode[0] ; svnrl[1]    ; 5.297 ; 5.297 ; 5.297 ; 5.297 ;
; displaymode[0] ; svnrl[2]    ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; displaymode[0] ; svnrl[3]    ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; displaymode[0] ; svnrl[4]    ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; displaymode[0] ; svnrl[5]    ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; displaymode[0] ; svnrl[6]    ; 5.189 ; 5.189 ; 5.189 ; 5.189 ;
; displaymode[0] ; svnrr[0]    ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; displaymode[0] ; svnrr[1]    ; 4.697 ; 4.601 ; 4.601 ; 4.697 ;
; displaymode[0] ; svnrr[2]    ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; displaymode[0] ; svnrr[3]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; displaymode[0] ; svnrr[4]    ; 4.908 ; 4.905 ; 4.905 ; 4.908 ;
; displaymode[0] ; svnrr[5]    ; 4.751 ; 4.847 ; 4.847 ; 4.751 ;
; displaymode[0] ; svnrr[6]    ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; displaymode[1] ; svnll[0]    ; 4.146 ; 4.249 ; 4.249 ; 4.146 ;
; displaymode[1] ; svnll[1]    ; 3.726 ;       ;       ; 3.726 ;
; displaymode[1] ; svnll[2]    ; 4.281 ; 4.383 ; 4.383 ; 4.281 ;
; displaymode[1] ; svnll[3]    ; 3.854 ; 3.957 ; 3.957 ; 3.854 ;
; displaymode[1] ; svnll[4]    ; 3.978 ; 4.080 ; 4.080 ; 3.978 ;
; displaymode[1] ; svnll[5]    ; 4.003 ; 4.100 ; 4.100 ; 4.003 ;
; displaymode[1] ; svnll[6]    ; 4.254 ; 4.157 ; 4.157 ; 4.254 ;
; displaymode[1] ; svnlr[0]    ; 3.351 ; 4.883 ; 4.883 ; 3.351 ;
; displaymode[1] ; svnlr[1]    ; 3.485 ; 5.020 ; 5.020 ; 3.485 ;
; displaymode[1] ; svnlr[2]    ; 3.472 ; 5.071 ; 5.071 ; 3.472 ;
; displaymode[1] ; svnlr[3]    ; 3.522 ; 5.055 ; 5.055 ; 3.522 ;
; displaymode[1] ; svnlr[4]    ; 3.505 ; 5.107 ; 5.107 ; 3.505 ;
; displaymode[1] ; svnlr[5]    ; 3.502 ; 5.093 ; 5.093 ; 3.502 ;
; displaymode[1] ; svnlr[6]    ; 5.120 ; 3.519 ; 3.519 ; 5.120 ;
; displaymode[1] ; svnrl[0]    ; 3.702 ; 4.550 ; 4.550 ; 3.702 ;
; displaymode[1] ; svnrl[1]    ; 3.619 ; 4.715 ; 4.715 ; 3.619 ;
; displaymode[1] ; svnrl[2]    ; 3.683 ; 4.531 ; 4.531 ; 3.683 ;
; displaymode[1] ; svnrl[3]    ; 3.626 ; 4.728 ; 4.728 ; 3.626 ;
; displaymode[1] ; svnrl[4]    ; 3.695 ; 4.544 ; 4.544 ; 3.695 ;
; displaymode[1] ; svnrl[5]    ; 3.718 ; 4.561 ; 4.561 ; 3.718 ;
; displaymode[1] ; svnrl[6]    ; 4.607 ; 3.730 ; 3.730 ; 4.607 ;
; displaymode[1] ; svnrr[0]    ; 3.477 ; 4.140 ; 4.140 ; 3.477 ;
; displaymode[1] ; svnrr[1]    ; 3.495 ; 4.161 ; 4.161 ; 3.495 ;
; displaymode[1] ; svnrr[2]    ; 3.676 ; 4.442 ; 4.442 ; 3.676 ;
; displaymode[1] ; svnrr[3]    ; 3.553 ; 4.318 ; 4.318 ; 3.553 ;
; displaymode[1] ; svnrr[4]    ; 3.699 ; 4.465 ; 4.465 ; 3.699 ;
; displaymode[1] ; svnrr[5]    ; 3.645 ; 4.311 ; 4.311 ; 3.645 ;
; displaymode[1] ; svnrr[6]    ; 4.466 ; 3.696 ; 3.696 ; 4.466 ;
+----------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.189   ; 0.215 ; -1.040   ; 0.753   ; -1.631              ;
;  clock           ; -15.189   ; 0.215 ; -1.040   ; 0.753   ; -1.631              ;
; Design-wide TNS  ; -6677.786 ; 0.0   ; -6.24    ; 0.0     ; -1164.975           ;
;  clock           ; -6677.786 ; 0.000 ; -6.240   ; 0.000   ; -1164.975           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; playp     ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
; resetp    ; clock      ; 6.886 ; 6.886 ; Rise       ; clock           ;
; upp       ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -1.985 ; -1.985 ; Rise       ; clock           ;
; playp     ; clock      ; -2.072 ; -2.072 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.815 ; -1.815 ; Rise       ; clock           ;
; upp       ; clock      ; -1.913 ; -1.913 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 10.777 ; 10.777 ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.016  ; 9.016  ; Rise       ; clock           ;
; invalid_led ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
; l_led       ; clock      ; 10.285 ; 10.285 ; Rise       ; clock           ;
; notturn_led ; clock      ; 8.770  ; 8.770  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 14.679 ; 14.679 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 14.510 ; 14.510 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 14.679 ; 14.679 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 13.792 ; 13.792 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 14.135 ; 14.135 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 14.162 ; 14.162 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 14.524 ; 14.524 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 22.181 ; 22.181 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 21.558 ; 21.558 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 21.909 ; 21.909 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 22.033 ; 22.033 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 21.940 ; 21.940 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 22.165 ; 22.165 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 22.122 ; 22.122 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 22.181 ; 22.181 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 22.177 ; 22.177 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 21.610 ; 21.610 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 22.122 ; 22.122 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 21.597 ; 21.597 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 22.177 ; 22.177 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 21.599 ; 21.599 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 21.616 ; 21.616 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 21.685 ; 21.685 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 19.354 ; 19.354 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 18.653 ; 18.653 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 18.933 ; 18.933 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 19.312 ; 19.312 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 18.977 ; 18.977 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 19.354 ; 19.354 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 19.294 ; 19.294 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 19.338 ; 19.338 ; Rise       ; clock           ;
; turn_led    ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
; w_led       ; clock      ; 10.828 ; 10.828 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.769 ; 4.769 ; Rise       ; clock           ;
; l_led       ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.381 ; 5.381 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 4.955 ; 4.955 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.078 ; 5.078 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.106 ; 5.106 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.259 ; 5.259 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.992 ; 5.992 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 6.027 ; 6.027 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 6.065 ; 6.065 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 6.001 ; 6.001 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 5.816 ; 5.816 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 5.879 ; 5.879 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.486 ; 5.486 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.486 ; 5.486 ; Rise       ; clock           ;
;  svnrr[1]   ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.758 ; 5.758 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.632 ; 5.632 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.641 ; 5.641 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.489 ; 4.489 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.614 ; 4.614 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.081 ; 13.081 ; 13.081 ; 13.081 ;
; displaymode[0] ; svnll[1]    ; 8.201  ;        ;        ; 8.201  ;
; displaymode[0] ; svnll[2]    ; 13.250 ; 13.250 ; 13.250 ; 13.250 ;
; displaymode[0] ; svnll[3]    ; 12.363 ; 12.363 ; 12.363 ; 12.363 ;
; displaymode[0] ; svnll[4]    ; 12.706 ; 12.706 ; 12.706 ; 12.706 ;
; displaymode[0] ; svnll[5]    ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; displaymode[0] ; svnll[6]    ; 13.095 ; 13.095 ; 13.095 ; 13.095 ;
; displaymode[0] ; svnlr[0]    ; 20.129 ; 20.129 ; 20.129 ; 20.129 ;
; displaymode[0] ; svnlr[1]    ; 20.480 ; 20.480 ; 20.480 ; 20.480 ;
; displaymode[0] ; svnlr[2]    ; 20.604 ; 20.604 ; 20.604 ; 20.604 ;
; displaymode[0] ; svnlr[3]    ; 20.511 ; 20.511 ; 20.511 ; 20.511 ;
; displaymode[0] ; svnlr[4]    ; 20.736 ; 20.736 ; 20.736 ; 20.736 ;
; displaymode[0] ; svnlr[5]    ; 20.693 ; 20.693 ; 20.693 ; 20.693 ;
; displaymode[0] ; svnlr[6]    ; 20.752 ; 20.752 ; 20.752 ; 20.752 ;
; displaymode[0] ; svnrl[0]    ; 17.963 ; 17.963 ; 17.963 ; 17.963 ;
; displaymode[0] ; svnrl[1]    ; 18.475 ; 18.475 ; 18.475 ; 18.475 ;
; displaymode[0] ; svnrl[2]    ; 17.950 ; 17.950 ; 17.950 ; 17.950 ;
; displaymode[0] ; svnrl[3]    ; 18.530 ; 18.530 ; 18.530 ; 18.530 ;
; displaymode[0] ; svnrl[4]    ; 17.952 ; 17.952 ; 17.952 ; 17.952 ;
; displaymode[0] ; svnrl[5]    ; 17.969 ; 17.969 ; 17.969 ; 17.969 ;
; displaymode[0] ; svnrl[6]    ; 18.038 ; 18.038 ; 18.038 ; 18.038 ;
; displaymode[0] ; svnrr[0]    ; 15.006 ; 15.006 ; 15.006 ; 15.006 ;
; displaymode[0] ; svnrr[1]    ; 15.286 ; 15.286 ; 15.286 ; 15.286 ;
; displaymode[0] ; svnrr[2]    ; 15.665 ; 15.665 ; 15.665 ; 15.665 ;
; displaymode[0] ; svnrr[3]    ; 15.330 ; 15.330 ; 15.330 ; 15.330 ;
; displaymode[0] ; svnrr[4]    ; 15.707 ; 15.707 ; 15.707 ; 15.707 ;
; displaymode[0] ; svnrr[5]    ; 15.647 ; 15.647 ; 15.647 ; 15.647 ;
; displaymode[0] ; svnrr[6]    ; 15.691 ; 15.691 ; 15.691 ; 15.691 ;
; displaymode[1] ; svnll[0]    ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; displaymode[1] ; svnll[1]    ; 7.947  ;        ;        ; 7.947  ;
; displaymode[1] ; svnll[2]    ; 12.538 ; 12.538 ; 12.538 ; 12.538 ;
; displaymode[1] ; svnll[3]    ; 11.651 ; 11.651 ; 11.651 ; 11.651 ;
; displaymode[1] ; svnll[4]    ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; displaymode[1] ; svnll[5]    ; 12.021 ; 12.021 ; 12.021 ; 12.021 ;
; displaymode[1] ; svnll[6]    ; 12.383 ; 12.383 ; 12.383 ; 12.383 ;
; displaymode[1] ; svnlr[0]    ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; displaymode[1] ; svnlr[1]    ; 19.768 ; 19.768 ; 19.768 ; 19.768 ;
; displaymode[1] ; svnlr[2]    ; 19.892 ; 19.892 ; 19.892 ; 19.892 ;
; displaymode[1] ; svnlr[3]    ; 19.799 ; 19.799 ; 19.799 ; 19.799 ;
; displaymode[1] ; svnlr[4]    ; 20.024 ; 20.024 ; 20.024 ; 20.024 ;
; displaymode[1] ; svnlr[5]    ; 19.981 ; 19.981 ; 19.981 ; 19.981 ;
; displaymode[1] ; svnlr[6]    ; 20.040 ; 20.040 ; 20.040 ; 20.040 ;
; displaymode[1] ; svnrl[0]    ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; displaymode[1] ; svnrl[1]    ; 15.600 ; 15.600 ; 15.600 ; 15.600 ;
; displaymode[1] ; svnrl[2]    ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; displaymode[1] ; svnrl[3]    ; 15.655 ; 15.655 ; 15.655 ; 15.655 ;
; displaymode[1] ; svnrl[4]    ; 15.077 ; 15.077 ; 15.077 ; 15.077 ;
; displaymode[1] ; svnrl[5]    ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; displaymode[1] ; svnrl[6]    ; 15.163 ; 15.163 ; 15.163 ; 15.163 ;
; displaymode[1] ; svnrr[0]    ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; displaymode[1] ; svnrr[1]    ; 12.411 ; 12.411 ; 12.411 ; 12.411 ;
; displaymode[1] ; svnrr[2]    ; 12.790 ; 12.790 ; 12.790 ; 12.790 ;
; displaymode[1] ; svnrr[3]    ; 12.455 ; 12.455 ; 12.455 ; 12.455 ;
; displaymode[1] ; svnrr[4]    ; 12.832 ; 12.832 ; 12.832 ; 12.832 ;
; displaymode[1] ; svnrr[5]    ; 12.772 ; 12.772 ; 12.772 ; 12.772 ;
; displaymode[1] ; svnrr[6]    ; 12.816 ; 12.816 ; 12.816 ; 12.816 ;
+----------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; displaymode[0] ; svnll[1]    ; 3.850 ;       ;       ; 3.850 ;
; displaymode[0] ; svnll[2]    ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; displaymode[0] ; svnll[3]    ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; displaymode[0] ; svnll[4]    ; 3.985 ; 3.985 ; 3.985 ; 3.985 ;
; displaymode[0] ; svnll[5]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; displaymode[0] ; svnll[6]    ; 4.470 ; 4.166 ; 4.166 ; 4.470 ;
; displaymode[0] ; svnlr[0]    ; 3.529 ; 4.769 ; 4.769 ; 3.529 ;
; displaymode[0] ; svnlr[1]    ; 3.662 ; 4.906 ; 4.906 ; 3.662 ;
; displaymode[0] ; svnlr[2]    ; 3.569 ; 4.957 ; 4.957 ; 3.569 ;
; displaymode[0] ; svnlr[3]    ; 3.698 ; 4.941 ; 4.941 ; 3.698 ;
; displaymode[0] ; svnlr[4]    ; 3.603 ; 4.993 ; 4.993 ; 3.603 ;
; displaymode[0] ; svnlr[5]    ; 3.600 ; 4.979 ; 4.979 ; 3.600 ;
; displaymode[0] ; svnlr[6]    ; 5.006 ; 3.615 ; 3.615 ; 5.006 ;
; displaymode[0] ; svnrl[0]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; displaymode[0] ; svnrl[1]    ; 5.297 ; 5.297 ; 5.297 ; 5.297 ;
; displaymode[0] ; svnrl[2]    ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; displaymode[0] ; svnrl[3]    ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; displaymode[0] ; svnrl[4]    ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; displaymode[0] ; svnrl[5]    ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; displaymode[0] ; svnrl[6]    ; 5.189 ; 5.189 ; 5.189 ; 5.189 ;
; displaymode[0] ; svnrr[0]    ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; displaymode[0] ; svnrr[1]    ; 4.697 ; 4.601 ; 4.601 ; 4.697 ;
; displaymode[0] ; svnrr[2]    ; 4.869 ; 4.869 ; 4.869 ; 4.869 ;
; displaymode[0] ; svnrr[3]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; displaymode[0] ; svnrr[4]    ; 4.908 ; 4.905 ; 4.905 ; 4.908 ;
; displaymode[0] ; svnrr[5]    ; 4.751 ; 4.847 ; 4.847 ; 4.751 ;
; displaymode[0] ; svnrr[6]    ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; displaymode[1] ; svnll[0]    ; 4.146 ; 4.249 ; 4.249 ; 4.146 ;
; displaymode[1] ; svnll[1]    ; 3.726 ;       ;       ; 3.726 ;
; displaymode[1] ; svnll[2]    ; 4.281 ; 4.383 ; 4.383 ; 4.281 ;
; displaymode[1] ; svnll[3]    ; 3.854 ; 3.957 ; 3.957 ; 3.854 ;
; displaymode[1] ; svnll[4]    ; 3.978 ; 4.080 ; 4.080 ; 3.978 ;
; displaymode[1] ; svnll[5]    ; 4.003 ; 4.100 ; 4.100 ; 4.003 ;
; displaymode[1] ; svnll[6]    ; 4.254 ; 4.157 ; 4.157 ; 4.254 ;
; displaymode[1] ; svnlr[0]    ; 3.351 ; 4.883 ; 4.883 ; 3.351 ;
; displaymode[1] ; svnlr[1]    ; 3.485 ; 5.020 ; 5.020 ; 3.485 ;
; displaymode[1] ; svnlr[2]    ; 3.472 ; 5.071 ; 5.071 ; 3.472 ;
; displaymode[1] ; svnlr[3]    ; 3.522 ; 5.055 ; 5.055 ; 3.522 ;
; displaymode[1] ; svnlr[4]    ; 3.505 ; 5.107 ; 5.107 ; 3.505 ;
; displaymode[1] ; svnlr[5]    ; 3.502 ; 5.093 ; 5.093 ; 3.502 ;
; displaymode[1] ; svnlr[6]    ; 5.120 ; 3.519 ; 3.519 ; 5.120 ;
; displaymode[1] ; svnrl[0]    ; 3.702 ; 4.550 ; 4.550 ; 3.702 ;
; displaymode[1] ; svnrl[1]    ; 3.619 ; 4.715 ; 4.715 ; 3.619 ;
; displaymode[1] ; svnrl[2]    ; 3.683 ; 4.531 ; 4.531 ; 3.683 ;
; displaymode[1] ; svnrl[3]    ; 3.626 ; 4.728 ; 4.728 ; 3.626 ;
; displaymode[1] ; svnrl[4]    ; 3.695 ; 4.544 ; 4.544 ; 3.695 ;
; displaymode[1] ; svnrl[5]    ; 3.718 ; 4.561 ; 4.561 ; 3.718 ;
; displaymode[1] ; svnrl[6]    ; 4.607 ; 3.730 ; 3.730 ; 4.607 ;
; displaymode[1] ; svnrr[0]    ; 3.477 ; 4.140 ; 4.140 ; 3.477 ;
; displaymode[1] ; svnrr[1]    ; 3.495 ; 4.161 ; 4.161 ; 3.495 ;
; displaymode[1] ; svnrr[2]    ; 3.676 ; 4.442 ; 4.442 ; 3.676 ;
; displaymode[1] ; svnrr[3]    ; 3.553 ; 4.318 ; 4.318 ; 3.553 ;
; displaymode[1] ; svnrr[4]    ; 3.699 ; 4.465 ; 4.465 ; 3.699 ;
; displaymode[1] ; svnrr[5]    ; 3.645 ; 4.311 ; 4.311 ; 3.645 ;
; displaymode[1] ; svnrr[6]    ; 4.466 ; 3.696 ; 3.696 ; 4.466 ;
+----------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 47075022 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 47075022 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 903   ; 903  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 2737  ; 2737 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Apr  5 20:00:47 2017
Info: Command: quartus_sta g07_lab5 -c g07_lab5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.189
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.189     -6677.786 clock 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock 
Info (332146): Worst-case recovery slack is -1.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.040        -6.240 clock 
Info (332146): Worst-case removal slack is 1.657
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.657         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -1164.975 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.994
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.994     -1999.053 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332146): Worst-case recovery slack is 0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.083         0.000 clock 
Info (332146): Worst-case removal slack is 0.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.753         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -953.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Wed Apr  5 20:00:49 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


