# VexRiscv 简单解析（零）：先从一个简单的 riscv 核开始

[VexRiscv](https://github.com/SpinalHDL/VexRiscv) 是一个开源的 Riscv 处理器。和其他开源处理器相比，VexRiscv 最大的亮点在于其大概是目前最强大的参数化能力和添加自定义扩展指令的能力。使用的是 CHISEL 家族中大概是生成代码可读性最高的 SpinalHDL 编写而成。目前已开源的部分支持RV32I/E[M][A][F[D]][C][B][K]（中括号内为可由参数控制是否生成）。

虽然 VexRiscv 是一个质量非常高的开源代码，也是 github 上 star 数前几的 riscv 处理器，但似乎有很多人在阅读 VexRiscv 代码上存在一些困难，因此本系列文章的主要目的就是帮助缕清代码的脉络。笔者能力有限，难免会有错误，望各位大佬指正。

简单说一下环境搭建，参考[官方文档](https://spinalhdl.github.io/SpinalDoc-RTD/master/SpinalHDL/Getting%20Started/getting_started.html#requirements-things-to-download-to-get-started)，需要一个 java 的 jdk1.8，一个 scala，一个 sbt，一个代码编辑器例如 vscode，在 vscode 中下载 scala(metals) 插件，clone 一份[官方例程](https://github.com/SpinalHDL/SpinalTemplateSbt)，用 vscode 打开工程后右下角会弹出按钮让你 import build，sbt 和 mill 任选（mill 可能会快一点），然后就可以愉快玩耍了。

在对 Riscv 的 cpu 架构或者 SpinalHDL 不太了解的情况下直接看 VexRiscv 的代码比较困难，因此先让我们看看一个相对简单一些的 riscv cpu 的代码。这个代码在 SpinalHDL 的 lib 库中 [代码链接](https://github.com/SpinalHDL/SpinalHDL/blob/dev/lib/src/main/scala/spinal/lib/cpu/riscv/impl/RiscvCore.scala)

前面一大段主要是接口定义啥的，让我们直接跳到 475 行看顶层模块。

```scala

```

