rd_("Ca<code>VINSERTPS xmm1, xmm2, xmm3/m32, imm8</code>Ci<code>VMAXPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VMAXPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VMAXPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Ci<code>VMAXPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Ci<code>VMAXPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VMAXPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ce<code>VMAXSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>Ce<code>VMAXSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>Ce<code>VMAXSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>Ci<code>VMINPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VMINPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VMINPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Ci<code>VMINPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Ci<code>VMINPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VMINPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ce<code>VMINSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>Ce<code>VMINSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>Ce<code>VMINSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>Ci<code>VMULPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VMULPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VMULPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Ci<code>VMULPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Ci<code>VMULPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VMULPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cb<code>VP4DPWSSDS zmm1 {k1}{z}, zmm2+3, m128</code>Cd<code>VPACKSSWB xmm1 {k1}{z}, xmm2, xmm3/m128</code>Cd<code>VPACKSSWB ymm1 {k1}{z}, ymm2, ymm3/m256</code>Cd<code>VPACKSSWB zmm1 {k1}{z}, zmm2, zmm3/m512</code>Cd<code>VPACKUSWB xmm1 {k1}{z}, xmm2, xmm3/m128</code>Cd<code>VPACKUSWB ymm1 {k1}{z}, ymm2, ymm3/m256</code>Cd<code>VPACKUSWB zmm1 {k1}{z}, zmm2, zmm3/m512</code>Ci<code>VPADDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VPADDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VPADDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ci<code>VPADDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VPADDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VPADDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VPANDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VPANDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VPANDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ci<code>VPANDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VPANDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VPANDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cd<code>VPBLENDMB xmm1 {k1}{z}, xmm2, xmm3/m128</code>Cd<code>VPBLENDMB ymm1 {k1}{z}, ymm2, ymm3/m256</code>Cd<code>VPBLENDMB zmm1 {k1}{z}, zmm2, zmm3/m512</code>Cd<code>VPBLENDMW xmm1 {k1}{z}, xmm2, xmm3/m128</code>Cd<code>VPBLENDMW ymm1 {k1}{z}, ymm2, ymm3/m256</code>Cd<code>VPBLENDMW zmm1 {k1}{z}, zmm2, zmm3/m512</code>Cb<code>VPCMPB k1 {k2}, xmm2, xmm3/m128, imm8</code>Cb<code>VPCMPB k1 {k2}, ymm2, ymm3/m256, imm8</code>Cb<code>VPCMPB k1 {k2}, zmm2, zmm3/m512, imm8</code>Cf<code>VPCMPEQD k1 {k2}, xmm2, xmm3/m128/m32bcst</code>Cf<code>VPCMPEQD k1 {k2}, ymm2, ymm3/m256/m32bcst</code>Cf<code>VPCMPEQD k1 {k2}, zmm2, zmm3/m512/m32bcst</code>Cf<code>VPCMPEQQ k1 {k2}, xmm2, xmm3/m128/m64bcst</code>Cf<code>VPCMPEQQ k1 {k2}, ymm2, ymm3/m256/m64bcst</code>Cf<code>VPCMPEQQ k1 {k2}, zmm2, zmm3/m512/m64bcst</code>Cf<code>VPCMPGTD k1 {k2}, xmm2, xmm3/m128/m32bcst</code>Cf<code>VPCMPGTD k1 {k2}, ymm2, ymm3/m256/m32bcst</code>Cf<code>VPCMPGTD k1 {k2}, zmm2, zmm3/m512/m32bcst</code>Cf<code>VPCMPGTQ k1 {k2}, xmm2, xmm3/m128/m64bcst</code>Cf<code>VPCMPGTQ k1 {k2}, ymm2, ymm3/m256/m64bcst</code>Cf<code>VPCMPGTQ k1 {k2}, zmm2, zmm3/m512/m64bcst</code>Cb<code>VPCMPW k1 {k2}, xmm2, xmm3/m128, imm8</code>Cb<code>VPCMPW k1 {k2}, ymm2, ymm3/m256, imm8</code>Cb<code>VPCMPW k1 {k2}, zmm2, zmm3/m512, imm8</code>Ci<code>VPERMD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VPERMD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ci<code>VPERMQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VPERMQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cd<code>VPMULHRSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>Cd<code>VPMULHRSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>Cd<code>VPMULHRSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>Cc<code>VPSHUFHW xmm1 {k1}{z}, xmm2/m128, imm8</code>Cc<code>VPSHUFHW ymm1 {k1}{z}, ymm2/m256, imm8</code>Cc<code>VPSHUFHW zmm1 {k1}{z}, zmm2/m512, imm8</code>Cc<code>VPSHUFLW xmm1 {k1}{z}, xmm2/m128, imm8</code>Cc<code>VPSHUFLW ymm1 {k1}{z}, ymm2/m256, imm8</code>Cc<code>VPSHUFLW zmm1 {k1}{z}, zmm2/m512, imm8</code>Ci<code>VPSUBD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VPSUBD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VPSUBD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ci<code>VPSUBQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VPSUBQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VPSUBQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cf<code>VPTESTMD k2 {k1}, xmm2, xmm3/m128/m32bcst</code>Cf<code>VPTESTMD k2 {k1}, ymm2, ymm3/m256/m32bcst</code>Cf<code>VPTESTMD k2 {k1}, zmm2, zmm3/m512/m32bcst</code>Cf<code>VPTESTMQ k2 {k1}, xmm2, xmm3/m128/m64bcst</code>Cf<code>VPTESTMQ k2 {k1}, ymm2, ymm3/m256/m64bcst</code>Cf<code>VPTESTMQ k2 {k1}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VPXORD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VPXORD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VPXORD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ci<code>VPXORQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VPXORQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VPXORQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cg<code>VRSQRT14PD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>Cg<code>VRSQRT14PD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>Cg<code>VRSQRT14PD zmm1 {k1}{z}, zmm2/m512/m64bcst</code>Cg<code>VRSQRT14PS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>Cg<code>VRSQRT14PS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>Cg<code>VRSQRT14PS zmm1 {k1}{z}, zmm2/m512/m32bcst</code>Cd<code>VRSQRT14SD xmm1 {k1}{z}, xmm2, xmm3/m64</code>Cd<code>VRSQRT14SS xmm1 {k1}{z}, xmm2, xmm3/m32</code>Ch<code>VSQRTPD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Ch<code>VSQRTPH zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>Ch<code>VSQRTPS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Ce<code>VSQRTSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ce<code>VSQRTSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ce<code>VSQRTSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ci<code>VSUBPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VSUBPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VSUBPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Ci<code>VSUBPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Ci<code>VSUBPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VSUBPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VXORPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ci<code>VXORPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ci<code>VXORPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VXORPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ci<code>VXORPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VXORPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cc<code>VALIGND zmm1 {k1}, zmm2, zmm3/mt, imm8</code>Ch<code>VFNMADD132PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>Ch<code>VFNMADD132PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>Ch<code>VFNMADD213PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>Ch<code>VFNMADD213PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>Ch<code>VFNMADD231PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>Ch<code>VFNMADD231PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>Ch<code>VFNMSUB132PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>Ch<code>VFNMSUB132PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>Ch<code>VFNMSUB213PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>Ch<code>VFNMSUB213PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>Ch<code>VFNMSUB231PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>Ch<code>VFNMSUB231PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>Cg<code>VRNDFXPNTPD zmm1 {k1}, Sf64(zmm2/mt), imm8</code>Cg<code>VRNDFXPNTPS zmm1 {k1}, Sf32(zmm2/mt), imm8</code>Ca<code>VFMADDSUB132PD xmm1, xmm2, xmm3/m128</code>Ca<code>VFMADDSUB132PD ymm1, ymm2, ymm3/m256</code>Ca<code>VFMADDSUB132PS xmm1, xmm2, xmm3/m128</code>Ca<code>VFMADDSUB132PS ymm1, ymm2, ymm3/m256</code>Ca<code>VFMADDSUB213PD xmm1, xmm2, xmm3/m128</code>Ca<code>VFMADDSUB213PD ymm1, ymm2, ymm3/m256</code>Ca<code>VFMADDSUB213PS xmm1, xmm2, xmm3/m128</code>Ca<code>VFMADDSUB213PS ymm1, ymm2, ymm3/m256</code>Ca<code>VFMADDSUB231PD xmm1, xmm2, xmm3/m128</code>Ca<code>VFMADDSUB231PD ymm1, ymm2, ymm3/m256</code>Ca<code>VFMADDSUB231PS xmm1, xmm2, xmm3/m128</code>Ca<code>VFMADDSUB231PS ymm1, ymm2, ymm3/m256</code>Ca<code>VFMSUBADD132PD xmm1, xmm2, xmm3/m128</code>Ca<code>VFMSUBADD132PD ymm1, ymm2, ymm3/m256</code>Ca<code>VFMSUBADD132PS xmm1, xmm2, xmm3/m128</code>Ca<code>VFMSUBADD132PS ymm1, ymm2, ymm3/m256</code>Ca<code>VFMSUBADD213PD xmm1, xmm2, xmm3/m128</code>Ca<code>VFMSUBADD213PD ymm1, ymm2, ymm3/m256</code>Ca<code>VFMSUBADD213PS xmm1, xmm2, xmm3/m128</code>Ca<code>VFMSUBADD213PS ymm1, ymm2, ymm3/m256</code>Ca<code>VFMSUBADD231PD xmm1, xmm2, xmm3/m128</code>Ca<code>VFMSUBADD231PD ymm1, ymm2, ymm3/m256</code>Ca<code>VFMSUBADD231PS xmm1, xmm2, xmm3/m128</code>Ca<code>VFMSUBADD231PS ymm1, ymm2, ymm3/m256</code>Cb<code>VSM3RNDS2 xmm1, xmm2, xmm3/m128, imm8</code>Cc<code>VPMACSSDQH xmm1, xmm2, xmm3/m128, xmm4</code>Cc<code>VPMACSSDQL xmm1, xmm2, xmm3/m128, xmm4</code>Cc<code>VPMADCSSWD xmm1, xmm2, xmm3/m128, xmm4</code>ClForbids new subscribers from attaching to this publisher \xe2\x80\xa6CkThe maximum number of individual operations that may be \xe2\x80\xa6DmAdd spaces between memory operand <code>+</code> and <code>-</code> operatorsCiAdd spaces between memory operand <code>*</code> operatorCbMaximum size (bytes, from the beginning of the \xe2\x80\xa60Cj<code>VANDNPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VANDNPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VANDNPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VANDNPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VANDNPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VANDNPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cc<code>VBROADCASTF32X2 ymm1 {k1}{z}, xmm2/m64</code>Cc<code>VBROADCASTF32X2 zmm1 {k1}{z}, xmm2/m64</code>Cc<code>VBROADCASTI32X2 xmm1 {k1}{z}, xmm2/m64</code>Cc<code>VBROADCASTI32X2 ymm1 {k1}{z}, xmm2/m64</code>Cc<code>VBROADCASTI32X2 zmm1 {k1}{z}, xmm2/m64</code>Ci<code>VCVTPH2W zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>Cd<code>VCVTPS2PH xmm1/m128 {k1}{z}, ymm2, imm8</code>Ch<code>VCVTTPD2UDQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>Ch<code>VCVTTPD2UDQ xmm1 {k1}{z}, ymm2/m256/m64bcst</code>Ch<code>VCVTTPD2UQQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>Ch<code>VCVTTPD2UQQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>Ch<code>VCVTTPH2UDQ ymm1 {k1}{z}, xmm2/m128/m16bcst</code>Ch<code>VCVTTPS2UDQ xmm1 {k1}{z}, xmm2/m128/m32bcst</code>Ch<code>VCVTTPS2UDQ ymm1 {k1}{z}, ymm2/m256/m32bcst</code>Ch<code>VCVTTPS2UQQ ymm1 {k1}{z}, xmm2/m128/m32bcst</code>Ci<code>VCVTW2PH zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>Ci<code>VEXP2PD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Ci<code>VEXP2PS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>Cf<code>VFMULCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ce<code>VGF2P8MULB xmm1 {k1}{z}, xmm2, xmm3/m128</code>Ce<code>VGF2P8MULB ymm1 {k1}{z}, ymm2, ymm3/m256</code>Ce<code>VGF2P8MULB zmm1 {k1}{z}, zmm2, zmm3/m512</code>Bl<code>VMOVSH xmm1 {k1}{z}, xmm2, xmm3</code>Cj<code>VPANDND xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPANDND ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPANDND zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPANDNQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPANDNQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPANDNQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cc<code>VPCMPUB k1 {k2}, xmm2, xmm3/m128, imm8</code>Cc<code>VPCMPUB k1 {k2}, ymm2, ymm3/m256, imm8</code>Cc<code>VPCMPUB k1 {k2}, zmm2, zmm3/m512, imm8</code>Cc<code>VPCMPUW k1 {k2}, xmm2, xmm3/m128, imm8</code>Cc<code>VPCMPUW k1 {k2}, ymm2, ymm3/m256, imm8</code>Cc<code>VPCMPUW k1 {k2}, zmm2, zmm3/m512, imm8</code>Ch<code>VPCONFLICTD xmm1 {k1}{z}, xmm2/m128/m32bcst</code>Ch<code>VPCONFLICTD ymm1 {k1}{z}, ymm2/m256/m32bcst</code>Ch<code>VPCONFLICTD zmm1 {k1}{z}, zmm2/m512/m32bcst</code>Ch<code>VPCONFLICTQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>Ch<code>VPCONFLICTQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>Ch<code>VPCONFLICTQ zmm1 {k1}{z}, zmm2/m512/m64bcst</code>Cj<code>VPERMPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPERMPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPERMPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPERMPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ci<code>VPERMQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Ci<code>VPERMQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Ce<code>VPMADDUBSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>Ce<code>VPMADDUBSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>Ce<code>VPMADDUBSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>Cj<code>VPMAXSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPMAXSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPMAXSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPMAXSQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPMAXSQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPMAXSQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPMAXUD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPMAXUD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPMAXUD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPMAXUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPMAXUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPMAXUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPMINSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPMINSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPMINSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPMINSQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPMINSQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPMINSQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPMINUD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPMINUD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPMINUD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPMINUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPMINUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPMINUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPMULDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPMULDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPMULDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPMULLD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPMULLD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPMULLD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPMULLQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPMULLQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPMULLQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VPROLD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Ci<code>VPROLD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Ci<code>VPROLD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Ci<code>VPROLQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Ci<code>VPROLQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Ci<code>VPROLQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Cj<code>VPROLVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPROLVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPROLVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPROLVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPROLVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPROLVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VPRORD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Ci<code>VPRORD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Ci<code>VPRORD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Ci<code>VPRORQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Ci<code>VPRORQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Ci<code>VPRORQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Cj<code>VPRORVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPRORVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPRORVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPRORVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPRORVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPRORVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cb<code>VPSHUFBITQMB k1 {k2}, xmm2, xmm3/m128</code>Cb<code>VPSHUFBITQMB k1 {k2}, ymm2, ymm3/m256</code>Cb<code>VPSHUFBITQMB k1 {k2}, zmm2, zmm3/m512</code>Ci<code>VPSLLD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Ci<code>VPSLLD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Ci<code>VPSLLD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Ci<code>VPSLLQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Ci<code>VPSLLQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Ci<code>VPSLLQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Cj<code>VPSLLVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPSLLVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPSLLVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPSLLVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPSLLVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPSLLVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VPSRAD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Ci<code>VPSRAD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Ci<code>VPSRAD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Ci<code>VPSRAQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Ci<code>VPSRAQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Ci<code>VPSRAQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Cj<code>VPSRAVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPSRAVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPSRAVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPSRAVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPSRAVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPSRAVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ci<code>VPSRLD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Ci<code>VPSRLD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Ci<code>VPSRLD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Ci<code>VPSRLQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Ci<code>VPSRLQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Ci<code>VPSRLQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Cj<code>VPSRLVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cj<code>VPSRLVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cj<code>VPSRLVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VPSRLVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cj<code>VPSRLVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cj<code>VPSRLVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cg<code>VPTESTNMD k2 {k1}, xmm2, xmm3/m128/m32bcst</code>Cg<code>VPTESTNMD k2 {k1}, ymm2, ymm3/m256/m32bcst</code>Cg<code>VPTESTNMD k2 {k1}, zmm2, zmm3/m512/m32bcst</code>Cg<code>VPTESTNMQ k2 {k1}, xmm2, xmm3/m128/m64bcst</code>Cg<code>VPTESTNMQ k2 {k1}, ymm2, ymm3/m256/m64bcst</code>Cg<code>VPTESTNMQ k2 {k1}, zmm2, zmm3/m512/m64bcst</code>Ce<code>VPUNPCKHBW xmm1 {k1}{z}, xmm2, xmm3/m128</code>Ce<code>VPUNPCKHBW ymm1 {k1}{z}, ymm2, ymm3/m256</code>Ce<code>VPUNPCKHBW zmm1 {k1}{z}, zmm2, zmm3/m512</code>Ce<code>VPUNPCKHWD xmm1 {k1}{z}, xmm2, xmm3/m128</code>Ce<code>VPUNPCKHWD ymm1 {k1}{z}, ymm2, ymm3/m256</code>Ce<code>VPUNPCKHWD zmm1 {k1}{z}, zmm2, zmm3/m512</code>Ce<code>VPUNPCKLBW xmm1 {k1}{z}, xmm2, xmm3/m128</code>Ce<code>VPUNPCKLBW ymm1 {k1}{z}, ymm2, ymm3/m256</code>Ce<code>VPUNPCKLBW zmm1 {k1}{z}, zmm2, zmm3/m512</code>Ce<code>VPUNPCKLWD xmm1 {k1}{z}, xmm2, xmm3/m128</code>Ce<code>VPUNPCKLWD ymm1 {k1}{z}, ymm2, ymm3/m256</code>Ce<code>VPUNPCKLWD zmm1 {k1}{z}, zmm2, zmm3/m512</code>ChExtended Processor and Processor Feature Identifiers \xe2\x80\xa60ChThe maximum operations per instruction must not be zero.Cd<code>VFMADDSUBPD xmm1, xmm2, xmm3, xmm4/m128</code>Cd<code>VFMADDSUBPD xmm1, xmm2, xmm3/m128, xmm4</code>Cd<code>VFMADDSUBPD ymm1, ymm2, ymm3, ymm4/m256</code>Cd<code>VFMADDSUBPD ymm1, ymm2, ymm3/m256, ymm4</code>Cd<code>VFMADDSUBPS xmm1, xmm2, xmm3, xmm4/m128</code>Cd<code>VFMADDSUBPS xmm1, xmm2, xmm3/m128, xmm4</code>Cd<code>VFMADDSUBPS ymm1, ymm2, ymm3, ymm4/m256</code>Cd<code>VFMADDSUBPS ymm1, ymm2, ymm3/m256, ymm4</code>Cd<code>VFMSUBADDPD xmm1, xmm2, xmm3, xmm4/m128</code>Cd<code>VFMSUBADDPD xmm1, xmm2, xmm3/m128, xmm4</code>Cd<code>VFMSUBADDPD ymm1, ymm2, ymm3, ymm4/m256</code>Cd<code>VFMSUBADDPD ymm1, ymm2, ymm3/m256, ymm4</code>Cd<code>VFMSUBADDPS xmm1, xmm2, xmm3, xmm4/m128</code>Cd<code>VFMSUBADDPS xmm1, xmm2, xmm3/m128, xmm4</code>Cd<code>VFMSUBADDPS ymm1, ymm2, ymm3, ymm4/m256</code>Cd<code>VFMSUBADDPS ymm1, ymm2, ymm3/m256, ymm4</code>Cc<code>VPCLMULQDQ xmm1, xmm2, xmm3/m128, imm8</code>Cc<code>VPCLMULQDQ ymm1, ymm2, ymm3/m256, imm8</code>Cc<code>VPERM2F128 ymm1, ymm2, ymm3/m256, imm8</code>Cc<code>VPERM2I128 ymm1, ymm2, ymm3/m256, imm8</code>CeSAFETY: The name does not collide with other symbols.CjDequeue a signal from the thread\xe2\x80\x99s pending signal queue.CfProcessor Capacity Parameters and Extended Feature \xe2\x80\xa60CkIterates all softirq lines for the number of executions \xe2\x80\xa6CjIf true, the RTC wake status is not supported in fixed \xe2\x80\xa6ClAdd a leading zero to hex numbers if there\xe2\x80\x99s no prefix \xe2\x80\xa6Cj<code>VCVTDQ2PD zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>Cj<code>VCVTDQ2PH ymm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Cj<code>VCVTDQ2PS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Cj<code>VCVTPD2DQ ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cj<code>VCVTPD2PH xmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cj<code>VCVTPD2PS ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cj<code>VCVTPD2QQ zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cj<code>VCVTPH2DQ zmm1 {k1}{z}, ymm2/m256/m16bcst{er}</code>Cj<code>VCVTPH2QQ zmm1 {k1}{z}, xmm2/m128/m16bcst{er}</code>Cj<code>VCVTPH2UW zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>Cj<code>VCVTPS2DQ zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Cj<code>VCVTPS2QQ zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>Cj<code>VCVTQQ2PD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cj<code>VCVTQQ2PH xmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cj<code>VCVTQQ2PS ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cg<code>VCVTSD2SH xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cg<code>VCVTSD2SS xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cg<code>VCVTSS2SH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cj<code>VCVTUW2PH zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>Cg<code>VFCMULCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cg<code>VFMADDCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ck<code>VFMULCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VFMULCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cc<code>VPCLMULQDQ xmm1, xmm2, xmm3/m128, imm8</code>Cc<code>VPCLMULQDQ ymm1, ymm2, ymm3/m256, imm8</code>Cc<code>VPCLMULQDQ zmm1, zmm2, zmm3/m512, imm8</code>Ck<code>VPDPBUSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VPDPBUSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ck<code>VPDPBUSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ck<code>VPDPWSSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VPDPWSSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ck<code>VPDPWSSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ck<code>VPERMI2D xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VPERMI2D ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ck<code>VPERMI2D zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ck<code>VPERMI2Q xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ck<code>VPERMI2Q ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ck<code>VPERMI2Q zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPERMPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Cj<code>VPERMPD zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Ck<code>VPERMT2D xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VPERMT2D ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ck<code>VPERMT2D zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ck<code>VPERMT2Q xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ck<code>VPERMT2Q ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ck<code>VPERMT2Q zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ck<code>VPMULUDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ck<code>VPMULUDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ck<code>VPMULUDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ck<code>VPSHLDVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VPSHLDVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ck<code>VPSHLDVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ck<code>VPSHLDVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ck<code>VPSHLDVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ck<code>VPSHLDVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ck<code>VPSHRDVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Ck<code>VPSHRDVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ck<code>VPSHRDVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ck<code>VPSHRDVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Ck<code>VPSHRDVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Ck<code>VPSHRDVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPSHUFD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Cj<code>VPSHUFD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Cj<code>VPSHUFD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Cj<code>VRCP28PD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Cj<code>VRCP28PS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>Cg<code>VRCP28SD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>Cg<code>VRCP28SS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>Cg<code>VSCALEFSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cg<code>VSCALEFSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cg<code>VSCALEFSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>BePosted-interrupt notification vector.CiPrevents the execution of instructions that reside in \xe2\x80\xa6Cd<code>VINSERTF128 ymm1, ymm2, xmm3/m128, imm8</code>Cd<code>VINSERTI128 ymm1, ymm2, xmm3/m128, imm8</code>Cn(gas only): Add a space after the comma if it\xe2\x80\x99s a memory \xe2\x80\xa6EcWarning: this function pointer is declared as <code>extern &quot;C&quot;</code> \xe2\x80\xa6DaIf true, OSPM <em>must not</em> use the RTC via its IO ports, \xe2\x80\xa6Cm<code>VADDPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Cm<code>VADDPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Cm<code>VADDPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Cl<code>VBLENDMPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VBLENDMPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VBLENDMPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cl<code>VBLENDMPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VBLENDMPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VBLENDMPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VCMPPD k1 {k2}, xmm2, xmm3/m128/m64bcst, imm8</code>Cj<code>VCMPPD k1 {k2}, ymm2, ymm3/m256/m64bcst, imm8</code>Cj<code>VCMPPH k1 {k2}, xmm2, xmm3/m128/m16bcst, imm8</code>Cj<code>VCMPPH k1 {k2}, ymm2, ymm3/m256/m16bcst, imm8</code>Cj<code>VCMPPS k1 {k2}, xmm2, xmm3/m128/m32bcst, imm8</code>Cj<code>VCMPPS k1 {k2}, ymm2, ymm3/m256/m32bcst, imm8</code>Cf<code>VCMPSD k1 {k2}, xmm2, xmm3/m64{sae}, imm8</code>Cf<code>VCMPSH k1 {k2}, xmm2, xmm3/m16{sae}, imm8</code>Cf<code>VCMPSS k1 {k2}, xmm2, xmm3/m32{sae}, imm8</code>Cj<code>VCVTNEPS2BF16 xmm1 {k1}{z}, xmm2/m128/m32bcst</code>Cj<code>VCVTNEPS2BF16 xmm1 {k1}{z}, ymm2/m256/m32bcst</code>Cj<code>VCVTNEPS2BF16 ymm1 {k1}{z}, zmm2/m512/m32bcst</code>Ck<code>VCVTPD2UDQ ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Ck<code>VCVTPD2UQQ zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Ck<code>VCVTPH2PD zmm1 {k1}{z}, xmm2/m128/m16bcst{sae}</code>Ck<code>VCVTPH2UDQ zmm1 {k1}{z}, ymm2/m256/m16bcst{er}</code>Ck<code>VCVTPH2UQQ zmm1 {k1}{z}, xmm2/m128/m16bcst{er}</code>Ck<code>VCVTPS2PD zmm1 {k1}{z}, ymm2/m256/m32bcst{sae}</code>Ck<code>VCVTPS2PHX ymm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Ck<code>VCVTPS2UDQ zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Ck<code>VCVTPS2UQQ zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>Ch<code>VCVTSH2SD xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>Ch<code>VCVTSH2SS xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>Ch<code>VCVTSS2SD xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>Ck<code>VCVTTPH2W zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}</code>Ck<code>VCVTUDQ2PD zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>Ck<code>VCVTUDQ2PH ymm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Ck<code>VCVTUDQ2PS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>Ck<code>VCVTUQQ2PD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Ck<code>VCVTUQQ2PH xmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Ck<code>VCVTUQQ2PS ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>Cm<code>VDIVPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Cm<code>VDIVPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Cm<code>VDIVPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Cl<code>VDPBF16PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VDPBF16PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VDPBF16PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ch<code>VFCMADDCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cl<code>VFCMULCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VFCMULCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VFMADDCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VFMADDCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ch<code>VFPCLASSPD k2 {k1}, xmm2/m128/m64bcst, imm8</code>Ch<code>VFPCLASSPD k2 {k1}, ymm2/m256/m64bcst, imm8</code>Ch<code>VFPCLASSPD k2 {k1}, zmm2/m512/m64bcst, imm8</code>Ch<code>VFPCLASSPH k1 {k2}, xmm2/m128/m16bcst, imm8</code>Ch<code>VFPCLASSPH k1 {k2}, ymm2/m256/m16bcst, imm8</code>Ch<code>VFPCLASSPH k1 {k2}, zmm2/m512/m16bcst, imm8</code>Ch<code>VFPCLASSPS k2 {k1}, xmm2/m128/m32bcst, imm8</code>Ch<code>VFPCLASSPS k2 {k1}, ymm2/m256/m32bcst, imm8</code>Ch<code>VFPCLASSPS k2 {k1}, zmm2/m512/m32bcst, imm8</code>Ck<code>VGETEXPPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Ck<code>VGETEXPPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}</code>Ck<code>VGETEXPPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>Ch<code>VGETEXPSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>Ch<code>VGETEXPSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>Ch<code>VGETEXPSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>Cm<code>VMULPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Cm<code>VMULPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Cm<code>VMULPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Ch<code>VP2INTERSECTD k1+1, xmm2, xmm3/m128/m32bcst</code>Ch<code>VP2INTERSECTD k1+1, ymm2, ymm3/m256/m32bcst</code>Ch<code>VP2INTERSECTD k1+1, zmm2, zmm3/m512/m32bcst</code>Ch<code>VP2INTERSECTQ k1+1, xmm2, xmm3/m128/m64bcst</code>Ch<code>VP2INTERSECTQ k1+1, ymm2, ymm3/m256/m64bcst</code>Ch<code>VP2INTERSECTQ k1+1, zmm2, zmm3/m512/m64bcst</code>Cl<code>VPACKSSDW xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPACKSSDW ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPACKSSDW zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPACKUSDW xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPACKUSDW ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPACKUSDW zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPBLENDMD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPBLENDMD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPBLENDMD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPBLENDMQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VPBLENDMQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VPBLENDMQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cj<code>VPCMPD k1 {k2}, xmm2, xmm3/m128/m32bcst, imm8</code>Cj<code>VPCMPD k1 {k2}, ymm2, ymm3/m256/m32bcst, imm8</code>Cj<code>VPCMPD k1 {k2}, zmm2, zmm3/m512/m32bcst, imm8</code>Cj<code>VPCMPQ k1 {k2}, xmm2, xmm3/m128/m64bcst, imm8</code>Cj<code>VPCMPQ k1 {k2}, ymm2, ymm3/m256/m64bcst, imm8</code>Cj<code>VPCMPQ k1 {k2}, zmm2, zmm3/m512/m64bcst, imm8</code>Cl<code>VPDPBUSDS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPDPBUSDS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPDPBUSDS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPDPWSSDS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPDPWSSDS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPDPWSSDS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPERMI2PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VPERMI2PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VPERMI2PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cl<code>VPERMI2PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPERMI2PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPERMI2PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPERMILPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VPERMILPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VPERMILPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cl<code>VPERMILPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPERMILPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPERMILPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VPERMT2PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VPERMT2PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VPERMT2PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cl<code>VPERMT2PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VPERMT2PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VPERMT2PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Ch<code>VPSHLDW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>Ch<code>VPSHLDW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>Ch<code>VPSHLDW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>Ch<code>VPSHRDW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>Ch<code>VPSHRDW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>Ch<code>VPSHRDW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>Cl<code>VSCALEFPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VSCALEFPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VSCALEFPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cl<code>VSCALEFPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cl<code>VSCALEFPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VSCALEFPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cm<code>VSUBPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Cm<code>VSUBPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Cm<code>VSUBPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Cl<code>VUNPCKHPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VUNPCKHPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VUNPCKHPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cl<code>VUNPCKHPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VUNPCKHPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VUNPCKHPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VUNPCKLPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cl<code>VUNPCKLPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cl<code>VUNPCKLPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cl<code>VUNPCKLPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cl<code>VUNPCKLPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cl<code>VUNPCKLPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cj<code>VCVTFXPNTDQ2PS zmm1 {k1}, Si32(zmm2/mt), imm8</code>Cj<code>VCVTFXPNTPD2DQ zmm1 {k1}, Sf64(zmm2/mt), imm8</code>Cj<code>VCVTFXPNTPS2DQ zmm1 {k1}, Sf32(zmm2/mt), imm8</code>BcVariable payload begins with an \xe2\x80\xa6Cc<code>VAESKEYGENASSIST xmm1, xmm2/m128, imm8</code>ClHWP Energy Performance Preference. IA32_HWP_REQUEST[bits \xe2\x80\xa60ClIgnoring Idle Logical Processor HWP request is supported \xe2\x80\xa60DhIf true, the contents of the <code>RTC_STS</code> register are valid \xe2\x80\xa6Cl<code>VCVTPH2PSX zmm1 {k1}{z}, ymm2/m256/m16bcst{sae}</code>Cl<code>VCVTTPD2DQ ymm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Cl<code>VCVTTPD2QQ zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Cl<code>VCVTTPH2DQ zmm1 {k1}{z}, ymm2/m256/m16bcst{sae}</code>Cl<code>VCVTTPH2QQ zmm1 {k1}{z}, xmm2/m128/m16bcst{sae}</code>Cl<code>VCVTTPH2UW zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}</code>Cl<code>VCVTTPS2DQ zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>Cl<code>VCVTTPS2QQ zmm1 {k1}{z}, ymm2/m256/m32bcst{sae}</code>Cm<code>VFCMADDCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cm<code>VFCMADDCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Ci<code>VFMADD132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ci<code>VFMADD132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ci<code>VFMADD132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ci<code>VFMADD213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ci<code>VFMADD213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ci<code>VFMADD213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ci<code>VFMADD231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ci<code>VFMADD231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ci<code>VFMADD231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ci<code>VFMSUB132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ci<code>VFMSUB132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ci<code>VFMSUB132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ci<code>VFMSUB213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ci<code>VFMSUB213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ci<code>VFMSUB213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Ci<code>VFMSUB231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Ci<code>VFMSUB231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Ci<code>VFMSUB231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cn<code>VMAXPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{sae}</code>Cn<code>VMAXPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{sae}</code>Cn<code>VMAXPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{sae}</code>Cn<code>VMINPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{sae}</code>Cn<code>VMINPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{sae}</code>Cn<code>VMINPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{sae}</code>Ci<code>VPALIGNR xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>Ci<code>VPALIGNR ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>Ci<code>VPALIGNR zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>Ck<code>VPCMPUD k1 {k2}, xmm2, xmm3/m128/m32bcst, imm8</code>Ck<code>VPCMPUD k1 {k2}, ymm2, ymm3/m256/m32bcst, imm8</code>Ck<code>VPCMPUD k1 {k2}, zmm2, zmm3/m512/m32bcst, imm8</code>Ck<code>VPCMPUQ k1 {k2}, xmm2, xmm3/m128/m64bcst, imm8</code>Ck<code>VPCMPUQ k1 {k2}, ymm2, ymm3/m256/m64bcst, imm8</code>Ck<code>VPCMPUQ k1 {k2}, zmm2, zmm3/m512/m64bcst, imm8</code>Cl<code>VPERMILPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Cl<code>VPERMILPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Cl<code>VPERMILPD zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>Cl<code>VPERMILPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Cl<code>VPERMILPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Cl<code>VPERMILPS zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>Cm<code>VPUNPCKHDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cm<code>VPUNPCKHDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cm<code>VPUNPCKHDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cm<code>VPUNPCKLDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cm<code>VPUNPCKLDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cm<code>VPUNPCKLDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Cl<code>VREDUCEPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Cl<code>VREDUCEPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Cl<code>VREDUCEPH xmm1 {k1}{z}, xmm2/m128/m16bcst, imm8</code>Cl<code>VREDUCEPH ymm1 {k1}{z}, ymm2/m256/m16bcst, imm8</code>Cl<code>VREDUCEPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Cl<code>VREDUCEPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Cl<code>VRSQRT28PD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Cl<code>VRSQRT28PS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>Ci<code>VRSQRT28SD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>Ci<code>VRSQRT28SS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>Be<code>UNDOC zmm1 {k1}, zmm2/mt</code>000Ck<code>VCVTFXPNTPD2UDQ zmm1 {k1}, Sf64(zmm2/mt), imm8</code>Ck<code>VCVTFXPNTPS2UDQ zmm1 {k1}, Sf32(zmm2/mt), imm8</code>Ck<code>VCVTFXPNTUDQ2PS zmm1 {k1}, Si32(zmm2/mt), imm8</code>CmReturn the first unused cluster range, set num_clusters=1 \xe2\x80\xa6Ga(nasm only): Shows <code>BYTE</code>, <code>WORD</code>, <code>DWORD</code> or <code>QWORD</code> if it\xe2\x80\x99s a \xe2\x80\xa6DmAdd spaces between memory operand <code>+</code> and <code>-</code> operatorsCiAdd spaces between memory operand <code>*</code> operatorEcWarning: this function pointer is declared as <code>extern &quot;C&quot;</code> \xe2\x80\xa6Ci<code>VCVTPS2PH ymm1/m256 {k1}{z}, zmm2{sae}, imm8</code>Cm<code>VCVTTPD2UDQ ymm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Cm<code>VCVTTPD2UQQ zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>Cm<code>VCVTTPH2UDQ zmm1 {k1}{z}, ymm2/m256/m16bcst{sae}</code>Cm<code>VCVTTPH2UQQ zmm1 {k1}{z}, xmm2/m128/m16bcst{sae}</code>Cm<code>VCVTTPS2UDQ zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>Cm<code>VCVTTPS2UQQ zmm1 {k1}{z}, ymm2/m256/m32bcst{sae}</code>Cj<code>VDBPSADBW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>Cj<code>VDBPSADBW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>Cj<code>VDBPSADBW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>Ch<code>VEXTRACTF32X4 xmm1/m128 {k1}{z}, ymm2, imm8</code>Ch<code>VEXTRACTF32X4 xmm1/m128 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTF32X8 ymm1/m256 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTF64X2 xmm1/m128 {k1}{z}, ymm2, imm8</code>Ch<code>VEXTRACTF64X2 xmm1/m128 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTF64X4 ymm1/m256 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTI32X4 xmm1/m128 {k1}{z}, ymm2, imm8</code>Ch<code>VEXTRACTI32X4 xmm1/m128 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTI32X8 ymm1/m256 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTI64X2 xmm1/m128 {k1}{z}, ymm2, imm8</code>Ch<code>VEXTRACTI64X2 xmm1/m128 {k1}{z}, zmm2, imm8</code>Ch<code>VEXTRACTI64X4 ymm1/m256 {k1}{z}, zmm2, imm8</code>Cn<code>VFMADD132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VFMADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VFMADD132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cn<code>VFMADD132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cn<code>VFMADD132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cn<code>VFMADD132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cn<code>VFMADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VFMADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VFMADD213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cn<code>VFMADD213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cn<code>VFMADD213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cn<code>VFMADD213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cn<code>VFMADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VFMADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VFMADD231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cn<code>VFMADD231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cn<code>VFMADD231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cn<code>VFMADD231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cn<code>VFMSUB132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VFMSUB132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VFMSUB132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cn<code>VFMSUB132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cn<code>VFMSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cn<code>VFMSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cn<code>VFMSUB213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VFMSUB213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VFMSUB213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cn<code>VFMSUB213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cn<code>VFMSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cn<code>VFMSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cn<code>VFMSUB231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VFMSUB231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VFMSUB231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Cn<code>VFMSUB231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Cn<code>VFMSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Cn<code>VFMSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Co<code>VFMULCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Cj<code>VFNMADD132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cj<code>VFNMADD132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cj<code>VFNMADD132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cj<code>VFNMADD213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cj<code>VFNMADD213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cj<code>VFNMADD213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cj<code>VFNMADD231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cj<code>VFNMADD231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cj<code>VFNMADD231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cj<code>VFNMSUB132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cj<code>VFNMSUB132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cj<code>VFNMSUB132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cj<code>VFNMSUB213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cj<code>VFNMSUB213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cj<code>VFNMSUB213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cj<code>VFNMSUB231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>Cj<code>VFNMSUB231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>Cj<code>VFNMSUB231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>Cm<code>VGETMANTPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Cm<code>VGETMANTPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Cm<code>VGETMANTPH xmm1 {k1}{z}, xmm2/m128/m16bcst, imm8</code>Cm<code>VGETMANTPH ymm1 {k1}{z}, ymm2/m256/m16bcst, imm8</code>Cm<code>VGETMANTPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Cm<code>VGETMANTPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>Cn<code>VPMADD52HUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VPMADD52HUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VPMADD52HUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cn<code>VPMADD52LUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VPMADD52LUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VPMADD52LUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cn<code>VPUNPCKHQDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VPUNPCKHQDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VPUNPCKHQDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Cn<code>VPUNPCKLQDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Cn<code>VPUNPCKLQDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Cn<code>VPUNPCKLQDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Ba<code>UNDOC zmm1 {k1}, mvt</code>00Cg<code>VGF2P8AFFINEQB xmm1, xmm2, xmm3/m128, imm8</code>Cg<code>VGF2P8AFFINEQB ymm1, ymm2, ymm3/m256, imm8</code>Ci<code>VPERMIL2PD xmm1, xmm2, xmm3, xmm4/m128, imm4</code>Ci<code>VPERMIL2PD xmm1, xmm2, xmm3/m128, xmm4, imm4</code>Ci<code>VPERMIL2PD ymm1, ymm2, ymm3, ymm4/m256, imm4</code>Ci<code>VPERMIL2PD ymm1, ymm2, ymm3/m256, ymm4, imm4</code>Ci<code>VPERMIL2PS xmm1, xmm2, xmm3, xmm4/m128, imm4</code>Ci<code>VPERMIL2PS xmm1, xmm2, xmm3/m128, xmm4, imm4</code>Ci<code>VPERMIL2PS ymm1, ymm2, ymm3, ymm4/m256, imm4</code>Ci<code>VPERMIL2PS ymm1, ymm2, ymm3/m256, ymm4, imm4</code>CgIf true, Indicates support of MTC timing packet and \xe2\x80\xa60D`<code>VALIGND xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>D`<code>VALIGND ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>D`<code>VALIGND zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>D`<code>VALIGNQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>D`<code>VALIGNQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>D`<code>VALIGNQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>D`<code>VFCMULCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>D`<code>VFMADDCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Co<code>VFNMADD132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Co<code>VFNMADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Co<code>VFNMADD132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Co<code>VFNMADD132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Co<code>VFNMADD132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Co<code>VFNMADD132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Co<code>VFNMADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Co<code>VFNMADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Co<code>VFNMADD213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Co<code>VFNMADD213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Co<code>VFNMADD213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Co<code>VFNMADD213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Co<code>VFNMADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Co<code>VFNMADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Co<code>VFNMADD231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Co<code>VFNMADD231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Co<code>VFNMADD231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Co<code>VFNMADD231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Co<code>VFNMSUB132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Co<code>VFNMSUB132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Co<code>VFNMSUB132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Co<code>VFNMSUB132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Co<code>VFNMSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Co<code>VFNMSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Co<code>VFNMSUB213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Co<code>VFNMSUB213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Co<code>VFNMSUB213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Co<code>VFNMSUB213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Co<code>VFNMSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Co<code>VFNMSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Co<code>VFNMSUB231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Co<code>VFNMSUB231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Co<code>VFNMSUB231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Co<code>VFNMSUB231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Co<code>VFNMSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Co<code>VFNMSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>D`<code>VPSHLDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>D`<code>VPSHLDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>D`<code>VPSHLDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>D`<code>VPSHLDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>D`<code>VPSHLDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>D`<code>VPSHLDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>D`<code>VPSHRDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>D`<code>VPSHRDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>D`<code>VPSHRDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>D`<code>VPSHRDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>D`<code>VPSHRDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>D`<code>VPSHRDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>Cn<code>VRNDSCALEPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>Cn<code>VRNDSCALEPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>Cn<code>VRNDSCALEPH xmm1 {k1}{z}, xmm2/m128/m16bcst, imm8</code>Cn<code>VRNDSCALEPH ymm1 {k1}{z}, ymm2/m256/m16bcst, imm8</code>Cn<code>VRNDSCALEPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>Cn<code>VRNDSCALEPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>D`<code>VSCALEFPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>D`<code>VSCALEFPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>D`<code>VSCALEFPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>D`<code>VSHUFPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>D`<code>VSHUFPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>D`<code>VSHUFPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>D`<code>VSHUFPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>D`<code>VSHUFPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>D`<code>VSHUFPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>Am<code>UNDOC r32, r/m32</code>00Am<code>UNDOC r64, r/m64</code>00Cn(gas only): Add a space after the comma if it\xe2\x80\x99s a memory \xe2\x80\xa6CgFound a data relative pointer, but the data base is \xe2\x80\xa6Co<code>VCMPPD k1 {k2}, zmm2, zmm3/m512/m64bcst{sae}, imm8</code>Co<code>VCMPPH k1 {k2}, zmm2, zmm3/m512/m16bcst{sae}, imm8</code>Co<code>VCMPPS k1 {k2}, zmm2, zmm3/m512/m32bcst{sae}, imm8</code>Da<code>VFCMADDCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Da<code>VRANGEPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>Da<code>VRANGEPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>Da<code>VRANGEPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>Da<code>VRANGEPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>Cm<code>VRANGESD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>Cm<code>VRANGESS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>Be<code>UNDOC zmm1 {k1}, zmm2/mt</code>000000000EcFound a <code>.text</code> relative pointer, but the <code>.text</code> base is \xe2\x80\xa6CmBitmap of supported Cycle Threshold value encodings (Bits \xe2\x80\xa60Da<code>VCVTNE2PS2BF16 xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VCVTNE2PS2BF16 ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Da<code>VCVTNE2PS2BF16 zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>Db<code>VFMADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Db<code>VFMADD132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Db<code>VFMADD132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Db<code>VFMADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Db<code>VFMADD213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Db<code>VFMADD213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Db<code>VFMADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Db<code>VFMADD231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Db<code>VFMADD231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Da<code>VFMADDSUB132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VFMADDSUB132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VFMADDSUB132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Da<code>VFMADDSUB132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Da<code>VFMADDSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VFMADDSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Da<code>VFMADDSUB213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VFMADDSUB213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VFMADDSUB213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Da<code>VFMADDSUB213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Da<code>VFMADDSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VFMADDSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Da<code>VFMADDSUB231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VFMADDSUB231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VFMADDSUB231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Da<code>VFMADDSUB231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Da<code>VFMADDSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VFMADDSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Db<code>VFMSUB132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Db<code>VFMSUB132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Db<code>VFMSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Db<code>VFMSUB213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Db<code>VFMSUB213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Db<code>VFMSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Db<code>VFMSUB231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Db<code>VFMSUB231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Db<code>VFMSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Da<code>VFMSUBADD132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VFMSUBADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VFMSUBADD132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Da<code>VFMSUBADD132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Da<code>VFMSUBADD132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VFMSUBADD132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Da<code>VFMSUBADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VFMSUBADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VFMSUBADD213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Da<code>VFMSUBADD213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Da<code>VFMSUBADD213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VFMSUBADD213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Da<code>VFMSUBADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VFMSUBADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VFMSUBADD231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>Da<code>VFMSUBADD231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>Da<code>VFMSUBADD231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>Da<code>VFMSUBADD231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>Cm<code>VINSERTF32X4 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>Cm<code>VINSERTF32X4 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>Cm<code>VINSERTF32X8 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>Cm<code>VINSERTF64X2 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>Cm<code>VINSERTF64X2 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>Cm<code>VINSERTF64X4 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>Cm<code>VINSERTI32X4 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>Cm<code>VINSERTI32X4 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>Cm<code>VINSERTI32X8 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>Cm<code>VINSERTI64X2 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>Cm<code>VINSERTI64X2 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>Cm<code>VINSERTI64X4 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>Da<code>VPMULTISHIFTQB xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>Da<code>VPMULTISHIFTQB ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>Da<code>VPMULTISHIFTQB zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>Da<code>VREDUCEPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}, imm8</code>Da<code>VREDUCEPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}, imm8</code>Da<code>VREDUCEPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}, imm8</code>Cn<code>VREDUCESD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>Cn<code>VREDUCESH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}, imm8</code>Cn<code>VREDUCESS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>ChFound a PC relative pointer, but the section base is \xe2\x80\xa6Cj<code>VGF2P8AFFINEINVQB xmm1, xmm2, xmm3/m128, imm8</code>Cj<code>VGF2P8AFFINEINVQB ymm1, ymm2, ymm3/m256, imm8</code>CcQuery deterministic address translation feature \xe2\x80\xa60Ga(nasm only): Shows <code>BYTE</code>, <code>WORD</code>, <code>DWORD</code> or <code>QWORD</code> if it\xe2\x80\x99s a \xe2\x80\xa6Dc<code>VFNMADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Dc<code>VFNMADD132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Dc<code>VFNMADD132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Dc<code>VFNMADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Dc<code>VFNMADD213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Dc<code>VFNMADD213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Dc<code>VFNMADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Dc<code>VFNMADD231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Dc<code>VFNMADD231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Dc<code>VFNMSUB132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Dc<code>VFNMSUB132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Dc<code>VFNMSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Dc<code>VFNMSUB213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Dc<code>VFNMSUB213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Dc<code>VFNMSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Dc<code>VFNMSUB231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>Dc<code>VFNMSUB231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>Dc<code>VFNMSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Db<code>VGETMANTPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}, imm8</code>Db<code>VGETMANTPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}, imm8</code>Db<code>VGETMANTPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}, imm8</code>Co<code>VGETMANTSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>Co<code>VGETMANTSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}, imm8</code>Co<code>VGETMANTSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>Dc<code>VPTERNLOGD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>Dc<code>VPTERNLOGD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>Dc<code>VPTERNLOGD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>Dc<code>VPTERNLOGQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>Dc<code>VPTERNLOGQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>Dc<code>VPTERNLOGQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>Dc<code>VSHUFF32X4 ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>Dc<code>VSHUFF32X4 zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>Dc<code>VSHUFF64X2 ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>Dc<code>VSHUFF64X2 zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>Dc<code>VSHUFI32X4 ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>Dc<code>VSHUFI32X4 zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>Dc<code>VSHUFI64X2 ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>Dc<code>VSHUFI64X2 zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>Dd<code>VFIXUPIMMPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>Dd<code>VFIXUPIMMPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>Dd<code>VFIXUPIMMPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>Dd<code>VFIXUPIMMPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>D`<code>VFIXUPIMMSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>D`<code>VFIXUPIMMSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>Dc<code>VRNDSCALEPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}, imm8</code>Dc<code>VRNDSCALEPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}, imm8</code>Dc<code>VRNDSCALEPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}, imm8</code>D`<code>VRNDSCALESD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>D`<code>VRNDSCALESH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}, imm8</code>D`<code>VRNDSCALESS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>CfIf true, Indicates support of Configurable PSB and \xe2\x80\xa60CnSupports ENCLS instruction leaves ETRACKC, ERDINFO, ELDBC, \xe2\x80\xa60De<code>VFMADDSUB132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>De<code>VFMADDSUB132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>De<code>VFMADDSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>De<code>VFMADDSUB213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>De<code>VFMADDSUB213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>De<code>VFMADDSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>De<code>VFMADDSUB231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>De<code>VFMADDSUB231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>De<code>VFMADDSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>De<code>VFMSUBADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>De<code>VFMSUBADD132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>De<code>VFMSUBADD132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>De<code>VFMSUBADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>De<code>VFMSUBADD213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>De<code>VFMSUBADD213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>De<code>VFMSUBADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>De<code>VFMSUBADD231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>De<code>VFMSUBADD231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>Df<code>VRANGEPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{sae}, imm8</code>Df<code>VRANGEPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{sae}, imm8</code>Bk<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>000000000000Bk<code>UNDOC zmm1 {k1}, zmm2/mt, imm8</code>0ChExtended Processor and Processor Feature Identifiers \xe2\x80\xa60ClIf true, all LAPICs must be configured using the cluster \xe2\x80\xa6ChIf true, the platform supports OSPM leaving GPE wake \xe2\x80\xa6Dg<code>VGF2P8AFFINEQB xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>Dg<code>VGF2P8AFFINEQB ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>Dg<code>VGF2P8AFFINEQB zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>CjIf true, all LXAPICs must be configured using physical \xe2\x80\xa6c\xe2\x80\xa60000ClIf true, OSPM should use the ACPI power management timer \xe2\x80\xa6CdSupports ENCLV instruction leaves EINCVIRTCHILD, \xe2\x80\xa60")