<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üïö ü§Æ üöÆ 5 nm vs 3 nm ‚õπüèø ‚ò†Ô∏è ü§Ωüèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Los procesos de fabricaci√≥n intermedios, los diferentes tipos de transistores y muchas otras opciones agregan incertidumbre al proceso de fabricaci√≥n ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>5 nm vs 3 nm</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461875/"><h3>  Los procesos de fabricaci√≥n intermedios, los diferentes tipos de transistores y muchas otras opciones agregan incertidumbre al proceso de fabricaci√≥n de productos electr√≥nicos. </h3><br>  Los fabricantes de productos electr√≥nicos se est√°n preparando para la pr√≥xima ola de procesos de fabricaci√≥n de vanguardia, pero sus clientes se confundir√°n con un mont√≥n de opciones confusas, ya sea para desarrollar chips utilizando la tecnolog√≠a de proceso de 5 nm, esperar 3 nm o elegir algo intermedio. <br><br>  El camino a 5 nm est√° bien definido, a diferencia de 3 nm.  Despu√©s de eso, el paisaje se confunde a medida que las f√°bricas agregan procesos de fabricaci√≥n intermedios, como 6 nm y 4 nm.  Cambiar a cualquiera de estos procesos t√©cnicos es muy costoso y los beneficios no siempre son obvios. <br><br>  Otro motivo de preocupaci√≥n es la reducci√≥n de la base de fabricaci√≥n.  En el caso de los procesos t√©cnicos m√°s avanzados, la elecci√≥n de los fabricantes es peque√±a.  Hubo varios fabricantes l√≠deres en la industria, pero con el tiempo esta √°rea se ha reducido debido a un fuerte aumento en el costo y una disminuci√≥n en la base de usuarios.  En general, cuantos menos fabricantes, menos opciones de tecnolog√≠a y precio. <br><a name="habracut"></a><br>  Hoy, Samsung y TSMC son los <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">dos √∫nicos fabricantes que</a> trabajan con procesos tecnol√≥gicos de 7 nm o menos, aunque esto puede cambiar.  Intel y la empresa china SMIC est√°n desarrollando procesos de fabricaci√≥n avanzados.  Intel, que no es el jugador m√°s importante en el campo de la producci√≥n comercial, est√° experimentando problemas con el desarrollo de la tecnolog√≠a de proceso de 10 nm.  Y no est√° claro si SMIC podr√° entregar 7 nm, ya que este tema a√∫n est√° en la etapa de investigaci√≥n y desarrollo (lo mismo sucede con Intel con la tecnolog√≠a de proceso de 10 nm). <br><br>  En cuanto a los procesos de fabricaci√≥n m√°s avanzados, Samsung y TSMC trabajan con 7 nm utilizando transistores finFET, y ambos fabricantes continuar√°n esto a 5 nm.  A diferencia de los transistores planos tradicionales, los finFET son estructuras tridimensionales con un mejor rendimiento y menos fugas. <br><br>  Luego, a 3 nm, Samsung pasar√° de finFET a la nueva arquitectura de transistor FET de nano hoja, que es un desarrollo de la tecnolog√≠a finFET.  TSMC a√∫n no ha revelado sus planes para 3 nm, dejando a muchos clientes en el limbo.  TSMC, seg√∫n las fuentes, pesa una variedad de opciones, que incluyen nanocapas, nanocables y aletas forzadas.  Intel, TSMC y otros tambi√©n est√°n trabajando en nuevas formas de empaque avanzado como posibles opciones para la reducci√≥n de escala. <br><br>  Sin embargo, a 3 nm, el tama√±o de la tecnolog√≠a de transistores puede ir en diferentes direcciones.  finFET todav√≠a puede jugar, pero esta tecnolog√≠a necesita algunos avances.  Aparentemente, la industria tendr√° que prepararse para la transici√≥n a la nueva arquitectura de la tecnolog√≠a de proceso de 3 nm, y la pr√≥xima tecnolog√≠a de proceso intermedio a 2 nm, a juzgar por los planes de desarrollo de una organizaci√≥n que trabaja en esta √°rea. <br><br>  "5 nm todav√≠a es finFET", dijo Naoto Horiguchi, director del programa en Imec.  - Digamos que a 3 nm ingresaremos en un per√≠odo de transici√≥n de finFET a otras arquitecturas.  Creemos que ser√°n nanocapas ‚Äù. <br><br>  Los FET de nanocapa se relacionan con la arquitectura de los transistores gate-all-around (GAA).  Y esta no es la √∫nica opci√≥n.  ‚ÄúLa industria es muy conservadora.  Sus participantes tratar√°n de exprimir todo, desde finFET hasta el l√≠mite ‚Äù, dijo Horiguchi.  - En el proceso de fabricaci√≥n de 3 nm, tenemos la oportunidad de usar finFET.  Pero necesitaremos hacer varias innovaciones de finFET, mejorarlo en general ‚Äù. <br><br>  ¬øSe mantendr√°n los fabricantes de chips con la tecnolog√≠a de proceso de 7 nm, migrar√°n a 5 nm, 3 nm o al intermedio?  7 nm proporciona un rendimiento suficiente para casi todas las aplicaciones, por lo que este proceso durar√° mucho tiempo.  Afuera hay varias opciones de alto rendimiento, y todas cuestan m√°s.  Y veremos si estas tecnolog√≠as tienen tiempo de aparecer a tiempo. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/61d/5ca/800/61d5ca800f0bc6966b5a91d6d9971eef.png"><br>  <i>El voltaje de funcionamiento de varios procesos de fabricaci√≥n es transistores planos, finFET y nanocapa FET.</i> <br><br><h2>  Ruina de produccion </h2><br>  El chip consta de muchos transistores que act√∫an como interruptores.  Durante muchas d√©cadas, el progreso de los circuitos integrados fue consistente con la ley de Moore, seg√∫n la cual la densidad de los transistores en un dispositivo se duplica en un per√≠odo de 18 a 24 meses. <br><br>  En un ritmo similar, los fabricantes introdujeron nuevos procesos tecnol√≥gicos con una mayor densidad de transistores, lo que permiti√≥ a la industria reducir el costo de los chips en t√©rminos de la cantidad de transistores.  En cada proceso de fabricaci√≥n, los fabricantes escalaron las especificaciones del transistor 0,7 veces, lo que permiti√≥ a la industria aumentar la productividad en un 40% con el mismo consumo de energ√≠a y una reducci√≥n de dos veces en el √°rea. <br><br>  La industria de circuitos integrados sigui√≥ esta f√≥rmula y floreci√≥.  Desde la d√©cada de 1980, ha allanado el camino para PC r√°pidas a precios reducidos. <br><br>  Para 2001, ya hab√≠a al menos 18 fabricantes con f√°bricas donde pod√≠an fabricar chips a 130 nm, que en ese momento era un proceso t√©cnico avanzado, seg√∫n el IBS.  Tambi√©n entonces, aparecieron varios nuevos fabricantes m√°s, fabricando chips a medida en las f√°bricas de otras personas.  Adem√°s, la fabricaci√≥n de chips se practicaba en laboratorios que los desarrollaron, pero no ten√≠an su propia producci√≥n. <br><br>  A finales de la d√©cada, el costo de los procesos de producci√≥n y fabricaci√≥n aument√≥.  Incapaces de hacer frente al aumento de precios, muchos fabricantes de chips cambiaron al modelo fab lite.  Produjeron algunos chips en casa, y el resto fueron subcontratados. <br><br>  Con el tiempo, menos fabricantes de chips fabricaron dispositivos avanzados en sus propias instalaciones.  Algunos se deshicieron completamente de la producci√≥n o abandonaron este negocio. <br><br>  Sin embargo, en la d√©cada de 2000, apareci√≥ un modelo de negocio de talleres de silicio.  Los talleres se quedaron atr√°s de Intel y otras compa√±√≠as de tecnolog√≠a, pero les dieron acceso a diversos procesos a las compa√±√≠as de dise√±o. <br><br>  El siguiente cambio importante ocurri√≥ en la etapa de 20 nm, cuando los transistores planos tradicionales chocaron contra una pared y encontraron <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">un efecto de canal corto</a> .  En respuesta, Intel cambi√≥ a la tecnolog√≠a de transistores de pr√≥xima generaci√≥n, finFET, a 22 nm en 2011.  Los talleres cambiaron a finFET a 16/14 nm. <br><br>  FinFET tiene varias ventajas sobre los transistores planos.  ‚ÄúEn este esquema, todo el transistor se extiende verticalmente para que el canal se eleve por encima del sustrato y la v√°lvula se enrolle alrededor de tres lados de la aleta.  El √°rea de contacto incrementada de la v√°lvula permite un mejor control de la corriente de fuga ‚Äù, escriben Matt Kogorno y Toshihiko Miyashita de Applied Materials.  Kogorno es el director de gesti√≥n global de productos y Miyashita es el tecn√≥logo jefe. <br><br>  FinFET tambi√©n es dispositivos m√°s complejos, es m√°s dif√≠cil producirlos y escalarlos para cada proceso t√©cnico posterior.  Como resultado, el costo de la I + D subi√≥ al cielo.  As√≠ que ahora el ritmo de un cambio de proceso completo ha crecido de 18 meses a 2.5 a√±os o m√°s. <br><br>  Los precios de los circuitos integrados tambi√©n contin√∫an aumentando.  Seg√∫n Gartner, el costo de desarrollar un dispositivo plano a 28 nm var√≠a de $ 10 millones a $ 35 millones.  A modo de comparaci√≥n, el costo de dise√±ar un sistema de un solo chip (SoC) a 7 nm var√≠a de $ 120 millones a $ 420 millones. <br><br>  "El costo de desarrollo depende en gran medida de la complejidad del SoC", dijo Samuel Wen, analista de Gartner.  - Dos tercios van al desarrollo del chip.  El resto es el desarrollo de submarinos, el costo de las m√°scaras y la producci√≥n mejorada.  Con el tiempo, el costo del dise√±o tambi√©n cae ‚Äù. <br><br>  Sin embargo, las tendencias de los precios han cambiado el panorama del mundo de los circuitos integrados.  Con el tiempo, menos compa√±√≠as pueden pagar el dise√±o de chips para los procesos de fabricaci√≥n m√°s avanzados.  Muchos de ellos dependen de talleres para cuestiones de producci√≥n. <br><br>  Una disminuci√≥n en el n√∫mero de clientes junto con un aumento en el costo de producci√≥n influy√≥ en el panorama de los talleres que producen chips avanzados.  Por ejemplo, quedan cinco fabricantes / talleres en el mercado de 16/14 nm: GlobalFoundries, Intel, Samsung, TSMC y UMC.  SMIC tambi√©n funciona con finFET en una tecnolog√≠a de proceso de 14 nm. <br><br>  Y a 7 nm sucedi√≥ otra transici√≥n.  Los procesos tecnol√≥gicos y el costo de producci√≥n continuaron creciendo, y el retorno de la inversi√≥n ya estaba en cuesti√≥n.  Como resultado, GlobalFoundries y UMC el a√±o pasado dejaron de intentar desarrollar una tecnolog√≠a de proceso de 7 nm.  Ambas compa√±√≠as contin√∫an operando en el mercado de 16/14 nm. <br><br>  Intentando desarrollar m√°s, Samsung y TSMC se apresuran a toda velocidad a la vuelta de 7 nm y m√°s.  Despu√©s de varios retrasos, Intel planea lanzar la producci√≥n a 10 nm a mediados de 2019 y a 7 gm para 2021.  SMIC, mientras tanto, no promete ning√∫n plazo. <br><br>  Pero no todos los clientes de talleres requieren procesos de fabricaci√≥n avanzados.  Hay un mercado pr√≥spero para chips de 28 nm.  "Todo depende de las caracter√≠sticas del producto", dijo Ven de Gartner.  - Algunos productos requieren el m√°ximo rendimiento.  Los desarrolladores a√∫n pueden usar procesos t√©cnicos obsoletos.  Y los chips para aplicaciones que no requieren alto rendimiento pueden vivir en los procesos de fabricaci√≥n N-1 y N-2 ". <br><br>  Otros le hacen eco.  ‚Äú¬øCu√°ntas empresas pueden permitirse el √∫ltimo silicio hoy desde un punto de vista econ√≥mico?  Su n√∫mero est√° disminuyendo.  En los mercados que requieren un rendimiento extremadamente alto, tal necesidad siempre lo ser√°.  Pero en la cadena de suministro, en t√©rminos de vol√∫menes, se forma una ruptura en el medio.  Los clientes m√°s exigentes requieren procesos tecnol√≥gicos a 7, 5 y posiblemente alg√∫n d√≠a a 3 nm.  Pero todos los dem√°s disminuyeron la velocidad un poco ", dijo Walter Eun, vicepresidente de gesti√≥n empresarial de UMC. <br><br>  Pero en ciertos casos, se necesitan los chips m√°s avanzados: estos son servidores y tel√©fonos inteligentes.  Tambi√©n hay un mar de nuevas startups relacionadas con chips de IA.  Muchas empresas dise√±an chips para el aprendizaje autom√°tico y el aprendizaje profundo. <br><br>  ‚ÄúNadie argumenta que la necesidad de contar algo 10 veces m√°s r√°pido que hoy siempre ser√° comercialmente √∫til y competitiva, incluso en mercados no t√©cnicos.  Todos estos logros √∫nicos de la tecnolog√≠a de aprendizaje profundo son evidencia de esto.  Literalmente, no hay fin a las solicitudes de potencia inform√°tica cada vez mayor ", dijo Aki Fujimura, director de D2S. <br><br>  "Las demandas de potencia inform√°tica han experimentado varios cambios importantes, al principio fue la GPU y luego, el aprendizaje profundo", dijo Fujimura.  - El aprendizaje profundo es una tecnolog√≠a masiva para encontrar patrones adecuados, y el entrenamiento de redes neuronales es la tarea de una optimizaci√≥n consistente.  Ahora que el mundo ha creado un mecanismo para procesar una gran cantidad de datos y convertirlo en informaci√≥n √∫til en forma de un programa capaz de conclusiones l√≥gicas, la cantidad de c√°lculos necesarios aumenta con la cantidad de datos disponibles.  Y dado que la cantidad de datos en todas las √°reas est√° creciendo exponencialmente, se garantiza que los requisitos de potencia inform√°tica aumentar√°n significativamente, al menos en el campo del aprendizaje profundo ". <br><br>  A√∫n no est√° claro si los chips AI requieren procesos t√©cnicos de 5 nm o m√°s, pero definitivamente hay requisitos para un aumento en la potencia inform√°tica.  Pero la migraci√≥n a estos procesos tecnol√≥gicos no se convierte en un proceso m√°s f√°cil o m√°s barato. <br><br><h2>  5 nm vs 3 nm </h2><br>  Mientras tanto, a principios de 2018, TSMC alcanz√≥ otro hito, convirti√©ndose en el primer fabricante del mundo en utilizar la tecnolog√≠a de proceso de 7 nm.  Samsung m√°s tarde se uni√≥ a la carrera de 7 nm.  El proceso de fabricaci√≥n de chips a 7 nm se basa principalmente en finFET, y consiste en la fabricaci√≥n de chips con un paso de puerta de 56 a 57 nm y un paso m√≠nimo de colocaci√≥n de conductores met√°licos [paso de metal] a 40 nm, seg√∫n la informaci√≥n de IC Knowledge y TEL. <br><br>  En la primera versi√≥n de 7 nm, TSMC utiliz√≥ una <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">litograf√≠a de inmersi√≥n de</a> 193 nm y patrones m√∫ltiples.  Este a√±o, TSMC promete lanzar una nueva versi√≥n de 7 nm utilizando la litograf√≠a ultravioleta extrema (EUV).  EUV simplifica los pasos del proceso, pero es una tecnolog√≠a costosa y tiene su propio conjunto de dificultades. <br><br>  TSMC est√° preparando su nueva tecnolog√≠a de proceso de 5 nm para su lanzamiento en la primera mitad de 2020.  La nueva tecnolog√≠a de TSMC a 5 nm ser√° un 15% m√°s r√°pida que 7 nm y consumir√° un 30% menos de energ√≠a.  La segunda versi√≥n de la tecnolog√≠a de proceso de 5 nm, que saldr√° el pr√≥ximo a√±o, ser√° un 7% m√°s r√°pida.  Ambas versiones utilizar√°n EUV. <br><br>  TSMC ya est√° obteniendo pedidos a 5 nm.  "Se esperan grandes pedidos de Apple, HiSilicon y Qualcomm", dijo Handel Jones, Director de IBS.  "El volumen de sustratos ser√° de 40,000 - 60,000 por mes para el cuarto trimestre de 2020". <br><br>  La velocidad de transici√≥n a 5 nm para TSMC es inferior a 7 nm.  En primer lugar, 5nm es un proceso completamente nuevo, con herramientas y patentes EDA actualizadas.  Adem√°s, es m√°s caro.  En promedio, el costo de desarrollar un dispositivo a 5 nm var√≠a de $ 210 millones a $ 680 millones, seg√∫n Gartner. <br><br>  Algunos fabricantes de chips quieren alejarse de 7 nm sin gastar tanto dinero como 5 nm.  Por lo tanto, TSMC introdujo recientemente una nueva tecnolog√≠a de proceso de 6 nm, que es m√°s barata, pero con algunos compromisos. <br><br>  "Los n√∫meros N6 y N5 no parecen ser diferentes, pero en realidad la brecha es grande", dijo S. S. Wei, director de TSMC en la √∫ltima reuni√≥n.  - En N5, en comparaci√≥n con N7, la densidad l√≥gica se incrementa en un 80%.  N6 en comparaci√≥n con N7 solo el 18%.  Como puede ver, hay una gran diferencia entre la densidad l√≥gica y la eficiencia de los transistores.  Como resultado, el consumo de energ√≠a general del chip N5 es menor.  Hay muchos beneficios al cambiar a N5.  Pero N5 es un proceso t√©cnico completo y lleva tiempo que los clientes desarrollen nuevos productos para √©l.  La belleza de N6 es que si ya tienen un proyecto bajo N7, tendr√°n que gastar muy poco esfuerzo.  Pueden actualizar a N6 y obtener ciertos beneficios.  Y dependiendo de las caracter√≠sticas del producto y el mercado, los clientes decidir√°n qu√© hacer ". <br><br>  Mientras tanto, Samsung lanz√≥ 5 nm, que aparecer√° en la primera mitad de 2020. En comparaci√≥n con 7 nm, la nueva tecnolog√≠a de proceso de 5 nm de Samsung en finFET proporciona hasta un 25% de compactaci√≥n l√≥gica y un 20% menos de consumo de energ√≠a, o un 10% m√°s de velocidad de trabajo. <br><br>  Samsung tambi√©n introdujo una nueva tecnolog√≠a de proceso de 6 nm, que ofrece a los clientes otra opci√≥n.  "6nm tiene la ventaja de la escalabilidad con 7nm y la reutilizaci√≥n de la propiedad intelectual", dijo Ryan Lee, vicepresidente de marketing para talleres en Samsung.  Y los planes de Samsung ya tienen el desarrollo de la tecnolog√≠a de proceso de 4 nm finFET.  Hasta ahora, pr√°cticamente no hay informaci√≥n abierta sobre esta tecnolog√≠a. <br><br>  Despu√©s de 5 nm, varios procesos de fabricaci√≥n completos cuestan 3 nm.  Pero 3 nm no es para los d√©biles.  Seg√∫n el IBS, el costo de desarrollar un dispositivo para la tecnolog√≠a de proceso de 3 nm oscila entre $ 500 millones y $ 1.5 mil millones.  El costo del proceso de desarrollo var√≠a de $ 4 mil millones a $ 5 mil millones, y la producci√≥n, de $ 15 a $ 20.  "El costo de los transistores de 3 nm debe ser 20-25% m√°s de 5 nm de la misma disponibilidad", dijo Jones de IBS.  "Podemos esperar un aumento del 15% en la eficiencia y una reducci√≥n del 25% en el consumo de energ√≠a en comparaci√≥n con el finFET de 5 nm". <br><br>  Samsung es la √∫nica compa√±√≠a que anuncia planes para desarrollar una tecnolog√≠a de proceso de 3 nm.  Para esto, el taller cambiar√° a la arquitectura de transistores circulares, nanocapas.  TSMC a√∫n no ha revelado planes, por lo que algunos creen que la compa√±√≠a est√° detr√°s.  "A 3 nm, es muy probable que Samsung entre en producci√≥n de volumen en 2021", dijo Jones.  "TSMC acelera el desarrollo al tratar de mantenerse al d√≠a con Samsung". <br><br>  A 3 nm, TSMC examina los FET de nanocapa, los FET de nanocables e incluso los finFET.  Una de las formas de expandir la tecnolog√≠a finFET es utilizar materiales de alta movilidad en los canales, a saber, Alemania.  Los dispositivos finFET de hoy en d√≠a usan silicio o silicio-germanio (SiGe) en los canales.  Al aumentar la mezcla de germanio, puede aumentar la movilidad del canal, es decir, la velocidad de paso de electrones a trav√©s del dispositivo.  Y aqu√≠ el problema es la gesti√≥n de defectos. <br><br>  Ampliar la tecnolog√≠a finFET tiene sentido.  finFET a 3 nm proporciona una ruta de transici√≥n de 5 nm.  Sin embargo, hay problemas.  Te√≥ricamente, la tecnolog√≠a finFET se encuentra con un callej√≥n sin salida cuando el ancho de la aleta alcanza los 5 nm, que est√° cerca del estado actual.  "Hoy usamos dos aletas para NMOS y tres para PMOS en una celda est√°ndar", dijo Horiguchi de Imec.  - Uno de los aspectos importantes de 3 nm es que necesitamos cambiar a una arquitectura de una sola aleta para dise√±os de celdas est√°ndar.  Una sola aleta deber√≠a funcionar lo suficientemente bien.  Para expandir la tecnolog√≠a finFET a N3, necesitamos una tecnolog√≠a especial para mejorar el poder de una sola aleta y reducir los fen√≥menos espurios de fondo ‚Äù. <br><br>  Adem√°s de la alta movilidad de finFET, la siguiente opci√≥n es GAA.  En 2017, Samsung present√≥ el Multi Bridge Channel FET (MBCFET) para 3 nm.  MBCFET - Nanocapa FET.  El MBCFET de prueba de Samsung estar√° disponible en 2020. <br><br>  Los chips de nanocapa tienen ventajas sobre finFET.  En finFET, el obturador se dobla alrededor de la aleta desde tres lados.  En las nanocapas, el obturador est√° ubicado en los cuatro lados de la aleta, lo que brinda m√°s control sobre la corriente. <br><br>  En comparaci√≥n con 5 nm, los FET de nanocapa de Samsung proporcionan hasta un 45% de aumento en la eficiencia del √°rea l√≥gica y una reducci√≥n del 50% en el consumo de energ√≠a o un aumento del 35% en la velocidad.  "La estructura finFET tiene sus propias limitaciones en la escalabilidad, ya que el voltaje de suministro no puede reducirse por debajo de 0,75 V. Nuestra innovaci√≥n con nanocapas nos permite reducir el voltaje a valores inferiores a 0,7 V", dijo Samsung Lee. <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Existen varios tipos de tecnolog√≠as GAA, que incluyen nanocapa FET y nanocable FET. GAA en s√≠ es el siguiente paso despu√©s de finFET. En este sistema, finFET se ubica de lado y luego se divide en piezas horizontales. Las piezas forman canales. El material del obturador envuelve cada capa. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">En comparaci√≥n con el FET de nanocables, dicho circuito tiene canales m√°s amplios, es decir, una mayor productividad y corriente de excitaci√≥n. "Las nanocapas tienen anchos m√°s efectivos", dijo Imec Horiguchi. "A los nanocables les va mucho mejor con la electrost√°tica". Pero su secci√≥n transversal es muy peque√±a. Esto no dar√° ventajas en t√©rminos de ancho efectivo del canal ". </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Las arquitecturas GAA tienen varios problemas. Por lo general, dan un aumento extremadamente peque√±o en comparaci√≥n con finFET a 5 nm. Hacer chips con esta tecnolog√≠a es bastante dif√≠cil.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">"La pr√≥xima generaci√≥n de GAA a 3 nm y menos agrega otro nivel de complejidad a la fabricaci√≥n", dijo Richard Gotshaw, vicepresidente y director t√©cnico de </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Lam Research</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> . - A primera vista, parece una modificaci√≥n de finFET. Sin embargo, los requisitos est√°n aumentando y la complejidad de esta arquitectura GAA es significativamente mayor que finFET ". </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">En el proceso de producci√≥n de chips de nanocapas, el primer paso es la colocaci√≥n de capas delgadas alternas de SiGe y silicio sobre el sustrato. ‚ÄúObtenemos una pila de silicio, silicio-germanio, silicio. Lo llamamos superredes ‚Äù, dijo Namsun Kim, director de ingenier√≠a de Applied Materials, en una entrevista reciente. "Al tener contenido de germanio, debe proporcionarle una buena capa de aislamiento".</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Como m√≠nimo, el paquete debe constar de tres capas de SiGe y tres de silicio. Luego, se aplican peque√±as estructuras de l√°minas al paquete. Despu√©s de eso, se forma un aislamiento con ranuras y luego divisores internos. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Luego, las capas de SiGe se eliminan de la superrejilla, dejando capas de silicio con un espacio vac√≠o entre ellas. Cada capa de silicio forma la base de la l√°mina o canal en el dispositivo. Luego, debe aplicar un material con una alta constante diel√©ctrica para crear un obturador. ‚ÄúHay una distancia m√≠nima entre nanocables. Muy peque√±o. El problema es colocar metal de espesor de trabajo all√≠ ‚Äù, dijo Kim.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La industria ha trabajado durante a√±os para crear la tecnolog√≠a GAA, pero todav√≠a hay algunos problemas. </font><font style="vertical-align: inherit;">"Uno de los principales es la capacidad parasitaria", dijo Kim. </font><font style="vertical-align: inherit;">- Si me pregunta cu√°les son los principales problemas de la tecnolog√≠a GAA, entonces hay dos de ellos. </font><font style="vertical-align: inherit;">Separadores internos y aislamiento de sustrato ".</font></font><br><br><h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Que sigue </font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">¬øCu√°nto tiempo es suficiente la tecnolog√≠a GAA o las nanocapas? ‚ÄúLas nanocapas sobrevivir√°n a las dos o tres de la pr√≥xima tecnolog√≠a de proceso. Los talleres pueden hacer nanocapas en N3. La pr√≥xima generaci√≥n es segura. Y despu√©s de eso, puede que tenga que cambiar la integraci√≥n de nanocapas o arquitectura. Pero seguir√° siendo una arquitectura de nanocapa ‚Äù, dijo Horiguchi de Imec. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La industria est√° explorando formas de mejorar las tecnolog√≠as GAA y finFET en procesos de fabricaci√≥n avanzados. Los dispositivos GAA actualmente ofrecen una ligera ventaja sobre finFET. Por ejemplo, el paso del obturador del chip de nanocapa Imec anterior era de 42 nm, y el paso m√≠nimo de los conductores met√°licos era de 21 nm. En comparaci√≥n, los finFET a 5 nm pueden tener un paso de puerta de 48 nm y un paso m√≠nimo de conductores met√°licos de 28 nm.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">En el laboratorio, Imec demostr√≥ la escalabilidad de un dispositivo semiconductor tipo p con una doble pila de GAA y germanio en el canal. Usando un circuito sin extensi√≥n, Imec ha desarrollado un nanocable con una longitud de puerta de aproximadamente 25 nm. Se puede adaptar para nanocapas. Al igual que con la versi√≥n anterior, el tama√±o del cable es de 9 nm. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El germanio puede desempe√±ar un papel en el uso continuo de finFET fuera de la tecnolog√≠a de proceso de 5 nm. Imec mostr√≥ Ge nFinFET con niveles r√©cord de Gmsat / SSsat y PBTI. Se lograron mejorando el reemplazo de material diel√©ctrico alto.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tambi√©n veremos si la tecnolog√≠a finFET se puede ampliar a 3 nm. </font><font style="vertical-align: inherit;">Tampoco est√° claro si los chips de nanocapa aparecer√°n a tiempo. </font><font style="vertical-align: inherit;">Hay muchas inc√≥gnitas e incertidumbres en este panorama cambiante, y no hay un calendario para aclarar la situaci√≥n.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/461875/">https://habr.com/ru/post/461875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../461861/index.html">Office 365 Cloud Security: Check Point CloudGuard SaaS Testing</a></li>
<li><a href="../461865/index.html">Video curso ‚ÄúIntroducci√≥n a la inversi√≥n desde cero utilizando IDA PRO. Capitulo 1</a></li>
<li><a href="../461867/index.html">C√≥mo reconocer im√°genes y textos en su tel√©fono usando ML Kit</a></li>
<li><a href="../461871/index.html">101 consejos para convertirte en un buen programador (y humano)</a></li>
<li><a href="../461873/index.html">ViewPager 2: nueva funcionalidad en el contenedor antiguo</a></li>
<li><a href="../461877/index.html">Java vs Kotlin para Android: opiniones de desarrolladores</a></li>
<li><a href="../461879/index.html">El libro "Linux en acci√≥n"</a></li>
<li><a href="../461881/index.html">Gu√≠a de registro de Node.js</a></li>
<li><a href="../461885/index.html">EDS es otro tipo de fraude</a></li>
<li><a href="../461887/index.html">Entrando en Aeronet Episodio 2: Homing Drone</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>