TimeQuest Timing Analyzer report for DE2_Clock
Fri Jan 15 11:34:37 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50Mhz'
 12. Slow Model Setup: 'CLK_2MHZ'
 13. Slow Model Setup: 'CLK_1MHZ'
 14. Slow Model Hold: 'clk_50Mhz'
 15. Slow Model Hold: 'CLK_1MHZ'
 16. Slow Model Hold: 'CLK_2MHZ'
 17. Slow Model Recovery: 'clk_50Mhz'
 18. Slow Model Removal: 'clk_50Mhz'
 19. Slow Model Minimum Pulse Width: 'clk_50Mhz'
 20. Slow Model Minimum Pulse Width: 'CLK_2MHZ'
 21. Slow Model Minimum Pulse Width: 'CLK_1MHZ'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'clk_50Mhz'
 38. Fast Model Setup: 'CLK_2MHZ'
 39. Fast Model Setup: 'CLK_1MHZ'
 40. Fast Model Hold: 'clk_50Mhz'
 41. Fast Model Hold: 'CLK_1MHZ'
 42. Fast Model Hold: 'CLK_2MHZ'
 43. Fast Model Recovery: 'clk_50Mhz'
 44. Fast Model Removal: 'clk_50Mhz'
 45. Fast Model Minimum Pulse Width: 'clk_50Mhz'
 46. Fast Model Minimum Pulse Width: 'CLK_2MHZ'
 47. Fast Model Minimum Pulse Width: 'CLK_1MHZ'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DE2_Clock                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_1MHZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_1MHZ }  ;
; CLK_2MHZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_2MHZ }  ;
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 93.1 MHz   ; 93.1 MHz        ; clk_50Mhz  ;      ;
; 109.03 MHz ; 109.03 MHz      ; CLK_2MHZ   ;      ;
; 260.55 MHz ; 260.55 MHz      ; CLK_1MHZ   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -9.741 ; -875.590      ;
; CLK_2MHZ  ; -8.478 ; -54403.352    ;
; CLK_1MHZ  ; -2.838 ; -24.444       ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -2.549 ; -5.097        ;
; CLK_1MHZ  ; 0.391  ; 0.000         ;
; CLK_2MHZ  ; 1.334  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.739 ; -233.026      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 2.509 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -387.380          ;
; CLK_2MHZ  ; -0.500 ; -8204.000         ;
; CLK_1MHZ  ; -0.500 ; -13.000           ;
+-----------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50Mhz'                                                                                    ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.741 ; COUNT_HF1[9]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.750     ;
; -9.645 ; COUNT_HF1[7]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.641     ;
; -9.642 ; COUNT_HF1[2]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.679     ;
; -9.613 ; COUNT_HF1[5]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.650     ;
; -9.600 ; COUNT_HF1[1]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.637     ;
; -9.564 ; COUNT_HF1[9]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.601     ;
; -9.550 ; COUNT_HF1[7]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.559     ;
; -9.548 ; COUNT_HF1[2]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.585     ;
; -9.531 ; COUNT_HF1[7]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.568     ;
; -9.500 ; COUNT_HF1[1]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.486     ;
; -9.488 ; COUNT_HF1[6]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.525     ;
; -9.483 ; COUNT_HF1[8]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.492     ;
; -9.482 ; COUNT_HF1[4]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.491     ;
; -9.481 ; COUNT_HF1[4]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.518     ;
; -9.464 ; COUNT_HF1[6]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.460     ;
; -9.463 ; COUNT_HF1[3]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.459     ;
; -9.463 ; COUNT_HF1[1]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.500     ;
; -9.447 ; COUNT_HF1[3]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.456     ;
; -9.446 ; COUNT_HF1[3]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.483     ;
; -9.433 ; COUNT_HF1[3]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.470     ;
; -9.428 ; COUNT_HF1[2]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.437     ;
; -9.424 ; COUNT_HF1[7]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.461     ;
; -9.415 ; COUNT_HF1[6]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.452     ;
; -9.406 ; COUNT_HF1[8]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.402     ;
; -9.405 ; COUNT_HF1[10] ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.442     ;
; -9.404 ; COUNT_HF1[8]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.441     ;
; -9.403 ; COUNT_HF1[6]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.409     ;
; -9.402 ; COUNT_HF1[6]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.388     ;
; -9.401 ; COUNT_HF1[9]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.438     ;
; -9.383 ; COUNT_HF1[1]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.379     ;
; -9.362 ; COUNT_HF1[4]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.399     ;
; -9.357 ; COUNT_HF1[10] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.394     ;
; -9.345 ; COUNT_HF1[5]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.382     ;
; -9.342 ; COUNT_HF1[8]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.360     ;
; -9.332 ; COUNT_HF1[5]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.350     ;
; -9.325 ; COUNT_HF1[10] ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.334     ;
; -9.324 ; COUNT_HF1[10] ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.330     ;
; -9.317 ; COUNT_HF1[9]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.354     ;
; -9.307 ; COUNT_HF1[4]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.303     ;
; -9.279 ; COUNT_HF1[4]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.265     ;
; -9.271 ; COUNT_HF1[9]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.277     ;
; -9.261 ; COUNT_HF1[5]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.298     ;
; -9.247 ; ADC2~7496     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.567      ; 10.350     ;
; -9.218 ; COUNT_HF1[4]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.236     ;
; -9.216 ; COUNT_HF1[5]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.202     ;
; -9.211 ; COUNT_HF1[10] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.197     ;
; -9.210 ; COUNT_HF1[8]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.196     ;
; -9.191 ; COUNT_HF1[2]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.197     ;
; -9.190 ; COUNT_HF1[6]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.208     ;
; -9.184 ; COUNT_HF1[1]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.190     ;
; -9.181 ; COUNT_HF1[5]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.187     ;
; -9.167 ; COUNT_HF1[3]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 10.153     ;
; -9.164 ; COUNT_HF1[2]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.201     ;
; -9.157 ; COUNT_HF1[5]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.153     ;
; -9.146 ; COUNT_HF1[8]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 10.183     ;
; -9.143 ; COUNT_HF1[9]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.161     ;
; -9.132 ; COUNT_HF1[1]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 10.141     ;
; -9.131 ; COUNT_HF1[7]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.149     ;
; -9.131 ; ADC2~3880     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.576      ; 10.243     ;
; -9.123 ; COUNT_HF1[7]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 10.129     ;
; -9.097 ; COUNT_HF1[10] ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 10.093     ;
; -9.094 ; COUNT_HF1[3]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.112     ;
; -8.955 ; COUNT_HF1[2]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 9.973      ;
; -8.948 ; ADC2~4197     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.526      ; 10.010     ;
; -8.909 ; ADC2~9145     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.555      ; 10.000     ;
; -8.907 ; COUNT_HF1[7]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 9.893      ;
; -8.900 ; ADC2~6773     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.509      ; 9.945      ;
; -8.830 ; COUNT_HF1[8]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 9.836      ;
; -8.827 ; ADC2~2440     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.555      ; 9.918      ;
; -8.770 ; ADC2~1657     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.562      ; 9.868      ;
; -8.762 ; ADC2~16279    ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.526      ; 9.824      ;
; -8.756 ; ADC2~5255     ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.521      ; 9.813      ;
; -8.750 ; ADC2~13000    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.582      ; 9.868      ;
; -8.736 ; ADC2~14456    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.543      ; 9.815      ;
; -8.733 ; ADC2~9192     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.573      ; 9.842      ;
; -8.730 ; ADC2~13913    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.591      ; 9.857      ;
; -8.719 ; ADC2~12040    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.582      ; 9.837      ;
; -8.710 ; ADC2~9194     ; drv_i.io.SData[6] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.522      ; 9.768      ;
; -8.705 ; ADC2~6808     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.586      ; 9.827      ;
; -8.683 ; ADC2~12025    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.599      ; 9.818      ;
; -8.672 ; ADC2~9815     ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.511      ; 9.719      ;
; -8.667 ; ADC2~3432     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.572      ; 9.775      ;
; -8.662 ; ADC2~8104     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.562      ; 9.760      ;
; -8.661 ; ADC2~5606     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.512      ; 9.709      ;
; -8.644 ; ADC2~8488     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.538      ; 9.718      ;
; -8.643 ; ADC2~11352    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.551      ; 9.730      ;
; -8.636 ; ADC2~15157    ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.517      ; 9.689      ;
; -8.619 ; ADC2~2888     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.590      ; 9.745      ;
; -8.612 ; ADC2~8889     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.567      ; 9.715      ;
; -8.607 ; ADC2~14155    ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.585      ; 9.728      ;
; -8.595 ; ADC2~15286    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.543      ; 9.674      ;
; -8.593 ; ADC2~6809     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.586      ; 9.715      ;
; -8.575 ; ADC2~3108     ; drv_i.io.SData[0] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.531      ; 9.642      ;
; -8.572 ; ADC2~13686    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.500      ; 9.608      ;
; -8.571 ; ADC2~6185     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.570      ; 9.677      ;
; -8.566 ; ADC2~4059     ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.571      ; 9.673      ;
; -8.562 ; ADC2~5701     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.534      ; 9.632      ;
; -8.561 ; ADC2~14233    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.559      ; 9.656      ;
; -8.559 ; ADC2~11862    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.518      ; 9.613      ;
; -8.557 ; ADC2~7798     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.531      ; 9.624      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_2MHZ'                                                                              ;
+--------+---------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------+--------------+-------------+--------------+------------+------------+
; -8.478 ; COUNT_HF1[2]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.467      ;
; -8.384 ; COUNT_HF1[5]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.377      ;
; -8.360 ; COUNT_HF1[2]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.345      ;
; -8.333 ; COUNT_HF1[6]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.326      ;
; -8.298 ; COUNT_HF1[2]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 8.279      ;
; -8.290 ; COUNT_HF1[2]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.258      ;
; -8.290 ; COUNT_HF1[2]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.258      ;
; -8.280 ; COUNT_HF1[2]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.273      ;
; -8.279 ; COUNT_HF1[4]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.268      ;
; -8.258 ; COUNT_HF1[2]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.572     ; 8.222      ;
; -8.253 ; COUNT_HF1[7]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.246      ;
; -8.231 ; COUNT_HF1[2]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.558     ; 8.209      ;
; -8.227 ; COUNT_HF1[5]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.216      ;
; -8.201 ; COUNT_HF1[2]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.550     ; 8.187      ;
; -8.176 ; COUNT_HF1[2]  ; ADC2~6363  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.542     ; 8.170      ;
; -8.176 ; COUNT_HF1[6]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.165      ;
; -8.172 ; COUNT_HF[0]   ; ADC2~7108  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.001      ; 9.209      ;
; -8.171 ; COUNT_HF1[5]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.562     ; 8.145      ;
; -8.168 ; COUNT_HF1[5]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.153      ;
; -8.161 ; COUNT_HF1[2]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.549     ; 8.148      ;
; -8.161 ; COUNT_HF1[4]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.146      ;
; -8.155 ; COUNT_HF1[2]  ; ADC2~2938  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.544     ; 8.147      ;
; -8.147 ; COUNT_HF1[2]  ; ADC2~15012 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.124      ;
; -8.138 ; COUNT_HF1[2]  ; ADC2~12071 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 8.119      ;
; -8.138 ; COUNT_HF1[2]  ; ADC2~12075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 8.119      ;
; -8.137 ; COUNT_HF1[5]  ; ADC2~3943  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.548     ; 8.125      ;
; -8.133 ; COUNT_HF[11]  ; ADC2~7108  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.001      ; 9.170      ;
; -8.132 ; COUNT_HF1[5]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.549     ; 8.119      ;
; -8.128 ; COUNT_HF1[2]  ; ADC2~15638 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.526     ; 8.138      ;
; -8.128 ; COUNT_HF1[2]  ; ADC2~15643 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.526     ; 8.138      ;
; -8.120 ; COUNT_HF1[6]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.562     ; 8.094      ;
; -8.119 ; COUNT_HF1[2]  ; ADC2~6216  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.590     ; 8.065      ;
; -8.117 ; COUNT_HF1[6]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.102      ;
; -8.107 ; COUNT_HF1[8]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.100      ;
; -8.099 ; COUNT_HF1[4]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 8.080      ;
; -8.098 ; COUNT_HF1[2]  ; ADC2~16374 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.538     ; 8.096      ;
; -8.098 ; COUNT_HF1[2]  ; ADC2~16379 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.538     ; 8.096      ;
; -8.098 ; COUNT_HF1[2]  ; ADC2~740   ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.558     ; 8.076      ;
; -8.097 ; COUNT_HF1[5]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.550     ; 8.083      ;
; -8.097 ; COUNT_HF[4]   ; ADC2~7108  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.001      ; 9.134      ;
; -8.096 ; COUNT_HF1[7]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.085      ;
; -8.095 ; COUNT_HF[2]   ; ADC2~7108  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.001      ; 9.132      ;
; -8.091 ; COUNT_HF1[4]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.059      ;
; -8.091 ; COUNT_HF1[4]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.059      ;
; -8.086 ; COUNT_HF1[6]  ; ADC2~3943  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.548     ; 8.074      ;
; -8.081 ; COUNT_HF1[4]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.074      ;
; -8.081 ; COUNT_HF1[6]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.549     ; 8.068      ;
; -8.075 ; COUNT_HF1[2]  ; ADC2~12280 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.570     ; 8.041      ;
; -8.074 ; COUNT_HF1[2]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.562     ; 8.048      ;
; -8.063 ; COUNT_HF1[1]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.052      ;
; -8.061 ; COUNT_HF1[2]  ; ADC2~13129 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.583     ; 8.014      ;
; -8.059 ; COUNT_HF1[4]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.572     ; 8.023      ;
; -8.056 ; COUNT_HF1[2]  ; ADC2~11893 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.012      ;
; -8.056 ; COUNT_HF1[2]  ; ADC2~11898 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.012      ;
; -8.054 ; COUNT_HF[0]   ; ADC2~7736  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.003     ; 9.087      ;
; -8.054 ; COUNT_HF[5]   ; ADC2~7108  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.001      ; 9.091      ;
; -8.047 ; COUNT_HF1[5]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 8.028      ;
; -8.046 ; COUNT_HF1[6]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.550     ; 8.032      ;
; -8.045 ; COUNT_HF1[11] ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.038      ;
; -8.041 ; COUNT_HF1[3]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.030      ;
; -8.040 ; COUNT_HF1[7]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.562     ; 8.014      ;
; -8.040 ; COUNT_HF1[2]  ; ADC2~3943  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.548     ; 8.028      ;
; -8.039 ; COUNT_HF1[5]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.007      ;
; -8.039 ; COUNT_HF1[5]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.007      ;
; -8.037 ; COUNT_HF1[7]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.022      ;
; -8.035 ; COUNT_HF1[2]  ; ADC2~11227 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.575     ; 7.996      ;
; -8.032 ; COUNT_HF1[4]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.558     ; 8.010      ;
; -8.027 ; COUNT_HF[6]   ; ADC2~7108  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; 0.001      ; 9.064      ;
; -8.026 ; COUNT_HF1[2]  ; ADC2~9482  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.574     ; 7.988      ;
; -8.026 ; COUNT_HF1[2]  ; ADC2~6891  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.592     ; 7.970      ;
; -8.023 ; COUNT_HF1[5]  ; ADC2~9335  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.556     ; 8.003      ;
; -8.015 ; COUNT_HF[11]  ; ADC2~7736  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.003     ; 9.048      ;
; -8.007 ; COUNT_HF1[5]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.572     ; 7.971      ;
; -8.006 ; COUNT_HF1[7]  ; ADC2~3943  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.548     ; 7.994      ;
; -8.005 ; COUNT_HF1[2]  ; ADC2~7368  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.002      ;
; -8.002 ; COUNT_HF1[4]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.550     ; 7.988      ;
; -8.001 ; COUNT_HF1[2]  ; ADC2~2486  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.550     ; 7.987      ;
; -8.001 ; COUNT_HF1[7]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.549     ; 7.988      ;
; -7.999 ; COUNT_HF1[2]  ; ADC2~1239  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.575     ; 7.960      ;
; -7.997 ; COUNT_HF1[9]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 7.990      ;
; -7.996 ; COUNT_HF1[6]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 7.977      ;
; -7.992 ; COUNT_HF[0]   ; ADC2~5236  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.007     ; 9.021      ;
; -7.990 ; COUNT_HF1[5]  ; ADC2~12071 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 7.971      ;
; -7.990 ; COUNT_HF1[5]  ; ADC2~12075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.555     ; 7.971      ;
; -7.989 ; COUNT_HF1[2]  ; ADC2~9719  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.579     ; 7.946      ;
; -7.989 ; COUNT_HF1[2]  ; ADC2~9722  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.579     ; 7.946      ;
; -7.988 ; COUNT_HF1[6]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 7.956      ;
; -7.988 ; COUNT_HF1[6]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 7.956      ;
; -7.984 ; COUNT_HF[0]   ; ADC2~16074 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.020     ; 9.000      ;
; -7.984 ; COUNT_HF[0]   ; ADC2~16075 ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.020     ; 9.000      ;
; -7.980 ; COUNT_HF1[5]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.558     ; 7.958      ;
; -7.979 ; COUNT_HF[4]   ; ADC2~7736  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.003     ; 9.012      ;
; -7.977 ; COUNT_HF1[4]  ; ADC2~6363  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.542     ; 7.971      ;
; -7.977 ; COUNT_HF[2]   ; ADC2~7736  ; CLK_2MHZ     ; CLK_2MHZ    ; 1.000        ; -0.003     ; 9.010      ;
; -7.974 ; COUNT_HF1[2]  ; ADC2~2874  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.589     ; 7.921      ;
; -7.974 ; COUNT_HF1[2]  ; ADC2~2875  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.589     ; 7.921      ;
; -7.972 ; COUNT_HF1[6]  ; ADC2~9335  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.556     ; 7.952      ;
; -7.969 ; COUNT_HF1[2]  ; ADC2~2905  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.561     ; 7.944      ;
; -7.969 ; COUNT_HF1[2]  ; ADC2~2906  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.561     ; 7.944      ;
; -7.969 ; COUNT_HF1[2]  ; ADC2~2907  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.561     ; 7.944      ;
+--------+---------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_1MHZ'                                                                                 ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.838 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.874      ;
; -2.837 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.873      ;
; -2.834 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.870      ;
; -2.831 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.867      ;
; -2.827 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.864      ;
; -2.826 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.863      ;
; -2.823 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.860      ;
; -2.820 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.857      ;
; -2.755 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.792      ;
; -2.754 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.791      ;
; -2.751 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.788      ;
; -2.748 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.785      ;
; -2.728 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.765      ;
; -2.727 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.764      ;
; -2.724 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.761      ;
; -2.721 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.758      ;
; -2.573 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.610      ;
; -2.572 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.609      ;
; -2.569 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.606      ;
; -2.566 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.603      ;
; -2.437 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.474      ;
; -2.436 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.473      ;
; -2.433 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.470      ;
; -2.430 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.467      ;
; -2.366 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.403      ;
; -2.365 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.402      ;
; -2.362 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.399      ;
; -2.359 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.396      ;
; -2.328 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.364      ;
; -2.327 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.363      ;
; -2.324 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.360      ;
; -2.321 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.357      ;
; -2.228 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.264      ;
; -2.227 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.263      ;
; -2.224 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.260      ;
; -2.221 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.257      ;
; -2.204 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.241      ;
; -2.203 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.240      ;
; -2.200 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.237      ;
; -2.197 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.234      ;
; -2.141 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.177      ;
; -2.140 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.176      ;
; -2.137 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.173      ;
; -2.134 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.170      ;
; -2.005 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 3.040      ;
; -1.994 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.030      ;
; -1.954 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 2.989      ;
; -1.943 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.979      ;
; -1.922 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.958      ;
; -1.916 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.952      ;
; -1.871 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.907      ;
; -1.835 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.871      ;
; -1.824 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.861      ;
; -1.752 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.789      ;
; -1.740 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.776      ;
; -1.725 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.762      ;
; -1.580 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.616      ;
; -1.570 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.607      ;
; -1.529 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.565      ;
; -1.519 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 2.554      ;
; -1.508 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.544      ;
; -1.455 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.491      ;
; -1.454 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.490      ;
; -1.451 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.487      ;
; -1.448 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.484      ;
; -1.436 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.472      ;
; -1.434 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.471      ;
; -1.409 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.445      ;
; -1.377 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.413      ;
; -1.365 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.401      ;
; -1.363 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.400      ;
; -1.355 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 2.390      ;
; -1.344 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.380      ;
; -1.325 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.361      ;
; -1.272 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.308      ;
; -1.254 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.290      ;
; -1.245 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.281      ;
; -1.201 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.238      ;
; -1.155 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 2.190      ;
; -1.144 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.180      ;
; -1.118 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.154      ;
; -1.090 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.126      ;
; -1.072 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.108      ;
; -1.047 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.083      ;
; -1.045 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.081      ;
; -0.954 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.990      ;
; -0.946 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.982      ;
; -0.890 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.926      ;
; -0.573 ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.609      ;
; -0.567 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.603      ;
; -0.442 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.478      ;
; 0.379  ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50Mhz'                                                                                                                    ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.549 ; CLK_2MHZ                       ; CLK_2MHZ                        ; CLK_2MHZ     ; clk_50Mhz   ; 0.000        ; 2.690      ; 0.657      ;
; -2.548 ; CLK_1MHZ                       ; CLK_1MHZ                        ; CLK_1MHZ     ; clk_50Mhz   ; 0.000        ; 2.689      ; 0.657      ;
; -2.049 ; CLK_2MHZ                       ; CLK_2MHZ                        ; CLK_2MHZ     ; clk_50Mhz   ; -0.500       ; 2.690      ; 0.657      ;
; -2.048 ; CLK_1MHZ                       ; CLK_1MHZ                        ; CLK_1MHZ     ; clk_50Mhz   ; -0.500       ; 2.689      ; 0.657      ;
; 0.391  ; slowclk_en                     ; slowclk_en                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[30]        ; devreq:dvrq|r.shift[30]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[1]     ; devreq:dvrq|r.nr.inline[1]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg_complete    ; drv:d|r.st.cfg.cfg_complete     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg             ; drv:d|r.st.cfg.cfg              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.configure    ; drv:d|r.st.global.configure     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[0]     ; devreq:dvrq|r.nr.inline[0]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[0]         ; devreq:dvrq|r.shift[0]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[1]  ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[0]                ; innerCounter[0]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[1]                ; innerCounter[1]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[2]                ; innerCounter[2]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[3]                ; innerCounter[3]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[4]                ; innerCounter[4]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[5]                ; innerCounter[5]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[6]                ; innerCounter[6]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[7]                ; innerCounter[7]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[8]                ; innerCounter[8]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[10]               ; innerCounter[10]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[11]               ; innerCounter[11]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[12]               ; innerCounter[12]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[13]               ; innerCounter[13]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[14]               ; innerCounter[14]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[15]               ; innerCounter[15]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[17]               ; innerCounter[17]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[18]               ; innerCounter[18]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[19]               ; innerCounter[19]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[20]               ; innerCounter[20]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[21]               ; innerCounter[21]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[22]               ; innerCounter[22]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[23]               ; innerCounter[23]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[24]               ; innerCounter[24]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[25]               ; innerCounter[25]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[26]               ; innerCounter[26]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[27]               ; innerCounter[27]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[28]               ; innerCounter[28]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[29]               ; innerCounter[29]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[30]               ; innerCounter[30]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[31]               ; innerCounter[31]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[16]               ; innerCounter[16]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; COUNT_HF1[1]                   ; COUNT_HF1[1]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[9]                     ; counter[9]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[10]                    ; counter[10]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[11]                    ; counter[11]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[12]                    ; counter[12]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[13]                    ; counter[13]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[14]                    ; counter[14]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[15]                    ; counter[15]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[16]                    ; counter[16]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[17]                    ; counter[17]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[18]                    ; counter[18]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[19]                    ; counter[19]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[20]                    ; counter[20]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[21]                    ; counter[21]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[22]                    ; counter[22]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[23]                    ; counter[23]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[25]                    ; counter[25]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[26]                    ; counter[26]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[27]                    ; counter[27]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[28]                    ; counter[28]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[29]                    ; counter[29]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[30]                    ; counter[30]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[9]                ; innerCounter[9]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[4]                     ; counter[4]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[5]                     ; counter[5]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[6]                     ; counter[6]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[7]                     ; counter[7]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[8]                     ; counter[8]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv_i.io.RDy                   ; drv_i.io.RDy                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.TxFSM               ; drv:d|r.st.TxFSM                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.wait_ready ; devreq:dvrq|r.state.wait_ready  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.idle       ; devreq:dvrq|r.state.idle        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.configured       ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.dev                 ; drv:d|r.st.dev                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.TxLoads         ; drv:d|r.st.irq.TxLoads          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[5]  ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.serve_irq       ; drv:d|r.st.irq.serve_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep0_out         ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.set_addr   ; devreq:dvrq|r.state.set_addr    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[2]     ; devreq:dvrq|r.nr.inline[2]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.idev_req        ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.stall      ; devreq:dvrq|r.state.stall       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[27]        ; devreq:dvrq|r.shift[27]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.count[0]               ; hal:h|r.count[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.go                     ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.state.reset_st         ; hal:h|r.state.reset_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.gdev_req     ; drv:d|r.st.global.gdev_req      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_12MHZ                      ; CLK_12MHZ                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.reset                  ; hal:h|r.reset                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.512  ; reset_synch                    ; reset_usb                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.778      ;
; 0.513  ; hal:h|r.iface.data_out[13]     ; drv:d|r.nr.DeviceReq.wValue[13] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.779      ;
; 0.519  ; drv:d|r.st.irq.ep1_out3        ; drv:d|r.st.irq.ep1_out4         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; hal:h|r.iface.rdy              ; hal:h|r.rdy_out                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; hal:h|r.iface.data_out[15]     ; drv:d|r.nr.DeviceReq.wValue[15] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; devreq:dvrq|r.nr.hal.data[11]  ; drv:d|r.nr.hdata_out[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; drv:d|r.nr.Din[5]              ; drv:d|r.nr.hdata_out_irq[5]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_1MHZ'                                                                                 ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 1.212 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.478      ;
; 1.337 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.603      ;
; 1.343 ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.609      ;
; 1.524 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.790      ;
; 1.660 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.926      ;
; 1.709 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.975      ;
; 1.716 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.982      ;
; 1.724 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.990      ;
; 1.813 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.079      ;
; 1.815 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.081      ;
; 1.817 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.083      ;
; 1.842 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.108      ;
; 1.844 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.110      ;
; 1.860 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.126      ;
; 1.888 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.154      ;
; 1.914 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.180      ;
; 1.925 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 2.190      ;
; 1.938 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.205      ;
; 1.971 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.238      ;
; 2.010 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.277      ;
; 2.015 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.281      ;
; 2.024 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.290      ;
; 2.032 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.299      ;
; 2.042 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.308      ;
; 2.095 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.361      ;
; 2.114 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.380      ;
; 2.125 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 2.390      ;
; 2.133 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.400      ;
; 2.135 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.401      ;
; 2.147 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.413      ;
; 2.155 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.422      ;
; 2.179 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.445      ;
; 2.194 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.461      ;
; 2.204 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.471      ;
; 2.206 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.472      ;
; 2.210 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.476      ;
; 2.212 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.478      ;
; 2.218 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.484      ;
; 2.221 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.487      ;
; 2.225 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.491      ;
; 2.240 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.507      ;
; 2.265 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.532      ;
; 2.278 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.544      ;
; 2.279 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.545      ;
; 2.289 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 2.554      ;
; 2.297 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.563      ;
; 2.299 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.565      ;
; 2.317 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.584      ;
; 2.340 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.607      ;
; 2.350 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.616      ;
; 2.364 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.630      ;
; 2.384 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.650      ;
; 2.387 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.653      ;
; 2.388 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.655      ;
; 2.401 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.668      ;
; 2.402 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.669      ;
; 2.473 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.740      ;
; 2.495 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.762      ;
; 2.510 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.776      ;
; 2.511 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.778      ;
; 2.514 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.781      ;
; 2.515 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.782      ;
; 2.522 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.789      ;
; 2.556 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.823      ;
; 2.583 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.850      ;
; 2.587 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.854      ;
; 2.594 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.861      ;
; 2.594 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.861      ;
; 2.605 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.871      ;
; 2.629 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.896      ;
; 2.630 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.897      ;
; 2.641 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.907      ;
; 2.653 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.920      ;
; 2.655 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.922      ;
; 2.666 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.932      ;
; 2.675 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.941      ;
; 2.679 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.946      ;
; 2.686 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.952      ;
; 2.692 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.958      ;
; 2.712 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.978      ;
; 2.713 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.979      ;
; 2.715 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.981      ;
; 2.724 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 2.989      ;
; 2.764 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.031      ;
; 2.764 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.030      ;
; 2.775 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 3.040      ;
; 2.778 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.045      ;
; 2.789 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.055      ;
; 2.861 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.128      ;
; 2.869 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.136      ;
; 2.874 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.140      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_2MHZ'                                                                                ;
+-------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; 1.334 ; COUNT_HF[0]   ; COUNT_HF[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; COUNT_HF[5]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.603      ;
; 1.480 ; COUNT_HF[1]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.746      ;
; 1.514 ; COUNT_HF[3]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.780      ;
; 1.567 ; COUNT_HF[11]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.833      ;
; 1.759 ; COUNT_HF[4]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.025      ;
; 1.791 ; COUNT_HF[3]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.057      ;
; 1.864 ; COUNT_HF[2]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.130      ;
; 1.868 ; COUNT_HF[0]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.134      ;
; 1.892 ; COUNT_HF[8]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.158      ;
; 1.899 ; COUNT_HF[2]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.165      ;
; 1.927 ; COUNT_HF[1]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.193      ;
; 1.962 ; COUNT_HF[1]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.228      ;
; 2.003 ; COUNT_HF[0]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.269      ;
; 2.038 ; COUNT_HF[0]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.304      ;
; 2.120 ; COUNT_HF[7]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.386      ;
; 2.138 ; COUNT_HF[2]   ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.404      ;
; 2.158 ; COUNT_HF[10]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.424      ;
; 2.201 ; COUNT_HF[6]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.467      ;
; 2.269 ; COUNT_HF[9]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.535      ;
; 2.275 ; COUNT_HF[10]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.541      ;
; 2.294 ; COUNT_HF[7]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.560      ;
; 2.323 ; COUNT_HF[5]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.589      ;
; 2.375 ; COUNT_HF[6]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.641      ;
; 2.378 ; COUNT_HF[8]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.644      ;
; 2.429 ; COUNT_HF[4]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.695      ;
; 2.461 ; COUNT_HF[3]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.727      ;
; 2.467 ; COUNT_HF[9]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.733      ;
; 2.492 ; COUNT_HF[7]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.758      ;
; 2.497 ; COUNT_HF[5]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.763      ;
; 2.513 ; COUNT_HF[1]   ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.779      ;
; 2.534 ; COUNT_HF[2]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.800      ;
; 2.573 ; COUNT_HF[6]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.839      ;
; 2.576 ; COUNT_HF[8]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.842      ;
; 2.589 ; COUNT_HF[0]   ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.855      ;
; 2.597 ; COUNT_HF[1]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.863      ;
; 2.603 ; COUNT_HF[4]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.869      ;
; 2.635 ; COUNT_HF[3]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.901      ;
; 2.646 ; COUNT_HF[4]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.912      ;
; 2.673 ; COUNT_HF[0]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.939      ;
; 2.695 ; COUNT_HF[5]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.961      ;
; 2.708 ; COUNT_HF[2]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.974      ;
; 2.771 ; COUNT_HF[1]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.037      ;
; 2.801 ; COUNT_HF[4]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.067      ;
; 2.833 ; COUNT_HF[3]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.099      ;
; 2.847 ; COUNT_HF[0]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.113      ;
; 2.906 ; COUNT_HF[2]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.172      ;
; 2.918 ; COUNT_HF[9]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.184      ;
; 2.969 ; COUNT_HF[1]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.235      ;
; 2.993 ; COUNT_HF[3]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.259      ;
; 3.045 ; COUNT_HF[0]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.311      ;
; 3.066 ; COUNT_HF[2]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.332      ;
; 3.129 ; COUNT_HF[1]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.395      ;
; 3.205 ; COUNT_HF[0]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.471      ;
; 3.255 ; COUNT_HF[7]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.521      ;
; 3.336 ; COUNT_HF[6]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.602      ;
; 3.339 ; COUNT_HF[8]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.605      ;
; 3.360 ; COUNT_HF[7]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.626      ;
; 3.415 ; COUNT_HF[6]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.681      ;
; 3.438 ; COUNT_HF1[10] ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.548     ; 2.656      ;
; 3.458 ; COUNT_HF[5]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.724      ;
; 3.489 ; COUNT_HF1[9]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.548     ; 2.707      ;
; 3.537 ; COUNT_HF1[11] ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.548     ; 2.755      ;
; 3.564 ; COUNT_HF[4]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.830      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10935   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10934   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10933   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10936   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10937   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10938   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10939   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.582 ; COUNT_HF[9]   ; ADC2~10932   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 3.849      ;
; 3.596 ; COUNT_HF[3]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.862      ;
; 3.599 ; COUNT_HF1[8]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.548     ; 2.817      ;
; 3.669 ; COUNT_HF[2]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.935      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10679   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10678   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10677   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10680   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10681   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10682   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10683   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.698 ; COUNT_HF[9]   ; ADC2~10676   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 3.959      ;
; 3.712 ; COUNT_HF[10]  ; ADC2~9415    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.002     ; 3.976      ;
; 3.712 ; COUNT_HF[10]  ; ADC2~9412    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.002     ; 3.976      ;
; 3.732 ; COUNT_HF[1]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.998      ;
; 3.745 ; COUNT_HF1[7]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.548     ; 2.963      ;
; 3.756 ; COUNT_HF[6]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 4.022      ;
; 3.808 ; COUNT_HF[0]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 4.074      ;
; 3.810 ; COUNT_HF[9]   ; ADC2~2327    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 4.076      ;
; 3.810 ; COUNT_HF[9]   ; ADC2~2325    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 4.076      ;
; 3.810 ; COUNT_HF[9]   ; ADC2~2329    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 4.076      ;
; 3.810 ; COUNT_HF[9]   ; ADC2~2330    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 4.076      ;
; 3.825 ; COUNT_HF1[6]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.548     ; 3.043      ;
; 3.829 ; COUNT_HF[10]  ; ADC2~10935   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 4.096      ;
; 3.829 ; COUNT_HF[10]  ; ADC2~10934   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 4.096      ;
; 3.829 ; COUNT_HF[10]  ; ADC2~10933   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 4.096      ;
; 3.829 ; COUNT_HF[10]  ; ADC2~10936   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 4.096      ;
; 3.829 ; COUNT_HF[10]  ; ADC2~10937   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 4.096      ;
; 3.829 ; COUNT_HF[10]  ; ADC2~10938   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 4.096      ;
+-------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.739 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.014     ; 2.761      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 2.744      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 2.745      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 2.746      ;
; -1.739 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.014     ; 2.761      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.755      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 2.759      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.760      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 2.751      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 2.759      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 2.759      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 2.759      ;
; -1.739 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.743      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 2.749      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 2.749      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 2.750      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 2.756      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.757      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 2.752      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 2.749      ;
; -1.739 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.748      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.509 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.758      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.758      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 2.761      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 2.744      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.030     ; 2.745      ;
; 2.509 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 2.746      ;
; 2.509 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.758      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 2.761      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.755      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 2.759      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.760      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 2.751      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 2.759      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 2.759      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 2.759      ;
; 2.509 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.743      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 2.749      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 2.749      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.025     ; 2.750      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 2.756      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.757      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 2.752      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 2.749      ;
; 2.509 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.748      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50Mhz'                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[1]         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_2MHZ'                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
+--------+--------------+----------------+------------------+----------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_1MHZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; r_w1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; r_w1                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; 7.958  ; 7.958  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 11.646 ; 11.646 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; 10.141 ; 10.141 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; 8.932  ; 8.932  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; 9.046  ; 9.046  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; 9.192  ; 9.192  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; 8.968  ; 8.968  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; 11.646 ; 11.646 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; 8.995  ; 8.995  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; 9.145  ; 9.145  ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; 13.128 ; 13.128 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.379  ; 3.379  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.146  ; 3.146  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.379  ; 3.379  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.372  ; 3.372  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.194  ; 3.194  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.051  ; 3.051  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.040  ; 3.040  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.062  ; 3.062  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.053  ; 3.053  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 2.885  ; 2.885  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 2.846  ; 2.846  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 2.842  ; 2.842  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.846  ; 2.846  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 2.850  ; 2.850  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.359  ; 3.359  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.123  ; 3.123  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.325  ; 3.325  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.594  ; 3.594  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 5.015  ; 5.015  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; -4.931 ; -4.931 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; -3.777 ; -3.777 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; -3.796 ; -3.796 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; -3.938 ; -3.938 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; -3.900 ; -3.900 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; -3.880 ; -3.880 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; -3.918 ; -3.918 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; -3.777 ; -3.777 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; -3.842 ; -3.842 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; -3.825 ; -3.825 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; -4.882 ; -4.882 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; -2.612 ; -2.612 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -2.916 ; -2.916 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -3.149 ; -3.149 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -3.142 ; -3.142 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -2.964 ; -2.964 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -2.821 ; -2.821 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -2.810 ; -2.810 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -2.832 ; -2.832 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -2.823 ; -2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -2.655 ; -2.655 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -2.616 ; -2.616 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -2.612 ; -2.612 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -2.616 ; -2.616 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -2.620 ; -2.620 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -3.129 ; -3.129 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -2.893 ; -2.893 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -3.095 ; -3.095 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -3.364 ; -3.364 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -3.224 ; -3.224 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 4.237  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 4.237  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 23.422 ; 23.422 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 20.839 ; 20.839 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 22.214 ; 22.214 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 19.478 ; 19.478 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 21.549 ; 21.549 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 21.994 ; 21.994 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 19.676 ; 19.676 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 19.257 ; 19.257 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 23.054 ; 23.054 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 22.910 ; 22.910 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 22.270 ; 22.270 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 19.770 ; 19.770 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 23.422 ; 23.422 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 4.237  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 5.741  ; 5.741  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 6.263  ; 6.263  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 6.263  ; 6.263  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.645  ; 7.645  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.645  ; 7.645  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.462  ; 7.462  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.839  ; 6.839  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.817  ; 6.817  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.839  ; 6.839  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.827  ; 6.827  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.712  ; 6.712  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.698  ; 6.698  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.683  ; 6.683  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.697  ; 6.697  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.704  ; 6.704  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.521  ; 6.521  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.522  ; 6.522  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.785  ; 6.785  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.502  ; 6.502  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.478  ; 6.478  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.482  ; 6.482  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.464  ; 6.464  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.756  ; 6.756  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.613  ; 6.613  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.362  ; 6.362  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.591  ; 6.591  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 4.237  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 4.237  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 5.741  ; 4.237  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 11.630 ; 11.630 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 12.727 ; 12.727 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 11.124 ; 11.124 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 12.167 ; 12.167 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 12.047 ; 12.047 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 11.103 ; 11.103 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 10.593 ; 10.593 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 11.668 ; 11.668 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 13.132 ; 13.132 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 12.344 ; 12.344 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 11.535 ; 11.535 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 14.755 ; 14.755 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 4.237  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 5.741  ; 5.741  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 6.263  ; 6.263  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 6.263  ; 6.263  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.599  ; 7.599  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.599  ; 7.599  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.307  ; 7.307  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.464  ; 6.464  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.817  ; 6.817  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.839  ; 6.839  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.827  ; 6.827  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.712  ; 6.712  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.698  ; 6.698  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.683  ; 6.683  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.697  ; 6.697  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.704  ; 6.704  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.521  ; 6.521  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.522  ; 6.522  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.785  ; 6.785  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.502  ; 6.502  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.478  ; 6.478  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.482  ; 6.482  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.464  ; 6.464  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.756  ; 6.756  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.613  ; 6.613  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.362  ; 6.362  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.591  ; 6.591  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 18.362 ; 17.912 ; 17.912 ; 18.362 ;
; reset      ; GPIO0[1]    ; 21.026 ; 20.245 ; 20.245 ; 21.026 ;
; reset      ; GPIO0[2]    ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; reset      ; GPIO0[3]    ; 23.098 ; 23.098 ; 23.098 ; 23.098 ;
; reset      ; GPIO0[4]    ; 22.252 ; 22.252 ; 22.252 ; 22.252 ;
; reset      ; GPIO0[5]    ; 21.699 ; 21.699 ; 21.699 ; 21.699 ;
; reset      ; GPIO0[6]    ; 18.444 ; 18.444 ; 18.444 ; 18.444 ;
; reset      ; GPIO0[7]    ; 21.932 ; 21.932 ; 21.932 ; 21.932 ;
; reset      ; GPIO0[8]    ; 24.544 ; 24.544 ; 24.544 ; 24.544 ;
; reset      ; GPIO0[9]    ; 24.017 ; 24.017 ; 24.017 ; 24.017 ;
; reset      ; GPIO0[10]   ; 21.557 ; 21.557 ; 21.557 ; 21.557 ;
; reset      ; GPIO0[11]   ; 24.045 ; 24.045 ; 24.045 ; 24.045 ;
; reset      ; RESET_LED   ;        ; 9.887  ; 9.887  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 16.406 ; 17.126 ; 17.126 ; 16.406 ;
; reset      ; GPIO0[1]    ; 17.351 ; 18.007 ; 18.007 ; 17.351 ;
; reset      ; GPIO0[2]    ; 15.067 ; 15.890 ; 15.890 ; 15.067 ;
; reset      ; GPIO0[3]    ; 17.095 ; 17.335 ; 17.335 ; 17.095 ;
; reset      ; GPIO0[4]    ; 16.645 ; 17.767 ; 17.767 ; 16.645 ;
; reset      ; GPIO0[5]    ; 14.807 ; 15.794 ; 15.794 ; 14.807 ;
; reset      ; GPIO0[6]    ; 15.672 ; 15.764 ; 15.764 ; 15.672 ;
; reset      ; GPIO0[7]    ; 17.524 ; 17.550 ; 17.550 ; 17.524 ;
; reset      ; GPIO0[8]    ; 17.434 ; 18.290 ; 18.290 ; 17.434 ;
; reset      ; GPIO0[9]    ; 17.233 ; 18.417 ; 18.417 ; 17.233 ;
; reset      ; GPIO0[10]   ; 15.975 ; 16.624 ; 16.624 ; 15.975 ;
; reset      ; GPIO0[11]   ; 19.357 ; 19.458 ; 19.458 ; 19.357 ;
; reset      ; RESET_LED   ;        ; 9.887  ; 9.887  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.248 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.268 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.268 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.238 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.203 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.203 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.203 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.213 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.976 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.976 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.239 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.219 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.209 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.659 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.971 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.991 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.991 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.961 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.926 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.926 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.926 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.936 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.699 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.699 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.659 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.659 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.659 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.962 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.942 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.932 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.248     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.268     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.268     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.238     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.203     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.203     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.203     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.213     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.976     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.976     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.239     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.219     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.209     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.659     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.971     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.991     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.991     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.961     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.926     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.926     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.926     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.936     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.699     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.699     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.659     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.659     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.659     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.962     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.942     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.932     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -3.911 ; -244.263      ;
; CLK_2MHZ  ; -3.794 ; -24040.989    ;
; CLK_1MHZ  ; -0.700 ; -4.314        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.592 ; -3.183        ;
; CLK_1MHZ  ; 0.215  ; 0.000         ;
; CLK_2MHZ  ; 0.598  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.638 ; -85.492       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 1.518 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -387.380          ;
; CLK_2MHZ  ; -0.500 ; -8204.000         ;
; CLK_1MHZ  ; -0.500 ; -13.000           ;
+-----------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50Mhz'                                                                                    ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.911 ; COUNT_HF1[5]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.945      ;
; -3.887 ; COUNT_HF1[9]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.897      ;
; -3.874 ; COUNT_HF1[8]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.890      ;
; -3.869 ; COUNT_HF1[2]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.903      ;
; -3.855 ; COUNT_HF1[4]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.865      ;
; -3.854 ; COUNT_HF1[6]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.888      ;
; -3.840 ; COUNT_HF1[6]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.837      ;
; -3.839 ; COUNT_HF1[7]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.836      ;
; -3.821 ; COUNT_HF1[1]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.855      ;
; -3.788 ; COUNT_HF1[7]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.822      ;
; -3.787 ; COUNT_HF1[2]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.797      ;
; -3.787 ; COUNT_HF1[3]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.797      ;
; -3.787 ; COUNT_HF1[4]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.784      ;
; -3.778 ; COUNT_HF1[1]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.775      ;
; -3.777 ; COUNT_HF1[9]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.811      ;
; -3.777 ; COUNT_HF1[10] ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.811      ;
; -3.776 ; COUNT_HF1[4]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.810      ;
; -3.773 ; COUNT_HF1[3]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.807      ;
; -3.770 ; COUNT_HF1[6]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.786      ;
; -3.769 ; COUNT_HF1[5]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.803      ;
; -3.767 ; COUNT_HF1[4]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.755      ;
; -3.765 ; COUNT_HF1[2]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.799      ;
; -3.763 ; ADC2~7496     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.351      ; 4.646      ;
; -3.761 ; COUNT_HF1[7]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.771      ;
; -3.761 ; ADC2~3880     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.356      ; 4.649      ;
; -3.756 ; COUNT_HF1[6]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.790      ;
; -3.749 ; COUNT_HF1[3]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.783      ;
; -3.745 ; COUNT_HF1[6]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.733      ;
; -3.742 ; COUNT_HF1[1]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.730      ;
; -3.741 ; COUNT_HF1[4]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.775      ;
; -3.733 ; COUNT_HF1[1]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.767      ;
; -3.732 ; COUNT_HF1[10] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.766      ;
; -3.724 ; ADC2~1657     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.344      ; 4.600      ;
; -3.723 ; COUNT_HF1[9]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.757      ;
; -3.718 ; COUNT_HF1[8]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.752      ;
; -3.717 ; COUNT_HF1[7]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.751      ;
; -3.716 ; COUNT_HF1[8]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.713      ;
; -3.710 ; COUNT_HF1[8]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.720      ;
; -3.707 ; ADC2~4197     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.313      ; 4.552      ;
; -3.703 ; COUNT_HF1[9]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.710      ;
; -3.702 ; COUNT_HF1[5]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.699      ;
; -3.698 ; COUNT_HF1[10] ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.705      ;
; -3.694 ; COUNT_HF1[3]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.691      ;
; -3.694 ; COUNT_HF1[8]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.682      ;
; -3.690 ; COUNT_HF1[1]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.697      ;
; -3.685 ; COUNT_HF1[10] ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.695      ;
; -3.685 ; ADC2~12040    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.363      ; 4.580      ;
; -3.683 ; ADC2~6773     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.299      ; 4.514      ;
; -3.677 ; COUNT_HF1[6]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.684      ;
; -3.677 ; ADC2~9194     ; drv_i.io.SData[6] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.307      ; 4.516      ;
; -3.672 ; ADC2~16279    ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.313      ; 4.517      ;
; -3.670 ; COUNT_HF1[5]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.686      ;
; -3.669 ; COUNT_HF1[3]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.657      ;
; -3.667 ; COUNT_HF1[5]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.701      ;
; -3.663 ; COUNT_HF1[2]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.697      ;
; -3.663 ; ADC2~3705     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.329      ; 4.524      ;
; -3.658 ; COUNT_HF1[10] ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 4.655      ;
; -3.655 ; COUNT_HF1[10] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.643      ;
; -3.646 ; COUNT_HF1[9]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.680      ;
; -3.639 ; COUNT_HF1[7]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.627      ;
; -3.633 ; ADC2~13913    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.370      ; 4.535      ;
; -3.625 ; COUNT_HF1[7]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.632      ;
; -3.621 ; ADC2~12025    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.379      ; 4.532      ;
; -3.619 ; COUNT_HF1[4]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.635      ;
; -3.619 ; COUNT_HF1[8]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 4.653      ;
; -3.618 ; COUNT_HF1[2]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.625      ;
; -3.604 ; COUNT_HF1[5]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 4.592      ;
; -3.594 ; ADC2~9145     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.339      ; 4.465      ;
; -3.585 ; COUNT_HF1[1]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 4.595      ;
; -3.580 ; COUNT_HF1[5]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.587      ;
; -3.579 ; ADC2~13721    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.355      ; 4.466      ;
; -3.578 ; COUNT_HF1[7]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.594      ;
; -3.576 ; ADC2~5606     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.301      ; 4.409      ;
; -3.574 ; ADC2~7001     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.332      ; 4.438      ;
; -3.573 ; ADC2~11304    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.360      ; 4.465      ;
; -3.571 ; ADC2~2440     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.338      ; 4.441      ;
; -3.571 ; ADC2~15286    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.331      ; 4.434      ;
; -3.562 ; ADC2~14155    ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.364      ; 4.458      ;
; -3.559 ; COUNT_HF1[3]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.575      ;
; -3.558 ; ADC2~5255     ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.309      ; 4.399      ;
; -3.555 ; ADC2~9192     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.353      ; 4.440      ;
; -3.550 ; ADC2~3576     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.338      ; 4.420      ;
; -3.544 ; ADC2~16296    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.344      ; 4.420      ;
; -3.541 ; ADC2~9815     ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.298      ; 4.371      ;
; -3.540 ; COUNT_HF1[2]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.556      ;
; -3.540 ; ADC2~5157     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.296      ; 4.368      ;
; -3.538 ; COUNT_HF1[9]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.554      ;
; -3.538 ; ADC2~8488     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.324      ; 4.394      ;
; -3.537 ; ADC2~8104     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.344      ; 4.413      ;
; -3.535 ; ADC2~15157    ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.306      ; 4.373      ;
; -3.533 ; ADC2~5429     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.317      ; 4.382      ;
; -3.532 ; ADC2~9240     ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.322      ; 4.386      ;
; -3.531 ; ADC2~11862    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.305      ; 4.368      ;
; -3.526 ; ADC2~12920    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.335      ; 4.393      ;
; -3.523 ; ADC2~5253     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.296      ; 4.351      ;
; -3.520 ; ADC2~6404     ; drv_i.io.SData[0] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.346      ; 4.398      ;
; -3.519 ; ADC2~14891    ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.324      ; 4.375      ;
; -3.517 ; ADC2~12600    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.341      ; 4.390      ;
; -3.512 ; ADC2~14456    ; drv_i.io.SData[4] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.329      ; 4.373      ;
; -3.509 ; ADC2~15033    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.346      ; 4.387      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_2MHZ'                                                                              ;
+--------+---------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------+--------------+-------------+--------------+------------+------------+
; -3.794 ; COUNT_HF1[2]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.978      ;
; -3.794 ; COUNT_HF1[2]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.978      ;
; -3.786 ; COUNT_HF1[2]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.982      ;
; -3.776 ; COUNT_HF1[5]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.982      ;
; -3.761 ; COUNT_HF1[2]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.332     ; 3.961      ;
; -3.758 ; COUNT_HF1[6]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.964      ;
; -3.752 ; COUNT_HF1[2]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.329     ; 3.955      ;
; -3.752 ; COUNT_HF1[2]  ; ADC2~740   ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.943      ;
; -3.750 ; COUNT_HF1[2]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.949      ;
; -3.749 ; COUNT_HF1[2]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.955      ;
; -3.744 ; COUNT_HF1[2]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.933      ;
; -3.742 ; COUNT_HF1[5]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.941      ;
; -3.736 ; COUNT_HF1[2]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.353     ; 3.915      ;
; -3.730 ; COUNT_HF1[2]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.929      ;
; -3.726 ; COUNT_HF1[4]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.910      ;
; -3.726 ; COUNT_HF1[4]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.910      ;
; -3.724 ; COUNT_HF1[6]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.923      ;
; -3.718 ; COUNT_HF1[4]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.914      ;
; -3.709 ; COUNT_HF1[2]  ; ADC2~6216  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.367     ; 3.874      ;
; -3.695 ; COUNT_HF1[7]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.901      ;
; -3.693 ; COUNT_HF1[4]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.332     ; 3.893      ;
; -3.690 ; COUNT_HF1[2]  ; ADC2~15012 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.340     ; 3.882      ;
; -3.689 ; COUNT_HF1[5]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.873      ;
; -3.689 ; COUNT_HF1[5]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.873      ;
; -3.684 ; COUNT_HF1[4]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.329     ; 3.887      ;
; -3.684 ; COUNT_HF1[4]  ; ADC2~740   ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.875      ;
; -3.682 ; COUNT_HF1[4]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.881      ;
; -3.681 ; COUNT_HF1[5]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.877      ;
; -3.681 ; COUNT_HF1[4]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.887      ;
; -3.676 ; COUNT_HF1[4]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.865      ;
; -3.671 ; COUNT_HF1[6]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.855      ;
; -3.671 ; COUNT_HF1[6]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.855      ;
; -3.670 ; COUNT_HF1[5]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.869      ;
; -3.668 ; COUNT_HF1[4]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.353     ; 3.847      ;
; -3.663 ; COUNT_HF1[2]  ; ADC2~12071 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.858      ;
; -3.663 ; COUNT_HF1[2]  ; ADC2~12075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.858      ;
; -3.663 ; COUNT_HF1[6]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.859      ;
; -3.662 ; COUNT_HF1[4]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.861      ;
; -3.661 ; COUNT_HF1[7]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.860      ;
; -3.656 ; COUNT_HF1[2]  ; ADC2~12280 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.350     ; 3.838      ;
; -3.656 ; COUNT_HF1[2]  ; ADC2~12858 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.361     ; 3.827      ;
; -3.656 ; COUNT_HF1[5]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.332     ; 3.856      ;
; -3.652 ; COUNT_HF1[6]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.851      ;
; -3.648 ; COUNT_HF1[5]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.329     ; 3.851      ;
; -3.647 ; COUNT_HF1[2]  ; ADC2~6891  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.369     ; 3.810      ;
; -3.647 ; COUNT_HF1[5]  ; ADC2~740   ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.838      ;
; -3.645 ; COUNT_HF1[2]  ; ADC2~2938  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.328     ; 3.849      ;
; -3.644 ; COUNT_HF1[2]  ; ADC2~1350  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.325     ; 3.851      ;
; -3.641 ; COUNT_HF1[4]  ; ADC2~6216  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.367     ; 3.806      ;
; -3.639 ; COUNT_HF1[5]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.828      ;
; -3.638 ; COUNT_HF1[6]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.332     ; 3.838      ;
; -3.636 ; COUNT_HF1[2]  ; ADC2~1351  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.835      ;
; -3.635 ; COUNT_HF1[2]  ; ADC2~15815 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.383     ; 3.784      ;
; -3.634 ; COUNT_HF1[2]  ; ADC2~7368  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.843      ;
; -3.634 ; COUNT_HF1[8]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.840      ;
; -3.631 ; COUNT_HF1[2]  ; ADC2~15638 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.311     ; 3.852      ;
; -3.631 ; COUNT_HF1[2]  ; ADC2~15643 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.311     ; 3.852      ;
; -3.631 ; COUNT_HF1[5]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.353     ; 3.810      ;
; -3.630 ; COUNT_HF1[6]  ; ADC2~7108  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.329     ; 3.833      ;
; -3.629 ; COUNT_HF1[6]  ; ADC2~740   ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.820      ;
; -3.625 ; COUNT_HF1[1]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.809      ;
; -3.625 ; COUNT_HF1[1]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.809      ;
; -3.623 ; COUNT_HF1[5]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.812      ;
; -3.622 ; COUNT_HF1[4]  ; ADC2~15012 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.340     ; 3.814      ;
; -3.621 ; COUNT_HF1[6]  ; ADC2~6873  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.810      ;
; -3.619 ; COUNT_HF1[2]  ; ADC2~4694  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.810      ;
; -3.618 ; COUNT_HF1[2]  ; ADC2~7771  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.806      ;
; -3.617 ; COUNT_HF1[1]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.813      ;
; -3.614 ; COUNT_HF1[11] ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.820      ;
; -3.613 ; COUNT_HF1[6]  ; ADC2~1365  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.353     ; 3.792      ;
; -3.610 ; COUNT_HF1[9]  ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.816      ;
; -3.609 ; COUNT_HF1[2]  ; ADC2~1239  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.357     ; 3.784      ;
; -3.608 ; COUNT_HF1[2]  ; ADC2~6180  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.352     ; 3.788      ;
; -3.608 ; COUNT_HF1[7]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.792      ;
; -3.608 ; COUNT_HF1[7]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.792      ;
; -3.605 ; COUNT_HF1[6]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.794      ;
; -3.604 ; COUNT_HF1[5]  ; ADC2~6216  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.367     ; 3.769      ;
; -3.602 ; COUNT_HF1[2]  ; ADC2~7620  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.334     ; 3.800      ;
; -3.600 ; COUNT_HF1[8]  ; ADC2~5924  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.799      ;
; -3.600 ; COUNT_HF1[7]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.796      ;
; -3.599 ; COUNT_HF1[2]  ; ADC2~3879  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.325     ; 3.806      ;
; -3.599 ; COUNT_HF1[2]  ; ADC2~3881  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.325     ; 3.806      ;
; -3.599 ; COUNT_HF1[2]  ; ADC2~3883  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.325     ; 3.806      ;
; -3.596 ; COUNT_HF1[3]  ; ADC2~16074 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.780      ;
; -3.596 ; COUNT_HF1[3]  ; ADC2~16075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.780      ;
; -3.596 ; COUNT_HF1[2]  ; ADC2~5993  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.785      ;
; -3.595 ; COUNT_HF1[4]  ; ADC2~12071 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.790      ;
; -3.595 ; COUNT_HF1[4]  ; ADC2~12075 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.790      ;
; -3.594 ; COUNT_HF1[2]  ; ADC2~6363  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.327     ; 3.799      ;
; -3.592 ; COUNT_HF1[2]  ; ADC2~11227 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.358     ; 3.766      ;
; -3.592 ; COUNT_HF1[10] ; ADC2~4649  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 3.798      ;
; -3.592 ; COUNT_HF1[1]  ; ADC2~7736  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.332     ; 3.792      ;
; -3.589 ; COUNT_HF1[7]  ; ADC2~3864  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.788      ;
; -3.588 ; COUNT_HF1[2]  ; ADC2~16264 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.356     ; 3.764      ;
; -3.588 ; COUNT_HF1[3]  ; ADC2~5236  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.336     ; 3.784      ;
; -3.588 ; COUNT_HF1[4]  ; ADC2~12280 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.350     ; 3.770      ;
; -3.588 ; COUNT_HF1[4]  ; ADC2~12858 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.361     ; 3.759      ;
; -3.586 ; COUNT_HF1[5]  ; ADC2~3943  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.329     ; 3.789      ;
; -3.586 ; COUNT_HF1[5]  ; ADC2~12280 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.350     ; 3.768      ;
; -3.586 ; COUNT_HF1[5]  ; ADC2~15815 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.383     ; 3.735      ;
+--------+---------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_1MHZ'                                                                                 ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.700 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.732      ;
; -0.699 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.731      ;
; -0.697 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.731      ;
; -0.696 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.728      ;
; -0.696 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.730      ;
; -0.693 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.725      ;
; -0.693 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.727      ;
; -0.690 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.724      ;
; -0.661 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.695      ;
; -0.660 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.694      ;
; -0.657 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.691      ;
; -0.654 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.688      ;
; -0.643 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.677      ;
; -0.642 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.676      ;
; -0.639 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.673      ;
; -0.636 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.670      ;
; -0.576 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.610      ;
; -0.575 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.609      ;
; -0.572 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.606      ;
; -0.569 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.603      ;
; -0.508 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.542      ;
; -0.507 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.541      ;
; -0.504 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.538      ;
; -0.501 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.535      ;
; -0.468 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.502      ;
; -0.467 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.501      ;
; -0.464 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.498      ;
; -0.461 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.495      ;
; -0.436 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.468      ;
; -0.435 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.467      ;
; -0.432 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.464      ;
; -0.429 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.461      ;
; -0.393 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.425      ;
; -0.392 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.424      ;
; -0.389 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.421      ;
; -0.386 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.418      ;
; -0.379 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.413      ;
; -0.378 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.412      ;
; -0.375 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.409      ;
; -0.372 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.406      ;
; -0.348 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.380      ;
; -0.347 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.379      ;
; -0.344 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.376      ;
; -0.341 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.373      ;
; -0.334 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.002     ; 1.364      ;
; -0.331 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.363      ;
; -0.313 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.002     ; 1.343      ;
; -0.310 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.342      ;
; -0.306 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.338      ;
; -0.295 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.327      ;
; -0.293 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.325      ;
; -0.290 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.324      ;
; -0.274 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.306      ;
; -0.254 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.288      ;
; -0.236 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.270      ;
; -0.210 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.242      ;
; -0.172 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.204      ;
; -0.169 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.203      ;
; -0.165 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.197      ;
; -0.149 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.002     ; 1.179      ;
; -0.146 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.178      ;
; -0.110 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.142      ;
; -0.101 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.135      ;
; -0.092 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.124      ;
; -0.087 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.119      ;
; -0.086 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.118      ;
; -0.086 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.118      ;
; -0.083 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.115      ;
; -0.080 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.112      ;
; -0.079 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.111      ;
; -0.061 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.095      ;
; -0.052 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.002     ; 1.082      ;
; -0.049 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.081      ;
; -0.029 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.061      ;
; -0.025 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.057      ;
; -0.013 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.045      ;
; 0.005  ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.027      ;
; 0.028  ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.002      ; 1.006      ;
; 0.043  ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.989      ;
; 0.057  ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.002     ; 0.973      ;
; 0.060  ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.972      ;
; 0.072  ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.960      ;
; 0.083  ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.949      ;
; 0.096  ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.936      ;
; 0.107  ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.925      ;
; 0.114  ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.918      ;
; 0.140  ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.892      ;
; 0.181  ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.851      ;
; 0.275  ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.757      ;
; 0.279  ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.753      ;
; 0.352  ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.680      ;
; 0.665  ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50Mhz'                                                                                                                    ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.592 ; CLK_2MHZ                       ; CLK_2MHZ                        ; CLK_2MHZ     ; clk_50Mhz   ; 0.000        ; 1.666      ; 0.367      ;
; -1.591 ; CLK_1MHZ                       ; CLK_1MHZ                        ; CLK_1MHZ     ; clk_50Mhz   ; 0.000        ; 1.665      ; 0.367      ;
; -1.092 ; CLK_2MHZ                       ; CLK_2MHZ                        ; CLK_2MHZ     ; clk_50Mhz   ; -0.500       ; 1.666      ; 0.367      ;
; -1.091 ; CLK_1MHZ                       ; CLK_1MHZ                        ; CLK_1MHZ     ; clk_50Mhz   ; -0.500       ; 1.665      ; 0.367      ;
; 0.215  ; slowclk_en                     ; slowclk_en                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[30]        ; devreq:dvrq|r.shift[30]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[1]     ; devreq:dvrq|r.nr.inline[1]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg_complete    ; drv:d|r.st.cfg.cfg_complete     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg             ; drv:d|r.st.cfg.cfg              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.configure    ; drv:d|r.st.global.configure     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[0]     ; devreq:dvrq|r.nr.inline[0]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[0]         ; devreq:dvrq|r.shift[0]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[1]  ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[0]                ; innerCounter[0]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[1]                ; innerCounter[1]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[2]                ; innerCounter[2]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[3]                ; innerCounter[3]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[4]                ; innerCounter[4]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[5]                ; innerCounter[5]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[6]                ; innerCounter[6]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[7]                ; innerCounter[7]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[8]                ; innerCounter[8]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[10]               ; innerCounter[10]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[11]               ; innerCounter[11]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[12]               ; innerCounter[12]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[13]               ; innerCounter[13]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[14]               ; innerCounter[14]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[15]               ; innerCounter[15]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[17]               ; innerCounter[17]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[18]               ; innerCounter[18]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[19]               ; innerCounter[19]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[20]               ; innerCounter[20]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[21]               ; innerCounter[21]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[22]               ; innerCounter[22]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[23]               ; innerCounter[23]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[24]               ; innerCounter[24]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[25]               ; innerCounter[25]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[26]               ; innerCounter[26]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[27]               ; innerCounter[27]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[28]               ; innerCounter[28]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[29]               ; innerCounter[29]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[30]               ; innerCounter[30]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[31]               ; innerCounter[31]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[16]               ; innerCounter[16]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; COUNT_HF1[1]                   ; COUNT_HF1[1]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[9]                     ; counter[9]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[10]                    ; counter[10]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[11]                    ; counter[11]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[12]                    ; counter[12]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[13]                    ; counter[13]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[14]                    ; counter[14]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[15]                    ; counter[15]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[16]                    ; counter[16]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[17]                    ; counter[17]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[18]                    ; counter[18]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[19]                    ; counter[19]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[20]                    ; counter[20]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[21]                    ; counter[21]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[22]                    ; counter[22]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[23]                    ; counter[23]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[25]                    ; counter[25]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[26]                    ; counter[26]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[27]                    ; counter[27]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[28]                    ; counter[28]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[29]                    ; counter[29]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[30]                    ; counter[30]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[9]                ; innerCounter[9]                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[4]                     ; counter[4]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[5]                     ; counter[5]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[6]                     ; counter[6]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[7]                     ; counter[7]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[8]                     ; counter[8]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv_i.io.RDy                   ; drv_i.io.RDy                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.TxFSM               ; drv:d|r.st.TxFSM                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.wait_ready ; devreq:dvrq|r.state.wait_ready  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.idle       ; devreq:dvrq|r.state.idle        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.configured       ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.dev                 ; drv:d|r.st.dev                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.TxLoads         ; drv:d|r.st.irq.TxLoads          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[5]  ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.serve_irq       ; drv:d|r.st.irq.serve_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep0_out         ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.set_addr   ; devreq:dvrq|r.state.set_addr    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[2]     ; devreq:dvrq|r.nr.inline[2]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.idev_req        ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.stall      ; devreq:dvrq|r.state.stall       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[27]        ; devreq:dvrq|r.shift[27]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.count[0]               ; hal:h|r.count[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.go                     ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.state.reset_st         ; hal:h|r.state.reset_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.gdev_req     ; drv:d|r.st.global.gdev_req      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_12MHZ                      ; CLK_12MHZ                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.reset                  ; hal:h|r.reset                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; reset_synch                    ; reset_usb                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.387      ;
; 0.236  ; hal:h|r.iface.data_out[13]     ; drv:d|r.nr.DeviceReq.wValue[13] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.388      ;
; 0.239  ; drv:d|r.st.irq.ctrl2           ; drv:d|r.st.irq.ctrl3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; devreq:dvrq|r.nr.hal.data[11]  ; drv:d|r.nr.hdata_out[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; drv:d|r.st.irq.ep1_out3        ; drv:d|r.st.irq.ep1_out4         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; drv:d|r.nr.Din[5]              ; drv:d|r.nr.hdata_out_irq[5]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; hal:h|r.iface.rdy              ; hal:h|r.rdy_out                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_1MHZ'                                                                                 ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.528 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.680      ;
; 0.601 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.753      ;
; 0.605 ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.757      ;
; 0.693 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.845      ;
; 0.699 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.851      ;
; 0.740 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.892      ;
; 0.766 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.918      ;
; 0.770 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.922      ;
; 0.773 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.925      ;
; 0.784 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.936      ;
; 0.797 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.949      ;
; 0.808 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.960      ;
; 0.808 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.960      ;
; 0.820 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.972      ;
; 0.823 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 0.973      ;
; 0.826 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.978      ;
; 0.834 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 0.988      ;
; 0.837 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.989      ;
; 0.852 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.006      ;
; 0.870 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.024      ;
; 0.872 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.026      ;
; 0.875 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.027      ;
; 0.893 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.045      ;
; 0.905 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.057      ;
; 0.909 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.061      ;
; 0.929 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.081      ;
; 0.932 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.086      ;
; 0.932 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 1.082      ;
; 0.941 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.095      ;
; 0.954 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.106      ;
; 0.956 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.108      ;
; 0.959 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.111      ;
; 0.960 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.112      ;
; 0.961 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.115      ;
; 0.963 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.115      ;
; 0.966 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.118      ;
; 0.967 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.119      ;
; 0.972 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.124      ;
; 0.975 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.129      ;
; 0.981 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.135      ;
; 0.989 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.141      ;
; 0.990 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.142      ;
; 0.999 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.151      ;
; 1.001 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.155      ;
; 1.021 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.175      ;
; 1.026 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.178      ;
; 1.029 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 1.179      ;
; 1.032 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.184      ;
; 1.045 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.197      ;
; 1.049 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.203      ;
; 1.051 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.203      ;
; 1.052 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.204      ;
; 1.054 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.206      ;
; 1.061 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.215      ;
; 1.064 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.218      ;
; 1.069 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.223      ;
; 1.082 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.236      ;
; 1.085 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.239      ;
; 1.086 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.240      ;
; 1.090 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.242      ;
; 1.104 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.258      ;
; 1.107 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.261      ;
; 1.114 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.268      ;
; 1.116 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.270      ;
; 1.129 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.283      ;
; 1.134 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.288      ;
; 1.135 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.289      ;
; 1.136 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.290      ;
; 1.136 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.290      ;
; 1.143 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.297      ;
; 1.154 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.306      ;
; 1.160 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.312      ;
; 1.170 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.324      ;
; 1.173 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.325      ;
; 1.173 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.325      ;
; 1.175 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.327      ;
; 1.176 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.328      ;
; 1.186 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.338      ;
; 1.190 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.342      ;
; 1.190 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.344      ;
; 1.193 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 1.343      ;
; 1.193 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.345      ;
; 1.196 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.350      ;
; 1.211 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.363      ;
; 1.214 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.002     ; 1.364      ;
; 1.227 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.381      ;
; 1.228 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.382      ;
; 1.233 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.387      ;
; 1.236 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.002      ; 1.390      ;
; 1.253 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.405      ;
; 1.280 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.432      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_2MHZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; COUNT_HF[0]  ; COUNT_HF[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; COUNT_HF[5]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.753      ;
; 0.658 ; COUNT_HF[1]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.810      ;
; 0.681 ; COUNT_HF[3]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.833      ;
; 0.695 ; COUNT_HF[11] ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.847      ;
; 0.753 ; COUNT_HF[4]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.905      ;
; 0.773 ; COUNT_HF[3]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.925      ;
; 0.798 ; COUNT_HF[0]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.950      ;
; 0.810 ; COUNT_HF[2]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.962      ;
; 0.821 ; COUNT_HF[2]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.973      ;
; 0.833 ; COUNT_HF[8]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.985      ;
; 0.840 ; COUNT_HF[1]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.992      ;
; 0.851 ; COUNT_HF[1]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.003      ;
; 0.877 ; COUNT_HF[0]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.029      ;
; 0.888 ; COUNT_HF[0]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.040      ;
; 0.898 ; COUNT_HF[7]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.050      ;
; 0.940 ; COUNT_HF[6]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.092      ;
; 0.950 ; COUNT_HF[10] ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.102      ;
; 0.956 ; COUNT_HF[2]  ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.108      ;
; 0.970 ; COUNT_HF[10] ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.122      ;
; 0.982 ; COUNT_HF[9]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.134      ;
; 0.986 ; COUNT_HF[7]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.138      ;
; 1.014 ; COUNT_HF[5]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.166      ;
; 1.024 ; COUNT_HF[8]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.176      ;
; 1.028 ; COUNT_HF[6]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.180      ;
; 1.067 ; COUNT_HF[9]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.219      ;
; 1.067 ; COUNT_HF[4]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.219      ;
; 1.071 ; COUNT_HF[7]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.223      ;
; 1.087 ; COUNT_HF[3]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.239      ;
; 1.089 ; COUNT_HF[1]  ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.241      ;
; 1.102 ; COUNT_HF[5]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.254      ;
; 1.109 ; COUNT_HF[8]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.261      ;
; 1.113 ; COUNT_HF[6]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.265      ;
; 1.124 ; COUNT_HF[2]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.276      ;
; 1.126 ; COUNT_HF[0]  ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.278      ;
; 1.154 ; COUNT_HF[1]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.306      ;
; 1.155 ; COUNT_HF[4]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.307      ;
; 1.175 ; COUNT_HF[3]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.327      ;
; 1.187 ; COUNT_HF[5]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.339      ;
; 1.191 ; COUNT_HF[0]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.343      ;
; 1.194 ; COUNT_HF[4]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.346      ;
; 1.212 ; COUNT_HF[2]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.364      ;
; 1.240 ; COUNT_HF[4]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.392      ;
; 1.242 ; COUNT_HF[1]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.394      ;
; 1.260 ; COUNT_HF[3]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.412      ;
; 1.279 ; COUNT_HF[0]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.431      ;
; 1.297 ; COUNT_HF[2]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.449      ;
; 1.319 ; COUNT_HF[3]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.471      ;
; 1.327 ; COUNT_HF[1]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.479      ;
; 1.337 ; COUNT_HF[9]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.489      ;
; 1.356 ; COUNT_HF[2]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.508      ;
; 1.364 ; COUNT_HF[0]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.516      ;
; 1.386 ; COUNT_HF[1]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.538      ;
; 1.423 ; COUNT_HF[0]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.575      ;
; 1.444 ; COUNT_HF[7]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.596      ;
; 1.482 ; COUNT_HF[8]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.634      ;
; 1.486 ; COUNT_HF[6]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.638      ;
; 1.534 ; COUNT_HF[7]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.686      ;
; 1.560 ; COUNT_HF[5]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.712      ;
; 1.565 ; COUNT_HF[6]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.717      ;
; 1.613 ; COUNT_HF[4]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.765      ;
; 1.633 ; COUNT_HF[3]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.785      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10935   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10934   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10933   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10936   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10937   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10938   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10939   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.669 ; COUNT_HF[9]  ; ADC2~10932   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.822      ;
; 1.670 ; COUNT_HF[2]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.822      ;
; 1.681 ; COUNT_HF[6]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.833      ;
; 1.700 ; COUNT_HF[1]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.852      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10679   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10678   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10677   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10680   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10681   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10682   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10683   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.706 ; COUNT_HF[9]  ; ADC2~10676   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.005     ; 1.853      ;
; 1.737 ; COUNT_HF[0]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.889      ;
; 1.742 ; COUNT_HF[10] ; ADC2~9415    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.003     ; 1.891      ;
; 1.742 ; COUNT_HF[10] ; ADC2~9412    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.003     ; 1.891      ;
; 1.744 ; COUNT_HF[5]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.896      ;
; 1.755 ; COUNT_HF[5]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.907      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10935   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10934   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10933   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10936   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10937   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10938   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10939   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.776 ; COUNT_HF[7]  ; ADC2~10932   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.929      ;
; 1.781 ; COUNT_HF[9]  ; ADC2~2327    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.001     ; 1.932      ;
; 1.781 ; COUNT_HF[9]  ; ADC2~2325    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.001     ; 1.932      ;
; 1.781 ; COUNT_HF[9]  ; ADC2~2329    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.001     ; 1.932      ;
; 1.781 ; COUNT_HF[9]  ; ADC2~2330    ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; -0.001     ; 1.932      ;
; 1.788 ; COUNT_HF[6]  ; ADC2~12502   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.941      ;
; 1.788 ; COUNT_HF[6]  ; ADC2~12501   ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.001      ; 1.941      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.638 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.031     ; 1.639      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 1.642      ;
; -0.638 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.029     ; 1.641      ;
; -0.638 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.014     ; 1.656      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.650      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.654      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 1.655      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 1.648      ;
; -0.638 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.654      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.654      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.654      ;
; -0.638 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 1.638      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 1.644      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 1.644      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.024     ; 1.646      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.651      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.652      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.647      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.026     ; 1.644      ;
; -0.638 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.643      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.518 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 1.656      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.031     ; 1.639      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.028     ; 1.642      ;
; 1.518 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.029     ; 1.641      ;
; 1.518 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 1.656      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.650      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.654      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 1.655      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.022     ; 1.648      ;
; 1.518 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.654      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.654      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.654      ;
; 1.518 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 1.638      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 1.644      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 1.644      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.024     ; 1.646      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.651      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 1.652      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.647      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.026     ; 1.644      ;
; 1.518 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.643      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50Mhz'                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[1]         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_2MHZ'                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
+--------+--------------+----------------+------------------+----------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_1MHZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; r_w1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; r_w1                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_1MHZ   ; 4.235 ; 4.235 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 5.843 ; 5.843 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; 5.186 ; 5.186 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; 4.728 ; 4.728 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; 4.697 ; 4.697 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; 4.762 ; 4.762 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; 4.660 ; 4.660 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; 5.843 ; 5.843 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; 4.736 ; 4.736 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; 4.745 ; 4.745 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; 6.632 ; 6.632 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; 1.853 ; 1.853 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 1.737 ; 1.737 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 1.853 ; 1.853 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 1.847 ; 1.847 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 1.773 ; 1.773 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 1.676 ; 1.676 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 1.668 ; 1.668 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 1.681 ; 1.681 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 1.681 ; 1.681 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 1.637 ; 1.637 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 1.630 ; 1.630 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 1.596 ; 1.596 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 1.599 ; 1.599 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 1.598 ; 1.598 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 1.832 ; 1.832 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 1.718 ; 1.718 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 1.797 ; 1.797 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 1.963 ; 1.963 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 2.750 ; 2.750 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; -2.719 ; -2.719 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; -2.094 ; -2.094 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; -2.094 ; -2.094 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; -2.191 ; -2.191 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; -2.151 ; -2.151 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; -2.158 ; -2.158 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; -2.184 ; -2.184 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; -2.101 ; -2.101 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; -2.122 ; -2.122 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; -2.132 ; -2.132 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; -2.671 ; -2.671 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.476 ; -1.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.617 ; -1.617 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.733 ; -1.733 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.727 ; -1.727 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.653 ; -1.653 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.556 ; -1.556 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.548 ; -1.548 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.561 ; -1.561 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.561 ; -1.561 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.517 ; -1.517 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.510 ; -1.510 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.476 ; -1.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.479 ; -1.479 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.478 ; -1.478 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.712 ; -1.712 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.598 ; -1.598 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.677 ; -1.677 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.843 ; -1.843 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -1.820 ; -1.820 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 2.183  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.183  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 11.652 ; 11.652 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 10.111 ; 10.111 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 11.037 ; 11.037 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 9.546  ; 9.546  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 10.555 ; 10.555 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 10.642 ; 10.642 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 9.701  ; 9.701  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 9.482  ; 9.482  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 11.311 ; 11.311 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 11.388 ; 11.388 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 10.865 ; 10.865 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 9.656  ; 9.656  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 11.652 ; 11.652 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 2.183  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 3.231  ; 3.231  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 3.555  ; 3.555  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 3.555  ; 3.555  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.151  ; 4.151  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.151  ; 4.151  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.075  ; 4.075  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.828  ; 3.828  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.807  ; 3.807  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.828  ; 3.828  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.822  ; 3.822  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.749  ; 3.749  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.734  ; 3.734  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.723  ; 3.723  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.733  ; 3.733  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.741  ; 3.741  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.680  ; 3.680  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.683  ; 3.683  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.776  ; 3.776  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.655  ; 3.655  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.641  ; 3.641  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.645  ; 3.645  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.626  ; 3.626  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.760  ; 3.760  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.717  ; 3.717  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.592  ; 3.592  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.705  ; 3.705  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 2.183 ;       ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.183 ;       ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 3.231 ; 2.183 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 6.085 ; 6.085 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 6.764 ; 6.764 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 5.799 ; 5.799 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 6.315 ; 6.315 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 6.235 ; 6.235 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 5.743 ; 5.743 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 5.565 ; 5.565 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 6.103 ; 6.103 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 6.922 ; 6.922 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 6.381 ; 6.381 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 5.934 ; 5.934 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 7.678 ; 7.678 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.183 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 3.231 ; 3.231 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 3.555 ; 3.555 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 3.555 ; 3.555 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.124 ; 4.124 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.124 ; 4.124 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.020 ; 4.020 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.626 ; 3.626 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.807 ; 3.807 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.828 ; 3.828 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.822 ; 3.822 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.749 ; 3.749 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.734 ; 3.734 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.723 ; 3.723 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.733 ; 3.733 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.741 ; 3.741 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.680 ; 3.680 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.683 ; 3.683 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.776 ; 3.776 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.655 ; 3.655 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.641 ; 3.641 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.645 ; 3.645 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.626 ; 3.626 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.760 ; 3.760 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.717 ; 3.717 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.592 ; 3.592 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.705 ; 3.705 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 9.561  ; 9.399  ; 9.399  ; 9.561  ;
; reset      ; GPIO0[1]    ; 10.915 ; 10.565 ; 10.565 ; 10.915 ;
; reset      ; GPIO0[2]    ; 8.553  ; 8.553  ; 8.553  ; 8.553  ;
; reset      ; GPIO0[3]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; reset      ; GPIO0[4]    ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; reset      ; GPIO0[5]    ; 11.034 ; 11.034 ; 11.034 ; 11.034 ;
; reset      ; GPIO0[6]    ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; reset      ; GPIO0[7]    ; 11.176 ; 11.176 ; 11.176 ; 11.176 ;
; reset      ; GPIO0[8]    ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; reset      ; GPIO0[9]    ; 12.026 ; 12.026 ; 12.026 ; 12.026 ;
; reset      ; GPIO0[10]   ; 10.923 ; 10.923 ; 10.923 ; 10.923 ;
; reset      ; GPIO0[11]   ; 12.278 ; 12.278 ; 12.278 ; 12.278 ;
; reset      ; RESET_LED   ;        ; 5.673  ; 5.673  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 8.782  ; 9.030  ; 9.030  ; 8.782  ;
; reset      ; GPIO0[1]    ; 9.407  ; 9.676  ; 9.676  ; 9.407  ;
; reset      ; GPIO0[2]    ; 8.206  ; 8.525  ; 8.525  ; 8.206  ;
; reset      ; GPIO0[3]    ; 9.030  ; 9.119  ; 9.119  ; 9.030  ;
; reset      ; GPIO0[4]    ; 8.861  ; 9.324  ; 9.324  ; 8.861  ;
; reset      ; GPIO0[5]    ; 8.067  ; 8.483  ; 8.483  ; 8.067  ;
; reset      ; GPIO0[6]    ; 8.470  ; 8.509  ; 8.509  ; 8.470  ;
; reset      ; GPIO0[7]    ; 9.236  ; 9.247  ; 9.247  ; 9.236  ;
; reset      ; GPIO0[8]    ; 9.403  ; 9.760  ; 9.760  ; 9.403  ;
; reset      ; GPIO0[9]    ; 9.065  ; 9.571  ; 9.571  ; 9.065  ;
; reset      ; GPIO0[10]   ; 8.542  ; 8.824  ; 8.824  ; 8.542  ;
; reset      ; GPIO0[11]   ; 10.246 ; 10.267 ; 10.267 ; 10.246 ;
; reset      ; RESET_LED   ;        ; 5.673  ; 5.673  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.799 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.950 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.970 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.970 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.940 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.908 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.908 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.908 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.918 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.839 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.839 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.799 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.799 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.799 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.940 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.920 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.910 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.679 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.830 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.850 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.850 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.820 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.788 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.788 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.788 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.798 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.719 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.719 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.679 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.679 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.679 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.820 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.800 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.790 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.799     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.950     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.970     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.970     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.940     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.908     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.908     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.908     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.918     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.839     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.839     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.799     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.799     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.799     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.940     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.920     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.910     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.679     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.830     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.850     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.850     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.820     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.788     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.788     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.788     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.798     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.719     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.719     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.679     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.679     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.679     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.820     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.800     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.790     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -9.741     ; -2.549 ; -1.739   ; 1.518   ; -1.380              ;
;  CLK_1MHZ        ; -2.838     ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  CLK_2MHZ        ; -8.478     ; 0.598  ; N/A      ; N/A     ; -0.500              ;
;  clk_50Mhz       ; -9.741     ; -2.549 ; -1.739   ; 1.518   ; -1.380              ;
; Design-wide TNS  ; -55303.386 ; -5.097 ; -233.026 ; 0.0     ; -8604.38            ;
;  CLK_1MHZ        ; -24.444    ; 0.000  ; N/A      ; N/A     ; -13.000             ;
;  CLK_2MHZ        ; -54403.352 ; 0.000  ; N/A      ; N/A     ; -8204.000           ;
;  clk_50Mhz       ; -875.590   ; -5.097 ; -233.026 ; 0.000   ; -387.380            ;
+------------------+------------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; 7.958  ; 7.958  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 11.646 ; 11.646 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; 10.141 ; 10.141 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; 8.932  ; 8.932  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; 9.046  ; 9.046  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; 9.192  ; 9.192  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; 8.968  ; 8.968  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; 11.646 ; 11.646 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; 8.995  ; 8.995  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; 9.145  ; 9.145  ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; 13.128 ; 13.128 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.379  ; 3.379  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.146  ; 3.146  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.379  ; 3.379  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.372  ; 3.372  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.194  ; 3.194  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.051  ; 3.051  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.040  ; 3.040  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.062  ; 3.062  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.053  ; 3.053  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 2.885  ; 2.885  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 2.846  ; 2.846  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 2.842  ; 2.842  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.846  ; 2.846  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 2.850  ; 2.850  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.359  ; 3.359  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.123  ; 3.123  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.325  ; 3.325  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.594  ; 3.594  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 5.015  ; 5.015  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; -2.719 ; -2.719 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; -2.094 ; -2.094 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; -2.094 ; -2.094 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; -2.191 ; -2.191 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; -2.151 ; -2.151 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; -2.158 ; -2.158 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; -2.184 ; -2.184 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; -2.101 ; -2.101 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; -2.122 ; -2.122 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; -2.132 ; -2.132 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; -2.671 ; -2.671 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.476 ; -1.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.617 ; -1.617 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.733 ; -1.733 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.727 ; -1.727 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.653 ; -1.653 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.556 ; -1.556 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.548 ; -1.548 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.561 ; -1.561 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.561 ; -1.561 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.517 ; -1.517 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.510 ; -1.510 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.476 ; -1.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.479 ; -1.479 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.478 ; -1.478 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.712 ; -1.712 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.598 ; -1.598 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.677 ; -1.677 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.843 ; -1.843 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -1.820 ; -1.820 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 4.237  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 4.237  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 23.422 ; 23.422 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 20.839 ; 20.839 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 22.214 ; 22.214 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 19.478 ; 19.478 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 21.549 ; 21.549 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 21.994 ; 21.994 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 19.676 ; 19.676 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 19.257 ; 19.257 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 23.054 ; 23.054 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 22.910 ; 22.910 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 22.270 ; 22.270 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 19.770 ; 19.770 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 23.422 ; 23.422 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 4.237  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 5.741  ; 5.741  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 6.263  ; 6.263  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 6.263  ; 6.263  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.645  ; 7.645  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.645  ; 7.645  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.462  ; 7.462  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.839  ; 6.839  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.817  ; 6.817  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.839  ; 6.839  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.827  ; 6.827  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.712  ; 6.712  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.698  ; 6.698  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.683  ; 6.683  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.697  ; 6.697  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.704  ; 6.704  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.521  ; 6.521  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.522  ; 6.522  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.785  ; 6.785  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.502  ; 6.502  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.478  ; 6.478  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.482  ; 6.482  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.464  ; 6.464  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.756  ; 6.756  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.613  ; 6.613  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.362  ; 6.362  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.591  ; 6.591  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 2.183 ;       ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.183 ;       ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 3.231 ; 2.183 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 6.085 ; 6.085 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 6.764 ; 6.764 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 5.799 ; 5.799 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 6.315 ; 6.315 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 6.235 ; 6.235 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 5.743 ; 5.743 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 5.565 ; 5.565 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 6.103 ; 6.103 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 6.922 ; 6.922 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 6.381 ; 6.381 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 5.934 ; 5.934 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 7.678 ; 7.678 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.183 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 3.231 ; 3.231 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 3.555 ; 3.555 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 3.555 ; 3.555 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.124 ; 4.124 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.124 ; 4.124 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.020 ; 4.020 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.626 ; 3.626 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.807 ; 3.807 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.828 ; 3.828 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.822 ; 3.822 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.749 ; 3.749 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.734 ; 3.734 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.723 ; 3.723 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.733 ; 3.733 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.741 ; 3.741 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.680 ; 3.680 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.683 ; 3.683 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.776 ; 3.776 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.655 ; 3.655 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.641 ; 3.641 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.645 ; 3.645 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.626 ; 3.626 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.760 ; 3.760 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.717 ; 3.717 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.592 ; 3.592 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.705 ; 3.705 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 18.362 ; 17.912 ; 17.912 ; 18.362 ;
; reset      ; GPIO0[1]    ; 21.026 ; 20.245 ; 20.245 ; 21.026 ;
; reset      ; GPIO0[2]    ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; reset      ; GPIO0[3]    ; 23.098 ; 23.098 ; 23.098 ; 23.098 ;
; reset      ; GPIO0[4]    ; 22.252 ; 22.252 ; 22.252 ; 22.252 ;
; reset      ; GPIO0[5]    ; 21.699 ; 21.699 ; 21.699 ; 21.699 ;
; reset      ; GPIO0[6]    ; 18.444 ; 18.444 ; 18.444 ; 18.444 ;
; reset      ; GPIO0[7]    ; 21.932 ; 21.932 ; 21.932 ; 21.932 ;
; reset      ; GPIO0[8]    ; 24.544 ; 24.544 ; 24.544 ; 24.544 ;
; reset      ; GPIO0[9]    ; 24.017 ; 24.017 ; 24.017 ; 24.017 ;
; reset      ; GPIO0[10]   ; 21.557 ; 21.557 ; 21.557 ; 21.557 ;
; reset      ; GPIO0[11]   ; 24.045 ; 24.045 ; 24.045 ; 24.045 ;
; reset      ; RESET_LED   ;        ; 9.887  ; 9.887  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 8.782  ; 9.030  ; 9.030  ; 8.782  ;
; reset      ; GPIO0[1]    ; 9.407  ; 9.676  ; 9.676  ; 9.407  ;
; reset      ; GPIO0[2]    ; 8.206  ; 8.525  ; 8.525  ; 8.206  ;
; reset      ; GPIO0[3]    ; 9.030  ; 9.119  ; 9.119  ; 9.030  ;
; reset      ; GPIO0[4]    ; 8.861  ; 9.324  ; 9.324  ; 8.861  ;
; reset      ; GPIO0[5]    ; 8.067  ; 8.483  ; 8.483  ; 8.067  ;
; reset      ; GPIO0[6]    ; 8.470  ; 8.509  ; 8.509  ; 8.470  ;
; reset      ; GPIO0[7]    ; 9.236  ; 9.247  ; 9.247  ; 9.236  ;
; reset      ; GPIO0[8]    ; 9.403  ; 9.760  ; 9.760  ; 9.403  ;
; reset      ; GPIO0[9]    ; 9.065  ; 9.571  ; 9.571  ; 9.065  ;
; reset      ; GPIO0[10]   ; 8.542  ; 8.824  ; 8.824  ; 8.542  ;
; reset      ; GPIO0[11]   ; 10.246 ; 10.267 ; 10.267 ; 10.246 ;
; reset      ; RESET_LED   ;        ; 5.673  ; 5.673  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_1MHZ   ; CLK_1MHZ  ; 0        ; 0        ; 0        ; 391      ;
; CLK_2MHZ   ; CLK_2MHZ  ; 0        ; 0        ; 0        ; 1523922  ;
; clk_50Mhz  ; CLK_2MHZ  ; 0        ; 0        ; 901252   ; 0        ;
; CLK_1MHZ   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_2MHZ   ; clk_50Mhz ; 1        ; 9473     ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 36442    ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_1MHZ   ; CLK_1MHZ  ; 0        ; 0        ; 0        ; 391      ;
; CLK_2MHZ   ; CLK_2MHZ  ; 0        ; 0        ; 0        ; 1523922  ;
; clk_50Mhz  ; CLK_2MHZ  ; 0        ; 0        ; 901252   ; 0        ;
; CLK_1MHZ   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_2MHZ   ; clk_50Mhz ; 1        ; 9473     ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 36442    ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 134      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 134      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 26    ; 26    ;
; Unconstrained Input Port Paths  ; 16467 ; 16467 ;
; Unconstrained Output Ports      ; 37    ; 37    ;
; Unconstrained Output Port Paths ; 215   ; 215   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Fri Jan 15 11:34:27 2016
Info: Command: quartus_sta DE2_Clock -c DE2_Clock
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_Clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name CLK_2MHZ CLK_2MHZ
    Info (332105): create_clock -period 1.000 -name CLK_1MHZ CLK_1MHZ
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.741      -875.590 clk_50Mhz 
    Info (332119):    -8.478    -54403.352 CLK_2MHZ 
    Info (332119):    -2.838       -24.444 CLK_1MHZ 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549        -5.097 clk_50Mhz 
    Info (332119):     0.391         0.000 CLK_1MHZ 
    Info (332119):     1.334         0.000 CLK_2MHZ 
Info (332146): Worst-case recovery slack is -1.739
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.739      -233.026 clk_50Mhz 
Info (332146): Worst-case removal slack is 2.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.509         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -387.380 clk_50Mhz 
    Info (332119):    -0.500     -8204.000 CLK_2MHZ 
    Info (332119):    -0.500       -13.000 CLK_1MHZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.911      -244.263 clk_50Mhz 
    Info (332119):    -3.794    -24040.989 CLK_2MHZ 
    Info (332119):    -0.700        -4.314 CLK_1MHZ 
Info (332146): Worst-case hold slack is -1.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.592        -3.183 clk_50Mhz 
    Info (332119):     0.215         0.000 CLK_1MHZ 
    Info (332119):     0.598         0.000 CLK_2MHZ 
Info (332146): Worst-case recovery slack is -0.638
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.638       -85.492 clk_50Mhz 
Info (332146): Worst-case removal slack is 1.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.518         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -387.380 clk_50Mhz 
    Info (332119):    -0.500     -8204.000 CLK_2MHZ 
    Info (332119):    -0.500       -13.000 CLK_1MHZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 656 megabytes
    Info: Processing ended: Fri Jan 15 11:34:37 2016
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


