// Design a module that assigns the output to the input
module wire_assign( input in, output out );
// assign out to in
______7_7_7_7_7_7_7_7_7_7_8_7_7_7_7_7_7_7_7_7_7_7_7_7_7_8_7_8_7_7_7_7_7_7_8_7_7_7_8_7_7_8_7_8_7_7_7_7_7_7_8_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_7_endmodule
