# 5 月 26 日

## Hypervisor 在 ARMv8 上的实现之 ARMv8 下的 IO 与中断虚拟化

今天听了课。

### 概述：设备虚拟化

CPU 与设备的交互 = I/O + 中断

直通 简单，开销小，不需要需要 Guest OS，但不支持多路复用 可以用第二阶段地址翻译实现

模拟 复杂，开销大，不需要修改 Guest OS，支持多路复用

半虚拟化 复杂，开销较小，需要修改 Guest OS，支持多路复用 让 Guest 和 Host 通过人为规定的接口进行通信，如 virtio。

### 基本 I/O 方式

- 内存映射 I/O
    - 一般内存访问指令，设备分配到一块特殊内存区域
- 端口映射 I/O
    - 专门 I/O 指令，设备分配到一个或多个端口（由于 ARM 没有，本次不讲）
- DMA
    - 设备直接读写物理内存


MMIO：第二阶段页表不映射，触发第二阶段缺页，ESR_EL2 寄存器中有读 / 写，大小，数据等信息

DMA：拦截 Guest 对 DMA 物理地址的配置，或 IOMMU 为设备的 DMA 访问提供一层地址转换

### 串口 I/O 模拟

PL011 串口读写

### ARMv8 中断基础知识

中断状态：
- Inactive
    不触发中断（串口没有输入）
- Pending
    产生中断后，CPU 还没来得及处理
- Active
    CPU 正在响应中断
- Pending and Active
    串口来了两个输入请求，CPU 在处理其中一个输入请求，另一个还没有被处理

中断种类：

- SGI（Software Generated Interrupt）
    软中断，常用于核间通信
- PPI
    每个 CPU 核都会有相应的中断，如时钟中断
- SPI
    所有 CPU 共享，如硬盘、网络等

GIC（General Interrupt Controller，通用中断控制器）决定将中断送到哪个 CPU。

GIC 重要寄存器：

GICC_IAR 寄存器可以读取 Pending 的最高优先级的中断号，CPU 读到中断号后变成 Active。GICC_EOIR 标志着 CPU 处理中断结束。GICH_LRn 用来把中断注入到虚拟机。

### ARMv8 中断虚拟化流程

重新映射虚拟机地址空间：由于一个 GIC 只有一个 GICD，而 GICH、GICC、GICV 是每个核都有的。可以模拟 GICD 或者把客户操作系统的 GICC 映射为 GICV 的物理地址。

注入中断：配置 IMO 为 1，中断被路由到 Hypervisor，Hypervisor 写 GICC_EOIR 降低优先级（否则会拖累主机实时性），写 GICH_LRn 注入中断，返回 Guest OS 从 GICV_IAR 读取中断信息，Guest OS 处理中断并写 GICV_EOIR -> 中断变为 Inactive

## 总结

今天必修课结束了。李老师询问了我训练营学完的打算，说当我有时间时可以进行联系。总的来说，我还需要继续努力。