TimeQuest Timing Analyzer report for lab2
Fri Feb 20 03:12:14 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; lab2                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1226.99 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.185 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -65.965                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                              ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.734      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[5][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][7] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][1] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][2] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][3] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][1] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][2] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][3] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][1] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][2] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][3] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][1] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][2] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][3] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][1] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][2] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][3] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[5][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][0] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][1] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][2] ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][3] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][4] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][5] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][6] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][7] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][4] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][5] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][6] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][7] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][4] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][5] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][6] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][7] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][4] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][5] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][6] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][7] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][4] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][5] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][6] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][7] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][4] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][5] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][6] ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][7] ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk   ; Fall       ; general_registers[0][4] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 1.084 ; 1.414 ; Fall       ; clk             ;
; rd[*]          ; clk        ; 3.169 ; 3.425 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; 2.753 ; 3.202 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; 3.169 ; 3.425 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; 3.134 ; 3.382 ; Fall       ; clk             ;
; reg_write      ; clk        ; 3.195 ; 3.443 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; 1.861 ; 2.145 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; 1.290 ; 1.636 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; 1.268 ; 1.610 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; 1.243 ; 1.591 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; 1.339 ; 1.692 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; 1.861 ; 2.145 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; 1.546 ; 1.865 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; 1.546 ; 1.850 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; 1.837 ; 2.138 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; -0.638 ; -0.952 ; Fall       ; clk             ;
; rd[*]          ; clk        ; -1.709 ; -2.080 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; -1.709 ; -2.080 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; -2.060 ; -2.416 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; -2.027 ; -2.346 ; Fall       ; clk             ;
; reg_write      ; clk        ; -0.827 ; -1.186 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; -0.583 ; -0.937 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; -0.584 ; -0.937 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; -0.612 ; -0.968 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; -0.583 ; -0.946 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; -0.860 ; -1.197 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; -1.368 ; -1.653 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; -1.071 ; -1.379 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; -1.066 ; -1.363 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; -1.172 ; -1.479 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 11.571 ; 11.446 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 10.270 ; 10.149 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 11.493 ; 11.376 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 11.245 ; 11.081 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 11.571 ; 11.446 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 9.670  ; 9.520  ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 9.761  ; 9.663  ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 9.831  ; 9.675  ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 9.103  ; 8.954  ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 10.860 ; 10.713 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 10.860 ; 10.713 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 8.902  ; 8.911  ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 9.340  ; 9.312  ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 10.081 ; 10.036 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 9.315  ; 9.293  ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 10.220 ; 10.177 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 10.011 ; 9.963  ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 9.992  ; 9.961  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 7.703 ; 7.568 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 8.950 ; 8.855 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 8.706 ; 8.594 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 8.974 ; 8.893 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 8.398 ; 8.336 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 8.379 ; 8.235 ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 8.036 ; 7.933 ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 8.040 ; 7.892 ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 7.703 ; 7.568 ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 6.948 ; 6.852 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 8.480 ; 8.310 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 6.948 ; 6.852 ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 6.956 ; 6.862 ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 7.412 ; 7.264 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 6.998 ; 6.904 ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 7.394 ; 7.272 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 7.186 ; 7.073 ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 7.003 ; 6.908 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; branch_i    ; regB_o[0]   ; 9.551  ; 9.433  ; 9.887  ; 9.850  ;
; branch_i    ; regB_o[1]   ; 9.743  ; 9.709  ; 10.135 ; 10.011 ;
; branch_i    ; regB_o[2]   ; 9.499  ; 9.393  ; 9.861  ; 9.764  ;
; branch_i    ; regB_o[3]   ; 9.975  ; 9.813  ; 10.337 ; 10.184 ;
; branch_i    ; regB_o[4]   ; 9.646  ;        ;        ; 9.904  ;
; branch_i    ; regB_o[5]   ; 10.229 ;        ;        ; 10.440 ;
; branch_i    ; regB_o[6]   ; 10.011 ;        ;        ; 10.237 ;
; branch_i    ; regB_o[7]   ; 9.821  ;        ;        ; 10.054 ;
; label_read  ; regA_o[0]   ; 8.540  ; 9.306  ; 9.731  ; 8.758  ;
; label_read  ; regA_o[1]   ; 11.134 ; 11.037 ; 11.395 ; 11.298 ;
; label_read  ; regA_o[2]   ; 10.957 ; 10.784 ; 11.218 ; 11.045 ;
; label_read  ; regA_o[3]   ; 11.370 ; 11.253 ; 11.749 ; 11.658 ;
; label_read  ; regA_o[4]   ;        ; 8.214  ; 8.724  ;        ;
; label_read  ; regA_o[5]   ;        ; 7.910  ; 8.346  ;        ;
; label_read  ; regA_o[6]   ;        ; 8.022  ; 8.512  ;        ;
; label_read  ; regA_o[7]   ;        ; 7.711  ; 8.170  ;        ;
; label_read  ; regB_o[0]   ; 9.517  ; 8.714  ; 9.176  ; 9.768  ;
; label_read  ; regB_o[1]   ; 9.698  ; 9.658  ; 10.052 ; 9.975  ;
; label_read  ; regB_o[2]   ; 9.673  ; 9.640  ; 10.023 ; 9.940  ;
; label_read  ; regB_o[3]   ; 10.144 ; 10.049 ; 10.495 ; 10.350 ;
; label_read  ; regB_o[4]   ; 9.897  ; 9.987  ; 10.423 ; 10.156 ;
; label_read  ; regB_o[5]   ; 10.480 ; 10.523 ; 11.006 ; 10.692 ;
; label_read  ; regB_o[6]   ; 10.262 ; 10.320 ; 10.788 ; 10.489 ;
; label_read  ; regB_o[7]   ; 10.072 ; 10.137 ; 10.598 ; 10.306 ;
; label_rs[0] ; regA_o[0]   ; 8.602  ;        ;        ; 8.773  ;
; label_rs[0] ; regB_o[0]   ; 9.575  ;        ;        ; 9.780  ;
; label_rs[1] ; regA_o[1]   ; 9.446  ;        ;        ; 9.719  ;
; label_rs[1] ; regB_o[1]   ; 8.267  ; 8.167  ; 8.616  ; 8.507  ;
; label_rs[2] ; regA_o[2]   ; 9.331  ;        ;        ; 9.526  ;
; label_rs[2] ; regB_o[2]   ; 8.671  ; 8.525  ; 8.959  ; 8.952  ;
; label_rs[3] ; regA_o[3]   ; 9.906  ; 9.781  ; 10.184 ; 10.099 ;
; label_rs[3] ; regB_o[3]   ; 9.153  ; 8.959  ; 9.435  ; 9.373  ;
; rs1[0]      ; regA_o[0]   ; 10.661 ; 10.549 ; 11.060 ; 10.939 ;
; rs1[0]      ; regA_o[1]   ; 11.838 ; 11.740 ; 12.250 ; 12.133 ;
; rs1[0]      ; regA_o[2]   ; 11.641 ; 11.473 ; 12.054 ; 11.890 ;
; rs1[0]      ; regA_o[3]   ; 11.961 ; 11.836 ; 12.374 ; 12.249 ;
; rs1[0]      ; regA_o[4]   ; 9.830  ; 9.680  ; 10.211 ; 10.052 ;
; rs1[0]      ; regA_o[5]   ; 10.002 ; 9.906  ; 10.372 ; 10.293 ;
; rs1[0]      ; regA_o[6]   ; 9.462  ; 9.519  ; 9.939  ; 9.669  ;
; rs1[0]      ; regA_o[7]   ; 9.359  ; 9.210  ; 9.734  ; 9.594  ;
; rs1[1]      ; regA_o[0]   ; 10.596 ; 10.484 ; 10.999 ; 10.878 ;
; rs1[1]      ; regA_o[1]   ; 11.771 ; 11.673 ; 12.190 ; 12.073 ;
; rs1[1]      ; regA_o[2]   ; 11.578 ; 11.410 ; 11.995 ; 11.831 ;
; rs1[1]      ; regA_o[3]   ; 11.892 ; 11.767 ; 12.311 ; 12.186 ;
; rs1[1]      ; regA_o[4]   ; 9.702  ; 9.552  ; 10.086 ; 9.927  ;
; rs1[1]      ; regA_o[5]   ; 9.575  ; 9.496  ; 9.938  ; 9.859  ;
; rs1[1]      ; regA_o[6]   ; 9.329  ; 9.173  ; 9.703  ; 9.538  ;
; rs1[1]      ; regA_o[7]   ; 8.910  ; 8.770  ; 9.274  ; 9.134  ;
; rs1[2]      ; regA_o[0]   ; 9.182  ; 9.085  ; 9.479  ; 9.420  ;
; rs1[2]      ; regA_o[1]   ; 10.963 ; 10.866 ; 11.325 ; 11.228 ;
; rs1[2]      ; regA_o[2]   ; 10.786 ; 10.613 ; 11.148 ; 10.975 ;
; rs1[2]      ; regA_o[3]   ; 11.189 ; 11.072 ; 11.524 ; 11.433 ;
; rs1[2]      ; regA_o[4]   ; 9.580  ; 8.162  ; 8.641  ; 9.747  ;
; rs1[2]      ; regA_o[5]   ; 9.183  ; 8.315  ; 8.726  ; 9.474  ;
; rs1[2]      ; regA_o[6]   ; 9.582  ; 8.163  ; 8.611  ; 9.834  ;
; rs1[2]      ; regA_o[7]   ; 8.642  ; 7.910  ; 8.353  ; 8.885  ;
; rs2[0]      ; regB_o[0]   ; 10.277 ; 10.119 ; 10.661 ; 10.514 ;
; rs2[0]      ; regB_o[1]   ; 9.413  ; 9.289  ; 9.751  ; 9.717  ;
; rs2[0]      ; regB_o[2]   ; 9.588  ; 9.505  ; 9.918  ; 9.885  ;
; rs2[0]      ; regB_o[3]   ; 10.060 ; 9.929  ; 10.389 ; 10.325 ;
; rs2[0]      ; regB_o[4]   ; 9.697  ; 9.891  ; 10.353 ; 10.067 ;
; rs2[0]      ; regB_o[5]   ; 10.622 ; 10.560 ; 10.995 ; 10.952 ;
; rs2[0]      ; regB_o[6]   ; 10.262 ; 10.224 ; 10.718 ; 10.585 ;
; rs2[0]      ; regB_o[7]   ; 10.221 ; 10.181 ; 10.589 ; 10.575 ;
; rs2[1]      ; regB_o[0]   ; 9.927  ; 9.754  ; 10.273 ; 10.091 ;
; rs2[1]      ; regB_o[1]   ; 9.338  ; 9.214  ; 9.662  ; 9.628  ;
; rs2[1]      ; regB_o[2]   ; 9.513  ; 9.430  ; 9.829  ; 9.796  ;
; rs2[1]      ; regB_o[3]   ; 9.985  ; 9.840  ; 10.300 ; 10.205 ;
; rs2[1]      ; regB_o[4]   ; 10.112 ; 10.099 ; 10.493 ; 10.471 ;
; rs2[1]      ; regB_o[5]   ; 11.043 ; 10.973 ; 11.399 ; 11.356 ;
; rs2[1]      ; regB_o[6]   ; 10.683 ; 10.635 ; 11.046 ; 10.989 ;
; rs2[1]      ; regB_o[7]   ; 10.642 ; 10.594 ; 10.992 ; 10.978 ;
; rs2[2]      ; regB_o[0]   ; 8.752  ; 8.611  ; 9.084  ; 8.953  ;
; rs2[2]      ; regB_o[1]   ; 9.585  ; 9.551  ; 9.938  ; 9.814  ;
; rs2[2]      ; regB_o[2]   ; 9.561  ; 9.528  ; 9.947  ; 9.864  ;
; rs2[2]      ; regB_o[3]   ; 10.032 ; 9.937  ; 10.419 ; 10.274 ;
; rs2[2]      ; regB_o[4]   ; 9.995  ; 9.853  ; 10.240 ; 10.222 ;
; rs2[2]      ; regB_o[5]   ; 10.578 ; 10.387 ; 10.822 ; 10.758 ;
; rs2[2]      ; regB_o[6]   ; 10.360 ; 10.188 ; 10.607 ; 10.555 ;
; rs2[2]      ; regB_o[7]   ; 10.170 ; 10.004 ; 10.417 ; 10.372 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; branch_i    ; regB_o[0]   ; 9.142  ; 9.000  ; 9.470  ; 9.406  ;
; branch_i    ; regB_o[1]   ; 8.738  ; 8.632  ; 9.084  ; 8.978  ;
; branch_i    ; regB_o[2]   ; 8.969  ; 8.903  ; 9.323  ; 9.257  ;
; branch_i    ; regB_o[3]   ; 9.426  ; 9.306  ; 9.780  ; 9.652  ;
; branch_i    ; regB_o[4]   ; 9.232  ;        ;        ; 9.468  ;
; branch_i    ; regB_o[5]   ; 9.789  ;        ;        ; 9.979  ;
; branch_i    ; regB_o[6]   ; 9.577  ;        ;        ; 9.786  ;
; branch_i    ; regB_o[7]   ; 9.396  ;        ;        ; 9.614  ;
; label_read  ; regA_o[0]   ; 8.242  ; 8.804  ; 9.242  ; 8.455  ;
; label_read  ; regA_o[1]   ; 7.790  ; 10.058 ; 10.536 ; 8.037  ;
; label_read  ; regA_o[2]   ; 7.723  ; 10.012 ; 10.509 ; 7.977  ;
; label_read  ; regA_o[3]   ; 7.897  ; 9.620  ; 9.991  ; 8.203  ;
; label_read  ; regA_o[4]   ;        ; 7.866  ; 8.373  ;        ;
; label_read  ; regA_o[5]   ;        ; 7.632  ; 8.060  ;        ;
; label_read  ; regA_o[6]   ;        ; 7.669  ; 8.135  ;        ;
; label_read  ; regA_o[7]   ;        ; 7.372  ; 7.821  ;        ;
; label_read  ; regB_o[0]   ; 9.107  ; 8.062  ; 8.509  ; 9.327  ;
; label_read  ; regB_o[1]   ; 8.732  ; 8.626  ; 9.057  ; 8.951  ;
; label_read  ; regB_o[2]   ; 8.932  ; 8.828  ; 9.238  ; 9.142  ;
; label_read  ; regB_o[3]   ; 9.388  ; 9.230  ; 9.695  ; 9.545  ;
; label_read  ; regB_o[4]   ; 9.457  ; 8.620  ; 9.079  ; 9.678  ;
; label_read  ; regB_o[5]   ; 10.014 ; 8.987  ; 9.474  ; 10.189 ;
; label_read  ; regB_o[6]   ; 9.802  ; 8.789  ; 9.267  ; 9.996  ;
; label_read  ; regB_o[7]   ; 9.621  ; 8.623  ; 9.083  ; 9.824  ;
; label_rs[0] ; regA_o[0]   ; 8.301  ;        ;        ; 8.470  ;
; label_rs[0] ; regB_o[0]   ; 9.165  ;        ;        ; 9.340  ;
; label_rs[1] ; regA_o[1]   ; 8.980  ;        ;        ; 9.223  ;
; label_rs[1] ; regB_o[1]   ; 7.963  ; 7.865  ; 8.287  ; 8.181  ;
; label_rs[2] ; regA_o[2]   ; 9.001  ;        ;        ; 9.194  ;
; label_rs[2] ; regB_o[2]   ; 8.275  ; 8.209  ; 8.618  ; 8.542  ;
; label_rs[3] ; regA_o[3]   ; 9.554  ; 9.435  ; 9.828  ; 9.744  ;
; label_rs[3] ; regB_o[3]   ; 8.742  ; 8.627  ; 9.075  ; 8.947  ;
; rs1[0]      ; regA_o[0]   ; 9.079  ; 9.636  ; 10.042 ; 9.282  ;
; rs1[0]      ; regA_o[1]   ; 11.194 ; 7.829  ; 8.288  ; 11.406 ;
; rs1[0]      ; regA_o[2]   ; 10.574 ; 7.621  ; 8.090  ; 10.682 ;
; rs1[0]      ; regA_o[3]   ; 11.381 ; 8.108  ; 8.522  ; 11.624 ;
; rs1[0]      ; regA_o[4]   ; 8.937  ; 8.781  ; 9.250  ; 9.138  ;
; rs1[0]      ; regA_o[5]   ; 9.491  ; 8.737  ; 9.106  ; 9.713  ;
; rs1[0]      ; regA_o[6]   ; 8.599  ; 8.439  ; 8.911  ; 8.795  ;
; rs1[0]      ; regA_o[7]   ; 8.949  ; 8.236  ; 8.658  ; 9.116  ;
; rs1[1]      ; regA_o[0]   ; 9.358  ; 8.947  ; 9.388  ; 9.597  ;
; rs1[1]      ; regA_o[1]   ; 9.700  ; 9.637  ; 10.090 ; 9.929  ;
; rs1[1]      ; regA_o[2]   ; 9.759  ; 9.591  ; 10.063 ; 9.939  ;
; rs1[1]      ; regA_o[3]   ; 10.402 ; 10.283 ; 10.697 ; 10.613 ;
; rs1[1]      ; regA_o[4]   ; 9.122  ; 8.971  ; 9.491  ; 9.276  ;
; rs1[1]      ; regA_o[5]   ; 8.452  ; 8.433  ; 8.866  ; 8.682  ;
; rs1[1]      ; regA_o[6]   ; 8.768  ; 8.626  ; 9.086  ; 8.979  ;
; rs1[1]      ; regA_o[7]   ; 8.096  ; 7.945  ; 8.434  ; 8.332  ;
; rs1[2]      ; regA_o[0]   ; 8.787  ; 8.676  ; 9.078  ; 9.003  ;
; rs1[2]      ; regA_o[1]   ; 10.026 ; 7.707  ; 8.168  ; 10.250 ;
; rs1[2]      ; regA_o[2]   ; 10.085 ; 7.642  ; 8.101  ; 10.260 ;
; rs1[2]      ; regA_o[3]   ; 9.629  ; 8.064  ; 8.454  ; 9.883  ;
; rs1[2]      ; regA_o[4]   ; 9.186  ; 7.879  ; 8.347  ; 9.330  ;
; rs1[2]      ; regA_o[5]   ; 8.787  ; 8.024  ; 8.428  ; 9.076  ;
; rs1[2]      ; regA_o[6]   ; 9.145  ; 7.883  ; 8.319  ; 9.355  ;
; rs1[2]      ; regA_o[7]   ; 8.339  ; 7.635  ; 8.069  ; 8.575  ;
; rs2[0]      ; regB_o[0]   ; 9.013  ; 9.466  ; 9.923  ; 9.238  ;
; rs2[0]      ; regB_o[1]   ; 8.351  ; 8.288  ; 8.710  ; 8.598  ;
; rs2[0]      ; regB_o[2]   ; 8.118  ; 8.014  ; 8.463  ; 8.367  ;
; rs2[0]      ; regB_o[3]   ; 8.574  ; 8.416  ; 8.920  ; 8.770  ;
; rs2[0]      ; regB_o[4]   ; 9.162  ; 8.545  ; 9.045  ; 9.471  ;
; rs2[0]      ; regB_o[5]   ; 9.997  ; 8.912  ; 9.440  ; 10.239 ;
; rs2[0]      ; regB_o[6]   ; 9.706  ; 8.714  ; 9.233  ; 9.966  ;
; rs2[0]      ; regB_o[7]   ; 8.814  ; 8.548  ; 9.049  ; 9.093  ;
; rs2[1]      ; regB_o[0]   ; 9.049  ; 8.701  ; 9.159  ; 9.211  ;
; rs2[1]      ; regB_o[1]   ; 7.824  ; 7.768  ; 8.171  ; 8.107  ;
; rs2[1]      ; regB_o[2]   ; 7.835  ; 7.781  ; 8.182  ; 8.120  ;
; rs2[1]      ; regB_o[3]   ; 8.285  ; 8.190  ; 8.632  ; 8.529  ;
; rs2[1]      ; regB_o[4]   ; 8.591  ; 9.019  ; 9.376  ; 8.783  ;
; rs2[1]      ; regB_o[5]   ; 8.986  ; 9.566  ; 10.001 ; 9.150  ;
; rs2[1]      ; regB_o[6]   ; 8.779  ; 9.332  ; 9.719  ; 8.952  ;
; rs2[1]      ; regB_o[7]   ; 8.595  ; 9.525  ; 9.997  ; 8.786  ;
; rs2[2]      ; regB_o[0]   ; 8.446  ; 8.310  ; 8.771  ; 8.644  ;
; rs2[2]      ; regB_o[1]   ; 8.645  ; 8.539  ; 8.969  ; 8.863  ;
; rs2[2]      ; regB_o[2]   ; 8.828  ; 8.724  ; 9.167  ; 9.071  ;
; rs2[2]      ; regB_o[3]   ; 9.284  ; 9.126  ; 9.624  ; 9.474  ;
; rs2[2]      ; regB_o[4]   ; 8.670  ; 9.346  ; 9.752  ; 8.860  ;
; rs2[2]      ; regB_o[5]   ; 9.065  ; 9.855  ; 10.308 ; 9.227  ;
; rs2[2]      ; regB_o[6]   ; 8.858  ; 9.665  ; 10.099 ; 9.029  ;
; rs2[2]      ; regB_o[7]   ; 8.674  ; 9.493  ; 9.916  ; 8.863  ;
+-------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1366.12 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.268 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -65.965                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.268 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 1.000        ; -0.072     ; 0.659      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[0][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[1][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[2][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[3][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[4][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[5][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; general_registers[6][7] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][0] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][1] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][2] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][3] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][0] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][1] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][2] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][3] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][0] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][1] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][2] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][3] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][1] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][2] ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][3] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][0] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][1] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][2] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][3] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][4] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][5] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][6] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][7] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][4] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][5] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][6] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][7] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][4] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][5] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][6] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][7] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][4] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][5] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][6] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][7] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][0] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][1] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][2] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][3] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][4] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][5] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][6] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][7] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[5][0] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][4] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][5] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][6] ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][7] ;
; 0.237  ; 0.455        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][0] ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; clk   ; Fall       ; general_registers[0][0] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 0.928 ; 1.135 ; Fall       ; clk             ;
; rd[*]          ; clk        ; 2.889 ; 2.952 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; 2.420 ; 2.810 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; 2.889 ; 2.952 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; 2.835 ; 2.915 ; Fall       ; clk             ;
; reg_write      ; clk        ; 2.920 ; 2.967 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; 1.642 ; 1.810 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; 1.105 ; 1.346 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; 1.087 ; 1.328 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; 1.068 ; 1.310 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; 1.154 ; 1.401 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; 1.642 ; 1.810 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; 1.349 ; 1.552 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; 1.342 ; 1.542 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; 1.624 ; 1.805 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; -0.531 ; -0.724 ; Fall       ; clk             ;
; rd[*]          ; clk        ; -1.499 ; -1.762 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; -1.499 ; -1.762 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; -1.848 ; -2.065 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; -1.799 ; -2.004 ; Fall       ; clk             ;
; reg_write      ; clk        ; -0.693 ; -0.929 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; -0.468 ; -0.727 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; -0.469 ; -0.727 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; -0.493 ; -0.755 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; -0.468 ; -0.739 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; -0.730 ; -0.963 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; -1.205 ; -1.374 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; -0.926 ; -1.122 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; -0.916 ; -1.110 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; -1.014 ; -1.219 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 10.557 ; 10.343 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 9.321  ; 9.132  ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 10.475 ; 10.245 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 10.268 ; 9.994  ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 10.557 ; 10.343 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 8.834  ; 8.590  ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 8.832  ; 8.682  ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 8.977  ; 8.747  ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 8.223  ; 8.024  ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 9.891  ; 9.631  ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 9.891  ; 9.631  ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 8.025  ; 7.979  ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 8.466  ; 8.368  ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 9.155  ; 8.994  ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 8.409  ; 8.334  ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 9.297  ; 9.099  ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 9.126  ; 8.980  ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 9.090  ; 8.923  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 6.944 ; 6.752 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 8.070 ; 7.912 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 7.903 ; 7.680 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 8.163 ; 7.939 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 7.609 ; 7.450 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 7.591 ; 7.357 ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 7.252 ; 7.079 ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 7.270 ; 7.048 ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 6.944 ; 6.752 ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 6.223 ; 6.119 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 7.658 ; 7.429 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 6.223 ; 6.119 ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 6.230 ; 6.129 ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 6.658 ; 6.490 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 6.272 ; 6.171 ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 6.653 ; 6.489 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 6.452 ; 6.317 ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 6.276 ; 6.175 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; branch_i    ; regB_o[0]   ; 8.589  ; 8.436  ; 8.792  ; 8.707  ;
; branch_i    ; regB_o[1]   ; 8.747  ; 8.703  ; 8.991  ; 8.864  ;
; branch_i    ; regB_o[2]   ; 8.531  ; 8.422  ; 8.741  ; 8.637  ;
; branch_i    ; regB_o[3]   ; 8.979  ; 8.798  ; 9.188  ; 9.012  ;
; branch_i    ; regB_o[4]   ; 8.705  ;        ;        ; 8.750  ;
; branch_i    ; regB_o[5]   ; 9.271  ;        ;        ; 9.213  ;
; branch_i    ; regB_o[6]   ; 9.060  ;        ;        ; 9.037  ;
; branch_i    ; regB_o[7]   ; 8.876  ;        ;        ; 8.879  ;
; label_read  ; regA_o[0]   ; 7.641  ; 8.298  ; 8.634  ; 7.727  ;
; label_read  ; regA_o[1]   ; 10.037 ; 9.843  ; 10.229 ; 10.035 ;
; label_read  ; regA_o[2]   ; 9.889  ; 9.610  ; 10.081 ; 9.802  ;
; label_read  ; regA_o[3]   ; 10.306 ; 10.092 ; 10.522 ; 10.308 ;
; label_read  ; regA_o[4]   ;        ; 7.297  ; 7.761  ;        ;
; label_read  ; regA_o[5]   ;        ; 7.021  ; 7.400  ;        ;
; label_read  ; regA_o[6]   ;        ; 7.124  ; 7.555  ;        ;
; label_read  ; regA_o[7]   ;        ; 6.849  ; 7.225  ;        ;
; label_read  ; regB_o[0]   ; 8.545  ; 7.768  ; 8.146  ; 8.635  ;
; label_read  ; regB_o[1]   ; 8.682  ; 8.638  ; 8.917  ; 8.842  ;
; label_read  ; regB_o[2]   ; 8.655  ; 8.578  ; 8.934  ; 8.807  ;
; label_read  ; regB_o[3]   ; 9.098  ; 8.944  ; 9.377  ; 9.173  ;
; label_read  ; regB_o[4]   ; 8.916  ; 8.901  ; 9.315  ; 8.966  ;
; label_read  ; regB_o[5]   ; 9.482  ; 9.364  ; 9.881  ; 9.429  ;
; label_read  ; regB_o[6]   ; 9.271  ; 9.188  ; 9.670  ; 9.253  ;
; label_read  ; regB_o[7]   ; 9.087  ; 9.030  ; 9.486  ; 9.095  ;
; label_rs[0] ; regA_o[0]   ; 7.721  ;        ;        ; 7.736  ;
; label_rs[0] ; regB_o[0]   ; 8.621  ;        ;        ; 8.642  ;
; label_rs[1] ; regA_o[1]   ; 8.519  ;        ;        ; 8.577  ;
; label_rs[1] ; regB_o[1]   ; 7.404  ; 7.296  ; 7.602  ; 7.489  ;
; label_rs[2] ; regA_o[2]   ; 8.437  ;        ;        ; 8.406  ;
; label_rs[2] ; regB_o[2]   ; 7.775  ; 7.633  ; 7.910  ; 7.890  ;
; label_rs[3] ; regA_o[3]   ; 8.972  ; 8.758  ; 9.094  ; 8.916  ;
; label_rs[3] ; regB_o[3]   ; 8.233  ; 8.026  ; 8.359  ; 8.268  ;
; rs1[0]      ; regA_o[0]   ; 9.599  ; 9.410  ; 9.869  ; 9.675  ;
; rs1[0]      ; regA_o[1]   ; 10.728 ; 10.498 ; 11.001 ; 10.771 ;
; rs1[0]      ; regA_o[2]   ; 10.555 ; 10.281 ; 10.837 ; 10.563 ;
; rs1[0]      ; regA_o[3]   ; 10.861 ; 10.647 ; 11.134 ; 10.920 ;
; rs1[0]      ; regA_o[4]   ; 8.878  ; 8.634  ; 9.123  ; 8.874  ;
; rs1[0]      ; regA_o[5]   ; 9.008  ; 8.858  ; 9.280  ; 9.130  ;
; rs1[0]      ; regA_o[6]   ; 8.528  ; 8.462  ; 8.872  ; 8.529  ;
; rs1[0]      ; regA_o[7]   ; 8.413  ; 8.214  ; 8.691  ; 8.492  ;
; rs1[1]      ; regA_o[0]   ; 9.552  ; 9.363  ; 9.821  ; 9.627  ;
; rs1[1]      ; regA_o[1]   ; 10.669 ; 10.439 ; 10.953 ; 10.723 ;
; rs1[1]      ; regA_o[2]   ; 10.510 ; 10.236 ; 10.790 ; 10.516 ;
; rs1[1]      ; regA_o[3]   ; 10.799 ; 10.585 ; 11.083 ; 10.869 ;
; rs1[1]      ; regA_o[4]   ; 8.774  ; 8.530  ; 9.021  ; 8.772  ;
; rs1[1]      ; regA_o[5]   ; 8.641  ; 8.491  ; 8.905  ; 8.755  ;
; rs1[1]      ; regA_o[6]   ; 8.419  ; 8.189  ; 8.656  ; 8.421  ;
; rs1[1]      ; regA_o[7]   ; 8.033  ; 7.834  ; 8.297  ; 8.098  ;
; rs1[2]      ; regA_o[0]   ; 8.230  ; 8.098  ; 8.422  ; 8.324  ;
; rs1[2]      ; regA_o[1]   ; 9.924  ; 9.730  ; 10.133 ; 9.939  ;
; rs1[2]      ; regA_o[2]   ; 9.776  ; 9.497  ; 9.985  ; 9.706  ;
; rs1[2]      ; regA_o[3]   ; 10.142 ; 9.928  ; 10.331 ; 10.117 ;
; rs1[2]      ; regA_o[4]   ; 8.645  ; 7.257  ; 7.693  ; 8.609  ;
; rs1[2]      ; regA_o[5]   ; 8.244  ; 7.395  ; 7.736  ; 8.361  ;
; rs1[2]      ; regA_o[6]   ; 8.628  ; 7.263  ; 7.653  ; 8.685  ;
; rs1[2]      ; regA_o[7]   ; 7.745  ; 7.034  ; 7.391  ; 7.839  ;
; rs2[0]      ; regB_o[0]   ; 9.265  ; 9.025  ; 9.518  ; 9.299  ;
; rs2[0]      ; regB_o[1]   ; 8.469  ; 8.342  ; 8.619  ; 8.575  ;
; rs2[0]      ; regB_o[2]   ; 8.624  ; 8.497  ; 8.799  ; 8.722  ;
; rs2[0]      ; regB_o[3]   ; 9.067  ; 8.863  ; 9.270  ; 9.120  ;
; rs2[0]      ; regB_o[4]   ; 8.714  ; 8.819  ; 9.254  ; 8.907  ;
; rs2[0]      ; regB_o[5]   ; 9.603  ; 9.388  ; 9.870  ; 9.672  ;
; rs2[0]      ; regB_o[6]   ; 9.267  ; 9.121  ; 9.609  ; 9.388  ;
; rs2[0]      ; regB_o[7]   ; 9.215  ; 9.057  ; 9.483  ; 9.342  ;
; rs2[1]      ; regB_o[0]   ; 8.949  ; 8.689  ; 9.184  ; 8.924  ;
; rs2[1]      ; regB_o[1]   ; 8.400  ; 8.273  ; 8.528  ; 8.484  ;
; rs2[1]      ; regB_o[2]   ; 8.555  ; 8.428  ; 8.708  ; 8.631  ;
; rs2[1]      ; regB_o[3]   ; 8.998  ; 8.794  ; 9.151  ; 8.997  ;
; rs2[1]      ; regB_o[4]   ; 9.118  ; 9.043  ; 9.330  ; 9.255  ;
; rs2[1]      ; regB_o[5]   ; 10.007 ; 9.788  ; 10.219 ; 10.021 ;
; rs2[1]      ; regB_o[6]   ; 9.672  ; 9.526  ; 9.883  ; 9.737  ;
; rs2[1]      ; regB_o[7]   ; 9.619  ; 9.457  ; 9.831  ; 9.690  ;
; rs2[2]      ; regB_o[0]   ; 7.857  ; 7.694  ; 8.049  ; 7.905  ;
; rs2[2]      ; regB_o[1]   ; 8.599  ; 8.555  ; 8.818  ; 8.691  ;
; rs2[2]      ; regB_o[2]   ; 8.566  ; 8.489  ; 8.864  ; 8.737  ;
; rs2[2]      ; regB_o[3]   ; 9.009  ; 8.855  ; 9.307  ; 9.103  ;
; rs2[2]      ; regB_o[4]   ; 9.023  ; 8.793  ; 9.147  ; 9.034  ;
; rs2[2]      ; regB_o[5]   ; 9.589  ; 9.256  ; 9.713  ; 9.497  ;
; rs2[2]      ; regB_o[6]   ; 9.378  ; 9.083  ; 9.504  ; 9.321  ;
; rs2[2]      ; regB_o[7]   ; 9.194  ; 8.924  ; 9.320  ; 9.163  ;
+-------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+-------------+--------+-------+-------+--------+
; Input Port  ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+-------------+-------------+--------+-------+-------+--------+
; branch_i    ; regB_o[0]   ; 8.206  ; 8.034 ; 8.402 ; 8.296  ;
; branch_i    ; regB_o[1]   ; 7.817  ; 7.707 ; 7.999 ; 7.889  ;
; branch_i    ; regB_o[2]   ; 8.039  ; 7.958 ; 8.220 ; 8.139  ;
; branch_i    ; regB_o[3]   ; 8.458  ; 8.311 ; 8.640 ; 8.493  ;
; branch_i    ; regB_o[4]   ; 8.317  ;       ;       ; 8.345  ;
; branch_i    ; regB_o[5]   ; 8.856  ;       ;       ; 8.788  ;
; branch_i    ; regB_o[6]   ; 8.651  ;       ;       ; 8.621  ;
; branch_i    ; regB_o[7]   ; 8.476  ;       ;       ; 8.470  ;
; label_read  ; regA_o[0]   ; 7.360  ; 7.840 ; 8.180 ; 7.445  ;
; label_read  ; regA_o[1]   ; 6.958  ; 8.982 ; 9.383 ; 7.068  ;
; label_read  ; regA_o[2]   ; 6.899  ; 8.932 ; 9.371 ; 7.002  ;
; label_read  ; regA_o[3]   ; 7.049  ; 8.560 ; 8.913 ; 7.210  ;
; label_read  ; regA_o[4]   ;        ; 6.973 ; 7.433 ;        ;
; label_read  ; regA_o[5]   ;        ; 6.762 ; 7.130 ;        ;
; label_read  ; regA_o[6]   ;        ; 6.801 ; 7.204 ;        ;
; label_read  ; regA_o[7]   ;        ; 6.537 ; 6.898 ;        ;
; label_read  ; regB_o[0]   ; 8.161  ; 7.171 ; 7.525 ; 8.226  ;
; label_read  ; regB_o[1]   ; 7.766  ; 7.656 ; 7.996 ; 7.886  ;
; label_read  ; regB_o[2]   ; 7.950  ; 7.843 ; 8.211 ; 8.109  ;
; label_read  ; regB_o[3]   ; 8.378  ; 8.204 ; 8.637 ; 8.470  ;
; label_read  ; regB_o[4]   ; 8.500  ; 7.666 ; 8.075 ; 8.525  ;
; label_read  ; regB_o[5]   ; 9.039  ; 7.983 ; 8.455 ; 8.968  ;
; label_read  ; regB_o[6]   ; 8.834  ; 7.812 ; 8.255 ; 8.801  ;
; label_read  ; regB_o[7]   ; 8.659  ; 7.668 ; 8.077 ; 8.650  ;
; label_rs[0] ; regA_o[0]   ; 7.438  ;       ;       ; 7.453  ;
; label_rs[0] ; regB_o[0]   ; 8.237  ;       ;       ; 8.234  ;
; label_rs[1] ; regA_o[1]   ; 8.083  ;       ;       ; 8.120  ;
; label_rs[1] ; regB_o[1]   ; 7.120  ; 7.015 ; 7.294 ; 7.184  ;
; label_rs[2] ; regA_o[2]   ; 8.124  ;       ;       ; 8.096  ;
; label_rs[2] ; regB_o[2]   ; 7.405  ; 7.339 ; 7.592 ; 7.511  ;
; label_rs[3] ; regA_o[3]   ; 8.639  ; 8.436 ; 8.760 ; 8.587  ;
; label_rs[3] ; regB_o[3]   ; 7.849  ; 7.719 ; 8.022 ; 7.875  ;
; rs1[0]      ; regA_o[0]   ; 8.129  ; 8.576 ; 8.922 ; 8.187  ;
; rs1[0]      ; regA_o[1]   ; 10.104 ; 6.952 ; 7.347 ; 10.125 ;
; rs1[0]      ; regA_o[2]   ; 9.567  ; 6.756 ; 7.159 ; 9.417  ;
; rs1[0]      ; regA_o[3]   ; 10.229 ; 7.201 ; 7.542 ; 10.275 ;
; rs1[0]      ; regA_o[4]   ; 8.034  ; 7.799 ; 8.243 ; 8.045  ;
; rs1[0]      ; regA_o[5]   ; 8.542  ; 7.754 ; 8.083 ; 8.545  ;
; rs1[0]      ; regA_o[6]   ; 7.714  ; 7.491 ; 7.923 ; 7.737  ;
; rs1[0]      ; regA_o[7]   ; 8.046  ; 7.313 ; 7.670 ; 8.011  ;
; rs1[1]      ; regA_o[0]   ; 8.392  ; 7.972 ; 8.335 ; 8.470  ;
; rs1[1]      ; regA_o[1]   ; 8.753  ; 8.605 ; 8.998 ; 8.753  ;
; rs1[1]      ; regA_o[2]   ; 8.819  ; 8.555 ; 8.986 ; 8.759  ;
; rs1[1]      ; regA_o[3]   ; 9.407  ; 9.213 ; 9.534 ; 9.361  ;
; rs1[1]      ; regA_o[4]   ; 8.225  ; 7.980 ; 8.469 ; 8.173  ;
; rs1[1]      ; regA_o[5]   ; 7.580  ; 7.487 ; 7.880 ; 7.639  ;
; rs1[1]      ; regA_o[6]   ; 7.887  ; 7.671 ; 8.098 ; 7.913  ;
; rs1[1]      ; regA_o[7]   ; 7.246  ; 7.049 ; 7.484 ; 7.329  ;
; rs1[2]      ; regA_o[0]   ; 7.859  ; 7.719 ; 8.046 ; 7.937  ;
; rs1[2]      ; regA_o[1]   ; 9.046  ; 6.844 ; 7.238 ; 9.037  ;
; rs1[2]      ; regA_o[2]   ; 9.112  ; 6.776 ; 7.175 ; 9.043  ;
; rs1[2]      ; regA_o[3]   ; 8.672  ; 7.162 ; 7.492 ; 8.718  ;
; rs1[2]      ; regA_o[4]   ; 8.277  ; 6.993 ; 7.415 ; 8.221  ;
; rs1[2]      ; regA_o[5]   ; 7.873  ; 7.124 ; 7.453 ; 7.991  ;
; rs1[2]      ; regA_o[6]   ; 8.223  ; 7.001 ; 7.377 ; 8.241  ;
; rs1[2]      ; regA_o[7]   ; 7.460  ; 6.778 ; 7.121 ; 7.550  ;
; rs2[0]      ; regB_o[0]   ; 8.079  ; 8.433 ; 8.828 ; 8.149  ;
; rs2[0]      ; regB_o[1]   ; 7.428  ; 7.361 ; 7.710 ; 7.601  ;
; rs2[0]      ; regB_o[2]   ; 7.224  ; 7.117 ; 7.490 ; 7.388  ;
; rs2[0]      ; regB_o[3]   ; 7.652  ; 7.478 ; 7.918 ; 7.749  ;
; rs2[0]      ; regB_o[4]   ; 8.226  ; 7.597 ; 8.046 ; 8.347  ;
; rs2[0]      ; regB_o[5]   ; 9.023  ; 7.914 ; 8.426 ; 9.019  ;
; rs2[0]      ; regB_o[6]   ; 8.751  ; 7.743 ; 8.226 ; 8.779  ;
; rs2[0]      ; regB_o[7]   ; 7.908  ; 7.599 ; 8.048 ; 8.007  ;
; rs2[1]      ; regB_o[0]   ; 8.127  ; 7.742 ; 8.129 ; 8.112  ;
; rs2[1]      ; regB_o[1]   ; 6.973  ; 6.892 ; 7.205 ; 7.119  ;
; rs2[1]      ; regB_o[2]   ; 6.983  ; 6.905 ; 7.215 ; 7.132  ;
; rs2[1]      ; regB_o[3]   ; 7.404  ; 7.272 ; 7.636 ; 7.499  ;
; rs2[1]      ; regB_o[4]   ; 7.717  ; 8.043 ; 8.314 ; 7.725  ;
; rs2[1]      ; regB_o[5]   ; 8.097  ; 8.512 ; 8.917 ; 8.042  ;
; rs2[1]      ; regB_o[6]   ; 7.897  ; 8.313 ; 8.646 ; 7.871  ;
; rs2[1]      ; regB_o[7]   ; 7.719  ; 8.468 ; 8.920 ; 7.727  ;
; rs2[2]      ; regB_o[0]   ; 7.570  ; 7.413 ; 7.756 ; 7.615  ;
; rs2[2]      ; regB_o[1]   ; 7.735  ; 7.625 ; 7.901 ; 7.791  ;
; rs2[2]      ; regB_o[2]   ; 7.868  ; 7.761 ; 8.122 ; 8.041  ;
; rs2[2]      ; regB_o[3]   ; 8.296  ; 8.122 ; 8.542 ; 8.395  ;
; rs2[2]      ; regB_o[4]   ; 7.802  ; 8.326 ; 8.694 ; 7.803  ;
; rs2[2]      ; regB_o[5]   ; 8.182  ; 8.767 ; 9.233 ; 8.120  ;
; rs2[2]      ; regB_o[6]   ; 7.982  ; 8.604 ; 9.030 ; 7.949  ;
; rs2[2]      ; regB_o[7]   ; 7.804  ; 8.451 ; 8.855 ; 7.805  ;
+-------------+-------------+--------+-------+-------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.592 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -57.038                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.592 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 1.000        ; -0.045     ; 0.350      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; general_registers[5][0] ; general_registers[5][0] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[1][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[2][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[3][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[4][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[5][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; general_registers[6][7]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][0]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][1]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][2]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][3]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][4]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][5]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][6]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[0][7]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][4]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][5]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][6]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][7]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][4]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][5]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][6]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][7]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][0]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][1]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][2]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][3]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][4]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][5]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][6]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[3][7]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][0]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][1]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][2]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][3]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][4]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][5]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][6]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[4][7]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][0]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][1]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][2]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][3]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][4]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][5]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][6]     ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[6][7]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][0]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][1]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][2]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[1][3]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][0]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][1]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][2]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[2][3]     ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; general_registers[5][0]     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; general_registers[0][0]|clk ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 0.100 ; 0.680 ; Fall       ; clk             ;
; rd[*]          ; clk        ; 1.088 ; 1.719 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; 0.980 ; 1.526 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; 1.088 ; 1.719 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; 1.059 ; 1.700 ; Fall       ; clk             ;
; reg_write      ; clk        ; 1.107 ; 1.752 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; 0.503 ; 1.095 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; 0.201 ; 0.780 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; 0.196 ; 0.768 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; 0.196 ; 0.765 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; 0.242 ; 0.829 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; 0.503 ; 1.095 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; 0.329 ; 0.914 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; 0.328 ; 0.905 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; 0.491 ; 1.090 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; 0.122  ; -0.443 ; Fall       ; clk             ;
; rd[*]          ; clk        ; -0.412 ; -1.001 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; -0.412 ; -1.001 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; -0.567 ; -1.171 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; -0.552 ; -1.128 ; Fall       ; clk             ;
; reg_write      ; clk        ; 0.030  ; -0.548 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; 0.144  ; -0.410 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; 0.144  ; -0.410 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; 0.122  ; -0.433 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; 0.128  ; -0.425 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; -0.001 ; -0.568 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; -0.262 ; -0.844 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; -0.095 ; -0.664 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; -0.090 ; -0.655 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; -0.173 ; -0.750 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 6.279 ; 6.405 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 5.624 ; 5.741 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 6.236 ; 6.372 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 6.102 ; 6.198 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 6.279 ; 6.405 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 5.352 ; 5.439 ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 5.392 ; 5.477 ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 5.468 ; 5.536 ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 5.055 ; 5.106 ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 5.970 ; 6.048 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 5.970 ; 6.048 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 4.978 ; 5.062 ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 5.200 ; 5.282 ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 5.568 ; 5.667 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 5.175 ; 5.285 ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 5.564 ; 5.719 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 5.490 ; 5.620 ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 5.486 ; 5.617 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 4.345 ; 4.405 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 4.951 ; 5.063 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 4.836 ; 4.986 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 4.939 ; 5.110 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 4.717 ; 4.858 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 4.691 ; 4.787 ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 4.515 ; 4.612 ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 4.544 ; 4.620 ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 4.345 ; 4.405 ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 4.018 ; 4.042 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 4.732 ; 4.809 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 4.018 ; 4.042 ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 4.021 ; 4.047 ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 4.226 ; 4.266 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 4.066 ; 4.091 ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 4.221 ; 4.269 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 4.132 ; 4.168 ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 4.069 ; 4.094 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; branch_i    ; regB_o[0]   ; 4.881 ; 4.956 ; 5.474 ; 5.588 ;
; branch_i    ; regB_o[1]   ; 4.980 ; 5.023 ; 5.605 ; 5.604 ;
; branch_i    ; regB_o[2]   ; 4.855 ; 4.869 ; 5.473 ; 5.506 ;
; branch_i    ; regB_o[3]   ; 5.067 ; 5.097 ; 5.685 ; 5.731 ;
; branch_i    ; regB_o[4]   ; 4.922 ;       ;       ; 5.632 ;
; branch_i    ; regB_o[5]   ; 5.154 ;       ;       ; 5.901 ;
; branch_i    ; regB_o[6]   ; 5.061 ;       ;       ; 5.793 ;
; branch_i    ; regB_o[7]   ; 4.993 ;       ;       ; 5.710 ;
; label_read  ; regA_o[0]   ; 4.397 ; 4.877 ; 5.412 ; 5.053 ;
; label_read  ; regA_o[1]   ; 5.620 ; 5.756 ; 6.152 ; 6.288 ;
; label_read  ; regA_o[2]   ; 5.519 ; 5.615 ; 6.051 ; 6.147 ;
; label_read  ; regA_o[3]   ; 5.719 ; 5.845 ; 6.407 ; 6.533 ;
; label_read  ; regA_o[4]   ;       ; 4.384 ; 4.907 ;       ;
; label_read  ; regA_o[5]   ;       ; 4.206 ; 4.698 ;       ;
; label_read  ; regA_o[6]   ;       ; 4.287 ; 4.819 ;       ;
; label_read  ; regA_o[7]   ;       ; 4.074 ; 4.619 ;       ;
; label_read  ; regB_o[0]   ; 4.840 ; 4.584 ; 5.130 ; 5.542 ;
; label_read  ; regB_o[1]   ; 4.946 ; 4.975 ; 5.559 ; 5.569 ;
; label_read  ; regB_o[2]   ; 4.954 ; 5.009 ; 5.498 ; 5.553 ;
; label_read  ; regB_o[3]   ; 5.157 ; 5.234 ; 5.704 ; 5.778 ;
; label_read  ; regB_o[4]   ; 5.024 ; 5.230 ; 5.701 ; 5.759 ;
; label_read  ; regB_o[5]   ; 5.256 ; 5.499 ; 5.933 ; 6.028 ;
; label_read  ; regB_o[6]   ; 5.163 ; 5.391 ; 5.840 ; 5.920 ;
; label_read  ; regB_o[7]   ; 5.095 ; 5.308 ; 5.772 ; 5.837 ;
; label_rs[0] ; regA_o[0]   ; 4.433 ;       ;       ; 5.080 ;
; label_rs[0] ; regB_o[0]   ; 4.875 ;       ;       ; 5.568 ;
; label_rs[1] ; regA_o[1]   ; 4.820 ;       ;       ; 5.537 ;
; label_rs[1] ; regB_o[1]   ; 4.244 ; 4.264 ; 4.852 ; 4.865 ;
; label_rs[2] ; regA_o[2]   ; 4.759 ;       ;       ; 5.446 ;
; label_rs[2] ; regB_o[2]   ; 4.457 ; 4.448 ; 5.054 ; 5.109 ;
; label_rs[3] ; regA_o[3]   ; 5.040 ; 5.147 ; 5.636 ; 5.762 ;
; label_rs[3] ; regB_o[3]   ; 4.669 ; 4.679 ; 5.260 ; 5.337 ;
; rs1[0]      ; regA_o[0]   ; 5.366 ; 5.490 ; 6.005 ; 6.122 ;
; rs1[0]      ; regA_o[1]   ; 5.960 ; 6.096 ; 6.597 ; 6.733 ;
; rs1[0]      ; regA_o[2]   ; 5.850 ; 5.946 ; 6.488 ; 6.584 ;
; rs1[0]      ; regA_o[3]   ; 6.030 ; 6.156 ; 6.667 ; 6.793 ;
; rs1[0]      ; regA_o[4]   ; 4.983 ; 5.070 ; 5.607 ; 5.694 ;
; rs1[0]      ; regA_o[5]   ; 5.105 ; 5.190 ; 5.663 ; 5.748 ;
; rs1[0]      ; regA_o[6]   ; 4.817 ; 5.021 ; 5.464 ; 5.510 ;
; rs1[0]      ; regA_o[7]   ; 4.774 ; 4.825 ; 5.325 ; 5.381 ;
; rs1[1]      ; regA_o[0]   ; 5.385 ; 5.509 ; 6.019 ; 6.136 ;
; rs1[1]      ; regA_o[1]   ; 5.979 ; 6.115 ; 6.612 ; 6.748 ;
; rs1[1]      ; regA_o[2]   ; 5.870 ; 5.966 ; 6.504 ; 6.600 ;
; rs1[1]      ; regA_o[3]   ; 6.046 ; 6.172 ; 6.679 ; 6.805 ;
; rs1[1]      ; regA_o[4]   ; 4.971 ; 5.058 ; 5.586 ; 5.673 ;
; rs1[1]      ; regA_o[5]   ; 4.942 ; 5.027 ; 5.503 ; 5.588 ;
; rs1[1]      ; regA_o[6]   ; 4.799 ; 4.871 ; 5.414 ; 5.482 ;
; rs1[1]      ; regA_o[7]   ; 4.600 ; 4.651 ; 5.160 ; 5.211 ;
; rs1[2]      ; regA_o[0]   ; 4.706 ; 4.786 ; 5.292 ; 5.391 ;
; rs1[2]      ; regA_o[1]   ; 5.524 ; 5.660 ; 6.170 ; 6.306 ;
; rs1[2]      ; regA_o[2]   ; 5.423 ; 5.519 ; 6.069 ; 6.165 ;
; rs1[2]      ; regA_o[3]   ; 5.648 ; 5.774 ; 6.311 ; 6.437 ;
; rs1[2]      ; regA_o[4]   ; 4.885 ; 4.374 ; 4.891 ; 5.564 ;
; rs1[2]      ; regA_o[5]   ; 4.696 ; 4.407 ; 4.924 ; 5.395 ;
; rs1[2]      ; regA_o[6]   ; 4.905 ; 4.358 ; 4.889 ; 5.605 ;
; rs1[2]      ; regA_o[7]   ; 4.423 ; 4.178 ; 4.735 ; 5.069 ;
; rs2[0]      ; regB_o[0]   ; 5.260 ; 5.338 ; 5.870 ; 5.948 ;
; rs2[0]      ; regB_o[1]   ; 4.804 ; 4.803 ; 5.468 ; 5.511 ;
; rs2[0]      ; regB_o[2]   ; 4.895 ; 4.950 ; 5.539 ; 5.594 ;
; rs2[0]      ; regB_o[3]   ; 5.126 ; 5.225 ; 5.742 ; 5.835 ;
; rs2[0]      ; regB_o[4]   ; 5.000 ; 5.228 ; 5.699 ; 5.700 ;
; rs2[0]      ; regB_o[5]   ; 5.389 ; 5.544 ; 5.980 ; 6.135 ;
; rs2[0]      ; regB_o[6]   ; 5.237 ; 5.389 ; 5.838 ; 5.957 ;
; rs2[0]      ; regB_o[7]   ; 5.226 ; 5.357 ; 5.817 ; 5.948 ;
; rs2[1]      ; regB_o[0]   ; 5.045 ; 5.123 ; 5.622 ; 5.700 ;
; rs2[1]      ; regB_o[1]   ; 4.724 ; 4.723 ; 5.384 ; 5.427 ;
; rs2[1]      ; regB_o[2]   ; 4.815 ; 4.870 ; 5.455 ; 5.510 ;
; rs2[1]      ; regB_o[3]   ; 5.021 ; 5.095 ; 5.658 ; 5.735 ;
; rs2[1]      ; regB_o[4]   ; 5.151 ; 5.261 ; 5.778 ; 5.888 ;
; rs2[1]      ; regB_o[5]   ; 5.541 ; 5.696 ; 6.168 ; 6.323 ;
; rs2[1]      ; regB_o[6]   ; 5.389 ; 5.519 ; 6.015 ; 6.145 ;
; rs2[1]      ; regB_o[7]   ; 5.377 ; 5.508 ; 6.005 ; 6.136 ;
; rs2[2]      ; regB_o[0]   ; 4.521 ; 4.570 ; 5.144 ; 5.171 ;
; rs2[2]      ; regB_o[1]   ; 4.918 ; 4.961 ; 5.534 ; 5.533 ;
; rs2[2]      ; regB_o[2]   ; 4.937 ; 4.992 ; 5.489 ; 5.544 ;
; rs2[2]      ; regB_o[3]   ; 5.140 ; 5.217 ; 5.695 ; 5.769 ;
; rs2[2]      ; regB_o[4]   ; 5.089 ; 5.204 ; 5.665 ; 5.814 ;
; rs2[2]      ; regB_o[5]   ; 5.321 ; 5.471 ; 5.897 ; 6.083 ;
; rs2[2]      ; regB_o[6]   ; 5.228 ; 5.367 ; 5.806 ; 5.975 ;
; rs2[2]      ; regB_o[7]   ; 5.160 ; 5.283 ; 5.738 ; 5.892 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; branch_i    ; regB_o[0]   ; 4.680 ; 4.738 ; 5.263 ; 5.359 ;
; branch_i    ; regB_o[1]   ; 4.459 ; 4.479 ; 5.089 ; 5.109 ;
; branch_i    ; regB_o[2]   ; 4.565 ; 4.593 ; 5.195 ; 5.223 ;
; branch_i    ; regB_o[3]   ; 4.769 ; 4.813 ; 5.399 ; 5.443 ;
; branch_i    ; regB_o[4]   ; 4.720 ;       ;       ; 5.406 ;
; branch_i    ; regB_o[5]   ; 4.942 ;       ;       ; 5.661 ;
; branch_i    ; regB_o[6]   ; 4.851 ;       ;       ; 5.564 ;
; branch_i    ; regB_o[7]   ; 4.788 ;       ;       ; 5.485 ;
; label_read  ; regA_o[0]   ; 4.248 ; 4.621 ; 5.164 ; 4.893 ;
; label_read  ; regA_o[1]   ; 4.049 ; 5.246 ; 5.786 ; 4.675 ;
; label_read  ; regA_o[2]   ; 3.994 ; 5.200 ; 5.745 ; 4.616 ;
; label_read  ; regA_o[3]   ; 4.115 ; 5.063 ; 5.502 ; 4.764 ;
; label_read  ; regA_o[4]   ;       ; 4.207 ; 4.728 ;       ;
; label_read  ; regA_o[5]   ;       ; 4.063 ; 4.550 ;       ;
; label_read  ; regA_o[6]   ;       ; 4.105 ; 4.622 ;       ;
; label_read  ; regA_o[7]   ;       ; 3.902 ; 4.435 ;       ;
; label_read  ; regB_o[0]   ; 4.640 ; 4.259 ; 4.811 ; 5.315 ;
; label_read  ; regB_o[1]   ; 4.440 ; 4.460 ; 5.025 ; 5.045 ;
; label_read  ; regB_o[2]   ; 4.546 ; 4.574 ; 5.103 ; 5.125 ;
; label_read  ; regB_o[3]   ; 4.750 ; 4.794 ; 5.308 ; 5.344 ;
; label_read  ; regB_o[4]   ; 4.810 ; 4.555 ; 5.072 ; 5.513 ;
; label_read  ; regB_o[5]   ; 5.032 ; 4.733 ; 5.227 ; 5.768 ;
; label_read  ; regB_o[6]   ; 4.941 ; 4.633 ; 5.139 ; 5.671 ;
; label_read  ; regB_o[7]   ; 4.878 ; 4.557 ; 5.074 ; 5.592 ;
; label_rs[0] ; regA_o[0]   ; 4.282 ;       ;       ; 4.920 ;
; label_rs[0] ; regB_o[0]   ; 4.673 ;       ;       ; 5.340 ;
; label_rs[1] ; regA_o[1]   ; 4.594 ;       ;       ; 5.288 ;
; label_rs[1] ; regB_o[1]   ; 4.094 ; 4.114 ; 4.686 ; 4.699 ;
; label_rs[2] ; regA_o[2]   ; 4.597 ;       ;       ; 5.274 ;
; label_rs[2] ; regB_o[2]   ; 4.265 ; 4.293 ; 4.881 ; 4.905 ;
; label_rs[3] ; regA_o[3]   ; 4.870 ; 4.973 ; 5.457 ; 5.579 ;
; label_rs[3] ; regB_o[3]   ; 4.471 ; 4.515 ; 5.081 ; 5.125 ;
; rs1[0]      ; regA_o[0]   ; 4.621 ; 5.028 ; 5.512 ; 5.283 ;
; rs1[0]      ; regA_o[1]   ; 5.591 ; 4.171 ; 4.682 ; 6.299 ;
; rs1[0]      ; regA_o[2]   ; 5.267 ; 4.041 ; 4.564 ; 6.000 ;
; rs1[0]      ; regA_o[3]   ; 5.686 ; 4.312 ; 4.821 ; 6.391 ;
; rs1[0]      ; regA_o[4]   ; 4.569 ; 4.648 ; 5.130 ; 5.232 ;
; rs1[0]      ; regA_o[5]   ; 4.789 ; 4.601 ; 5.035 ; 5.505 ;
; rs1[0]      ; regA_o[6]   ; 4.423 ; 4.482 ; 4.984 ; 5.066 ;
; rs1[0]      ; regA_o[7]   ; 4.521 ; 4.317 ; 4.809 ; 5.182 ;
; rs1[1]      ; regA_o[0]   ; 4.801 ; 4.746 ; 5.245 ; 5.475 ;
; rs1[1]      ; regA_o[1]   ; 4.961 ; 5.099 ; 5.598 ; 5.694 ;
; rs1[1]      ; regA_o[2]   ; 4.964 ; 5.053 ; 5.557 ; 5.669 ;
; rs1[1]      ; regA_o[3]   ; 5.286 ; 5.389 ; 5.916 ; 6.027 ;
; rs1[1]      ; regA_o[4]   ; 4.703 ; 4.793 ; 5.301 ; 5.355 ;
; rs1[1]      ; regA_o[5]   ; 4.367 ; 4.496 ; 4.975 ; 5.017 ;
; rs1[1]      ; regA_o[6]   ; 4.552 ; 4.622 ; 5.112 ; 5.201 ;
; rs1[1]      ; regA_o[7]   ; 4.194 ; 4.234 ; 4.753 ; 4.819 ;
; rs1[2]      ; regA_o[0]   ; 4.512 ; 4.576 ; 5.089 ; 5.172 ;
; rs1[2]      ; regA_o[1]   ; 5.076 ; 4.137 ; 4.651 ; 5.834 ;
; rs1[2]      ; regA_o[2]   ; 5.079 ; 4.075 ; 4.598 ; 5.809 ;
; rs1[2]      ; regA_o[3]   ; 4.918 ; 4.305 ; 4.802 ; 5.646 ;
; rs1[2]      ; regA_o[4]   ; 4.691 ; 4.231 ; 4.741 ; 5.354 ;
; rs1[2]      ; regA_o[5]   ; 4.500 ; 4.259 ; 4.769 ; 5.194 ;
; rs1[2]      ; regA_o[6]   ; 4.692 ; 4.214 ; 4.740 ; 5.360 ;
; rs1[2]      ; regA_o[7]   ; 4.274 ; 4.039 ; 4.589 ; 4.910 ;
; rs2[0]      ; regB_o[0]   ; 4.639 ; 4.990 ; 5.485 ; 5.295 ;
; rs2[0]      ; regB_o[1]   ; 4.359 ; 4.389 ; 4.914 ; 4.918 ;
; rs2[0]      ; regB_o[2]   ; 4.240 ; 4.255 ; 4.792 ; 4.814 ;
; rs2[0]      ; regB_o[3]   ; 4.445 ; 4.474 ; 4.997 ; 5.033 ;
; rs2[0]      ; regB_o[4]   ; 4.708 ; 4.569 ; 5.093 ; 5.396 ;
; rs2[0]      ; regB_o[5]   ; 5.054 ; 4.747 ; 5.248 ; 5.776 ;
; rs2[0]      ; regB_o[6]   ; 4.927 ; 4.647 ; 5.160 ; 5.646 ;
; rs2[0]      ; regB_o[7]   ; 4.547 ; 4.571 ; 5.095 ; 5.210 ;
; rs2[1]      ; regB_o[0]   ; 4.610 ; 4.577 ; 5.077 ; 5.258 ;
; rs2[1]      ; regB_o[1]   ; 4.033 ; 4.094 ; 4.614 ; 4.668 ;
; rs2[1]      ; regB_o[2]   ; 4.039 ; 4.103 ; 4.620 ; 4.677 ;
; rs2[1]      ; regB_o[3]   ; 4.239 ; 4.319 ; 4.820 ; 4.893 ;
; rs2[1]      ; regB_o[4]   ; 4.410 ; 4.726 ; 5.221 ; 5.058 ;
; rs2[1]      ; regB_o[5]   ; 4.565 ; 5.003 ; 5.473 ; 5.236 ;
; rs2[1]      ; regB_o[6]   ; 4.477 ; 4.881 ; 5.352 ; 5.136 ;
; rs2[1]      ; regB_o[7]   ; 4.412 ; 5.006 ; 5.466 ; 5.060 ;
; rs2[2]      ; regB_o[0]   ; 4.368 ; 4.415 ; 4.981 ; 5.009 ;
; rs2[2]      ; regB_o[1]   ; 4.428 ; 4.448 ; 5.056 ; 5.076 ;
; rs2[2]      ; regB_o[2]   ; 4.534 ; 4.562 ; 5.097 ; 5.119 ;
; rs2[2]      ; regB_o[3]   ; 4.738 ; 4.782 ; 5.302 ; 5.338 ;
; rs2[2]      ; regB_o[4]   ; 4.478 ; 4.951 ; 5.421 ; 5.140 ;
; rs2[2]      ; regB_o[5]   ; 4.633 ; 5.205 ; 5.642 ; 5.318 ;
; rs2[2]      ; regB_o[6]   ; 4.545 ; 5.111 ; 5.554 ; 5.218 ;
; rs2[2]      ; regB_o[7]   ; 4.480 ; 5.031 ; 5.490 ; 5.142 ;
+-------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.185 ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; 0.185 ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -65.965             ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -65.965             ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; condition_bit  ; clk        ; 1.084 ; 1.414 ; Fall       ; clk             ;
; rd[*]          ; clk        ; 3.169 ; 3.425 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; 2.753 ; 3.202 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; 3.169 ; 3.425 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; 3.134 ; 3.382 ; Fall       ; clk             ;
; reg_write      ; clk        ; 3.195 ; 3.443 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; 1.861 ; 2.145 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; 1.290 ; 1.636 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; 1.268 ; 1.610 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; 1.243 ; 1.591 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; 1.339 ; 1.692 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; 1.861 ; 2.145 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; 1.546 ; 1.865 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; 1.546 ; 1.850 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; 1.837 ; 2.138 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; condition_bit  ; clk        ; 0.122  ; -0.443 ; Fall       ; clk             ;
; rd[*]          ; clk        ; -0.412 ; -1.001 ; Fall       ; clk             ;
;  rd[0]         ; clk        ; -0.412 ; -1.001 ; Fall       ; clk             ;
;  rd[1]         ; clk        ; -0.567 ; -1.171 ; Fall       ; clk             ;
;  rd[2]         ; clk        ; -0.552 ; -1.128 ; Fall       ; clk             ;
; reg_write      ; clk        ; 0.030  ; -0.548 ; Fall       ; clk             ;
; write_data[*]  ; clk        ; 0.144  ; -0.410 ; Fall       ; clk             ;
;  write_data[0] ; clk        ; 0.144  ; -0.410 ; Fall       ; clk             ;
;  write_data[1] ; clk        ; 0.122  ; -0.433 ; Fall       ; clk             ;
;  write_data[2] ; clk        ; 0.128  ; -0.425 ; Fall       ; clk             ;
;  write_data[3] ; clk        ; -0.001 ; -0.568 ; Fall       ; clk             ;
;  write_data[4] ; clk        ; -0.262 ; -0.844 ; Fall       ; clk             ;
;  write_data[5] ; clk        ; -0.095 ; -0.664 ; Fall       ; clk             ;
;  write_data[6] ; clk        ; -0.090 ; -0.655 ; Fall       ; clk             ;
;  write_data[7] ; clk        ; -0.173 ; -0.750 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; regA_o[*]  ; clk        ; 11.571 ; 11.446 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 10.270 ; 10.149 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 11.493 ; 11.376 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 11.245 ; 11.081 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 11.571 ; 11.446 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 9.670  ; 9.520  ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 9.761  ; 9.663  ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 9.831  ; 9.675  ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 9.103  ; 8.954  ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 10.860 ; 10.713 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 10.860 ; 10.713 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 8.902  ; 8.911  ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 9.340  ; 9.312  ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 10.081 ; 10.036 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 9.315  ; 9.293  ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 10.220 ; 10.177 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 10.011 ; 9.963  ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 9.992  ; 9.961  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; regA_o[*]  ; clk        ; 4.345 ; 4.405 ; Fall       ; clk             ;
;  regA_o[0] ; clk        ; 4.951 ; 5.063 ; Fall       ; clk             ;
;  regA_o[1] ; clk        ; 4.836 ; 4.986 ; Fall       ; clk             ;
;  regA_o[2] ; clk        ; 4.939 ; 5.110 ; Fall       ; clk             ;
;  regA_o[3] ; clk        ; 4.717 ; 4.858 ; Fall       ; clk             ;
;  regA_o[4] ; clk        ; 4.691 ; 4.787 ; Fall       ; clk             ;
;  regA_o[5] ; clk        ; 4.515 ; 4.612 ; Fall       ; clk             ;
;  regA_o[6] ; clk        ; 4.544 ; 4.620 ; Fall       ; clk             ;
;  regA_o[7] ; clk        ; 4.345 ; 4.405 ; Fall       ; clk             ;
; regB_o[*]  ; clk        ; 4.018 ; 4.042 ; Fall       ; clk             ;
;  regB_o[0] ; clk        ; 4.732 ; 4.809 ; Fall       ; clk             ;
;  regB_o[1] ; clk        ; 4.018 ; 4.042 ; Fall       ; clk             ;
;  regB_o[2] ; clk        ; 4.021 ; 4.047 ; Fall       ; clk             ;
;  regB_o[3] ; clk        ; 4.226 ; 4.266 ; Fall       ; clk             ;
;  regB_o[4] ; clk        ; 4.066 ; 4.091 ; Fall       ; clk             ;
;  regB_o[5] ; clk        ; 4.221 ; 4.269 ; Fall       ; clk             ;
;  regB_o[6] ; clk        ; 4.132 ; 4.168 ; Fall       ; clk             ;
;  regB_o[7] ; clk        ; 4.069 ; 4.094 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; branch_i    ; regB_o[0]   ; 9.551  ; 9.433  ; 9.887  ; 9.850  ;
; branch_i    ; regB_o[1]   ; 9.743  ; 9.709  ; 10.135 ; 10.011 ;
; branch_i    ; regB_o[2]   ; 9.499  ; 9.393  ; 9.861  ; 9.764  ;
; branch_i    ; regB_o[3]   ; 9.975  ; 9.813  ; 10.337 ; 10.184 ;
; branch_i    ; regB_o[4]   ; 9.646  ;        ;        ; 9.904  ;
; branch_i    ; regB_o[5]   ; 10.229 ;        ;        ; 10.440 ;
; branch_i    ; regB_o[6]   ; 10.011 ;        ;        ; 10.237 ;
; branch_i    ; regB_o[7]   ; 9.821  ;        ;        ; 10.054 ;
; label_read  ; regA_o[0]   ; 8.540  ; 9.306  ; 9.731  ; 8.758  ;
; label_read  ; regA_o[1]   ; 11.134 ; 11.037 ; 11.395 ; 11.298 ;
; label_read  ; regA_o[2]   ; 10.957 ; 10.784 ; 11.218 ; 11.045 ;
; label_read  ; regA_o[3]   ; 11.370 ; 11.253 ; 11.749 ; 11.658 ;
; label_read  ; regA_o[4]   ;        ; 8.214  ; 8.724  ;        ;
; label_read  ; regA_o[5]   ;        ; 7.910  ; 8.346  ;        ;
; label_read  ; regA_o[6]   ;        ; 8.022  ; 8.512  ;        ;
; label_read  ; regA_o[7]   ;        ; 7.711  ; 8.170  ;        ;
; label_read  ; regB_o[0]   ; 9.517  ; 8.714  ; 9.176  ; 9.768  ;
; label_read  ; regB_o[1]   ; 9.698  ; 9.658  ; 10.052 ; 9.975  ;
; label_read  ; regB_o[2]   ; 9.673  ; 9.640  ; 10.023 ; 9.940  ;
; label_read  ; regB_o[3]   ; 10.144 ; 10.049 ; 10.495 ; 10.350 ;
; label_read  ; regB_o[4]   ; 9.897  ; 9.987  ; 10.423 ; 10.156 ;
; label_read  ; regB_o[5]   ; 10.480 ; 10.523 ; 11.006 ; 10.692 ;
; label_read  ; regB_o[6]   ; 10.262 ; 10.320 ; 10.788 ; 10.489 ;
; label_read  ; regB_o[7]   ; 10.072 ; 10.137 ; 10.598 ; 10.306 ;
; label_rs[0] ; regA_o[0]   ; 8.602  ;        ;        ; 8.773  ;
; label_rs[0] ; regB_o[0]   ; 9.575  ;        ;        ; 9.780  ;
; label_rs[1] ; regA_o[1]   ; 9.446  ;        ;        ; 9.719  ;
; label_rs[1] ; regB_o[1]   ; 8.267  ; 8.167  ; 8.616  ; 8.507  ;
; label_rs[2] ; regA_o[2]   ; 9.331  ;        ;        ; 9.526  ;
; label_rs[2] ; regB_o[2]   ; 8.671  ; 8.525  ; 8.959  ; 8.952  ;
; label_rs[3] ; regA_o[3]   ; 9.906  ; 9.781  ; 10.184 ; 10.099 ;
; label_rs[3] ; regB_o[3]   ; 9.153  ; 8.959  ; 9.435  ; 9.373  ;
; rs1[0]      ; regA_o[0]   ; 10.661 ; 10.549 ; 11.060 ; 10.939 ;
; rs1[0]      ; regA_o[1]   ; 11.838 ; 11.740 ; 12.250 ; 12.133 ;
; rs1[0]      ; regA_o[2]   ; 11.641 ; 11.473 ; 12.054 ; 11.890 ;
; rs1[0]      ; regA_o[3]   ; 11.961 ; 11.836 ; 12.374 ; 12.249 ;
; rs1[0]      ; regA_o[4]   ; 9.830  ; 9.680  ; 10.211 ; 10.052 ;
; rs1[0]      ; regA_o[5]   ; 10.002 ; 9.906  ; 10.372 ; 10.293 ;
; rs1[0]      ; regA_o[6]   ; 9.462  ; 9.519  ; 9.939  ; 9.669  ;
; rs1[0]      ; regA_o[7]   ; 9.359  ; 9.210  ; 9.734  ; 9.594  ;
; rs1[1]      ; regA_o[0]   ; 10.596 ; 10.484 ; 10.999 ; 10.878 ;
; rs1[1]      ; regA_o[1]   ; 11.771 ; 11.673 ; 12.190 ; 12.073 ;
; rs1[1]      ; regA_o[2]   ; 11.578 ; 11.410 ; 11.995 ; 11.831 ;
; rs1[1]      ; regA_o[3]   ; 11.892 ; 11.767 ; 12.311 ; 12.186 ;
; rs1[1]      ; regA_o[4]   ; 9.702  ; 9.552  ; 10.086 ; 9.927  ;
; rs1[1]      ; regA_o[5]   ; 9.575  ; 9.496  ; 9.938  ; 9.859  ;
; rs1[1]      ; regA_o[6]   ; 9.329  ; 9.173  ; 9.703  ; 9.538  ;
; rs1[1]      ; regA_o[7]   ; 8.910  ; 8.770  ; 9.274  ; 9.134  ;
; rs1[2]      ; regA_o[0]   ; 9.182  ; 9.085  ; 9.479  ; 9.420  ;
; rs1[2]      ; regA_o[1]   ; 10.963 ; 10.866 ; 11.325 ; 11.228 ;
; rs1[2]      ; regA_o[2]   ; 10.786 ; 10.613 ; 11.148 ; 10.975 ;
; rs1[2]      ; regA_o[3]   ; 11.189 ; 11.072 ; 11.524 ; 11.433 ;
; rs1[2]      ; regA_o[4]   ; 9.580  ; 8.162  ; 8.641  ; 9.747  ;
; rs1[2]      ; regA_o[5]   ; 9.183  ; 8.315  ; 8.726  ; 9.474  ;
; rs1[2]      ; regA_o[6]   ; 9.582  ; 8.163  ; 8.611  ; 9.834  ;
; rs1[2]      ; regA_o[7]   ; 8.642  ; 7.910  ; 8.353  ; 8.885  ;
; rs2[0]      ; regB_o[0]   ; 10.277 ; 10.119 ; 10.661 ; 10.514 ;
; rs2[0]      ; regB_o[1]   ; 9.413  ; 9.289  ; 9.751  ; 9.717  ;
; rs2[0]      ; regB_o[2]   ; 9.588  ; 9.505  ; 9.918  ; 9.885  ;
; rs2[0]      ; regB_o[3]   ; 10.060 ; 9.929  ; 10.389 ; 10.325 ;
; rs2[0]      ; regB_o[4]   ; 9.697  ; 9.891  ; 10.353 ; 10.067 ;
; rs2[0]      ; regB_o[5]   ; 10.622 ; 10.560 ; 10.995 ; 10.952 ;
; rs2[0]      ; regB_o[6]   ; 10.262 ; 10.224 ; 10.718 ; 10.585 ;
; rs2[0]      ; regB_o[7]   ; 10.221 ; 10.181 ; 10.589 ; 10.575 ;
; rs2[1]      ; regB_o[0]   ; 9.927  ; 9.754  ; 10.273 ; 10.091 ;
; rs2[1]      ; regB_o[1]   ; 9.338  ; 9.214  ; 9.662  ; 9.628  ;
; rs2[1]      ; regB_o[2]   ; 9.513  ; 9.430  ; 9.829  ; 9.796  ;
; rs2[1]      ; regB_o[3]   ; 9.985  ; 9.840  ; 10.300 ; 10.205 ;
; rs2[1]      ; regB_o[4]   ; 10.112 ; 10.099 ; 10.493 ; 10.471 ;
; rs2[1]      ; regB_o[5]   ; 11.043 ; 10.973 ; 11.399 ; 11.356 ;
; rs2[1]      ; regB_o[6]   ; 10.683 ; 10.635 ; 11.046 ; 10.989 ;
; rs2[1]      ; regB_o[7]   ; 10.642 ; 10.594 ; 10.992 ; 10.978 ;
; rs2[2]      ; regB_o[0]   ; 8.752  ; 8.611  ; 9.084  ; 8.953  ;
; rs2[2]      ; regB_o[1]   ; 9.585  ; 9.551  ; 9.938  ; 9.814  ;
; rs2[2]      ; regB_o[2]   ; 9.561  ; 9.528  ; 9.947  ; 9.864  ;
; rs2[2]      ; regB_o[3]   ; 10.032 ; 9.937  ; 10.419 ; 10.274 ;
; rs2[2]      ; regB_o[4]   ; 9.995  ; 9.853  ; 10.240 ; 10.222 ;
; rs2[2]      ; regB_o[5]   ; 10.578 ; 10.387 ; 10.822 ; 10.758 ;
; rs2[2]      ; regB_o[6]   ; 10.360 ; 10.188 ; 10.607 ; 10.555 ;
; rs2[2]      ; regB_o[7]   ; 10.170 ; 10.004 ; 10.417 ; 10.372 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; branch_i    ; regB_o[0]   ; 4.680 ; 4.738 ; 5.263 ; 5.359 ;
; branch_i    ; regB_o[1]   ; 4.459 ; 4.479 ; 5.089 ; 5.109 ;
; branch_i    ; regB_o[2]   ; 4.565 ; 4.593 ; 5.195 ; 5.223 ;
; branch_i    ; regB_o[3]   ; 4.769 ; 4.813 ; 5.399 ; 5.443 ;
; branch_i    ; regB_o[4]   ; 4.720 ;       ;       ; 5.406 ;
; branch_i    ; regB_o[5]   ; 4.942 ;       ;       ; 5.661 ;
; branch_i    ; regB_o[6]   ; 4.851 ;       ;       ; 5.564 ;
; branch_i    ; regB_o[7]   ; 4.788 ;       ;       ; 5.485 ;
; label_read  ; regA_o[0]   ; 4.248 ; 4.621 ; 5.164 ; 4.893 ;
; label_read  ; regA_o[1]   ; 4.049 ; 5.246 ; 5.786 ; 4.675 ;
; label_read  ; regA_o[2]   ; 3.994 ; 5.200 ; 5.745 ; 4.616 ;
; label_read  ; regA_o[3]   ; 4.115 ; 5.063 ; 5.502 ; 4.764 ;
; label_read  ; regA_o[4]   ;       ; 4.207 ; 4.728 ;       ;
; label_read  ; regA_o[5]   ;       ; 4.063 ; 4.550 ;       ;
; label_read  ; regA_o[6]   ;       ; 4.105 ; 4.622 ;       ;
; label_read  ; regA_o[7]   ;       ; 3.902 ; 4.435 ;       ;
; label_read  ; regB_o[0]   ; 4.640 ; 4.259 ; 4.811 ; 5.315 ;
; label_read  ; regB_o[1]   ; 4.440 ; 4.460 ; 5.025 ; 5.045 ;
; label_read  ; regB_o[2]   ; 4.546 ; 4.574 ; 5.103 ; 5.125 ;
; label_read  ; regB_o[3]   ; 4.750 ; 4.794 ; 5.308 ; 5.344 ;
; label_read  ; regB_o[4]   ; 4.810 ; 4.555 ; 5.072 ; 5.513 ;
; label_read  ; regB_o[5]   ; 5.032 ; 4.733 ; 5.227 ; 5.768 ;
; label_read  ; regB_o[6]   ; 4.941 ; 4.633 ; 5.139 ; 5.671 ;
; label_read  ; regB_o[7]   ; 4.878 ; 4.557 ; 5.074 ; 5.592 ;
; label_rs[0] ; regA_o[0]   ; 4.282 ;       ;       ; 4.920 ;
; label_rs[0] ; regB_o[0]   ; 4.673 ;       ;       ; 5.340 ;
; label_rs[1] ; regA_o[1]   ; 4.594 ;       ;       ; 5.288 ;
; label_rs[1] ; regB_o[1]   ; 4.094 ; 4.114 ; 4.686 ; 4.699 ;
; label_rs[2] ; regA_o[2]   ; 4.597 ;       ;       ; 5.274 ;
; label_rs[2] ; regB_o[2]   ; 4.265 ; 4.293 ; 4.881 ; 4.905 ;
; label_rs[3] ; regA_o[3]   ; 4.870 ; 4.973 ; 5.457 ; 5.579 ;
; label_rs[3] ; regB_o[3]   ; 4.471 ; 4.515 ; 5.081 ; 5.125 ;
; rs1[0]      ; regA_o[0]   ; 4.621 ; 5.028 ; 5.512 ; 5.283 ;
; rs1[0]      ; regA_o[1]   ; 5.591 ; 4.171 ; 4.682 ; 6.299 ;
; rs1[0]      ; regA_o[2]   ; 5.267 ; 4.041 ; 4.564 ; 6.000 ;
; rs1[0]      ; regA_o[3]   ; 5.686 ; 4.312 ; 4.821 ; 6.391 ;
; rs1[0]      ; regA_o[4]   ; 4.569 ; 4.648 ; 5.130 ; 5.232 ;
; rs1[0]      ; regA_o[5]   ; 4.789 ; 4.601 ; 5.035 ; 5.505 ;
; rs1[0]      ; regA_o[6]   ; 4.423 ; 4.482 ; 4.984 ; 5.066 ;
; rs1[0]      ; regA_o[7]   ; 4.521 ; 4.317 ; 4.809 ; 5.182 ;
; rs1[1]      ; regA_o[0]   ; 4.801 ; 4.746 ; 5.245 ; 5.475 ;
; rs1[1]      ; regA_o[1]   ; 4.961 ; 5.099 ; 5.598 ; 5.694 ;
; rs1[1]      ; regA_o[2]   ; 4.964 ; 5.053 ; 5.557 ; 5.669 ;
; rs1[1]      ; regA_o[3]   ; 5.286 ; 5.389 ; 5.916 ; 6.027 ;
; rs1[1]      ; regA_o[4]   ; 4.703 ; 4.793 ; 5.301 ; 5.355 ;
; rs1[1]      ; regA_o[5]   ; 4.367 ; 4.496 ; 4.975 ; 5.017 ;
; rs1[1]      ; regA_o[6]   ; 4.552 ; 4.622 ; 5.112 ; 5.201 ;
; rs1[1]      ; regA_o[7]   ; 4.194 ; 4.234 ; 4.753 ; 4.819 ;
; rs1[2]      ; regA_o[0]   ; 4.512 ; 4.576 ; 5.089 ; 5.172 ;
; rs1[2]      ; regA_o[1]   ; 5.076 ; 4.137 ; 4.651 ; 5.834 ;
; rs1[2]      ; regA_o[2]   ; 5.079 ; 4.075 ; 4.598 ; 5.809 ;
; rs1[2]      ; regA_o[3]   ; 4.918 ; 4.305 ; 4.802 ; 5.646 ;
; rs1[2]      ; regA_o[4]   ; 4.691 ; 4.231 ; 4.741 ; 5.354 ;
; rs1[2]      ; regA_o[5]   ; 4.500 ; 4.259 ; 4.769 ; 5.194 ;
; rs1[2]      ; regA_o[6]   ; 4.692 ; 4.214 ; 4.740 ; 5.360 ;
; rs1[2]      ; regA_o[7]   ; 4.274 ; 4.039 ; 4.589 ; 4.910 ;
; rs2[0]      ; regB_o[0]   ; 4.639 ; 4.990 ; 5.485 ; 5.295 ;
; rs2[0]      ; regB_o[1]   ; 4.359 ; 4.389 ; 4.914 ; 4.918 ;
; rs2[0]      ; regB_o[2]   ; 4.240 ; 4.255 ; 4.792 ; 4.814 ;
; rs2[0]      ; regB_o[3]   ; 4.445 ; 4.474 ; 4.997 ; 5.033 ;
; rs2[0]      ; regB_o[4]   ; 4.708 ; 4.569 ; 5.093 ; 5.396 ;
; rs2[0]      ; regB_o[5]   ; 5.054 ; 4.747 ; 5.248 ; 5.776 ;
; rs2[0]      ; regB_o[6]   ; 4.927 ; 4.647 ; 5.160 ; 5.646 ;
; rs2[0]      ; regB_o[7]   ; 4.547 ; 4.571 ; 5.095 ; 5.210 ;
; rs2[1]      ; regB_o[0]   ; 4.610 ; 4.577 ; 5.077 ; 5.258 ;
; rs2[1]      ; regB_o[1]   ; 4.033 ; 4.094 ; 4.614 ; 4.668 ;
; rs2[1]      ; regB_o[2]   ; 4.039 ; 4.103 ; 4.620 ; 4.677 ;
; rs2[1]      ; regB_o[3]   ; 4.239 ; 4.319 ; 4.820 ; 4.893 ;
; rs2[1]      ; regB_o[4]   ; 4.410 ; 4.726 ; 5.221 ; 5.058 ;
; rs2[1]      ; regB_o[5]   ; 4.565 ; 5.003 ; 5.473 ; 5.236 ;
; rs2[1]      ; regB_o[6]   ; 4.477 ; 4.881 ; 5.352 ; 5.136 ;
; rs2[1]      ; regB_o[7]   ; 4.412 ; 5.006 ; 5.466 ; 5.060 ;
; rs2[2]      ; regB_o[0]   ; 4.368 ; 4.415 ; 4.981 ; 5.009 ;
; rs2[2]      ; regB_o[1]   ; 4.428 ; 4.448 ; 5.056 ; 5.076 ;
; rs2[2]      ; regB_o[2]   ; 4.534 ; 4.562 ; 5.097 ; 5.119 ;
; rs2[2]      ; regB_o[3]   ; 4.738 ; 4.782 ; 5.302 ; 5.338 ;
; rs2[2]      ; regB_o[4]   ; 4.478 ; 4.951 ; 5.421 ; 5.140 ;
; rs2[2]      ; regB_o[5]   ; 4.633 ; 5.205 ; 5.642 ; 5.318 ;
; rs2[2]      ; regB_o[6]   ; 4.545 ; 5.111 ; 5.554 ; 5.218 ;
; rs2[2]      ; regB_o[7]   ; 4.480 ; 5.031 ; 5.490 ; 5.142 ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; regA_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB_o[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; label_write             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs1[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_read              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; label_rs[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; branch_i                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs2[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_write               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; condition_bit           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regB_o[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 322   ; 322  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 178   ; 178  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Fri Feb 20 03:12:12 2015
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.965 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.268               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.965 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.592
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.592               0.000 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -57.038 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 671 megabytes
    Info: Processing ended: Fri Feb 20 03:12:14 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


