 2 
however, the reality is that 
very few engineers know how to 
program them. The current 
state-of-the-art technology in 
multicore programming is based 
on the use of language 
extensions such as OpenMP [4] or 
libraries such as Intel 
Threading Building Block (TBB) 
[5]. Both OpenMP and TBB are 
very useful when programmers 
are already experts in 
multithreading and multicore 
programming; however, for the 
vast majority of programmers 
and embedded software designers, 
there still exists a tremendous 
challenge in this urgent 
transition from unicore systems 
to multicore systems. To aid 
embedded software designers in 
a smoother transition, the main 
project plans to extend our tool, 
Verifiable Embedded Real-Time 
Application Framework (VERTAF) 
[6], for multicore embedded 
software design and 
verification. Our primary goal 
will be model-driven 
architecture (MDA) development 
for such software. In this 
subproject, we will evaluate 
the parallel code performance 
and fine tune the code structure 
given by subproject 4 in the 
first year.  The goal is to 
automate the performance 
analysis and tuning process.  
In the second year, we will 
experiment on the developed 
tool set by the team on a vision 
algorithm to be used in an 
embedded environment for 3D 
vehicle street view navigation 
system.  
 This project provides the 
opportunity to explore the in depth 
of knowledge of various theories 
used, e.g. parallel programming, 
multicore processor, optical flow, 
etc.  It also has direct impact to 
the emerging industries such as 
multicore embedded system and 
vehicle communication industry. 
 
前言 
本子計劃五(Subproject 5)主要
著重於架構對應及整合後工具組之實
際應用，首要之目標為將子計劃一與
三產生之嵌入式多核心軟體規格，在
經由子計劃四之 thread-mapping、
thread-scheduling 和正式的驗證以
後，實作一自動淬取及合成核心
(extraction and mapping kernel)。
子計畫五之目標為設計一多執行緒分
析 模 組 (multi-thread analysis 
module)以針對合成多核心嵌入式程
式碼時，解決多執行緒與多核心分配
對應之問題。目地在提昇多核心嵌入
式程式碼之效能及避免 Racing 及
deadlock 現象。此階段將利用 Intel 
之所提供之軟體工具如 Intel® VTune™ 
Performance Analyzer, Intel® 
Thread Profiler 及 Intel® Thread 
Checker 等進行分析 。因最後之多核
心 嵌 入 式 程 式 碼 將 支 援 Intel 
 4 
以下的章節中逐一說明。以下介紹本
階段重要之理論部份:直接線性轉換
及。此直接線性轉換理論在第二階段
會使用到。 
DLT 理論簡介:給定 N對之對應 x,y,z
及 u,v。式(1)可表達如下: 
(1) 
上式為典型之線性系統方程式，可使
用最小平方差矩陣計算 L1 到 L11 
一旦計算出 L1 到 L11，x0,y0,z0可由式
(2)計算獲得。旋轉矩陣(T)之元素
r11,r12…r33可由式(3)計算獲得。 










−
−
−










=




















−
−
−
=




















−
1
1
8
4
1
11109
765
321
0
0
0
8
4
0
0
0
11109
765
321
L
L
LLL
LLL
LLL
z
y
x
L
L
z
y
x
LLL
LLL
LLL
   (2) 


















−−−
−−−
⋅=










=
11109
71106100590
31102100190
333231
232221
131211
/
LLL
d
LLv
d
LLv
d
LLv
d
LLu
d
LLu
d
LLu
D
rrr
rrr
rrr
T
vvv
uuu
OI
(3) 
藉由已經由 GPS 定位之影格ｋ邊界框
架，收集所有未處理的相鄰影格，接
著利用 Fast Optical field 計算目前
影格的畫素相對於連線影格之位移，
對每一個邊界框架內之相素，對鄰近
影格更正這個新的邊界框架座標
(boundary patch frame)。檢查邊界
框架是否改變了，若為是，則重行用
GPS 定位；若為否，則將一個鄰近影格
給定一個新的邊界框架像素座標及相
對應的三維網格座標，並且計算轉換
矩陣座標。使用ＤＬＴ（Direct Linear 
Transformation）計算相機的內外方
位參數，然後即可給定兩個像機內外
參數及對應之相數座標，計算所有的
線性投影。 
 
結果與討論 
本研究順利完成以下主要工作項
目:  
1. TBB library support on PC and 
Linux configuration file 
2. 行車導航系統建置(共同主持人協
助) 
3. 使用快速光流原理計算特徵點追
蹤。 
4. 與第一、二年實作系統整合測試，
輸入連續影像，結合 GPS 定位及光
流位移，以 DLT 進行相機內外參數
計算，最後 3D 立體路標反投影至
影像平面。 
第一工作項目先將跟子計劃四
code gen.時所需之硬體系統資源相關
訊息建入一嵌入式多核心軟體規格，
以 deployment diagram方式呈現。如
圖一所示。此圖中包括了由子計劃一
中 user 對硬體系統之需求規格，如板
子的核心數(core number)、事件反應
速度、OS種類、硬體成本等。另外再
加入子計劃四 code gen.時所需之多核
心運算程式庫支援，包括程式庫安裝
資訊、及程式庫種類等。本研究接著


















•
•
=












⋅




















•••••••••••
•••••••••••
N
N
NNNNNNNNN
NNNNNNNNN
v
u
v
u
L
L
L
zvyvxvzyx
zuyuxuzyx
zvyvxvzyx
zuyuxuzyx
1
1
11
2
1111111111
111111111
10000
00001
10000
00001
M
 6 
之效能及避免Racing及deadlock現
象。目地在提昇多核心嵌入式程式碼
之效能這些研究成果可以直接減少人
力參與繁複多核心程式設計的程度，
對加速嵌入式資訊家電計算速度的程
度有直接的衝擊，不只具有提昇數位
產業產值之潛力，有市場之價值，同
時在學理上亦可驗證設計樣式及軟工
理論對多核心應用之影響。下一階段
之研究將擴充VMC程式碼系統架構以
支援更多的架構平台與應用，同時將
結合多核心嵌入式軟體工具系統實作
一三維實境行車導航系統，以驗證本
整合計劃應用於創新多媒體之完整性
與實用性。 
 
參考文獻: 
[1] F. van Diggelen, “Indoor GPS 
theory & implementation,” 
Position Location and Navigation 
Symposium, IEEE,15-18 April 2002 
Page(s):240 – 247, 2002. 
[2] B. lyidir, and Y. Ozkazanc, 
“Jamming of GPS receivers,” 
Signal Processing and 
Communications Applications 
Conference, 2004. Proceedings of 
the IEEE 12th, 28-30 April 2004 
Page(s):747 – 750. 
[3] Wei Sun, and M.G. Amin, “GPS 
interference suppression using 
self-coherent feature of GPS 
signals,” Signal Processing and 
Information Technology, 2003. 
ISSPIT 2003. Proceedings of the 3
rd
 
IEEE International Symposium on 
14-17 Dec. 2003, Page(s):798 – 
801. 
[4] Chia-Lung Cheng, Fan-Ren Chang, 
and Kun-Yuan Tu, “Highly accurate 
real-time GPS carrier 
phase-disciplined oscillator,” 
Instrumentation and Measurement, 
IEEE Transactions on Volume 54, 
Issue 2, Apr 2005 Page(s):819 – 
824. 
[5] K. Simonsen, M. Suycott, R. 
Crumplar, and J. Wohlfiel, “LOCO 
GPSI: preserve the GPS advantage 
for defense and security,” 
Aerospace and Electronic Systems 
Magazine, IEEE Volume 19, Issue 12, 
Dec. 2004 Page(s):3 – 7, 2004 IEEE 
International Volume 5, 2004 
Page(s):2971 - 2974 vol.5. 
[6] 台灣易利信 科技新知 GPRS, 
http://www.ericsson.com.tw/Erics
son/technology/t02.htm 
[7] GSM World - What is GPRS, 
http://www.gsmworld.com/technolo
gy/gprs/intro.shtml 
[8] 3GPP TS 23.060, “General 
Packet Radio Service (GPRS); 
Service Description; Stage 2,” 
2004. 
本計畫自評 
這些研究成果可以直接減少人力參與
繁複多核心程式設計的程度，對加速
嵌入式資訊家電計算速度的程度有直
接的衝擊，不只具有市場之價值，同
時在學理上亦可驗證設計樣式及軟工
理論對多核心應用之影響。此為學術 
上從未報導的現象。現正整理成2篇論
文要投到Journal of System and 
Software及IEEE Transaction of SOA. 
 8 
 
 
 
 
 
 
 
 
 
 
Solve optical flow for each 
pixel: 
u= a1x
2+a2xy+a3x+a4y+a5 
v=a1xy+a2y2+a6y+a7x+a8 
u,v is the pixel displacement for the 
respective neighbor frame Fj 
For a current frame, Fi, use scan line 
algorithm to traverse each pixel position x,y 
inside the boundary patch of the current 
frame 
For each pixel calc. Ix, Iy and the following eight 
parameters: Ixx2+Iyxy, Ixxy+Iyy2, Ixx, Ixy, Ix, Iyy, Iyx, Iy 
 
For selected neighbor frame, Fj, calculate It=IFj-IFi for 
every pixel inside b.p.m. of Fi 
Form a Linear over determined matrix, 
solve using least square error for 
a1,a2,a3…,a8 
圖二、快速光流計算流程 
出國報告 心得報告書 
一、 參加會議經過 
本次會議為 IEEE 學會所主辦之第十五屆 International Symposium 
on Consumer Electronics(ISCE2012) 國際座談會，於 2011 年 6 月
14 日至 17 日在新加坡舉行。ISCE2012 國際座談會為每年舉辦一次之
消費性電子研發之研討會，與會者包括了歐、美、日本、加拿大等國
中數個消費性電子研發高度發展的企業、研究單位以及大學研究所等
等。在本次的會議中，依據不同的主題，共有 31 場研討會，發表超
過 200 篇之論文，參與本會議人數高達數百人，為國際間相當重要
之資料工程研討會。本人所發表之論文” A Model Driven Pattern Based 
Smart Shopping Cart Deployment Framework”為ㄧ相當受注目的研究主
題，相關研究為東海大學本研究室研究的成果，相關成果正在申請專
利中，因此，在會議的過程中與相當多國際知名學者，進行深入的討
論與交流。此外，在此次會議中所發表之論文均為最近最新的研究成
果，在會議過程中討論相當熱烈，對於本人後續之研究方向與創新，
有相當大的啟發。同時，在本會議中也激發了我許多研究，亦瞭解未
來努力的方向，因此，參與本次的研討會對於本人後續在模型樣式為
基礎之智慧型購物車應用軟體研發之研究將有相當大的幫助。 
 
架構。此架構需要有很多可重覆使用的元件，可彈性重組的系統參數
設定及可確保穩健品質的調校功能等。 
在 2011 第 十 五 屆 International Symposium on Consumer 
Electronics(ISCE2012)國際研討會中，許多關於模型樣式的模組設
計的新觀念與突破，以及目前發展趨勢的討論均讓本人受益良多。特
別是以視覺化的介面以及嵌入式源碼的研究提供了模型為基礎之WSN
嵌入式應用軟體研發發展的新思維。目前本研究室的研究方向以WSN
嵌入式軟體設計工具系統之架構及效能調校支援實作，與目前各國的
研究方向大不相同，探究其中原因在於，目前大家大致認為嵌入式軟
體設計的基礎研究已經受到ㄧ定的限制，不容易有新的突破，因此，
目前的研究方向大致往設計工具系統之架構及智慧型購物車應用實
作的方向研究，同時著重於模組樣式的研究。 
不過，在WSN的效能提升上亦是嵌入式的一個方向，本研究室應
繼續朝向將WSN軟體設計自動化的方向努力，發展出一良好的圖形化
介面，如此ㄧ來，結合目前UML模組技術與本研究室的架構才能將WSN
的效能發展到極至。對於WSN嵌入式軟體之研究中，最重要同時亦是
最難克服的一個課題就是快速佈設軟體及整合硬體，針對整合瓶頸之
不同需求，既要求其準確性、緻密性或異質性，同時亦要求其可靠性，
從之前的研究結果及本次與相當多國際學者之討論，讓本人深信，以
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/08
國科會補助計畫
計畫名稱: 子計畫五:多核心嵌入式軟體設計工具系統之架構及效能調校支援實作(2/2)
計畫主持人: 石志雄
計畫編號: 99-2220-E-029-003- 學門領域: 自由軟體暨嵌入式系統
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
辦理參與 2011 Formosa Multicore Summer School: 
網址如下:http://embedded.cs.ccu.edu.tw/~fmp2011/ 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
