Timing Analyzer report for ControllerDatapath
Fri Mar 19 15:46:39 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ControllerDatapath                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 388.5 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.574 ; -21.798            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.381 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -27.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.574 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.855      ;
; -1.557 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.840      ;
; -1.555 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.836      ;
; -1.552 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.833      ;
; -1.546 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.829      ;
; -1.545 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.826      ;
; -1.538 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.821      ;
; -1.535 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.818      ;
; -1.531 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.814      ;
; -1.524 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.807      ;
; -1.523 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.804      ;
; -1.512 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.795      ;
; -1.509 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.792      ;
; -1.489 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.293      ; 2.777      ;
; -1.460 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.741      ;
; -1.448 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.729      ;
; -1.445 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.728      ;
; -1.441 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.722      ;
; -1.428 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.711      ;
; -1.424 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.707      ;
; -1.417 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.700      ;
; -1.406 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.689      ;
; -1.398 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.681      ;
; -1.386 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.667      ;
; -1.364 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.645      ;
; -1.358 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.293      ; 2.646      ;
; -1.355 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.293      ; 2.643      ;
; -1.353 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.634      ;
; -1.350 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.633      ;
; -1.334 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.615      ;
; -1.331 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.614      ;
; -1.319 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.600      ;
; -1.319 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 2.606      ;
; -1.317 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.600      ;
; -1.316 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 2.603      ;
; -1.310 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.593      ;
; -1.303 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.234      ;
; -1.300 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.233      ;
; -1.291 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.574      ;
; -1.290 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.571      ;
; -1.288 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.571      ;
; -1.288 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.569      ;
; -1.280 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.561      ;
; -1.276 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.559      ;
; -1.265 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.546      ;
; -1.258 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.539      ;
; -1.246 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.527      ;
; -1.243 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.524      ;
; -1.233 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.151      ;
; -1.211 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.129      ;
; -1.207 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.490      ;
; -1.203 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.486      ;
; -1.185 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.466      ;
; -1.176 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.459      ;
; -1.175 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.456      ;
; -1.174 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.455      ;
; -1.173 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.456      ;
; -1.161 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.079      ;
; -1.142 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.060      ;
; -1.139 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.057      ;
; -1.134 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.293      ; 2.422      ;
; -1.132 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.413      ;
; -1.131 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.412      ;
; -1.115 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.033      ;
; -1.103 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 2.390      ;
; -1.047 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.965      ;
; -1.047 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.965      ;
; -1.028 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.946      ;
; -1.028 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.946      ;
; -1.028 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.311      ;
; -1.026 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.960      ;
; -1.025 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.943      ;
; -1.001 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.919      ;
; -0.978 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.896      ;
; -0.949 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.867      ;
; -0.944 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.293      ; 2.232      ;
; -0.934 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.217      ;
; -0.932 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 1.000        ; -0.426     ; 1.501      ;
; -0.927 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.845      ;
; -0.914 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.832      ;
; -0.912 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.195      ;
; -0.911 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.829      ;
; -0.908 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.826      ;
; -0.906 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.824      ;
; -0.905 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 2.192      ;
; -0.898 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.181      ;
; -0.887 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.170      ;
; -0.858 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.139      ;
; -0.851 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.769      ;
; -0.845 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 1.408      ;
; -0.839 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.293      ; 2.127      ;
; -0.812 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.095      ;
; -0.800 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.081      ;
; -0.791 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 1.709      ;
; -0.773 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 1.000        ; -0.427     ; 1.341      ;
; -0.764 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 1.327      ;
; -0.758 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.288      ; 2.041      ;
; -0.745 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 1.308      ;
; -0.736 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 2.017      ;
; -0.717 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 1.000        ; -0.431     ; 1.281      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 0.965      ;
; 0.432 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.021      ;
; 0.483 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.066      ;
; 0.493 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.076      ;
; 0.544 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_R1|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.763      ;
; 0.610 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.194      ;
; 0.620 ; simplereg:REG_R2|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.208      ;
; 0.650 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.238      ;
; 0.683 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_R1|latched[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.901      ;
; 0.689 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.907      ;
; 0.692 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_R1|latched[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.910      ;
; 0.710 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_R2|latched[7]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.930      ;
; 0.717 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_R1|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.935      ;
; 0.717 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.938      ;
; 0.720 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_R2|latched[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.941      ;
; 0.723 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_R2|latched[6]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.943      ;
; 0.723 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_R2|latched[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.944      ;
; 0.736 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.325      ;
; 0.780 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_R2|latched[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.001      ;
; 0.787 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.376      ;
; 0.798 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.381      ;
; 0.837 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.057      ;
; 0.847 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.081      ;
; 0.852 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.086      ;
; 0.852 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.086      ;
; 0.855 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.089      ;
; 0.868 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.102      ;
; 0.878 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.096      ;
; 0.886 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.104      ;
; 0.894 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_R1|latched[2]  ; CLK          ; CLK         ; 0.000        ; -0.288     ; 0.763      ;
; 0.907 ; simplereg:REG_R2|latched[7]  ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.125      ;
; 0.911 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_R1|latched[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.129      ;
; 0.920 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.504      ;
; 0.922 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_R1|latched[4]  ; CLK          ; CLK         ; 0.000        ; -0.288     ; 0.791      ;
; 0.948 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.169      ;
; 0.956 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.190      ;
; 1.024 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.608      ;
; 1.031 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.615      ;
; 1.033 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.617      ;
; 1.034 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.622      ;
; 1.066 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.649      ;
; 1.123 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.357      ;
; 1.125 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.359      ;
; 1.132 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.366      ;
; 1.135 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_R1|latched[3]  ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.004      ;
; 1.138 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.372      ;
; 1.144 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.728      ;
; 1.158 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.392      ;
; 1.162 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.380      ;
; 1.164 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.383      ;
; 1.168 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.387      ;
; 1.210 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.794      ;
; 1.227 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.461      ;
; 1.233 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.817      ;
; 1.234 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.468      ;
; 1.235 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.469      ;
; 1.236 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.470      ;
; 1.236 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.470      ;
; 1.248 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.832      ;
; 1.252 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R2|latched[6]  ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.117      ;
; 1.256 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R2|latched[7]  ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.121      ;
; 1.256 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.840      ;
; 1.262 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.496      ;
; 1.269 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_R2|latched[3]  ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.140      ;
; 1.270 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.504      ;
; 1.287 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.151      ;
; 1.301 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_R2|latched[4]  ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.172      ;
; 1.302 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_R2|latched[2]  ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.173      ;
; 1.305 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.169      ;
; 1.307 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.172      ;
; 1.313 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.182      ;
; 1.318 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.552      ;
; 1.320 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.554      ;
; 1.340 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.574      ;
; 1.347 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.581      ;
; 1.348 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.582      ;
; 1.353 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 1.936      ;
; 1.375 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.239      ;
; 1.431 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.665      ;
; 1.438 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.026      ;
; 1.451 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.685      ;
; 1.459 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.693      ;
; 1.464 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.047      ;
; 1.464 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.047      ;
; 1.466 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.049      ;
; 1.474 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.057      ;
; 1.484 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.431      ; 2.072      ;
; 1.504 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.088      ;
; 1.506 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.090      ;
; 1.507 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.090      ;
; 1.508 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.092      ;
; 1.509 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.093      ;
; 1.515 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.386      ;
; 1.519 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.740      ;
; 1.533 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.122      ;
; 1.535 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.769      ;
; 1.543 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.777      ;
; 1.568 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.151      ;
; 1.576 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.159      ;
; 1.577 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.160      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 438.02 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.283 ; -16.790           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.352 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -27.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.283 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.536      ;
; -1.283 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.537      ;
; -1.275 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.528      ;
; -1.268 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.521      ;
; -1.268 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.521      ;
; -1.268 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.522      ;
; -1.266 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.520      ;
; -1.259 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.513      ;
; -1.248 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.501      ;
; -1.247 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.506      ;
; -1.239 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.493      ;
; -1.236 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.490      ;
; -1.229 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.483      ;
; -1.209 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.463      ;
; -1.183 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.436      ;
; -1.181 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.434      ;
; -1.181 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.435      ;
; -1.175 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.429      ;
; -1.168 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.421      ;
; -1.166 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.420      ;
; -1.159 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.413      ;
; -1.142 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.396      ;
; -1.142 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.395      ;
; -1.129 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.383      ;
; -1.127 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.380      ;
; -1.096 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.349      ;
; -1.095 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.354      ;
; -1.088 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.342      ;
; -1.083 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.336      ;
; -1.075 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.329      ;
; -1.075 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.334      ;
; -1.075 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.329      ;
; -1.068 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.321      ;
; -1.068 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.322      ;
; -1.061 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.315      ;
; -1.060 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.314      ;
; -1.057 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.315      ;
; -1.051 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.304      ;
; -1.049 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 1.987      ;
; -1.047 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.300      ;
; -1.041 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.980      ;
; -1.039 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.292      ;
; -1.037 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.295      ;
; -1.036 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.289      ;
; -1.008 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.262      ;
; -1.000 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.253      ;
; -0.993 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.919      ;
; -0.993 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.246      ;
; -0.978 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.904      ;
; -0.973 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.226      ;
; -0.970 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.224      ;
; -0.969 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.222      ;
; -0.969 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.223      ;
; -0.966 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.220      ;
; -0.961 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.215      ;
; -0.952 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.205      ;
; -0.939 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.192      ;
; -0.927 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.180      ;
; -0.909 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.835      ;
; -0.906 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 2.164      ;
; -0.902 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.828      ;
; -0.900 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.159      ;
; -0.893 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 2.146      ;
; -0.884 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.810      ;
; -0.882 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.808      ;
; -0.829 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 2.083      ;
; -0.815 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.741      ;
; -0.811 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.737      ;
; -0.810 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.751      ;
; -0.804 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.730      ;
; -0.802 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.728      ;
; -0.784 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.710      ;
; -0.784 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.710      ;
; -0.778 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.704      ;
; -0.736 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.995      ;
; -0.732 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.658      ;
; -0.725 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 1.000        ; -0.382     ; 1.338      ;
; -0.720 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.974      ;
; -0.717 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.643      ;
; -0.705 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.959      ;
; -0.704 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.630      ;
; -0.704 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.958      ;
; -0.703 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.629      ;
; -0.698 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 1.956      ;
; -0.683 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.609      ;
; -0.681 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.607      ;
; -0.679 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.933      ;
; -0.657 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.583      ;
; -0.657 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 1.910      ;
; -0.650 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 1.909      ;
; -0.646 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 1.000        ; -0.388     ; 1.253      ;
; -0.614 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 1.867      ;
; -0.612 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.866      ;
; -0.599 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.525      ;
; -0.570 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 1.000        ; -0.384     ; 1.181      ;
; -0.568 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 1.000        ; -0.388     ; 1.175      ;
; -0.563 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.259      ; 1.817      ;
; -0.551 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 1.000        ; -0.388     ; 1.158      ;
; -0.545 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 1.798      ;
; -0.539 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 1.000        ; -0.387     ; 1.147      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 0.880      ;
; 0.399 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.388      ; 0.931      ;
; 0.453 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 0.979      ;
; 0.456 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 0.982      ;
; 0.497 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_R1|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.697      ;
; 0.564 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.092      ;
; 0.577 ; simplereg:REG_R2|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.108      ;
; 0.602 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.133      ;
; 0.622 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_R1|latched[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.820      ;
; 0.631 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.829      ;
; 0.634 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_R1|latched[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.832      ;
; 0.645 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_R2|latched[7]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.845      ;
; 0.656 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_R1|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.854      ;
; 0.657 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_R2|latched[2]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.858      ;
; 0.658 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_R2|latched[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.858      ;
; 0.658 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.859      ;
; 0.661 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_R2|latched[3]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.862      ;
; 0.668 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.200      ;
; 0.718 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.250      ;
; 0.719 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_R2|latched[4]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.920      ;
; 0.726 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.252      ;
; 0.765 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.978      ;
; 0.771 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.984      ;
; 0.772 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.972      ;
; 0.772 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.985      ;
; 0.773 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.986      ;
; 0.784 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.997      ;
; 0.808 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.006      ;
; 0.813 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.011      ;
; 0.817 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_R1|latched[2]  ; CLK          ; CLK         ; 0.000        ; -0.259     ; 0.702      ;
; 0.829 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.357      ;
; 0.832 ; simplereg:REG_R2|latched[7]  ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.030      ;
; 0.839 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_R1|latched[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.037      ;
; 0.841 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_R1|latched[4]  ; CLK          ; CLK         ; 0.000        ; -0.259     ; 0.726      ;
; 0.863 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.076      ;
; 0.869 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.070      ;
; 0.923 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.451      ;
; 0.928 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.456      ;
; 0.933 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.461      ;
; 0.954 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.485      ;
; 0.978 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.504      ;
; 1.013 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.226      ;
; 1.015 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.228      ;
; 1.015 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.228      ;
; 1.028 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.556      ;
; 1.029 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.242      ;
; 1.034 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_R1|latched[3]  ; CLK          ; CLK         ; 0.000        ; -0.259     ; 0.919      ;
; 1.040 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.253      ;
; 1.064 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.262      ;
; 1.069 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.269      ;
; 1.070 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.270      ;
; 1.100 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.313      ;
; 1.102 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.315      ;
; 1.105 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.318      ;
; 1.109 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.637      ;
; 1.110 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.323      ;
; 1.110 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.323      ;
; 1.117 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.645      ;
; 1.120 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.648      ;
; 1.129 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.342      ;
; 1.130 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.658      ;
; 1.132 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.345      ;
; 1.142 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R2|latched[6]  ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.023      ;
; 1.145 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R2|latched[7]  ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.026      ;
; 1.160 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_R2|latched[3]  ; CLK          ; CLK         ; 0.000        ; -0.258     ; 1.046      ;
; 1.172 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.052      ;
; 1.184 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.064      ;
; 1.185 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.398      ;
; 1.187 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_R2|latched[2]  ; CLK          ; CLK         ; 0.000        ; -0.258     ; 1.073      ;
; 1.190 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_R2|latched[4]  ; CLK          ; CLK         ; 0.000        ; -0.258     ; 1.076      ;
; 1.191 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 0.000        ; -0.259     ; 1.076      ;
; 1.195 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.408      ;
; 1.198 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.079      ;
; 1.199 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.412      ;
; 1.202 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.415      ;
; 1.205 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.418      ;
; 1.239 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.765      ;
; 1.254 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.134      ;
; 1.290 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.503      ;
; 1.294 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.507      ;
; 1.297 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.510      ;
; 1.304 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.835      ;
; 1.329 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.855      ;
; 1.334 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.860      ;
; 1.339 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.865      ;
; 1.347 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.873      ;
; 1.358 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.889      ;
; 1.365 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.893      ;
; 1.368 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.896      ;
; 1.370 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.898      ;
; 1.370 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.896      ;
; 1.375 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.903      ;
; 1.379 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.592      ;
; 1.382 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.595      ;
; 1.390 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 0.000        ; -0.258     ; 1.276      ;
; 1.399 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.931      ;
; 1.400 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.601      ;
; 1.403 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.929      ;
; 1.407 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.933      ;
; 1.434 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.960      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.456 ; -3.270            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.196 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -28.578                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.456 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.595      ;
; -0.452 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.591      ;
; -0.447 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.586      ;
; -0.433 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.572      ;
; -0.429 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.568      ;
; -0.429 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.568      ;
; -0.425 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.564      ;
; -0.424 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.563      ;
; -0.420 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.559      ;
; -0.395 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.534      ;
; -0.391 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.530      ;
; -0.389 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.528      ;
; -0.386 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.530      ;
; -0.386 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.525      ;
; -0.385 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.524      ;
; -0.383 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.522      ;
; -0.379 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.518      ;
; -0.379 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.518      ;
; -0.356 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.495      ;
; -0.356 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.495      ;
; -0.352 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.491      ;
; -0.333 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.477      ;
; -0.328 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.472      ;
; -0.322 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.461      ;
; -0.319 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.458      ;
; -0.318 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.457      ;
; -0.316 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.455      ;
; -0.315 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.454      ;
; -0.315 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.458      ;
; -0.315 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.454      ;
; -0.311 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.450      ;
; -0.310 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.453      ;
; -0.306 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.445      ;
; -0.304 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.254      ;
; -0.300 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.439      ;
; -0.297 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.247      ;
; -0.296 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.435      ;
; -0.291 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.430      ;
; -0.289 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.428      ;
; -0.279 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.418      ;
; -0.275 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.414      ;
; -0.270 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.409      ;
; -0.255 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.394      ;
; -0.251 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.390      ;
; -0.249 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.388      ;
; -0.247 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.386      ;
; -0.242 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.381      ;
; -0.241 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.380      ;
; -0.238 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.377      ;
; -0.237 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.376      ;
; -0.232 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.371      ;
; -0.223 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.362      ;
; -0.221 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.164      ;
; -0.217 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.160      ;
; -0.212 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.155      ;
; -0.208 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.151      ;
; -0.203 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.146      ;
; -0.202 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.341      ;
; -0.199 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.343      ;
; -0.196 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.147      ;
; -0.187 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.326      ;
; -0.185 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.128      ;
; -0.181 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.320      ;
; -0.179 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.318      ;
; -0.174 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.313      ;
; -0.160 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.299      ;
; -0.153 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.296      ;
; -0.144 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.087      ;
; -0.140 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.083      ;
; -0.139 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.082      ;
; -0.135 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.078      ;
; -0.135 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.078      ;
; -0.117 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.060      ;
; -0.096 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 1.000        ; -0.232     ; 0.851      ;
; -0.093 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.237      ;
; -0.081 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.024      ;
; -0.075 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.218      ;
; -0.073 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.016      ;
; -0.073 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.016      ;
; -0.072 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.015      ;
; -0.069 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.012      ;
; -0.068 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.011      ;
; -0.068 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.207      ;
; -0.067 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.010      ;
; -0.064 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.203      ;
; -0.060 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.199      ;
; -0.060 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.199      ;
; -0.051 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 1.000        ; -0.237     ; 0.801      ;
; -0.045 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.184      ;
; -0.036 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 1.180      ;
; -0.031 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 0.974      ;
; -0.031 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.170      ;
; -0.015 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.154      ;
; -0.003 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 1.000        ; -0.237     ; 0.753      ;
; 0.003  ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 1.000        ; -0.233     ; 0.751      ;
; 0.008  ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.131      ;
; 0.009  ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 1.000        ; -0.237     ; 0.741      ;
; 0.011  ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 0.932      ;
; 0.018  ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.121      ;
; 0.033  ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.106      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.196 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.513      ;
; 0.226 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.547      ;
; 0.247 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.563      ;
; 0.250 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.566      ;
; 0.283 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_R1|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.404      ;
; 0.315 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.632      ;
; 0.333 ; simplereg:REG_R2|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.653      ;
; 0.338 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.658      ;
; 0.352 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_R1|latched[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.472      ;
; 0.357 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.476      ;
; 0.357 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_R1|latched[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.477      ;
; 0.369 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_R1|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.489      ;
; 0.371 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.492      ;
; 0.376 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_R2|latched[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.497      ;
; 0.382 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_R2|latched[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.503      ;
; 0.383 ; simplereg:REG_R1|latched[6]  ; simplereg:REG_R2|latched[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.504      ;
; 0.383 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_R2|latched[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.504      ;
; 0.392 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.713      ;
; 0.405 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_R2|latched[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.526      ;
; 0.414 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.730      ;
; 0.424 ; simplereg:REG_R1|latched[7]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.745      ;
; 0.435 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.556      ;
; 0.450 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.569      ;
; 0.451 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.579      ;
; 0.453 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.581      ;
; 0.454 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.582      ;
; 0.455 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.583      ;
; 0.458 ; simplereg:REG_R2|latched[1]  ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.463 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.591      ;
; 0.468 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_R1|latched[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; simplereg:REG_R2|latched[7]  ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_R1|latched[2]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.402      ;
; 0.483 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_R1|latched[4]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.415      ;
; 0.487 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.804      ;
; 0.495 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.616      ;
; 0.513 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.641      ;
; 0.542 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.862      ;
; 0.548 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.865      ;
; 0.553 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.870      ;
; 0.556 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.873      ;
; 0.565 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.881      ;
; 0.591 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_R1|latched[3]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.523      ;
; 0.598 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.726      ;
; 0.602 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.730      ;
; 0.602 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.730      ;
; 0.609 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.730      ;
; 0.610 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.738      ;
; 0.610 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.731      ;
; 0.614 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.734      ;
; 0.622 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.939      ;
; 0.625 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.753      ;
; 0.632 ; simplereg:REG_R1|latched[1]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.949      ;
; 0.649 ; simplereg:REG_R1|latched[3]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.966      ;
; 0.659 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[2] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.787      ;
; 0.664 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.792      ;
; 0.665 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.793      ;
; 0.667 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R2|latched[6]  ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.595      ;
; 0.667 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_R2|latched[3]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.599      ;
; 0.667 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.795      ;
; 0.668 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.796      ;
; 0.669 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R2|latched[7]  ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.597      ;
; 0.678 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.995      ;
; 0.681 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.809      ;
; 0.685 ; simplereg:REG_ACC|latched[0] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.002      ;
; 0.688 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.816      ;
; 0.690 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R1|latched[1]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.622      ;
; 0.691 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_R2|latched[2]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.623      ;
; 0.693 ; simplereg:REG_ACC|latched[6] ; simplereg:REG_R1|latched[6]  ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.620      ;
; 0.694 ; simplereg:REG_ACC|latched[4] ; simplereg:REG_R2|latched[4]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.626      ;
; 0.698 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R2|latched[5]  ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.626      ;
; 0.699 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.827      ;
; 0.700 ; simplereg:REG_ACC|latched[7] ; simplereg:REG_R1|latched[7]  ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.627      ;
; 0.702 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.830      ;
; 0.706 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.022      ;
; 0.724 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.852      ;
; 0.731 ; simplereg:REG_ACC|latched[3] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.859      ;
; 0.733 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.861      ;
; 0.737 ; simplereg:REG_ACC|latched[5] ; simplereg:REG_R1|latched[5]  ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.664      ;
; 0.756 ; simplereg:REG_R2|latched[6]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.076      ;
; 0.768 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.896      ;
; 0.771 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.087      ;
; 0.772 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.088      ;
; 0.774 ; simplereg:REG_R2|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.090      ;
; 0.780 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.096      ;
; 0.788 ; simplereg:REG_R2|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.108      ;
; 0.789 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.917      ;
; 0.792 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[3] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.109      ;
; 0.794 ; simplereg:REG_R2|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.110      ;
; 0.794 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_ACC|latched[1] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.111      ;
; 0.795 ; simplereg:REG_R1|latched[2]  ; simplereg:REG_ACC|latched[4] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.112      ;
; 0.795 ; simplereg:REG_R1|latched[4]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.112      ;
; 0.796 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.924      ;
; 0.808 ; simplereg:REG_ACC|latched[1] ; simplereg:REG_R2|latched[1]  ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.740      ;
; 0.812 ; simplereg:REG_R1|latched[0]  ; simplereg:REG_R2|latched[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.933      ;
; 0.812 ; simplereg:REG_R1|latched[5]  ; simplereg:REG_ACC|latched[6] ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.133      ;
; 0.824 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.952      ;
; 0.828 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.144      ;
; 0.831 ; simplereg:REG_ACC|latched[2] ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.959      ;
; 0.835 ; simplereg:REG_R2|latched[3]  ; simplereg:REG_ACC|latched[7] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.151      ;
; 0.836 ; simplereg:REG_R2|latched[4]  ; simplereg:REG_ACC|latched[5] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.152      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.574  ; 0.196 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.574  ; 0.196 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21.798 ; 0.0   ; 0.0      ; 0.0     ; -28.578             ;
;  CLK             ; -21.798 ; 0.000 ; N/A      ; N/A     ; -28.578             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ACC[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACC[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SEL_ACC[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_ACC[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_SUM[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_SUM[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN_ACC                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_R1[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_R1[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN_R1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_R2[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL_R2[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN_R2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ACC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ACC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ACC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ACC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ACC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ACC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ACC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ACC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; R1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; R1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; R2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; R2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ACC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ACC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ACC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ACC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ACC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ACC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ACC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ACC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; R1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; R1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; R2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ACC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ACC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ACC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ACC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ACC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ACC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ACC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ACC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; R1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; R2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 156      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 156      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 164   ; 164  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DATA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EN_ACC     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EN_R1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EN_R2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_ACC[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_ACC[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R1[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R1[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R2[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R2[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_SUM[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_SUM[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ACC[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DATA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DATA[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EN_ACC     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EN_R1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; EN_R2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_ACC[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_ACC[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R1[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R1[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R2[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_R2[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_SUM[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL_SUM[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ACC[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ACC[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Mar 19 15:46:36 2021
Info: Command: quartus_sta ControllerDatapath -c ControllerDatapath
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ControllerDatapath.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.574             -21.798 CLK 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.283             -16.790 CLK 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.352               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.456              -3.270 CLK 
Info (332146): Worst-case hold slack is 0.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.196               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.578 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4877 megabytes
    Info: Processing ended: Fri Mar 19 15:46:39 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


