<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.9.0" version="1.0">
  This file is intended to be loaded by Logisim-evolution v3.9.0(https://github.com/logisim-evolution/).

  <lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="appearance" val="classic"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7"/>
  <lib desc="#Base" name="8"/>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11"/>
  <main name="MUX"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Poke Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool"/>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop"/>
    <tool lib="4" name="Register"/>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(260,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel"/>
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(300,170)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(320,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="0" loc="(330,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(570,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(570,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp loc="(570,150)" name="TrabalhoFinal1"/>
    <comp loc="(570,260)" name="trabalhoFinal1VHDL"/>
    <wire from="(260,210)" to="(300,210)"/>
    <wire from="(300,170)" to="(330,170)"/>
    <wire from="(300,210)" to="(300,320)"/>
    <wire from="(300,210)" to="(350,210)"/>
    <wire from="(300,320)" to="(350,320)"/>
    <wire from="(320,190)" to="(320,300)"/>
    <wire from="(320,190)" to="(350,190)"/>
    <wire from="(320,300)" to="(350,300)"/>
    <wire from="(330,150)" to="(340,150)"/>
    <wire from="(330,170)" to="(330,280)"/>
    <wire from="(330,170)" to="(350,170)"/>
    <wire from="(330,280)" to="(350,280)"/>
    <wire from="(340,150)" to="(340,260)"/>
    <wire from="(340,150)" to="(350,150)"/>
    <wire from="(340,260)" to="(350,260)"/>
  </circuit>
  <circuit name="TrabalhoFinal1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="TrabalhoFinal1"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(1120,430)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(150,480)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(150,480)" name="Splitter">
      <a name="bit0" val="2"/>
      <a name="bit2" val="0"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(170,410)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Enable"/>
    </comp>
    <comp lib="0" loc="(500,90)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(540,60)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="1" loc="(1120,430)" name="OR Gate">
      <a name="inputs" val="8"/>
      <a name="width" val="5"/>
    </comp>
    <comp loc="(390,410)" name="Demux3"/>
    <comp loc="(890,140)" name="somador_4_bits"/>
    <comp loc="(890,230)" name="sub_com_vhl_e_sem"/>
    <comp loc="(890,320)" name="SubComplemento"/>
    <comp loc="(890,400)" name="andy"/>
    <comp loc="(890,510)" name="OR2"/>
    <comp loc="(890,610)" name="deslocamento"/>
    <comp loc="(890,700)" name="Comparador"/>
    <comp loc="(890,790)" name="DetectorDeZero"/>
    <wire from="(1010,400)" to="(1010,420)"/>
    <wire from="(1010,420)" to="(1070,420)"/>
    <wire from="(1020,460)" to="(1020,700)"/>
    <wire from="(1020,460)" to="(1070,460)"/>
    <wire from="(1030,320)" to="(1030,410)"/>
    <wire from="(1030,410)" to="(1070,410)"/>
    <wire from="(1040,230)" to="(1040,400)"/>
    <wire from="(1040,400)" to="(1070,400)"/>
    <wire from="(1070,140)" to="(1070,390)"/>
    <wire from="(1070,470)" to="(1070,790)"/>
    <wire from="(390,180)" to="(390,410)"/>
    <wire from="(390,180)" to="(670,180)"/>
    <wire from="(390,430)" to="(570,430)"/>
    <wire from="(390,450)" to="(630,450)"/>
    <wire from="(390,470)" to="(670,470)"/>
    <wire from="(390,490)" to="(580,490)"/>
    <wire from="(390,510)" to="(570,510)"/>
    <wire from="(390,530)" to="(560,530)"/>
    <wire from="(390,550)" to="(390,810)"/>
    <wire from="(390,810)" to="(670,810)"/>
    <wire from="(500,90)" to="(650,90)"/>
    <wire from="(540,60)" to="(660,60)"/>
    <wire from="(560,530)" to="(560,740)"/>
    <wire from="(560,740)" to="(670,740)"/>
    <wire from="(570,270)" to="(570,430)"/>
    <wire from="(570,270)" to="(670,270)"/>
    <wire from="(570,510)" to="(570,650)"/>
    <wire from="(570,650)" to="(670,650)"/>
    <wire from="(580,490)" to="(580,550)"/>
    <wire from="(580,550)" to="(670,550)"/>
    <wire from="(630,360)" to="(630,450)"/>
    <wire from="(630,360)" to="(670,360)"/>
    <wire from="(650,160)" to="(650,250)"/>
    <wire from="(650,160)" to="(670,160)"/>
    <wire from="(650,250)" to="(650,340)"/>
    <wire from="(650,250)" to="(670,250)"/>
    <wire from="(650,340)" to="(650,420)"/>
    <wire from="(650,340)" to="(670,340)"/>
    <wire from="(650,420)" to="(650,530)"/>
    <wire from="(650,420)" to="(670,420)"/>
    <wire from="(650,530)" to="(650,630)"/>
    <wire from="(650,530)" to="(670,530)"/>
    <wire from="(650,630)" to="(650,720)"/>
    <wire from="(650,630)" to="(670,630)"/>
    <wire from="(650,720)" to="(670,720)"/>
    <wire from="(650,90)" to="(650,160)"/>
    <wire from="(660,140)" to="(660,230)"/>
    <wire from="(660,140)" to="(670,140)"/>
    <wire from="(660,230)" to="(660,320)"/>
    <wire from="(660,230)" to="(670,230)"/>
    <wire from="(660,320)" to="(660,400)"/>
    <wire from="(660,320)" to="(670,320)"/>
    <wire from="(660,400)" to="(660,510)"/>
    <wire from="(660,400)" to="(670,400)"/>
    <wire from="(660,510)" to="(660,610)"/>
    <wire from="(660,510)" to="(670,510)"/>
    <wire from="(660,60)" to="(660,140)"/>
    <wire from="(660,610)" to="(660,700)"/>
    <wire from="(660,610)" to="(670,610)"/>
    <wire from="(660,700)" to="(660,790)"/>
    <wire from="(660,700)" to="(670,700)"/>
    <wire from="(660,790)" to="(670,790)"/>
    <wire from="(670,440)" to="(670,470)"/>
    <wire from="(890,140)" to="(1070,140)"/>
    <wire from="(890,230)" to="(1040,230)"/>
    <wire from="(890,320)" to="(1030,320)"/>
    <wire from="(890,400)" to="(1010,400)"/>
    <wire from="(890,510)" to="(900,510)"/>
    <wire from="(890,610)" to="(970,610)"/>
    <wire from="(890,700)" to="(1020,700)"/>
    <wire from="(890,790)" to="(1070,790)"/>
    <wire from="(900,440)" to="(1070,440)"/>
    <wire from="(900,440)" to="(900,510)"/>
    <wire from="(970,450)" to="(1070,450)"/>
    <wire from="(970,450)" to="(970,610)"/>
  </circuit>
  <circuit name="trabalhoFinal1VHDL">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="trabalhoFinal1VHDL"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(100,400)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel"/>
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(1160,330)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(120,380)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Enabler"/>
    </comp>
    <comp lib="0" loc="(270,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(340,130)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp loc="(1160,330)" name="MuxVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(340,380)" name="DemuxVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,130)" name="somador_vhdl">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,220)" name="subtrator_4_bits_vhdl">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,300)" name="subComplemento">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,390)" name="andVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,500)" name="ORVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,590)" name="DeslocadorVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,680)" name="ComparadorVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp loc="(780,770)" name="DetectorDeZeroVHDL">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <wire from="(100,400)" to="(110,400)"/>
    <wire from="(110,400)" to="(110,870)"/>
    <wire from="(110,400)" to="(120,400)"/>
    <wire from="(110,870)" to="(940,870)"/>
    <wire from="(270,150)" to="(550,150)"/>
    <wire from="(340,130)" to="(540,130)"/>
    <wire from="(340,380)" to="(360,380)"/>
    <wire from="(340,400)" to="(370,400)"/>
    <wire from="(340,420)" to="(380,420)"/>
    <wire from="(340,440)" to="(390,440)"/>
    <wire from="(340,460)" to="(520,460)"/>
    <wire from="(340,480)" to="(480,480)"/>
    <wire from="(340,500)" to="(470,500)"/>
    <wire from="(340,520)" to="(340,790)"/>
    <wire from="(340,790)" to="(560,790)"/>
    <wire from="(360,170)" to="(360,380)"/>
    <wire from="(360,170)" to="(560,170)"/>
    <wire from="(370,260)" to="(370,400)"/>
    <wire from="(370,260)" to="(560,260)"/>
    <wire from="(380,340)" to="(380,420)"/>
    <wire from="(380,340)" to="(560,340)"/>
    <wire from="(390,420)" to="(390,440)"/>
    <wire from="(390,420)" to="(530,420)"/>
    <wire from="(470,500)" to="(470,710)"/>
    <wire from="(470,710)" to="(550,710)"/>
    <wire from="(480,480)" to="(480,630)"/>
    <wire from="(480,630)" to="(560,630)"/>
    <wire from="(520,460)" to="(520,540)"/>
    <wire from="(520,540)" to="(560,540)"/>
    <wire from="(530,420)" to="(530,430)"/>
    <wire from="(530,430)" to="(560,430)"/>
    <wire from="(540,130)" to="(540,220)"/>
    <wire from="(540,130)" to="(560,130)"/>
    <wire from="(540,220)" to="(540,300)"/>
    <wire from="(540,220)" to="(560,220)"/>
    <wire from="(540,300)" to="(540,390)"/>
    <wire from="(540,300)" to="(560,300)"/>
    <wire from="(540,390)" to="(540,500)"/>
    <wire from="(540,390)" to="(560,390)"/>
    <wire from="(540,500)" to="(540,590)"/>
    <wire from="(540,500)" to="(560,500)"/>
    <wire from="(540,590)" to="(540,680)"/>
    <wire from="(540,590)" to="(560,590)"/>
    <wire from="(540,680)" to="(540,770)"/>
    <wire from="(540,680)" to="(560,680)"/>
    <wire from="(540,770)" to="(560,770)"/>
    <wire from="(550,150)" to="(550,240)"/>
    <wire from="(550,150)" to="(560,150)"/>
    <wire from="(550,240)" to="(550,320)"/>
    <wire from="(550,240)" to="(560,240)"/>
    <wire from="(550,320)" to="(550,410)"/>
    <wire from="(550,320)" to="(560,320)"/>
    <wire from="(550,410)" to="(550,520)"/>
    <wire from="(550,410)" to="(560,410)"/>
    <wire from="(550,520)" to="(550,610)"/>
    <wire from="(550,520)" to="(560,520)"/>
    <wire from="(550,610)" to="(550,700)"/>
    <wire from="(550,610)" to="(560,610)"/>
    <wire from="(550,700)" to="(560,700)"/>
    <wire from="(550,710)" to="(550,720)"/>
    <wire from="(550,720)" to="(560,720)"/>
    <wire from="(780,130)" to="(940,130)"/>
    <wire from="(780,220)" to="(810,220)"/>
    <wire from="(780,300)" to="(780,370)"/>
    <wire from="(780,370)" to="(940,370)"/>
    <wire from="(780,390)" to="(940,390)"/>
    <wire from="(780,500)" to="(900,500)"/>
    <wire from="(780,590)" to="(910,590)"/>
    <wire from="(780,680)" to="(920,680)"/>
    <wire from="(780,770)" to="(930,770)"/>
    <wire from="(810,220)" to="(810,350)"/>
    <wire from="(810,350)" to="(940,350)"/>
    <wire from="(900,410)" to="(900,500)"/>
    <wire from="(900,410)" to="(940,410)"/>
    <wire from="(910,430)" to="(910,590)"/>
    <wire from="(910,430)" to="(940,430)"/>
    <wire from="(920,450)" to="(920,680)"/>
    <wire from="(920,450)" to="(940,450)"/>
    <wire from="(930,470)" to="(930,770)"/>
    <wire from="(930,470)" to="(940,470)"/>
    <wire from="(940,130)" to="(940,330)"/>
    <wire from="(940,490)" to="(940,870)"/>
  </circuit>
  <circuit name="somador_4_bits">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="somador_4_bits"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(130,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(130,180)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(130,950)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="ENABLER"/>
    </comp>
    <comp lib="0" loc="(470,390)" name="Ground"/>
    <comp lib="0" loc="(70,820)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(70,820)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(870,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(870,220)" name="Splitter">
      <a name="facing" val="south"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="1" loc="(340,130)" name="AND Gate"/>
    <comp lib="1" loc="(340,180)" name="AND Gate"/>
    <comp lib="1" loc="(340,230)" name="AND Gate"/>
    <comp lib="1" loc="(340,280)" name="AND Gate"/>
    <comp lib="1" loc="(340,780)" name="AND Gate"/>
    <comp lib="1" loc="(340,830)" name="AND Gate"/>
    <comp lib="1" loc="(340,880)" name="AND Gate"/>
    <comp lib="1" loc="(340,930)" name="AND Gate"/>
    <comp loc="(690,350)" name="meiaSoma"/>
    <comp loc="(690,490)" name="meiaSoma"/>
    <comp loc="(690,620)" name="meiaSoma"/>
    <comp loc="(690,730)" name="meiaSoma"/>
    <wire from="(1030,260)" to="(1030,490)"/>
    <wire from="(1080,250)" to="(1080,350)"/>
    <wire from="(110,770)" to="(110,780)"/>
    <wire from="(110,780)" to="(270,780)"/>
    <wire from="(130,790)" to="(130,820)"/>
    <wire from="(130,820)" to="(260,820)"/>
    <wire from="(130,950)" to="(150,950)"/>
    <wire from="(150,110)" to="(290,110)"/>
    <wire from="(150,130)" to="(260,130)"/>
    <wire from="(150,150)" to="(230,150)"/>
    <wire from="(150,170)" to="(150,200)"/>
    <wire from="(150,200)" to="(250,200)"/>
    <wire from="(150,300)" to="(150,800)"/>
    <wire from="(150,300)" to="(270,300)"/>
    <wire from="(150,800)" to="(150,850)"/>
    <wire from="(150,800)" to="(290,800)"/>
    <wire from="(150,850)" to="(150,900)"/>
    <wire from="(150,850)" to="(290,850)"/>
    <wire from="(150,900)" to="(150,950)"/>
    <wire from="(150,900)" to="(290,900)"/>
    <wire from="(150,950)" to="(290,950)"/>
    <wire from="(220,840)" to="(220,910)"/>
    <wire from="(220,910)" to="(290,910)"/>
    <wire from="(230,150)" to="(230,170)"/>
    <wire from="(230,170)" to="(260,170)"/>
    <wire from="(250,200)" to="(250,260)"/>
    <wire from="(250,260)" to="(290,260)"/>
    <wire from="(260,130)" to="(260,160)"/>
    <wire from="(260,160)" to="(290,160)"/>
    <wire from="(260,170)" to="(260,210)"/>
    <wire from="(260,210)" to="(290,210)"/>
    <wire from="(260,820)" to="(260,860)"/>
    <wire from="(260,860)" to="(290,860)"/>
    <wire from="(270,150)" to="(270,200)"/>
    <wire from="(270,150)" to="(290,150)"/>
    <wire from="(270,200)" to="(270,250)"/>
    <wire from="(270,200)" to="(290,200)"/>
    <wire from="(270,250)" to="(270,300)"/>
    <wire from="(270,250)" to="(290,250)"/>
    <wire from="(270,300)" to="(290,300)"/>
    <wire from="(270,780)" to="(270,810)"/>
    <wire from="(270,810)" to="(290,810)"/>
    <wire from="(290,750)" to="(290,760)"/>
    <wire from="(340,130)" to="(400,130)"/>
    <wire from="(340,180)" to="(380,180)"/>
    <wire from="(340,230)" to="(370,230)"/>
    <wire from="(340,280)" to="(350,280)"/>
    <wire from="(340,750)" to="(340,780)"/>
    <wire from="(340,750)" to="(470,750)"/>
    <wire from="(340,830)" to="(360,830)"/>
    <wire from="(340,880)" to="(350,880)"/>
    <wire from="(340,930)" to="(390,930)"/>
    <wire from="(350,280)" to="(350,350)"/>
    <wire from="(350,350)" to="(470,350)"/>
    <wire from="(350,520)" to="(350,880)"/>
    <wire from="(350,520)" to="(470,520)"/>
    <wire from="(360,640)" to="(360,830)"/>
    <wire from="(360,640)" to="(470,640)"/>
    <wire from="(370,230)" to="(370,490)"/>
    <wire from="(370,490)" to="(470,490)"/>
    <wire from="(380,180)" to="(380,620)"/>
    <wire from="(380,620)" to="(470,620)"/>
    <wire from="(390,380)" to="(390,930)"/>
    <wire from="(390,380)" to="(470,380)"/>
    <wire from="(400,130)" to="(400,670)"/>
    <wire from="(400,670)" to="(470,670)"/>
    <wire from="(420,450)" to="(420,530)"/>
    <wire from="(420,450)" to="(690,450)"/>
    <wire from="(420,530)" to="(470,530)"/>
    <wire from="(430,700)" to="(430,770)"/>
    <wire from="(430,700)" to="(690,700)"/>
    <wire from="(430,770)" to="(470,770)"/>
    <wire from="(440,590)" to="(440,660)"/>
    <wire from="(440,590)" to="(690,590)"/>
    <wire from="(440,660)" to="(470,660)"/>
    <wire from="(470,370)" to="(470,380)"/>
    <wire from="(470,510)" to="(470,520)"/>
    <wire from="(470,670)" to="(470,730)"/>
    <wire from="(690,350)" to="(1080,350)"/>
    <wire from="(690,370)" to="(690,450)"/>
    <wire from="(690,490)" to="(1030,490)"/>
    <wire from="(690,510)" to="(690,590)"/>
    <wire from="(690,620)" to="(970,620)"/>
    <wire from="(690,640)" to="(690,700)"/>
    <wire from="(690,730)" to="(910,730)"/>
    <wire from="(690,740)" to="(690,750)"/>
    <wire from="(690,740)" to="(850,740)"/>
    <wire from="(850,270)" to="(850,740)"/>
    <wire from="(850,270)" to="(880,270)"/>
    <wire from="(870,190)" to="(870,220)"/>
    <wire from="(880,240)" to="(880,270)"/>
    <wire from="(90,750)" to="(290,750)"/>
    <wire from="(90,770)" to="(110,770)"/>
    <wire from="(90,790)" to="(130,790)"/>
    <wire from="(90,810)" to="(90,840)"/>
    <wire from="(90,840)" to="(220,840)"/>
    <wire from="(900,240)" to="(900,300)"/>
    <wire from="(900,300)" to="(910,300)"/>
    <wire from="(910,300)" to="(910,730)"/>
    <wire from="(920,240)" to="(920,270)"/>
    <wire from="(920,270)" to="(970,270)"/>
    <wire from="(940,240)" to="(940,260)"/>
    <wire from="(940,260)" to="(1030,260)"/>
    <wire from="(960,240)" to="(960,250)"/>
    <wire from="(960,250)" to="(1080,250)"/>
    <wire from="(970,270)" to="(970,620)"/>
  </circuit>
  <circuit name="sub_com_vhl_e_sem">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="sub_com_vhl_e_sem"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(110,470)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(110,470)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(150,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(150,190)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="3"/>
    </comp>
    <comp lib="0" loc="(250,570)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Enabler"/>
    </comp>
    <comp lib="0" loc="(840,260)" name="Ground">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(860,250)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(860,250)" name="Splitter">
      <a name="bit0" val="4"/>
      <a name="bit1" val="3"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="0"/>
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="1" loc="(370,110)" name="AND Gate"/>
    <comp lib="1" loc="(370,160)" name="AND Gate"/>
    <comp lib="1" loc="(370,220)" name="AND Gate"/>
    <comp lib="1" loc="(370,350)" name="AND Gate"/>
    <comp lib="1" loc="(370,410)" name="AND Gate"/>
    <comp lib="1" loc="(370,470)" name="AND Gate"/>
    <comp lib="1" loc="(370,550)" name="AND Gate"/>
    <comp lib="1" loc="(400,290)" name="AND Gate"/>
    <comp loc="(840,280)" name="sub_4_bits"/>
    <wire from="(130,330)" to="(130,400)"/>
    <wire from="(130,330)" to="(320,330)"/>
    <wire from="(130,420)" to="(220,420)"/>
    <wire from="(130,440)" to="(190,440)"/>
    <wire from="(130,460)" to="(130,530)"/>
    <wire from="(130,530)" to="(320,530)"/>
    <wire from="(170,120)" to="(200,120)"/>
    <wire from="(170,150)" to="(210,150)"/>
    <wire from="(170,180)" to="(170,280)"/>
    <wire from="(170,280)" to="(320,280)"/>
    <wire from="(170,90)" to="(320,90)"/>
    <wire from="(190,440)" to="(190,450)"/>
    <wire from="(190,450)" to="(320,450)"/>
    <wire from="(200,120)" to="(200,140)"/>
    <wire from="(200,140)" to="(320,140)"/>
    <wire from="(210,150)" to="(210,200)"/>
    <wire from="(210,200)" to="(320,200)"/>
    <wire from="(220,390)" to="(220,420)"/>
    <wire from="(220,390)" to="(320,390)"/>
    <wire from="(250,570)" to="(260,570)"/>
    <wire from="(260,120)" to="(260,180)"/>
    <wire from="(260,120)" to="(320,120)"/>
    <wire from="(260,180)" to="(260,240)"/>
    <wire from="(260,180)" to="(320,180)"/>
    <wire from="(260,240)" to="(260,310)"/>
    <wire from="(260,240)" to="(320,240)"/>
    <wire from="(260,310)" to="(260,370)"/>
    <wire from="(260,310)" to="(350,310)"/>
    <wire from="(260,370)" to="(260,430)"/>
    <wire from="(260,370)" to="(320,370)"/>
    <wire from="(260,430)" to="(260,490)"/>
    <wire from="(260,430)" to="(320,430)"/>
    <wire from="(260,490)" to="(260,570)"/>
    <wire from="(260,490)" to="(320,490)"/>
    <wire from="(260,570)" to="(320,570)"/>
    <wire from="(320,120)" to="(320,130)"/>
    <wire from="(320,270)" to="(320,280)"/>
    <wire from="(320,270)" to="(350,270)"/>
    <wire from="(370,110)" to="(620,110)"/>
    <wire from="(370,160)" to="(420,160)"/>
    <wire from="(370,220)" to="(410,220)"/>
    <wire from="(370,350)" to="(390,350)"/>
    <wire from="(370,410)" to="(380,410)"/>
    <wire from="(370,470)" to="(610,470)"/>
    <wire from="(370,550)" to="(620,550)"/>
    <wire from="(380,380)" to="(380,410)"/>
    <wire from="(380,380)" to="(620,380)"/>
    <wire from="(390,350)" to="(390,360)"/>
    <wire from="(390,360)" to="(620,360)"/>
    <wire from="(400,290)" to="(400,340)"/>
    <wire from="(400,340)" to="(620,340)"/>
    <wire from="(410,220)" to="(410,320)"/>
    <wire from="(410,320)" to="(620,320)"/>
    <wire from="(420,160)" to="(420,300)"/>
    <wire from="(420,300)" to="(620,300)"/>
    <wire from="(610,400)" to="(610,470)"/>
    <wire from="(610,400)" to="(620,400)"/>
    <wire from="(620,110)" to="(620,280)"/>
    <wire from="(620,420)" to="(620,550)"/>
  </circuit>
  <circuit name="SubComplemento">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="SubComplemento"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(140,380)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(140,380)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(220,580)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Enabler"/>
    </comp>
    <comp lib="0" loc="(300,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(300,180)" name="Splitter">
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(960,220)" name="Ground">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(980,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(980,210)" name="Splitter">
      <a name="bit0" val="4"/>
      <a name="bit1" val="3"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="0"/>
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="1" loc="(510,210)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(510,240)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(510,270)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(510,300)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(620,380)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(620,410)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(620,440)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(630,350)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp loc="(490,340)" name="Complemento"/>
    <comp loc="(960,240)" name="fullSum4Bits"/>
    <wire from="(160,310)" to="(210,310)"/>
    <wire from="(160,330)" to="(190,330)"/>
    <wire from="(160,350)" to="(180,350)"/>
    <wire from="(160,370)" to="(160,390)"/>
    <wire from="(160,390)" to="(230,390)"/>
    <wire from="(180,350)" to="(180,380)"/>
    <wire from="(180,380)" to="(270,380)"/>
    <wire from="(190,330)" to="(190,360)"/>
    <wire from="(190,360)" to="(270,360)"/>
    <wire from="(210,310)" to="(210,400)"/>
    <wire from="(210,400)" to="(270,400)"/>
    <wire from="(220,220)" to="(220,250)"/>
    <wire from="(220,220)" to="(480,220)"/>
    <wire from="(220,250)" to="(220,280)"/>
    <wire from="(220,250)" to="(480,250)"/>
    <wire from="(220,280)" to="(220,310)"/>
    <wire from="(220,280)" to="(480,280)"/>
    <wire from="(220,310)" to="(220,520)"/>
    <wire from="(220,310)" to="(480,310)"/>
    <wire from="(220,520)" to="(230,520)"/>
    <wire from="(220,580)" to="(230,580)"/>
    <wire from="(230,340)" to="(230,390)"/>
    <wire from="(230,340)" to="(270,340)"/>
    <wire from="(230,520)" to="(230,580)"/>
    <wire from="(230,520)" to="(540,520)"/>
    <wire from="(320,110)" to="(380,110)"/>
    <wire from="(320,130)" to="(350,130)"/>
    <wire from="(320,150)" to="(340,150)"/>
    <wire from="(320,170)" to="(320,210)"/>
    <wire from="(320,210)" to="(450,210)"/>
    <wire from="(340,150)" to="(340,190)"/>
    <wire from="(340,190)" to="(430,190)"/>
    <wire from="(350,130)" to="(350,150)"/>
    <wire from="(350,150)" to="(470,150)"/>
    <wire from="(380,110)" to="(380,180)"/>
    <wire from="(380,180)" to="(460,180)"/>
    <wire from="(430,190)" to="(430,260)"/>
    <wire from="(430,260)" to="(480,260)"/>
    <wire from="(450,210)" to="(450,290)"/>
    <wire from="(450,290)" to="(480,290)"/>
    <wire from="(460,180)" to="(460,200)"/>
    <wire from="(460,200)" to="(480,200)"/>
    <wire from="(470,150)" to="(470,230)"/>
    <wire from="(470,230)" to="(480,230)"/>
    <wire from="(490,340)" to="(600,340)"/>
    <wire from="(490,360)" to="(530,360)"/>
    <wire from="(490,380)" to="(520,380)"/>
    <wire from="(490,400)" to="(490,430)"/>
    <wire from="(490,430)" to="(590,430)"/>
    <wire from="(510,210)" to="(540,210)"/>
    <wire from="(510,240)" to="(530,240)"/>
    <wire from="(510,270)" to="(520,270)"/>
    <wire from="(510,300)" to="(740,300)"/>
    <wire from="(520,270)" to="(520,280)"/>
    <wire from="(520,280)" to="(740,280)"/>
    <wire from="(520,380)" to="(520,400)"/>
    <wire from="(520,400)" to="(590,400)"/>
    <wire from="(530,240)" to="(530,260)"/>
    <wire from="(530,260)" to="(740,260)"/>
    <wire from="(530,360)" to="(530,370)"/>
    <wire from="(530,370)" to="(590,370)"/>
    <wire from="(540,210)" to="(540,240)"/>
    <wire from="(540,240)" to="(740,240)"/>
    <wire from="(540,360)" to="(540,390)"/>
    <wire from="(540,360)" to="(600,360)"/>
    <wire from="(540,390)" to="(540,420)"/>
    <wire from="(540,390)" to="(590,390)"/>
    <wire from="(540,420)" to="(540,460)"/>
    <wire from="(540,420)" to="(590,420)"/>
    <wire from="(540,460)" to="(540,520)"/>
    <wire from="(540,460)" to="(590,460)"/>
    <wire from="(590,450)" to="(590,460)"/>
    <wire from="(620,380)" to="(680,380)"/>
    <wire from="(620,410)" to="(710,410)"/>
    <wire from="(620,440)" to="(740,440)"/>
    <wire from="(630,320)" to="(630,350)"/>
    <wire from="(630,320)" to="(740,320)"/>
    <wire from="(680,340)" to="(680,380)"/>
    <wire from="(680,340)" to="(740,340)"/>
    <wire from="(710,360)" to="(710,410)"/>
    <wire from="(710,360)" to="(740,360)"/>
    <wire from="(740,380)" to="(740,440)"/>
  </circuit>
  <circuit name="andy">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="andy"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(120,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(120,140)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(150,410)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(150,410)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(220,620)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="ENABLER"/>
    </comp>
    <comp lib="0" loc="(940,390)" name="Ground"/>
    <comp lib="0" loc="(960,300)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(960,300)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="1" loc="(430,530)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(430,560)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(440,430)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(440,460)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(450,200)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(450,230)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(450,280)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(450,310)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(530,320)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(530,520)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(530,550)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(560,250)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <wire from="(140,110)" to="(310,110)"/>
    <wire from="(140,130)" to="(360,130)"/>
    <wire from="(140,70)" to="(170,70)"/>
    <wire from="(140,90)" to="(240,90)"/>
    <wire from="(170,300)" to="(420,300)"/>
    <wire from="(170,340)" to="(240,340)"/>
    <wire from="(170,360)" to="(300,360)"/>
    <wire from="(170,380)" to="(360,380)"/>
    <wire from="(170,400)" to="(410,400)"/>
    <wire from="(170,70)" to="(170,300)"/>
    <wire from="(220,620)" to="(230,620)"/>
    <wire from="(230,210)" to="(230,240)"/>
    <wire from="(230,210)" to="(420,210)"/>
    <wire from="(230,240)" to="(230,290)"/>
    <wire from="(230,240)" to="(420,240)"/>
    <wire from="(230,290)" to="(230,320)"/>
    <wire from="(230,290)" to="(420,290)"/>
    <wire from="(230,320)" to="(230,440)"/>
    <wire from="(230,320)" to="(420,320)"/>
    <wire from="(230,440)" to="(230,470)"/>
    <wire from="(230,440)" to="(410,440)"/>
    <wire from="(230,470)" to="(230,540)"/>
    <wire from="(230,470)" to="(410,470)"/>
    <wire from="(230,540)" to="(230,570)"/>
    <wire from="(230,540)" to="(400,540)"/>
    <wire from="(230,570)" to="(230,620)"/>
    <wire from="(230,570)" to="(400,570)"/>
    <wire from="(240,270)" to="(420,270)"/>
    <wire from="(240,340)" to="(240,550)"/>
    <wire from="(240,550)" to="(400,550)"/>
    <wire from="(240,90)" to="(240,270)"/>
    <wire from="(300,360)" to="(300,460)"/>
    <wire from="(300,460)" to="(400,460)"/>
    <wire from="(310,110)" to="(310,220)"/>
    <wire from="(310,220)" to="(420,220)"/>
    <wire from="(360,130)" to="(360,190)"/>
    <wire from="(360,190)" to="(420,190)"/>
    <wire from="(360,380)" to="(360,450)"/>
    <wire from="(360,450)" to="(410,450)"/>
    <wire from="(400,460)" to="(400,520)"/>
    <wire from="(410,400)" to="(410,420)"/>
    <wire from="(430,530)" to="(500,530)"/>
    <wire from="(430,560)" to="(500,560)"/>
    <wire from="(440,430)" to="(460,430)"/>
    <wire from="(440,460)" to="(480,460)"/>
    <wire from="(450,200)" to="(530,200)"/>
    <wire from="(450,230)" to="(490,230)"/>
    <wire from="(450,280)" to="(470,280)"/>
    <wire from="(450,310)" to="(450,540)"/>
    <wire from="(450,540)" to="(500,540)"/>
    <wire from="(460,260)" to="(460,430)"/>
    <wire from="(460,260)" to="(530,260)"/>
    <wire from="(470,280)" to="(470,510)"/>
    <wire from="(470,510)" to="(500,510)"/>
    <wire from="(480,330)" to="(480,460)"/>
    <wire from="(480,330)" to="(500,330)"/>
    <wire from="(490,230)" to="(490,310)"/>
    <wire from="(490,310)" to="(500,310)"/>
    <wire from="(530,200)" to="(530,240)"/>
    <wire from="(530,320)" to="(630,320)"/>
    <wire from="(530,520)" to="(700,520)"/>
    <wire from="(530,550)" to="(760,550)"/>
    <wire from="(560,250)" to="(570,250)"/>
    <wire from="(570,250)" to="(570,300)"/>
    <wire from="(570,300)" to="(940,300)"/>
    <wire from="(630,320)" to="(630,330)"/>
    <wire from="(630,330)" to="(940,330)"/>
    <wire from="(700,350)" to="(700,520)"/>
    <wire from="(700,350)" to="(940,350)"/>
    <wire from="(760,370)" to="(760,550)"/>
    <wire from="(760,370)" to="(940,370)"/>
    <wire from="(940,300)" to="(940,310)"/>
  </circuit>
  <circuit name="OR2">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="OR2"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(1000,540)" name="Ground"/>
    <comp lib="0" loc="(1020,450)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1020,450)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(280,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(280,160)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(280,530)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(280,530)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(360,790)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="1" loc="(510,100)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(510,200)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(520,290)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(520,370)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(520,470)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(520,560)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(520,660)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(520,750)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(710,330)" name="OR Gate"/>
    <comp lib="1" loc="(720,610)" name="OR Gate"/>
    <comp lib="1" loc="(770,430)" name="OR Gate"/>
    <comp lib="1" loc="(790,660)" name="OR Gate"/>
    <wire from="(300,110)" to="(300,120)"/>
    <wire from="(300,120)" to="(430,120)"/>
    <wire from="(300,130)" to="(370,130)"/>
    <wire from="(300,150)" to="(300,360)"/>
    <wire from="(300,360)" to="(490,360)"/>
    <wire from="(300,460)" to="(490,460)"/>
    <wire from="(300,480)" to="(340,480)"/>
    <wire from="(300,500)" to="(370,500)"/>
    <wire from="(300,520)" to="(300,740)"/>
    <wire from="(300,740)" to="(490,740)"/>
    <wire from="(300,90)" to="(480,90)"/>
    <wire from="(340,480)" to="(340,530)"/>
    <wire from="(340,530)" to="(420,530)"/>
    <wire from="(360,790)" to="(380,790)"/>
    <wire from="(370,130)" to="(370,270)"/>
    <wire from="(370,270)" to="(420,270)"/>
    <wire from="(370,500)" to="(370,650)"/>
    <wire from="(370,650)" to="(490,650)"/>
    <wire from="(380,110)" to="(380,210)"/>
    <wire from="(380,110)" to="(480,110)"/>
    <wire from="(380,210)" to="(380,300)"/>
    <wire from="(380,210)" to="(480,210)"/>
    <wire from="(380,300)" to="(380,380)"/>
    <wire from="(380,300)" to="(490,300)"/>
    <wire from="(380,380)" to="(380,480)"/>
    <wire from="(380,380)" to="(490,380)"/>
    <wire from="(380,480)" to="(380,570)"/>
    <wire from="(380,480)" to="(490,480)"/>
    <wire from="(380,570)" to="(380,670)"/>
    <wire from="(380,570)" to="(490,570)"/>
    <wire from="(380,670)" to="(380,760)"/>
    <wire from="(380,670)" to="(490,670)"/>
    <wire from="(380,760)" to="(380,790)"/>
    <wire from="(380,760)" to="(490,760)"/>
    <wire from="(420,270)" to="(420,280)"/>
    <wire from="(420,280)" to="(490,280)"/>
    <wire from="(420,530)" to="(420,550)"/>
    <wire from="(420,550)" to="(490,550)"/>
    <wire from="(430,120)" to="(430,190)"/>
    <wire from="(430,190)" to="(480,190)"/>
    <wire from="(510,100)" to="(660,100)"/>
    <wire from="(510,200)" to="(610,200)"/>
    <wire from="(520,290)" to="(590,290)"/>
    <wire from="(520,370)" to="(550,370)"/>
    <wire from="(520,470)" to="(660,470)"/>
    <wire from="(520,560)" to="(720,560)"/>
    <wire from="(520,660)" to="(670,660)"/>
    <wire from="(520,750)" to="(730,750)"/>
    <wire from="(550,370)" to="(550,540)"/>
    <wire from="(550,540)" to="(730,540)"/>
    <wire from="(590,290)" to="(590,590)"/>
    <wire from="(590,590)" to="(670,590)"/>
    <wire from="(610,200)" to="(610,410)"/>
    <wire from="(610,410)" to="(720,410)"/>
    <wire from="(660,100)" to="(660,310)"/>
    <wire from="(660,350)" to="(660,470)"/>
    <wire from="(670,630)" to="(670,660)"/>
    <wire from="(710,330)" to="(710,370)"/>
    <wire from="(710,370)" to="(940,370)"/>
    <wire from="(720,450)" to="(720,560)"/>
    <wire from="(720,610)" to="(880,610)"/>
    <wire from="(730,540)" to="(730,640)"/>
    <wire from="(730,640)" to="(740,640)"/>
    <wire from="(730,680)" to="(730,750)"/>
    <wire from="(730,680)" to="(740,680)"/>
    <wire from="(770,430)" to="(770,500)"/>
    <wire from="(770,500)" to="(1000,500)"/>
    <wire from="(790,660)" to="(930,660)"/>
    <wire from="(880,480)" to="(1000,480)"/>
    <wire from="(880,480)" to="(880,610)"/>
    <wire from="(930,460)" to="(1000,460)"/>
    <wire from="(930,460)" to="(930,660)"/>
    <wire from="(940,370)" to="(940,520)"/>
    <wire from="(940,520)" to="(1000,520)"/>
  </circuit>
  <circuit name="deslocamento">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="deslocamento"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(130,370)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(270,420)" name="Splitter">
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(310,310)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(340,310)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(360,390)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="0" loc="(580,220)" name="Ground">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(600,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(600,210)" name="Splitter">
      <a name="bit0" val="4"/>
      <a name="bit1" val="3"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="0"/>
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp loc="(580,240)" name="deslocador"/>
    <wire from="(130,370)" to="(140,370)"/>
    <wire from="(140,350)" to="(140,370)"/>
    <wire from="(140,350)" to="(240,350)"/>
    <wire from="(240,350)" to="(240,420)"/>
    <wire from="(240,420)" to="(270,420)"/>
    <wire from="(290,350)" to="(300,350)"/>
    <wire from="(290,370)" to="(350,370)"/>
    <wire from="(300,340)" to="(300,350)"/>
    <wire from="(300,340)" to="(360,340)"/>
    <wire from="(310,310)" to="(340,310)"/>
    <wire from="(350,320)" to="(350,370)"/>
    <wire from="(350,320)" to="(360,320)"/>
    <wire from="(360,360)" to="(360,390)"/>
  </circuit>
  <circuit name="Comparador">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Comparador"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(1060,470)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(240,240)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(250,240)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(250,580)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(250,580)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(650,760)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Enabler"/>
    </comp>
    <comp lib="0" loc="(950,600)" name="Ground"/>
    <comp lib="0" loc="(970,460)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="1" loc="(610,300)" name="XOR Gate"/>
    <comp lib="1" loc="(610,420)" name="XOR Gate"/>
    <comp lib="1" loc="(610,540)" name="XOR Gate"/>
    <comp lib="1" loc="(610,660)" name="XOR Gate"/>
    <comp lib="1" loc="(640,300)" name="NOT Gate"/>
    <comp lib="1" loc="(640,420)" name="NOT Gate"/>
    <comp lib="1" loc="(640,540)" name="NOT Gate"/>
    <comp lib="1" loc="(640,660)" name="NOT Gate"/>
    <comp lib="1" loc="(720,320)" name="AND Gate"/>
    <comp lib="1" loc="(720,440)" name="AND Gate"/>
    <comp lib="1" loc="(720,560)" name="AND Gate"/>
    <comp lib="1" loc="(730,680)" name="AND Gate"/>
    <comp lib="1" loc="(930,470)" name="AND Gate">
      <a name="inputs" val="4"/>
      <a name="size" val="70"/>
    </comp>
    <wire from="(1060,460)" to="(1060,470)"/>
    <wire from="(240,240)" to="(250,240)"/>
    <wire from="(270,170)" to="(550,170)"/>
    <wire from="(270,190)" to="(400,190)"/>
    <wire from="(270,210)" to="(370,210)"/>
    <wire from="(270,230)" to="(270,440)"/>
    <wire from="(270,440)" to="(460,440)"/>
    <wire from="(270,510)" to="(540,510)"/>
    <wire from="(270,530)" to="(370,530)"/>
    <wire from="(270,550)" to="(350,550)"/>
    <wire from="(270,570)" to="(270,730)"/>
    <wire from="(270,730)" to="(400,730)"/>
    <wire from="(350,550)" to="(350,660)"/>
    <wire from="(350,660)" to="(400,660)"/>
    <wire from="(370,210)" to="(370,330)"/>
    <wire from="(370,330)" to="(400,330)"/>
    <wire from="(370,530)" to="(370,590)"/>
    <wire from="(370,590)" to="(400,590)"/>
    <wire from="(400,190)" to="(400,230)"/>
    <wire from="(400,230)" to="(530,230)"/>
    <wire from="(400,330)" to="(400,340)"/>
    <wire from="(400,340)" to="(480,340)"/>
    <wire from="(400,590)" to="(400,600)"/>
    <wire from="(400,600)" to="(500,600)"/>
    <wire from="(400,660)" to="(400,670)"/>
    <wire from="(400,670)" to="(450,670)"/>
    <wire from="(400,730)" to="(400,740)"/>
    <wire from="(400,740)" to="(550,740)"/>
    <wire from="(450,560)" to="(450,670)"/>
    <wire from="(450,560)" to="(550,560)"/>
    <wire from="(460,440)" to="(460,640)"/>
    <wire from="(460,640)" to="(550,640)"/>
    <wire from="(480,340)" to="(480,520)"/>
    <wire from="(480,520)" to="(550,520)"/>
    <wire from="(500,440)" to="(500,600)"/>
    <wire from="(500,440)" to="(550,440)"/>
    <wire from="(530,230)" to="(530,390)"/>
    <wire from="(530,390)" to="(550,390)"/>
    <wire from="(540,320)" to="(540,510)"/>
    <wire from="(540,320)" to="(550,320)"/>
    <wire from="(550,170)" to="(550,280)"/>
    <wire from="(550,390)" to="(550,400)"/>
    <wire from="(550,680)" to="(550,740)"/>
    <wire from="(640,300)" to="(670,300)"/>
    <wire from="(640,420)" to="(670,420)"/>
    <wire from="(640,540)" to="(670,540)"/>
    <wire from="(640,660)" to="(680,660)"/>
    <wire from="(650,760)" to="(660,760)"/>
    <wire from="(660,340)" to="(660,460)"/>
    <wire from="(660,340)" to="(670,340)"/>
    <wire from="(660,460)" to="(660,580)"/>
    <wire from="(660,460)" to="(670,460)"/>
    <wire from="(660,580)" to="(660,700)"/>
    <wire from="(660,580)" to="(670,580)"/>
    <wire from="(660,700)" to="(660,760)"/>
    <wire from="(660,700)" to="(680,700)"/>
    <wire from="(720,320)" to="(860,320)"/>
    <wire from="(720,440)" to="(830,440)"/>
    <wire from="(720,560)" to="(820,560)"/>
    <wire from="(730,680)" to="(860,680)"/>
    <wire from="(820,480)" to="(820,560)"/>
    <wire from="(820,480)" to="(860,480)"/>
    <wire from="(830,440)" to="(830,460)"/>
    <wire from="(830,460)" to="(860,460)"/>
    <wire from="(860,320)" to="(860,440)"/>
    <wire from="(860,500)" to="(860,680)"/>
    <wire from="(930,470)" to="(950,470)"/>
    <wire from="(950,490)" to="(950,510)"/>
    <wire from="(950,510)" to="(950,530)"/>
    <wire from="(950,530)" to="(950,550)"/>
    <wire from="(950,550)" to="(950,600)"/>
    <wire from="(970,460)" to="(1060,460)"/>
  </circuit>
  <circuit name="DetectorDeZero">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="DetectorDeZero"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(100,230)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(100,230)" name="Splitter">
      <a name="bit0" val="3"/>
      <a name="bit1" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="0"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(300,240)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="enabler"/>
    </comp>
    <comp lib="0" loc="(440,220)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(440,230)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(440,240)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(440,250)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="5"/>
      <a name="incoming" val="5"/>
    </comp>
    <comp lib="1" loc="(270,200)" name="OR Gate">
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="1" loc="(300,200)" name="NOT Gate"/>
    <comp lib="1" loc="(350,220)" name="AND Gate"/>
    <wire from="(120,160)" to="(160,160)"/>
    <wire from="(120,180)" to="(150,180)"/>
    <wire from="(120,200)" to="(150,200)"/>
    <wire from="(120,220)" to="(220,220)"/>
    <wire from="(150,180)" to="(150,190)"/>
    <wire from="(150,190)" to="(220,190)"/>
    <wire from="(150,200)" to="(150,210)"/>
    <wire from="(150,210)" to="(220,210)"/>
    <wire from="(160,160)" to="(160,180)"/>
    <wire from="(160,180)" to="(220,180)"/>
    <wire from="(350,220)" to="(390,220)"/>
    <wire from="(390,210)" to="(390,220)"/>
    <wire from="(390,210)" to="(440,210)"/>
  </circuit>
  <circuit name="MUX">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(100,280)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="0" loc="(280,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Entrada2"/>
    </comp>
    <comp lib="0" loc="(280,80)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Entrada1"/>
    </comp>
    <comp lib="0" loc="(540,170)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(330,100)" name="AND Gate">
      <a name="negate1" val="true"/>
    </comp>
    <comp lib="1" loc="(330,220)" name="AND Gate"/>
    <comp lib="1" loc="(530,170)" name="OR Gate"/>
    <wire from="(100,120)" to="(100,240)"/>
    <wire from="(100,120)" to="(270,120)"/>
    <wire from="(100,240)" to="(100,280)"/>
    <wire from="(100,240)" to="(280,240)"/>
    <wire from="(330,100)" to="(410,100)"/>
    <wire from="(330,220)" to="(360,220)"/>
    <wire from="(360,190)" to="(360,220)"/>
    <wire from="(360,190)" to="(480,190)"/>
    <wire from="(410,100)" to="(410,150)"/>
    <wire from="(410,150)" to="(480,150)"/>
    <wire from="(530,170)" to="(540,170)"/>
  </circuit>
  <circuit name="MUX2">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX2"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(150,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(150,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(150,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(150,80)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(480,350)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEL2"/>
    </comp>
    <comp lib="0" loc="(710,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(80,330)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEL1"/>
    </comp>
    <comp loc="(370,190)" name="MUX"/>
    <comp loc="(370,80)" name="MUX"/>
    <comp loc="(710,140)" name="MUX"/>
    <wire from="(370,140)" to="(490,140)"/>
    <wire from="(370,160)" to="(370,190)"/>
    <wire from="(370,160)" to="(490,160)"/>
    <wire from="(370,80)" to="(370,140)"/>
    <wire from="(480,180)" to="(480,350)"/>
    <wire from="(480,180)" to="(490,180)"/>
    <wire from="(80,120)" to="(150,120)"/>
    <wire from="(80,120)" to="(80,230)"/>
    <wire from="(80,230)" to="(150,230)"/>
    <wire from="(80,230)" to="(80,330)"/>
  </circuit>
  <circuit name="MUX3">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX3"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(200,390)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEL2"/>
    </comp>
    <comp lib="0" loc="(230,410)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEL1"/>
    </comp>
    <comp lib="0" loc="(300,110)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(300,130)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(300,220)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="E"/>
    </comp>
    <comp lib="0" loc="(300,240)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="F"/>
    </comp>
    <comp lib="0" loc="(300,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="G"/>
    </comp>
    <comp lib="0" loc="(300,280)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="H"/>
    </comp>
    <comp lib="0" loc="(300,70)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(300,90)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(670,430)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="SEL3"/>
    </comp>
    <comp lib="0" loc="(900,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp loc="(520,220)" name="MUX2"/>
    <comp loc="(520,70)" name="MUX2"/>
    <comp loc="(900,180)" name="MUX"/>
    <wire from="(200,390)" to="(250,390)"/>
    <wire from="(230,150)" to="(230,300)"/>
    <wire from="(230,150)" to="(300,150)"/>
    <wire from="(230,300)" to="(230,380)"/>
    <wire from="(230,300)" to="(300,300)"/>
    <wire from="(230,380)" to="(240,380)"/>
    <wire from="(230,410)" to="(240,410)"/>
    <wire from="(240,380)" to="(240,410)"/>
    <wire from="(250,170)" to="(250,320)"/>
    <wire from="(250,170)" to="(300,170)"/>
    <wire from="(250,320)" to="(250,390)"/>
    <wire from="(250,320)" to="(300,320)"/>
    <wire from="(520,180)" to="(680,180)"/>
    <wire from="(520,200)" to="(520,220)"/>
    <wire from="(520,200)" to="(680,200)"/>
    <wire from="(520,70)" to="(520,180)"/>
    <wire from="(670,430)" to="(680,430)"/>
    <wire from="(680,220)" to="(680,430)"/>
  </circuit>
  <circuit name="Demux">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Demux"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(270,370)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(290,440)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel"/>
    </comp>
    <comp lib="0" loc="(420,350)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(420,420)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(420,350)" name="AND Gate">
      <a name="negate0" val="true"/>
    </comp>
    <comp lib="1" loc="(420,420)" name="AND Gate"/>
    <wire from="(270,370)" to="(350,370)"/>
    <wire from="(290,330)" to="(290,440)"/>
    <wire from="(290,330)" to="(360,330)"/>
    <wire from="(290,440)" to="(370,440)"/>
    <wire from="(350,370)" to="(350,400)"/>
    <wire from="(350,370)" to="(370,370)"/>
    <wire from="(350,400)" to="(370,400)"/>
  </circuit>
  <circuit name="Demux2">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Demux2"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(150,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(370,400)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="0" loc="(680,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="A2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="B0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(700,130)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="A0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(710,310)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="B2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(80,410)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel2"/>
    </comp>
    <comp loc="(370,200)" name="Demux"/>
    <comp loc="(680,130)" name="Demux"/>
    <comp loc="(680,290)" name="Demux"/>
    <wire from="(150,220)" to="(150,240)"/>
    <wire from="(370,130)" to="(370,200)"/>
    <wire from="(370,130)" to="(460,130)"/>
    <wire from="(370,220)" to="(370,290)"/>
    <wire from="(370,290)" to="(460,290)"/>
    <wire from="(370,400)" to="(420,400)"/>
    <wire from="(420,150)" to="(420,310)"/>
    <wire from="(420,150)" to="(460,150)"/>
    <wire from="(420,310)" to="(420,400)"/>
    <wire from="(420,310)" to="(460,310)"/>
    <wire from="(680,130)" to="(700,130)"/>
    <wire from="(680,150)" to="(690,150)"/>
    <wire from="(680,310)" to="(710,310)"/>
    <wire from="(80,240)" to="(150,240)"/>
    <wire from="(80,240)" to="(80,410)"/>
  </circuit>
  <circuit name="Demux3">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Demux3"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(120,130)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(380,430)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="0" loc="(450,400)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel2"/>
    </comp>
    <comp lib="0" loc="(690,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S1"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S4"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S5"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,310)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S6"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,330)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S7"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(690,80)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(90,320)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Sel3"/>
    </comp>
    <comp loc="(340,130)" name="Demux2"/>
    <comp loc="(690,270)" name="Demux2"/>
    <comp loc="(690,80)" name="Demux2"/>
    <wire from="(340,190)" to="(360,190)"/>
    <wire from="(340,80)" to="(340,130)"/>
    <wire from="(340,80)" to="(470,80)"/>
    <wire from="(360,190)" to="(360,270)"/>
    <wire from="(360,270)" to="(470,270)"/>
    <wire from="(380,430)" to="(390,430)"/>
    <wire from="(390,380)" to="(390,430)"/>
    <wire from="(390,380)" to="(420,380)"/>
    <wire from="(420,100)" to="(420,290)"/>
    <wire from="(420,100)" to="(470,100)"/>
    <wire from="(420,290)" to="(420,380)"/>
    <wire from="(420,290)" to="(470,290)"/>
    <wire from="(450,120)" to="(450,310)"/>
    <wire from="(450,120)" to="(470,120)"/>
    <wire from="(450,310)" to="(450,400)"/>
    <wire from="(450,310)" to="(470,310)"/>
    <wire from="(90,150)" to="(120,150)"/>
    <wire from="(90,150)" to="(90,170)"/>
    <wire from="(90,170)" to="(120,170)"/>
    <wire from="(90,170)" to="(90,320)"/>
  </circuit>
  <circuit name="meiaSoma">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="meiaSoma"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(240,170)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(240,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(240,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="cin"/>
    </comp>
    <comp lib="0" loc="(590,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(730,390)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="cout"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(370,280)" name="AND Gate"/>
    <comp lib="1" loc="(380,190)" name="XOR Gate"/>
    <comp lib="1" loc="(570,360)" name="AND Gate"/>
    <comp lib="1" loc="(590,260)" name="XOR Gate"/>
    <comp lib="1" loc="(730,390)" name="OR Gate"/>
    <wire from="(240,170)" to="(280,170)"/>
    <wire from="(240,190)" to="(260,190)"/>
    <wire from="(240,210)" to="(250,210)"/>
    <wire from="(250,210)" to="(250,300)"/>
    <wire from="(250,210)" to="(320,210)"/>
    <wire from="(250,300)" to="(320,300)"/>
    <wire from="(260,190)" to="(260,250)"/>
    <wire from="(260,250)" to="(420,250)"/>
    <wire from="(280,170)" to="(280,260)"/>
    <wire from="(280,170)" to="(320,170)"/>
    <wire from="(280,260)" to="(320,260)"/>
    <wire from="(370,280)" to="(410,280)"/>
    <wire from="(380,190)" to="(380,240)"/>
    <wire from="(380,240)" to="(490,240)"/>
    <wire from="(410,280)" to="(410,400)"/>
    <wire from="(410,400)" to="(680,400)"/>
    <wire from="(420,250)" to="(420,280)"/>
    <wire from="(420,280)" to="(500,280)"/>
    <wire from="(490,240)" to="(490,340)"/>
    <wire from="(490,240)" to="(530,240)"/>
    <wire from="(490,340)" to="(520,340)"/>
    <wire from="(500,280)" to="(500,380)"/>
    <wire from="(500,280)" to="(530,280)"/>
    <wire from="(500,380)" to="(520,380)"/>
    <wire from="(570,360)" to="(680,360)"/>
    <wire from="(680,360)" to="(680,370)"/>
    <wire from="(680,400)" to="(680,410)"/>
  </circuit>
  <circuit name="meio_sub">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="meio_sub"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(210,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="E"/>
    </comp>
    <comp lib="0" loc="(210,220)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Cin"/>
    </comp>
    <comp lib="0" loc="(350,320)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="Cout"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(360,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(300,340)" name="NOT Gate"/>
    <comp lib="1" loc="(350,320)" name="AND Gate"/>
    <comp lib="1" loc="(360,200)" name="XOR Gate"/>
    <wire from="(210,180)" to="(240,180)"/>
    <wire from="(210,220)" to="(260,220)"/>
    <wire from="(240,180)" to="(240,340)"/>
    <wire from="(240,180)" to="(300,180)"/>
    <wire from="(240,340)" to="(270,340)"/>
    <wire from="(260,220)" to="(260,300)"/>
    <wire from="(260,220)" to="(300,220)"/>
    <wire from="(260,300)" to="(300,300)"/>
  </circuit>
  <circuit name="sub_1_bit">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="sub_1_bit"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(230,360)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="cin"/>
    </comp>
    <comp lib="0" loc="(240,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(540,310)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(770,290)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(830,360)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="cout"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(830,360)" name="OR Gate"/>
    <comp loc="(460,290)" name="meio_sub"/>
    <comp loc="(760,290)" name="meio_sub"/>
    <wire from="(230,360)" to="(240,360)"/>
    <wire from="(240,310)" to="(240,360)"/>
    <wire from="(460,290)" to="(540,290)"/>
    <wire from="(460,310)" to="(460,380)"/>
    <wire from="(460,380)" to="(780,380)"/>
    <wire from="(760,290)" to="(770,290)"/>
    <wire from="(760,310)" to="(770,310)"/>
    <wire from="(770,310)" to="(770,340)"/>
    <wire from="(770,340)" to="(780,340)"/>
  </circuit>
  <circuit name="sub_4_bits">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="sub_4_bits"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(150,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A3"/>
    </comp>
    <comp lib="0" loc="(150,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A2"/>
    </comp>
    <comp lib="0" loc="(150,220)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A1"/>
    </comp>
    <comp lib="0" loc="(150,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A0"/>
    </comp>
    <comp lib="0" loc="(160,560)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B3"/>
    </comp>
    <comp lib="0" loc="(160,610)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B2"/>
    </comp>
    <comp lib="0" loc="(160,650)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B1"/>
    </comp>
    <comp lib="0" loc="(160,690)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B0"/>
    </comp>
    <comp lib="0" loc="(430,300)" name="Ground"/>
    <comp lib="0" loc="(670,640)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(740,640)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(830,640)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S1"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(910,640)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S0"/>
      <a name="output" val="true"/>
    </comp>
    <comp loc="(640,520)" name="sub_1_bit"/>
    <comp loc="(640,640)" name="sub_1_bit"/>
    <comp loc="(650,260)" name="sub_1_bit"/>
    <comp loc="(650,400)" name="sub_1_bit"/>
    <wire from="(150,140)" to="(180,140)"/>
    <wire from="(150,180)" to="(170,180)"/>
    <wire from="(150,220)" to="(160,220)"/>
    <wire from="(150,260)" to="(430,260)"/>
    <wire from="(160,220)" to="(160,400)"/>
    <wire from="(160,400)" to="(430,400)"/>
    <wire from="(160,560)" to="(210,560)"/>
    <wire from="(160,610)" to="(170,610)"/>
    <wire from="(160,650)" to="(170,650)"/>
    <wire from="(160,690)" to="(190,690)"/>
    <wire from="(170,180)" to="(170,450)"/>
    <wire from="(170,450)" to="(420,450)"/>
    <wire from="(170,540)" to="(170,610)"/>
    <wire from="(170,540)" to="(420,540)"/>
    <wire from="(170,640)" to="(170,650)"/>
    <wire from="(170,640)" to="(200,640)"/>
    <wire from="(180,140)" to="(180,570)"/>
    <wire from="(180,570)" to="(420,570)"/>
    <wire from="(190,290)" to="(190,690)"/>
    <wire from="(190,290)" to="(430,290)"/>
    <wire from="(200,420)" to="(200,640)"/>
    <wire from="(200,420)" to="(430,420)"/>
    <wire from="(210,560)" to="(210,660)"/>
    <wire from="(210,660)" to="(420,660)"/>
    <wire from="(350,360)" to="(350,440)"/>
    <wire from="(350,360)" to="(650,360)"/>
    <wire from="(350,440)" to="(430,440)"/>
    <wire from="(350,490)" to="(350,560)"/>
    <wire from="(350,490)" to="(650,490)"/>
    <wire from="(350,560)" to="(420,560)"/>
    <wire from="(350,610)" to="(350,680)"/>
    <wire from="(350,610)" to="(640,610)"/>
    <wire from="(350,680)" to="(420,680)"/>
    <wire from="(420,450)" to="(420,520)"/>
    <wire from="(420,570)" to="(420,640)"/>
    <wire from="(430,280)" to="(430,290)"/>
    <wire from="(640,520)" to="(640,530)"/>
    <wire from="(640,530)" to="(730,530)"/>
    <wire from="(640,540)" to="(640,610)"/>
    <wire from="(640,640)" to="(670,640)"/>
    <wire from="(650,260)" to="(900,260)"/>
    <wire from="(650,280)" to="(650,360)"/>
    <wire from="(650,400)" to="(650,410)"/>
    <wire from="(650,410)" to="(820,410)"/>
    <wire from="(650,420)" to="(650,490)"/>
    <wire from="(730,530)" to="(730,640)"/>
    <wire from="(730,640)" to="(740,640)"/>
    <wire from="(820,410)" to="(820,640)"/>
    <wire from="(820,640)" to="(830,640)"/>
    <wire from="(900,260)" to="(900,640)"/>
    <wire from="(900,640)" to="(910,640)"/>
  </circuit>
  <circuit name="meioSum">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="meioSum"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(480,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(500,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(730,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(740,310)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="Carry"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(640,310)" name="AND Gate"/>
    <comp lib="1" loc="(650,200)" name="XOR Gate"/>
    <wire from="(480,270)" to="(480,330)"/>
    <wire from="(480,270)" to="(510,270)"/>
    <wire from="(480,330)" to="(590,330)"/>
    <wire from="(500,180)" to="(500,290)"/>
    <wire from="(500,180)" to="(590,180)"/>
    <wire from="(500,290)" to="(590,290)"/>
    <wire from="(510,220)" to="(510,270)"/>
    <wire from="(510,220)" to="(590,220)"/>
    <wire from="(640,310)" to="(740,310)"/>
    <wire from="(650,200)" to="(730,200)"/>
  </circuit>
  <circuit name="Complemento">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Complemento"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(150,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B0"/>
    </comp>
    <comp lib="0" loc="(150,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B1"/>
    </comp>
    <comp lib="0" loc="(150,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B2"/>
    </comp>
    <comp lib="0" loc="(150,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B3"/>
    </comp>
    <comp lib="0" loc="(200,200)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(200,220)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(200,240)" name="Ground">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(200,260)" name="Constant"/>
    <comp lib="0" loc="(420,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(420,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(420,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S1"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(420,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(180,120)" name="NOT Gate"/>
    <comp lib="1" loc="(180,140)" name="NOT Gate"/>
    <comp lib="1" loc="(180,160)" name="NOT Gate"/>
    <comp lib="1" loc="(180,180)" name="NOT Gate"/>
    <comp loc="(420,120)" name="fullSum4Bits"/>
    <wire from="(180,120)" to="(200,120)"/>
    <wire from="(180,140)" to="(200,140)"/>
    <wire from="(180,160)" to="(200,160)"/>
    <wire from="(180,180)" to="(200,180)"/>
  </circuit>
  <circuit name="fullSum">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="fullSum"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(290,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Cin"/>
    </comp>
    <comp lib="0" loc="(300,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(300,220)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(530,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(670,250)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="C"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(660,180)" name="OR Gate"/>
    <comp loc="(520,120)" name="meioSum"/>
    <comp loc="(520,200)" name="meioSum"/>
    <wire from="(220,170)" to="(220,240)"/>
    <wire from="(220,170)" to="(300,170)"/>
    <wire from="(220,240)" to="(300,240)"/>
    <wire from="(290,260)" to="(300,260)"/>
    <wire from="(300,140)" to="(300,170)"/>
    <wire from="(300,180)" to="(300,200)"/>
    <wire from="(300,180)" to="(540,180)"/>
    <wire from="(300,240)" to="(300,260)"/>
    <wire from="(520,120)" to="(540,120)"/>
    <wire from="(520,140)" to="(610,140)"/>
    <wire from="(520,200)" to="(530,200)"/>
    <wire from="(520,220)" to="(610,220)"/>
    <wire from="(540,120)" to="(540,180)"/>
    <wire from="(610,140)" to="(610,160)"/>
    <wire from="(610,200)" to="(610,220)"/>
    <wire from="(660,180)" to="(670,180)"/>
    <wire from="(660,230)" to="(660,250)"/>
    <wire from="(660,230)" to="(670,230)"/>
    <wire from="(660,250)" to="(670,250)"/>
    <wire from="(670,180)" to="(670,230)"/>
  </circuit>
  <circuit name="fullSum4Bits">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="fullSum4Bits"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(110,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A3"/>
    </comp>
    <comp lib="0" loc="(170,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B2"/>
    </comp>
    <comp lib="0" loc="(190,170)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A2"/>
    </comp>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B1"/>
    </comp>
    <comp lib="0" loc="(250,360)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B0"/>
    </comp>
    <comp lib="0" loc="(260,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A1"/>
    </comp>
    <comp lib="0" loc="(320,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A0"/>
    </comp>
    <comp lib="0" loc="(320,200)" name="Ground"/>
    <comp lib="0" loc="(70,230)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B3"/>
    </comp>
    <comp lib="0" loc="(730,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(810,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(860,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S1"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(930,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S0"/>
      <a name="output" val="true"/>
    </comp>
    <comp loc="(540,160)" name="fullSum"/>
    <comp loc="(540,270)" name="fullSum"/>
    <comp loc="(540,370)" name="fullSum"/>
    <comp loc="(540,480)" name="fullSum"/>
    <wire from="(110,180)" to="(120,180)"/>
    <wire from="(110,230)" to="(110,490)"/>
    <wire from="(110,490)" to="(320,490)"/>
    <wire from="(120,180)" to="(120,420)"/>
    <wire from="(120,420)" to="(320,420)"/>
    <wire from="(170,270)" to="(180,270)"/>
    <wire from="(180,270)" to="(180,380)"/>
    <wire from="(180,380)" to="(320,380)"/>
    <wire from="(190,170)" to="(200,170)"/>
    <wire from="(200,170)" to="(200,320)"/>
    <wire from="(200,320)" to="(320,320)"/>
    <wire from="(250,340)" to="(260,340)"/>
    <wire from="(250,360)" to="(280,360)"/>
    <wire from="(260,160)" to="(270,160)"/>
    <wire from="(260,280)" to="(260,340)"/>
    <wire from="(260,280)" to="(320,280)"/>
    <wire from="(270,160)" to="(270,220)"/>
    <wire from="(270,220)" to="(320,220)"/>
    <wire from="(270,240)" to="(270,310)"/>
    <wire from="(270,240)" to="(540,240)"/>
    <wire from="(270,310)" to="(320,310)"/>
    <wire from="(270,350)" to="(270,410)"/>
    <wire from="(270,350)" to="(540,350)"/>
    <wire from="(270,410)" to="(320,410)"/>
    <wire from="(270,460)" to="(270,520)"/>
    <wire from="(270,460)" to="(540,460)"/>
    <wire from="(270,520)" to="(320,520)"/>
    <wire from="(280,190)" to="(280,360)"/>
    <wire from="(280,190)" to="(320,190)"/>
    <wire from="(320,150)" to="(320,160)"/>
    <wire from="(320,180)" to="(320,190)"/>
    <wire from="(320,220)" to="(320,270)"/>
    <wire from="(320,280)" to="(320,290)"/>
    <wire from="(320,320)" to="(320,370)"/>
    <wire from="(320,380)" to="(320,390)"/>
    <wire from="(320,420)" to="(320,480)"/>
    <wire from="(320,490)" to="(320,500)"/>
    <wire from="(540,160)" to="(920,160)"/>
    <wire from="(540,180)" to="(540,240)"/>
    <wire from="(540,270)" to="(550,270)"/>
    <wire from="(540,290)" to="(540,350)"/>
    <wire from="(540,370)" to="(800,370)"/>
    <wire from="(540,390)" to="(540,460)"/>
    <wire from="(540,470)" to="(540,480)"/>
    <wire from="(540,470)" to="(590,470)"/>
    <wire from="(550,190)" to="(550,270)"/>
    <wire from="(550,190)" to="(850,190)"/>
    <wire from="(590,120)" to="(590,470)"/>
    <wire from="(590,120)" to="(730,120)"/>
    <wire from="(70,230)" to="(110,230)"/>
    <wire from="(800,150)" to="(800,370)"/>
    <wire from="(800,150)" to="(810,150)"/>
    <wire from="(850,180)" to="(850,190)"/>
    <wire from="(850,180)" to="(860,180)"/>
    <wire from="(920,160)" to="(920,200)"/>
    <wire from="(920,200)" to="(930,200)"/>
  </circuit>
  <circuit name="meioSubComplementos">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="meioSubComplementos"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(240,230)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="0" loc="(420,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="0" loc="(610,300)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(620,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(90,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
    </comp>
    <comp lib="1" loc="(240,270)" name="NOT Gate"/>
    <comp lib="1" loc="(300,250)" name="XOR Gate"/>
    <comp lib="1" loc="(610,300)" name="AND Gate"/>
    <comp lib="1" loc="(620,160)" name="OR Gate"/>
    <wire from="(300,250)" to="(480,250)"/>
    <wire from="(420,100)" to="(510,100)"/>
    <wire from="(480,180)" to="(480,250)"/>
    <wire from="(480,180)" to="(570,180)"/>
    <wire from="(480,250)" to="(480,320)"/>
    <wire from="(480,320)" to="(560,320)"/>
    <wire from="(510,100)" to="(510,280)"/>
    <wire from="(510,100)" to="(570,100)"/>
    <wire from="(510,280)" to="(560,280)"/>
    <wire from="(570,100)" to="(570,140)"/>
    <wire from="(90,270)" to="(210,270)"/>
  </circuit>
  <circuit name="seletor">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="seletor"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(210,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="esquerda"/>
    </comp>
    <comp lib="0" loc="(210,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Direita"/>
    </comp>
    <comp lib="0" loc="(210,80)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="nada"/>
    </comp>
    <comp lib="0" loc="(220,150)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(220,150)" name="Splitter"/>
    <comp lib="0" loc="(640,180)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="S"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(390,100)" name="NOT Gate"/>
    <comp lib="1" loc="(390,160)" name="NOT Gate"/>
    <comp lib="1" loc="(390,290)" name="NOT Gate"/>
    <comp lib="1" loc="(390,60)" name="NOT Gate"/>
    <comp lib="1" loc="(440,180)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(440,270)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(440,80)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(640,180)" name="OR Gate">
      <a name="inputs" val="3"/>
    </comp>
    <wire from="(210,100)" to="(280,100)"/>
    <wire from="(210,120)" to="(250,120)"/>
    <wire from="(210,80)" to="(390,80)"/>
    <wire from="(240,140)" to="(270,140)"/>
    <wire from="(240,60)" to="(240,130)"/>
    <wire from="(240,60)" to="(330,60)"/>
    <wire from="(250,120)" to="(250,270)"/>
    <wire from="(250,270)" to="(390,270)"/>
    <wire from="(270,140)" to="(270,200)"/>
    <wire from="(270,140)" to="(350,140)"/>
    <wire from="(270,200)" to="(340,200)"/>
    <wire from="(280,100)" to="(280,180)"/>
    <wire from="(280,180)" to="(390,180)"/>
    <wire from="(330,160)" to="(350,160)"/>
    <wire from="(330,60)" to="(330,160)"/>
    <wire from="(330,60)" to="(360,60)"/>
    <wire from="(340,200)" to="(340,290)"/>
    <wire from="(340,200)" to="(390,200)"/>
    <wire from="(340,290)" to="(360,290)"/>
    <wire from="(350,100)" to="(350,140)"/>
    <wire from="(350,100)" to="(360,100)"/>
    <wire from="(350,160)" to="(350,250)"/>
    <wire from="(350,160)" to="(360,160)"/>
    <wire from="(350,250)" to="(390,250)"/>
    <wire from="(440,180)" to="(590,180)"/>
    <wire from="(440,270)" to="(500,270)"/>
    <wire from="(440,80)" to="(480,80)"/>
    <wire from="(480,150)" to="(590,150)"/>
    <wire from="(480,80)" to="(480,150)"/>
    <wire from="(500,200)" to="(500,270)"/>
    <wire from="(500,200)" to="(590,200)"/>
    <wire from="(590,150)" to="(590,160)"/>
  </circuit>
  <circuit name="seletor_cicuito">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="seletor_cicuito"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(290,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="soma"/>
    </comp>
    <comp lib="0" loc="(290,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(370,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Deslocar"/>
    </comp>
    <comp lib="0" loc="(620,250)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(370,230)" name="NOT Gate"/>
    <comp lib="1" loc="(420,210)" name="AND Gate"/>
    <comp lib="1" loc="(420,290)" name="AND Gate"/>
    <comp lib="1" loc="(620,250)" name="OR Gate"/>
    <wire from="(290,190)" to="(370,190)"/>
    <wire from="(290,260)" to="(290,310)"/>
    <wire from="(290,310)" to="(320,310)"/>
    <wire from="(320,230)" to="(320,310)"/>
    <wire from="(320,230)" to="(340,230)"/>
    <wire from="(320,310)" to="(370,310)"/>
    <wire from="(420,210)" to="(430,210)"/>
    <wire from="(420,290)" to="(430,290)"/>
    <wire from="(430,210)" to="(430,230)"/>
    <wire from="(430,230)" to="(570,230)"/>
    <wire from="(430,270)" to="(430,290)"/>
    <wire from="(430,270)" to="(570,270)"/>
  </circuit>
  <circuit name="deslocador">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="deslocador"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(1280,520)" name="Constant">
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="0" loc="(290,640)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Enabler"/>
    </comp>
    <comp lib="0" loc="(400,540)" name="Constant">
      <a name="value" val="0x0"/>
    </comp>
    <comp lib="0" loc="(500,100)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="south"/>
      <a name="label" val="A3"/>
    </comp>
    <comp lib="0" loc="(580,130)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="south"/>
      <a name="label" val="A2"/>
    </comp>
    <comp lib="0" loc="(640,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="south"/>
      <a name="label" val="A1"/>
    </comp>
    <comp lib="0" loc="(70,460)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B1"/>
    </comp>
    <comp lib="0" loc="(70,480)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B0"/>
    </comp>
    <comp lib="0" loc="(720,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="south"/>
      <a name="label" val="A0"/>
    </comp>
    <comp lib="0" loc="(780,940)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="north"/>
      <a name="label" val="S3"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(800,940)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="north"/>
      <a name="label" val="S2"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(820,940)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="north"/>
      <a name="label" val="S1"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(840,940)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="north"/>
      <a name="label" val="S0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(90,430)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="1" loc="(490,130)" name="AND Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(570,160)" name="AND Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(630,190)" name="AND Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(710,230)" name="AND Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
    </comp>
    <comp loc="(1200,500)" name="seletor"/>
    <comp loc="(1500,500)" name="seletor"/>
    <comp loc="(620,500)" name="seletor"/>
    <comp loc="(920,500)" name="seletor"/>
    <wire from="(100,420)" to="(100,480)"/>
    <wire from="(1200,500)" to="(1200,810)"/>
    <wire from="(1260,440)" to="(1260,540)"/>
    <wire from="(1260,540)" to="(1280,540)"/>
    <wire from="(1280,340)" to="(1280,500)"/>
    <wire from="(1280,560)" to="(1280,620)"/>
    <wire from="(1500,500)" to="(1500,860)"/>
    <wire from="(180,430)" to="(180,560)"/>
    <wire from="(180,560)" to="(380,560)"/>
    <wire from="(290,30)" to="(290,640)"/>
    <wire from="(290,30)" to="(470,30)"/>
    <wire from="(350,450)" to="(350,520)"/>
    <wire from="(350,450)" to="(530,450)"/>
    <wire from="(350,520)" to="(400,520)"/>
    <wire from="(370,360)" to="(370,400)"/>
    <wire from="(370,360)" to="(440,360)"/>
    <wire from="(370,400)" to="(370,500)"/>
    <wire from="(370,400)" to="(640,400)"/>
    <wire from="(370,500)" to="(400,500)"/>
    <wire from="(380,560)" to="(380,620)"/>
    <wire from="(380,560)" to="(400,560)"/>
    <wire from="(380,620)" to="(700,620)"/>
    <wire from="(440,250)" to="(440,360)"/>
    <wire from="(440,250)" to="(540,250)"/>
    <wire from="(470,100)" to="(480,100)"/>
    <wire from="(470,30)" to="(470,100)"/>
    <wire from="(470,30)" to="(560,30)"/>
    <wire from="(490,130)" to="(540,130)"/>
    <wire from="(530,270)" to="(530,450)"/>
    <wire from="(530,270)" to="(570,270)"/>
    <wire from="(530,450)" to="(530,480)"/>
    <wire from="(530,480)" to="(680,480)"/>
    <wire from="(540,130)" to="(540,250)"/>
    <wire from="(560,30)" to="(560,130)"/>
    <wire from="(560,30)" to="(620,30)"/>
    <wire from="(570,160)" to="(570,270)"/>
    <wire from="(60,420)" to="(100,420)"/>
    <wire from="(60,420)" to="(60,440)"/>
    <wire from="(60,440)" to="(70,440)"/>
    <wire from="(620,30)" to="(620,160)"/>
    <wire from="(620,30)" to="(690,30)"/>
    <wire from="(620,500)" to="(620,830)"/>
    <wire from="(620,830)" to="(710,830)"/>
    <wire from="(630,190)" to="(630,440)"/>
    <wire from="(630,440)" to="(660,440)"/>
    <wire from="(640,400)" to="(640,540)"/>
    <wire from="(640,540)" to="(700,540)"/>
    <wire from="(660,440)" to="(660,520)"/>
    <wire from="(660,440)" to="(980,440)"/>
    <wire from="(660,520)" to="(700,520)"/>
    <wire from="(680,480)" to="(680,500)"/>
    <wire from="(680,480)" to="(950,480)"/>
    <wire from="(680,500)" to="(700,500)"/>
    <wire from="(690,200)" to="(700,200)"/>
    <wire from="(690,30)" to="(690,200)"/>
    <wire from="(70,480)" to="(100,480)"/>
    <wire from="(700,540)" to="(710,540)"/>
    <wire from="(700,560)" to="(700,620)"/>
    <wire from="(700,620)" to="(980,620)"/>
    <wire from="(710,230)" to="(710,340)"/>
    <wire from="(710,340)" to="(940,340)"/>
    <wire from="(710,830)" to="(710,890)"/>
    <wire from="(710,890)" to="(780,890)"/>
    <wire from="(780,890)" to="(780,940)"/>
    <wire from="(800,780)" to="(800,940)"/>
    <wire from="(800,780)" to="(920,780)"/>
    <wire from="(820,880)" to="(820,940)"/>
    <wire from="(820,880)" to="(890,880)"/>
    <wire from="(840,910)" to="(840,940)"/>
    <wire from="(840,910)" to="(980,910)"/>
    <wire from="(890,810)" to="(1200,810)"/>
    <wire from="(890,810)" to="(890,880)"/>
    <wire from="(90,430)" to="(180,430)"/>
    <wire from="(920,500)" to="(920,780)"/>
    <wire from="(940,340)" to="(1280,340)"/>
    <wire from="(940,340)" to="(940,520)"/>
    <wire from="(940,520)" to="(980,520)"/>
    <wire from="(950,480)" to="(950,540)"/>
    <wire from="(950,540)" to="(980,540)"/>
    <wire from="(980,440)" to="(1260,440)"/>
    <wire from="(980,440)" to="(980,500)"/>
    <wire from="(980,560)" to="(980,620)"/>
    <wire from="(980,620)" to="(1280,620)"/>
    <wire from="(980,860)" to="(1500,860)"/>
    <wire from="(980,860)" to="(980,910)"/>
  </circuit>
  <vhdl name="somador_vhdl">LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY somador_vhdl IS
  PORT (
  ------------------------------------------------------------------------------
  --Insert input ports below
    A      : IN  std_logic_vector(3 DOWNTO 0);                   -- input bit example
    B       : IN  std_logic_vector(3 DOWNTO 0); -- input vector example
    ENABLER: IN std_logic;
  ------------------------------------------------------------------------------
  --Insert output ports below
                  -- output bit example
    S        : OUT std_logic_vector(4 DOWNTO 0)
    
    );
END somador_vhdl;


--------------------------------------------------------------------------------
--Complete your VHDL description below
--------------------------------------------------------------------------------

ARCHITECTURE TypeArchitecture OF somador_vhdl IS
signal carry : std_logic_vector(3 DOWNTO 0);
BEGIN
	process(A, B, ENABLER, carry)
	begin
		if (ENABLER = '1') then
			S(0) &lt;= A(0) xor B(0);
			carry(1) &lt;= A(0) and B(0);
			
			S(1) &lt;= ((A(1) xor carry(1)) xor B(1));
			carry(2) &lt;= (A(1) and carry(1)) or (B(1) and (A(1) xor carry(1)));
			
			S(2) &lt;= ((A(2) xor carry(2)) xor B(2));
			carry(3) &lt;= (A(2) and carry(2)) or (B(2) and (A(2) xor carry(2)));
			
			S(3) &lt;= ((A(3) xor carry(3)) xor B(3));
			S(4) &lt;= (A(3) and carry(3)) or (B(3) and (A(3) xor carry(3)));
		else
		S &lt;= "00000";
		end if;
	end process;

END TypeArchitecture;</vhdl>
  <vhdl name="subtrator_4_bits_vhdl">LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY subtrator_4_bits_vhdl IS
  PORT (
    A      : IN  std_logic_vector(3 DOWNTO 0); -- vetor de entrada A
    B      : IN  std_logic_vector(3 DOWNTO 0); -- vetor de entrada B
    ENABLER: IN  std_logic;
    S      : OUT std_logic_vector(3 DOWNTO 0)  -- vetor de saída S
  );
END subtrator_4_bits_vhdl;

ARCHITECTURE TypeArchitecture OF subtrator_4_bits_vhdl IS
  SIGNAL borrow : std_logic_vector(4 DOWNTO 0); -- vetores de borrow com bit extra para o último
BEGIN
  PROCESS (A, B, ENABLER, borrow)
  BEGIN
    -- Inicializa o borrow inicial como '0'
    
    
    IF (ENABLER = '1') THEN
    	 borrow(0) &lt;= '0';
      FOR i IN 0 TO 3 LOOP
        S(i) &lt;= A(i) XOR B(i) XOR borrow(i);
        borrow(i+1) &lt;= ((NOT A(i)) AND borrow(i)) OR (((NOT A(i)) XNOR (NOT borrow(i))) AND B(i));
      END LOOP;
    ELSE
      S &lt;= "0000";
    END IF;
  END PROCESS;
END TypeArchitecture;
</vhdl>
  <vhdl name="subComplemento">LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;  -- For operations with unsigned

ENTITY subComplemento IS
  PORT (
    A      : IN  std_logic_vector(3 DOWNTO 0);  -- Input vector A
    B      : IN  std_logic_vector(3 DOWNTO 0);  -- Input vector B
    ENABLER: IN  std_logic;
    S      : OUT std_logic_vector(3 DOWNTO 0)   -- Output (A - B)
  );
END subComplemento;

ARCHITECTURE TypeArchitecture OF subComplemento IS
  signal result : unsigned(4 DOWNTO 0);  -- Result of the addition with an extra bit for carry
  SIGNAL B_complemento : unsigned(4 DOWNTO 0);
  SIGNAL B2 : unsigned(3 DOWNTO 0);
BEGIN
  process(A, B, ENABLER,B_complemento ,B2,result)

    -- Complement of B with extended bit width
  begin
    if (ENABLER = '1') then
      -- Extend and invert B to create the two's complement representation
      B_complemento &lt;= not unsigned('0' &amp; B) + 1;
	 B2 &lt;= B_complemento(3 DOWNTO 0);
      -- Perform A - B using A + B_complemento
      result &lt;= unsigned('0' &amp; A) + unsigned('0' &amp; B2);

      -- Assign the result to S, including the overflow bit
      S &lt;= std_logic_vector(result(3 DOWNTO 0));
    else
      S &lt;= "0000";
    end if;
  end process;
END TypeArchitecture;
</vhdl>
  <vhdl name="andVHDL">--------------------------------------------------------------------------------
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY andVHDL IS
  PORT (
  ------------------------------------------------------------------------------
  --Insert input ports below
    A        : IN  std_logic_vector(3 DOWNTO 0); -- input vector example
    B        : IN  std_logic_vector(3 DOWNTO 0);
    ENABLER : IN std_logic;
  ------------------------------------------------------------------------------
  --Insert output ports below
    S        : OUT std_logic_vector(3 DOWNTO 0)  -- output vector example
    );
END andVHDL;

--------------------------------------------------------------------------------
--Complete your VHDL description below
--------------------------------------------------------------------------------

ARCHITECTURE TypeArchitecture OF andVHDL IS

BEGIN
 	S&lt;= A and B when ENABLER = '1' else "0000";

END TypeArchitecture;
</vhdl>
  <vhdl name="ORVHDL">--------------------------------------------------------------------------------
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY ORVHDL IS
  PORT (
  ------------------------------------------------------------------------------
  --Insert input ports below
    A        : IN  std_logic_vector(3 DOWNTO 0); -- input vector example
    B        : IN  std_logic_vector(3 DOWNTO 0);
    ENABLER : IN std_logic;
  ------------------------------------------------------------------------------
  --Insert output ports below
    S        : OUT std_logic_vector(3 DOWNTO 0)  -- output vector example
    );
END ORVHDL;

--------------------------------------------------------------------------------
--Complete your VHDL description below
--------------------------------------------------------------------------------

ARCHITECTURE TypeArchitecture OF ORVHDL IS

BEGIN
 	S&lt;= A or B when ENABLER = '1' else "0000";

END TypeArchitecture;
</vhdl>
  <vhdl name="ComparadorVHDL">--------------------------------------------------------------------------------
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY ComparadorVHDL IS
  PORT (
  ------------------------------------------------------------------------------
  --Insert input ports below
    A        : IN  std_logic_vector(3 DOWNTO 0); -- input vector example
    B        : IN  std_logic_vector(3 DOWNTO 0);
    ENABLER : IN std_logic;
  ------------------------------------------------------------------------------
  --Insert output ports below
    S        : OUT std_logic  -- output vector example
    );
END ComparadorVHDL;

--------------------------------------------------------------------------------
--Complete your VHDL description below
--------------------------------------------------------------------------------

ARCHITECTURE TypeArchitecture OF ComparadorVHDL IS
BEGIN
  process(A, B)
  begin
    if A = B  AND ENABLER = '1' then
      S &lt;= '1';  -- Example output when A equals B
    else
      S &lt;= '0';  -- Example output when A does not equal B
    end if;
  end process;
END TypeArchitecture;
</vhdl>
  <vhdl name="DetectorDeZeroVHDL">--------------------------------------------------------------------------------
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY DetectorDeZeroVHDL IS
  PORT (
  ------------------------------------------------------------------------------
  --Insert input ports below
    A        : IN  std_logic_vector(3 DOWNTO 0); -- input vector example
    ENABLER : IN std_logic;
  ------------------------------------------------------------------------------
  --Insert output ports below
    S        : OUT std_logic  -- output vector example
    );
END DetectorDeZeroVHDL;

--------------------------------------------------------------------------------
--Complete your VHDL description below
--------------------------------------------------------------------------------

ARCHITECTURE TypeArchitecture OF DetectorDeZeroVHDL IS
BEGIN
  process(A)
  begin
    if A = "0000" AND ENABLER = '1' then
      S &lt;= '1';  -- Example output when A equals B
    else
      S &lt;= '0';  -- Example output when A does not equal B
    end if;
  end process;
END TypeArchitecture;
</vhdl>
  <vhdl name="DeslocadorVHDL">library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity DeslocadorVHDL is
    Port (
        A : in STD_LOGIC_VECTOR(3 downto 0);
        B : in STD_LOGIC_VECTOR(3 downto 0);
        C : in STD_LOGIC;
        S : out STD_LOGIC_VECTOR(3 downto 0)
    );
end DeslocadorVHDL;

architecture Behavioral of DeslocadorVHDL is
signal B2 : std_logic_vector(1 DOWNTO 0);
begin

    process(A, B, C, B2)
    
    begin
    B2 &lt;= B(1) &amp; B(0);
        if (C = '1') then
            case B2 is
                when "01" =&gt;  -- Deslocamento para a direita
                    S &lt;= '0' &amp; a(3 downto 1);
                when "10" =&gt;  -- Deslocamento para a esquerda
                    S &lt;= a(2 downto 0) &amp; '0';
                when others =&gt;  -- Nenhuma operação
                    S &lt;= A;
            end case;
        else
            S &lt;= (others =&gt; '0');  -- Saída 0000 quando C é 0
        end if;
    end process;
end Behavioral;
</vhdl>
  <vhdl name="DemuxVHDL">library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity DemuxVHDL is
    Port (
        A : in STD_LOGIC; -- Entrada
        Sel: in STD_LOGIC_VECTOR(2 DOWNTO 0);
        S0 : out STD_LOGIC; -- Saída 0
        S1 : out STD_LOGIC; -- Saída 1
        S2 : out STD_LOGIC; -- Saída 2
        S3 : out STD_LOGIC; -- Saída 3
        S4 : out STD_LOGIC; -- Saída 4
        S5 : out STD_LOGIC; -- Saída 5
        S6 : out STD_LOGIC; -- Saída 6
        S7 : out STD_LOGIC  -- Saída 7
    );
end DemuxVHDL;

architecture Behavioral of DemuxVHDL is
begin
    process(A, Sel)
    begin
    if (A = '1') then
        S0 &lt;= (NOT Sel(2)) AND (NOT Sel(1)) AND (NOT Sel(0));
        S1 &lt;= (NOT Sel(2)) AND (NOT Sel(1)) AND Sel(0);
        S2 &lt;= (NOT Sel(2)) AND Sel(1) AND (NOT Sel(0));
        S3 &lt;= (NOT Sel(2)) AND Sel(1) AND Sel(0);
        S4 &lt;= Sel(2) AND (NOT Sel(1)) AND (NOT Sel(0));
        S5 &lt;= Sel(2) AND (NOT Sel(1)) AND Sel(0);
        S6 &lt;= Sel(2) AND Sel(1) AND (NOT Sel(0));
        S7 &lt;= Sel(2) AND Sel(1) AND Sel(0);
    else
    	   S0 &lt;= '0';
        S1 &lt;= '0';
        S2 &lt;= '0';
        S3 &lt;= '0';
        S4 &lt;= '0';
        S5 &lt;= '0';
        S6 &lt;= '0';
        S7 &lt;= '0';
    end if;
    
    end process;
end Behavioral;
</vhdl>
  <vhdl name="MuxVHDL">LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY MuxVHDL IS
  PORT (
    soma : IN  std_logic_vector(4 DOWNTO 0);
    sub : IN  std_logic_vector(3 DOWNTO 0);
    subComp : IN  std_logic_vector(3 DOWNTO 0);
    andV : IN  std_logic_vector(3 DOWNTO 0);
    orV : IN  std_logic_vector(3 DOWNTO 0);
    deslocador : IN  std_logic_vector(3 DOWNTO 0);
    comparador : IN  std_logic;
    detectorZero : IN  std_logic;
    sel     : IN  std_logic_vector(2 DOWNTO 0); -- 3 bits de seleção
    data_out : OUT std_logic_vector(4 DOWNTO 0)                    -- Saída
  );
END MuxVHDL;

ARCHITECTURE Behavioral OF MuxVHDL IS
BEGIN
  process(soma,sub,subComp,andV,orV,deslocador,comparador,detectorZero,sel)
  begin
    case sel is
      when "000" =&gt; data_out &lt;= soma;
      when "001" =&gt; data_out &lt;= '0' &amp; sub ;
      when "010" =&gt; data_out &lt;= '0' &amp; subComp;
      when "011" =&gt; data_out &lt;= '0' &amp; andV;
      when "100" =&gt; data_out &lt;= '0' &amp; orV;
      when "101" =&gt; data_out &lt;= '0' &amp; deslocador;
      when "110" =&gt; data_out &lt;= "0000" &amp; comparador;
      when "111" =&gt; data_out &lt;= "0000" &amp; detectorZero;
      when others =&gt; data_out &lt;= "00000"; -- Caso indeterminado
    end case;
  end process;
END Behavioral;
</vhdl>
</project>
