---
audio: false
generated: true
image: false
lang: ja
layout: post
model: openai/gpt-5
title: Dフリップフロップの基礎と比較
translated: true
type: note
---

答え: Dフリップフロップ

これが正しい理由
- 機能: D（データまたは遅延）フリップフロップは正確に1ビットを記憶します。アクティブなクロックエッジ（設計に応じて立ち上がりまたは立ち下がり）で、D入力をサンプリングし、Qをその値に更新します。クロックエッジの間、Qは以前の値を保持します。
- 動作ルール: クロックエッジで Q_next = D、それ以外はQは変化しません。この「サンプル＆ホールド」動作は、レジスタやパイプラインにまさに必要な動作です。

他の方式との違い
- RSフリップフロップ: 独立したSet入力とReset入力を持ち、無効状態（S=R=1）があります。同期設計における一般的なデータ記憶には理想的ではありません。
- JKフリップフロップ: RSを一般化したもので、J=K=1でトグル動作します。より柔軟ですが複雑であり、標準的なデータレジスタにはほとんど使用されません。
- Tフリップフロップ: クロックエッジでT=1の場合にトグルし、T=0の場合に保持します。2分周カウンターには最適ですが、任意のデータ記憶には不向きです。

Dフリップフロップに関する重要な詳細
- エッジトリガーとラッチ: Dフリップフロップはエッジトリガー（クロックエッジでのみ更新）です。Dラッチはレベルセンシティブ（イネーブルがアサートされている間は透過的）です。「クロックで入力が直接出力に転送される」という場合、通常はDフリップフロップがクロックエッジでDを捕捉することを意味します。
- タイミング要件: 正しい動作には、セットアップ時間（エッジ前のDの安定）とホールド時間（エッジ後のDの安定）を満たす必要があります。これらに違反するとメタステビリティが発生する可能性があります。
- バリエーション: 多くの場合、Qを初期化するための非同期プリセット（セット）およびクリア（リセット）ピンを含みます。
- 一般的な用途: nビットレジスタ（n個のDフリップフロップを並列接続）、パイプラインステージ、状態レジスタ、シフトレジスタ（シリアル/パラレルロード用にMUXを伴うことが多い）、クロックドメインクロッシング用の同期化回路（ペアで使用）の構築。

経験則
- 「クロックで提示されたビットを単に記憶する」記憶要素が必要な場合は、Dフリップフロップを使用します。