# SystemVerilog 学習パスガイド

このドキュメントでは、SystemVerilogを効果的に学習するための
詳細なロードマップと各段階での目標を示します。

## 📊 学習レベルと推定時間

| レベル | 内容 | 推定時間 | 前提知識 |
|--------|------|----------|----------|
| 入門 | デジタル回路基礎 | 2-4週 | なし |
| 基礎 | RTL設計基礎 | 8-12週 | デジタル回路 |
| 中級 | 実践的設計 | 12-16週 | RTL基礎 |
| 上級 | 高度な設計・検証 | 継続的 | 中級レベル |

## 🎯 レベル別学習パス

### レベル0: 入門（デジタル回路基礎）

**前提知識**: なし
**期間**: 2-4週間

#### 学習内容

1. **論理回路の基礎**
   - AND, OR, NOT, XOR等の基本ゲート
   - 真理値表
   - 組み合わせ回路 vs 順序回路
   - ブール代数

2. **数値表現**
   - 2進数、16進数
   - 符号付き/符号なし
   - 2の補数

3. **基本的なデジタル回路**
   - マルチプレクサ、デコーダ
   - フリップフロップ、レジスタ
   - カウンタ
   - ステートマシン

#### 推奨リソース
- "Digital Design and Computer Architecture" (Harris & Harris)
- オンラインコース: Coursera, edX等のデジタル回路入門

---

### レベル1: 基礎（RTL設計基礎）

**前提知識**: デジタル回路基礎
**期間**: 8-12週間

#### Week 1-2: 環境構築と基本構文

- [ ] シミュレータのインストール
- [ ] エディタのセットアップ
- [ ] 最初の"Hello World"シミュレーション

**学習教材**:
- メインREADMEの「クイックスタート」セクション

#### Week 3-4: 組み合わせ回路

- [ ] `assign`文の理解
- [ ] `always_comb`ブロック
- [ ] 条件文（if, case）
- [ ] ラッチ回避

**実習**:
1. `rtl/combinational/mux2x1.sv` を読んで理解
2. 4:1マルチプレクサを自作
3. 8ビット加算器を実装
4. テストベンチを書いてシミュレーション

**チェックポイント**:
- [ ] マルチプレクサを複数の方法で実装できる
- [ ] ラッチが生成される条件を理解
- [ ] シミュレーション結果を波形で確認できる

#### Week 5-7: 順序回路

- [ ] `always_ff`ブロック
- [ ] クロックとリセット
- [ ] ブロッキング vs ノンブロッキング代入
- [ ] レジスタとフリップフロップ

**実習**:
1. `rtl/sequential/register.sv` を読んで理解
2. イネーブル付きレジスタを実装
3. アップ/ダウンカウンタを実装
4. シフトレジスタを実装

**チェックポイント**:
- [ ] 非同期リセットと同期リセットの違いを説明できる
- [ ] ノンブロッキング代入の重要性を理解
- [ ] カウンタを設計できる

#### Week 8-10: ステートマシン

- [ ] Moore型FSM
- [ ] Mealy型FSM
- [ ] 状態エンコーディング
- [ ] 2プロセスモデル

**実習**:
1. `rtl/fsm/moore_fsm.sv` を読んで理解
2. シーケンス検出器を実装
3. 簡単なプロトコルコントローラを設計
4. 状態遷移図を書いてからコード化

**チェックポイント**:
- [ ] 状態遷移図からコードを書ける
- [ ] Moore型とMealy型の違いを説明できる
- [ ] デフォルト値でラッチを防げる

#### Week 11-12: 総合演習と復習

**プロジェクト例**:
- UART送信機（基本版）
- 7セグメントディスプレイコントローラ
- デバウンス回路

**チェックポイント**:
- [ ] 仕様からRTL設計ができる
- [ ] テストベンチを書いて検証できる
- [ ] 合成してリソース使用量を確認できる

---

### レベル2: 中級（実践的設計）

**前提知識**: RTL設計基礎
**期間**: 12-16週間

#### Phase 1: 高度なRTL技術 (4週)

**学習内容**:
- [ ] パラメータ化設計
- [ ] `generate`構文の活用
- [ ] 階層的設計
- [ ] パイプライン設計
- [ ] データパスと制御パス分離

**実習**:
1. 汎用的なFIFOバッファ設計
2. パイプライン化された乗算器
3. メモリコントローラ

#### Phase 2: インターフェースとプロトコル (4週)

**学習内容**:
- [ ] SystemVerilog Interface
- [ ] Modportの使用
- [ ] クロッキングブロック
- [ ] 標準バスプロトコル（AXI-Lite, Avalon等）

**実習**:
1. APBマスター/スレーブ実装
2. AXI-Liteインターフェース実装
3. UART送受信機（完全版）

#### Phase 3: 検証技術 (4週)

**学習内容**:
- [ ] SystemVerilog Assertions (SVA)
- [ ] カバレッジ測定
- [ ] 制約付きランダム検証
- [ ] 自己チェックテストベンチ

**実習**:
1. アサーションを使ったプロトコルチェック
2. カバレッジ駆動検証
3. ランダムテストベンチ作成

#### Phase 4: 総合プロジェクト (4週)

**プロジェクト例**:
- SPIマスター/スレーブ
- I2Cコントローラ
- 簡単なDMAコントローラ
- 小規模RISC-Vプロセッサコア

**成果物**:
- [ ] 完全な設計ドキュメント
- [ ] RTLコード
- [ ] 包括的なテストベンチ
- [ ] シミュレーション結果
- [ ] 合成レポート

---

### レベル3: 上級（高度な設計・検証）

**前提知識**: 実践的RTL設計経験
**期間**: 継続的な学習

#### トピック1: UVM (Universal Verification Methodology)

**学習内容**:
- UVMの基本概念
- テストベンチアーキテクチャ
- シーケンス、ドライバ、モニタ
- スコアボード
- カバレッジ

**推奨リソース**:
- "UVM Cookbook" (Mentor Graphics)
- "SystemVerilog for Verification" (Chris Spear)

#### トピック2: クロックドメインクロッシング (CDC)

**学習内容**:
- メタスタビリティ
- 同期回路設計
- グレイコードカウンタ
- ハンドシェイクプロトコル
- 非同期FIFO

#### トピック3: 低消費電力設計

**学習内容**:
- クロックゲーティング
- パワーゲーティング
- 動的電圧・周波数制御 (DVFS)
- UPF (Unified Power Format)

#### トピック4: タイミングクロージャー

**学習内容**:
- 静的タイミング解析 (STA)
- セットアップ/ホールドタイム
- クロックスキュー
- パイプライン最適化
- リタイミング

#### トピック5: フォーマル検証

**学習内容**:
- プロパティベース検証
- 等価性チェック
- モデルチェッキング
- SVAの高度な使用

---

## 📚 各段階での推奨リソース

### 基礎レベル

**書籍**:
1. "Digital Design and Computer Architecture" - Harris & Harris
2. "RTL Modeling with SystemVerilog" - Stuart Sutherland
3. "SystemVerilog for Design" - Stuart Sutherland

**オンライン**:
- このリポジトリの`rtl/`ディレクトリ
- ChipVerify SystemVerilog Tutorial
- ASIC World

### 中級レベル

**書籍**:
1. "Advanced FPGA Design" - Steve Kilts
2. "Principles of Verifiable RTL Design" - Bening & Foster

**オンライン**:
- Doulos SystemVerilog Golden Reference Guide
- StackOverflow (タグ: systemverilog, verilog)

### 上級レベル

**書籍**:
1. "SystemVerilog for Verification" - Chris Spear
2. "Writing Testbenches using SystemVerilog" - Janick Bergeron
3. "Clock Domain Crossing (CDC) Design & Verification" - Clifford Cummings

**カンファレンス論文**:
- SNUG (Synopsys Users Group)
- DVCon (Design and Verification Conference)

---

## 🎓 学習方法のベストプラクティス

### 1. アクティブラーニング

- **読むだけでなく、書く**: サンプルコードを写経
- **変更してみる**: パラメータや動作を変えて実験
- **エラーを起こす**: 意図的に間違いを作って動作を確認

### 2. プロジェクトベース学習

各トピックで小さなプロジェクトを完成させる：
- 要求仕様の定義
- 設計ドキュメント作成
- RTL実装
- テストベンチ作成
- シミュレーション
- 合成（可能であれば）
- レビューと改善

### 3. コードレビュー

- 自分のコードを翌日見直す
- 他人のコード（ref/内のサンプル）を読む
- なぜそのように書かれているか考える

### 4. ツールの活用

- **Linter**: Verilatorで警告をチェック
- **波形ビューア**: 信号の動きを視覚的に確認
- **RTLビューア**: 合成結果の回路図を確認

### 5. 継続的な実践

- **毎日コードを書く**: 少しでも良い
- **GitHubに公開**: ポートフォリオとして
- **コミュニティ参加**: フォーラム、Slack等

---

## ✅ マイルストーンチェックリスト

### 基礎完了の目安

- [ ] 組み合わせ回路と順序回路の違いを説明できる
- [ ] ラッチが生成される条件を理解し回避できる
- [ ] 基本的なFSMを状態図から実装できる
- [ ] テストベンチを書いてシミュレーションできる
- [ ] ブロッキング/ノンブロッキング代入を正しく使い分けられる
- [ ] 簡単な仕様からRTL設計ができる

### 中級完了の目安

- [ ] パラメータ化された汎用モジュールを設計できる
- [ ] インターフェースを使った設計ができる
- [ ] プロトコル仕様からコントローラを実装できる
- [ ] アサーションを使った検証ができる
- [ ] カバレッジを測定し100%を達成できる
- [ ] 実用的なIPコアを設計できる

### 上級到達の目安

- [ ] UVMテストベンチを構築できる
- [ ] CDCの問題を理解し対策できる
- [ ] タイミング制約を書いてクロージャーできる
- [ ] 低消費電力設計手法を適用できる
- [ ] 複雑なSoCの一部を設計できる
- [ ] コードレビューで有益なフィードバックができる

---

## 🎯 キャリアパス

SystemVerilogのスキルは以下の職種で活用できます：

### デジタル設計エンジニア
- ASIC/FPGA設計
- IPコア開発
- SoC設計

### 検証エンジニア
- テストベンチ開発
- UVM検証環境構築
- カバレッジ分析

### CADツールエンジニア
- EDAツール開発
- 合成ツール開発
- フォーマル検証ツール

### アーキテクト
- システムアーキテクチャ設計
- 性能最適化
- 技術選定

---

## 📈 継続的な学習

### 最新トレンドのフォロー

- **IEEE Standards**: SystemVerilog最新仕様
- **SNUG/DVCon**: 最新の設計/検証手法
- **ブログ/記事**: Verification Academy等

### 実践的な経験

- **オープンソースプロジェクト**: 貢献
- **FPGA実装**: 理論を実機で確認
- **コンテスト参加**: RTLコーディングコンペ

### ネットワーキング

- **技術コミュニティ**: Reddit, Discord等
- **勉強会/セミナー**: オンライン/オフライン
- **メンター**: 経験者からのフィードバック

---

この学習パスは目安です。自分のペースで、興味のある分野を
深く学習することも重要です。継続的な学習と実践が上達の鍵です。

**Good luck on your SystemVerilog journey!**
