Timing Analyzer report for TimerN_Demo
Mon May 09 14:37:28 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; TimerN_Demo                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.97 MHz ; 219.97 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.546 ; -109.978        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.386 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -45.405                       ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.546 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.464      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.544 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.462      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.533 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.451      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.516 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.434      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.493 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.414      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.400      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.468 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.386      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.417 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.340      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.410 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.328      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.379 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.302      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
; -3.362 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.276      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                          ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; TimerN:inst|timeOut     ; TimerN:inst|timeOut     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.557 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.255      ;
; 0.641 ; TimerN:inst|s_count[27] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.923      ;
; 0.655 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; TimerN:inst|s_count[31] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; TimerN:inst|s_count[30] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.665 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.363      ;
; 0.680 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.945      ;
; 0.682 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.948      ;
; 0.683 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.381      ;
; 0.684 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.949      ;
; 0.791 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.489      ;
; 0.805 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.503      ;
; 0.934 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.632      ;
; 0.938 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.636      ;
; 0.973 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.975 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.977 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.985 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.986 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.252      ;
; 0.986 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.987 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.253      ;
; 0.989 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; TimerN:inst|s_count[30] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.991 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.257      ;
; 0.991 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.256      ;
; 0.992 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.258      ;
; 0.994 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.998 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.263      ;
; 1.011 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.276      ;
; 1.016 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.281      ;
; 1.041 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.739      ;
; 1.082 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.780      ;
; 1.094 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.360      ;
; 1.096 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.361      ;
; 1.096 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.361      ;
; 1.096 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.361      ;
; 1.098 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.099 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.101 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.101 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.103 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.112 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.378      ;
; 1.112 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.377      ;
; 1.113 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.379      ;
; 1.114 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.380      ;
; 1.114 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.379      ;
; 1.115 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.380      ;
; 1.116 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.116 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.117 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.383      ;
; 1.117 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.382      ;
; 1.118 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.384      ;
; 1.119 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.384      ;
; 1.120 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.385      ;
; 1.121 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.121 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.124 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.389      ;
; 1.137 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.402      ;
; 1.142 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.407      ;
; 1.167 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.865      ;
; 1.185 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.883      ;
; 1.220 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.486      ;
; 1.220 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.486      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 237.3 MHz ; 237.3 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -3.214 ; -99.007        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.339 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -45.405                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.214 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.142      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.158 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.086      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.157 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.085      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.154 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.082      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.132 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.060      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.126 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.054      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.116 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.046      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.062 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.990      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.051 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.983      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.042 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.974      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.027 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.952      ;
; -3.017 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.943      ;
; -3.017 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.943      ;
; -3.013 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.945      ;
; -3.013 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.945      ;
; -3.013 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 3.945      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; TimerN:inst|timeOut     ; TimerN:inst|timeOut     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.495 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.136      ;
; 0.585 ; TimerN:inst|s_count[27] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.843      ;
; 0.591 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.232      ;
; 0.599 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; TimerN:inst|s_count[31] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.603 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.246      ;
; 0.606 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; TimerN:inst|s_count[30] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.607 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.848      ;
; 0.620 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.861      ;
; 0.624 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.866      ;
; 0.625 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.866      ;
; 0.701 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.342      ;
; 0.711 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.352      ;
; 0.824 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.465      ;
; 0.825 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.466      ;
; 0.885 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.128      ;
; 0.889 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.894 ; TimerN:inst|s_count[30] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.895 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.136      ;
; 0.895 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.136      ;
; 0.902 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.144      ;
; 0.902 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.143      ;
; 0.903 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.145      ;
; 0.905 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.146      ;
; 0.906 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.147      ;
; 0.906 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.147      ;
; 0.906 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.147      ;
; 0.906 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.147      ;
; 0.913 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.154      ;
; 0.916 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.557      ;
; 0.924 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.165      ;
; 0.953 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.594      ;
; 0.984 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.227      ;
; 0.986 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.227      ;
; 0.988 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.989 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.230      ;
; 0.991 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.232      ;
; 0.995 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.237      ;
; 0.997 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.238      ;
; 0.999 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.000 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.241      ;
; 1.001 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.243      ;
; 1.001 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.242      ;
; 1.002 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.243      ;
; 1.002 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.243      ;
; 1.002 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.244      ;
; 1.004 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.245      ;
; 1.005 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.246      ;
; 1.005 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.246      ;
; 1.005 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.246      ;
; 1.012 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.254      ;
; 1.012 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.253      ;
; 1.013 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.255      ;
; 1.014 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.255      ;
; 1.015 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.256      ;
; 1.016 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.257      ;
; 1.016 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.257      ;
; 1.016 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.257      ;
; 1.023 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.264      ;
; 1.029 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.670      ;
; 1.034 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.275      ;
; 1.043 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.470      ; 1.684      ;
; 1.094 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.336      ;
; 1.096 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.337      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.216 ; -36.755        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.175 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -38.101                      ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.162      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.153 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.099      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.151 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.097      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.144 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.090      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.130 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.072      ;
; -1.123 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.067      ;
; -1.123 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.067      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.123 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.069      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.122 ; TimerN:inst|s_count[9]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.071      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.054      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.099 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.050      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.036      ;
; -1.081 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.032      ;
; -1.081 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.032      ;
; -1.081 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.032      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; TimerN:inst|timeOut     ; TimerN:inst|timeOut     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.307      ;
; 0.258 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.586      ;
; 0.292 ; TimerN:inst|s_count[27] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.299 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; TimerN:inst|s_count[7]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; TimerN:inst|s_count[31] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; TimerN:inst|s_count[30] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.304 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.428      ;
; 0.310 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.638      ;
; 0.311 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.436      ;
; 0.314 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.438      ;
; 0.323 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.651      ;
; 0.376 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.704      ;
; 0.388 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.716      ;
; 0.448 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.451 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.452 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.780      ;
; 0.455 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.783      ;
; 0.458 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; TimerN:inst|s_count[6]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; TimerN:inst|s_count[30] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.462 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.588      ;
; 0.464 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.589      ;
; 0.465 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.589      ;
; 0.472 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.596      ;
; 0.475 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.599      ;
; 0.507 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.835      ;
; 0.511 ; TimerN:inst|s_count[5]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; TimerN:inst|s_count[29] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.637      ;
; 0.513 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.637      ;
; 0.513 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.637      ;
; 0.514 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.638      ;
; 0.514 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.640      ;
; 0.516 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.640      ;
; 0.517 ; TimerN:inst|s_count[23] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.641      ;
; 0.517 ; TimerN:inst|s_count[25] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.641      ;
; 0.524 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.648      ;
; 0.524 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; TimerN:inst|s_count[4]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.650      ;
; 0.526 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; TimerN:inst|s_count[21] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.651      ;
; 0.527 ; TimerN:inst|s_count[0]  ; TimerN:inst|s_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.651      ;
; 0.528 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.652      ;
; 0.528 ; TimerN:inst|s_count[28] ; TimerN:inst|s_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.652      ;
; 0.528 ; TimerN:inst|s_count[2]  ; TimerN:inst|s_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; TimerN:inst|s_count[16] ; TimerN:inst|s_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; TimerN:inst|s_count[22] ; TimerN:inst|s_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; TimerN:inst|s_count[24] ; TimerN:inst|s_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.654      ;
; 0.530 ; TimerN:inst|s_count[20] ; TimerN:inst|s_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.654      ;
; 0.531 ; TimerN:inst|s_count[26] ; TimerN:inst|s_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.655      ;
; 0.532 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.860      ;
; 0.538 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.662      ;
; 0.541 ; TimerN:inst|s_count[18] ; TimerN:inst|s_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.665      ;
; 0.573 ; TimerN:inst|s_count[17] ; TimerN:inst|s_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.901      ;
; 0.577 ; TimerN:inst|s_count[3]  ; TimerN:inst|s_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; TimerN:inst|s_count[1]  ; TimerN:inst|s_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.579 ; TimerN:inst|s_count[19] ; TimerN:inst|s_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.703      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.546   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -3.546   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -109.978 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  CLOCK_50        ; -109.978 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 4721     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 4721     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 99    ; 99   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon May 09 14:37:26 2022
Info: Command: quartus_sta TimerN_Demo -c TimerN_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimerN_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.546            -109.978 CLOCK_50 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.214             -99.007 CLOCK_50 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.216             -36.755 CLOCK_50 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.101 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4842 megabytes
    Info: Processing ended: Mon May 09 14:37:28 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


