[*]
[*] GTKWave Analyzer v3.3.107 (w)1999-2020 BSI
[*] Sat May  1 13:00:56 2021
[*]
[dumpfile] "/Users/damien/workspace/hdl/friscv/test/asm_testsuite/test1.vcd"
[dumpfile_mtime] "Sat May  1 12:59:38 2021"
[dumpfile_size] 22744
[savefile] "/Users/damien/workspace/hdl/friscv/test/asm_testsuite/friscv_rv32i_testbench.gtkw"
[timestart] 0
[size] 1803 1123
[pos] -1 -1
*-12.996328 20060 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] dut.control_unit.
[treeopen] dut.isa_registers.
[sst_width] 193
[signals_width] 423
[sst_expanded] 1
[sst_vpaned_height] 692
@28
friscv_rv32i_testbench.aclk
friscv_rv32i_testbench.aresetn
friscv_rv32i_testbench.srst
@421
friscv_rv32i_testbench.inst_counter
@c00200
-Top
@28
dut.aclk
dut.aresetn
dut.srst
dut.enable
@200
-
@28
dut.inst_en
@22
dut.control_unit.inst_addr[15:0]
dut.inst_rdata[31:0]
@28
dut.inst_ready
@200
-
@28
dut.mem_en
dut.mem_wr
@22
dut.mem_addr[15:0]
dut.mem_wdata[31:0]
dut.mem_strb[3:0]
dut.mem_rdata[31:0]
@28
dut.mem_ready
@200
-
@28
dut.proc_en
@22
dut.proc_instbus[86:0]
@28
dut.proc_ready
dut.proc_empty
@200
-
@22
dut.ctrl_rs1_addr[4:0]
dut.ctrl_rs1_val[31:0]
dut.ctrl_rs2_addr[4:0]
dut.ctrl_rs2_val[31:0]
@28
dut.ctrl_rd_wr
@22
dut.ctrl_rd_addr[4:0]
dut.ctrl_rd_val[31:0]
@200
-
@28
dut.alu_rd_wr
@22
dut.alu_rd_addr[4:0]
dut.alu_rd_strb[3:0]
dut.alu_rd_val[31:0]
dut.alu_rs1_addr[4:0]
dut.alu_rs1_val[31:0]
dut.alu_rs2_addr[4:0]
dut.alu_rs2_val[31:0]
@200
-
@22
dut.x0[31:0]
dut.x1[31:0]
dut.x2[31:0]
dut.x3[31:0]
dut.x4[31:0]
dut.x5[31:0]
dut.x6[31:0]
dut.x7[31:0]
dut.x8[31:0]
dut.x9[31:0]
dut.x10[31:0]
dut.x11[31:0]
dut.x12[31:0]
dut.x13[31:0]
dut.x14[31:0]
dut.x15[31:0]
dut.x16[31:0]
dut.x17[31:0]
dut.x18[31:0]
dut.x19[31:0]
dut.x20[31:0]
dut.x21[31:0]
dut.x22[31:0]
dut.x23[31:0]
dut.x24[31:0]
dut.x25[31:0]
dut.x26[31:0]
dut.x27[31:0]
dut.x28[31:0]
dut.x29[31:0]
dut.x30[31:0]
dut.x31[31:0]
@1401200
-Top
@c00200
-control
@28
dut.control_unit.aclk
dut.control_unit.aresetn
dut.control_unit.srst
@200
-
@28
dut.control_unit.inst_en
@22
dut.control_unit.inst_addr[15:0]
dut.control_unit.inst_rdata[31:0]
@28
dut.control_unit.inst_ready
dut.control_unit.inst_error
@200
-
@28
dut.control_unit.proc_en
@22
dut.proc_instbus[86:0]
@28
dut.control_unit.proc_ready
dut.control_unit.proc_empty
@200
-
@28
dut.control_unit.ctrl_rd_wr
@22
dut.control_unit.ctrl_rd_addr[4:0]
dut.control_unit.ctrl_rd_val[31:0]
@200
-
@22
dut.control_unit.cfsm[3:0]
@28
dut.control_unit.load_stored
@22
dut.control_unit.stored_inst[31:0]
@28
dut.control_unit.cant_branch_now
dut.control_unit.cant_process_now
dut.control_unit.goto_branch
@200
-
@22
dut.control_unit.pc_reg[31:0]
dut.control_unit.pc[31:0]
dut.control_unit.pc_plus4[31:0]
dut.control_unit.pc_auipc[31:0]
dut.control_unit.pc_branching[31:0]
dut.control_unit.pc_jal[31:0]
dut.control_unit.pc_jalr[31:0]
@28
dut.control_unit.beq
dut.control_unit.bge
dut.control_unit.bgeu
dut.control_unit.blt
dut.control_unit.bltu
dut.control_unit.bne
@200
-
@c00022
dut.control_unit.instruction[31:0]
@28
(0)dut.control_unit.instruction[31:0]
(1)dut.control_unit.instruction[31:0]
(2)dut.control_unit.instruction[31:0]
(3)dut.control_unit.instruction[31:0]
(4)dut.control_unit.instruction[31:0]
(5)dut.control_unit.instruction[31:0]
(6)dut.control_unit.instruction[31:0]
(7)dut.control_unit.instruction[31:0]
(8)dut.control_unit.instruction[31:0]
(9)dut.control_unit.instruction[31:0]
(10)dut.control_unit.instruction[31:0]
(11)dut.control_unit.instruction[31:0]
(12)dut.control_unit.instruction[31:0]
(13)dut.control_unit.instruction[31:0]
(14)dut.control_unit.instruction[31:0]
(15)dut.control_unit.instruction[31:0]
(16)dut.control_unit.instruction[31:0]
(17)dut.control_unit.instruction[31:0]
(18)dut.control_unit.instruction[31:0]
(19)dut.control_unit.instruction[31:0]
(20)dut.control_unit.instruction[31:0]
(21)dut.control_unit.instruction[31:0]
(22)dut.control_unit.instruction[31:0]
(23)dut.control_unit.instruction[31:0]
(24)dut.control_unit.instruction[31:0]
(25)dut.control_unit.instruction[31:0]
(26)dut.control_unit.instruction[31:0]
(27)dut.control_unit.instruction[31:0]
(28)dut.control_unit.instruction[31:0]
(29)dut.control_unit.instruction[31:0]
(30)dut.control_unit.instruction[31:0]
(31)dut.control_unit.instruction[31:0]
@1401200
-group_end
@28
dut.control_unit.lui
dut.control_unit.processing
dut.control_unit.auipc
dut.control_unit.jal
dut.control_unit.jalr
dut.control_unit.system
dut.control_unit.branching
@c00022
dut.control_unit.opcode[6:0]
@28
(0)dut.control_unit.opcode[6:0]
(1)dut.control_unit.opcode[6:0]
(2)dut.control_unit.opcode[6:0]
(3)dut.control_unit.opcode[6:0]
(4)dut.control_unit.opcode[6:0]
(5)dut.control_unit.opcode[6:0]
(6)dut.control_unit.opcode[6:0]
@1401200
-group_end
@22
dut.control_unit.imm12[11:0]
dut.control_unit.imm20[19:0]
@28
dut.control_unit.funct3[2:0]
@22
dut.control_unit.funct7[6:0]
dut.control_unit.pred[3:0]
dut.control_unit.rd[4:0]
dut.control_unit.rs1[4:0]
dut.control_unit.rs2[4:0]
dut.control_unit.shamt[5:0]
dut.control_unit.succ[3:0]
dut.control_unit.zimm[4:0]
@1401200
-control
@c00200
-processing
@28
processing.aclk
processing.aresetn
processing.srst
@200
-
@28
processing.proc_en
processing.proc_ready
@22
processing.proc_instbus[86:0]
@28
processing.proc_empty
@200
-
@28
processing.alu_empty
processing.alu_ready
@200
-
@28
processing.alu_rd_wr
@22
processing.alu_rd_addr[4:0]
processing.alu_rd_strb[3:0]
processing.alu_rd_val[31:0]
@200
-
@22
processing.alu_rs1_addr[4:0]
processing.alu_rs1_val[31:0]
processing.alu_rs2_addr[4:0]
processing.alu_rs2_val[31:0]
@200
-
@28
processing.memfy_ready
processing.memfy_empty
@200
-
@28
processing.mem_en
processing.mem_ready
processing.mem_wr
@22
processing.mem_addr[15:0]
processing.mem_strb[3:0]
processing.mem_wdata[31:0]
processing.mem_rdata[31:0]
@200
-
@28
processing.memfy_rd_wr
@22
processing.memfy_rd_addr[4:0]
processing.memfy_rd_val[31:0]
processing.memfy_rd_strb[3:0]
@200
-
@22
processing.memfy_rs1_addr[4:0]
processing.memfy_rs1_val[31:0]
processing.memfy_rs2_addr[4:0]
processing.memfy_rs2_val[31:0]
@1401200
-processing
@c00200
-ALU
@28
processing.alu.aclk
processing.alu.alu_en
@22
processing.alu.alu_instbus[86:0]
@28
processing.alu.alu_ready
@200
-
@22
processing.alu.opcode[6:0]
@28
processing.alu.funct3[2:0]
@22
processing.alu.funct7[6:0]
processing.alu.imm12[11:0]
processing.alu.imm20[19:0]
processing.alu.rd[4:0]
processing.alu.rs1[4:0]
processing.alu.rs2[4:0]
processing.alu.shamt[5:0]
processing.alu.zimm[4:0]
processing.alu.csr[11:0]
@200
-
@28
processing.alu.alu_rd_wr
@22
processing.alu.alu_rd_addr[4:0]
processing.alu.alu_rd_strb[3:0]
processing.alu.alu_rd_val[31:0]
@200
-
@22
processing.alu.alu_rs1_addr[4:0]
processing.alu.alu_rs1_val[31:0]
processing.alu.alu_rs2_addr[4:0]
processing.alu.alu_rs2_val[31:0]
@1401200
-ALU
@c00200
-memfy
@28
processing.memfy.aclk
processing.memfy.aresetn
@200
-
@28
processing.memfy.memfy_en
processing.memfy.memfy_ready
@22
processing.memfy.memfy_instbus[86:0]
@200
-
@28
processing.memfy.mem_access
@200
-
@22
processing.memfy.opcode[6:0]
processing.memfy.opcode_r[6:0]
@28
processing.memfy.funct3[2:0]
processing.memfy.funct3_r[2:0]
@22
processing.memfy.funct7[6:0]
processing.memfy.imm12[11:0]
processing.memfy.imm20[19:0]
processing.memfy.rd[4:0]
processing.memfy.rs1[4:0]
processing.memfy.rs2[4:0]
processing.memfy.shamt[5:0]
processing.memfy.zimm[4:0]
processing.memfy.csr[11:0]
@200
-
@28
processing.memfy.mem_en
processing.memfy.mem_wr
processing.memfy.mem_ready
@22
processing.memfy.mem_addr[15:0]
processing.memfy.addr[31:0]
processing.memfy.mem_wdata[31:0]
processing.memfy.mem_strb[3:0]
processing.memfy.mem_rdata[31:0]
@200
-
@28
processing.memfy.memfy_rd_wr
@22
processing.memfy.memfy_rd_addr[4:0]
processing.memfy.memfy_rd_val[31:0]
processing.memfy.memfy_rd_strb[3:0]
@200
-
@24
processing.memfy.memfy_rs1_addr[4:0]
@22
processing.memfy.memfy_rs1_val[31:0]
@24
processing.memfy.memfy_rs2_addr[4:0]
@22
processing.memfy.memfy_rs2_val[31:0]
@1401200
-memfy
@c00200
-ISA Registers
@22
dut.isa_registers.x0[31:0]
dut.isa_registers.x1[31:0]
dut.isa_registers.x2[31:0]
dut.isa_registers.x3[31:0]
dut.isa_registers.x4[31:0]
dut.isa_registers.x5[31:0]
dut.isa_registers.x6[31:0]
dut.isa_registers.x7[31:0]
dut.isa_registers.x8[31:0]
dut.isa_registers.x9[31:0]
dut.isa_registers.x10[31:0]
dut.isa_registers.x11[31:0]
dut.isa_registers.x12[31:0]
dut.isa_registers.x13[31:0]
dut.isa_registers.x14[31:0]
dut.isa_registers.x15[31:0]
dut.isa_registers.x16[31:0]
dut.isa_registers.x17[31:0]
dut.isa_registers.x18[31:0]
dut.isa_registers.x19[31:0]
dut.isa_registers.x20[31:0]
dut.isa_registers.x21[31:0]
dut.isa_registers.x22[31:0]
dut.isa_registers.x23[31:0]
dut.isa_registers.x24[31:0]
dut.isa_registers.x25[31:0]
dut.isa_registers.x26[31:0]
dut.isa_registers.x27[31:0]
dut.isa_registers.x28[31:0]
dut.isa_registers.x29[31:0]
dut.isa_registers.x30[31:0]
dut.isa_registers.x31[31:0]
@1401200
-ISA Registers
[pattern_trace] 1
[pattern_trace] 0
