<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="north"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(40,100)" to="(40,160)"/>
    <wire from="(40,80)" to="(40,100)"/>
    <wire from="(310,210)" to="(340,210)"/>
    <wire from="(40,100)" to="(180,100)"/>
    <wire from="(240,180)" to="(310,180)"/>
    <wire from="(40,300)" to="(180,300)"/>
    <wire from="(310,210)" to="(310,250)"/>
    <wire from="(240,250)" to="(310,250)"/>
    <wire from="(120,140)" to="(120,200)"/>
    <wire from="(120,270)" to="(120,340)"/>
    <wire from="(120,270)" to="(180,270)"/>
    <wire from="(120,340)" to="(180,340)"/>
    <wire from="(320,220)" to="(340,220)"/>
    <wire from="(350,230)" to="(350,300)"/>
    <wire from="(120,140)" to="(180,140)"/>
    <wire from="(320,190)" to="(340,190)"/>
    <wire from="(40,230)" to="(180,230)"/>
    <wire from="(230,120)" to="(320,120)"/>
    <wire from="(120,80)" to="(120,140)"/>
    <wire from="(40,160)" to="(40,230)"/>
    <wire from="(250,320)" to="(320,320)"/>
    <wire from="(120,200)" to="(120,270)"/>
    <wire from="(120,200)" to="(180,200)"/>
    <wire from="(310,180)" to="(310,200)"/>
    <wire from="(310,200)" to="(340,200)"/>
    <wire from="(320,220)" to="(320,320)"/>
    <wire from="(320,120)" to="(320,190)"/>
    <wire from="(370,200)" to="(400,200)"/>
    <wire from="(40,230)" to="(40,300)"/>
    <wire from="(40,160)" to="(180,160)"/>
    <comp lib="6" loc="(417,256)" name="Text">
      <a name="text" val="00 - OR"/>
    </comp>
    <comp lib="1" loc="(230,120)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR1"/>
    </comp>
    <comp lib="0" loc="(120,80)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(240,250)" name="XOR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="XOR"/>
    </comp>
    <comp lib="1" loc="(240,180)" name="NOR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NOR1"/>
    </comp>
    <comp lib="0" loc="(40,80)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(350,300)" name="Pin">
      <a name="facing" val="north"/>
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Chave"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(400,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="6" loc="(426,333)" name="Text">
      <a name="text" val="11 - XNOR"/>
    </comp>
    <comp lib="6" loc="(420,306)" name="Text">
      <a name="text" val="10 - XOR"/>
    </comp>
    <comp lib="1" loc="(250,320)" name="XNOR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="XNOR1"/>
    </comp>
    <comp loc="(370,200)" name="MUX"/>
    <comp lib="6" loc="(421,280)" name="Text">
      <a name="text" val="01 - NOR"/>
    </comp>
  </circuit>
  <circuit name="MUX">
    <a name="circuit" val="MUX"/>
    <a name="clabel" val="MUX"/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(310,190)" to="(330,190)"/>
    <wire from="(250,240)" to="(310,240)"/>
    <wire from="(140,190)" to="(200,190)"/>
    <wire from="(130,240)" to="(200,240)"/>
    <wire from="(320,220)" to="(320,310)"/>
    <wire from="(140,330)" to="(200,330)"/>
    <wire from="(70,150)" to="(200,150)"/>
    <wire from="(250,310)" to="(320,310)"/>
    <wire from="(200,220)" to="(200,230)"/>
    <wire from="(320,180)" to="(330,180)"/>
    <wire from="(190,260)" to="(200,260)"/>
    <wire from="(190,170)" to="(200,170)"/>
    <wire from="(140,260)" to="(160,260)"/>
    <wire from="(190,100)" to="(200,100)"/>
    <wire from="(70,290)" to="(200,290)"/>
    <wire from="(320,100)" to="(320,180)"/>
    <wire from="(320,220)" to="(330,220)"/>
    <wire from="(140,120)" to="(140,190)"/>
    <wire from="(310,210)" to="(330,210)"/>
    <wire from="(140,190)" to="(140,260)"/>
    <wire from="(250,100)" to="(320,100)"/>
    <wire from="(140,330)" to="(140,380)"/>
    <wire from="(130,100)" to="(130,170)"/>
    <wire from="(250,170)" to="(310,170)"/>
    <wire from="(130,240)" to="(130,310)"/>
    <wire from="(150,400)" to="(150,420)"/>
    <wire from="(130,170)" to="(160,170)"/>
    <wire from="(130,170)" to="(130,240)"/>
    <wire from="(140,260)" to="(140,330)"/>
    <wire from="(140,120)" to="(160,120)"/>
    <wire from="(130,100)" to="(160,100)"/>
    <wire from="(70,80)" to="(200,80)"/>
    <wire from="(130,310)" to="(130,380)"/>
    <wire from="(310,210)" to="(310,240)"/>
    <wire from="(130,310)" to="(200,310)"/>
    <wire from="(310,170)" to="(310,190)"/>
    <wire from="(190,120)" to="(200,120)"/>
    <wire from="(380,200)" to="(400,200)"/>
    <wire from="(70,220)" to="(200,220)"/>
    <comp lib="0" loc="(70,220)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="e3"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(190,100)" name="NOT Gate"/>
    <comp lib="0" loc="(70,80)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="e1"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(250,170)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND2"/>
    </comp>
    <comp lib="0" loc="(150,400)" name="Splitter">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="1" loc="(250,100)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND1"/>
    </comp>
    <comp lib="1" loc="(380,200)" name="OR Gate">
      <a name="inputs" val="4"/>
      <a name="label" val="OR1"/>
    </comp>
    <comp lib="0" loc="(400,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(190,260)" name="NOT Gate"/>
    <comp lib="1" loc="(250,240)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND3"/>
    </comp>
    <comp lib="1" loc="(250,310)" name="AND Gate">
      <a name="inputs" val="3"/>
      <a name="label" val="AND4"/>
    </comp>
    <comp lib="0" loc="(150,420)" name="Pin">
      <a name="facing" val="north"/>
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="C1"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="1" loc="(190,120)" name="NOT Gate"/>
    <comp lib="1" loc="(190,170)" name="NOT Gate"/>
    <comp lib="0" loc="(70,290)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="e4"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(70,150)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="e2"/>
      <a name="labelloc" val="north"/>
    </comp>
  </circuit>
</project>
