Timing Analyzer report for fifo
Fri Jul 31 20:07:40 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fifo                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 397.77 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -1.514 ; -23.545            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.387 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -62.602                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                         ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.514 ; r_rd_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.144     ; 2.408      ;
; -1.489 ; r_rd_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.144     ; 2.383      ;
; -1.460 ; r_rd_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.144     ; 2.354      ;
; -1.435 ; r_fifo_count[1] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 2.761      ;
; -1.433 ; r_fifo_count[2] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 2.759      ;
; -1.424 ; r_fifo_count[4] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.729      ;
; -1.424 ; r_fifo_count[4] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.729      ;
; -1.424 ; r_fifo_count[4] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.729      ;
; -1.424 ; r_fifo_count[4] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.729      ;
; -1.422 ; r_fifo_count[2] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.727      ;
; -1.422 ; r_fifo_count[2] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.727      ;
; -1.422 ; r_fifo_count[2] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.727      ;
; -1.422 ; r_fifo_count[2] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.727      ;
; -1.372 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.273      ;
; -1.357 ; r_rd_index[1]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.258      ;
; -1.352 ; r_fifo_count[1] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.270      ;
; -1.350 ; r_fifo_count[2] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.268      ;
; -1.284 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.617      ;
; -1.282 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.615      ;
; -1.279 ; r_fifo_count[1] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.584      ;
; -1.279 ; r_fifo_count[1] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.584      ;
; -1.279 ; r_fifo_count[1] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.584      ;
; -1.279 ; r_fifo_count[1] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.584      ;
; -1.269 ; r_fifo_count[1] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.602      ;
; -1.267 ; r_fifo_count[2] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.600      ;
; -1.258 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.159      ;
; -1.253 ; r_fifo_count[4] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 2.579      ;
; -1.243 ; r_rd_index[2]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.144      ;
; -1.220 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.707      ;
; -1.198 ; r_wr_index[3]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 2.100      ;
; -1.186 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.673      ;
; -1.182 ; r_rd_index[2]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.083      ;
; -1.174 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.661      ;
; -1.170 ; r_fifo_count[4] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.088      ;
; -1.147 ; r_rd_index[3]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.048      ;
; -1.143 ; r_rd_index[3]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 2.044      ;
; -1.139 ; r_fifo_count[0] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.444      ;
; -1.139 ; r_fifo_count[0] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.444      ;
; -1.139 ; r_fifo_count[0] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.444      ;
; -1.139 ; r_fifo_count[0] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.444      ;
; -1.139 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.058      ;
; -1.138 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.057      ;
; -1.137 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.056      ;
; -1.136 ; r_fifo_count[0] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 2.462      ;
; -1.136 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 2.055      ;
; -1.135 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.622      ;
; -1.109 ; r_fifo_count[1] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 2.027      ;
; -1.108 ; r_fifo_count[1] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.441      ;
; -1.107 ; r_fifo_count[1] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.440      ;
; -1.106 ; r_fifo_count[2] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.439      ;
; -1.105 ; r_fifo_count[2] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.438      ;
; -1.102 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.435      ;
; -1.101 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.588      ;
; -1.096 ; r_rd_index[2]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 1.997      ;
; -1.087 ; r_fifo_count[4] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.420      ;
; -1.073 ; r_wr_index[3]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.975      ;
; -1.065 ; r_fifo_count[3] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 2.391      ;
; -1.063 ; r_rd_index[1]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 1.964      ;
; -1.053 ; r_fifo_count[0] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.971      ;
; -1.024 ; r_fifo_count[0] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.942      ;
; -1.021 ; r_fifo_count[0] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.939      ;
; -1.018 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.511     ; 1.505      ;
; -1.002 ; r_wr_index[0]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.904      ;
; -0.994 ; r_rd_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.288      ; 2.320      ;
; -0.985 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.318      ;
; -0.983 ; r_fifo_count[3] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.901      ;
; -0.979 ; r_rd_index[1]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.097     ; 1.880      ;
; -0.977 ; r_fifo_count[1] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.895      ;
; -0.970 ; r_fifo_count[0] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.303      ;
; -0.968 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.886      ;
; -0.966 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.884      ;
; -0.958 ; r_fifo_count[1] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.876      ;
; -0.957 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 1.876      ;
; -0.956 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 1.875      ;
; -0.953 ; r_wr_index[0]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.855      ;
; -0.926 ; r_fifo_count[4] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.259      ;
; -0.925 ; r_fifo_count[4] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.258      ;
; -0.914 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.247      ;
; -0.899 ; r_fifo_count[3] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.232      ;
; -0.892 ; r_fifo_count[0] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.810      ;
; -0.889 ; r_wr_index[2]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.791      ;
; -0.889 ; r_fifo_count[0] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.807      ;
; -0.873 ; r_fifo_count[3] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.791      ;
; -0.848 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.181      ;
; -0.846 ; r_fifo_count[3] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.151      ;
; -0.846 ; r_fifo_count[3] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.151      ;
; -0.846 ; r_fifo_count[3] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.151      ;
; -0.846 ; r_fifo_count[3] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.307      ; 2.151      ;
; -0.840 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 1.759      ;
; -0.839 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 1.758      ;
; -0.833 ; r_rd_index[0]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.166      ;
; -0.809 ; r_fifo_count[0] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.142      ;
; -0.808 ; r_fifo_count[0] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.335      ; 2.141      ;
; -0.795 ; r_wr_index[3]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.697      ;
; -0.786 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.704      ;
; -0.769 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 1.688      ;
; -0.768 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 1.687      ;
; -0.765 ; r_wr_index[2]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.667      ;
; -0.760 ; r_wr_index[0]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.096     ; 1.662      ;
; -0.756 ; r_fifo_count[2] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.080     ; 1.674      ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                         ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; r_wr_index[1]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.669      ;
; 0.392 ; r_wr_index[0]   ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.674      ;
; 0.459 ; r_wr_index[0]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.741      ;
; 0.566 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.832      ;
; 0.613 ; r_fifo_count[4] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.879      ;
; 0.652 ; r_fifo_count[2] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.918      ;
; 0.681 ; r_fifo_count[3] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.947      ;
; 0.739 ; r_wr_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.017      ;
; 0.765 ; r_rd_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.444      ; 1.431      ;
; 0.780 ; r_wr_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.058      ;
; 0.785 ; r_wr_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.063      ;
; 0.816 ; r_wr_index[1]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.098      ;
; 0.816 ; r_fifo_count[1] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.082      ;
; 0.819 ; r_wr_index[1]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.101      ;
; 0.838 ; r_wr_index[3]   ; r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.306     ; 0.718      ;
; 0.853 ; r_fifo_count[0] ; r_fifo_count[0]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.119      ;
; 0.859 ; r_wr_index[1]   ; r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.306     ; 0.739      ;
; 0.869 ; r_wr_index[0]   ; r_fifo_data_rtl_0_bypass[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.306     ; 0.749      ;
; 0.927 ; r_rd_index[1]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.210      ;
; 0.929 ; r_rd_index[0]   ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.195      ;
; 0.943 ; r_wr_index[2]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.225      ;
; 0.946 ; r_wr_index[2]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.228      ;
; 0.979 ; r_fifo_count[2] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.245      ;
; 0.984 ; r_fifo_count[2] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; r_wr_index[2]   ; r_fifo_data_rtl_0_bypass[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.306     ; 0.865      ;
; 0.991 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.335     ; 0.842      ;
; 0.999 ; r_fifo_count[3] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.265      ;
; 1.061 ; r_rd_index[3]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.344      ;
; 1.062 ; r_rd_index[2]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.345      ;
; 1.062 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.328      ;
; 1.063 ; r_rd_index[0]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.761      ;
; 1.108 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.391      ;
; 1.125 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.335     ; 0.976      ;
; 1.127 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.393      ;
; 1.134 ; r_fifo_count[1] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.400      ;
; 1.139 ; r_wr_index[0]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.421      ;
; 1.142 ; r_wr_index[0]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.424      ;
; 1.148 ; r_fifo_count[3] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.846      ;
; 1.149 ; r_fifo_count[3] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.847      ;
; 1.150 ; r_rd_index[0]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.848      ;
; 1.156 ; r_fifo_count[0] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.422      ;
; 1.162 ; r_fifo_count[0] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.428      ;
; 1.165 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.431      ;
; 1.169 ; r_wr_index[2]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.451      ;
; 1.220 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.486      ;
; 1.220 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.486      ;
; 1.221 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.487      ;
; 1.250 ; r_fifo_count[1] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.516      ;
; 1.260 ; r_fifo_count[1] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.526      ;
; 1.261 ; r_fifo_count[3] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.444      ; 1.927      ;
; 1.271 ; r_rd_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.029      ; 1.522      ;
; 1.277 ; r_wr_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.555      ;
; 1.282 ; r_fifo_count[0] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.548      ;
; 1.283 ; r_fifo_count[0] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.981      ;
; 1.284 ; r_rd_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.029      ; 1.535      ;
; 1.284 ; r_fifo_count[0] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.982      ;
; 1.286 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.552      ;
; 1.287 ; r_wr_index[3]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.569      ;
; 1.288 ; r_fifo_count[0] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.554      ;
; 1.290 ; r_wr_index[3]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.572      ;
; 1.298 ; r_fifo_count[3] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.996      ;
; 1.299 ; r_rd_index[0]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 1.997      ;
; 1.344 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.042      ;
; 1.345 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.043      ;
; 1.355 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.621      ;
; 1.355 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.621      ;
; 1.364 ; r_fifo_count[0] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.444      ; 2.030      ;
; 1.390 ; r_rd_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.029      ; 1.641      ;
; 1.396 ; r_rd_index[1]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.679      ;
; 1.404 ; r_fifo_count[4] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.102      ;
; 1.405 ; r_fifo_count[4] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.103      ;
; 1.425 ; r_fifo_count[3] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.691      ;
; 1.433 ; r_fifo_count[0] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.131      ;
; 1.460 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.335     ; 1.311      ;
; 1.460 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.726      ;
; 1.476 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.742      ;
; 1.476 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.742      ;
; 1.477 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.743      ;
; 1.479 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.177      ;
; 1.481 ; r_rd_index[2]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.764      ;
; 1.485 ; r_fifo_count[4] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.444      ; 2.151      ;
; 1.509 ; r_fifo_count[3] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.483      ; 2.178      ;
; 1.509 ; r_fifo_count[3] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.483      ; 2.178      ;
; 1.509 ; r_fifo_count[3] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.483      ; 2.178      ;
; 1.509 ; r_fifo_count[3] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.483      ; 2.178      ;
; 1.524 ; r_wr_index[3]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 1.806      ;
; 1.528 ; r_fifo_count[0] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.794      ;
; 1.545 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.335     ; 1.396      ;
; 1.554 ; r_fifo_count[4] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.252      ;
; 1.578 ; r_fifo_count[2] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.276      ;
; 1.579 ; r_fifo_count[2] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.277      ;
; 1.582 ; r_rd_index[2]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.865      ;
; 1.595 ; r_fifo_count[1] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.293      ;
; 1.596 ; r_fifo_count[1] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.294      ;
; 1.598 ; r_rd_index[3]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 1.881      ;
; 1.600 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.512      ; 2.298      ;
; 1.646 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.335     ; 1.497      ;
; 1.649 ; r_fifo_count[4] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.915      ;
; 1.650 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.916      ;
; 1.650 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.916      ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 428.08 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -1.336 ; -19.274           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -62.426                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                          ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.336 ; r_rd_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.145     ; 2.221      ;
; -1.288 ; r_rd_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.145     ; 2.173      ;
; -1.262 ; r_rd_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.145     ; 2.147      ;
; -1.261 ; r_fifo_count[1] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.253      ; 2.544      ;
; -1.249 ; r_fifo_count[2] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.253      ; 2.532      ;
; -1.228 ; r_fifo_count[4] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.510      ;
; -1.228 ; r_fifo_count[4] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.510      ;
; -1.228 ; r_fifo_count[4] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.510      ;
; -1.228 ; r_fifo_count[4] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.510      ;
; -1.227 ; r_fifo_count[2] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.509      ;
; -1.227 ; r_fifo_count[2] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.509      ;
; -1.227 ; r_fifo_count[2] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.509      ;
; -1.227 ; r_fifo_count[2] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.509      ;
; -1.145 ; r_fifo_count[1] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.073      ;
; -1.144 ; r_fifo_count[2] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.072      ;
; -1.140 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 2.052      ;
; -1.116 ; r_rd_index[1]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 2.028      ;
; -1.088 ; r_fifo_count[4] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.253      ; 2.371      ;
; -1.074 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.384      ;
; -1.064 ; r_fifo_count[1] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.346      ;
; -1.064 ; r_fifo_count[1] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.346      ;
; -1.064 ; r_fifo_count[1] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.346      ;
; -1.064 ; r_fifo_count[1] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.346      ;
; -1.062 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.372      ;
; -1.050 ; r_fifo_count[1] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.360      ;
; -1.042 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.954      ;
; -1.038 ; r_fifo_count[2] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.348      ;
; -1.018 ; r_rd_index[2]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.930      ;
; -0.996 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.527      ;
; -0.990 ; r_fifo_count[4] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.918      ;
; -0.979 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.510      ;
; -0.978 ; r_fifo_count[0] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.253      ; 2.261      ;
; -0.975 ; r_fifo_count[0] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.257      ;
; -0.975 ; r_fifo_count[0] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.257      ;
; -0.975 ; r_fifo_count[0] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.257      ;
; -0.975 ; r_fifo_count[0] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 2.257      ;
; -0.974 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.505      ;
; -0.960 ; r_wr_index[3]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.873      ;
; -0.954 ; r_rd_index[2]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.866      ;
; -0.953 ; r_rd_index[3]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.865      ;
; -0.940 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.869      ;
; -0.940 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.869      ;
; -0.932 ; r_rd_index[3]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.844      ;
; -0.928 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.857      ;
; -0.928 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.857      ;
; -0.927 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.458      ;
; -0.914 ; r_fifo_count[1] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.224      ;
; -0.913 ; r_fifo_count[1] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.223      ;
; -0.907 ; r_fifo_count[3] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.253      ; 2.190      ;
; -0.902 ; r_fifo_count[2] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.212      ;
; -0.901 ; r_fifo_count[2] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.211      ;
; -0.896 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.206      ;
; -0.895 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.426      ;
; -0.892 ; r_rd_index[2]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.804      ;
; -0.884 ; r_fifo_count[1] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.812      ;
; -0.880 ; r_fifo_count[0] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.808      ;
; -0.874 ; r_wr_index[3]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.787      ;
; -0.872 ; r_fifo_count[4] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.182      ;
; -0.859 ; r_rd_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.253      ; 2.142      ;
; -0.858 ; r_rd_index[1]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.770      ;
; -0.837 ; r_fifo_count[0] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.765      ;
; -0.832 ; r_wr_index[0]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.745      ;
; -0.828 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.468     ; 1.359      ;
; -0.808 ; r_fifo_count[0] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.736      ;
; -0.804 ; r_fifo_count[3] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.732      ;
; -0.789 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.717      ;
; -0.788 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.716      ;
; -0.786 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.096      ;
; -0.786 ; r_rd_index[1]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.087     ; 1.698      ;
; -0.773 ; r_wr_index[0]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.686      ;
; -0.768 ; r_fifo_count[1] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.696      ;
; -0.767 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.696      ;
; -0.767 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.696      ;
; -0.762 ; r_fifo_count[0] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.072      ;
; -0.741 ; r_fifo_count[4] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.051      ;
; -0.740 ; r_fifo_count[4] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.050      ;
; -0.739 ; r_fifo_count[1] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.667      ;
; -0.721 ; r_fifo_count[0] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.649      ;
; -0.715 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.025      ;
; -0.692 ; r_fifo_count[0] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.620      ;
; -0.691 ; r_fifo_count[3] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 1.973      ;
; -0.691 ; r_fifo_count[3] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 1.973      ;
; -0.691 ; r_fifo_count[3] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 1.973      ;
; -0.691 ; r_fifo_count[3] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 1.973      ;
; -0.691 ; r_fifo_count[3] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 2.001      ;
; -0.690 ; r_wr_index[2]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.603      ;
; -0.679 ; r_fifo_count[3] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.607      ;
; -0.663 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 1.973      ;
; -0.657 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.586      ;
; -0.657 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.586      ;
; -0.639 ; r_rd_index[0]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 1.949      ;
; -0.634 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 1.562      ;
; -0.631 ; r_fifo_count[0] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 1.941      ;
; -0.630 ; r_fifo_count[0] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 1.940      ;
; -0.619 ; r_wr_index[3]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.532      ;
; -0.602 ; r_wr_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.117     ; 1.515      ;
; -0.586 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.515      ;
; -0.586 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 1.515      ;
; -0.586 ; r_wr_index[2]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.499      ;
; -0.582 ; r_wr_index[0]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.086     ; 1.495      ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                          ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; r_wr_index[1]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.597      ;
; 0.351 ; r_wr_index[0]   ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.608      ;
; 0.419 ; r_wr_index[0]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.676      ;
; 0.514 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.756      ;
; 0.565 ; r_fifo_count[4] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.807      ;
; 0.597 ; r_fifo_count[2] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.839      ;
; 0.623 ; r_fifo_count[3] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.865      ;
; 0.707 ; r_rd_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.304      ;
; 0.712 ; r_wr_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.955      ;
; 0.753 ; r_wr_index[1]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.010      ;
; 0.753 ; r_wr_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.996      ;
; 0.755 ; r_wr_index[1]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.012      ;
; 0.755 ; r_wr_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.998      ;
; 0.759 ; r_fifo_count[1] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.001      ;
; 0.769 ; r_wr_index[3]   ; r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.281     ; 0.659      ;
; 0.787 ; r_fifo_count[0] ; r_fifo_count[0]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.029      ;
; 0.788 ; r_wr_index[1]   ; r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.281     ; 0.678      ;
; 0.800 ; r_wr_index[0]   ; r_fifo_data_rtl_0_bypass[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.281     ; 0.690      ;
; 0.841 ; r_rd_index[0]   ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.083      ;
; 0.854 ; r_rd_index[1]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.112      ;
; 0.867 ; r_wr_index[2]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.124      ;
; 0.869 ; r_wr_index[2]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.126      ;
; 0.885 ; r_fifo_count[2] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.127      ;
; 0.896 ; r_fifo_count[2] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.138      ;
; 0.901 ; r_wr_index[2]   ; r_fifo_data_rtl_0_bypass[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.281     ; 0.791      ;
; 0.909 ; r_fifo_count[3] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.151      ;
; 0.910 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.310     ; 0.771      ;
; 0.969 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.211      ;
; 0.976 ; r_rd_index[2]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.234      ;
; 0.977 ; r_rd_index[0]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.617      ;
; 0.978 ; r_rd_index[3]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.236      ;
; 1.016 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.274      ;
; 1.030 ; r_wr_index[0]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.287      ;
; 1.032 ; r_fifo_count[0] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.274      ;
; 1.033 ; r_wr_index[0]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.290      ;
; 1.034 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.310     ; 0.895      ;
; 1.042 ; r_rd_index[0]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.682      ;
; 1.045 ; r_fifo_count[1] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.287      ;
; 1.048 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.291      ;
; 1.052 ; r_fifo_count[3] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.692      ;
; 1.052 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.294      ;
; 1.052 ; r_fifo_count[3] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.692      ;
; 1.069 ; r_fifo_count[0] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.311      ;
; 1.072 ; r_wr_index[2]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.329      ;
; 1.114 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.357      ;
; 1.117 ; r_fifo_count[1] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.359      ;
; 1.124 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.367      ;
; 1.124 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.367      ;
; 1.142 ; r_fifo_count[0] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.384      ;
; 1.155 ; r_fifo_count[1] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.397      ;
; 1.162 ; r_fifo_count[3] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.759      ;
; 1.162 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.404      ;
; 1.171 ; r_fifo_count[0] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.811      ;
; 1.171 ; r_fifo_count[0] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.811      ;
; 1.174 ; r_wr_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 1.417      ;
; 1.176 ; r_wr_index[3]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.433      ;
; 1.179 ; r_wr_index[3]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.436      ;
; 1.179 ; r_fifo_count[0] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.421      ;
; 1.195 ; r_rd_index[0]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.835      ;
; 1.203 ; r_fifo_count[3] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.843      ;
; 1.207 ; r_rd_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.014      ; 1.422      ;
; 1.222 ; r_rd_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.014      ; 1.437      ;
; 1.240 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.880      ;
; 1.243 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.883      ;
; 1.243 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.486      ;
; 1.243 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.486      ;
; 1.245 ; r_fifo_count[0] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.842      ;
; 1.273 ; r_rd_index[1]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.531      ;
; 1.281 ; r_fifo_count[4] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.921      ;
; 1.281 ; r_fifo_count[4] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.921      ;
; 1.296 ; r_fifo_count[3] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.538      ;
; 1.318 ; r_rd_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.014      ; 1.533      ;
; 1.322 ; r_fifo_count[0] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 1.962      ;
; 1.327 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.569      ;
; 1.339 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.581      ;
; 1.341 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.310     ; 1.202      ;
; 1.353 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.596      ;
; 1.353 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.596      ;
; 1.355 ; r_fifo_count[4] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.396      ; 1.952      ;
; 1.360 ; r_rd_index[2]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.618      ;
; 1.362 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.002      ;
; 1.379 ; r_fifo_count[0] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.621      ;
; 1.387 ; r_wr_index[3]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 1.644      ;
; 1.394 ; r_fifo_count[3] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 2.005      ;
; 1.394 ; r_fifo_count[3] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 2.005      ;
; 1.394 ; r_fifo_count[3] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 2.005      ;
; 1.394 ; r_fifo_count[3] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 2.005      ;
; 1.416 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.310     ; 1.277      ;
; 1.432 ; r_fifo_count[4] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.072      ;
; 1.433 ; r_fifo_count[2] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.073      ;
; 1.433 ; r_fifo_count[2] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.073      ;
; 1.434 ; r_fifo_count[1] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.074      ;
; 1.434 ; r_fifo_count[1] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.074      ;
; 1.443 ; r_rd_index[3]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.701      ;
; 1.453 ; r_rd_index[2]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.087      ; 1.711      ;
; 1.472 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.469      ; 2.112      ;
; 1.489 ; r_fifo_count[4] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 1.731      ;
; 1.505 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.748      ;
; 1.505 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.748      ;
; 1.506 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 1.749      ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -0.252 ; -1.596            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -48.005                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                          ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.252 ; r_rd_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.204      ;
; -0.245 ; r_rd_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.197      ;
; -0.216 ; r_rd_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.168      ;
; -0.215 ; r_fifo_count[2] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.371      ;
; -0.214 ; r_fifo_count[1] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.370      ;
; -0.160 ; r_fifo_count[2] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.291      ;
; -0.160 ; r_fifo_count[2] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.291      ;
; -0.160 ; r_fifo_count[2] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.291      ;
; -0.160 ; r_fifo_count[2] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.291      ;
; -0.158 ; r_fifo_count[4] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.289      ;
; -0.158 ; r_fifo_count[4] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.289      ;
; -0.158 ; r_fifo_count[4] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.289      ;
; -0.158 ; r_fifo_count[4] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.289      ;
; -0.153 ; r_rd_index[1]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 1.091      ;
; -0.142 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 1.080      ;
; -0.127 ; r_fifo_count[2] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 1.073      ;
; -0.126 ; r_fifo_count[1] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 1.072      ;
; -0.116 ; r_fifo_count[2] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.258      ;
; -0.115 ; r_fifo_count[4] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.271      ;
; -0.115 ; r_fifo_count[1] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.257      ;
; -0.107 ; r_fifo_count[1] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.238      ;
; -0.107 ; r_fifo_count[1] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.238      ;
; -0.107 ; r_fifo_count[1] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.238      ;
; -0.107 ; r_fifo_count[1] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.238      ;
; -0.105 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.247      ;
; -0.104 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.246      ;
; -0.093 ; r_wr_index[3]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 1.032      ;
; -0.086 ; r_rd_index[2]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 1.024      ;
; -0.078 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.244     ; 0.821      ;
; -0.075 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 1.013      ;
; -0.066 ; r_rd_index[2]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 1.004      ;
; -0.065 ; r_fifo_count[0] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.221      ;
; -0.059 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.244     ; 0.802      ;
; -0.047 ; r_rd_index[3]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.985      ;
; -0.047 ; r_fifo_count[3] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.203      ;
; -0.044 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.991      ;
; -0.044 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.991      ;
; -0.043 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.990      ;
; -0.043 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.990      ;
; -0.035 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.244     ; 0.778      ;
; -0.032 ; r_fifo_count[1] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.978      ;
; -0.032 ; r_fifo_count[2] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.174      ;
; -0.032 ; r_fifo_count[2] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.174      ;
; -0.032 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.244     ; 0.775      ;
; -0.031 ; r_fifo_count[1] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.173      ;
; -0.031 ; r_fifo_count[1] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.173      ;
; -0.027 ; r_fifo_count[4] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.973      ;
; -0.023 ; r_rd_index[2]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.961      ;
; -0.016 ; r_fifo_count[0] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.147      ;
; -0.016 ; r_fifo_count[0] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.147      ;
; -0.016 ; r_fifo_count[0] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.147      ;
; -0.016 ; r_fifo_count[0] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.147      ;
; -0.016 ; r_fifo_count[4] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.158      ;
; -0.016 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.244     ; 0.759      ;
; -0.008 ; r_rd_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 1.164      ;
; -0.008 ; r_rd_index[3]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.946      ;
; -0.005 ; r_wr_index[3]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 0.944      ;
; -0.005 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.147      ;
; -0.004 ; r_rd_index[1]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.942      ;
; 0.014  ; r_fifo_count[0] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.932      ;
; 0.018  ; r_wr_index[0]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 0.921      ;
; 0.023  ; r_fifo_count[0] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.923      ;
; 0.027  ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.244     ; 0.716      ;
; 0.032  ; r_fifo_count[1] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.914      ;
; 0.034  ; r_fifo_count[0] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.108      ;
; 0.035  ; r_fifo_count[3] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.911      ;
; 0.036  ; r_fifo_count[1] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.910      ;
; 0.039  ; r_rd_index[1]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.049     ; 0.899      ;
; 0.045  ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.097      ;
; 0.049  ; r_fifo_count[0] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.897      ;
; 0.052  ; r_fifo_count[3] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.090      ;
; 0.056  ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.891      ;
; 0.056  ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.891      ;
; 0.059  ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.887      ;
; 0.059  ; r_wr_index[0]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 0.880      ;
; 0.060  ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.886      ;
; 0.063  ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.079      ;
; 0.068  ; r_fifo_count[4] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.074      ;
; 0.068  ; r_fifo_count[4] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.074      ;
; 0.069  ; r_wr_index[2]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 0.870      ;
; 0.082  ; r_fifo_count[0] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.864      ;
; 0.091  ; r_rd_index[0]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.051      ;
; 0.094  ; r_fifo_count[3] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.852      ;
; 0.098  ; r_wr_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.047     ; 0.864      ;
; 0.102  ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.040      ;
; 0.106  ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.841      ;
; 0.106  ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.841      ;
; 0.107  ; r_fifo_count[3] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.024      ;
; 0.107  ; r_fifo_count[3] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.024      ;
; 0.107  ; r_fifo_count[3] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.024      ;
; 0.107  ; r_fifo_count[3] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 1.024      ;
; 0.117  ; r_fifo_count[0] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.041     ; 0.829      ;
; 0.118  ; r_fifo_count[0] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.024      ;
; 0.118  ; r_fifo_count[0] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.024      ;
; 0.124  ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.823      ;
; 0.124  ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 0.823      ;
; 0.128  ; r_wr_index[3]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 0.811      ;
; 0.136  ; r_fifo_count[3] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.006      ;
; 0.136  ; r_fifo_count[3] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 1.006      ;
; 0.140  ; r_wr_index[2]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 0.799      ;
+--------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                          ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; r_wr_index[1]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.307      ;
; 0.182 ; r_wr_index[0]   ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.314      ;
; 0.214 ; r_wr_index[0]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.346      ;
; 0.260 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.385      ;
; 0.270 ; r_fifo_count[4] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.395      ;
; 0.300 ; r_fifo_count[2] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.425      ;
; 0.315 ; r_fifo_count[3] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.440      ;
; 0.325 ; r_wr_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.050      ; 0.479      ;
; 0.330 ; r_rd_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 0.671      ;
; 0.341 ; r_wr_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.050      ; 0.495      ;
; 0.344 ; r_wr_index[0]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.050      ; 0.498      ;
; 0.364 ; r_wr_index[1]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.496      ;
; 0.366 ; r_wr_index[1]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.498      ;
; 0.366 ; r_fifo_count[1] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.491      ;
; 0.382 ; r_fifo_count[0] ; r_fifo_count[0]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.507      ;
; 0.383 ; r_wr_index[3]   ; r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.142     ; 0.325      ;
; 0.394 ; r_wr_index[1]   ; r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.142     ; 0.336      ;
; 0.402 ; r_wr_index[0]   ; r_fifo_data_rtl_0_bypass[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.142     ; 0.344      ;
; 0.418 ; r_rd_index[1]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.551      ;
; 0.425 ; r_wr_index[2]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.557      ;
; 0.427 ; r_rd_index[0]   ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.552      ;
; 0.427 ; r_wr_index[2]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.559      ;
; 0.456 ; r_wr_index[2]   ; r_fifo_data_rtl_0_bypass[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.142     ; 0.398      ;
; 0.457 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.154     ; 0.387      ;
; 0.458 ; r_fifo_count[2] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; r_rd_index[0]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.788      ;
; 0.461 ; r_fifo_count[2] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.586      ;
; 0.464 ; r_fifo_count[3] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.589      ;
; 0.482 ; r_rd_index[3]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.615      ;
; 0.485 ; r_rd_index[2]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.618      ;
; 0.497 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.630      ;
; 0.498 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.624      ;
; 0.503 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.628      ;
; 0.507 ; r_rd_index[0]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.836      ;
; 0.514 ; r_fifo_count[3] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.843      ;
; 0.514 ; r_fifo_count[3] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.843      ;
; 0.515 ; r_fifo_count[1] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.640      ;
; 0.521 ; r_rd_index[3]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.154     ; 0.451      ;
; 0.527 ; r_wr_index[0]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.659      ;
; 0.529 ; r_fifo_count[0] ; r_fifo_count[1]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.654      ;
; 0.532 ; r_wr_index[2]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.664      ;
; 0.532 ; r_fifo_count[0] ; r_fifo_count[2]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.657      ;
; 0.546 ; r_wr_index[0]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.678      ;
; 0.546 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.672      ;
; 0.553 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.679      ;
; 0.553 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.679      ;
; 0.562 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.687      ;
; 0.569 ; r_rd_index[1]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.714      ;
; 0.572 ; r_rd_index[2]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.717      ;
; 0.575 ; r_fifo_count[3] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 0.916      ;
; 0.575 ; r_rd_index[0]   ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.904      ;
; 0.578 ; r_fifo_count[1] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.703      ;
; 0.580 ; r_fifo_count[3] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.909      ;
; 0.581 ; r_fifo_count[1] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.706      ;
; 0.583 ; r_fifo_count[0] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.912      ;
; 0.583 ; r_fifo_count[0] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.912      ;
; 0.585 ; r_wr_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.050      ; 0.739      ;
; 0.587 ; r_rd_index[0]   ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.916      ;
; 0.592 ; r_fifo_count[3] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.921      ;
; 0.595 ; r_fifo_count[0] ; r_fifo_count[3]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.720      ;
; 0.598 ; r_fifo_count[0] ; r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.723      ;
; 0.600 ; r_wr_index[3]   ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.732      ;
; 0.603 ; r_wr_index[3]   ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.735      ;
; 0.615 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.740      ;
; 0.622 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.748      ;
; 0.622 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.748      ;
; 0.624 ; r_rd_index[3]   ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.769      ;
; 0.632 ; r_rd_index[1]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.765      ;
; 0.634 ; r_fifo_count[0] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 0.975      ;
; 0.636 ; r_fifo_count[4] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.965      ;
; 0.636 ; r_fifo_count[4] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.965      ;
; 0.649 ; r_fifo_count[0] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.978      ;
; 0.661 ; r_fifo_count[0] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 0.990      ;
; 0.671 ; r_rd_index[1]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.154     ; 0.601      ;
; 0.672 ; r_fifo_count[3] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.797      ;
; 0.673 ; r_rd_index[2]   ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.806      ;
; 0.675 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.801      ;
; 0.675 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.801      ;
; 0.687 ; r_fifo_count[4] ; altsyncram:r_fifo_data_rtl_0|altsyncram_e5g1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 1.028      ;
; 0.694 ; r_fifo_count[3] ; r_wr_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.233      ; 1.011      ;
; 0.694 ; r_fifo_count[3] ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.233      ; 1.011      ;
; 0.694 ; r_fifo_count[3] ; r_wr_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.233      ; 1.011      ;
; 0.694 ; r_fifo_count[3] ; r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.233      ; 1.011      ;
; 0.694 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.819      ;
; 0.701 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.826      ;
; 0.702 ; r_fifo_count[4] ; r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 1.031      ;
; 0.712 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.154     ; 0.642      ;
; 0.713 ; r_wr_index[3]   ; r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.845      ;
; 0.714 ; r_fifo_count[4] ; r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 1.043      ;
; 0.715 ; r_fifo_count[2] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 1.044      ;
; 0.715 ; r_fifo_count[2] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 1.044      ;
; 0.719 ; r_rd_index[2]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.852      ;
; 0.722 ; r_fifo_count[1] ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 1.051      ;
; 0.722 ; r_fifo_count[1] ; r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.245      ; 1.051      ;
; 0.731 ; r_fifo_count[0] ; r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.856      ;
; 0.754 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.880      ;
; 0.754 ; r_fifo_count[2] ; r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.880      ;
; 0.758 ; r_rd_index[2]   ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; -0.154     ; 0.688      ;
; 0.759 ; r_rd_index[3]   ; r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.049      ; 0.892      ;
; 0.761 ; r_fifo_count[1] ; r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.887      ;
+-------+-----------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.514  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -1.514  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -23.545 ; 0.0   ; 0.0      ; 0.0     ; -62.602             ;
;  i_clk           ; -23.545 ; 0.000 ; N/A      ; N/A     ; -62.602             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_full        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rd_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_empty       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rd_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst_sync              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_data[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_rd_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rd_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_rd_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_rd_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rd_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 170      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 170      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 106   ; 106  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; i_rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst_sync   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; i_rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst_sync   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Jul 31 20:07:38 2020
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.514
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.514             -23.545 i_clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.602 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.336             -19.274 i_clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.426 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.252              -1.596 i_clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.005 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4875 megabytes
    Info: Processing ended: Fri Jul 31 20:07:40 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


