TimeQuest Timing Analyzer report for mcu
Mon Dec 12 23:27:46 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'CLK'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'CLK'
 41. Fast 1200mV 0C Model Hold: 'CLK'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mcu                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mcu.sdc       ; OK     ; Mon Dec 12 23:27:45 2022 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 94.22 MHz ; 94.22 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -9.614 ; -520.432           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.349 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -126.392                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                             ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -9.614 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.901     ;
; -9.614 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.901     ;
; -9.614 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.901     ;
; -9.614 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.901     ;
; -9.597 ; cpu:c1|IR[13] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.884     ;
; -9.597 ; cpu:c1|IR[13] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.884     ;
; -9.597 ; cpu:c1|IR[13] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.884     ;
; -9.597 ; cpu:c1|IR[13] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.884     ;
; -9.592 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.855     ;
; -9.592 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.855     ;
; -9.592 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.855     ;
; -9.592 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.855     ;
; -9.584 ; cpu:c1|IR[11] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.871     ;
; -9.584 ; cpu:c1|IR[11] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.871     ;
; -9.584 ; cpu:c1|IR[11] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.871     ;
; -9.584 ; cpu:c1|IR[11] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 10.871     ;
; -9.583 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.846     ;
; -9.583 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.846     ;
; -9.583 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.846     ;
; -9.583 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.846     ;
; -9.548 ; cpu:c1|IR[12] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.811     ;
; -9.548 ; cpu:c1|IR[12] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.811     ;
; -9.548 ; cpu:c1|IR[12] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.811     ;
; -9.548 ; cpu:c1|IR[12] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.811     ;
; -9.540 ; cpu:c1|IR[10] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.803     ;
; -9.540 ; cpu:c1|IR[10] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.803     ;
; -9.540 ; cpu:c1|IR[10] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.803     ;
; -9.540 ; cpu:c1|IR[10] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.268      ; 10.803     ;
; -9.516 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.516 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.802     ;
; -9.461 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.747     ;
; -9.461 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.747     ;
; -9.461 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.747     ;
; -9.461 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.747     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.458 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.744     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.441 ; cpu:c1|IR[13] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.727     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.436 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.698     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.428 ; cpu:c1|IR[11] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 10.714     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.427 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.689     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.392 ; cpu:c1|IR[12] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.654     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.384 ; cpu:c1|IR[10] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.267      ; 10.646     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
; -9.360 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 10.645     ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                            ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.380      ; 0.916      ;
; 0.359 ; cpu:c1|IR[4]                           ; cpu:c1|IR[4]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[0]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:c1|IR[5]                           ; cpu:c1|IR[5]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; cpu:c1|IR[3]                           ; cpu:c1|IR[3]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; cpu:c1|ps.110                          ; cpu:c1|ps.001                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.593      ;
; 0.360 ; cpu:c1|ps.101                          ; cpu:c1|ps.110                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.593      ;
; 0.380 ; cpu:c1|ps.011                          ; cpu:c1|ps.100                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.613      ;
; 0.403 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.621      ;
; 0.405 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.623      ;
; 0.428 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.646      ;
; 0.490 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.708      ;
; 0.506 ; cpu:c1|W_q[5]                          ; cpu:c1|port_b_out[5]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.724      ;
; 0.525 ; cpu:c1|ps.100                          ; cpu:c1|ps.101                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.758      ;
; 0.546 ; cpu:c1|ps.010                          ; cpu:c1|ps.011                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.779      ;
; 0.561 ; cpu:c1|ps.001                          ; cpu:c1|ps.010                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.794      ;
; 0.591 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.376      ; 1.154      ;
; 0.593 ; cpu:c1|ps.000                          ; cpu:c1|ps.001                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.826      ;
; 0.604 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.822      ;
; 0.615 ; cpu:c1|IR[2]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.374      ; 1.176      ;
; 0.621 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.839      ;
; 0.633 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.376      ; 1.196      ;
; 0.650 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.376      ; 1.213      ;
; 0.664 ; cpu:c1|W_q[7]                          ; cpu:c1|port_b_out[7]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.883      ;
; 0.709 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.927      ;
; 0.719 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.376      ; 1.282      ;
; 0.724 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.942      ;
; 0.725 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.317      ; 1.229      ;
; 0.731 ; cpu:c1|IR[1]                           ; cpu:c1|IR[1]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.949      ;
; 0.803 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.370      ;
; 0.804 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.022      ;
; 0.810 ; cpu:c1|IR[2]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.028      ;
; 0.839 ; cpu:c1|ps.100                          ; cpu:c1|Stack:s1|stack_rtl_0_bypass[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.072      ;
; 0.860 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.374      ; 1.421      ;
; 0.879 ; cpu:c1|IR[4]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.311      ; 1.377      ;
; 0.884 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.311      ; 1.382      ;
; 0.901 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[13]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.119      ;
; 0.902 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[11]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.120      ;
; 0.903 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.131      ;
; 0.905 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[2]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.133      ;
; 0.908 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[4]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.136      ;
; 0.908 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.136      ;
; 0.913 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.131      ;
; 0.932 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.150      ;
; 0.936 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.376      ; 1.499      ;
; 0.948 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.166      ;
; 0.948 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.166      ;
; 0.951 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.173      ;
; 0.961 ; cpu:c1|pc_q[10]                        ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.193      ;
; 0.964 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.317      ; 1.468      ;
; 0.974 ; cpu:c1|W_q[3]                          ; cpu:c1|W_q[3]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.206      ;
; 0.977 ; cpu:c1|pc_q[0]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.197      ;
; 0.981 ; cpu:c1|pc_q[7]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.201      ;
; 0.982 ; cpu:c1|pc_q[1]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.203      ;
; 0.988 ; cpu:c1|pc_q[10]                        ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.208      ;
; 1.003 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.221      ;
; 1.027 ; cpu:c1|pc_q[2]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.248      ;
; 1.029 ; cpu:c1|pc_q[7]                         ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.261      ;
; 1.046 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.264      ;
; 1.052 ; cpu:c1|W_q[4]                          ; cpu:c1|port_b_out[4]                                                                                                  ; CLK          ; CLK         ; 0.000        ; -0.313     ; 0.896      ;
; 1.064 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.376      ; 1.627      ;
; 1.068 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[10] ; cpu:c1|pc_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.421      ; 1.646      ;
; 1.071 ; cpu:c1|pc_q[3]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.291      ;
; 1.079 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.308      ;
; 1.090 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.374      ; 1.651      ;
; 1.091 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.309      ;
; 1.095 ; cpu:c1|IR[6]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.374      ; 1.656      ;
; 1.097 ; cpu:c1|W_q[1]                          ; cpu:c1|W_q[1]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.330      ;
; 1.103 ; cpu:c1|IR[0]                           ; cpu:c1|IR[0]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.321      ;
; 1.109 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.327      ;
; 1.115 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.344      ;
; 1.116 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.345      ;
; 1.120 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.338      ;
; 1.120 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.349      ;
; 1.146 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.364      ;
; 1.163 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.311      ; 1.661      ;
; 1.164 ; cpu:c1|pc_q[3]                         ; cpu:c1|pc_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.396      ;
; 1.171 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17] ; cpu:c1|pc_q[8]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.756      ;
; 1.177 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16] ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.763      ;
; 1.190 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[6]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.418      ;
; 1.200 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.428      ;
; 1.200 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[8]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.428      ;
; 1.207 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.429      ;
; 1.212 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]  ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.422      ; 1.791      ;
; 1.226 ; cpu:c1|pc_q[0]                         ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.458      ;
; 1.230 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[10]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.472      ;
; 1.243 ; cpu:c1|pc_q[4]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.464      ;
; 1.251 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.469      ;
; 1.260 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.478      ;
; 1.276 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[14] ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.421      ; 1.854      ;
; 1.305 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.527      ;
; 1.317 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.535      ;
; 1.328 ; cpu:c1|pc_q[2]                         ; cpu:c1|mar_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.194      ;
; 1.329 ; cpu:c1|pc_q[7]                         ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16]                                                                                ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.193      ;
; 1.331 ; cpu:c1|pc_q[8]                         ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17]                                                                                ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.196      ;
; 1.333 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.555      ;
; 1.337 ; cpu:c1|pc_q[4]                         ; cpu:c1|pc_q[4]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.569      ;
; 1.338 ; cpu:c1|pc_q[9]                         ; cpu:c1|pc_q[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.570      ;
; 1.341 ; cpu:c1|pc_q[7]                         ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.573      ;
; 1.343 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.559      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[10]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[11]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[12]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[13]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[8]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[9]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[18]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[19]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[10]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[5]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[6]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[7]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[8]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[9]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.000                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.001                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.010                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.011                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.100                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.101                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.110                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[16]                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 4.119 ; 4.612 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; 4.119 ; 4.612 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -1.530 ; -1.980 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; -1.530 ; -1.980 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 7.734 ; 7.784 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 7.127 ; 7.082 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 7.734 ; 7.784 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 7.389 ; 7.416 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 7.219 ; 7.207 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 7.253 ; 7.201 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 7.424 ; 7.401 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 7.414 ; 7.444 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 7.831 ; 7.708 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 7.385 ; 7.310 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 7.260 ; 7.317 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 7.553 ; 7.457 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 7.385 ; 7.306 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 7.338 ; 7.308 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.831 ; 7.708 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.590 ; 7.635 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 6.167 ; 6.093 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 6.167 ; 6.093 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 6.746 ; 6.835 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 6.456 ; 6.413 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 6.255 ; 6.211 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 6.281 ; 6.271 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 6.452 ; 6.398 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 6.409 ; 6.469 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 6.760 ; 6.718 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.760 ; 6.768 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.766 ; 6.731 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 7.025 ; 6.920 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.762 ; 6.718 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.774 ; 6.771 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.188 ; 7.189 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.020 ; 7.014 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 104.56 MHz ; 104.56 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.564 ; -458.563          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -126.392                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                              ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -8.564 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.804      ;
; -8.564 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.804      ;
; -8.564 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.804      ;
; -8.564 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.804      ;
; -8.563 ; cpu:c1|IR[13] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.824      ;
; -8.563 ; cpu:c1|IR[13] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.824      ;
; -8.563 ; cpu:c1|IR[13] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.824      ;
; -8.563 ; cpu:c1|IR[13] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.824      ;
; -8.555 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.795      ;
; -8.555 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.795      ;
; -8.555 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.795      ;
; -8.555 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.795      ;
; -8.553 ; cpu:c1|IR[11] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.814      ;
; -8.553 ; cpu:c1|IR[11] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.814      ;
; -8.553 ; cpu:c1|IR[11] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.814      ;
; -8.553 ; cpu:c1|IR[11] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.814      ;
; -8.552 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.813      ;
; -8.552 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.813      ;
; -8.552 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.813      ;
; -8.552 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.813      ;
; -8.524 ; cpu:c1|IR[10] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.764      ;
; -8.524 ; cpu:c1|IR[10] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.764      ;
; -8.524 ; cpu:c1|IR[10] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.764      ;
; -8.524 ; cpu:c1|IR[10] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.764      ;
; -8.507 ; cpu:c1|IR[12] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.747      ;
; -8.507 ; cpu:c1|IR[12] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.747      ;
; -8.507 ; cpu:c1|IR[12] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.747      ;
; -8.507 ; cpu:c1|IR[12] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.747      ;
; -8.472 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.733      ;
; -8.472 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.733      ;
; -8.472 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.733      ;
; -8.472 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.733      ;
; -8.471 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.732      ;
; -8.471 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.732      ;
; -8.471 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.732      ;
; -8.471 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.732      ;
; -8.455 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.716      ;
; -8.455 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.716      ;
; -8.455 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.716      ;
; -8.455 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.716      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.410 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.650      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.409 ; cpu:c1|IR[13] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.670      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.401 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.641      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.399 ; cpu:c1|IR[11] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.660      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.398 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.659      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.370 ; cpu:c1|IR[10] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.610      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.353 ; cpu:c1|IR[12] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.245      ; 9.593      ;
; -8.327 ; cpu:c1|IR[4]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.588      ;
; -8.327 ; cpu:c1|IR[4]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.588      ;
; -8.327 ; cpu:c1|IR[4]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.588      ;
; -8.327 ; cpu:c1|IR[4]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.588      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
; -8.318 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.266      ; 9.579      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                             ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[0]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; cpu:c1|IR[4]                           ; cpu:c1|IR[4]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:c1|IR[5]                           ; cpu:c1|IR[5]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; cpu:c1|IR[3]                           ; cpu:c1|IR[3]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.327 ; cpu:c1|ps.110                          ; cpu:c1|ps.001                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.539      ;
; 0.327 ; cpu:c1|ps.101                          ; cpu:c1|ps.110                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.539      ;
; 0.331 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.339      ; 0.839      ;
; 0.344 ; cpu:c1|ps.011                          ; cpu:c1|ps.100                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.556      ;
; 0.359 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.558      ;
; 0.362 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.561      ;
; 0.373 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.572      ;
; 0.432 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.631      ;
; 0.455 ; cpu:c1|W_q[5]                          ; cpu:c1|port_b_out[5]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.653      ;
; 0.470 ; cpu:c1|ps.100                          ; cpu:c1|ps.101                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.682      ;
; 0.490 ; cpu:c1|ps.010                          ; cpu:c1|ps.011                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.702      ;
; 0.504 ; cpu:c1|ps.001                          ; cpu:c1|ps.010                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.716      ;
; 0.532 ; cpu:c1|ps.000                          ; cpu:c1|ps.001                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.744      ;
; 0.535 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.734      ;
; 0.543 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.334      ; 1.046      ;
; 0.553 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.752      ;
; 0.583 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.334      ; 1.086      ;
; 0.584 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.334      ; 1.087      ;
; 0.589 ; cpu:c1|IR[2]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.335      ; 1.093      ;
; 0.602 ; cpu:c1|W_q[7]                          ; cpu:c1|port_b_out[7]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.800      ;
; 0.649 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.848      ;
; 0.657 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.334      ; 1.160      ;
; 0.663 ; cpu:c1|IR[1]                           ; cpu:c1|IR[1]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.861      ;
; 0.664 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.863      ;
; 0.678 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.126      ;
; 0.728 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.927      ;
; 0.749 ; cpu:c1|IR[2]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.947      ;
; 0.756 ; cpu:c1|ps.100                          ; cpu:c1|Stack:s1|stack_rtl_0_bypass[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.968      ;
; 0.760 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.339      ; 1.268      ;
; 0.809 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.015      ;
; 0.813 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.335      ; 1.317      ;
; 0.813 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[2]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.019      ;
; 0.815 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.021      ;
; 0.816 ; cpu:c1|IR[4]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.275      ; 1.260      ;
; 0.816 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[4]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.022      ;
; 0.821 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[13]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.019      ;
; 0.822 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.275      ; 1.266      ;
; 0.822 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[11]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.020      ;
; 0.824 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.023      ;
; 0.852 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.050      ;
; 0.855 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.054      ;
; 0.864 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.063      ;
; 0.866 ; cpu:c1|pc_q[10]                        ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.078      ;
; 0.867 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.068      ;
; 0.877 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.334      ; 1.380      ;
; 0.880 ; cpu:c1|W_q[3]                          ; cpu:c1|W_q[3]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.091      ;
; 0.901 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.349      ;
; 0.903 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.102      ;
; 0.915 ; cpu:c1|pc_q[0]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.108      ;
; 0.916 ; cpu:c1|pc_q[7]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.109      ;
; 0.918 ; cpu:c1|pc_q[1]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.111      ;
; 0.923 ; cpu:c1|pc_q[10]                        ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.116      ;
; 0.925 ; cpu:c1|pc_q[7]                         ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.137      ;
; 0.933 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.132      ;
; 0.957 ; cpu:c1|pc_q[2]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.150      ;
; 0.961 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[10] ; cpu:c1|pc_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.489      ;
; 0.966 ; cpu:c1|W_q[4]                          ; cpu:c1|port_b_out[4]                                                                                                  ; CLK          ; CLK         ; 0.000        ; -0.288     ; 0.822      ;
; 0.974 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.170      ;
; 0.987 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.194      ;
; 0.988 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.334      ; 1.491      ;
; 0.990 ; cpu:c1|W_q[1]                          ; cpu:c1|W_q[1]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.202      ;
; 0.996 ; cpu:c1|IR[0]                           ; cpu:c1|IR[0]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.194      ;
; 0.999 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.198      ;
; 1.002 ; cpu:c1|pc_q[3]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.195      ;
; 1.012 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.211      ;
; 1.014 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.221      ;
; 1.015 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.222      ;
; 1.019 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.226      ;
; 1.023 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.335      ; 1.527      ;
; 1.031 ; cpu:c1|IR[6]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.335      ; 1.535      ;
; 1.033 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.232      ;
; 1.055 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17] ; cpu:c1|pc_q[8]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.588      ;
; 1.059 ; cpu:c1|pc_q[3]                         ; cpu:c1|pc_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.271      ;
; 1.066 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.275      ; 1.510      ;
; 1.066 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16] ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.600      ;
; 1.071 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[6]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.277      ;
; 1.084 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.290      ;
; 1.084 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[8]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.290      ;
; 1.091 ; cpu:c1|pc_q[0]                         ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.303      ;
; 1.093 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]  ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.622      ;
; 1.104 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.305      ;
; 1.116 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[10]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.335      ;
; 1.140 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.339      ;
; 1.140 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[14] ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.668      ;
; 1.147 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.346      ;
; 1.156 ; cpu:c1|pc_q[4]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.349      ;
; 1.172 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.368      ;
; 1.190 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.391      ;
; 1.201 ; cpu:c1|pc_q[7]                         ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.413      ;
; 1.214 ; cpu:c1|pc_q[7]                         ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16]                                                                                ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.091      ;
; 1.217 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.414      ;
; 1.217 ; cpu:c1|pc_q[2]                         ; cpu:c1|mar_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.095      ;
; 1.219 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.420      ;
; 1.219 ; cpu:c1|pc_q[8]                         ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17]                                                                                ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.096      ;
; 1.222 ; cpu:c1|W_q[5]                          ; cpu:c1|W_q[5]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.420      ;
; 1.222 ; cpu:c1|pc_q[9]                         ; cpu:c1|pc_q[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.433      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[10]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[11]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[12]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[13]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[8]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[9]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[18]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[19]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[10]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[5]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[6]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[7]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[8]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[9]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.000                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.001                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.010                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.011                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.100                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.101                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.110                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[16]                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 3.657 ; 4.065 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; 3.657 ; 4.065 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -1.292 ; -1.670 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; -1.292 ; -1.670 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 7.249 ; 7.270 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 6.694 ; 6.602 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 7.249 ; 7.270 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 6.975 ; 6.914 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 6.782 ; 6.723 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 6.809 ; 6.723 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 6.971 ; 6.912 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 6.893 ; 6.980 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 7.340 ; 7.199 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.924 ; 6.848 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.846 ; 6.858 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 7.080 ; 6.968 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.930 ; 6.847 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.885 ; 6.852 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.340 ; 7.199 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.095 ; 7.163 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 5.847 ; 5.731 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 5.847 ; 5.731 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 6.377 ; 6.425 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 6.119 ; 6.029 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 5.930 ; 5.844 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 5.951 ; 5.874 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 6.112 ; 6.026 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 6.005 ; 6.119 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 6.376 ; 6.337 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.376 ; 6.345 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.388 ; 6.342 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 6.623 ; 6.500 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.386 ; 6.337 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.398 ; 6.362 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 6.776 ; 6.733 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 6.597 ; 6.617 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.956 ; -253.256          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.176 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -124.774                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                              ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.956 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.101      ;
; -4.956 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.101      ;
; -4.956 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.101      ;
; -4.956 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.101      ;
; -4.938 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.068      ;
; -4.938 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.068      ;
; -4.938 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.068      ;
; -4.938 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.068      ;
; -4.923 ; cpu:c1|IR[12] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.053      ;
; -4.923 ; cpu:c1|IR[12] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.053      ;
; -4.923 ; cpu:c1|IR[12] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.053      ;
; -4.923 ; cpu:c1|IR[12] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.053      ;
; -4.922 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.052      ;
; -4.922 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.052      ;
; -4.922 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.052      ;
; -4.922 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.052      ;
; -4.905 ; cpu:c1|IR[13] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.050      ;
; -4.905 ; cpu:c1|IR[13] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.050      ;
; -4.905 ; cpu:c1|IR[13] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.050      ;
; -4.905 ; cpu:c1|IR[13] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.050      ;
; -4.899 ; cpu:c1|IR[10] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.029      ;
; -4.899 ; cpu:c1|IR[10] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.029      ;
; -4.899 ; cpu:c1|IR[10] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.029      ;
; -4.899 ; cpu:c1|IR[10] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 6.029      ;
; -4.898 ; cpu:c1|IR[11] ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.043      ;
; -4.898 ; cpu:c1|IR[11] ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.043      ;
; -4.898 ; cpu:c1|IR[11] ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.043      ;
; -4.898 ; cpu:c1|IR[11] ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.043      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.878 ; cpu:c1|IR[8]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 6.022      ;
; -4.872 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.017      ;
; -4.872 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.017      ;
; -4.872 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.017      ;
; -4.872 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.017      ;
; -4.871 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.016      ;
; -4.871 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.016      ;
; -4.871 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.016      ;
; -4.871 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.016      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.860 ; cpu:c1|IR[7]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.989      ;
; -4.855 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.000      ;
; -4.855 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[3]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.000      ;
; -4.855 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[7]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.000      ;
; -4.855 ; cpu:c1|IR[3]  ; cpu:c1|pc_q[10] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 6.000      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.845 ; cpu:c1|IR[12] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.974      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.844 ; cpu:c1|IR[9]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.973      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.827 ; cpu:c1|IR[13] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.971      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.821 ; cpu:c1|IR[10] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.142      ; 5.950      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.820 ; cpu:c1|IR[11] ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.964      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[5]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[6]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.794 ; cpu:c1|IR[6]  ; cpu:c1|pc_q[8]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.938      ;
; -4.793 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[4]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.937      ;
; -4.793 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.937      ;
; -4.793 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[9]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.937      ;
; -4.793 ; cpu:c1|IR[2]  ; cpu:c1|pc_q[2]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 5.937      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                             ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.500      ;
; 0.186 ; cpu:c1|ps.110                          ; cpu:c1|ps.001                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.314      ;
; 0.188 ; cpu:c1|IR[4]                           ; cpu:c1|IR[4]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[0]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:c1|IR[5]                           ; cpu:c1|IR[5]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:c1|IR[3]                           ; cpu:c1|IR[3]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:c1|ps.101                          ; cpu:c1|ps.110                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.316      ;
; 0.197 ; cpu:c1|ps.011                          ; cpu:c1|ps.100                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.325      ;
; 0.214 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.333      ;
; 0.217 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.336      ;
; 0.234 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.353      ;
; 0.262 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.381      ;
; 0.269 ; cpu:c1|W_q[5]                          ; cpu:c1|port_b_out[5]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.388      ;
; 0.284 ; cpu:c1|ps.100                          ; cpu:c1|ps.101                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.412      ;
; 0.292 ; cpu:c1|ps.010                          ; cpu:c1|ps.011                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.420      ;
; 0.299 ; cpu:c1|ps.001                          ; cpu:c1|ps.010                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.624      ;
; 0.316 ; cpu:c1|ps.000                          ; cpu:c1|ps.001                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.444      ;
; 0.323 ; cpu:c1|IR[2]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.643      ;
; 0.324 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.443      ;
; 0.329 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.649      ;
; 0.336 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.455      ;
; 0.344 ; cpu:c1|W_q[7]                          ; cpu:c1|port_b_out[7]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.463      ;
; 0.374 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.694      ;
; 0.377 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.496      ;
; 0.380 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.700      ;
; 0.382 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.665      ;
; 0.387 ; cpu:c1|IR[1]                           ; cpu:c1|IR[1]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.505      ;
; 0.387 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.506      ;
; 0.424 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.748      ;
; 0.426 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.545      ;
; 0.434 ; cpu:c1|IR[2]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.553      ;
; 0.446 ; cpu:c1|ps.100                          ; cpu:c1|Stack:s1|stack_rtl_0_bypass[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.574      ;
; 0.464 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.784      ;
; 0.468 ; cpu:c1|IR[4]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.175      ; 0.747      ;
; 0.471 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.175      ; 0.752      ;
; 0.487 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.606      ;
; 0.489 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.809      ;
; 0.491 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[13]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.610      ;
; 0.492 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[11]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.611      ;
; 0.493 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.612      ;
; 0.494 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.618      ;
; 0.497 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[2]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.621      ;
; 0.500 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.624      ;
; 0.501 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[4]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.625      ;
; 0.501 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.620      ;
; 0.501 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.623      ;
; 0.516 ; cpu:c1|pc_q[10]                        ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.643      ;
; 0.518 ; cpu:c1|pc_q[7]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.653      ;
; 0.520 ; cpu:c1|W_q[3]                          ; cpu:c1|W_q[3]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.647      ;
; 0.520 ; cpu:c1|pc_q[0]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.655      ;
; 0.520 ; cpu:c1|pc_q[1]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.656      ;
; 0.521 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.804      ;
; 0.523 ; cpu:c1|pc_q[10]                        ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.658      ;
; 0.540 ; cpu:c1|Stack:s1|stk_ptr[3]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.659      ;
; 0.542 ; cpu:c1|pc_q[2]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.678      ;
; 0.552 ; cpu:c1|pc_q[7]                         ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.679      ;
; 0.553 ; cpu:c1|W_q[4]                          ; cpu:c1|port_b_out[4]                                                                                                  ; CLK          ; CLK         ; 0.000        ; -0.164     ; 0.473      ;
; 0.554 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.876      ;
; 0.563 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[10] ; cpu:c1|pc_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 0.877      ;
; 0.564 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.683      ;
; 0.571 ; cpu:c1|pc_q[3]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.706      ;
; 0.589 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.707      ;
; 0.590 ; cpu:c1|W_q[1]                          ; cpu:c1|W_q[1]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.717      ;
; 0.590 ; cpu:c1|IR[0]                           ; cpu:c1|IR[0]                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.708      ;
; 0.591 ; cpu:c1|IR[3]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.911      ;
; 0.591 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.710      ;
; 0.596 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.721      ;
; 0.607 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.726      ;
; 0.608 ; cpu:c1|Stack:s1|stk_ptr[0]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.727      ;
; 0.616 ; cpu:c1|IR[6]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.216      ; 0.936      ;
; 0.617 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.742      ;
; 0.617 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.742      ;
; 0.619 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.175      ; 0.898      ;
; 0.620 ; cpu:c1|pc_q[3]                         ; cpu:c1|pc_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.747      ;
; 0.620 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17] ; cpu:c1|pc_q[8]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.941      ;
; 0.622 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.747      ;
; 0.630 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16] ; cpu:c1|pc_q[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.952      ;
; 0.631 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.753      ;
; 0.639 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]  ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.231      ; 0.954      ;
; 0.650 ; cpu:c1|pc_q[4]                         ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.786      ;
; 0.652 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[6]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.776      ;
; 0.653 ; cpu:c1|pc_q[0]                         ; cpu:c1|pc_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.780      ;
; 0.661 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[8]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.785      ;
; 0.661 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.780      ;
; 0.661 ; cpu:c1|ps.100                          ; cpu:c1|pc_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.785      ;
; 0.663 ; cpu:c1|Stack:s1|stk_ptr[1]             ; cpu:c1|Stack:s1|stack_rtl_0_bypass[6]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.782      ;
; 0.673 ; cpu:c1|Stack:s1|stack_rtl_0_bypass[14] ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 0.987      ;
; 0.675 ; cpu:c1|mar_q[0]                        ; cpu:c1|IR[10]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.809      ;
; 0.686 ; cpu:c1|IR[1]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.808      ;
; 0.703 ; cpu:c1|pc_q[9]                         ; cpu:c1|pc_q[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.830      ;
; 0.704 ; cpu:c1|pc_q[4]                         ; cpu:c1|pc_q[4]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.831      ;
; 0.713 ; cpu:c1|pc_q[5]                         ; cpu:c1|pc_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.840      ;
; 0.717 ; cpu:c1|IR[0]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.839      ;
; 0.719 ; cpu:c1|IR[5]                           ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.837      ;
; 0.719 ; cpu:c1|Stack:s1|stk_ptr[2]             ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 1.041      ;
; 0.722 ; cpu:c1|W_q[5]                          ; cpu:c1|W_q[5]                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.841      ;
; 0.722 ; cpu:c1|pc_q[8]                         ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17]                                                                                ; CLK          ; CLK         ; 0.000        ; -0.159     ; 0.647      ;
; 0.723 ; cpu:c1|pc_q[0]                         ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.654      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[10]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[11]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[12]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[13]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[8]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|IR[9]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[16]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[17]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[18]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[19]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stack_rtl_0_bypass[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|Stack:s1|stk_ptr[3]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|W_q[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[10]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|mar_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[10]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[5]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[6]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[7]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[8]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|pc_q[9]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|port_b_out[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.000                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.001                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.010                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.011                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.100                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.101                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|ps.110                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:c1|single_port_ram_128x8:ram1|ram_rtl_0_bypass[16]                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 2.364 ; 2.967 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; 2.364 ; 2.967 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -0.846 ; -1.474 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; -0.846 ; -1.474 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 4.630 ; 4.799 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 4.180 ; 4.272 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 4.630 ; 4.799 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 4.316 ; 4.488 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 4.270 ; 4.359 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 4.272 ; 4.283 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 4.375 ; 4.481 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 4.481 ; 4.364 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 4.680 ; 4.696 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 4.445 ; 4.454 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 4.300 ; 4.462 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 4.523 ; 4.535 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 4.449 ; 4.456 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 4.417 ; 4.456 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 4.680 ; 4.696 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 4.629 ; 4.587 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 3.603 ; 3.678 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 3.603 ; 3.678 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 4.030 ; 4.219 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 3.809 ; 3.888 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 3.688 ; 3.759 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 3.685 ; 3.774 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 3.794 ; 3.881 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 3.874 ; 3.777 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 3.974 ; 4.008 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.974 ; 4.047 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.978 ; 4.013 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 4.114 ; 4.112 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.976 ; 4.008 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.984 ; 4.052 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 4.200 ; 4.298 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 4.201 ; 4.119 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.614   ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.614   ; 0.176 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -520.432 ; 0.0   ; 0.0      ; 0.0     ; -126.392            ;
;  CLK             ; -520.432 ; 0.000 ; N/A      ; N/A     ; -126.392            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 4.119 ; 4.612 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; 4.119 ; 4.612 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -0.846 ; -1.474 ; Rise       ; CLK             ;
;  BTN[1]   ; CLK        ; -0.846 ; -1.474 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 7.734 ; 7.784 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 7.127 ; 7.082 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 7.734 ; 7.784 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 7.389 ; 7.416 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 7.219 ; 7.207 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 7.253 ; 7.201 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 7.424 ; 7.401 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 7.414 ; 7.444 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 7.831 ; 7.708 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 7.385 ; 7.310 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 7.260 ; 7.317 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 7.553 ; 7.457 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 7.385 ; 7.306 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 7.338 ; 7.308 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.831 ; 7.708 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.590 ; 7.635 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLK        ; 3.603 ; 3.678 ; Rise       ; CLK             ;
;  HEX0[0]  ; CLK        ; 3.603 ; 3.678 ; Rise       ; CLK             ;
;  HEX0[1]  ; CLK        ; 4.030 ; 4.219 ; Rise       ; CLK             ;
;  HEX0[2]  ; CLK        ; 3.809 ; 3.888 ; Rise       ; CLK             ;
;  HEX0[3]  ; CLK        ; 3.688 ; 3.759 ; Rise       ; CLK             ;
;  HEX0[4]  ; CLK        ; 3.685 ; 3.774 ; Rise       ; CLK             ;
;  HEX0[5]  ; CLK        ; 3.794 ; 3.881 ; Rise       ; CLK             ;
;  HEX0[6]  ; CLK        ; 3.874 ; 3.777 ; Rise       ; CLK             ;
; HEX1[*]   ; CLK        ; 3.974 ; 4.008 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.974 ; 4.047 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.978 ; 4.013 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 4.114 ; 4.112 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.976 ; 4.008 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.984 ; 4.052 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 4.200 ; 4.298 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 4.201 ; 4.119 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1990946  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1990946  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 12 23:27:44 2022
Info: Command: quartus_sta mcu -c mcu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mcu.sdc'
Warning (332174): Ignored filter at mcu.sdc(9): CLOCK_50 could not be matched with a port
Warning (332049): Ignored create_clock at mcu.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.614
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.614            -520.432 CLK 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.392 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.564            -458.563 CLK 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.392 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.956
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.956            -253.256 CLK 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -124.774 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Mon Dec 12 23:27:46 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


