EVOLUCIÓN TTL (Lógica Transistor-Transistor):

serie 74, serie 74L, serie 74S (Schottky de alta velocidad),
serie 74LS (Schottky de bajo consumo),
serie 74ALS, 74F, versiones de baja tensión de alimentación
serie 74 HC XX, versiones Tipo C-MOS, alta velocidad) 

CARACTERÍSTICAS DE FAMILIA CMOS:
a) La disipación de potencia de estado estático de los circuitos lógicos CMOS es muy baja.
b) Los niveles lógicos de voltaje CMOS son 0 V para 0 lógico y VDD para 1 lógico. El suministro VDD puede estar en el rango 3 V a 15 V para la serie 4000.

CIUDADOS PARA TECNOLOGÍA CMOS:
Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales, Niveles de voltaje. Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto.

SIGNIFICADO DE PARÁMETROS:
- Corriente máxima de salida IOH. Corriente máxima de salida en bajo IOL.
- Voltaje de salida de nivel lógico ALTO que depende tanto de la entrada como de la salida de corriente de cada compuerta VOH
- Hay un voltaje de salida de nivel lógico BAJO que depende tanto de la entrada como de la salida de corriente de cada compuerta VOL
- El voltaje de entrada mínimo para considerar la entrada como un UNO lógico VIH
- El voltaje de entrada máximo para considerar la entrada como un CERO lógico VIL
- La corriente de entrada para una compuerta en nivel BAJO IIL
- La corriente de entrada para una compuerta en nivel ALTO IIH

TTL: diseñada para una alta velocidad. CMOS: diseñada para un bajo consumo.
Fan-out. Cuando la salida de una puerta lógica se conecta a una o más entradas de otras puertas se genera una carga en la puerta excitadora. Existe un límite para el número de entradas que una cierta puerta puede excitar. Este límite se denomina fan-out o cargabilidad de la puerta.

tr (rise): tiempo de subida. tf (fall): tiempo de bajada. Los valores de retardo de subida tpLH y de bajada tpHL, definiéndose como tiempo de retardo tp al promedio entre ambos tp = (tpLH + tpHL)/2 . tt: tiempo de transición.

Niveles V          TTL       CMOS
Bajo (0)          0-0.8      0-1.5
Alto (1)           2-5       3.5-5

SCHMITT TRIGGER
El Schmitt Trigger usa la histéresis para prevenir el ruido que podría tapar a la señal original y que causaría falsos cambios de estado si los niveles de referencia
y entrada son parecidos. Con esto se hace que el circuito cree una banda centrada en cero, con niveles de disparo ±(R1/R2)VS.

DEBOUNCING CIRCUITS
Los rebotes son las falsas pulsaciones (ruido) que se producen al hacer falsos contactos en el interruptor. El proceso de eliminarlos se llama "Debounce". Los dispositivos electrónicos al cambiar de estado generan una señal que, sin ser perfectamente cuadrada, en general es más o menos "recta".

PULL UP Y PULL DOWN
Como funcionalidad básica, estas resistencias establecen un estado lógico en un pin o entrada de un circuito lógico cuando se encuentra en estado reposo.
Como lo indica su nombre, la resistencia pull up establece un estado HIGH y las resistencias pull down establecen un estado LOW cuando el pin se encuentra en reposo.

MODELADO Y COMPORTAMIENTO:
El modelado digital se refiere al proceso de creación digital de una representación matemática de la forma tridimensional de un objeto.

FPGA
Un FPGA (Field Programable Gate Array) es un conjunto de circuitos integrados, como puede ser cualquier chip, que está pensado para entregarse al cliente sin configurarlo para que luego cada uno lo personalice, y programe según la tarea que necesite que haga esa pieza, una vez esta ya se ha fabricado.

ASIC
Un ASIC (circuito integrado específico de aplicación, por sus siglas en inglés) es un chip en el que las conexiones se diseñan y configuran para un propósito específico, por ejemplo, la minería de bitcoins.
