{"code":"00450111","median":95.3,"about":"בחינת ארכיטקטורות שונות וביצוע TRADE-OFFS לתכנון אופטימלי של מאיץ בחומרה )ASIC(.  מימוש בשפת SYSTEMVERILOG וביצוע סימולציות. התנסותבשימוש בסביבת ווריפיקציה מבוססת UVM כולל יצירה של כניסות אקראיות ומדידה של הכיסוי. סינתזה ומימוש ה-LAYOUT  של המאיץ.  סינתזה עם שילוב DESIGN FOR MACROS, POWER GRID DESIGN,  STANDARD CELL PLACEMENT, CLOCK TREE SYNTHESIS, FINAL ROUTE.","points":1,"name":"מעבדה ב-וי.ל.ס.י ספרתי","connections":{"dependencies":[["00440157","00440252","00440102"]],"adjacent":[],"exclusive":[]},"seasons":["Winter","Spring"],"faculty":"הפקולטה להנדסת חשמל ומחשבים","current":true}