<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(240,360)" to="(240,440)"/>
    <wire from="(370,300)" to="(600,300)"/>
    <wire from="(360,160)" to="(600,160)"/>
    <wire from="(240,210)" to="(310,210)"/>
    <wire from="(240,280)" to="(310,280)"/>
    <wire from="(240,440)" to="(240,520)"/>
    <wire from="(170,180)" to="(310,180)"/>
    <wire from="(240,140)" to="(310,140)"/>
    <wire from="(240,210)" to="(240,280)"/>
    <wire from="(170,560)" to="(310,560)"/>
    <wire from="(170,480)" to="(170,560)"/>
    <wire from="(240,440)" to="(310,440)"/>
    <wire from="(380,540)" to="(600,540)"/>
    <wire from="(340,100)" to="(600,100)"/>
    <wire from="(370,380)" to="(600,380)"/>
    <wire from="(360,230)" to="(600,230)"/>
    <wire from="(240,360)" to="(310,360)"/>
    <wire from="(170,480)" to="(310,480)"/>
    <wire from="(170,400)" to="(170,480)"/>
    <wire from="(170,180)" to="(170,250)"/>
    <wire from="(240,140)" to="(240,210)"/>
    <wire from="(240,520)" to="(310,520)"/>
    <wire from="(240,60)" to="(240,140)"/>
    <wire from="(170,400)" to="(310,400)"/>
    <wire from="(170,30)" to="(170,100)"/>
    <wire from="(370,460)" to="(600,460)"/>
    <wire from="(170,250)" to="(170,320)"/>
    <wire from="(240,280)" to="(240,360)"/>
    <wire from="(170,250)" to="(310,250)"/>
    <wire from="(240,30)" to="(240,60)"/>
    <wire from="(340,60)" to="(600,60)"/>
    <wire from="(170,320)" to="(310,320)"/>
    <wire from="(170,100)" to="(170,180)"/>
    <wire from="(170,320)" to="(170,400)"/>
    <wire from="(170,100)" to="(310,100)"/>
    <wire from="(240,60)" to="(310,60)"/>
    <comp lib="1" loc="(360,230)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(810,63)" name="Text">
      <a name="text" val="JoÃ£o Henrique Mendes de Oliveira - 392734"/>
    </comp>
    <comp lib="1" loc="(380,540)" name="XNOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(340,100)" name="NOT Gate"/>
    <comp lib="1" loc="(340,60)" name="NOT Gate"/>
    <comp lib="0" loc="(600,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(370,300)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(600,380)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(600,540)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(600,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(240,30)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(600,60)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(804,48)" name="Text">
      <a name="text" val="Guia 03 - Exemplo0035"/>
    </comp>
    <comp lib="0" loc="(600,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(370,460)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(170,30)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(370,380)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(600,460)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(360,160)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(600,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
