
22/08/06

## 绪论
- 建模、结构平衡、功能验证、故障模拟、逻辑综合  
- 算法级、门级、开关级等逻辑抽象  
- EDA  
- verilog HDL（1364）、VHDL（1076）  
- 高层次、基于语言的抽象电路  
- 功能和定时特性  
- 状态机、状态转移图、算法状态图ASM  
- 有限状态机  
- 数据通道  
- RISC状态机、汇编器  
- RTL，寄存器传输级  
- 卡诺图  
- 面积限制、定时约束  
- 图形发生器  
- UUT  
- 激励发生器  
- 最优布尔描述  
- 目标FPGA的标准单元网表或数据库  
- 软竞争条件  
- 金属线导致的电容性延时，金属材料特性和制造掩膜的集和形状  
- 时钟树  
- 扫描路径  
- 


## 第一章 数字设计方法概论  
- 电路原理的人工设计方法  
- 门  
- 网表netlist  
- 功能模型、行为模型 
  - 设计规范，功能特性;功能、定时、硅面积、功耗、可测性、故障覆盖率；状态转移图、时序图、ASM（描述时序机）  
  - 设计划分，自顶向下、分层设计  
  - 设计输入，基于语言的描述文件，综合工具转换引擎技术；行为建模，  
  - 仿真与功能验证，待测试单元UUT，  
  - 设计整合和验证  
  - 预综合结束  
  - 门级综合和工艺映射，综合工具产生布尔描述和设计描述  
  - 后综合设计确认，与行为模型，响应比较器  
  - 后综合定时验证，定时边界，信号通道上的速度。  
  - 测试生成与故障模拟，验证行为模型的模板  
  - 校验物理和电器设计规则，扇出约束，电串扰，电源栅压降，噪声电平，功率耗散。  
  - 提取寄生参量，寄生电容  
  - 设计结束，生成掩膜集，（由几何数据构词，GDS——II）  
### 1.2 IC工艺选择  
- PLD、FPGA、标准单元、全定制IC  

## 第二章 组合逻辑设计回顾  
- 输出=瞬时输入变量的布尔函数形式  
- 时序逻辑电路：输出与时刻t之前的历史输入有关  
- 正逻辑：高5V，1；低0V，0；
- 负逻辑：低电平1，高电平0；  
- 
### ASIC库单元  
- 逻辑门，晶体管电路实现  
- CMOS，互补金属氧化物  
- 库： 逻辑门、触发器锁存器、多路服用器、加法器  
- 布尔代数  
- 多纬Bn，中的一个点称为顶点  
- 帝摩根定律，积之和改为和之积  
- venn图  
### 2.3 组合逻辑的表示
### 2.4 组合逻辑的表示  
- 机构化原理图   
- 真值表  
- 布尔方程式  
- 二进制判定图BDD
