module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
    wire [31:0] w3,w4;
    add16 Add1 ( a[15:0], b[15:0] , 0, sum[15:0], w3);
                    
    add16 Add2 ( a[31:16], b[31:16] , w3, sum[31:16], w4);
               
endmodule
