VERSION 5.8 ;
NAMESCASESENSITIVE ON ;
DIVIDERCHAR "/" ;
BUSBITCHARS "[]" ;
DESIGN grid_clb ;
UNITS DISTANCE MICRONS 1000 ;
DIEAREA ( 0 0 ) ( 951940 962660 ) ;
ROW ROW_0 unithd 5520 10880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_1 unithd 5520 13600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_2 unithd 5520 16320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_3 unithd 5520 19040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_4 unithd 5520 21760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_5 unithd 5520 24480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_6 unithd 5520 27200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_7 unithd 5520 29920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_8 unithd 5520 32640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_9 unithd 5520 35360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_10 unithd 5520 38080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_11 unithd 5520 40800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_12 unithd 5520 43520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_13 unithd 5520 46240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_14 unithd 5520 48960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_15 unithd 5520 51680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_16 unithd 5520 54400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_17 unithd 5520 57120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_18 unithd 5520 59840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_19 unithd 5520 62560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_20 unithd 5520 65280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_21 unithd 5520 68000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_22 unithd 5520 70720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_23 unithd 5520 73440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_24 unithd 5520 76160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_25 unithd 5520 78880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_26 unithd 5520 81600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_27 unithd 5520 84320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_28 unithd 5520 87040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_29 unithd 5520 89760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_30 unithd 5520 92480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_31 unithd 5520 95200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_32 unithd 5520 97920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_33 unithd 5520 100640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_34 unithd 5520 103360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_35 unithd 5520 106080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_36 unithd 5520 108800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_37 unithd 5520 111520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_38 unithd 5520 114240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_39 unithd 5520 116960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_40 unithd 5520 119680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_41 unithd 5520 122400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_42 unithd 5520 125120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_43 unithd 5520 127840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_44 unithd 5520 130560 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_45 unithd 5520 133280 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_46 unithd 5520 136000 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_47 unithd 5520 138720 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_48 unithd 5520 141440 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_49 unithd 5520 144160 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_50 unithd 5520 146880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_51 unithd 5520 149600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_52 unithd 5520 152320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_53 unithd 5520 155040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_54 unithd 5520 157760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_55 unithd 5520 160480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_56 unithd 5520 163200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_57 unithd 5520 165920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_58 unithd 5520 168640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_59 unithd 5520 171360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_60 unithd 5520 174080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_61 unithd 5520 176800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_62 unithd 5520 179520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_63 unithd 5520 182240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_64 unithd 5520 184960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_65 unithd 5520 187680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_66 unithd 5520 190400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_67 unithd 5520 193120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_68 unithd 5520 195840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_69 unithd 5520 198560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_70 unithd 5520 201280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_71 unithd 5520 204000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_72 unithd 5520 206720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_73 unithd 5520 209440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_74 unithd 5520 212160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_75 unithd 5520 214880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_76 unithd 5520 217600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_77 unithd 5520 220320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_78 unithd 5520 223040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_79 unithd 5520 225760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_80 unithd 5520 228480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_81 unithd 5520 231200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_82 unithd 5520 233920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_83 unithd 5520 236640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_84 unithd 5520 239360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_85 unithd 5520 242080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_86 unithd 5520 244800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_87 unithd 5520 247520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_88 unithd 5520 250240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_89 unithd 5520 252960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_90 unithd 5520 255680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_91 unithd 5520 258400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_92 unithd 5520 261120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_93 unithd 5520 263840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_94 unithd 5520 266560 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_95 unithd 5520 269280 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_96 unithd 5520 272000 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_97 unithd 5520 274720 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_98 unithd 5520 277440 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_99 unithd 5520 280160 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_100 unithd 5520 282880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_101 unithd 5520 285600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_102 unithd 5520 288320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_103 unithd 5520 291040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_104 unithd 5520 293760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_105 unithd 5520 296480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_106 unithd 5520 299200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_107 unithd 5520 301920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_108 unithd 5520 304640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_109 unithd 5520 307360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_110 unithd 5520 310080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_111 unithd 5520 312800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_112 unithd 5520 315520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_113 unithd 5520 318240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_114 unithd 5520 320960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_115 unithd 5520 323680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_116 unithd 5520 326400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_117 unithd 5520 329120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_118 unithd 5520 331840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_119 unithd 5520 334560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_120 unithd 5520 337280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_121 unithd 5520 340000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_122 unithd 5520 342720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_123 unithd 5520 345440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_124 unithd 5520 348160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_125 unithd 5520 350880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_126 unithd 5520 353600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_127 unithd 5520 356320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_128 unithd 5520 359040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_129 unithd 5520 361760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_130 unithd 5520 364480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_131 unithd 5520 367200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_132 unithd 5520 369920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_133 unithd 5520 372640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_134 unithd 5520 375360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_135 unithd 5520 378080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_136 unithd 5520 380800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_137 unithd 5520 383520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_138 unithd 5520 386240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_139 unithd 5520 388960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_140 unithd 5520 391680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_141 unithd 5520 394400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_142 unithd 5520 397120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_143 unithd 5520 399840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_144 unithd 5520 402560 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_145 unithd 5520 405280 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_146 unithd 5520 408000 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_147 unithd 5520 410720 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_148 unithd 5520 413440 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_149 unithd 5520 416160 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_150 unithd 5520 418880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_151 unithd 5520 421600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_152 unithd 5520 424320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_153 unithd 5520 427040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_154 unithd 5520 429760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_155 unithd 5520 432480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_156 unithd 5520 435200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_157 unithd 5520 437920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_158 unithd 5520 440640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_159 unithd 5520 443360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_160 unithd 5520 446080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_161 unithd 5520 448800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_162 unithd 5520 451520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_163 unithd 5520 454240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_164 unithd 5520 456960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_165 unithd 5520 459680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_166 unithd 5520 462400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_167 unithd 5520 465120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_168 unithd 5520 467840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_169 unithd 5520 470560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_170 unithd 5520 473280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_171 unithd 5520 476000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_172 unithd 5520 478720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_173 unithd 5520 481440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_174 unithd 5520 484160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_175 unithd 5520 486880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_176 unithd 5520 489600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_177 unithd 5520 492320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_178 unithd 5520 495040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_179 unithd 5520 497760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_180 unithd 5520 500480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_181 unithd 5520 503200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_182 unithd 5520 505920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_183 unithd 5520 508640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_184 unithd 5520 511360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_185 unithd 5520 514080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_186 unithd 5520 516800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_187 unithd 5520 519520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_188 unithd 5520 522240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_189 unithd 5520 524960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_190 unithd 5520 527680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_191 unithd 5520 530400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_192 unithd 5520 533120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_193 unithd 5520 535840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_194 unithd 5520 538560 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_195 unithd 5520 541280 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_196 unithd 5520 544000 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_197 unithd 5520 546720 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_198 unithd 5520 549440 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_199 unithd 5520 552160 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_200 unithd 5520 554880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_201 unithd 5520 557600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_202 unithd 5520 560320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_203 unithd 5520 563040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_204 unithd 5520 565760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_205 unithd 5520 568480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_206 unithd 5520 571200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_207 unithd 5520 573920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_208 unithd 5520 576640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_209 unithd 5520 579360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_210 unithd 5520 582080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_211 unithd 5520 584800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_212 unithd 5520 587520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_213 unithd 5520 590240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_214 unithd 5520 592960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_215 unithd 5520 595680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_216 unithd 5520 598400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_217 unithd 5520 601120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_218 unithd 5520 603840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_219 unithd 5520 606560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_220 unithd 5520 609280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_221 unithd 5520 612000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_222 unithd 5520 614720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_223 unithd 5520 617440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_224 unithd 5520 620160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_225 unithd 5520 622880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_226 unithd 5520 625600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_227 unithd 5520 628320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_228 unithd 5520 631040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_229 unithd 5520 633760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_230 unithd 5520 636480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_231 unithd 5520 639200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_232 unithd 5520 641920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_233 unithd 5520 644640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_234 unithd 5520 647360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_235 unithd 5520 650080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_236 unithd 5520 652800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_237 unithd 5520 655520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_238 unithd 5520 658240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_239 unithd 5520 660960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_240 unithd 5520 663680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_241 unithd 5520 666400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_242 unithd 5520 669120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_243 unithd 5520 671840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_244 unithd 5520 674560 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_245 unithd 5520 677280 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_246 unithd 5520 680000 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_247 unithd 5520 682720 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_248 unithd 5520 685440 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_249 unithd 5520 688160 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_250 unithd 5520 690880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_251 unithd 5520 693600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_252 unithd 5520 696320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_253 unithd 5520 699040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_254 unithd 5520 701760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_255 unithd 5520 704480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_256 unithd 5520 707200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_257 unithd 5520 709920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_258 unithd 5520 712640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_259 unithd 5520 715360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_260 unithd 5520 718080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_261 unithd 5520 720800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_262 unithd 5520 723520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_263 unithd 5520 726240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_264 unithd 5520 728960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_265 unithd 5520 731680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_266 unithd 5520 734400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_267 unithd 5520 737120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_268 unithd 5520 739840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_269 unithd 5520 742560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_270 unithd 5520 745280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_271 unithd 5520 748000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_272 unithd 5520 750720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_273 unithd 5520 753440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_274 unithd 5520 756160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_275 unithd 5520 758880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_276 unithd 5520 761600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_277 unithd 5520 764320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_278 unithd 5520 767040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_279 unithd 5520 769760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_280 unithd 5520 772480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_281 unithd 5520 775200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_282 unithd 5520 777920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_283 unithd 5520 780640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_284 unithd 5520 783360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_285 unithd 5520 786080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_286 unithd 5520 788800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_287 unithd 5520 791520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_288 unithd 5520 794240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_289 unithd 5520 796960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_290 unithd 5520 799680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_291 unithd 5520 802400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_292 unithd 5520 805120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_293 unithd 5520 807840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_294 unithd 5520 810560 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_295 unithd 5520 813280 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_296 unithd 5520 816000 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_297 unithd 5520 818720 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_298 unithd 5520 821440 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_299 unithd 5520 824160 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_300 unithd 5520 826880 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_301 unithd 5520 829600 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_302 unithd 5520 832320 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_303 unithd 5520 835040 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_304 unithd 5520 837760 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_305 unithd 5520 840480 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_306 unithd 5520 843200 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_307 unithd 5520 845920 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_308 unithd 5520 848640 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_309 unithd 5520 851360 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_310 unithd 5520 854080 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_311 unithd 5520 856800 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_312 unithd 5520 859520 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_313 unithd 5520 862240 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_314 unithd 5520 864960 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_315 unithd 5520 867680 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_316 unithd 5520 870400 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_317 unithd 5520 873120 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_318 unithd 5520 875840 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_319 unithd 5520 878560 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_320 unithd 5520 881280 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_321 unithd 5520 884000 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_322 unithd 5520 886720 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_323 unithd 5520 889440 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_324 unithd 5520 892160 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_325 unithd 5520 894880 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_326 unithd 5520 897600 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_327 unithd 5520 900320 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_328 unithd 5520 903040 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_329 unithd 5520 905760 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_330 unithd 5520 908480 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_331 unithd 5520 911200 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_332 unithd 5520 913920 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_333 unithd 5520 916640 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_334 unithd 5520 919360 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_335 unithd 5520 922080 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_336 unithd 5520 924800 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_337 unithd 5520 927520 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_338 unithd 5520 930240 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_339 unithd 5520 932960 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_340 unithd 5520 935680 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_341 unithd 5520 938400 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_342 unithd 5520 941120 FS DO 2045 BY 1 STEP 460 0 ;
ROW ROW_343 unithd 5520 943840 N DO 2045 BY 1 STEP 460 0 ;
ROW ROW_344 unithd 5520 946560 FS DO 2045 BY 1 STEP 460 0 ;
TRACKS X 230 DO 2069 STEP 460 LAYER li1 ;
TRACKS Y 170 DO 2831 STEP 340 LAYER li1 ;
TRACKS X 170 DO 2800 STEP 340 LAYER met1 ;
TRACKS Y 170 DO 2831 STEP 340 LAYER met1 ;
TRACKS X 230 DO 2069 STEP 460 LAYER met2 ;
TRACKS Y 230 DO 2093 STEP 460 LAYER met2 ;
TRACKS X 340 DO 1400 STEP 680 LAYER met3 ;
TRACKS Y 340 DO 1416 STEP 680 LAYER met3 ;
TRACKS X 460 DO 1035 STEP 920 LAYER met4 ;
TRACKS Y 460 DO 1046 STEP 920 LAYER met4 ;
TRACKS X 1700 DO 280 STEP 3400 LAYER met5 ;
TRACKS Y 1700 DO 283 STEP 3400 LAYER met5 ;
COMPONENTS 208 ;
    - _0_ sky130_fd_sc_hd__conb_1 ;
    - _1_ sky130_fd_sc_hd__conb_1 ;
    - _2_ sky130_fd_sc_hd__conb_1 ;
    - _3_ sky130_fd_sc_hd__conb_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 sky130_fd_sc_hd__dfrbp_1 ;
END COMPONENTS
PINS 22 ;
    - bottom_width_0_height_0__pin_10_ + NET bottom_width_0_height_0__pin_10_ + DIRECTION OUTPUT + USE SIGNAL ;
    - bottom_width_0_height_0__pin_14_ + NET bottom_width_0_height_0__pin_14_ + DIRECTION INPUT + USE SIGNAL ;
    - bottom_width_0_height_0__pin_2_ + NET bottom_width_0_height_0__pin_2_ + DIRECTION INPUT + USE SIGNAL ;
    - bottom_width_0_height_0__pin_6_ + NET bottom_width_0_height_0__pin_6_ + DIRECTION INPUT + USE SIGNAL ;
    - ccff_head + NET ccff_head + DIRECTION INPUT + USE SIGNAL ;
    - ccff_tail + NET ccff_tail + DIRECTION OUTPUT + USE SIGNAL ;
    - clk + NET clk + DIRECTION INPUT + USE SIGNAL ;
    - left_width_0_height_0__pin_11_ + NET left_width_0_height_0__pin_11_ + DIRECTION OUTPUT + USE SIGNAL ;
    - left_width_0_height_0__pin_3_ + NET left_width_0_height_0__pin_3_ + DIRECTION INPUT + USE SIGNAL ;
    - left_width_0_height_0__pin_7_ + NET left_width_0_height_0__pin_7_ + DIRECTION INPUT + USE SIGNAL ;
    - pReset + NET pReset + DIRECTION INPUT + USE SIGNAL ;
    - prog_clk + NET prog_clk + DIRECTION INPUT + USE SIGNAL ;
    - reset + NET reset + DIRECTION INPUT + USE SIGNAL ;
    - right_width_0_height_0__pin_13_ + NET right_width_0_height_0__pin_13_ + DIRECTION OUTPUT + USE SIGNAL ;
    - right_width_0_height_0__pin_1_ + NET right_width_0_height_0__pin_1_ + DIRECTION INPUT + USE SIGNAL ;
    - right_width_0_height_0__pin_5_ + NET right_width_0_height_0__pin_5_ + DIRECTION INPUT + USE SIGNAL ;
    - right_width_0_height_0__pin_9_ + NET right_width_0_height_0__pin_9_ + DIRECTION INPUT + USE SIGNAL ;
    - set + NET set + DIRECTION INPUT + USE SIGNAL ;
    - top_width_0_height_0__pin_0_ + NET top_width_0_height_0__pin_0_ + DIRECTION INPUT + USE SIGNAL ;
    - top_width_0_height_0__pin_12_ + NET top_width_0_height_0__pin_12_ + DIRECTION OUTPUT + USE SIGNAL ;
    - top_width_0_height_0__pin_4_ + NET top_width_0_height_0__pin_4_ + DIRECTION INPUT + USE SIGNAL ;
    - top_width_0_height_0__pin_8_ + NET top_width_0_height_0__pin_8_ + DIRECTION INPUT + USE SIGNAL ;
END PINS
NETS 429 ;
    - bottom_width_0_height_0__pin_10_ ( PIN bottom_width_0_height_0__pin_10_ ) ( _1_ LO ) + USE SIGNAL ;
    - bottom_width_0_height_0__pin_14_ ( PIN bottom_width_0_height_0__pin_14_ ) + USE SIGNAL ;
    - bottom_width_0_height_0__pin_2_ ( PIN bottom_width_0_height_0__pin_2_ ) + USE SIGNAL ;
    - bottom_width_0_height_0__pin_6_ ( PIN bottom_width_0_height_0__pin_6_ ) + USE SIGNAL ;
    - ccff_head ( PIN ccff_head ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) + USE SIGNAL ;
    - ccff_tail ( PIN ccff_tail ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - clk ( PIN clk ) + USE SIGNAL ;
    - left_width_0_height_0__pin_11_ ( PIN left_width_0_height_0__pin_11_ ) ( _0_ LO ) + USE SIGNAL ;
    - left_width_0_height_0__pin_3_ ( PIN left_width_0_height_0__pin_3_ ) + USE SIGNAL ;
    - left_width_0_height_0__pin_7_ ( PIN left_width_0_height_0__pin_7_ ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_0_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_10_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_11_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_12_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_13_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_14_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_1_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_2_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_3_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_4_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_5_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_6_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_7_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_8_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_9_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 D ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_0_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_10_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_11_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_12_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_13_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_14_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_1_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_2_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_3_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_4_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_5_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_6_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_7_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_8_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_9_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 D ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_0_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_10_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_11_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_12_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_13_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_14_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_1_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_2_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_3_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_4_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_5_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_6_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_7_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_8_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_9_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 D ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.ccff_tail ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_0_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_10_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_11_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_12_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_13_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_14_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_1_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_2_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_3_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_4_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_5_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_6_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_7_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_8_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_0_.lut4_mux_0_.INVTX1_9_.in ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 D ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.ccff_tail ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.Q ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 D ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.Qb ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 Q_N ) + USE SIGNAL ;
    - pReset ( PIN pReset ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 RESET_B )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 RESET_B ) + USE SIGNAL ;
    - prog_clk ( PIN prog_clk ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_3_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_2_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_1_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_3.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_2.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_1.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.mem_fle_0_in_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_3.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_1.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.mem_ble4_out_0.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_9_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_8_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_7_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_6_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_5_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_4_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_3_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_2_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_1_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_15_.sky130_fd_sc_hd__dfrbp_1 CLK )
      ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_14_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_13_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_12_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_11_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_10_.sky130_fd_sc_hd__dfrbp_1 CLK ) ( logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_0.logical_tile_clb_mode_default__fle_mode_n1_lut4__ble4_mode_default__lut4_0.lut4_sc_dff_compact_mem.sc_dff_compact_0_.sky130_fd_sc_hd__dfrbp_1 CLK ) + USE SIGNAL ;
    - reset ( PIN reset ) + USE SIGNAL ;
    - right_width_0_height_0__pin_13_ ( PIN right_width_0_height_0__pin_13_ ) ( _2_ LO ) + USE SIGNAL ;
    - right_width_0_height_0__pin_1_ ( PIN right_width_0_height_0__pin_1_ ) + USE SIGNAL ;
    - right_width_0_height_0__pin_5_ ( PIN right_width_0_height_0__pin_5_ ) + USE SIGNAL ;
    - right_width_0_height_0__pin_9_ ( PIN right_width_0_height_0__pin_9_ ) + USE SIGNAL ;
    - set ( PIN set ) + USE SIGNAL ;
    - top_width_0_height_0__pin_0_ ( PIN top_width_0_height_0__pin_0_ ) + USE SIGNAL ;
    - top_width_0_height_0__pin_12_ ( PIN top_width_0_height_0__pin_12_ ) ( _3_ LO ) + USE SIGNAL ;
    - top_width_0_height_0__pin_4_ ( PIN top_width_0_height_0__pin_4_ ) + USE SIGNAL ;
    - top_width_0_height_0__pin_8_ ( PIN top_width_0_height_0__pin_8_ ) + USE SIGNAL ;
END NETS
END DESIGN
