static uint64_t sifive_gpio_read ( void * opaque , hwaddr offset , unsigned int size ) { SIFIVEGPIOState * s = SIFIVE_GPIO ( opaque ) ; int r = 0 ; switch ( offset ) { case SIFIVE_GPIO_REG_VALUE : r = s -> value ; break ; case SIFIVE_GPIO_REG_INPUT_EN : r = s -> input_en ; break ; case SIFIVE_GPIO_REG_OUTPUT_EN : r = s -> output_en ; break ; case SIFIVE_GPIO_REG_PORT : r = s -> port ; break ; case SIFIVE_GPIO_REG_PUE : r = s -> pue ; break ; case SIFIVE_GPIO_REG_DS : r = s -> ds ; break ; case SIFIVE_GPIO_REG_RISE_IE : r = s -> rise_ie ; break ; case SIFIVE_GPIO_REG_RISE_IP : r = s -> rise_ip ; break ; case SIFIVE_GPIO_REG_FALL_IE : r = s -> fall_ie ; break ; case SIFIVE_GPIO_REG_FALL_IP : r = s -> fall_ip ; break ; case SIFIVE_GPIO_REG_HIGH_IE : r = s -> high_ie ; break ; case SIFIVE_GPIO_REG_HIGH_IP : r = s -> high_ip ; break ; case SIFIVE_GPIO_REG_LOW_IE : r = s -> low_ie ; break ; case SIFIVE_GPIO_REG_LOW_IP : r = s -> low_ip ; break ; case SIFIVE_GPIO_REG_IOF_EN : r = s -> iof_en ; break ; case SIFIVE_GPIO_REG_IOF_SEL : r = s -> iof_sel ; break ; case SIFIVE_GPIO_REG_OUT_XOR : r = s -> out_xor ; break ; default : qemu_log_mask ( LOG_GUEST_ERROR , "%s: bad read offset 0x%" HWADDR_PRIx "\n" , __func__ , offset ) ; } trace_sifive_gpio_read ( offset , r ) ; return r ; } 