static void\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , int V_3 )\r\n{\r\nstatic const int * V_4 [] = {\r\n& V_5 ,\r\n& V_6 ,\r\n& V_7 ,\r\n& V_8 ,\r\n& V_9 ,\r\n& V_10 ,\r\n& V_11 ,\r\n& V_12 ,\r\nNULL\r\n} ;\r\nF_2 ( V_1 , V_2 , V_3 , V_13 , V_14 , V_4 , V_15 , V_16 | V_17 ) ;\r\n}\r\nstatic int\r\nF_3 ( T_2 * V_2 , T_3 * V_18 , T_1 * V_19 , void * T_4 V_20 )\r\n{\r\nT_5 * V_21 , * V_22 ;\r\nT_1 * V_23 ;\r\nT_2 * V_24 ;\r\nT_6 error , V_25 , V_26 ;\r\nint V_27 = 2 ,\r\nV_3 = 0 ;\r\nT_7 V_28 , V_29 , V_30 ;\r\nT_8 V_31 ;\r\nT_9 V_32 ;\r\nT_10 V_33 ;\r\nF_4 ( V_18 -> V_34 , V_35 , L_1 ) ;\r\nF_5 ( V_18 -> V_34 , V_36 ) ;\r\nV_26 = ( F_6 ( V_2 , V_3 ) & 0xF0 ) >> 4 ;\r\nV_33 . V_37 = 0 ;\r\nif ( ( V_26 == V_38 ) || ( V_26 == V_39 ) || ( V_26 == V_40 )\r\n|| ( V_26 == V_41 ) ) {\r\nV_33 . V_37 = V_42 ;\r\n}\r\nelse if ( V_26 == V_43 ) {\r\nV_33 . V_37 = V_44 ;\r\n}\r\nV_21 = F_7 ( V_19 , V_45 , V_2 , 0 ,\r\nV_27 , L_1 ) ;\r\nV_23 = F_8 ( V_21 , V_46 ) ;\r\nF_9 ( V_23 , V_47 , V_2 , V_3 , 1 , V_48 ) ;\r\nF_9 ( V_23 , V_49 , V_2 , V_3 , 2 , V_48 ) ;\r\nV_28 = F_10 ( V_2 , V_27 ) ;\r\nV_29 = F_11 ( V_2 , V_27 ) ;\r\nif ( V_29 < 4 ) {\r\n;\r\n}\r\nelse if ( V_28 < V_29 ) {\r\nV_29 -= 4 ;\r\nif ( V_28 > V_29 )\r\nV_28 = V_29 ;\r\n}\r\nelse {\r\nV_28 -= 4 ;\r\nV_29 -= 4 ;\r\nV_3 = F_12 ( V_2 ) - 4 ;\r\nV_31 = F_13 ( V_2 , V_3 ) ;\r\nif ( V_19 ) {\r\nF_14 ( V_23 , V_50 , V_2 , V_3 ,\r\n2 , V_31 ) ;\r\n}\r\nV_32 = FALSE ;\r\nif ( V_18 -> V_51 -> V_4 . V_52 ) {\r\nif ( F_15 ( F_16 () , V_18 , V_45 , 0 ) != NULL )\r\nV_32 = TRUE ;\r\n} else {\r\nif ( V_31 != V_53 + 1 ) {\r\nif ( ! V_54 &&\r\n( V_31 != 0 || ( V_53 != V_55 ) ) ) {\r\nV_32 = TRUE ;\r\nF_17 ( F_16 () , V_18 , V_45 , 0 , & V_53 ) ;\r\n}\r\n}\r\n}\r\nV_22 = F_18 ( V_23 , V_56 ,\r\nV_2 , V_3 , 0 , V_32 ) ;\r\nF_19 ( V_22 ) ;\r\nV_53 = V_31 ;\r\nerror = F_6 ( V_2 , V_3 + 2 ) ;\r\nF_1 ( V_23 , V_2 , V_3 + 2 ) ;\r\nV_25 = F_6 ( V_2 , V_3 + 3 ) ;\r\nif ( V_25 != V_57 ) {\r\nV_33 . V_37 |= V_58 ;\r\n}\r\nelse if ( V_25 != V_59 ) {\r\nV_33 . V_37 |= V_60 ;\r\n}\r\nF_9 ( V_23 , V_61 , V_2 , V_3 + 3 ,\r\n1 , V_48 ) ;\r\nif ( ( error & V_62 ) && V_19 ) {\r\nV_30 = F_20 ( V_2 , V_3 - 4 ) ;\r\nV_30 *= 4 ;\r\nF_14 ( V_23 , V_63 , V_2 , V_3 - 4 ,\r\n4 , V_30 ) ;\r\n#if 0\r\nif (error & BRDWLK_TRUNCATED_BIT) {\r\ntvb_set_reported_length(tvb, plen);\r\n}\r\n#endif\r\n}\r\n}\r\nV_33 . V_64 = V_65 ;\r\nV_24 = F_21 ( V_2 , 2 , V_28 , V_29 ) ;\r\nF_22 ( V_66 , V_24 , V_18 , V_19 , & V_33 ) ;\r\nreturn F_23 ( V_2 ) ;\r\n}\r\nstatic void\r\nF_24 ( void )\r\n{\r\nV_53 = 0 ;\r\nV_54 = TRUE ;\r\n}\r\nvoid\r\nF_25 ( void )\r\n{\r\nstatic T_11 V_67 [] = {\r\n{ & V_47 ,\r\n{ L_2 , L_3 , V_68 , V_69 , F_26 ( V_70 ) ,\r\n0xF0 , NULL , V_71 } } ,\r\n{ & V_61 ,\r\n{ L_4 , L_5 , V_68 , V_69 , F_26 ( V_72 ) ,\r\n0x0F , NULL , V_71 } } ,\r\n{ & V_13 ,\r\n{ L_6 , L_7 , V_68 , V_69 , NULL , 0x0 , NULL ,\r\nV_71 } } ,\r\n{ & V_50 ,\r\n{ L_8 , L_9 , V_73 , V_74 , NULL , 0x0 ,\r\nNULL , V_71 } } ,\r\n{ & V_56 ,\r\n{ L_10 , L_11 , V_75 , V_76 , NULL , 0x0 ,\r\nNULL , V_71 } } ,\r\n{ & V_49 ,\r\n{ L_12 , L_13 , V_73 , V_74 , NULL , 0xFFF , NULL ,\r\nV_71 } } ,\r\n{ & V_63 ,\r\n{ L_14 , L_15 , V_77 , V_74 , NULL , 0x0 , NULL ,\r\nV_71 } } ,\r\n{ & V_5 ,\r\n{ L_16 , L_17 , V_75 , 8 , F_27 ( & V_78 ) , 0x01 , NULL ,\r\nV_71 } } ,\r\n{ & V_6 ,\r\n{ L_18 , L_19 , V_75 , 8 , F_27 ( & V_79 ) , 0x02 , NULL ,\r\nV_71 } } ,\r\n{ & V_7 ,\r\n{ L_20 , L_21 , V_75 , 8 , F_27 ( & V_80 ) , 0x04 , NULL ,\r\nV_71 } } ,\r\n{ & V_8 ,\r\n{ L_22 , L_23 , V_75 , 8 , F_27 ( & V_81 ) , 0x08 , NULL ,\r\nV_71 } } ,\r\n{ & V_9 ,\r\n{ L_24 , L_25 , V_75 , 8 , F_27 ( & V_82 ) , 0x10 , NULL ,\r\nV_71 } } ,\r\n{ & V_10 ,\r\n{ L_26 , L_27 , V_75 , 8 , F_27 ( & V_83 ) , 0x20 , NULL ,\r\nV_71 } } ,\r\n{ & V_11 ,\r\n{ L_28 , L_29 , V_75 , 8 , F_27 ( & V_84 ) , 0x40 , NULL ,\r\nV_71 } } ,\r\n{ & V_12 ,\r\n{ L_30 , L_31 , V_75 , 8 , F_27 ( & V_85 ) , 0x80 , NULL ,\r\nV_71 } } ,\r\n} ;\r\nstatic T_7 * V_86 [] = {\r\n& V_46 ,\r\n& V_14 ,\r\n} ;\r\nV_45 = F_28 ( L_1 ,\r\nL_1 , L_32 ) ;\r\nF_29 ( V_45 , V_67 , F_30 ( V_67 ) ) ;\r\nF_31 ( V_86 , F_30 ( V_86 ) ) ;\r\nF_32 ( & F_24 ) ;\r\n}\r\nvoid\r\nF_33 ( void )\r\n{\r\nT_12 V_87 ;\r\nV_87 = F_34 ( F_3 , V_45 ) ;\r\nF_35 ( L_33 , V_65 , V_87 ) ;\r\nF_35 ( L_33 , 0xABCD , V_87 ) ;\r\nV_66 = F_36 ( L_34 , V_45 ) ;\r\n}
