DECL|ALTERA_AVALON_PIO_DIRECTION_INPUT|macro|ALTERA_AVALON_PIO_DIRECTION_INPUT
DECL|ALTERA_AVALON_PIO_DIRECTION_OUTPUT|macro|ALTERA_AVALON_PIO_DIRECTION_OUTPUT
DECL|IOADDR_ALTERA_AVALON_PIO_CLEAR_BITS|macro|IOADDR_ALTERA_AVALON_PIO_CLEAR_BITS
DECL|IOADDR_ALTERA_AVALON_PIO_DATA|macro|IOADDR_ALTERA_AVALON_PIO_DATA
DECL|IOADDR_ALTERA_AVALON_PIO_DIRECTION|macro|IOADDR_ALTERA_AVALON_PIO_DIRECTION
DECL|IOADDR_ALTERA_AVALON_PIO_EDGE_CAP|macro|IOADDR_ALTERA_AVALON_PIO_EDGE_CAP
DECL|IOADDR_ALTERA_AVALON_PIO_IRQ_MASK|macro|IOADDR_ALTERA_AVALON_PIO_IRQ_MASK
DECL|IOADDR_ALTERA_AVALON_PIO_SET_BIT|macro|IOADDR_ALTERA_AVALON_PIO_SET_BIT
DECL|IORD_ALTERA_AVALON_PIO_CLEAR_BITS|macro|IORD_ALTERA_AVALON_PIO_CLEAR_BITS
DECL|IORD_ALTERA_AVALON_PIO_DATA|macro|IORD_ALTERA_AVALON_PIO_DATA
DECL|IORD_ALTERA_AVALON_PIO_DIRECTION|macro|IORD_ALTERA_AVALON_PIO_DIRECTION
DECL|IORD_ALTERA_AVALON_PIO_EDGE_CAP|macro|IORD_ALTERA_AVALON_PIO_EDGE_CAP
DECL|IORD_ALTERA_AVALON_PIO_IRQ_MASK|macro|IORD_ALTERA_AVALON_PIO_IRQ_MASK
DECL|IORD_ALTERA_AVALON_PIO_SET_BITS|macro|IORD_ALTERA_AVALON_PIO_SET_BITS
DECL|IOWR_ALTERA_AVALON_PIO_CLEAR_BITS|macro|IOWR_ALTERA_AVALON_PIO_CLEAR_BITS
DECL|IOWR_ALTERA_AVALON_PIO_DATA|macro|IOWR_ALTERA_AVALON_PIO_DATA
DECL|IOWR_ALTERA_AVALON_PIO_DIRECTION|macro|IOWR_ALTERA_AVALON_PIO_DIRECTION
DECL|IOWR_ALTERA_AVALON_PIO_EDGE_CAP|macro|IOWR_ALTERA_AVALON_PIO_EDGE_CAP
DECL|IOWR_ALTERA_AVALON_PIO_IRQ_MASK|macro|IOWR_ALTERA_AVALON_PIO_IRQ_MASK
DECL|IOWR_ALTERA_AVALON_PIO_SET_BITS|macro|IOWR_ALTERA_AVALON_PIO_SET_BITS
DECL|__ALTERA_AVALON_PIO_REGS_H__|macro|__ALTERA_AVALON_PIO_REGS_H__
