0.6
2018.2
Jun 14 2018
20:41:02
C:/Users/vcvin/Documents/UART/UART.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
C:/Users/vcvin/Documents/UART/UART.srcs/sim_1/new/tb_uart.v,1531893475,verilog,,,,tb_uart,,,,,,,,
C:/Users/vcvin/Documents/UART/UART.srcs/sim_1/new/tb_uart_tx.v,1531648214,verilog,,,,tb_uart_tx,,,,,,,,
C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/fifo.v,1531883832,verilog,,C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/uart.v,,FIFO,,,,,,,,
C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/uart.v,1531895324,verilog,,C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/uart_rx.v,,uart,,,,,,,,
C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/uart_rx.v,1531659900,verilog,,C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/uart_tx.v,,uart_rx,,,,,,,,
C:/Users/vcvin/Documents/UART/UART.srcs/sources_1/new/uart_tx.v,1531640337,verilog,,C:/Users/vcvin/Documents/UART/UART.srcs/sim_1/new/tb_uart.v,,uart_tx,,,,,,,,
