
State Machine - |FPGA_EXP3|SEQ_DECT:seq_dector|st
Name st.S9 st.S8 st.S7 st.S6 st.S5 st.S4 st.S3 st.S2 st.S1 st.S0 
st.S0 0 0 0 0 0 0 0 0 0 0 
st.S1 0 0 0 0 0 0 0 0 1 1 
st.S2 0 0 0 0 0 0 0 1 0 1 
st.S3 0 0 0 0 0 0 1 0 0 1 
st.S4 0 0 0 0 0 1 0 0 0 1 
st.S5 0 0 0 0 1 0 0 0 0 1 
st.S6 0 0 0 1 0 0 0 0 0 1 
st.S7 0 0 1 0 0 0 0 0 0 1 
st.S8 0 1 0 0 0 0 0 0 0 1 
st.S9 1 0 0 0 0 0 0 0 0 1 

State Machine - |FPGA_EXP3|SEQ_GEN1:seq_gen_1|st
Name st.S8 st.S0 st.S6 st.S5 st.S4 st.S3 st.S2 st.S1 st.S7 
st.S7 0 0 0 0 0 0 0 0 0 
st.S1 0 0 0 0 0 0 0 1 1 
st.S2 0 0 0 0 0 0 1 0 1 
st.S3 0 0 0 0 0 1 0 0 1 
st.S4 0 0 0 0 1 0 0 0 1 
st.S5 0 0 0 1 0 0 0 0 1 
st.S6 0 0 1 0 0 0 0 0 1 
st.S0 0 1 0 0 0 0 0 0 1 
st.S8 1 0 0 0 0 0 0 0 1 
