具有复杂特征的混合混沌系统无源等效的框架理论研究	多吸引子;鲁棒无源等效;混合混沌动态系统;迁移控制	利用混沌运动的遍历性及最小相空间特性，研究混沌系统辨识的MNPE法和MPSV法，实现混沌动态系统模型的寻优和辨识。借助线性矩阵不等式LMI理论，构造表征系统能量的类Lyapunov函数族，研究具有非线性、时变、时滞、不确定性等特征的混合混沌动态系统的鲁棒无源控制方案，从系统的角度出发，提出一种对于具有不确定性、时变、时滞等复杂特征的混沌模型普遍适用的控制框架理论，并在最小程度改变系统结构的情况下设计控制律，不仅实现多吸引子混沌系统不同吸引子之间的迁移控制，而且可以实现系统的同步控制及跟踪控制。采用范围可调的捕获区控制技术，减小无源控制的保守性，扩大系统的稳定性控制范围。该研究将丰富非线性系统领域的研究内容，具有较高的理论价值，还可以应用于混合电路系统的设计中，具有一定的应用价值。
红外焦平面阵列视网膜形态读出电路技术研究	红外焦平面阵列;读出电路;视网膜形态学	红外图像是高背景下的低对比度图像，而在目标探测等应用中，大量图像数据的高速处理需要较大的功耗，对于便携式低功耗的系统，现有的数字处理器难以实时地处理这么大的数据量。且红外图像信号的动态范围、传输的速度和模数转换后的精度都受到模数转换器的限制。针对焦平面阵列视频输出和后面的图像处理之间存在的这种计算瓶颈，本项目拟借鉴脊椎动物视网膜的原理，研究局部增益自动控制像元结构以实现红外焦平面阵列探测元动态范围的自适应调整，充分利用现有焦平面探测阵列的动态范围；设计功耗低、实时性强的片上仿生型信号处理电路，用低功耗的模拟集成电路来实现片上信号处理功能，在红外焦平面阵列像素里面引入分布式计算，由视网膜形态电路在阵列结构里执行多项功能，大大提高集成红外系统的速度和整体性能。
MMIC左手传输线宽带功率分配/合成技术研究	砷化镓;微波单片集成电路;功率分配/合成;左手传输线	左手材料是一类不存在于自然界中的具有负折射率的新型人造电磁材料。使用左手材料可以实现电磁波的反向波传输、亚波长聚焦以及后向辐射等特殊行为。零相移左手传输线是左手材料在微波集成电路上的成功应用，它消除了微波传输线长度对传输信号相位的影响，对实现微波器件的小型化有着重要的意义。本项目在对微波频段左手材料的长期研究基础上，针对左手传输线带宽窄损耗大，提出了一种超宽带低损耗的零相移左手传输线结构，通过仿真验证了其在功率分配/合成上应用的可行性，并对其在功率合成放大器等微波电路和器件上的应用作了初步探索。对于克服左手材料高损耗、窄带宽的缺点，利用其开发新型微波器件以及微波集成系统有着极其重要的意义。
基于失效物理的小子样长寿命产品寿命预测理论	小子样;长寿命;可靠性;寿命预测;失效物理	以典型小子样长寿命产品（星载铷钟、激光装置高储能电容器、卫星动量轮等）为背景，研究基于失效物理的寿命预测理论，包括基于失效物理的退化轨道建模理论、加速退化试验设计与分析理论、基于退化轨道模型的寿命预测理论，提供典型退化轨道模型、加速退化试验方案、寿命模型等，从而为一般小子样长寿命产品寿命预测提供基础理论和分析方法。
微波超宽带（UWB）混沌无线通信关键技术研究	实用化;超宽带;混沌;多址;误码率性能	本项目从事基于混沌理论的超宽带无线通信技术的研究，内容有三部分。（1）微波频段（2 GHz以上）混沌信号产生机理与微带电路实现，解决微波频段混沌信号频率难以控制及振荡器硬件实现等问题。（2）在混沌数字通信研究成果基础上进行拓展，探索以超宽带脉冲无线电（UWB-IR）和发送参考（TR）模式为主的调制与非相干接收检测理论，以及基于跳频的伪混沌码的跳时（PCTH）多址通信技术，力图减少用户间干扰和多径衰落，提高用户容量和信道利用率，获取成本低、能安全发送和可靠接收的超宽带信号，并搭建易于工程实现的硬件电路。（3）基于无线信道，推导误码率性能封闭解析表达式，评估研究方案与传统通信系统的性能，在对现有无线通信不造成干扰的前提下，实现与传统无线通信的共存。这些研究内容是申请人博士论文的延续，通过本项目的完成可实现混沌理论在新一代超宽带无线通信中的较好应用，能推进混沌无线通信从理论研究朝实用化方向转变。
片间高速串行收发电路的低功耗技术研究	时钟;串行收发电路;电平转换;均衡;功耗	芯片间高速串行总线技术是高性能芯片设计的重要环节，而总线中的物理层部分――高速串行收发电路，它的功耗问题已经成为限制总线技术发展的因素之一。如何在保证数据高速率传输的同时能够合理有效地降低功耗，是当前这个研究领域的重要课题。本项目首先从高速串行收发电路中功耗的分布角度入手，通过重点研究其中的几个关键模块：时钟产生和分布电路、均衡电路以及电平转换接口电路的结构特点，对其功耗问题进行量化分析，找出影响功耗的主要因素。在此基础上，计划采用注入锁定、片上传输线等新技术和独特的电路形式对上述关键电路模块进行功耗的优化，从而达到有效降低功耗的目的。本项目的研究试验成果，将为高速串行收发电路的低功耗实现提供新的研究思路，并为高速低功耗总线的芯片设计提供借鉴。
情境感知服务位置信息获取机理与算法	全相位FFT;信道模型;RFID室内定位;情境感知;相位测距	在情境感知服务技术领域，服务对象的位置信息是最重要的环境参数之一，因此，室内无线定位技术成为其关键和研究热点。本课题选用超高频无源RFID信号为载体，提出基于新型谱分析的"相位差"测距方法，实现室内对象精确位置感知。研究工作将在以下几方面展开: (1) 基于超高频无源RFID信号的室内传输模型建立；(2) 基于全相位FFT谱分析理论的带通信号高精度相位信息提取算法；(3) 基于信号"相位差"的新型RFID标签定位算法；(4)系统的具体实现方案与关键技术。创新点包括：采用超高频波段无线信号的"相位"物理量作为室内目标位置确定依据；采用"全相位FFT频谱分析理论"实现室内视距无线电波高精度相位测量；超高频无源RFID信号室内传输模型建立；采用RFID技术获取情境感知服务的位置信息。本课题成果与情境感知服务、普适计算等新兴技术融合，可提高系统性能并衍生出更多的智能应用。
大功率径向振动压电变压器设计理论与方法研究	大功率径向振动压电变压器;非线性压电效应;等效电路模型	目前大功率径向振动压电变压器（Large Power Radial Vibration Mode Piezoelectric Transformer，以下简称为LP-PT）的设计理论与设计方法尚不完善，因此设计出的LP-PT的功率和效率偏低。针对这种情况，本课题将采用理论分析、仿真及实验等手段，对LP-PT的二维/三维模型、热效应及大功率场合容易出现的非线性效应进行研究，解决LP-PT耦合振动模式的抑制问题、温升和非线性工作范围的预测问题、LP-PT电极的形状、面积和布局优化设计问题、LP-PT输入和输出部分的隔离层设计问题，从而提高LP-PT的有效机电耦合系数、功率密度和效率，并对目前LP-PT的设计公式进行修正，对设计方法做进一步改进，形成一套合理的LP-PT的设计流程，为LP-PT的设计提供理论依据和指导。本课题的开展，对提高我国压电变压器的研究水平具有重要意义。
面向室内复杂环境的RFID定位方法研究	RFID;室内定位;虚拟标签;收包率	本项目通过分析影响室内定位精度和效率的诸多因素，结合动态子区域划分思想，引入环境因子，建立具有自适应性的室内定位信号传播模型。然后从链路收包率PRR、RSSI与距离变化之间的规律入手，针对室内复杂的实际环境在不同时间、空间的大量实验与理论分析、研究基础上，建立链路收包率PRR和RSSI以及定位距离之间的关系模型。在此基础上，利用收包率PRR、RSSI作为位置感知信息，引入虚拟标签概念，利用经典信号传播模型在定位区域内构造虚拟参考标签空间，避免实际部署大量高密度参考标签带来的射频信号干扰问题，以提高定位精度。同时克服现有RFID定位方法在参考标签范围外的区域上定位精度失真的问题，最终建立基于适合室内复杂环境、中短距离下的移动对象距离评估模型和虚拟参考标签空间相融合的RFID定位模型和方法体系，为RFID定位研究和应用提供新的思路和理论依据。
纳米CMOS集成电路抗老化性设计	电路可靠性;关键路径;设计规则;抗老化性设计	随着CMOS集成电路工艺尺寸的不断缩小，PMOS晶体管的负偏置温度不稳定性（NBTI）引起的电路老化加速，严重影响芯片的可靠性和寿命。现有国内外研究工作主要针对电路老化后的监测与容忍技术，属于被动的解决方案。如何有效实现电路的主动抗老化，是集成电路可靠性领域尚待解决的重要课题。本项目提出电路抗老化性设计（DFA）概念，以电路结构性抗老化技术为切入点，挖掘电路先天抗老化的能力。研究电路关键路径早衰节点的预测方法，包括可计算老化建模与定量表征方法，基于晶体管级/门级联合仿真的老化信息提取方法；研究电路抗老化设计技术，包括静态/动态混合的电路抗老化结构特征分析，建立层次性的抗老化设计规则；将抗老化性约束纳入传统设计流程，应用抗老化设计规则，研究面向时延、功耗、面积和老化复合指标的电路拓扑结构综合方法。本项目研究对提高纳米CMOS集成电路的可靠性和寿命、完善集成电设计方法学，具重要的实际意义。
基于混沌不可预测性的信息加密系统新制式的若干基本问题研究	不可预测性;混沌;新制式信息加密	将混沌加密和常规加密级联的混合加密方案是一种新制式的加密方案。本项目从物理系统和应用技术的角度出发，致力于基于不可预测性的混沌信号的特征化、优选、利用及相关测试算法研究，不仅有利于提高系统的安全性，而且能为系统安全性能评估提供理论依据。主要包括鞍周期轨道的非局部半稳定性分析方法、混沌系统不可预测性强弱的检测算法及基于不可预测性的新制式加密系统的安全性能评估方法研究，以期为利用混沌不可预测性的新制式加密系统建立基本的理论框架，形成一套系统的分析方法。在此基础上，给出一种软、硬件结合的新制式加密系统实现模型。混沌不可预测性在混沌密码系统中应用的研究在国际上尚未开展，混沌加密系统的安全性评估理论尚未建立。因此，本课题属于混沌加密新途径的探索，是一项具有独创性、基础性和挑战性的国际前沿课题，可望取得一些独创性成果，对促进混沌理论及其实用化技术的发展具有重要的理论意义和实质的推动作用。
极低电压数字集成电路稳定性研究	低功耗;时序优化;EDA;数字集成电路;电路设计	随着移动类，便携设备，无线传感器节点，植入式医用微系统的应用，集成电路低功耗技术成为实现系统的关键性要素。极低电压数字电路工作在晶体管阈值附近或以下的电压，可以获得极低的功耗和较高的能效。极低电压技术已成为低功耗技术发展的热点之一。随着工艺进步和集成电路规模的扩大，由于对工艺变化，动态电压，温度起伏的高敏感度使得极低压数字集成电路的稳定性遇到了根本性的挑战。稳定性的解决或缓解是极低压电路实用化的重要前提条件之一。本课题关注极低电压数字集成电路的稳定性，研究内容包括：（1）参数化基于模块的统计时序分析方法；（2）可变电压下的时钟偏斜的时序优化方法；（3）支持统计静态时序分析的数字标准单元电路设计方法及库实现。本课题的工作将为提供与现有EDA设计流程兼容的解决方案，以满足不同应用对极低功耗的实际需求。
用于空气质量监测的便携式霍尔纳米传感器核心芯片研发	校正;电容失配;霍尔传感器;颗粒物;模数转换器	本项目的研究目标是设计便携式、低成本、高性能霍尔纳米传感器芯片，该芯片可用于监测空气中纳米颗粒物。实现高性能霍尔纳米传感器的关键是实现高精度模数转换器（ADC），ADC线性度受限于比较器失调和电容失配，是必须攻克的瓶颈。本项目拟开展以下三项创新性研究：（1）基于延迟单元设计不消耗静态电流的比较器，每次比较对延迟单元进行循环移位，可以将比较器失调动态抵消；通过改变延迟单元的级数就能实现精度可编程，满足传感器多模式感知接口需求；通过加入动态前置预放大器、粗细转换、"举手表决"以及优化传输函数等抑制噪声；（2）针对ADC电容失配：本项目拟采用"电容重组"方案，通过对电容排序、重构使得正、负误差抵消，能克服传统工作模式导致电容失配误差不断累加的缺陷；（3）设计全差分霍尔传感器，提高灵敏度；相比传统分离的滤波、放大、噪声消除电路，设计集滤波、积分、放大、失调消除、1/f噪声消除于一体的模拟前端电路。
认知无线电系统可调多波段多模式高效射频功率放大器研究	线性化;多波段;功率放大器;捷变频;认知无线电	认知无线电技术是一种能极大地提高频谱效率的智能无线电技术，具有灵活性、智能性和可重配置性。可重配置捷变频高效射频功率放大器是认知无线电系统中最昂贵、耗能最多的关键部件，因此是认知无线通信系统实现节能降耗，构建绿色通信，实现长期可持续发展的关键。本项目将针对认知无线电系统射频功放的效率、线性度、捷变频和超宽工作频率范围等关键问题展开研究，探索基于Doherty架构的可调多波段高效射频功放实现超宽工作频带覆盖的工作原理和技术实现方法，深入研究射频功放实现捷变频的主要障碍和克服这些障碍的方法，研究具有捷变频能力的线性化技术，解决认知无线电系统射频功放的关键技术问题，为实现真正的高频谱效率高功率效率的绿色认知无线电通信系统奠定坚实的基础。此外，具有捷变频特性的高效线性功放技术也是新一代相控阵天线面临的关键技术难题，所以本项目的研究对我国新型国防系统的研发同样具有非常重要的意义。
多通道关联脑电信号复合处理与硅芯片集成技术研究	模拟集成电路;脑电;设计;检测	脑机信息交互植入式微系统是探索人-机融合的最前沿的课题。近年来，随着微电子技术的发展，植入式无线集成微系统接口成为研究者探索的热点问题。脑电神经信号由于其复杂性、互扰性、时空性和微弱等特性，同时，传统拖缆脑电获取系统不利于实现残疾假肢有效功能代偿等任务，而无线植入式接口在现设计原理和通信带宽限制下，获取脑信号存在严重丢失而难以准确重现原始脑电信号。因此，本课题提出脑电信号的动态非线性能量-复杂布尔网络检测机制及集成化方案。课题以基于非线性能量算子和布尔网络的锋电位检测/分类为突破点，运用信息学、微电子学和神经工程学，重点探索布尔神经网络的脑电信号智能分类及亚阈值超低功耗CMOS集成化建模。在获取多通道空间并行神经元锋电位时，通过阵列动态能量算子检测在无尺度学习响应模式下，实现适应分类的低数据传输率的微弱脑电信号重现的实时性、准确性、复用性，以探讨人-机融合接口系统的可行性。
片上网络（NoC）的时延与串扰测试方法及可测试性设计模型	片上网络（NoC）;可测试性设计;电路可靠性;时延测试;串扰测试	片上网络（NoC）是当前微电子与通信技术的热点、前沿问题。作为一种连线资源丰富的芯片，NoC的连线时延测试与互连串扰（CrossTalk）测试是保证NoC信号完整性、减少和抑制片上通讯定时错误和数据错误的必须环节。面对NoC测试中出现的新问题，本项目拟重点研究1）NoC互连串扰故障测试方法及结构；2）IP核集成的NoC的通路时延测试方法；3）NoC互连的在线（On-Line）诊断测试等三方面问题。突破1）多时钟域下，面向IP核集成的NoC测试与可测性设计方法；2） 面向IP核集成的NoC时延测试与时延可测性设计；3）NoC连线的在线功能测试与在线诊断问题；4）NoC互连串扰故障的可测性设计结构及内建自测试（BIST）等关键技术。在1）面向IP核集成的NoC通路时延测试新方法；以及2）片上网络互连串扰测试及可测试性设计方法这两方面取得创新性成果。本项目的实施对促进国内NoC研究具有积极意义。
能量恢复型CMOS芯片漏功耗减小技术	芯片设计;低功耗设计;能量恢复型电路;漏功耗减小技术	近年来，随着CMOS芯片加工尺寸的进一步缩小，漏电流呈指数形式上升，漏功耗已成为集成电路继续发展的一个关键制约因素。本项目选择集成电路芯片中乘法器、时序电路与存储器三类主要功耗源作为研究对象，探索以减小漏功耗为目标的能量恢复型电路新结构和实现方案，对能量恢复型电路功控休眠漏功耗减小技术、能量恢复型电路活动漏功耗减小实现方案等若干关键技术问题进行探索性研究，提出新的具有一定前瞻性的集成电路芯片漏功耗减小技术，期望以此为纳米级CMOS芯片的低功耗设计提供一个可选择的实现方案。由于能量恢复型电路与传统CMOS电路采用不同的电路结构，工作原理也不尽相同，对能量恢复型集成电路漏功耗减小技术的研究，需要进行创新性的探索。由于可采用标准CMOS工艺制作，这项技术可直接应用于集成电路芯片中。功耗是电子信息产品的重要功耗源，减小芯片漏功耗不仅具有重大技术意义，还将产生重大的经济与社会效益。
动态X参数模型理论及基于协方差矩阵分析NVNA测量不确定度传播规律研究	射频模块;非线性行为模型;协方差矩阵;X参数;记忆效应	探索能同时处理现代RF微波无线通信系统中核心功放器件（包括元件、模块及子系统）强非线性与记忆效应的行为建模(behavioral modeling)技术，已成为国内外近年来跨学科的研究热点。2009年提出的动态X参数行为模型，显示出了明显的优势。但目前仅限于在基波和完善匹配条件下应用，这与今天宽带无线系统的真实工作条件相差很大。.本项目提出在包络域中，建立包括谐波和失配真实环境下的动态X参数模型通用数学表达式、模型提取实验方案、三维谐波和四维失配记忆核辨识方法及模型有效性检验等相关理论；由于实验方案将是在新一代非线性矢量网络分析(NVNA)平台上实现，为确保基于测量的行为模型精确，提出基于协方差矩阵，分析NVNA测量不确定度的传播规律，进而估计出动态X参数及由该参数导出的物理量的不确定度。本项目研究成果，可为国家科技中长期发展纲要(2006－2020)中的核高基工程及时提供理论与技术支撑。
面向数字信号处理的多通道余数基构建及基本运算单元设计方法研究	余数系统;性能评估;余数基构建;超大规模集成电路;模运算	多通道余数基的构建是决定基于余数系统（RNS）的数字信号处理（DSP）系统并行度的关键因素。当前的研究主要利用具有简单模运算的分量来构建余数基，难以获得4通道以上且具有优良VLSI实现性能的多通道余数基。课题的研究将首先提取描述余数基性能的参数并建立其评估模型，以此为基础，结合现代通信信号基带处理中DSP运算的特点，提出多通道余数基构建方法及与之对应的基本运算单元设计方法。研究中着重解决以下关键问题：建立余数基性能评估模型，为工程实践提供指导性意见；提出便于动态范围扩展和数值缩放的多通道余数基构建方法；提出具有统一实现结构的模加法器设计方法以及基于此的具有数值缩放功能的乘法运算单元设计方法；结合现代通信信号基带处理常见DSP特点，研究其基于RNS的VLSI实现结构与设计方法并给出设计中的关键技术与要点。这些研究将为基于RNS的DSP运算提供完备的余数基评估、构建和基本运算单元设计方法。
时钟边沿触发控制技术与低功耗脉冲触发器设计研究	CMOS电路;时钟边沿控制;低功耗;脉冲触发器	随着集成电路的发展，低功耗设计已成为VLSI设计在保持系统高性能基础上必须遵循的规范。触发器是数字系统的关键部件，它影响着系统的主要性能，因此设计低功耗、高性能的触发器是数字系统设计的重要任务。时钟是跳变最频繁的信号，而且需要驱动大量的负载，因而消耗了数字系统中很大比例的功耗，但在触发器输出保持不变时，时钟对触发器的触发行为是冗余的。本申请项目将提出时钟边沿触发控制技术，可以抑制所有冗余时钟边沿对触发器的触发，它不同于已有的只能应用于单边沿触发器的门控时钟技术，对单边沿和双边沿触发器均适用。脉冲式触发器具有结构简单、软边沿、低延时、低功耗等优点，本申请项目结合提出的时钟边沿触发控制技术，提出脉冲式触发器的通用结构和设计方法，并综合运用多种低功耗技术，设计各种低功耗高性能脉冲式触发器。开展本申请项目研究为我国开发具有自主知识产权的深亚微米高性能低功耗CMOS集成电路提供技术支持。
低频大功率弯曲振动压电变压器若干关键理论问题研究	功率电子器件分析;功率电子器件设计;陶瓷	功能陶瓷材料与电子科学的发展使得压电变压器的大功率特性在近年来得以实现，但是目前大功率压电变压器还存在工作频率偏高,功率容量和容限缺乏系统的理论计算工具以及难以预测其非线性行为等三个关键问题尚待解决。本项目拟就上述三个关键问题展开详细的理论研究,寻找降低压电变压器工作频率的有效途径,探索压电变压器内部电场和声场能量相互转换的依存关系,解决如何计算器件功率容量和容限的问题,得到有效判别或预测其非线性行为的理论工具以及器件的设计方法。本项目的开展对于从根本上解决压电变压器的基础理论问题，深刻理解压电变压器的特性，优化其设计，推广其应用，缩短我国同发达国家之间的差距具有重要意义。
基于智能天线的无源UHF RFID系统的理论与关键技术研究	射频识别;智能天线;阅读器;标签	拟对基于智能天线的无源UHF RFID系统的理论与关键技术进行深入研究。在阅读器一端，采用波束切换型智能天线：在同一时刻形成一个高增益的窄波束，然后在时间上自适应控制地顺序产生多个指向不同的波束。提出适合于RFID系统的相控阵天线方向图综合技术、波束切换的自适应控制算法。提出基于功率控制缩放识别区域来防碰撞的方法。研制基于智能天线的阅读器和波束切换型智能天线系统。在标签一端，提出智能双天线标签方案：自行研制的双端口标签芯片智能地将两个正交极化的天线中接收功率较大的天线专用于接收能量，即在通信过程中不参与反向散射调制通信，从而增加标签芯片接收到的能量。拟研究的无源UHF RFID系统在应用智能天线技术之后，无需修改现有的标准及协议，可以使最大识别距离增加一倍，并可以扩展识别区域和减少碰撞，促进无源UHF RFID系统的大规模应用，产生巨大的社会效益和经济效益。
结合余数系统和代数整数表示的直接数字频率合成方法研究	余数系统;低复杂度;直接数字频率合成器;代数整数;高可靠性	直接数字频率合成器是现代通信及信号处理系统中数字化处理的关键模块，在实现高可靠性及高性能波形输出情况下传统的方法需要大规模硬件消耗。本课题以低复杂度、高可靠性数字频率合成方法为研究切入点，研究基于余数系统和代数整数表示的数字信号处理基本理论和关键技术。着重研究以下内容：基于二维余数化结构的数字频率合成方法；结合数字与模拟域处理的余数系统后向转换方法；结合余数系统与代数整数表示的数字信号处理方法及直接数字频率合成器结构。课题拟采用余数系统和代数整数这两条研究主线，围绕高可靠、低复杂度数字频率合成方法为研究目标展开，同时两种方法可以进行有机地结合以降低实现复杂度。课题包括两个最终输出成果，其一是高可靠性低复杂度数字频率合成器设计方法，其二是结合余数系统和代数整数表示的数字信号处理关键技术及共性问题解决方法。课题最终可为现代高速、低功耗数字信号处理系统提供新方法及解决方案。
弱混沌信号实现大型运载工具内部电缆故障在线检测	在线检测;电缆故障;时域反射;混沌信号;非线性电路	大型运载工具（飞机、高铁等）因特殊的工作环境（振动、潮湿、温差大等），易造成电缆故障，引发重大人员伤亡和社会不稳定。大型运载工具中电缆多短线捆扎，隐藏布线且间歇性故障比例高，是现有电缆故障检测技术无法实现在线检测的主要原因。探索与发展一种适合大型运载工具内部特殊环境和应用要求的电缆故障在线检测技术具有现实意义。.    本项目提出利用非线性电路产生的连续、类噪声、低功率混沌信号作为探测信号，通过相关法实现电缆故障定位；依据相关信号的信号特征与极性来判断故障类型。研究具有平滑功率谱特征的混沌信号优化产生；研究不同故障类型(断路、短路、阻抗失配、电弧等)对混沌信号的响应特性；研究电弧等间歇性故障的在线检测。最终发展一种高精度，盲区小，可在线检测间歇性电缆故障的新型检测方法。.    本项目的实现，将有助于提升对大型运载工具内部线缆故障的检测能力，为保障大型运载工具的安全运行提供安全保障手段。
超高清全色度屏幕图像的编解码SoC系统架构与关键技术研究	屏幕图像编码;IP核;YUV;4:4:4;SoC;色度子采样	云-移动计算正在成为主流信息处理和计算模式。屏幕图像编码是其中一项关键技术。由于屏幕图像含非连续色调内容如文字、图表、尖锐边界、单像素线条，对其首先色度子采样再编码的传统做法对图像质量损害极大。因此，必须对原始全色度屏幕图像直接编码。但是，全色度编解码器比色度子采样编解码器成本翻番，且需巨额新投资。因此，用混合色度采样率的编解码器对全色度屏幕图像进行压缩，既能达到高质量编码，又仅增加极小成本。前期工作中，我们提出了混合色度采样率编解码理论与算法。本项目旨在研究此类编解码器的面向超高清屏幕分辨率在主流半导体工艺下的SoC可实现性，其最优系统架构和各模块的最优算法等关键技术。本项目以全色度串匹配字典熵编码工具与色度子采样H.264/HEVC编码工具融合的混合色度采样率编解码器为基础，研究其在比特率、编码质量和复杂度三方面达到最佳综合性能的超高清屏幕用SoC设计理论与实现算法，完成FPGA验证。
空天应用下开关功率变换器在线故障辨识与健康预报技术研究	功率电路故障辨识;性能退化模型;电路系统可靠性;故障趋势;故障预测	针对非线性、开关工作方式、大功率的电力电子系统在线健康预报问题，本项目以开关功率变换器为研究对象，分析功率器件性能退化机理、故障模式与等效电路模型，研究开关功率变换器建模与故障辨识技术，研究开关功率变换器故障预测方法、故障预测模型与算法，开展开关功率变换器在线健康预报技术实验研究。项目预期将提出开关功率变换器健康预报理论及方法，给出开关功率变换器故障辨识与故障预测算法设计，研制开发开关功率变换器健康预报技术验证实验样机。 本项目研究成果将有力推动飞行器机载电子电气设备健康预报技术发展，提高电力电子装置可靠性、可用性和在线健康预报能力，降低其全寿命周期费用，为具备自主健康预报能力的高可靠功率变换器与机载二次电源装置的设计开发提供科学依据，能用于我国新一代军/民用飞机、航天器、舰艇、地面武器装备、核电站、电动汽车、新能源发电系统、智能电网与工业自动化系统等，具有重要的科学意义和广阔的应用前景。
短波功放非线性建模及预失真矫正理论研究与实验验证	短波功率放大器;数字预失真;非线性校正;记忆效应;谐波失真	短波通信系统作为军队、人民防空及应急抢险等部门保留的最低限度通信手段被广泛应用。而短波功率放大器的谐波失真、互调失真及记忆效应严重制约着它的发展。本项目立足于数字预失真技术，拟建立一种能够同时表征短波功放谐波失真、互调失真及记忆效应等非线性的行为模型，并根据该模型研究适用于矫正这些非线性的数字预失真器。为了降低谐波捕获对模/数转换芯片采样速率的需求，本项目拟提出一种"谐波聚合"方法，在低采样率条件下最大限度地捕获高次谐波。另外，课题组拟将前期提出的广义串行两厢式模型和广义改进型Hammerstein模型扩展为多维度模型以表征谐波及其附近的互调失真和记忆效应，并建立数字预失真器对短波功放进行非线性矫正仿真和实验验证。本项目研究内容将为新一代短波通信系统的研发和现有系统的优化解决关键技术问题，为国防、应急抢险、海洋战略等奠定坚实基础，同时为多波段多模式功放非线性建模及矫正提供重要的参考价值。
认知无线电系统数字射频功率放大技术研究	线性化;射频功率放大器;捷变频;数字射频;认知无线电	认知无线电是解决频谱匮乏的必由之路，数字射频前端是认知无线电系统的最佳选择，数字射频功放是实现数字射频前端的最大障碍。本项目针对现有认知无线电射频前端的基础性不足，研究具有超宽工作频带的可调数字射频功放的工作原理和技术实现方法，掌握数字射频信号高效线性放大设计理论和关键技术，解决如何使射频功放同时兼备高效率、超线性、捷变频和宽频带四大特性的关键科学问题。探索数字射频功放非线性产生机理，研究具有捷变频能力的数字射频功放线性化技术，提高数字射频功放线性度。在对数字射频功放理论深入研究基础上，掌握其核心技术并进行自主创新，实现可调谐数字射频功放原理样机，为构建全数字认知无线电系统奠定坚实基础。基于本项目的数字射频功放技术不仅可以用于认知无线电系统，也可以直接用于数字阵列雷达，尤其是通信雷达一体化多功能系统，因此，本项目对于军民两用通信和雷达技术的发展及其系统基础性能的提升，均具有十分重要的意义。
太阳能供电的UHF无源RFID标签	太阳能电池;射频;标签芯片;天线	设计并研制出太阳能电池供电的UHF电子标签，其结构为一个太阳能电池给无源标签供电，该电池还可作为一个天线给标签提供数据信号和电磁波能源，要完成这些功能，需要在太阳能电池上设计出天线，需要采用信号耦合与直流隔离技术来实现太阳能电池天线与标签芯片的连接，并且需要研制出适应太阳能电池供电的电子标签芯片。在有源的电子标签中，天线和电池是标签芯片的仅有的外围元件，把这两个元件合二为一可降低标签成能本和工艺复杂度，有利于大规模生产。本课题将RFID技术、太阳能电池技术与天线技术相结合是一种原始创新，同时也是一个很有前景的发展方向,它可以用在无线传感器网络（WSN）中使WSN工作寿命大大增加,研制芯片与标签具有自主知识产权,特点是节能环保。是解决无线传感器网络中节点的关键器件问题的途径之一。这种传感器还可以用在露天环境的定位系统中，应用前景十分广泛。
集成数字视频系统中海量数据的高性能低功耗存储方法研究	低功耗;数据管理;存储控制;数字视频编解码系统	鉴于巨大的应用需求和市场前景，集成数字视频系统目前是学术界和工业界的热点研究问题。随着应用环境对性能要求的提高和处理视频规模的不断增大，数字视频系统中的存储结构已经成为制约系统性能的"瓶颈"问题，并且现有存储结构在处理海量视频数据时消耗的能量占系统总能耗的比例不断攀升。针对以上问题，本项目拟通过参考帧重压缩算法减少核心解码器与外部存储器交互的数据量，并采用创新的存储地址映射算法降低存储器的"行激活"次数。同时，本项目拟通过对存储的数据进行低功耗编码的方法降低存储器的静态功耗。最后，本项目将通过设计多端口存储控制器提高存储器的带宽效率。通过以上各项技术的实施，对于设计适用于集成数字视频系统的高性能低功耗存储结构有重要意义；进一步可提升集成数字视频系统的性能，降低系统功耗。
电流型CMOS数字集成电路设计理论与技术研究	集成电路设计;数字集成电路;CMOS;电路设计理论;逻辑综合	电压型CMOS集成电路随着工艺发展，工作频率提高，其功耗大幅增加，可靠性变差，对集成电路设计带来巨大挑战。而电流型CMOS电路随着工作频率的提高其功耗基本不变，并可工作在更高的频率，可靠性更高，因此深亚微米工艺下，电流型CMOS电路比电压型CMOS电路具有明显的优势，而工艺上又与电压型CMOS兼容。目前的数字电路基本以电压为信号，因此已有的设计理论与技术也针对电压型电路的。而电流信号与电压信号有不同的特点，它很方便进行加、减、倍乘等运算操作。本申请项目将提出适合电流型CMOS数字电路设计的阈算术代数系统，包括基本运算集、函数的规范展开形式及图形表示；提出基于阈算术代数系统的电流型CMOS数字电路开关级设计方法；设计一种三变量电流型CMOS通用单元，提出基于三变量电流型CMOS通用单元的电流型CMOS电路设计方法。本项目的研究为设计高性能、低功耗电流型CMOS数字集成电路提供理论与技术基础。
高速电路中含非线性终端的传输线上的时空复杂行为研究	非线性终端;高速电路;时空行为;传输线	高速电路中的导线具有传输线效应，在含非线性终端的情况下，沿传输线可能产生复杂的时空行为，从而对信号的传输质量产生影响。本项目将分别针对含非线性终端高速电路中传输线常见的无损、有损、频变和多导体四种情况下的时空复杂行为进行研究，特别关注沿线电压电流初始分布、损耗、频变参数和多导体耦合对时空复杂行为的影响，目标是揭示时空复杂行为的类型、特点和产生机理，提出相关的分析方法。研究方案上，无损情况的研究以离散映射等解析方法为主进行建模仿真，其它三种情况主要借助时域有限差分法、精细时程积分法等数值方法进行仿真，在建模仿真的基础上进行理论分析和实验验证。本项目的研究有助于人们更好地理解含非线性终端高速电路中的动力学行为，为含非线性终端高速电路的分析和设计提供理论依据。本项目研究对象属于边界非线性的无穷维系统，将为无穷维非线性系统时空复杂行为的研究提供新模型、新思路、新方法和新理论。
基于硅穿孔电感的3D SoC芯片片上电压调整模块的优化设计	电路设计建模;片上集成电压调节器;电源网;3D芯片;硅穿孔	在后摩尔时代，3D SoC是延续芯片集成度增长的一个重要研究方向。其产业化的一大关键在于能否应用低成本高效率的电源方案。然而，传统的基于电路板电压调节器（VR）的电源方案受限于SoC多个电源域及复杂度带来的高成本问题，主流的片上集成VR方案（如第四代酷睿芯片）则受限于封装上空芯线圈电感的尺寸及3D架构，均难以直接应用于先进工艺下的3D SoC芯片。本课题利用3D芯片片上冗余硅穿孔来设计电感，由此提出基于硅穿孔电感并充分利用3D架构的片上集成VR电源方案。该方案对3D芯片设计提出一个全新方向，填补了国内外相关研究的空白，其优势在于：（1）集成VR完全通过片上资源实现，具有良好的可扩展性及兼容性；（2）相比平面螺旋电感及空芯线圈电感，优化后的硅穿孔电感大大减少占用面积；（3）整个系统充分利用3D架构，通过优化硅穿孔工艺及电路设计，可满足绝大部分SoC芯片供电需求，具有高集成度、低成本的优点。
暗硅自适应的片上网络高效通信关键技术研究	暗硅;温度;能耗效率;片上网络;连通性	近年来，片上系统的集成度不断提高，硅片上越来越多的资源由于系统温度的限制而被迫断电，成为暗硅。暗硅破坏了片上网络的连通性，使其无法正常工作。因此，本项目拟研究暗硅自适应的片上网络高效通信关键技术，在动态改变的暗硅分布下维护片上网络的连通性，提高网络能耗效率并降低网络的工作温度，这也是目前国内外共同关注的热门课题。.首先，本项目拟研究一种暗硅自适应的片上网络拓扑生成技术，该技术可实时地根据暗硅区域的分布，自动生成相应的拓扑来维持处理器核之间的连通性；其次，针对暗硅自适应片上网络的动态非规则拓扑特征和数据流特性，研究其温度-能耗效率联合分析建模方法，以快速、准确地评估网络性能。最后，基于上述模型，研究暗硅自适应片上网络的任务调度与映射技术，以及容错性路由技术，优化网络的能耗效率和温度指标，实现高效的片上通信功能。通过本项目的研究，拟为暗硅约束下片上网络的设计与分析提供新的思路和理论依据。
非精确算术运算单元设计理论与方法	低功耗;集成电路设计;非精确计算;算术运算单元	低功耗设计已经成为数字集成电路设计的关键问题之一，非精确计算通过计算包含错误但是有用的结果来有效地降低芯片的功耗，同时可以减小面积和延时。因此非精确计算电路设计已经成为低功耗设计领域一个极具潜力的研究方向。算术运算单元作为数字处理器的核心部件，其性能和功耗对整个处理器的性能和功耗具有决定性意义。如何合理地设计非精确算术运算单元是一个尚未深入研究的课题。本项目以计算机算术运算单元作为非精确电路设计的出发点，将非精确设计与主流的芯片设计流程结合起来，充分利用现有的EDA工具。通过逻辑精简的方法，重点研究非精确定点和浮点加法器、乘法器和除法器的新算法和新结构，并将它们应用于语音、图像和视频等可容错计算系统中。通过探索合理的评价指标来指导实现优化的非精确算术运算单元，为未来超低功耗的非精确数字处理器设计打下理论基础。
太赫兹光子晶体带隙返波振荡器的研究	光子晶体带隙;太赫兹;返波振荡器	太赫兹（THz）辐射源的研究是THz领域科技发展的核心研究内容。光子带隙波导结构具有"模式选择"、"过模工作"两大特点，为高功率THz真空电子学源提供了新的发展途径。二维光子晶体带隙波导作为慢波电路的THz返波振荡器具有低电压、高效率、宽带调谐、轻量紧凑特点，具有很大应用潜力，有望成为未来太赫兹雷达、太赫兹通讯系统的功率源，尤其适合太空平台。.    光子晶体返波振荡器是一全新领域，其设计理论目前还处于空白。本项目拟开展研究电磁波在有限光子晶体中的传播特性和模式分布，探讨光子晶体返波管的可行结构，建立光子晶体返波管慢波电路的设计理论；开展用光子晶体作为返波振荡器慢波电路的电子光学系统的设计研究，建立阴极发射、传输、收集的电子光学系统的实用化物理模型，解决实现产生低电压、无绝热压缩电子束的电子枪结构，小型化有效引导、高效传输和收集电子注的磁场系统的关键技术问题。
高频开关功率变换器中的分叉理论与应用研究	输入输出特性;开关功率变换器;参数分叉;分叉控制;时间分叉	高频开关功率变换器是一种分段平滑（分段线性）动力系统，属于非线性电路与系统的重要研究对象，揭示其内在的非线性实质，研究电路的动力学演化过程，是变换器电路与系统稳定设计和提高工作性能的有效途径。本项目将从非线性系统的分叉理论出发，提出时间分叉与参数分叉相互转换、相互结合的研究思路和研究方法，分别对电路的瞬态分叉和稳态分叉进行分析，从而得到电路全局稳定设计的理论依据；在分叉控制方面，针对单模块和多模块变换器系统，分别研究电路的结构和特性，给出电路的改进措施（对于单模块变换器系统，人为扩展为双频系统；对于多模块变换器系统，利用变换器本身电路特性来构造双频系统），然后结合"相位"的概念，提出"相位控制"和"反同步控制"方案，使得变换器系统工作稳定可靠、输入输出特性（瞬态响应特性、输入电流纹波、功率因数等）改善。
基于模拟电路信号压缩采样的非线性特征核抽取与鉴别方法	特征提取;压缩采样;核鉴别;信号重构;非线性特征核抽取	针对非线性特征容易导致模拟电路故障诊断过程出现维数灾难和小样本问题，本课题基于电路测试、信号处理和模式识别理论，对稀疏信号压缩感知和电路特征提取问题展开深入研究，提出基于模拟信号压缩采样的非线性特征核抽取及鉴别方法。在变换域将模拟信号稀疏化表示后，构造与变换基不相关的观测矩阵，以随机采样方式完成稀疏信号的压缩感知，在压缩域中通过范数优化重构信号来权衡采样效果，从压缩感知后的信号中获取原始样本特征；利用核映射实现原始样本特征线性化，从核类间散布非零空间和核类间散布零空间分别抽取非线性特征核鉴别矢量，在Fisher极小准则下提取利于分类的电路特征。本课题通过模拟信号压缩采样降低了硬件开销，利用核技术将Fisher线性鉴别分析进行非线性推广实现特征提取，解决了特征非线性可分和线性鉴别分析下的小样本问题，为模拟电路特征提取问题提供新的解决方案和原创性的理论成果，具有重要学术价值和实用性。
混沌类随机性检测算法的理论与应用研究	不可预测性;原生熵;混沌;类随机性	本申请拟开展混沌信号类随机性强弱和稳定性检测算法的研究，内容有四部分：（1）混沌信号类随机性强弱检测算法内容的提出和其理论基础的建立，目的是建立完善一种适合混沌信号类随机性强弱的检测算法。（2）混沌信号类随机性稳定性检测算法内容的提出和其理论基础的建立，目的是建立完善一种适合混沌信号类随机性稳定性的检测算法。（3）对混沌信号的类随机性和不可预测性进行对比研究，辨明二者的异同点，并对硬件电路产生的物理混沌信号和混沌系统方程产生的算法混沌信号的类随机性和不可预测性进行强弱判定，以解决哪种混沌信号更适合信息的混沌加密问题。（4）混沌信号类随机性在数字图像混沌加密中的应用研究，从不同角度对加密效果进行安全性能分析。本项目的研究成果可促进混沌理论及技术的发展，使混沌在信息加密时真正具有可靠的性能及实用价值。
面向DVS-MVI的多核SoC测试结构设计与测试调度算法协同优化方法研究	协同优化;多核架构;测试结构;片上系统;测试调度	采用动态电压调整（DVS）和多电压域（MVI）的多核SoC具有高性能和低功耗的特点，是SoC技术发展的新趋势。在多核SoC走向实用的过程中，对其进行完善的测试至关重要。本项目对面向DVS-MVI的多核SoC测试问题进行研究，测试结构设计方面研究其内部IP核的测试封装设计，以实现IP核的可测性；研究扫描链平衡方法，确保IP核的测试时间最少；研究测试访问机制设计，使测试资源的带宽与IP核的最佳测试带宽匹配；测试调度方面研究基于分布式的测试流程算法，减少多核SoC系统级测试时间。本项目的特别之处还在于充分利用上述研究过程中相邻步骤间的顺序信息传递和逆向信息指导，实现测试结构和测试调度算法的协同优化设计，达到提高测试效率和降低测试成本的目的。通过本项目的研究，将提出较为完整的面向DVS-MVI的多核SoC测试设计方案，为多核SoC设计应用中的测试问题提供理论支撑，将有力推动多核SoC的实用化进程。
可靠性度量中的不确定性信息处理方法研究	可靠性;可靠性分配和预计;继电器;可靠信度;不确定性	内容：(1)研究不确定性信息的处理方法，确立一种新的可靠性度量指标-可靠信度；(2)研究可靠信度的数值计算方法，及其与其它可靠性研究方法的转换方式；(3)基于可靠信度，以继电器产品为具体对象，研究可靠性指标的分配、预计方法。.创新点：(1)提出以"可靠信度"为可靠性度量指标，基于概率论、模糊理论、可能性理论、证据理论，综合处理由随机性、模糊性、不完备性、不完全可靠性等引起的不确定性；(2)借助证据理论，融合来自不同渠道的可靠性数据，建立处理多渠道信息的可靠性指标计算模型；(3)基于可靠信度，提出可靠性的分配、预计方法。.意义：(1)以"可靠信度"为可靠性度量指标，有利于综合处理多种不确定性，为在更广义的范畴内进行可靠性研究提供可能；(2)针对一种产品或一个系统，提出可靠性指标的分配、预计方法。本项目虽然选择继电器产品为具体实施对象，但是有关方法对其它机电产品也适用，具有良好的可推广性。
超宽电压静态随机存储器及其多路动态电源管理关键技术	开关变换;低功耗;集成电路;静态随机存储器;功耗管理	静态随机存储器（SRAM）在SoC 芯片中消耗了越来越大的功耗和面积，利用超动态电压调整（UDVS）技术，可以大幅度减少SRAM 的功耗。UDVS要求SRAM 能在从亚阈值区到标称电压的变化区域内工作，同时需要符合超动态电压调整要求的嵌入式动态电源管理器。本项目将UDVS技术运用到SRAM设计中，研究基于UDVS技术的高效、超宽电压范围SRAM及其动态电源管理的关键理论和实现方案，解决超动态电压调整SRAM的设计及其与嵌入式动态电压转换的协调设计问题。本项研究可以大幅度降低SRAM的功耗，同时还可保证SRAM的高性能，适应对功耗要求非常苛刻的纳米级嵌入式系统的需要。这对以往的SRAM及电源管理芯片的设计与制造而言，均具有创新意义。研究内容满足超低功耗集成系统的迫切需要，具有重要的理论意义和广泛的实际应用价值。
未来无线通信中支持峰均比可变信号的频段和效率可调的功率放大器研究	宽带功率放大器;射频功率放大器;可调功率放大器;高效率;负载调制	未来宽带无线通信系统将采用复杂的载波聚合和高阶调制等方式来实现高速传输，引起了调制信号频带和峰均比的动态变化，也给功率放大器设计带来了巨大的挑战。传统高效率功率放大器只能在特定频段和回退范围内工作，难以满足未来的需求。本项目针对无线通信中调制信号频带/峰均比变化的问题，研究一种频段和效率可调的宽带负载调制型功率放大器，满足不同频段和不同回退范围内的工作需求。通过全面分析主路和辅路放大器的相互影响，研究主/辅路互匹配作用下宽带负载调制输出网络的分析设计理论，提出主/辅路输出网络整体优化的方法，解决放大器宽带匹配的问题。在此基础上，研究辅路输出阻抗的补偿机理，提出通过输出网络相位来控制放大器频段和回退范围的方法，满足不同调制信号的需求。为了进一步提高效率，研究基于合路阻抗变换网络的回退效率增强机理。最终将完成频段和效率可调的功率放大器关键机理研究，推动高效率功率放大器理论创新和发展。
面向非规则计算算法的FPGA逻辑映射优化	逻辑映射;并行化;非规则计算算法;可重构计算;FPGA结构设计	非规则计算问题是高计算复杂性问题中的一大类计算问题，它涉及的广泛应用领域包括计算流体力学、电路模拟、结构分析等科学计算（包括符号计算），生物信息学，图像处理，图论等等。此类计算的伴随特征复杂，访问模式不规则，对其强烈应用驱动的高性能并行算法实现需求提出了极大的挑战，这种挑战导致传统的软件优化和计算平台因为非规则算法的高复杂性和计算系统的高成本已经不能提供满意的性能。优化软件算法以提高芯片的峰值性能利用率一直是众多学者追求的目标。本项目基于新型基本逻辑单元（BLE）研究面向非规则计算算法的逻辑映射优化，即面向非规则计算算法，探索新型BLE的结构以高效地实现非规则计算算法逻辑电路，并基于现有FPGA器件开发相应的原型平台，为非规则计算的高性能电路优化提供科学依据，为设计自主知识产权新型结构的FPGA器件提供参考和指导。
基于忆阻器三维逾渗网格功能模型的新型电子电路关键技术研究	网络模型;非线性器件;忆阻器;忆阻系统;非线性电路网络	忆阻器凭借其独特的记忆特性，已成为电子信息科学技术领域新的、革命性的前沿研究热点之一。本课题拟围绕忆阻器三维逾渗网格功能模型建模及应用电路展开研究。目前，逾渗网格功能模型主要局限于二维平面特性的研究且未考虑混合机理的影响，本项目尝试构建一种基于多因素混合影响的三维逾渗网格功能模型，进而揭示忆阻器各方面统计特征的变化规律。基于此，对新型ADC及加解密电路进行研究。利用忆阻器在神经网络构建上的优势，设计了一种具有高精度、低功耗和小尺寸等方面优势特点的新型ADC。并且，改进和设计基于忆阻器的存储和计算单元结构以构建一种基于忆阻器的新型常规加解密电路；同时，构造一种基于忆阻器的混沌/超混沌加解密电路并研究适于忆阻器的独特加解密算法及其有效性、安全性评估标准。相关研究成果将为新型硬件加解密电路设计及解决我国在高性能ADC领域受制于人的现状提供了一条可行路径，并为器件应用及产业化提供理论和模型支撑作用
基于子项共享技术的低功耗FIR滤波器设计方法研究	设计优化;优化算法;多常系数乘法;子项共享;数字FIR滤波器	FIR滤波器广泛地应用于携式电子产品，如助听器，手机，便携式心电图测量仪等。为了提高这些便携式电子产品的待机时间，降低FIR滤波器的功耗变得尤为重要。现有的低功耗FIR滤波器设计研究主要集中于如何降低滤波器硬件实现所需的加法器个数。 然而，滤波器的功耗不仅与加法器的数目相关而且与加法器的逻辑深度也非常相关。因此，本项目首先拟研究建立一个新型的功耗模型， 其能综合反映加法器个数以及其逻辑深度对功耗的影响。然后，以功耗指标作为的目标函数，运用子项共享与滤波器离散系数设计相结合算法搜索出最低功耗的FIR滤波器系数组以及相应的加法-移位网络。此外，由于多级结构FIR滤波器具有低功耗特征，本项目还将研究如何设计多级结构的低功耗FIR滤波器。
融合平面/非平面传输线技术的宽带低耗射频子系统研究	射频子系统;平面集成波导;平面/非平面传输线融合技术;带宽展宽技术;低损耗	融合平面/非平面传输线技术的宽带低耗射频子系统研究是面向微波毫米波集成电路、低温共烧陶瓷电路等领域，探索综合利用平面和非平面传输线的优点进行射频/微波子系统模块设计的新思路，为通讯，雷达等应用提供体积小、成本低、功耗小及电性能可靠的子系统模块。本项目开展平面集成波导的损耗理论和工程设计, 带宽展宽技术, 微带线损耗理论和减小其损耗的设计原理，平面和非平面传输线的集成及互连技术等方面的研究。同时，研制基于平面和非平面微波传输线融合技术的宽带低耗RF子系统模块。这项研究，不仅对微带和平面集成波导的损耗理论进行深入的探索，具有重要的理论研究价值，可以为低耗微波毫米波电路的设计提供良好的理论指导。同时，所提出的融合平面和非平面传输线的不同优点，共同构建RF子系统设计平台的思路，对于雷达，通讯及航空航天等应用中的微波毫米波前端模块的设计，具有较强的技术创新性和很好的经济价值。
NoC高性能互连结构设计方法研究	低功耗;高速;片上网络;互连	片上网络（NoC）关键互连结构的高性能设计方法是NoC技术发展的重要研究课题。项目拟从长互连的传输和功耗解析模型的研究出发，研究工作频率≥10GHz情况下的长互连（长度≥2mm）线传输和功耗解析模型，获取65nm～22nm CMOS工艺下，模型参数的提取和计算方法，从而获得长互连线的传输、功耗解析模型和参数；在此基础上，研究基于低摆幅电路技术和低功耗编码技术的高性能互连结构设计方法，尤其是两种技术相融合的新方法：混合型互连结构设计方法，以获得数据传输率在10Gb/s/ch以上、位传输功耗在0.3pJ/b以下的高性能长互连结构设计方法；根据NoC拓扑和芯片设计结构，研究时钟网络、链路、计算节点的网络接口（NI）等关键互连结构的高性能设计技术，获得一批NoC高性能互连结构的知识产权（IP）核。为推动我国NoC集成电路设计技术的发展，推进NoC芯片的研制和产业化提供理论依据和技术支撑。
面向NBTI退化效应的集成电路故障预测方法研究	退化效应;负偏置温度不稳定性;集成电路;故障预测	NBTI退化效应已成为影响集成电路可靠性的重要因素之一。本项目从NBTI效应退化机制入手，研究其对集成电路特性造成的影响，并提出解决措施。工作内容包括：（1）提出新的晶体管和门电路退化模型，该模型综合考虑NBTI效应及加工参数偏差对器件特性造成的影响，能够较为准确的描述电路退化过程；（2）提出了基于序贯最小优化方法的集成电路退化预测模型，对电路全寿命周期中各阶段退化程度的上限值进行预测；（3）提出面向NBTI效应的故障预测方法，设计故障预测单元及具有抗退化能力的电路结构，减小退化效应对电路造成的影响。本项目的研究成果将显著提高集成电路退化预测模型的准确性，为电路可靠性设计提供参考依据；此外，提出的故障预测方法可用于指导集成电路设计工作，在保证电路性能的前提下，延长其生命周期。
高强辐射场作用下机载VHF通信设备干扰效应及作用机理研究	失效机理;电路可靠性;可靠性建模;可靠性仿真	无线电通信的快速发展以及电磁环境的日益复杂，使得民航机载VHF通信设备更容易受到高强度辐射场(High Intensity Radiated Fields, HIRF)的干扰。本项目针对机载VHF通信设备，通过HIRF耦合通道研究、仿真分析和实验验证手段，研究其在HIRF作用下的干扰效应与机理，获得"有意重叠区"频段设备的HIRF干扰效应分析方法。研究内容包括：i）机载VHF通信设备HIRF耦合机理研究；ii）建立VHF通信设备的三维全波仿真模型和二维等效电路模型，研究设备的电磁耦合特性和和屏蔽体的屏蔽效能，研究VHF通信设备的HIRF干扰效应仿真分析方法；；iii）梳理设备信号通道关键易损单元电路，通过数值仿真和实验验证相结合的方法，研究其在典型应用环境下的干扰机理，得到其干扰阈值。从而为机载电子设备的结构设计和HIRF防护验证提供高效的分析工具和指导。
忆阻电路的多稳定性及其状态切换控制研究	多吸引子;多稳定性;隐藏吸引子;忆阻电路;切换控制	忆阻天然的记忆性和特殊的非线性使得忆阻电路极易出现多稳定性，这一特性可以为工程应用提供更多的灵活度。新发现并新定义的隐藏吸引子也是一种特殊的多稳定性现象。揭示忆阻电路的多稳定性并对多稳定状态进行切换控制是忆阻电路工程应用中必须解决的关键问题。但是，目前相关的研究成果文献报道还相对较少。本项目针对上述关键问题开展相应的研究工作，内容包括：(1) 研究忆阻电路的等效实现方法，分析自激吸引子和隐藏吸引子的复杂动力学行为，揭示多吸引子或无限多个吸引子的共存现象；(2) 研究忆阻电路的多稳定性和超多稳定性，进行多吸引子吸引盆的初始状态空间定位，研制硬件电路开展实验验证；(3) 提出状态变量空间映射法，探索多稳定性、超多稳定性忆阻电路的状态切换控制策略。相关研究成果可为忆阻电路的设计和应用提供理论依据，具有重要的理论指导意义和工程应用价值。
微网电气约束下的物联网拓扑控制和流传输行为研究	流传输行为;物联网;网络模型;拓扑控制;智能微网	泛在感知和物-物联通的优良本质决定了物联网是实现智能微电网自愈控制的有效技术，对其研究将对分布式能源高效利用，保障国家供能安全有着重大意义，亦符合国家十二o五规划纲要明确提出"推进物联网研发、发展智能电网"的指导方向。然而受电气约束，融合于微网的物联网从底层拓扑到上层数据传输都呈现出新特性，现有自组网理论并不完全适用。本课题深入研究物联网构建的基础理论：研究符合电气连接准则的自组网拓扑分析新理论方法，为上层通信控制提供良好的底层网络构架；研究微网电气计量数据的流行为属性，建立准确表述微网扰动-自整定过程流量短时突发和局部尖峰的数学模型，为负载均衡和网络性能优化提供充分理论依据；优化设计电气强耦合数据流传输协议，研究与微网动态任务调度的匹配性，为完成系统快速自整定和稳态控制提供可靠通信保证。并基于新能源微网实验平台开展实验研究，为推进我国物联网工程实用化进程提供坚实的理论基础和技术支持。
基于机器学习算法的极高频强非线性功率晶体管的建模研究	电路模型;电路仿真;参数提取;电路分析;等效电路	随着通讯技术发展，第五代移动通讯系统（5G）成了全球通讯业关注焦点。为了提高通讯速率，满足新的通讯方案需求（如物联网），5G将采用极高频（如Ka 波段的28GHz或V波段的60GHz）作为通讯频段，因此现有的通讯系统将面临巨大的革新与挑战。本课题针对极高频功率晶体管的强非线性问题，提出基于机器学习算法的建模技术。通过基于机器学习算法的行为模型建模方案，以及基于机器学习算法和传统等效电路方法的混合建模方案，将精确描述功率晶体管在极高频大信号激励下的强非线性行为特性。该建模技术非常契合功率晶体管在强非线性条件下所表现出的多维问题特性，同时将解决现有行为模型中的过拟合等问题，并使建模更加智能。最终该类模型将被应用于5G通讯电路的辅助设计中，帮助实现通讯电路的智能化设计。
基于量子遗传算法的混合功率电源网络设计优化方法研究	混合电源系统;网络设计;软硬件协同优化设计;量子遗传算法;动态划分模型	现代的混合功率电源系统网络设计发展方向是软硬件协同的系统设计方法，网络设计的软硬件自动划分是其中的一个关键环节。软硬件划分的核心问题是优化问题。量子遗传算法是一类新型高效进化算法，其突出特点是具有很好的维持解的多样性的能力。本项目将量子遗传算与混合电源系统网络软硬件协同优化设计相结合，研究基于量子遗传算法的网络软硬件自动划分方法。包括：混合功率电源网络拓扑结构综合分析方法，网络动态划分方法与算法，网络软硬件划分模型研究，基于量子遗传算法的划分算法，基于量子遗传算法的多目标优化划分方法研究，以解决网络设计中软硬件自动划分普遍存在的细粒度划分方法效率低的问题。本项目将结合实际应用系统来研究混合多变换器电源系统的网络设计算法与网络的软硬件协同优化技术，以期在混合功率电源系统网络优化理论及技术探索一条新的途径，具有重要的科学意义和工程应有前景。
高性能免滤波数字D类音频功放的信号调制与误差校正	误差校正;信号调制;数字D类功放;音频;免滤波	目前存在的数字D类音频功放通常需要片外LC滤波器对其功率级输出的脉冲信号进行低通滤波后驱动扬声器，以满足高效率和低电磁干扰要求。然而，该LC滤波器大幅增加了功放的体积和成本，影响了数字D类音频功放的进一步普及。针对该问题，本项目对无需输出滤波器的免滤波数字D类音频功放进行研究。为了使免滤波数字D类音频功放达到高效率、低失真和低电磁干扰，本项目对用于数字D类音频功放的免滤波调制机制进行研究，鉴于左、右增长双边沿均匀采样脉宽调制的低谐波失真和三级均匀采样脉宽调制的高效率特性，拟分别构造左、右增长双边沿三级均匀采样脉宽调制信号的时频域数学模型；基于伪随机调制理论，对可全数字电路实现的低实现复杂度扩频调制方法进行研究；基于前馈和反馈技术，对免滤波数字D类音频功放全开环通路误差校正方法进行研究。本研究工作不仅在D类功放领域具有一定的学术创新，而且研究成果对D类音频功放的进一步普及有很好的促进作用。
Q波段高速宽带无线通信发信机的关键技术研究	包络跟踪功率放大器;宽带功率放大器;非线性;宽带数字预失真	Q波段是我国高速宽带无线通信系统的重点发展频段之一.但受半导体工艺的限制，功率放大器的效率和输出功率低，无法满足采用高峰均比信号的Q波段无线通信发信机的需求。而包络跟踪（ET）功率放大器因其能提高功率回退时的效率而倍受关注.目前对毫米波段宽带、高效、线性功放技术的研究尚处于起步阶段，因此研究Q波段ET技术具有重要的理论意义和实用价值。.本项目将专注于研究Q波段ET功放新的包络带宽削减技术，多包络合成技术，以满足发信机的超大带宽要求；研究ET功放的非线性行为模型，考虑记忆效应的影响，提出漏极电压，偏置状态和输入信号与ET功放整体增益，效率和输出功率的关系，提高功放效率，优化发信机的整体性能；研究针对于包络带宽削减和多包络合成技术的数字预失真模型和预失真器结构，用于提升ET功放线性度。最终将完成Q波段高效、宽带、线性化ET功率放大器的研制。
宽带射频功率放大器非线性及行为模型的研究	行为模型;宽带;非线性;功率放大器;预失真	随着无线通信系统的带宽越来越宽，对无线通信系统的设计要求也越来越高。为了设计性能良好的宽带无线射频收发系统，同时加速系统设计的进程，通常采用系统仿真软件来仿真整个射频系统，而仿真性能的好坏取决于构成系统模块的行为模型算法。射频功率放大器作为射频系统最核心的模块，不仅具有非线性特性，而且在宽频带情况下具有较强的记忆效应，其建模算法是影响系统仿真性能好坏的关键因素。本项目将采用实际设计并测试数据、行为模型算法的理论分析和比较、模型建立和系统应用等方法，提出不同带宽系统基于Volterra级数或神经网络等的功率放大器行为模型算法，建立各种应用场合下功率放大器模型数据库应用于系统仿真中，进而推广到射频电路其他非线性模块，同时利用所构建的不同带宽射频功率放大器行为模型对宽带射频系统的数字基带预失真系统进行研究，以达到射频系统线性化，降低非线性失真的目的。
基于STT-MRAM的可重构多模态深度神经计算研究	自旋存储器;内存优化;可重构计算;深度学习;设计自动化	随着计算机技术和集成电路技术的发展，多模态深度学习在关乎国计民生的领域发挥着重要作用。多模态深度学习依赖灵活多样的神经网络，对图像，视频等数据进行处理，运算和访存代价高。当前计算硬件无法实现灵活性，极低功耗和超高能效相统一，这限制了它的发展。研究灵活，极低功耗和超高能效的计算硬件是迫切需要开展的工作。本项目深化发表在DAC、CICC、TVLSI, TCAS II, TCAD等上的相关研究，着眼解决多模态深度学习存在的问题，提出基于STT-MRAM的可重构多模神经计算。研究基于STT-MRAM的低功耗可重构计算架构，探索网络稀疏，多精度特点下阵列调度和数据访存等优化技术来提高计算能效。本项目研究，一方面可以促进多模态深度学习快速发展，为智能计算提供高能效计算硬件；另外一方面，是对新型存储器结合可重构计算的有益尝试，相关研究成果将有助于我国高端通用处理器及新型存储器技术的研究。
基于边界扫描的混合电路故障诊断	IEEE1149;混合电路;故障诊断;边界扫描技术;网络撕裂诊断法	混合电路故障诊断是一个急需解决的有重大需求的课题。本项目，首先研究混合电路子网络模块划分和诊断原理，其次研究基于边界扫描和内建自测试技术相结合的故障诊断过程的实现方法，最后研究模拟元件参数容差的处理问题，以实现对非线性混合电路多故障、软故障的诊断目的。依据电路分析中置换定理的基本原理，项目拟采用网络撕裂法为基本诊断方法，借助边界扫描测试标准IEEE1149中"虚拟探针"技术，并采用"多扫描链"和内建自测试技术，实现对多激励信号的同时施加和响应的采集。该方法属于"测前诊断"法，诊断速度快。本项目研究成果应用于电子系统BIT设计，将提供实用性更好、检测率更高的故障检测方法；有利于提高关键领域电子设备的可靠性，有利于国防建设。
高分辨率低功耗植入式视觉假体神经刺激器的研究	低功耗;神经元MOS;视觉假体;高阶调制;神经刺激器	视觉假体是当今生物医电领域的研究热点，它有望成为替代视网膜功能来修复盲人视觉功能的有效手段。神经刺激器是视觉假体中的核心部件，本项目对高分辨率低功耗植入式视觉假体神经刺激器的关键技术进行研究。为了解决植入式视觉假体无线传输中能量传输效率和数据传输速率之间的矛盾，本项目首次将高阶调制技术引入视觉假体中，研究适合于视觉假体的高阶调制方法和关键技术；提出将神经元MOS应用到神经刺激器中实现数据模数混合解调，降低电路复杂度，减小芯片的功耗；通过理论分析得到不同刺激模式下，电路面积和功耗综合性能指标与刺激参数之间的理论关系式，寻求不同分辨率要求下刺激模式的选择依据。在解决上述关键问题的基础上，采用数模混合集成电路设计方法，完成视觉假体微电流刺激器芯片设计、制作和测试，搭建出视觉假体系统验证电路，为实现高分辨率低功耗视觉假体微电流刺激器奠定理论和实验基础，从而为视觉假体的临床应用提供可行方案。
本质安全换流的高频链矩阵式逆变器关键技术研究	安全换流;矩阵式逆变器;高频链;并联运行	以单相及三相高频链矩阵式逆变器为研究对象，以实现双向开关本质安全换流为根本宗旨，以逆变器波形控制及并联运行作为深入延展，以光伏微电网逆变接口为具体应用，结合预研实践中发现的特殊工作现象，深入分析高频链矩阵逆变器的工作机理，较成体系地研究系统设计、调制方法、电路拓扑和控制策略等关键问题。.主要特色和创新包括：.（1）综合考量高频链矩阵式逆变器的工作条件及其构成要件的运行权重，提出系统整体设计的新原则。（2）从预研结果中发现问题，依据物理及数学模型挖掘其根源，构建新型调制方案，提出谐振变换及软开关思路，设计新的参数和电路拓扑，实现高频链矩阵式变换器的本质安全换流和优化波形控制。（3）探索新型控制策略，实现高频链矩阵式逆变器快速响应和逆变器零稳态误差。（4）首次进行三相四桥臂高频链矩阵式逆变器模块化并联，系统合理分担负载功率，扩展方便，可靠性高。
基于模态分解的非理想多信号过孔模型及其协同设计的研究	模态分解;非理想过孔模型;电源完整性;时域仿真;信号完整性	在超过1Gbps的高速系统中，信号过孔传输特性严重地受到电源地噪声的影响，同时也引起了新的电源地噪声、电磁辐射及时序抖动，因此包含平面谐振效应的非理想信号过孔建模及其与电源地平面的协同设计成为新的研究热点。目前非理想信号过孔模型存在效率低、精度差、不能全面表征多信号过孔间耦合的问题，并且还没有有效的信号过孔与电源地平面协同设计的方法。针对这些问题，本项目重点研究：1)基于分割算法分析信号过孔的高频特性并提出其与电源地平面间的新的模态分解理论，研究改善其模型的效率和精度的算法；2)基于对多信号过孔间噪声耦合途径的分析，研究其耦合分类及建模理论；3)基于信号过孔与电源地平面间新的模态分解理论，研究信号过孔与电源地平面的协同设计方法。本项目的研究成果能够有效地提高非理想信号过孔模型的效率和精度，实现信号过孔与电源地平面的协同设计，缩短高速系统的设计周期，具有重要的理论意义和应用价值。
基于浮栅MOS技术的低功耗集成电路设计中若干关键问题研究	低功耗设计;浮栅MOS电路;电路设计理论;集成电路	互连技术和低功耗技术是集成电路发展面临的两大挑战.浮栅MOS管具有单个器件功能性强、阈值控制灵活和低功耗等特点,对提高集成电路信息密度、有效减少互连线数及实现低功耗设计有重要意义,近年来国际上对浮栅MOS电路的研究呈指数式增长.本项目旨在提出一种适用于描述多输入浮栅MOS阈值可控特点的代数系统及高性能低功耗浮栅MOS电路的实用设计和综合方法.包括:研究多栅输入信号、阈值与器件开关状态之间关系的数学表示和性质,建立开关级浮栅MOS电路设计理论;提出浮栅电荷初始化和刷新方法及电路阈值控制方法;研究浮栅MOS阈值逻辑及其对复杂函数的综合方法;提出提高浮栅MOS电路噪声容限、灵敏度及消除输出信号阈值损失的具体措施;研究消除浮栅MOS电路馈通电流的方法,提出低功耗浮栅MOS电路的实用设计和综合方法.研究浮栅MOS管在匹配滤波器中的应用.对电路的性能通过HSPICE模拟验证,设计子系统进行流片测试.
面向TSV的三维SoC可测性设计与优化方法研究	TSV;测试流程优化;分布式测试结构;三维SoC;可测性设计	采用TSV工艺设计的三维SoC具有集成度高、信号延迟小、互连线功耗低的优点。在三维SoC走向实用的过程中，完善的测试方法是不可或缺的重要条件。本项目对面向TSV结构的三维SoC测试问题进行研究，研究TSV结构的测试与修复技术,确保各器件层间数据传输的有效性；研究三维IP核的可测性设计方法，实现三维IP核的内部测试访问；设计分布式三维SoC测试结构，扩展测试带宽，加快测试进程；研究基于分布式结构的三维SoC测试流程算法，简化测试流程，降低测试成本；考虑到测试过程中的散热需求，研究功耗约束下的三维SoC测试流程算法，以保证芯片可靠性。通过本项目的研究工作，将提出较为完整的面向TSV的三维SoC可测性设计方案，为三维SoC设计应用中的可测性设计提供相应的理论支撑，将有力推动三维SoC的实用化进程。
面向星载综合电子设备的智能BIT关键技术研究	系统故障检测;电子系统;系统故障诊断	为了提高航天装备面对突发灾害和战术任务的实时响应性，星载综合电子设备作为整星的核心管控设备亟需提高在轨快速自测试能力。因此本项目提出将航空与武器电子领域的BIT(Built-in-test,BIT)设计理念引入星载综合电子设备，然而传统BIT存在虚警率高、故障诊断能力弱等致命缺点，不能满足高可靠星载综合电子设备的需求。为了解决该问题，开展面向星载综合电子设备的智能BIT关键技术研究。首先通过某型号星载综合电子设备的故障模式、机理与影响分析，确定设备级的特征参数和时间应力参数；其次，提出采用特征级信息融合的故障检测算法，综合考虑多特征参数的变化趋势特征、统计特征、多参数之间的关联冗余特征、时间应力信息的评估等；最后，采用故障Petri网进行故障建模和推理，针对故障Petri网对故障传播过程及时间特征建模能力不足的缺点，提出了一种改进的故障Petri网模型和故障诊断推理算法。
基于双缘调制的开关功率变换器数字控制技术研究	动力学;开关变换;功率控制;数字控制;双缘调制	针对单缘调制开关功率变换器存在稳压精度差、稳定性能差、瞬态响应慢等不足，提出并研究基于双缘调制的开关功率变换器数字控制技术，主要内容包括：(1)研究双缘调制开关功率变换器的数字控制技术及其算法，揭示其控制规律和过程机理，使其同时获得优异的稳态性能、瞬态性能和稳定性；(2)调查并分析调制方法与控制技术有机结合后的对称性和对偶性，实现双缘调制的归一化以及双缘调制开关功率变换器的数字控制技术的归一化，揭示各种控制技术和调制方法之间的本质区别；(3)建立双缘调制开关功率变换器的动力学分析模型，并研究其动力学特性和大信号特性，判断电路参数、调制方法、控制技术等对开关功率变换器性能的影响效应，挖掘它们相互之间的内在联系。最后，搭建计算机仿真模型和研制实验装置，对理论分析进行仿真研究和实验验证，完善基于双缘调制的开关功率变换器数字控制技术的理论体系。
DC-DC变换器有源功率电感集成研究	开关电源;功能集成电路;片内集成;有源电感	DC-DC变换器芯片已经广泛应用于智能消费类电子、通信设备、工业应用、军工安防和航空航天等领域。电感器件是DC-DC变换器中体积最大的部件之一，为满足小型化集成化发展趋势，该项目依托项目组成员多年电源管理芯片的设计经验，围绕实现片上电感这一目标，对电感有源化以及功率化进行深入细致的理论研究，总结目前集成设计中的各种问题，探索适用于DC-DC变换器的新型有源功率电感，克服有源电感温度耐受力以及功率热管理难题，满足DC-DC变换器功率器件的单芯片集成，提出针对集成有源电感的无补偿网络DC-DC变换器环路补偿方法，实现环路稳定性设计。预期相关研究成果可以达到提升我国电源管理芯片设计核心技术的目的。
SRAM型FPGA单粒子故障的"逻辑探针"间接检测方法研究	逻辑探针;虚警概率;耦合因子;单粒子故障检测	单粒子效应一直是制约空间电子仪器发挥效能的主要因素之一。作为空间电子仪器的关键信号处理器件，SRAM型FPGA自应用以来，单粒子故障就备受关注。器件集成度越高，内核工作电压越低，受单粒子效应的影响就越显著，单粒子故障检测已经成为空间电子仪器设计必须慎重考虑的问题。课题将针对SRAM型FPGA单粒子故障的低代价间接检测问题，从FPGA的单粒子故障模式与故障特性出发，研究FPGA的"五要素"单粒子故障分析模型，研究描述单粒子故障产生、传递和耦合过程的状态转移方程，推导描述单粒子故障耦合程度的归一化耦合因子；以"逻辑探针"和目标设计之间的耦合度最大化为原则，优化"逻辑探针"的布局布线算法和"逻辑探针"触点的类型，提高单粒子故障间接检测概率、降低虚警概率和检测方法带来的资源与速度性能方面的损失，从而为加强我国SRAM型FPGA的空间应用能力、提高空间电子仪器的整体可靠性提供技术支撑。
多传感器图像像素级融合处理芯片集成技术研究	片上系统设计;IP核;架构;功能电路	多传感器图像融合，即多传感器信息融合中可视信息部分的融合，是多传感器信息融合的重要分支。像素级图像融合被认为是现代多传感器图像处理和分析中非常重要的一步。多传感器像素级图像融合芯片实现的关键是在确保信息融合效果的前提下能够实时地进行图像处理。本项目将结合国内外相关技术的发展现状，在现有工作的基础上，对光学图像像素级融合处理算法及SoC（片上系统）单芯片集成实现进行研究。项目的重点之一，研究面向实时信息处理应用的像素级图像融合算法，设计适合于VLSI（大规模集成）的算法实现结构及联合优化方法。项目研究重点之二，在算法研究基础上，研究融合信息系统SoC的实现结构，涉及嵌入式多处理器内核引入、体系架构、系统的运行效率、性能、专用加速引擎等。最后对系统单芯片实现时的有限字长效应及算法结构映射技术进行研究。
实现宽带射频功率放大器效率最优的输入信号度量与控制技术	认知;放大器效率;立方量度;射频功率放大器;Volterra级数	无线通信系统中的高效率宽带射频功率放大器需要控制输入信号的统计起伏程度，以使放大器的效率最大化。目前有两种方法来度量这种起伏程度：峰均功率比与立方量度。但这两种度量方法均存在缺陷：输入信号起伏程度的度量值与实际射频功率放大器的效率不存在单调的一一对应关系，引起射频功率放大器调试困难等现象。.本课题探索高效率宽带射频功率放大器最优的输入信号度量方法。通过选择合适的Volterra级数功率放大器模型，分析宽带射频功率放大器的记忆效应、各阶失真分量、输入信号幅度及相位的分布特性与宽带射频功率放大器的EVM、ACLR及效率间的关系，建立准确表征高效率宽带射频功率放大器输入信号起伏程度的度量方法；研究基于输入信号认知技术控制该度量值的大小，使得放大器效率最优化的机制。.课题研究成果可用于第三、四代移动通信系统、无线局域网等射频功率放大器单元中。
逻辑电路的可靠性估算方法和容错结构研究	输入组合;容错结构;可靠性建模;查找表;扇出	可靠性的建模、估算和容错技术研究是集成电路中研究的热点问题。在申请人前期的研究基础上，本项目主要研究三方面内容。一是为了实现更精确的可靠性建模，在多错误并发的条件下，结合输入组合建立初级门失效模型；并在门级结合输入组合的概率和可靠性，改进组合和时序电路可靠性估算的准确性。二是通过研究扇出点的个数和位置对可靠性估算精确性的正面和负面影响，在估算的耗时和精确性上找到最佳平衡，解决扇出点导致的估算耗时问题。第三是针对基于SRAM的FPGA，提出LUT的容错结构并评估其容错性能。对LUT的实现结构进行功能等效建模后，提出冗余的LUT结构并研究与其匹配的不同判决算法和结构。通过故障注入和可靠性分析得到容错性能后，再用提出的数学方法比较不同结构在可靠性、面积、功耗和速度方面的性能从而找到性能最佳的容错LUT结构。该项目的成功实施，对逻辑电路的可靠性分析CAD工具和FPGA容错技术研究具有重要的意义。
模拟VLSI电路故障诊断的多特征提取方法	特征提取;VLSI电路测试;故障诊断;数字信号处理	故障特征提取及其分类/识别方法是模拟VLSI电路故障诊断中的关键环节之一。当前，为了提高诊断精度、降低诊断难度，利用单一特征量去表征多种故障类型已越来越困难，以及难以得到一种针对各种故障皆具有普遍高诊断效率的特征量，本项目以现代数字信号处理为工具，研究：1）从时域和频域提取多个故障特征的系统性方法，并给出不同特征参量的选择原则、依据、适用性；在时域，基于矩量分析，给出用均值、能量、标准差、均方差、相关函数、协方差函数、相关系数、高阶统计量（如偏度、峭度）这些指标作为故障特征时的特征提取及其分类/识别方法；而在频域，基于谱分析与谱估计，给出用频谱、功率谱、相干函数这三个指标作为故障特征的特征提取及其分类/识别方法。2）将故障特征的提取纳入模型化信号处理的框架，系统研究模拟电路容差下的多故障特征提取及其特征分类和识别问题。为提高故障定位的精度、降低诊断难度提供理论方法。
基于压缩采样的单路模拟信号的随机采样集成电路实现方法研究	SoC(低功耗;ΔΣ调制;高速模数混合电路;高性能电路;集成);压缩感知	模拟信号的采集和量化是完成信号获取、处理与传输不可缺少的的关键技术，其性能直接影响到后续信号处理的质量。随着现代信息技术的发展，信号带宽越来越大，数据传输速率与数据量不断增加，对前端的信号采集、模数转换的速度和精度提出了更高的性能要求。精度和速度一直是模数转换（ADC）设计中需要面对的矛盾，也是难以解决的瓶颈问题。压缩采样理论指出，对于可压缩信号而言，可以用低于奈奎斯特采样频率的频率进行采样。将该理论用于对连续时间信号的采集可以达到降低ADC采样频率，实现更高精度的转换、更快速度的传输的目的。本课题研究基于压缩采样方法的单路模拟信号采集电路实现方法及非理想因素对信号采样的影响，研究并实现基于模拟信号存储串行结构和基于多路ΔΣ调制并行结构的两种采样集成电路。包括随机采样、积分以及量化功能，同时具有随机观测矩阵的可控和同步功能以支持后续的数据恢复。
线性与非线性掺杂漂移Ti02忆阻器电路模型及仿真器研究	建模;分析;非线性器件;非线性电路	TiO2忆阻器是2008年实现的一种新型器件，它具有记忆性、突触特性和纳米尺度，在非易失性存储器、神经网络等领域有极大的应用潜力。但目前尚未了解忆阻器的一些基本联接规律（如串并联），已有SPICE模型非易失性保持不好，由于近期内忆阻器还无法商品化，导致目前的研究无法进行实验验证和实际应用。为了给忆阻器应用提供理论基础、仿真模型和替代器件，拟提出一种忆阻器电路模型的设计方法，设计线性与非线性漂移TiO2忆阻器的SPICE模型、电路模型（仿真器）和软件细胞模型，仿真器作为忆阻器的一种替代品用于忆阻器实验和应用之中，细胞模型在FPGA/ARM等硬件平台和软件环境中可实现忆阻器硬件软用的一种新途径；基于仿真器探索忆阻器的联接规律、滞回特性、脉冲响应和忆阻器混沌特性；提出一种先数学模型后物理实现的新型忆阻器设计方法，尝试设计新忆阻器模型及仿真器，使新忆阻器问世之前用常规电路超前实现纳米新型忆阻功能。
基于HHT和混沌遗传算法的配电网故障测距研究	故障测距;Hilbert-Huang变换;故障特征匹配;混沌遗传算法;配电网	电力系统配电网的故障精确测距一直是一个没有得到很好解决的难题，其研究对尽快维修和恢复供电及减少故障经济损失具有重要作用。本项目在现有的配电网故障测距方法基础上，利用Hilbert-Huang变换(HHT)和混沌遗传算法故障特征匹配技术对电力系统网络故障的精确测距新方法进行研究。该方法利用Matlab/Simlink对实际电力网络进行数学建模，根据实际故障波形和不同故障条件下的仿真波形的故障特征进行自动匹配，利用混沌遗传算法自动搜索与实际故障波形最为接近的故障点条件下的位置作为输出的故障距离。实际波形和各种故障仿真波形的故障特征采用HHT提取，选取各馈线电压和电流在不同频率点上的能量和相位匹配程度作为生物进化适应度指标。.本项目利用HHT和混沌遗传故障特征匹配算法对配电网精确故障测距新方法进行研究，以解决配电网结构复杂、分支多和难以精确故障测距的难题，具有较重要的学术理论和实际应用价值。
高性能BiCMOS-NDR器件和BiCMOS数字集成电路设计研究	设计;低功耗;BiCMOS;NDR;集成电路	具有CMOS电路高集成度、低功耗的优点，又有双极型电路驱动能力强、速度快优点的BiCMOS电路在现代电路系统中得到越来越多的应用。本申请项目提出一种BiCMOS组合电路的一般结构及其设计方法，进而提出一种全摆幅BiCMOS组合电路的驱动电路的通用结构及其设计方法，从而从开关级设计出全摆幅BiCMOS组合模块电路；脉冲式触发器具有结构简单、软边沿、低延时、低功耗等优点，本申请项目提出一种BiCMOS脉冲式触发器结构及其设计方法，进而设计BiCMOS时序电路；负微分电阻器件具有低功耗、高速度、功能强的优点，本申请项目将研究高性能BiCMOS负微分电阻器件特性及其设计，并进一步提出一种基于BiCMOS负微分电阻器件的BiCMOS组合电路和时序电路设计方法，最终设计出高性能的BiCMOS数字集成电路。开展本项目研究为我国开发具有自主知识产权的高性能BiCMOS数字集成电路提供技术支持。
集成化高效率能量获取关键技术研究	最高效率点跟踪;集成电路设计技术;能量获取;电源管理	本项目针对当前环境振动能量利用过程中存在的效率问题，展开集成化高效率能量获取关键技术的研究。主要研究内容包括：通过能量获取机理的研究，提出了高效率的接口电路及其控制方法，使得从采集器获取的能量达到最大；整流电路采用栅压控制的MOS管实现，降低了导通损耗；多模式控制方法保证了DC-DC转换电路在整个工作范围的高效率；接口电路、整流电路和DC-DC转换电路均采用基于自举原理的低压启动技术，拓宽了电路工作范围；本项目所提出的一种快速自适应最高效率点跟踪方法（MEPT）可使系统通过合理的能量管理即可始终工作在最高效率点。为更好地满足应用需求，研究采用集成电路设计技术，实现能量获取系统的集成化。项目的研究成果将为振动能量的高效利用及在微型电子系统领域的广泛应用提供理论和技术支持，对推动环境微能源的利用和发展具有重要意义。
基于Z源网络的功率变换器基础理论与应用技术研究	开关变换;设计;建模;高效率变换	Z源变换器是一种不同于传统电压源和电流源变换器的新型功率变换器，具有单级升降压变换、可靠性高、波形质量高等优点。但目前对Z源变换器的研究还缺乏系统性和理论深度。针对现有Z源变换器存在的结构缺陷和性能的不足，在对现有Z源变换器拓扑进行电路分析与综合的基础上，研究Z源变换器的通用电路结构，并从通用电路结构出发，提出新型的Z源变换器拓扑族，以解决现有拓扑存在的启动冲击，Z源网络元件应力大的问题。其次，以Z源多电平变换器为研究对象，探索新的Z 源多电平变换器网络拓扑和调制控制方法。进而，对新型Z源变换器进行特性分析、参数优化设计、建模和控制策略等进行深入的研究。最后，以光伏并网发电为应用背景，研究Z源变换器的应用技术基础和应用技术，以拓宽和深化Z源变换器的应用领域。通过本项目研究，建立较系统的Z源变换器理论与技术知识体系，探索具有拓扑结构简洁，控制方案简单，可靠性高等优点的新型变换器实现方案。
复杂网络中分布式观测器的设计及应用	自适应观测器;分布式控制;非线性系统;复杂网络	复杂网络无处不在，因而激起了科学和工程各个领域科学家们极大的研究兴趣。网络动力学研究是复杂网络研究中的一个活跃分支。显然，精确的网络模型和系统状态信息对网络动力学的研究至关重要。但现实网络往往存在着一定的不确定性，使得我们难以获得网络的全部动力学行为。对此，人们提出了自适应观测器方法。但已有研究通常需要向网络中各节点传输其它所有节点的状态信息来设计相应的控制器，既浪费资源又降低了系统的鲁棒性。在分布式控制中，网络中各节点仅与其邻居节点之间进行信息交换。因此，采用分布式方式来设计观测器可以有效地节省成本，提高系统的鲁棒性。本项目将结合分布式处理技术和控制理论，研究分布式自适应观测器的设计问题，实现对网络状态的重构以及对未知参数的辨识；并以此为基础，开展一些相关的应用研究。本研究能够帮助我们更好地了解现实网络中复杂的动力学行为，也为一些具体问题的解决提供了坚实的理论基础，具有重要的应用价值。
基于导电机理的钛氧化物忆阻器电路特性建模研究	肖特基势垒;建模;纳米钛氧化物;非线性电路;忆阻器	忆阻器的出现将可能从根本上改变传统电路的格局，但作为应用基础的忆阻器特性及建模研究还不完善。本项目围绕钛氧化物忆阻器进行研究。首先，通过对忆阻器物理实现的导电机理进行研究，分析其电路特性。然后，力图精确描述影响忆阻器电路特性的各关键物理因素及其相互作用，对其进行数学建模，在此基础上提出一种钛氧化物忆阻器数学模型。最后，基于忆阻器数学模型，采用非线性电路理论分析方法，研究构建基于忆阻器的典型的非线性电路，并分析其特性。本项目将在忆阻器建模方面取得新的理论突破，为进一步开展基于忆阻器的非线性电路研究打下基础。
基于多维混合编码的无芯片电子标签及其识别方法研究	电子标签;无芯片;射频识别;阅读器;编码	传统电子标签过高的成本成为限制射频识别技术商业应用的关键因素之一。无芯片电子标签不含价格昂贵的硅芯片，能够有效降低其成本，从而大幅度扩展其应用领域。因此开展无芯片射频识别技术的研究具有重要的理论意义和研究价值。但目前无芯片射频识别技术存在理论基础薄弱、编码容量较小和稳定性偏低等问题。 本项目深入研究无芯片电子标签的识别机理，建立无芯片射频识别系统的理论分析模型与CAD 软硬件平台；分析不同编码方法，提出将谐振单元的频率、相位变化和天线的陷波频率结合在一起的混合编码方法，该方法可有效增大标签的编码容量；根据无芯片电子标签识别机理设计相应的阅读器，并在其基础上将频域识别方法和时域识别方法有效结合，提高系统性能。本项目的目标是研究并建立编码容量大和稳定性强的无芯片电子标签设计和识别方法，为进一步实现无芯片射频识别技术应用奠定理论基础。
多翅膀混沌吸引子建模、硬件实现及应用的研究	多翅膀系统建模;混沌电路模块化设计及FPGA与DSP技术实现;多翅膀和网格状多翅膀混沌吸引子;混沌通信;广义Lorenz系统族	理论方面：突破传统多涡卷混沌吸引子建模与研究方法局限性，在分段Lorenz系统中研究多翅膀混沌吸引子基础上，以偶对称多分段二次型函数族等一类新型非线性函数建模为切入点，提出在三阶二次型和分段线性型这两类广义Lorenz系统族中产生多翅膀和网格状多翅膀混沌吸引子的新方法。作为双翅膀混沌吸引子延伸与扩展，目标是建立一个新的多翅膀混沌吸引子体系，该体系包括Lorenz、Chen、Lu、Rucklidge、S-M、Sprott等多翅膀广义Lorenz系统族，多翅膀吸引子类型为8-10个、网格状多翅膀吸引子类型为2-4个。硬件实现及应用方面：用混沌电路模块化设计产生多翅膀吸引子，用FPGA与DSP技术产生多翅膀混沌序列与实现保密通信。根据IEEE-754标准，研制多翅膀混沌序列产生、加密与解密的专用FPGAIP核，建立并实现一种基于FPGA嵌入式技术的多翅膀混沌序列加密与解密的以太网传输混沌保密通。
多核处理器供电网络的有效CAD方法研究	优化算法;电路设计自动化	最近几年来，芯片产业已经开始向多核处理器转移，以保证在最大化处理器计算能力的同时，确保芯片的功耗在可接受的范围内。在未来的多核处理器中，由于任务的动态调度，供电噪声容限的不断降低以及诸如动态电压/频率调整（DVFS）等技术的广泛使用，可靠的供电网络设计将是集成电路设计者面临的一个巨大挑战。本研究课题将研究有效的CAD算法来协助解决这一挑战。具体来说，我们将研究以下几个问题：1）如何将多核处理器划分为独立的DVFS域？即在一个多核处理器的设计中，决定使用多少个DVFS域，以及如何把处理器核分配到各个DVFS域中去; 2）如何设计多核处理器的供电网络，为每个DVFS域提供多个可选的供电电压Vdd, 以支持细粒度的DVFS操作; 3) 如何基于目前最新的电路设计技术，优化多核系统的供电网络，以保证供电的可靠性？
电子产品性能退化试验与故障趋势预测研究	性能退化;加速试验;故障预测;电子产品	本项目以提高电子产品可靠性为目的，研究更高效率的性能退化试验技术和基于性能退化分析的故障趋势预测算法。包括：研究单应力及综合应力加速退化试验方法，探讨加速试验优化设计算法；引入性能可靠性概念，研究电子产品综合应力条件下多参数的性能退化分析方法；研究基于波形匹配、小波分析等理论的故障特征提取方法，建立基于综合应力性能退化分析的故障趋势预测模型；利用相像系数法及主成分分析法等，探讨多参数条件下的电子装备故障趋势预测新算法。在解决上述理论及算法的基础上，实现一个有实用价值的电子产品加速退化试验设计与故障趋势预测的软件系统。本研究有望为电子产品故障预测提出一个新的技术途径，解决综合应力下多参数性能退化分析和故障预测中的难题，使电子产品的故障预测更加科学合理，为电子设备预防性维修提供理论支持。具有重要的理论价值和应用前景。希望申请的研究工作能够促进电子产品故障预测理论乃至可靠性理论的完善和发展。
基于阻抗模型故障特征匹配法的含DG配电网故障测距研究	故障测距;含分布式电源配电网;故障特征匹配;阻抗模型;差分进化算法	电力系统配电网的故障精确测距是一个一直没有得到很好解决的难题，分布式电源(DG)的引入增加了精确测距的难度,其研究对尽快恢复供电及减少停电经济损失具有重要作用。.本研究在现有含DG配电网阻抗故障测距法和故障特征匹配测距法基础上，提出了一种基于改进阻抗模型和差分进化故障特征匹配的含DG配电网测距新算法。该方法考虑量测数据的相关性和接地电阻的非线性建立含DG配电网三相不对称改进阻抗模型，分析并提取含DG配网阻抗模型下的故障特征。以不同仿真故障下与实际故障下的系统故障特征匹配程度为进化适应度指标，利用差分进化算法快速搜索与实际故障特征最为匹配的仿真故障位置作为输出的故障距离。.该方法克服了现有阻抗法测距精度不高和基于遗传算法故障特征匹配法速度慢的缺点，具有测距精度高和计算速度快的优点，可用于含DG复杂配电网的精确故障测距，具有重要的理论和实际应用价值。
随机离散掺杂对纳米CMOS电路影响的快速Pearson IV统计方法及片上抑制技术	电路设计建模;电路仿真;电路设计自动化;统计模型	随着CMOS技术进入纳米工艺，沟道掺杂离子数下降为几十个，随机离散掺杂（RDD）成为影响集成电路性能和成品率的最重要波动源之一。对RDD的研究主要通过蒙特卡罗方法进行复杂费时的3D 器件分析，从电路设计方法看存在几个基本问题亟待解决：RDD效应如何引起电路性能变化？ 电路性能变化服从怎样的统计特性？什么方法可抑制RDD对电路的影响？.     项目通过精确捕获RDD的物理效应，由主成分分析将其特征化为BSIM 敏感模型参数，演算器件参数间的相关系数确定统计特征值进行函数映射，构建非正态概率密度函数Pearson IV的解析表达，实现电路参数变化特性的统计描述；通过增加本征沟道和背栅偏置技术抑制RDD对电路性能改变。.     本项目为RDD引起电路性能变化提供一种快速、精确的估计方法和兼顾成本、性能的抑制技术，为后摩尔时代单个掺杂离子背景下的CMOS电路设计提供理论和方法基础。
基于热特性分析的多核微处理器温度监控方法的研究	低功耗;集成电路设计;低功耗集成电路;功耗管理	随着微处理器性能需求的增加，功率密度呈指数级增长，导致芯片温度不断升高。近年来，高性能处理器普遍集成热传感器，采用动态热管理技术对芯片实施连续热监控。动态热管理通过热特性分析估计热点温度信息，不精确的热点温度估计会导致错误的预警和不必要的响应。本项目拟在热特性分析的基础上，对一些新型温度监控方法进行深入研究，主要内容包括：（1）研究考虑实际监控范围因素的热传感器数量分配方法和位置分布策略，进行精确热点温度估计，进而实现局部监控；（2）研究快速、精确的热重构算法，进行实时全局监控；（3）研究预测含噪热传感器真实温度的有效方法，并在局部监控和全局监控中系统分析噪声误差对热点误警率的影响。这些研究内容已在项目申请的预先研究中进行过初步方案论证，其可行性得到了确认。由于研究内容的基础性和通用性，研究成果具有重要理论意义和实用工程应用价值。
射频微波电路与系统非线性建模与分析方法研究	非线性散射函数;建模;神经网络;非线性电路;射频微波	建模与分析方法是构成射频微波电路与系统CAD软件的两大关键要素。宽带、高速、高峰均比通信系统使非线性更加突出，研究非线性建模与非线性分析方法等理论对CAD及非线性系统设计有重要的理论价值和实用价值。 本项目旨在利用Volterra级数、神经网络、非线性散射函数（X参数）等理论对射频微波非线性器件与模块建模建库，提出不同应用情况下性能更优、复杂度更低的模型算法，探索器件设计的逆向建模方法，完善模糊、小波神经网络、复杂条件下非线性散射函数等相关建模理论；在谐波平衡法和非线性散射函数法等非线性分析方法的研究基础上，通过实例分析、理论推导、激励信号选取、编程计算、方法对比和验证，提出改进全频域谐波平衡法及其快速求解算法，探索非线性散射函数（X参数）在建模与非线性分析中的理论和应用，同时利用所提模型和非线性分析方法构建典型通信仿真系统，验证有效性和系统性能。其理论成果可为电路和系统精确仿真提供支持。
混沌单向Hash函数的安全性分析与设计研究	数字签名;信息安全;单向Hash函数;混沌理论;密码学	单向Hash函数是密码学的一个重要组成内容。常规单向Hash函数大多通过各种逻辑运算或分组加密多次迭代实现，现有的算法如MD5、SHA-1等已被发现存在快速碰撞等不足，研究新的单向Hash函数已成为当前信息安全领域的一个研究热点。混沌单向Hash函数目前已有一些研究，但主要集中在算法的构造方面，在安全性分析与设计准则方面的研究较少。据此，本项目深入研究混沌单向Hash函数的安全性分析与设计的有关理论、方法及关键技术。主要研究内容包括：混沌单向Hash函数的安全性分析方法、混沌单向Hash函数的设计准则、安全高效的混沌单向Hash函数的构造。通过研究，解决混沌单向Hash函数安全性分析与设计的科学和技术问题，完善混沌单向Hash函数的有关理论。研究成果可用于混沌单向Hash函数的安全性评测、信息的完整性检测、数字签名等领域，为混沌单向Hash函数的发展与应用提供技术基础。
基于实时可重构射频前端的新型脉冲无线收发体系结构研究	宽带脉冲系统;实时电路重构;时域分析;匹配网络	传统的射频无线系统采用频域设计方法，在给定频率范围和输入功率条件下，将天线和射频前端电路作为线性时不变单元加以分析和设计，理论上系统性能存在增益-带宽限制，导致了宽带脉冲无线系统设计和实现上的许多困难。本项目针对宽带脉冲信号可供利用的时域特性（如脉冲宽度和波形已知或可预测），将实时电路重构的概念引入射频收发前端设计，采用线性时变匹配设计，以提高脉冲收发效率，降低系统成本和功耗。围绕这一思想，本项目将建立适用于实时可重构射频前端的时变网络分析理论和模型，研究通过预设初始条件、实时重构匹配网络等手段突破电小天线辐射效率的限制，探索接收端实时重构以实现脉冲同步、信号检测和输出信噪比优化的方法。本项目的研究将建立射频前端实时可重构的新型脉冲无线收发体系结构，为实现低成本、低功耗和低复杂度的脉冲无线电系统及其应用开辟新的技术途径。
多值共振遂穿电路设计方法研究	设计方法;多值代数系统;共振隧穿二极管;多值开关电路模型;多值逻辑	随着器件特征尺寸不断减小，对器件性能的要求越来越高，摩尔定律和按比例缩小的方法已经不再满足集成电路发展要求。基于量子效应的共振隧穿器件比传统的晶体管等更适合未来集成电路的发展，超高速、超高频、超高集成度、高效低功耗、设计灵活等特点和物理结构决定了其在多值逻辑设计中的可行性及稳健性。而应用多值逻辑能有效减小集成电路芯片面积与引脚以及系统间的接线，在信号传输和存储方面有着显著的优点。共振隧穿器件以及多值逻辑将是未来集成电路发展的趋势之一。.因此本项目将从电路与系统层面出发，研究多值共振隧穿电路的设计方法，提出基于共振隧穿二极管的多值开关电路模型，建立开关状态阈值表，构建多值翻转-传输代数系统，定义联结运算及数学符号，设计联结子运算电路结构，优化多值真值表及扩展三维多值卡诺图，探讨多值开关电路模型及代数系统在共振隧穿多值基本逻辑单元和多值存储电路设计中的应用。本课题对多值共振隧穿电路的设计具有重要意义，提供了全新的、简单的设计思路和设计方法，可用于指导更高值和更复杂电路结构的设计，为基于共振隧穿器件的多值数字集成电路发展奠定了理论基础。
基于多电压的三维集成电路布局规划研究	版图设计;设计优化;优化算法;EDA	三维集成电路(3D-ICs)通过硅通孔(TSV)实现芯片层垂直方向上的堆叠，缩短了互连线长度、提升了芯片的集成度和性能，成为未来集成电路的重点发展方向。但芯片堆叠会使得功率密度大幅增加，带来的局部热效应是影响3D-ICs可靠性和应用所面临的最大难题。基于多电压的低功耗技术是解决这一难题的有效途径之一。针对多电压3D-ICs在布局规划阶段面临的设计挑战，本项目的主要研究内容如下：针对3D-ICs物理结构和热效应进行建模，提出多电压分配算法并结合布局规划实现协同优化算法；研究布局规划过程中的空白面积管理方法，发展时序和物理约束下的电平移位器规划算法；研究3D-ICs的电源/地(P/G)供电网络模型，提出电压降驱动的多电压3D-ICs供电引脚配置和P/G TSV布局方法；建立实验验证平台验证所提出方法的有效性。课题的开展将会为3D-ICs设计提供科学指导和技术支撑，具有重要的理论价值和应用前景。
电力电子系统的欠驱动特性与非线性控制研究	建模;规范型;欠驱动;电力电子系统;非线性控制	本项目建立在"欠驱动系统非线性控制"等已有工作基础上，针对目前电力电子系统控制器设计只适用于特定对象，缺乏统一、规范化设计方法的问题，创造性地将"欠驱动系统理论"应用于电力电子系统控制器设计中，并进行深入的理论与实验研究。利用机械系统与电力电子系统物理量间的类比关系，将分析力学的基本原理应用于电力电子系统建模中，研究一种物理概念清晰（系统能量）、不严重依赖拓扑结构、适用于复杂电力电子系统的建模方法。结合系统数学模型及其拓扑结构，深入研究电力电子系统的欠驱动特性以及该特性的判定方法。针对欠驱动电力电子系统，探究系统模型归约成"非线性级联规范型"的通用全局坐标变换方法；进而根据不同的规范型结构，研究对应的非线性控制系统设计方案。以三相电压型PWM整流器等典型电力电子系统为例，进行数字仿真与实物实验研究，以期建立一套完善的、具有普遍意义的电力电子控制系统设计方案，并提高系统的稳态和动态控制性能。
动态有源负载优化与瞬时包络幅度分段的宽带高效率发射机研究	宽带功率放大器;射频功率放大器;非线性	本项目将运用时域分析等方法对有源负载调制的带宽扩展理论、瞬时包络幅度分段提高平均效率的方法进行研究，评估其理想性能，提出它们在功率放大器中的实现方法；探索可覆盖晶体管工作带宽的可配置多支路发射机结构，发展应用于该结构的时域动态分析和优化方法；从理论和实践上证明该结构具有超宽带可重配置能力、能适应高阶调制信号的高效率放大。主要研究内容包括：①简化的时域性能分析、评价模型与优化方法；②引入有源负载调制技术的宽带高效率功率放大器；③分布式有源负载调制原理与方案；④覆盖功率晶体管工作频段的动态可重配置发射机结构；⑤瞬时包络幅度分段原理，提升发射机平均效率的多支路功率放大器结构及宽带低损耗支路切换电路。
基于纳米微阵列的CMOS集成生物传感系统中关键技术研究	纳米微阵列;CMOS集成生物传感系统;神经态电路	作为微电子学与生命科学的交叉方向，基于纳米微阵列的CMOS集成生物传感系统在蛋白质与DNA检测、医疗检测与即时辅助诊断等方面都具有重要的应用，是近年来国际上的研究热点。本项目紧跟其微型化、规模化与智能化的发展趋势，面向基于纳米微阵列的CMOS集成生物传感系统进行系统架构、电路设计、工艺方法和实验集成的创新，从集成芯片设计和生物传感实验验证个方面展开深入的研究。研究实现高灵敏度低噪声信号采集前端电路，设计适应纳米尺度大规模电极微阵列生物传感技术的电路芯片，研究纳米微阵列电极的工艺制造方法，研究基于神经态电路的高吞吐率、并行模式识别后端的设计实现方法与学习训练算法，实现CMOS生物芯片与基于蛋白质/DNA生物传感系统的集成。力争通过本项目的研究，突破新一代纳米CMOS集成生物传感系统中的核心技术和关键科学与技术难题。
片上网络的通信性能-功耗联合建模与优化设计	建模;片上网络;功耗;通信性能;优化	片上网络已成目前国内外研究的热点，它对于解决片上多个处理器核之间的通信瓶颈，提高系统的性能有着重要的意义。为了提高片上网络的研发效率，减少开发成本，研究一种能快速准确地评估片上网络通信性能-功耗的方法，并以此指导片上网络的优化设计是有必要的。.本项目拟深入研究系统参数对片上网络通信性能和功耗的影响，并分别将半马尔科夫过程和多元线性回归理论引入通信性能建模和功耗建模之中，以建立可扩展性强、准确度高的片上网络通信性能分析模型和功耗分析模型；其次，以相关参数为中介，研究片上网络通信性能和功耗之间的关系，并在此基础上建立片上网络通信性能-功耗联合分析模型；最后，在系统资源和面积等条件的约束下，以通信性能-功耗联合分析模型为核心，研究既能满足系统通信性能需求，又能满足系统功耗约束的片上网络设计方法。通过本项目的研究，拟为分析片上网络通信性能-功耗提供理论依据，并片上网络的优化设计提供新的思路。
基于Wiener核的非线性模拟电路多软故障诊断理论与方法研究	智能特征提取;多软故障;Wiener核;非线性模拟电路	本课题针对非线性模拟电路多软故障诊断难题，从电路建模、特征智能选择提取及神经网络改进三方面开展研究。通过研究非线性模拟电路Wiener核的高速获取及多软故障状态辨识效果评价等理论，建立基于Wiener核的多软故障诊断电路模型，解决非线性特性未知或不解析的非线性模拟电路的建模难题；通过研究改进的遗传退火混合算法，提出基于Wiener核的非线性模拟电路多软故障特征的智能选择与提取方法，提高特征选择和提取的质量和效率，并改善多软故障的诊断准确性；通过研究改进用于故障诊断的神经网络的结构和参数，提高诊断效率和准确度；在此基础上，研制模拟电路故障诊断测试仪，并以生命科学仪器的前端模拟电路为对象，组建模拟电路智能故障诊断系统，既检验理论方法的正确性、实用性，又提供应用方法。课题将形成系统实用的基于Weiner核的非线性电路多软故障诊断理论和方法，为相关研究提供基础理论。
异步调谐带通滤波器的解析理论方法研究	设计;射频电路	异步调谐带通滤波器各谐振单元谐振频率可以不同，由谐振频率相同的谐振器构成的传统同步调谐带通滤波器是它的一个特例。本项目研究异步调谐带通滤波器的解析设计与解析诊断理论方法及其应用。它的主要工作包括：研究异步调谐带通滤波器解析设计与诊断的基础理论；研究解析设计与诊断理论在实际应用中的关键问题，如源与负载间耦合系数大小的度量、限定拓扑耦合矩阵的存在性及获取、利用未调谐谐振单元实现有限传输零点等；研究解析设计理论在微波滤波器、多频段滤波器、多工器等设计中的应用；研究解析诊断理论中的关键问题及在实际滤波器调试中的应用。通过本项目的研究，希望解决异步调谐带通滤波器解析设计与诊断理论及其应用中的关键问题，为滤波器、多工器等的快速、准确设计，滤波器的快速、准确诊断等提供有力支撑。
基于高速可重构匹配网络的VHF宽带多路跳频Manifold耦合器基础问题研究	跳频Manifold多路耦合器;高速可重构匹配网络;宽带匹配	VHF跳频多路耦合器能使多部跳频通信设备共用一副天线，可显著减少电磁干扰，提高系统电磁兼容性能，在现代通信系统中占据重要地位。现有的跳频多路耦合器架构通常是用开关矩阵切换多个定频滤波器，再经固定的宽带匹配网络耦合到天线。这种架构在工作频带变宽、定频滤波器数量增多的情况下很难实现。针对此问题,本项目提出基于多路全频段跳频滤波器，以及高速可重构宽带匹配网络，形成VHF宽带跳频多路Manifold耦合器的新构思。和现有架构相比，新构思结构简单，更能充分发挥跳频装备的性能,易于满足多路、全频段、宽带跳频合路的要求。本项目以30MHz~88MHz 4 路全频段跳频耦合器为目标，围绕具有特定端口导纳特性的大功率跳频滤波器的设计和实现，以及高速可重构宽带匹配网路的设计和优化方法展开研究。相关研究成果不仅是对宽带匹配、多路耦合器理论的丰富和扩展，而且能广泛用于军、民跳频通信领域，具有非常重要的现实意义。
毫米波大规模MIMO信道测量仪通道间多维互耦模型及其补偿方法的研究	校准;非线性;信道模拟器;多维;宽带数字预失真	5G通信产品的性能依赖通信测试仪表，其中无线信道模拟器的研发至关重要。毫米波电路的非理想性及通道互耦直接影响信道模拟器的性能。正确分析单通道毫米波宽带收发信机的非理想特性，并在此基础上，对多通道毫米波非理想性进行分析校准至关重要。本项目旨在研究毫米波大规模MIMO信道测量仪通道间的互耦机制，建立互耦模型，提出采用多维梳状谱进行互耦校准及通道补偿。该方法的研究，对于提高毫米波大规模信道模拟器的性能有着显著的作用。
数字电路双逻辑综合关键技术研究	逻辑拆分;EDA;工艺映射;双逻辑;逻辑综合	数字逻辑电路既可以采用基于"与/或/非"运算的传统布尔(Traditional Boolean, TB)逻辑，也可以采用基于"与/异或"运算的Reed-Muller(RM)逻辑来实现。相比于单一的TB逻辑或RM逻辑，事实上，大多数电路本身就是二种逻辑的混合体，因此，理想的电路综合策略应该是同时采用TB逻辑和RM逻辑相结合的双逻辑综合。 本项目的双逻辑综合策略是通过将待优化逻辑覆盖中搜索、拆分成适合TB逻辑和RM逻辑的子覆盖，并分别用TB和RM逻辑实现，进而达到逻辑优化目的。相应的关键技术包括：适合不同逻辑实现的逻辑覆盖探测技术、逻辑覆盖拆分、大RM函数混合极性逻辑综合，逻辑等效验证，复合逻辑门在逻辑映射运用等方面。项目的研究成果将丰富逻辑综合理论和方法，同时建立一个双逻辑综合平台。
高效率单体共时双频Doherty功率放大器设计及其预失真行为模型研究	射频功放;建模;非线性;预失真;双频	移动通信系统正在向着高效率、多频带和宽带化方向发展。作为无线通信的关键器件，射频功率放大器的高效率、多频工作不仅有利于降低射频前端的体积和成本，而且可有效节约能源。本课题针对可同时工作于两个频段的单体共时双频功放的效率提升技术和预失真线性化技术进行研究，力争在支撑高效率共时双频Doherty功放设计的低频率比双频匹配技术、宽带双频匹配技术、双频offset line频率独立的相移控制技术以及单体共时双频功放的建模技术等方面取得理论与技术的创新突破，建立具有普适性的高效率单体共时双频Doherty功放设计理论体系，为单体共时双频功放在移动通信系统中的应用奠定基础。
超声波耦合海下探测器无线电能传输原理	海下探测器;电声换能;无线电能传输;超声波耦合;电声共振	海洋资源开发和海底板块运动监测等活动离不开各种海下探测或监测设备。为这些设备及时便捷地补充电力是确保其长期可靠工作的关键。本申请根据海水易于传输超声波能量而对电磁能量衰减较大的物理性质，拟创新性地研究用超声波耦合即电-声-电原理，实现海下探测器的非导体接触式的无线电能传输技术。通过建立声电耦合的物理模型和数学模型，研究电声共振反控制技术；电声与声电高效换能技术；高频电能变换与长距离传输技术；探索传输能力、传输效率、传输距离以及电声环境与超声波参数、电气参数和海水参数的一般规律，从而凝练出海下超声波传输能量的关键问题。由于超声波几乎可以穿透任何物质，所以本申请的研究成果对金属密闭容器或建筑物体内各种监测器的无线电能传输同样具有指导作用。
基于独立成分分析的模拟电路故障特征提取方法及应用	模拟电路;特征提取;故障诊断;模式识别;独立成分分析	本项目针对模拟电网络系统中的故障特征提取方法展开理论及应用研究。研究模拟电网络系统的微观动力学行为与宏观统计特性之间的关系，发现"容差"电网络系统的电子元件参数以及电路连接方式发生变化时所导致的独立性特征变化规律，建立模拟电路故障特征提取的ICA模型；基于"非高斯性"即 "有序"的理论，利用高阶统计量或分数阶统计量，以极大化信号非高斯性特征为目标函数，探寻模拟电路故障特征提取ICA模型的求解方法；结合投影寻踪技术，实现对高维原始特征数据的降维，并给出探寻"感兴趣"的独立性特征所需的关键算法；得到可扩展应用条件、易于移植的模拟电路故障特征提取系统，解决多故障模式情况下，基于高斯信号处理的故障特征提取系统在处理非高斯性数据时所导致的系统性能下降或失效问题。最终形成模拟电路故障特征提取的若干新理论方法及应用策略。
复杂条件下微波多层电路互连过孔结构最优设计及测试研究	电路建模;模型;等效电路;仿真	由于电路和器件持续集成化和小型化的发展趋势，导致在不同领域多层电路层间互连过孔结构的应用越来越广泛，但同时互连过孔结构所引入的非理想特性也成为制约电路性能提高的重要瓶颈。因此针对过孔结构的等效电路建模、最优设计方法和测试方法是近年来研究的难点和热点。本研究将复杂条件下微波多层电路层间互连过孔结构作为研究对象，提出使用混合分析方法对不同边界条件、不同物理结构参数、不同应用规模的互连过孔结构电磁特性进行研究，分析其影响规律并建立层间互连过孔结构的完整等效电路模型，在此基础上提出过孔的阻抗控制和补偿方法，探索过孔结构的最优设计途径。同时项目将进行过孔结构的测试和去嵌入方法研究并予以实施，最终通过仿真验证和测试验证相结合的手段对最优设计方法进行分析和评价。研究成果将为目前互连过孔结构在电路尤其是微波多层电路和高速数字电路中的最优设计和最佳应用提供新的方法和思路。
单级高效多输入集成DC-AC变换系统研究	开关变换;开关功率;高效率变换;单级;多输入集成DC-AC变换器	本项目首次提出了多输入DC-AC变换开关组合单元和单级多输入集成DC-AC变换器新概念及其并联分时供电、串联同时供电、多绕组同时或分时供电型三类单级高效多输入集成DC-AC变换系统。对构成三类单级高效多输入集成DC-AC变换系统的电路结构与拓扑族、能量管理控制策略、原理特性、电路参数设计准则等关键技术基础进行深入的理论分析、仿真与原理试验研究，提供三类集成DC-AC变换系统原理试验装置。理论分析、仿真与原理试验将证实所提出的三类集成DC-AC变换系统的可行性和先进性。所提出的三类集成DC-AC变换系统能将多输入源单级变换成所需要的交流电，具有电路结构简洁、单级功率变换、功率密度高、变换效率高、可靠性高、成本低等优点。研究成果为实现高性能的新能源功率变换系统奠定关键技术基础，将在权威期刊和国际会议发表高水平论文8篇，出版学术专著１部，获授权国家发明专利６项，培养博士生3名和硕士生4名。
不确定分数阶混沌系统同步控制及其在保密通讯中的应用研究	同步控制;分数阶;不确定;保密通讯;混沌吸引子	分数阶混沌系统的同步控制及其应用研究已成为当今非线性科学领域的前沿课题。本项目针对不确定分数阶混沌系统，研究不确定阶次、参数的自适应辨识理论；结合混沌吸引子的参数敏感性，研究含有混合算子的连续系统离散化方法；基于滑模变结构控制、自适应状态反馈等理论，进行系统稳定性分析和控制器综合；利用分数阶系统的独特记忆功能、慢收敛性、广稳定区域等，力求寻找到一种对于分数阶不确定混沌系统普遍适用的自适应同步控制框架理论；研究混沌序列的结构复杂性和行为复杂性，探索产生独立分布的混沌伪随机序列的充分条件；给出分数阶混沌电子振荡器的电路实现，设计完备、可行的有限带宽通信信道下的信息传送系统。本项目的研究内容仅仅是分数阶非线性系统领域中极小的一部分，也是该领域最为关键的基础理论。该研究对于系统分析与集成、信号处理、保密通讯等技术的发展和应用起到不可估量的作用。
基于Synchrosqueezed加窗傅里叶变换的轧钢机间谐波检测算法理论与实现	系统故障检测;电子系统;故障寻找;系统故障诊断	由于synchrosqueezed加窗傅里叶变换(SWFT)具有计算速度快，谐波检测精度高，抗噪声能力强等优点，利用SWFT进行时变间谐波检测已成为当前研究热点。本项目以轧钢机谐波检测为研究对象，研究基于SWFT的轧钢机间谐波信号精确检测方法，重点研究强噪声干扰下密集时变间谐波精确检测时SWFT的性能优化与设计问题。首先，利用SWFT变换分析轧钢机谐波信号中间谐波个数，初步计算各间谐波的频率、幅值和相位。然后，根据SWFT间谐波检测结果，构造分段迭代的自适应三角基函数神经网络。进而，利用网络对间谐波参数进行迭代学习，精确计算各次谐波的频率、幅值和相位。最后，在Simulink环境下建立轧钢机和有源滤波器模型，对比分析滤波前后线路间谐波含量，进一步调整模型参数，达到自动跟踪补偿的目的。本项目旨在利用SWFT构造一种快速、具有噪声鲁棒性的间谐波检测算法，使其适用于轧钢机间谐波的分析和治理。
基于量子技术的模拟电路故障诊断研究	信息融合;电路;故障诊断;量子计算;模拟VLSI	模拟集成电路的规模化、系统化发展和封装设计，使诊断可使用的测试数据非常有限，模拟 VLSI 电路故障诊断正遭遇特征信息缺乏的瓶颈。因此，本项目探索性地通过获取反映电路中复杂内在关系的潜在信息，分析其故障传播特性，在此基础上寻求模拟 VLSI 电路的有效诊断方法。 .本课题重点研究模拟电路多元化状态信息检测、故障特征提取和智能诊断技术：采用以量子技术为主的多元信号联合检测方法以获得全方位的电路状态信息，响应可行域的量子优化求解及概率分布建模、基于量子计算的故障样本处理和/故障特征提取方法、故障信息的数据层融合，以获得有效的模拟电路故障特征信息；以及以量子神经网络为主的信息融合故障识别方法与识别技术解决模拟 VLSI 电路在具容差、非线性情况下的故障诊断问题。
忆阻系统动态电路特性研究	理论分析;动态电路;非线性电路;忆阻系统;电路特性	2008年HP实验室实现了首个纳米级忆阻器，目前的研究已证明其在非易失性存储器、纳米级超大规模集成电路和人工神经网络等领域有着巨大的应用前景。2009年提出了忆容器及忆感器的概念，将有记忆特性的元件从忆阻器延伸至了忆阻系统，但作为一类新的电路元件，目前它们的联接规律及在动态电路中的特性还未被了解。本项目在研究忆阻系统三种记忆元件优化电路模型的基础上，探索忆阻器、忆容器和忆感器各自的串联、并联及混联电路的基本规律，研究由三种忆阻系统元件构成的基本动态电路的时域响应特性、频率特性及端口伏安特性，目的是为忆阻系统元件复杂电路的分析和应用电路的设计提供必要的理论基础。
基于DVS的高效动态电压变换器集成设计理论与方法	低功耗;系统集成;动态电压调整;开关DC-DC变换器	系统电源管理的动态电压调整（DVS）技术对高性能嵌入式DC-DC变换器提出了迫切的要求。本项目借助电力电子学的电路分析手段、集成电路设计及系统控制相关理论，建立理论模型，解决DVS技术带来的变换器的电压建立、电压转换等新问题，从理论上深入探索变换器的结构、电路参数和集成开关器件参数的设计方法及新颖控制策略，获得基于DVS的动态可变电压变换器设计理论，获得高效、宽输入、输出电压及负载范围的开关DC-DC变换器的集成设计方法，研究系统的电源管理与嵌入式变换器的协调设计问题，实现性能趋于完善的、高效的可升、降压单电路实现的新型集成开关DC-DC变换器单元。此项研究目前在国内外尚处于起步阶段，新理论、新方法亟待探索和研究，是十分有意义的、前瞻性的工作。基于DVS技术的嵌入式开关DC-DC变换器具有输出灵活、性能优化及开关控制组合丰富的本质优势，在低压、低功耗系统集成中有着广阔的发展和应用前景。
基于CMOS工艺的10GHz 6bit ADC电路设计及校正方法研究	静态比较器;基于统计学的后台校正技术;高速ADC	随着宽带应用系统的快速发展，宽带技术对高速ADC的需求日益迫切。国内低端市场被国际大公司所垄断，高端市场上受到境外的技术封锁并存在禁运的现象，因此，研发具有自主知识产权的高速ADC具有极高的实际应用价值和巨大的学术意义。.基于高性能模拟前端电路的前期科研基础和迫切应用需求，本课题针对10GS/s 6bit 的高性能ADC进行深入研究，探索4通道时间交织技术和单通道高插值和参考电压混合技术。针对多通道ADC的通道间失配现象，重点进行基于统计学的时序倾斜后台校正技术的研究，结合相关函数统计学算法和延时可控的多相位时钟，解决时序相位问题。同时，突破传统动态比较器设计，采用高速的双采样采样保持（T/H）电路和带有有源电感的静态比较器，满足系统转换速率需求。进而建立整套的高速ADC设计、仿真验证、测试验证和系统应用方案，为高速ADC设计提供理论基础和技术支撑，促进高性能电路设计方法学的发展和应用。
多涡卷混沌吸引子特性及忆阻型生成电路设计与应用研究	混沌分析;混沌电路;超混沌;多涡卷;忆阻器	忆阻器作为继电阻、电容、电感后的第四种基本电子元件，2008年被HP实验室制备出纳米级器件后，引起了极大关注，相关研究迅速升起。因忆阻器是非线性元件，且有方向性（极性），用其设计的混沌电路具有更丰富的动力学特性。多涡卷混沌吸引子是一类特殊的混沌吸引子，可以一维排列，也可以平面、立体甚至更高维网格状分布，分布可以是规则的，也可以是不规则的，在信号处理方面有广泛的应用前景。而探索小信号检测的新方式方法一直是多个领域的重要研究课题，因此，本申请项目探索：（1）用忆阻器设计产生多涡卷混沌吸引子的电路及其设计规律性，采用模块化设计的方式来进行；（2）多涡卷混沌吸引子的轨道特性，即用矢量场分析方法确定键相轨与卷绕相轨的交替规律，从而探讨其符号化，使相关的数据处理变得容易；（3）将多涡卷混沌吸引子应用于电磁小信号检测，设计出一种处理方案，并制作出相应电路。
固定/移动/混合RFID阅读器防碰撞智能规划方法研究	标签识别;RFID;阅读器	本项目将研究面向固定阅读器、移动阅读器和混合阅读器等三种场景下的RFID阅读器防碰撞智能规划方法，重点工作是：（1）研究一种集阅读器数量、位置等多个物理资源，以及信道、时隙、功率等多个通信资源调度优化的RFID阅读器防碰撞数学模型；（2）研究RFID系统固定阅读器、移动阅读器和混合阅读器等多种场景下的阅读器防碰撞规划问题；（3）研究阅读器增援或者阅读器出现故障等特殊应急情况下的RFID阅读器防碰撞规划问题；（4）研究面向RFID阅读器防碰撞规划的免疫智能优化算法。本项目的实施，将改善RFID系统的标签识别正确率和标签识别效率，为RFID大规模应用提供理论基础和解决方案，并且促进RFID应用中阅读器的科学部署和动态规划。
高速高密度互连封装的电源完整性与可靠性分析	电源分配系统;电源完整性;电路可靠性;高速互连;信号完整性	高速高密度互连封装的电源完整性(PI)是电路设计的基础课题。同时，它又牵动着信号完整性(SI)、数据完整性(DI)和电磁完整性(EMI)的优或劣。传统的电源分配系统(PDS)分析设计技术暴露出了不少缺陷。对此，本项目拟以印刷电路板(PCB)为主剖析对象，从PDS电荷分配与交换机理切入，提出基于电荷守恒的时域分析技术。进一步，通过探究PDS波动与噪声机制，揭示PI与SI/DI/EMI的互动脉络。以非理想互连PI与SI/DI/EMI关联建模为切入点，引领分析并引导设计。此外，本项目拟解构高速互连封装中PI与可靠性的多层次多变量耦合度。凭借已有电子设计自动化(EDA)的研发积累，提出对潜在不可靠因素的快速诊断和自动审查技术，实现部分面向可靠性的电子设计。本项目立足于PI机理及外延关联分析，面向互连设计，具有理论及实用价值，成果可用于高速芯片、PCB及系统的分析与设计。
功率集成电路芯片与系统电磁干扰可靠性研究	芯片;功率集成电路;可靠性;系统;电磁干扰	功率集成电路芯片和所应用的系统存在着很强的电磁干扰环境，目前，对于功率集成电路应用系统的研究已经很多，集中在系统的层面，常常忽略了作为一个非常重要的干扰源和受扰源的高压、大电流集成电路驱动芯片内部电路的研究。我们首次从功率集成电路芯片的内部电路的角度研究其电磁辐射和抗扰度问题，研究功率集成电路驱动芯片与系统互相作用和机理,按照集成电路电磁发射测试标准IEC61967和集成电路电磁抗扰度标准IEC62132进行芯片电磁辐射和电磁抗扰度测试，通过对测试结果的分析,提出芯片减少电磁辐射干扰和提高抗扰度的再设计方法。从而，不仅促进功率集成电路芯片的电磁兼容的发展、同时对广泛应用功率集成电路芯片的电机、家用电器、汽车等领域产品通过国家和国际上的相应认证有指导作用。
新型可重构微波前端系统关键技术的理论与应用研究	可重构;微波前端;无源/有源电路;电磁材料;天线	多功能和多体制的微波系统正逐步广泛应用于民用和国防领域，由此带来的空间拥挤、成本提高及相互干扰等问题也越来越突出。关键微波电路和整个前端系统的可重构技术是解决上述问题的有效方法，正日渐成为国内外的研究热点，但尚缺乏基础理论和深入的系统性研究。为此，本项目拟开展可重构微波前端系统关键技术的基础性理论与设计方法的研究。创新性主要是：（1）基于完整场控制的可重构技术及理论分析方法；（2）自适应多输出端口的可重构阻抗匹配网络电路拓扑的构建与分析；（3）高性能可重构前端系统中关键电路（如滤波器、有源放大器和天线）的设计方法；（4）基于新型电磁材料的可重构电路的设计及实验验证。这些研究，不仅可为用于微波前端的可重构电路的设计提供重要的理论基础，而且为可重构的微波/毫米波前端系统的进一步研究及应用提供技术指导，具有重要的理论和应用价值。
FinFET集成电路超阈值设计理论和关键技术研究	集成电路设计;低功耗集成电路;集成电路	本项目针对当前集成电路工艺发展的最新趋势以及应用系统对高速低功耗的强烈需求，通过建立FinFET集成电路在超阈值(Super-threshold)区域(略大于两倍阈值电压)的器件和电路理论分析模型，研究低电压FinFET集成电路的抗偏差设计理论和方法，探索高效能偏差容忍电路架构，提升电路在低电压下的性能、解决性能偏差增大等关键科学问题。拟将所提出的设计理论与方法应用到典型组合与时序逻辑以及存储器等功能电路。.  低电压超阈值区域FinFET器件工作在中强反型状态，有别于标准电源电压下的强反型状态，也不同于亚阈值/近阈值电路的弱/中等偏弱反型状态。已有研究多注重于标准电压和亚/近阈值区域的电路，缺少器件和电路的超阈值建模、抗偏差设计理论、偏差容忍电路架构等方面的开拓性和系统性研究。因此本项目的开展将完善集成电路设计理论和方法，是一项既具有理论学术价值，又有应用前景的工作。
可变脉冲激励的磁共振功放的非线性建模和预失真线性化研究	线性化;射频功率放大器;预失真;宽带数字预失真	快速磁共振成像是我国实现肿瘤等重大疾病快速筛查和精准诊断的重点发展技术。磁共振功率放大器作为快速磁共振成像系统的核心部件，由于脉冲快速可变，其非线性存在分叉且动态可变，造成磁共振成像系统成像质量显著恶化。传统非线性模型忽略功放热快速变化带来的非线性问题，难以对磁共振功放的分叉非线性进行精确建模；传统预失真架构受硬件制约，难以适应磁共振功放的不同脉冲信号的快速变化，无法实现不同预失真器间的快速切换。本项目将研究磁共振功放的非线性行为模型，引入热记忆效应，将温度和功放输入信号作为模型的输入，功放输出信号作为模型的输出，提出基于温度输入的多维度非线性行为模型；并针对磁共振功放脉冲快速变化的特点，引入功放非线性的动态偏差，提出可变增量预失真架构，以实现预失真器的快速切换，最终实现线性磁共振功放，满足磁共振系统快速扫描时高质量成像的需要。
开关电容型电子电力变压器的模块化集成优化与柔性控制方法	集成优化;开关电容;功率电子技术;AC-AC变流器;柔性控制	电子电力变压器对配电系统的电压变换、能量传输和电能质量治理具有重要意义。针对其存在效率不高、难以集成化和对铜铁资源严重依赖等主要问题，本课题拟开展开关电容型电子电力变压器的模块化集成优化与柔性控制方法研究。首先构建适应低压配电网接入的电路拓扑并获得拓扑衍生的一般规律，确定综合表征拓扑性能的评价指标；其次，探讨该类具有多元、多值、多模态运行特征变流器的多频率尺度建模方法；在此基础上，提出基于移相的综合调制策略以减少功率回流和电流应力，并实现安全换流和软开关操作，结合闭环控制完成对能量流动的双向调控；再次，深入开展双重多目标优化策略研究，解决在高功率密度、全负载高效运行下的参数优化设计；最后结合最优指令分离的方法，将三相星形接入系统解耦为三相独立单相系统以增加控制自由度，并尽可能减少对系统控制目标影响。最终实现开关电容型电子电力变压器的各种性能协同增效，为其在低压配电系统应用提供理论基础。
基于矢量孔技术的包络跟踪功率放大器线性化研究	矢量孔;线性化;峰均比;射频功放;包络跟踪	现代通信系统普遍采用高频谱利用率的非恒定包络信号，导致功率放大器效率受限。包络跟踪功率放大器因其高效率特性而受到广泛关注，但其线性度亟待改善。本项目拟对包络跟踪功率放大器线性化技术展开全面深入的研究。主要研究内容包括：(1)分析包络跟踪功率放大器的非线性特性，包括包络放大器对极小信号的敏感度分析，射频功率放大器非线性特性分析，以及包络通道与射频通道之间延时差异带来的失真分析；(2)设计出一套适用于包络跟踪功率放大器的基于矢量孔技术的OFDM信号峰均比降低技术、功率放大器预失真模型以及通道时差补偿技术；(3)将上述线性化方法有机结合，构建出一种基于矢量孔技术的可以全面补偿OFDM包络跟踪功率放大器非线性效应的线性化方案。通过上述包络跟踪功率放大器线性化技术研究，本项目有望面向应用，构建出适用于OFDM系统的高效率、高线性、宽频带、可重构的包络跟踪功率放大器，具有重要的理论意义和实用价值。
高速电路复杂互连的信号完整性故障模型及测试方法研究	故障建模;串扰;高速互连;信号完整性;测试矢量生成算法	信号完整性已经成为了当前高速电路系统设计与分析中的瓶颈之一，严重制约和影响高速互连产品的质量和可靠性，信号完整性故障测试已成为迫切需要解决的问题。本课题针对高速电路复杂互连的串扰故障及测试方法问题，深入开展相关基础科学研究。具体内容包括：（1）复杂结构互连线串扰故障模型及测试方法研究；（2）复杂互连单元串扰故障模型及测试方法研究；（3）高速物理通路串扰故障的ATPG方法研究。最后，通过实验对本课题的理论与方法进行验证。本课题的研究可以实现对高速电路的信号完整性故障的有效测试，为高速互连的信号完整性测试提供新的方法和思路，达到提高测试效率、减少测试时间、降低测试成本的目的。其研究成果可应用于高速电路系统的设计及故障诊断中，对于提高高速互连系统的信号完整性设计和测试水平，进而提高高速电路的质量和可靠性具有重要的理论及实际意义。
低群延迟无源射频线性相位滤波器模块化设计理论研究	低群延迟;模型;射频;线性相位;滤波器	本项目提出建立无源射频滤波器的元器件、互感系数和电路结构中各种寄生参数的精确模型；确定优化低群延迟线性相位滤波器相频特性、幅频特性和阻抗匹配的复合目标函数；研究推导出目标函数对元器件模型、互感和各种寄生参数标称值的一阶和二阶梯度公式。利用计算机分析和研究上述目标函数的性态，构造一个适合于优化线性相位滤波器复合目标函数的全局优化方法。研究目标函数的特点，运用故障诊断的思想研究基于改进的粒子群算法神经网络的模拟电路故障诊断电路分析。分析滤波器的实际结构模型和理论模型之间所存在差异的因素中，除频率因素影响之外的其他工作条件的影响因素，如形变、振动、温度变化等。研究设计方法使这些因素对滤波器的性能影响为固定。根据滤波器的实际结构模型，结合滤波器应用范围的频率和已确定的其他影响因素，运用全局优化方法推导出滤波器结构批量设计的各节点参数，从而建立滤波器模块化设计理论。
风光储联合发电系统中的有功功率控制方法研究	储能系统控制策略;有功功率控制;二自由度前馈－反馈鲁棒控制;风光储联合发电系统	风光储联合发电系统利用风能和太阳能在时间及地域上的互补性及储能系统的充放电特性，是解决风能、太阳能大规模开发对电网带来冲击问题的有效方案。但受电池成本、寿命等因素限制，配置的容量、功率往往有限，因此，有功功率优化协调控制已成为提高风光储发电系统电力输出性能的关键技术。本项目将对风光储发电系统中的有功功率控制理论与方法进行研究。主要包含：1）应用二自由度前馈-反馈鲁棒控制方法提高系统的跟踪特性及鲁棒性。前馈控制不仅可利用风、光发电功率的预测值，且可充分利用动态系统的先验信息。利用基于系统逆的鲁棒控制方法，可在干扰情况下进行有效控制。2）研究在风、光发电有功功率协调控制下的储能荷电状态双层控制方法，上层控制主要研究基于储能系统约束条件的多目标优化算法，下层控制研究储能元件的优化充放电控制策略。本项目以取得具有实际应用前景的原创性理论成果为目标，对风光储联合发电的发展及应用具有重要意义。
电子系统内建自测试通用模型构建及其测试策略优化方法研究	自动测试矢量生成;测试策略优化;特征提取与优化;可测试性建模;内建自测试	为解决复杂电子系统测试与故障诊断问题，本项目提出建立电子系统内建自测试通用模型的方法，并在此模型基础上进行测试策略优化方法研究。建立通用的混沌自动测试矢量生成匹配模型，减少测试矢量长度、缩短测试时间、降低测试功耗、提高抗随机故障检测率；针对模拟电路内建自测试存在的问题，提出基于PWM信号的自动测试矢量生成及其输出响应分析的多维故障特征空间构建方法，通过数据挖掘提取有效故障特征信息，提高模拟电路参数容差型故障可隔离定位的精度；研究电子系统内建自测试可测试性建模方法，从电子系统的不同层次建立可测试性统一数学形式化描述模型；在此基础上，完善电子系统内建自测试故障诊断测试策略，建立多故障诊断模型和逻辑行为故障诊断推理机制；最后，研制电子系统内建自测试通用性的基础测试电路。通过本项目的研究工作，为推进和完善电子系统内建自测试技术的通用性和基础性研究提供相应的理论和技术支撑。
基于CMOS图像传感器及微流控技术的细胞检测片上实验室关键技术研究	片上实验室;微流控芯片;CMOS图像传感器;超分辨率;细胞图像检测	细胞自动计数与检测是现代医学和生命科学广泛关注的问题之一，CMOS图像传感器和微流控技术的结合有可能开发出快速、准确和低成本的微型智能细胞检测系统。针对基于CMOS图像传感器和微流控技术的细胞检测中低分辨图像难以识别和计数的关键问题，本项目首先研究了利用微流控技术对细胞液进行聚焦和特征识别的方法，在简化背景的同时，将复杂的细胞跟踪算法转化为简单的距离计算，实现了对细胞的准确跟踪，在此基础上进一步研究了细胞图像的放大方法，实现对细胞的分类和计数；然后，通过超分辨率算法对同类相近细胞群进行配准和插值放大，合成具有统计学意义的虚拟细胞，并以图像形式直观显示出统计完成后的细胞形状、大小、形貌分布及核质比等重要信息；最后给出了基于CMOS图像传感器与数字图像处理的芯片集成方案，为实现基于CMOS图像传感器和微流控技术的细胞检测片上实验室奠定理论及技术基础。
基于m序列的非线性m子序列研究	特征式;非线性;子序列;复杂度;反馈函数	伪随机序列在信息安全、通信、雷达、导航、测试等重要领域具有广泛应用。伪随机序列性能的优劣直接影响到序列密码的安全强度和通信系统的传输性能。基于移位寄存器生成伪随机序列是序列构造中一个重要分支，目前存在着如何构造性能优良的伪随机序列、如何快速提取反馈函数等疑难问题。本课题基于m序列，研究如何构造非线性m子序列及其序列族。构造思路是通过重构m序列状态转移，提炼特征式，合成m子序列反馈函数，达到既保留m序列良好的伪随机特性，又完成非线性转换，获得具有高复杂度的非线性m子序列。本项目力图建立m子序列移位寄存器状态迁移模型，优化搜索算法，搜索、迭代、重构状态矩阵，进而提出序列非线性特征式，合成m子序列反馈函数；概括m子序列反馈函数构成规律，概括m子序列空间结构规律；分析、证明序列的伪随机性能、非线性复杂度及其稳定度性能，滤选性能优良的序列；研究、开发具有自主知识产权的可重构非线性伪随机序列发生器。
模拟电路的低频噪声检测方法	噪声;模拟电路;1/f;低频噪声分析;g-r;爆裂噪声	电噪声起源于电子线路内部元器件的内在固有扰动。电路中低频噪声是指频率低于100KHz的电压（电流）噪声，它对电路内部的的缺陷和衰变很敏感，近年来集成电路生产设备行业统计分析报告的调查研究发现，90%以上的模拟电路中都存在不同程度的低频噪声。本项目应用低频噪声来分析模拟电路的工作状态，研究模拟电路等效En-In噪声模型，计算理论噪声谱和其容差阈值，运用大规模网络撕裂算法将电路分解，采用互谱测量法测试分析子电路噪声谱，研究测试系统的抗干扰方法。利用微弱信号检测方法从电路噪声谱中有效提取低频噪声，将其与理论噪声谱比较，判定是否超出容差阈值，分析了基于低频噪声的模拟电路电路工作状态，力争在电路低频噪声检测领域取得重大突破，为电路故障诊断和预测提供新的有效途径。
新型微波平衡式无源电路的研究	宽带及频率可调;与天线集成电路;与有源器件集成电路;多通带;平衡式微波滤波器和双工器;巴伦式微波滤波器与双工器	与单端式微波电路相比，平衡式微波电路对于外界噪声和电磁串扰具有高度免疫能力。以前由于器件配对难，而且成对的器件成本高，使平衡式微波电路的发展受到了限制；现在随着芯片技术的高速发展，器件配对很容易实现，且一对器件制作在同一个晶片上成本基本不变，这为平衡式微波电路的大规模发展应用提供了保证。本课题将深入开展新型平衡式微波无源电路以及其与天线或有源电路的混合集成电路的研究，提高电路的性能和减小电路的尺寸。主要内容包括利用电路的对称性、差模、共模特性设计出平衡式微波滤波器和双工器；以此为基础进一步设计具有巴伦和滤波双重功能的巴伦滤波器和双工器，以满足平衡式器件与单端器件之间的连接需要；同时为了满足多频段工作时的需求，针对以上器件进一步设计出多通带、宽带或频率可调器件；在此基础上，探索与天线或有源电路的混合集成电路，提高性能，减小电路尺寸，并完成以上器件设计的理论公式推导和实验验证。
基于PoF的开关电源全寿命周期质量波动建模及稳健设计研究	分散性;开关电源;不确定性;稳健设计;失效物理	分散性是制约开关电源性能与质量提升的瓶颈问题，也是导致国内外电源产品差距的主要原因。本项目基于退化失效物理(PoF, Physics-of-Failure)，提出一种新的构建开关电源全寿命周期质量模型的方法，即在开关电源多物理场耦合分析的基础上，引入不确定性定量描述理论，通过研究加工分散性、退化随机性、载荷波动等三种波动因素的概率与非概率特征及其描述方法，得到可定量表征开关电源全寿命周期动态质量波动的数学模型。在此基础上，分析元器件参数中心值、精度及相对位置关系等下位特性参数对于开关电源质量的非线性效应，并通过虚拟样本构造、试验设计、贡献率分析等过程，研究影响开关电源质量稳健性（即抗分散性能力）的关键因素及其优化方法。本项目所研究的是电子系统的共性基础问题，拟建立的质量波动模型以及基于此提出的质量稳健性分析与设计方法对于提高开关电源等电子系统的质量与可靠性具有重要的科学意义与实用价值。
面向空间平台并行线性数字信号处理的高效容错方法研究	抗辐照;并行线性数字信号处理;电路系统可靠性;容错信号处理;空间平台	太空辐射可能使空间平台上的数字信号处理器发生故障，壳体屏蔽及宇航级芯片的使用并不能完全消除辐照故障。电路级容错是提高空间平台信号处理可靠性的必要手段。由于空间平台资源受限，因此电路级容错的核心任务是在保证可靠性的基础上降低开销。现有方法多是针对单模块进行容错，很难使容错开销低于两模。本课题针对空间平台上的并行线性处理开展高效容错方法研究。首先，将并行多路线性处理视为一个整体，使用实数域编码方法生成少量冗余支路，利用多路输出间的约束关系进行单支路故障检测和纠错；其次，通过编码方案及冗余支路优化设计降低容错系统复杂度；再次，利用并行线性处理内在约束进一步减少冗余支路个数；最后，将并行处理单支路故障容错方法扩展到多支路故障的情况。课题预期将并行处理容错开销相对三模冗余方案降低50%，从而大幅度提高空间平台有限处理资源的利用率。本课题的研究可为空间平台的电路级容错设计提供新的思路和理论依据。
可控电抗器IGBT电路实现原理与方法研究	IGBT电路;实现原理;回转器;实现方法;电抗器	本项目在国内外首次提出功率可控回转器和电抗器IGBT电路实现的概念。研究二端口功率可控回转器与单相可控电抗器IGBT电路实现原理与方法。研究实现功率可控回转器与电抗器而工作于正弦交流电源激励绝缘栅双极晶体管IGBT互补结构低功耗共射共栅电路和共射共栅电流镜电路，研究辅助电路实现回转器回转比与电流镜电流的比值成正比关系。研究功率可控集成回转器和电抗器的谐波、电磁兼容与暂态特性，从电路技术上实现集成器件的合理布局和谐波控制。研究IGBT器件性能，提出新的IGBT电路模块。探索三端口输入功率可控回转器IGBT电路实现原理与方法，最后实现三相可控集成电抗器。.功率可控回转器和电抗器IGBT电路实现与IGBT器件性能研究将给柔性交流输电系统设备和变换电源技术集成化研究产生新的技术突破，因此实现具有自主知识产权功率可控集成回转器与电抗器，并提出新的IGBT电路模块对电气设备集成化具有决定性意义。
无简并高维超混沌系统及其应用研究	混沌建模;混沌分析;混沌机理;超混沌	超混沌系统是混沌领域的热点课题。人们基于状态反馈控制等方法，对4维和5维超混沌系统进行过深入研究并获得成功。但随着维数拓展，现有方法局限性随之凸显，其中关键问题体现在：(1) 如何配置无简并的正李氏指数，个数达到可能最大数？(2) 如何获得足够大的正李氏指数并保证轨道全局有界？(3) 如何用高维超混沌系统设计安全性更高的混沌加密算法？本项目基于QR正交分解，分析李氏指数配置机理；根据反控制原理，用一致有界控制器对渐近稳定标称系统实施反控制，将正李氏指数配置转化为受控系统闭环极点配置；结合标称矩阵设计和相似变换、控制器参数调控和位置控制等方法构造无简并高维超混沌系统，为解决上述问题提供新途径；用无简并高维超混沌系统设计混沌加密新算法，结合非线性标称矩阵、闭环反馈和多轮加密、减小混沌信息泄漏等方法增强安全性能。无简并高维超混沌系统研究对完善和拓展混沌理论框架及其应用具有重要理论意义和实用价值。
面向未来通信的宽带高回退Doherty功率放大器关键技术研究	高回退范围;Doherty功率放大器;宽带功率放大器;射频功率放大器	为提高频谱利用效率，未来通信系统将采用具有更高瞬时带宽和峰均比值的复杂调制信号，并且需要覆盖多个工作频段。Doherty功率放大器因具有回退效率高、结构简单等优势，已经成为目前功放研究领域的一大热点。但是，受负载调制网络、阻抗匹配电路和晶体管数目等的限制，常规的Doherty结构只能窄带工作且高效率回退范围较小，难以满足未来需求。因此，本项目将开展对提升Doherty功放带宽和回退范围的研究。通过全面分析常规负载调制网络的阻抗频率特性，掌握其带宽限制机理。在此基础上，探讨各种新型宽带负载调制网络设计方案。同时，研究基于谐波负载牵引技术构建融合多功能宽带匹配电路的设计方案。最后，探索研究同时提升工作带宽和回退范围的多目标协同设计技术，完善具有超高回退范围的宽带多路Doherty功放设计理论。本项目的实施将解决目前Doherty功放的一些主要技术难题，具有重要的科学和应用价值。
不确定性信号测试的模拟电子系统任意故障定位与定值方法研究	故障定位;故障定值;不确定性信号测试;模拟电子系统;时间序列分析	现有的模拟电子系统诊断均是基于确定性信号测试的研究方法，确定性信号有多个未知参数，且频率分量有限，本项目研究在不确定性信号测试下的模拟电子系统任意故障定位与定值方法。以典型不确定性信号测试为研究对象，研究不确定性信号中不同随机变量对故障诊断结果的影响。由于测试信号为不确定性信号，电路的输出响应是一个随机的时间函数，提取时域特征和谱特征作为特征分量，离散化后的特征分量是随机时间序列，将特征分量输入多特征随机时间序列分析的故障诊断系统进行故障检测和定位。最后根据冲激响应函数和OFRF非线性建模理论，由进化算法辨识故障元件参数。本项目旨在不确定性信号测试和时间序列分析下，研究一种能高效准确的诊断、定位和定值任意故障、同时适应于线性和非线性系统的模拟电子系统故障诊断法，研究成果将推动电子系统故障测试诊断技术和健康管理的发展。
软件无线电接收机数字前端中的信道化与TIADC校准技术研究	信道化;TIADC校准;软件无线电接收机;数字前端;现场可编程逻辑门阵列	软件无线电接收机已广泛用于雷达、电子战等军用领域。日益复杂的战场电磁环境要求接收机具有大带宽、高灵活性、高灵敏度等性能。数字信道化接收机作为一种宽带接收机体制，其灵活性须进一步提高才能满足上述需求。TIADC因其高采样率和高分辨率而广泛用于接收机中，但如果不对其失配误差进行校准，将会严重降低接收机的灵敏度。因此，研究小面积、低功耗、高灵活的信道化和TIADC校准电路具有重要意义。基于上述问题和当前研究的不足，本课题的研究内容包括：先"粗糙划分"后"精细划分"的混合信道化结构、无反馈环路的TIADC校准方法、基于时变量化技术的TIADC校准方法。重点突破具有宽带、非均匀分布、可动态配置特性的混合信道化结构设计、能同时校准增益和时间误差的前馈TIADC校准方法、能同时去除失配误差和量化电路产生的非线性失真的TIADC校准方法。本课题的研究成果将为软件无线电接收机的设计突破一些关键技术瓶颈。
空间复杂网络上的交通流传输动力学研究	交通容量;交通流传输;传输成本;空间网络;路由策略	本项目研究空间复杂网络的空间距离特性对交通流传输行为的影响。在全局拓扑特征未知的情况下，本项目将利用网络的空间距离特性设计数据包的有效路由策略、分配节点传输容量的策略和分配边带宽的策略，以提高空间网络的交通流传输效率。结合空间距离对传输成本的影响，我们将研究如何增加传输成本，实现交通容量最大幅度的提高；研究当加边总成本固定时，如何在新节点和旧节点之间加边使得网络的交通容量最大化。本项目的研究将为提高数据包传输效率，节约数据包传输成本，提供理论支持和指导。
基于反控制的连续时间混沌系统建模新方法及应用研究	轨道全局有界与耗散性及李氏指数配置;反控制;连续时间系统与切换系统;基于控制器的混沌跳频图像保密通信;异宿环方法	离散和连续时间系统的混沌化都可依据反控制原理作为研究问题出发点，但两者的特征和进展差异较大。一方面，自国际上提出混沌反控制原理至今，前者反控制研究取得实质性进展，后者反控制问题目前尚未从理论上找到有效解决途径，大多沿用数值实验层面的参数错试法；另一方面，将离散系统反控制方法推广至连续系统的尝试始终未能获得成功，说明研究连续时间系统的反控制问题须另辟蹊径。本项目针对至今尚未真正获得解决的连续时间系统反控制若干问题，以轨道全局有界性、耗散性、同时配置正负零李氏指数、构造异宿环等作为研究问题切入点，从理论、方法与应用三方面探索解决途径，建立连续时间线性系统、非线性系统、切换系统反控制必要或充分条件若干判定定理及通用设计准则，提出满足设计准则条件下具有普适性的连续时间混沌建模新方法，并在基于控制器的混沌跳频图像保密通信中获得应用。连续系统反控制一般问题研究对完善和发展混沌理论有重要意义和应用价值。
面向并行工程的电子系统测试性建模方法与技术	测试性设计;测试性模型;自动化建模;并行工程	测试性模型自动化生成问题是复杂电子系统测试性设计的核心问题，也是公认的难题。主要原因有三方面：一是缺乏有效的测试性模型描述方法，该方法应能对方案设计、初步设计和详细设计等各阶段系统测试性模型进行描述；二是没有一种由系统信息自动生成测试性模型的方法；三是缺乏高效的级间模型信息传递途径和更新算法。针对这三方面的问题，将研究以下几方面内容：以故障模式-功能依赖关系为基础，研究层次化模型描述方法；搭建模型信息交互框架，利用信息论、图论和矩阵论推导模型生成方法；以时间复杂度最低为目标，研究级间模型信息更新和模型重构的高效算法。希望在电子系统测试性自动化建模方面有所突破，使得测试性模型能够随系统设计和使用全周期自动生成、更新和完善，满足并行工程下对测试性设计"尽早开展、全周期融入、有关活动并行交叉"的要求，为在研电子系统测试性设计提供科学方法和技术支撑，切实推进测试性设计实用化进程。
基于旁路分析的硬件木马检测关键技术研究	信息安全;硬件木马;旁路分析;集成电路	随着集成电路(IC)芯片在军事信息系统、金融基础设施等众多领域的广泛应用，其安全性问题也备受关注。硬件木马（Hardware Trojan）作为一种新型的硬件攻击方式，通过在IC设计与制造过程中人为地制造一些非法电路，留下"电子后门"，可轻松地绕过设备构筑的硬件密码堡垒，对现行的硬件安全模型构成了重大威胁。本课题在对IC芯片硬件木马的机理与设计方法进行研究并实现攻击目标电路的基础上，通过分析IC芯片的电磁旁路泄漏信号特征，开发有效的电磁旁路特征信息建模与分析技术，在具备可供对照的可信基准芯片、不破坏待测试IC芯片、检测代价可控并且效果可评估的前提下实现IC芯片硬件木马的检测，为制定硬件木马监测标准提供相关理论与具体技术指导。本课题的研究对于提高以IC芯片为载体的密码芯片、机要设备、先进装备的主控系统的可控性，加强军用、民用关键性基础设施的应用安全具有重大的意义。
基于随机近似计算的复用网络动态分析研究	系统可靠性;容错计算;可靠性建模;可靠性仿真	复用网络具有对与人们生活息息相关的层次化系统建模分析的能力，其可靠性计算引起人们浓厚兴趣。目前，复用网络研究存在算法复杂度的瓶颈，导致可分析网络规模受限，从而限制了对复杂系统集成的研究。本项目拟基于数字逻辑门构建复用网络近似计算模型以降低计算复杂度及研究其动态快速分析的方法。主要内容包括：1）针对复用网络节点及连接的不同特征，构建近似计算模型，并验证模型的等效性。2）在两层复用网络研究基础上，研究多层复用网络、动态重构网络、部分交叠网络动态的快速分析方法。3）在所构建模型基础上，研究节点对网络动态分布的重要度，进一步探寻复杂系统的优化方法。本项目属于复杂网络建模及动态快速分析的方法研究，旨在采用数字逻辑门构建复杂网络近似计算模型，并为突破现有算法复杂度的瓶颈提供新的思路。研究成果对丰富复杂系统研究，拓展电路与系统可靠性研究方法的应用具有重要意义，为进一步提高系统可靠性、安全性提出有效策略。
交流永磁同步电动机伺服系统自适应逆控制策略研究	位置控制;最大转矩/电流控制;自适应逆控制;交流伺服	本项目提出了自适应逆控制的交流永磁同步电动机伺服系统，采用位置、速度、电流三环控制结构，其中速度、电流环采用基于矢量控制的最大转矩/电流控制策略,该控制策略利用交流永磁同步电动机电磁转矩方程和矢量控制关系，计算出最大转矩条件下dq轴电流的关系，在电流控制过程中建立上述电流关系，实现矢量控制基础上的最大转矩/电流控制，提高了伺服系统速度控制性能。交流永磁同步电动机伺服系统的关键性能指标是位置控制精度，为提高位置控制精度，位置环采用自适应逆控制策略，自适应逆控制策略基于对给定信号采用逆控制与自适应控制相结合的思想，当控制器是对象的逆模型时，位置输出跟随位置输入,而对扰动控制采用扰动消除技术，对象输入既驱动对象，又驱动其模型，对象输出和其模型输出之差即是对象噪声，利用该噪声去驱动对象逆模型，并在对象输入中予以减去，从根本上消除了噪声对位置输出的影响，较好地解决了伺服系统高性能控制问题。
基于RTD的可编程逻辑模块及数字系统设计研究	集成电路设计;数字集成电路;电路设计理论;可编程电路设计;逻辑综合	根据摩尔定律，预计10年后CMOS工艺将逼近物理极限，为此必须研究新一代集成电路。RTD是目前唯一能用常规IC技术设计和制造的纳米电子器件，是最有前景成为下一代集成电路的候选器件。目前尚无结构简单、实现电路时不需改变结构及参数的RTD可编程逻辑模块及相应的函数综合算法，缺乏可用单一逻辑模块组成的网络编程实现任意逻辑函数的电路结构。本项目将设计一种RTD可编程三变量通用阈值逻辑门RTD-PTUTLG，提出基于RTD-PTUTLG的函数综合算法；设计一种RTD可编程逻辑模块RTD-PLU，提出基于RTD-PLU的实现任意逻辑函数的三层电路网络结构及函数综合算法。本项目设计的RTD-PTUTLG和RTD-PLU结构简单、实现电路时不需改变结构及参数；提出的函数综合算法简单；用RTD-PLU实现的逻辑电路只需三层结构，速度快。本项目研究为基于RTD的高性能数字集成电路提供可编程电路模块和设计技术。
短距离30GHz/60GHz双频段高速无线通信收发系统片上集成关键技术研究	注入锁存;高速无线通信;集成电路;短距离	随着通信技术的高速发展，系统内部信息的数据传输量不断增加。具有大规模数据量交换需求的芯片面积主要取决于芯片内部输入/输出接口的数量，而不是芯片功能内核，这在高集成度的大规模数字系统中体现的尤为明显。.本课题选择毫米波短距离高速无线通信系统作为切入点，创新性地提出低功耗双频段无线串行收发总体方案，利用收发共用的引线键合天线，采用标准CMOS工艺实现毫米波段数据接收及调制解调。课题重点解决毫米波段的载波注入锁定技术以及毫米波注入锁定式分频器等关键技术，取代传统的大功耗锁相环，在接收端通过提取载波信息获得相干本振信号。课题最终基于65nm 标准CMOS工艺完成双频段超高速短距离毫米波无线收发通信系统的研究与芯片实现。
用于癫痫病诊断的EEG信号记录分析系统芯片设计方法与关键技术研究	超低噪声前端放大器;脑电信号;系统功耗优化;模数转换器;癫痫检测	适应生物医学科学技术发展需要，针对癫痫病检测的特殊应用背景提出一整套用以支持构成脑电信号记录分析系统的SOC设计方法和技术，包括高精度信号采集与转换系统设计技术和信号处理算法的研究与实现。预期的标志性进展包括：可探测微伏至数十毫伏级信号电平的宽可调输入共模电压范围可调增益超低噪声前端放大器的设计方法、高分辨率模数转换器的设计及其数字校正与功耗、面积优化技术；在系统功耗优化方法研究中，依托构成的增益带宽可调的放大器和分辨率可调的可重构模数转换器，提出一种采用数模混合反馈环的闭环反馈式功耗优化方法，通过对EEG信号的分析结果生成反馈信号，对系统增益、带宽、ADC量化精度实现精确控制，结合细粒度电源动态调整，在实现系统功耗优化同时实现了系统性能最优化。此外，实现基于多通道EEG记录系统的癫痫病发作实时信号检测算法，包括伪影消除、特征信息提取和分类，并予以电路实现，进行速度、功耗和硬件开销的优化。
宽带/多频段高效率混合模式极坐标发射机关键问题研究	多频段;宽带;E类功率放大器;开关-线性组合模式电源调制器;混合模式极坐标发射机	极坐标发射机技术几乎完美地解决了效率与线性度之间的矛盾，在通信系统中有着广泛的应用前景。但其带宽和效率却受到开关类（如E类）功率放大器的窄带特性、电源调制器转换速率与效率的矛盾、"feed-through"效应引起的信号失真等因素的制约，限制了其应用推广。本项目针对极坐标发射机的工作带宽和效率问题，提出了宽带/多频段高效率混合模式极坐标发射机结构：采用连续工作模式加二次谐波阻抗匹配的方法，拓宽E类功率放大器的带宽；采用多频点匹配网络加超宽阻带低通滤波技术，实现多频点E类功率放大器。采用开关级和线型级相结合的方式研制混合式电源调制器，解决转换速率、带宽与平均效率之间的矛盾。研究驱动调制和包络调制相结合的混合调制模式，揭示混合调制方式和幅值门限对极坐标效率的影响规律，消除"feed-through"效应引起的信号失真。试制宽带/多频段高效率混合模式极坐标发射机，并构建其理论研究体系。
考虑不确定性的雷达接收机系统PHM预诊断方法研究	系统可靠性;性能退化;建模;故障趋势;寿命预测	不确定性一直是制约电子系统故障预测与健康管理（PHM）技术发挥效能的主要因素，也是阻碍该项技术工程实用化的关键和热点问题，备受世界各国学者的关注。现有方法多是从数据源不确定性的角度出发进行研究，而电子系统的特殊性使得这种方式还难以从根本上解决不确定性问题。特别是随着我国深空探测等大功率雷达的研制，空间极端环境导致的不确定性问题更为突出，成为PHM技术实现中必须慎重考虑的问题。课题将针对电子系统PHM预诊断过程中存在的不确定性问题，以雷达接收机这一典型电子设备为背景，从信号流分析模型的依赖关系层面描述不确定特性，通过瞬态奇异信号的度量与识别、参量的多特征放大及融合预测、关联分析的动态寿命预测方法及不确定性评估的研究，提高PHM预诊断技术的鲁棒性。本项目解决的关键理论问题，对于电子系统PHM预测技术具有重要的理论意义和应用价值，将进一步推动我国电子装备的寿命预测技术向实用化方向发展。
基于星座变换的5G超大调制带宽功率放大器的带内数字线性化研究	线性化;宽带功率放大器;非线性;预失真;宽带数字预失真	第五代移动通信系统(5G)是全球信息技术领域的重点发展方向。为了有效提高信息传输速率，5G将采用超大调制带宽传输信号（例如Q波段的540 MHz调制带宽），这将对整个通信系统架构带来巨大的挑战。本课题针对5G超大调制带宽功率放大器的非线性失真问题，重点研究毫米波候选频段，提出基于星座变换的带内数字线性化技术。通过提出的单星座及多星座变换的数学建模方法，可以精确描述功率放大器在超大调制带宽信号激励下的行为特性，进而建立带内线性化方案。此技术可以有效地将线性化基带处理带宽从传统通信系统中的五倍信号调制带宽需求降低至等同于信号调制带宽本身，突破宽带线性化技术中基带处理带宽这一瓶颈问题，最终实现整个通信链路带宽资源的有效利用。
基于蚁群算法的数字微流控生物芯片在线测试研究	并行测试;在线测试;蚁群算法;电路故障检测;数字微流控生物芯片	数字微流控生物芯片（DMFBs）在基因、蛋白质、临床诊断和环境监测等生化分析领域展现出良好的应用前景，由于应用领域对芯片可靠性、安全性要求高，在线测试对于确保芯片正常工作和提高工作效率异常重要。.在线测试利用芯片空闲的资源与生化实验同步进行，通过控制和追踪测试液滴的运动检测故障，液滴运动的轨迹决定测试时间的长短。本项目研究DMFBs在线并行测试策略，利用蚁群算法求解TSP问题的有效性，应用于直接寻址和引脚受限的DMFBs测试路径规划，以高效检测芯片故障、消除污染故障。通过研究芯片结构及故障模型，利用Floyd算法将芯片阵列转化为起点和终点确定的动态TSP模型，将流体和电极约束作为禁忌判断策略，建立蚁群算法的选择策略与信息素更新机制，实现测试路径的寻优遍历，完成故障检测；在增加时间约束清除污染故障的基础上，协同研究故障检测、流体异常和实验失效消除方法，提高芯片在线测试效率和可靠性。
基于TSV互连的三维FPGA架构及关键技术研究	可编程现场逻辑门阵列;硅通孔;大规模集成电路架构;三维集成电路	随着FPGA集成规模不断发展，传统二维芯片结构导致的长互连延时、时钟同步困难以及电源网络的电压降（IR Drop）等诸多问题逐渐凸现。基于TSV互连的三维集成技术，是最有潜力且现实可行的下一代吉规模FPGA的解决方案。在综合分析已报道的四种三维FPGA架构的性能优劣与应用TSV互连的可行性后，本项目将着重研究以功耗为优化目标的分层及资源分配策略，解决由散热不均匀引起的三维FPGA的热稳定性问题；研究TSV互连的冗余修复电路，解决由制造缺陷或热应力效应引起的三维FPGA的可靠性问题；研究三维FPGA结构参数与芯片性能之间的各种约束关系，提出架构优化的评估与设计方法。此外，作为三维FPGA架构研究的基础，探索三维FPGA中垂直互连TSV的制造缺陷机理分析及建模方法，构建三维FPGA垂直互连TSV的延时和功耗模型，为三维FPGA的研制奠定理论基础。
超高频RFID认知交互式MAC协议及验证平台研究	射频识别;硬件测试验证平台;交互式MAC协议;动态密集标签流;协作频谱感知	针对ISM频段超高频RFID网络的开放性导致的易干扰的问题，开展基于认知无线电的基于权值自适应优化的协作频谱感知技术的研究，实现基于频段噪声能量表及任务优先级的频谱共享协调机制；从系统的角度开展交互式防冲突算法的研究，将读写器防冲突机制和多标签防冲突机制有机结合并综合解决，简化算法结构和流程；针对标签数量庞大的动态密集标签流环境，建立考虑信道干扰率和标签识别优先级的标签识别模型，得到系统主要性能参数的定量的数学描述；将所提算法逐步完善为超高频RFID认知交互式MAC协议，为早日实现具有我国自主知识产权的超高频频段RFID空中接口协议打下基础；开展超高频RFID认知节点开放验证平台的研发，搭建超高频RFID认知网络，将所提MAC协议在验证平台上实现并测试其实际性能，以便尽快转向应用，并可为其他相似协议的研究提供开放验证平台。本项目对推动物联网在复杂应用环境下的大规模普及具有重要和现实意义。
具有鲁棒特性的混沌建模新方法及其应用研究	混沌加密;混沌保密通信;混沌电路;混沌系统;混沌序列	混沌系统的鲁棒性指混沌系统在整个混沌区间内不存在周期窗口，并且相邻控制参数下的混沌吸引子不一样。具有鲁棒性的混沌系统能有效避免模拟实现或实际应用中由于参数扰动而引起的混沌退化现象。一方面，很多混沌系统不具有鲁棒性, 存在混沌复杂度低、行为容易被预测等问题；另一方面，计算机性能的大幅度提升和混沌分析技术的快速发展对混沌系统在实际应用中的性能又提出了更高要求。这些因素极大地限制了混沌理论的发展以及在各个学科的应用。本课题旨在提出一种具有鲁棒性的混沌建模方法。该方法使用现有混沌系统作为种子来生成大量具有鲁棒性的新混沌系统。同时，本课题从理论和实验的角度出发对此方法的有效性进行分析，并探索新混沌系统的软硬件实现及其在非线性理论以及信息安全等方面的应用。与现有混沌系统相比，新混沌系统不仅具有鲁棒性，而且有更好的混沌性能，因而更适合应用在工程领域，从而能有力地推动非线性理论、信息安全及相关学科的发展。
面向高性能RF HPA的高能效新型半导体功率器件设计与实验研究	功率电子技术;功率控制;高效率变换;功率器件	针对射频功率放大器效率和线性度之间的矛盾关系，以高能效和高性能并举为设计目标，通过实验测量与建模仿真相结合，研究获得射频功放对核心功率管的依赖关系及其敏感因素；基于SiC MESFET和GaN HEMT，结合器件线性区和饱和区设计、衬底（缓冲层）设计、多栅复合结构设计等，建立面向高效高性能RF HPA特殊需求的新型具有电场调制效应的半导体功率器件设计理论和方法，获得优化的器件结构；突破器件关键工艺，实验研究栅极肖特基接触控制器件膝点电压，并同步扩展器件线性区和饱和区的机理及其工艺；完成基于宽禁带半导体的高性能射频功率放大器设计与验证。通过本项目实施，为进一步高效高性能射频功放设计提供器件级理论基础和支撑技术。
宽带高效率Doherty功放行为建模和数字预失真	行为模型;数字预失真;Volterra级数;功率放大器;模糊神经网络	未来移动通信系统中，高效率和高线性度是功率放大器研究的难点。宽带高效率Doherty功放结合数字预失真技术是目前主要的解决方案之一。随着信号带宽和峰均比的增大，宽带高效率Doherty功放的非线性特性和数字预失真处理都变得十分复杂。因此，本项目重点研究带宽达到100MHz的高效率Doherty功放的非线性特性、行为建模方法和数字预失真技术。采用简单的非线性函数替换高阶项和复杂计算的方法，探索低复杂度、高精度的简化Volterra级数模型；采用模糊神经网络理论和方法，研究新型有记忆的宽带模糊神经网络模型，以及相应的自适应算法；在模型研究的基础上，利用欠采样和查找表技术设计高效、低复杂度和低成本的宽带数字预失真方法和算法。本项目的研究将扩充功放行为建模方法和促进线性化技术的发展。
量子元胞自动机电路的可靠性研究	设计;QCA电路;可靠性	量子元胞自动机（QCA）是一种新型的纳电子器件，它独特的结构和组装形式构成了全新的信息处理模式，为下一代纳米尺度集成电路提供了一个很好的备选方案，由QCA组成的电路具有高集成度、低功耗和无引线集成等优势。在QCA电路设计过程中，经常会遇到输出不稳定、设计重复性差等问题，随着电路规模的增大尤为严重。鉴于此，本项目针对QCA电路的可靠性问题展开研究，全面分析由于电路布局、器件物理、电路规模、设计方法等不同原因引起的电路误差。通过建立QCA电路基本单元概率转移矩阵、交叉走线计算模型、时钟绝热开关模型、电路功耗与极性误差关系模型等，定性和定量地分析QCA电路的可靠性，得出一些规律性的结论；提出模块化设计和基于贝叶斯网络设计方法的具体方案，有助于实现QCA电路的大规模集成。通过上述工作，力图构建较为系统的QCA电路可靠性理论框架，用以指导QCA电路的鲁棒设计。
深亚微米集成电路在轨退化模型与软错误评测技术	软错误;位移损伤;单粒子效应;总剂量损伤;抗辐射加固设计	软错误敏感性评估是设计和优化高可靠集成电路的基础，传统软错误敏感性评估方法未考虑位移损伤和总剂量损伤对单粒子效应的影响，导致评估结果无法正确反映器件在轨行为。本项目拟研究在考虑位移损伤和总剂量损伤对单粒子效应影响前提下，建立精确的软错误敏感性评估方法。重点研究：离子辐射诱导的电离通道和缺陷/缺陷簇与离子能量、线性能量转移值（LET）、非电离能量损失(NIEL)等参数的关系；辐射诱导的晶格移位缺陷/缺陷簇的空间分布表征方法，以及缺陷大小与陷阱能级和密度之间的关系；建立辐射剂量、缺陷缺陷簇、电子-空穴对、器件性能之间联系，并构建单粒子效应模型；应用计算机模拟和辐照实验，验证考虑位移损伤和总剂量损伤条件下的单粒子模型的正确性；以单粒子效应模型为基础，设计高精度的软错误敏感性评估系统。通过本项目研究，拟得到考虑空间辐射综合效应的软错误敏感性评估方法，对推动抗辐射加固领域进步具有实
用于汽车雷达的77GHz四通道相控阵收发机片上集成技术研究	相控阵;汽车雷达;毫米波集成电路;CMOS;内建自测试	随着毫米波技术的迅速发展，用于汽车自动巡航控制、防撞系统和倒车辅助系统的毫米波雷达为行车安全提供了重要保障，已经在一些高档汽车上广泛使用。同时，随着CMOS工艺的迅速发展，毫米波系统的片上集成已成为可能，但是目前毫米波雷达收发系统的片上集成技术尚处在探索阶段，对于相关技术的研究具有极高的学术意义和实际应用价值。 本项目旨在探索高集成度低成本硅基W波段相控阵射频收发前端的设计与实现方法，采用标准65nm CMOS工艺实现基于线性调频连续波（FMCW）的雷达收发前端。项目对收发前端系统进行深入研究，设计并实现完整的片上相控阵射频收发通道和片上线性调频连续波发生器。此外，本项目还对毫米波电路的片上内建自测试系统进行相关研究，有效提高毫米波相控阵系统的测试效率。通过本项目的研究，将为我国毫米波雷达在民用汽车应用领域的普及与发展提供支撑，并促进高性能毫米波电路设计方法学的发展和应用。
大功率雷达发射机测试参数特性与故障预测方法	故障预测与健康管理;数据预测;大功率发射机;寿命预测	电子系统故障预测与健康管理(PHM)是目前测试与可靠性领域研究热点，目前研究存在三方面不足：(1)忽略了被测对象可测参数的统计特性研究;(2) 时序数据预测未有效利用多参数多特征信息；(3)寿命预测主要考虑疲劳等机械失效而较少考虑电性能参数性能退化规律.此外，电子系统还存在是否可预测与值得预测问题。大功率发射机是故障率高、价格昂贵且可预测电子系统，且是制约我国高可靠雷达瓶颈部件。本项目结合模拟电路故障诊断、时序数据分析与可靠性理论，研究大功率雷达发射机可测参数统计特征、数据预测与寿命评估方法，为高可靠雷达发射机研制与维护提供理论与方法支撑。另外，本项目提出的基于隐式马尔科夫(HMM)变换微弱早期故障检测方法、模拟电路动态模型故障特征、多特征时序数据预测方法以及融合失效物理与电性能退化数据电子系统寿命预测方法对于完善电子系统PHM理论与探索电子系统PHM应用具有较好的支撑作用。
基于双模式CMOS ISFET传感器芯片的高通量高准确度食品毒性检测	食品毒性检测;接触式成像;补充金属氧化半导体离子选择场效应晶体管;核酸测序;双模式传感器	随着社会的发展和人们对个人健康的重视，食品安全变成了一个全社会日益关注的问题。食用受到病原体污染的食物会导致各种疾病，影响人体健康甚至危及生命。因此，一种快速、可靠、高通量、低成本、小型化、易操作的食品毒性检测工具变的非常重要。为解决这一问题，CMOS半导体制造技术以及近年来快速发展的片上实验室技术（Lab-on-a-Chip）提供了一个集成系统的解决方法。因此，本课题拟设计实现一个具有双模式（光学+化学）的大阵列CMOS ISFET图像-离子传感器芯片。在光学模式下，该芯片会检测病原体细菌的荧光图像；在化学模式下，该芯片会进行基于核酸测序的检测来进一步识别病原体细菌的类型。并基于它搭建一个可以通过接触式无镜头荧光检测和核酸测序检测两种方法高通量高准确度的对食品毒性病原体细菌进行检测的小型化系统。
数字调制参量计量与溯源方法研究	数字调制;溯源;计量	数字调制信号是信息社会的基石，计量是质量控制的基础，EVM等调制误差参量的计量是数字通信网络正常工作的保证，但目前其计量存在问题：缺乏将调制误差参量溯源到基本物理量的方法，也缺乏产生误差可调的数字调制信号的手段。本项目旨在解决这些问题，旨在研究数字调制信号量值溯源和误差设置的方法，并建立实用计量装置。在前期研究中，我们发现了通过连续波合成或者AM/PM合成等方法可以构造具有误差的数字调制信号等一系列全新实验现象，在此基础上，我们将从数字调制误差溯源的数学建模入手，通过发展"计量参数设置空间"理论，立足实验建立理论框架，推导出衰减、相位等基本参量与EVM等数字调制参量对应关系的数学模型，从而解决数字调制误差计量的"量值溯源、误差设置"两个难题。项目最终建立数字调制参量计量的量值溯源图和实用计量装置。技术路线是：试验规律总结-现象理论解释-理论框架建立-实验和仿真验证-建立计量装置。
基于交叉影响抑制与效率提升的单电感多输出开关变换器控制技术	开关变换;多路输出;变换效率;功率控制;交叉影响	针对传统多路输出开关变换器存在交叉影响严重、变换效率较低等问题，本项目提出并研究基于交叉影响抑制和效率提升的单电感多输出(SIMO)开关变换器控制技术，主要内容包括以下几个方面：(1) 研究减小和抑制交叉影响的连续导电模式下SIMO开关变换器变频控制策略，探索变频控制技术抑制交叉影响的理论依据；(2) 研究提升效率的伪连续导电模式下SIMO开关变换器动态续流控制技术，揭示满足变换器性能和效率要求下参考电流的选择规律；(3) 分析导电模式、工作时序、控制方法对SIMO开关变换器性能的影响机理，研究混合导电模式下抑制交叉影响和提高变换效率的控制策略，挖掘交叉影响抑制与效率提升之间的内在联系。最后，搭建仿真模型和研制实验装置，对理论分析进行仿真研究和实验验证。本项目的开展期望推进多路输出开关变换器的理论基础研究，推动多路输出电源、便携式电子设备的实用化发展。
复杂应力下电子系统剩余寿命定性定量混合智能预测方法	复杂应力;定性定量;智能预测;电子系统;剩余寿命	电子系统已成为影响现代工业系统/设备可靠安全运行的关键，其可靠性研究被日益重视。项目以综合均衡地提高电子系统剩余寿命预测准确性和快速性为目标，针对复杂应力下系统运行中复杂快变不确定的特点，综合分析其剩余寿命预测的不确定性，研究不确定性对电子系统的作用机理，不确定性信息/知识的统一表示方法以及定性定量方法结合的新机制，建立具有网络化结构的定性定量混合模型；利用网络化结构开放性、可扩展和可并行处理的优势，融合人工智能方法，探索快速推理方法，形成定性定量相结合的快速智能预测新方法；开发仿真验证工具。研究将丰富电子系统剩余寿命预测理论与方法，为提高复杂应力下电子系统的可靠性、安全性、长期工作稳定性以及经济可承受性提供技术支撑，具有积极的科学意义和推广应用价值，并对完善故障与寿命预测理论具有重要理论意义，对改革现行设备管理和维修保障模式具有重要推动作用。
高速、宽带移动通信功率放大器效率提升与线性放大的超数字增强关键问题研究	射频功率放大器;效率;集成电路;数字增强;线性度	功率放大器是无线通信系统中的关键部件， 5G通信对其提出了极高的要求。本项目以高速、高带宽移动通信功率放大器为研究对象，以降低功耗、增强线性度、克服失真和噪声为目的，提出超数字增强概念，探索PA的效率增强及线性化设计理论。提出基于数字预估的电源调制器结构和控制方式，达到信号包络波形的准确跟踪，同时引入包络信号数字处理及数字预失真技术进一步提高PA的效率和线性度。本项目从系统级关注RF PA的性能提升和设计折衷，与以往研究有本质的区别。通过考察三种数字技术的相互影响和制约，获得RF PA超数字增强设计理论和方法，使得整个系统的性能得到大幅度的提升。本项研究满足下一代无线通信系统对带宽、速度及效率要求更加苛刻的迫切需要，具有重要的理论意义和广泛的实际应用价值，相对于已有的研究具有普遍的创新意义。课题的研究将为下一代移动通信射频/毫米波前端系统的设计和集成化提供理论基础和设计方法。
空间电子仪器数模混合电路中模拟部分的软故障诊断研究	故障定位;软故障字典法;电路故障;故障诊断;模块化	电路的测试和故障诊断是制约空间电子仪器持续发挥效能的主要因素之一。在空间电子仪器数模混合电路中，数字部分的故障诊断技术已经达到一定的应用水平，模拟部分的故障诊断需求更为迫切。现有模拟电路故障诊断最为实用的方法是软故障字典法，但在实际应用中仍不能满足空间电子仪器系统的故障诊断需求。基于现有软故障字典法和模块化故障诊断思想，为了提出完整的模拟电路软故障诊断方法，本项目将从被测电路的功能模块划分入手，提出统一的模块划分原则；研究电路的故障可诊断性问题，提出故障可诊断性分析方法；基于可诊断待测故障集和统一软故障模型，提出通用的模拟电路模块化分级诊断软故障字典法；同时对相关问题进行研究：实现测试节点优选、完善容差分析处理方法、评估提出的诊断方法。通过本课题的研究，将为空间电子仪器数模混合电路中模拟部分的软故障诊断方法的实用化提供理论依据，从而为提高空间电子仪器的整体可靠性提供技术支撑。
全相位频响屏蔽滤波理论与应用研究	滤波器频率响应屏蔽;陷波;全相位;数字滤波	随着软件无线电、认知无线电等新型电子信息技术的迅猛发展，滤波器频率响应屏蔽(FRM)因其具备高效率、高性能的数字滤波优势而获得越来越广泛的应用。然而现有FRM技术存在系数优化速度慢、功能更新配置不灵活等突出问题，迫切需要引入新的滤波理论给予解决。本课题提出引入全相位数字滤波理论来克服现有FRM技术的缺陷，将在以下5个方面改善现有FRM滤波性能：(1)构造新型全相位FRM陷波器实现结构，并推导FRM陷波器的衰减特性；(2)设计全相位FRM滤波器的系数优化算法，并推导其频率响应的理论特性；(3)研究基于FRM的全相位半带滤波与多采样率信号处理；(4)在功能原理级设计并实现FRM滤波器的快速重配置策略；(5)完成全相位FRM滤波器的硬件实现与验证。总之，本课题意图在理论分析、方案设计、原理仿真验证、原理硬件验证等多个层次上，构筑并完善全相位FRM滤波理论体系，大力推动更多先进应用领域的研究进展。
基于Hyper-heuristic的纳米芯片设计关键算法研究	纳米芯片;容错设计;Hyper-heuristic;容缺陷设计;多数门逻辑综合	当电子器件缩小到纳米尺度时，CMOS技术将达到其物理极限，纳电子器件的出现使得摩尔定律有可能继续有效。基于纳米技术的纳米芯片设计是IC设计的一个新的发展方向，其中许多新的设计问题都属于复杂的、大规模组合优化问题，传统的基于CMOS的设计工具不再适用。Hyper-heuristic是一类新的启发式算法框架，其特点是对不同问题具有很好的自适应性，同时具有较高的求解效率和求解质量。本课题基于hyper-heuristic算法框架，研究纳米芯片设计中的关键问题及其算法，重点研究基于可重构纳米crossbar结构的容缺陷逻辑映射问题及其算法，基于QCA多数门的逻辑综合问题及其算法，以及针对错误率动态变化的容错设计问题及其算法等。本课题的研究将为纳米芯片设计提供必要的算法支持，具有重要的学术意义和应用前景。
基于MEMS-CMOS技术集成的引信执行级电路模块化基础研究	执行级电路;CMOS;智能引信;MEMS;模块集成	小口径武器系统在长期勤务和瞬时发射条件下，温度、电场及过载等外场环境极易导致引信执行级电路老化和失效；同时，引信（尤其是其执行电路）体积和重量大，降低了弹丸的装药量，严重影响了弹丸的杀伤效果。针对上述问题，本项目提出一种基于MEMS-CMOS集成制造技术的智能引信执行级电路模块化新方法。利用微纳制造尺度效应，系统研究MEMS发火电容器制造工艺，揭示结构尺寸、电极材料和介质介电常数及厚度等因素对电容器容值、工作电压及漏电流等参数的影响机理；利用力学、热学、电学和分子运动学等基础理论，研究基于MEMS-CMOS集成工艺的协同设计和兼容制造技术问题，揭示器件集成制造工艺与应力、温度、电场和分子扩散之间的依赖关系，建立参数之间的影响机制，实现基于MEMS和CMOS模块的单芯片一体化集成。本研究为微型化、长寿命和抗高过载的引信执行级电路设计和开发提供基础理论指导和关键技术支持。
基于微观分析和精细优化的预失真线性化方法	线性化;非线性;射频功率放大器;预失真	功率放大器（PA）引起的非线性失真严重地限制了新一代多载波信号发射系统的能耗效率和传输速率。数字预失真（DPD）代表了非线性失真补偿技术的发展趋势。但是，在目前的DPD方法中通常存在着一些不足，比如较为粗糙的失真信号宏观分析法、繁琐的闭环PA模型结构、以及基于PA包络控制的粗放式信号优化方法等。上述这些不足使得DPD在高频通信链路中的安装和调试较为困难,而且也使得应用了DPD的信号发射系统仍然难以取得满意的输出功率和线性化效果。在本项目中，我们拟提出多个和DPD相关的分析与设计方法，包括:非线性失真信号过程的微观分析法、PA开环建模方法、全链路一体化设计、以及输出信号的精细优化方法等。我们预期，基于上述创新点的DPD线性化方法在线性化效果、输出功率、及适用性等方面可以满足新一代射频信号发射系统的要求。我们期望，本项目的研究能够补充DPD的相关理论，并降低我国对高性能PA的进口需求。
基于低压低功耗的电流模预处理锁相环数字反馈检测方法研究	低压低功耗;混合集成电路设计;信号检测;信号处理	微弱信号检测系统的微型化等应用需求使得其对系统电路在低压低功耗下保持高精度等性能方面提出越来越高的要求，而传统的信号检测处理方法（如：脉宽调制，连续信号和模数互换）在低压低功耗的要求提高的情况下，系统电路的失真愈发严重。本项目力图从信号频段选择方式着手，首先从系统结构上提出模拟信号预处理检测方法代替模数互换方法，以此在保留数字可编程滤波特点的同时减小系统非线性失真；进而以模拟信号预处理系统结构为基础，提出电流模信号预处理锁相环数字反馈检测方法，用以在极低电源电压条件下对系统精度进一步的优化；同时在此系统电路结构基础上提出数字补偿和自校准算法，达到减小系统噪声和提高系统集成度的目的。此检测方法的可行性通过对初步系统模型的仿真得到初步的验证。综上所述，此检测方法有望为微弱信号检测系统在极低电源电压下的各方面性能优化奠定基础。
CMOS集成电路近阈值设计理论和关键技术研究	设计;低功耗;建模;集成电路	针对数字应用系统对高速、低功耗设计的强烈需求以及目前纳米级CMOS集成电路功耗急剧增大的趋势，本项目通过建立MOS器件和近阈值电路的理论分析模型，开展CMOS电压模电路和高速电流模的近阈值设计理论与方法的研究，探索逻辑电路的近阈值新结构，并应用于典型功能电路的低功耗设计。..近阈值电路的晶体管工作在中等反型状态，有别于传统CMOS电压模电路和电流模电路的强反型状态，也不同于亚阈值电路的弱反型状态。当前，MOS器件和逻辑电路的近阈值电路理论分析模型建立方法、CMOS电压模电路和电流模电路的近阈值设计理论与方法、近阈值新型电路结构等开拓性和系统性的研究尚处于空白。因此，本项目的开展将完善集成电路设计理论和方法，具有重要的学术意义和应用价值。
基于云模型的电子产品剩余寿命预测方法研究	预测与健康管理;基于状态的维护;剩余寿命预测;云模型;电子产品	我国航空工业正处于快速发展时期，为提高我国航空产品的国际竞争力，迫切需要开展具有自有知识产权的PHM系统研制。电子产品剩余寿命预测方法研究实现PHM系统的先决条件。电子产品剩余寿命预测存在多种不确定性影响，现有定量方法不能解决不确定性问题，引入定性定量相结合的云模型方法解决不确定性问题。通过研究云模型表示和处理剩余寿命预测有关的定性概念机理；研究云模型定量-定性-定量的转换机制，实现电子产品性能衰减规律的知识挖掘；研究云模型的不确定推理机制，综合不确定性影响，实现对电子产品剩余寿命的预测。最终形成具有工程实践价值电子产品剩余寿命预测方法。本研究将扩展云模型理论的应用领域，为电子产品剩余寿命预测提供了新的研究思路，研究成果具有推广价值。
基于混沌信号的超宽带收发机关键技术的研究	超宽带;宽带放大器;混沌电路;振荡器;收发机	随着物联网、智能穿戴设备以及无线USB技术的迅猛发展，高速率、低功耗的超宽带混沌通信技术在室内高速大容量无线通信领域展现出巨大的应用潜力。本课题旨在研究超宽带混沌收发机的关键技术，探索其中超宽带混沌振荡器和超宽带可变增益放大器存在的问题和解决方案。通过研究振荡器带宽提升技术，提出一种双电感两级混沌振荡电路，实现宽频带的超宽带混沌振荡器；通过研究振荡器负载驱动能力提升技术，提出一种三电感差分混沌振荡电路，实现在50~500Ω负载条件下能够稳定振荡的超带宽混沌振荡器；通过研究放大器的宽带匹配技术，提出一种阶梯型行波传输匹配放大器，实现超宽带低噪声的可变增益放大器；在以上关键技术的研究基础之上，对混沌收发机系统进行研究和优化，最终开发出一种应用于超宽带系统的全集成混沌收发机芯片，并通过CMOS工艺流片验证上述关键技术和理论可行性。
压缩感知框架下认知无线电系统功放设计建模与预失真研究	线性化;射频功率放大器;非线性;预失真	为了缓解信息的巨量需求而对信号采样、传输和存储的巨大压力,使认知无线电系统具有更大的系统容量、更高的传输速率以及更低的设备损耗,提出在压缩感知框架下认知无线电系统功放设计建模及预失真研究。从研究信号的稀疏表达入手，压缩感知框架下低于奈奎斯特采样定理采集信号，设计适用于认知无线电系统的射频功率放大器，研究可重构功放匹配电路的设计。构建压缩采样及稀疏系统辨识理论下的预失真系统，通过matlab-ADS联合仿真平台及Agilent公司测试仪器进行测试和验证，采用对超高宽带信号解调及一般性能指标分析的方法来分析预失真线性校正前后的通信信号性能，并进行详细对比以保证所提出方法的有效性和可行性。对比超高宽带通信系统中压缩采样及稀疏系统辨识的作用及与常规带通采样定理关系，充分验证压缩感知框架理论在认知无线电超高宽带预失真系统中的作用。对认知无线电系统射频功率放大器非线性的理论分析和线性化技术有重要意义。
高灵敏度W波段狄克辐射计硅基集成芯片研究	检波器;低噪声放大器;成像系统;单刀双掷开关;辐射计	W波段成像系统广泛地应用于航天，安检，遥感，医疗诊断等领域。但在GaAs或者InP基片上制造面临成本高、不易集成的问题，限制了通常需要数以百计辐射计芯片的成像系统的应用。而使用硅基辐射计芯片可以使成像系统体积更小、重量更轻、功耗更低。因此W波段硅基辐射计芯片近年来成为研究热点。但受限于硅工艺的高频特性，硅基W波段的狄克辐射计面临灵敏度低的问题。本项目将采用新型的电路结构设计来提高校准电路、低噪声放大器以及功率探测器等各子模块芯片的性能。通过以上研究，以期有效提高狄克辐射计硅基芯片的灵敏度。
动态激励下三维集成电路中TSV的测试与故障诊断方法研究	故障模型;测试性设计;内建自测试;电路故障检测;三维集成电路	穿透硅通孔（TSV）良品率低是制约三维集成电路实际应用的关键因素之一。本项目借鉴模拟电路测试与故障诊断方法的研究体系，采用动态激励测试的思路，开展TSV的测试和故障诊断方法研究。考虑TSV片上分布特性与传输信号频率，完善TSV电特性模型；分析TSV各类缺陷在动态激励信号作用下的输出响应，用信号处理方法获取故障特征，建立TSV故障行为模型，表征各类缺陷；研究基于动态激励的TSV测试激励生成方法，借鉴通信领域"时分复用"的思想，设计分布式的TSV内建自测试结构，以更低的成本实现对TSV的测试访问和内部故障的激活，获取测试信息；采用交互式思想，在建立故障关联有向图的基础上，通过智能推理、多次检测，实现TSV单故障与多故障的诊断和定位。通过本项目的研究，将提出较为完整的TSV测试与故障诊断解决方案，为TSV的修复和故障机理分析提供必要的理论支撑，从根本上提高TSV的良品率。
空间嵌入式系统抗单粒子翻转软防护的可靠性和代价建模研究	空间嵌入式系统;神经网络;软防护;多目标优化;单粒子翻转	单粒子翻转（Single Events Upset, SEU）对于空间设备运行可靠性和寿命有重大影响，软防护是应对该问题的最经济有效的手段。但目前的研究多集中于对单个器件及内部组成部分的研究，对多器件组成的混合系统抗SEU整体性能的研究尚不充分，然而系统层面的可靠性才是空间设备可靠运行的根本保障。本项目针对以FPGA和DSP为核心的空间嵌入式电子系统，采用神经网络推理等机制在系统层、任务层和硬件层三个层面上进行可靠性和代价估算建模，并创新性地以可靠性最高和防护代价最小作为共同目标，采用改进型的多目标离散粒子群优化算法，求解出系统层面的最优防护方法，指导工程防护设计。本项目的研究成果能够对工程设计进行抗单粒子翻转可靠性进行定量评估，并能够提供优化的软防护方案，形成自主知识产权，有效降低空间设备的故障率，缩短地面设计周期，最大程度发挥硬件系统效能，促进我国空间设备的研发。
电力数据中心网络流控制理论及方法研究	传输动力学模型;互联电网;数据中心网络;流量感知;分布式存储	电力数据中心作为智能电网的中央控制单元，是实现电力流和信息流一体化控制的核心设施。然而中心内部网络流量受电力计算驱使，从流量分布到数据传输都呈现出新的特征，现有流量工程理论并不完全适用。本项目拟对电力数据中心网络流量的基础理论进行深入研究：研究电力非结构化数据特征和数据间的计算耦合性，提出数据拆分和分布式存储新方法，从数据源层面降低数据迁移负荷，平抑迁移时期的流量峰值；研究数据中心网络特有的数据源和数据流双维度可控性，提出流量感知的虚拟机配置新方法和最优迁移策略，从流量优化布局层面均衡网络负载；研究数据中心网络传输动力学模型，判定该非线性系统在时滞扰动下的稳定性和收敛性，提出新的流量控制方法和通信协议，从系统控制层面消除扰动和自激震荡，提升数据中心网络传输能力。并以微网小扰动暂态控制为实验用例进行实践验证，为推进我国电力数据中心的工程实用化进程提供坚实的理论基础和技术支持。
功率放大器数字基带自适应预失真结构及算法研究	峰均功率比降低技术;功率放大器;查找表法与多项式法;预失真;多端口系统	功率放大器（PA）线性程度的提高，对于无线通信设备的节能减耗意义重大。本课题针对目前PA线性化的预失真结构存在稳定性较差、复杂度高的问题，基于系统构建理论建立高效的PA预失真结构；在此基础上，研究节省存储器资源、加快收敛速度的多维查找表预失真算法；基于多项式基的相关性，构建具有低复杂度和高稳定性的多项式结构形式；在PA预失真中引入凸优化理论，将多项式参数估计问题转化为凸优化问题，提高参数估计稳健性；在多载波系统中，当PA工作在邻近饱和区或非线性严重区域时，采用单纯的PA预失真算法性能差，研究能进一步提升PA功效、结合了峰均功率比降低技术的PA预失真算法；研究多端口系统中，多个PA的增益、相位等特性存在差异时的PA有记忆预失真算法。旨在建立带外谱扩展改善量不低于30dB、具有高稳定性、快速收敛及强自适应性的PA数字基带自适应预失真结构及算法，为高效的PA线性化设备研制提供理论基础和技术支撑。
插电式混合动力汽车用高效大转矩密度轴向叠片开关磁通永磁电机驱动系统研究	等效磁路模型;联合仿真技术;电气驱动系统;场路耦合法;模型预测力矩控制	电气驱动系统直接影响插电式混合动力车（PHEV）的性能、价格和市场化步伐。基于新型串并联PHEV驱动结构，本项目将采用一台驱动电机兼做发电和电动运行，极大简化系统机械连接。针对不同工况需求，提出一种新型轴向叠片开关磁通永磁电机，有效利用永磁磁链并降低涡流损耗，提高电机转矩密度和运行效率。分析磁路非线性和饱和度，建立合理磁路模型，掌握相关特性分析和电磁优化设计方法和原则。根据场路耦合原理，建立驱动系统联合仿真模型，分析不同外部干扰和内部激励下的电机动态磁场变化和牵引特性，并确定电磁设计方案。考虑变流器开关频率和电机双凸极结构影响，提出新型模型预测力矩控制策略，建立合理成本函数，获得一个周期内开关管最佳工作时序，有效降低开关损耗和力矩波动，提高电机动态响应能力。完成电机性能测试和控制策略，验证相关理论分析。新驱动系统的成功研发将有力推进PHEV商业化进程，具有较大的理论价值和应用前景。
基于哈密顿振子的混沌多进制调制解调方法及实现研究	Hamilton映射;相轨迹检测;混沌调制与解调;混沌通信	主要内容包括：（1）研究混沌振子相迹图案控制问题，找出控制混沌振子吸引子在指定相空间区域出现的有效方法，并取得"迁移控制参数集"；（2）研究M进制信息与描述混沌振子吸引子空间位置的"迁移控制参数集"间的数学映射关系，找出构建M进制混沌基带调制器的方法；（3）研究从混沌振子相迹中直接检出M进制信息的问题，用申请人独创的按区域分割法（非相干检测技术，不需要混沌同步）设计区域检测器，完成对M进制信息的提取（解混沌）；（4）研究混沌基带信号无线传输的频谱节省问题，在QAM调制下设计支持以Nyquist率传输混沌基带信息的通信系统，解决本地载波恢复、Hamilton振子相迹重建、区域检测器（解混沌器）实现、符号同步信号恢复等问题。.本研究意义在于：可揭示用Hamilton振子构建混沌M进制通信系统的机理；可为研究混沌M进制通信问题提供新途径；可为研制节省频谱的保密通信系统提供指导。
基于压缩采样和能量自治的物联网无线感知接口研究	压缩采样;物联网;射频集成电路;能量自治;超低功耗	多参数和多传感器集成的智能感知节点是物联网的核心器件，将广泛用于可穿戴健康医疗与食品安全等领域。通过电路、系统和通信链路的超低功耗协同设计和优化，实现能量自治的智能无线感知，是物联网领域的一项核心技术并成为新的国际研究热点。本项目研究100uW及以下超低功耗物联网无线感知接口电路和系统的设计方法，并通过自适应无线能量收集、自知驱动的系统休眠和突发模式交替工作等智慧能源管理方法实现系统的能量自治。项目将深入研究对传感器模拟信号的压缩采样技术原理和信号调理，减少原始数据的处理和传输能量负担，并采用脉冲超宽频（UWB）结合超高频（UHF）非对称链路的短距离无线通信技术，大大提高传感信号从采样到传输的总体能量效率，实现物联网无线感知接口的能量自治，并在65nm或以下CMOS技术节点的工艺上进行电路验证。本项目所述超低功耗方法适用于感知稀疏性强的自然信号，对物联网应用意义重大。
基于CMOS双线阵图像传感器的片上细胞显微成像及处理芯片的研究	无透镜显微成像;CMOS线阵图像传感器;卷积神经网络处理器;深度学习;超分辨率	对生物细胞图像进行采集和分析，是疾病诊断、健康监测、新药研制的重要依据。芯片级无透镜细胞显微成像及分析技术为现代医学和生命科学提供了新的技术手段。针对目前无透镜细胞图像显微系统制备方法复杂、成像像素过低和不具备图像自动分析功能等问题，本项目研究线阵CMOS图像传感器与微流控技术相结合的超分辨率扫描技术，采用双线阵结构计算细胞流速，补偿扫描拼接图像畸变；通过调整像素感光区域面积及帧频、线阵与细胞流动方向的夹角分别提高细胞2维扫描图像的分辨率，得到超分辨率拼接图像；在此基础上，设计细胞区域灰度值对比度拉伸非线性量化电路，提高细胞图像灰度精度，采用深度学习算法对细胞扫描图像进行分析，构建简化CPU+加速部件的架构，实现可配置深度学习算法的硬件加速，完成细胞显微成像及图像分析芯片的研究。本项目研究为实现芯片级无透镜显微成像及图像分析系统奠定基础，在智慧医疗、社区医疗等领域具有极为广阔的应用前景。
低杂散宽覆盖阵列直接数字频率合成方法研究	低杂散;阵列DDS;宽带;捷变频;频率合成技术	频率合成是电子系统的一项关键技术，频率合成器的性能好坏将直接影响到雷达、导航、通信等电子系统的性能指标，因此国内外一直都非常重视频率合成方法的发展和研究。直接数字频率合成(DDS)是近年来涌现的频率合成新方法之一,其高频率分辨率、快速捷变频能力和相位连续等特点使其成为频率合成方法研究的热点领域，但杂散较大和频率覆盖带宽有限一直是限制DDS在频率合成中发展及应用的主要因素，这也是一直困扰国内外学者的难题。为此，本申请拟在深入研究现有关于单片DDS杂散分析、并行/级联DDS等相关文献成果的基础上，针对阵列DDS的技术特点，进行阵列DDS杂散特性分析和系统仿真，建立正确有效的低杂散宽覆盖阵列DDS结构配置方法；并在此基础上分析系统指标的分配，提出相应的方法方案。本申请的研究成果将对研制高纯频谱和高速捷变频的频率合成器起重要的推动作用；对DDS广泛应用到移动通信、雷达、制导武器等领域提供理论参考。
模拟-信息转换器智能容错技术与结构研究	测量矩阵;智能容错;模拟-信息转换;环境噪声;压缩感知	模拟信息转换器(Analog-to-information Converter， AIC)是突破当前数据采集系统中速率-精度矛盾的最具潜力的方法之一。然而，AIC重构信号效果依赖于测量矩阵的RIP特性，而RIP特性易受环境噪声破坏。针对MWC结构的AIC采集系统，基于数字信号处理实现环境噪声智能容错是本项目要解决的关键问题，拟展开如下创新性研究：(1)拟引入粒子滤波的非线性系统建模，研究新的盲估计方法，快速、准确地提取宽带AIC系统环境误差; (2)拟研究最小相对熵非线性系统的逆控制方法，设计具有自适应能力和高实时性智能容错采样信号综合重构算法; (3)基于神经网络计算模型，设计智能容错控制器，降低智能容错实施的复杂性，提高系统的测量带宽，满足宽带信号的测试需要; (4)基于高速数据采集仪器，完成本项目研究方法的工程化验证。
用混沌振荡器创建超越BPSK系统最佳性能限的新概念数字接收机机理研究	猝发通信;低信噪比接收机;混沌振荡器应用;微弱信号通信	主要研究内容:（1）研究建立不依赖待检信号初相位的混沌振荡器阵列的原理和方法;(2)研究从混沌振荡器阵列的相迹（图案模式）特征直接检出通信信号奇异性（基带信息）的有效方法；（3）通过研究多维基带信息间的关联特征，找出适合创建比BPSK最佳接收机有更低信号检测门限的混沌接收机的数据融合对策；（4）研究不同混沌振子相变速度的差异以及同一混沌振子内部驱动力对相变速度的影响，探索实现更快信息传输速率的可能性；（5）研究算法离散化（硬件系统数字化造成的数据截断误差）对混沌接收机长期稳定性的影响。.意义在于可开创一条用混沌理论改善数字通信接收机性能的全新（与现有研究方法都截然不同的）研究途径；获得用混沌振荡器构建的低信噪比接收机实际系统可突破数字BPSK最佳接收机噪声性能上界的科学发现。在微弱信号通信、猝发通信、常规通信（含CDMA体制）设备性能提升和通信对抗等应用领域具有广泛的用途。
物联网环境下基于上下文相关的RFID安全机制关键技术研究	物联网;RFID技术;安全隐私;RFID中间件;安全协议	本项目针对物联网环境下RFID系统安全隐私问题，对RFID系统工作机理、环境特征、安全需求及攻击模型等进行全面研究，首次提出利用码分多址技术的保密性、抗干扰性以及多址通信能力增强RFID无线通信的安全性能，同时解决巨量RFID标签的碰撞难题。针对物联网复杂多变的环境，首次提出使用最小权限授权策略、职能分离策略及动态否决授权策略及上下文相关的策略，建立上下文相关的可动态调整的RFID中间件的安全机制。属交叉学科新应用。项目着重研究码分多址技术的工作机理及其参数的相关特性。研究上下文相关技术、事件访问控制及安全访问控制策略等技术。项目的研究工作将促进上述相关技术基础理论水平的提高，对解决物联网环境下RFID系统安全问题，促进我国物联网以及RFID应用安全防护理论和技术的提高，具有十分重要的意义。
高速流水线模数转换器（PADC)精度提高新技术研究	DCC技术。;流水线ADC;可变增益放大器	高速流水线ADC受电容失配，失调等非理想性因素限制精度很难超过10位，提高高速流水线ADC的精度已成为研究热点。本项目创新性地提出一种新型的流水线ADC结构，并应用新型数字补偿（DCC）技术对精度进行提高。其突出特点是：利用开关电容可变增益放大器（VGA）对输入信号进行分区间放大，消除特定范围信号相对较大的转换误差，提高精度；利用新型DCC技术对ADC中非理想性包括余差放大器的三次非线性进行分区域校准。本项目的核心内容是采用VGA作为前级电路的新型流水线ADC结构以及具有非线性校准功能的DCC技术研究，包含：（1）新结构的设计理论与实现方法研究；（2）新型DCC技术的实现理论与实现方法研究；（3）对采用新型DCC技术的新结构流水线ADC建模，通过实验的方法验证本研究对精度提高有效性。
高速系统PDN瞬态噪声的时域分析与非线性抑制技术	电源分配网络;电源引发抖动;电路敏感度;时域瞬态噪声;非线性抑制	数字IC进入亚微米/纳米工艺后，高速系统的时钟主频达数GHz，工作电压降至1V以下，瞬态电流却飙升到50A/ns，引发电源分配网络(PDN)中的电源/信号电压瞬态噪声及派生的时序抖动严重超标。目前业界惯用的基于频域目标阻抗的电源分配网络设计准则在高频段已呈现瓶颈，导致采用合理的封装和去耦资源难以满足系统对噪声和抖动的要求。面对挑战，本项目将在时域对电源最差瞬态噪声激励源模式进行理论分析，研究指导电源分配网络设计的新理论依据和临界条件；同时，基于电路敏感度理论分析电源分配网络，提出采用有源电阻进行电源瞬态噪声的非线性抑制技术；然后，研究电压噪声幅度和频谱与系统时序抖动响应关系，提出统一规划电压噪声预算和时序抖动预算的电源分配网络优化设计方法。最终实现对电源分配网络、时钟分配网络及信号线网的协同设计。研究成果可用于指导当代高速高密度数字系统及芯片电源分配网络的设计。
面向ROF的光电转换阵列式毫米波功率合成理论与实验研究	光电探测器;射频电路;单行载流子光电二极管;功率合成;光电管建模	光载无线（ROF）技术是应高速大容量无线通信需求，新兴发展起来的将光纤通信和无线通信相结合的通信技术。ROF技术催生了对超高速、大饱和输出功率的光电探测器的需求。本项目面向ROF技术，研究以单个UTC-PD为基本单元，利用功率合成技术，将几个UTC-PD按一定的阵列结构连接，构成光电探测器单元，使其输出功率进行合成，以提高光电探测器的输出功率和工作带宽，为研制适合ROF系统的大功率光电探测器提供理论和实验依据。将光纤放大器和高饱和输出功率的光电探测器相结合，可以取消光电探测器后面的毫米波放大器，实现全光通信系统，极大地改善ROF系统性能。本项目研究内容属于信息学部优先发展的研究领域，所以本项目不仅具有重要的科学意义，更具有很强的前瞻性和广阔的应用价值。
CMOL电路的单元配置理论和映射方法	CMOL配置;钠米电路;CMOS;CMOL映射;CMOL	随着集成电路线宽的不断减小，CMOS正在面临难以克服的挑战，纯纳米电路还远没达到实用的要求，基于纳米技术和传统CMOS工艺的CMOS/纳米/分子混合（Cmos/nanowire/MOLecular hybrid,CMOL）的电路可望克服面临的挑战并展示出极大的应用前景，缺乏相应的自动设计方法正在阻碍该项技术的发展。本项目旨在发展CMOL单元的自动映射和配置的理论和关键技术。主要研究内容包括：发展单元电路的映射算法；研究电路等效变换与可映射性问题；建立CMOL单元配置理论；基于可满足性（satisfiability，SAT）的容错CMOL单元的配置方法；建立实验验证平台。开展这一课题的研究，不仅为克服当今集成电路面临的挑战寻找新途径，更是为提高我国电子设计自动化（EDA）工业的国际竞争力提供基础理论和技术支持。
互补阻性开关阵列的非线性动力学理论及电路设计方法研究	互补阻性开关阵列;非线性动力学;非易失存储器	阻变存储器（RRAM）开关机制、单元结构、读写操作模式、耐受性、保持特性方面有诸多关键的理论和技术问题期待解决。本项目研究互补阻性开关阵列动力学理论, 在阻性开关基本物理机制和电路设计之间构建桥梁作用；研究互补阻性开关阵列设计方法学与电路设计方法，为存储密度、操作电压性能、耐受性等性能优化提供技术保证。本项目研究工作将逐步通过研究阻变存储器器件与交叉阵列的模型与动力学理论、电路设计方法，研究新存储器结构和电路技术，为新型阻变非易失存储器设计方法学提供理论与技术支撑。
基于伪随机和故障特征预处理技术的开关电流电路故障诊断研究	伪随机;开关电流电路;故障特征预处理;电路故障;故障诊断	复杂模数混合信号系统中的开关电流电路故障诊断问题是制约集成电路工业生产和发展的技术难题。然而，国内外对该方面的研究较少，尚缺乏深度的理论研究和有效的诊断方法。我们的前期研究首次将故障特征预处理概念引入到开关电流电路故障诊断中，但其技术尚处在探索阶段。本项目以解决伪随机和故障特征预处理技术中的难点问题为目标，提出开关电流电路故障诊断的新思路和新方法。项目在多学科交叉与综合的基础上，采用统计学分析、理论仿真和实测试验等方法，以伪随机序列激励被测电路，合理选择伪随机序列长度，获得最小百分比的误识别的故障特征边界划分；寻找故障特征随着电网络中的元器件参数值变化的故障特征轨迹变化趋势；将伪随机技术与故障特征预处理技术相结合实现开关电流电路的故障诊断，并研究更高效的故障特征提取算法。本项目将提高开关电流电路故障诊断效率，减少误判率，弥补现有诊断方法的不足，进一步拓宽其诊断思路和完善其故障诊断理论。
柔性衬底石墨烯薄膜场效应晶体管射频建模技术研究	石墨烯晶体管;射频器件;模型;柔性衬底;微波电路	柔性衬底石墨烯场效应晶体管做为新型半导体器件研究热点，受到了国内外学者的广泛关注。目前已经有相关射频器件的研制报道，但针对柔性衬底石墨烯射频器件的建模工作却没有展开。本项目依托微纳实验室和微波器件实验室，集中材料学科，纳米器件制造学科和微波电路学科人员，围绕柔性衬底石墨烯薄膜场效应晶体管展开研究，旨在对具有良好射频特性的背栅结构石墨烯晶体管建模，场效应管的沟道采用单层石墨烯薄膜和纳米带状阵列石墨烯薄膜两种结构形式。利用微波实验基地设备，在衬底不同应变量条件下对器件进行较为完备的直流特性和射频性能测试，建立器件性能指标数据库。以数据库为基础，设计合适的等效电路拓扑结构和等效元件的提取、计算方法，建立首个柔性衬底石墨烯场效应晶体管射频模型，并应用于ADS软件中的电路级仿真。为石墨烯射频器件建模提供研究基础和应用参考。
基于功率流向图的多端口DC/DC变换器拓扑衍生方法研究	功率电子技术;多端口变换器;功率流向图;电路拓扑;控制策略	可再生能源的开发利用是解决能源危机和环境污染的有效途径。可再生能源发电系统可采用独立或多种能源联合供电，其储能单元亦可配置单一或混合储能装置。该系统采用一个多端口变换器替代原来多个两端口变换器，可以简化系统结构和降低成本。但现有多端口变换器研究尚缺乏从端口源联接、能量流动方向等角度形成通用性的拓扑衍生方法。本项目系统研究多端口DC/DC变换器拓扑衍生方法，包括：1)研究基本电路单元及其级联规则，挖掘端口之间能量流动与传递规律，提出基于功率流向图的多端口DC/DC变换器拓扑衍生方法；2)研究端口间功率流向的组合规律，利用拓扑筛选原则衍生多端口DC/DC变换器；3)对比分析所得变换器特性，探讨其适用场合，并提出基本控制策略；4)将上述方法和控制策略应用于独立光伏发电混合储能系统，合理选择多端口变换器，优化其控制策略。研究成果将为高效、高性能、高功率密度的能源发电系统和电力电子集成研究提供参考。
超高频射频识别定位系统中载波相位测量技术的研究	定位系统;I/Q失配;超高频射频识别;载波相位测量;直流偏移	超高频射频识别定位系统因其系统特性得到了越来越广泛地关注和研究。随着其应用范围的不断扩大，对系统功耗，定位精度，硬件成本等方面的要求也越来越高。就目前的研究而言，基于相位测量的超高频射频识别定位系统的定位精度可以达到厘米量级，比其余几种方案更优。但大部分工作的研究集中在基于相位测量的位置解算方案而忽略了载波相位测量本身以提高定位精度，特别是在国内。这是由超高频射频识别系统的发展现状所决定的。本课题在对超高频射频识别系统研究的基础上进行载波相位测量方案的设计与实现。对影响载波相位测量性能的关键问题如载波泄露、接收机的I/Q失配、直流漂移、噪声等进行分析。拟在直流漂移的消除方法，非理想效应下的延迟-相位模型的建立和快速相位恢复算法等方面开展研究。提出解决这些问题的新方法和技术。并通过读写器平台对所提出的理论方法进行验证，为今后带有载波相位测量的读写器芯片的实现打下基础。
在寄存器传输级（RTL）/门级实现数字逻辑电路容错和故障自修复的方法	自修复;电路可靠性;可靠性建模	对电路动态可靠性的分析及其设计是当前的研究热点。在现有的电路可靠性方法中，作为冗余的硬件往往实现在系统级、电路板级或模块级，这带来硬件开销大、功耗高、设计对象的体积和重量皆偏大等弊端，因此探索在电路底层级，如寄存器传输级（RTL）、门级，实现其高可靠性的新方法，不但可克服上述弊端，而且，更符合可靠性工程的本质内涵。本项目拟首先研究数字逻辑电路在寄存器传输级、门级的动态可靠性问题，在对寄存器传输级和门级电路的动态特性的定量描述的基础上，得到其动态可靠性的测度、模型和分析方法，以此作为其可靠性实现的理论基础，随后研究利用多值逻辑在寄存器传输级、门级实现低硬件开销的逻辑容错方法，进一步，探索出借助多值逻辑和动态重构，对数字逻辑电路在寄存器传输级和门级实现逻辑和互连的在线故障自修复的方法。统计物理中关于信息熵的理论和当代高密度集成器件的新进展分别为本项目提供了原理和实现方法上的可行性。
应用于下一代100Gbps以太网的高速串行接口PHY关键技术研究	串扰;100Gbps以太网;高速串行接口;均衡;时钟数据恢复	以太网以其成本低、可靠性高、安装维护简单等优点而成为普遍采用的网络技术。随着互联网技术的不断发展和用户数量的大幅增长，用户对数据传输和接入带宽的需求也越来越大,目前现有的10Gbps以太网技术已难以满足当前的需求。因此，新的100Gbps以太网技术研究势在必行，目前在国际上也是研究热点。高速串行接口作为100Gbps以太网物理层的核心部分，对它的研究与应用已十分迫切。本项目基于IEEE 802.3ba标准，研究应用于100Gbps以太网的4通道25Gbps高速串行接口PHY的关键技术，主要研究内容包括：高速串行接口低功耗技术、低抖动时钟产生与恢复技术、高速数据均衡技术、降低多高速通道间的串扰技术。最终设计和实现全集成、低功耗、高性能的4x25Gbps高速串行收发机原型样片以验证关键技术的研究成果，为下一代100Gbps以太网的实用化打下坚实基础。
基站射频前端干扰认知与抑制关键技术研究	射频前端;重建;干扰识别;干扰抑制;认知无线电	以CDMA技术为代表的第三代移动通信系统已经在国内大规模商用，无线信道的开放特性决定了其特别容易受到PHS、GSM等其他非合作信号的干扰，研究基站射频前端的干扰认知与抑制技术对于提高第三代移动通信系统的性能具有重要意义。..本项目研究第三代移动通信系统基站射频前端的干扰认知技术，获取更多的干扰先验信息，抑制基站射频前端的同频、邻频干扰。探索基于认知辅助的干扰抑制技术，研究数字辅助的模拟前端干扰抑制理论并给出性能界。..基于认知辅助的基站射频前端干扰抑制理论与技术的研究成果，对提高第三代移动通信系统抗同频干扰性能、提高系统容量、降低运营商投入成本具有指导意义。
DC-DC开关电源的数字控制优化研究及电路实现	开关变换;功率电子技术;功率控制	DC-DC开关电源的数字控制技术以其良好的可重构性、适应性等优点，逐渐成为DC-DC开关电源的发展趋势。然而，数字电源仍然存在数字电路所固有的误差、延时等问题；同时，为了提高系统性能，各种新的控制技术和策略成为数字电源研究的重点。本项目引入数字控制DC-DC开关电源品质因子的概念，并以此为切入点对开关电源数字控制的优化问题进行科学研究。对传统的数字控制方案进行改进，包括：分析误差与延时对电路性能的影响，提出减小误差、延时的方法；建立数字控制开关电源模型，并研究其稳定性、控制电路模块的设计。研究各种优化的数字控制方案，包括：探讨自适应数字控制技术；从动态响应、能量的角度提出新的改进方案。本项目的所有方案将通过硬件电路实现并加以实验验证。本项目的研究，为高性能数字控制开关电源的设计奠定了基础，有助于推进数字电源的进一步发展，具有重要的实用价值和现实意义。
复杂多卷波混沌吸引子的生成、控制与同步	同步;混沌;多卷波吸引子;控制;生成	本项目研究的主要内容是复杂多卷波混沌吸引子的生成、控制与同步。具体内容包括：探讨复杂多卷波混沌吸引子的生成机理、分析复杂多卷波系统的动力学行为、证明复杂多卷波吸引子的混沌特性、实现复杂多卷波吸引子、研究复杂多卷波系统的控制与同步问题等。我们将重点探讨大数量、多方向、多卷波混沌吸引子的生成、控制与同步问题。一方面随着卷波数和方向数的增加，多卷波的理论设计、物理实现、控制与同步等技术难度都将大大增加；另一方面随着卷波数和方向数的增加，多卷波吸引子的复杂性和伸缩性大大增加，导致实用价值剧增。我们将控制理论应用于多卷波混沌吸引子的设计、实现、控制与同步中，有目的的生成和控制我们所需要的混沌吸引子。毫无疑问，基于控制理论的多卷波混沌吸引子的生成、控制与同步的研究将极大的推动多卷波和非线性电路与系统的理论发展与实际应用，具有重要而深远的历史意义。特别的，它对于以混沌信号为基础的实际应用具有重要意义。
基于生命初态信息表征的元器件工作寿命预测方法研究	建模;可靠性;寿命预测	针对传统寿命预测方法不能对单个元器件进行寿命预测，以及基于失效物理的寿命评定结果和实际工程表现相差甚远的问题，本项目以元器件装机使用前各质量与可靠性控制环节的检测信息、同批次样品的生命特征和寿命分布规律为数据源，开展基于生命初态信息表征的元器件个体工作寿命预测方法的应用基础研究。.项目研究以元器件生命特征表征机理为突破点，基于期重构模糊综合方法开展元器件生命信息序列分析，探索生命特征的动态变化规律；研究生命信息与潜在缺陷及寿命、生命初态信息与生命特征规律的动态相关性，提出依赖于关键生命初态信息的工作寿命的预测方法，实现元器件个体工作寿命的定量预测。.通过项目研究，对当前元器件使用控制过程中有潜在缺陷元器件的有效剔除，可提供更有力的理论依据和方法指导；同时为整机系统健康监控、寿命预测中对元器件可靠性基础数据的准确获得，提供更有效的技术支持。项目的研究成果具有重要的经济和军事应用价值。
集成化压电宽频振动能量高效采集的关键技术研究	能量采集;能量管理;宽频振动;系统耦合模型;压电	针对频带过窄所造成的压电振动能量采集低效率问题，本项目从系统耦合建模、拓宽频率和电路优化等方面开展压电能量高效采集的关键技术研究。研究内容包括：1）通过对系统耦合机理进行深入分析，研究构建耦合系统的传递函数和状态空间结构模型，为了获取耦合系统模型的具体参数，本项目提出了一种基于逆压电效应的在线系统辨识方法；2）基于系统耦合模型，本项目提出一种耦合系数调节法来调整系统的谐振频率，实现系统与环境振动频率的自动匹配，使之在较宽的频带内保持较高的采集效率，采用开关时序调整法实现谐振特性的宽频优化；3）本项目提出了一种多节拍能量提取方法与元件分时复用方法，该方法能够减少储能元件体积和数量，实现系统的微型化与集成化；4）从自供电技术、能量转换管理方法、低功耗和宽工作范围等方面研究高效采集电路设计方法，为实现集成化压电宽频振动能量高效采集系统提供理论依据和关键技术，推动新能源开发利用具有重要的意义。
基于STT-MRAM的三维片上多核系统缓存低功耗设计方法研究	自旋转移力矩磁存储器;多核架构;片上系统设计;片上系统功耗分析;缓存	根据摩尔定律，晶体管集成密度约每两年翻一番。高集成度使得功耗成为片上多核系统设计人员面临的一大挑战。通过三维集成技术将STT-MRAM与处理器集成在一起，可以大大降低静态功耗。然而，STT-MRAM的写操作是一个费时且耗能的过程，因此基于STT-RAM的片上缓存架构设计需要新的低功耗设计技术降低动态功耗。本项目主要研究基于STT-RAM的片上缓存的低功耗设计技术，降低动态功耗。首先，利用STT-MRAM写能耗和温度的依赖关系，提出利用片上温差的三维多核处理器STT-MRAM缓存写能耗优化技术。然后，分别从温度、工艺偏差和数据访问属性的角度出发提出了新的数据刷新技术用以降低小尺寸STT-MRAM的刷新能耗。最后，利用新兴的Multi-level STT-MRAM存储单元搭建三维片上多核系统的缓存,提出了一种根据所运行的应用动态切换存储模式的自适应配置技术，降低访存能耗并提升访存性能。
非标准逻辑数字电路的衬底噪声建模及验证技术研究	非标准逻辑;CMOS;模型;射频;衬底噪声	本项目针对混合信号片上系统及射频前端SOC的设计应用，基于SMIC  0.13μm和0.18μm CMOS工艺，获得用于硅衬底噪声耦合分析的集成化Z参数衬底宏模型，建立高频衬底噪声耦合传输/衰减机理、数值解析模型和高层次仿真模型，用于硅衬底噪声耦合的前期仿真及抑制。比较研究异步NCL逻辑、CSL（电流型逻辑）、CBL（平衡电流型逻辑）和电流模逻辑（CML）等非标准逻辑数字电路和传统标准CMOS逻辑的衬底噪声注入效应，定量验证非标准逻辑电路在微处理器中的衬底噪声幅值。以8位1GS/s A/D转换器、900MHz模拟锁相环和2.4GHz LC-VCO设计作为高频衬底噪声耦合验证电路，研究非标准逻辑数字电路的衬底噪声耦合对CMOS高频电路性能的影响，最终获得能有效改善衬底噪声耦合效应的非标准逻辑形式。本项目将为高性能混合信号SOC 及射频前端SOC的高信噪比设计奠定必要的理论和实验基础。
近阈值电源电压射频接收电路设计方法及电路实现研究	低功耗;近阈值电压;射频集成电路;低电源电压;射频接收机	射频模块作为通信系统中的高功耗模块之一，降低其功耗是实现整个通信系统低功耗的关键，而降低电源电压是实现射频电路低功耗的一种直接有效的途径。近些年，低电压射频电路的设计研究受到了越来越多的关注。然而当工作电压接近晶体管阈值电压时，射频及模拟电路设计面临着诸如电压裕度、信号摆幅、特征频率等一系列挑战。对此，学术界的主要解决方式有：使用耗尽型器件、使用衬底正偏技术以及使用偏置在线性区的晶体管等；然而这些方法或者依赖于特殊的制造工艺，或者以电路性能和可靠性为代价。本课题通过研究近阈值电压对电路的影响，在标准CMOS工艺平台上提出了基于主从结构的OTA设计方法、基于无源混频的近阈值电压射频前端电路设计方法以及CMOS基准电路等一系列设计方法和电路结构，并以此构建整个射频接收系统，旨在改善近阈值电压电路的性能和可靠性。基于以上理论和方法，本课题将以流片的方式验证完善近阈值电压射频电路的设计方法和理论。
部分修正RLS算法及多项式预失真技术研究	快速自适应算法;功率放大器;预失真技术;非线性失真	通信系统中功率放大器、混频器等非线性器件的线性化技术已成为现代通信的关键技术之一，其中RLS自适应多项式预失真技术具有较好的性能表现，随着多项式的阶数越高线性化效果越明显，但RLS算法实现的复杂度也越高。由于被处理的数据矩阵不具有移不变性，所以不能用已有的快速RLS算法，成为实际应用的瓶颈。针对这种情况可以用Split RLS等算法，但是在多项式预失真中效果不好。我们基于多个函数逼近和时分的思想提出的部分修正RLS算法，在多项式自适应预失真中的应用性能优于已有的其他算法（如Split RLS）。部分修正想法较早应用于LMS算法,但在RLS中应用很少，特别对不具有移不变性数据的处理还没有见到其他报道。为此，我们在前期工作基础上，修改完善已有的部分修正RLS算法，提出对非移位数据的自适应处理的新的快速算法，并把这些算法应用于多项式预失真等技术中，并基于FPGA实现多项式预失真新算法。
基于广义二端口12项误差模型的多端口矢量网络分析仪校准及误差修正技术	广义二端口12项误差模型;校准;多端口矢量网络分析仪;二次修正;误差修正	随着差分器件的广泛采用和多端口器件测量与调试的需要，多端口矢量网络分析仪的使用越来越普遍，我国至今还没有国产多端口矢量网络分析仪问世，主要是因为作为关键技术之一的校准和误差修正没有得到解决。国外虽有多端口矢量网络分析仪在市场热销，但校准和误差修正技术作为核心机密并未公开。本课题将致力于解决基于完整误差模型的多端口矢量网络分析仪校准及误差修正技术，探索具有自主创新性的理论和算法。选用合适的校准标准套件，使得信号流图便于求解，相关误差项易于得到。其次，创造性地将原来十分复杂的多端口矢量网络分析仪误差模型表示成形式上非常简洁的广义二端口12项误差模型，将节点和支路传输值分别表示成向量和矩阵。经过大量的矩阵方程推导，得到误差修正公式，它将完全以严格的解析表达式给出，而且适用于任意端口数目的矢量网络分析仪。为了消除剩余误差，引入二次修正过程，在不增加硬件成本和测量复杂度的情况下，进一步提高测量精度。
数字混沌密码优化及其在存储介质密码系统中的实现研究	数字混沌;性能优化;硬件实现;动力学退化;混沌密码	针对目前数字混沌密码系统存在的算法简单、密钥空间小、动力学退化及难以实现问题，本项目提出混沌密码的一种优化方法，即构造一类新的切换混沌作为优化混沌算法，同时优化混沌量化方法，以期增大密钥空间、克服数字混沌动力学退化和提高密码系统的安全性。为此研究切换混沌数学模型的构造方法、动力学特性及其量化方法，分析其密钥特性，建立一种数字空间模型并给出其改善数字混沌动力学退化的机理，对混沌密码特性进行分析与测试，以期获得符合密码学要求的优化混沌算法。基于对混沌密码的优化研究，采用密钥密文分离、混沌密码与传统AES密码结合的方法，设计一种基于高性能可编程专用芯片的变密钥混沌密码原型系统，实现对一类存储信息（文档、语音、视频信号等）的加/解密，预期获得一种安全性较高、加密速度较快（大于30MB/s）的硬件混沌密码系统，期望对混沌密码在工程化实现与应用方面做出实质性的推动。
可重构低成本物理不可克隆技术研究	集成电路设计;可重构;数字集成电路	物理不可克隆技术（PUF）是一种新兴的加密手段，通过提取芯片中由于制造工艺不一致 而引入的随机差异生成加密信息（响应）。PUF具有不可克隆性和不可预测性等特点，在设备授权/认证、密钥生成等信息安全领域具有广阔的应用前景。针对已有PUF在实现成本、可靠性和唯一性上存在的不足，本项目将从新型可重构PUF结构、PUF响应的低成本纠错方法和PUF的安全性等三个方面展开研究：1）设计可广泛应用于资源受限平台的可重构低成本PUF结构；2）提出可提高PUF可靠性的低复杂度纠错方案；3）通过PUF的安全性研究提高PUF的抗攻击能力。本项目拟基于上述三个方面的研究设计实现一个基于PUF的低成本加密应用原型系统，并对提出的可重构PUF结构、低成本纠错方法、安全性改善进行系统地分析和评价。本项目将为新一代基于PUF的加密系统打下坚实的理论和技术基础。
支持载波聚合的高效多频功率放大器及线性化研究	射频功放;建模;非线性	为了满足移动宽带业务的快速增长，载波聚合技术已成为下一代无线通信系统拓展带宽的有效手段，本课题着重研究支持载波聚合的高效多频功率放大器及其线性化技术。载波聚合技术需要射频前端具备多频段并行传输的能力，传统多个单频功放在大功率级进行信号合成的方法会带来较大损耗，导致整机效率下降。因此，本课题将研究支持载波聚合的多频段Doherty功放的设计方法，对主辅路功率分配比和栅极偏置电压进行联合优化，改善传统Doherty功放中回退区效率偏低的问题。多频功放中由于同时放大多个频段信号，其非线性特性将包含带内互调和带间交调，为了表征这些新出现的非线性分量，需采用多维非线性行为模型可对其精确建模，并解决由于频带间交叉调制引起的模型复杂度迅速增加问题。考虑到载波聚合信号的稀疏特性，本课题拟研究基于压缩采样的预失真技术，通过设计观测矩阵和信号恢复算法，实现低采样率的数字预失真平台，降低系统成本。
超高频开关功率变换器的损耗估计及最优效率控制策略研究	谐振变换器;损耗估计;超高频;功率变换器;最优效率控制	开关功率变换器的功率密度是其小型化和轻量化的关键，因而提高开关频率是其发展的必然趋势。超高频开关功率变换器可以极大地提升功率密度，但其由开关和寄生参数引起的损耗较大，降低了电能变换的效率。本项目首先对超高频开关功率变换器的电路结构开展研究，通过谐振网络补偿、阻抗压缩和适应电流变化的软驱动策略，分别降低谐振逆变器、整流器和驱动电路的损耗；接着基于时域反射法提取系统中的精确寄生参数，进而建立变换器不同工作状态下的损耗模型，满足损耗估计在精度和复杂度上的要求；最后针对不同的变换器工作状态，通过状态变量和控制变量的调节来提高变换器稳态和瞬态下的效率，并保证软开关正常工作。本项目将完善超高频开关功率变换器的低损耗电路结构和损耗模型，初步构建变换器损耗估计和最优效率控制的理论框架，特别是最优效率状态变量控制和基于瞬态效率优化的控制策略，可以为开关功率变换器功率密度和效率的提升提供一定的理论依据和示范。
基于忆阻器的混沌、超混沌电路与系统的生成、分析及其硬件实现	电路实现;混沌;超混沌;忆阻器	2008年5月，《Nature》杂志发表论文《寻获下落不明的忆阻器》，证实了三十多年前由国际非线性理论先驱蔡少棠教授提出的有关忆阻器的学说，即电子电路存在第四种基本元件- - 忆阻器。这一重大发现，被国内外科学家评价为"将对电子科学的发展历程产生重大影响"，也意味着"电路理论的根本变革"。由于其巨大的应用潜力，引起了世界范围内的强烈关注。本项目结合这一重大发现，基于前期研究基础，开展基于忆阻器的混沌、超混沌电路与系统的生成、分析及其硬件实现等探索性研究，提出一些基于忆阻器的新型混沌、超混沌电路与系统模型，并进行数值分析与确认、理论分析与证明、硬件实现与验证等研究，以期建立基本的理论框架，形成一套系统的方法。这是一项具有原创性、基础性、同时也极具挑战性和吸引力的国际前沿课题。它的完成，可望取得一些原创性成果，这不仅对推动混沌理论乃至非线性电路与系统的研究具有重要的理论意义，更具有广阔的应用前景。
基于封装的射频前端与天线的协同设计	协同设计;射频电路;带通式多标准射频系统;小型化;天线	无线通信的发展使移动终端演变为智能终端，移动终端的多媒体功能、高速数据业务和多标准按需接入对射频前端的小型化、低成本、高性能提出了更高的要求。基于封装的天线与收发前端的协同设计能从根本上改变电路结构，整合电路功能，减少系统组件之间的连接，从而提高集成度、降低功耗、优化系统的整体性能，同时还便于实现模块化。本项目将针对多标准按需接入无线终端的要求，研究基于封装的多标准射频前端与天线之间的协同设计，得到相关的设计理论及模型，实现小型化带通式的多标准天线－接收前端模块。项目的特色是：1) 提出了利用多频段差分结构的天线、滤波器/双工器、LNA的协同设计，来减少平衡－非平衡转换带来的大体积，同时解决天线的定制问题；2) 用具有阻抗变换功能的多通带带通滤波器来代替传统LNA的匹配网络，实现了多标准接收前端的带通性和小型化。考虑到LTCC技术在系统封装方面的优势，项目中的研究工作都将基于LTCC技术。
基于电路模拟的大规模图同构判定算法研究	电路理论;电路模拟;同构	图的同构判定是图论学科中的基本问题之一，对模式识别、有机化学、机械学及电路分析等领域的系统建模具有重要作用。本项目拟在本课题组提出的电路模拟法基础上，依据电路理论，针对图同构判定问题中较难的对称图同构判定问题展开研究，分析对称图的分支特征，拟建立基于分支搜索的改进电路模拟法模型，设计对称图和非对称图都能适用的具有较好普适性的图同构判定算法；拟采用稀疏矩阵技术对电路模拟法判定程序加以优化，进一步提高算法的判定效率和所能判定的图的规模。针对一些特殊类型的图，例如非连通图，拟建立基于子图划分的改进电路模拟法模型，设计相应的优化算法。期望通过该项目的研究，得到一种普适的面向一般图的同构判定算法，为相关领域的应用研究提供更为高效的方法和科学的依据。
具有电磁波吸收区非多层PCB上实现芯片无线互连系统的研究	Buffer;非多层PCB;电磁波吸收区;无线I/O;微型无线通信系统;芯片无线互连	目前，多层PCB板上芯片互连都采用有线连接，需要大量金属材料，且限制芯片速度，是未来10至20年电子行业迫切需要解决的问题。本项目将对有效解决以上问题的芯片无线互连系统，开展探索性研究。结合申请者前期在RF电路、电磁通信、信号完整性及IC设计领域较为丰富研究成果基础上，首次提出在具有电磁波吸收区非多层PCB上实现芯片无线互连系统。重点研究基础问题，主要有：1）设计新型具有电磁波吸收区的非多层PCB，取代现在多层PCB；2）研究以芯片管脚为天线的微型无线通信系统中编码、调制、发射与接收、信号复用与检测等功能实现的新机理；3）在芯片内构造通用无线I/O Buffer,完成芯片管脚间无线信息传输的概念验证工作。后续将开展实用化研究，淘汰多层PCB，芯片管脚间实现无线互连。将使传统的电子系统设计发生根本性地变革，极大地节省材料和能源。对IC设计也将产生重大影响，对微电子产业的发展具有重大促进作用。
三维集成电路的电源与热完整性问题研究	热传导;电源压降;三维集成;硅通孔效应;电源传输网络	基于硅通孔的三维集成技术是延长摩尔定律的有效途径，相关的理论和实验研究，具有极其重要的科学价值和应用前景。本项目从电源与热完整性两个方面研究三维集成电路(3D ICs)的电热传输问题。通过提取不同分立单元频率相关的电阻、电感、电容、电导等效电学参数，构建3D ICs电源传输网络的等效电学模型，推导适用于快速提取3-D ICs最大电源压降的理论解析方法，提出区域电源压降与设计资源优化的通孔分布策略。考虑硅通孔的热传导效应，建立3D ICs三维热传导解析模型，研究芯片层叠数目、尺寸、硅通孔分布密度和封装类型等设计参数对于系统温度分布影响；提出基于非均匀分布的微沟道冷却技术。本项目的研究成果可为三维集成技术应用于未来集成电路设计提供必要的理论和技术基础。
片上网络IP核的映射及优化方法研究	片上网络节点性能;多核架构;片上系统设计;片上网络;IP核	IP核映射是片上网络(NoC)设计过程中的关键环节，其结果对芯片的成本、性能、功耗等关键技术指标均有重大影响。片上网络IP映射问题的核心问题是映射算法的研究与优化。本项目拟结合特定的芯片设计，对NoC的拓扑结构进行研究及数学建模，对映射算法、映射约束条件以及衡量映射结果好坏的目标函数进行数学描述，解决如何针对特定的芯片设计需求，确定NoC架构以及得到其最优化映射算法的问题，建立对映射结果的评价与分析的系统，并在此基础上进行相关的NoC研发设计工作。
CMOS无源植入式电子设备的超低功耗数据交换方法研究	CMOS无源植入式电子设备;生命体等效阻抗网络模型;动态多模式数据传输;生命体环境	CMOS无源植入式集成信号处理系统是植入式电子设备的最新发展方向，而采用无线方式实现高效能量接收和超低功耗数据交换是其中的核心问题。本项目从研究生命体环境下电磁波传播特性入手，针对下、上行通信不同需求，探索在最优能量接收的基础上实现超低功耗数据交换的方法。.在国际上率先建立覆盖ISM频段电磁波的生命体等效阻抗网络模型。结合CMOS集成电路技术，探索调制深度、数据率等关键参数影响能量接收效率的内在机理，研究生命体环境中实现最优能量接收的下行通信方法。探索生命体环境中以最小能量传输单位信息的方法，构建能够根据上行数据量传输需求综合应用不同调制方式和数据率的动态多模式数据传输系统，在平均数据量为每秒2 Mbit时，达到能耗小于0.5 nJ/bit。.研究成果可提供实现新一代CMOS无源植入式集成信号处理系统中超低功耗数据交换的方法和技术基础，将对无线传感器网络和生物医学工程等领域提供有力支持。
量子可编程逻辑阵列结构研究	量子仿真平台;SPAD(单光子雪崩二极管);可编程逻辑阵列;基于测量的量子计算（MBQC）;绝热量子计算	为了充分发挥量子计算的潜力，本项目把通用性和可编程性引入量子计算领域。基于MBQC和绝热量子计算模型，我们拟研究通用的量子可编程逻辑阵列结构及其相应的逻辑映射算法和仿真验证平台。主要研究内容如下：.1..基于MBQC和绝热模型的量子逻辑阵列的可编程性研究。我们将分别从量子计算模型和阵列架构两方面进行研究，提出量子可编程逻辑阵列的物理和逻辑结构设计方案。.2..量子逻辑单元的映射算法及其可并行性研究。映射算法可以将基于网络门的逻辑描述映射为MBQC中的测量模式集，进而映射到可编程逻辑单元。这样就在所提出的阵列结构上实现任意量子计算。同时我们将研究新型量子算法的可并行性方案。.3..量子可编程逻辑阵列的验证仿真平台设计。我们将采用半导体集成电路工艺设计芯片并搭建硬件仿真平台，通过在仿真平台上正确实现量子算法来验证量子可编程逻辑阵列结构及其逻辑映射算法的有效性。
基于实频技术的高效率宽带功率放大器研究	实频技术;物理模型;宽带;功率放大器	在军用雷达通信系统、空间微波传输系统和下一代无线通信系统中，功率放大器面临同时具备高效率和宽带宽的挑战。为了解决高效率宽带微波固态功率放大器中的带宽匹配问题，本项目拟通过建立和分析GaN宽禁带半导体器件的物理模型，掌握GaN晶体管在倍频程甚至更宽的带宽内的基波阻抗和二次及三次谐波阻抗分布特征；掌握GaN晶体管在各类信号驱动下的交调失真机理并进一步提出交调失真优化方案。随之根据GaN晶体管阻抗特性，采用实频分析技术构建最佳匹配网络结构，并利用基于左右手复合材料的低通匹配网络的技术方案实现高效率宽带功率放大器。最后通过实验验证高效率宽带功率放大器的可行性，并联合预失真技术制作可用于TD-LTE通信的发射机演示样机。初步的仿真数据表明，对于Cree公司的CGH40010 GaN晶体管，在2-4GHz的工作频带内可以保持附加效率高于50%，带内波动小于2dB。
基于常规逻辑设计理论与技术移植的较大规模可逆逻辑电路设计方法	超低功耗IC;可逆逻辑电路;量子计算;综合;优化	可逆逻辑电路(Reversible Logic Circuits)既可根绝源于信息损失的能耗和发热，又是量子计算的内在实现方式，因而是研发和实现超低功耗IC和量子计算机的基础和前提。但有关的设计理论、方法和工具还很稚嫩甚至空白。本项目寻求通过移植常规逻辑设计理论和技术，显著提高可逆逻辑设计能力。将针对元件级、门级、系统级等层次和综合、优化、验证、调试等步骤，较全面、系统地开展研究，包括：Quine-McCluskey算法和Espresso算法的移植和改进；基于变换的电路量子代价优化方法；可逆逻辑门的进化设计方法；上述算法的CUDA并行化实现；基于EDA技术的设计规格表达和设计结果验证、调试方法；并通过16位可逆ALU等较大规模功能模块的优化设计，检验和展示上述方法的性能。预期可获得适用于较大规模可逆逻辑电路的优化设计方法，丰富和发展有关的理论、方法和技术，并促进量子设计自动化的产生和发展。
超高精度全数字时间域混合结构ADC关键技术研究与芯片开发	噪声整形;时间域;过采样模数转换器;流水线模数转换器;逐次逼近模数转换器	18位模数转换器（ADC）是生物医疗、智能传感器等电子系统的关键芯片。本项目针对传统模拟电压域设计方法难以适应工艺进步的瓶颈，拟通过时间域设计方法实现高性能ADC。拟开展的主要研究内容有：针对传统时间域放大器利用PMOS和NMOS对电容充放电时间比值实现放大的不对称结构缺陷，拟通过单一NMOS电流源放电时间的比值实现放大，提高精度，并采用增益自举电流源、体电位校正技术解决传统结构电流源阻抗低以及对工艺偏差敏感等问题；借鉴Pipeline ADC传输函数冗余特性和ΣΔ ADC的噪声整形技术，构建带噪声整形且传输函数平移的冗余时间域ADC，最终设计并流片电源电压为1.2V的18位15MS/s 全数字时间域FlashPipelineΣΔSAR 混合ADC，综合利用四种ADC的优点。项目指标跻身国际前沿，整个时间域ADC设计思路属于原创，有望突破传统电压域设计瓶颈，整体上推动时间域设计技术。
芯片级自修复数字系统体系结构与自愈机制研究	集成电路实时故障自诊断;仿生硬件;数字电子系统;芯片级自主修复;胚胎细胞生长与免疫机制	在恶劣工作环境下，高可靠、强容错的机载电子设备的研究开发是当前迫切需要解决的困难问题。本项目研究集成化数字电子系统芯片级实时自诊断和在线自主修复的基础理论和关键技术，主要研究内容为：（1）模仿人类胚胎细胞生长发育与疾病免疫系统的工作原理，提出面向芯片级自诊断与自主修复的数字系统硬件体系结构和电子细胞电路；（2）研究集成数字系统实时分布式故障诊断方法，探索基于细胞死亡与激活思想的数字系统芯片级在线自愈机制；（3）研究复杂自修复数字系统多目标设计准则与进化设计方法；（4）开展数字系统在线自修复实验研究。本项目研究成果对于探索纳米与分子级高可靠的智能型集成电路体系结构与设计方法，开拓高可靠、强生存、长寿命、自主维修的集成电子系统的新理论及设计技术，提高军用武器装备的可靠性、可用性、战场作战生存能力，降低使用维护维修费用，具有重大的理论意义和重要的工程应用价值。
高过载条件下复杂机电设备贮存寿命评估研究	系统可靠性;性能退化;寿命分布;可靠性建模;寿命预测	针对弹载复杂机电设备长周期贮存、高过载发射、使用可靠性难以确定、缺乏寿命评估方法等问题，开展其储存寿命与环境应力复杂关联性、成败型不完全数据的统计学分析方法研究，建立其自然储存可靠性分布函数模型；开展高过载条件下其非线性控制信号产生机理研究，研制高可靠性、高存活性的"微型多参数采集存储装置"及探讨高过载条件下其动态性能测试方法；研究竞争失效条件下的小子样多性能参数加速退化试验方法、退化模型和加速模型统一形式，建立一种加速性能退化数据的相关系数平稳序列数学模型，探讨基于多维动态序列的系统级产品可靠性与寿命评估方法；开展变环境、异批次小子样可靠性评估技术研究，探讨基于可信度的多源信息融合储存可靠性评定数学模型方法。 本研究旨在解决长储复杂机电设备在高过载条件下的可靠性分析与寿命评估难题，拓宽储存寿命评估的研究范围，为复杂机电设备的科学定寿和维修延寿提供理论支持，具有重要的理论价值和应用价值。
多吸引子周期多涡卷混沌系统生成及其宽动态范围宽可调CCCII的电流模式电路实现	吸引子;混沌生成;混沌电路;多涡卷;第二代电流控制电流传输器	多涡卷混沌由于动力学特性复杂在保密通信及数据加密等领域有着重要的应用。目前多涡卷混沌存在以下问题：1)在混沌生成方面，所生成的均为单吸引子周期多涡卷混沌，动力学特性不够复杂；2)在混沌电路实现方面，大都采用OA(运算放大器）实现，由于OA动态范围很低，所产生的涡卷数量有限，很难发挥出多涡卷混沌动力学特性复杂的优势。虽然CCII(第二代电流传输器)及CFOA(电流反馈放大器)动态范围较高，但由于CCII及CFOA不具备电子可调特性，基于CCII及CFOA的多涡卷混沌电路一旦流片后，不便于对混沌芯片的混沌现象进行调试。为解决上述两类问题，本项目研究：1)动力学特性更为复杂的多吸引子周期多卷混沌生成；2)宽动态范围及内禀电阻宽范围可调的CCCII（第二代电流控制电流传输器）电路；3)基于宽动态范围及内禀电阻宽范围可调CCCII的多吸引子周期多涡卷混沌系统的电流模式电路实现；4)在保密通信中应用。
全局优化的准线性高效率微波固态功率放大器研究	固态功率放大器;功放效率全局优化;动态电源调制;E类功率放大器;高效率发射机	在放大高峰均比信号时，为了解决现有的微波固态功率放大器效率低下的问题，本项目基于动态电源调制和E类开关功放等电路理论和设计技术，提出了全局优化的准线性高效率微波固态功率放大器设计理论。其主要研究内容是：准线性高效率固态功放的优化设计技术；复杂信号驱动时准E类功放的性能变化分析；动态电源调制的控制策略；面向代价函数的功放全局效率优化算法；准线性高效率固态功放的性能测试。本项目采用的动态电源调制技术既能保证准E类功放持续工作在高效率的状态，又能克服准E类功放输出功率动态范围较低的缺点。对输入功率和电源调制进行联合控制的全局优化算法，在一定程度上牺牲了E类功率放大器的最高效率，但克服了信号带宽及峰均比增加时功放平均效率下降的缺点。通过该项目的研究，将为具有大动态范围的高效率微波固态功放的设计提供可实现的方案，促进下一代通信系统发射机性能指标的提高。
未来宽带无线通信系统的基于记忆型射频数字预失真的功放线性化技术研究	线性化;第四代移动通信系统(4G);射频功率放大器;射频数字预失真;记忆效应	在B3G、4G和WiMAX这样的未来宽带无线通信系统中,耗能最大、价格最昂贵的射频功率放大器，不仅要具有非常高的线性度以保证可靠通信和降低对相邻信道的寄生辐射干扰，而且要具有高的功率效率以降低系统制造和运行成本，并提高系统设备的可靠性。尽管在CDMA和3G移动通信系统中，利用基带数字预失真技术对功放进行线性化被证明是达成既提高功放线性度，又使其运行在高效率状态的有效途径，但由于受模数转换器(A/D)采样速率及昂贵价格的限制，该技术难以直接应用于未来宽带无线通信系统中。因此，本课题的目标旨在研究一种新颖的记忆型射频数字预失真线性化技术，将射频预失真技术与数字信号处理技术相结合，并采用亚频带采样的方法，以降低对A/D采样率的要求。同时探索如何改进传统的射频数字预失真技术，使其具有记忆效应校正能力，为研制出适合于未来宽带无线通信系统的具有自适应能力的超线性高效率射频功率放大器奠定坚实的理论基础。
压电俘能系统基础理论与关键技术研究	驱动电路;功率电子技术;功率控制	压电俘能系统可将环境中的振动能转化为电能，为电子系统供电，让电子系统摆脱电池供电的束缚，消除电池对自然环境的污染，符合清洁、环保，绿色的发展方向。在压电俘能系统中，压电俘能器输出的电能是不稳定、无规律的，无法直接为负载供电，需要功率电路对其进行调控，然后再提供给负载。因此。压电俘能系统的各项性能指标强烈地依赖于压电俘能器的特性、压电俘能器与功率电路之间的耦合程度以及后续负载对功率电路的影响程度。本项目将从全系统的角度深入研究压电俘能器高精度理论模型的建模方法，揭示压电俘能器的材料和几何参数与其性能之间的依赖关系，从而为压电俘能器的优化设计提供理论基础；本项目还将研究压电俘能系统内各部分之间相互耦合的基本原理，建立系统级模型，从而找到这些部件之间相互耦合的基本规律，为进一步优化和提高压电俘能系统性能及关键技术问题的解决奠定基础。
忆阻器的伴随忆容效应及其对忆阻电路动力学的深度影响	伴随忆容器;局部有源忆阻器;混沌;忆容器实现;忆阻器	忆阻器在数字存储、逻辑电路、神经网络及非线性电路中有极具潜力的应用前景，20nm 1Gb ReRAM及12×12忆阻交叉阵列集成神经网络已实现。但发现在这些应用中忆阻器的开关速率和其状态严重受限于激励电压频率和脉宽，忆阻器v-i滞回曲线在激励频率几百Hz即变为直线而失去忆阻特性，纯忆阻电路即可产生持续振荡。这些现象限制了忆阻器应用却尚未得到解释与解决。我们近期发现，主流忆阻器都是金属-氧化物/绝缘体-金属结构，此结构存在一个与忆阻器伴随共生的寄生忆容器，其效应与上述问题直接相关。为探索这种伴随忆容效应，本项目拟建立忆阻器的忆阻-忆容伴随电路和数学模型，揭示其对忆阻器开关特性、滞回特性的影响规律；建立一种适合忆阻-忆容本构关系的"磁通-电荷-电荷冲量"域分析方法，进一步揭示伴随忆容对忆阻振荡、局部有源、负微分电阻、非易失及其丧失效应的深度影响；基于伴随忆容机理，提出忆容器的一种可实现方法。
移动式UHF RFID阅读器防碰撞问题研究与测试验证	碰撞模型;超高频射频识别;移动式阅读器;防碰撞算法;可重构测试平台	超高频射频识别（UHF RFID）系统中，移动式阅读器与固定式相比，更容易进入密集阅读器工作模式，产生阅读器碰撞问题。本课题将研究移动式阅读器产生碰撞问题的特点，在建立准确的碰撞模型基础上，提出一种改进算法以提高系统的防碰撞性能。通过采用跳频方法，并引入碰撞概率参数和退避机制，实现高信道利用率的多信道通信，进而有效提高系统识别标签的吞吐率；另外，对ETSI 302 208-1协议定义的LBT占用信道方式进行了改进，通过增加对接收干扰信号强度的判断，不仅解决了"阅读器-阅读器"碰撞问题，也有效避免了"阅读器-标签"碰撞，实现系统的高速识别。该算法通过FPGA实现，并在前期研发的测试平台上进行测试、验证。本课题的预期研究成果将提供一套科学的碰撞建模方法，通过对算法的仿真、实现和测试验证，为提高RFID系统的防碰撞性能提供理论基础和实验依据，推动UHF RFID系统的工程应用。
胚胎电子系统进化自修复技术研究	基因存储;进化;自修复;胚胎电子系统;重配置	自修复技术能够提高电子系统可靠性，自修复速度和硬件消耗影响其工程应用。胚胎电子系统能够实现电子系统的在线实时自修复，但资源利用率低。进化自修复能够提高胚胎电子系统的资源利用率和自修复能力，但存在进化速度慢和基因存储的重配置速度慢、硬件消耗大等问题。本项目以电子系统的在线快速自修复为目的，研究胚胎电子系统的进化自修复方法和基因存储技术。研究基于图匹配理论的快速进化自修复方法，基于马尔科夫不可修系统理论评估目标电路。建立基因存储的重配置速度、硬件消耗与自修复能力评估模型，研究基因备份数目可变的快速重配置基因存储技术。开展胚胎电子系统进化自修复实验系统研究。项目预期将提出胚胎电子系统快速进化自修复方法、快速重配置基因存储技术，研制胚胎电子系统进化自修复实验系统。本项目研究成果将有力推动电子系统仿生自修复技术，为高可靠性电子系统的设计开发提供科学依据和设计方法，具有重要的科学意义和广阔的应用前景。
带有接触散热装置压电变压器关键技术的研究	功率密度;压电变压器;散热装置;摩擦;磨损	压电变压器利用压电材料的逆压电效应和正压电效应，通过机械振动实现了能量传递，具有功率密度高、结构简单、成本低等优势，更能满足信息处理、通讯和电源设备小型化的需求，一直以来压电变压器的热问题极大的限制了其在高功率场合的应用。辅助散热装置因给压电变压器提供良好散热途径，对其功率密度带来了革命性的提升。然而，由于压电变压器和接触散热装置之间特殊的耦合作用机理，压电变压器和散热装置接触表面的摩擦、磨损成为研究的关键问题。本项目根据压电变压器工作振型，结合压电材料发热机理，通过详细分析压电变压器与散热装置接触面之间的耦合情况，建立带有散热装置的压电变压器等效电路，根据分析结果并结合压电变压器自身特点，通过研究表面涂层和表面垫片对压电变压器性能的影响，保证高效散热的前提，减小接触面磨损，进行接触散热装置优化，延长带有散热装置压电变压器的实际寿命，为压电陶瓷接触散热的进一步实用化提供新的思路。
基于压缩感知的功放欠采样数字预失真理论及应用研究	功放数字预失真;欠采样;压缩感知	数字预失真（DPD）技术是目前射频前端的主流线性化技术。随着未来无线通信技术的发展，频谱资源的利用率越来越高，带宽也不断提高，这对功放线性化技术提出了更高的要求。传统的DPD技术受限于模数转换器即ADC采样速率及系统成本，用于宽带无线通信中将受到严重限制。因此，降低采样速率是宽带DPD急需解决的问题。压缩感知（CS）近年来发展十分迅速，已经在包括信号采集在内的众多领域中取得了突破性成果。本项目将压缩感知理论引入DPD研究中，从常用的宽带OFDM信号入手，分析信号本身特性、先验知识及其与DPD系统之间的内在联系，研究欠采样DPD系统结构的理论与技术。通过建立宽带自适应稀疏DPD模型，并设计出相应的CS算法，使得在欠采样下能直接或间接恢复出稀疏DPD模型系数，进而实现DPD。CS算法作为纽带，将宽带自适应稀疏DPD模型与欠采样DPD结构连接起来，构成一个完整的欠采样DPD系统。
基于边界扫描技术的混合信号系统机内自测试研究	边界扫描;混合电路;机内测试;在线故障诊断;子网络撕裂	大规模混合信号系统的机内自测试（BIST），是一个急需解决、有重大应用需求的课题。机内自测试系统的设计，依赖于在线故障诊断方法研究的进展。当前大规模混合信号电路故障诊断方法存在的主要问题，一是诊断方法的实用性差，二是诊断方法缺乏系统结构性支持，通用性差。这直接导致了故障自诊断测试系统的故障检测率、隔离率低，通用性差等问题。.    本申请,依据电路理论中的"置换定理"，提出大规模混合信号电路的在线故障诊断新方法，结合边界扫描测试技术的"内部总线"和"虚拟探针"技术，可有效解决大规模混合信号电路系统的任意区域故障定位和激励信号自动施加、响应数据自动采集等自测试问题。为实现具有高故障检测率、高隔离率和通用性强的自测试（故障自诊断）系统奠定基础。该成果对提高航空航天、核电和军工装备电子系统的可靠性具有重要意义。
高精度可变集成模拟延时线的设计方法研究	集成电路设计;超宽带时控阵雷达;实时延时线;延时锁定环	超宽带（UWB）时控阵雷达及其相关处理中，非色散可变延时线是目前面临的挑战性课题。传统的模拟延时线和软件延时方法在带宽和实时性方面难以满足UWB雷达的要求。本项目基于实时延时线（TTD）技术，借助延时锁定思想，提出高精度可调节的模拟延时线实现方法，为这一技术难题的解决提供可行的途径。本项目针对宽带宽角的要求，围绕"高速"和"高精度"这两个关键问题，从最优化延时单元和延时参考环精确延时电路研究着手，对片上无源器件，延时可调节，电路结构优化等关键技术进行研究，建立延时单元模型库，提出精确延时电路可配置方案，突破"高速"和"高精度"与信号延时保真的技术瓶颈。通过电路设计、电磁场分析、流片和测试，验证延时电路设计方法的正确性。本项目将为进一步提高超宽带相控阵雷达监测扫描性能提供新的技术手段，为下一代超宽带阵列雷达信号延时精确控制奠定理论和技术基础。
基于PSO 演化合作博弈的电池组均衡及其系统实现	电池组均衡;电路系统级设计;合作博弈;PSO;功能电路	电池组能量均衡系统对于消除电动汽车电池组使用过程中出现的不一致性、最大限度发挥电池组性能、延长整个电池组使用寿命具有十分重要的意义。本项目主要研究动力电池组能量均衡系统中的能量动态均衡电路结构、控制方法及其系统实现。借鉴合作博弈思想，首先构建电池组动态均衡演化合作博弈模型，进而利用PSO算法完成模型的优化求解，以此完成对动态均衡电路的控制，最终设计出一种高度可靠、高效、高性能的电池组动态均衡系统。研究内容包括：（1）高效能量回馈型双向动态均衡电路结构设计及其参数选择；（2）电池组能量动态均衡合作博弈模型的构建；（3）电池组动态均衡演化博弈模型的优化求解算法；（4）电池组动态均衡电路系统的嵌入式实现。通过本项目的研究，有望在合作博弈理论与应用、演化博弈模型的PSO优化求解算法、电池组能量动态均衡控制算法与电路实现等多方面获得突破，为我国电动汽车电池管理系统的研究和开发提供理论和技术支持。
面向5G的宽带功率放大器数字预失真技术研究	线性化;行为建模;移动通信;数字预失真;功率放大器	未来5G移动通信系统中，功率放大器的线性化是研究的难点。数字预失真技术是目前线性化的主要的解决方案之一。由于大规模MIMO和毫米波通信等新技术的采用，5G移动通信系统构架将更加复杂，并且信号带宽超大，因此功放的非线性特性和数字预失真处理也变得十分复杂。本项目重点研究面向5G的宽带功放的非线性特性、行为建模方法和数字预失真技术。研究5G系统的数字预失真的新构架，探索降低数字预失真反馈接收通道ADC采样率和数字信号处理速率的新方法，并且采用分段线性函数为基函数，研究适用于5G的带限条件下的功率放大器模型和相应的自适应算法。在模型研究的基础上，设计高效、低成本和低复杂度的宽带数字预失真方法。本项目的研究将扩充宽带功放数字预失真方法和促进5G线性化技术的发展。
具有隐藏吸引子的混沌系统及其忆阻器电路实现研究	混沌建模;混沌机理;复杂系统;混沌电路;忆阻器	具有隐藏吸引子新型混沌系统是近年来的新发现，有许多经典混沌系统所不具备的新奇的动力学特性；另一方面，忆阻器混沌电路与采用常规非线性器件实现的混沌电路相比，能展现更丰富的动力学行为。结合这两个方面，将忆阻器用于研究具有隐藏吸引子的新型混沌系统可谓是相得益彰。本项目重点研究具有隐藏吸引子的新型混沌系统的建模、新动力学特性分析及基于忆阻器的混沌电路实现，主要内容包括：1）进一步构建和研究无平衡点或平衡点稳定的混沌及超混沌系统数学模型；2）构建和研究具有无穷多平衡点的混沌及超混沌系统数学模型；3）基于忆阻器的新型混沌电路实现，利用忆阻器电路研究新型混沌电路的复杂动力学新特性；4）探索忆阻器混沌电路的保密通信等应用。本研究将丰富和发展混沌系统理论，而且将为混沌系统在信息安全中的应用奠定模型和技术基础，具有重要的理论意义和应用价值。
面向癫痫监测的颅内高频振荡脑电信号高速无线采集微系统芯片关键技术研究	脑电无线采集;微系统芯片;超宽带集成电路;癫痫监测	癫痫是由于脑神经元异常放电所引起的一种慢性病，手术切除病灶是最有效的治疗方法。本课题针对癫痫术前病灶精确定位的需求，研究面向癫痫监测的颅内高频振荡神经脑电信号高速无线采集微系统的关键技术。通过建立传感电极和生物体组织接触电学特性模型，探索全集成具有休眠和快速启动技术的前置放大器设计方法；通过建立超宽带射频信号在生物组织中的信号衰减模型，研究低功耗、高频谱效率、低复杂度脉冲超宽带信号发射电路以及具有相位纠偏技术的超宽带非相关接收电路的设计方法。通过上述研究，提炼出脑电信号记录前端链路的低噪声、低功耗、宽频带设计理论以及透过人体组织的超宽带高速收发链路设计理论。拟实现植入微系统采集通道数256个，物理层传输速率不低于300Mbps，单通道模拟带宽不低于5kHz，系统功耗低于20mW，并对所设计的植入系统和关键模块进行在体动物实验验证。
集成传感器的无芯片RFID标签研究	RFID;反向散射;SAW传感器;Chipless	集成传感器的无芯片RFID标签是目前无线传感器网络领域的研究热点。本课题采用创新性的天线结构，把SAW传感器集成到无芯片RFID标签上。提出一种谐振型SAW传感器的反向散射信号幅值检测方法，以及一种延迟线型SAW传感器的反向散射信号相位检测方法，解决了使用统一的连续载波反向散射工作原理实现无芯片RFID标签ID识别和传感功能的问题。课题预期实现一种谐振型的无芯片传感器标签，采用频率编码工作在超宽带频谱上；预期实现一种延迟线型的无芯片传感器标签，采用频率/相位联合编码工作在窄带ISM频段上；并给出上述两种无芯片传感器标签配套的阅读器系统电路设计。本课题的研究在无芯片RFID标签领域尚属首创，预期研究成果将成为现有传感器节点和硅芯片传感器标签技术的一种重要补充，应用前景广阔。
压电动能收集电路极限俘能性能研究	压电材料;俘能性能;开关界面电路;动能收集	使用压电材料收集环境中的机械振动能量可以在收获清洁能源为诸如无线传感器节点等分布式设备供电的同时增加系统阻尼以降低多余振动对机械结构安全的威胁。以往研究表明，能量收集电路的改进对压电能量收集系统俘能性能的提升具有显著作用。新的电路拓扑不断刷新俘能性能的纪录，然而通过电路手段所能达到的俘能性能极限至今仍不明晰。本项目深入分析该俘能性能的理论极限，并以此为依据探索能进一步提升俘能性能的可行电路方案。为了实现此研究目标，我们将首先推导对应俘能性能的目标函数；从理论上求解能量收集电路的俘能性能极限；使用阻抗模型对已有压电能量收集电路的俘能性能进行统一表述；进而研究不同实际电路拓扑所引入的约束，及其俘能性能与理论极限之间的差距；最后给出使用多次同步开关翻转实现更高俘能性能的电路方案与工程实现。该课题的探索将为压电能量收集器的设计与优化，尤其是能量收集开关界面电路的进一步发展，提供理论与实践的指引。
多状态条件下复杂电子装备状态监测与故障诊断新方法研究	多状态;故障检测;状态监测;故障诊断;电子装备	针对复杂电子装备具有多状态、多参数的特性，传统故障诊断方法不能反映装备的当前工作状态、更不能对装备进行实时状态监测和故障预测的现状。该申请研究多状态条件下集状态监测、故障诊断与预测等功能于一体的复杂电子装备状态监测与故障诊断技术。在合理分析装备关重件和重要参数的基础上，结合装备自身机内测试（Built-in Test，BIT）信息、研究基于模糊集分割的装备最优感知器配置，提高多源信息的有效性。针对信息数据的规律性、敏感性，探讨状态信息预处理技术，构建自动的特征选择或提取模型，进行特征样本分类，研究基于多源状态信息融合的状态监测技术。针对复杂装备的多状态信号具有非平稳、不确定的特点，研究基于状态信息和基于D-S 证据理论融合的综合诊断方法，通过信息判断模型和故障诊断模型，根据状态信息间的矛盾程度进行选择，从而正确反应各信息在判断上的差异，提高故障诊断的准确性。具有重要的理论价值和应用前景。
纳米集成电路的容错映射	设计优化;映射;电路设计自动化;纳米电路;容错	在纳米集成电路中，每平方厘米能容纳1京个纳米器件，其生产工艺极易引入大量缺陷。在如此大规模、高缺陷率、多缺陷类型的情况下，如何正确实现电路映射，是纳米集成电路发展亟待解决的难题之一。针对这一问题，纳米电路容错映射正成为一个重要的研究方向。本项目将从容错映射方法、容错性能提高与缺陷密度、纳米阵列规模与成品率等三个方面对纳米电路中容错映射问题开展研究。主要研究内容包括：建立非规则纳米阵列结构模型、缺陷注入模型，发展容错映射算法；研究电路等效变换与可映射性、容错性能间的关系，提出高容错能力的电路等效变换算法；研究缺陷密度、纳米阵列规模与成品率间关系；建立实验验证平台验证所提出方法的有效性。项目研究成果，不仅能促进纳米混合集成电路实用化进程，而且为提高我国后CMOS时代集成电路技术的国际竞争力奠定理论基础。
射频供能的闭环注射式神经刺激器研究	注射式神经刺激器;功能性电刺激;射频能量收集;功能集成电路;闭环	本项目拟研究的射频供能的闭环注射式神经刺激器是一种具有较小形状因子、可通过微创手术植入或注射针头经皮注射至目标神经或肌肉靶点的微神经刺激器，旨在解决开环植入式神经刺激器创伤大、寿命短和刺激参数调整不及时等问题。首先，将电极与微带线组成的共形天线与多级倍压整流电路进行联合设计，同时采用多共形天线构成的多通路、动态阻抗匹配最大射频能量收集等方法来提高生物体内射频能量收集的效率。其次，通过引入短距电极条件下神经动作电位信号的低噪声放大和特征阈值增强电路，分离棘波和局部场电位的大动态范围数字对数滤波器，融合包括形态成分分析法在内的多种检测算法来提高对病灶异常信号检测的准确率，以实现闭环自适应电刺激。然后对神经信号记录器和微神经刺激脉冲发生器等特征功能模块进行小体积低功耗设计和性能折中。预期本项目将分别为生物体内射频能量经皮收集、闭环自适应神经电刺激和注射式神经刺激器设计提供一种新的理论和技术方案。
时间交替采集系统通道失配误差校准及带宽扩展方法研究	滤波器阶数估计;时间交替模数转换;带宽扩展滤波器;估计和校准算法;通道失配误差	数据采集设备作为混合信号处理系统中的重要组成单元，是连接真实的模拟世界和虚拟的数字世界之间的唯一桥梁，是支撑现代信号处理的基石。TI-ADCs作为当前高速数据采集领域的研究热点之一，在卫星监测、超宽带雷达、电磁频谱测量等军事侦察领域有着巨大的应用前景。本项目重点研究TI-ADCs系统的数字优化方法，包括频率相关非线性失配误差的自适应盲校准算法、M通道混合失配误差的联合盲校准算法的通用性和复杂度优化，以及具有高可重构性的带宽扩展滤波器的设计方法，以提升TI-ADCs的动态性能。相关研究成果将有助于提升军事侦察系统的捕获能力和性能，具有重要的科学研究意义和工程应用价值。
众核片上网络芯片的硬件木马在线检测关键技术研究	在线检测;硬件木马;片上网络;软件自测试;机器学习	片上网络（NoC）是解决复杂系统芯片全局互连与通信问题的有效方案，但其架构中常集成了大量异构IP模块，使得检测芯片是否存在硬件木马的工作难上加难。针对众核NoC芯片在硬件安全性上的需求，防止NoC芯片在设计或制造过程中被恶意植入硬件木马，使得电路在某些特定条件下失效或泄露机密信息，本项目拟开展众核片上网络硬件木马在线检测的关键技术研究。重点探讨以下几个方面：（1）片上网络通信链路的抗木马攻击结构设计；（2）IP核的行为级硬件木马建模和特征数据集的建立；（3）基于机器学习SVM算法的硬件木马在线检测方法。首先，基于安全群组的动态划分和自定义密钥协议，建立抗木马攻击的NoC结构，为木马检测提供可靠的链路保障；在此基础上，构建IP核的硬件木马"可疑点"模型，分析并提取IP核的特征数据集，进而，研究自适应的SVM机器学习算法，以实现IP核的硬件木马实时检测，最终形成高可靠性众核片上网络设计方案。
基于自旋霍尔效应磁隧道结的新一代自旋电子电路研究	自旋霍尔效应;低功耗;磁隧道结;自旋电子;集成电路	随着工艺尺寸的不断微缩，功耗成为制约传统集成电路发展的关键挑战之一。为了解决这个问题，自旋电子电路近年来得到快速发展，已成为深亚微米低功耗集成电路的研究热点。目前，自旋电子电路的研究重点是利用自旋转移矩（STT）驱动的磁隧道结（MTJ）进行存储与逻辑计算电路设计。但在前期的研究工作中，我们发现基于STT-MTJ的自旋电子电路存在一些固有的问题与缺陷(如写入功耗与可靠性问题)，而最新发现的自旋霍尔效应（SHE）有望解决这些问题。本项目主要研究基于SHE-MTJ的新一代自旋电子电路。首先，研究SHE驱动MTJ状态翻转的物理机制与行为特性，并进行理论建模。然后，构造SHE-MTJ的EDA电气行为模型，为后续电路设计提供基础。最后，探索基于SHE-MTJ的新一代自旋存储与逻辑计算电路设计，以解决经典冯诺依曼计算体系结构面临的困境。本项目的研究成果对我国集成电路的发展具有重要的理论意义与实际价值。
柔性基板精细导电线路的加成法制备及可靠性研究	加成法;精细导电线路;柔性基;可靠性;喷墨印刷	项目针对目前COF柔性封装基板精细线路减成法制备中的技术瓶颈问题，提出了一种基于喷墨印刷的加成法制备技术：将溶液型油墨喷墨印刷在柔性基上形成具有催化活性的线路图形，再经受限控制催化沉积获得铜导电功能层。项目将瞄准"油墨易喷印、无高温过程"的应用需求，研究油墨的流体动力学特性、墨滴射流动力学、柔性基表面金属低温催化沉积的生长控制方法，优化柔性基上精细线路的电学性能；瞄准"高精度"的应用需求，研究墨滴特性与喷射状态控制技术、高精度数字图形转移技术、墨滴/基板界面行为、金属催化沉积动力学和受限控制催化机理，实现柔性基导电线路加成法高精度制备；瞄准"可靠性"的应用需求，建立精细线路在柔性变形下的力学模型并研究其失效机理、探讨导电膜层与基板的结合力提升手段、铜层特征尺寸与其电学及力学性能的关系，获得高可靠性导电线路制备技术。项目研究将为我国柔性电子产业的发展及相关科学问题的创新奠定理论和实验基础。
在设计阶段验证密码芯片安全程度的方法	设计;安全芯片;验证;电磁分析攻击	安全芯片大量地存在于电子产品中，比如智能卡、可信计算模块、RFID、USB Key等。虽然安全芯片中有复杂的加解密算法和密钥保护机制，然而在计算过程中安全芯片的电磁辐射的方式（幅度或时间）却与所操作的密钥相关，攻击者利用统计学进行电磁泄露分析，则可逐步解析出安全芯片所操作的密钥，从而破解整个系统。为解决这个问题，许多安全芯片加入了特殊的设计方式，如添加随机噪声、采用异步逻辑、动态逻辑等设计方式。但这些方案对于抵抗安全攻击方式的有效性通常只有等到芯片流片之后才能被测试。一旦在测试中发现设计漏洞和缺陷，就将导致费时费力的返工和价格昂贵的再次流片。本课题旨在用通用的IC设计EDA工具，在设计的后期，对芯片进行系统全面的电磁泄漏分析安全评估。本课题需要整合IC设计流程、电磁传输理论及密码安全知识。本课题的解决有利于提高我国设计研发安全芯片的能力与效率。
多功能前端中本振工作机理和特性的理论、模拟方法与实验研究	分析;多功能前端;机理;非线性电路;本振	在现代舰船、飞行器等尺寸有限的平台上，如何构建众多不同工作频段的多功能前端系统，并极大地改善系统的体积、重量、功耗和性能，是极富挑战性的基础研究课题，也是多功能前端发展中急需解决的重要课题。本项目旨在探索多功能前端中的核心电路─多功能本振的工作机理及其特性问题，包括：用多功能本振的非线性数学模型、频谱特性同注入锁定理论相结合的方法来探讨其工作机理并进一步研究其特性参量间的内在关系；用电路理论、数学分析同这类本振自身工作特性相融合的方法来探索其谐波调控原理；探寻适合这类本振数值模拟且与现有模拟软件兼容的高效快速模拟方法并进行验证；通过X/Ka频段多功能本振原型电路进行原理性实验研究和论证，最终确定这类本振的一般特性及其非线性原理，为多功能前端系统中的本振电路提供必要的理论依据、定量化的研究方法、高效的设计方法和经过原理性实验验证的若干电路拓扑，同时也为多功能前端中的其他电路提供一种分析方法。
基于原位监测的电子系统故障协同预测方法研究	原位监测;协同;电子系统;故障预测	电子系统的故障预测是一项极具应用前景的军民两用技术。项目以电子系统故障预测为研究背景，选取典型的电子系统――航空电子系统中的DC/DC转换器为研究对象,从状态信息获取和利用的完备性和充分性出发，研究面向电子系统原位监测的测试点选择与传感器动态布局及优化方法，分析基于多源信息的协同预测机理，构建协同预测模型，并基于该模型，探索实用且具有较高准确性和置信度的电子系统故障协同预测新方法，实现电子系统故障预测理论与方法的突破。项目研究具有十分重要的科学意义，可为提升电子系统故障预测能力提供理论支撑，同时可为提高复杂系统/设备的可靠性、安全性、稳定性和经济可承受性奠定理论基础，并对改革现行的设备管理和维修制度具有重要推动作用。
桥式功率开关变换器快尺度振荡分析方法研究与应用	快尺度;开关变换;建模;桥式;振荡	桥式开关变换器是中大功率变换器中应用最为广泛的一种结构。随着功率密度的不断提高，高频及大电流成为必然的发展趋势。在这个过程中，系统的快尺度振荡逐渐成为影响变换器稳定性及可靠性的重要问题。尤其在比较复杂的桥式变换器中，目前国际上还缺乏有效的分析方法及案例。本课题将在已有的研究基础上，系统地研究面向桥式功率开关变换器的快尺度振荡分析方法。首先从桥式变换器的非线性关键器件入手，结合电源及直流电机驱动器等实际应用系统，研究系统中关键小寄生参数的提取方法，得到一种系统级非线性建模方法。然后研究非线性模型求解在时域及频域转化的数学问题，并结合分叉与混沌等理论，深入研究各类快尺度振荡现象，对其产生机理进行分析与归纳。最终能够从理论上认识桥式变换器系统中快尺度振荡现象的本质，提出抑制方法，并在实际系统中验证。
毫米波倍频器的宽带信号传输特性及线性化研究	倍频器;线性化;非线性;记忆效应;预失真	随着无线通信系统数据量的不断增长和信号传输速率的不断提升，通信信号带宽的增加成为必然趋势，而4GHz以下较低频段的射频频段已经十分拥挤，无法提供足够的频谱资源来满足大带宽信号的传输，因此，人们越来越关注利用更高频段的毫米波频谱资源作为宽带调制信号的传输载波。由于在毫米波频段直接进行信号调制或设计高效功率放大器较困难，本课题研究具有效率和功率优势的基于毫米波倍频器的新型宽带调制信号传输架构，包括其记忆非线性和噪声恶化机理分析、记忆非线性模型建立、数字预失真线性化技术等，以期直接利用倍频器传输M-QAM调制信号。特别地，由于毫米波倍频器在非恒包络的宽带调制信号激励下将表现出强非线性和记忆效应，本课题将着重进行倍频器数字预失真模型简化研究，以及基于有限采样率DAC/ADC的数字预失真方法研究，促进该架构的实际应用，为毫米波发射机设计提供潜在的备选架构。
粗粒度可重构架构的软错误自适应防护模型与方法研究	软错误;可重构;自适应;防护;粗粒度	粗粒度可重构计算架构（CGRA）高并行、低功耗的特点使其在民用高效能与空间高可靠计算领域具有广阔的应用前景。但随着工艺尺寸的持续缩小，地面环境下同样面临日益严峻的软错误影响，这严重阻碍了CGRA架构在高性能高可靠领域的应用。因此本课题针对CGRA架构的软错误问题，探索功能与可靠性均可灵活重构的新型CGRA架构，研究适用不同领域、具有自适应能力的软错误防护方法。首先抽象CGRA的通用架构模型，籍此对软错误效应模型及评估方法进行研究；然后开展对各类软错误防护方法不同效果、相容性及相互作用的评估；构建具有自适应防护能力的CGRA架构模型及验证平台，最终给出CGRA通用架构下软错误自适应防护的一般方法。当前CGRA架构的软错误问题及自适应防护方法尚未得到充分关注，更缺乏高可靠环境下的应用研究，因此本课题对两者的结合必将推动CGRA架构软错误可靠性理论的发展，拓展其在高效能、高可靠计算领域的应用。
面向云安全的同态加密专用集成电路设计	集成电路设计;数字集成电路;功能设计;布局布线;逻辑综合	云存储和云计算服务已然成为一种新兴的市场趋势，数据的私密性也成为人们享用云服务过程中关心的热点和难点问题。现有技术中，即使用户对数据加密，但仍然需要向云端提供密钥才能进行运算或搜索等。同态加密方案允许云服务器在密文上直接进行任意的运算，即数据在加密状态下被处理，不会暴露原文信息。然而，同态加密方案的算法复杂度极高，导致实际运行效率很低。本项目主要研究高效的同态加密方案，将理论变为有效的硬件结构，集成到现有云系统中，使得同态加密算法能够在云计算中得以实际应用。项目拟研究最新最优的算法，提出同态加密系统的硬件架构，并设计专用集成电路来突破现有软件平台性能的限制，为早日实现高效安全的云服务奠定基础。
利用ADC测量皮秒量级的时钟抖动及其分布	ADC采样;时钟抖动;参数估计;信噪比	一方面，测量皮秒量级的时钟抖动大小及其分布一直是困扰工程界的难题。另一方面，在研究时钟抖动对ADC采样性能的影响时，已经建立了信号源、ADC采样与时钟抖动之间的数学模型，并且有大量的测量事实支持该模型的正确性和准确性。.本研究从这一数学模型出发，利用ADC对已知信号进行采样，根据ADC采样的数学模型，在一定条件下，可以推导出每个采样点的具体采样时刻，进而算出时钟抖动的大小和分布。.目前高速、高精度ADC自身的孔径晃动都远小于1ps，那么理论上只要信号源足够好（SNR大于70dB），我们就能从采样序列中提取出皮秒量级的时钟抖动。因此本项目的关键点是研究如何从ADC采样序列中提取时钟抖动大小和分布这一算法。.仿真分析表明，我们提出的"参数估计测量法"完全可以满足分析时钟抖动大小和分布的需要，我们还将要建立一套完整的测量系统，用于实际时钟抖动的分布的测量，进而验证该算法的有效性和准确性。
HBT射频功率放大器热优化的研究	HBT;射频功率放大器;热优化	射频功率放大器是无线发射机中的关键组成部分，广泛应用于移动通信、蓝牙、无线局域网等现代通信领域中。热处理技术的成熟是推动射频功放进一步发展的前提。本项目的研究目的在于探索HBT射频功率放大器设计中的热优化技术。针对目前热优化处理中存在的不足，如成本高，工艺复杂，散热能力差，均匀度热设计缺乏理论指导等问题，对温升及其非均匀分布的影响因素展开研究。通过对器件内部温度梯度的研究，拟增加集电极金属散热路径以最短路径连接热源集中区，并对金属厚度、形状、位置进行优化，以改善散热能力，降低稳态温度；通过对多指等温线的分析研究，同时考虑热源向下至衬底以及向上至金属的热流分布，拟分区讨论并提出热阻矩阵网络精确的计算方法，构建温度场模型；通过温度计算分布指导热补偿设计，改善功率单元的非均匀温度分布，为射频功放的热设计提供理论指导。
基于故障检测与流量分析的低功耗片上网络可靠性最优路径容错路由算法研究	流量检测模型;电路故障诊断;快速响应超低功耗LDO;最优路径;容错机制	片上网络（NoC）是当前微电子与通信技术的热点、前沿问题。容错机制是NoC领域研究的热点，但在具体的故障模型、针对特定故障的容错机制、故障检测机制、端口选择、考虑服务质量的容错路由算法等方面仍有待完善和进一步优化。本项目针对新形势下NoC的热点问题拟重点研究：1）NoC易受干扰关键模块的电源优化；2）内置错误检测单元的路由架构设计；3）感知流量状况的流量检测单元的设计；4）基于瞬时故障及永久性故障容错机制的最优路径容错路由算法设计等四方面问题。突破1）适合NoC系统供电的片上集成无输出电容型快速响应超低功耗LDO架构设计；2）瞬时故障的容错机制NoC功能故障模型的建模；3）以节点为单位的容错路由算法研究等关键技术。在1）优化 NoC系统中易受干扰关键模块的电源；2）加入故障检测单元、流量检测模型的路由架构的设计这两方面取得创新性成果。本项目的实施对促进国内NoC研究具有积极意义。