<!--
  Copyright 2020 Joel FALCOU

  Licensed under the MIT License <http://opensource.org/licenses/MIT>.
  SPDX-License-Identifier: MIT
 -->
<meta charset="utf-8" lang="en"><style class="fallback">body{visibility:hidden;}</style>
                       **Popularization papers**
                       
  (insert crumbs.html here)
  

A lot of papers (written in French) has been published in Techniques de l'Ingénieur: https://www.techniques-ingenieur.fr

+ H675 – D. Etiemble – Architecture des ordinateurs, Présentation générale – Sept. 1993
+ E3505-H686 – D. Etiemble – Composants logiques et opérateurs matériels, Exemples de réalisation – Sept. 1994
+  E3500-H685 – D. Etiemble – Composants logiques et opérateurs matériels, Fondements – Sept. 1994
+ H707 – D. Etiemble – Architecture des ordinateurs, Mémoires et entrées sorties – Nov. 1997
+  H1218 – D. Etiemble – Mémoires à semi-conducteurs, Composants et organisation, Août 1998
+  E180 – D. Etiemble – Opérateurs logiques – Fondements – Novembre 2004.
+ H1000 – F. Anceau et D. Etiemble – Introduction à l’architecture des ordinateurs – Févr. 2010
+ E181v1 – D. Etiemble – Opérateurs logique-opérateurs séquentiels – Nov. 2004
+ H1002 - D. Etiemble et F. Anceau – Hiérarchie mémoire : les caches – Août 2012
+ H1004 - D. Etiemble et F. Anceau - Processeurs : exécution pipeline des instructions – Août 2013
+ H1003 - D. Etiemble et F. Anceau – Hiérarchie mémoire : la mémoire virtuelle – Févr. 2014
+ H1200 - D. Etiemble et L. Lacassagne - Les extensions SIMD des jeux d’instructions – Févr. 2015
+ H1010 - D. Etiemble et F. Anceau – Processeurs superscalaires multi-pipelines – Août 2015
+ H1012 – D. Etiemble – Processeurs VLIW – Août 2015
+ H1058 – D. Etiemble – Evolution de l’architecture des ordinateurs – Févr. 2016
+ H1999 – D. Etiemble – Les jeux d’instructions des processeurs – Févr. 2016
+ H8000 – D. Etiemble – Introduction aux systèmes embarqués, enfouis et mobiles – Août 2016
+ E182v3 – D. Etiemble – Réalisation des opérateurs logiques – Mai 2017
+ H1088v2 – F. Cappello et D. Etiemble – Introduction au parallélisme et aux architectures parallèles – Août 2017
+ H1011 - F. Anceau et D. Etiemble – Les processeurs superscalaires « flot de données » - Janvier 2018
+ H1090 – D. Etiemble – Processeurs multithread et multi-cœurs – Mai 2018
+ H18050 – K. Al Agha et D. Etiemble – Introduction à l’Internet des Objets – Août 2018
+ H1013 – D. Etiemble et D. Defour – Processeurs graphiques totalement programmables (GPU) – Nov. 2018
+ H1014v1 – D. Etiemble – Processeurs à grand nombre de cœurs (manycores)- Mai 2019
+ H1201 – D. Etiemble – RISC-V, un jeu d’instructions open source, Janvier 2021
+ H1202 – D. Etiemble et L. Lacassagne - Jeux d’instructions : extensions SIMD et extensions vectorielles, Mai 2020
+ H1098 – D. Etiemble - Supports matériels pour les réseaux de neurones profonds,  Août 2021
+ H3730 – D. Etiemble et F. Auzanneau - Introduction aux réseaux de neurones, Mars 2023
+ H1014v2 – D. Etiemble – Processeurs à grand nombre de coeurs, Novembre 2023
+ H1210 – D. Etiemble – Codage des nombres dans les ordinateurs, Novembre 2023
+ H1205 – D. Etiemble – Calcul en mémoire ou près de la mémoire, Janvier 2024
 
<!-- Shortcuts -->

<!-- Footnotes -->

<!-- End of Document -->
<style class="fallback">body{visibility:hidden}</style><script>Numerical Applications and Sub-Word Parallelism: The NAS Benchmarks on a Pentium 4markdeepOptions={tocStyle:'none'};</script>
<link rel="stylesheet" href="style.css">
<!-- Markdeep: -->
<script src="https://casual-effects.com/markdeep/latest/markdeep.min.js?" charset="utf-8"></script>
