#-----------------------------------------------------------
# Vivado v2015.2 (64-bit)
# SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
# IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
# Start of session at: Fri Oct 23 20:20:50 2015
# Process ID: 9220
# Log file: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/vivado.log
# Journal file: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3\vivado.jou
#-----------------------------------------------------------
start_gui
open_project {C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.xpr}
INFO: [Project 1-313] Project file moved from 'C:/Users/Nacosta/Documents/DEV/Arqui/Entrega 3' since last save.
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2015.2/data/ip'.
open_project: Time (s): cpu = 00:00:23 ; elapsed = 00:00:12 . Memory (MB): peak = 700.605 ; gain = 152.473
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
update_compile_order -fileset sim_1
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs impl_1
[Fri Oct 23 22:15:25 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Fri Oct 23 22:15:25 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Fri Oct 23 22:20:44 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Fri Oct 23 22:20:44 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Fri Oct 23 23:04:21 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Fri Oct 23 23:04:22 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
launch_runs: Time (s): cpu = 00:00:01 ; elapsed = 00:00:14 . Memory (MB): peak = 730.238 ; gain = 0.000
reset_run synth_1
launch_runs impl_1 -to_step write_bitstream
INFO: [Common 17-41] Interrupt caught. Command should exit soon.
INFO: [Common 17-344] 'launch_runs' was cancelled
launch_runs impl_1
[Fri Oct 23 23:18:55 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Fri Oct 23 23:18:55 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
launch_runs: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 730.238 ; gain = 0.000
reset_run synth_1
launch_runs impl_1
[Fri Oct 23 23:47:05 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Fri Oct 23 23:47:05 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 00:05:37 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 00:05:37 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
launch_runs: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 730.238 ; gain = 0.000
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 01:04:20 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 01:04:20 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 01:05:25 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 01:05:25 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 01:09:41 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 01:09:41 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 01:40:09 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 01:40:09 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 02:38:13 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 02:38:13 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 02:39:57 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 02:39:57 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 02:43:20 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 02:43:20 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 02:47:19 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 02:47:19 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sat Oct 24 03:10:21 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sat Oct 24 03:10:21 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
open_run impl_1
INFO: [Netlist 29-17] Analyzing 55 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 0 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2015.2
INFO: [Device 21-403] Loading part xc7a35tcpg236-1
INFO: [Project 1-570] Preparing netlist for logic optimization
Parsing XDC File [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/.Xil/Vivado-9220-NB-Nacosta/dcp/Basys3.xdc]
Finished Parsing XDC File [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/.Xil/Vivado-9220-NB-Nacosta/dcp/Basys3.xdc]
Reading XDEF placement.
Reading placer database...
Reading XDEF routing.
Read XDEF File: Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.211 . Memory (MB): peak = 963.180 ; gain = 0.016
Restored from archive | CPU: 0.000000 secs | Memory: 0.000000 MB |
Finished XDEF File Restore: Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.211 . Memory (MB): peak = 963.180 ; gain = 0.016
INFO: [Project 1-111] Unisim Transformation Summary:
  A total of 16 instances were transformed.
  RAM256X1S => RAM256X1S (MUXF7, MUXF7, MUXF8, RAMS64E, RAMS64E, RAMS64E, RAMS64E): 16 instances

open_run: Time (s): cpu = 00:00:38 ; elapsed = 00:00:24 . Memory (MB): peak = 1070.250 ; gain = 328.688
close_design
close_design: Time (s): cpu = 00:00:21 ; elapsed = 00:00:19 . Memory (MB): peak = 1413.781 ; gain = 332.383
open_run synth_1 -name synth_1
Design is defaulting to impl run constrset: constrs_1
Design is defaulting to synth run part: xc7a35tcpg236-1
INFO: [Netlist 29-17] Analyzing 47 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 0 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2015.2
INFO: [Project 1-570] Preparing netlist for logic optimization
Parsing XDC File [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/constrs_1/new/Basys3.xdc]
Finished Parsing XDC File [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/constrs_1/new/Basys3.xdc]
INFO: [Opt 31-140] Inserted 8 IBUFs to IO ports without IO buffers.
INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).
INFO: [Project 1-111] Unisim Transformation Summary:
  A total of 16 instances were transformed.
  RAM256X1S => RAM256X1S (MUXF7, MUXF7, MUXF8, RAMS64E, RAMS64E, RAMS64E, RAMS64E): 16 instances

open_run: Time (s): cpu = 00:00:16 ; elapsed = 00:00:11 . Memory (MB): peak = 1413.781 ; gain = 0.000
reset_run impl_1
launch_runs impl_1
Writing placer database...
Writing XDEF routing.
Writing XDEF routing logical nets.
Writing XDEF routing special nets.
Write XDEF Complete: Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.168 . Memory (MB): peak = 1459.430 ; gain = 0.000
[Sat Oct 24 03:53:45 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run impl_1 -prev_step 
INFO: [Common 17-41] Interrupt caught. Command should exit soon.
INFO: [Common 17-344] 'reset_run' was cancelled
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sat Oct 24 03:55:36 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sat Oct 24 03:57:58 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sat Oct 24 04:00:34 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sat Oct 24 04:05:37 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
exit
INFO: [Common 17-206] Exiting Vivado at Sat Oct 24 04:09:07 2015...
