<Project ModBy="Inserter" SigType="0" Name="C:/Users/ethanhead/Desktop/gen3-cam-fw/MachXO2_TestpatternGen/reveal.rvl" Date="2024-10-23">
    <IP Version="1_6_042617"/>
    <Design DesignEntry="Schematic/Verilog HDL" Synthesis="lse" DeviceFamily="MachXO2" DesignName="MachXO2_TestpatternGen"/>
    <Core InsertDataset="0" Insert="1" Reveal_sig="581926640" Name="top_LA1" ID="0">
        <Setting>
            <Clock SampleClk="clk_hs" SampleEnable="0" EnableClk="" EnableClk_Pri="0"/>
            <TraceBuffer Implementation="0" BitTimeStamp="0" hasTimeStamp="0" IncTrigSig="0" BufferDepth="256"/>
            <Capture Mode="0" MinSamplesPerTrig="8"/>
            <Event CntEnable="0" MaxEventCnt="8"/>
            <TrigOut Polarity="0" MinPulseWidth="0" TrigOutNetType="1" EnableTrigOut="0" TrigOutNet="reveal_debug_top_LA1_net"/>
            <DistRAM Disable="0"/>
        </Setting>
        <Dataset Name="Base">
            <Trace>
                <Bus Name="histogram_module_i/histo_i/ram_dp_i/Data">
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:0"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:1"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:2"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:3"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:4"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:5"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:6"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:7"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:8"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:9"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:10"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:11"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:12"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:13"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:14"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:15"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:16"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:17"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:18"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:19"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:20"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:21"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:22"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Data:23"/>
                </Bus>
                <Bus Name="histogram_module_i/histo_i/ram_dp_i/Q">
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:0"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:1"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:2"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:3"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:4"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:5"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:6"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:7"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:8"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:9"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:10"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:11"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:12"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:13"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:14"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:15"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:16"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:17"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:18"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:19"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:20"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:21"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:22"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/Q:23"/>
                </Bus>
                <Bus Name="histogram_module_i/histo_i/ram_dp_i/RdAddress">
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:0"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:1"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:2"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:3"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:4"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:5"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:6"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:7"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:8"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/RdAddress:9"/>
                </Bus>
                <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WE"/>
                <Bus Name="histogram_module_i/histo_i/ram_dp_i/WrAddress">
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:0"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:1"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:2"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:3"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:4"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:5"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:6"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:7"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:8"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/ram_dp_i/WrAddress:9"/>
                </Bus>
                <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt"/>
                <Bus Name="histogram_module_i/histo_i/rpt_inc">
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:0"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:1"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:2"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:3"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:4"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:5"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:6"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:7"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:8"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:9"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:10"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:11"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:12"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:13"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:14"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:15"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:16"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:17"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:18"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:19"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:20"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:21"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:22"/>
                    <Sig Type="SIG" Name="histogram_module_i/histo_i/rpt_inc:23"/>
                </Bus>
                <Sig Type="SIG" Name="histogram_module_i/histo_i/rw"/>
            </Trace>
            <Trigger>
                <TU Serialbits="0" Type="0" ID="1" Sig="test_lv_x,"/>
                <TE MaxSequence="2" MaxEvnCnt="1" ID="1" Resource="0"/>
            </Trigger>
        </Dataset>
    </Core>
</Project>
