# 数字集成电路
期末好好考，课程大多理解理解，少量计算，课程内容较多，好好背书。这个markdown基本上都是考点了， 杂谈我都没有放上去， 杂谈考试之后再从笔记上摘记到知乎上好了。                                  
缩写：中文意思记住就可以了， 甚至不用记住拼写
AP mobile application Processor system on chip (ApSoC) 应用处理器，片上处理器 21年1月考试考到了
IP  intellectual property，应该是 interconnect protocol 互联协议？这个存疑。我也不确定
CMOS： complementary metal－oxide semiconductor transistor 互补型金属氧化物半导体晶体管 21年1月考试考到了
ALU : Arithmetic logical unit  算术单元
VTC  voltage transfer characteristic 电压传输曲线特性，是和输入相关的

 ### 第一章 导论                                     
反向器的再生性：regenerative，一个中电压可以收敛到低或高电平，而不是收敛到中间的电压。
Fan in和Fan out ，输入端多了走线会复杂，输出端多了会电容增大，影响延时。
useful EDA tools： encounter 
layout verification
flip -Chip bonding   
#### 评价标准
成本， 功能和稳定性， 性能，功耗和能耗
cost， reliability，speed，power and energy dissipation

#### VLSI design flow 设计的流程
系统功能定义- 》 RTL（register-transfer level寄存器传输级）实现以及方针 -》FPGA原型验证- 》 逻辑综合- 》 静态时序分析=》 网表仿真- 》 布局布线 -》 版图设计- 》 版图级仿真-》 流片-》 测试片开发板验证- 》量产

### 第二章 制造工艺
 1. 氧化和涂上光刻胶
 2. 光刻机曝光exposure（让部分胶不可溶）
 3. 显影（去掉可溶胶）和bake（让胶变硬）
 4. 酸蚀刻（没胶的地方就被去掉了）
 5. 旋转，清洗和干燥
 6. 各种加工，如离子注入，等离子刻蚀或金属沉积
 7. 去除所有光刻胶

会考看图选择题，排序工艺哪个在前面哪个在后面。
 21年1月考试考到了 顺序: 逻辑设计, type out, 布局,布线.
一些反复进行的工艺：
 1. 扩散和离子注入Ion implantation
 2. 沉淀deposition材料层
 3. 刻蚀etching
 4. 平面化planarization
 5. 
先光刻sio2 ， 然后制作n well， 
去掉sio2，加gate oxide和多晶硅patterning，
自对齐self aligned 处理，加上oxide，
  然后N扩散，然后去掉oxide
  然后p 扩散， 
  然后加contacts
  然后加金属
  

SCRs  silicon-controlled rectifiers 可控硅整流效应 latch up 闸锁效应 怎么解决？ use tub tie 连到power rail中。
#### design rule  设计规则
DRC ：design rule check 设计规则检查 
LVS：版图和网表一致
层内限制规则： 最小尺寸， 最小间距
层间限制规则： 晶体管规则，接触和通孔规则， 阱和衬底接触。
$最小线宽， scalable 设计中，0.6um工艺， \lambda = 0.3 \lambda = f/2$ 
#### package 封装
封装中的连线，延迟占50%。 PC board print circuit 印刷电路板
Rent‘s Rule 
连接的几个层次 interconnect 
连接层次1   die  to  package substrate 芯片到封装衬底
连接层次2 package －substrate to board 管壳到板子的连接，就像是pcb板，一种贴片，一种穿孔。
PGA  pin grid array 针栅阵列
DIP  Dual in line 双列直插
现在趋势  die  to board called 
“MCM ：multiple connect module 多芯片技术”提高封装密度改善性能。以前很贵， 现在越来越多应用MCM， 这个趋势叫做封装内系统
**SIP**  system in a package方法.
IC版图
考试要求：  会通过n well p sub来画出stick 图， 比如画出反相器的棍棒图。例题可以做做书235页的图D1，D3 和D5。
### 第三章器件
考点： 尺寸缩小scaling和performance的关系
答：电压和尺寸同时缩小S，可以提高密度，提高性能（电容减小－》减小本征延时），降低功耗。
p管尺寸大，面积比n管大，才会上升和下降一样，因此集成度低于n管。
n管电流速度快，驱动能力强，n管用的比较多，cmos有n有p。
亚阈值电压：虽然晶体管看做开关，但电压总是连续变化的，会工作在亚阈值电压。很多电流在亚阈值电压的时候消耗功率。有时候人为让晶体管工作在亚阈值电压，为了降低功耗。
不咋考，没啥计算，就定性分析分析就好了
**summary**
MOS 电容，沟道饱和，二级效应和亚阈值
### 第四章 导线wire
#### 寄生电容interconnect  parasitic（capacitance resistance and inductance）
reduce reliablity降低可靠性， affect performance and power consumption 影响性能和功耗
pitch  = w + s
Aspect ratio ： AR = t/w  高宽比。modern processe have AR ≈2
大多数导线的电感是微不足道的negligible for most wires

解决寄生电阻方法：
 1. use better interconnect materials
 2. 减少平均线长。
 3. 更多layer

copper issues
copper wires 扩散 barrier
电阻会变大
contact and vias 也有 2－20Ω的电阻 
skin effect趋肤效应，和频率和导线材料相关。
fringing capacitance 边缘电容
耦合电容，平行板电容
#### 集总模型the lumped model
长度几个毫米以上有明显的电阻，要用RC模型。
集总RC模型，$\tau_{Di}  =\Sigma C_k*R_i 共享路径电阻R_i$
无分支RC链即梯形链，是集总RC特殊情形，经常遇到，要会求。此时共享路径电阻 = 路径电阻。
时间常数是一个general的定义表达。可以基于集总的模型分析；也可以是分段的来分析，当分段或有分支时用elmore模型分析。elmore延时也是属于时间常数的概念范畴。
时间常数公式要记住， 书上113页
i处的elemore延时 $\tau_{Di} = C_1R_1+C_2(R_1+R_2)+...+(C_i+C_N)(R_1+R_2+...+R_i)$ 最后一个要加上,因为是从1 加到N.
i处的等效时间常数$\tau_{i} = C_1R_1+C_2(R_1+R_2)+...+C_i(R_1+R_2+...+R_i)$
N 很大时， 近似分布式RC线。
 1. 延时是长度的二次函数
 2. 分布式RC线延时是集总RC模型预测的延时的一半。
#### 分布rc线distributed  rc model   
Driving an RC－line
考试要求： 会计算elemore延时,t 50%  ,  t 90%  
计算整根线的延时：
看做分布式，  和L ， N 和每一份的rc有关。
 21年1月考试考到了
$$
R= Ro*L/W ,C = 单位C*长度
$$
时间常数有考试要求
一阶RC网络, Vout到50%时间 $t=  ln2 \tau =0.69\tau$
Vout从10%到90%时间 $t=  ln9 \tau =2.2\tau$
10 cm在芯片内部就很长很长了。 
底层金属，连线比较短，工艺结点变小。 管子W和L 变小，  delay也减小。
#### lossless termination  无损传输线
 考点：反射系数 $\rho$ ，  **源端 电阻和特征阻抗的关系**
 $\rho=  反射V / 入射V  = 反射I / 入射I=(R－Z0)/(R+Z0)$
 R 为终端电阻值，
 终端开路， $R = \infin =>\rho=  1$
  终端短路， $R = 0 =>\rho=  -1$
  匹配好的， Rs =Z0， 效率高， 信号传输快,当源电阻 = 特征阻抗，一次入射传播，就可以达到source 的电压。阻抗匹配非常重要。 21年1月考试考到了
  Rs = R0/5 信号源内阻小， 会引起震荡$\rho =-2/3$ 
    Rs = 5R0 信号源内阻大，  终端电压慢慢升高，反射系数 $\rho =(5Z0－Z0)/(5Z0+Z0) =2/3$ 
传输线无损传输时以波动的方式，在最终结点逼近source的电压。

#### summary   
连线上的参数， 计算延时的模型——分布模型  ，
 T模型，π模型，L模型，书125页。π模型更接近实际。
 3segment 延时要会算。先算出总的电阻和电容， 再分成三段，带入elemore公式。
 作业题中W = 4λ， λ是最小沟道宽度（技术节点）的一半尺寸，也就是栅极多晶硅的最小线宽。比如180nm工艺节点， λ =90nm。
几个毫米以上是lump RC 模型， 电阻很小才能用lump电容模型。
高频时考虑电感，有无损和有损传输线。

### 第五章CMOS反相器inverter

Inverter capacitance电容是 W*L相关的
考试：要求计算电压传输特性VTC和噪声容限noise margin
首先计算ID（VM） ，然后算VM处的增益， 这个增益几乎完全取决于工艺参数，特别是沟道长度调制。
然后根据公式136页，计算出VIL，VIH，噪声容限NMH，NML。画出电压传输特性（画直线即可）
g很复杂，不要求背诵，闭卷不考。
NMOS尺寸较小，PMOS是NMOS 的几倍。
噪声容限计算： 先计算VM时 的电流 ID（Vm）  ，考虑沟道调制效应，然后计算g，根据公式计算VIL，VIH
noise margin ：NMH  = VDD － ViH    ，NML  =  Vil  
静态cmos门的稳定性： 
器件对反相器的开关阈值变化很小，让VTC平移。 好的器件： 有small  氧化层 －3nm， small 长度， －25nm， 大宽度+30nm。小阈值电压－60mv。反过来就是不好的器件。
降低VDD可以到亚阈值区，改善了增益，但是反相器工作的很慢。
对于非常低的电源电压，传输特效变差。 

#### 动态特性：
如果只考虑speed ， 可以减少PMOS的宽度。
β = （W/Lp）/（W/Ln），β  = 1.3 －1.6 比较好
传播延时=高到低和低到高翻转的平均值：  
$tp = (t_{phl}+t_{pLH})/2 = 0.69C_L(Reqn+Reqp)/2$ 
$t_{phl} = 0.69*单位导通电阻*C_L/(W/L)$
减小传播延时：
 1. 减小C1负载电容
 2. 增加W/L，但是不能太大
 3. 提高VDD
 4. 

#### 反相器链
Cint：  intrinsic  ，diffusion和miller耦合电容
Cext ：extrinsic   线和fanout扇出的电容
$tp = 0.69*Req*Cint（1+Cext/Cint）= tp0（1+Cext/Cint）$
tp0称为无外负载延迟
fanout越大， external load也就越大，Cint = γ*Cg
γ叫做自负载系数
每个反相器的最优尺寸是与他相邻的前后两个反相器尺寸的几何平均数。这意味着每个反相器的尺寸相对前面的，尺寸放大f倍。
f是尺寸系数，也是等效扇出
如果中间没有别的扇出，那$f = \sqrt[N] {CL/Cg1} = \sqrt[N] {F}$
求出级间fan-out， 考虑要插入几个反相器。Cl= 8C1，  fan-out = $f = \sqrt[3] {8} = 2$ 
级间fan-out 4倍左右是最优的。 考试考过: 最优级数.
 $N= lnF ,  f = e$ 
做题确定每一级的尺寸的话， 你要观察图，考虑额外的扇出，把各个比例列出来，然后计算。 而不是直接CL除以最后， 
对CMOS功耗起支配作用的是由充电和放电电容引起的动态功耗。
静态功耗Pstat= IstatVdd
功耗这个我们后面还会再讲。
summary
Inverter基本特性
静态特性： 电压特性， 开关阈值，噪声容限
动态特性： 传播delay，Inverter链delay
## 第六章 CMOS组合逻辑
考试要求 ：静态CMOS 设计全加器。
记住反相器，二输入与非， 二输入或非三个熟练画法即可。别的都是他们的拓展，多输入。
PUN pull up network  上拉网络 21年1月考试考到了， pull down network PDN 下拉网络
pseudo NMOS 上拉时间大概是下拉时间的两倍。

作业要求，给出真值表，用CMOS设计
方法：
 1. 先画下半部分，上半部分对偶来画。找到一条路让F = 0 即可。
 2. 伪Nmos，有比逻辑，就上面改为一个接地的PMOS。
 3. 动态就上面的PMOS 接时钟，下加一个NMOS接时钟。
 4. 

互补CMOS的传播延时，要求会算最坏情况下的传播延时， 会通过传播延时来确定晶体管的大小。
扇出大于等于4时门将变得太慢，必须避免。
#### 组合电路中的性能优化
要求会计算逻辑努力
**复合门的逻辑努力  logical effort**
系数g称为logical effort， f称为等效扇出，也叫electrical effort电气努力。
路径逻辑努力 path logical effort G =  $\Pi gi$
路径分支努力 path branching effortB =  $\Pi bi$
总路径努力 H =  $\Pi hi = \Pi gifi = GFB$
功耗： 
动态功耗=  $开关活动性\alpha *C_L V_{DD}^2 f$

版图怎么看？
transistor 就是 gate 所在的地方，
XOR 异或， XNOR  同或

0.25微米工艺
AB同时从0 －1 是67psec。
AB同时从1 －0 是45psec。

管子比静态互补门多， 但是面积反而小。 另外，实现两个互补的输出。
**DCVSL 差分串联电压开关逻辑**
Differential cascade voltage switch logic 不会有VDD和VSS直接通的情况，
PDN1 和PDN2 输入，输出互补

#### 传输管逻辑
互补传输管逻辑CPL 
 1. 总是存在互补的数据输入和输出
 2. 具有模块化的特点。
 3. 属于静态门，有利于避免噪声干扰。
Pass  transistor  logic
避免B = 0时 ，输出floating 悬空， 让B = 0时传输0。
#### Robust  and efficient  PT（pass transistor） design
solution1：  level restoring transistor重建电平
2. single transistor pass gate with Vt = 0 
3. transmission gate
三个CPL要会画AND，OR， XOR，XOR下面那个非XOR就是同或
|静态CMOS  |动态CMOS  |
|--|--|
|  |避免静态功耗  |
|  |增加时钟输入  |
|  |pre充电  |
| 2n个晶体管 |n+2晶体管，减少面积  |
|  |开关速度较快  |

#### 动态CMOS设计
优点： 避免了伪NMOS的静态功耗 
增加一个时钟输入，完成pre charge 和条件求值两个阶段。
**properties of dynamic gates**
con‘t：
power  dissipation（浪费） should be better
工作速度快，电容小（因为晶体管少）。
需要预充电时钟，时钟功耗可能很大

**power consumption of dynamic gate**
out = 0 时会消耗功耗
is data dependent和data无关
Issues in dynamic design 1：charge leakage电荷泄露。impact of charge leakage：会让这个门工作出错。
Issues in dynamic design 2：charge sharing输出电压下降， 可能会导致门无法导通。
解决方法是对关键内部结点pre charge，但是会增加面积和电容。

### domino logic多米诺逻辑
**为什么要有多米诺logic ？**
因为： 串联动态门， 每个门的输出（也是下一个门的输入）被预充电到1，求值时可能会放电，导致电平降低，功能出错。预充电时输入置零可以解决这个问题。
**多米诺是怎么解决的？**
一个动态电路+反相器， 实现与，或。
保证预充电阶段结束，每一级输入都reset到0。 
特点
 1. 每个动态门之间需要加反相器。只能实现非反相逻辑，单纯的多米诺设计很少见
 2. very high speed,复杂度大了，多米诺逻辑可以做到管子少，延时短。

**为什么叫多米诺？**
求值阶段， 第一个多米诺块的输出或者停留在0 或者0-1翻转，影响第二个门，一个个传播.
## 第七章 时序逻辑电路设计
时序电路中的定义：
时钟： level or edge 电平触发或边沿触发
latch or register  锁存器和寄存器
latch 是 电平敏感的，clk输入没有三角形，transparent透明的，
寄存器 和latch的关系？一个负latch串联一个正latch
 怎么用latch来构成？
register寄存器 是边沿触发的，clk输入有个三角形，非透明的，不会直接联通，
触发器flip－flop 是双稳态电路，两个反相器叠在一起
非稳态的典型电路 oscillator 振荡器，用于片上时钟的产生
  单稳态电路 one  shot电路，作为脉冲发生器，接受到脉冲过一段时间后就回到稳态
  施密特触发器，一种特殊的双稳态电路。但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阈值电压。

考试问题： su和hold有什么区别？
$t_{su}$setup建立时间，是在时钟翻转 数据输入D必须有效的时间。
$t_{hold}$是时钟边沿之后数据输入D必须有效的时间。
在 clock到来前su时间，到来后hold时间，data要保持稳定。
D处数据在最坏情况下 $t_{c-q}$之后复制到输出端Q

对寄存器维持时间有要求，**最小的组合逻辑+ 最小的寄存器延时** 要大于 hold时间 ，hold时间在你确定存储单元结构和工艺后基本上定了， 设计只能优化你的组合电路传播延时。 
$t_{cdregister} +t_{cdlogic} >=t_{hold}$
这一约束保证了输入数据在时钟边沿之后能维持足够长的时间，不会因为新进入的数据流而过早改变。
时序电路最小工作周期必须能容纳电路中任何一级的最长延时，如果有多个path的话，要单独分析，选最长的计算。
$T >= t_{c-q} +t_{su} +t_{plogic}$
$t_{plogic}$最长延时，另外两个都是确定的，做题关键就是计算逻辑的延时。
$t_{cd}$是contamination delay 污染延时,也就是最短延时。
$t_{pdmax} = t_{c-q}$寄存器的最大传播延时propagate delay
 21年1月考试考到了
考点: 最快工作频率  f =1/T
CLK2第二级的时钟周期
$Tclk-\delta >p+setup时间+Cmax$ 
$T hold － \delta < p+ Cmin$  ，保证老数据不会和新数据重叠。 
p是传递过R1的时间，C是combinational logic的时间。                                                               
## 第八节 speed 
speed 开始，和之后内容是在《超大规模电路》 这本书里
EDA 工具就是计算slack 时间， 要求时间和关键路径到达时间的差距。
MOS transistor as a switch
电阻总结：
- 电阻和W/L 成反比，A  fatter device, W更大,更宽的器件， 更小的delay
- once the supply voltage approaches Vth， 电阻会显著增大。
### Parasitic MOS capacitance 寄生电容
$gate 电容 C_{GD} =  C_{GCD}  ( gate到drain的沟道电容 )+ G_{GDO}  寄生的交叠电容。$ 
$gate 电容 C_{GS} =  C_{GCS}  ( gate到source的沟道电容 )+ G_{GSO}  寄生的交叠电容。$ 
$扩散电容Cdb  = C_{Ddiff}$ 
$扩散电容C_{SB} = C_{Sdiff}$ 
$C_{GB} = C_{GCB}$ 
overlap cap  和W成正比
gate channel  cap 和$WL_{eff}$  成正比
单位一般是fF
capacitance needs to account for not only **load** capacitance， but also **parasitic** capacitance
电容和W/L 成正比, 电阻和W/L 成反比。因为一样尺寸PMOS电阻较大，所以一般PMOS的size是NMOS的2X, 然后电容也是NMOS的2X
1 fan-out的反相器delay为6RC
### 反相器 delay estimate
用反相器的delay做一个例子
$t_{pdf} = ln(0.5)R_{ON}C_{L} = 0.69R_{ON}C_{L}$  
major factors include ：
 1. output load ， 减小 internal and external cap 。
 2. device size ，电容和W/L 成正比， 电阻和W/L 成反比。size increase，delay  is decreasing in a nonlinear trend。
 3. P/N ratio 
 4. input slew 
更复杂门的delay：
Delay and RC delay model   三输入与非门 ，很可能考。
#### Elemore 延时
tpd = C1* C1到电源的共享电阻之和 + C2* C2到电源的共享电阻之和 +C3* C3到电源的共享电阻之和。。。
3 input NAND driving h identical gates.
delay components ：
delay has two parts 
 1. parasitic delay 15 or 12 RC  , independent of load
 2. effort delay 5h RC proportional to load capacitance.
FO finout是4 是比较优化的比值
2.4 < finout< 6 gives delay within 15% of optimal

### logical effort
**复合门的逻辑努力  logical effort**
系数g称为logical effort， f称为等效扇出，也叫electrical effort电气努力。
路径逻辑努力 path logical effort G =  $\Pi gi$
路径分支努力 path branching effortB =  $\Pi bi$
总路径努力 H =  $\Pi hi = \Pi gifi = GFB$
$F= GHB$
估计最佳级数：$N = log_{4}F$
$f = gh = gCout/Cin  =>  逻辑门的尺寸Cin = g_iC_{outi}/f$
#### 考点： 怎么优化逻辑努力?Faster design 
 **一 ,从size来优化** 
**靠近out的器件做小一些**, 让elemore延时变小, 远离out的器件大一些. 不是完全对称, 我们假设为1, 虽然不是1.
**二 transistor order** 
可以调整输入, 
接近out的从0变成1 ， 更好， 因为下拉的时间只是对output上的放电。
接近地的从0变成1，下拉不仅对output放电，而且要对下面两个nmos管放电， 因为drain上原来是charged。  阈值电压提高了, 下降时间更长.
**三  buffer insertion从插入反相器角度来优化.**
一个driver要拖动大load时,可以增加反相器来减少延时.
为什么可以减少delay? 
因为: 后面加几级反相器,可以影响平均的f,增大N, 让D 的公式求偏导,偏导为0 .   21年1月考试考到了
   最佳级数 N= lnF。
$p_{inv} +\rho *(1-ln\rho) = 0$
  $p_{inv} = 0 ， \rho  = e$
    $p_{inv} = 1 ， \rho  = 3.59 所以我们一般取4$
作业题： 
把6输入与非门改成两个三输入与非门，可以改G， 

• Delay model for complex gates 
• Standard cell delay in modern designs 
• Logical effort 必考
## 第九章  功耗
活动因子，  逻辑电路小于1， 时钟等于1。
考点：可能会出简答题。
scaling的用处
 1. 更便宜
 2. 更快，更小，更省电
 3. 是商业进步的key innovation
 4. 

对CMOS电路功耗起支配作用的是充电和放电电容引起的动态功耗。
动态功耗：  P = Pswitching + Pshortcircuit  
主要是switching为主。
$P = Pswitching =活动因子\alpha*总电容C*Vdd^2*f ，短路功耗Psc = tsc*Vdd*Ipeak*f$ 

静态功耗：   
$P =(Isub + Ijunct+ Igate +Icontention)*Vdd$ 这个考试不会给，要背下来。
最主要的是亚阈值Isub。
leakage power和Vt的关系？
Vt 变大， Ioff 变小， Vt小0.05V，Ioff 泄露电流变大一个数量级。 

### 功耗优化
#### 动态功耗
 1. a减少《= logic 重组《= 改变拓扑结构
 2. a减少《= input ordering
 3. VDD降低   
 4. 两个VDD， VDDH 可以驱动VDDL
 5. f 降低  《= 不常用的电路降频，或者工作在low voltage
 6. f 降低《= dynamic freq voltage scaling  DVS
 7. clock-gating，在unused blocks 关掉clk to save leakage
 8. 

| design time     | nonactive module |  run time    | energy|
| ---- | ---- | ---- |---- |
|  logic design,降低Vdd,多个Vdd|clock gating | DFS,DVS（dynamic freq.或者 voltage scaling）  |active |
|   多个Vt,stack effect|sleep晶体管,多个Vdd,可变Vt| 可变Vt | leakage是考点|
|      |      |      |
#### 静态功耗
优化leakage
$P =(Isub + Ijunct+ Igate +Icontention)*Vdd$ 
最主要的是亚阈值Isub, 21年1月考试考到了问你Isub在图中哪里, 我每次都走马观花看一遍, 这样不行的, 哎, 看了还是记不住, 考试还是多写多说, 不能只看. 
 1. 可变Vt，快的critical circuits在低Vt中工作，保证时间差slack小， 其他blocks Vt高，泄露少。
 2. stack effect 堆叠2－stack ， reduces 10倍泄露电流。
 3. power gating 用virtual Vdd，控制静态功耗。把不工作的模块powered down，切断和电源线的链接或者降低电源电压。
## 第十章Interconnect
考点： 避免，优化串扰（cross talk）
 1. 增大与相邻导线的间距
 2. 在两个信号之间加一个屏蔽线GND或Vdd
 3. 确保相邻导线在不同的时间上翻转
 4. 抵消串扰
 5. 避免浮空结点 floating nodes
 6. protect sensitive nodes保护对串扰问题敏感的节点如precharged bus，增加保持器件来降低阻抗。
 7. 在敏感的低摆幅布线网络中采用差分信号传输方法。串扰信号就变为不会影响电路工作的共模噪声源。
 8. 
#### 串扰与性能
会导致延时和噪声
Cgnd <= Cl <=Cgnd +4Cc  
Cgnd 是Y对地的电容， 包括扩散电容和fanout电容。 
Cbest = Cgnd
Cworst = Cgnd +4Cc  
C-best/C-worst = 120/120+4*192 = 传播延时之比。

IR drop 欧姆电压降,  是片上电源噪声的主要来源, 有可靠性风险而且会影响系统的性能,延时明显增加.
办法: 缩短电源引线端和电路的电源接线端之间的最大距离.  设计一个电源分布网络.   有足够多金属层时, 可以用整块金属板来分布Vdd和GND.  大大降低了电源网络的电阻, 屏蔽作用可以减弱串扰. 还可以减少片上电感.
#### Repeaters中继器
• R and C are proportional to l  
– Unacceptably great for long wires
• Break long wires into N shorter segments 把长导线分成多段，插入反相器。 
 Drive each one with an inverter or buffer
考点:怎么插入repeater？
让每段导线的延时 = 中继器的延时$t_{pbuf}$, 得到最优结果,
最优个数为  $\sqrt{t_{pwire unbuffered}/中继器的延时t_{pbuf} }$

考点：3 main component and 3 types signal lines of typical BUS 经典bus  的主要信号线
### main component 
Master（Initiator）发起读或者写data transfer的IP component （IP component 是啥？ 我也不知道）
Slave（Target） 可以对到来的transfer requests做出反应的的IP component 
arbiter 告诉总线who收who发
decoder  把对应地址告诉总线， 传到where
bridge 连接两个总线
### 3 types signal lines
address lines
data lines
control lines
### 3 types bus topologies
shared bus
hierarchical shared bus
ring bus

## Timing 时序 11章
Synchronous digital circuits 
• Clock skew and jitter 
• Clock distribution (H-tree, Grid) 
• Asynchronous and self-timed design(Self-timed design handshaking protocol)
同步信号， 用全局时钟传信号
异步信号， 握手方法连接， 用在神经网络加速， 类脑computing，神经元连接。 
占digital IC 不到10%，因为EDA设计不好。2021年1月华为工程师也说异步信号EDA厂家做的不好.
#### 时钟skew 和jitter
 21年1月考试考到了计算题
positive skew ， 时钟先到前寄存器， 时钟流动方向和 寄存器流动信号方向相同。 
negative skew ， 时钟先到后寄存器， 时钟流动方向和 寄存器流动信号方向相反。 
寄存器的t－hold不能太大，  要在上一个寄存器信号传过来之前， 把D 的信号保存起来， 否则会破坏D端的信号
时钟网络
功耗40% ， 因为活动因子为1， 一直在工作。 
clock gating， reduce dynamic  power
clock distribution
－ balanced path （H－tree， matched RC tree）
前端设计不用考虑， 后端设计可以考虑。
－ clock grids
•No rc-matching •Large power

#### 解决skew和jitter抖动的策略
To minimize skew, balance clock paths using **H-tree or matched tree clock distribution structures.**
• If possible, route data and clock in opposite directions; eliminates races at the cost of performance.
• The use of gated clocks to help with dynamic power consumption make jitter worse.
• Shield clock wires (route power lines – VDD or GND – next to clock lines) to minimize/eliminate coupling with neighboring signal nets.
• Use dummy（不起作用的填充物）fills to reduce skew by reducing variations in interconnect capacitances due to interlayer dielectric thickness variations.
• Beware of temperature and supply rail variations and their effects on skew and jitter.
• Power supply noise fundamentally limits the performance of clock networks
还有一种是grid网格结构. 用在时钟网络的最后一级, 优点是容易后期改动,芯片各处都可以得到时钟, 缺点是多余的线多, 功耗损失较大. 

异步电路
Functions of clock in synchronous design 
1) Acts as completion signal  
2) Ensures the correct ordering of events
 Asynchronous design
 1) Completion is ensured by careful timing analysis
2) Ordering of events is implicit in logic 
Self-timed design
Ordering imposed by handshaking protocol
C 单元来实现异步电路，低功耗。

Muller C 单元，A和B 相同 －》输入= 输出
A和B 不同 －》输出保持原来的值 

两相握手和四相握手会考选择题, 21年1月考试考到了那个时序图.
#### 4相4-Phase Handshake Protocol
一个应答完成后， 把所有电平拉低然后再下一次应答。

具体过程：
一开始 S = 0 = Req = data ready  =Ack
脉冲Data ready = 1 － 》Req = 1  －》 S =1 ；
过一会儿， Data ready = 0，把Req 送回0；
过一会儿，接收完毕， Ack=1 ，此时REq = 0 －》 S = 0 
过一会儿， Ack = 0 ；结束。
## 12章运算功能块

镜像加法器, 节省2个反相器, 24个晶体管, 
乘法加速方法
Booth multiplier
• Encoding scheme to reduce number of stages in multiplication.
• Performs two bits of multiplication at once— requires half the stages.
• Each stage is slightly more complex than simple multiplier, but adder/subtracter is almost as small/fast as adder.

Consider first two terms: by looking at three bits of y, We can determine whether to add or subtract 0, 2ix, 2i2x (left shift ) to partial product.
• As for a n-bit multiplier, the row number of adder is n/2.

计算方法： 
multiplicand x = 011001 (2510), multiplier y = 101110 (-1810). • y-1 = 0, P0 = 00000000000 (two six-bit numbers which includes a sign bit, resulting an 11-bit result)
• y1y0y-1 = 100, increment means minus two times of x, 
then P1 = P0 - (10 · 011001) = 00000000000-00000,110010 (*2 means shift one bit to left side) =00000000000+(-00000,110010) complement补码：即负数的原码取反加1 
= 11111001110.
• y3y2y1= 111, increment means plus 0, then P2 = P1+ 0 = 11111001110.
• y5y4y3= 101, increment means minus x, P3 = P2 - 00110010000 = 11000111110. (< - complement of -450 ) (note: at this moment multiplicand x shift 4-bit to the left side)

#### 进位旁路加法器 carry -bypass adder

Carry Save Multiplier(CSM)
Carry Save multiplier is usually used in the sum calculation of several numbers 
 It is a better choice for the sum calculation of the partial products in multipliers.
不在同一级传播进位。 最后一级用普通全加器来计算。 


### 进位选择加法器
算延时。
提前计算出可能结果. 21年1月考试考到了
#### 线性结构 linear carry-select adder
$tadd = tsetup+ M*tcarry + (N/M)tmux+tsum$
tsetup， tmux ,tsum是固定的，
N是总的位数，M是每一级的位数。t_carry是进位通过单个全加器单元的延时。
#### square-root 结构
N是总的位数，M是第一级的位数, 后续依次增加一位, 总共P级.
$N = M +(M+1)+(M+2)+....+(M+P-1)=P^2/2 + P(M-1/2)$
N 较大时, 简化为N= P^2/2  , P= $\sqrt{2N}$
$tadd = tsetup+ M*tcarry + \sqrt{2N} *tmux+tsum$
tsetup， tmux ,tsum是固定的，
N是总的位数，M是每一级的位数。tcarry是进位通过单个全加器单元的延时。

#### 进位保留乘法器  Carry Save multiplier
最坏情况下关键路径最短而且唯一.
$t_{mult} = t_{and} + (N-1)t_{carry} + t_{merge}$

Wallace－tree multiplier 作业题
先半加器变成3个，再变成两个，再半加器。
比如三个数相加11 10 01 。
一开始算法是
11
10
101
  01
110
现在
11
10
01
00 sum为00， 进位11左移得到。
110  

ALUs (Arithmetic Logic Unit)
• ALU computes a variety of logical and arithmetic functions based on operation code (opcode).
• May offer complete set of functions of two variables or a subset.
• ALU built around adder, since addition is a typical arithmetic and the carry chain determines delay.

Function blocks and ALUs
• Function block may be used to compute required intermediate signals for a full-function ALU.
• Requires little area. • Transmission gates are used while may introduce delay.

ALU Structure
• P and G compute intermediate values from inputs. May not correspond to carry lookahead P and G for non-addition functions.
• Carry unit is just for carry logic. • Sum unit computes sum, result signal.



## 第13章 memory

分清RAM 和ROM ， RAM是可读可写的，但是有易失性。 ROM是read only。 

首先想到的是1 维 ，这样宽和长过于悬殊，无法实现。所以实际上是2维结构，行和列，有行译码和列译码。作业题 。

### RAM
Static – SRAM 
– data is stored as long as supply is applied – large cells (6 fets/cell) – so fewer bits/chip 
– fast – so used where speed is important (e.g., caches) – differential outputs (output BL and !BL) – use sense amps for performance 
– compatible with CMOS technology
• Dynamic – DRAM 
– periodic refresh required 
– small cells (1 to 3 fets/cell) – so more bits/chip 
– slower – so used for main memories 
– single ended output (output BL only) 
– need sense amps for correct operation 
– not typically compatible with CMOS technology


### sram和dram读和写
考试要理解为什么SRAM 管子尺寸不同。DRAM是怎么读取的。
管子要有大小尺寸大概念，
不用计算。
### SRAM
六管
读: read 时， pmos 给他precharge ，读的时候， 通过两个传输管， 把信息apply 到 bit line 上。
 1. 预充电两个BL，
 2. 让 WL 字线有效，开始读周期，传输管M5和M6导通。
 3. BL保持，BL‘通过 M1－M5放电，把数值送到位线上。
M5的电阻要大于 M1的电阻. 保证读稳定性, 保持Q'在0.4V以下.
单元比  CR = (W/L)1/(W/L)5 >1.2 ,   (W/L)1 >1.2 (W/L)5 所以下拉晶体管1比传输管5大.
不要增加M5长度来变弱.

write时:

 1. 单元新值0的写入通过M6进行,  而不是通过 M5 让Q' 过高写入0.
 2. 把Q下拉足够低, 低于M1的阈值电压值, 就可以保证单元写操作的可靠性.
 3. 单位上拉比pull up ratio PR = $(W/L)_4/(W/L)_6 <1.8 ,   (W/L)_4 <1.8(W/L)_6$

电阻来替代PMOS管.
PMOS 做n well 中， 尺寸比NMOS大很多， 所以会把PMOS 去掉，直接用多晶硅作为电阻。体积减小， 性能有损失。

### DRAM 
有刷新机制
考过怎么读取Dram
#### 第一种: 3管DRAM cell

 1. 把要写的信号放在BL1上,让write word line WWL有效, WWL降低, 数据就作为电容上的电荷被保留下来. 
 2. 在读这一单元时, 读字线RWL被提升.BL2 一开始预充电到高电位. 存储管M2根据存储的值或者导通或者关断.  tips: 这是反相的, 把存放信号相反的值送到BL2 上.
 3. 刷新方法: 先读出数据, 把反信号值放到BL1上, 再让WWL有效,依次进行. 

特点
 1. 没有尺寸比约束, 这是动态电路的共同性质.
 2. 读3T单元的内容是非破坏性的,

#### 1Transistor单管 DRAM cell
存储器设计中最广泛采用的DRAM单元.
 1. 写的时候,数据放在BL上, WL被提升,电容充电或放电
 2. 读之前, BL预充电, 读的时候WL有效, BL和存储电容之间电荷重新分配.
 3. BL上需要一个灵敏放大器，加快读出速度
 4. 读出是破坏性的, 所以读出时, 需要sense amplifier的输出加在位线，保持WL的高电平来刷新,
 
•memory 分类， 什么是SRAM？ 什么是DRAM？ 考缩写，看看ppt图
•cpu距离，  容量大小比较？Sram快, 贵, 容量小,离CPU近.作为cache
•什么是浮栅工艺？可擦除, 加高电压, 吸引电子, 可以人为改变阈值电压.

NOR flash, code execution好,  
NAND flash, 高速可擦除和写入, 高密度, 成本低
NOR flash,  读的快, 适合代码执行. 低密度, 成本高. 

### ROM
ROM不是WL信号的存储，也不是WL信号的逻辑运算单元, 而是有器件没器件的存储。WL信号只是用来检测的. 这一点很容易混淆.
比如OR ROM, 不是WL为00她就输出0, WL为00只是检测00那条线上有存储哪些数据.输出是根据晶体管的.
考试要重点考， 阵列是NAND 还是OR， NOR， 是存储了哪些数据。看版图也要会知道。

1. 晶体管有也不一定输出1,比如NOR 阵列，WL就可以检测。有一个晶体管让BL连着GND，就说明有存储数据.
2. 注意有1出0 ，不是WL 有效, BL 为0， 而是晶体管有为存储，无晶体管为不存储。
3. WL有效也不一定是WL= 1, 比如NAND就是WL= 0时检测.

#### 预充电ROM
1. NOR 阵列， 预充电让BL【i】接上VDD，这样WL就可以检测。有一个晶体管让BL连着GND，就说明有存储数据.
2. 预充电，OR 阵列， 预充电让BL【i】接上GND，这样WL就可以检测。有一个晶体管让BL连着VDD，就说明存储1，全0为0.

目前设计的所有大容量存储器 NVRWM和RAM都采用动态预充电结构


## 验证与测试
DFT  可测试性设计 ,三类, 专门测试, 扫描测试和自测试.

扫描测试:  扫描链,寄存器链接在一起作为串联的移位寄存器, 减少了布线数量, 开销小, 
SRL   shift-register latch 移位锁存器
LSSD  level-sensitive scan design 电平敏感扫描设计

可控性:  输入引线让电路结点进入指定状态的难度
可观察性:  输出引线上观察结点的值的难度.
DUT  device under test

