module Selector_5_1 (SEL,N);

input SEL;
output N;
wire [2:0] SEL;
reg [3:0] N;

always@ (SEL)
	begin
		case(SEL)
			3'b000:N=4'b0001;  // 1
			3'b001:N=4'b0010;  // 2
			3'b010:N=4'b0011;  // 3
			3'b011:N=4'b0100;  // 4
			3'b100:N=4'b0101;  // 5
			default:N=4'b0001; // 1
		endcase
	end

endmodule