;
; Assembly Test 0 - xor instruction
; Success
;

; addi 0x05555 a $e6
    addi $e6, $e6, 0x05555 # $e6 = 0 + 0101 0101 0101 0101

; addi 0x03333 a $e5
    addi $e5, $e5, 0x03333 # $e5 = 0 + 0011 0011 0011 0011

; addi 0x0aaaa a $e4
    addi $e4, $e4, 0x0aaaa # $e4 = 0 + 1010 1010 1010 1010

; addi 0x0cccc a $e3
    addi $e3, $e3, 0x0cccc # $e3 = 0 + 1100 1100 1100 1100

; addi 0x00f0f a $e2
    addi $e2, $e2, 0x00f0f # $e2 = 0 + 0000 1111 0000 1111

; addi 0x0f0f0 a $e1
    addi $e1, $e1, 0x0f0f0 # $e1 = 0 + 1111 0000 1111 0000



; mul entre los registros $e6 y $e5
    xor $e0, $e6, $e5 # $e0 = 0/-*=   ; iut



; addi 0x05555 a $e6
    addi $e6, $e6, 0x05555 # $e6 = 0 + 0101 0101 0101 0101

; addi 0x03333 a $e5
    addi $e5, $e5, 0x03333 # $e5 = 0 + 0011 0011 0011 0011

; addi 0x0aaaa a $e4
    addi $e4, $e4, 0x0aaaa # $e4 = 0 + 1010 1010 1010 1010

; addi 0x0cccc a $e3
    addi $e3, $e3, 0x0cccc # $e3 = 0 + 1100 1100 1100 1100

; addi 0x00f0f a $e2
    addi $e2, $e2, 0x00f0f # $e2 = 0 + 0000 1111 0000 1111

; addi 0x0f0f0 a $e1
    addi $e1, $e1, 0x0f0f0 # $e1 = 0 + 1111 0000 1111 0000



;
; Bitstream divided
;
; 001000 01110 01110 0101 0101 0101 0101
; 001000 01101 01101 0011 0011 0011 0011
; 001000 01100 01100 1010 1010 1010 1010
; 001000 01011 01011 1100 1100 1100 1100
; 001000 01010 01010 0000 1111 0000 1111
; 001000 01001 01001 1111 0000 1111 0000
;
; 000000 01000 01110 01101 00000000 101     ; iut
;
; 001000 01110 01110 0101 0101 0101 0101
; 001000 01101 01101 0011 0011 0011 0011
; 001000 01100 01100 1010 1010 1010 1010
; 001000 01011 01011 1100 1100 1100 1100
; 001000 01010 01010 0000 1111 0000 1111
; 001000 01001 01001 1111 0000 1111 0000
;



;
; Bitstream divided
;
; 00100001 11001110 01010101 01010101
; 00100001 10101101 00110011 00110011
; 00100001 10001100 10101010 10101010
; 00100001 01101011 11001100 11001100
; 00100001 01001010 00001111 00001111
; 00100001 00101001 11110000 11110000
;
; 00000001 00001110 01101000 00000101     ; iut
;
; 00100001 11001110 01010101 01010101
; 00100001 10101101 00110011 00110011
; 00100001 10001100 10101010 10101010
; 00100001 01101011 11001100 11001100
; 00100001 01001010 00001111 00001111
; 00100001 00101001 11110000 11110000
;



;
; Bitstream for instruction memory
;

01010101
01010101
11001110
00100001

00110011
00110011
10101101
00100001

10101010
10101010
10001100
00100001

11001100
11001100
01101011
00100001

00001111
00001111
01001010
00100001   

11110000
11110000
00101001
00100001   




00000101        ; iut
01101000
00001110
00000001




01010101
01010101
11001110
00100001

00110011
00110011
10101101
00100001   

10101010
10101010
10001100
00100001   

11001100
11001100
01101011
00100001

00001111
00001111
01001010
00100001   

11110000
11110000
00101001
00100001   



;
;
;
01010101
01010101
11001110
00100001
00110011
00110011
10101101
00100001
10101010
10101010
10001100
00100001
11001100
11001100
01101011
00100001
00001111
00001111
01001010
00100001
11110000
11110000
00101001
00100001
00000101        ; iut
01101000
00001110
00000001
01010101
01010101
11001110
00100001
00110011
00110011
10101101
00100001
10101010
10101010
10001100
00100001
11001100
11001100
01101011
00100001
00001111
00001111
01001010
00100001
11110000
11110000
00101001
00100001