Classic Timing Analyzer report for somadorSubtrador
Fri May 03 15:43:54 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 12.524 ns   ; B[0] ; Numero[1] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;           ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To        ;
+-------+-------------------+-----------------+------+-----------+
; N/A   ; None              ; 12.524 ns       ; B[0] ; Numero[1] ;
; N/A   ; None              ; 12.500 ns       ; B[2] ; Numero[1] ;
; N/A   ; None              ; 12.350 ns       ; A[0] ; Numero[1] ;
; N/A   ; None              ; 12.252 ns       ; B[0] ; Numero[6] ;
; N/A   ; None              ; 12.250 ns       ; B[1] ; Numero[1] ;
; N/A   ; None              ; 12.230 ns       ; A[1] ; Numero[1] ;
; N/A   ; None              ; 12.228 ns       ; B[2] ; Numero[6] ;
; N/A   ; None              ; 12.094 ns       ; A[3] ; Numero[1] ;
; N/A   ; None              ; 12.078 ns       ; A[0] ; Numero[6] ;
; N/A   ; None              ; 11.995 ns       ; B[2] ; STATUS    ;
; N/A   ; None              ; 11.978 ns       ; B[1] ; Numero[6] ;
; N/A   ; None              ; 11.959 ns       ; S[0] ; Numero[1] ;
; N/A   ; None              ; 11.958 ns       ; A[1] ; Numero[6] ;
; N/A   ; None              ; 11.822 ns       ; A[3] ; Numero[6] ;
; N/A   ; None              ; 11.791 ns       ; S[2] ; Numero[1] ;
; N/A   ; None              ; 11.737 ns       ; A[2] ; STATUS    ;
; N/A   ; None              ; 11.724 ns       ; S[1] ; Numero[1] ;
; N/A   ; None              ; 11.724 ns       ; A[1] ; STATUS    ;
; N/A   ; None              ; 11.687 ns       ; S[0] ; Numero[6] ;
; N/A   ; None              ; 11.618 ns       ; B[1] ; STATUS    ;
; N/A   ; None              ; 11.566 ns       ; B[0] ; Numero[4] ;
; N/A   ; None              ; 11.561 ns       ; A[2] ; Numero[1] ;
; N/A   ; None              ; 11.542 ns       ; B[2] ; Numero[4] ;
; N/A   ; None              ; 11.519 ns       ; S[2] ; Numero[6] ;
; N/A   ; None              ; 11.447 ns       ; S[1] ; Numero[6] ;
; N/A   ; None              ; 11.392 ns       ; A[0] ; Numero[4] ;
; N/A   ; None              ; 11.355 ns       ; A[0] ; STATUS    ;
; N/A   ; None              ; 11.340 ns       ; A[3] ; STATUS    ;
; N/A   ; None              ; 11.292 ns       ; B[1] ; Numero[4] ;
; N/A   ; None              ; 11.289 ns       ; A[2] ; Numero[6] ;
; N/A   ; None              ; 11.272 ns       ; A[1] ; Numero[4] ;
; N/A   ; None              ; 11.171 ns       ; B[0] ; STATUS    ;
; N/A   ; None              ; 11.159 ns       ; S[2] ; STATUS    ;
; N/A   ; None              ; 11.154 ns       ; S[0] ; STATUS    ;
; N/A   ; None              ; 11.136 ns       ; A[3] ; Numero[4] ;
; N/A   ; None              ; 11.086 ns       ; B[0] ; OverFlow  ;
; N/A   ; None              ; 11.054 ns       ; B[0] ; Numero[0] ;
; N/A   ; None              ; 11.030 ns       ; B[2] ; Numero[0] ;
; N/A   ; None              ; 11.001 ns       ; S[0] ; Numero[4] ;
; N/A   ; None              ; 10.989 ns       ; S[1] ; STATUS    ;
; N/A   ; None              ; 10.912 ns       ; A[0] ; OverFlow  ;
; N/A   ; None              ; 10.880 ns       ; A[0] ; Numero[0] ;
; N/A   ; None              ; 10.841 ns       ; B[0] ; Numero[5] ;
; N/A   ; None              ; 10.833 ns       ; S[2] ; Numero[4] ;
; N/A   ; None              ; 10.817 ns       ; B[2] ; Numero[5] ;
; N/A   ; None              ; 10.812 ns       ; B[1] ; OverFlow  ;
; N/A   ; None              ; 10.792 ns       ; A[1] ; OverFlow  ;
; N/A   ; None              ; 10.780 ns       ; B[1] ; Numero[0] ;
; N/A   ; None              ; 10.768 ns       ; S[1] ; Numero[4] ;
; N/A   ; None              ; 10.760 ns       ; A[1] ; Numero[0] ;
; N/A   ; None              ; 10.667 ns       ; A[0] ; Numero[5] ;
; N/A   ; None              ; 10.624 ns       ; A[3] ; Numero[0] ;
; N/A   ; None              ; 10.603 ns       ; A[2] ; Numero[4] ;
; N/A   ; None              ; 10.567 ns       ; B[1] ; Numero[5] ;
; N/A   ; None              ; 10.564 ns       ; B[0] ; Numero[3] ;
; N/A   ; None              ; 10.547 ns       ; A[1] ; Numero[5] ;
; N/A   ; None              ; 10.489 ns       ; S[0] ; Numero[0] ;
; N/A   ; None              ; 10.411 ns       ; A[3] ; Numero[5] ;
; N/A   ; None              ; 10.390 ns       ; A[0] ; Numero[3] ;
; N/A   ; None              ; 10.321 ns       ; S[2] ; Numero[0] ;
; N/A   ; None              ; 10.305 ns       ; B[0] ; Numero[2] ;
; N/A   ; None              ; 10.290 ns       ; B[1] ; Numero[3] ;
; N/A   ; None              ; 10.276 ns       ; S[0] ; Numero[5] ;
; N/A   ; None              ; 10.270 ns       ; A[1] ; Numero[3] ;
; N/A   ; None              ; 10.258 ns       ; S[1] ; Numero[0] ;
; N/A   ; None              ; 10.201 ns       ; B[2] ; OverFlow  ;
; N/A   ; None              ; 10.131 ns       ; A[0] ; Numero[2] ;
; N/A   ; None              ; 10.108 ns       ; S[2] ; Numero[5] ;
; N/A   ; None              ; 10.100 ns       ; S[1] ; OverFlow  ;
; N/A   ; None              ; 10.091 ns       ; A[2] ; Numero[0] ;
; N/A   ; None              ; 10.078 ns       ; S[2] ; OverFlow  ;
; N/A   ; None              ; 10.036 ns       ; S[1] ; Numero[5] ;
; N/A   ; None              ; 10.031 ns       ; B[1] ; Numero[2] ;
; N/A   ; None              ; 10.011 ns       ; S[2] ; Numero[2] ;
; N/A   ; None              ; 10.011 ns       ; A[1] ; Numero[2] ;
; N/A   ; None              ; 10.008 ns       ; A[3] ; OverFlow  ;
; N/A   ; None              ; 10.007 ns       ; S[2] ; Numero[3] ;
; N/A   ; None              ; 9.972 ns        ; S[0] ; Numero[2] ;
; N/A   ; None              ; 9.968 ns        ; S[0] ; Numero[3] ;
; N/A   ; None              ; 9.878 ns        ; A[2] ; Numero[5] ;
; N/A   ; None              ; 9.853 ns        ; S[0] ; OverFlow  ;
; N/A   ; None              ; 9.824 ns        ; S[1] ; Numero[3] ;
; N/A   ; None              ; 9.717 ns        ; A[2] ; OverFlow  ;
; N/A   ; None              ; 9.712 ns        ; B[0] ; Sinal[6]  ;
; N/A   ; None              ; 9.688 ns        ; B[2] ; Sinal[6]  ;
; N/A   ; None              ; 9.572 ns        ; S[1] ; Numero[2] ;
; N/A   ; None              ; 9.554 ns        ; B[2] ; Numero[3] ;
; N/A   ; None              ; 9.538 ns        ; A[0] ; Sinal[6]  ;
; N/A   ; None              ; 9.438 ns        ; B[1] ; Sinal[6]  ;
; N/A   ; None              ; 9.418 ns        ; A[1] ; Sinal[6]  ;
; N/A   ; None              ; 9.295 ns        ; B[2] ; Numero[2] ;
; N/A   ; None              ; 9.282 ns        ; A[3] ; Sinal[6]  ;
; N/A   ; None              ; 9.190 ns        ; A[2] ; Numero[3] ;
; N/A   ; None              ; 9.147 ns        ; S[0] ; Sinal[6]  ;
; N/A   ; None              ; 8.979 ns        ; S[2] ; Sinal[6]  ;
; N/A   ; None              ; 8.931 ns        ; A[2] ; Numero[2] ;
; N/A   ; None              ; 8.907 ns        ; S[1] ; Sinal[6]  ;
; N/A   ; None              ; 8.749 ns        ; A[2] ; Sinal[6]  ;
; N/A   ; None              ; 8.538 ns        ; B[3] ; Numero[1] ;
; N/A   ; None              ; 8.266 ns        ; B[3] ; Numero[6] ;
; N/A   ; None              ; 7.938 ns        ; B[3] ; STATUS    ;
; N/A   ; None              ; 7.580 ns        ; B[3] ; Numero[4] ;
; N/A   ; None              ; 7.068 ns        ; B[3] ; Numero[0] ;
; N/A   ; None              ; 6.855 ns        ; B[3] ; Numero[5] ;
; N/A   ; None              ; 6.804 ns        ; B[3] ; OverFlow  ;
; N/A   ; None              ; 5.726 ns        ; B[3] ; Sinal[6]  ;
+-------+-------------------+-----------------+------+-----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 03 15:43:53 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off projetoSD -c somadorSubtrador --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Longest tpd from source pin "B[0]" to destination pin "Numero[1]" is 12.524 ns
    Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_AA16; Fanout = 9; PIN Node = 'B[0]'
    Info: 2: + IC(4.018 ns) + CELL(0.366 ns) = 5.231 ns; Loc. = LCCOMB_X18_Y1_N12; Fanout = 3; COMB Node = 'Mux:inst|AddSub:inst3|fullAdder:inst1|inst7~0'
    Info: 3: + IC(0.516 ns) + CELL(0.228 ns) = 5.975 ns; Loc. = LCCOMB_X19_Y1_N18; Fanout = 1; COMB Node = 'Mux:inst|AddSub:inst3|fullAdder:inst5|inst3'
    Info: 4: + IC(0.342 ns) + CELL(0.272 ns) = 6.589 ns; Loc. = LCCOMB_X18_Y1_N28; Fanout = 6; COMB Node = 'Mux:inst|inst22[3]~7'
    Info: 5: + IC(1.180 ns) + CELL(0.225 ns) = 7.994 ns; Loc. = LCCOMB_X33_Y1_N14; Fanout = 1; COMB Node = 'DisplayULA:inst1|DisplayB:inst1|inst4'
    Info: 6: + IC(2.558 ns) + CELL(1.972 ns) = 12.524 ns; Loc. = PIN_C6; Fanout = 0; PIN Node = 'Numero[1]'
    Info: Total cell delay = 3.910 ns ( 31.22 % )
    Info: Total interconnect delay = 8.614 ns ( 68.78 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Fri May 03 15:43:54 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


