module top_module ( input clk, input d, output q );
    
    wire q1, q2, q3;
    my_dff dff1 ( .clk(clk), .d(q1), .q(q2));
    my_dff dff2 ( .clk(clk), .d(q2), .q(q3));
    my_dff dff3 ( .clk(clk), .d(q3), .q(q));

endmodule
