# ==> FPGANotSupported =
# ==> FPGASupported =
# ==> FPGAUnknown =
# ==> FPGAHdlRequired =
#
# file/FileWriter.java
#
# ==> fileCreateHDLFile =
# ==> fileHDLFileExists =
# ==> fileCreateScriptFile =
# ==> fileScriptsFileExists =
# ==> fileUnableToCreate =
# ==> fileUnableToWrite =
#
# data/LedArrayDriving.java
#
# ==> LedDefault =
# ==> LedRowScanning =
# ==> LedColumnScanning =
# ==> RgbDefault =
# ==> RgbRowScanning =
# ==> RgbColScanning =
#
# data/SevenSegmentScanningDriving.java
#
# ==> SevenSegDecoded =
# ==> SevenSegScanningActiveLow =
# ==> SevenSegScanningActiveHi =
#
# data/ComponentMapParser.java
#
BoardMapErrorCD = BUG: DOM ドキュメントの作成中にエラーが発生しました。
BoardMapErrorPF = ロードされたファイルの解析中にエラーが発生しました!
BoardMapUnknown = エラーまたは未知のエラーが発生しました。
BoardMapWrongBoard = 読み込まれたファイルは、現在選択されているボードのマップファイルではありません。
BoardMapWrongCircuit = 読み込まれたファイルは、現在のトップレベルのマップファイルではありません。
#
# data/ConstantButton.java
#
FpgaMapSpecConst = 定数の値を指定します。:
FpgaMapSpecErr = 定数は10進数か16進数(0xを先頭にして)を指定してください!
#
# data/IOComponentTypes.java
#
FpgaIoPin = ピン
FpgaIoPins = ピン %d
# ==> DipSwitchZero =
# ==> DipSwitchCW90 =
# ==> DipSwitchCCW90 =
# ==> SevenSegmentZero =
# ==> SevenSegmentCW90 =
# ==> SevenSegmentCCW90 =
# ==> LEDArrayZero =
# ==> LEDArrayCW90 =
# ==> LEDArrayCCW90 =
#
# data/MapComponent.java
#
MapOpen = 接続されていません
#
# designrulecheck/CorrectLabel.java
#
IllegalChar = 不正な文字 “%c” が含まれているので、名前を変更してください。
ReservedVerilogKeyword = 予約済みのVerilogキーワードです。
ReservedVHDLKeyword = 予約済みのVHDLキーワードです。
VerilogKeywordNameError = 指定されたラベルはVerilogキーワードと同じです。別の名前を指定してください。
VHDLKeywordNameError = 指定されたラベルは VHDL キーワードと同じです。別の名前を指定してください。
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = シート “%s” のネットリスト構築
CircuitInfoString = 回路 “%s” には %d 個のネットと %d 個のバスがあります。
DRCPassesString = 回路 “%s” は DRC チェックに合格しました。
EmptyNamedSheet = 空の名前を持つシートがデザインに見つかりました。これは許可されていません。名前を指定してください!
FoundBadComponent = 回路 “%s” のコンポーネント “%s” が見つかりました。
HDL_CompNameIsLabel = 回路名と同じラベルを持つコンポーネントが1つ以上見つかりました。これはサポートされていません。
HDL_DuplicatedLabels = 重複したラベルが1つ以上見つかりました。ラベル名は一意にしてください。
HDL_LabelInvalid = 無効なラベルが見つかりました。
HDL_noLabel = ベルのないコンポーネントが1つ以上見つかりました。ラベルを付けるか、アノテート機能を使ってください。
HDL_Tristate = 1つ以上のコンポーネントのトライステート・ドライバまたはフローティング出力が見つかりました。これはサポートされていません。
HDL_unsupported = HDL生成がサポートされていないコンポーネントが1つ以上見つかりました。
MultipleSheetSameName = “%s” という名前のシートが複数見つかりました。これは許可されていませんので、すべてのシートが一意の名前であることを確認してください!
NetAdd_ComponentWidthMismatch = 異なるビット幅で接続された 2 つのコンポーネントが見つかりました。
NetList_BitwidthError = ビット幅の接続問題が見つかりました。
NetList_CircuitGated = ----> ゲーテッド・インスタンス
NetList_CircuitGatedNotGated = ゲーテッドと非ゲーテッドのクロックコンポーネントで使用される回路が見つかりました(下記のトレースリストを参照)。これはサポートされている最も単純なケースのためだけです!
NetList_CircuitNotGated = ----> 非ゲーテッドインスタンス
NetList_duplicatedSplitter = 同じ場所に同一のスプリッタが見つかりました。
NetList_emptynets = 接続されていないネットが見つかりました。
NetList_GatedClock = ゲーテッド・クロックが見つかりました。本物のハードウェアが正しく動作しない可能性があるので注意してください!
NetList_GatedClockInt = ----> 中間的なゲーテッド・クロック・ライン
NetList_GatedClockSink = ----> ゲーテッド・クロック・ラインの同期 (複数)
NetList_GatedClockSource = ----> ゲーテッド・クロック・ラインのソース
NetList_IOError = I/O ピンがある 1 つ以上のコンポーネントが見つかりましたが、これはサポートされていません。
NetList_NoClockConnection = 接続されていないクロック入力を持つコンポーネントが見つかりました。
NetList_NoEndSplitterConnections = ネットに接続されているがルート・バスには接続されていない 1 つ以上のピンを持つスプリッタが見つかりました。
NetList_NoSplitterConnection = バスからファンアウトに信号を転送しないスプリッタが見つかりました。
NetList_NoSplitterEndConnections = 接続されていないファンアウトピンが 1 つ以上あるスプリッタが見つかりました。
NetList_PossibleGatedClock = トップレベルでゲーテッド・クロックの可能性が見つかりました。実際のハードウェアでは正常に動作しない可能性があるので注意してください!
NetList_ShortCircuit = 複数のドライバを持つネットが見つかりました。
NetList_SourceWithoutSink = (a) 同期のないソースが見つかりました!
NetList_TraceListBegin = ===> トレース・リストの開始
NetList_TraceListEnd = ===> トレース・リストの終了
NetList_UnconnectedInput = 接続されていない入力が見つかりました (ビット)。
NetList_UnconnectedInputs = 接続されていない入力を持つコンポーネントが見つかりました。
NetList_UnconnectedOutput = 接続されていない出力が見つかりました (ビット)。
NetList_UnsourcedSink = ソースのないシンクが見つかりました。
NetListBuild = 回路 “%s” (%d/7) のネットリストを構築中です。
NetMerge_BitWidthError = 異なるサイズのネットをマージしようとしています。
TopLevelNoIO = トップ・レベル “%s” は入力および/または出力がありません!
#
# download/AlteraDownload.java
#
AlteraCofFile = フラッシング用の cof ファイルの生成
AlteraDetectDevice = 接続されたボードを検出します。
AlteraErrorCof = エラー生成 cof ファイル。
AlteraFlash = ビットファイルの点滅
AlteraFlashError = フラッシング操作中にエラーが発生しました。
AlteraFlashFailure = ビットファイルのフラッシング動作中にエラーが発生しました。
AlteraJicFile = フラッシング用の jic ファイルを生成しています。
AlteraJicFileError = jicファイルの作成エラー。
AlteraNoCof = エラー、cof ファイルが見つかりません。
AlteraNoSofFile = Altera bit ファイルが存在しません, jic fileを生成できません
AlteraOptimize = Altera projectの最適化
AlteraProgSof = デバイスでフラッシュ・プログラマをロードしています。
AlteraProgSofError = ファイル “%s” が見つかりませんでした。
AlteraProgSofFailure = デバイスでフラッシュ・プログラマをロード中にエラーが発生しました。
AlteraProject = Altera project ファイルの作成。
AlteraSyntPRBit = Alteraの合成, P&R, and ビット・ファイルの生成。; 時間がかかります。
#
# download/Download.java
#
FPGABoardNotConnected = 接続されたFPGA ボードが見つかりません。
FPGABoardSelection = プログラムするボードを選択します。
FPGACancelWait = キャンセル中…お待ちください。
FPGADownloadAborted = ダウンロードが中断されました。
FPGADownloadBitfile = デザインをボードにダウンロードする。
FPGADownloadCancel = いいえ、中止
FpgaDownloadInfo = FPGAファイルの生成とダウンロードの実行。
FPGADownloadOk = はい、ダウンロード
FPGAExecutionFailure = ステージ “%s” でエラーが見つかりました。
FpgaGuiCanceling = キャンセル!
FPGAInterrupted = ユーザによって中断されました。
FPGAInterruptedError = %s ダウンロードが中断されました!
FPGAIOError = %s ダウンロードで内部 IO 例外が発生しました。
FPGAMapNotComplete = すべての IO コンポーネントがボード “%s” にマップされていません。
FPGAMultipleBoards = %d が接続されたボードが見つかりました。プログラムされるものを選択してください…。
FPGANameContainsSpaces = ファイル“%s ”にはスペースが含まれています。\nスペースはHDL合成エンジンでは許可されません。\nファイルとディレクトリの名前を変更して、スペースがないようにしてください。
FPGAState0 = デザイン・ルール・チェック(DRC)を実行中
FPGAState1 = ハードウェア記述言語（HDL）ファイルの生成
FPGAState2 = ボード上のI/Oリソースのチェック
FPGAState3 = I/Oリソースをボードにマッピング
FPGAState4 = ダウンロードスクリプトの作成
FPGAStaticExecutionFailure = 実行中にエラーが発生しました。
FPGAVerifyMsg1 = ボードが接続されており、ダウンロードの準備ができていることを確認します。
FPGAVerifyMsg2 = ダウンロードの準備ができましたか？
#
# download/DownloadBase.java
#
FpgaIncompleteMap = デザインは完全にマップされていません。
FpgaNotCompleteMap = すべてのコンポーネントがマッピングされているわけではありません。\nマッピングされていない入力はすべて0に接続されます。\nマップされていない出力とIOはすべて未接続のままになります。\n続けますか?
#
# download/VivadoDownload.java
#
VivadoBitstream = ビット ストリームを生成する
VivadoProject = Vivadoプロジェクトの作成
#
# download/XilinxDownload.java
#
XilinxBit = ビットファイルの生成
XilinxContraints = 制約の追加
XilinxFlashMissing = ボード “%s” のフラッシュが見つかりません。
XilinxMap = マッピング デザイン
XilinxOpenFailure = ファイル “%s” にアクセスできませんでした。
XilinxPAR = 配置配線設計
XilinxSynth = プロジェクトの合成
XilinxUsbTmc = USBTMC デバイスが見つかりませんでした。
XilinxUsbTmcError = USBTMC によるダウンロードに失敗しました。
#
# download/OpenFpgaDownload.java
#
# ==> OpenFpgaGhdl = 
# ==> OpenFpgaYosys = 
# ==> OpenFpganNextpnr = 
# ==> OpenFpganEcppack = 
#
# file/PNGFileFilter.java
#
FpgaFilePng = PNGファイル(*.png)
#
# file/XMLFileFilter.java
#
BoardMapXml = XMLファイルフィルタ
#
# gui/BoardEditor.java
#
FpgaBoardCancel = キャンセル
FPGABoardEditor = FPGAボードエディタ
FpgaBoardFpgaParam = FPGAの構成
FpgaBoardLoadExternal = ボードのロード
FpgaBoardLoadFile = ロードするXMLボード記述ファイルを選択します。
FpgaBoardLoadInternal = 内蔵ボード
FpgaBoardName = ボード名:
FpgaBoardSave = ボードを保存
FpgaBoardSaveDir = ボードファイルを保存するディレクトリを選択します:
FpgaBoardSelect = ロードするビルドインボードを選択します:
#
# gui/BoardManipulator.java
#
BoardManipLoad = ボードピクチャの読み込み
BoardManipLoadError = 画像ファイル “%s” の読み込みエラー。
BoardManipLoadPng = 使用するFPGAボードの画像を選択します。
BoardMapRelAll = すべてのコンポーネントを解放
BoardMapRelease = コンポーネントのリリース
FpgaBoardOverlap = 重複している部分が見つかりました! 処理できません!
#
# gui/BoardPainter.java
#
BoardMapConstant = 定数 %s
BoardMapOpen = 未接続
BoardMapValue = 値
BoardPainterError = 内部エラー!
BoardPainterMsg1 = ここをクリックしてボード画像を追加してください。
BoardPainterMsg2 = ボード画像は、少なくとも以下の解像度が必要です。
BoardPainterMsg3 = %d x %d ピクセル (幅 x 高さ)
BoardPainterMsg4 = 最高のグラフィック表示のため。
BoardPainterMsg5 = ボードの画像フォーマットはPNGでなければなりません。
BoardPainterMsg6 = 現在の解像度: %d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions = アクション:
BoardMapLoad = マップの読み込み
BoardMapMapped = マップされたコンポーネント:
BoardMapSave = マップの保存
BoardMapTitle = コンポーネントからFPGAボードへのマッピング
BoardMapUMTooltip = <html>コンポーネントを選択してボード上に配置します。<br>コンポーネントを展開したり(Port, DIP, …)、タイプを変更したり(Button<->Pin)、<br>ダブルクリックしてください。</html>
BoardMapUnmapped = マップされていないコンポーネント。
BoarMapFileSaved = マップファイルの変更を保存しました。
#
# gui/DialogNotification.java
#
FpgaBoardClose = 閉じる
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider = ディバイダの値:
FpgaFreqFrequency = 周波数:
FpgaFreqTitle = クロック設定
# ==> FpgaFreqPreDivider =
# ==> FpgaFreqPreMultiplier =
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate = アノテート
FpgaGuiAnnotationDone = アノテーション完了
FpgaGuiAnnotationMethod = アノテーションメソッド
FpgaGuiBoardSelect = ターゲットボード
FpgaGuiDownload = ダウンロードのみ
FpgaGuiExecute = 実行
FpgaGuiExecution = アクションメソッド
FpgaGuiHdlOnly = HDLのみを生成する
FpgaGuiIdle = アイドリング
FpgaGuiMainCircuit = トップレベル:
FpgaGuiProgress = プログレスバー
FpgaGuiRelabelAll = すべてのコンポーネントをリラベルします。
FpgaGuiRelabelEmpty = ラベルのないコンポーネントのみにラベルを付ける
FpgaGuiSettings = 設定
FpgaGuiSoftwareSelect = デザインスイートの選択
FpgaGuiSyntAndD = 合成とダウンロード
FpgaGuiTitle = 合成してダウンロードします。
FpgaGuiToolpath = %sのソフトウェアを選択します。
FpgaGuiWriteFlash = フラッシュへの書き込み
FpgaToolsNotFound = ディレクトリ “%s” に必要なツールが見つかりませんでした。
#
# gui/FPGAIOInformationSettingsDialog.java
#
# ==> FpgaRotationDefinition =
FpgaBoardClkFreq = クロック周波数:
FpgaBoardClkLoc = クロックピンの位置:
FpgaBoardClkPin = クロックピンの位置を指定する必要があります!
FpgaBoardClkProp = クロック関連の設定
FpgaBoardClkPul = クロックピンのプル動作:
FpgaBoardClkReq = クロック周波数を指定する必要があります!
FpgaBoardClkStd = クロックピンの標準:
FpgaBoardFlashLoc = フラッシュの位置:
FpgaBoardFlashType = フラッシュタイプ:
FpgaBoardFpgaFam = FPGA/CPLD ファミリ:
FpgaBoardFpgaFamMis = FPGAファミリを指定する必要があります!
FpgaBoardFpgaPack = FPGA/CPLDパッケージ:
FpgaBoardFpgaPacMis = FPGAパッケージを指定する必要があります!
FpgaBoardFpgaPart = FPGA/CPLDパーツ:
FpgaBoardFpgaPartMis = FPGAパーツを指定する必要があります!
FpgaBoardFpgaProp = FPGA/CPLD関連の設定
FpgaBoardFpgaSG = FPGA/CPLDの速度グレードを指定します:
FpgaBoardFpgaSpeedMis = FPGAのスピードグレードを指定する必要があります!!
FpgaBoardFpgaVend = FPGA/CPLDのベンダー:
FpgaBoardFracError = クロック周波数をHzの端数にすることはできません
FpgaBoardFreqError = クロック周波数には ‘0’…9と‘.’の文字しか含まれていません!
FpgaBoardJtagLoc = FPGA/CPLDの位置:
FpgaBoardJtagProp = JTAGチェーン関連の設定
FpgaBoardMiscProp = Misc. 設定
FpgaBoardPinUnused = 未使用のFPGAピンの動作:
FpgaBoardUSBTMC = USBTMC経由でのダウンロード
FpgaIoActivity = %s アクティビティ:
FpgaIoDelete = コンポーネントの削除
FpgaIoHeight = 高さ:
# ==> FpgaArrayDefinition =
# ==> FpgaScanningDefinition = 
# ==> FpgaScanningDriving =
# ==> FpgaNrOfSegments =
# ==> FpgaNrOfDecodeBits = 
# ==> FpgaArrayDriving =
# ==> FpgaArrayRows =
# ==> FpgaArrayCols =
FpgaIoInpPins = 入力ピンの定義:
FpgaIoIntError = %s %s の整数フォーマット・エラー
FpgaIoIOPins = IOピン（複数可）の定義:
FpgaIoLabel = オプションのラベル:
FpgaIoLocation = %s の場所:
FpgaIoOutpPins = 出力ピン定義:
FpgaIoPinLoc = %s の場所を指定する必要があります!
FpgaIoProperties = プロパティ
FpgaIoPull = プル動作:
FpgaIoRecProp = 矩形
FpgaIoRectError = 新しく指定された矩形が他の矩形と重なっています!
FpgaIoRectHNLE = 矩形の高さが小さすぎます!
FpgaIoRectTHeigt = 新しく指定された矩形の高さが大きすぎます!
FpgaIoRectTWide = 新たに指定された矩形の幅が広すぎます!
FpgaIoRectWNLE = 矩形の幅が小さすぎます!
FpgaIoStandard = I/O標準:
FpgaIoStrength = ドライブの強度:
FpgaIoWidth = 幅:
FpgaIoXpos = Xの位置:
FpgaIoYpos = Yの位置:
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine = %s を定義します
FpgaBoardIOResources = I/Oリソースを選択します:
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ****** FATAL ******
SEVERE_MSG = ****** SEVERE ******
#
# gui/PartialMapDialog.java
#
FpgaBoardDone = 完了
FpgaInputsMap = 入力マッピング
FpgaIOsMap = I/Oマッピング
FpgaMapTo = -> map to ->
FpgaNotMapped = マップされていない
FpgaOutputsMap = 出力マッピング
#
# menu/MenuFPGA.java
#
FPGACommander = 合成とダウンロード…
FPGAMenu = FPGA
#
# prefs/FPGAOptions.java
#
Browse = ブラウズ
EditColHighlight = 定義されたコンポーネントのハイライト色:
EditColMove = 定義されたコンポーネントの移動色:
EditColors = ボード・エディタの色
EditColResize = 定義されたコンポーネントのサイズ変更の色:
EditColSel = 定義されたコンポーネントの色:
FpgaGuiWorkspaceError = ワークスペースディレクトリにスペースが含まれていない可能性があります!
FpgaGuiWorkspacePath = ワークスペースディレクトリ選択
FPGAHelp = FPGA-commanderに関連するすべての設定
FPGATitle = FPGA コマンダー設定
FPGAWorkSpace = ワークスペースの場所:
HDLLanguageUsed = FPGA-commander で使用されるハードウェア記述言語:
MapColor = マップされたコンポーネントの色:
MapColors = ボードのマップ色:
ReporterOptions = DRC レポーター・オプション
SelectCol = 選択可能なコンポーネントの色:
SelectMapCol = 選択可能なマップされたコンポーネントの色:
SelMapCol = 選択され、マップされたコンポーネントの色:
SupressGatedClock = デザイン・ルール・チェック・レポートのゲーテッド・クロックの警告を抑制します。
SupressOpenInput = デザイン・ルール・チェック・レポートでオープン入力の警告を抑制します。
Verilog = Verilog
VHDL = VHDL
# ==> VhdlKeywordUpperCase =
# ==> VhdlOptions =
#
# prefs/SoftwaresOptions.java
#
ISEToolPath = Xilinx ISE ツールパス:
QuartusToolPath = Altera/Intel Quartusツールパス:
softwaresHelp = サードパーティソフトウェアのパスを設定する
softwaresQuestaPathButton = 参照…
softwaresQuestaPathLabel = クエスタ上級シミュレーターのパスです:
softwaresQuestaValidationLabel = クエスタ上級シミュレーターを使用してHDLエンティティのバリデーションを行います
softwaresTitle = ソフトウェア
VivadoToolPath = Xilinx Vivado ツールパス:
# ==> openfpgaToolPath = 
