`timescale 1ns / 1ps

module ClkDiv_tb ();

/////////////////////////////////////////////////////
//////////////////clk_generator//////////////////////
/////////////////////////////////////////////////////

parameter clk_period= 20; 
reg clk_tb=0; 
always #(clk_period/2) clk_tb = ~clk_tb;

/////////////////////////////////////////////////////
///////////////Decleration & Instances///////////////
/////////////////////////////////////////////////////

reg		i_ref_clk_tb;
reg		i_rst_n_tb;
reg		i_clk_en_tb;
reg [3:0]	i_div_ratio_tb; 
wire			o_div_clk_tb;

 ClkDiv DUT (
		.i_ref_clk(i_ref_clk_tb),
		.i_rst_n(i_rst_n_tb),
		.i_clk_en(i_clk_en_tb),
		.i_div_ratio(i_div_ratio_tb),
		.o_div_clk(o_div_clk_tb)
		);


/////////////////////////////////////////////////////
///////////////////Initial Block/////////////////////
/////////////////////////////////////////////////////

initial begin 
	$dumpfile("ClkDiv.vcd"); 
	$dumpvars; 
end 

/////////////////////////////////////////////////////
//////////////////////Tasks//////////////////////////
/////////////////////////////////////////////////////

task reset;
 begin
 rst_tb=1;
 #(clk_period)
 rst_tb=0;
 #(clk_period)
 rst_tb=1;
 end
endtask
endmodule
