<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßëüèΩ‚Äçü§ù‚Äçüßëüèº üîß üóíÔ∏è Tend√™ncias na cria√ß√£o de FPGAs. Tradu√ß√£o üë©‚Äçüöí ü§∂üèº üï¥üèª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Este n√£o √© o primeiro ano em que o Wilson Research Group vem pesquisando tend√™ncias em FPGA e ASIC. Segundo a pesquisa, √© poss√≠vel determinar os princ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Tend√™ncias na cria√ß√£o de FPGAs. Tradu√ß√£o</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/417953/">  Este n√£o √© o primeiro ano em que o Wilson Research Group vem pesquisando tend√™ncias em FPGA e ASIC.  Segundo a pesquisa, √© poss√≠vel determinar os principais vetores de desenvolvimento e mudan√ßas que ocorrem no mundo da l√≥gica program√°vel. <br><br><img src="https://nikellanjilo.ru/wp/wp-content/uploads/2018/07/2183634705_2fe4344698_o-1.png" alt="imagem"><br><a name="habracut"></a><br><h2>  Semente </h2><br>  Em Habr√©, e em outro lugar, n√£o √© t√£o frequente que voc√™ encontre informa√ß√µes sobre an√°lises do mercado de desenvolvimento de FPGA.  N√£o est√° claro o que e como est√° mudando, embora pare√ßa haver muitas mudan√ßas e interesse no mercado.  Pessoas distantes dos FPGAs e ouviram falar da compra da Altera pela Intel. <br><br>  Ent√£o, por que n√£o h√° informa√ß√µes?  Esta postagem foi projetada para corrigir tudo e trazer ordem e clareza √†s classifica√ß√µes do hardware.  <s>E ainda tentando terminar o holivar entre os apoiadores do Verilog / SystemVerilog e VHDL.</s> Hurrah! <br><br>  E, no entanto ... aqui est√£o os principais pontos do FPGA, se voc√™ precisar do ASIC - h√° links para fontes no rodap√©.  Se houver muito interesse - voc√™ pode escrever um post separado. <br><br><h2>  Vamos come√ßar </h2><br>  A maioria dos participantes da pesquisa √© projetista de eletr√¥nicos (projetista de hardware), engenheiro de verifica√ß√£o (engenheiro de verifica√ß√£o). <br><br>  O estudo revelou uma tend√™ncia para aumentar o n√∫mero de processadores embarcados em projetos FPGA desde 2014 (aumentou de 56% para 59%). <br><br>  O aumento √© insignificante.  E est√° claro o porqu√™.  Projetos que usam processadores incorporados adicionam complexidade √† verifica√ß√£o devido a intera√ß√µes de hardware e software, al√©m da necessidade de implementar interfaces complexas. <br><br>  O mercado de FPGAs SoC program√°veis ‚Äã‚Äãcomo ZYNQ da Xilinx, Arria / Cydone da Altera (Intel) e SmartFusion da Microsemi est√° crescendo.  A implementa√ß√£o de projetos com um processador integrado foi significativamente simplificada e agora 36% dos projetos de FPGA s√£o lan√ßados nesses chips. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-2-520x293.png" alt="imagem"></div><br>  Junto com isso, o compartilhamento de projetos usando interfaces padronizadas em um chip em vez de propriet√°rios √© crescente.  O crescimento da AMBA se deve ao fato de que, nos chips acima, como regra geral, o processador embutido √© o ARM.  Sim, e o padr√£o est√° aberto. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-3-520x293.png" alt="imagem"></div><br><h2>  Agora, sobre a verifica√ß√£o </h2><br>  48% do tempo gasto no projeto √© dedicado √† verifica√ß√£o.  Esse valor est√° crescendo.  Assim, por exemplo, em 2014, a verifica√ß√£o levou 46% e em 2012 - 43% do tempo do projeto. <br>  Se voc√™ observar o tempo m√©dio que os engenheiros de verifica√ß√£o gastam em v√°rias tarefas relacionadas a um projeto espec√≠fico, veremos que eles passam a maior parte do tempo encontrando e corrigindo erros.  Como regra, esse tempo difere significativamente de projeto para projeto. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-3-2-520x293.png" alt="imagem"></div><br>  Os dados a seguir ajudar√£o a explicar ao gerente por que voc√™ n√£o concluiu o projeto no prazo :) <br><br>  Se voc√™ concluir seu projeto por um per√≠odo uma vez e meia superior ao planejado, estar√° longe de ser uma exce√ß√£o (aproximadamente todos os d√©cimos de projetos ser√£o entregues dessa maneira). <br>  Durante ou antes do prazo final, apenas 35% dos projetos s√£o conclu√≠dos. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-1-520x293.png" alt="imagem"></div><br>  Como regra, o tempo decorrido se deve ao fato de 78% dos projetos apresentarem erros "dif√≠ceis".  Pelo menos 30% dos projetos t√™m um erro e a depend√™ncia do n√∫mero de projetos no n√∫mero de erros tem a forma de uma distribui√ß√£o Rayleigh. <br><br>  Os tipos de erros nos projetos FPGA podem ser classificados de mais populares para menos.  O erro mais popular que exige que um projeto seja processado √© um erro l√≥gico ou funcional e, em seguida, erros de tempo, em circuitos anal√≥gico-digitais, erros no arquivo de firmware do processador, etc. <br><br>  As principais causas de erros na l√≥gica e na funcionalidade do projeto s√£o: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-5-520x293.png" alt="imagem"></div><br>  1. Erros no design, 2. Altera√ß√µes na especifica√ß√£o, 3. Documenta√ß√£o incorreta ou incompleta, 4. Erros nos blocos IP / bancadas de teste de terceiros ou em outros elementos do projeto. <br><br>  Asser√ß√µes, cobertura funcional e de c√≥digo e simula√ß√£o limitada aleatoriamente est√£o sendo cada vez mais usadas como ferramentas de teste: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-5-1-520x293.png" alt="imagem"></div><br><br>  47% dos projetos s√£o adaptados para verifica√ß√£o de asser√ß√£o como uma estrat√©gia de verifica√ß√£o de c√≥digo. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-4-520x293.png" alt="imagem"></div><br><h2>  Idiomas HDL e mais </h2><br>  <i>Idiomas usados ‚Äã‚Äãpara design de RTL</i> . <br><br>  H√° uma diminui√ß√£o no n√∫mero de c√≥digo VHDL nos projetos.  E esta √© uma tend√™ncia global.  Mas essa redu√ß√£o √© menos relevante para desenvolvedores europeus, onde os projetos FPGA s√£o 79% escritos em VHDL, quando a m√©dia mundial √© de 62%. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-1-1-520x293.png" alt="imagem"></div><br>  <i>Idiomas usados ‚Äã‚Äãnos testes</i> <br><br>  Aqui, o l√≠der indiscut√≠vel √© o SystemVerilog.  Mas aqui os desenvolvedores europeus s√£o muito diferentes do resto do mundo.  Na Europa, o VHDL √© usado para verifica√ß√£o em 66% dos casos, enquanto o SystemVerilog em 41%. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-2-1-520x293.png" alt="imagem"></div><br>  Ent√£o o VHDL est√° vivo de alguma forma.  N√£o est√° claro, √© claro, por que as estat√≠sticas na Europa s√£o diferentes das estat√≠sticas globais.  Talvez isso se deva a estudos em universidades.  Embora, por outro lado, eu tivesse que trabalhar como freelancer e havia pedidos de estudantes americanos, e quase todos eles estavam em VHDL. <br><br>  S√≥ isso. <br><br>  Espero que o artigo tenha sido √∫til para voc√™. <br><br>  Leia mais aqui - <br><br>  Fontes FPGA: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Vezes</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Dois</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Tr√™s</a> <br><br>  Fontes ASIC: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Vezes</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Dois</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Tr√™s</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt417953/">https://habr.com/ru/post/pt417953/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt417943/index.html">Sem servidor e reagir 2: presteza e sem fraude</a></li>
<li><a href="../pt417945/index.html">Quais ferramentas a sonda solar da Parker possui</a></li>
<li><a href="../pt417947/index.html">Visualiza√ß√£o de dados para seu projeto da web</a></li>
<li><a href="../pt417949/index.html">Como eu escrevi a biblioteca C ++ 11 padr√£o ou por que o impulso √© t√£o assustador? Cap√≠tulo 4.2</a></li>
<li><a href="../pt417951/index.html">Escrevendo c√≥digo Kotlin amig√°vel para Java</a></li>
<li><a href="../pt417955/index.html">Como se tornar um designer de interface. Habilidades necess√°rias e ferramentas poderosas sobre as quais n√£o nos dizem</a></li>
<li><a href="../pt417957/index.html">Mecanismos abertos de conteineriza√ß√£o do Linux para webinar</a></li>
<li><a href="../pt417959/index.html">10 dicas de design de interface</a></li>
<li><a href="../pt417963/index.html">Vento, gafanhoto e prazo: como constru√≠mos a subesta√ß√£o el√©trica</a></li>
<li><a href="../pt417965/index.html">Li√ß√£o aberta ‚ÄúEscrevemos nossa biblioteca para trabalhar com arquivos xlsx‚Äù</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>