============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:46:29 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          299       1159         0        1159    <none> (D) 
  TOP                         299       1159         0        1159    <none> (D) 
    stoch2bin                 104        469         0         469    <none> (D) 
      inc_add_23_27_1          20         94         0          94    <none> (D) 
    genblk1[4].genblk1.sng     39        138         0         138    <none> (D) 
      ctr                      24        106         0         106    <none> (D) 
    genblk1[3].genblk1.sng     38        136         0         136    <none> (D) 
      ctr                      23        104         0         104    <none> (D) 
    genblk1[2].genblk1.sng     38        136         0         136    <none> (D) 
      ctr                      23        104         0         104    <none> (D) 
    genblk1[1].genblk1.sng     38        136         0         136    <none> (D) 
      ctr                      23        104         0         104    <none> (D) 
    genblk1[0].genblk1.sng     37        134         0         134    <none> (D) 
      ctr                      22        102         0         102    <none> (D) 

 (D) = wireload is default in technology library
