\babel@toc {english}{}\relax 
\contentsline {chapter}{Danh mục Ký hiệu và Chữ viết tắt}{x}{chapter*.1}%
\contentsline {chapter}{\numberline {1}Giới thiệu đề tài}{1}{chapter.1}%
\contentsline {section}{\numberline {1.1}Tổng quan về đề tài}{1}{section.1.1}%
\contentsline {section}{\numberline {1.2}Mục tiêu và Nhiệm vụ nghiên cứu}{2}{section.1.2}%
\contentsline {section}{\numberline {1.3}Phạm vi đề tài}{3}{section.1.3}%
\contentsline {subsection}{\numberline {1.3.1}Phạm vi và Giới hạn đề tài}{3}{subsection.1.3.1}%
\contentsline {subsection}{\numberline {1.3.2}Đối tượng và Công cụ nghiên cứu}{3}{subsection.1.3.2}%
\contentsline {section}{\numberline {1.4}Phân chia công việc}{4}{section.1.4}%
\contentsline {section}{\numberline {1.5}Cấu trúc báo cáo}{6}{section.1.5}%
\contentsline {chapter}{\numberline {2}Cơ sở lý thuyết}{7}{chapter.2}%
\contentsline {section}{\numberline {2.1}Kiến trúc tập lệnh RISC-V}{7}{section.2.1}%
\contentsline {subsection}{\numberline {2.1.1}Tổng quan về kiến trúc RISC-V}{7}{subsection.2.1.1}%
\contentsline {subsection}{\numberline {2.1.2}Mô hình lập trình và Tập thanh ghi}{8}{subsection.2.1.2}%
\contentsline {subsubsection}{\numberline {2.1.2.1}Bộ đếm chương trình (Program Counter - PC)}{8}{subsubsection.2.1.2.1}%
\contentsline {subsubsection}{\numberline {2.1.2.2}Tập thanh ghi mục đích chung (General Purpose Registers)}{9}{subsubsection.2.1.2.2}%
\contentsline {subsection}{\numberline {2.1.3}Đặc tả tập lệnh cơ sở RV32I}{10}{subsection.2.1.3}%
\contentsline {subsubsection}{\numberline {2.1.3.1}Định dạng lệnh (Instruction Formats)}{10}{subsubsection.2.1.3.1}%
\contentsline {subsubsection}{\numberline {2.1.3.2}Phân nhóm chức năng chi tiết}{11}{subsubsection.2.1.3.2}%
\contentsline {subsection}{\numberline {2.1.4}Vi xử lý PicoRV32}{13}{subsection.2.1.4}%
\contentsline {section}{\numberline {2.2}Tổng quan về Mạng nơ-ron tích chập (CNN)}{13}{section.2.2}%
\contentsline {section}{\numberline {2.3}Các chuẩn giao tiếp hệ thống}{13}{section.2.3}%
\contentsline {subsection}{\numberline {2.3.1}Chuẩn giao tiếp AMBA AXI4}{13}{subsection.2.3.1}%
\contentsline {subsubsection}{\numberline {2.3.1.1}Kiến trúc 5 kênh độc lập (Channel Architecture)}{15}{subsubsection.2.3.1.1}%
\contentsline {subsubsection}{\numberline {2.3.1.2}Cơ chế bắt tay (Handshake Mechanism)}{16}{subsubsection.2.3.1.2}%
\contentsline {subsubsection}{\numberline {2.3.1.3}Quy trình thực hiện giao dịch chi tiết (Transaction Steps)}{18}{subsubsection.2.3.1.3}%
\contentsline {subsubsection}{\numberline {2.3.1.4}Cấu trúc giao dịch Burst (Burst Transaction)}{21}{subsubsection.2.3.1.4}%
\contentsline {subsubsection}{\numberline {2.3.1.5}Các biến thể giao thức trong thiết kế}{21}{subsubsection.2.3.1.5}%
\contentsline {subsubsection}{\numberline {2.3.1.6}Áp dụng trong hệ thống đề tài}{22}{subsubsection.2.3.1.6}%
\contentsline {subsection}{\numberline {2.3.2}Giao thức truyền thông UART}{23}{subsection.2.3.2}%
\contentsline {subsubsection}{\numberline {2.3.2.1}Nguyên lý hoạt động}{23}{subsubsection.2.3.2.1}%
\contentsline {subsubsection}{\numberline {2.3.2.2}Cấu trúc khung dữ liệu (Data Frame)}{24}{subsubsection.2.3.2.2}%
\contentsline {subsubsection}{\numberline {2.3.2.3}Tốc độ Baud (Baud Rate)}{25}{subsubsection.2.3.2.3}%
\contentsline {subsection}{\numberline {2.3.3}Giao thức truyền thông SPI}{26}{subsection.2.3.3}%
\contentsline {subsubsection}{\numberline {2.3.3.1}Cấu hình tín hiệu vật lý}{26}{subsubsection.2.3.3.1}%
\contentsline {subsubsection}{\numberline {2.3.3.2}Cơ chế hoạt động: Thanh ghi dịch (Shift Register)}{27}{subsubsection.2.3.3.2}%
\contentsline {subsubsection}{\numberline {2.3.3.3}Các chế độ hoạt động (Clock Polarity \& Phase)}{28}{subsubsection.2.3.3.3}%
\contentsline {subsubsection}{\numberline {2.3.3.4}Các mô hình kết nối đa thiết bị}{29}{subsubsection.2.3.3.4}%
\contentsline {subsection}{\numberline {2.3.4}Giao thức giao tiếp OSPI (Octal SPI)}{32}{subsection.2.3.4}%
\contentsline {subsubsection}{\numberline {2.3.4.1}Cấu hình tín hiệu vật lý}{32}{subsubsection.2.3.4.1}%
\contentsline {subsubsection}{\numberline {2.3.4.2}Cơ chế truyền tải DDR (Double Data Rate)}{33}{subsubsection.2.3.4.2}%
\contentsline {subsubsection}{\numberline {2.3.4.3}Cấu trúc giao dịch Octal-DDR}{34}{subsubsection.2.3.4.3}%
\contentsline {subsubsection}{\numberline {2.3.4.4}Ưu điểm trong ứng dụng SoC IoT}{35}{subsubsection.2.3.4.4}%
\contentsline {section}{\numberline {2.4}Công nghệ FPGA và Quy trình thiết kế}{35}{section.2.4}%
\contentsline {chapter}{\numberline {3}Công trình nghiên cứu liên quan kiến trúc bộ gia tốc CNN}{36}{chapter.3}%
\contentsline {chapter}{\numberline {4}Phân tích và \\ Kiến trúc hệ thống}{37}{chapter.4}%
\contentsline {section}{\numberline {4.1}Phân tích yêu cầu thiết kế}{37}{section.4.1}%
\contentsline {section}{\numberline {4.2}Kiến trúc tổng thể SoC}{37}{section.4.2}%
\contentsline {section}{\numberline {4.3}Đặc tả các khối chức năng chính}{37}{section.4.3}%
\contentsline {section}{\numberline {4.4}Tổ chức bộ nhớ và Bản đồ địa chỉ (Memory Map)}{37}{section.4.4}%
\contentsline {chapter}{\numberline {5}Thiết kế Bộ tăng tốc AI (AI Accelerator)}{38}{chapter.5}%
\contentsline {section}{\numberline {5.1}Cơ sở Toán học và Thách thức Thiết kế}{38}{section.5.1}%
\contentsline {subsection}{\numberline {5.1.1}Standard Convolution (Tích chập tiêu chuẩn)}{39}{subsection.5.1.1}%
\contentsline {subsubsection}{\numberline {5.1.1.1}Mô hình toán học}{39}{subsubsection.5.1.1.1}%
\contentsline {subsubsection}{\numberline {5.1.1.2}Thuật toán xử lý}{39}{subsubsection.5.1.1.2}%
\contentsline {subsection}{\numberline {5.1.2}Depthwise Separable Convolution}{40}{subsection.5.1.2}%
\contentsline {subsubsection}{\numberline {5.1.2.1}Depthwise Convolution (DW)}{41}{subsubsection.5.1.2.1}%
\contentsline {subsubsection}{\numberline {5.1.2.2}Pointwise Convolution (PW)}{41}{subsubsection.5.1.2.2}%
\contentsline {subsection}{\numberline {5.1.3}Tối ưu hóa: Kỹ thuật Gập Batch Normalization (BN Folding)}{42}{subsection.5.1.3}%
\contentsline {section}{\numberline {5.2}Chiến lược Phân mảnh và Quản lý Dòng dữ liệu}{42}{section.5.2}%
\contentsline {subsection}{\numberline {5.2.1}Chiến lược Phân mảnh không gian (Space Partitioning)}{43}{subsection.5.2.1}%
\contentsline {subsection}{\numberline {5.2.2}Mô hình hóa và Tham số thiết kế}{43}{subsection.5.2.2}%
\contentsline {subsection}{\numberline {5.2.3}Bài toán Dữ liệu biên và Cơ chế Ping-Pong}{44}{subsection.5.2.3}%
\contentsline {subsubsection}{\numberline {5.2.3.1}Phân tích Dữ liệu dôi ra (Residual Data)}{45}{subsubsection.5.2.3.1}%
\contentsline {subsubsection}{\numberline {5.2.3.2}Logic Hoạt động Ping-Pong}{45}{subsubsection.5.2.3.2}%
\contentsline {subsection}{\numberline {5.2.4}Thuật toán Điều phối Pass (Pass Scheduling)}{47}{subsection.5.2.4}%
\contentsline {subsubsection}{\numberline {5.2.4.1}Trường hợp Standard Convolution}{47}{subsubsection.5.2.4.1}%
\contentsline {subsubsection}{\numberline {5.2.4.2}Trường hợp Depthwise Convolution}{47}{subsubsection.5.2.4.2}%
\contentsline {section}{\numberline {5.3}Thiết kế Kiến trúc Vi mô (Micro-architecture)}{49}{section.5.3}%
\contentsline {subsection}{\numberline {5.3.1}Sơ đồ khối tổng quát}{49}{subsection.5.3.1}%
\contentsline {subsection}{\numberline {5.3.2}Tổ chức Phân cấp Đơn vị Tính toán}{50}{subsection.5.3.2}%
\contentsline {subsubsection}{\numberline {5.3.2.1}Mảng xử lý (Process Array - PA)}{50}{subsubsection.5.3.2.1}%
\contentsline {subsubsection}{\numberline {5.3.2.2}Đơn vị xử lý (Process Unit - PU)}{51}{subsubsection.5.3.2.2}%
\contentsline {subsubsection}{\numberline {5.3.2.3}Phần tử xử lý (Process Element - PE)}{51}{subsubsection.5.3.2.3}%
\contentsline {subsection}{\numberline {5.3.3}Đánh giá thời gian thực thi (Performance Estimation)}{52}{subsection.5.3.3}%
\contentsline {subsubsection}{\numberline {5.3.3.1}Thời gian xử lý một Pass cơ sở ($T_{pass}$)}{52}{subsubsection.5.3.3.1}%
\contentsline {subsubsection}{\numberline {5.3.3.2}Tổng thời gian thực thi ($T_{total}$)}{52}{subsubsection.5.3.3.2}%
\contentsline {subsection}{\numberline {5.3.4}Mô hình hóa độ trễ toàn hệ thống}{53}{subsection.5.3.4}%
\contentsline {subsubsection}{\numberline {5.3.4.1}Cơ chế hoạt động}{53}{subsubsection.5.3.4.1}%
\contentsline {subsubsection}{\numberline {5.3.4.2}Các kịch bản hiệu năng (Performance Scenarios)}{54}{subsubsection.5.3.4.2}%
\contentsline {subsubsection}{\numberline {5.3.4.3}Tổng thời gian toàn mạng (Model Latency)}{56}{subsubsection.5.3.4.3}%
\contentsline {subsection}{\numberline {5.3.5}Tự động sinh mã cấu hình (Auto-Generation)}{57}{subsection.5.3.5}%
\contentsline {chapter}{\numberline {6}Hiện thực SoC và Tích hợp hệ thống}{58}{chapter.6}%
\contentsline {section}{\numberline {6.1}Môi trường và Công cụ hiện thực}{59}{section.6.1}%
\contentsline {section}{\numberline {6.2}Tích hợp Lõi RISC-V và Hệ thống Bus}{59}{section.6.2}%
\contentsline {section}{\numberline {6.3}Thiết kế và Tích hợp các khối Ngoại vi}{59}{section.6.3}%
\contentsline {section}{\numberline {6.4}Phát triển Firmware và Trình điều khiển (Driver)}{59}{section.6.4}%
\contentsline {section}{\numberline {6.5}Quy trình Tổng hợp và Triển khai trên FPGA}{59}{section.6.5}%
\contentsline {chapter}{\numberline {7}Đánh giá và Thảo luận kết quả}{60}{chapter.7}%
\contentsline {section}{\numberline {7.1}Môi trường và Phương pháp thực nghiệm}{60}{section.7.1}%
\contentsline {section}{\numberline {7.2}Đánh giá khả năng xử lý trên AlexNet}{61}{section.7.2}%
\contentsline {section}{\numberline {7.3}Đánh giá khả năng xử lý trên VGG-16}{62}{section.7.3}%
\contentsline {section}{\numberline {7.4}Đánh giá khả năng xử lý trên MobileNet v1}{64}{section.7.4}%
\contentsline {section}{\numberline {7.5}So sánh với các Nghiên cứu liên quan}{65}{section.7.5}%
\contentsline {chapter}{\numberline {8}Kết luận và Hướng phát triển}{67}{chapter.8}%
\contentsline {section}{\numberline {8.1}Đánh giá mức độ hoàn thành Giai đoạn 1}{67}{section.8.1}%
\contentsline {section}{\numberline {8.2}Kế hoạch thực hiện Giai đoạn 2}{67}{section.8.2}%
\contentsline {section}{\numberline {8.3}Tiến độ dự kiến}{67}{section.8.3}%
