## [CH002] CNRV Chisel挑战赛: Asynchronous FIFO

### 题目

请用chisel实现一个异步FIFO~

要求：在电路正确且最优的情况下简洁、易懂、注释充分，且生成的Verilog HDL可读性好，易于调试。

**参考**

- [Simulation and Synthesis Techniques for Asynchronous FIFO Design](http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO1.pdf)
- [AsyncQueue in rocket-chip](https://github.com/chipsalliance/rocket-chip/blob/master/src/main/scala/util/AsyncQueue.scala)

优胜者将获得奖金不少于200元人民币，不排除若干人平分奖金的情况。

**2020年9月25日晚上12点提交截止。**

请投稿*gist link*或*git repo link*至 [xfguo@xfguo.org](mailto:xfguo@xfguo.org)

----

![CNRV Chisel Challenge](/assets/images/challenge/ch-logo.png)
