TimeQuest Timing Analyzer report for memory_hw
Tue May 09 09:37:38 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'r_clk'
 14. Slow 1200mV 85C Model Setup: 'w_clk'
 15. Slow 1200mV 85C Model Hold: 'w_clk'
 16. Slow 1200mV 85C Model Hold: 'r_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'w_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'r_clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'r_clk'
 31. Slow 1200mV 0C Model Setup: 'w_clk'
 32. Slow 1200mV 0C Model Hold: 'w_clk'
 33. Slow 1200mV 0C Model Hold: 'r_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'w_clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'r_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'r_clk'
 47. Fast 1200mV 0C Model Setup: 'w_clk'
 48. Fast 1200mV 0C Model Hold: 'w_clk'
 49. Fast 1200mV 0C Model Hold: 'r_clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'w_clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'r_clk'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Fast 1200mV 0C Model Metastability Report
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Slow Corner Signal Integrity Metrics
 65. Fast Corner Signal Integrity Metrics
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory_hw                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; memory_hw.sdc ; OK     ; Tue May 09 09:37:36 2023 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; r_clk      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { r_clk } ;
; w_clk      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 139.24 MHz ; 139.24 MHz      ; r_clk      ;                                                               ;
; 433.46 MHz ; 250.0 MHz       ; w_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; r_clk ; 12.818 ; 0.000              ;
; w_clk ; 16.425 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; w_clk ; 0.308 ; 0.000              ;
; r_clk ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; w_clk ; 9.480 ; 0.000                             ;
; r_clk ; 9.497 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'r_clk'                                                                                                        ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 12.818 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 7.117      ;
; 12.829 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 7.106      ;
; 12.842 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 7.086      ;
; 12.982 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.952      ;
; 12.994 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.940      ;
; 13.026 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 6.909      ;
; 13.071 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.863      ;
; 13.077 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 6.858      ;
; 13.095 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.839      ;
; 13.156 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.774      ;
; 13.158 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 6.777      ;
; 13.199 ; delay:u_delay1|c_cnt[12]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 6.729      ;
; 13.230 ; delay:u_delay1|c_cnt[4]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.704      ;
; 13.270 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.660      ;
; 13.303 ; delay:u_delay1|c_cnt[6]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.631      ;
; 13.313 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 6.622      ;
; 13.322 ; delay:u_delay2|c_cnt[3]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.057     ; 6.616      ;
; 13.368 ; delay:u_delay2|c_cnt[2]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.057     ; 6.570      ;
; 13.375 ; delay:u_delay1|c_cnt[13]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 6.553      ;
; 13.376 ; delay:u_delay2|c_cnt[11]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.554      ;
; 13.413 ; delay:u_delay1|c_cnt[5]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.068     ; 6.514      ;
; 13.414 ; delay:u_delay2|c_cnt[10]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.516      ;
; 13.457 ; delay:u_delay1|c_cnt[8]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.477      ;
; 13.505 ; delay:u_delay2|c_cnt[13]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.425      ;
; 13.539 ; delay:u_delay2|c_cnt[12]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.391      ;
; 13.540 ; delay:u_delay1|c_cnt[10]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.394      ;
; 13.562 ; delay:u_delay1|c_cnt[11]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 6.372      ;
; 13.644 ; delay:u_delay1|c_cnt[9]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.068     ; 6.283      ;
; 13.667 ; delay:u_delay2|c_cnt[14]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 6.263      ;
; 13.766 ; read_ctrl:u_read_ctrl1|c_state.S2 ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.074     ; 6.155      ;
; 13.908 ; delay:u_delay1|c_cnt[14]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 6.020      ;
; 13.982 ; delay:u_delay1|c_cnt[15]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 5.946      ;
; 14.017 ; read_ctrl:u_read_ctrl1|c_state.S5 ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.078     ; 5.900      ;
; 14.050 ; delay:u_delay1|c_cnt[17]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 5.878      ;
; 14.073 ; delay:u_delay2|c_cnt[17]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 5.857      ;
; 14.109 ; delay:u_delay2|c_state            ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 5.824      ;
; 14.194 ; delay:u_delay1|c_cnt[16]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 5.740      ;
; 14.206 ; delay:u_delay1|c_cnt[19]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 5.722      ;
; 14.266 ; delay:u_delay1|c_cnt[21]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 5.662      ;
; 14.386 ; delay:u_delay1|c_state            ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.061     ; 5.548      ;
; 14.406 ; delay:u_delay2|c_cnt[15]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 5.535      ;
; 14.492 ; delay:u_delay1|c_cnt[22]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 5.436      ;
; 14.575 ; delay:u_delay1|c_cnt[18]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.070     ; 5.350      ;
; 14.604 ; delay:u_delay2|c_cnt[16]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 5.337      ;
; 14.610 ; delay:u_delay2|c_cnt[18]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 5.320      ;
; 14.728 ; delay:u_delay1|c_cnt[25]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.067     ; 5.200      ;
; 14.854 ; delay:u_delay2|c_cnt[19]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 5.076      ;
; 14.964 ; delay:u_delay2|c_cnt[20]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.969      ;
; 15.022 ; delay:u_delay2|c_cnt[21]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.911      ;
; 15.031 ; delay:u_delay1|c_cnt[20]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.072     ; 4.892      ;
; 15.068 ; delay:u_delay1|c_cnt[23]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.072     ; 4.855      ;
; 15.108 ; delay:u_delay2|c_cnt[23]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.825      ;
; 15.112 ; delay:u_delay2|c_cnt[22]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.821      ;
; 15.257 ; delay:u_delay1|c_cnt[24]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.070     ; 4.668      ;
; 15.264 ; delay:u_delay2|c_cnt[24]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.669      ;
; 15.537 ; delay:u_delay1|c_cnt[26]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.070     ; 4.388      ;
; 15.611 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 4.324      ;
; 15.671 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 4.264      ;
; 15.712 ; delay:u_delay2|c_cnt[25]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.221      ;
; 15.764 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.088     ; 4.143      ;
; 15.793 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 4.142      ;
; 15.855 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 4.080      ;
; 15.862 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.088     ; 4.045      ;
; 15.864 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.069      ;
; 15.868 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 4.067      ;
; 15.870 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 4.065      ;
; 15.904 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 4.009      ;
; 15.926 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 3.987      ;
; 15.942 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.993      ;
; 15.951 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.984      ;
; 15.953 ; delay:u_delay2|c_cnt[26]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 3.980      ;
; 15.979 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[22] ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 3.954      ;
; 15.980 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 3.950      ;
; 15.982 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.953      ;
; 15.985 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.950      ;
; 15.990 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.945      ;
; 16.002 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 3.911      ;
; 16.003 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 3.910      ;
; 16.004 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.935      ;
; 16.004 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.931      ;
; 16.017 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 3.896      ;
; 16.021 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.918      ;
; 16.023 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.088     ; 3.884      ;
; 16.042 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.893      ;
; 16.045 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.890      ;
; 16.063 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 3.867      ;
; 16.064 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[19] ; r_clk        ; r_clk       ; 20.000       ; -0.057     ; 3.874      ;
; 16.065 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[20] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.870      ;
; 16.092 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 3.841      ;
; 16.097 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[23] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.838      ;
; 16.098 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.841      ;
; 16.102 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.065     ; 3.828      ;
; 16.106 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.829      ;
; 16.106 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.829      ;
; 16.110 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 3.803      ;
; 16.115 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.082     ; 3.798      ;
; 16.117 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.822      ;
; 16.119 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[22] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.820      ;
; 16.124 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[19] ; r_clk        ; r_clk       ; 20.000       ; -0.057     ; 3.814      ;
; 16.127 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[20] ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 3.808      ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'w_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.425 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.164     ; 3.386      ;
; 16.738 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.164     ; 3.073      ;
; 17.693 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 2.241      ;
; 17.700 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.171     ; 2.104      ;
; 17.731 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.171     ; 2.073      ;
; 17.838 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.072     ; 2.085      ;
; 17.845 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.050     ; 2.100      ;
; 17.845 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.050     ; 2.100      ;
; 17.858 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.171     ; 1.946      ;
; 17.997 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 1.937      ;
; 17.998 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.072     ; 1.925      ;
; 18.098 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.050     ; 1.847      ;
; 18.098 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.050     ; 1.847      ;
; 18.126 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.171     ; 1.678      ;
; 18.151 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.072     ; 1.772      ;
; 18.224 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.182     ; 1.569      ;
; 18.285 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ; w_clk        ; w_clk       ; 20.000       ; 0.269      ; 2.012      ;
; 18.285 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 20.000       ; 0.269      ; 2.012      ;
; 18.287 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ; w_clk        ; w_clk       ; 20.000       ; 0.274      ; 2.015      ;
; 18.292 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.182     ; 1.501      ;
; 18.311 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.072     ; 1.612      ;
; 18.527 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.182     ; 1.266      ;
; 18.554 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.050     ; 1.391      ;
; 18.595 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 1.339      ;
; 18.798 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.050     ; 1.147      ;
; 18.938 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.996      ;
; 18.944 ; write_ctrl:u_write_ctrl1|c_state.S4    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.990      ;
; 18.945 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.989      ;
; 18.982 ; write_ctrl:u_write_ctrl1|c_state.S0    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.952      ;
; 19.089 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.845      ;
; 19.108 ; write_ctrl:u_write_ctrl1|c_state.S5    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.826      ;
; 19.201 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.733      ;
; 19.226 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.708      ;
; 19.275 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.659      ;
; 19.297 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.637      ;
; 19.297 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.061     ; 0.637      ;
; 19.312 ; write_ctrl:u_write_ctrl1|w_addr        ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 20.000       ; 0.269      ; 0.985      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'w_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.308 ; write_ctrl:u_write_ctrl1|w_addr        ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 0.000        ; 0.390      ; 0.885      ;
; 0.359 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.395 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.613      ;
; 0.410 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.628      ;
; 0.482 ; write_ctrl:u_write_ctrl1|c_state.S5    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.700      ;
; 0.525 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.743      ;
; 0.562 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.780      ;
; 0.601 ; write_ctrl:u_write_ctrl1|c_state.S4    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.819      ;
; 0.637 ; write_ctrl:u_write_ctrl1|c_state.S0    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.855      ;
; 0.640 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 0.858      ;
; 0.788 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.072      ; 1.017      ;
; 0.801 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.072      ; 1.030      ;
; 0.850 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ; w_clk        ; w_clk       ; 0.000        ; 0.390      ; 1.427      ;
; 0.915 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 1.133      ;
; 0.939 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.005     ; 1.131      ;
; 0.971 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.072      ; 1.200      ;
; 0.978 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 1.159      ;
; 0.995 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.072      ; 1.224      ;
; 1.161 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 1.342      ;
; 1.211 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ; w_clk        ; w_clk       ; 0.000        ; 0.394      ; 1.792      ;
; 1.212 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 0.000        ; 0.390      ; 1.789      ;
; 1.275 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 1.456      ;
; 1.283 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.050      ; 1.490      ;
; 1.421 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.050      ; 1.628      ;
; 1.455 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.005     ; 1.647      ;
; 1.518 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.005     ; 1.710      ;
; 1.553 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.050      ; 1.760      ;
; 1.564 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 1.782      ;
; 1.691 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.050      ; 1.898      ;
; 1.746 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.005     ; 1.938      ;
; 1.789 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.072      ; 2.018      ;
; 1.789 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.072      ; 2.018      ;
; 1.841 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.061      ; 2.059      ;
; 2.592 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 0.000        ; 0.002      ; 2.791      ;
; 2.862 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 0.000        ; 0.002      ; 3.061      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'r_clk'                                                                                                                                                                                                          ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; delay:u_delay1|c_cnt[25]          ; delay:u_delay1|c_cnt[25]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[22]          ; delay:u_delay1|c_cnt[22]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[21]          ; delay:u_delay1|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[19]          ; delay:u_delay1|c_cnt[19]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[17]          ; delay:u_delay1|c_cnt[17]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[15]          ; delay:u_delay1|c_cnt[15]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[14]          ; delay:u_delay1|c_cnt[14]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[13]          ; delay:u_delay1|c_cnt[13]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[12]          ; delay:u_delay1|c_cnt[12]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[7]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[27]          ; delay:u_delay2|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[26]          ; delay:u_delay2|c_cnt[26]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[25]          ; delay:u_delay2|c_cnt[25]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[24]          ; delay:u_delay2|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[23]          ; delay:u_delay2|c_cnt[23]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[22]          ; delay:u_delay2|c_cnt[22]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[21]          ; delay:u_delay2|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[20]          ; delay:u_delay2|c_cnt[20]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[19]          ; delay:u_delay2|c_cnt[19]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[18]          ; delay:u_delay2|c_cnt[18]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[17]          ; delay:u_delay2|c_cnt[17]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[14]          ; delay:u_delay2|c_cnt[14]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[13]          ; delay:u_delay2|c_cnt[13]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[12]          ; delay:u_delay2|c_cnt[12]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[11]          ; delay:u_delay2|c_cnt[11]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[10]          ; delay:u_delay2|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_cnt[9]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[7]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[27]          ; delay:u_delay1|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[26]          ; delay:u_delay1|c_cnt[26]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[24]          ; delay:u_delay1|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[23]          ; delay:u_delay1|c_cnt[23]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[20]          ; delay:u_delay1|c_cnt[20]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[18]          ; delay:u_delay1|c_cnt[18]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[9]           ; delay:u_delay1|c_cnt[9]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[5]           ; delay:u_delay1|c_cnt[5]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[16]          ; delay:u_delay1|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[11]          ; delay:u_delay1|c_cnt[11]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[10]          ; delay:u_delay1|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[6]           ; delay:u_delay1|c_cnt[6]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[4]           ; delay:u_delay1|c_cnt[4]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[3]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[2]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay1|c_cnt[8]           ; delay:u_delay1|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[16]          ; delay:u_delay2|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[15]          ; delay:u_delay2|c_cnt[15]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_cnt[6]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[5]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[4]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[3]           ; delay:u_delay2|c_cnt[3]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[2]           ; delay:u_delay2|c_cnt[2]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; read_ctrl:u_read_ctrl1|r_addr     ; read_ctrl:u_read_ctrl1|r_addr                                                                                              ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.376 ; read_ctrl:u_read_ctrl1|c_state.S4 ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.594      ;
; 0.387 ; read_ctrl:u_read_ctrl1|r_addr     ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~portb_address_reg0 ; r_clk        ; r_clk       ; 0.000        ; 0.317      ; 0.891      ;
; 0.407 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.625      ;
; 0.413 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.631      ;
; 0.414 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.632      ;
; 0.414 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.632      ;
; 0.415 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.633      ;
; 0.415 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.633      ;
; 0.416 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.634      ;
; 0.460 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.678      ;
; 0.461 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.679      ;
; 0.461 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.679      ;
; 0.463 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.681      ;
; 0.463 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.681      ;
; 0.514 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.732      ;
; 0.516 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.734      ;
; 0.517 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.735      ;
; 0.519 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.737      ;
; 0.521 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.739      ;
; 0.523 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.741      ;
; 0.525 ; read_d1                           ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.743      ;
; 0.527 ; read_d1                           ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.745      ;
; 0.557 ; read_ctrl:u_read_ctrl1|c_state.S2 ; dout_vld_d                                                                                                                 ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.775      ;
; 0.583 ; delay:u_delay2|c_state            ; delay:u_delay2|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.802      ;
; 0.590 ; delay:u_delay2|c_state            ; delay:u_delay2|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.809      ;
; 0.591 ; delay:u_delay2|c_state            ; delay:u_delay2|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.062      ; 0.810      ;
; 0.599 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.817      ;
; 0.600 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.818      ;
; 0.606 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.824      ;
; 0.607 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.825      ;
; 0.609 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.827      ;
; 0.613 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.831      ;
; 0.614 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.832      ;
; 0.614 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.832      ;
; 0.615 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.833      ;
; 0.618 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.836      ;
; 0.618 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.836      ;
; 0.619 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.837      ;
; 0.619 ; read_ctrl:u_read_ctrl1|c_state.S1 ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.837      ;
; 0.620 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.838      ;
; 0.622 ; read_ctrl:u_read_ctrl1|c_state.S5 ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.840      ;
; 0.633 ; read_ctrl:u_read_ctrl1|c_state.S1 ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.061      ; 0.851      ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'w_clk'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.480  ; 9.710        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.480  ; 9.710        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.480  ; 9.710        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 9.587  ; 9.771        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
; 9.741  ; 9.741        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~input|o                                                                                                              ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_ram_dual_2x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S0|clk                                                                                               ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S1|clk                                                                                               ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S2|clk                                                                                               ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S3|clk                                                                                               ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S4|clk                                                                                               ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S5|clk                                                                                               ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|status_vld[0]|clk                                                                                            ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|status_vld[1]|clk                                                                                            ;
; 9.749  ; 9.749        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|w_addr|clk                                                                                                   ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~inputclkctrl|inclk[0]                                                                                                ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~inputclkctrl|outclk                                                                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~input|i                                                                                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~input|i                                                                                                              ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 10.011 ; 10.227       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
; 10.043 ; 10.273       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.045 ; 10.275       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.045 ; 10.275       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~inputclkctrl|inclk[0]                                                                                                ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~inputclkctrl|outclk                                                                                                  ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_ram_dual_2x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S0|clk                                                                                               ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S1|clk                                                                                               ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S2|clk                                                                                               ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S3|clk                                                                                               ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S4|clk                                                                                               ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S5|clk                                                                                               ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|status_vld[0]|clk                                                                                            ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|status_vld[1]|clk                                                                                            ;
; 10.251 ; 10.251       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|w_addr|clk                                                                                                   ;
; 10.259 ; 10.259       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~input|o                                                                                                              ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; w_clk ; Rise       ; w_clk                                                                                                                      ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'r_clk'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[0]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[1]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[2]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[3]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[4]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[5]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[6]                          ;
; 9.497 ; 9.727        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[7]                          ;
; 9.499 ; 9.729        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[1]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[5]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[0]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[1]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[2]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[3]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[4]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[5]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[6]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[0]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[1]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[2]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[3]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[4]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[5]~reg0                                                                                                           ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[6]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; dout_vld_d                                                                                                                 ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[0]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[2]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[3]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[4]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[6]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[0]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[1]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[2]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[3]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[4]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[5]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[6]~reg0                                                                                                           ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S0                                                                                          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S4                                                                                          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[0]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[1]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[2]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[3]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[4]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[5]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[6]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[7]                                                                                             ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|r_addr                                                                                              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_d1                                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[0]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[10]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[11]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[16]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[18]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[1]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[24]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[26]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[27]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[2]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[3]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[4]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[5]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[6]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[8]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[9]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_state                                                                                                     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[15]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[16]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[20]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[21]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[22]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[23]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[24]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[25]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[26]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[27]                                                                                                   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[2]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[3]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_state                                                                                                     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; din_vld_d1                                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[12]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[13]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[14]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[15]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[17]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[19]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[20]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[21]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[22]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[23]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[25]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[7]                                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[0]                                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[10]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[11]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[12]                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din_vld   ; r_clk      ; 1.772 ; 2.285 ; Rise       ; r_clk           ;
; read      ; r_clk      ; 2.890 ; 3.446 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; 1.785 ; 2.343 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; 1.523 ; 2.074 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; 1.554 ; 2.097 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; 1.717 ; 2.280 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; 1.600 ; 2.180 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; 1.527 ; 2.078 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; 1.562 ; 2.117 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; 1.785 ; 2.343 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; 1.227 ; 1.748 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; 2.861 ; 3.456 ; Rise       ; w_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din_vld   ; r_clk      ; -1.385 ; -1.895 ; Rise       ; r_clk           ;
; read      ; r_clk      ; -1.595 ; -2.166 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; -0.877 ; -1.386 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; -1.161 ; -1.698 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; -1.191 ; -1.720 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; -1.348 ; -1.896 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; -1.236 ; -1.801 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; -1.165 ; -1.703 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; -1.199 ; -1.740 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; -1.412 ; -1.957 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; -0.877 ; -1.386 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; -2.197 ; -2.730 ; Rise       ; w_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 6.534 ; 6.519 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 7.050 ; 6.995 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 5.650 ; 5.742 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 5.561 ; 5.648 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 5.583 ; 5.666 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 5.588 ; 5.671 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 5.650 ; 5.742 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 5.621 ; 5.725 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 5.303 ; 5.390 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 5.326 ; 5.413 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 5.946 ; 5.960 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 5.785 ; 5.905 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 5.946 ; 5.960 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 5.266 ; 5.366 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 5.290 ; 5.393 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 5.299 ; 5.398 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 5.283 ; 5.378 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 5.358 ; 5.442 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 5.404 ; 5.524 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 5.316 ; 5.412 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 5.404 ; 5.524 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 5.308 ; 5.414 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 5.307 ; 5.404 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 5.259 ; 5.362 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 5.272 ; 5.369 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 5.287 ; 5.394 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 5.464 ; 5.571 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 5.106 ; 5.192 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 5.085 ; 5.174 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 5.328 ; 5.409 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 5.100 ; 5.182 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 5.107 ; 5.193 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 5.121 ; 5.206 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 5.464 ; 5.571 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 6.507 ; 6.498 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 7.159 ; 7.090 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 7.159 ; 7.090 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 6.924 ; 6.897 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 6.385 ; 6.365 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 6.879 ; 6.821 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 5.186 ; 5.275 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 5.434 ; 5.522 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 5.456 ; 5.541 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 5.459 ; 5.544 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 5.519 ; 5.612 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 5.492 ; 5.596 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 5.186 ; 5.275 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 5.208 ; 5.297 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 5.151 ; 5.252 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 5.649 ; 5.769 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 5.804 ; 5.822 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 5.151 ; 5.252 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 5.174 ; 5.278 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 5.183 ; 5.282 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 5.167 ; 5.263 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 5.239 ; 5.325 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 5.145 ; 5.248 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 5.201 ; 5.298 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 5.283 ; 5.404 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 5.193 ; 5.300 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 5.192 ; 5.290 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 5.145 ; 5.248 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 5.157 ; 5.256 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 5.171 ; 5.279 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 4.978 ; 5.068 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 4.997 ; 5.085 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 4.978 ; 5.068 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 5.211 ; 5.294 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 4.992 ; 5.075 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 4.999 ; 5.087 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 5.013 ; 5.099 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 5.342 ; 5.448 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 6.250 ; 6.207 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 6.755 ; 6.723 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 6.981 ; 6.909 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 6.755 ; 6.723 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 154.8 MHz  ; 154.8 MHz       ; r_clk      ;                                                               ;
; 482.16 MHz ; 250.0 MHz       ; w_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; r_clk ; 13.540 ; 0.000             ;
; w_clk ; 16.781 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; w_clk ; 0.301 ; 0.000             ;
; r_clk ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; w_clk ; 9.477 ; 0.000                            ;
; r_clk ; 9.491 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'r_clk'                                                                                                         ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 13.540 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 6.402      ;
; 13.566 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 6.370      ;
; 13.567 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 6.375      ;
; 13.691 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 6.249      ;
; 13.710 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 6.232      ;
; 13.719 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 6.221      ;
; 13.755 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 6.185      ;
; 13.791 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 6.151      ;
; 13.817 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 6.123      ;
; 13.833 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 6.106      ;
; 13.841 ; delay:u_delay1|c_cnt[12]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 6.095      ;
; 13.857 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 6.085      ;
; 13.896 ; delay:u_delay1|c_cnt[4]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 6.044      ;
; 13.955 ; delay:u_delay1|c_cnt[6]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 5.985      ;
; 13.976 ; delay:u_delay2|c_cnt[3]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.051     ; 5.968      ;
; 13.992 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.947      ;
; 13.993 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 5.949      ;
; 14.021 ; delay:u_delay1|c_cnt[13]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 5.915      ;
; 14.047 ; delay:u_delay2|c_cnt[2]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.051     ; 5.897      ;
; 14.085 ; delay:u_delay2|c_cnt[10]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.854      ;
; 14.086 ; delay:u_delay2|c_cnt[11]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.853      ;
; 14.091 ; delay:u_delay1|c_cnt[5]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 5.844      ;
; 14.091 ; delay:u_delay1|c_cnt[8]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 5.849      ;
; 14.158 ; delay:u_delay1|c_cnt[10]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 5.782      ;
; 14.189 ; delay:u_delay2|c_cnt[12]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.750      ;
; 14.195 ; delay:u_delay2|c_cnt[13]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.744      ;
; 14.218 ; delay:u_delay1|c_cnt[11]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 5.722      ;
; 14.291 ; delay:u_delay1|c_cnt[9]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.060     ; 5.644      ;
; 14.299 ; delay:u_delay2|c_cnt[14]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.640      ;
; 14.362 ; read_ctrl:u_read_ctrl1|c_state.S2 ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.069     ; 5.564      ;
; 14.495 ; delay:u_delay1|c_cnt[14]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 5.441      ;
; 14.618 ; read_ctrl:u_read_ctrl1|c_state.S5 ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 5.304      ;
; 14.631 ; delay:u_delay1|c_cnt[15]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 5.305      ;
; 14.654 ; delay:u_delay2|c_state            ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 5.287      ;
; 14.684 ; delay:u_delay1|c_cnt[17]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 5.252      ;
; 14.705 ; delay:u_delay2|c_cnt[17]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 5.234      ;
; 14.798 ; delay:u_delay1|c_cnt[16]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 5.142      ;
; 14.816 ; delay:u_delay1|c_cnt[19]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 5.120      ;
; 14.866 ; delay:u_delay1|c_cnt[21]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 5.070      ;
; 14.956 ; delay:u_delay1|c_state            ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.055     ; 4.984      ;
; 14.994 ; delay:u_delay2|c_cnt[15]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 4.953      ;
; 15.056 ; delay:u_delay1|c_cnt[22]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 4.880      ;
; 15.136 ; delay:u_delay1|c_cnt[18]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.797      ;
; 15.162 ; delay:u_delay2|c_cnt[16]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 4.785      ;
; 15.172 ; delay:u_delay2|c_cnt[18]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 4.767      ;
; 15.254 ; delay:u_delay1|c_cnt[25]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 4.682      ;
; 15.437 ; delay:u_delay2|c_cnt[19]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 4.502      ;
; 15.494 ; delay:u_delay2|c_cnt[20]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 4.447      ;
; 15.539 ; delay:u_delay1|c_cnt[20]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.063     ; 4.393      ;
; 15.576 ; delay:u_delay1|c_cnt[23]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.063     ; 4.356      ;
; 15.577 ; delay:u_delay2|c_cnt[21]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 4.364      ;
; 15.617 ; delay:u_delay2|c_cnt[22]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 4.324      ;
; 15.652 ; delay:u_delay2|c_cnt[23]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 4.289      ;
; 15.740 ; delay:u_delay1|c_cnt[24]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 4.193      ;
; 15.751 ; delay:u_delay2|c_cnt[24]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 4.190      ;
; 15.981 ; delay:u_delay1|c_cnt[26]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.062     ; 3.952      ;
; 16.124 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.818      ;
; 16.152 ; delay:u_delay2|c_cnt[25]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 3.789      ;
; 16.210 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.732      ;
; 16.275 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.077     ; 3.643      ;
; 16.303 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.077     ; 3.615      ;
; 16.312 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.630      ;
; 16.334 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 3.607      ;
; 16.348 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.594      ;
; 16.350 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.592      ;
; 16.380 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.562      ;
; 16.395 ; delay:u_delay2|c_cnt[26]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 3.546      ;
; 16.400 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.522      ;
; 16.404 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[22] ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 3.537      ;
; 16.413 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.529      ;
; 16.414 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.528      ;
; 16.428 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.494      ;
; 16.429 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.513      ;
; 16.448 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.494      ;
; 16.448 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.050     ; 3.497      ;
; 16.452 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.077     ; 3.466      ;
; 16.456 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.466      ;
; 16.463 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.479      ;
; 16.464 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.458      ;
; 16.482 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.460      ;
; 16.485 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.454      ;
; 16.487 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.050     ; 3.458      ;
; 16.501 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[20] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.441      ;
; 16.511 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.054     ; 3.430      ;
; 16.512 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.050     ; 3.433      ;
; 16.521 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[19] ; r_clk        ; r_clk       ; 20.000       ; -0.052     ; 3.422      ;
; 16.526 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.396      ;
; 16.526 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.416      ;
; 16.527 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[23] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.415      ;
; 16.537 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.405      ;
; 16.548 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.374      ;
; 16.550 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.392      ;
; 16.550 ; delay:u_delay1|c_cnt[12]          ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.077     ; 3.368      ;
; 16.551 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[20] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.391      ;
; 16.554 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.073     ; 3.368      ;
; 16.557 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.056     ; 3.382      ;
; 16.557 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[22] ; r_clk        ; r_clk       ; 20.000       ; -0.050     ; 3.388      ;
; 16.562 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[16] ; r_clk        ; r_clk       ; 20.000       ; -0.059     ; 3.374      ;
; 16.574 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.368      ;
; 16.583 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 3.359      ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'w_clk'                                                                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.781 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.152     ; 3.042      ;
; 17.051 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.152     ; 2.772      ;
; 17.909 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.161     ; 1.905      ;
; 17.926 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 2.014      ;
; 17.976 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.161     ; 1.838      ;
; 18.052 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.066     ; 1.877      ;
; 18.067 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.044     ; 1.884      ;
; 18.067 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.044     ; 1.884      ;
; 18.084 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.161     ; 1.730      ;
; 18.189 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.066     ; 1.740      ;
; 18.196 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 1.744      ;
; 18.292 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.044     ; 1.659      ;
; 18.292 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.044     ; 1.659      ;
; 18.301 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.161     ; 1.513      ;
; 18.322 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.066     ; 1.607      ;
; 18.400 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.172     ; 1.403      ;
; 18.459 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.066     ; 1.470      ;
; 18.476 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ; w_clk        ; w_clk       ; 20.000       ; 0.235      ; 1.779      ;
; 18.476 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ; w_clk        ; w_clk       ; 20.000       ; 0.239      ; 1.783      ;
; 18.476 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 20.000       ; 0.235      ; 1.779      ;
; 18.479 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.172     ; 1.324      ;
; 18.676 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.172     ; 1.127      ;
; 18.722 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.044     ; 1.229      ;
; 18.751 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 1.189      ;
; 18.929 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.044     ; 1.022      ;
; 19.058 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.882      ;
; 19.063 ; write_ctrl:u_write_ctrl1|c_state.S4    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.877      ;
; 19.063 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.877      ;
; 19.091 ; write_ctrl:u_write_ctrl1|c_state.S0    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.849      ;
; 19.181 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.759      ;
; 19.203 ; write_ctrl:u_write_ctrl1|c_state.S5    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.737      ;
; 19.288 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.652      ;
; 19.312 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.628      ;
; 19.357 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.583      ;
; 19.373 ; write_ctrl:u_write_ctrl1|w_addr        ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 20.000       ; 0.235      ; 0.882      ;
; 19.378 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.562      ;
; 19.378 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.055     ; 0.562      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'w_clk'                                                                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; write_ctrl:u_write_ctrl1|w_addr        ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 0.000        ; 0.351      ; 0.821      ;
; 0.312 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.358 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.557      ;
; 0.371 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.570      ;
; 0.434 ; write_ctrl:u_write_ctrl1|c_state.S5    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.633      ;
; 0.471 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.670      ;
; 0.504 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.703      ;
; 0.538 ; write_ctrl:u_write_ctrl1|c_state.S4    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.737      ;
; 0.568 ; write_ctrl:u_write_ctrl1|c_state.S0    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.767      ;
; 0.576 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 0.775      ;
; 0.724 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.066      ; 0.934      ;
; 0.725 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.066      ; 0.935      ;
; 0.748 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ; w_clk        ; w_clk       ; 0.000        ; 0.351      ; 1.268      ;
; 0.825 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 1.024      ;
; 0.845 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.013     ; 1.016      ;
; 0.888 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.066      ; 1.098      ;
; 0.901 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.024     ; 1.061      ;
; 0.910 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.066      ; 1.120      ;
; 1.071 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.024     ; 1.231      ;
; 1.077 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ; w_clk        ; w_clk       ; 0.000        ; 0.355      ; 1.601      ;
; 1.079 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 0.000        ; 0.351      ; 1.599      ;
; 1.144 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.044      ; 1.332      ;
; 1.167 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.024     ; 1.327      ;
; 1.275 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.044      ; 1.463      ;
; 1.326 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.013     ; 1.497      ;
; 1.384 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.013     ; 1.555      ;
; 1.397 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.044      ; 1.585      ;
; 1.417 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 1.616      ;
; 1.528 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.044      ; 1.716      ;
; 1.576 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.013     ; 1.747      ;
; 1.636 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.066      ; 1.846      ;
; 1.636 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.066      ; 1.846      ;
; 1.670 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.055      ; 1.869      ;
; 2.364 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.004     ; 2.544      ;
; 2.617 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.004     ; 2.797      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'r_clk'                                                                                                                                                                                                           ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; delay:u_delay1|c_cnt[16]          ; delay:u_delay1|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[11]          ; delay:u_delay1|c_cnt[11]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[10]          ; delay:u_delay1|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[6]           ; delay:u_delay1|c_cnt[6]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[4]           ; delay:u_delay1|c_cnt[4]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[3]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[2]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay1|c_cnt[8]           ; delay:u_delay1|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[19]          ; delay:u_delay2|c_cnt[19]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[18]          ; delay:u_delay2|c_cnt[18]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[17]          ; delay:u_delay2|c_cnt[17]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[16]          ; delay:u_delay2|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[15]          ; delay:u_delay2|c_cnt[15]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[14]          ; delay:u_delay2|c_cnt[14]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[13]          ; delay:u_delay2|c_cnt[13]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[12]          ; delay:u_delay2|c_cnt[12]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[11]          ; delay:u_delay2|c_cnt[11]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[10]          ; delay:u_delay2|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_cnt[9]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[7]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[3]           ; delay:u_delay2|c_cnt[3]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay2|c_cnt[2]           ; delay:u_delay2|c_cnt[2]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; read_ctrl:u_read_ctrl1|r_addr     ; read_ctrl:u_read_ctrl1|r_addr                                                                                              ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[27]          ; delay:u_delay1|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[26]          ; delay:u_delay1|c_cnt[26]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[24]          ; delay:u_delay1|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[23]          ; delay:u_delay1|c_cnt[23]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[20]          ; delay:u_delay1|c_cnt[20]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[18]          ; delay:u_delay1|c_cnt[18]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[9]           ; delay:u_delay1|c_cnt[9]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[5]           ; delay:u_delay1|c_cnt[5]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[25]          ; delay:u_delay1|c_cnt[25]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[22]          ; delay:u_delay1|c_cnt[22]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[21]          ; delay:u_delay1|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[19]          ; delay:u_delay1|c_cnt[19]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[17]          ; delay:u_delay1|c_cnt[17]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[15]          ; delay:u_delay1|c_cnt[15]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[14]          ; delay:u_delay1|c_cnt[14]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[13]          ; delay:u_delay1|c_cnt[13]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[12]          ; delay:u_delay1|c_cnt[12]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[7]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[27]          ; delay:u_delay2|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[26]          ; delay:u_delay2|c_cnt[26]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[25]          ; delay:u_delay2|c_cnt[25]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[24]          ; delay:u_delay2|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[23]          ; delay:u_delay2|c_cnt[23]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[22]          ; delay:u_delay2|c_cnt[22]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[21]          ; delay:u_delay2|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[20]          ; delay:u_delay2|c_cnt[20]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_cnt[6]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[5]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[4]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.340 ; read_ctrl:u_read_ctrl1|c_state.S4 ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.539      ;
; 0.363 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.561      ;
; 0.370 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.568      ;
; 0.371 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.569      ;
; 0.371 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.569      ;
; 0.372 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.570      ;
; 0.372 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.570      ;
; 0.373 ; read_ctrl:u_read_ctrl1|dout[6]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.571      ;
; 0.383 ; read_ctrl:u_read_ctrl1|r_addr     ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~portb_address_reg0 ; r_clk        ; r_clk       ; 0.000        ; 0.280      ; 0.832      ;
; 0.403 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.602      ;
; 0.405 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.604      ;
; 0.405 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.604      ;
; 0.406 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.605      ;
; 0.406 ; delay:u_delay1|c_state            ; delay:u_delay1|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.605      ;
; 0.452 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.650      ;
; 0.454 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.652      ;
; 0.455 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.653      ;
; 0.455 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.653      ;
; 0.457 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.655      ;
; 0.458 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.656      ;
; 0.468 ; read_ctrl:u_read_ctrl1|dout[4]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.666      ;
; 0.476 ; read_d1                           ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.675      ;
; 0.478 ; read_d1                           ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.677      ;
; 0.501 ; read_ctrl:u_read_ctrl1|c_state.S2 ; dout_vld_d                                                                                                                 ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.700      ;
; 0.525 ; delay:u_delay2|c_state            ; delay:u_delay2|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.723      ;
; 0.532 ; delay:u_delay2|c_state            ; delay:u_delay2|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.730      ;
; 0.532 ; delay:u_delay2|c_state            ; delay:u_delay2|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.730      ;
; 0.536 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.734      ;
; 0.537 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.735      ;
; 0.539 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.737      ;
; 0.539 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.737      ;
; 0.541 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.739      ;
; 0.546 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.744      ;
; 0.549 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.747      ;
; 0.551 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.749      ;
; 0.553 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.751      ;
; 0.554 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.752      ;
; 0.554 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.752      ;
; 0.556 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.754      ;
; 0.556 ; read_ctrl:u_read_ctrl1|dout[7]    ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.754      ;
; 0.557 ; read_ctrl:u_read_ctrl1|c_state.S1 ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.756      ;
; 0.565 ; read_ctrl:u_read_ctrl1|dout[5]    ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.054      ; 0.763      ;
; 0.569 ; read_ctrl:u_read_ctrl1|c_state.S1 ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.055      ; 0.768      ;
+-------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'w_clk'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.477  ; 9.707        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.477  ; 9.707        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.479  ; 9.709        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 9.583  ; 9.767        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
; 9.584  ; 9.768        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 9.584  ; 9.768        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 9.741  ; 9.741        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~input|o                                                                                                              ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S0|clk                                                                                               ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S1|clk                                                                                               ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S2|clk                                                                                               ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S3|clk                                                                                               ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S4|clk                                                                                               ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S5|clk                                                                                               ;
; 9.743  ; 9.743        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|w_addr|clk                                                                                                   ;
; 9.744  ; 9.744        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_ram_dual_2x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 9.744  ; 9.744        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|status_vld[0]|clk                                                                                            ;
; 9.744  ; 9.744        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|status_vld[1]|clk                                                                                            ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~inputclkctrl|inclk[0]                                                                                                ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~inputclkctrl|outclk                                                                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~input|i                                                                                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~input|i                                                                                                              ;
; 10.015 ; 10.231       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 10.015 ; 10.231       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 10.016 ; 10.232       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
; 10.057 ; 10.287       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.059 ; 10.289       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.059 ; 10.289       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~inputclkctrl|inclk[0]                                                                                                ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~inputclkctrl|outclk                                                                                                  ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_ram_dual_2x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|status_vld[0]|clk                                                                                            ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|status_vld[1]|clk                                                                                            ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S0|clk                                                                                               ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S1|clk                                                                                               ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S2|clk                                                                                               ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S3|clk                                                                                               ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S4|clk                                                                                               ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S5|clk                                                                                               ;
; 10.256 ; 10.256       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|w_addr|clk                                                                                                   ;
; 10.259 ; 10.259       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~input|o                                                                                                              ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; w_clk ; Rise       ; w_clk                                                                                                                      ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'r_clk'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[0]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[1]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[2]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[3]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[4]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[5]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[6]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[7]                          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[0]~reg0                                                                                                           ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[2]~reg0                                                                                                           ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[3]~reg0                                                                                                           ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[4]~reg0                                                                                                           ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[6]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[1]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[5]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[0]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[1]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[2]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[3]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[4]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[5]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[6]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[0]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[1]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[2]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[3]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[4]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[5]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[6]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[0]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[1]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[2]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[3]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[4]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[5]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[6]~reg0                                                                                                           ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[0]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[1]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[2]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[3]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[4]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[5]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[6]                                                                                             ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[7]                                                                                             ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[18]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[20]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[23]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[24]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[26]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[27]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[10]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[11]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[12]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[13]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[14]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[17]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[18]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[19]                                                                                                   ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[2]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[3]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[7]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[9]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; din_vld_d1                                                                                                                 ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; dout_vld_d                                                                                                                 ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S0                                                                                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S4                                                                                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|r_addr                                                                                              ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_d1                                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[12]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[13]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[14]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[15]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[17]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[19]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[21]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[22]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[25]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[7]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[0]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[1]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[20]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[21]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[22]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[23]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[24]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[25]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[26]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[27]                                                                                                   ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[4]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[5]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[6]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[8]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_state                                                                                                     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[0]                                                                                                    ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[10]                                                                                                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[11]                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din_vld   ; r_clk      ; 1.511 ; 1.957 ; Rise       ; r_clk           ;
; read      ; r_clk      ; 2.506 ; 2.974 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; 1.566 ; 2.023 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; 1.319 ; 1.791 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; 1.347 ; 1.800 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; 1.495 ; 1.978 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; 1.389 ; 1.868 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; 1.323 ; 1.784 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; 1.355 ; 1.813 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; 1.566 ; 2.023 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; 1.045 ; 1.510 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; 2.517 ; 2.991 ; Rise       ; w_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din_vld   ; r_clk      ; -1.169 ; -1.613 ; Rise       ; r_clk           ;
; read      ; r_clk      ; -1.356 ; -1.841 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; -0.726 ; -1.179 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; -0.988 ; -1.450 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; -1.015 ; -1.458 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; -1.157 ; -1.628 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; -1.056 ; -1.524 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; -0.992 ; -1.442 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; -1.023 ; -1.470 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; -1.226 ; -1.672 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; -0.726 ; -1.179 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; -1.917 ; -2.356 ; Rise       ; w_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 6.205 ; 6.128 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 6.686 ; 6.545 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 5.320 ; 5.456 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 5.236 ; 5.372 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 5.263 ; 5.389 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 5.273 ; 5.391 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 5.320 ; 5.456 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 5.279 ; 5.436 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 5.020 ; 5.130 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 5.041 ; 5.152 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 5.585 ; 5.658 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 5.464 ; 5.606 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 5.585 ; 5.658 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 4.995 ; 5.111 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 4.991 ; 5.126 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 5.025 ; 5.139 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 4.996 ; 5.113 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 5.056 ; 5.176 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 5.094 ; 5.248 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 5.035 ; 5.150 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 5.094 ; 5.248 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 5.012 ; 5.144 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 5.025 ; 5.139 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 4.981 ; 5.097 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 4.986 ; 5.100 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 4.986 ; 5.127 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 5.167 ; 5.293 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 4.845 ; 4.942 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 4.822 ; 4.920 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 5.050 ; 5.145 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 4.834 ; 4.926 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 4.848 ; 4.940 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 4.858 ; 4.950 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 5.167 ; 5.293 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 6.168 ; 6.107 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 6.798 ; 6.648 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 6.798 ; 6.648 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 6.565 ; 6.430 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 6.070 ; 5.990 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 6.533 ; 6.392 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 4.916 ; 5.025 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 5.124 ; 5.259 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 5.150 ; 5.275 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 5.159 ; 5.276 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 5.204 ; 5.340 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 5.164 ; 5.320 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 4.916 ; 5.025 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 4.936 ; 5.048 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 4.887 ; 5.008 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 5.341 ; 5.483 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 5.458 ; 5.532 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 4.892 ; 5.008 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 4.887 ; 5.023 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 4.920 ; 5.035 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 4.892 ; 5.009 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 4.950 ; 5.070 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 4.879 ; 4.996 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 4.932 ; 5.048 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 4.987 ; 5.141 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 4.911 ; 5.042 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 4.923 ; 5.037 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 4.879 ; 4.996 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 4.885 ; 4.999 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 4.884 ; 5.024 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 4.726 ; 4.825 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 4.747 ; 4.846 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 4.726 ; 4.825 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 4.945 ; 5.041 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 4.737 ; 4.830 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 4.751 ; 4.845 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 4.762 ; 4.855 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 5.057 ; 5.183 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 5.939 ; 5.846 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 6.411 ; 6.276 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 6.634 ; 6.485 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 6.411 ; 6.276 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; r_clk ; 15.935 ; 0.000             ;
; w_clk ; 17.902 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; w_clk ; 0.145 ; 0.000             ;
; r_clk ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; w_clk ; 9.200 ; 0.000                            ;
; r_clk ; 9.204 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'r_clk'                                                                                                         ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 15.935 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 4.012      ;
; 15.960 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 3.995      ;
; 15.978 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 3.977      ;
; 16.040 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.912      ;
; 16.075 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 3.880      ;
; 16.082 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.870      ;
; 16.105 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.847      ;
; 16.121 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 3.834      ;
; 16.131 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.821      ;
; 16.139 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.812      ;
; 16.174 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 3.781      ;
; 16.187 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.764      ;
; 16.188 ; delay:u_delay1|c_cnt[12]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.759      ;
; 16.217 ; delay:u_delay1|c_cnt[4]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.735      ;
; 16.250 ; delay:u_delay2|c_cnt[11]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.701      ;
; 16.260 ; delay:u_delay1|c_cnt[13]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.687      ;
; 16.261 ; delay:u_delay2|c_cnt[8]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 3.694      ;
; 16.262 ; delay:u_delay2|c_cnt[3]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 3.695      ;
; 16.267 ; delay:u_delay1|c_cnt[6]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.685      ;
; 16.276 ; delay:u_delay2|c_cnt[2]           ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 3.681      ;
; 16.294 ; delay:u_delay1|c_cnt[5]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.653      ;
; 16.304 ; delay:u_delay2|c_cnt[10]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.647      ;
; 16.325 ; delay:u_delay2|c_cnt[13]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.626      ;
; 16.350 ; delay:u_delay1|c_cnt[8]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.602      ;
; 16.378 ; delay:u_delay1|c_cnt[11]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.574      ;
; 16.384 ; delay:u_delay2|c_cnt[12]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.567      ;
; 16.399 ; read_ctrl:u_read_ctrl1|c_state.S2 ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.044     ; 3.544      ;
; 16.407 ; delay:u_delay1|c_cnt[10]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.545      ;
; 16.430 ; delay:u_delay1|c_cnt[9]           ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.517      ;
; 16.460 ; delay:u_delay2|c_cnt[14]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.491      ;
; 16.566 ; delay:u_delay1|c_cnt[14]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.381      ;
; 16.591 ; delay:u_delay1|c_cnt[15]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.356      ;
; 16.620 ; read_ctrl:u_read_ctrl1|c_state.S5 ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.049     ; 3.318      ;
; 16.636 ; delay:u_delay2|c_state            ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.316      ;
; 16.636 ; delay:u_delay1|c_cnt[17]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.311      ;
; 16.695 ; delay:u_delay2|c_cnt[17]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 3.256      ;
; 16.695 ; delay:u_delay1|c_cnt[16]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.257      ;
; 16.721 ; delay:u_delay1|c_cnt[19]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.226      ;
; 16.761 ; delay:u_delay1|c_cnt[21]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.186      ;
; 16.767 ; delay:u_delay1|c_state            ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 3.185      ;
; 16.887 ; delay:u_delay1|c_cnt[22]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 3.060      ;
; 16.906 ; delay:u_delay2|c_cnt[15]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.027     ; 3.054      ;
; 16.952 ; delay:u_delay1|c_cnt[18]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.042     ; 2.993      ;
; 16.960 ; delay:u_delay1|c_cnt[25]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 2.987      ;
; 16.993 ; delay:u_delay2|c_cnt[18]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 2.958      ;
; 17.020 ; delay:u_delay2|c_cnt[16]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.027     ; 2.940      ;
; 17.102 ; delay:u_delay2|c_cnt[19]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 2.849      ;
; 17.197 ; delay:u_delay2|c_cnt[21]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.755      ;
; 17.215 ; delay:u_delay2|c_cnt[20]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.737      ;
; 17.231 ; delay:u_delay1|c_cnt[20]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.043     ; 2.713      ;
; 17.249 ; delay:u_delay2|c_cnt[23]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.703      ;
; 17.252 ; delay:u_delay1|c_cnt[23]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.043     ; 2.692      ;
; 17.294 ; delay:u_delay2|c_cnt[22]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.658      ;
; 17.323 ; delay:u_delay1|c_cnt[24]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.042     ; 2.622      ;
; 17.376 ; delay:u_delay2|c_cnt[24]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.576      ;
; 17.491 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.464      ;
; 17.509 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.446      ;
; 17.530 ; delay:u_delay1|c_cnt[26]          ; delay:u_delay1|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.042     ; 2.415      ;
; 17.533 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 2.401      ;
; 17.567 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.385      ;
; 17.571 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.384      ;
; 17.587 ; delay:u_delay2|c_cnt[25]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.365      ;
; 17.600 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.355      ;
; 17.606 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.349      ;
; 17.607 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 2.327      ;
; 17.638 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 2.301      ;
; 17.651 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.304      ;
; 17.652 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.303      ;
; 17.659 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[22] ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.293      ;
; 17.670 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 2.281      ;
; 17.672 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 2.285      ;
; 17.680 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.275      ;
; 17.680 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 2.259      ;
; 17.686 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.269      ;
; 17.688 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 2.246      ;
; 17.699 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.253      ;
; 17.703 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 2.236      ;
; 17.705 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.250      ;
; 17.705 ; delay:u_delay2|c_cnt[6]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.250      ;
; 17.709 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.246      ;
; 17.712 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 2.227      ;
; 17.714 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 2.243      ;
; 17.718 ; delay:u_delay2|c_cnt[9]           ; delay:u_delay2|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 2.233      ;
; 17.720 ; delay:u_delay1|c_cnt[7]           ; delay:u_delay1|c_cnt[16] ; r_clk        ; r_clk       ; 20.000       ; -0.040     ; 2.227      ;
; 17.723 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.232      ;
; 17.724 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[20] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.231      ;
; 17.727 ; delay:u_delay2|c_cnt[26]          ; delay:u_delay2|c_state   ; r_clk        ; r_clk       ; 20.000       ; -0.035     ; 2.225      ;
; 17.727 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[21] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.228      ;
; 17.729 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 2.210      ;
; 17.737 ; delay:u_delay1|c_cnt[3]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 2.220      ;
; 17.744 ; delay:u_delay1|c_cnt[13]          ; delay:u_delay1|c_cnt[27] ; r_clk        ; r_clk       ; 20.000       ; -0.053     ; 2.190      ;
; 17.750 ; delay:u_delay2|c_cnt[7]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.036     ; 2.201      ;
; 17.750 ; delay:u_delay2|c_cnt[4]           ; delay:u_delay2|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.205      ;
; 17.753 ; delay:u_delay2|c_cnt[0]           ; delay:u_delay2|c_cnt[20] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.202      ;
; 17.761 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[19] ; r_clk        ; r_clk       ; 20.000       ; -0.031     ; 2.195      ;
; 17.763 ; delay:u_delay1|c_cnt[2]           ; delay:u_delay1|c_cnt[25] ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 2.194      ;
; 17.764 ; delay:u_delay1|c_cnt[1]           ; delay:u_delay1|c_cnt[22] ; r_clk        ; r_clk       ; 20.000       ; -0.030     ; 2.193      ;
; 17.766 ; delay:u_delay2|c_cnt[5]           ; delay:u_delay2|c_cnt[26] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.189      ;
; 17.771 ; delay:u_delay2|c_cnt[1]           ; delay:u_delay2|c_cnt[23] ; r_clk        ; r_clk       ; 20.000       ; -0.032     ; 2.184      ;
; 17.773 ; delay:u_delay1|c_cnt[0]           ; delay:u_delay1|c_cnt[24] ; r_clk        ; r_clk       ; 20.000       ; -0.048     ; 2.166      ;
+--------+-----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'w_clk'                                                                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.902 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.109     ; 1.956      ;
; 18.083 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.109     ; 1.775      ;
; 18.689 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.115     ; 1.163      ;
; 18.698 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 1.253      ;
; 18.709 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.115     ; 1.143      ;
; 18.757 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.115     ; 1.095      ;
; 18.774 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.028     ; 1.185      ;
; 18.774 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.028     ; 1.185      ;
; 18.811 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.043     ; 1.133      ;
; 18.835 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 1.116      ;
; 18.907 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.043     ; 1.037      ;
; 18.925 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.028     ; 1.034      ;
; 18.925 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.028     ; 1.034      ;
; 18.932 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 20.000       ; -0.115     ; 0.920      ;
; 18.970 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.123     ; 0.874      ;
; 18.981 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.043     ; 0.963      ;
; 18.990 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.123     ; 0.854      ;
; 19.012 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ; w_clk        ; w_clk       ; 20.000       ; 0.149      ; 1.146      ;
; 19.012 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 20.000       ; 0.149      ; 1.146      ;
; 19.014 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ; w_clk        ; w_clk       ; 20.000       ; 0.152      ; 1.147      ;
; 19.066 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.043     ; 0.878      ;
; 19.131 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 20.000       ; -0.123     ; 0.713      ;
; 19.163 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.028     ; 0.796      ;
; 19.216 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.735      ;
; 19.306 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.028     ; 0.653      ;
; 19.405 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.546      ;
; 19.407 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.544      ;
; 19.411 ; write_ctrl:u_write_ctrl1|c_state.S4    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.540      ;
; 19.433 ; write_ctrl:u_write_ctrl1|c_state.S0    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.518      ;
; 19.504 ; write_ctrl:u_write_ctrl1|c_state.S5    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.447      ;
; 19.506 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.445      ;
; 19.551 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.400      ;
; 19.566 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.385      ;
; 19.581 ; write_ctrl:u_write_ctrl1|w_addr        ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 20.000       ; 0.149      ; 0.577      ;
; 19.592 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 20.000       ; -0.036     ; 0.359      ;
; 19.602 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.035     ; 0.350      ;
; 19.602 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 20.000       ; -0.035     ; 0.350      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'w_clk'                                                                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; write_ctrl:u_write_ctrl1|w_addr        ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 0.000        ; 0.228      ; 0.477      ;
; 0.187 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.205 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.325      ;
; 0.217 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.337      ;
; 0.255 ; write_ctrl:u_write_ctrl1|c_state.S5    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.375      ;
; 0.271 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.391      ;
; 0.300 ; write_ctrl:u_write_ctrl1|c_state.S3    ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.420      ;
; 0.323 ; write_ctrl:u_write_ctrl1|c_state.S4    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.443      ;
; 0.338 ; write_ctrl:u_write_ctrl1|c_state.S0    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.458      ;
; 0.344 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.464      ;
; 0.418 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.043      ; 0.545      ;
; 0.420 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.043      ; 0.547      ;
; 0.461 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ; w_clk        ; w_clk       ; 0.000        ; 0.228      ; 0.793      ;
; 0.487 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.607      ;
; 0.497 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 0.605      ;
; 0.517 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.023     ; 0.618      ;
; 0.523 ; write_ctrl:u_write_ctrl1|c_state.S2    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.043      ; 0.650      ;
; 0.525 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.043      ; 0.652      ;
; 0.615 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.023     ; 0.716      ;
; 0.673 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ; w_clk        ; w_clk       ; 0.000        ; 0.230      ; 1.007      ;
; 0.673 ; write_ctrl:u_write_ctrl1|c_state.S2    ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ; w_clk        ; w_clk       ; 0.000        ; 0.228      ; 1.005      ;
; 0.682 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.023     ; 0.783      ;
; 0.709 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.028      ; 0.821      ;
; 0.779 ; dout_vld_d                             ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 0.887      ;
; 0.797 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.028      ; 0.909      ;
; 0.803 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 0.911      ;
; 0.817 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 0.937      ;
; 0.861 ; write_ctrl:u_write_ctrl1|status_vld[1] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.028      ; 0.973      ;
; 0.935 ; write_ctrl:u_write_ctrl1|status_vld[0] ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.028      ; 1.047      ;
; 0.954 ; read_ctrl:u_read_ctrl1|r_addr          ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; r_clk        ; w_clk       ; 0.000        ; -0.016     ; 1.062      ;
; 0.961 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.043      ; 1.088      ;
; 0.961 ; write_ctrl:u_write_ctrl1|c_state.S1    ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ; w_clk        ; w_clk       ; 0.000        ; 0.043      ; 1.088      ;
; 0.983 ; write_ctrl:u_write_ctrl1|w_addr        ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; w_clk        ; w_clk       ; 0.000        ; 0.036      ; 1.103      ;
; 1.464 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.010     ; 1.578      ;
; 1.602 ; din_vld_d1                             ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ; r_clk        ; w_clk       ; 0.000        ; -0.010     ; 1.716      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'r_clk'                                                                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; read_ctrl:u_read_ctrl1|r_addr          ; read_ctrl:u_read_ctrl1|r_addr                                                                                              ; r_clk        ; r_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[27]               ; delay:u_delay1|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[26]               ; delay:u_delay1|c_cnt[26]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[24]               ; delay:u_delay1|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[23]               ; delay:u_delay1|c_cnt[23]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[20]               ; delay:u_delay1|c_cnt[20]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[18]               ; delay:u_delay1|c_cnt[18]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[9]                ; delay:u_delay1|c_cnt[9]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[5]                ; delay:u_delay1|c_cnt[5]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[25]               ; delay:u_delay1|c_cnt[25]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[22]               ; delay:u_delay1|c_cnt[22]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[21]               ; delay:u_delay1|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[19]               ; delay:u_delay1|c_cnt[19]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[17]               ; delay:u_delay1|c_cnt[17]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[16]               ; delay:u_delay1|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[15]               ; delay:u_delay1|c_cnt[15]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[14]               ; delay:u_delay1|c_cnt[14]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[13]               ; delay:u_delay1|c_cnt[13]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[12]               ; delay:u_delay1|c_cnt[12]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[11]               ; delay:u_delay1|c_cnt[11]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[10]               ; delay:u_delay1|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[7]                ; delay:u_delay1|c_cnt[7]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[6]                ; delay:u_delay1|c_cnt[6]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[4]                ; delay:u_delay1|c_cnt[4]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[3]                ; delay:u_delay1|c_cnt[3]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[2]                ; delay:u_delay1|c_cnt[2]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[1]                ; delay:u_delay1|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[0]                ; delay:u_delay1|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay1|c_cnt[8]                ; delay:u_delay1|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[27]               ; delay:u_delay2|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[26]               ; delay:u_delay2|c_cnt[26]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[25]               ; delay:u_delay2|c_cnt[25]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[24]               ; delay:u_delay2|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[23]               ; delay:u_delay2|c_cnt[23]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[22]               ; delay:u_delay2|c_cnt[22]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[21]               ; delay:u_delay2|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[20]               ; delay:u_delay2|c_cnt[20]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[19]               ; delay:u_delay2|c_cnt[19]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[18]               ; delay:u_delay2|c_cnt[18]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[17]               ; delay:u_delay2|c_cnt[17]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[16]               ; delay:u_delay2|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[15]               ; delay:u_delay2|c_cnt[15]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[14]               ; delay:u_delay2|c_cnt[14]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[13]               ; delay:u_delay2|c_cnt[13]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[12]               ; delay:u_delay2|c_cnt[12]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[11]               ; delay:u_delay2|c_cnt[11]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[10]               ; delay:u_delay2|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[9]                ; delay:u_delay2|c_cnt[9]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[8]                ; delay:u_delay2|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[7]                ; delay:u_delay2|c_cnt[7]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[6]                ; delay:u_delay2|c_cnt[6]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[5]                ; delay:u_delay2|c_cnt[5]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[4]                ; delay:u_delay2|c_cnt[4]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[3]                ; delay:u_delay2|c_cnt[3]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[2]                ; delay:u_delay2|c_cnt[2]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[1]                ; delay:u_delay2|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay2|c_cnt[0]                ; delay:u_delay2|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; read_ctrl:u_read_ctrl1|c_state.S4      ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.202 ; read_ctrl:u_read_ctrl1|r_addr          ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~portb_address_reg0 ; r_clk        ; r_clk       ; 0.000        ; 0.180      ; 0.486      ;
; 0.214 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.333      ;
; 0.220 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.339      ;
; 0.220 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.339      ;
; 0.221 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.340      ;
; 0.221 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.340      ;
; 0.222 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.341      ;
; 0.226 ; read_ctrl:u_read_ctrl1|dout[6]         ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.345      ;
; 0.246 ; delay:u_delay1|c_state                 ; delay:u_delay1|c_cnt[16]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.365      ;
; 0.247 ; delay:u_delay1|c_state                 ; delay:u_delay1|c_cnt[10]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.366      ;
; 0.249 ; delay:u_delay1|c_state                 ; delay:u_delay1|c_cnt[0]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.368      ;
; 0.249 ; delay:u_delay1|c_state                 ; delay:u_delay1|c_cnt[8]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.368      ;
; 0.251 ; delay:u_delay1|c_state                 ; delay:u_delay1|c_cnt[1]                                                                                                    ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.370      ;
; 0.274 ; read_d1                                ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; read_d1                                ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.036      ; 0.395      ;
; 0.276 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.395      ;
; 0.278 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.397      ;
; 0.278 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.397      ;
; 0.279 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.398      ;
; 0.280 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.400      ;
; 0.285 ; read_ctrl:u_read_ctrl1|dout[4]         ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.404      ;
; 0.291 ; read_ctrl:u_read_ctrl1|c_state.S2      ; dout_vld_d                                                                                                                 ; r_clk        ; r_clk       ; 0.000        ; 0.036      ; 0.411      ;
; 0.309 ; delay:u_delay2|c_state                 ; delay:u_delay2|c_cnt[24]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.428      ;
; 0.314 ; write_ctrl:u_write_ctrl1|status_vld[0] ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ; w_clk        ; r_clk       ; 0.000        ; 0.115      ; 0.553      ;
; 0.314 ; delay:u_delay2|c_state                 ; delay:u_delay2|c_cnt[27]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.433      ;
; 0.315 ; delay:u_delay2|c_state                 ; delay:u_delay2|c_cnt[21]                                                                                                   ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.434      ;
; 0.316 ; write_ctrl:u_write_ctrl1|status_vld[0] ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ; w_clk        ; r_clk       ; 0.000        ; 0.115      ; 0.555      ;
; 0.325 ; read_ctrl:u_read_ctrl1|c_state.S5      ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ; r_clk        ; r_clk       ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.444      ;
; 0.326 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.445      ;
; 0.328 ; read_ctrl:u_read_ctrl1|dout[5]         ; fnd_out3[6]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.447      ;
; 0.329 ; read_ctrl:u_read_ctrl1|dout[5]         ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.448      ;
; 0.330 ; read_ctrl:u_read_ctrl1|dout[5]         ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.449      ;
; 0.333 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[2]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.452      ;
; 0.333 ; read_ctrl:u_read_ctrl1|dout[5]         ; fnd_out3[4]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.452      ;
; 0.334 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.453      ;
; 0.334 ; read_ctrl:u_read_ctrl1|dout[5]         ; fnd_out3[3]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.453      ;
; 0.334 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[0]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.453      ;
; 0.334 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[5]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.453      ;
; 0.334 ; read_ctrl:u_read_ctrl1|dout[7]         ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.453      ;
; 0.336 ; read_ctrl:u_read_ctrl1|dout[5]         ; fnd_out3[1]~reg0                                                                                                           ; r_clk        ; r_clk       ; 0.000        ; 0.035      ; 0.455      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'w_clk'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.200  ; 9.430        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.200  ; 9.430        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.202  ; 9.432        ; 0.230          ; Low Pulse Width  ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
; 9.439  ; 9.439        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~input|o                                                                                                              ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S0|clk                                                                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S1|clk                                                                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S2|clk                                                                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S3|clk                                                                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S4|clk                                                                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|c_state.S5|clk                                                                                               ;
; 9.443  ; 9.443        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|w_addr|clk                                                                                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_ram_dual_2x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|status_vld[0]|clk                                                                                            ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; u_write_ctrl1|status_vld[1]|clk                                                                                            ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~inputclkctrl|inclk[0]                                                                                                ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~inputclkctrl|outclk                                                                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~input|i                                                                                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; w_clk ; Rise       ; w_clk~input|i                                                                                                              ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 10.335 ; 10.551       ; 0.216          ; High Pulse Width ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
; 10.336 ; 10.566       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.336 ; 10.566       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.336 ; 10.566       ; 0.230          ; High Pulse Width ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~inputclkctrl|inclk[0]                                                                                                ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~inputclkctrl|outclk                                                                                                  ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S0|clk                                                                                               ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S1|clk                                                                                               ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S2|clk                                                                                               ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S3|clk                                                                                               ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S4|clk                                                                                               ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|c_state.S5|clk                                                                                               ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|w_addr|clk                                                                                                   ;
; 10.556 ; 10.556       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_ram_dual_2x8|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 10.556 ; 10.556       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|status_vld[0]|clk                                                                                            ;
; 10.556 ; 10.556       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; u_write_ctrl1|status_vld[1]|clk                                                                                            ;
; 10.561 ; 10.561       ; 0.000          ; High Pulse Width ; w_clk ; Rise       ; w_clk~input|o                                                                                                              ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; w_clk ; Rise       ; w_clk                                                                                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S0                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S1                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S2                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S3                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S4                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|c_state.S5                                                                                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[0]                                                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|status_vld[1]                                                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; w_clk ; Rise       ; write_ctrl:u_write_ctrl1|w_addr                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'r_clk'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[0]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[1]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[2]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[3]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[4]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[5]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[6]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|q_b[7]                          ;
; 9.204 ; 9.434        ; 0.230          ; Low Pulse Width ; r_clk ; Rise       ; ram_dual_2x8:u_ram_dual_2x8|altsyncram:altsyncram_component|altsyncram_haj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[0]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[2]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[3]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[4]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[6]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[0]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[1]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[2]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[3]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[4]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[5]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out3[6]~reg0                                                                                                           ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[0]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[1]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[2]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[3]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[4]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[5]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[6]                                                                                             ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|dout[7]                                                                                             ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; dout_vld_d                                                                                                                 ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[1]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out1[5]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[0]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[1]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[2]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[3]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[4]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[5]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out2[6]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[0]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[1]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[2]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[3]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[4]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[5]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; fnd_out4[6]~reg0                                                                                                           ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S0                                                                                          ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S1                                                                                          ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S2                                                                                          ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S4                                                                                          ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|c_state.S5                                                                                          ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_ctrl:u_read_ctrl1|r_addr                                                                                              ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; read_d1                                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[0]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[10]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[11]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[16]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[1]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[2]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[3]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[4]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[5]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[6]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[8]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[9]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_state                                                                                                     ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[0]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[10]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[11]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[12]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[13]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[14]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[15]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[16]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[17]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[18]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[19]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[1]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[20]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[21]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[22]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[23]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[24]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[25]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[26]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[27]                                                                                                   ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[4]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[5]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[6]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[7]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[8]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_cnt[9]                                                                                                    ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay2|c_state                                                                                                     ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[12]                                                                                                   ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[13]                                                                                                   ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[14]                                                                                                   ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[15]                                                                                                   ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[17]                                                                                                   ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[18]                                                                                                   ;
; 9.268 ; 9.452        ; 0.184          ; Low Pulse Width ; r_clk ; Rise       ; delay:u_delay1|c_cnt[19]                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din_vld   ; r_clk      ; 0.994 ; 1.771 ; Rise       ; r_clk           ;
; read      ; r_clk      ; 1.619 ; 2.412 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; 1.010 ; 1.838 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; 0.867 ; 1.672 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; 0.878 ; 1.678 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; 0.987 ; 1.817 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; 0.915 ; 1.726 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; 0.861 ; 1.668 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; 0.898 ; 1.695 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; 1.010 ; 1.838 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; 0.702 ; 1.479 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; 1.592 ; 2.452 ; Rise       ; w_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din_vld   ; r_clk      ; -0.773 ; -1.549 ; Rise       ; r_clk           ;
; read      ; r_clk      ; -0.896 ; -1.692 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; -0.493 ; -1.263 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; -0.652 ; -1.448 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; -0.662 ; -1.453 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; -0.767 ; -1.587 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; -0.698 ; -1.500 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; -0.646 ; -1.444 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; -0.681 ; -1.470 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; -0.789 ; -1.607 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; -0.493 ; -1.263 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; -1.226 ; -2.041 ; Rise       ; w_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 3.938 ; 4.018 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 4.189 ; 4.279 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 3.452 ; 3.428 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 3.379 ; 3.372 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 3.404 ; 3.391 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 3.404 ; 3.389 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 3.452 ; 3.428 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 3.433 ; 3.413 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 3.220 ; 3.227 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 3.243 ; 3.244 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 3.611 ; 3.561 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 3.532 ; 3.501 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 3.611 ; 3.561 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 3.193 ; 3.212 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 3.212 ; 3.225 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 3.218 ; 3.236 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 3.208 ; 3.220 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 3.257 ; 3.253 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 3.271 ; 3.285 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 3.248 ; 3.258 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 3.271 ; 3.285 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 3.228 ; 3.247 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 3.241 ; 3.251 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 3.194 ; 3.216 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 3.198 ; 3.220 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 3.207 ; 3.220 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 3.319 ; 3.325 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 3.096 ; 3.117 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 3.088 ; 3.115 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 3.248 ; 3.247 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 3.090 ; 3.111 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 3.108 ; 3.131 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 3.120 ; 3.143 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 3.319 ; 3.325 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 3.864 ; 3.938 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 4.220 ; 4.333 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 4.220 ; 4.333 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 4.099 ; 4.169 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 3.851 ; 3.924 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 4.091 ; 4.175 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 3.150 ; 3.159 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 3.304 ; 3.300 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 3.326 ; 3.318 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 3.327 ; 3.316 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 3.374 ; 3.354 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 3.355 ; 3.340 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 3.150 ; 3.159 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 3.174 ; 3.178 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 3.124 ; 3.146 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 3.449 ; 3.422 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 3.525 ; 3.480 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 3.124 ; 3.146 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 3.142 ; 3.158 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 3.148 ; 3.168 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 3.138 ; 3.153 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 3.185 ; 3.184 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 3.126 ; 3.150 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 3.179 ; 3.192 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 3.200 ; 3.216 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 3.160 ; 3.181 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 3.172 ; 3.185 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 3.126 ; 3.150 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 3.130 ; 3.155 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 3.138 ; 3.154 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 3.024 ; 3.048 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 3.030 ; 3.053 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 3.024 ; 3.053 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 3.178 ; 3.179 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 3.024 ; 3.048 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 3.043 ; 3.069 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 3.055 ; 3.081 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 3.245 ; 3.254 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 3.717 ; 3.773 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 4.001 ; 4.066 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 4.117 ; 4.223 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 4.001 ; 4.066 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.818 ; 0.145 ; N/A      ; N/A     ; 9.200               ;
;  r_clk           ; 12.818 ; 0.187 ; N/A      ; N/A     ; 9.204               ;
;  w_clk           ; 16.425 ; 0.145 ; N/A      ; N/A     ; 9.200               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  r_clk           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  w_clk           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din_vld   ; r_clk      ; 1.772 ; 2.285 ; Rise       ; r_clk           ;
; read      ; r_clk      ; 2.890 ; 3.446 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; 1.785 ; 2.343 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; 1.523 ; 2.074 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; 1.554 ; 2.097 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; 1.717 ; 2.280 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; 1.600 ; 2.180 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; 1.527 ; 2.078 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; 1.562 ; 2.117 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; 1.785 ; 2.343 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; 1.227 ; 1.748 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; 2.861 ; 3.456 ; Rise       ; w_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din_vld   ; r_clk      ; -0.773 ; -1.549 ; Rise       ; r_clk           ;
; read      ; r_clk      ; -0.896 ; -1.692 ; Rise       ; r_clk           ;
; din[*]    ; w_clk      ; -0.493 ; -1.179 ; Rise       ; w_clk           ;
;  din[0]   ; w_clk      ; -0.652 ; -1.448 ; Rise       ; w_clk           ;
;  din[1]   ; w_clk      ; -0.662 ; -1.453 ; Rise       ; w_clk           ;
;  din[2]   ; w_clk      ; -0.767 ; -1.587 ; Rise       ; w_clk           ;
;  din[3]   ; w_clk      ; -0.698 ; -1.500 ; Rise       ; w_clk           ;
;  din[4]   ; w_clk      ; -0.646 ; -1.442 ; Rise       ; w_clk           ;
;  din[5]   ; w_clk      ; -0.681 ; -1.470 ; Rise       ; w_clk           ;
;  din[6]   ; w_clk      ; -0.789 ; -1.607 ; Rise       ; w_clk           ;
;  din[7]   ; w_clk      ; -0.493 ; -1.179 ; Rise       ; w_clk           ;
; din_vld   ; w_clk      ; -1.226 ; -2.041 ; Rise       ; w_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 6.534 ; 6.519 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 7.050 ; 6.995 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 5.650 ; 5.742 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 5.561 ; 5.648 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 5.583 ; 5.666 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 5.588 ; 5.671 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 5.650 ; 5.742 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 5.621 ; 5.725 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 5.303 ; 5.390 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 5.326 ; 5.413 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 5.946 ; 5.960 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 5.785 ; 5.905 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 5.946 ; 5.960 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 5.266 ; 5.366 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 5.290 ; 5.393 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 5.299 ; 5.398 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 5.283 ; 5.378 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 5.358 ; 5.442 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 5.404 ; 5.524 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 5.316 ; 5.412 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 5.404 ; 5.524 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 5.308 ; 5.414 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 5.307 ; 5.404 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 5.259 ; 5.362 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 5.272 ; 5.369 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 5.287 ; 5.394 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 5.464 ; 5.571 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 5.106 ; 5.192 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 5.085 ; 5.174 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 5.328 ; 5.409 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 5.100 ; 5.182 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 5.107 ; 5.193 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 5.121 ; 5.206 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 5.464 ; 5.571 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 6.507 ; 6.498 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 7.159 ; 7.090 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 7.159 ; 7.090 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 6.924 ; 6.897 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; dout_err       ; r_clk      ; 3.851 ; 3.924 ; Rise       ; r_clk           ;
; dout_vld       ; r_clk      ; 4.091 ; 4.175 ; Rise       ; r_clk           ;
; fnd_out1[*]    ; r_clk      ; 3.150 ; 3.159 ; Rise       ; r_clk           ;
;  fnd_out1[0]   ; r_clk      ; 3.304 ; 3.300 ; Rise       ; r_clk           ;
;  fnd_out1[1]   ; r_clk      ; 3.326 ; 3.318 ; Rise       ; r_clk           ;
;  fnd_out1[2]   ; r_clk      ; 3.327 ; 3.316 ; Rise       ; r_clk           ;
;  fnd_out1[3]   ; r_clk      ; 3.374 ; 3.354 ; Rise       ; r_clk           ;
;  fnd_out1[4]   ; r_clk      ; 3.355 ; 3.340 ; Rise       ; r_clk           ;
;  fnd_out1[5]   ; r_clk      ; 3.150 ; 3.159 ; Rise       ; r_clk           ;
;  fnd_out1[6]   ; r_clk      ; 3.174 ; 3.178 ; Rise       ; r_clk           ;
; fnd_out2[*]    ; r_clk      ; 3.124 ; 3.146 ; Rise       ; r_clk           ;
;  fnd_out2[0]   ; r_clk      ; 3.449 ; 3.422 ; Rise       ; r_clk           ;
;  fnd_out2[1]   ; r_clk      ; 3.525 ; 3.480 ; Rise       ; r_clk           ;
;  fnd_out2[2]   ; r_clk      ; 3.124 ; 3.146 ; Rise       ; r_clk           ;
;  fnd_out2[3]   ; r_clk      ; 3.142 ; 3.158 ; Rise       ; r_clk           ;
;  fnd_out2[4]   ; r_clk      ; 3.148 ; 3.168 ; Rise       ; r_clk           ;
;  fnd_out2[5]   ; r_clk      ; 3.138 ; 3.153 ; Rise       ; r_clk           ;
;  fnd_out2[6]   ; r_clk      ; 3.185 ; 3.184 ; Rise       ; r_clk           ;
; fnd_out3[*]    ; r_clk      ; 3.126 ; 3.150 ; Rise       ; r_clk           ;
;  fnd_out3[0]   ; r_clk      ; 3.179 ; 3.192 ; Rise       ; r_clk           ;
;  fnd_out3[1]   ; r_clk      ; 3.200 ; 3.216 ; Rise       ; r_clk           ;
;  fnd_out3[2]   ; r_clk      ; 3.160 ; 3.181 ; Rise       ; r_clk           ;
;  fnd_out3[3]   ; r_clk      ; 3.172 ; 3.185 ; Rise       ; r_clk           ;
;  fnd_out3[4]   ; r_clk      ; 3.126 ; 3.150 ; Rise       ; r_clk           ;
;  fnd_out3[5]   ; r_clk      ; 3.130 ; 3.155 ; Rise       ; r_clk           ;
;  fnd_out3[6]   ; r_clk      ; 3.138 ; 3.154 ; Rise       ; r_clk           ;
; fnd_out4[*]    ; r_clk      ; 3.024 ; 3.048 ; Rise       ; r_clk           ;
;  fnd_out4[0]   ; r_clk      ; 3.030 ; 3.053 ; Rise       ; r_clk           ;
;  fnd_out4[1]   ; r_clk      ; 3.024 ; 3.053 ; Rise       ; r_clk           ;
;  fnd_out4[2]   ; r_clk      ; 3.178 ; 3.179 ; Rise       ; r_clk           ;
;  fnd_out4[3]   ; r_clk      ; 3.024 ; 3.048 ; Rise       ; r_clk           ;
;  fnd_out4[4]   ; r_clk      ; 3.043 ; 3.069 ; Rise       ; r_clk           ;
;  fnd_out4[5]   ; r_clk      ; 3.055 ; 3.081 ; Rise       ; r_clk           ;
;  fnd_out4[6]   ; r_clk      ; 3.245 ; 3.254 ; Rise       ; r_clk           ;
; full           ; w_clk      ; 3.717 ; 3.773 ; Rise       ; w_clk           ;
; status_vld[*]  ; w_clk      ; 4.001 ; 4.066 ; Rise       ; w_clk           ;
;  status_vld[0] ; w_clk      ; 4.117 ; 4.223 ; Rise       ; w_clk           ;
;  status_vld[1] ; w_clk      ; 4.001 ; 4.066 ; Rise       ; w_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; full          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_vld      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_err      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; status_vld[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; status_vld[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out1[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out2[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out3[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_out4[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; w_clk                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_rst                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; r_clk                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din_vld                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; read                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; din[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; dout_vld      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; dout_err      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; status_vld[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; status_vld[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; fnd_out1[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out1[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out2[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out3[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_out4[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; dout_vld      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; dout_err      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; status_vld[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; status_vld[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; fnd_out1[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out1[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out2[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out3[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_out4[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; r_clk      ; r_clk    ; 2174     ; 0        ; 0        ; 0        ;
; w_clk      ; r_clk    ; 6        ; 0        ; 0        ; 0        ;
; r_clk      ; w_clk    ; 11       ; 0        ; 0        ; 0        ;
; w_clk      ; w_clk    ; 31       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; r_clk      ; r_clk    ; 2174     ; 0        ; 0        ; 0        ;
; w_clk      ; r_clk    ; 6        ; 0        ; 0        ; 0        ;
; r_clk      ; w_clk    ; 11       ; 0        ; 0        ; 0        ;
; w_clk      ; w_clk    ; 31       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 128   ; 128  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 09 09:37:35 2023
Info: Command: quartus_sta memory_hw -c memory_hw
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'memory_hw.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.818
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.818               0.000 r_clk 
    Info (332119):    16.425               0.000 w_clk 
Info (332146): Worst-case hold slack is 0.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.308               0.000 w_clk 
    Info (332119):     0.358               0.000 r_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.480               0.000 w_clk 
    Info (332119):     9.497               0.000 r_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 13.540
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.540               0.000 r_clk 
    Info (332119):    16.781               0.000 w_clk 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 w_clk 
    Info (332119):     0.312               0.000 r_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.477               0.000 w_clk 
    Info (332119):     9.491               0.000 r_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.935
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.935               0.000 r_clk 
    Info (332119):    17.902               0.000 w_clk 
Info (332146): Worst-case hold slack is 0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.145               0.000 w_clk 
    Info (332119):     0.187               0.000 r_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.200               0.000 w_clk 
    Info (332119):     9.204               0.000 r_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4714 megabytes
    Info: Processing ended: Tue May 09 09:37:38 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


