`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/12/08 22:00:30
// Design Name: 
// Module Name: pc
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////
//! ç¨‹åºè®¡æ•°å™¨ï¼Œç”¨äºé©±åŠ¨æŒ‡ä»¤åœ°å€ï¼ˆå½“ç¢°åˆ°JALæŒ‡ä»¤æ—¶ï¼Œæ‰“å¼€è·³è½¬ä½¿èƒ½ç«¯å£ï¼?

module pc(
    input clk,
    input rst,
    input offset_en, //! è·³è½¬ä½¿èƒ½ç«¯å£
    input [31:0] offset, //! ç›´æ¥æ¥å…¥ext32çš„ç«‹å³æ•°
    output reg [31:0] addr=0
    );
    always@(negedge clk or posedge rst)
    begin
        if(rst) addr<=0;
        else if(offset_en) addr<=offset;
        else if(addr==8'd80) addr<=addr;
        else addr<=addr+1;
    end
endmodule
