# Relat√≥rio Assignment 3 ‚Äì Filtro FIR Digital em VHDL

**Aluno**: Marcelo Santos
**Email**: [a79433@ualg.pt](mailto:a79433@ualg.pt)
**Unidade Curricular**: Computa√ß√£o Reconfigur√°vel
**Institui√ß√£o**: Universidade do Algarve

---

## üìò Objetivo do Projeto

O objetivo deste trabalho √© implementar e validar a opera√ß√£o de um filtro FIR (Finite Impulse Response) digital, usando linguagem VHDL e simula√ß√£o no ModelSim, como parte da UC de Computa√ß√£o Reconfigur√°vel. O projeto explora os conceitos de:

* Filtros digitais passa-baixo em arquitetura direta (Direct Form)
* Multiplica√ß√£o-acumula√ß√£o sequencial com coeficientes em ponto fixo (Q15)
* Testbench com leitura/escrita de arquivos e est√≠mulo temporal realista
* Visualiza√ß√£o gr√°fica da resposta ao sinal de entrada

---

## ‚öôÔ∏è Implementa√ß√£o

### Filtro FIR

O filtro FIR foi implementado com **21 coeficientes** definidos no dom√≠nio do tempo, obtidos atrav√©s da ferramenta [T-Filter](http://t-filter.engineerjs.com/), e posteriormente quantizados para 16 bits (formato **Q15**, ou seja, ponto fixo com 15 bits fracion√°rios e 1 de sinal).

A arquitetura utilizada √© **forma direta** com registradores de deslocamento e opera√ß√£o de MAC (Multiply and Accumulate), sincronizada por clock. O filtro recebe uma nova amostra por ciclo e acumula o resultado completo da convolu√ß√£o em um registrador de 37 bits, com a sa√≠da truncada de volta para 16 bits.

### Testbench

Foi desenvolvido um testbench (`tb_fir.vhd`) que:

* L√™ os dados de entrada a partir de `src/input_vectors.txt`
* Aplica os dados ao filtro com um ciclo de clock por amostra
* Escreve os resultados da filtragem em `src/output_results.txt`
* Imprime no transcript os pares entrada/sa√≠da a cada ciclo

---

## üß™ Est√≠mulo e Simula√ß√£o

Para valida√ß√£o funcional, foi aplicado ao filtro um **sinal senoidal de 100 Hz** (amostrado a 2 kHz), com amplitude de 0,5 (Q15: ¬±16384). Esse sinal foi usado por estar **dentro da banda passante** do filtro projetado, e permite avaliar o comportamento do sistema em regime permanente.

O sinal de entrada encontra-se em `src/input_vectors.txt`, e a sa√≠da gerada pela simula√ß√£o est√° em `src/output_results.txt`.

---

## üìà Resultados

Os gr√°ficos abaixo foram gerados com o script `plot_fir.py`, e representam visualmente o comportamento do filtro:

### üéµ Entrada (src/input.png)

![input.png](src/input.png)

* Sinal senoidal puro com frequ√™ncia constante e sem distor√ß√µes.
* Amplitude corresponde a \~50% da escala Q15 (¬±16384).

### üîâ Sa√≠da (src/output.png)

![output.png](src/output.png)

* Sinal filtrado suavizado, com leve atenua√ß√£o nas bordas, t√≠pico da resposta de um FIR com janelamento.
* Confirma que a **frequ√™ncia de 100 Hz est√° dentro da banda passante** do filtro FIR projetado.

---

## ‚úÖ Conclus√µes

O filtro FIR implementado demonstrou comportamento consistente com o especificado:

* Resposta coerente com a teoria (resposta ao degrau e impulso testadas)
* Arquitetura s√≠ncrona compat√≠vel com FPGA
* Suporte a entrada e sa√≠da via arquivos para visualiza√ß√£o em ferramentas externas

A valida√ß√£o via simula√ß√£o e gr√°ficos confirma a funcionalidade do filtro FIR digital com os coeficientes fornecidos, e serve como base s√≥lida para posterior s√≠ntese e implementa√ß√£o em hardware reconfigur√°vel.
