# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 53
attribute \src "dut.sv:7.1-53.10"
attribute \cells_not_processed 1
module \code_hdl_models_parallel_crc
  wire width 16 $0\crc_reg[15:0]
  wire $auto$rtlil.cc:3008:Xor$10
  wire $auto$rtlil.cc:3008:Xor$12
  wire $auto$rtlil.cc:3008:Xor$14
  wire $auto$rtlil.cc:3008:Xor$16
  wire $auto$rtlil.cc:3008:Xor$18
  wire $auto$rtlil.cc:3008:Xor$2
  wire $auto$rtlil.cc:3008:Xor$20
  wire $auto$rtlil.cc:3008:Xor$22
  wire $auto$rtlil.cc:3008:Xor$24
  wire $auto$rtlil.cc:3008:Xor$26
  wire $auto$rtlil.cc:3008:Xor$28
  wire $auto$rtlil.cc:3008:Xor$30
  wire $auto$rtlil.cc:3008:Xor$32
  wire $auto$rtlil.cc:3008:Xor$34
  wire $auto$rtlil.cc:3008:Xor$36
  wire $auto$rtlil.cc:3008:Xor$38
  wire $auto$rtlil.cc:3008:Xor$4
  wire $auto$rtlil.cc:3008:Xor$40
  wire $auto$rtlil.cc:3008:Xor$42
  wire $auto$rtlil.cc:3008:Xor$44
  wire $auto$rtlil.cc:3008:Xor$46
  wire $auto$rtlil.cc:3008:Xor$48
  wire $auto$rtlil.cc:3008:Xor$50
  wire $auto$rtlil.cc:3008:Xor$52
  wire $auto$rtlil.cc:3008:Xor$6
  wire $auto$rtlil.cc:3008:Xor$8
  attribute \src "dut.sv:8.1-8.4"
  wire input 1 \clk
  attribute \src "dut.sv:13.1-13.8"
  wire width 16 output 6 \crc_out
  attribute \reg 1
  attribute \src "dut.sv:24.14-24.21"
  wire width 16 \crc_reg
  attribute \src "dut.sv:12.1-12.8"
  wire width 8 input 5 \data_in
  attribute \src "dut.sv:10.1-10.7"
  wire input 3 \enable
  attribute \src "dut.sv:11.1-11.5"
  wire input 4 \init
  attribute \src "dut.sv:25.14-25.22"
  wire width 16 \next_crc
  attribute \src "dut.sv:9.1-9.6"
  wire input 2 \reset
  cell $xor $auto$expression.cpp:514:import_operation$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [7]
    connect \B \data_in [0]
    connect \Y $auto$rtlil.cc:3008:Xor$2
  end
  cell $xor $auto$expression.cpp:514:import_operation$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [3]
    connect \B \crc_reg [7]
    connect \Y $auto$rtlil.cc:3008:Xor$12
  end
  cell $xor $auto$expression.cpp:514:import_operation$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [4]
    connect \B \crc_reg [8]
    connect \Y $auto$rtlil.cc:3008:Xor$14
  end
  cell $xor $auto$expression.cpp:514:import_operation$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [7]
    connect \B \data_in [5]
    connect \Y $auto$rtlil.cc:3008:Xor$16
  end
  cell $xor $auto$expression.cpp:514:import_operation$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$16
    connect \B \data_in [0]
    connect \Y $auto$rtlil.cc:3008:Xor$18
  end
  cell $xor $auto$expression.cpp:514:import_operation$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$18
    connect \B \crc_reg [4]
    connect \Y $auto$rtlil.cc:3008:Xor$20
  end
  cell $xor $auto$expression.cpp:514:import_operation$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$20
    connect \B \crc_reg [9]
    connect \Y $auto$rtlil.cc:3008:Xor$22
  end
  cell $xor $auto$expression.cpp:514:import_operation$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$22
    connect \B \crc_reg [11]
    connect \Y $auto$rtlil.cc:3008:Xor$24
  end
  cell $xor $auto$expression.cpp:514:import_operation$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [6]
    connect \B \data_in [1]
    connect \Y $auto$rtlil.cc:3008:Xor$26
  end
  cell $xor $auto$expression.cpp:514:import_operation$27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$26
    connect \B \crc_reg [5]
    connect \Y $auto$rtlil.cc:3008:Xor$28
  end
  cell $xor $auto$expression.cpp:514:import_operation$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$28
    connect \B \crc_reg [10]
    connect \Y $auto$rtlil.cc:3008:Xor$30
  end
  cell $xor $auto$expression.cpp:514:import_operation$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$2
    connect \B \crc_reg [4]
    connect \Y $auto$rtlil.cc:3008:Xor$4
  end
  cell $xor $auto$expression.cpp:514:import_operation$31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [7]
    connect \B \data_in [2]
    connect \Y $auto$rtlil.cc:3008:Xor$32
  end
  cell $xor $auto$expression.cpp:514:import_operation$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$32
    connect \B \crc_reg [6]
    connect \Y $auto$rtlil.cc:3008:Xor$34
  end
  cell $xor $auto$expression.cpp:514:import_operation$35
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$34
    connect \B \crc_reg [11]
    connect \Y $auto$rtlil.cc:3008:Xor$36
  end
  cell $xor $auto$expression.cpp:514:import_operation$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [3]
    connect \B \crc_reg [0]
    connect \Y $auto$rtlil.cc:3008:Xor$38
  end
  cell $xor $auto$expression.cpp:514:import_operation$39
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$38
    connect \B \crc_reg [7]
    connect \Y $auto$rtlil.cc:3008:Xor$40
  end
  cell $xor $auto$expression.cpp:514:import_operation$41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [4]
    connect \B \crc_reg [1]
    connect \Y $auto$rtlil.cc:3008:Xor$42
  end
  cell $xor $auto$expression.cpp:514:import_operation$43
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$42
    connect \B \crc_reg [8]
    connect \Y $auto$rtlil.cc:3008:Xor$44
  end
  cell $xor $auto$expression.cpp:514:import_operation$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [5]
    connect \B \crc_reg [2]
    connect \Y $auto$rtlil.cc:3008:Xor$46
  end
  cell $xor $auto$expression.cpp:514:import_operation$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$46
    connect \B \crc_reg [9]
    connect \Y $auto$rtlil.cc:3008:Xor$48
  end
  cell $xor $auto$expression.cpp:514:import_operation$49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [6]
    connect \B \crc_reg [3]
    connect \Y $auto$rtlil.cc:3008:Xor$50
  end
  cell $xor $auto$expression.cpp:514:import_operation$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$4
    connect \B \crc_reg [11]
    connect \Y $auto$rtlil.cc:3008:Xor$6
  end
  cell $xor $auto$expression.cpp:514:import_operation$51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3008:Xor$50
    connect \B \crc_reg [10]
    connect \Y $auto$rtlil.cc:3008:Xor$52
  end
  cell $xor $auto$expression.cpp:514:import_operation$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [1]
    connect \B \crc_reg [5]
    connect \Y $auto$rtlil.cc:3008:Xor$8
  end
  cell $xor $auto$expression.cpp:514:import_operation$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [2]
    connect \B \crc_reg [6]
    connect \Y $auto$rtlil.cc:3008:Xor$10
  end
  attribute \always_ff 1
  attribute \src "dut.sv:29.1-38.4"
  process $proc$dut.sv:29$1
    assign $0\crc_reg[15:0] \crc_reg
    attribute \src "dut.sv:32.9-36.12"
    switch \reset
      attribute \src "dut.sv:32.13-32.16"
      case 1'1
        assign $0\crc_reg[15:0] 16'1111111111111111
      attribute \src "dut.sv:34.13-34.17"
      case 
        attribute \src "dut.sv:32.10-38.4"
        switch \enable
          attribute \src "dut.sv:32.10-38.4"
          case 1'1
            attribute \src "dut.sv:33.3-37.6"
            switch \init
              attribute \src "dut.sv:33.3-37.6"
              case 1'1
                assign $0\crc_reg[15:0] 16'1111111111111111
              attribute \src "dut.sv:33.3-37.6"
              case 
                assign $0\crc_reg[15:0] \next_crc
            end
          attribute \src "dut.sv:32.10-38.4"
          case 
        end
    end
    sync posedge \clk
      update \crc_reg $0\crc_reg[15:0]
  end
  connect \crc_out \crc_reg
  connect \next_crc [0] $auto$rtlil.cc:3008:Xor$6
  connect \next_crc [1] $auto$rtlil.cc:3008:Xor$8
  connect \next_crc [2] $auto$rtlil.cc:3008:Xor$10
  connect \next_crc [3] $auto$rtlil.cc:3008:Xor$12
  connect \next_crc [4] $auto$rtlil.cc:3008:Xor$14
  connect \next_crc [5] $auto$rtlil.cc:3008:Xor$24
  connect \next_crc [6] $auto$rtlil.cc:3008:Xor$30
  connect \next_crc [7] $auto$rtlil.cc:3008:Xor$36
  connect \next_crc [8] $auto$rtlil.cc:3008:Xor$40
  connect \next_crc [9] $auto$rtlil.cc:3008:Xor$44
  connect \next_crc [10] $auto$rtlil.cc:3008:Xor$48
  connect \next_crc [11] $auto$rtlil.cc:3008:Xor$52
end
