TimeQuest Timing Analyzer report for Astroids
Tue Nov 26 15:01:49 2013
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_60hz:comb_145|q'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'KEY[0]'
 14. Slow Model Setup: 'CLOCK_27'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'KEY[0]'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Hold: 'clk_60hz:comb_145|q'
 19. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 20. Slow Model Hold: 'CLOCK_27'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 22. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'KEY[0]'
 25. Slow Model Minimum Pulse Width: 'clk_60hz:comb_145|q'
 26. Slow Model Minimum Pulse Width: 'CLOCK_27'
 27. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clk_60hz:comb_145|q'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Setup: 'KEY[0]'
 42. Fast Model Setup: 'CLOCK_27'
 43. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'KEY[0]'
 45. Fast Model Hold: 'CLOCK_50'
 46. Fast Model Hold: 'clk_60hz:comb_145|q'
 47. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 48. Fast Model Hold: 'CLOCK_27'
 49. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 50. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'CLOCK_50'
 52. Fast Model Minimum Pulse Width: 'KEY[0]'
 53. Fast Model Minimum Pulse Width: 'clk_60hz:comb_145|q'
 54. Fast Model Minimum Pulse Width: 'CLOCK_27'
 55. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Astroids                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; clk_60hz:comb_145|q            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { clk_60hz:comb_145|q }            ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; KEY[0]                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { KEY[0] }                         ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 232.77 MHz  ; 232.77 MHz      ; clk_60hz:comb_145|q            ;                                                               ;
; 242.19 MHz  ; 242.19 MHz      ; CLOCK_50                       ;                                                               ;
; 258.93 MHz  ; 258.93 MHz      ; p1|altpll_component|pll|clk[0] ;                                                               ;
; 277.78 MHz  ; 277.78 MHz      ; CLOCK_27                       ;                                                               ;
; 1610.31 MHz ; 450.05 MHz      ; KEY[0]                         ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_60hz:comb_145|q            ; -5.465 ; -445.256      ;
; CLOCK_50                       ; -3.129 ; -59.614       ;
; KEY[0]                         ; 0.379  ; 0.000         ;
; CLOCK_27                       ; 33.437 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 35.820 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; KEY[0]                         ; -2.355 ; -9.294        ;
; CLOCK_50                       ; 0.391  ; 0.000         ;
; clk_60hz:comb_145|q            ; 0.391  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391  ; 0.000         ;
; CLOCK_27                       ; 0.742  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.913 ; -83.656       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.475 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; KEY[0]                         ; -1.222 ; -5.222        ;
; clk_60hz:comb_145|q            ; -0.500 ; -89.000       ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_60hz:comb_145|q'                                                                                                                          ;
+--------+------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.465 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.873     ; 2.128      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.441 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 2.099      ;
; -5.421 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.869     ; 2.088      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.416 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.080      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.408 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.872     ; 2.072      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.154 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.815      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.129 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.875     ; 1.790      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -5.102 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.764      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.960 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.874     ; 1.622      ;
; -4.913 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.871     ; 1.578      ;
; -4.632 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.884     ; 1.284      ;
; -4.631 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.878     ; 1.289      ;
; -4.610 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -3.880     ; 1.266      ;
; -3.296 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.332      ;
; -3.292 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.328      ;
; -3.225 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.261      ;
; -3.221 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.257      ;
; -3.211 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.247      ;
; -3.154 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.190      ;
; -3.150 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.186      ;
; -3.140 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.176      ;
; -3.107 ; Spaceship:c1|shipX[7]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.143      ;
; -3.083 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.119      ;
; -3.079 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.115      ;
; -3.069 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.105      ;
; -3.036 ; Spaceship:c1|shipX[7]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.072      ;
; -3.012 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.048      ;
; -3.008 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.044      ;
; -2.998 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.034      ;
; -2.986 ; Spaceship:c1|shipX[1]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.022      ;
; -2.965 ; Spaceship:c1|shipX[7]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 4.001      ;
; -2.941 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.977      ;
; -2.937 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 3.973      ;
+--------+------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.129 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.165      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -3.106 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.142      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.994 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.030      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.941 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.973      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.906      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.867 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.903      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.842      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.798 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.830      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.795 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.831      ;
; -2.739 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 3.786      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.758      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                   ;
+-------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; 0.379 ; Bullet_Man:Bm1|fire[0]         ; Bullet_Man:Bm1|fire[0] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; Bullet_Man:Bm1|fire[1]         ; Bullet_Man:Bm1|fire[1] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; Bullet_Man:Bm1|fire[2]         ; Bullet_Man:Bm1|fire[2] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; Bullet_Man:Bm1|fire[3]         ; Bullet_Man:Bm1|fire[3] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.657      ;
; 2.511 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.877      ; 1.902      ;
; 2.514 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.877      ; 1.899      ;
; 2.595 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.881      ; 1.822      ;
; 2.598 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.881      ; 1.819      ;
; 2.708 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.881      ; 1.709      ;
; 2.709 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.881      ; 1.708      ;
; 2.802 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.880      ; 1.614      ;
; 2.803 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.880      ; 1.613      ;
; 2.808 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.884      ; 1.612      ;
; 2.811 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.884      ; 1.609      ;
; 2.813 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.871      ; 1.594      ;
; 2.823 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.871      ; 1.584      ;
; 3.063 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.874      ; 1.347      ;
; 3.064 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.874      ; 1.346      ;
; 3.122 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.878      ; 1.292      ;
; 3.125 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 3.878      ; 1.289      ;
+-------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 33.437 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.638      ;
; 33.525 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.548      ;
; 33.526 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.547      ;
; 33.585 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.488      ;
; 33.611 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.464      ;
; 33.635 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.438      ;
; 33.649 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.426      ;
; 33.674 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.397      ;
; 33.680 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.393      ;
; 33.695 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.378      ;
; 33.696 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.377      ;
; 33.696 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.377      ;
; 33.697 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.376      ;
; 33.697 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.376      ;
; 33.697 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.376      ;
; 33.698 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.375      ;
; 33.698 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.375      ;
; 33.725 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.350      ;
; 33.752 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.323      ;
; 33.755 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.318      ;
; 33.756 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.317      ;
; 33.757 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.318      ;
; 33.757 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.316      ;
; 33.757 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.316      ;
; 33.771 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.302      ;
; 33.771 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.302      ;
; 33.805 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.270      ;
; 33.805 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.268      ;
; 33.806 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.267      ;
; 33.807 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.266      ;
; 33.807 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.266      ;
; 33.812 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.263      ;
; 33.820 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.255      ;
; 33.823 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.252      ;
; 33.844 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.227      ;
; 33.845 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.226      ;
; 33.846 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.225      ;
; 33.846 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.225      ;
; 33.850 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.223      ;
; 33.851 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.222      ;
; 33.852 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.221      ;
; 33.852 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.221      ;
; 33.868 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.207      ;
; 33.871 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.204      ;
; 33.877 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.198      ;
; 33.895 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.178      ;
; 33.896 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.179      ;
; 33.897 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.178      ;
; 33.897 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.178      ;
; 33.898 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.177      ;
; 33.898 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.177      ;
; 33.926 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.149      ;
; 33.928 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.147      ;
; 33.930 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.141      ;
; 33.931 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.144      ;
; 33.937 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.138      ;
; 33.941 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.132      ;
; 33.941 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.132      ;
; 33.942 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 3.129      ;
; 33.942 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.131      ;
; 33.942 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.131      ;
; 33.943 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.130      ;
; 33.943 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.130      ;
; 33.943 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.130      ;
; 33.943 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.130      ;
; 33.956 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.119      ;
; 33.957 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.118      ;
; 33.957 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.118      ;
; 33.969 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.106      ;
; 33.978 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.097      ;
; 33.979 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.096      ;
; 33.981 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.094      ;
; 33.994 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.081      ;
; 34.006 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.067      ;
; 34.006 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.069      ;
; 34.007 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.068      ;
; 34.007 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.068      ;
; 34.010 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.065      ;
; 34.017 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.056      ;
; 34.020 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.053      ;
; 34.023 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.052      ;
; 34.024 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.051      ;
; 34.026 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.049      ;
; 34.039 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.036      ;
; 34.040 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.035      ;
; 34.045 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.028      ;
; 34.046 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.027      ;
; 34.046 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.027      ;
; 34.051 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.024      ;
; 34.051 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.024      ;
; 34.052 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.023      ;
; 34.052 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.023      ;
; 34.065 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.008      ;
; 34.066 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.007      ;
; 34.067 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.006      ;
; 34.067 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.006      ;
; 34.071 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 3.004      ;
; 34.074 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.997      ;
; 34.099 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.002      ; 2.976      ;
; 34.100 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.002     ; 2.971      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 35.820 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.898      ;
; 35.847 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.871      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 36.104 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.614      ;
; 36.421 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.297      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.484 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.234      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.638 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.080      ;
; 36.647 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.071      ;
; 36.688 ; vga_sync:u1|v_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.030      ;
; 36.711 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.007      ;
; 36.729 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.989      ;
; 36.756 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.962      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.764 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.954      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.779 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.939      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.909 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.809      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.916 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.802      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.933 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.785      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.936 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.782      ;
; 36.943 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.775      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
; 37.041 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.677      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                     ;
+--------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; -2.355 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.878      ; 1.289      ;
; -2.352 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.878      ; 1.292      ;
; -2.294 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.874      ; 1.346      ;
; -2.293 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.874      ; 1.347      ;
; -2.053 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.871      ; 1.584      ;
; -2.043 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.871      ; 1.594      ;
; -2.041 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.884      ; 1.609      ;
; -2.038 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.884      ; 1.612      ;
; -2.033 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.880      ; 1.613      ;
; -2.032 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.880      ; 1.614      ;
; -1.939 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.881      ; 1.708      ;
; -1.938 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.881      ; 1.709      ;
; -1.828 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.881      ; 1.819      ;
; -1.825 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.881      ; 1.822      ;
; -1.744 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.877      ; 1.899      ;
; -1.741 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 3.877      ; 1.902      ;
; 0.391  ; Bullet_Man:Bm1|fire[0]         ; Bullet_Man:Bm1|fire[0] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Bullet_Man:Bm1|fire[1]         ; Bullet_Man:Bm1|fire[1] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Bullet_Man:Bm1|fire[2]         ; Bullet_Man:Bm1|fire[2] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Bullet_Man:Bm1|fire[3]         ; Bullet_Man:Bm1|fire[3] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.797 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.837 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.978 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.983 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.988 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 1.180 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.181 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.223 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.251 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.252 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.547      ;
; 1.283 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.549      ;
; 1.295 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.322 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.323 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.331 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.601      ;
; 1.331 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.348 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.618      ;
; 1.354 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.620      ;
; 1.366 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.369 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.659      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.402 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.672      ;
; 1.402 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.672      ;
; 1.402 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
; 1.402 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
; 1.419 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.689      ;
; 1.425 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.691      ;
; 1.437 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.454 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.458 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.464 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.465 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.473 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.743      ;
; 1.473 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.743      ;
; 1.473 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.739      ;
; 1.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.748      ;
; 1.490 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.760      ;
; 1.496 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.508 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.778      ;
; 1.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.525 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.529 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.535 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.801      ;
; 1.536 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.802      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.544 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.814      ;
; 1.544 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.814      ;
; 1.544 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.814      ;
; 1.544 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.810      ;
; 1.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.819      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_60hz:comb_145|q'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.391 ; Bullet_Man:Bm1|Bullet:B0|inUse            ; Bullet_Man:Bm1|Bullet:B0|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B1|inUse            ; Bullet_Man:Bm1|Bullet:B1|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B2|inUse            ; Bullet_Man:Bm1|Bullet:B2|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B3|inUse            ; Bullet_Man:Bm1|Bullet:B3|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.526 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.792      ;
; 0.713 ; Spaceship:c1|shipX[8]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 0.978      ;
; 0.742 ; Spaceship:c1|shipX[6]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.007      ;
; 0.798 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; Spaceship:c1|shipX[1]                     ; Spaceship:c1|shipX[1]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.812 ; Spaceship:c1|shipX[7]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.080      ;
; 0.828 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B3|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; Spaceship:c1|shipX[1]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.105      ;
; 0.853 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[6]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.119      ;
; 0.858 ; Spaceship:c1|shipX[2]                     ; Spaceship:c1|shipX[2]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.124      ;
; 0.860 ; Spaceship:c1|shipX[4]                     ; Spaceship:c1|shipX[4]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.126      ;
; 0.879 ; Spaceship:c1|shipX[7]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.144      ;
; 0.880 ; Spaceship:c1|shipX[2]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.145      ;
; 0.961 ; Spaceship:c1|shipX[8]                     ; Bullet_Man:Bm1|Bullet:B2|bulletX[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.226      ;
; 0.975 ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.241      ;
; 0.978 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.244      ;
; 0.981 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.247      ;
; 0.981 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.247      ;
; 0.986 ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.252      ;
; 0.990 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.256      ;
; 0.996 ; Spaceship:c1|shipX[9]                     ; Spaceship:c1|shipX[9]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.262      ;
; 0.997 ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.263      ;
; 1.000 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.266      ;
; 1.014 ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.280      ;
; 1.035 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.301      ;
; 1.043 ; Spaceship:c1|shipX[8]                     ; Spaceship:c1|shipX[8]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.309      ;
; 1.045 ; Spaceship:c1|shipX[5]                     ; Spaceship:c1|shipX[5]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.311      ;
; 1.048 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.313      ;
; 1.051 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.316      ;
; 1.054 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.319      ;
; 1.056 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.321      ;
; 1.057 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.322      ;
; 1.058 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.323      ;
; 1.060 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.325      ;
; 1.062 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.327      ;
; 1.095 ; Spaceship:c1|shipX[6]                     ; Bullet_Man:Bm1|Bullet:B2|bulletX[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.360      ;
; 1.103 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.369      ;
; 1.103 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.369      ;
; 1.104 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.370      ;
; 1.105 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.371      ;
; 1.106 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.372      ;
; 1.110 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.376      ;
; 1.113 ; Spaceship:c1|shipX[7]                     ; Bullet_Man:Bm1|Bullet:B2|bulletX[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.378      ;
; 1.115 ; Spaceship:c1|shipX[3]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.380      ;
; 1.157 ; Spaceship:c1|shipX[9]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.001     ; 1.422      ;
; 1.184 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.450      ;
; 1.184 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; Spaceship:c1|shipX[7]                     ; Spaceship:c1|shipX[8]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.461      ;
; 1.197 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.463      ;
; 1.214 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.480      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.487      ;
; 1.222 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.488      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Bullet_Man:Bm1|Bullet:B3|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.494      ;
; 1.239 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.505      ;
; 1.244 ; Spaceship:c1|shipX[2]                     ; Spaceship:c1|shipX[3]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 1.510      ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.557 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.823      ;
; 0.819 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.825 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.829 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.095      ;
; 0.832 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.836 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.846 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.852 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.857 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.123      ;
; 0.862 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.999 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 1.040 ; vga_sync:u1|v_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.202 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.203 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.208 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.212 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.214 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.480      ;
; 1.215 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.215 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.219 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.485      ;
; 1.232 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.234 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.238 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.243 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.248 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.250 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.516      ;
; 1.251 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.257 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.273 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.539      ;
; 1.279 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.283 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.286 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.552      ;
; 1.286 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.552      ;
; 1.290 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.301 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.569      ;
; 1.305 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.571      ;
; 1.308 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.321 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.587      ;
; 1.322 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.337 ; vga_sync:u1|v_count[0] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.344 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.610      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.350 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.354 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.357 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.623      ;
; 1.361 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.627      ;
; 1.372 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.638      ;
; 1.380 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.382 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.648      ;
; 1.392 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.658      ;
; 1.398 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.664      ;
; 1.407 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.673      ;
; 1.415 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.681      ;
; 1.421 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.432 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.443 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.709      ;
; 1.453 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.719      ;
; 1.462 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.728      ;
; 1.463 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.729      ;
; 1.469 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.470 ; vga_sync:u1|v_count[1] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.736      ;
; 1.478 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.744      ;
; 1.481 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.747      ;
; 1.486 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.752      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.742 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.008      ;
; 0.797 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.071      ;
; 0.841 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.986 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.252      ;
; 1.015 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.281      ;
; 1.188 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.454      ;
; 1.203 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.469      ;
; 1.231 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.243 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.509      ;
; 1.273 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.541      ;
; 1.298 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.327 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.596      ;
; 1.334 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.600      ;
; 1.338 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.604      ;
; 1.341 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.609      ;
; 1.374 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.640      ;
; 1.375 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.641      ;
; 1.384 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.650      ;
; 1.393 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.659      ;
; 1.402 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.670      ;
; 1.404 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.670      ;
; 1.405 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.671      ;
; 1.436 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.702      ;
; 1.444 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.710      ;
; 1.475 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.741      ;
; 1.476 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.745      ;
; 1.489 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.755      ;
; 1.514 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.782      ;
; 1.517 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.783      ;
; 1.537 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.803      ;
; 1.557 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.825      ;
; 1.568 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.832      ;
; 1.569 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.833      ;
; 1.569 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.833      ;
; 1.570 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.834      ;
; 1.570 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.834      ;
; 1.582 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.848      ;
; 1.587 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.853      ;
; 1.587 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.851      ;
; 1.588 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.852      ;
; 1.588 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.852      ;
; 1.589 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.853      ;
; 1.589 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.853      ;
; 1.593 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.859      ;
; 1.595 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.861      ;
; 1.600 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.868      ;
; 1.606 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.872      ;
; 1.617 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.883      ;
; 1.618 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.884      ;
; 1.625 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.893      ;
; 1.655 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.923      ;
; 1.686 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.954      ;
; 1.687 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.955      ;
; 1.692 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.956      ;
; 1.693 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.957      ;
; 1.693 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.957      ;
; 1.694 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.958      ;
; 1.694 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.958      ;
; 1.730 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.996      ;
; 1.737 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.003      ;
; 1.749 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.015      ;
; 1.770 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.038      ;
; 1.783 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.049      ;
; 1.785 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.051      ;
; 1.798 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.066      ;
; 1.801 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.069      ;
; 1.804 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.070      ;
; 1.820 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.086      ;
; 1.838 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.106      ;
; 1.839 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.105      ;
; 1.857 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.123      ;
; 1.858 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.124      ;
; 1.862 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.128      ;
; 1.862 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.128      ;
; 1.872 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.138      ;
; 1.873 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.139      ;
; 1.884 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.152      ;
; 1.899 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.167      ;
; 1.903 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.169      ;
; 1.907 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.173      ;
; 1.933 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.199      ;
; 1.939 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.207      ;
; 1.939 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.205      ;
; 1.941 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.209      ;
; 1.947 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.215      ;
; 1.966 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.232      ;
; 1.971 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.239      ;
; 1.974 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.240      ;
; 1.975 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.243      ;
; 1.989 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.255      ;
; 2.005 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.271      ;
; 2.006 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.272      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.913 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.516      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.883 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.486      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
; -3.703 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.306      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.475 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.306      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.655 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.486      ;
; 3.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.516      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|shoot|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|shoot|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; Bm1|shoot|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Bm1|shoot|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout             ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_60hz:comb_145|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 6.928 ; 6.928 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 4.539 ; 4.539 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 5.932 ; 5.932 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 6.928 ; 6.928 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 2.096 ; 2.096 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 1.427 ; 1.427 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 1.392 ; 1.392 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 1.609 ; 1.609 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 2.096 ; 2.096 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -3.771 ; -3.771 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -3.771 ; -3.771 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -4.728 ; -4.728 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -5.233 ; -5.233 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.817 ; -0.817 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.817 ; -0.817 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -1.023 ; -1.023 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -1.319 ; -1.319 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -1.864 ; -1.864 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; KEY[0]              ; 9.949  ; 9.949  ; Rise       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 9.949  ; 9.949  ; Rise       ; KEY[0]                         ;
; LEDG[*]   ; KEY[0]              ; 9.949  ; 9.949  ; Fall       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 9.949  ; 9.949  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; KEY[0]              ; 12.318 ; 12.318 ; Fall       ; KEY[0]                         ;
;  LEDR[4]  ; KEY[0]              ; 12.318 ; 12.318 ; Fall       ; KEY[0]                         ;
;  LEDR[5]  ; KEY[0]              ; 11.341 ; 11.341 ; Fall       ; KEY[0]                         ;
;  LEDR[6]  ; KEY[0]              ; 12.164 ; 12.164 ; Fall       ; KEY[0]                         ;
;  LEDR[7]  ; KEY[0]              ; 12.250 ; 12.250 ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.680  ; 8.680  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 8.181  ; 8.181  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.389  ; 8.389  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 8.108  ; 8.108  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 8.680  ; 8.680  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 14.047 ; 14.047 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 14.018 ; 14.018 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 14.018 ; 14.018 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 13.984 ; 13.984 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 13.974 ; 13.974 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 14.047 ; 14.047 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 14.037 ; 14.037 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 14.017 ; 14.017 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 14.017 ; 14.017 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 13.993 ; 13.993 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 13.993 ; 13.993 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 14.045 ; 14.045 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 14.045 ; 14.045 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 14.045 ; 14.045 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 14.022 ; 14.022 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 14.022 ; 14.022 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 14.042 ; 14.042 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 14.042 ; 14.042 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 14.002 ; 14.002 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 14.022 ; 14.022 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 14.028 ; 14.028 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 14.028 ; 14.028 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 14.313 ; 14.313 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 14.274 ; 14.274 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 14.303 ; 14.303 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 14.303 ; 14.303 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 14.313 ; 14.313 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 14.313 ; 14.313 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 14.046 ; 14.046 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 14.026 ; 14.026 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 14.036 ; 14.036 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 14.015 ; 14.015 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 14.015 ; 14.015 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 12.882 ; 12.882 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 12.853 ; 12.853 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 12.853 ; 12.853 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 12.819 ; 12.819 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 12.809 ; 12.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 12.882 ; 12.882 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 12.872 ; 12.872 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 12.852 ; 12.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 12.852 ; 12.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 12.828 ; 12.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 12.828 ; 12.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 8.073  ; 8.073  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 12.880 ; 12.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 12.880 ; 12.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 12.880 ; 12.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 12.857 ; 12.857 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 12.857 ; 12.857 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 12.877 ; 12.877 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 12.877 ; 12.877 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 12.837 ; 12.837 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 12.857 ; 12.857 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 12.863 ; 12.863 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 12.863 ; 12.863 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 6.793  ; 6.793  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 13.148 ; 13.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 13.109 ; 13.109 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 13.138 ; 13.138 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 13.138 ; 13.138 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 13.148 ; 13.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 13.148 ; 13.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 12.881 ; 12.881 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 12.861 ; 12.861 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 12.871 ; 12.871 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 12.850 ; 12.850 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 12.850 ; 12.850 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 7.162  ; 7.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; KEY[0]              ; 9.949  ; 9.949  ; Rise       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 9.949  ; 9.949  ; Rise       ; KEY[0]                         ;
; LEDG[*]   ; KEY[0]              ; 9.949  ; 9.949  ; Fall       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 9.949  ; 9.949  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; KEY[0]              ; 11.341 ; 11.341 ; Fall       ; KEY[0]                         ;
;  LEDR[4]  ; KEY[0]              ; 12.318 ; 12.318 ; Fall       ; KEY[0]                         ;
;  LEDR[5]  ; KEY[0]              ; 11.341 ; 11.341 ; Fall       ; KEY[0]                         ;
;  LEDR[6]  ; KEY[0]              ; 12.164 ; 12.164 ; Fall       ; KEY[0]                         ;
;  LEDR[7]  ; KEY[0]              ; 12.250 ; 12.250 ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.108  ; 8.108  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 8.181  ; 8.181  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.389  ; 8.389  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 8.108  ; 8.108  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 8.680  ; 8.680  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 11.465 ; 11.465 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 11.509 ; 11.509 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 11.509 ; 11.509 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 11.475 ; 11.475 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 11.465 ; 11.465 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 11.538 ; 11.538 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 11.528 ; 11.528 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 11.508 ; 11.508 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 11.508 ; 11.508 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 11.484 ; 11.484 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 11.484 ; 11.484 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 11.493 ; 11.493 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 11.536 ; 11.536 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 11.536 ; 11.536 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 11.513 ; 11.513 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 11.513 ; 11.513 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 11.533 ; 11.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 11.533 ; 11.533 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 11.493 ; 11.493 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 11.513 ; 11.513 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 11.519 ; 11.519 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 11.519 ; 11.519 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 11.506 ; 11.506 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 11.765 ; 11.765 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 11.794 ; 11.794 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 11.794 ; 11.794 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 11.804 ; 11.804 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 11.804 ; 11.804 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 11.537 ; 11.537 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 11.517 ; 11.517 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 11.527 ; 11.527 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 11.506 ; 11.506 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 11.506 ; 11.506 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 8.117  ; 8.117  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 8.161  ; 8.161  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 8.161  ; 8.161  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 8.127  ; 8.127  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 8.117  ; 8.117  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 8.190  ; 8.190  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 8.180  ; 8.180  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 8.160  ; 8.160  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 8.160  ; 8.160  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 8.136  ; 8.136  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 8.136  ; 8.136  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 7.793  ; 7.793  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 8.145  ; 8.145  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 8.188  ; 8.188  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 8.188  ; 8.188  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 8.165  ; 8.165  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 8.165  ; 8.165  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 8.185  ; 8.185  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 8.185  ; 8.185  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 8.145  ; 8.145  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 8.165  ; 8.165  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 8.171  ; 8.171  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 8.171  ; 8.171  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 6.793  ; 6.793  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 8.158  ; 8.158  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 8.417  ; 8.417  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 8.446  ; 8.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 8.446  ; 8.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 8.456  ; 8.456  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 8.456  ; 8.456  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 8.189  ; 8.189  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 8.169  ; 8.169  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 8.179  ; 8.179  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 8.158  ; 8.158  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 8.158  ; 8.158  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 7.162  ; 7.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[1]     ; LEDG[1]     ;    ; 9.510 ; 9.510 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.462 ; 9.462 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.333 ; 9.333 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[1]     ; LEDG[1]     ;    ; 9.510 ; 9.510 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.462 ; 9.462 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.333 ; 9.333 ;    ;
+------------+-------------+----+-------+-------+----+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_60hz:comb_145|q            ; -2.524 ; -200.547      ;
; CLOCK_50                       ; -0.938 ; -16.871       ;
; KEY[0]                         ; 0.665  ; 0.000         ;
; CLOCK_27                       ; 35.348 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 37.930 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; KEY[0]                         ; -1.042 ; -4.073        ;
; CLOCK_50                       ; 0.215  ; 0.000         ;
; clk_60hz:comb_145|q            ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; CLOCK_27                       ; 0.341  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.445 ; -52.665       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.231 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; KEY[0]                         ; -1.222 ; -5.222        ;
; clk_60hz:comb_145|q            ; -0.500 ; -89.000       ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_60hz:comb_145|q'                                                                                                                          ;
+--------+------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.524 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 1.054      ;
; -2.513 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.049      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.508 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.998     ; 1.042      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.501 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.996     ; 1.037      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.397 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.000     ; 0.929      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.376 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.909      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.372 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.905      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.305 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.999     ; 0.838      ;
; -2.198 ; Bullet_Man:Bm1|fire[1] ; Bullet_Man:Bm1|Bullet:B1|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -1.997     ; 0.733      ;
; -2.097 ; Bullet_Man:Bm1|fire[2] ; Bullet_Man:Bm1|Bullet:B2|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.008     ; 0.621      ;
; -2.089 ; Bullet_Man:Bm1|fire[0] ; Bullet_Man:Bm1|Bullet:B0|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.002     ; 0.619      ;
; -2.080 ; Bullet_Man:Bm1|fire[3] ; Bullet_Man:Bm1|Bullet:B3|inUse            ; KEY[0]              ; clk_60hz:comb_145|q ; 0.500        ; -2.004     ; 0.608      ;
; -0.921 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.953      ;
; -0.907 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.939      ;
; -0.886 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.918      ;
; -0.884 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.916      ;
; -0.872 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.904      ;
; -0.851 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.883      ;
; -0.849 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.881      ;
; -0.838 ; Spaceship:c1|shipX[7]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.870      ;
; -0.837 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.869      ;
; -0.816 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.848      ;
; -0.814 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.846      ;
; -0.803 ; Spaceship:c1|shipX[7]  ; Spaceship:c1|shipX[8]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.835      ;
; -0.802 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.834      ;
; -0.781 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.813      ;
; -0.779 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[6]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.811      ;
; -0.776 ; Spaceship:c1|shipX[1]  ; Spaceship:c1|shipX[9]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.808      ;
; -0.768 ; Spaceship:c1|shipX[7]  ; Spaceship:c1|shipX[7]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.800      ;
; -0.767 ; Spaceship:c1|shipX[3]  ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.799      ;
; -0.746 ; Spaceship:c1|shipX[9]  ; Spaceship:c1|shipX[4]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.778      ;
; -0.744 ; Spaceship:c1|shipX[8]  ; Spaceship:c1|shipX[5]                     ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 1.000        ; 0.000      ; 1.776      ;
+--------+------------------------+-------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.938 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.970      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.949      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.873 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.905      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.849 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.877      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.822 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.854      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.801 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.833      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.784 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.812      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.776 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.808      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.760 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.792      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.747 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.775      ;
; -0.740 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.772      ;
+--------+-------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                   ;
+-------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; 0.665 ; Bullet_Man:Bm1|fire[0]         ; Bullet_Man:Bm1|fire[0] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Bullet_Man:Bm1|fire[1]         ; Bullet_Man:Bm1|fire[1] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Bullet_Man:Bm1|fire[2]         ; Bullet_Man:Bm1|fire[2] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Bullet_Man:Bm1|fire[3]         ; Bullet_Man:Bm1|fire[3] ; KEY[0]              ; KEY[0]      ; 1.000        ; 0.000      ; 0.367      ;
; 1.653 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.002      ; 0.881      ;
; 1.656 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.002      ; 0.878      ;
; 1.666 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.006      ; 0.872      ;
; 1.669 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.006      ; 0.869      ;
; 1.736 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.004      ; 0.800      ;
; 1.737 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.004      ; 0.799      ;
; 1.759 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.004      ; 0.777      ;
; 1.760 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.004      ; 0.776      ;
; 1.770 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.008      ; 0.770      ;
; 1.775 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.008      ; 0.765      ;
; 1.776 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 1.997      ; 0.753      ;
; 1.782 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 1.997      ; 0.747      ;
; 1.876 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 1.999      ; 0.655      ;
; 1.877 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 1.999      ; 0.654      ;
; 1.918 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.002      ; 0.616      ;
; 1.922 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; 0.500        ; 2.002      ; 0.612      ;
+-------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 35.348 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.722      ;
; 35.416 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.653      ;
; 35.429 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.641      ;
; 35.436 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.633      ;
; 35.446 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.624      ;
; 35.457 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.612      ;
; 35.468 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.601      ;
; 35.471 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.598      ;
; 35.494 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.575      ;
; 35.494 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.575      ;
; 35.495 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.574      ;
; 35.495 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.574      ;
; 35.496 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.574      ;
; 35.514 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.555      ;
; 35.514 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.555      ;
; 35.515 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.554      ;
; 35.515 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.554      ;
; 35.516 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.554      ;
; 35.526 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.544      ;
; 35.527 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.541      ;
; 35.527 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.543      ;
; 35.535 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.534      ;
; 35.535 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.534      ;
; 35.536 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.533      ;
; 35.536 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.533      ;
; 35.537 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.532      ;
; 35.538 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.531      ;
; 35.539 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.531      ;
; 35.540 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.530      ;
; 35.546 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.523      ;
; 35.546 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.523      ;
; 35.547 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.522      ;
; 35.547 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.522      ;
; 35.549 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.520      ;
; 35.549 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.520      ;
; 35.550 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.519      ;
; 35.550 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.519      ;
; 35.560 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.510      ;
; 35.568 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.502      ;
; 35.568 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.502      ;
; 35.577 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.493      ;
; 35.582 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.487      ;
; 35.585 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.485      ;
; 35.587 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.483      ;
; 35.587 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.483      ;
; 35.588 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.482      ;
; 35.588 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.482      ;
; 35.590 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.480      ;
; 35.597 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.473      ;
; 35.605 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.463      ;
; 35.605 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.463      ;
; 35.606 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.462      ;
; 35.606 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.462      ;
; 35.608 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.462      ;
; 35.608 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.462      ;
; 35.609 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.461      ;
; 35.609 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.461      ;
; 35.611 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.459      ;
; 35.613 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.455      ;
; 35.615 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.454      ;
; 35.615 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.454      ;
; 35.616 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.453      ;
; 35.616 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.453      ;
; 35.616 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.453      ;
; 35.616 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.453      ;
; 35.617 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.452      ;
; 35.617 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.452      ;
; 35.619 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.451      ;
; 35.619 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.451      ;
; 35.620 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.450      ;
; 35.620 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.450      ;
; 35.620 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.450      ;
; 35.620 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.450      ;
; 35.622 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.448      ;
; 35.622 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.448      ;
; 35.622 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.448      ;
; 35.623 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.447      ;
; 35.623 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.447      ;
; 35.624 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.446      ;
; 35.625 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.445      ;
; 35.638 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.432      ;
; 35.638 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.432      ;
; 35.640 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.430      ;
; 35.643 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.001     ; 1.425      ;
; 35.658 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.412      ;
; 35.660 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.409      ;
; 35.660 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.409      ;
; 35.661 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.408      ;
; 35.661 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.408      ;
; 35.661 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.409      ;
; 35.665 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.405      ;
; 35.666 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.404      ;
; 35.667 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.402      ;
; 35.672 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.398      ;
; 35.673 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.397      ;
; 35.675 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.001      ; 1.395      ;
; 35.678 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.391      ;
; 35.678 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.391      ;
; 35.679 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.390      ;
; 35.679 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.390      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 37.930 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.784      ;
; 37.951 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.763      ;
; 37.998 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.716      ;
; 38.056 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.658      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.176 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.538      ;
; 38.229 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.485      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.248 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.466      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.281 ; vga_sync:u1|h_count[1] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.433      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.297 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.417      ;
; 38.319 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.395      ;
; 38.321 ; vga_sync:u1|v_count[6] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.393      ;
; 38.326 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.388      ;
; 38.341 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.373      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.350 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.364      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.352 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.362      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.353 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.361      ;
; 38.372 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.342      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.380 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.334      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
; 38.402 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.312      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                     ;
+--------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; -1.042 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.002      ; 0.612      ;
; -1.038 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.002      ; 0.616      ;
; -0.997 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 1.999      ; 0.654      ;
; -0.996 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 1.999      ; 0.655      ;
; -0.902 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 1.997      ; 0.747      ;
; -0.896 ; Bullet_Man:Bm1|Bullet:B1|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 1.997      ; 0.753      ;
; -0.895 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.008      ; 0.765      ;
; -0.890 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.008      ; 0.770      ;
; -0.880 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.004      ; 0.776      ;
; -0.879 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.004      ; 0.777      ;
; -0.857 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[3] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.004      ; 0.799      ;
; -0.856 ; Bullet_Man:Bm1|Bullet:B0|inUse ; Bullet_Man:Bm1|fire[2] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.004      ; 0.800      ;
; -0.789 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.006      ; 0.869      ;
; -0.786 ; Bullet_Man:Bm1|Bullet:B2|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.006      ; 0.872      ;
; -0.776 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[1] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.002      ; 0.878      ;
; -0.773 ; Bullet_Man:Bm1|Bullet:B3|inUse ; Bullet_Man:Bm1|fire[0] ; clk_60hz:comb_145|q ; KEY[0]      ; -0.500       ; 2.002      ; 0.881      ;
; 0.215  ; Bullet_Man:Bm1|fire[0]         ; Bullet_Man:Bm1|fire[0] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Bullet_Man:Bm1|fire[1]         ; Bullet_Man:Bm1|fire[1] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Bullet_Man:Bm1|fire[2]         ; Bullet_Man:Bm1|fire[2] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Bullet_Man:Bm1|fire[3]         ; Bullet_Man:Bm1|fire[3] ; KEY[0]              ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.357 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.440 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.446 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.598      ;
; 0.495 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.530 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.565 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.577 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.733      ;
; 0.578 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.581 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.738      ;
; 0.585 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.590 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.600 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.610 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.768      ;
; 0.613 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.773      ;
; 0.617 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.773      ;
; 0.620 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.625 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.777      ;
; 0.634 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.803      ;
; 0.648 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.651 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.808      ;
; 0.652 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.808      ;
; 0.660 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.665 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.821      ;
; 0.669 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.675 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.680 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.838      ;
; 0.683 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.686 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.838      ;
; 0.687 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.843      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_60hz:comb_145|q'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.215 ; Bullet_Man:Bm1|Bullet:B0|inUse            ; Bullet_Man:Bm1|Bullet:B0|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B1|inUse            ; Bullet_Man:Bm1|Bullet:B1|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B2|inUse            ; Bullet_Man:Bm1|Bullet:B2|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B3|inUse            ; Bullet_Man:Bm1|Bullet:B3|inUse      ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.344 ; Spaceship:c1|shipX[8]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.496      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Spaceship:c1|shipX[6]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Spaceship:c1|shipX[1]                     ; Spaceship:c1|shipX[1]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; Spaceship:c1|shipX[7]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B3|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[6]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Spaceship:c1|shipX[2]                     ; Spaceship:c1|shipX[2]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; Spaceship:c1|shipX[4]                     ; Spaceship:c1|shipX[4]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.535      ;
; 0.413 ; Spaceship:c1|shipX[1]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[1] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.565      ;
; 0.425 ; Spaceship:c1|shipX[2]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.577      ;
; 0.425 ; Spaceship:c1|shipX[7]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.577      ;
; 0.439 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.592      ;
; 0.443 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.595      ;
; 0.446 ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; Bullet_Man:Bm1|Bullet:B3|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.604      ;
; 0.459 ; Spaceship:c1|shipX[8]                     ; Bullet_Man:Bm1|Bullet:B2|bulletX[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.002     ; 0.609      ;
; 0.464 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.616      ;
; 0.467 ; Spaceship:c1|shipX[8]                     ; Spaceship:c1|shipX[8]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; Spaceship:c1|shipX[5]                     ; Spaceship:c1|shipX[5]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.619      ;
; 0.472 ; Spaceship:c1|shipX[9]                     ; Spaceship:c1|shipX[9]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.624      ;
; 0.479 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.631      ;
; 0.481 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.633      ;
; 0.481 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.633      ;
; 0.482 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.634      ;
; 0.487 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.639      ;
; 0.487 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.639      ;
; 0.487 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.639      ;
; 0.488 ; Bullet_Man:Bm1|Bullet:B3|bullet_direction ; Bullet_Man:Bm1|Bullet:B3|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.640      ;
; 0.491 ; Spaceship:c1|shipX[6]                     ; Bullet_Man:Bm1|Bullet:B2|bulletX[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.002     ; 0.641      ;
; 0.496 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; Spaceship:c1|shipX[7]                     ; Spaceship:c1|shipX[8]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[6] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B2|bulletY[8]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B2|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Bullet_Man:Bm1|Bullet:B3|bulletY[6]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[2] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B2|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Bullet_Man:Bm1|Bullet:B3|bulletY[4]       ; Bullet_Man:Bm1|Bullet:B3|bulletY[5] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.664      ;
; 0.520 ; Spaceship:c1|shipX[6]                     ; Spaceship:c1|shipX[7]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; Spaceship:c1|shipX[2]                     ; Spaceship:c1|shipX[3]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; Spaceship:c1|shipX[4]                     ; Spaceship:c1|shipX[5]               ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; Spaceship:c1|shipX[3]                     ; Bullet_Man:Bm1|Bullet:B0|bulletX[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[9] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Bullet_Man:Bm1|Bullet:B2|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B2|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Spaceship:c1|shipX[7]                     ; Bullet_Man:Bm1|Bullet:B2|bulletX[7] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; -0.002     ; 0.682      ;
; 0.533 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4] ; clk_60hz:comb_145|q ; clk_60hz:comb_145|q ; 0.000        ; 0.000      ; 0.686      ;
+-------+-------------------------------------------+-------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.259 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.366 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.372 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.451 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.603      ;
; 0.470 ; vga_sync:u1|v_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.622      ;
; 0.504 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.510 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.539 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.545 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.560 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.570 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.574 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.580 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; vga_sync:u1|v_count[0] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.595 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.600 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.605 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.613 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.767      ;
; 0.619 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.624 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.630 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; vga_sync:u1|v_count[1] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.640 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.644 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.654 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.656 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.676 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.493      ;
; 0.357 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.375 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.463 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.615      ;
; 0.475 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.627      ;
; 0.500 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.652      ;
; 0.515 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.667      ;
; 0.527 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.679      ;
; 0.530 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.542 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.695      ;
; 0.550 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.702      ;
; 0.566 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.722      ;
; 0.578 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.730      ;
; 0.583 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.737      ;
; 0.592 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.745      ;
; 0.600 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.752      ;
; 0.604 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.756      ;
; 0.607 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.759      ;
; 0.613 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.772      ;
; 0.620 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.772      ;
; 0.623 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.775      ;
; 0.648 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.800      ;
; 0.648 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.802      ;
; 0.654 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.806      ;
; 0.659 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.811      ;
; 0.672 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.825      ;
; 0.680 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.835      ;
; 0.688 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.840      ;
; 0.698 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.850      ;
; 0.705 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.857      ;
; 0.705 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.858      ;
; 0.712 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.864      ;
; 0.718 ; clk_60hz:comb_145|counter[0]  ; clk_60hz:comb_145|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.870      ;
; 0.718 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.871      ;
; 0.727 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.878      ;
; 0.727 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.878      ;
; 0.728 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.879      ;
; 0.728 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.879      ;
; 0.728 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.879      ;
; 0.728 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.879      ;
; 0.729 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.880      ;
; 0.729 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.880      ;
; 0.729 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.880      ;
; 0.729 ; clk_60hz:comb_145|counter[18] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.880      ;
; 0.732 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.885      ;
; 0.741 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.894      ;
; 0.754 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.906      ;
; 0.755 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.907      ;
; 0.759 ; clk_60hz:comb_145|counter[10] ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.911      ;
; 0.759 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.912      ;
; 0.761 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.914      ;
; 0.769 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.921      ;
; 0.776 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.927      ;
; 0.777 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.928      ;
; 0.777 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.928      ;
; 0.778 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.929      ;
; 0.778 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.929      ;
; 0.779 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.931      ;
; 0.787 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.940      ;
; 0.788 ; clk_60hz:comb_145|counter[17] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.941      ;
; 0.789 ; clk_60hz:comb_145|counter[13] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.941      ;
; 0.791 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.943      ;
; 0.796 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.948      ;
; 0.806 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.958      ;
; 0.808 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.960      ;
; 0.811 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.964      ;
; 0.812 ; clk_60hz:comb_145|counter[11] ; clk_60hz:comb_145|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.964      ;
; 0.812 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.965      ;
; 0.822 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.974      ;
; 0.823 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.975      ;
; 0.828 ; clk_60hz:comb_145|counter[2]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.980      ;
; 0.836 ; clk_60hz:comb_145|counter[14] ; clk_60hz:comb_145|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.988      ;
; 0.837 ; clk_60hz:comb_145|counter[8]  ; clk_60hz:comb_145|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.990      ;
; 0.837 ; clk_60hz:comb_145|counter[9]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; clk_60hz:comb_145|counter[7]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.990      ;
; 0.842 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.994      ;
; 0.845 ; clk_60hz:comb_145|counter[15] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.997      ;
; 0.852 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.004      ;
; 0.858 ; clk_60hz:comb_145|counter[4]  ; clk_60hz:comb_145|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.011      ;
; 0.859 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.012      ;
; 0.864 ; clk_60hz:comb_145|counter[6]  ; clk_60hz:comb_145|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.017      ;
; 0.872 ; clk_60hz:comb_145|counter[16] ; clk_60hz:comb_145|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.024      ;
; 0.875 ; clk_60hz:comb_145|counter[3]  ; clk_60hz:comb_145|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.027      ;
; 0.876 ; clk_60hz:comb_145|counter[12] ; clk_60hz:comb_145|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; clk_60hz:comb_145|counter[5]  ; clk_60hz:comb_145|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.028      ;
; 0.878 ; clk_60hz:comb_145|counter[1]  ; clk_60hz:comb_145|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.030      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.445 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.833      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.430 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.818      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
; -2.349 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.737      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.231 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.737      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.312 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.818      ;
; 2.327 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.833      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bullet_Man:Bm1|fire[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|fire[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|fire[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|shoot|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|shoot|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; Bm1|shoot|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; Bm1|shoot|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; Bm1|shoot~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout             ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_60hz:comb_145|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_145|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_145|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_145|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 3.558 ; 3.558 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 2.517 ; 2.517 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 3.073 ; 3.073 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 3.558 ; 3.558 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 0.814 ; 0.814 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 0.492 ; 0.492 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 0.495 ; 0.495 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 0.613 ; 0.613 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 0.814 ; 0.814 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -2.152 ; -2.152 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -2.152 ; -2.152 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -2.514 ; -2.514 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -2.787 ; -2.787 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.224 ; -0.224 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.224 ; -0.224 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -0.306 ; -0.306 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -0.470 ; -0.470 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -0.694 ; -0.694 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; KEY[0]              ; 5.707  ; 5.707  ; Rise       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 5.707  ; 5.707  ; Rise       ; KEY[0]                         ;
; LEDG[*]   ; KEY[0]              ; 5.707  ; 5.707  ; Fall       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 5.707  ; 5.707  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; KEY[0]              ; 6.547  ; 6.547  ; Fall       ; KEY[0]                         ;
;  LEDR[4]  ; KEY[0]              ; 6.547  ; 6.547  ; Fall       ; KEY[0]                         ;
;  LEDR[5]  ; KEY[0]              ; 6.158  ; 6.158  ; Fall       ; KEY[0]                         ;
;  LEDR[6]  ; KEY[0]              ; 6.500  ; 6.500  ; Fall       ; KEY[0]                         ;
;  LEDR[7]  ; KEY[0]              ; 6.509  ; 6.509  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.646  ; 4.646  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.437  ; 4.437  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.526  ; 4.526  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.443  ; 4.443  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.646  ; 4.646  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 7.056  ; 7.056  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 7.023  ; 7.023  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 7.023  ; 7.023  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 6.994  ; 6.994  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 6.984  ; 6.984  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 7.056  ; 7.056  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 7.046  ; 7.046  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 7.026  ; 7.026  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 7.026  ; 7.026  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 7.004  ; 7.004  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 7.004  ; 7.004  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 7.049  ; 7.049  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 7.049  ; 7.049  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 7.049  ; 7.049  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 7.032  ; 7.032  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 7.032  ; 7.032  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 7.047  ; 7.047  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 7.047  ; 7.047  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 7.007  ; 7.007  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 7.027  ; 7.027  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 7.033  ; 7.033  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 7.033  ; 7.033  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 7.178  ; 7.178  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 7.150  ; 7.150  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 7.168  ; 7.168  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 7.168  ; 7.168  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 7.178  ; 7.178  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 7.178  ; 7.178  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 7.049  ; 7.049  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 7.029  ; 7.029  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 7.039  ; 7.039  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 7.019  ; 7.019  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 7.019  ; 7.019  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 6.048  ; 6.048  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 6.015  ; 6.015  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 6.015  ; 6.015  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 5.986  ; 5.986  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 5.976  ; 5.976  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 6.048  ; 6.048  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 6.038  ; 6.038  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 6.018  ; 6.018  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 6.018  ; 6.018  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 5.996  ; 5.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 5.996  ; 5.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 4.029  ; 4.029  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 6.041  ; 6.041  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 6.041  ; 6.041  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 6.041  ; 6.041  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 6.024  ; 6.024  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 6.024  ; 6.024  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 6.039  ; 6.039  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 6.039  ; 6.039  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 5.999  ; 5.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 6.019  ; 6.019  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 6.025  ; 6.025  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 6.025  ; 6.025  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 3.378  ; 3.378  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 6.170  ; 6.170  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 6.142  ; 6.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 6.160  ; 6.160  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 6.160  ; 6.160  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 6.170  ; 6.170  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 6.170  ; 6.170  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 6.041  ; 6.041  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 6.021  ; 6.021  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 6.031  ; 6.031  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 6.011  ; 6.011  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 6.011  ; 6.011  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.561  ; 3.561  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; KEY[0]              ; 5.707  ; 5.707  ; Rise       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 5.707  ; 5.707  ; Rise       ; KEY[0]                         ;
; LEDG[*]   ; KEY[0]              ; 5.707  ; 5.707  ; Fall       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 5.707  ; 5.707  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; KEY[0]              ; 6.158  ; 6.158  ; Fall       ; KEY[0]                         ;
;  LEDR[4]  ; KEY[0]              ; 6.547  ; 6.547  ; Fall       ; KEY[0]                         ;
;  LEDR[5]  ; KEY[0]              ; 6.158  ; 6.158  ; Fall       ; KEY[0]                         ;
;  LEDR[6]  ; KEY[0]              ; 6.500  ; 6.500  ; Fall       ; KEY[0]                         ;
;  LEDR[7]  ; KEY[0]              ; 6.509  ; 6.509  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.437  ; 4.437  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.437  ; 4.437  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.526  ; 4.526  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.443  ; 4.443  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.646  ; 4.646  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 5.896  ; 5.896  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 5.935  ; 5.935  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 5.935  ; 5.935  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 5.906  ; 5.906  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 5.896  ; 5.896  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 5.968  ; 5.968  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 5.958  ; 5.958  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 5.938  ; 5.938  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 5.938  ; 5.938  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 5.916  ; 5.916  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 5.916  ; 5.916  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 5.919  ; 5.919  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 5.961  ; 5.961  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 5.961  ; 5.961  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 5.944  ; 5.944  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 5.944  ; 5.944  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 5.959  ; 5.959  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 5.959  ; 5.959  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 5.919  ; 5.919  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 5.939  ; 5.939  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 5.945  ; 5.945  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 5.945  ; 5.945  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 5.931  ; 5.931  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 6.062  ; 6.062  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 6.080  ; 6.080  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 6.080  ; 6.080  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 6.090  ; 6.090  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 6.090  ; 6.090  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 5.961  ; 5.961  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 5.941  ; 5.941  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 5.951  ; 5.951  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 5.931  ; 5.931  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 5.931  ; 5.931  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 3.934  ; 3.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 3.973  ; 3.973  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 3.973  ; 3.973  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 3.944  ; 3.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 3.934  ; 3.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 4.006  ; 4.006  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 3.996  ; 3.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 3.976  ; 3.976  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 3.976  ; 3.976  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 3.954  ; 3.954  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 3.954  ; 3.954  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.884  ; 3.884  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 3.982  ; 3.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 3.982  ; 3.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 3.977  ; 3.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 3.983  ; 3.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 3.983  ; 3.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 3.378  ; 3.378  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 4.100  ; 4.100  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 4.118  ; 4.118  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 4.118  ; 4.118  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 4.128  ; 4.128  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 4.128  ; 4.128  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 3.979  ; 3.979  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 3.989  ; 3.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.561  ; 3.561  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[1]     ; LEDG[1]     ;    ; 5.459 ; 5.459 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.415 ; 5.415 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.328 ; 5.328 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[1]     ; LEDG[1]     ;    ; 5.459 ; 5.459 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.415 ; 5.415 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.328 ; 5.328 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -5.465   ; -2.355 ; -3.913   ; 2.231   ; -1.380              ;
;  CLOCK_27                       ; 33.437   ; 0.341  ; N/A      ; N/A     ; 17.518              ;
;  CLOCK_50                       ; -3.129   ; 0.215  ; N/A      ; N/A     ; -1.380              ;
;  KEY[0]                         ; 0.379    ; -2.355 ; N/A      ; N/A     ; -1.222              ;
;  clk_60hz:comb_145|q            ; -5.465   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  p1|altpll_component|pll|clk[0] ; 35.820   ; 0.215  ; -3.913   ; 2.231   ; 18.841              ;
; Design-wide TNS                 ; -504.87  ; -9.294 ; -83.656  ; 0.0     ; -116.602            ;
;  CLOCK_27                       ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -59.614  ; 0.000  ; N/A      ; N/A     ; -22.380             ;
;  KEY[0]                         ; 0.000    ; -9.294 ; N/A      ; N/A     ; -5.222              ;
;  clk_60hz:comb_145|q            ; -445.256 ; 0.000  ; N/A      ; N/A     ; -89.000             ;
;  p1|altpll_component|pll|clk[0] ; 0.000    ; 0.000  ; -83.656  ; 0.000   ; 0.000               ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; 6.928 ; 6.928 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; 4.539 ; 4.539 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; 5.932 ; 5.932 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; 6.928 ; 6.928 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; 2.096 ; 2.096 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; 1.427 ; 1.427 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; 1.392 ; 1.392 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; 1.609 ; 1.609 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; 2.096 ; 2.096 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_145|q ; -2.152 ; -2.152 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[1]   ; clk_60hz:comb_145|q ; -2.152 ; -2.152 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[2]   ; clk_60hz:comb_145|q ; -2.514 ; -2.514 ; Rise       ; clk_60hz:comb_145|q ;
;  KEY[3]   ; clk_60hz:comb_145|q ; -2.787 ; -2.787 ; Rise       ; clk_60hz:comb_145|q ;
; SW[*]     ; clk_60hz:comb_145|q ; -0.224 ; -0.224 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[1]    ; clk_60hz:comb_145|q ; -0.224 ; -0.224 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[2]    ; clk_60hz:comb_145|q ; -0.306 ; -0.306 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[3]    ; clk_60hz:comb_145|q ; -0.470 ; -0.470 ; Rise       ; clk_60hz:comb_145|q ;
;  SW[4]    ; clk_60hz:comb_145|q ; -0.694 ; -0.694 ; Rise       ; clk_60hz:comb_145|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; KEY[0]              ; 9.949  ; 9.949  ; Rise       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 9.949  ; 9.949  ; Rise       ; KEY[0]                         ;
; LEDG[*]   ; KEY[0]              ; 9.949  ; 9.949  ; Fall       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 9.949  ; 9.949  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; KEY[0]              ; 12.318 ; 12.318 ; Fall       ; KEY[0]                         ;
;  LEDR[4]  ; KEY[0]              ; 12.318 ; 12.318 ; Fall       ; KEY[0]                         ;
;  LEDR[5]  ; KEY[0]              ; 11.341 ; 11.341 ; Fall       ; KEY[0]                         ;
;  LEDR[6]  ; KEY[0]              ; 12.164 ; 12.164 ; Fall       ; KEY[0]                         ;
;  LEDR[7]  ; KEY[0]              ; 12.250 ; 12.250 ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; clk_60hz:comb_145|q ; 8.680  ; 8.680  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 8.181  ; 8.181  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 8.389  ; 8.389  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 8.108  ; 8.108  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 8.680  ; 8.680  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 14.047 ; 14.047 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 14.018 ; 14.018 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 14.018 ; 14.018 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 13.984 ; 13.984 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 13.974 ; 13.974 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 14.047 ; 14.047 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 14.037 ; 14.037 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 14.017 ; 14.017 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 14.017 ; 14.017 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 13.993 ; 13.993 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 13.993 ; 13.993 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 14.045 ; 14.045 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 14.045 ; 14.045 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 14.045 ; 14.045 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 14.022 ; 14.022 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 14.022 ; 14.022 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 14.042 ; 14.042 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 14.042 ; 14.042 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 14.002 ; 14.002 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 14.022 ; 14.022 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 14.028 ; 14.028 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 14.028 ; 14.028 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 14.313 ; 14.313 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 14.274 ; 14.274 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 14.303 ; 14.303 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 14.303 ; 14.303 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 14.313 ; 14.313 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 14.313 ; 14.313 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 14.046 ; 14.046 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 14.026 ; 14.026 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 14.036 ; 14.036 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 14.015 ; 14.015 ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 14.015 ; 14.015 ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 12.882 ; 12.882 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 12.853 ; 12.853 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 12.853 ; 12.853 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 12.819 ; 12.819 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 12.809 ; 12.809 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 12.882 ; 12.882 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 12.872 ; 12.872 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 12.852 ; 12.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 12.852 ; 12.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 12.828 ; 12.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 12.828 ; 12.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 8.073  ; 8.073  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 12.880 ; 12.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 12.880 ; 12.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 12.880 ; 12.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 12.857 ; 12.857 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 12.857 ; 12.857 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 12.877 ; 12.877 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 12.877 ; 12.877 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 12.837 ; 12.837 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 12.857 ; 12.857 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 12.863 ; 12.863 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 12.863 ; 12.863 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 6.793  ; 6.793  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 13.148 ; 13.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 13.109 ; 13.109 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 13.138 ; 13.138 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 13.138 ; 13.138 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 13.148 ; 13.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 13.148 ; 13.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 12.881 ; 12.881 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 12.861 ; 12.861 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 12.871 ; 12.871 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 12.850 ; 12.850 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 12.850 ; 12.850 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 7.162  ; 7.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+---------------------+--------+--------+------------+--------------------------------+
; LEDG[*]   ; KEY[0]              ; 5.707  ; 5.707  ; Rise       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 5.707  ; 5.707  ; Rise       ; KEY[0]                         ;
; LEDG[*]   ; KEY[0]              ; 5.707  ; 5.707  ; Fall       ; KEY[0]                         ;
;  LEDG[0]  ; KEY[0]              ; 5.707  ; 5.707  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; KEY[0]              ; 6.158  ; 6.158  ; Fall       ; KEY[0]                         ;
;  LEDR[4]  ; KEY[0]              ; 6.547  ; 6.547  ; Fall       ; KEY[0]                         ;
;  LEDR[5]  ; KEY[0]              ; 6.158  ; 6.158  ; Fall       ; KEY[0]                         ;
;  LEDR[6]  ; KEY[0]              ; 6.500  ; 6.500  ; Fall       ; KEY[0]                         ;
;  LEDR[7]  ; KEY[0]              ; 6.509  ; 6.509  ; Fall       ; KEY[0]                         ;
; LEDR[*]   ; clk_60hz:comb_145|q ; 4.437  ; 4.437  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[0]  ; clk_60hz:comb_145|q ; 4.437  ; 4.437  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[1]  ; clk_60hz:comb_145|q ; 4.526  ; 4.526  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[2]  ; clk_60hz:comb_145|q ; 4.443  ; 4.443  ; Rise       ; clk_60hz:comb_145|q            ;
;  LEDR[3]  ; clk_60hz:comb_145|q ; 4.646  ; 4.646  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; clk_60hz:comb_145|q ; 5.896  ; 5.896  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[0] ; clk_60hz:comb_145|q ; 5.935  ; 5.935  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[1] ; clk_60hz:comb_145|q ; 5.935  ; 5.935  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[2] ; clk_60hz:comb_145|q ; 5.906  ; 5.906  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[3] ; clk_60hz:comb_145|q ; 5.896  ; 5.896  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[4] ; clk_60hz:comb_145|q ; 5.968  ; 5.968  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[5] ; clk_60hz:comb_145|q ; 5.958  ; 5.958  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[6] ; clk_60hz:comb_145|q ; 5.938  ; 5.938  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[7] ; clk_60hz:comb_145|q ; 5.938  ; 5.938  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[8] ; clk_60hz:comb_145|q ; 5.916  ; 5.916  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_B[9] ; clk_60hz:comb_145|q ; 5.916  ; 5.916  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_G[*]  ; clk_60hz:comb_145|q ; 5.919  ; 5.919  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[0] ; clk_60hz:comb_145|q ; 5.961  ; 5.961  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[1] ; clk_60hz:comb_145|q ; 5.961  ; 5.961  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[2] ; clk_60hz:comb_145|q ; 5.944  ; 5.944  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[3] ; clk_60hz:comb_145|q ; 5.944  ; 5.944  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[4] ; clk_60hz:comb_145|q ; 5.959  ; 5.959  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[5] ; clk_60hz:comb_145|q ; 5.959  ; 5.959  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[6] ; clk_60hz:comb_145|q ; 5.919  ; 5.919  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[7] ; clk_60hz:comb_145|q ; 5.939  ; 5.939  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[8] ; clk_60hz:comb_145|q ; 5.945  ; 5.945  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_G[9] ; clk_60hz:comb_145|q ; 5.945  ; 5.945  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_R[*]  ; clk_60hz:comb_145|q ; 5.931  ; 5.931  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[0] ; clk_60hz:comb_145|q ; 6.062  ; 6.062  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[1] ; clk_60hz:comb_145|q ; 6.080  ; 6.080  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[2] ; clk_60hz:comb_145|q ; 6.080  ; 6.080  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[3] ; clk_60hz:comb_145|q ; 6.090  ; 6.090  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[4] ; clk_60hz:comb_145|q ; 6.090  ; 6.090  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[5] ; clk_60hz:comb_145|q ; 5.961  ; 5.961  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[6] ; clk_60hz:comb_145|q ; 5.941  ; 5.941  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[7] ; clk_60hz:comb_145|q ; 5.951  ; 5.951  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[8] ; clk_60hz:comb_145|q ; 5.931  ; 5.931  ; Rise       ; clk_60hz:comb_145|q            ;
;  VGA_R[9] ; clk_60hz:comb_145|q ; 5.931  ; 5.931  ; Rise       ; clk_60hz:comb_145|q            ;
; VGA_B[*]  ; CLOCK_27            ; 3.934  ; 3.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27            ; 3.973  ; 3.973  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27            ; 3.973  ; 3.973  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27            ; 3.944  ; 3.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27            ; 3.934  ; 3.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27            ; 4.006  ; 4.006  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27            ; 3.996  ; 3.996  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27            ; 3.976  ; 3.976  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27            ; 3.976  ; 3.976  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27            ; 3.954  ; 3.954  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27            ; 3.954  ; 3.954  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27            ; 3.884  ; 3.884  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27            ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27            ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27            ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27            ; 3.982  ; 3.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27            ; 3.982  ; 3.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27            ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27            ; 3.997  ; 3.997  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27            ; 3.957  ; 3.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27            ; 3.977  ; 3.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27            ; 3.983  ; 3.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27            ; 3.983  ; 3.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27            ; 3.378  ; 3.378  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27            ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27            ; 4.100  ; 4.100  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27            ; 4.118  ; 4.118  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27            ; 4.118  ; 4.118  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27            ; 4.128  ; 4.128  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27            ; 4.128  ; 4.128  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27            ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27            ; 3.979  ; 3.979  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27            ; 3.989  ; 3.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27            ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27            ; 3.969  ; 3.969  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27            ; 3.561  ; 3.561  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27            ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27            ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+---------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[1]     ; LEDG[1]     ;    ; 9.510 ; 9.510 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 9.462 ; 9.462 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 9.333 ; 9.333 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; KEY[1]     ; LEDG[1]     ;    ; 5.459 ; 5.459 ;    ;
; KEY[2]     ; LEDG[2]     ;    ; 5.415 ; 5.415 ;    ;
; KEY[3]     ; LEDG[3]     ;    ; 5.328 ; 5.328 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_145|q            ; clk_60hz:comb_145|q            ; 998      ; 0        ; 0        ; 0        ;
; KEY[0]                         ; clk_60hz:comb_145|q            ; 0        ; 116      ; 0        ; 0        ;
; CLOCK_27                       ; CLOCK_27                       ; 437      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; clk_60hz:comb_145|q            ; KEY[0]                         ; 0        ; 0        ; 16       ; 0        ;
; KEY[0]                         ; KEY[0]                         ; 0        ; 0        ; 0        ; 4        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_145|q            ; clk_60hz:comb_145|q            ; 998      ; 0        ; 0        ; 0        ;
; KEY[0]                         ; clk_60hz:comb_145|q            ; 0        ; 116      ; 0        ; 0        ;
; CLOCK_27                       ; CLOCK_27                       ; 437      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; clk_60hz:comb_145|q            ; KEY[0]                         ; 0        ; 0        ; 16       ; 0        ;
; KEY[0]                         ; KEY[0]                         ; 0        ; 0        ; 0        ; 4        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 115   ; 115  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 1007  ; 1007 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 26 15:01:47 2013
Info: Command: quartus_sta asteroids-verilog-project -c Astroids
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Bm1|B2|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B1|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B0|pixel|combout" is a latch
    Warning (335094): Node "Bm1|B3|pixel|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Astroids.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_60hz:comb_145|q clk_60hz:comb_145|q
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.465      -445.256 clk_60hz:comb_145|q 
    Info (332119):    -3.129       -59.614 CLOCK_50 
    Info (332119):     0.379         0.000 KEY[0] 
    Info (332119):    33.437         0.000 CLOCK_27 
    Info (332119):    35.820         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.355        -9.294 KEY[0] 
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_60hz:comb_145|q 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.742         0.000 CLOCK_27 
Info (332146): Worst-case recovery slack is -3.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.913       -83.656 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.475
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.475         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -1.222        -5.222 KEY[0] 
    Info (332119):    -0.500       -89.000 clk_60hz:comb_145|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 191 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.524      -200.547 clk_60hz:comb_145|q 
    Info (332119):    -0.938       -16.871 CLOCK_50 
    Info (332119):     0.665         0.000 KEY[0] 
    Info (332119):    35.348         0.000 CLOCK_27 
    Info (332119):    37.930         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.042        -4.073 KEY[0] 
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 clk_60hz:comb_145|q 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.341         0.000 CLOCK_27 
Info (332146): Worst-case recovery slack is -2.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.445       -52.665 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.231         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -1.222        -5.222 KEY[0] 
    Info (332119):    -0.500       -89.000 clk_60hz:comb_145|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 310 megabytes
    Info: Processing ended: Tue Nov 26 15:01:49 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


