TimeQuest Timing Analyzer report for vga_vs
Mon Dec  2 18:42:09 2024
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; vga_vs                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                ;
; clock_divider:clk_div_inst|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clk_div_inst|clk_out } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                      ;
+-----------+-----------------+------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                         ; Note ;
+-----------+-----------------+------------------------------------+------+
; 11.5 MHz  ; 11.5 MHz        ; clock_divider:clk_div_inst|clk_out ;      ;
; 192.6 MHz ; 192.6 MHz       ; clk                                ;      ;
+-----------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; clock_divider:clk_div_inst|clk_out ; -85.979 ; -1318.655     ;
; clk                                ; -4.192  ; -112.504      ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.385 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.403 ; 0.000         ;
+------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -45.405       ;
; clock_divider:clk_div_inst|clk_out ; -1.285 ; -79.670       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                          ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -85.979 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.330      ; 87.307     ;
; -85.786 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 87.115     ;
; -85.654 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.983     ;
; -85.621 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.950     ;
; -85.551 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.880     ;
; -85.485 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.814     ;
; -85.393 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.722     ;
; -85.358 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.687     ;
; -85.231 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.560     ;
; -85.228 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.331      ; 86.557     ;
; -81.723 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 82.639     ;
; -81.530 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.447     ;
; -81.398 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.315     ;
; -81.365 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.282     ;
; -81.295 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.212     ;
; -81.229 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.146     ;
; -81.137 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.054     ;
; -81.102 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 82.019     ;
; -80.975 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 81.892     ;
; -80.972 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 81.889     ;
; -77.332 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 78.248     ;
; -77.139 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 78.056     ;
; -77.007 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.924     ;
; -76.974 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.891     ;
; -76.904 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.821     ;
; -76.838 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.755     ;
; -76.746 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.663     ;
; -76.711 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.628     ;
; -76.584 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.501     ;
; -76.581 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 77.498     ;
; -75.560 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.509     ; 76.049     ;
; -75.390 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.878     ;
; -75.258 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.746     ;
; -75.207 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.695     ;
; -75.128 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.616     ;
; -75.121 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.609     ;
; -75.074 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.562     ;
; -74.713 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 75.201     ;
; -74.570 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 75.486     ;
; -74.556 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 75.472     ;
; -72.492 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 73.408     ;
; -72.299 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 73.216     ;
; -72.167 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 73.084     ;
; -72.134 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 73.051     ;
; -72.064 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 72.981     ;
; -71.998 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 72.915     ;
; -71.906 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 72.823     ;
; -71.871 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 72.788     ;
; -71.744 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 72.661     ;
; -71.741 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 72.658     ;
; -71.198 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.509     ; 71.687     ;
; -71.028 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 71.516     ;
; -70.896 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 71.384     ;
; -70.845 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 71.333     ;
; -70.766 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 71.254     ;
; -70.759 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 71.247     ;
; -70.712 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 71.200     ;
; -70.351 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 70.839     ;
; -70.208 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 71.124     ;
; -70.194 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 71.110     ;
; -67.367 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 68.283     ;
; -67.174 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 68.091     ;
; -67.042 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.959     ;
; -67.009 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.926     ;
; -66.939 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.856     ;
; -66.873 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.790     ;
; -66.832 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.509     ; 67.321     ;
; -66.781 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.698     ;
; -66.746 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.663     ;
; -66.662 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 67.150     ;
; -66.619 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.536     ;
; -66.616 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 67.533     ;
; -66.530 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 67.018     ;
; -66.479 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 66.967     ;
; -66.400 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 66.888     ;
; -66.393 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 66.881     ;
; -66.346 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 66.834     ;
; -65.985 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 66.473     ;
; -65.842 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 66.758     ;
; -65.828 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 66.744     ;
; -62.742 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 63.658     ;
; -62.549 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.466     ;
; -62.417 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.334     ;
; -62.384 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.301     ;
; -62.314 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.231     ;
; -62.248 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.165     ;
; -62.156 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.073     ;
; -62.121 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 63.038     ;
; -61.994 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 62.911     ;
; -61.991 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 62.908     ;
; -61.015 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.509     ; 61.504     ;
; -60.845 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 61.333     ;
; -60.713 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 61.201     ;
; -60.662 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 61.150     ;
; -60.583 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 61.071     ;
; -60.576 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 61.064     ;
; -60.529 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 61.017     ;
; -60.168 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.510     ; 60.656     ;
; -60.025 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 60.941     ;
; -60.011 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.082     ; 60.927     ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.192 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 5.113      ;
; -4.182 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 5.103      ;
; -4.038 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.954      ;
; -4.034 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.950      ;
; -4.003 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.924      ;
; -3.976 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.897      ;
; -3.968 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.889      ;
; -3.893 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.814      ;
; -3.887 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.808      ;
; -3.887 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.808      ;
; -3.852 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.768      ;
; -3.789 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.710      ;
; -3.770 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.686      ;
; -3.760 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.676      ;
; -3.735 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.651      ;
; -3.725 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.641      ;
; -3.717 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.633      ;
; -3.705 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.626      ;
; -3.690 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.607      ;
; -3.683 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.600      ;
; -3.672 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.593      ;
; -3.590 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.077     ; 4.511      ;
; -3.579 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.495      ;
; -3.536 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.452      ;
; -3.515 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.433      ;
; -3.515 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.433      ;
; -3.515 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.433      ;
; -3.509 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.427      ;
; -3.509 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.427      ;
; -3.505 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.423      ;
; -3.501 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.418      ;
; -3.493 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.411      ;
; -3.492 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.410      ;
; -3.492 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.410      ;
; -3.491 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.409      ;
; -3.491 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.409      ;
; -3.491 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.409      ;
; -3.490 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.408      ;
; -3.490 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.408      ;
; -3.490 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.408      ;
; -3.490 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.408      ;
; -3.483 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.401      ;
; -3.482 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.400      ;
; -3.482 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.400      ;
; -3.481 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.399      ;
; -3.481 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.399      ;
; -3.481 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.399      ;
; -3.480 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.398      ;
; -3.480 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.398      ;
; -3.480 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.398      ;
; -3.480 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.398      ;
; -3.479 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.400      ;
; -3.464 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.380      ;
; -3.437 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.359      ;
; -3.436 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.358      ;
; -3.435 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.357      ;
; -3.434 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.356      ;
; -3.433 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.355      ;
; -3.430 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.352      ;
; -3.430 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.352      ;
; -3.429 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.351      ;
; -3.427 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.349      ;
; -3.426 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.348      ;
; -3.425 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.347      ;
; -3.424 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.346      ;
; -3.423 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.345      ;
; -3.420 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.342      ;
; -3.420 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.342      ;
; -3.419 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.335      ;
; -3.419 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.341      ;
; -3.401 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.322      ;
; -3.387 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.309      ;
; -3.387 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.309      ;
; -3.386 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.303      ;
; -3.376 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.297      ;
; -3.376 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.298      ;
; -3.376 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.298      ;
; -3.368 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.288      ;
; -3.361 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.274      ;
; -3.357 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.270      ;
; -3.347 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.268      ;
; -3.346 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.259      ;
; -3.341 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.254      ;
; -3.340 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.253      ;
; -3.339 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.252      ;
; -3.338 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.251      ;
; -3.338 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.251      ;
; -3.337 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.250      ;
; -3.337 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.250      ;
; -3.337 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.250      ;
; -3.336 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.249      ;
; -3.336 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.249      ;
; -3.336 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.249      ;
; -3.336 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.249      ;
; -3.335 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.248      ;
; -3.335 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.248      ;
; -3.334 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.247      ;
; -3.334 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.247      ;
; -3.333 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.246      ;
; -3.333 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.246      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                             ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.385 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.696 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 3.073      ; 4.217      ;
; 1.036 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.515      ; 1.737      ;
; 1.145 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 3.073      ; 4.166      ;
; 1.197 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 1.895      ;
; 1.346 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.044      ;
; 1.367 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.065      ;
; 1.472 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.170      ;
; 1.489 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.187      ;
; 1.494 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.347      ;
; 1.559 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.257      ;
; 1.568 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.511      ; 2.265      ;
; 1.609 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.511      ; 2.306      ;
; 1.627 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.893      ;
; 1.640 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.084      ; 1.910      ;
; 1.641 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.908      ;
; 1.642 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.511      ; 2.339      ;
; 1.662 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.928      ;
; 1.666 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.933      ;
; 1.667 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.934      ;
; 1.668 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.935      ;
; 1.669 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.935      ;
; 1.677 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.944      ;
; 1.683 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.949      ;
; 1.689 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.956      ;
; 1.690 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.543      ;
; 1.690 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.511      ; 2.387      ;
; 1.695 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.548      ;
; 1.695 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.962      ;
; 1.704 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.970      ;
; 1.706 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.973      ;
; 1.707 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.560      ;
; 1.707 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.974      ;
; 1.709 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.562      ;
; 1.711 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; -0.333     ; 1.564      ;
; 1.712 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.978      ;
; 1.715 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.981      ;
; 1.715 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.511      ; 2.412      ;
; 1.718 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.984      ;
; 1.723 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.990      ;
; 1.726 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.992      ;
; 1.728 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.995      ;
; 1.737 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.004      ;
; 1.752 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.018      ;
; 1.764 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.515      ; 2.465      ;
; 1.768 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.034      ;
; 1.773 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.040      ;
; 1.781 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.047      ;
; 1.781 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.047      ;
; 1.786 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.052      ;
; 1.787 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.053      ;
; 1.793 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.060      ;
; 1.797 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.515      ; 2.498      ;
; 1.797 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.063      ;
; 1.805 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.072      ;
; 1.807 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.084      ; 2.077      ;
; 1.809 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.812 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.084      ; 2.082      ;
; 1.824 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.090      ;
; 1.826 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.092      ;
; 1.833 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.100      ;
; 1.836 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.102      ;
; 1.837 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.103      ;
; 1.838 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.104      ;
; 1.842 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.108      ;
; 1.843 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.109      ;
; 1.843 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.511      ; 2.540      ;
; 1.844 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.110      ;
; 1.847 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.114      ;
; 1.849 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.115      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                         ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.403 ; box_x_pos[1]                  ; box_x_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[0]                  ; box_x_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[9]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[2]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[3]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[4]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[5]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[6]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[7]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; box_x_pos[8]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; box_y_pos[9]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[0]                  ; box_y_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[1]                  ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[2]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[3]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[4]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[5]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[6]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[7]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; box_y_pos[8]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 1.031 ; y_dir                         ; y_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.296      ;
; 1.082 ; VGA_G[0]~reg0                 ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.348      ;
; 1.222 ; x_dir                         ; x_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.487      ;
; 1.291 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.331     ; 1.146      ;
; 1.328 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.595      ;
; 1.337 ; box_x_pos[0]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.603      ;
; 1.417 ; y_dir                         ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.677      ;
; 1.424 ; y_dir                         ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.684      ;
; 1.425 ; y_dir                         ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.685      ;
; 1.453 ; box_x_pos[2]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.719      ;
; 1.471 ; box_y_pos[5]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.736      ;
; 1.494 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 1.776      ;
; 1.497 ; box_x_pos[0]                  ; box_x_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.764      ;
; 1.499 ; box_y_pos[9]                  ; x_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.084      ; 1.769      ;
; 1.515 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.331     ; 1.370      ;
; 1.531 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.507      ; 2.224      ;
; 1.576 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.331     ; 1.431      ;
; 1.579 ; box_x_pos[0]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.845      ;
; 1.590 ; box_y_pos[0]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.855      ;
; 1.591 ; box_y_pos[2]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.856      ;
; 1.593 ; box_x_pos[6]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.859      ;
; 1.593 ; box_x_pos[6]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.859      ;
; 1.594 ; y_dir                         ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.853      ;
; 1.617 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.884      ;
; 1.636 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 1.918      ;
; 1.638 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 1.920      ;
; 1.671 ; y_dir                         ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.931      ;
; 1.693 ; box_y_pos[8]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.959      ;
; 1.715 ; box_y_pos[2]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.980      ;
; 1.718 ; box_x_pos[2]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.984      ;
; 1.718 ; box_y_pos[0]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.983      ;
; 1.721 ; box_y_pos[7]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.985      ;
; 1.731 ; box_y_pos[5]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.997      ;
; 1.732 ; box_x_pos[2]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.999      ;
; 1.735 ; y_dir                         ; box_y_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.994      ;
; 1.738 ; box_x_pos[2]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.005      ;
; 1.742 ; box_y_pos[5]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.008      ;
; 1.748 ; box_y_pos[2]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.013      ;
; 1.749 ; box_x_pos[8]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.016      ;
; 1.753 ; box_y_pos[6]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.017      ;
; 1.754 ; box_y_pos[1]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.019      ;
; 1.755 ; box_y_pos[0]                  ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.020      ;
; 1.757 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.023      ;
; 1.760 ; box_y_pos[2]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.026      ;
; 1.780 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 2.062      ;
; 1.784 ; y_dir                         ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 2.043      ;
; 1.785 ; y_dir                         ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 2.044      ;
; 1.787 ; y_dir                         ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 2.046      ;
; 1.787 ; y_dir                         ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 2.046      ;
; 1.800 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 2.082      ;
; 1.805 ; box_x_pos[4]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.070      ;
; 1.832 ; box_x_pos[1]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.097      ;
; 1.833 ; box_y_pos[5]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.099      ;
; 1.842 ; box_y_pos[0]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.107      ;
; 1.843 ; box_x_pos[2]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.109      ;
; 1.843 ; box_x_pos[2]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.109      ;
; 1.844 ; box_x_pos[0]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.110      ;
; 1.844 ; box_y_pos[9]                  ; y_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.084      ; 2.114      ;
; 1.851 ; box_y_pos[2]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.117      ;
; 1.858 ; box_x_pos[0]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.125      ;
; 1.862 ; box_y_pos[2]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.128      ;
; 1.864 ; box_x_pos[0]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.131      ;
; 1.875 ; box_y_pos[0]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.140      ;
; 1.876 ; box_x_pos[6]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 2.143      ;
; 1.880 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.331     ; 1.735      ;
; 1.882 ; box_y_pos[1]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.147      ;
; 1.887 ; box_y_pos[0]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.153      ;
; 1.913 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.331     ; 1.768      ;
; 1.913 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.179      ;
; 1.918 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 2.200      ;
; 1.921 ; box_x_pos[3]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 2.186      ;
; 1.945 ; box_y_pos[4]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 2.209      ;
; 1.950 ; box_x_pos[5]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.216      ;
; 1.953 ; box_y_pos[2]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.219      ;
; 1.961 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.507      ; 2.654      ;
; 1.969 ; box_x_pos[0]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.235      ;
; 1.969 ; box_x_pos[0]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.235      ;
; 1.974 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.096      ; 2.256      ;
; 1.978 ; box_y_pos[0]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.244      ;
; 1.989 ; box_y_pos[0]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 2.255      ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                            ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                              ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; x_dir                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; y_dir                         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; x_dir                         ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; y_dir                         ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[0]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[1]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[2]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[3]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[4]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[5]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[6]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[7]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[8]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[9]                  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[0]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[1]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[2]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[3]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[4]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[5]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[6]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[7]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[8]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[9]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 5.363 ; 5.828 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 5.392 ; 5.804 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 5.404 ; 5.880 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 5.640 ; 6.134 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 5.627 ; 6.116 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 5.282 ; 5.730 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -1.376 ; -1.838 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -1.756 ; -2.193 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -1.185 ; -1.653 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -1.162 ; -1.616 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -1.890 ; -2.270 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -1.653 ; -2.085 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 11.107 ; 11.061 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 11.107 ; 11.061 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 9.608  ; 9.662  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 10.502 ; 10.525 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 10.929 ; 10.852 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 9.309  ; 9.382  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 10.842 ; 10.784 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 9.740  ; 9.764  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 10.568 ; 10.529 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 11.027 ; 11.172 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 10.374 ; 10.500 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 11.003 ; 11.148 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 10.782 ; 10.854 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 10.993 ; 11.138 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 11.017 ; 11.162 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 11.027 ; 11.172 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 11.021 ; 11.168 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 10.367 ; 10.486 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 11.837 ; 11.863 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 11.837 ; 11.863 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 10.923 ; 10.871 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.414  ; 9.500  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 10.541 ; 10.659 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 10.950 ; 11.081 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 10.540 ; 10.503 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 9.795  ; 9.925  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 9.745  ; 9.859  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 5.303  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 10.051 ; 10.143 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 11.832 ; 11.784 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 13.121 ; 13.056 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 9.854  ; 9.926  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 5.294  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 8.955  ; 9.023  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 10.681 ; 10.635 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 9.242  ; 9.292  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 10.100 ; 10.120 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 10.510 ; 10.435 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 8.955  ; 9.023  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 10.425 ; 10.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 9.367  ; 9.389  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 10.163 ; 10.123 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 9.971  ; 10.083 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 9.976  ; 10.096 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 10.580 ; 10.717 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 10.369 ; 10.436 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 10.570 ; 10.707 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 10.595 ; 10.732 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 10.605 ; 10.742 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 10.597 ; 10.737 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 9.971  ; 10.083 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 9.056  ; 9.137  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 11.381 ; 11.403 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 10.503 ; 10.451 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.056  ; 9.137  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 10.136 ; 10.248 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 10.529 ; 10.653 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 10.136 ; 10.099 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 9.421  ; 9.544  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 9.372  ; 9.480  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 5.118  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 9.666  ; 9.752  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 11.374 ; 11.326 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 10.138 ; 10.133 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 9.478  ; 9.545  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 5.108  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                        ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 12.75 MHz  ; 12.75 MHz       ; clock_divider:clk_div_inst|clk_out ;      ;
; 209.29 MHz ; 209.29 MHz      ; clk                                ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; clock_divider:clk_div_inst|clk_out ; -77.401 ; -1188.836     ;
; clk                                ; -3.778  ; -98.770       ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.339 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.353 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -45.405       ;
; clock_divider:clk_div_inst|clk_out ; -1.285 ; -79.670       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                           ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -77.401 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.307      ; 78.707     ;
; -77.235 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.542     ;
; -77.119 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.426     ;
; -77.102 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.409     ;
; -77.029 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.336     ;
; -76.982 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.289     ;
; -76.891 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.198     ;
; -76.871 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.178     ;
; -76.757 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.064     ;
; -76.706 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.308      ; 78.013     ;
; -73.605 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 74.532     ;
; -73.439 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.367     ;
; -73.323 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.251     ;
; -73.306 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.234     ;
; -73.233 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.161     ;
; -73.186 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.114     ;
; -73.095 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.023     ;
; -73.075 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 74.003     ;
; -72.961 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 73.889     ;
; -72.910 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 73.838     ;
; -69.607 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 70.534     ;
; -69.441 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.369     ;
; -69.325 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.253     ;
; -69.308 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.236     ;
; -69.235 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.163     ;
; -69.188 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.116     ;
; -69.097 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.025     ;
; -69.077 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 70.005     ;
; -68.963 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 69.891     ;
; -68.912 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 69.840     ;
; -67.978 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.465     ; 68.512     ;
; -67.827 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 68.360     ;
; -67.711 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 68.244     ;
; -67.680 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 68.213     ;
; -67.619 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 68.152     ;
; -67.598 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 68.131     ;
; -67.562 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 68.095     ;
; -67.192 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 67.725     ;
; -67.108 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 68.035     ;
; -67.089 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 68.016     ;
; -65.261 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 66.188     ;
; -65.095 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 66.023     ;
; -64.979 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.907     ;
; -64.962 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.890     ;
; -64.889 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.817     ;
; -64.842 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.770     ;
; -64.751 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.679     ;
; -64.731 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.659     ;
; -64.617 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.545     ;
; -64.566 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 65.494     ;
; -64.089 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.465     ; 64.623     ;
; -63.938 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 64.471     ;
; -63.822 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 64.355     ;
; -63.791 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 64.324     ;
; -63.730 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 64.263     ;
; -63.709 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 64.242     ;
; -63.673 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 64.206     ;
; -63.303 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 63.836     ;
; -63.219 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 64.146     ;
; -63.200 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 64.127     ;
; -60.608 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 61.535     ;
; -60.442 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.370     ;
; -60.326 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.254     ;
; -60.309 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.237     ;
; -60.236 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.164     ;
; -60.189 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.117     ;
; -60.118 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.465     ; 60.652     ;
; -60.098 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.026     ;
; -60.078 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 61.006     ;
; -59.967 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 60.500     ;
; -59.964 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 60.892     ;
; -59.913 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 60.841     ;
; -59.851 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 60.384     ;
; -59.820 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 60.353     ;
; -59.759 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 60.292     ;
; -59.738 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 60.271     ;
; -59.702 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 60.235     ;
; -59.332 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 59.865     ;
; -59.248 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 60.175     ;
; -59.229 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 60.156     ;
; -56.480 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 57.407     ;
; -56.314 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 57.242     ;
; -56.198 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 57.126     ;
; -56.181 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 57.109     ;
; -56.108 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 57.036     ;
; -56.061 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 56.989     ;
; -55.970 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 56.898     ;
; -55.950 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 56.878     ;
; -55.836 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 56.764     ;
; -55.785 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 56.713     ;
; -54.900 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.465     ; 55.434     ;
; -54.749 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 55.282     ;
; -54.633 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 55.166     ;
; -54.602 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 55.135     ;
; -54.541 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 55.074     ;
; -54.520 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 55.053     ;
; -54.484 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 55.017     ;
; -54.114 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.466     ; 54.647     ;
; -54.030 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 54.957     ;
; -54.011 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 54.938     ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.778 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.708      ;
; -3.770 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.700      ;
; -3.639 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.564      ;
; -3.638 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.563      ;
; -3.618 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.548      ;
; -3.584 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.514      ;
; -3.578 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.508      ;
; -3.509 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.439      ;
; -3.502 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.432      ;
; -3.499 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.429      ;
; -3.484 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.409      ;
; -3.426 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.356      ;
; -3.388 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.313      ;
; -3.381 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.306      ;
; -3.373 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.298      ;
; -3.350 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.275      ;
; -3.344 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.274      ;
; -3.344 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.269      ;
; -3.316 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.246      ;
; -3.302 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.229      ;
; -3.298 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.225      ;
; -3.236 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.069     ; 4.166      ;
; -3.227 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.152      ;
; -3.190 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.115      ;
; -3.174 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.101      ;
; -3.166 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.093      ;
; -3.143 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.070      ;
; -3.119 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.044      ;
; -3.092 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.019      ;
; -3.085 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.012      ;
; -3.084 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.011      ;
; -3.080 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.005      ;
; -3.077 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.004      ;
; -3.068 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.995      ;
; -3.068 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.995      ;
; -3.067 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.994      ;
; -3.067 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.994      ;
; -3.066 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.993      ;
; -3.066 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.993      ;
; -3.066 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.993      ;
; -3.066 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.993      ;
; -3.065 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.992      ;
; -3.065 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.992      ;
; -3.060 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.060 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.059 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.986      ;
; -3.059 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.986      ;
; -3.058 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.985      ;
; -3.058 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.985      ;
; -3.058 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.985      ;
; -3.058 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.985      ;
; -3.057 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.984      ;
; -3.057 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.984      ;
; -3.035 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.962      ;
; -3.035 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.957      ;
; -3.034 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.956      ;
; -3.027 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.958      ;
; -3.025 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.956      ;
; -3.024 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.955      ;
; -3.023 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.954      ;
; -3.022 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.953      ;
; -3.019 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.950      ;
; -3.019 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.950      ;
; -3.019 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.950      ;
; -3.018 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.949      ;
; -3.017 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.948      ;
; -3.016 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.947      ;
; -3.015 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.946      ;
; -3.014 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.941      ;
; -3.014 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.945      ;
; -3.011 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.942      ;
; -3.011 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.942      ;
; -3.010 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.941      ;
; -2.995 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.926      ;
; -2.987 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[15] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.918      ;
; -2.987 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.918      ;
; -2.980 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.907      ;
; -2.979 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[15] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.910      ;
; -2.974 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.904      ;
; -2.974 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.901      ;
; -2.971 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.901      ;
; -2.953 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.875      ;
; -2.952 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.874      ;
; -2.946 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.868      ;
; -2.945 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.867      ;
; -2.932 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.859      ;
; -2.929 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.851      ;
; -2.929 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.851      ;
; -2.928 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.850      ;
; -2.928 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.850      ;
; -2.928 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.850      ;
; -2.928 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.850      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.858      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.858      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.849      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.849      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.849      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.849      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.857      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.849      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.339 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.721 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 2.789      ; 3.924      ;
; 0.957 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 1.597      ;
; 1.034 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 2.789      ; 3.737      ;
; 1.084 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.466      ; 1.721      ;
; 1.195 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.466      ; 1.832      ;
; 1.235 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.466      ; 1.872      ;
; 1.303 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.466      ; 1.940      ;
; 1.328 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.466      ; 1.965      ;
; 1.366 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; -0.307     ; 1.230      ;
; 1.389 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.466      ; 2.026      ;
; 1.399 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.035      ;
; 1.443 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.079      ;
; 1.459 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.095      ;
; 1.477 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.720      ;
; 1.481 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.725      ;
; 1.486 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.732      ;
; 1.500 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.743      ;
; 1.501 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.744      ;
; 1.507 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.511 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.754      ;
; 1.511 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.147      ;
; 1.513 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.757      ;
; 1.515 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.151      ;
; 1.525 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.769      ;
; 1.525 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.768      ;
; 1.533 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.777      ;
; 1.539 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.783      ;
; 1.548 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; -0.307     ; 1.412      ;
; 1.552 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; -0.307     ; 1.416      ;
; 1.552 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.795      ;
; 1.553 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.796      ;
; 1.555 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.798      ;
; 1.558 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.801      ;
; 1.558 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.800      ;
; 1.562 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.805      ;
; 1.563 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; -0.307     ; 1.427      ;
; 1.565 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; -0.307     ; 1.429      ;
; 1.565 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.808      ;
; 1.565 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.808      ;
; 1.566 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 2.206      ;
; 1.567 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; -0.307     ; 1.431      ;
; 1.567 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.810      ;
; 1.570 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.813      ;
; 1.579 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.821      ;
; 1.587 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.830      ;
; 1.590 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.833      ;
; 1.593 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.836      ;
; 1.602 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.846      ;
; 1.605 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 2.245      ;
; 1.611 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.854      ;
; 1.616 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.858      ;
; 1.617 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.859      ;
; 1.621 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.622 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.258      ;
; 1.635 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.879      ;
; 1.636 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.653 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.895      ;
; 1.655 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.898      ;
; 1.657 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.903      ;
; 1.662 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.662 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.075      ; 1.908      ;
; 1.663 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.906      ;
; 1.665 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.908      ;
; 1.666 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.909      ;
; 1.667 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.303      ;
; 1.667 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.909      ;
; 1.668 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.910      ;
; 1.669 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.913      ;
; 1.674 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.918      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.353 ; box_x_pos[1]                  ; box_x_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[0]                  ; box_x_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[9]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[2]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[3]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[4]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[5]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[6]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[7]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; box_x_pos[8]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; box_y_pos[9]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_y_pos[4]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_y_pos[6]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; box_y_pos[7]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; box_y_pos[0]                  ; box_y_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; box_y_pos[1]                  ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; box_y_pos[2]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; box_y_pos[3]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; box_y_pos[5]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; box_y_pos[8]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.597      ;
; 0.949 ; y_dir                         ; y_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.191      ;
; 0.995 ; VGA_G[0]~reg0                 ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.239      ;
; 1.118 ; x_dir                         ; x_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.360      ;
; 1.178 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.422      ;
; 1.192 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.306     ; 1.057      ;
; 1.219 ; box_x_pos[0]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.463      ;
; 1.272 ; y_dir                         ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.068      ; 1.511      ;
; 1.279 ; y_dir                         ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.068      ; 1.518      ;
; 1.280 ; y_dir                         ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.068      ; 1.519      ;
; 1.305 ; box_x_pos[2]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.549      ;
; 1.338 ; box_y_pos[5]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.580      ;
; 1.342 ; box_x_pos[0]                  ; box_x_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.586      ;
; 1.348 ; box_y_pos[9]                  ; x_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.594      ;
; 1.376 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.465      ; 2.012      ;
; 1.383 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 1.641      ;
; 1.395 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.306     ; 1.260      ;
; 1.414 ; box_x_pos[0]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.658      ;
; 1.443 ; box_y_pos[2]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.685      ;
; 1.448 ; box_y_pos[0]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.690      ;
; 1.450 ; box_x_pos[6]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.694      ;
; 1.450 ; box_x_pos[6]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.694      ;
; 1.455 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 1.713      ;
; 1.456 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.306     ; 1.321      ;
; 1.470 ; y_dir                         ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.708      ;
; 1.473 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 1.731      ;
; 1.479 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.723      ;
; 1.499 ; y_dir                         ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.068      ; 1.738      ;
; 1.534 ; box_y_pos[8]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.777      ;
; 1.552 ; box_x_pos[2]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.796      ;
; 1.553 ; y_dir                         ; box_y_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.791      ;
; 1.554 ; box_x_pos[2]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.798      ;
; 1.554 ; box_y_pos[0]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.796      ;
; 1.555 ; box_y_pos[5]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.798      ;
; 1.557 ; box_y_pos[2]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.799      ;
; 1.558 ; box_y_pos[5]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.801      ;
; 1.559 ; box_x_pos[2]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.803      ;
; 1.575 ; box_y_pos[2]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.818      ;
; 1.593 ; box_y_pos[7]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.835      ;
; 1.596 ; box_y_pos[2]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.838      ;
; 1.597 ; box_x_pos[8]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.841      ;
; 1.603 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 1.861      ;
; 1.604 ; box_y_pos[0]                  ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.846      ;
; 1.605 ; y_dir                         ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.843      ;
; 1.605 ; y_dir                         ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.843      ;
; 1.607 ; y_dir                         ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.845      ;
; 1.608 ; y_dir                         ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.846      ;
; 1.608 ; box_y_pos[1]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.850      ;
; 1.619 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.862      ;
; 1.621 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 1.879      ;
; 1.625 ; box_y_pos[6]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.867      ;
; 1.632 ; box_x_pos[4]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.876      ;
; 1.641 ; box_y_pos[5]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.884      ;
; 1.660 ; box_y_pos[2]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.903      ;
; 1.661 ; box_x_pos[0]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.905      ;
; 1.663 ; box_x_pos[0]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.907      ;
; 1.663 ; box_y_pos[2]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.906      ;
; 1.668 ; box_x_pos[2]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.912      ;
; 1.668 ; box_x_pos[2]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.912      ;
; 1.668 ; box_x_pos[0]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.912      ;
; 1.668 ; box_y_pos[9]                  ; y_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.914      ;
; 1.668 ; box_y_pos[0]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.910      ;
; 1.686 ; box_y_pos[0]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.929      ;
; 1.687 ; box_x_pos[1]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.931      ;
; 1.707 ; box_y_pos[0]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.949      ;
; 1.708 ; box_x_pos[6]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.952      ;
; 1.714 ; box_y_pos[1]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.956      ;
; 1.727 ; box_x_pos[3]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.971      ;
; 1.729 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.306     ; 1.594      ;
; 1.737 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 1.995      ;
; 1.746 ; box_y_pos[2]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.989      ;
; 1.761 ; box_y_pos[7]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 2.004      ;
; 1.763 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.306     ; 1.628      ;
; 1.768 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 2.011      ;
; 1.771 ; box_y_pos[0]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 2.014      ;
; 1.774 ; box_y_pos[0]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 2.017      ;
; 1.777 ; box_x_pos[0]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; box_x_pos[0]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 2.021      ;
; 1.781 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.465      ; 2.417      ;
; 1.791 ; box_y_pos[1]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 2.033      ;
; 1.796 ; box_y_pos[4]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 2.038      ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.301  ; 0.519        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                              ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; x_dir                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; y_dir                         ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[0]                  ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[2]                  ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[5]                  ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[6]                  ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[7]                  ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[8]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[1]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[3]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[4]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[9]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[0]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[1]                  ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[2]                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 4.898 ; 5.186 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 4.930 ; 5.086 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 4.931 ; 5.149 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 5.147 ; 5.454 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 5.141 ; 5.445 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 4.822 ; 5.016 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -1.196 ; -1.502 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -1.551 ; -1.825 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -1.042 ; -1.326 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -1.007 ; -1.286 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -1.663 ; -1.886 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -1.462 ; -1.709 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 10.148 ; 9.977  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 10.148 ; 9.977  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 8.751  ; 8.694  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 9.584  ; 9.486  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 9.989  ; 9.782  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 8.461  ; 8.444  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 9.886  ; 9.732  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 8.878  ; 8.785  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 9.622  ; 9.504  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 10.076 ; 10.056 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 9.465  ; 9.452  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 10.053 ; 10.030 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 9.848  ; 9.767  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 10.043 ; 10.020 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 10.066 ; 10.046 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 10.076 ; 10.056 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 10.067 ; 10.048 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 9.459  ; 9.439  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 10.862 ; 10.665 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 10.862 ; 10.665 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 10.021 ; 9.769  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 8.564  ; 8.551  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 9.617  ; 9.587  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 10.004 ; 9.976  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 9.633  ; 9.453  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 8.916  ; 8.936  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 8.873  ; 8.873  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 4.834  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 9.141  ; 9.133  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 10.802 ; 10.630 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 12.020 ; 11.768 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 8.985  ; 8.941  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 4.714  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 8.121  ; 8.104  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 9.740  ; 9.575  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 8.400  ; 8.344  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 9.198  ; 9.103  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 9.588  ; 9.389  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 8.121  ; 8.104  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 9.489  ; 9.339  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 8.520  ; 8.429  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 9.235  ; 9.120  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 9.079  ; 9.059  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 9.082  ; 9.070  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 9.647  ; 9.624  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 9.451  ; 9.373  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 9.637  ; 9.614  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 9.661  ; 9.640  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 9.671  ; 9.650  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 9.660  ; 9.642  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 9.079  ; 9.059  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 8.219  ; 8.205  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 10.423 ; 10.233 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 9.617  ; 9.374  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 8.219  ; 8.205  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 9.228  ; 9.198  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 9.600  ; 9.572  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 9.244  ; 9.070  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 8.556  ; 8.574  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 8.514  ; 8.513  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 4.647  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 8.772  ; 8.763  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 10.366 ; 10.200 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 9.247  ; 9.100  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 8.623  ; 8.580  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 4.530  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                           ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; clock_divider:clk_div_inst|clk_out ; -42.503 ; -631.023      ;
; clk                                ; -1.596  ; -38.456       ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.109 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.179 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -38.086       ;
; clock_divider:clk_div_inst|clk_out ; -1.000 ; -62.000       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                           ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -42.503 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.152      ; 43.642     ;
; -42.397 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.537     ;
; -42.328 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.468     ;
; -42.284 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.424     ;
; -42.280 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.420     ;
; -42.215 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.355     ;
; -42.197 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.337     ;
; -42.150 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.290     ;
; -42.132 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.272     ;
; -42.089 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; 0.153      ; 43.229     ;
; -40.292 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 41.237     ;
; -40.186 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 41.132     ;
; -40.117 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 41.063     ;
; -40.073 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 41.019     ;
; -40.069 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 41.015     ;
; -40.004 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 40.950     ;
; -39.986 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 40.932     ;
; -39.939 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 40.885     ;
; -39.921 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 40.867     ;
; -39.878 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 40.824     ;
; -38.149 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 39.094     ;
; -38.043 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.989     ;
; -37.974 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.920     ;
; -37.930 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.876     ;
; -37.926 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.872     ;
; -37.861 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.807     ;
; -37.843 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.789     ;
; -37.796 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.742     ;
; -37.778 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.724     ;
; -37.735 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 38.681     ;
; -36.972 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.241     ; 37.718     ;
; -36.879 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.624     ;
; -36.810 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.555     ;
; -36.768 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.513     ;
; -36.747 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.492     ;
; -36.715 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.460     ;
; -36.698 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.443     ;
; -36.611 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 37.356     ;
; -36.479 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 37.426     ;
; -36.440 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[0]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 37.387     ;
; -35.706 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 36.651     ;
; -35.600 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.546     ;
; -35.531 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.477     ;
; -35.487 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.433     ;
; -35.483 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.429     ;
; -35.418 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.364     ;
; -35.400 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.346     ;
; -35.353 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.299     ;
; -35.335 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.281     ;
; -35.292 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 36.238     ;
; -34.754 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.241     ; 35.500     ;
; -34.661 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.406     ;
; -34.592 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.337     ;
; -34.550 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.295     ;
; -34.529 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.274     ;
; -34.497 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.242     ;
; -34.480 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.225     ;
; -34.393 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 35.138     ;
; -34.261 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 35.208     ;
; -34.222 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[1]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 35.169     ;
; -33.112 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 34.057     ;
; -33.006 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.952     ;
; -32.937 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.883     ;
; -32.893 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.839     ;
; -32.889 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.835     ;
; -32.824 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.770     ;
; -32.806 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.752     ;
; -32.759 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.705     ;
; -32.741 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.687     ;
; -32.698 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[4]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 33.644     ;
; -32.611 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.241     ; 33.357     ;
; -32.518 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 33.263     ;
; -32.449 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 33.194     ;
; -32.407 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 33.152     ;
; -32.386 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 33.131     ;
; -32.354 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 33.099     ;
; -32.337 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 33.082     ;
; -32.250 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 32.995     ;
; -32.118 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 33.065     ;
; -32.079 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[2]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 33.026     ;
; -30.823 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 31.768     ;
; -30.717 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.663     ;
; -30.648 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.594     ;
; -30.604 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.550     ;
; -30.600 ; vga_sync:sync_gen|xcounter[5] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.546     ;
; -30.535 ; vga_sync:sync_gen|xcounter[4] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.481     ;
; -30.517 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.463     ;
; -30.470 ; vga_sync:sync_gen|xcounter[6] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.416     ;
; -30.452 ; vga_sync:sync_gen|xcounter[9] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.398     ;
; -30.409 ; vga_sync:sync_gen|xcounter[8] ; VGA_R[5]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.041     ; 31.355     ;
; -29.660 ; vga_sync:sync_gen|ycounter[0] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.241     ; 30.406     ;
; -29.567 ; vga_sync:sync_gen|ycounter[1] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.312     ;
; -29.498 ; vga_sync:sync_gen|ycounter[3] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.243     ;
; -29.456 ; vga_sync:sync_gen|ycounter[2] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.201     ;
; -29.435 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.180     ;
; -29.403 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.148     ;
; -29.386 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.131     ;
; -29.299 ; vga_sync:sync_gen|ycounter[9] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.242     ; 30.044     ;
; -29.167 ; vga_sync:sync_gen|ycounter[7] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 30.114     ;
; -29.128 ; vga_sync:sync_gen|ycounter[8] ; VGA_B[3]~reg0 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 30.075     ;
+---------+-------------------------------+---------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.596 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.545      ;
; -1.594 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.543      ;
; -1.509 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.458      ;
; -1.494 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.439      ;
; -1.490 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.435      ;
; -1.474 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.423      ;
; -1.474 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.423      ;
; -1.453 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.402      ;
; -1.434 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.383      ;
; -1.432 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.381      ;
; -1.406 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.351      ;
; -1.388 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.333      ;
; -1.388 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.337      ;
; -1.387 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.332      ;
; -1.350 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.295      ;
; -1.349 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.294      ;
; -1.348 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.293      ;
; -1.347 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.296      ;
; -1.343 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.289      ;
; -1.342 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.288      ;
; -1.332 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.281      ;
; -1.300 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.245      ;
; -1.291 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.038     ; 2.240      ;
; -1.262 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.207      ;
; -1.256 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.202      ;
; -1.253 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.199      ;
; -1.251 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.197      ;
; -1.249 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.198      ;
; -1.247 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.193      ;
; -1.245 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.190      ;
; -1.245 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.191      ;
; -1.219 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.165      ;
; -1.218 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.164      ;
; -1.217 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.163      ;
; -1.216 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.162      ;
; -1.216 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.162      ;
; -1.214 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.160      ;
; -1.214 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.160      ;
; -1.212 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.158      ;
; -1.204 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.042     ; 2.149      ;
; -1.201 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.147      ;
; -1.185 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.131      ;
; -1.183 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.129      ;
; -1.181 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.130      ;
; -1.177 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.126      ;
; -1.176 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.125      ;
; -1.175 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.124      ;
; -1.173 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.119      ;
; -1.172 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.118      ;
; -1.172 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.118      ;
; -1.171 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.117      ;
; -1.171 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.117      ;
; -1.170 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.116      ;
; -1.167 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.116      ;
; -1.166 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.112      ;
; -1.165 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.111      ;
; -1.165 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.114      ;
; -1.164 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.110      ;
; -1.164 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.110      ;
; -1.163 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.112      ;
; -1.163 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.109      ;
; -1.163 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.109      ;
; -1.163 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.111      ;
; -1.162 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.108      ;
; -1.160 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.106      ;
; -1.151 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.100      ;
; -1.151 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.093      ;
; -1.150 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.099      ;
; -1.149 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.098      ;
; -1.148 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.097      ;
; -1.148 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.097      ;
; -1.147 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.096      ;
; -1.147 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.089      ;
; -1.146 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.095      ;
; -1.145 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.094      ;
; -1.145 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.087      ;
; -1.145 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.094      ;
; -1.143 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.092      ;
; -1.141 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.090      ;
; -1.141 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.087      ;
; -1.141 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.087      ;
; -1.141 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.083      ;
; -1.140 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.089      ;
; -1.139 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.088      ;
; -1.138 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.087      ;
; -1.136 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.085      ;
; -1.133 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.082      ;
; -1.132 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.078      ;
; -1.131 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.131 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.077      ;
; -1.129 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.075      ;
; -1.127 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.073      ;
; -1.125 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.071      ;
; -1.125 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.071      ;
; -1.121 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.070      ;
; -1.120 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.069      ;
; -1.119 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.068      ;
; -1.118 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.067      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.109 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 1.640      ; 1.968      ;
; 0.173 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.472 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.248      ; 0.804      ;
; 0.544 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 0.873      ;
; 0.610 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 0.939      ;
; 0.625 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 0.954      ;
; 0.676 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.005      ;
; 0.689 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.018      ;
; 0.700 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; -0.154     ; 0.630      ;
; 0.729 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.058      ;
; 0.744 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.073      ;
; 0.745 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.870      ;
; 0.746 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.872      ;
; 0.746 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.871      ;
; 0.748 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.874      ;
; 0.749 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.752 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.081      ;
; 0.757 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.758 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.883      ;
; 0.758 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.884      ;
; 0.759 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.884      ;
; 0.760 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.885      ;
; 0.760 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.885      ;
; 0.760 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.885      ;
; 0.762 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.888      ;
; 0.762 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.887      ;
; 0.763 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.888      ;
; 0.765 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.094      ;
; 0.769 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.894      ;
; 0.772 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.897      ;
; 0.772 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.897      ;
; 0.774 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.902      ;
; 0.775 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.900      ;
; 0.783 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; -0.154     ; 0.713      ;
; 0.785 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.910      ;
; 0.788 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; -0.154     ; 0.718      ;
; 0.793 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.122      ;
; 0.798 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; -0.154     ; 0.728      ;
; 0.799 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; -0.154     ; 0.729      ;
; 0.800 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.925      ;
; 0.801 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; -0.154     ; 0.731      ;
; 0.804 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.245      ; 1.133      ;
; 0.810 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.935      ;
; 0.810 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.936      ;
; 0.811 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.248      ; 1.143      ;
; 0.811 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.936      ;
; 0.812 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.937      ;
; 0.815 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.941      ;
; 0.816 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.941      ;
; 0.816 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.941      ;
; 0.821 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.946      ;
; 0.823 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.948      ;
; 0.823 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.948      ;
; 0.824 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.949      ;
; 0.826 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.828 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.953      ;
; 0.828 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.953      ;
; 0.834 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.959      ;
; 0.835 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.961      ;
; 0.835 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.960      ;
; 0.835 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.960      ;
; 0.837 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.962      ;
; 0.838 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.963      ;
; 0.839 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.964      ;
; 0.843 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.969      ;
; 0.845 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.971      ;
; 0.847 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.972      ;
; 0.847 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.972      ;
; 0.848 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.974      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.179 ; box_x_pos[1]                  ; box_x_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; box_x_pos[9]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; box_x_pos[3]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; box_x_pos[4]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; box_x_pos[0]                  ; box_x_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_x_pos[2]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_x_pos[5]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_x_pos[6]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_x_pos[7]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; box_x_pos[8]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; box_y_pos[9]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[0]                  ; box_y_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[1]                  ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[2]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[3]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[4]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[5]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[6]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[7]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; box_y_pos[8]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.462 ; y_dir                         ; y_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.589      ;
; 0.490 ; VGA_G[0]~reg0                 ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.617      ;
; 0.560 ; x_dir                         ; x_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.687      ;
; 0.592 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.151     ; 0.525      ;
; 0.601 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.728      ;
; 0.613 ; box_x_pos[0]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.740      ;
; 0.659 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 0.793      ;
; 0.675 ; box_x_pos[2]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.802      ;
; 0.680 ; box_y_pos[5]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.806      ;
; 0.688 ; box_x_pos[0]                  ; box_x_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.816      ;
; 0.689 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.151     ; 0.622      ;
; 0.693 ; y_dir                         ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.816      ;
; 0.694 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.244      ; 1.022      ;
; 0.699 ; y_dir                         ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.822      ;
; 0.699 ; y_dir                         ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.822      ;
; 0.724 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.151     ; 0.657      ;
; 0.728 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 0.862      ;
; 0.728 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.855      ;
; 0.731 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 0.865      ;
; 0.734 ; box_x_pos[6]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.861      ;
; 0.736 ; box_x_pos[6]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.863      ;
; 0.736 ; box_y_pos[9]                  ; x_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.866      ;
; 0.738 ; box_y_pos[0]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.864      ;
; 0.739 ; y_dir                         ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.861      ;
; 0.743 ; box_x_pos[0]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.870      ;
; 0.747 ; box_y_pos[2]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.873      ;
; 0.769 ; box_y_pos[8]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.896      ;
; 0.771 ; box_y_pos[7]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.896      ;
; 0.787 ; box_y_pos[5]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.914      ;
; 0.792 ; box_x_pos[2]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.920      ;
; 0.792 ; box_y_pos[6]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 0.917      ;
; 0.798 ; box_x_pos[2]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.926      ;
; 0.800 ; box_x_pos[2]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.927      ;
; 0.800 ; box_x_pos[8]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.928      ;
; 0.801 ; box_y_pos[2]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.927      ;
; 0.801 ; box_y_pos[2]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.927      ;
; 0.801 ; box_y_pos[1]                  ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.927      ;
; 0.803 ; box_y_pos[2]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.930      ;
; 0.804 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.931      ;
; 0.806 ; box_y_pos[0]                  ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.932      ;
; 0.812 ; y_dir                         ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.039      ; 0.935      ;
; 0.814 ; box_y_pos[0]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.940      ;
; 0.815 ; box_y_pos[5]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.942      ;
; 0.820 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 0.954      ;
; 0.832 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 0.966      ;
; 0.836 ; box_x_pos[1]                  ; box_x_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.963      ;
; 0.839 ; box_x_pos[4]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.966      ;
; 0.841 ; y_dir                         ; box_y_pos[0]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.963      ;
; 0.850 ; box_y_pos[5]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.977      ;
; 0.854 ; box_y_pos[2]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.981      ;
; 0.860 ; box_x_pos[0]                  ; box_x_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.988      ;
; 0.862 ; y_dir                         ; box_y_pos[2]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.984      ;
; 0.863 ; y_dir                         ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.985      ;
; 0.864 ; box_x_pos[2]                  ; box_x_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.991      ;
; 0.864 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.151     ; 0.797      ;
; 0.865 ; y_dir                         ; box_y_pos[1]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.987      ;
; 0.866 ; box_x_pos[2]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.993      ;
; 0.866 ; box_x_pos[0]                  ; box_x_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.994      ;
; 0.866 ; box_x_pos[6]                  ; box_x_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.994      ;
; 0.866 ; y_dir                         ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.988      ;
; 0.868 ; box_x_pos[0]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.995      ;
; 0.868 ; box_y_pos[0]                  ; box_y_pos[3]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.994      ;
; 0.868 ; box_y_pos[0]                  ; box_y_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.994      ;
; 0.870 ; box_y_pos[0]                  ; box_y_pos[4]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.997      ;
; 0.872 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 0.999      ;
; 0.873 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; -0.151     ; 0.806      ;
; 0.877 ; box_y_pos[1]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 1.003      ;
; 0.878 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 1.012      ;
; 0.882 ; box_y_pos[2]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 1.009      ;
; 0.884 ; box_x_pos[5]                  ; box_x_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 1.011      ;
; 0.886 ; box_y_pos[4]                  ; box_y_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.041      ; 1.011      ;
; 0.893 ; box_x_pos[3]                  ; box_x_pos[5]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 1.020      ;
; 0.896 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 1.022      ;
; 0.897 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 1.031      ;
; 0.898 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 1.032      ;
; 0.900 ; box_y_pos[9]                  ; y_dir                         ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 1.030      ;
; 0.905 ; box_x_pos[7]                  ; box_x_pos[8]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 1.032      ;
; 0.906 ; box_y_pos[7]                  ; box_y_pos[9]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 1.032      ;
; 0.917 ; box_y_pos[2]                  ; box_y_pos[7]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 1.044      ;
; 0.921 ; box_y_pos[0]                  ; box_y_pos[6]                  ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.043      ; 1.048      ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[31]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|clk_out|clk                    ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[13]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[14]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[15]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[16]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[17]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[18]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[19]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[20]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[21]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[22]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[23]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[24]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[25]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[26]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[27]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[28]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[29]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[30]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[0]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[10]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[11]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[12]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[1]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[2]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[3]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[4]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[5]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[6]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[7]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[8]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[9]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                             ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                              ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_x_pos[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; x_dir                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; y_dir                         ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[0]                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[1]                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[2]                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[3]                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[5]                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[8]                  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[4]                  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[6]                  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[7]                  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; box_y_pos[9]                  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 2.660 ; 3.367 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 2.596 ; 3.404 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 2.607 ; 3.436 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 2.818 ; 3.499 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 2.806 ; 3.491 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 2.551 ; 3.362 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -0.681 ; -1.367 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -0.863 ; -1.552 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -0.600 ; -1.320 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -0.570 ; -1.272 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -0.925 ; -1.573 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -0.798 ; -1.512 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 5.764 ; 6.038 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 5.764 ; 6.038 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 5.016 ; 5.201 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 5.458 ; 5.711 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 5.662 ; 5.913 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 4.872 ; 5.044 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 5.641 ; 5.880 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 5.054 ; 5.245 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 5.501 ; 5.746 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 5.762 ; 6.074 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 5.417 ; 5.682 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 5.728 ; 6.043 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 5.604 ; 5.876 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 5.718 ; 6.033 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 5.752 ; 6.064 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 5.762 ; 6.074 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 5.736 ; 6.051 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 5.419 ; 5.677 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 6.059 ; 6.365 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 6.059 ; 6.365 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 5.626 ; 5.868 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 4.934 ; 5.115 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 5.463 ; 5.741 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 5.692 ; 6.007 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 5.440 ; 5.678 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 5.131 ; 5.355 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 5.093 ; 5.311 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 2.777 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 5.246 ; 5.481 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 6.091 ; 6.437 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 6.706 ; 7.122 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 5.144 ; 5.358 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;       ; 2.954 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 4.692 ; 4.857 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 5.548 ; 5.811 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 4.830 ; 5.008 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 5.254 ; 5.496 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 5.450 ; 5.691 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 4.692 ; 4.857 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 5.429 ; 5.659 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 4.864 ; 5.048 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 5.294 ; 5.529 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 5.214 ; 5.465 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 5.214 ; 5.468 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 5.512 ; 5.814 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 5.393 ; 5.654 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 5.502 ; 5.804 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 5.536 ; 5.836 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 5.546 ; 5.846 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 5.519 ; 5.822 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 5.216 ; 5.465 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 4.751 ; 4.924 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 5.829 ; 6.123 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 5.414 ; 5.647 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 4.751 ; 4.924 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 5.257 ; 5.525 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 5.477 ; 5.779 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 5.235 ; 5.464 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 4.939 ; 5.154 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 4.902 ; 5.112 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 2.686 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 5.048 ; 5.274 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 5.859 ; 6.191 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 5.236 ; 5.458 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 4.952 ; 5.158 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;       ; 2.855 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                               ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                    ; -85.979   ; 0.109 ; N/A      ; N/A     ; -3.000              ;
;  clk                                ; -4.192    ; 0.109 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:clk_div_inst|clk_out ; -85.979   ; 0.179 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                     ; -1431.159 ; 0.0   ; 0.0      ; 0.0     ; -125.075            ;
;  clk                                ; -112.504  ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  clock_divider:clk_div_inst|clk_out ; -1318.655 ; 0.000 ; N/A      ; N/A     ; -79.670             ;
+-------------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; 5.363 ; 5.828 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; 5.392 ; 5.804 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; 5.404 ; 5.880 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; 5.640 ; 6.134 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; 5.627 ; 6.116 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; 5.282 ; 5.730 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+
; blue       ; clock_divider:clk_div_inst|clk_out ; -0.681 ; -1.367 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; box_enable ; clock_divider:clk_div_inst|clk_out ; -0.863 ; -1.552 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; gradient   ; clock_divider:clk_div_inst|clk_out ; -0.600 ; -1.320 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; green      ; clock_divider:clk_div_inst|clk_out ; -0.570 ; -1.272 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; red        ; clock_divider:clk_div_inst|clk_out ; -0.925 ; -1.573 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; white      ; clock_divider:clk_div_inst|clk_out ; -0.798 ; -1.512 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 11.107 ; 11.061 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 11.107 ; 11.061 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 9.608  ; 9.662  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 10.502 ; 10.525 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 10.929 ; 10.852 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 9.309  ; 9.382  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 10.842 ; 10.784 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 9.740  ; 9.764  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 10.568 ; 10.529 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 11.027 ; 11.172 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 10.374 ; 10.500 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 11.003 ; 11.148 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 10.782 ; 10.854 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 10.993 ; 11.138 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 11.017 ; 11.162 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 11.027 ; 11.172 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 11.021 ; 11.168 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 10.367 ; 10.486 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 11.837 ; 11.863 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 11.837 ; 11.863 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 10.923 ; 10.871 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 9.414  ; 9.500  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 10.541 ; 10.659 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 10.950 ; 11.081 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 10.540 ; 10.503 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 9.795  ; 9.925  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 9.745  ; 9.859  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 5.303  ;        ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 10.051 ; 10.143 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 11.832 ; 11.784 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 13.121 ; 13.056 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 9.854  ; 9.926  ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;        ; 5.294  ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]    ; clock_divider:clk_div_inst|clk_out ; 4.692 ; 4.857 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]   ; clock_divider:clk_div_inst|clk_out ; 5.548 ; 5.811 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]   ; clock_divider:clk_div_inst|clk_out ; 4.830 ; 5.008 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]   ; clock_divider:clk_div_inst|clk_out ; 5.254 ; 5.496 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]   ; clock_divider:clk_div_inst|clk_out ; 5.450 ; 5.691 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]   ; clock_divider:clk_div_inst|clk_out ; 4.692 ; 4.857 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]   ; clock_divider:clk_div_inst|clk_out ; 5.429 ; 5.659 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]   ; clock_divider:clk_div_inst|clk_out ; 4.864 ; 5.048 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]   ; clock_divider:clk_div_inst|clk_out ; 5.294 ; 5.529 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]    ; clock_divider:clk_div_inst|clk_out ; 5.214 ; 5.465 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]   ; clock_divider:clk_div_inst|clk_out ; 5.214 ; 5.468 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]   ; clock_divider:clk_div_inst|clk_out ; 5.512 ; 5.814 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]   ; clock_divider:clk_div_inst|clk_out ; 5.393 ; 5.654 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]   ; clock_divider:clk_div_inst|clk_out ; 5.502 ; 5.804 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]   ; clock_divider:clk_div_inst|clk_out ; 5.536 ; 5.836 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]   ; clock_divider:clk_div_inst|clk_out ; 5.546 ; 5.846 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]   ; clock_divider:clk_div_inst|clk_out ; 5.519 ; 5.822 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]   ; clock_divider:clk_div_inst|clk_out ; 5.216 ; 5.465 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]    ; clock_divider:clk_div_inst|clk_out ; 4.751 ; 4.924 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]   ; clock_divider:clk_div_inst|clk_out ; 5.829 ; 6.123 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]   ; clock_divider:clk_div_inst|clk_out ; 5.414 ; 5.647 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]   ; clock_divider:clk_div_inst|clk_out ; 4.751 ; 4.924 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]   ; clock_divider:clk_div_inst|clk_out ; 5.257 ; 5.525 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]   ; clock_divider:clk_div_inst|clk_out ; 5.477 ; 5.779 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]   ; clock_divider:clk_div_inst|clk_out ; 5.235 ; 5.464 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]   ; clock_divider:clk_div_inst|clk_out ; 4.939 ; 5.154 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]   ; clock_divider:clk_div_inst|clk_out ; 4.902 ; 5.112 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ; 2.686 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_display ; clock_divider:clk_div_inst|clk_out ; 5.048 ; 5.274 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync  ; clock_divider:clk_div_inst|clk_out ; 5.859 ; 6.191 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_sync    ; clock_divider:clk_div_inst|clk_out ; 5.236 ; 5.458 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync  ; clock_divider:clk_div_inst|clk_out ; 4.952 ; 5.158 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out     ; clock_divider:clk_div_inst|clk_out ;       ; 2.855 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_h_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_v_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_sync      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_display   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; red                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; green                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; blue                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gradient                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; white                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; box_enable              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_display   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_display   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_display   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; clk                                ; clk                                ; 2547         ; 0        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clk                                ; 1            ; 1        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
; clk                                ; clk                                ; 2547         ; 0        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clk                                ; 1            ; 1        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 102   ; 102  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Mon Dec  2 18:42:03 2024
Info: Command: quartus_sta vga_vs -c vga_vs
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_vs.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:clk_div_inst|clk_out clock_divider:clk_div_inst|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -85.979
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -85.979           -1318.655 clock_divider:clk_div_inst|clk_out 
    Info (332119):    -4.192            -112.504 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
    Info (332119):     0.403               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -1.285             -79.670 clock_divider:clk_div_inst|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -77.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -77.401           -1188.836 clock_divider:clk_div_inst|clk_out 
    Info (332119):    -3.778             -98.770 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
    Info (332119):     0.353               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -1.285             -79.670 clock_divider:clk_div_inst|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -42.503
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -42.503            -631.023 clock_divider:clk_div_inst|clk_out 
    Info (332119):    -1.596             -38.456 clk 
Info (332146): Worst-case hold slack is 0.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.109               0.000 clk 
    Info (332119):     0.179               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.086 clk 
    Info (332119):    -1.000             -62.000 clock_divider:clk_div_inst|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 981 megabytes
    Info: Processing ended: Mon Dec  2 18:42:09 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


