{"patent_id": "10-2020-0025953", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0110992", "출원번호": "10-2020-0025953", "발명의 명칭": "회로 시스템", "출원인": "삼성전자주식회사", "발명자": "김진태"}}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 클록 펄스를 입력받는 동적 증폭기;상기 제1 클록 펄스를 입력받는 복제 동적 증폭기; 상기 복제 동적 증폭기에 기준 입력 신호를 제공하고, 상기 복제 동적 증폭기에 제공한 기준 입력 신호에 따라그 크기가 변하는 기준 출력 신호를 출력하는 기준 신호 출력기;상기 기준 출력 신호와 상기 복제 동적 증폭기의 출력 신호를 입력받는 비교기; 및상기 비교 결과를 이용하여 제2 클록 펄스를 생성하고, 상기 동적 증폭기와 상기 복제 동적 증폭기에 상기 제2클록 펄스를 제공하는 펄스 생성기를 포함하는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 기준 출력 신호의 크기와 상기 기준 입력 신호의 크기는 미리 정해진 비를 갖는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 기준 출력 신호는 제1 기준 출력신호와 제2 기준 출력 신호를 포함하고,상기 기준 입력 신호는 제1 기준 입력 신호와 제2 기준 입력 신호를 포함하고,상기 제1 기준 출력 신호와 상기 제2 기준 출력 신호의 크기 차이인 제1 차이와 상기 제1 기준 입력 신호와 상기 제2 기준 입력 신호의 크기 차이인 제2 차이는 미리 정해진 비를 갖는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 비교기는 상기 기준 출력 신호와 상기 출력 신호 사이의 상기 비교 결과에 따라, 디지털 신호인 결과값을출력하는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 비교 결과에 따라, 상기 결과값이 변경되는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 결과값에 따라 상기 클록 펄스의 듀티비가 변경되는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 복제 동적 증폭기는 동작 전압을 제공받아 동작 온도에서, 상기 출력 신호를 출력하는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,공개특허 10-2021-0110992-3-상기 출력 신호의 크기는 상기 동작 전압 또는 동작 온도에 따라 변경되고,상기 출력 신호의 크기에 따라 상기 제2 클록 펄스의 듀티비을 달리하는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 제1 클록 펄스의 듀티비에 따라 상기 출력 신호의 크기가 달라지는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 동작 전압을 제공받아 제1 동작 온도에서 제1 출력 신호를 출력하는 동적 증폭기;상기 제1 동작 전압을 제공받아 상기 제1 동작 온도에서 제2 출력 신호를 출력하는 복제 동적 증폭기;상기 제2 출력 신호와 기준 신호의 비교 결과값에 따라 상태 신호를 출력하는 상태 신호 출력기; 및상기 상태 신호에 따라 상기 동적 증폭기 및 복제 동적 증폭기의 동작에 필요한 클록 펄스를 생성하고, 상기 생성된 클록 펄스를 상기 동적 증폭기 및 복제 동적 증폭기에 제공하는 펄스 생성기를 포함하되, 상기 상태 신호의 크기에 따라, 상기 클록 펄스의 듀티비가 변경되는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "회로 시스템이 제공된다. 상기 회로 시스템은 제1 클록 펄스를 입력받는 동적 증폭기, 제1 클록 펄스를 입력받는 복제 동적 증폭기, 복제 동적 증폭기에 기준 입력 신호를 제공하고, 복제 동적 증폭기에 제공한 기준 입력 신호 에 따라 그 크기가 변하는 기준 출력 신호를 출력하는 기준 신호 출력기, 기준 출력 신호와 복제 동적 증폭기의 출력 신호를 입력받는 비교기 및 비교 결과를 이용하여 제2 클록 펄스를 생성하고, 동적 증폭기와 복제 동적 증 폭기에 제2 클록 펄스를 제공하는 펄스 생성기를 포함하는 회로 시스템."}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 회로 시스템에 관한 것이다."}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 시스템, IoT과 같은 고성능 디지털 시스템에 대한 수요가 급격히 늘어나면서 반도체 칩들간에 초고속 으로 데이터 통신을 가능하게 해주는 회로 및 시스템에 대한 수요 역시 늘어나고 있다. 이러한 통신 시스템에서 는 고속 아날로그-디지털 변환기 (A/D Converter, ADC) 회로를 기반으로 송수신기 설계를 하게 되는 경우가 많 은데, 이때 사용되는 ADC는 저전력 및 고속으로 설계가 되어야 한다. 저전력 고속 ADC는 주로 파이프라인(pipelined) ADC 구조로 설계되고, 이에 관한 연구가 활발히 진행되고 있다. 파이프라인 구조의 빠른 속도 때문에 많은 제품이나 논문들의 ADC 구조에 파이프라인 구조가 채택되며 빠르게 발전하고 있다. 파이프라인 ADC의 성능을 결정하는 핵심 구조는 잔류 전압 증폭기이다. 전통적으로는 폐쇄 루프 증폭기를 잔류 전압 증폭기로 사용하기 때문에, 증폭기의 이득이 PVT(Process Voltage Temperature)의 변화에 둔감하다는 좋은 특징을 가지고 있다. 하지만 점점 더 빠른 속도의 ADC의 수요가 증가하면서, 잔류 전압 증폭기 역시 빠른 속도를 요구받게 되는데, 폐쇄 루프 증폭기의 경우 빠르게 동작하려면 지나치게 큰 전력소모가 생기며, 공정이 미세화 됨에 따라 입력전 원 역시 낮아지고 있는 추세이기 때문에 큰 이득의 증폭기를 설계하기 더욱 힘들어지게 되었다. 따라서 공정 미세화와 함께 동적 증폭기를 사용하고 이득값을 보정하는 방식을 추가하는 형태를 주로 사용하고 있지만, 동적 증폭기는 이득값이 PVT에 따라 민감하게 변해 안정적으로 이득값을 얻는데 어려움이 있다."}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 기술적 과제는, 전압, 온도 및 공정 변화에 둔감한 고속 및 저전력 동적 증폭기를 포함하는 회로 시스템을 제공하는 것이다. 본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 회로 시스템은 제1 클록 펄스를 입력받는 동적 증폭기, 제1 클록 펄스를 입력받는 복제 동적 증폭기, 복제 동적 증폭기에 기준 입력 신호를 제공하고, 복제 동적 증폭 기에 제공한 기준 입력 신호에 따라 그 크기가 변하는 기준 출력 신호를 출력하는 기준 신호 출력기, 기준 출력 신호와 복제 동적 증폭기의 출력 신호를 입력받는 비교기 및 비교 결과를 이용하여 제2 클록 펄스를 생성하고, 동적 증폭기와 복제 동적 증폭기에 제2 클록 펄스를 제공하는 펄스 생성기를 포함한다. 상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 회로 시스템은, 제1 동작 전압을 제공받아 제1 동작 온 도에서 제1 출력 신호를 출력하는 동적 증폭기, 제1 동작 전압을 제공받아 제1 동작 온도에서 제2 출력 신호를 출력하는 복제 동적 증폭기, 제2 출력 신호와 기준 신호의 비교 결과값에 따라 상태 신호를 출력하는 상태 신호 출력기 및 상태 신호에 따라 동적 증폭기 및 복제 동적 증폭기의 동작에 필요한 클록 펄스를 생성하고, 생성된 클록 펄스를 동적 증폭기 및 복제 동적 증폭기에 제공하는 펄스 생성기를 포함하되, 상태 신호의 크기에 따라, 클록 펄스의 듀티비가 변경된다."}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다. 도 1은 몇몇 실시예들에 따른 회로 시스템을 포함하는 전자 장치의 구조를 설명하기 위한 블록도이다. 도 2a 내 지 도 2b는 몇몇 실시예들에 따른 회로 시스템을 포함하는 통신 인터페이스의 구조를 나타내는 블록도이다. 몇몇 실시예들에 따른 전자 장치는 통신 인터페이스, AP, 메모리, 디스플레이, 입출력부 및 센서를 포함할 수 있다. 몇몇 실시예들에 따른 통신 인터페이스는 전자 장치에 포함될 수 있다. 전자 장치는 접근 가능한 유선 또는 무선 인터페이스를 가지며, 유선 또는 무선 인터페이스를 통하여 적어도 하나 이상의 다른 기기와 통신하 여, 데이터를 송신 또는 수신하는 기기들을 포함할 수 있다. 상기 접근 가능한 인터페이스는 유선 근거리통신망 (Local Area Network; LAN), Wi-fi와 같은 무선 근거리 통신망(Wireless Local Area Network; WLAN), 블루투스 와 같은 무선 개인 통신망(Wireless Personal Area Network; WPAN), 무선 USB(Wireless Universal Serial Bus), Zigbee, NFC, RFID (Radio-frequency identification), PLC(Power Line communication), 또는 3G, 4G, LTE 등 이동 통신망(mobile cellular network)에 접속 가능한 모뎀 통신 인터페이스 등을 포함할 수 있다. 상기 블루투스 인터페이스는 BLE(Bluetooth Low Energy)를 지원할 수 있다. 구체적으로, 전자 장치는 외부와 통신하기 위한 통신 인터페이스를 포함할 수 있다. 통신 인터페이스 는 예를 들어, 유선 근거리통신망(LAN), 블루투스, Wi-fi, Zigbee와 같은 무선 근거리 통신인터페이스, PLC 또는 3G, LTE 등 이동 통신망에 접속 가능한 모뎀 통신 인터페이스일 수 있다. 통신 인터페이스는 송신부(Transceiver) 및/또는 수신부(Receiver)를 포함할 수 있다. 전자 장치는 상기 송신부 및/또는 수신부를 통하여, 엑세스포인트 또는 게이트웨이로부터 정보를 송신 및/또는 수신할 수 있다.또한, 전자 장치는 사용자 기기 또는 다른 전자 장치와 통신하여 전자 장치의 제어 정보 또는 데이터를 송신 및/또는 수신할 수 있다. 통신 인터페이스(10a)는 안테나(14a), RFIC(13a), 아날로그-디지털 변환기(11a) 및 모뎀(12a)을 포함할 수 있다. 몇몇 실시예들에 따른 RFIC(13a)는 안테나(14a)를 통해 무선 신호를 수신하여, 무선 신호의 주파수를 기 저대역으로 낮춘 후에 아날로그 형태의 데이터 신호(DATA signal_a)를 아날로그-디지털 변환기(11a)에 제공할 수 있다. 아날로그-디지털 변환기(11a)는 아날로그 형태의 데이터 신호(DATA signal_a)를 디지털 형태의 데이터 신호로 변환하고, 모뎀(12a)은 디지털 형태의 데이터 신호를 AP(application Processor)가 처리할 수 있는 데이터 신호 로 변환할 수 있다. 일 실시예에 따라, 아날로그-디지털 변환기(11a) 및 모뎀(12a)은 단일 칩으로 구현될 수 있 다. 아날로그-디지털 변환기(11a) 및 모뎀(12a)을 포함하는 단일 칩은 RFIC(13a)와 복수의 아날로그 신호라인을 통하여 연결될 수 있다. 따라서, 몇몇 실시예들에 따른 통신 인터페이스(10a)는 모뎀 칩일 수 있다. RFIC(13b) 및 아날로그-디지털 변환기(11b)는 단일 칩으로 구현될 수 있다. RFIC(13b) 및 아날로그-디지털 변환 기(11b)를 포함하는 단일 칩은 모뎀(12b)에 디지털 형태의 입력 신호(DATA signal_b)를 송신할 수 있다. 모뎀 (12b)은 디지털 형태의 입력 신호(DATA signal_b)를 AP가 처리할 수 있는 데이터 신호로 변환할 수 있다. RFIC(13b) 및 아날로그-디지털 변환기(11b)를 포함하는 단일 칩은 모뎀(12b)과 복수의 디지털 신호라인을 통하 여 연결될 수 있다. 따라서, 몇몇 실시예들에 따른 통신 인터페이스(10b)는 RF 칩일 수 있다. RFIC(13b) 및 아날로그-디지털 변환기(11b)가 단일 칩으로 구현되는 때에, 모뎀(12b)에 디지털 형태의 입력 신 호(DATA signal_b)를 송신하기 위한 신호라인 개수는 아날로그 형태의 입력 신호(DATA signal_a)를 송신하기 위 한 신호라인 개수보다 적어지는 특징이 있다. 다만, 본 발명의 기술적 사상은 이에 국한되지 않으며, RFIC(13b), 아날로그-디지털 변환기(11b) 및 모뎀(12b)은 단일 칩으로 구현될 수 있으며, 더 나아가, RFIC(13b), 아날로그-디지털 변환기(11b), 모뎀(12b) 및 AP가 단일 칩으로 구현될 수 있다. 통신 인터페이스는 아날로그-디지털 변환기(11a, 11b)를 포함할 수 있고, 아날로그-디지털 변환기(11a, 11b)는 후술하는 내용에 따라 구현될 수 있다. 구체적으로, 통신 인터페이스에 포함된 수신부는 아날로그- 디지털 변환기(11a, 11b)를 포함할 수 있다. 전자 장치는 송신부를 통하여 내부 상태 및/또는 데이터를 외부 로 전송하며 수신부를 통하여 외부로부터 제어 명령 및/또는 데이터를 수신할 수 있다. 전자 장치는 연산을 수행하는 프로세서 또는 AP를 더 포함할 수 있다. 전자 장치는 내부 전력 공급을 위하여 배터리를 내장하거나 외부에서 전력을 공급받는 전원 공급부를 더 포함할 수 있다. 메모리는 전자 장치를 제어하는 제어 명령어 코드, 제어 데이터 또는 사용자 데이터를 저장할 수 있다. 메모리는 휘발성 메모리 또는 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 불휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등과 같은 다양한 메모리들 중 적어도 하나를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic RAM), SRAM(Static RAM), SDRAM(Synchronous DRAM) 등 과 같은 다양한 메모리들 중 적어도 하나를 포함할 수 있다. 또한, 전자 장치는 내부 상태 또는 데이터를 표시하기 위한 디스플레이를 포함할 수 있다. 사용자는 전 자 장치의 디스플레이의 UI(User Interface)를 통하여 전자 장치를 제어할 수 있다. 전자 장치는 저장 장치를 더 포함할 수 있다. 저장 장치는 하드디스크(HDD), 솔리드 스테이트 디스크(SSD, Solid State Disk), eMMC(embedded Multi Media Card), UFS(Universal Flash Storage)와 같은 불휘발성 매체 일 수 있다. 저장 장치는 입출력부를 통해 제공된 사용자의 정보 및 센서를 통해 수집된 센싱 정보들을 저장할 수 있다. 도 3은 몇몇 실시예들에 따른 회로 시스템을 포함하는 아날로그 디지털 변환기를 설명하는 도면이다. 도 3을 참조하면, 아날로그 디지털 변환기는 복수의 스테이지(stage 1 내지 stage n)을 포함하는 파이프라 인(Pipelined) 형태일 수 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 일 실시예에 따라 제1 스테이지(stage 1)은 최상위 비트 혹은 바이트(MSB)를 표현할 수 있고, 일 실시예에 따라 제n 스테이지(stage n)은 최소 유효 비트 혹은 바이트(LSB)를 나타낼 수 있다.제1 스테이지(stage 1)은 동적 증폭기, 가산기, 아날로그 디지털 변환기 및 디지털 아날로그 변 환기를 포함할 수 있다. 동적 증폭기는 일 실시예에 따라 잔류 전압 증폭기로서 동작하나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 동적 증폭기의 이득값은 후술할 아날로그 디지털 변환기가 출력하는 디지털 출력 비트 수에 따라 달라질 수 있다. 예를 들어, 아날로그 디지털 변환기가 1.5비트 혹은 2비트를 출력할 경우, 기대되는 이득값은 2일 수 있다. 동적 증폭기는 아날로그 입력 신호을 제공받아, 아날로그 출력 신호를 출력할 수 있다. 다만 상기 아날로 그 입력 신호는 제1 스테이지(stage 1)에 입력되는 아날로그 입력 신호와 디지털 아날로그 변환기에서 제 공하는 신호를 가산기에서 더한 신호일 수 있다. 아날로그 디지털 변환기는 SAR(successive approximation register) 아날로그 디지털 변환기, 플래시 (Flash) 아날로그 디지털 변환기 및 Delat sigma 아날로그 디지털 변환기 등을 포함할 수 있다. 아날로그 디지털 변환기는 아날로그 입력에 대응하는 디지털 신호를 출력할 수 있다. 예를 들어, 1.5비트, 2비트 및 8비트 등을 출력할 수 있다. 비트 수는 본원을 설명하기 위한 예시일 뿐, 본 발명의 기술적 사상은 이 에 한정되지 않는다. 다른 스테이지와 달리, 제1 스테이지(stage 1)는 MSB를 출력할 수 있다. 제n 스테이지 (stage n) 경우, LSB를 출력할 수 있다. 디지털 아날로그 변환기는 아날로그 디지털 변환기에서 출력되는 비트에 맞게 디지털 아날로그 변환 시켜줄 수 있으며, 가산기에 입력되기 전에 인버터(미도시)에서 부호가 전환될 수 있다. 이하, 나머지 스테이지(stage 2 내지 stage n)에 대한 설명은 전술한 제1 스테이지(stage 1)의 설명과 대응되어 충분히 설명될 수 있다. 도 4 및 도 5는 몇몇 실시예들에 따른 회로 시스템의 구조를 설명하기 위한 블록도들이다. 몇몇 실시예들에 따른 회로 시스템은 동적 증폭기 및 복제 피드백 시스템을 포함할 수 있다. 동적 증폭기는 전술한 바, 복제 피드백 시스템은 복제 동적 증폭기, 기준 신호 출력기, 비 교기, 상태 신호 출력기, LDO(low dropout regulator, 250) 및 펄스 발생기를 포함할 수 있다. 몇몇 실시예들에 따른 복제 동적 증폭기는 동적 증폭기의 구성을 포함할 수 있고, 동적 증폭기 와 복제 동적 증폭기는 동작하기 위해 필요한 클록 펄스를 펄스 발생기로부터 함께 제공받을 수 있다. 또한 몇몇 실시예들에 따른 동적 증폭기와 복제 동적 증폭기는 동일한 동작 온도에서, 동일한 동작 전압을 제공받을 수 있고, 전자 장치 내 동적 증폭기와 복제 동적 증폭기의 개수비는 일대일로 한 정되지 않는다. 도 6은 몇몇 실시예들에 따른 회로 시스템의 동적 증폭기를 설명하는 도면이다. 도 6을 추가로 참조하면, 동적 증폭기는 제1 동적 증폭기 PMOS 트랜지스터(dP1), 제2 동적 증폭기 PMOS 트 랜지스터(dP2), 제1 동적 증폭기 NMOS 트랜지스터(dN1), 제2 동적 증폭기 NMOS 트랜지스터(dN2), 제3 동적 증폭 기 NMOS 트랜지스터(dN3), 제1 기생 커패시터(CL1) 및 제2 기생 커패시터(CL2)를 포함할 수 있다. 실시예에 따라, 제1 내지 제2 동적 증폭기 PMOS 트랜지스터(dP1 내지 dP2)는 서로 동일할 수 있고, 제1 내지 제 3 동적 증폭기 NMOS 트랜지스터(dN1, dN2, dN3)는 서로 동일할 수 있다. 다만 본 발명의 기술적 사상은 이에 한 정되지 않는다. 전압 전원(Vs)은 제1 동적 증폭기 PMOS 트랜지스터(dP1), 제2 동적 증폭기 PMOS 트랜지스터(dP2)의 소오스와 전 기적으로 접속되고, 제1 동적 증폭기 PMOS 트랜지스터(dP1), 제2 동적 증폭기 PMOS 트랜지스터(dP2)는 클록 리 셋(ck_reset)으로 게이트 신호를 공유할 수 있다. 제1 동적 증폭기 PMOS 트랜지스터(dP1), 제2 동적 증폭기 PMOS 트랜지스터(dP2)의 각각은 드레인에서 제1 동적 증폭기 NMOS 트랜지스터(dN1), 제2 동적 증폭기 NMOS 트랜지스터(dN2)의 드레인과 전기적으로 접속하고, 각각의 제1 기생 커패시터(CL1) 및 제2 기생 커패시터(CL2)의 일측도 함께 접속할 수 있다. 제1 기생 커패시터(CL1) 및 제2 기생 커패시터(CL2)의 타단은 각각 접지될 수 있으며, 각각의 제1 기생 커패시터(CL1) 및 제2 기생 커패시 터(CL2)에는 각각의 P형 출력 신호(VOP) 및 N형 출력 신호(VON)에 해당하는 전압이 축전될 수 있다.제1 동적 증폭기 NMOS 트랜지스터(dN1), 제2 동적 증폭기 NMOS 트랜지스터(dN2)의 소오스는 제3 동적 증폭기 NMOS 트랜지스터(dN3)의 드레인에 접속될 수 있고, 각각의 게이트에는 각각 P형 입력 신호(VIP) 및 N형 입력 신 호(VIN)가 제공될 수 있다. 제3 동적 증폭기 PMOS 트랜지스터(dP3)의 드레인은 접지될 수 있으며, 게이트에는 펄스 발생기의 출력인 ck_pulse가 제공될 수 있다. 복제 동적 증폭기에서는 동적 증폭기와 동일한 구성을 포함하나, 각각의 제1 동적 증폭기 NMOS 트랜 지스터(dN1), 제2 동적 증폭기 NMOS 트랜지스터(dN2)의 게이트에서 각각 기준 P형 입력 신호(Vin_refP) 및 기준 N형 입력 신호(Vin_refN)를 제공할 수 있다. 몇몇 실시예에 따른 기준 신호 출력기는 기준 전압(Vref), 제1 내지 제n 저항(R1 내지 Rn)이 직렬 연결된 저항열 및 멀티플렉서를 포함할 수 있다. 예를 들어, 제1 내지 제n의 저항(R1 내지 Rn)이 모두 동일한 경우, 기준 전압(Vref)부터 접지단까지 각각의 노 드마다 순서대로 Vref*(n-1/n), Vref*(n-2/n), Vref*(n-3/n), ..., Vref*(2/n), Vref*(1/n)이 인가될 수 있고. 각각의 노드의 전압은 멀티플렉서로 신호로 제공되어 기준 P형 입력 신호(Vin_refP), 기준 N형 입력 신호 (Vin_refN), 기준 P형 출력 신호(Vout_refP) 및 기준 N형 출력 신호(Vout_refN)를 출력할 수 있다. 저항 열에서 출력되는 기준전압의 경우 PVT에 의해 각각의 전압은 절대적으로 변할 수 있다. 하지만 기준 P형 출력 신호(Vout_refP)와 기준 N형 출력 신호(Vout_refN)의 크기 차이인 제1 차이와 기준 P형 입력 신호 (Vin_refP), 기준 N형 입력 신호(Vin_refN)의 크기 차이인 제2 차이의 비율인 제1차이/제 2차이는 일정하게 유 지된다. 다만 각각의 저항의 크기나 연결 관계가 일정한 것은 본원을 효과적으로 설명하기 위한 일 예시일 뿐, 본 발명의 기술적 사상은 이에 한정되지 않는다. 몇몇 실시예에 따른 기준 신호 출력기의 멀티플렉서는 기준 P형 출력 신호(Vout_refP)와 기준 N형 출력 신호(Vout_refN)의 크기 차이인 제1 차이와 기준 P형 입력 신호(Vin_refP), 기준 N형 입력 신호 (Vin_refN)의 크기 차이인 제2 차이가 미리 정해진 비를 가질수 있도록 출력할 수 있다. 기준 신호 출력기는 저항열을 이용하여, 기준 입력 신호(Vin_refP, Vin_refN), 기준 출력 신호 (Vout_refP, Vout_refN)를 출력하지만, 이는 기준 신호 출력의 일 예시이고, 본 발명의 기술적 사상은 이에 한 정되지 않으며, 전류원을 이용하여 또 다른 기준 출력 신호를 출력할 수 있다. 도 7은 몇몇 실시예들에 따른 회로 시스템의 비교기를 설명하는 도면이다. 도 7을 추가로 참조하면, 비교기는 전류 전원(Is), 전압 전원(Vs), 제1 내지 제7 NMOS 트랜지스터(N1 내지 N7), 제1 내지 제4 PMOS 트랜지스터(P1 내지 P4) 및 제1 내지 제3 캐스코드(cascode) NMOS 트랜지스터(cN1 내 지 cN3)를 포함할 수 있다. 전류 전원(Is)은 제1 NMOS 트랜지스터(N1)의 드레인과 접속될 수 있으며, 직류 전원(Is)과 제1 NMOS 트랜지스터 (N1)는 제2 NMOS 트랜지스터(N2), 제3 NMOS 트랜지스터(N3)와 각각 병렬적으로 전류 거울(current mirror)를 형성할 수 있다. 제1 내지 제3 NMOS 트랜지스터(N1 내지 N3)의 각각의 소오스는 제1 내지 제3 캐스코드 NMOS 트랜지스터(cN1 내 지 cN3)의 드레인과 접속될 수 있으며, 각각 캐스코드를 형성할 수 있고, 제1 내지 제3 캐스코드 NMOS 트랜지스 터(cN1 내지 cN3)의 소오스는 접지될 수 있다. 제4 및 제5 NMOS 트랜지스터(N4, N5)의 소오스는 제2 NMOS 트랜지스터(N2)와 접속되고, 제6 및 제7 NMOS 트랜지 스터(N6, N7)의 소오스는 제3 NMOS 트랜지스터(N3)와 접속될 수 있다. 제4 및 제5 NMOS 트랜지스터(N4, N5)의 게이트에는 각각 P형 출력 신호(VOP) 및 N형 출력 신호(VON)가 제공될 수 있으며, 제6 및 제7 NMOS 트랜지스터(N6, N7)의 게이트에는 각각 기준 P형 출력 신호(Vout_refP)와 기준 N형 출력 신호(Vout_refN)가 제공될 수 있다. 제4 NMOS 트랜지스터(N4)의 드레인은 제1 PMOS 트랜지스터(P1) 내지 제2 PMOS 트랜지스터(P2)의 드레인과 접속 될 수 있고, 제5 NMOS 트랜지스터(N5)의 드레인은 제3 PMOS 트랜지스터(P3) 내지 제4 PMOS 트랜지스터(P4)의 드 레인과 접속될 수 있고, 제6 NMOS 트랜지스터(N6)의 드레인은 제1 PMOS 트랜지스터(P1) 내지 제2 PMOS 트랜지스 터(P2)의 드레인과 접속될 수 있고, 제7 NMOS 트랜지스터(N7)의 드레인은 제3 PMOS 트랜지스터(P3) 내지 제4PMOS 트랜지스터(P4)의 드레인과 접속될 수 있다. 제1 내지 제4 PMOS 트랜지스터(P1 내지 P4)의 소오스는 전압 전원(Vs)과 접속될 수 있다. 제1 및 제3 PMOS 트랜지스터(P1, P3)는 제4 NMOS 트랜지스터(N4)의 드레인의 전압을 게이트 신호로 공유하고, 제2 및 제4 PMOS 트랜지스터(P2, P4)는 제5 NMOS 트랜지스터(N5)의 드레인의 전압을 게이트 신호로 공유하고, 제4 NMOS 트랜지스터(N4)의 드레인의 전압은 제1 비교 전압(VC1)이고, 제5 NMOS 트랜지스터(N5)의 드레인의 전 압은 제2 비교 전압(VC2)이 인가될 수 있다. 제1 비교 전압(VC1)과 제2 비교 전압(VC2)의 관계는 아래 수학식 1에 의해 정의될 수 있다. 수학식 1 수학식 1의 Av는 이득값으로 상수로 정의될 수 있다. 비교기는 제1 및 제2 비교 전압(VC1, VC2)를 비교하여, P형 출력 신호(Vout_refP)와 기준 N형 출력 신호 (Vout_refN)의 크기 차이와 P형 출력 신호(VOP) 및 N형 출력 신호(VON)의 크기 차이를 비교할 수 있으며, 비교 결과값(dout)을 출력할 수 있다. 비교 결과값(dout)은 디지털 신호로 아래 수학식 2에 의해 정의될 수 있다. 수학식 2 실시예에 따라, 제1 내지 제4 PMOS 트랜지스터(P1 내지 P4)는 서로 동일할 수 있고, 제1 내지 제7 NMOS 트랜지 스터(N1 내지 N7) 및 제1 내지 제3 캐스코드 NMOS 트랜지스터(cN1 내지 cN3)는 서로 동일할 수 있다. 다만 본 발명의 기술적 사상은 이에 한정되지 않는다. 전술한 비교기의 구조는 본 발명을 일 실시예로, 본 발명의 기술적 사상은 이에 한정되지 않는다. 도 8은 몇몇 실시예들에 따른 회로 시스템의 구조 일부를 설명하는 도면이다. 도 8을 추가적으로 참조하면, 상태 신호 출력기는 차지 펌프 및 축전 커패시터를 포함할 수 있 으며, 상태 신호와 관련된 로직(미도시)이 포함될 수 있다. 비교기의 비교 결과값(dout)이 1인 경우, 차지 펌프는 전류를 축전 커패시터에 가하여 축전 커 패시터에 인가되는 전압을 상승시킬 수 있다. 비교기의 비교 결과값(dout)이 0인 경우, 차지 펌프는 전류를 빼내 축전 커패시터에 축전된 전 하를 방전시켜 축전 커패시터에 인가되는 전압을 강하시킬 수 있다. LDO는 축전 커패시터에 인가되는 전압을 필터링하여 제어 전압(Vldo)으로 출력할 수 있다. 도 8의 필 터는 특히, 로패스 필터(low pass filter)일 수 있다. 따라서, 축전 커패시터에 인가된 전압은 LDO에 입력되는 제어 전 전압(Vldoref)이며, LDO는 제 어 전압(Vldo)을 출력할 수 있다. 도 9는 몇몇 실시예들에 따른 회로 시스템의 펄스 발생기를 설명하는 도면이다. 도 9를 추가적으로 참조하면, 펄스 발생기는 딜레이 셀, 인버터 및 AND 연산기를 포함할 수 있다. 딜레이 셀은 실시예에 따라 짝수개의 인버터가 직렬로 연결된 것을 포함할 수 있고, LDO에서 제공된 제어 전압(Vldo)은 딜레이 셀의 동작 전압(Vdd)로 인가시킬 수 있다. 딜레이 셀은 인버터가 클록 신호(ck)를 반전시킨 신호를 딜레이시켜 AND 연산기에 제공할 수 있 다. AND 연산기는 클록 신호(ck)와 딜레이된 신호를 연산하여, 클록 펄스(ck_pulse)를 발생시킬 수 있다. 발생된 클록 펄스(ck_pulse)는 동적 증폭기와 복제 동작 증폭기에 제공될 수 있다. 따라서 복제 피드 백 시스템은 클록 펄스를 입력받은 후, 다시 펄스 발생기에 간접적으로 신호를 전달하여 피드백 시스템을 포함할 수 있다. 도 10은 몇몇 실시예들에 따른 회로 시스템의 동적 증폭기의 동작을 설명하는 타이밍도이다. 도 7 및 도 10을 참조하면, 시간 t1에서, 클록 리셋(ck_reset)은 high 레벨에서 low 레벨로 하강할 수 있다. 클 록 리셋(ck_reset) 하강에 의해 P형 출력 신호(VOP)와 N형 출력 신호(VON)의 전압은 전압 전원(Vs)에서 전류가흘러들어 충전될 수 있다. 이에 따라 P형 출력 신호(VOP)와 N형 출력 신호(VON)는 시간 t1에서 각각의 전압에서 상승하기 시작하고, 시간 t2에서 동일한 전압으로 수렴하게 될 수 있다. 시간 t3에서, 클록 리셋(ck_reset)은 low 레벨에서 high 레벨로 상승할 수 있고, 클록 펄스(ck_pulse)는 low 레벨에서 high 레벨로 상승할 수 있다. 클록 펄스(ck_pulse)의 레벨 상승으로 P형 출력 신호(VOP)와 N형 출력 신호(VON)는 접지돼 시간 t4까지 방전될 수 있다. 각각의 제1 및 제2 동적 증폭기 NMOS 트랜지스터(dN1, dN2)가 동일한 트랜지스터여도 인가되는 전압인 P형 입력 전압 및 N형 입력 전압(VinP, VinN)이 다를 경우, 각각의 트랜스컨덕턴스가 달라져 P형 출력 신호(VOP)와 N형 출력 신호(VON)의 하강 기울기가 달라질 수 있다. 또한 시간 t3에서 시간 t4까지의 간격이 길수록 P형 출력 신호(VOP)와 N형 출력 신호(VON)의 전압 차이는 커질 수 있다. 도 11은 몇몇 실시예들에 따른 회로 시스템의 펄스 발생기의 동작을 설명하는 도면이다. 도 7 내지 도 9 및 도 11을 참조하면, 전술한 바 비교기의 비교 결과값(dout)은 P형 출력 신호(VOP) 및 N 형 출력 신호(VON)의 크기 차이가 P형 출력 신호(Vout_refP)와 기준 N형 출력 신호(Vout_refN)의 크기 차이보다 큰 경우 1일 수 있다. 따라서 P형 출력 신호(VOP) 및 N형 출력 신호(VON)의 크기 차이가 P형 출력 신호(Vout_refP)와 기준 N형 출력 신호(Vout_refN)의 크기 차이보다 큰 시간이 길어질수록 제어 전압(Vldo)의 전압 크기가 커질 수 있다. 딜레이 셀은 인버터를 포함하는 바, 인버터의 경우 동작 전압(Vdd)이 높을 경우, 동작 전압(Vdd)이 낮을 때보다 딜레이가 적게 일어날 수 있다. 따라서, 제어 전압(Vldo)의 전압이 높은 High Vldo의 경우(이하, High Vldo), 제어 전압(Vldo)의 전압이 낮은 Low Vldo 경우(이하, Low Vldo)의 딜레이 시간(d2)보다 짧은 딜레이 시간(d1)만큼 딜레이 될 수 있다. 따라서, AND 연산기에서 클록 신호(ck)와 반전되고 딜레이된 신호의 AND 연산으로 생성된 펄스는 High Vldo의 경우 high 레벨 간격(W1)이 Low Vldo의 경우 high 레벨 간격(W2)보다 좁을 수 있다. 이후 듀티비(Duty ratio) 또한 High Vldo 경우가 Low Vldo보다 낮을 수 있다. 따라서 High Vldo의 경우, 이후 피드백 시스템에 의해 듀티비가 낮아져 이후에, P형 출력 신호(VOP) 및 N형 출 력 신호(VON)의 크기 차이가 작아지게 될 수 있다. Low Vldo의 경우, 이후 피드백 시스템에 의해 듀티비가 높아져 이후에, P형 출력 신호(VOP) 및 N형 출력 신호 (VON)의 크기 차이가 커지게 될 수 있다. 도 12 내지 도 14는 몇몇 실시예들에 따른 회로 시스템의 효과를 나타내기 위한 그래프들이다. 도 12를 참조하면, 몇몇 실시예들에 따른 복제 피드백 시스템을 포함하는 경우 상태 신호 출력기의 제어 전 전압(Vldoref)을 각 온도별로 시간에 따라 SPICE 시뮬레이션을 수행한 결과이다. 일정 시점에서 특정한 값으 로 수렴하는 형태를 볼 수 있다. 따라서, 일정 시점 이후부터는 일정한 이득값을 증폭시킬 수 있다. 도 13를 참조하면, 몇몇 실시예들에 따른 복제 피드백 시스템을 포함하는 회로 시스템은 복제 피드백 시스 템을 포함하지 않는 회로 시스템보다 이득값에 있어서, 온도 변화에 안정적으로 수율을 확보할 수 있다. 도 14를 참조하면, 몇몇 실시예들에 따른 복제 피드백 시스템을 포함하는 회로 시스템은 복제 피드백 시스 템을 포함하지 않는 회로 시스템보다 이득값에서 있어서, 공정 변화에 안정적으로 수율을 확보할 수 있다. 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이"}
{"patent_id": "10-2020-0025953", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이 해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으 로 이해해야만 한다."}
{"patent_id": "10-2020-0025953", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 몇몇 실시예들에 따른 회로 시스템을 포함하는 전자 장치의 구조를 설명하기 위한 블록도이다. 도 2a 내지 도 2b는 몇몇 실시예들에 따른 회로 시스템을 포함하는 통신 인터페이스의 구조를 나타내는 블록도 이다. 도 3은 몇몇 실시예들에 따른 회로 시스템을 포함하는 아날로그 디지털 변환기를 설명하는 도면이다. 도 4 및 도 5는 몇몇 실시예들에 따른 회로 시스템의 구조를 설명하기 위한 블록도들이다. 도 6은 몇몇 실시예들에 따른 회로 시스템의 동적 증폭기를 설명하는 도면이다. 도 7은 몇몇 실시예들에 따른 회로 시스템의 비교기를 설명하는 도면이다. 도 8은 몇몇 실시예들에 따른 회로 시스템의 구조 일부를 설명하는 도면이다. 도 9는 몇몇 실시예들에 따른 회로 시스템의 펄스 발생기를 설명하는 도면이다. 도 10은 몇몇 실시예들에 따른 회로 시스템의 동적 증폭기의 동작을 설명하는 타이밍도이다. 도 11은 몇몇 실시예들에 따른 회로 시스템의 펄스 발생기의 동작을 설명하는 도면이다. 도 12 내지 도 14는 몇몇 실시예들에 따른 회로 시스템의 효과를 나타내기 위한 그래프들이다."}
