Partition Merge report for Computer_System_custom
Thu Jan 13 09:21:42 2022
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Jan 13 09:21:42 2022       ;
; Quartus Prime Version              ; 18.1.1 Build 646 04/11/2019 SJ Lite Edition ;
; Revision Name                      ; Computer_System_custom                      ;
; Top-level Entity Name              ; top_level                                   ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 97,898                                      ;
;     Total combinational functions  ; 80,471                                      ;
;     Dedicated logic registers      ; 45,558                                      ;
; Total registers                    ; 45558                                       ;
; Total pins                         ; 213                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 111,008                                     ;
; Embedded Multiplier 9-bit elements ; 532                                         ;
; Total PLLs                         ; 2                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                     ;
+---------------------------------------------+--------+------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+
; Estimated Total logic elements              ; 97732  ; 166              ; 0                              ;
;                                             ;        ;                  ;                                ;
; Total combinational functions               ; 80321  ; 150              ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;
;     -- 4 input functions                    ; 12467  ; 68               ; 0                              ;
;     -- 3 input functions                    ; 59802  ; 37               ; 0                              ;
;     -- <=2 input functions                  ; 8052   ; 45               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;
;     -- normal mode                          ; 44582  ; 142              ; 0                              ;
;     -- arithmetic mode                      ; 35739  ; 8                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Total registers                             ; 45475  ; 83               ; 0                              ;
;     -- Dedicated logic registers            ; 45475  ; 83               ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ;
; I/O pins                                    ; 213    ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 532    ; 0                ; 0                              ;
; Total memory bits                           ; 111008 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ;
; PLL                                         ; 0      ; 0                ; 2                              ;
;                                             ;        ;                  ;                                ;
; Connections                                 ;        ;                  ;                                ;
;     -- Input Connections                    ; 3498   ; 120              ; 1                              ;
;     -- Registered Input Connections         ; 2908   ; 93               ; 0                              ;
;     -- Output Connections                   ; 309    ; 170              ; 3140                           ;
;     -- Registered Output Connections        ; 4      ; 170              ; 0                              ;
;                                             ;        ;                  ;                                ;
; Internal Connections                        ;        ;                  ;                                ;
;     -- Total Connections                    ; 426875 ; 912              ; 3144                           ;
;     -- Registered Connections               ; 174127 ; 648              ; 0                              ;
;                                             ;        ;                  ;                                ;
; External Connections                        ;        ;                  ;                                ;
;     -- Top                                  ; 378    ; 288              ; 3141                           ;
;     -- sld_hub:auto_hub                     ; 288    ; 2                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3141   ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Partition Interface                         ;        ;                  ;                                ;
;     -- Input Ports                          ; 44     ; 62               ; 1                              ;
;     -- Output Ports                         ; 120    ; 79               ; 5                              ;
;     -- Bidir Ports                          ; 92     ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Registered Ports                            ;        ;                  ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 40               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 29               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 47               ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 52               ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 59               ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                                ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK2_50                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; CLOCK3_50                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[0]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[0]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[10]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[10]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[10]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[11]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[11]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[11]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[12]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[12]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[12]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[13]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[13]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[13]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[14]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[14]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[14]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[15]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[15]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[15]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[16]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[16]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[16]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[17]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[17]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[17]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[18]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[18]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[18]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[19]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[19]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[19]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[1]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[1]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[20]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[20]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[20]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[21]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[21]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[21]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[22]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[22]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[22]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[23]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[23]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[23]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[24]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[24]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[24]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[25]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[25]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[25]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[26]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[26]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[26]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[27]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[27]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[27]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[28]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[28]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[28]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[29]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[29]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[29]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[2]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[2]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[30]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[30]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[30]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[31]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[31]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[31]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[32]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[32]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[32]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[33]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[33]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[33]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[34]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[34]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[34]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[35]                                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[35]                                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[35]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[3]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[3]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[4]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[4]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[5]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[5]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[6]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[6]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[7]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[7]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[7]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[8]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[8]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[8]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; GPIO[9]                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[9]                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[9]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[2]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[3]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[10]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[11]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[12]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[13]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[14]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[15]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_KBCLK                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_KBCLK                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_KBCLK~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_KBDAT                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_KBDAT                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_KBDAT~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_MSCLK                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_MSCLK                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_MSCLK~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; PS2_MSDAT                                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_MSDAT                                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_MSDAT~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[0]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[0]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[0]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[10]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[10]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[10]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[11]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[11]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[11]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[12]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[12]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[12]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[13]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[13]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[13]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[14]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[14]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[14]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[15]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[15]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[15]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[16]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[16]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[16]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[17]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[17]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[17]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[18]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[18]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[18]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[19]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[19]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[19]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[1]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[1]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[1]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[2]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[2]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[2]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[3]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[3]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[3]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[4]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[4]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[4]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[5]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[5]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[5]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[6]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[6]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[6]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[7]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[7]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[7]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[8]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[8]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[8]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_ADDR[9]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[9]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[9]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_CE_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_CE_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_CE_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[0]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[0]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[10]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[10]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[10]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[11]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[11]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[11]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[12]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[12]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[12]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[13]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[13]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[13]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[14]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[14]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[14]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[15]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[15]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[15]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[1]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[1]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[2]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[2]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[3]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[3]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[4]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[4]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[5]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[5]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[6]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[6]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[7]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[7]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[8]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[8]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[8]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_DQ[9]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[9]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[9]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_LB_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_LB_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_LB_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_OE_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_OE_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_OE_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_UB_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_UB_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_UB_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; SRAM_WE_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_WE_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_WE_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_BLANK_N                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- VGA_BLANK_N                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[4]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[5]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[6]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[7]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_CLK                                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- VGA_CLK                                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[4]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[5]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[6]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[7]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[4]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[5]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[6]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[7]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_SYNC_N                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- VGA_SYNC_N                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_Custom_qsys_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci_the_Custom_qsys_nios2_gen2_0_cpu_debug_slave_wrapper_Custom_qsys_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 97,898                                                                                  ;
;                                             ;                                                                                         ;
; Total combinational functions               ; 80471                                                                                   ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 12535                                                                                   ;
;     -- 3 input functions                    ; 59839                                                                                   ;
;     -- <=2 input functions                  ; 8097                                                                                    ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 44724                                                                                   ;
;     -- arithmetic mode                      ; 35747                                                                                   ;
;                                             ;                                                                                         ;
; Total registers                             ; 45558                                                                                   ;
;     -- Dedicated logic registers            ; 45558                                                                                   ;
;     -- I/O registers                        ; 0                                                                                       ;
;                                             ;                                                                                         ;
; I/O pins                                    ; 213                                                                                     ;
; Total memory bits                           ; 111008                                                                                  ;
;                                             ;                                                                                         ;
; Embedded Multiplier 9-bit elements          ; 532                                                                                     ;
;                                             ;                                                                                         ;
; Total PLLs                                  ; 2                                                                                       ;
;     -- PLLs                                 ; 2                                                                                       ;
;                                             ;                                                                                         ;
; Maximum fan-out node                        ; Custom_qsys:u0|DE2_115:heartrate_variability|HRV_calculator:hrvc1|clock_divider:cd1|tmp ;
; Maximum fan-out                             ; 41741                                                                                   ;
; Total fan-out                               ; 416246                                                                                  ;
; Average fan-out                             ; 3.27                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------------------------------------+
; Custom_qsys:u0|Custom_qsys_jtag_uart_0:jtag_uart_0|Custom_qsys_jtag_uart_0_scfifo_r:the_Custom_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_jtag_uart_0:jtag_uart_0|Custom_qsys_jtag_uart_0_scfifo_w:the_Custom_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_nios2_gen2_0:nios2_gen2_0|Custom_qsys_nios2_gen2_0_cpu:cpu|Custom_qsys_nios2_gen2_0_cpu_nios2_oci:the_Custom_qsys_nios2_gen2_0_cpu_nios2_oci|Custom_qsys_nios2_gen2_0_cpu_nios2_ocimem:the_Custom_qsys_nios2_gen2_0_cpu_nios2_ocimem|Custom_qsys_nios2_gen2_0_cpu_ociram_sp_ram_module:Custom_qsys_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_nios2_gen2_0:nios2_gen2_0|Custom_qsys_nios2_gen2_0_cpu:cpu|Custom_qsys_nios2_gen2_0_cpu_register_bank_a_module:Custom_qsys_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_nios2_gen2_0:nios2_gen2_0|Custom_qsys_nios2_gen2_0_cpu:cpu|Custom_qsys_nios2_gen2_0_cpu_register_bank_b_module:Custom_qsys_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_ps2_0:ps2_0|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_7bh1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem:char_buf_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_gu82:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; True Dual Port   ; 2048         ; 32           ; 2048         ; 32           ; 65536 ; Custom_qsys_vga_subsystem_char_buf_subsystem_onchip_memory2_0.hex             ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem:char_buf_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem_video_ascii_to_image_0:video_ascii_to_image_0|altera_up_video_ascii_rom_128:ASCII_Character_Rom|altsyncram:rom_rtl_0|altsyncram_feb1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM              ; 8192         ; 1            ; --           ; --           ; 8192  ; db/Computer_System_custom.ram0_altera_up_video_ascii_rom_128_204429e5.hdl.mif ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem:char_buf_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem_video_dma_controller_0:video_dma_controller_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_h4a1:auto_generated|a_dpfifo_6s31:dpfifo|altsyncram_vsb1:FIFOram|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem:char_buf_subsystem|Custom_qsys_vga_subsystem_char_buf_subsystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_pg31:auto_generated|a_dpfifo_c831:dpfifo|altsyncram_vsb1:FIFOram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_vga_dual_clock_fifo:vga_dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_vga_pixel_dma:vga_pixel_dma|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram|ALTSYNCRAM                                                                                                                                                          ; AUTO ; Simple Dual Port ; 128          ; 18           ; 128          ; 18           ; 2304  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_vga_pixel_fifo:vga_pixel_fifo|dcfifo:Data_FIFO|dcfifo_vsj1:auto_generated|altsyncram_r421:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 128          ; 18           ; 128          ; 18           ; 2304  ; None                                                                          ;
; Custom_qsys:u0|Custom_qsys_vga_subsystem:vga_subsystem|Custom_qsys_vga_subsystem_vga_pixel_scaler:vga_pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|altsyncram_5tb1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384 ; None                                                                          ;
; Custom_qsys:u0|DE2_115:heartrate_variability|HRV_calculator:hrvc1|RR_calculator:rrc1|peak_detector:pd1|altshift_taps:in_2_buffer_rtl_0|shift_taps_nqm:auto_generated|altsyncram_8i81:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 98           ; 16           ; 98           ; 16           ; 1568  ; None                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 266         ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 532         ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 119         ;
; Mixed Sign Embedded Multipliers       ; 147         ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition
    Info: Processing started: Thu Jan 13 09:21:32 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Computer_System_custom -c Computer_System_custom --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "Custom_qsys:u0|Custom_qsys_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected File: C:/Users/matti/Documents/Windesheim/VHDL/Qsys2/db/altpll_3lb2.tdf Line: 28
Warning (15897): PLL "Custom_qsys:u0|Custom_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: C:/Users/matti/Documents/Windesheim/VHDL/Qsys2/db/altpll_8fb2.tdf Line: 28
Warning (15899): PLL "Custom_qsys:u0|Custom_qsys_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: C:/Users/matti/Documents/Windesheim/VHDL/Qsys2/db/altpll_8fb2.tdf Line: 28
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: C:/Users/matti/Documents/Windesheim/VHDL/Qsys2/top_level.vhd Line: 9
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: C:/Users/matti/Documents/Windesheim/VHDL/Qsys2/top_level.vhd Line: 9
Info (21057): Implemented 99179 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 10 input pins
    Info (21059): Implemented 115 output pins
    Info (21060): Implemented 92 bidirectional pins
    Info (21061): Implemented 98158 logic cells
    Info (21064): Implemented 269 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 532 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5042 megabytes
    Info: Processing ended: Thu Jan 13 09:21:45 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


