Classic Timing Analyzer report for PC
Thu Nov 27 10:03:35 2014
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                  ;
+------------------------------+-------+---------------+-------------+--------------+---------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From         ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.682 ns    ; pReset       ; pOut[7]~reg0  ; --         ; pClock   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.498 ns    ; pOut[0]~reg0 ; pOut[0]       ; pClock     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.950 ns   ; pIn[15]      ; pOut[15]~reg0 ; --         ; pClock   ; 0            ;
; Total number of failed paths ;       ;               ;             ;              ;               ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------------+---------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP1S10F484C5       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; pClock          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------+
; tsu                                                                    ;
+-------+--------------+------------+---------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To            ; To Clock ;
+-------+--------------+------------+---------+---------------+----------+
; N/A   ; None         ; 3.682 ns   ; pReset  ; pOut[1]~reg0  ; pClock   ;
; N/A   ; None         ; 3.682 ns   ; pReset  ; pOut[7]~reg0  ; pClock   ;
; N/A   ; None         ; 3.681 ns   ; pReset  ; pOut[4]~reg0  ; pClock   ;
; N/A   ; None         ; 3.681 ns   ; pReset  ; pOut[5]~reg0  ; pClock   ;
; N/A   ; None         ; 3.680 ns   ; pReset  ; pOut[6]~reg0  ; pClock   ;
; N/A   ; None         ; 3.679 ns   ; pReset  ; pOut[0]~reg0  ; pClock   ;
; N/A   ; None         ; 3.679 ns   ; pReset  ; pOut[2]~reg0  ; pClock   ;
; N/A   ; None         ; 3.678 ns   ; pReset  ; pOut[8]~reg0  ; pClock   ;
; N/A   ; None         ; 3.677 ns   ; pReset  ; pOut[31]~reg0 ; pClock   ;
; N/A   ; None         ; 3.676 ns   ; pReset  ; pOut[3]~reg0  ; pClock   ;
; N/A   ; None         ; 3.372 ns   ; pIn[13] ; pOut[13]~reg0 ; pClock   ;
; N/A   ; None         ; 3.358 ns   ; pReset  ; pOut[21]~reg0 ; pClock   ;
; N/A   ; None         ; 3.358 ns   ; pReset  ; pOut[26]~reg0 ; pClock   ;
; N/A   ; None         ; 3.357 ns   ; pReset  ; pOut[27]~reg0 ; pClock   ;
; N/A   ; None         ; 3.355 ns   ; pReset  ; pOut[23]~reg0 ; pClock   ;
; N/A   ; None         ; 3.354 ns   ; pReset  ; pOut[19]~reg0 ; pClock   ;
; N/A   ; None         ; 3.353 ns   ; pReset  ; pOut[24]~reg0 ; pClock   ;
; N/A   ; None         ; 3.350 ns   ; pReset  ; pOut[22]~reg0 ; pClock   ;
; N/A   ; None         ; 3.349 ns   ; pReset  ; pOut[10]~reg0 ; pClock   ;
; N/A   ; None         ; 3.349 ns   ; pReset  ; pOut[14]~reg0 ; pClock   ;
; N/A   ; None         ; 3.349 ns   ; pReset  ; pOut[20]~reg0 ; pClock   ;
; N/A   ; None         ; 3.349 ns   ; pReset  ; pOut[25]~reg0 ; pClock   ;
; N/A   ; None         ; 3.348 ns   ; pReset  ; pOut[30]~reg0 ; pClock   ;
; N/A   ; None         ; 3.345 ns   ; pReset  ; pOut[12]~reg0 ; pClock   ;
; N/A   ; None         ; 3.337 ns   ; pReset  ; pOut[18]~reg0 ; pClock   ;
; N/A   ; None         ; 3.332 ns   ; pReset  ; pOut[15]~reg0 ; pClock   ;
; N/A   ; None         ; 3.241 ns   ; pIn[20] ; pOut[20]~reg0 ; pClock   ;
; N/A   ; None         ; 3.208 ns   ; pIn[21] ; pOut[21]~reg0 ; pClock   ;
; N/A   ; None         ; 3.085 ns   ; pIn[9]  ; pOut[9]~reg0  ; pClock   ;
; N/A   ; None         ; 3.046 ns   ; pIn[8]  ; pOut[8]~reg0  ; pClock   ;
; N/A   ; None         ; 3.045 ns   ; pIn[16] ; pOut[16]~reg0 ; pClock   ;
; N/A   ; None         ; 3.020 ns   ; pIn[23] ; pOut[23]~reg0 ; pClock   ;
; N/A   ; None         ; 3.016 ns   ; pReset  ; pOut[9]~reg0  ; pClock   ;
; N/A   ; None         ; 3.015 ns   ; pReset  ; pOut[11]~reg0 ; pClock   ;
; N/A   ; None         ; 3.011 ns   ; pReset  ; pOut[17]~reg0 ; pClock   ;
; N/A   ; None         ; 3.008 ns   ; pReset  ; pOut[13]~reg0 ; pClock   ;
; N/A   ; None         ; 3.001 ns   ; pReset  ; pOut[16]~reg0 ; pClock   ;
; N/A   ; None         ; 2.982 ns   ; pIn[7]  ; pOut[7]~reg0  ; pClock   ;
; N/A   ; None         ; 2.872 ns   ; pIn[0]  ; pOut[0]~reg0  ; pClock   ;
; N/A   ; None         ; 2.825 ns   ; pIn[3]  ; pOut[3]~reg0  ; pClock   ;
; N/A   ; None         ; 2.800 ns   ; pIn[5]  ; pOut[5]~reg0  ; pClock   ;
; N/A   ; None         ; 2.794 ns   ; pIn[30] ; pOut[30]~reg0 ; pClock   ;
; N/A   ; None         ; 2.769 ns   ; pIn[25] ; pOut[25]~reg0 ; pClock   ;
; N/A   ; None         ; 2.750 ns   ; pIn[4]  ; pOut[4]~reg0  ; pClock   ;
; N/A   ; None         ; 2.736 ns   ; pIn[2]  ; pOut[2]~reg0  ; pClock   ;
; N/A   ; None         ; 2.697 ns   ; pIn[6]  ; pOut[6]~reg0  ; pClock   ;
; N/A   ; None         ; 2.691 ns   ; pIn[24] ; pOut[24]~reg0 ; pClock   ;
; N/A   ; None         ; 2.689 ns   ; pReset  ; pOut[28]~reg0 ; pClock   ;
; N/A   ; None         ; 2.688 ns   ; pReset  ; pOut[29]~reg0 ; pClock   ;
; N/A   ; None         ; 2.680 ns   ; pIn[1]  ; pOut[1]~reg0  ; pClock   ;
; N/A   ; None         ; 2.536 ns   ; pIn[31] ; pOut[31]~reg0 ; pClock   ;
; N/A   ; None         ; 2.423 ns   ; pIn[29] ; pOut[29]~reg0 ; pClock   ;
; N/A   ; None         ; 2.417 ns   ; pIn[26] ; pOut[26]~reg0 ; pClock   ;
; N/A   ; None         ; 2.398 ns   ; pIn[17] ; pOut[17]~reg0 ; pClock   ;
; N/A   ; None         ; 2.394 ns   ; pIn[19] ; pOut[19]~reg0 ; pClock   ;
; N/A   ; None         ; 2.357 ns   ; pIn[22] ; pOut[22]~reg0 ; pClock   ;
; N/A   ; None         ; 2.343 ns   ; pIn[18] ; pOut[18]~reg0 ; pClock   ;
; N/A   ; None         ; 2.325 ns   ; pIn[14] ; pOut[14]~reg0 ; pClock   ;
; N/A   ; None         ; 2.312 ns   ; pIn[11] ; pOut[11]~reg0 ; pClock   ;
; N/A   ; None         ; 2.301 ns   ; pIn[12] ; pOut[12]~reg0 ; pClock   ;
; N/A   ; None         ; 2.277 ns   ; pIn[10] ; pOut[10]~reg0 ; pClock   ;
; N/A   ; None         ; 2.247 ns   ; pIn[27] ; pOut[27]~reg0 ; pClock   ;
; N/A   ; None         ; 2.137 ns   ; pIn[28] ; pOut[28]~reg0 ; pClock   ;
; N/A   ; None         ; 2.060 ns   ; pIn[15] ; pOut[15]~reg0 ; pClock   ;
+-------+--------------+------------+---------+---------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+---------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From          ; To       ; From Clock ;
+-------+--------------+------------+---------------+----------+------------+
; N/A   ; None         ; 8.498 ns   ; pOut[0]~reg0  ; pOut[0]  ; pClock     ;
; N/A   ; None         ; 8.233 ns   ; pOut[8]~reg0  ; pOut[8]  ; pClock     ;
; N/A   ; None         ; 8.117 ns   ; pOut[5]~reg0  ; pOut[5]  ; pClock     ;
; N/A   ; None         ; 8.103 ns   ; pOut[2]~reg0  ; pOut[2]  ; pClock     ;
; N/A   ; None         ; 8.064 ns   ; pOut[3]~reg0  ; pOut[3]  ; pClock     ;
; N/A   ; None         ; 8.057 ns   ; pOut[19]~reg0 ; pOut[19] ; pClock     ;
; N/A   ; None         ; 7.974 ns   ; pOut[16]~reg0 ; pOut[16] ; pClock     ;
; N/A   ; None         ; 7.896 ns   ; pOut[12]~reg0 ; pOut[12] ; pClock     ;
; N/A   ; None         ; 7.859 ns   ; pOut[14]~reg0 ; pOut[14] ; pClock     ;
; N/A   ; None         ; 7.809 ns   ; pOut[23]~reg0 ; pOut[23] ; pClock     ;
; N/A   ; None         ; 7.731 ns   ; pOut[18]~reg0 ; pOut[18] ; pClock     ;
; N/A   ; None         ; 7.696 ns   ; pOut[6]~reg0  ; pOut[6]  ; pClock     ;
; N/A   ; None         ; 7.653 ns   ; pOut[1]~reg0  ; pOut[1]  ; pClock     ;
; N/A   ; None         ; 7.501 ns   ; pOut[7]~reg0  ; pOut[7]  ; pClock     ;
; N/A   ; None         ; 7.405 ns   ; pOut[31]~reg0 ; pOut[31] ; pClock     ;
; N/A   ; None         ; 7.346 ns   ; pOut[26]~reg0 ; pOut[26] ; pClock     ;
; N/A   ; None         ; 7.313 ns   ; pOut[9]~reg0  ; pOut[9]  ; pClock     ;
; N/A   ; None         ; 7.186 ns   ; pOut[22]~reg0 ; pOut[22] ; pClock     ;
; N/A   ; None         ; 7.183 ns   ; pOut[24]~reg0 ; pOut[24] ; pClock     ;
; N/A   ; None         ; 7.157 ns   ; pOut[20]~reg0 ; pOut[20] ; pClock     ;
; N/A   ; None         ; 7.108 ns   ; pOut[25]~reg0 ; pOut[25] ; pClock     ;
; N/A   ; None         ; 7.090 ns   ; pOut[30]~reg0 ; pOut[30] ; pClock     ;
; N/A   ; None         ; 7.082 ns   ; pOut[4]~reg0  ; pOut[4]  ; pClock     ;
; N/A   ; None         ; 6.922 ns   ; pOut[15]~reg0 ; pOut[15] ; pClock     ;
; N/A   ; None         ; 6.904 ns   ; pOut[11]~reg0 ; pOut[11] ; pClock     ;
; N/A   ; None         ; 6.888 ns   ; pOut[10]~reg0 ; pOut[10] ; pClock     ;
; N/A   ; None         ; 6.885 ns   ; pOut[27]~reg0 ; pOut[27] ; pClock     ;
; N/A   ; None         ; 6.885 ns   ; pOut[21]~reg0 ; pOut[21] ; pClock     ;
; N/A   ; None         ; 6.809 ns   ; pOut[28]~reg0 ; pOut[28] ; pClock     ;
; N/A   ; None         ; 6.648 ns   ; pOut[13]~reg0 ; pOut[13] ; pClock     ;
; N/A   ; None         ; 6.644 ns   ; pOut[17]~reg0 ; pOut[17] ; pClock     ;
; N/A   ; None         ; 6.592 ns   ; pOut[29]~reg0 ; pOut[29] ; pClock     ;
+-------+--------------+------------+---------------+----------+------------+


+------------------------------------------------------------------------------+
; th                                                                           ;
+---------------+-------------+-----------+---------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To            ; To Clock ;
+---------------+-------------+-----------+---------+---------------+----------+
; N/A           ; None        ; -1.950 ns ; pIn[15] ; pOut[15]~reg0 ; pClock   ;
; N/A           ; None        ; -2.027 ns ; pIn[28] ; pOut[28]~reg0 ; pClock   ;
; N/A           ; None        ; -2.137 ns ; pIn[27] ; pOut[27]~reg0 ; pClock   ;
; N/A           ; None        ; -2.167 ns ; pIn[10] ; pOut[10]~reg0 ; pClock   ;
; N/A           ; None        ; -2.191 ns ; pIn[12] ; pOut[12]~reg0 ; pClock   ;
; N/A           ; None        ; -2.202 ns ; pIn[11] ; pOut[11]~reg0 ; pClock   ;
; N/A           ; None        ; -2.215 ns ; pIn[14] ; pOut[14]~reg0 ; pClock   ;
; N/A           ; None        ; -2.233 ns ; pIn[18] ; pOut[18]~reg0 ; pClock   ;
; N/A           ; None        ; -2.247 ns ; pIn[22] ; pOut[22]~reg0 ; pClock   ;
; N/A           ; None        ; -2.284 ns ; pIn[19] ; pOut[19]~reg0 ; pClock   ;
; N/A           ; None        ; -2.288 ns ; pIn[17] ; pOut[17]~reg0 ; pClock   ;
; N/A           ; None        ; -2.307 ns ; pIn[26] ; pOut[26]~reg0 ; pClock   ;
; N/A           ; None        ; -2.313 ns ; pIn[29] ; pOut[29]~reg0 ; pClock   ;
; N/A           ; None        ; -2.426 ns ; pIn[31] ; pOut[31]~reg0 ; pClock   ;
; N/A           ; None        ; -2.570 ns ; pIn[1]  ; pOut[1]~reg0  ; pClock   ;
; N/A           ; None        ; -2.578 ns ; pReset  ; pOut[29]~reg0 ; pClock   ;
; N/A           ; None        ; -2.579 ns ; pReset  ; pOut[28]~reg0 ; pClock   ;
; N/A           ; None        ; -2.581 ns ; pIn[24] ; pOut[24]~reg0 ; pClock   ;
; N/A           ; None        ; -2.587 ns ; pIn[6]  ; pOut[6]~reg0  ; pClock   ;
; N/A           ; None        ; -2.626 ns ; pIn[2]  ; pOut[2]~reg0  ; pClock   ;
; N/A           ; None        ; -2.640 ns ; pIn[4]  ; pOut[4]~reg0  ; pClock   ;
; N/A           ; None        ; -2.659 ns ; pIn[25] ; pOut[25]~reg0 ; pClock   ;
; N/A           ; None        ; -2.684 ns ; pIn[30] ; pOut[30]~reg0 ; pClock   ;
; N/A           ; None        ; -2.690 ns ; pIn[5]  ; pOut[5]~reg0  ; pClock   ;
; N/A           ; None        ; -2.715 ns ; pIn[3]  ; pOut[3]~reg0  ; pClock   ;
; N/A           ; None        ; -2.762 ns ; pIn[0]  ; pOut[0]~reg0  ; pClock   ;
; N/A           ; None        ; -2.872 ns ; pIn[7]  ; pOut[7]~reg0  ; pClock   ;
; N/A           ; None        ; -2.891 ns ; pReset  ; pOut[16]~reg0 ; pClock   ;
; N/A           ; None        ; -2.898 ns ; pReset  ; pOut[13]~reg0 ; pClock   ;
; N/A           ; None        ; -2.901 ns ; pReset  ; pOut[17]~reg0 ; pClock   ;
; N/A           ; None        ; -2.905 ns ; pReset  ; pOut[11]~reg0 ; pClock   ;
; N/A           ; None        ; -2.906 ns ; pReset  ; pOut[9]~reg0  ; pClock   ;
; N/A           ; None        ; -2.910 ns ; pIn[23] ; pOut[23]~reg0 ; pClock   ;
; N/A           ; None        ; -2.935 ns ; pIn[16] ; pOut[16]~reg0 ; pClock   ;
; N/A           ; None        ; -2.936 ns ; pIn[8]  ; pOut[8]~reg0  ; pClock   ;
; N/A           ; None        ; -2.975 ns ; pIn[9]  ; pOut[9]~reg0  ; pClock   ;
; N/A           ; None        ; -3.098 ns ; pIn[21] ; pOut[21]~reg0 ; pClock   ;
; N/A           ; None        ; -3.131 ns ; pIn[20] ; pOut[20]~reg0 ; pClock   ;
; N/A           ; None        ; -3.222 ns ; pReset  ; pOut[15]~reg0 ; pClock   ;
; N/A           ; None        ; -3.227 ns ; pReset  ; pOut[18]~reg0 ; pClock   ;
; N/A           ; None        ; -3.235 ns ; pReset  ; pOut[12]~reg0 ; pClock   ;
; N/A           ; None        ; -3.238 ns ; pReset  ; pOut[30]~reg0 ; pClock   ;
; N/A           ; None        ; -3.239 ns ; pReset  ; pOut[10]~reg0 ; pClock   ;
; N/A           ; None        ; -3.239 ns ; pReset  ; pOut[14]~reg0 ; pClock   ;
; N/A           ; None        ; -3.239 ns ; pReset  ; pOut[20]~reg0 ; pClock   ;
; N/A           ; None        ; -3.239 ns ; pReset  ; pOut[25]~reg0 ; pClock   ;
; N/A           ; None        ; -3.240 ns ; pReset  ; pOut[22]~reg0 ; pClock   ;
; N/A           ; None        ; -3.243 ns ; pReset  ; pOut[24]~reg0 ; pClock   ;
; N/A           ; None        ; -3.244 ns ; pReset  ; pOut[19]~reg0 ; pClock   ;
; N/A           ; None        ; -3.245 ns ; pReset  ; pOut[23]~reg0 ; pClock   ;
; N/A           ; None        ; -3.247 ns ; pReset  ; pOut[27]~reg0 ; pClock   ;
; N/A           ; None        ; -3.248 ns ; pReset  ; pOut[21]~reg0 ; pClock   ;
; N/A           ; None        ; -3.248 ns ; pReset  ; pOut[26]~reg0 ; pClock   ;
; N/A           ; None        ; -3.262 ns ; pIn[13] ; pOut[13]~reg0 ; pClock   ;
; N/A           ; None        ; -3.566 ns ; pReset  ; pOut[3]~reg0  ; pClock   ;
; N/A           ; None        ; -3.567 ns ; pReset  ; pOut[31]~reg0 ; pClock   ;
; N/A           ; None        ; -3.568 ns ; pReset  ; pOut[8]~reg0  ; pClock   ;
; N/A           ; None        ; -3.569 ns ; pReset  ; pOut[0]~reg0  ; pClock   ;
; N/A           ; None        ; -3.569 ns ; pReset  ; pOut[2]~reg0  ; pClock   ;
; N/A           ; None        ; -3.570 ns ; pReset  ; pOut[6]~reg0  ; pClock   ;
; N/A           ; None        ; -3.571 ns ; pReset  ; pOut[4]~reg0  ; pClock   ;
; N/A           ; None        ; -3.571 ns ; pReset  ; pOut[5]~reg0  ; pClock   ;
; N/A           ; None        ; -3.572 ns ; pReset  ; pOut[1]~reg0  ; pClock   ;
; N/A           ; None        ; -3.572 ns ; pReset  ; pOut[7]~reg0  ; pClock   ;
+---------------+-------------+-----------+---------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 27 10:03:34 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off PC -c PC --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "pClock" is an undefined clock
Info: No valid register-to-register data paths exist for clock "pClock"
Info: tsu for register "pOut[1]~reg0" (data pin = "pReset", clock pin = "pClock") is 3.682 ns
    Info: + Longest pin to register delay is 6.712 ns
        Info: 1: + IC(0.000 ns) + CELL(1.087 ns) = 1.087 ns; Loc. = PIN_G8; Fanout = 32; PIN Node = 'pReset'
        Info: 2: + IC(5.306 ns) + CELL(0.319 ns) = 6.712 ns; Loc. = LC_X7_Y13_N1; Fanout = 1; REG Node = 'pOut[1]~reg0'
        Info: Total cell delay = 1.406 ns ( 20.95 % )
        Info: Total interconnect delay = 5.306 ns ( 79.05 % )
    Info: + Micro setup delay of destination is 0.010 ns
    Info: - Shortest clock path from clock "pClock" to destination register is 3.040 ns
        Info: 1: + IC(0.000 ns) + CELL(0.828 ns) = 0.828 ns; Loc. = PIN_M20; Fanout = 32; CLK Node = 'pClock'
        Info: 2: + IC(1.670 ns) + CELL(0.542 ns) = 3.040 ns; Loc. = LC_X7_Y13_N1; Fanout = 1; REG Node = 'pOut[1]~reg0'
        Info: Total cell delay = 1.370 ns ( 45.07 % )
        Info: Total interconnect delay = 1.670 ns ( 54.93 % )
Info: tco from clock "pClock" to destination pin "pOut[0]" through register "pOut[0]~reg0" is 8.498 ns
    Info: + Longest clock path from clock "pClock" to source register is 3.040 ns
        Info: 1: + IC(0.000 ns) + CELL(0.828 ns) = 0.828 ns; Loc. = PIN_M20; Fanout = 32; CLK Node = 'pClock'
        Info: 2: + IC(1.670 ns) + CELL(0.542 ns) = 3.040 ns; Loc. = LC_X7_Y13_N6; Fanout = 1; REG Node = 'pOut[0]~reg0'
        Info: Total cell delay = 1.370 ns ( 45.07 % )
        Info: Total interconnect delay = 1.670 ns ( 54.93 % )
    Info: + Micro clock to output delay of source is 0.156 ns
    Info: + Longest register to pin delay is 5.302 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y13_N6; Fanout = 1; REG Node = 'pOut[0]~reg0'
        Info: 2: + IC(2.926 ns) + CELL(2.376 ns) = 5.302 ns; Loc. = PIN_F5; Fanout = 0; PIN Node = 'pOut[0]'
        Info: Total cell delay = 2.376 ns ( 44.81 % )
        Info: Total interconnect delay = 2.926 ns ( 55.19 % )
Info: th for register "pOut[15]~reg0" (data pin = "pIn[15]", clock pin = "pClock") is -1.950 ns
    Info: + Longest clock path from clock "pClock" to destination register is 2.870 ns
        Info: 1: + IC(0.000 ns) + CELL(0.828 ns) = 0.828 ns; Loc. = PIN_M20; Fanout = 32; CLK Node = 'pClock'
        Info: 2: + IC(1.500 ns) + CELL(0.542 ns) = 2.870 ns; Loc. = LC_X50_Y25_N1; Fanout = 1; REG Node = 'pOut[15]~reg0'
        Info: Total cell delay = 1.370 ns ( 47.74 % )
        Info: Total interconnect delay = 1.500 ns ( 52.26 % )
    Info: + Micro hold delay of destination is 0.100 ns
    Info: - Shortest pin to register delay is 4.920 ns
        Info: 1: + IC(0.000 ns) + CELL(1.234 ns) = 1.234 ns; Loc. = PIN_J4; Fanout = 1; PIN Node = 'pIn[15]'
        Info: 2: + IC(3.463 ns) + CELL(0.223 ns) = 4.920 ns; Loc. = LC_X50_Y25_N1; Fanout = 1; REG Node = 'pOut[15]~reg0'
        Info: Total cell delay = 1.457 ns ( 29.61 % )
        Info: Total interconnect delay = 3.463 ns ( 70.39 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 182 megabytes
    Info: Processing ended: Thu Nov 27 10:03:36 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


