*Ni får ej använda denna kod i VHDL kurser på kth. Ni vet vilka ni är!*
# Förberedelseuppgifter

##### 1. När väljer en konstruktör en ripple- adderare och när är en carry-lookahead adderare att föredra?
Ripple carry adder är mindre och långsammare medan
carry lookahead är större och snabbare.

Men syntesisverktyget avgör i slutändan

##### 1.1. Skapa en funktionell VHDL-modell för en heladderare. Heladderaren ska ha en fördröjning från ingångarna till utgångarna på 5 ns.

KLAR

##### 1.2. Skapa en strukturell VHDL-modell för en 4-bitars ripple-adderare. Använd heladderaren ur förra uppgiften.

KLAR

##### 1.3. Skapa en funktionell VHDL-modell för en 4-bitars carry-lookahead-adderare. Adderaren ska *inte* ha en carry-generate eller carry-propagate utgång.

KLAR?

##### 1.4. I Figur 1 visas en carry-select-adderare. Förklara funktionen! Skapa en strukturell VHDL-modell för en 8-bitars carry-select-adderare uppbyggd av 4-bitars ripple-adderare. Muxarna ska ha 4 ns, AND grindar 3 ns och OR grindar 3 ns fördröjning.

KLAR?
