Fitter report for Ozy_Janus
Tue Feb 20 21:57:35 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 20 21:57:35 2007   ;
; Quartus II Version                 ; 6.1 Build 201 11/27/2006 SJ Web Edition ;
; Revision Name                      ; Ozy_Janus                               ;
; Top-level Entity Name              ; Ozy_Janus                               ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C8                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 989 / 8,256 ( 12 % )                    ;
;     Total combinational functions  ; 632 / 8,256 ( 8 % )                     ;
;     Dedicated logic registers      ; 708 / 8,256 ( 9 % )                     ;
; Total registers                    ; 708                                     ;
; Total pins                         ; 46 / 138 ( 33 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 98,304 / 165,888 ( 59 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+--------------------------------------------------------+--------------------+--------------------------------+
; Option                                                 ; Setting            ; Default Value                  ;
+--------------------------------------------------------+--------------------+--------------------------------+
; Device                                                 ; EP2C8Q208C8        ;                                ;
; Fit Attempts to Skip                                   ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                   ; All paths          ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic     ; On                 ; Off                            ;
; Perform Register Duplication                           ; On                 ; Off                            ;
; Perform Register Retiming                              ; On                 ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; On                 ; Off                            ;
; Fitter Effort                                          ; Standard Fit       ; Auto Fit                       ;
; Always Enable Input Buffers                            ; Off                ; Off                            ;
; Router Timing Optimization Level                       ; Normal             ; Normal                         ;
; Placement Effort Multiplier                            ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                               ; 1.0                ; 1.0                            ;
; Optimize Fast-Corner Timing                            ; Off                ; Off                            ;
; PowerPlay Power Optimization                           ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                        ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                 ; On                             ;
; Limit to One Fitting Attempt                           ; Off                ; Off                            ;
; Final Placement Optimizations                          ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                  ; 1                              ;
; PCI I/O                                                ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto               ; Auto                           ;
; Auto Delay Chains                                      ; On                 ; On                             ;
; Auto Merge PLLs                                        ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                ; Off                            ;
; Physical Synthesis Effort Level                        ; Normal             ; Normal                         ;
; Auto Global Clock                                      ; On                 ; On                             ;
; Auto Global Register Control Signals                   ; On                 ; On                             ;
; Stop After Congestion Map Generation                   ; Off                ; Off                            ;
; Use smart compilation                                  ; Off                ; Off                            ;
+--------------------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                    ; Action           ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                          ; Destination Port ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+------------------+
; AD_state[0]                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM1                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM3                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM5_OTERM162                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM5_OTERM164                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM5_OTERM166                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM5_OTERM168                                                                                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM7                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]                                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM9                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM11                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM174                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM176                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM178                                                                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM15                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[3]_OTERM92                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[4]_OTERM90                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[4]~492                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal4~72                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal4~73                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal4~74                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal4~74_RESYN327_BDD328                                                                                               ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal4~74_RESYN329_BDD330                                                                                               ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Mux0~26                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Mux0~26_RESYN291_BDD292                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Mux0~26_RESYN293_BDD294                                                                                                 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Mux5~61                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[1]_OTERM112                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[2]_OTERM114                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[3]_OTERM116                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[4]_OTERM118                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[5]_OTERM120                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[6]_OTERM122                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[7]_OTERM124                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|_~25                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin|xor3                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin|xor3_RESYN311_BDD312 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin|xor6                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin|xor6_RESYN307_BDD308 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin|xor3                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin|xor3_RESYN313_BDD314 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin|xor6                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin|xor6_RESYN309_BDD310 ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[0]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[1]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[2]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[3]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[4]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[5]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[6]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[7]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[8]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[9]            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[10]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[11]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[12]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera0                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera0_OTERM234        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera1_OTERM232        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera2_OTERM230        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera3_OTERM228        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera4_OTERM226        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera5_OTERM224        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera6_OTERM222        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera7_OTERM220        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera8_OTERM218        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera9_OTERM216        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera10_OTERM214       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera11_OTERM212       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera12_OTERM210       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|parity                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|parity_OTERM236           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|parity_ff                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]_OTERM60   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]_OTERM62   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[1]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[1]_OTERM64   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[2]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[2]_OTERM66   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[3]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[3]_OTERM68   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[4]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[4]_OTERM70   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[5]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[5]_OTERM72   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[6]_OTERM74   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[7]_OTERM76   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[8]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[8]_OTERM78   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[9]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[9]_OTERM80   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[10]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[10]_OTERM82  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[11]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[11]_OTERM86  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[12]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[12]_OTERM84  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|parity_ff                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|parity_ff_OTERM88        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_RESYN283_BDD284             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_RESYN297_BDD298             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_RESYN331_BDD332             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_RESYN333_BDD334             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_RESYN335_BDD336             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_RESYN337_BDD338             ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0_wirecell                    ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~90                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~91                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~91_RESYN277_BDD278            ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~92                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~93                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~94                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~96                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~328                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~329                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~330                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~331                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~332                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~333                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~333_RESYN267_BDD268                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~333_RESYN269_BDD270                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; SLWR~333_RESYN271_BDD272                                                                                                ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector1~255                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~915                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~916                                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN315_BDD316                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN317_BDD318                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN319_BDD320                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN321_BDD322                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN323_BDD324                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector54~141                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; TX_wait[0]~709                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; TX_wait[0]~709_RESYN325_BDD326                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; register[8]~4046                                                                                                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00000                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00000_OTERM17                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00000_OTERM19                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00000_OTERM21_OTERM170                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00000_OTERM21_OTERM172                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00000_OTERM23                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00001                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00001_OTERM154                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00001_OTERM156                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00001_OTERM158                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00001_OTERM160                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00100_RTM024                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[0]_OTERM110                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[0]~476                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[1]_OTERM108                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[2]_OTERM106                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM104                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]~486                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]~486_RESYN339_BDD340                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]~486_RESYN341_BDD342                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]~486_RESYN343_BDD344                                                                                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[4]_OTERM100                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[5]_OTERM98                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[6]_OTERM96                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[7]_OTERM94                                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[8]_OTERM102                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM5_OTERM164                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[0]_OTERM5_OTERM164_OTERM422                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM178                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM178_OTERM458                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM178_OTERM460                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[1]_OTERM13_OTERM178_OTERM462                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; AD_state[4]_RTM0463                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal2~100                                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Equal4~74_RTM0425                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[1]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[1]_OTERM386                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[1]_OTERM388                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[2]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[2]_OTERM390                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[2]_OTERM392                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[3]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[3]_OTERM382                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[3]_OTERM384                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[4]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[4]_OTERM378                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[4]_OTERM380                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[5]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[5]_OTERM406                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[5]_OTERM408                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[6]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[6]_OTERM402                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[6]_OTERM404                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[7]                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[7]_OTERM362                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[7]_OTERM364                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_control_0[7]_OTERM366                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera0_OTERM234        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera0_OTERM490        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera1_OTERM232        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera1_OTERM488        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera1_OTERM488        ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera1_OTERM488~_DUP_REG ; REGOUT           ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera2_OTERM230        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera2_OTERM486        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera3_OTERM228        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera3_OTERM484        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera4_OTERM226        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera4_OTERM482        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera5_OTERM224        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera5_OTERM480        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera6_OTERM222        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera6_OTERM478        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera7_OTERM220        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera7_OTERM476        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera7_OTERM476        ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera7_OTERM476~_DUP_REG ; REGOUT           ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera8_OTERM218        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera8_OTERM474        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera8_OTERM474        ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera8_OTERM474~_DUP_REG ; REGOUT           ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera9_OTERM216        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera9_OTERM472        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera10_OTERM214       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera10_OTERM470       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera11_OTERM212       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera11_OTERM468       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera12_OTERM210       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera12_OTERM466       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|parity_OTERM236           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|parity_OTERM492           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdcnt_addr_ena                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdcnt_addr_ena_RESYN510_BDD511                       ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector4~398                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN315_BDD316                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN317_BDD318                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN319_BDD320                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN321_BDD322                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN323_BDD324                                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN504_BDD505                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN506_BDD507                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector14~917_RESYN508_BDD509                                                                                          ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector30~73                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector30~73_RESYN512_BDD513                                                                                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; Selector30~73_RESYN514_BDD515                                                                                           ; Created          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; fifo_enable                                                                                                             ; Duplicated       ; Physical Synthesis ; Timing optimization ; REGOUT    ; fifo_enable~_DUP_REG                                                                                                      ; REGOUT           ;
; state_PWM.00001_OTERM158                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00001_OTERM158_OTERM424                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00010                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00010_OTERM398                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00010_OTERM400                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00100                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00100_OTERM358                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00100_OTERM360                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; state_PWM.00101                                                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[0]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[0]_OTERM368                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[1]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[1]_OTERM370                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[1]_OTERM372                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[2]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[2]_OTERM354                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[2]_OTERM356                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM346                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM350                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM352_OTERM495                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM352_OTERM497                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM352_OTERM499                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]_OTERM352_OTERM501                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[3]~477                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[4]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[4]_OTERM414                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[4]_OTERM416                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[5]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[5]_OTERM410                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[5]_OTERM412                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[6]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[6]_OTERM374                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[6]_OTERM376                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[7]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[7]_OTERM418                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[7]_OTERM420                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[8]                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[8]_OTERM394                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
; sync_count[8]_OTERM396                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                           ;                  ;
+-------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPDSDR/trunk/OzyV2-JanusV2/Ozy_Janus.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+---------------------------------------------+---------------------------------------------+
; Resource                                    ; Usage                                       ;
+---------------------------------------------+---------------------------------------------+
; Total logic elements                        ; 989 / 8,256 ( 12 % )                        ;
;     -- Combinational with no register       ; 281                                         ;
;     -- Register only                        ; 357                                         ;
;     -- Combinational with a register        ; 351                                         ;
;                                             ;                                             ;
; Logic element usage by number of LUT inputs ;                                             ;
;     -- 4 input functions                    ; 253                                         ;
;     -- 3 input functions                    ; 168                                         ;
;     -- <=2 input functions                  ; 211                                         ;
;     -- Register only                        ; 357                                         ;
;                                             ;                                             ;
; Logic elements by mode                      ;                                             ;
;     -- normal mode                          ; 425                                         ;
;     -- arithmetic mode                      ; 207                                         ;
;                                             ;                                             ;
; Total registers*                            ; 708 / 8,646 ( 8 % )                         ;
;     -- Dedicated logic registers            ; 708 / 8,256 ( 9 % )                         ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )                             ;
;                                             ;                                             ;
; Total LABs:  partially or completely used   ; 88 / 516 ( 17 % )                           ;
; User inserted logic elements                ; 0                                           ;
; Virtual pins                                ; 0                                           ;
; I/O pins                                    ; 46 / 138 ( 33 % )                           ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                              ;
; Global signals                              ; 7                                           ;
; M4Ks                                        ; 24 / 36 ( 67 % )                            ;
; Total memory bits                           ; 98,304 / 165,888 ( 59 % )                   ;
; Total RAM block bits                        ; 110,592 / 165,888 ( 67 % )                  ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                              ;
; PLLs                                        ; 0 / 2 ( 0 % )                               ;
; Global clocks                               ; 7 / 8 ( 88 % )                              ;
; Average interconnect usage                  ; 4%                                          ;
; Peak interconnect usage                     ; 8%                                          ;
; Maximum fan-out node                        ; BCLK~45clkctrl                              ;
; Maximum fan-out                             ; 377                                         ;
; Highest non-global fan-out signal           ; I2SAudioOut:I2SAO|local_left_sample[15]~991 ;
; Highest non-global fan-out                  ; 64                                          ;
; Total fan-out                               ; 4717                                        ;
; Average fan-out                             ; 2.78                                        ;
+---------------------------------------------+---------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CDOUT     ; 165   ; 2        ; 30           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK_12MHZ ; 152   ; 3        ; 34           ; 17           ; 0           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DOUT      ; 164   ; 2        ; 30           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGA     ; 198   ; 2        ; 5            ; 19           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGB     ; 197   ; 2        ; 5            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC     ; 5     ; 1        ; 0            ; 17           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IFCLK     ; 24    ; 1        ; 0            ; 9            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PTT_in    ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dash      ; 96    ; 4        ; 30           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dot       ; 97    ; 4        ; 30           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AK_reset    ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCLK        ; 160   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CBCLK       ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CDIN        ; 168   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLK_48MHZ   ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLRCLK      ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED0  ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED1  ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED2  ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED3  ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DFS0        ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DFS1        ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0] ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1] ; 10    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LRCLK       ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LROUT       ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PKEND       ; 8     ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE        ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD        ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR        ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[3]  ; 59    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[6]  ; 63    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 32 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 35 ( 57 % ) ; 3.3V          ; --           ;
; 3        ; 6 / 35 ( 17 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 36 ( 28 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; DEBUG_LED0                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; IFCLK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; SLRD                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; SLWR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; DEBUG_LED1                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; DEBUG_LED2                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; FX2_FD[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; FX2_FD[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; FX2_FD[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; FX2_FD[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; FX2_FD[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; FX2_FD[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; FX2_FD[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; FX2_FD[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; dash                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; dot                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; ~LVDS54n/INIT_DONE~ / RESERVED           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 106        ; 3        ; DEBUG_LED3                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 143        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 149        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; AK_reset                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; CLK_48MHZ                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; LROUT                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; CLK_12MHZ                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; BCLK                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; LRCLK                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; CBCLK                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; CLRCLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; DOUT                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; CDOUT                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; CDIN                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; DFS0                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; DFS1                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT_in                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FLAGB                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; FLAGA                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FX2_FD[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FX2_FD[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FX2_FD[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FX2_FD[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FX2_FD[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FX2_FD[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FX2_FD[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FX2_FD[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                               ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; |Ozy_Janus                                    ; 989 (538)   ; 708 (334)                 ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 46   ; 0            ; 281 (204)    ; 357 (186)         ; 351 (148)        ; |Ozy_Janus                                                                                                                        ;
;    |I2SAudioOut:I2SAO|                        ; 50 (50)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 16 (16)           ; 26 (26)          ; |Ozy_Janus|I2SAudioOut:I2SAO                                                                                                      ;
;    |I2SAudioOut:I2SIQO|                       ; 38 (38)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 16 (16)           ; 17 (17)          ; |Ozy_Janus|I2SAudioOut:I2SIQO                                                                                                     ;
;    |Rx_fifo:Rx_fifo|                          ; 168 (0)     ; 134 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 65 (0)            ; 69 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|               ; 168 (0)     ; 134 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 65 (0)            ; 69 (0)           ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_6bf1:auto_generated|         ; 168 (35)    ; 134 (28)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (5)       ; 65 (23)           ; 69 (19)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated                                                     ;
;             |a_gray2bin_ndb:rdptr_g_gray2bin| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:rdptr_g_gray2bin                     ;
;             |a_gray2bin_ndb:rs_dgwp_gray2bin| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:rs_dgwp_gray2bin                     ;
;             |a_gray2bin_ndb:wrptr_g_gray2bin| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_ndb:ws_dgrp_gray2bin| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_jk6:wrptr_gp|      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 14 (14)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp                          ;
;             |a_graycounter_r96:rdptr_g1p|     ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 7 (7)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p                         ;
;             |alt_synch_pipe_iv7:rs_dgwp|      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 8 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_iv7:rs_dgwp                          ;
;                |dffpipe_d09:dffpipe10|        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 8 (8)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10    ;
;             |alt_synch_pipe_jv7:ws_dgrp|      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 9 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_jv7:ws_dgrp                          ;
;                |dffpipe_e09:dffpipe14|        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 9 (9)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_jv7:ws_dgrp|dffpipe_e09:dffpipe14    ;
;             |altsyncram_vpu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram                             ;
;                |altsyncram_aec1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5 ;
;             |dffpipe_c09:rs_brp|              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 2 (2)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|dffpipe_c09:rs_brp                                  ;
;             |dffpipe_c09:rs_bwp|              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|dffpipe_c09:rs_bwp                                  ;
;             |dffpipe_c09:ws_brp|              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|dffpipe_c09:ws_brp                                  ;
;             |dffpipe_c09:ws_bwp|              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|dffpipe_c09:ws_bwp                                  ;
;    |Tx_fifo:Tx_fifo|                          ; 115 (0)     ; 85 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 65 (0)            ; 20 (0)           ; |Ozy_Janus|Tx_fifo:Tx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|               ; 115 (0)     ; 85 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 65 (0)            ; 20 (0)           ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_jic1:auto_generated|         ; 115 (14)    ; 85 (13)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 65 (12)           ; 20 (1)           ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated                                                     ;
;             |a_gray2bin_mdb:wrptr_g_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|a_gray2bin_mdb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_mdb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|a_gray2bin_mdb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_ik6:wrptr_gp|      ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 4 (4)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|a_graycounter_ik6:wrptr_gp                          ;
;             |a_graycounter_q96:rdptr_g1p|     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|a_graycounter_q96:rdptr_g1p                         ;
;             |alt_synch_pipe_lv7:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|alt_synch_pipe_lv7:ws_dgrp                          ;
;                |dffpipe_g09:dffpipe9|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_g09:dffpipe9     ;
;             |altsyncram_tpu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|altsyncram_tpu:fifo_ram                             ;
;                |altsyncram_8ec1:altsyncram3|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram3 ;
;             |dffpipe_b09:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|dffpipe_b09:ws_brp                                  ;
;             |dffpipe_b09:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|dffpipe_b09:ws_bwp                                  ;
;    |clocks:clocks|                            ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Ozy_Janus|clocks:clocks                                                                                                          ;
;       |lpm_counter:lpm_counter_component|     ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Ozy_Janus|clocks:clocks|lpm_counter:lpm_counter_component                                                                        ;
;          |cntr_skh:auto_generated|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Ozy_Janus|clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated                                                ;
;    |debounce:de_PTT|                          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_PTT                                                                                                        ;
;    |debounce:de_dash|                         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_dash                                                                                                       ;
;    |debounce:de_dot|                          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Ozy_Janus|debounce:de_dot                                                                                                        ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; FLAGB       ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLK_12MHZ   ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAGC       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGA       ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; DOUT        ; Input    ; 6             ; 6             ; --                    ; --  ;
; CDOUT       ; Input    ; 6             ; 6             ; --                    ; --  ;
; PTT_in      ; Input    ; 6             ; 6             ; --                    ; --  ;
; dot         ; Input    ; 6             ; 6             ; --                    ; --  ;
; dash        ; Input    ; 6             ; 6             ; --                    ; --  ;
; SLWR        ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD        ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE        ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND       ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; BCLK        ; Output   ; --            ; --            ; --                    ; --  ;
; LRCLK       ; Output   ; --            ; --            ; --                    ; --  ;
; CBCLK       ; Output   ; --            ; --            ; --                    ; --  ;
; CLRCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; CDIN        ; Output   ; --            ; --            ; --                    ; --  ;
; DFS0        ; Output   ; --            ; --            ; --                    ; --  ;
; DFS1        ; Output   ; --            ; --            ; --                    ; --  ;
; LROUT       ; Output   ; --            ; --            ; --                    ; --  ;
; AK_reset    ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED0  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED1  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED2  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED3  ; Output   ; --            ; --            ; --                    ; --  ;
; CLK_48MHZ   ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_FD[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[8]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[9]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[10]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[11]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[12]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[13]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[14]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[15]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; FLAGB                                                                                               ;                   ;         ;
; CLK_12MHZ                                                                                           ;                   ;         ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[0] ; 1                 ; 0       ;
;      - AK_reset~reg0                                                                                ; 1                 ; 0       ;
;      - BCLK~45                                                                                      ; 0                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[6] ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[5] ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[7] ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[4] ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[1] ; 1                 ; 0       ;
;      - ad_count[25]                                                                                 ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[3] ; 1                 ; 0       ;
;      - clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_reg_bit1a[2] ; 1                 ; 0       ;
;      - ad_count[24]                                                                                 ; 1                 ; 0       ;
;      - ad_count[23]                                                                                 ; 1                 ; 0       ;
;      - ad_count[22]                                                                                 ; 1                 ; 0       ;
;      - ad_count[21]                                                                                 ; 1                 ; 0       ;
;      - ad_count[20]                                                                                 ; 1                 ; 0       ;
;      - ad_count[19]                                                                                 ; 1                 ; 0       ;
;      - ad_count[18]                                                                                 ; 1                 ; 0       ;
;      - ad_count[17]                                                                                 ; 1                 ; 0       ;
;      - ad_count[16]                                                                                 ; 1                 ; 0       ;
;      - ad_count[15]                                                                                 ; 1                 ; 0       ;
;      - ad_count[14]                                                                                 ; 1                 ; 0       ;
;      - ad_count[13]                                                                                 ; 1                 ; 0       ;
;      - ad_count[12]                                                                                 ; 1                 ; 0       ;
;      - ad_count[11]                                                                                 ; 1                 ; 0       ;
;      - ad_count[10]                                                                                 ; 1                 ; 0       ;
;      - ad_count[9]                                                                                  ; 1                 ; 0       ;
;      - ad_count[8]                                                                                  ; 1                 ; 0       ;
;      - ad_count[7]                                                                                  ; 1                 ; 0       ;
;      - ad_count[6]                                                                                  ; 1                 ; 0       ;
;      - ad_count[5]                                                                                  ; 1                 ; 0       ;
;      - ad_count[4]                                                                                  ; 1                 ; 0       ;
;      - ad_count[3]                                                                                  ; 1                 ; 0       ;
;      - ad_count[2]                                                                                  ; 1                 ; 0       ;
;      - ad_count[0]                                                                                  ; 1                 ; 0       ;
;      - ad_count[1]                                                                                  ; 1                 ; 0       ;
; FLAGC                                                                                               ;                   ;         ;
;      - DEBUG_LED1                                                                                   ; 0                 ; 6       ;
;      - Mux4~144                                                                                     ; 0                 ; 6       ;
;      - SLEN~85                                                                                      ; 0                 ; 6       ;
;      - Tx_read_clock~62                                                                             ; 0                 ; 6       ;
;      - SLWR~333_RESYN269                                                                            ; 0                 ; 6       ;
;      - TX_wait[0]~709_RESYN325                                                                      ; 0                 ; 6       ;
; FLAGA                                                                                               ;                   ;         ;
;      - DEBUG_LED3                                                                                   ; 1                 ; 6       ;
;      - RX_wait[0]~705                                                                               ; 0                 ; 6       ;
;      - Mux4~145                                                                                     ; 0                 ; 6       ;
;      - Mux2~292                                                                                     ; 0                 ; 6       ;
; IFCLK                                                                                               ;                   ;         ;
; DOUT                                                                                                ;                   ;         ;
;      - q[0]                                                                                         ; 1                 ; 6       ;
; CDOUT                                                                                               ;                   ;         ;
;      - Tx_q[0]~feeder                                                                               ; 1                 ; 6       ;
; PTT_in                                                                                              ;                   ;         ;
;      - debounce:de_PTT|pb_history[0]~feeder                                                         ; 0                 ; 6       ;
; dot                                                                                                 ;                   ;         ;
;      - debounce:de_dot|pb_history[0]~feeder                                                         ; 0                 ; 6       ;
; dash                                                                                                ;                   ;         ;
;      - debounce:de_dash|pb_history[0]~feeder                                                        ; 0                 ; 6       ;
; FX2_FD[0]                                                                                           ;                   ;         ;
;      - Rx_register[8]                                                                               ; 0                 ; 6       ;
; FX2_FD[1]                                                                                           ;                   ;         ;
;      - Rx_register[9]~feeder                                                                        ; 0                 ; 6       ;
; FX2_FD[2]                                                                                           ;                   ;         ;
;      - Rx_register[10]~feeder                                                                       ; 1                 ; 6       ;
; FX2_FD[3]                                                                                           ;                   ;         ;
;      - Rx_register[11]                                                                              ; 0                 ; 6       ;
; FX2_FD[4]                                                                                           ;                   ;         ;
;      - Rx_register[12]                                                                              ; 1                 ; 6       ;
; FX2_FD[5]                                                                                           ;                   ;         ;
;      - Rx_register[13]~feeder                                                                       ; 1                 ; 6       ;
; FX2_FD[6]                                                                                           ;                   ;         ;
;      - Rx_register[14]~feeder                                                                       ; 0                 ; 6       ;
; FX2_FD[7]                                                                                           ;                   ;         ;
;      - Rx_register[15]                                                                              ; 1                 ; 6       ;
; FX2_FD[8]                                                                                           ;                   ;         ;
;      - Rx_register[0]~feeder                                                                        ; 1                 ; 6       ;
; FX2_FD[9]                                                                                           ;                   ;         ;
;      - Rx_register[1]                                                                               ; 1                 ; 6       ;
; FX2_FD[10]                                                                                          ;                   ;         ;
;      - Rx_register[2]~feeder                                                                        ; 1                 ; 6       ;
; FX2_FD[11]                                                                                          ;                   ;         ;
;      - Rx_register[3]~feeder                                                                        ; 1                 ; 6       ;
; FX2_FD[12]                                                                                          ;                   ;         ;
;      - Rx_register[4]~feeder                                                                        ; 1                 ; 6       ;
; FX2_FD[13]                                                                                          ;                   ;         ;
;      - Rx_register[5]~feeder                                                                        ; 1                 ; 6       ;
; FX2_FD[14]                                                                                          ;                   ;         ;
;      - Rx_register[6]~feeder                                                                        ; 0                 ; 6       ;
; FX2_FD[15]                                                                                          ;                   ;         ;
;      - Rx_register[7]~feeder                                                                        ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; AD_state[6]                                                                                 ; LCFF_X17_Y11_N21   ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; BCLK~45                                                                                     ; LCCOMB_X33_Y14_N24 ; 377     ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLK_12MHZ                                                                                   ; PIN_152            ; 36      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Decoder0~407                                                                                ; LCCOMB_X18_Y8_N4   ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; Decoder1~125                                                                                ; LCCOMB_X18_Y12_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~110                                                                                ; LCCOMB_X2_Y9_N8    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SAO|Selector5~31                                                              ; LCCOMB_X23_Y15_N2  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SAO|local_left_sample[15]~991                                                 ; LCCOMB_X23_Y15_N8  ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                                       ; PIN_24             ; 115     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; RX_wait[0]~705                                                                              ; LCCOMB_X4_Y9_N28   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr                   ; LCFF_X1_Y8_N1      ; 16      ; Async. clear                            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|valid_rdreq              ; LCCOMB_X26_Y10_N6  ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0 ; LCCOMB_X26_Y9_N14  ; 19      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; SLEN                                                                                        ; LCFF_X1_Y9_N7      ; 18      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; SLRD~reg0                                                                                   ; LCFF_X1_Y9_N13     ; 83      ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; SpeedBits[1]~122                                                                            ; LCCOMB_X26_Y14_N6  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TX_wait[0]~709                                                                              ; LCCOMB_X16_Y9_N8   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|rdaclr                   ; LCFF_X33_Y10_N7    ; 13      ; Async. clear                            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Tx_read_clock                                                                               ; LCFF_X1_Y9_N29     ; 34      ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ad_count[25]                                                                                ; LCFF_X33_Y16_N25   ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; byte_count[6]~281                                                                           ; LCCOMB_X28_Y13_N8  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1]           ; LCFF_X33_Y14_N7    ; 112     ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[7]           ; LCFF_X33_Y14_N19   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; data_flag                                                                                   ; LCFF_X10_Y14_N29   ; 12      ; Clock enable, Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|always0~0                                                                   ; LCCOMB_X24_Y3_N24  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|always0~0                                                                  ; LCCOMB_X28_Y2_N20  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|always0~0                                                                   ; LCCOMB_X24_Y3_N10  ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; loop_counter[5]~868                                                                         ; LCCOMB_X17_Y8_N30  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; register[0]~4044                                                                            ; LCCOMB_X21_Y11_N0  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; register[8]~4037                                                                            ; LCCOMB_X16_Y12_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; rx_avail[4]~685                                                                             ; LCCOMB_X16_Y10_N14 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.00110                                                                             ; LCFF_X25_Y13_N19   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.00111                                                                             ; LCFF_X25_Y13_N13   ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01000                                                                             ; LCFF_X25_Y13_N5    ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01001                                                                             ; LCFF_X25_Y13_N17   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01010                                                                             ; LCFF_X25_Y13_N1    ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_PWM.01100                                                                             ; LCFF_X25_Y13_N27   ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                            ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; BCLK~45                                                                           ; LCCOMB_X33_Y14_N24 ; 377     ; Global Clock         ; GCLK5            ; --                        ;
; IFCLK                                                                             ; PIN_24             ; 115     ; Global Clock         ; GCLK2            ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr         ; LCFF_X1_Y8_N1      ; 16      ; Global Clock         ; GCLK3            ; --                        ;
; SLRD~reg0                                                                         ; LCFF_X1_Y9_N13     ; 83      ; Global Clock         ; GCLK1            ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|rdaclr         ; LCFF_X33_Y10_N7    ; 13      ; Global Clock         ; GCLK6            ; --                        ;
; Tx_read_clock                                                                     ; LCFF_X1_Y9_N29     ; 34      ; Global Clock         ; GCLK0            ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] ; LCFF_X33_Y14_N7    ; 112     ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; I2SAudioOut:I2SAO|local_left_sample[15]~991                                                                       ; 64      ;
; AD_state[3]                                                                                                       ; 39      ;
; CLK_12MHZ                                                                                                         ; 36      ;
; AD_state[2]                                                                                                       ; 35      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0                       ; 35      ;
; AD_state[4]                                                                                                       ; 32      ;
; Selector4~401                                                                                                     ; 30      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|valid_rdreq                                    ; 29      ;
; ad_count[25]                                                                                                      ; 28      ;
; Selector5~528                                                                                                     ; 24      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera2_OTERM486  ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera5_OTERM480  ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera8_OTERM474  ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera9_OTERM472  ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera10_OTERM470 ; 23      ;
; AD_state[5]                                                                                                       ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera4_OTERM482  ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera0_OTERM490  ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera1_OTERM488  ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera3_OTERM484  ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera6_OTERM478  ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|countera7_OTERM476  ; 21      ;
; data_flag                                                                                                         ; 20      ;
; I2SAudioOut:I2SAO|bit_count[0]                                                                                    ; 20      ;
; debounce:de_dash|always0~0                                                                                        ; 19      ;
; debounce:de_dot|always0~0                                                                                         ; 19      ;
; debounce:de_PTT|always0~0                                                                                         ; 19      ;
; I2SAudioOut:I2SAO|bit_count[1]                                                                                    ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera10         ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera9          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera8          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera7          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera6          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera5          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera4          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera3          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera2          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera1          ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|countera0          ; 18      ;
; state_PWM.00111                                                                                                   ; 18      ;
; SLEN                                                                                                              ; 18      ;
; I2SAudioOut:I2SAO|bit_count[3]                                                                                    ; 18      ;
; state_PWM.01000                                                                                                   ; 17      ;
; state_PWM.01010                                                                                                   ; 17      ;
; state_PWM.01001                                                                                                   ; 17      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|ram_address_a[11]                              ; 17      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdcnt_addr_ena                                 ; 17      ;
; I2SAudioOut:I2SAO|bit_count[2]                                                                                    ; 17      ;
; state_FX[1]                                                                                                       ; 17      ;
; Decoder1~125                                                                                                      ; 16      ;
+-------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X27_Y8, M4K_X27_Y14, M4K_X27_Y11, M4K_X27_Y9, M4K_X27_Y12, M4K_X27_Y7, M4K_X27_Y13, M4K_X27_Y10, M4K_X27_Y15, M4K_X27_Y17, M4K_X27_Y16, M4K_X27_Y2, M4K_X27_Y4, M4K_X27_Y3, M4K_X27_Y5, M4K_X27_Y6 ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram3|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None ; M4K_X11_Y12, M4K_X11_Y10, M4K_X11_Y11, M4K_X11_Y13, M4K_X11_Y15, M4K_X11_Y17, M4K_X11_Y16, M4K_X11_Y14                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,781 / 26,052 ( 7 % ) ;
; C16 interconnects          ; 30 / 1,156 ( 3 % )     ;
; C4 interconnects           ; 938 / 17,952 ( 5 % )   ;
; Direct links               ; 286 / 26,052 ( 1 % )   ;
; Global clocks              ; 7 / 8 ( 88 % )         ;
; Local interconnects        ; 524 / 8,256 ( 6 % )    ;
; R24 interconnects          ; 24 / 1,020 ( 2 % )     ;
; R4 interconnects           ; 1,109 / 22,440 ( 5 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.24) ; Number of LABs  (Total = 88) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 3                            ;
; 3                                           ; 3                            ;
; 4                                           ; 3                            ;
; 5                                           ; 4                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 3                            ;
; 9                                           ; 3                            ;
; 10                                          ; 5                            ;
; 11                                          ; 5                            ;
; 12                                          ; 3                            ;
; 13                                          ; 5                            ;
; 14                                          ; 5                            ;
; 15                                          ; 3                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 88) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 72                           ;
; 1 Clock enable                     ; 17                           ;
; 1 Sync. clear                      ; 9                            ;
; 2 Clock enables                    ; 10                           ;
; 2 Clocks                           ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.16) ; Number of LABs  (Total = 88) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 6                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 5                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 4                            ;
; 25                                           ; 5                            ;
; 26                                           ; 6                            ;
; 27                                           ; 6                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.19) ; Number of LABs  (Total = 88) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 3                            ;
; 1                                               ; 14                           ;
; 2                                               ; 5                            ;
; 3                                               ; 9                            ;
; 4                                               ; 7                            ;
; 5                                               ; 11                           ;
; 6                                               ; 5                            ;
; 7                                               ; 6                            ;
; 8                                               ; 4                            ;
; 9                                               ; 4                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 4                            ;
; 13                                              ; 4                            ;
; 14                                              ; 5                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.43) ; Number of LABs  (Total = 88) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 6                            ;
; 3                                            ; 7                            ;
; 4                                            ; 9                            ;
; 5                                            ; 1                            ;
; 6                                            ; 8                            ;
; 7                                            ; 5                            ;
; 8                                            ; 6                            ;
; 9                                            ; 5                            ;
; 10                                           ; 4                            ;
; 11                                           ; 5                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                 ;
+------------------------------------------------------------------+--------------------+
; Name                                                             ; Value              ;
+------------------------------------------------------------------+--------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 6                  ;
; Mid Slack - Fit Attempt 1                                        ; 9588               ;
; Internal Atom Count - Fit Attempt 1                              ; 1308               ;
; LE/ALM Count - Fit Attempt 1                                     ; 1026               ;
; LAB Count - Fit Attempt 1                                        ; 124                ;
; Outputs per Lab - Fit Attempt 1                                  ; 3.903              ;
; Inputs per LAB - Fit Attempt 1                                   ; 6.081              ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.282              ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:121;1:2;2:1      ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:76;1:30;2:17;3:1 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:60;1:45;2:18;3:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:124              ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:4;1:81;2:39      ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:85;1:38;2:1      ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:76;1:44;2:4      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:2;1:85;2:37      ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:2;1:120;2:2      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:88;1:36          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:117;1:7          ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:116;1:8          ;
; LEs in Chains - Fit Attempt 1                                    ; 226                ;
; LEs in Long Chains - Fit Attempt 1                               ; 82                 ;
; LABs with Chains - Fit Attempt 1                                 ; 23                 ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                  ;
; Time - Fit Attempt 1                                             ; 3                  ;
; Time in tsm_dat.dll - Fit Attempt 1                              ; 0.015              ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.422              ;
+------------------------------------------------------------------+--------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+--------------------------------------+--------+
; Name                                 ; Value  ;
+--------------------------------------+--------+
; Early Wire Use - Fit Attempt 1       ; 2      ;
; Early Slack - Fit Attempt 1          ; 10012  ;
; Mid Wire Use - Fit Attempt 1         ; 4      ;
; Mid Slack - Fit Attempt 1            ; 10055  ;
; Late Wire Use - Fit Attempt 1        ; 4      ;
; Late Slack - Fit Attempt 1           ; 10055  ;
; Peak Regional Wire - Fit Attempt 1   ; 0.000  ;
; Time - Fit Attempt 1                 ; 60     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 43.469 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 14.837 ;
+--------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 9920  ;
; Early Wire Use - Fit Attempt 1      ; 5     ;
; Peak Regional Wire - Fit Attempt 1  ; 8     ;
; Mid Slack - Fit Attempt 1           ; -1658 ;
; Late Slack - Fit Attempt 1          ; -1658 ;
; Late Wire Use - Fit Attempt 1       ; 6     ;
; Time - Fit Attempt 1                ; 15    ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.015 ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.423 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Tue Feb 20 21:55:51 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus
Info: Selected device EP2C8Q208C8 for design "Ozy_Janus"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54n/INIT_DONE~ is reserved at location 107
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLK_48MHZ
Info: Automatically promoted node BCLK~45 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node BCLK
Info: Automatically promoted node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CBCLK
        Info: Destination node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_comb_bita1
Info: Automatically promoted node SLRD~reg0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SLRD
        Info: Destination node SLRD~17
Info: Automatically promoted node Tx_read_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Tx_read_clock~62
        Info: Destination node Tx_read_clock~63
Info: Automatically promoted node Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:01
    Extra Info: No registers were packed into other blocks
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |Ozy_Janus|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr~clkctrl
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |Ozy_Janus|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_jic1:auto_generated|rdaclr~clkctrl
        Info: Signal not critical. No action is required
    Info: Found 2 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 8 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 5 ps
Info: Physical synthesis optimizations complete: elapsed time is 00:00:14
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "CLK_MCLK" is assigned to location or region, but does not exist in design
    Warning: Node "I_test" is assigned to location or region, but does not exist in design
    Warning: Node "Q_test" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 8 ps
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated slack improvement of 2 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 1 ps
Info: Physical synthesis optimizations complete: elapsed time is 00:00:43
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:00
Info: Estimated most critical path is register to memory delay of 3.050 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X2_Y9; Fanout = 1; REG Node = 'Rx_register[5]'
    Info: 2: + IC(2.920 ns) + CELL(0.130 ns) = 3.050 ns; Loc. = M4K_X27_Y17; Fanout = 1; MEM Node = 'Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ram_block6a5~portb_datain_reg0'
    Info: Total cell delay = 0.130 ns ( 4.26 % )
    Info: Total interconnect delay = 2.920 ns ( 95.74 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources. Peak interconnect usage is 8%
    Info: The peak interconnect region extends from location X23_Y10 to location X34_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:15
Info: Started post-fitting delay annotation
Warning: Found 36 output pins without output pin load capacitance assignment
    Info: Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PKEND" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LRCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CLRCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CDIN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DFS0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DFS1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LROUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AK_reset" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CLK_48MHZ" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin PKEND has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SLEN
        Info: Type bidirectional pin FX2_FD[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[12] uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Allocated 181 megabytes of memory during processing
    Info: Processing ended: Tue Feb 20 21:57:35 2007
    Info: Elapsed time: 00:01:44


