automation design of OPA will be finished. In 
addition, the PVT tolerance will be research and 
discussed in OPA. As a result, the proposal will 
accomplish the analog circuit design automation design 
flow, and it could be applied to the module design of 
analog circuit, showing the circuit result of 
stability, reliability and optimized PVT variation, 
respectively. 
 
 2
結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統-子
計畫一：結合製程變異考量之類比電路設計與自動化技術(I) 
Analog design and automation techniques considering process variation effects 
計畫編號：99-2221-E-008-101- 
執行期限：99 年 8 月 1 日至 100 年 7 月 31 日 
計畫主持人：鄭國興     中央大學電機系教授     mail:cheng@ee.ncu.edu.tw 
 
一、 中文摘要 
在先進製程下，數位電路隨著EDA工具的
發展，通常只需適時更新電路的資料庫便可將
現有電路直接套用，大大降低設計者重新設計
的困擾。但在類比電路設計，現行EDA工具卻
仍無法完全支援，乃因當製程scale down時，
其類比電路的電氣特性會完全不同，故往往現
有電路在套用先進製程時都必須重新去設
計，也因此增加了設計上的成本，若能將類比
電路的設計，進立一套可遵行的模式，一方面
方便設計者於GUI介面操作便可完成類比電
路的設計，另一方面於製程的演進下，也可降
低其設計的複雜度。 
此一年計劃中，將發展混合訊號電路設計
及設計自動化技術，預計針對類比電路，如OP
放大器做先期技術與架構的探討。然後將傳統
混合訊號電路流程導入具有自動化設計的觀
念，簡化混合訊號電路設計的流程，進而提升
IP設計、生產之效率及良率。 
執行計劃期間將分析與探討混合訊號OP
放大器並完成其演算法與自動化之設計，此外
會對OP放大器做PVT的研究與探討，完成一套
類比電路自動化設計流程並實用於類比積體
電路內部之基本模組單元，並同時具備穩定
性、可靠度及抵抗PVT漂移之最佳化設計結
果。 
英文摘要 
In advance technology, digital circuits 
usually only need to update database by EDA 
tools. It can replace the circuit under advance 
technology. This way reduces redesigning 
problems by designers. However, EDA tools can 
not supple support under analog circuit designed. 
Because the technology scale down, the 
difference electric characteristics in analog 
circuit. Therefore, the analog circuits need to 
redesign in advance technology. It will increase 
cost in designed. Analog circuit designs can 
build in a design flow. The designers can use 
GUI view to finish analog design. It can also 
decrease the complication. 
In the proposal, the mixed signal circuit 
design and design automation will be developed. 
The analog circuit, for example, OPA will be 
discussed in technique and architecture. The 
conventional mixed signal circuit design flow 
will be built in automatic design, to simplify 
mixed signal design flow. Therefore, it can 
increase the IP design, produce and efficient. In 
the later, the regulator circuits will be discuss, 
and built in design flow. 
In this year, the OPA will be researched, 
and the automation design of OPA will be 
finished. In addition, the PVT tolerance will be 
research and discussed in OPA. As a result, the 
proposal will accomplish the analog circuit 
design automation design flow, and it could be 
applied to the module design of analog circuit, 
showing the circuit result of stability, reliability 
and optimized PVT variation, respectively.     
二、 計畫的緣由與目的 
數位電路跟類比電路最大差異是，數位電
路是離散的邏輯訊號，而類比電路是連續的電
性訊號，類比電路抗雜訊的能力較高，類比電
路則較敏感，所以設計類比電路的難度也會比
較高，目前市面上的電子設計自動化工具也較
少，而應用在數位電路上的電子設計自動化工
具已經相對的成熟許多，在類比電路上，電子
設計自動化還有很長的路要走。 
因此在先進製程下，數位電路部分也隨著
EDA 工具的發展之下得以因應越複雜的電
路，只要適時更新電路的資料庫便可將現有電
路直接進行套用，大大降低設計者於重新設計
 4
Phase 
Margin 
 
SR 
 
 
1.2 Compensation Circuit 
Compensation circuit電路採用零點補償法
的電路，此電路可使放大器穩定度增加並增加
單位增益頻寬，此電路由一顆電阻及一顆電容
組成，而電阻在晶片裡太佔面積，所以在此電
路我們使用 MOS 使之操作在 triode region 來
當電阻可減少面積，如圖一中的 Mc 與 Cc，此
補償電路的零點為表一中的 
 
1.3 Bias Circuit 
在 Two Stage Amp.所採用的 Bias Circuit
如圖二與電源無關的偏壓電路，此電路可以抵
抗電源上的的雜訊是較好的偏壓電路，圖二中
的 M6、M7、M8 跟 M9 為 Start-up 電路，因
為此偏壓電路為正回授有卡死在 Vdd 跟
Ground 的危險，所以用一 Start-up 電路來避免
卡死，M0、M1、M2、M3、M4 、M5、M6
及電阻為偏壓電路的主體，其中 M0 為 source
及 body 互接的 pmos 避免 body effect 造使 M0
近入 cut off，在一般的製程下因為 pmos 唯一
單獨的 well 所以用這樣的接法不會增加額外
的光罩，所經由偏壓電路產生一穩定的電壓再
用 current mirror 去產生所需的偏壓 Vb。 
 
圖二：Bias Circuit 
2. 步驟 
OPA 的規格與公式在下表中可輕易的發
現。因為採用我們的方式使的 gm 與 gd 可以
計算出。所以在 OPA 自動化當中就可以採用
以下的變數來做設計，下面將以 OPA 主體架
構、補償電路及 Bias 電路三部份做自動化流
程詳細敘述。 
2.1 OPA Design Procedure 
OP 自動化的流程 
 
在我們設計 OPA 自動化的流程當中，我
們的切入點為 power 與 slew rate，也就是先決
定偏壓電流的大小，以利皆下來的設計流程。
在上圖的流程當中，我們可以發現從使用者所
需的規格當中，一個一個步驟下來，最後可以
倒出所有 OPA 的 Size 大小以及所需要的偏壓
值。 
1. 一開始為了 OPA 的穩定度先取 K 為 10，
我們從使用者定義的規格-slew rate 先解
決 ， 從 上 表 可 查 到 決 定 slew 
rate: SS
L
I( K 1)* 2
C
− ，由此公式可以決定 Iss 電流
大小，再由頻寬的公式 m2,3
C
g
C
電容 Cc是補償
電容，一般須取 0.22 倍的 CL，在此範例
我們取 1pF。從頻寬的公式當中，我們可
以計算出所需 gm2,3 的大小以符合這項頻
寬的條件。而此兩級的放大器增益為兩極
相加，其公式: 2,3 6
0 2 6 7
m mg g
gd gd gd gd
×+ + ，我們把
gain 分均分配在前後兩級。 
2. 為了自動化方便先預設M0的drain電壓為
1.15V，由頻寬的公式與電流大小去掃
M2,3 的 source 電壓，取符合所需 gm2,3的
vgs 之值而 M2,3 的 size 即取得。 
1 1 1
p1 p2 z
GB GB GB180 tan tan tan
W W W
− − −⎛ ⎞ ⎛ ⎞ ⎛ ⎞− − −⎜ ⎟ ⎜ ⎟ ⎜ ⎟⎜ ⎟ ⎜ ⎟ ⎝ ⎠⎝ ⎠ ⎝ ⎠
SS
L
I( K 1)* 2
C
−
C
Z C
6
1
CR C gm× −
 6
 
我們接著對 M2 及 M3 掃電流，由於一般
OPA的輸入會使用在 1/2vdd，所以先假設 vi+,-
為 0.9V，然後固定 M2，M3 的 (W/L)為
(2u/0.6u)，在此 OPA 裡我們將所有的 OPA 的
(W/L)均訂為(2u/1u)，為了使 op 有最大的輸出
振幅所以假設 M7 及 M8 的 drain 電壓為
1.15V(飽和邊緣)，再對 M7 及 M8 的 source 電
壓從 0.15V掃到 0.4V，如圖六的 pmos，即 vgs7,8
為 0.59V~0.75V，所得到的資訊如表二包含
gm、gd 及 I，表三的 I 為一顆 mos 其 vgs 在不
同電壓下的基本單位電流，而 M 為 M7 及 M8
並聯的個數，M 的值為最大電流除上單位 mos
的電流 I，所以在此範例中即為 M=3.36uA / I。 
而由上述知道 gm7,8 需要 37.68u A/V，由
表三可知在 vgs=0.67V，Vs7,8=0.23V，即 M 等
於 0.62 時，其單位 gm 為 61.87 uA/V，而乘上
M 後其 gm 為 37.68uA/V，可以達到其要求。 
 
圖六：M2、M3 電壓掃描的示意圖 
 
圖七：Two Stage OPA 
經由上面的流程算出了圖五中的 M7 與
M8 的並聯數(M4)為 5.03，如上圖七。 
3.1.2. Determine vb from OPA Bandwidth 
formula(表一) 
由 slew rate 可知電流最大只能 6.66uA，
上段求出 vs2,3=0.23V，因此可知 M5 的 VEB不
可大於 0.235V，否則 M5 近入 triode range，所
以我們使 VEB5=0.18V 讓 M5 有 0.05V 的
margin。表四為掃描 M5 gate 電壓所得到電流
的表。 
表四：M5 Table 
 
 
圖八：(a) Two Stage OPA (b)M5 掃描示意圖 
3.1.3. Determine L of M6 from OPA gain 
formula(表一) 
M6 為第二級放大級均分一半的增益其值
為 40dB 及為 100V/V 如下式，此顆電晶體之
轉導為輸入轉導的 10 倍為 376.8uA/V，如圖九
(b) vs=1.8V，vg=1.15V，vd=0.9V。因此我們
掃描 M6 的 Length 從 0.18um 掃到 1.8um，得
到在 L=1.26um 時如表五， gain 會符合
100V/V，在將其所需轉導除上 L=1.26um 的單
位轉導，即為 M6 的並聯數 M。 
82.201.18/377
*
377
10
6
_66
3,26
====>
=
=
≥
M
gM
V
A
gg
unitm
mm
μ
 
dBA
dBAAAdBGain
V
VVV
41
)39(,80
2
121
≥⇒
=+=≥
 
 8
 
圖十二：簡化後的 Two Stage OPA 
經由上 3.1 與 3.2 之步驟以得知所有電晶
體之 size 如圖十三，而在圖十三中的電晶體並
聯數為小數，在 layout 時無法實現，因此我們
須 對 其 作 整 數 化 ， 而 整 數 化 的 過 程 為
W1*M1=W2*M2，M2 為 M1 的四捨五入，將
四捨五入後的差值加到 W2 如圖十四。 
 
圖十三：自動化後的 Two Stage OPA 
 
圖十四：整數化後的 Two Stage OPA 
3.3.  Determine Bias circuit size 
Bias 電路只調整圖十五中用紅色圈圈框
起來的 mos，左邊藍色的框框則是做死的偏壓
電路，用以產生與 vdd 無關之偏壓，再用 M11
與 M10 做 current mirror 以產生低電壓。表十
即為掃描的表格，左邊橘色的 NMOS 掃描表
格為 M21 的表格，由表七中可知 W 選 3.5u 與
3u 均可，為了確保電流源在飽和區所以我們選
擇低電壓的 3.5u。 
 
圖十五：Bias 電路自動化 
表七：M7 Table 
 
3.4.  Two Stage OPA Automation Simu- 
lation Result 
表八為預設的規格及模擬的規格之比較
表(加入 Bias 電路)，在表中右邊兩欄為各項模
擬之檔名及模擬完所得到的數據，由表中可發
現其規格都有符合各項數據，有些還高於自動
化所算出的規格，其中增益略小於預設規格，
此是因為 M7 的輸出阻抗未小於 M6 的輸出阻
抗，造成 OP 等效輸出阻抗略小於所需之阻抗。 
表八：推導數值與模擬數值比較表 
 
 
 10
1.3 Bias Circuit 
在 Folded-Cascode OPA 所採用的 Bias 
Circuit 如圖三與電源無關的偏壓電路，此電路
可以抵抗電源上的的雜訊是較好的偏壓電
路，圖十八中的 M6、M7、M8 跟 M9 為 Start-up
電路，因為此偏壓電路為正回授，有卡死在
Vdd 跟 Ground 的危險，所以用一個 Start-up
電路來避免卡死，M0、M1、M2、M3、M4 、
M5、M6 及電阻為偏壓電路的主體，其中 M0
為 source 及 body 互接的 pmos 避免 body effect
造成 M0 進入 cut off，在一般的製程下因為
pmos 為一單獨的 well 所以用這樣的接法不會
增加額外的光罩，所經由偏壓電路產生一穩定
的電壓再用 current mirror 去產生各組不同的
偏壓 Vbias1~Vbias4、Vb1 及 Vb2。 
 
圖十八：Bias Circuit 
2. 步驟 
 
圖十九：Folded OPA 
OPA 的規格與公式在下表中可輕易的發
現。因為採用我們的方式使的 gm 與 gd 可以
計算出。所以在 OPA 自動化當中就可以採用
以下的變數來做設計，下面將以 OPA 主體架
構、Common Mode Feedback 及 Bias 電路三部
份做自動化流程詳細敘述。 
 
2.1.  OPA Design Procedure 
 
在我們設計 OPA 自動化的流程當中，我
們的切入點為 power 與 slew rate，也就是先決
定偏壓電流的大小，以方便接下來的設計流
程。在上圖的流程當中，我們可以發現從使用
者所需的規格當中，一個一個步驟下來，最後
可以推倒出所有 OPA 的 Size 大小以及所需要
的偏壓值。 
1 決定偏壓電流的大小以後，我們從使用者
定義的規格-頻寬先解決，從上表可查到決
定頻寬的公式 9,10 9,10
3 5
= + +
m m
out L drain drain
g g
C C C C
電容
CL 是使用者所定義的。從 drain 端看進的
M3 與 M5 的電容大小則是視 M3 與 M5 面
積的大小而決定的，在此我們只需小心的
預估兩個 MOS 電容值的大小，並在皆下
來的設計當中小心的設計，不要讓所設計
的電容值超過我們一開始所預估的值。從
頻寬的公式當中，我們可以計算出所需 gm 
的大小以符合這項頻寬的條件。電壓值
Vds 在 M0 與 M1 上我們設計為 0.45V，這
是一項非常合理的設計，因為這樣設計可
讓M0與M1在 deep saturation 的區域進而
達到高增益，且也可以讓輸出的擺幅夠
大。接著我們把剛剛所設定的所有條件加
諸在 spice 當中，到這個步驟，我們可以
決定了 M9 與 M10 的 source 電壓、drain
電壓、size 的大小 gm9,10 與 gd9,10。 
2 有了 M9 與 M10 的 source 電壓，我們可以
對 M8 做 sweep 的動作，M8 最大的 gate
電壓已被M9與M10的 source電壓所決定
了。到了這個步驟，M8 的 size 與偏壓可
被決定。 
 12
 
圖二十：Folded-Cascode OPA 
3.1. Determine OPA Size 
3.1.1. Determine gm9,10 from OPA 
Bandwidth formula(表九) 
由表九的 Bandwidth 公式可以算出，若要
達到 150MHz 則輸入對 mos(M9、M10)的 gm
需要有 1413u A/V，如下列算式所算出的，其
中 Cd4 與 Cd6 則是輸出對的上下 mos(M4、
M6)的 drain 端電容，我們先預估其大小和為
0.5pF，由於此架構的 OPA 是雙端對稱的，所
以只需考慮一邊即可，由規格我們可知電流
Ibias 為 125uA。 
9,10
9,10
3 5
9,10
7,8
2 *150
2*3.14*150 *(1 0.5 )
1413
π
=
= =+ +
⇒ = +
⇒ =
m
out
m
d d L
m
m
g
Bandwudth
C
g
M
C C C
g M p p
g u
 
表十一：M9、M10 Table 
 
我們接著對 M9 及 M10 掃電流，由於一
般 OPA 的輸入會使用在 1/vdd，所以先假設
vi+,-為 1.65V，然後固定 M9，M10 的(W/L)為
(2u/0.7u)，在此 OPA 裡我們將所有的 OPA 的
(W/L)均訂為(2u/0.7u)，為了使 OPA 有最大的
輸出振幅所以假設 M0 及 M1 的 drain 電壓為
2.85V(飽和邊緣)，再對 M7 及 M8 的 source 電
壓從 0V 掃到 0.55V，如圖二十一的 nmos，即
vgs9,10 為 1.65V~1.1V，所得到的資訊如表十一
包含 gm、gd 及 I，表十一的 I 為一顆 mos 其
vgs 在不同電壓下的基本單位電流，而 M 為
M7 及 M8 並聯的個數，M 的值為最大電流除
上單位 mos 的電流 I，所以在此範例中即為
M=125uA / I。 
而由上述知道 gm7,8 需要 1413u A/V，由表
十一可知在 vgs=1.15V，Vs7,8=0.5V，即 M 等
於 16.54 時，其單位 gm 為 83.94u A/V，而乘
上 M 後其 gm 為 1389.2uA/V，最為接近。 
 
圖二十一：M9、M10 電壓掃描的示意圖 
 
圖二十二：Folded-Cascode OPA 
經由上面的流程算出了圖二十中的M9與
M10 的並聯數(M)為 16.54，如上圖二十二。 
3.1.2. Determine gm9,10 from OPA 
Bandwidth formula(表九) 
由 power 可知電流最大只能 125uA，上段
求出 vs9,10=0.5V，因此可知 M8 的 VEB不可大
於 0.5V，否則 M8 近入 triode range，所以我們
使 VEB9=0.243 讓 M8 有 0.25V 的 margin。表十
二為掃描 M8 gate 電壓所得到電流的表。 
 14
 
(a) 
 
(b) 
圖二十五：(a) Folded-Cascode OPA (b)M6、
M7 掃描示意圖 
3.1.5. Determine width of M5 and M6 from 
OPA gain formula (表九) 
由 3.1.1 知道 gm9,10 後，再由表九中 Gain
的公式可算出 Rout，當 Gain 為 75db (5623)、
gm9,10=1389u A/V 時，Rout 為 4.048M ohm，
而 Rout 為 3 5
1 3 5 7
( // )
* *
= m m
d d d d
g g
Rout
g g g g
，我們考量
若由輸出端看入上下的阻抗匹配的時候可以
得 到 最 大 的 增 益 ， 因 此
3 5
3 1 5 7
2* 2*
* *
= =m m
d d d d
g g
Rout
g g g g
， 而 Rout 已 知 ，
gd1(19.3u A/V)與 gd7 亦已知，如此我們可以得
知 gm3/gd3 與 gm5/gd5 的比值。如下列算式： 
3 5
1 10 3 5 7
3
1 10 3
3
3
75 5623
* 1389*
4.048
( )
( )* *
8.096
( )*
8.096*(19.3 3.28) 182.808
= =
= =
⇒ =
= +
⇒ =+
⇒ = + =
m m
d d d d d
m
d d d
m
d
Gain dB
gm Rout Rout
Rout M
g gRout
g g g g g
g M
g g g
g
g
 
得知 gm3/gd3 的比值為 182.808 後，在 3.1.1
我們將 M1 的 drain 電壓設為 2.85V，因此 M3
的 source 電壓亦為 2.85V，而一般的 OPA 的
輸出電壓會設在 1/vdd，因此 M3 的 drain 電壓
亦被固定在 1.65V，如圖二十六(b)，再對 M2
的 gate 電壓做掃描可得到表十五，在上面的式
子導出 gm3/gd3=182.808，所以我們只要選擇表
六中 gm/gd 的比值大於 182.8 即可，若比值選
擇越高而增益會越高，但相對的 output swing
會越低，且 drain 的電容會越大，在 3.1.1 中我
們預估輸出的上下 drain 端電容和為 0.5p，因
此，gm/gd 不可選太大，否則 bandwidth 會不
足。 
表十五：M2、M3 Table 
 
 
(a) 
 
(b) 
圖二十六：(a) Folded-Cascode OPA (b)M2、
M3 掃描示意圖 
3.1.6. Determine width of M4 and M5 from 
OPA gain formula (表九) 
由 3.1.5 Rout 為 4.048M ohm ， 而
5
5 7*
m
d d
g
g g
=8.096M ohm，因此為了 OPA 的上下
 16
21 * *( )*( )
2d
WI Cox n Vgs Vth
L
= Μ − ，就可以自
動對應到一個 Vgs 的電壓，也就是我們要的電
壓。 
 
圖二十九：Common Mode Feedback Circuit 
表十七為固定 M1 的(W/L)對其 gate 做電
壓掃描，因為其為一 nmos diode 且其 source
端接地，故只需掃 gate 即可，在 3.1.2 我們推
導出所需的 Vbias5 的電壓，因此在此只需從
表十七中找出所欲使用在 OPA 的電壓
Vbias5，因為 Vbias5 的電壓是由 Common 
Mode Feedback 所提供，找到 Vbias5 後在表十
七中可以對應到一電流，即為 I3 與 I6，再由
表十八的單位電流表乘上 M 即為 M2 的 size。 
表十七：推導數值與模擬數值比較表 
 
表十八：推導數值與模擬數值比較表 
 
在 3.1.2 中的 Vbias5 為 1.05 由表十六對應
到其電流為 26.17uA，即代表 I3 與 I6 的電流
為 26.17uA，再除上表九中 M2 的單位 width
即為 M2 的並聯數目，即 26.17/7.88=3.32，然
而此並聯數目為小數，故在對其做整數化，如
3.32*2/3=2.2，如此即得到 M2 的 size 為
(2.2u/0.5u)*3。 
3.3. Determine Bias circuit size 
Bias電路只調整圖三十中M12, M14, M16, 
M18, M21, M23，其中 Vbias1~Vbias4 為 OPA
本體的偏壓電壓，藍色的框框則是做死的偏壓
電路，用以產生與 vdd 無關之偏壓(M4 的
gate)1.09V，再用 M11 與 M10 做 current mirror
以產生低電壓，而其他的用 nmos mirror 以產
生高電壓。而 Vb1 與 Vb2 則為 Common Mode 
Feedback 電路的偏壓，我們將其固定，因為此
兩偏壓不太影響 OPA 的效能，故將之固定以
減少所需掃描的表格。表十九即為掃描的表
格，左邊橘色為 NMOS 掃描表格，而右邊的
藍色為 PMOS。 
 
圖三十：Bias Circuit 
表十九：推導數值與模擬數值比較表 
 
 18
2. 步驟 
 
圖三十三：Current Mirror OPA 
OPA 的規格與公式在下表中可輕易的發
現。因為採用我們的方式使得 gm 與 gd 可以
計算出。所以在 OPA 自動化當中就可以採用
以下的變數來做設計，下面將以 OPA 主體架
構做自動化流程詳細敘述。 
2.1. OPA Design Procedure 
 
圖三十四：Design Procedure 
在我們設計 OPA 自動化的流程當中，我
們的切入點為 slew rate及 current mirror K倍的
關係來決定出偏壓電流的大小，以方便接下來
的設計流程。在圖三十四的流程當中，我們可
以發現從使用者所需的規格當中，一個一個步
驟下來，最後可以推倒出所有 OPA 的 Size 大
小以及所需要的偏壓值。 
1. 決定偏壓電流的大小以後，我們從使用者
定義的規格-頻寬先解決，從表一可查到決
定 頻 寬 的 公 式 電 容
3 6
3 5 5 L
gm gm
gm gm gd C
×+ + ，CL 是使用者所定
義的。從 drain 端看進的 M6 與 M9 的電容
大小則是視 M6 與 M9 面積的大小而決定
的，在此我們只需小心的預估兩個 MOS
電容值的大小，並在皆下來的設計當中小
心的設計，不要讓所設計的電容值超過我
們一開始所預估的值。從頻寬的公式當
中，我們可以計算出所需 gm 的大小以符
合這項頻寬的條件，但從公式中含有多項
不同 MOS 的 gm 值，因此透過公式化簡
後，便可求得 GB、gm6與 CL 的關係式，
以求得到 gm6 所需的數值。 
2. 決定出所需的 gm6 的值後，經由表一 Gain
的公式
96
6
553
3
gdgd
gm
gdgmgd
gm
+×++
，由使用者來
決定預期設計的增益，同樣使用化簡的方
式導出 Gain = 
6
69
gd
m 。將 gm6、Gain 與 OSR
所需加諸在 spice當中，利用對M6做 sweep
這個步驟，我們便可決定出 M6(M7)的 size
與gate端的電壓，同理，由前述得知，current 
mirror 的電流大小決定於 M6 與 M5 的 size
比值 K，故 M5(M4)的 size 也可立即被決定
出來。 
3. 有了 M6 gate 端的電壓 (VGS6 = VGS5 = 
VDS5)，我們便可得知與 M5 相連的 input 端
M3 drain 的電壓，此時再利用 sweep M3 的
方式來決定出M3(M2) 的 size與 source 端
電壓值。 
4. 在 tail current M1 的考量，我們採用 SR 與
mirror ration K 來決定出 M1 所需流過的總
total 電流，利用 sweep M1 的方式，在電
流符合所需的條件之下找出適當 M1 的
size。 
5. 最後，在 M9 的設計上會讓 vout 的輸出設
計為 1/2 VDD，若以小訊號從 vout 往 OP
內部看 Rout，其實就是
6
1
gd
與
9
1
gd
阻抗匹
配的分壓，因此考量 gd6 = gd9、OSR、SR
 20
十 Gain 的公式
96
6
553
3
gdgd
gm
gdgmgd
gm
+×++
， 但可發
現公式上仍有多項 MOS 的 gm 值，因此我們
希望在公式加以化簡後，讓 gain、gm6 與 gd6
成一關係式，並將 gm6、Gain 與 OSR 所需加
諸在 spice 當中，利用對 M6 做 sweep gate 端
的方式，找出同時符合 GB、Gain 與 OSR 的
M6 size。 
vV
vVoutspec
gd
gmdBgainspecfrom
gd
gm
gd
gm
gd
gm
gm
gm
gd
gm
gm
gm
gdgd
gm
gdgmgd
gm
Gainfrom
SATDS 25.055.18.1
55.1max.
,100,40.
2
2
2
3
2
2
6
6
6
6
6
6
6
6
6
5
6
6
6
5
3
96
6
553
3
=−≤⇒
=
=⇒=
==
×=×≅
+×++=
 
 
圖三十五：M6、M7 電壓掃描的示意圖 
表二十二：M6、M7 Table 
 
 
由表二十二 :M6 table 取得當 (W/L) = 
0.75um/0.5um、並聯 MOS 數為 18、Vg 為 1.1v
的情況之下，Gain、GB 與 OSR 均可達成符合
已完成此步驟設計。 
3.1.5. Determine M5 (M4) size (表二十) 
由前面步驟得知 M6 的 gm 值後，我們可
以由下列公式推導出 current mirror 的電流大
小決定於 M6 與 M5 的 size 比值，而相對 MOS
的 size 也與 gm 呈現正比的關係，故 M5(M4)
的 size 也可立即被決定出來。 
( )( )
16.119
3
&    
02.6
3
3
2
2
6
5
6
5
5
6
55
66
5
6
5
6
65
≅=
≅=⇒
==×
×==×=∴
=
gmgm
MM
M
M
ML
W
ML
W
Iss
KIss
I
I
VV
D
D
GSGS
β
β
∵
 
 
圖三十六：3.1.4-3.1.5 步驟完成後所取得的
MOS size 
3.1.6. Determine M3 (M2) from OPA Gain 
formula (表二十) 
由 表 二 十 Gain 的 公 式
96
6
553
3
gdgd
gm
gdgmgd
gm
+×++
，我們得知此公式與
M3、M5、M6 的 gm、gd 值均有關係。我們先
設定在第一級 2
5
3
553
3 =≅++ gm
gm
gdgmgd
gm 的比
值，一方面在 gain 的計算上便不會完全完全只
由第二級的
96
6
gdgd
gm
+ 來負擔造成設計上的困
難，另一方面也可透過化簡的方式單純取得
gain 與 gm6與 gd6成一關係式。因此透過先前
設定 2
5
3 =
gm
gm ，由 3.1.5 步驟取得的 gm5 來推得
gm3 的值，利用對 M3 做 sweep source 端的方
式，找出同時符合 gm3 與 ID3 的 M3 size。 
)/(32.23816.11922
2,
53
5
3
vuAgmgm
gm
gm
definedhavewestepIn
=×=×=⇒
=  
 22
表二十五：M9 Table 
 
 
圖四十一：3.1.8步驟完成後所取得的MOS size 
 
 
圖四十二：簡化後的 Current Mirror OPA 
3.2. Current OPA Automation Simulation 
Result 
表二十六為預設的規格及模擬的規格之
比較表(加入 Bias 電路)，在表中右欄為各項模
擬之檔名及模擬完所得到的數據，由表中可發
現 其 規 格 都 有 符 合 各 項 數 據 ，
Power:123.97uW ； Gain: 39.26dB ；
GB:55.52MHz；PM:74.36°，有些還高於自動
化所算出的規格，如下圖四十三 PM (Phase 
Margin)，但實際上可將 gm 提升來換取 Gain 
Bandwidth(domain pole 可能往外跑，使得 PM
下降，但只要維持系統穩定即可)，所以依據
表一的 GB 公式輸出端的 gm 越大則頻寬越
大，所以模擬之後頻寬變大。除此之外，我們
可以利用表二十七得知在不同的 loading 下即
與不同 mirror K 倍統計出下列整理表格。 
表二十六：OPA Required Specification 
 
 
圖四十三：由自動化產生的 OPA 小訊號模擬
圖 (loading :1p) 
表二十七：Current Mirror OPA 利用不同的
mirror ratio K 值與不同 output loading 糢擬統
計表 
 
 
 
 
 
 
 24
五、 計畫成果自評 (續) 
此外本計畫所培育之人才亦在全國各項大型競賽榮獲多項獎項如下表 1，本計畫之研究成果發表於
國際期刊與電路設計研討會如下表 2。 
表 1：2010-2011 年培育人才榮獲獎項 
期間 競     賽 獎     項 
九十九學年度全國大學校院積體電路設計競賽 研究所組全客戶設計:       優等
優良晶片 國家晶片系統設計中心晶片製作成果 佳作晶片 
2010 
| 
2011 
第十一屆旺宏金矽獎 設計組:             評審團金獎
表 2：本計畫之研究成果整理表 
名稱 篇數 名稱 篇數 
IEEE JSSC 1 IEEE ESSCIRC 2 
IEEE TCAS-I 1 IEEE NEWCAS 2 
IEEE TCAS-II 1 IEEE ICECS 1 
期 
刊 
共 SCI 3 篇 
國 
際 
會 
議 共 5 篇 
 
六、 投稿會議 
本研究群的相關研究結果，計畫執行期間
於 IEEE 期刊發表三篇論文並發表五篇 IEEE
國際研討會。 
本年度(2010-2011) 
國際期刊 
[1] Kuo-Hsing Cheng, Yu-Chang Tsai, Yu-Lung Lo, and 
Jing-Shiuan Huang, ”A 0.5-V 0.4–2.24-GHz 
Inductorless Phase-Locked Loop in a System-on- 
Chip,” IEEE Trans. Circuits Syst. I, vol. 58, no.5, pp. 
849-859, May. 2011 
[2] Kuo-Hsing Cheng, Cheng-Liang Hung, and 
Chih-Hsien Chang, “A 0.77 ps RMS Jitter 6-GHz 
Spread-Spectrum Clock Generator Using a 
Compensated Phase-Rotating Technique,” IEEE J. 
Solid State Circuits, vol. 46, no. 5, pp. 1198–1213, 
May. 2011 
[3] Kuo-Hsing Cheng, Jen-Chieh Liu, Hong-Yi Huang, 
Yu-Liang Li, and Yong-Jhen Jhu, ” A 6 GHz 
Built-in Jitter Measurement Circuit Using Multi- 
phase Sampler,” IEEE Trans. Circuits Syst. II , vol. 
58 no. 8, pp. 492-496, Aug. 2011 
國際研討會 
[1] Yu-Chang Tsai, Kuo-Hsing Cheng, Yen-Hsueh Wu, 
and Ying-Fu Lin, “A CMOS Adaptive Equalizer 
Using Low-Voltage Zero Generators Tech- 
nique,” In Proc. IEEE European Solid-State Circuits 
Conference, Sep. 2010, pp.546-549 
[2] Yo-Hao Tu, Hsiang-Hao Chang, Cheng-Liang Hung, 
and Kuo-Hsing Cheng, “A 3 GHz DLL-Based 
Clock Generator with Stuck Locking 
Protection , ” In Proc. IEEE International 
Conference on Electronics, Circuits and Systems, 
ICECS, Dec. 2010, pp. 106-109 
[3] Chi-Yang Chang, Cheng-Liang Hung, Yu-Chen Lin, 
Kuo-Hsing Cheng, “A 3 GHz spread-spectrum 
clock generator with a self-calibration technique,” 
In Proc. of IEEE International New Circuits and 
Systems, Jun. 2011, pp. 177-180 
[4] Po-Chun Huang, Chi-Jih Shih, Yu-Chang Tsai, 
Kuo-Hsing Cheng, “A phase error calibration DLL 
with edge combiner for wide-range operation,” In 
Proc. of IEEE International New Circuits and 
Systems, Jun. 2011, pp. 1-4 
[5] Cheng-Liang Hung, Kuo-Hsing Cheng, Yu-Chen Lin, 
Bo-Qian Jiang, Che-Hao Fan, and Chi-Yang Chang, 
“A 0.06-psRMS SSC-Induced Jitter, ΔΣ- 
Dithering-Free, 6-GHz Spread-Spectrum Clock 
Generator for Serial-ATA Generation,” In Proc. 
IEEE European Solid-State Circuits Conference, Sep. 
2011, pp.447-450 
本年度(2010-2011) 國內研討會 
[6] Chi-Yang Chang, Cheng-Liang Hung, Yu-Chen Lin 
and Kuo-Hsing Cheng, “A 3 GHz Spread-Spectrum 
Clock Generator with a Self-Calibration,” in Proc. 
21th VLSI Design/CAD, Aug. 2011  
[7] Che-Hao Fan, Cheng-Liang Hung, and Kuo- Hsing 
Cheng, “A 250-410 MHz Multiphase All-Digital 
DLL Using a Fast-Locking Scheme,” in Proc. 21th 
VLSI Design/CAD, Aug. 2011 
 2
心得筆記，因為我自己的研究主題主要為類比 IC 設計，而歐洲又是該領域之重鎮，
故在學術會議上往往有許多出色的論文發表。所以參加該會議實能對我的研究有許
多第一手的啟發。 
與會的收獲基本上除論文發表，文獻討論，最重要的是同時亦指導三位與會的
大學部專題生進行研究與學習，並報告他們的研究成果。三位學生均為中大傑出之
學生，不僅已具有研究能力，並且具有報告自己成果的能力，對大學部學生而言，
實屬難能可貴。而在參加會議之後，亦將有兩位入學台大電子所，一位在中大電機
所更進一步深造。 
三、建議 
從本次的經驗說明、大學部亦有機會產出優秀的研究成果，只是本次與會，該
三位學生並無法取得任何政府部門的補助，但幸好中大資電院另協助取得三萬元之
校內補助，再加上三位學生在各種競賽及獎學金，方得以成行。或許政府部門對出
席參加國際會議的補助亦可考慮放寬至大學部學生亦可申請。 
四、其他 
在回程時因轉機而在荷蘭阿姆斯特丹停留 20 小時，因此而得以帶學生門在該市
租借自行車進行四小時之城市巡行、師生門均感到此活動為本次出國與會最完美的
ending。 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：鄭國興 計畫編號：99-2221-E-008-101- 
計畫名稱：結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統--子計畫一：結合製
程變異考量之類比電路設計與自動化技術(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
本計畫之研究成
果發表於國內電
路設計研討會，以
2010 至 2011 之間
共計發表 2篇發表
於超大型積體電
路設計暨計算機
輔助設計研討會
(VLSI/CAD) 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
國外 論文著作 期刊論文 3 3 100% 篇 本計畫成果共計
產出 3 篇 SCI 論
文，其中含有 2篇
IEEE 長 篇 論 文
以、1篇 IEEE 短篇
論文。當中包含 1
篇 IEEE 
Solid-State 
Circuits Society
最 頂 尖 期 刊
(JSSC ， Rank 
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
