text
"['\n6. 주요계약 및 연구개발활동\n1. 주요 계약에 관한 사항\xa0 당분기말 현재 이행 중인 비경상적 계약사항은 다음과 같습니다.[지배회사의 내용 : 제련 부문]\n계약상대방\n계약의 목적 및 내용\n계약체결시기 및 계약기간\n계약금액 및 대금수수방법(기준)\n아름다운환경건설㈜\n석포제련소 3공장 오염토양 정화공사\xa0\n계약체결(변경)시기 : 2023.5.26계약기간 : 2021.5.30 ~ 2024.8.31\n계약금액 : 16,267 백만원대금지급 : 선급금 30%, 기성금 60%, 잔금 10%\n아름다운환경건설㈜\n석포제련소 2공장 TSL-1 주변부지 토목가시설 및 오염토양 굴착공사\n계약체결시기 : 2023.12.29계약기간 : 2023.12.29 ~ 2025.6.30\n계약금액 : 2,172 백만원대금지급 : 선급금 5%, 기성금 85%, 잔금 10%\n아름다운환경건설㈜\n석포제련소 2공장 주조상차동 주변부지 토목가시설 및 오염토양 굴착공사\n계약체결시기 : 2023.12.29계약기간 : 2023.12.29 ~ 2025.6.30\n계약금액 : 8,344 백만원대금지급 : 선급금 5%, 기성금 85%, 잔금 10%\n아름다운환경건설㈜\n석포제련소 1, 2공장 내부 토목가시설 및 오염토양 굴착공사\n계약체결시기 : 2023.12.29계약기간 : 2023.12.29 ~ 2025.6.30\n계약금액 : 19,276 백만원대금지급 : 선급금 5%, 기성금 85%, 잔금 10%\n에어프로덕츠코리아㈜\nVSA.3 신설 공사 설비구매\n계약체결시기 : 2023.02.15계약기간 : 2023.2.15 ~ 2024.12.1\n단가계약 : 14,500 백만원대금지급 : 선급금 20%, 기성금 70%, 잔금 10%\n아름다운환경건설㈜\n3공장 오염지하수 정화용역\n계약체결시기 : 2023.03.23계약기간 : 2023.3.23 ~ 2029.6.30\n단가계약 : 9,800 백만원대금지급 : 선급금 20%, 기성금 70%, 잔금 10%\n[종속회사의 내용: 전자부품 및 반도체 부문] \xa0해당사항 없음.2. 연구개발활동에 관한 사항 \xa0가. 연구개발활동의 개요\n\xa0 당사는 아연제련기술을 바탕으로 고순도 아연괴, 합금 아연괴, 조합 아연괴 및 부산물인 황산, 전기동, 황산동, 귀금속 부산물을 생산하여 이윤을 창출하고 있습니다. 또한 기업이윤을 극대화 하기 위해 유가금속 회수 및 신제품 개발사업 중심으로 연구개발을 추진하고 있으며 이에 대한 투자를 확충하고 있습니다. \xa0나. 연구개발 담당조직\n\xa0 당사는 체계적인 연구와 신제품 개발을 목적으로 부설연구소를 설립하여 운영하고 있으며, 현재 연구소는 석포 기술연구소와 안산 기술연구소로 구성되어 있으며, 각종 기술자료 및 정보수집을 통한 신제품 개발과 신규 사업계획에 중점을 둔 연구활동과 아연제련, 기타 조업과 관련된 문제가 발생할 경우 해결 방안에 대한 연구도 함께 진행하고 있습니다.\xa0\n기술연구소 조직도\n \xa0다. 연구개발 비용\n(단위 : 천원)\n구 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0 \xa0분\n2024년\n2023년\n2022년\n(주)영풍\n원재료비\n34,566\xa0\n129,578\n\xa0 \xa0 323,231\xa0\n인건비\n784,106\xa0\n3,203,811\n\xa0 3,620,918\xa0\n감가상각비\n126,581\xa0\n548,868\n\xa0 \xa0 281,616\xa0\n기타\n243,994\xa0\n1,080,573\n-372,833\xa0\n연구개발비용 계\n1,189,247\xa0\n4,962,830\n\xa0 3,852,932\xa0\n회계처리\n제조경비\n1,189,247\xa0\n4,962,830\n\xa0 3,852,932\xa0\n합계(매출액 대비비율)[연구개발비용계÷당기매출액 x 100]\n0.41%\n0.33%\n0.21%\n영풍전자(주)\n원재료비\n303,667\xa0\n3,741,667\n\xa0 6,541,440\xa0\n인건비\n317,119\xa0\n\xa0 1,054,601\n\xa0 \xa0 405,352\xa0\n기타\n1,657\xa0\n\xa0 \xa0 \xa0 \xa02,807\n\xa0 \xa0 \xa0 17,818\xa0\n연구개발비용 계\n622,443\xa0\n\xa0 4,799,075\n\xa0 6,964,610\xa0\n회계처리\n제조경비\n622,443\xa0\n\xa0 4,799,075\n\xa0 6,964,610\xa0\n연구개발비/매출액 비율 [연구개발비용계÷당기매출액 x 100]\n1.20%\n1.03%\n0.97%\n시그네틱스(주)\n원재료비\n143,678\xa0\n648,790\n\xa0 \xa0 638,715\xa0\n인건비\n871,465\xa0\n2,620,641\n\xa0 2,903,158\xa0\n기타\n179,533\xa0\n819,647\n\xa0 \xa0 786,870\xa0\n연구개발비용 계\n1,194,676\xa0\n4,089,078\n\xa0 4,328,743\xa0\n회계처리\n제조경비\n1,194,676\xa0\n4,089,078\n\xa0 4,328,743\xa0\n연구개발비/매출액 비율 [연구개발비용계÷당기매출액 x 100]\n3.46%\n2.20%\n1.51%\n(주)코리아써키트\n원재료비\n595,407\xa0\n2,224,980\n\xa03,232,321\xa0\n인건비\n378,811\xa0\n2,471,993\n\xa0534,546\xa0\n감가상각비\n4,297\xa0\n-\n-\n위탁용역비\n13,425\xa0\n147,955\n\xa0195,355\xa0\n기타\n128,259\xa0\n256,821\n\xa0183,578\xa0\n연구개발비용 계\n1,120,198\xa0\n5,101,749\n\xa04,145,800\xa0\n회계처리\n제조경비\n1,120,198\xa0\n5,101,749\n\xa04,145,800\xa0\n연구개발비/매출액 비율 [연구개발비용계÷당기매출액 x 100]\n0.66%\n0.80%\n0.52%\n(주)테라닉스\n기타\n4,248\xa0\n39,313\n\xa044,878\xa0\n연구개발비용 계\n4,248\xa0\n39,313\n\xa044,878\xa0\n회계처리\n제조경비\n4,248\xa0\n39,313\n\xa044,878\xa0\n연구개발비/매출액 비율 [연구개발비용계÷당기매출액 x 100]\n0.02%\n0.04%\n0.05%\n(주)인터플렉스\n원재료비\n1,445\xa0\n13,227\xa0\n27,835\xa0\n인건비\n74,329\xa0\n280,294\xa0\n522,987\xa0\n기타\n4,447\xa0\n13,564\xa0\n7,115\xa0\n연구개발비용 계\n80,221\xa0\n307,085\xa0\n557,937\xa0\n회계처리\n제조경비\n80,221\xa0\n307,085\xa0\n557,937\xa0\n연구개발비/매출액 비율 [연구개발비용계÷당기매출액 x 100]\n0.12%\n0.12%\n0.20%\n\xa0 라. 연구개발 실적\n사업부문\n과제명\xa0\n목적\n실적\n제련 부문\n\xa0신원료 검토\n신규원료 확보\n- \xa0LFP배터리 건식재활용 기술개발 진행- Secondary source 발굴 및 도입 진행 - xEV/ESS 중대형배터리 건식재활용 기술개발 국책과제 진행\xa0\n\xa0신공정 개발\n공정개선 및 개발\n- xEV/ESS 중대형배터리 건식제련 Pilot Plant 건설 진행- xEV/ESS 건식부산물 습식제련공정 개발 진행- 탄소배출저감을 위한 Direct Smelting 공정 개발 진행- 전행공정개선 활동 진행- 은부산물 처리공정 기술개발\n전자부품 부문\nFCBGA 개발\n고집적 반도체 칩을 메인보드와 연결하기 위한 고집적 패키지 기판으로 반도체 칩과 패키지 기판을 Flip chip Bump로 연결하며, 전기 및 열적 특성을 향상 시킴\n고집적 패키지 기판으로 전기 신호 교환이 많은 CPU(중앙처리장치), GPU(그래픽처리장치)에 주로 사용되는 고사양 제품이고 AI, 5G, 자동차, 서버, 네트워크용 등 다양한 응용처에서 수요가 급성장하고 있음\nAntenna on PCB 개발\n두개의 두께가 다른 Core와 층간 두께가 다른 불균형한 절연층을 가진 신규 구조의 안테나 제품 개발\n5G 및 Antenna의 신규 시장 진입 확보하고 새로운 구조에 대한 기술력 확보\n스트레쳐블 디스플레이용 Rigid-Flex 개발\n차세대 디스플레이 구동에 필요한 DDIC 실장보드와 연신 플렉스 기능을 동시에 구현할 수 있는 신제품 개발\n1. 20% 이상의 고연신 원자재 발굴 및 개발 2. IC 실장이 가능한 미세회로 구현, 고내열 Substrate 개발\n\xa0투명디스플레이용 FPCB개발\n국책사업인 투명디스플레이 패널/모듈 개발에 필요한 FPCB 개발을 통한 경쟁력 우위 확보\n1. FPCB 원자재 밀찰력 및 반발력 측정 실시2. 임피던스 및 전송손실 측정, 투과율 측정 실시\n\xa0Stack via개발\n차세대 제품군 시장 선점 및 첨단 기술력 확보로 \xa0매출 증대 효과\nStack via 또는 All lVH의 통상적인 명칭으로 사용되며, Mobile phone 제품군에 적용\n\xa0System on Package\xa0\nEmbedded Active & Passive및 Fine pattern, 극소경 Micro via 등의 차세대 기술과 높은 신뢰성 확보로 새로운 제품군의 시장 확대와 시장선점으로 매출 증대 효과\nSystem on Package라는 \xa0통상적인 명칭으로 사용되며, Packge substrate 제품군에 적용. 특히 대용량 제품이 PCB 내에서 System화 되면서 시장 확대가 급격히 늘어날 것으로 기대됨\n\xa0Optical PCB\n차세대 제품군 시장 선점 및 첨단 기술력 확보로 매출 증대효과, 특히 고속 대용량 기술 Upgrade 효과가 큼\n광 PCB라는 통상적인 명칭으로 사용되며, 차세대 고속 대용량의 다양한 제품군에 적용. Mobile phone 및 System board등 다채널 고속 신호전달 제품에 대하여 용도가 크게 확대될 것임\n\xa0고집적 Hole Plugging Ink 개발\n고집적 HDI PCB 및 PKG Substrate에 적용되는 Plugging \xa0Ink의 국산화로 이익 증대 및 기술 선점 효과\n통상 Hole Plugging Ink의 명칭으로 사용되며, 고가의 Ink를 국산화함으로써 국가이익에 기여할수 있고, HDI 및 PKG Substrate 제품군에 적용가능하여 그 활용도가 매우 높음\n\xa0Fine Scrap 공법 개발\nMCCL 원판 기준 산출수 극대화\nFine scrap 또는 FinePitch의 통상적인 명칭 사용하며 BLU LED 제품군에 사용.\n\xa0복합 금형 개발\n금형 사용수 절감(2벌 -> 1벌), 생산성 증대\n복합 금형 통상적인 명칭으로 사용되며, LED Lighting, BLU 제품군에 사용\n\xa0PI Type MCCL 개발\n제품수율 극대화 및 산출수 향상을 통한 원가절감\nPI Type MCCL 라는 통상적인 명칭으로 사용되며, BLU LED에 주로 사용, Bendarble Metal PCB에도 적용가능.\n\xa0광전 Rigid-Flex 인쇄회로기판 개발\n광배선을 이용한 고속전송용 FPCB개발\n고객사 연구소 구동 및 평가 완료\n\xa070pitch 미세회로 개발\n대용량의 Data 전송을 위한 미세회로 개발\n적용 제품 양산중\n\xa0LCP적용 FPCB 개발\n고속전송을 위한 저유전율 LCP적용 FPCB 개발\n고객사 샘플 제출\n\xa0임베디드 캐패시터 PCB용 박막 고유전복 합체소재 개발\n내장형 캐패시터에 적용 가능한 신소재 개발을 함으로써, 새로운 공법의 내장형 기판 생산 가능\n고유전 필름 소재를 사용한 Embedded PCB는 통상 Embedded PCB로 명칭되며, 세라믹 소자가 구 현하지 못하는 박형 Embedded PCB를 구현가능하며, 유연성 부여도 가능할 것으로 기대됨.\n\xa0전장용 LED 개발 (COB TYPE)\n제품 수율 극대화 및 \xa0고방열 효과 기대\n전장용 COB LED Lighting 라는 통상적인 명칭으로 사용되며, 전장용 Lighting으로 사용되며, 향후 고출력 LED에 적용 가능\n\xa0Coin Embedded PCB 개발\n중계기 고주파 회로에 열방출 효과를 극대화 및 원가 절감 효과\nCoin Embedded PCB라는 통상적인 명칭으로 사용되며, LTE 중계기의 고주파 회로 기판으로 사용되며 향후 LTE 중계기 확대 적용 예정\n\xa0적층형 반도체의 인터커넥션을 위한 레이저 드릴링 장비 개발\nGlass에 미세 Hole 가공이 가능한 장비개발을 함으로써, 새로운Glass Interposer 기판 생산 가능\nGlass 소재를 사용한 Interposer PCB는 통상 TGV(Through Glass Via)로 명칭되며, Organic 소재가 못하는 Interposer PCB를 구현 가능하게 하며, 3D PKG도 가능할 것으로 기대됨.\n\xa0MSAP 공법을 활용한 초미세회로\nPackage 수준의 초미세회로 개발을 통한 차세대 모델 대응\nBumping 패드를 MSAP 공법을 활용하여 구현 및 실제 D-IC 부품 실장 후 화면점등 확인\n\xa0Photo Imageable CVL 개발\nFlexible 특성과 정교한 Design 구현이 필요한 제품 영역에 Photo 타입의 커버레이 적용을 통해 해결이 가능\n고객사 개발샘플에 적용하고 생산하고 있으며, 양산 예정\n\xa0고반사 DFSR 개발\nLED 발광효율을 높이기 위한 고반사 White SR 필요\n고객사 개발샘플에 적용하고 생산하고 있으며, 양산 예정\n\xa0Cavity 공법 R/F 개발\n부품 실장 후 제품 Total 두께를 낮추기 위한 공법 개발 필요\n고객사 개발샘플에 적용하고 생산하고 있으며, 양산 예정\n\xa0Hole Filing 개발\n고 신뢰성 및 과열을 방기하기 위한 Cooling 및 Laser via Hole에 대한 신뢰성 향상\n얇은 두께에 고단층 제품 구조에 대한 신뢰성 확보를 위한 기존 Laser Via Hole 방식을 PTH+Fill 도금을 통한 열 방출 효과 및 Via Crack에 대한 신뢰성 향상\xa0\n\xa0Etch Back 개발\nModule 연결 소켓에 단차를 주어 전기적 신호에 대한 노이즈 감소\n메모리 연결 소켓 과 Tab 단자 접전시 안정화를 위한 디자인 적용 통한 제품안정성 향상\n반도체 부문\n\xa0FC wide boat 및 장비 개발\nUnit matrix 증가에 따른 원가 경쟁력 확보 및 이익 창출\n내부 공정 평가 완료 및 양산 적용 중.\n\xa0SIP Module 개발\n제품 확대에 따른 경쟁력 확보\n공정 평가 완료 및 Customer Sample 대응.\n\xa0Multi Chip Module Package 개발\n제품 확대에 따른 경쟁력 확보\n공정 평가 완료 및 양산 적용 중.\n\xa0Cu pillar + Non-SOP Package 개발\n130um 이하 Fine Pitch 경쟁력 확보\n공정 평가 완료 및 양산 적용 중.\n\xa0Hybrid Package 개발\n제품 확대에 따른 경쟁력 확보\n공정 평가 완료.\n\xa0Exposed MUF Package 개발\n제품 Line up 확대에 따른 경쟁력 확보\nQualification 완료 및 양산 중\n\xa07nm Silicon Node Package 개발\n제품 Line up 확대에 따른 경쟁력 확보\nQualification 완료 및 양산 중\n5nm Silicon Node Package 개발\n제품 Line up 확대에 따른 경쟁력 확보\n공정 개발 및 샘플 개발 완료\n\xa090um fine pitched BOF 제품 개발\n미세 Bump pitched 제품 확대에 따른 경쟁력 확보 & 공정 수율 극대화\n공정 평가 완료 및 양산 적용 중.\n\xa0Dicing Saw Edge Die Uncut 개발\nWafer 최외곽 uncut 적용에 의한 edge die flying 문제 개선\n공정 평가 완료 및 양산 적용 중.\n\xa0Smartcard 용 지문 인식 제품 개발\nID 카드 / 보안 카드 시장 목적의 thin 지문 인식 제품 개발\n고객 신뢰도 평가 및 양산 승인 완료\n\xa0MCU 제품 개발\n지문 인식 control device로써 smartcard 탑재 목적\n고객 신뢰도 평가 및 양산 승인 완료\n\xa0Smartphone side key 지문 인식  제품 개발\nSlim/ narrow size 지문 인식 제품으로 smartphone의 측면 탑재\n고객 신뢰도 평가 및 양산 적용 중\n\xa0Ultrathin Optical 지문 센서 개발\nThin package 기술을 통해서 optical module 지문 센서의 두께를 낮출 수 있음\n공정 개발 및 샘플 개발 완료\n\xa0 eFBGA Max0.5T 개발\nThin PKG Max 0.5T개발에 따른 이익 창출\n내부 공정,신뢰성 평가 완료 및 양산 적용 중.\n\xa0Ultra Thin Wafer Packaging  기술 개발\xa0\n5um DAF(die attach film)적용 개발을 통해 경쟁력 확보\n내부 공정,신뢰성 평가 완료 및 고객 Qualification pass.\nLow Depth Mark 기술 개발\nMax 35um Low Depth Mark 기술 개발을 통해 경쟁력 확보 및 이익 창출\n내부 공정 평가 완료 및 양산 적용 중.\n']"
