<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:21.2021</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.12.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0180603</applicationNumber><claimCount>23</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>피드백 입력을 갖는 시스토릭 어레이를 이용한 확장 가능한 희소 매트릭스 곱셈 가속</inventionTitle><inventionTitleEng>SCALABLE SPARSE MATRIX MULTIPLY ACCELERATION USING  SYSTOLIC ARRAYS WITH FEEDBACK INPUTS</inventionTitleEng><openDate>2021.11.15</openDate><openNumber>10-2021-0135415</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 호스트 인터페이스, 호스트 인터페이스와 연결된 패브릭 상호접속부, 패브릭 상호접속부와 연결된 하나 이상의 하드웨어 타일을 포함하는 가속기 장치가 본 명세서에 설명되어 있으며, 하나 이상의 하드웨어 타일은 피드백 입력을 갖는 시스토릭 어레이를 포함하는 희소 매트릭스 곱셈 가속 하드웨어를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 병렬 프로세서로서, 명령어를 디코딩된 명령어로 디코딩하는 디코딩 유닛 - 상기 디코딩된 명령어는, 병렬 내적 연산(parallel dot product operation)을 수행하는 명령어임 - 과, 시스토릭(systolic) 프로세싱 파이프라인의 복수의 파이프라인 스테이지를 통해 상기 디코딩된 명령어를 실행하는 파이프라인된 시스토릭 내적 유닛 - 상기 디코딩된 명령어의 실행 동안, 제1 파이프라인 스테이지에서 계산된 내적은 출력 하드웨어를 통해 출력 메모리 및 제2 파이프라인 스테이지 중 하나로부터 선택된 위치에 선택적으로 기록되도록 구성되고, 제3 파이프라인 스테이지에서 계산된 내적은 출력 하드웨어를 통해 상기 출력 메모리 및 상기 제1 파이프라인 스테이지 중 하나로부터 선택된 위치에 선택적으로 기록되도록 구성됨 - 을 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 디코딩된 명령어는 제1 소스 피연산자 및 제2 소스 피연산자와 연관되고, 상기 제1 소스 피연산자는 제1 매트릭스의 복수의 데이터 요소를 저장하는 메모리에 대한 참조이고, 상기 제2 피연산자는 제2 매트릭스의 복수의 데이터 요소를 저장하는 메모리에 대한 참조인, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 소스 피연산자에 기초하여, 상기 제1 매트릭스의 상기 복수의 데이터 요소를 상기 시스토릭 내적 유닛의 메모리 내로 판독하고, 상기 제2 소스 피연산자에 기초하여, 상기 제2 매트릭스의 상기 복수의 데이터 요소를 상기 시스토릭 내적 유닛의 메모리 내로 판독하는, 하드웨어 회로를 더 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제2 매트릭스의 상기 복수의 데이터 요소 내의 0이 아닌 값을 검출하고, 검출된 상기 제2 매트릭스의 상기 복수의 데이터 요소 내의 0이 아닌 값을 하나 이상의 데이터 요소를 포함하는 그룹으로 그룹화하는 하드웨어 회로를 더 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 그룹은 상기 시스토릭 프로세싱 파이프라인의 다수의 파이프라인 스테이지와 대응하는 다수의 데이터 요소를 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 그룹의 제1 데이터 요소를 상기 제1 파이프라인 스테이지에 제공하고, 상기 그룹의 제2 데이터 요소를 상기 제2 파이프라인 스테이지에 제공하는 하드웨어 회로를 더 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제3 파이프라인 스테이지는 상기 제2 파이프라인 스테이지이고, 상기 시스토릭 프로세싱 파이프라인은 2개의 파이프라인 스테이지를 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 제2 파이프라인 스테이지와 상기 제3 파이프라인 스테이지 사이에 제4 파이프라인 스테이지를 더 포함하고, 상기 시스토릭 프로세싱 파이프라인은 4개의 파이프라인 스테이지를 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 제1 매트릭스의 복수의 데이터 요소의 제1 세트를 상기 제1 파이프라인 스테이지에 제공하고, 상기 제2 매트릭스의 복수의 데이터 요소의 제2 세트를 상기 제2 파이프라인 스테이지에 제공하는 하드웨어 회로를 더 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 시스토릭 프로세싱 파이프라인은 제1 시스토릭 프로세싱 파이프라인이고, 상기 파이프라인된 시스토릭 내적 유닛은 제2 시스토릭 프로세싱 파이프라인을 포함하는, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제1 시스토릭 프로세싱 파이프라인 및 상기 제2 시스토릭 프로세싱 파이프라인의 각 파이프라인 스테이지는 하나 이상의 프로세싱 요소를 포함하고, 각각의 프로세싱 요소는 복수의 병렬 프로세서 채널을 포함하며, 각각의 병렬 프로세서 채널은 복수의 데이터 요소의 벡터에 대한 연산을 수행하도록 구성 가능한, 병렬 프로세서.</claim></claimInfo><claimInfo><claim>12. 가속기 장치로서,  호스트 인터페이스와, 상기 호스트 인터페이스에 결합된 패브릭 상호접속부와, 상기 패브릭 상호접속부에 결합된 하나 이상의 하드웨어 타일 - 상기 하나 이상의 하드웨어 타일은 피드백 입력을 갖는 모듈식 시스토릭 프로세싱 어레이를 포함하는 희소 매트릭스 곱셈 가속 하드웨어를 포함하며, 상기 모듈식 시스토릭 프로세싱 어레이는 제1 개수의 파이프라인 경로를 갖는 하나 이상의 프로세싱 어레이모듈을 포함하고, 상기 제1 개수의 파이프라인 경로는 제2 개수의 파이프라인 스테이지를 가지며, 제1 파이프라인 스테이지는 최종 파이프라인 스테이지로부터 피드백 출력을 수신하도록 구성가능함 - 을 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 모듈식 시스토릭 프로세싱 어레이는 복수의 어레이 모듈을 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 하나 이상의 프로세싱 어레이 모듈은, 제1 소스 입력과 연관된 데이터 요소를 판독하는 공유된 하드웨어 회로 및 제2 소스 입력과 연관된 데이터 요소를 판독하는 개별 하드웨어 회로로 구성된 파이프라인 경로를 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서, 상기 하나 이상의 프로세싱 어레이 모듈은, 제1 소스 입력과 연관된 데이터 요소를 판독하는 개별 하드웨어 회로 및 제2 소스 입력과 연관된 데이터 요소를 판독하는 개별 하드웨어 회로로 구성된 파이프라인 경로를 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 하나 이상의 프로세싱 어레이 모듈은, 상기 제2 소스 입력에서 0이 아닌 데이터 요소를 검출하고, 상기 제2 소스 입력의 0이 아닌 데이터 요소 및 상기 제2 소스 입력의 0이 아닌 데이터 요소에 대응하는 상기 제1 소스 입력의 데이터 요소에 기초하여 선택적으로 내적 연산을 수행하도록 구성된 하드웨어 회로를 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 하나 이상의 프로세싱 어레이 모듈은 각 파이프라인 스테이지에 대해 개별 출력 하드웨어를 포함하는 파이프라인 경로를 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 하나 이상의 프로세싱 어레이 모듈은 제1 입력 세트를 갖는 제1 내적 명령어를 실행하도록 구성가능한 제1 파이프라인 경로와, 제2 입력 세트를 갖는 제2 내적 명령어를 실행하도록 구성가능한 제2 파이프라인 경로를 포함하는, 가속기 장치.</claim></claimInfo><claimInfo><claim>19. 멀티-스테이지 프로세싱 파이프라인을 갖는 하드웨어 매트릭스 곱셈 가속기를 통해 입력 매트릭스 세트에 대한 내적 연산을 수행하는 방법으로서,  제1 소스 피연산자를 통해, 제1 매트릭스의 복수의 데이터 요소를 하드웨어 매트릭스 곱셈 가속기의 메모리 내로 판독하는 단계와, 제2 소스 피연산자를 통해, 제2 매트릭스의 복수의 데이터 요소를 상기 하드웨어 매트릭스 곱셈 가속기의 상기 메모리 내로 판독하는 단계와, 상기 제2 매트릭스의 상기 복수의 데이터 요소 내에서 0이 아닌 값을 검출하는 단계와, 상기 제2 매트릭스의 상기 복수의 데이터 요소 내의 상기 0이 아닌 값을 하나 이상의 데이터 요소를 포함하는 그룹으로 그룹화하는 단계 - 상기 그룹의 다수의 데이터 요소는 상기 하드웨어 매트릭스 곱셈 가속기의 상기 멀티-스테이지 프로세싱 파이프라인 내의 다수의 스테이지와 대응함 - 와, 상기 그룹의 데이터 요소를 상기 프로세싱 파이프라인의 대응하는 스테이지에 제공하는 단계와, 제공된 상기 그룹의 데이터 요소를 상기 제1 매트릭스의 복수의 데이터 요소와 곱하여 곱 집합(set of products)을 생성하는 단계와, 상기 곱 집합을 합산하고 상기 곱 집합의 합을 누산기 값에 누산하는(accumulating) 단계와, 상기 누산기 값을 상기 프로세싱 파이프라인의 다음 스테이지에 기록하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 누산기 값을 상기 프로세싱 파이프라인의 다음 스테이지에 기록하는 단계는 파이프라인 피드백 값을 상기 프로세싱 파이프라인의 제1 스테이지에 기록하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서, 상기 그룹의 데이터 요소를 상기 프로세싱 파이프라인의 대응하는 스테이지에 제공하는 단계는, 상기 데이터 요소를 상기 대응하는 스테이지의 프로세싱 요소의 복수의 채널에 브로드캐스팅하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서, 상기 제2 매트릭스의 상기 복수의 데이터 요소 내에서 0이 아닌 값을 검출하는 단계는 상기 하드웨어 매트릭스 곱셈 가속기의 상기 메모리 내에서 상기 0이 아닌 값을 검출하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제19항 내지 제22항 중 어느 한 항의 방법을 수행하는 수단을 포함하는 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>MAIYURAN, Subramaniam</engName><name>마이유란 수브라마니암</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>PARRA, Jorge</engName><name>파라 호르헤</name></inventorInfo><inventorInfo><address>인도 케이에이 ****** 방갈로르 카...</address><code> </code><country> </country><engName>PAL, Supratim</engName><name>팔 수프라팀</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>GARG, Ashutosh</engName><name>가그 아슈토시</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>MARWAHA, Shubra</engName><name>마와하 슈브라</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>GURRAM, Chandra</engName><name>구람 찬드라</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>STARKEY, Darin</engName><name>스타키 다린</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>BORKAR, Durgesh</engName><name>보카르 더르게시</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>GEORGE, Varghese</engName><name>조지 바르헤세</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>인도</priorityApplicationCountry><priorityApplicationDate>2020.05.05</priorityApplicationDate><priorityApplicationNumber>202041019059</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.06.26</priorityApplicationDate><priorityApplicationNumber>16/913,800</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.12.22</receiptDate><receiptNumber>1-1-2020-1394466-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(WIPO)</documentEngName><documentName>우선권주장증명서류제출서(WIPO)</documentName><receiptDate>2020.12.24</receiptDate><receiptNumber>9-1-2020-9012592-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2020.12.24</receiptDate><receiptNumber>9-1-2020-9012664-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.12.21</receiptDate><receiptNumber>1-1-2023-1440475-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.12.21</receiptDate><receiptNumber>1-1-2023-1440494-49</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200180603.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937777e4da1951b112d66c318faf341793ebd74313ef73182e178686c4dcfb87738d42b9ae6b4d34f6e6220a6d8254f27f07e98bd1fa70b1a2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6e5eafb07d5e898c4e87712e877bd5447ddb0a33d902e2f1950318312b3bfed23d26ce01227b325cbe864906888472d4895c07fc22c8eb0f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>