static int exynos4212_clk_ip_isp0_ctrl(struct clk *clk, int enable)\r\n{\r\nreturn s5p_gatectrl(EXYNOS4_CLKGATE_IP_ISP0, clk, enable);\r\n}\r\nstatic int exynos4212_clk_ip_isp1_ctrl(struct clk *clk, int enable)\r\n{\r\nreturn s5p_gatectrl(EXYNOS4_CLKGATE_IP_ISP1, clk, enable);\r\n}\r\nstatic int exynos4212_clock_suspend(void)\r\n{\r\ns3c_pm_do_save(exynos4212_clock_save, ARRAY_SIZE(exynos4212_clock_save));\r\nreturn 0;\r\n}\r\nstatic void exynos4212_clock_resume(void)\r\n{\r\ns3c_pm_do_restore_core(exynos4212_clock_save, ARRAY_SIZE(exynos4212_clock_save));\r\n}\r\nvoid __init exynos4212_register_clocks(void)\r\n{\r\nint ptr;\r\nexynos4_clkset_group_list[4] = NULL;\r\nexynos4_clkset_group_list[6] = &clk_mout_mpll_user.clk;\r\nexynos4_clkset_aclk_top_list[0] = &clk_mout_mpll_user.clk;\r\nexynos4_clk_mout_mpll.reg_src.reg = EXYNOS4_CLKSRC_DMC;\r\nexynos4_clk_mout_mpll.reg_src.shift = 12;\r\nexynos4_clk_mout_mpll.reg_src.size = 1;\r\nfor (ptr = 0; ptr < ARRAY_SIZE(sysclks); ptr++)\r\ns3c_register_clksrc(sysclks[ptr], 1);\r\ns3c_register_clksrc(clksrcs, ARRAY_SIZE(clksrcs));\r\ns3c_register_clocks(init_clocks_off, ARRAY_SIZE(init_clocks_off));\r\ns3c_disable_clocks(init_clocks_off, ARRAY_SIZE(init_clocks_off));\r\nregister_syscore_ops(&exynos4212_clock_syscore_ops);\r\n}
