## 1.1 RISC-V 處理器簡介

RISC-V (Reduced Instruction Set Computing Five) 是一種開源的指令集架構 (Instruction Set Architecture, ISA)。RISC-V 處理器有簡潔、靈活、可擴展的特性，適用於低功耗、高效能的系統。

傳統的 RISC 處理器，如 MIPS、ARM，有許多實現方式，有些嚴格按照架構的實現，而有些則只實現部分指令集，且指令的定義也不完全一致。RISC-V 定義了一套完整、公開的指令集，針對不同的應用需求，可以靈活地選擇指令集的子集合，甚至可以自由地設計屬於自己的指令。

RISC-V 的設計可分為基本指令集 (Base Instruction Set) 與標準擴展指令集 (Standard Extension) 兩部分。基本指令集是包含了最基本的指令，必需實現，而標準擴展指令集則是針對不同的需求設計而成，如浮點運算、向量運算等。

RISC-V 也有適用於嵌入式系統的精簡指令集 (RV32E)，此指令集是在 RV32I 的基礎上，精簡了一些指令，以減少面積和功耗，因此適合用於一些有限的嵌入式系統。