
module Mux_8to1(i, s, o);
input [7:0] i;
input [2:0] s;
output reg o;

always @ (i or s) begin
case (s)
2'b000 : o <= i[0];
2'b001 : o <= i[1];
2'b010 : o <= i[2];
2'b011 : o <= i[3];
2'b100 : o <= i[4];
2'b101 : o <= i[5];
2'b110 : o <= i[6];
2'b111 : o <= i[7];

endcase
end
endmodule