<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7s50csga324-1" LaunchTime="1703242700">
  <File Type="PA-TCL" Name="main.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="main_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="main_reports.tcl"/>
  <File Type="RDS-RDS" Name="main.vds"/>
  <File Type="RDS-UTIL" Name="main_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="main_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="main.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="main_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="main_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/WriteToRegister.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="Q:/Users/thkim/Arty_S7/DDS/v1_00/v1_00.srcs/sources_1/new/WriteToRegister.v"/>
        <Attr Name="ImportTime" Val="1518185346"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ascii2decimal.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="Q:/Users/thkim/Arty_S7/IntervalMeasure/v1_0/v1_0.srcs/sources_1/new/ascii2decimal.v"/>
        <Attr Name="ImportTime" Val="1513044516"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AD9912_DAC8734_main.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../AD9910_CODE/Verilog17/AD9912_DAC8734/v1_00/v1_00.srcs/sources_1/new/AD9912_DAC8734_main.sv"/>
        <Attr Name="ImportTime" Val="1526651835"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/DAC8734.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="Q:/Users/thkim/Arty_S7/DAC8734/v1_00/v1_00.srcs/sources_1/new/DAC8734.v"/>
        <Attr Name="ImportTime" Val="1518489015"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/spi_single_output.sv">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../AD9910_CODE/Verilog17/AD9910/AD9910.srcs/sources_1/new/spi_single_output.sv"/>
        <Attr Name="ImportTime" Val="1598468078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/gpo_core_prime_addr.sv">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../AD9910_CODE/Verilog17/AD9910/AD9910.srcs/sources_1/new/gpo_core_prime_addr.sv"/>
        <Attr Name="ImportTime" Val="1598468078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/rto_core_prime_addr.sv">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../AD9910_CODE/Verilog17/AD9910/AD9910.srcs/sources_1/new/rto_core_prime_addr.sv"/>
        <Attr Name="ImportTime" Val="1598468078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="main"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Arty_S7/Arty-S7-50-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="Q:/Users/thkim/Arty_S7/Arty-S7-50-Master.xdc"/>
        <Attr Name="ImportTime" Val="1511436612"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/Arty_S7/Arty-S7-50-Master.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Flow_PerfOptimized_high" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design">
      <Option Id="ResourceSharing">2</Option>
      <Option Id="NoCombineLuts">1</Option>
      <Option Id="KeepEquivalentRegisters">1</Option>
      <Option Id="ShregMinSize">5</Option>
      <Option Id="FsmExtraction">1</Option>
      <Option Id="RepFanoutThreshold">400</Option>
    </Step>
  </Strategy>
</GenRun>
