<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>VCS的使用笔记 - 编程爱好者博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="VCS的使用笔记" />
<meta property="og:description" content="VCS VCS是一个编译型Verilog仿真器，用于验证数字电路设计的正确性。VCS可以进行逻辑仿真、时序仿真和功耗仿真。
VCS的工作流程如下：
将Verilog或SystemVerilog代码转化为C代码。在Linux环境下使用C编译器编译C代码，并链接库文件，生成可执行文件。运行生成的可执行文件，对设计进行仿真。 vcs source_files [compile_time_options]命令：用于编译Verilog代码，并生成可执行文件(simv)用于仿真。
其中，source_files 指定了要编译的源文件列表，可以是多个文件，文件名之间用空格分隔。 compile_time_options 是编译时的选项，指定VCS如何进行编译，例如优化级别、调试信息等。
常见的[compile_time_options] -Mupdate:增量编译。当需要对一个或多个文件进行修改并重新编译时，使用-Mupdate命令可以避免重复编译，从而节省时间。
-R：编译后立即执行。
-gui:图形化界面
-l &lt;filename&gt;：保存一些运行时的log文件
-sverilog：支持SystemVerilog
-v lib_file：表示将库文件lib_file加入vcs的库搜索路径中。如果RTL代码中有IP，vcs会在lib_file这个文件中去搜索这个IP
-y lib_dir: 添加一个路径，用于搜索模块定义
&#43;libext&#43;:在lib库中搜索指定后缀名的文件
&#43;incdir&#43;&lt;directory&gt;:将 &lt;directory&gt; 添加到头文件搜索路径中，以便编译器可以找到在源代码中使用 ``include 包含的文件。 假设有一个名为 &#39;example.v&#39;的 Verilog 源代码文件包含：include “header.h”,而header.h在/home/user/include目录下，则可以使用命令：vcs &#43;incdir&#43;/home/user/include example.v`
-f file:指定一个文件作为VCS命令行参数的输入源。每个参数占据文件中的一行。
-o filename:改变生成的可执行的文件的名字，不叫simv了
仿真过程 simv [run_time_options]：[run_time_options]制定了vcs如何执行仿真
常见的[run_time_options] -s:停止仿真
-l logfile:把仿真时的输出和日志存到logfile文件中
在VCS中使用DesignWare库 DesignWare 库是 Synopsys 公司提供的一个硬件 IP 核库，包含了许多用于 SoC 设计的可重用 IP 核和子系统。
vcs -v $DW_ROOT/dw/sim_ver/:把DW库的路径添加到搜索路径中，其中DW_ROOT就是DW库的根目录。
当然verilog代码中也要include的所用的模块，比如：``include “dw/axi_master/verif/dw_axi_master.sv”`
VCS debugging 命令行debug：UCLI，不好用、不常用
verdi：专门用于debug
DVE：vcs的GUI界面
要考虑的方面：仿真速度、信号可见性、信号可追踪性tractability、可用性" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bchobby.github.io/posts/07e4a09970e23472eb5557e5fdccee2d/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-10-27T20:17:47+08:00" />
<meta property="article:modified_time" content="2023-10-27T20:17:47+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程爱好者博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程爱好者博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">VCS的使用笔记</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="VCS_0"></a>VCS</h2> 
<p>VCS是一个编译型Verilog仿真器，用于验证数字电路设计的正确性。VCS可以进行逻辑仿真、时序仿真和功耗仿真。</p> 
<p>VCS的工作流程如下：</p> 
<ol><li>将Verilog或SystemVerilog代码转化为C代码。</li><li>在Linux环境下使用C编译器编译C代码，并链接库文件，生成可执行文件。</li><li>运行生成的可执行文件，对设计进行仿真。</li></ol> 
<p><code>vcs source_files [compile_time_options]</code>命令：用于编译Verilog代码，并生成可执行文件(simv)用于仿真。<br> 其中，<code>source_files</code> 指定了要编译的源文件列表，可以是多个文件，文件名之间用空格分隔。 <code>compile_time_options</code> 是编译时的选项，指定VCS如何进行编译，例如优化级别、调试信息等。</p> 
<h4><a id="compile_time_options_13"></a>常见的[compile_time_options]</h4> 
<p><code>-Mupdate</code>:增量编译。当需要对一个或多个文件进行修改并重新编译时，使用<code>-Mupdate</code>命令可以避免重复编译，从而节省时间。</p> 
<h4><a id="_17"></a></h4> 
<p><code>-R</code>：编译后立即执行。</p> 
<p><code>-gui</code>:图形化界面</p> 
<p><code>-l &lt;filename&gt;</code>：保存一些运行时的log文件</p> 
<p><code>-sverilog</code>：支持SystemVerilog</p> 
<p><code>-v lib_file</code>：表示将库文件lib_file加入vcs的库搜索路径中。如果RTL代码中有IP，vcs会在lib_file这个文件中去搜索这个IP</p> 
<p><code>-y lib_dir</code>: 添加一个路径，用于搜索模块定义</p> 
<p><code>+libext+</code>:在lib库中搜索指定后缀名的文件</p> 
<p><code>+incdir+&lt;directory&gt;</code>:将 <code>&lt;directory&gt;</code> 添加到头文件搜索路径中，以便编译器可以找到在源代码中使用 ``include<code> 包含的文件。 假设有一个名为 'example.v'的 Verilog 源代码文件包含：</code>include “header.h”<code>,而header.h在/home/user/include目录下，则可以使用命令：</code>vcs +incdir+/home/user/include example.v`</p> 
<p><code>-f file</code>:指定一个文件作为VCS命令行参数的输入源。每个参数占据文件中的一行。</p> 
<p><code>-o filename</code>:改变生成的可执行的文件的名字，不叫simv了</p> 
<h3><a id="_40"></a>仿真过程</h3> 
<p><code>simv [run_time_options]</code>：[run_time_options]制定了vcs如何执行仿真</p> 
<h4><a id="run_time_options_44"></a>常见的[run_time_options]</h4> 
<p><code>-s</code>:停止仿真</p> 
<p><code>-l logfile</code>:把仿真时的输出和日志存到logfile文件中</p> 
<h4><a id="VCSDesignWare_50"></a>在VCS中使用DesignWare库</h4> 
<p>DesignWare 库是 Synopsys 公司提供的一个硬件 IP 核库，包含了许多用于 SoC 设计的可重用 IP 核和子系统。</p> 
<p><code>vcs -v $DW_ROOT/dw/sim_ver/</code>:把DW库的路径添加到搜索路径中，其中DW_ROOT就是DW库的根目录。</p> 
<p>当然verilog代码中也要include的所用的模块，比如：``include “dw/axi_master/verif/dw_axi_master.sv”`</p> 
<h3><a id="VCS_debugging_58"></a>VCS debugging</h3> 
<p>命令行debug：UCLI，不好用、不常用<br> verdi：专门用于debug<br> DVE：vcs的GUI界面</p> 
<p>要考虑的方面：仿真速度、信号可见性、信号可追踪性tractability、可用性<br> 出现bug时，要能够追踪到故障的来源；同时监测多个信号要保证其准确性</p> 
<h4><a id="debugVerilog_67"></a>用于debug的Verilog系统任务</h4> 
<p><code>$display</code>: 把信息显示到终端上<br> <code>$monitor</code>：监控信号列表。在一个周期内比display稍微晚一点，是在赋值结束之后才调用。<br> <code>$time</code>：返回当前的仿真时间<br> <code>$stop</code>：中止仿真（暴力kill）<br> <code>$finish</code>：终止仿真（让仿真正常结束，做一些收尾工作），一般采用<code>$finish</code><br> <code>$readmemh</code>：读取内存初始化文件（十六进制）<br> <code>$readmemb</code>：同上、二进制</p> 
<p><img src="https://images2.imgbox.com/b8/ae/CPtx6eji_o.png" alt="image-20230412165255867"></p> 
<p><code>CTRL-C</code>退出死循环；或者直接kill进程</p> 
<h4><a id="DVEdebug_81"></a>用DVE进行debug</h4> 
<p><img src="https://images2.imgbox.com/82/a8/ZQm19ejL_o.png" alt="image-20230412171752472"></p> 
<p>DVE的启动：</p> 
<p><code>vcs xxx.v -R -gui -debugall</code>: 编译后立即启动DVE进行仿真和debug<br> <code>simv -gui</code>：已经生成了可执行文件后也可以这样启动</p> 
<p>如果使用post-process mode，也可以先用<code>dve</code>直接启动，然后再open database(.vcd, .vpd文件)<br> （Verdi支持fsdb）</p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/c05d1545f94b5172d19886e7f32fbd36/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">C语言初阶--初识C语言(1)</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/5c05a47899dd6fc406ec25b9ae06723f/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">C语言初阶-数组</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程爱好者博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151260"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>