Timing Analyzer report for weather_sensor
Fri Feb 09 20:27:10 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; weather_sensor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.82 MHz ; 147.82 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.765 ; -722.873           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -294.452                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.765 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.162      ;
; -5.764 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.161      ;
; -5.763 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.160      ;
; -5.762 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.159      ;
; -5.761 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.158      ;
; -5.758 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.155      ;
; -5.758 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.155      ;
; -5.757 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.154      ;
; -5.756 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.153      ;
; -5.756 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.153      ;
; -5.755 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.152      ;
; -5.755 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.152      ;
; -5.754 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.151      ;
; -5.754 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.151      ;
; -5.753 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.150      ;
; -5.752 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.149      ;
; -5.751 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.148      ;
; -5.749 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.146      ;
; -5.748 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.145      ;
; -5.747 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.144      ;
; -5.746 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.143      ;
; -5.745 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.142      ;
; -5.745 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.142      ;
; -5.745 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.142      ;
; -5.743 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.140      ;
; -5.742 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.139      ;
; -5.741 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.138      ;
; -5.737 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.134      ;
; -5.736 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.133      ;
; -5.734 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.131      ;
; -5.733 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.130      ;
; -5.732 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.129      ;
; -5.732 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.129      ;
; -5.716 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.113      ;
; -5.715 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.112      ;
; -5.714 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.111      ;
; -5.713 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.110      ;
; -5.712 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.109      ;
; -5.709 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.106      ;
; -5.707 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.104      ;
; -5.706 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.103      ;
; -5.705 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.102      ;
; -5.704 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.101      ;
; -5.704 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.101      ;
; -5.703 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.100      ;
; -5.703 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.100      ;
; -5.702 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.099      ;
; -5.701 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.098      ;
; -5.700 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.097      ;
; -5.697 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.094      ;
; -5.695 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.092      ;
; -5.694 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.091      ;
; -5.693 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.090      ;
; -5.692 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.089      ;
; -5.691 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.088      ;
; -5.649 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.046      ;
; -5.648 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.045      ;
; -5.647 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.044      ;
; -5.646 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.043      ;
; -5.645 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.042      ;
; -5.645 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.042      ;
; -5.644 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.041      ;
; -5.643 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.040      ;
; -5.642 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.039      ;
; -5.642 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.039      ;
; -5.641 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.038      ;
; -5.641 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.038      ;
; -5.640 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.037      ;
; -5.640 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.037      ;
; -5.639 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.036      ;
; -5.639 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.036      ;
; -5.638 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.035      ;
; -5.638 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.035      ;
; -5.638 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.035      ;
; -5.637 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.034      ;
; -5.637 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.034      ;
; -5.636 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.033      ;
; -5.636 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.033      ;
; -5.635 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.032      ;
; -5.634 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.031      ;
; -5.634 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.031      ;
; -5.633 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.030      ;
; -5.632 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.029      ;
; -5.632 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.029      ;
; -5.631 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.028      ;
; -5.630 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.027      ;
; -5.629 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.026      ;
; -5.628 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.388      ; 7.017      ;
; -5.628 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[4]  ; clk          ; clk         ; 1.000        ; 0.388      ; 7.017      ;
; -5.628 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.025      ;
; -5.627 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[6]  ; clk          ; clk         ; 1.000        ; 0.388      ; 7.016      ;
; -5.627 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.388      ; 7.016      ;
; -5.626 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[22] ; clk          ; clk         ; 1.000        ; 0.388      ; 7.015      ;
; -5.625 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.022      ;
; -5.624 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.021      ;
; -5.623 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.020      ;
; -5.622 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.019      ;
; -5.621 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.396      ; 7.018      ;
; -5.621 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.388      ; 7.010      ;
; -5.621 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[4]  ; clk          ; clk         ; 1.000        ; 0.388      ; 7.010      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; one_wire:dht22_one_wire|data_buff[38]         ; one_wire:dht22_one_wire|data_buff[38]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[0]          ; one_wire:dht22_one_wire|data_buff[0]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[8]          ; one_wire:dht22_one_wire|data_buff[8]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[1]          ; one_wire:dht22_one_wire|data_buff[1]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[16]         ; one_wire:dht22_one_wire|data_buff[16]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[24]         ; one_wire:dht22_one_wire|data_buff[24]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[17]         ; one_wire:dht22_one_wire|data_buff[17]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[3]          ; one_wire:dht22_one_wire|data_buff[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[26]         ; one_wire:dht22_one_wire|data_buff[26]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[27]         ; one_wire:dht22_one_wire|data_buff[27]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[19]         ; one_wire:dht22_one_wire|data_buff[19]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[5]          ; one_wire:dht22_one_wire|data_buff[5]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[15]         ; one_wire:dht22_one_wire|data_buff[15]         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|data_buff[7]          ; one_wire:dht22_one_wire|data_buff[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[33]         ; one_wire:dht22_one_wire|data_buff[33]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[32]         ; one_wire:dht22_one_wire|data_buff[32]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[34]         ; one_wire:dht22_one_wire|data_buff[34]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[35]         ; one_wire:dht22_one_wire|data_buff[35]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[36]         ; one_wire:dht22_one_wire|data_buff[36]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[37]         ; one_wire:dht22_one_wire|data_buff[37]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[39]         ; one_wire:dht22_one_wire|data_buff[39]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[9]          ; one_wire:dht22_one_wire|data_buff[9]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[25]         ; one_wire:dht22_one_wire|data_buff[25]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[10]         ; one_wire:dht22_one_wire|data_buff[10]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[2]          ; one_wire:dht22_one_wire|data_buff[2]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[11]         ; one_wire:dht22_one_wire|data_buff[11]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[18]         ; one_wire:dht22_one_wire|data_buff[18]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[4]          ; one_wire:dht22_one_wire|data_buff[4]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[12]         ; one_wire:dht22_one_wire|data_buff[12]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[13]         ; one_wire:dht22_one_wire|data_buff[13]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[28]         ; one_wire:dht22_one_wire|data_buff[28]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[20]         ; one_wire:dht22_one_wire|data_buff[20]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[21]         ; one_wire:dht22_one_wire|data_buff[21]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[29]         ; one_wire:dht22_one_wire|data_buff[29]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[6]          ; one_wire:dht22_one_wire|data_buff[6]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[14]         ; one_wire:dht22_one_wire|data_buff[14]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[22]         ; one_wire:dht22_one_wire|data_buff[22]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[30]         ; one_wire:dht22_one_wire|data_buff[30]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[31]         ; one_wire:dht22_one_wire|data_buff[31]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[23]         ; one_wire:dht22_one_wire|data_buff[23]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|old_io                ; one_wire:dht22_one_wire|old_io                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|new_io                ; one_wire:dht22_one_wire|new_io                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.510 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.524 ; en_converter                                  ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.817      ;
; 0.544 ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.081      ; 0.837      ;
; 0.586 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.879      ;
; 0.653 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.945      ;
; 0.664 ; en_dht22                                      ; one_wire:dht22_one_wire|state.ST_WAIT_3       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.957      ;
; 0.666 ; en_dht22                                      ; one_wire:dht22_one_wire|state.ST_WAIT_1       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.692 ; one_wire:dht22_one_wire|state.ST_CHECK        ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.698 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.701 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.723 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.015      ;
; 0.724 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.016      ;
; 0.728 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.020      ;
; 0.740 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.032      ;
; 0.745 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.760 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.051      ;
; 0.762 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; one_wire_count[11]                            ; one_wire_count[11]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 158.3 MHz ; 158.3 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.317 ; -660.263          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -294.452                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.317 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.695      ;
; -5.317 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.695      ;
; -5.315 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.693      ;
; -5.314 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.692      ;
; -5.314 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.692      ;
; -5.311 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.689      ;
; -5.309 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.687      ;
; -5.308 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.686      ;
; -5.307 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.685      ;
; -5.306 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.684      ;
; -5.305 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.683      ;
; -5.286 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.666      ;
; -5.286 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.666      ;
; -5.284 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.664      ;
; -5.283 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.663      ;
; -5.283 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.663      ;
; -5.280 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.660      ;
; -5.278 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.656      ;
; -5.278 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.656      ;
; -5.278 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.658      ;
; -5.277 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.657      ;
; -5.276 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.654      ;
; -5.276 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.656      ;
; -5.275 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.653      ;
; -5.275 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.655      ;
; -5.274 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.652      ;
; -5.274 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.654      ;
; -5.271 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.649      ;
; -5.269 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.647      ;
; -5.267 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.645      ;
; -5.267 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.645      ;
; -5.266 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.644      ;
; -5.265 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.643      ;
; -5.264 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.644      ;
; -5.264 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.644      ;
; -5.262 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.642      ;
; -5.261 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.641      ;
; -5.261 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.641      ;
; -5.258 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.638      ;
; -5.256 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.636      ;
; -5.255 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.635      ;
; -5.254 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.634      ;
; -5.253 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.633      ;
; -5.252 ; one_wire:dht22_one_wire|clk_stamp[7] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.632      ;
; -5.245 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.623      ;
; -5.245 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.623      ;
; -5.243 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.621      ;
; -5.242 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.620      ;
; -5.242 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.620      ;
; -5.239 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.617      ;
; -5.237 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.615      ;
; -5.236 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.614      ;
; -5.235 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.613      ;
; -5.234 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.612      ;
; -5.233 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.611      ;
; -5.226 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.604      ;
; -5.226 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.604      ;
; -5.224 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.602      ;
; -5.223 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.601      ;
; -5.223 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.601      ;
; -5.220 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.598      ;
; -5.218 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.596      ;
; -5.217 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.595      ;
; -5.216 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.594      ;
; -5.215 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.593      ;
; -5.214 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.592      ;
; -5.207 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.366      ; 6.575      ;
; -5.207 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[4]  ; clk          ; clk         ; 1.000        ; 0.366      ; 6.575      ;
; -5.206 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[6]  ; clk          ; clk         ; 1.000        ; 0.366      ; 6.574      ;
; -5.206 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.366      ; 6.574      ;
; -5.205 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[22] ; clk          ; clk         ; 1.000        ; 0.366      ; 6.573      ;
; -5.189 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.567      ;
; -5.189 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.567      ;
; -5.188 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.566      ;
; -5.188 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.566      ;
; -5.187 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.565      ;
; -5.186 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.564      ;
; -5.186 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.564      ;
; -5.186 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.564      ;
; -5.185 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.563      ;
; -5.185 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.563      ;
; -5.184 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.564      ;
; -5.184 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.564      ;
; -5.183 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.561      ;
; -5.182 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.560      ;
; -5.182 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.562      ;
; -5.181 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.561      ;
; -5.181 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.561      ;
; -5.181 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.559      ;
; -5.180 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.558      ;
; -5.180 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.558      ;
; -5.179 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.557      ;
; -5.179 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.557      ;
; -5.178 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.556      ;
; -5.178 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.558      ;
; -5.178 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.556      ;
; -5.177 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.555      ;
; -5.177 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.555      ;
; -5.176 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.554      ;
; -5.176 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.378      ; 6.556      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; one_wire:dht22_one_wire|data_buff[33]         ; one_wire:dht22_one_wire|data_buff[33]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[32]         ; one_wire:dht22_one_wire|data_buff[32]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[34]         ; one_wire:dht22_one_wire|data_buff[34]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[35]         ; one_wire:dht22_one_wire|data_buff[35]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[36]         ; one_wire:dht22_one_wire|data_buff[36]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[37]         ; one_wire:dht22_one_wire|data_buff[37]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[38]         ; one_wire:dht22_one_wire|data_buff[38]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[39]         ; one_wire:dht22_one_wire|data_buff[39]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[0]          ; one_wire:dht22_one_wire|data_buff[0]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[8]          ; one_wire:dht22_one_wire|data_buff[8]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[9]          ; one_wire:dht22_one_wire|data_buff[9]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[1]          ; one_wire:dht22_one_wire|data_buff[1]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[16]         ; one_wire:dht22_one_wire|data_buff[16]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[24]         ; one_wire:dht22_one_wire|data_buff[24]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[25]         ; one_wire:dht22_one_wire|data_buff[25]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[17]         ; one_wire:dht22_one_wire|data_buff[17]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[2]          ; one_wire:dht22_one_wire|data_buff[2]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[3]          ; one_wire:dht22_one_wire|data_buff[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[26]         ; one_wire:dht22_one_wire|data_buff[26]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[27]         ; one_wire:dht22_one_wire|data_buff[27]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[19]         ; one_wire:dht22_one_wire|data_buff[19]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[4]          ; one_wire:dht22_one_wire|data_buff[4]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[12]         ; one_wire:dht22_one_wire|data_buff[12]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[5]          ; one_wire:dht22_one_wire|data_buff[5]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[13]         ; one_wire:dht22_one_wire|data_buff[13]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[28]         ; one_wire:dht22_one_wire|data_buff[28]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[20]         ; one_wire:dht22_one_wire|data_buff[20]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[21]         ; one_wire:dht22_one_wire|data_buff[21]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[29]         ; one_wire:dht22_one_wire|data_buff[29]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[6]          ; one_wire:dht22_one_wire|data_buff[6]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[14]         ; one_wire:dht22_one_wire|data_buff[14]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[15]         ; one_wire:dht22_one_wire|data_buff[15]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[7]          ; one_wire:dht22_one_wire|data_buff[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[22]         ; one_wire:dht22_one_wire|data_buff[22]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[23]         ; one_wire:dht22_one_wire|data_buff[23]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[10]         ; one_wire:dht22_one_wire|data_buff[10]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[11]         ; one_wire:dht22_one_wire|data_buff[11]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[18]         ; one_wire:dht22_one_wire|data_buff[18]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[30]         ; one_wire:dht22_one_wire|data_buff[30]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[31]         ; one_wire:dht22_one_wire|data_buff[31]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|old_io                ; one_wire:dht22_one_wire|old_io                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; one_wire:dht22_one_wire|new_io                ; one_wire:dht22_one_wire|new_io                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.469 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.495 ; en_converter                                  ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.762      ;
; 0.508 ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.073      ; 0.776      ;
; 0.547 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.815      ;
; 0.601 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.869      ;
; 0.621 ; en_dht22                                      ; one_wire:dht22_one_wire|state.ST_WAIT_3       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.889      ;
; 0.623 ; en_dht22                                      ; one_wire:dht22_one_wire|state.ST_WAIT_1       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.891      ;
; 0.645 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; one_wire:dht22_one_wire|state.ST_CHECK        ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.648 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.666 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.934      ;
; 0.669 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.937      ;
; 0.673 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.940      ;
; 0.676 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.943      ;
; 0.683 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.950      ;
; 0.693 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.698 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.705 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; one_wire_count[17]                            ; one_wire_count[17]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; one_wire_count[12]                            ; one_wire_count[12]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.945 ; -201.793          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -258.220                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.945 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.087      ;
; -1.943 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.085      ;
; -1.942 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.084      ;
; -1.941 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.083      ;
; -1.940 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.082      ;
; -1.936 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.078      ;
; -1.935 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.077      ;
; -1.933 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.075      ;
; -1.932 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.074      ;
; -1.932 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.074      ;
; -1.931 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.073      ;
; -1.919 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.061      ;
; -1.917 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.059      ;
; -1.916 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.058      ;
; -1.915 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.057      ;
; -1.914 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.056      ;
; -1.913 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.055      ;
; -1.911 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.053      ;
; -1.910 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.052      ;
; -1.910 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.052      ;
; -1.909 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.051      ;
; -1.909 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.051      ;
; -1.908 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.050      ;
; -1.907 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.049      ;
; -1.906 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.048      ;
; -1.906 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.048      ;
; -1.905 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.047      ;
; -1.904 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.046      ;
; -1.903 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.045      ;
; -1.901 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.043      ;
; -1.900 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.042      ;
; -1.900 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.042      ;
; -1.899 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.041      ;
; -1.879 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.021      ;
; -1.877 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.019      ;
; -1.876 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.018      ;
; -1.875 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.148      ; 3.010      ;
; -1.875 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[4]  ; clk          ; clk         ; 1.000        ; 0.148      ; 3.010      ;
; -1.875 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.017      ;
; -1.874 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.016      ;
; -1.873 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[6]  ; clk          ; clk         ; 1.000        ; 0.148      ; 3.008      ;
; -1.873 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.008      ;
; -1.872 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[22] ; clk          ; clk         ; 1.000        ; 0.148      ; 3.007      ;
; -1.870 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.012      ;
; -1.869 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.012      ;
; -1.869 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.011      ;
; -1.867 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.010      ;
; -1.867 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.009      ;
; -1.866 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.009      ;
; -1.866 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.008      ;
; -1.866 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.008      ;
; -1.865 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.008      ;
; -1.865 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.007      ;
; -1.865 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.007      ;
; -1.864 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.007      ;
; -1.863 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.005      ;
; -1.862 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.004      ;
; -1.861 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.003      ;
; -1.860 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.003      ;
; -1.860 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.002      ;
; -1.859 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.002      ;
; -1.857 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.000      ;
; -1.856 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.999      ;
; -1.856 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.999      ;
; -1.856 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.998      ;
; -1.855 ; one_wire:dht22_one_wire|clk_stamp[4] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.998      ;
; -1.855 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.997      ;
; -1.853 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.995      ;
; -1.852 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.987      ;
; -1.852 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.987      ;
; -1.852 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.994      ;
; -1.852 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[20] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.994      ;
; -1.851 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.993      ;
; -1.850 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[18] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.985      ;
; -1.850 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[30] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.985      ;
; -1.850 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.985      ;
; -1.849 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.984      ;
; -1.849 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[4]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.984      ;
; -1.847 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[6]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.982      ;
; -1.847 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.982      ;
; -1.846 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[22] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.981      ;
; -1.843 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.978      ;
; -1.843 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[4]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.978      ;
; -1.842 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.984      ;
; -1.841 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[6]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.976      ;
; -1.841 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.976      ;
; -1.840 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.982      ;
; -1.840 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[22] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.975      ;
; -1.839 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.981      ;
; -1.838 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[32] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.980      ;
; -1.837 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[35] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.979      ;
; -1.833 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[12] ; clk          ; clk         ; 1.000        ; 0.149      ; 2.969      ;
; -1.833 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[28] ; clk          ; clk         ; 1.000        ; 0.149      ; 2.969      ;
; -1.833 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[33] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.975      ;
; -1.832 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[37] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.974      ;
; -1.831 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.973      ;
; -1.830 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[39] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.973      ;
; -1.830 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[13] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.972      ;
; -1.829 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.971      ;
; -1.829 ; one_wire:dht22_one_wire|clks[4]      ; one_wire:dht22_one_wire|data_buff[36] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.971      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; one_wire:dht22_one_wire|data_buff[33]         ; one_wire:dht22_one_wire|data_buff[33]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[32]         ; one_wire:dht22_one_wire|data_buff[32]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[35]         ; one_wire:dht22_one_wire|data_buff[35]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[36]         ; one_wire:dht22_one_wire|data_buff[36]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[37]         ; one_wire:dht22_one_wire|data_buff[37]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[39]         ; one_wire:dht22_one_wire|data_buff[39]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[25]         ; one_wire:dht22_one_wire|data_buff[25]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[13]         ; one_wire:dht22_one_wire|data_buff[13]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[20]         ; one_wire:dht22_one_wire|data_buff[20]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[21]         ; one_wire:dht22_one_wire|data_buff[21]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; one_wire:dht22_one_wire|data_buff[23]         ; one_wire:dht22_one_wire|data_buff[23]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[34]         ; one_wire:dht22_one_wire|data_buff[34]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[38]         ; one_wire:dht22_one_wire|data_buff[38]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[0]          ; one_wire:dht22_one_wire|data_buff[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[8]          ; one_wire:dht22_one_wire|data_buff[8]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[1]          ; one_wire:dht22_one_wire|data_buff[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[16]         ; one_wire:dht22_one_wire|data_buff[16]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[24]         ; one_wire:dht22_one_wire|data_buff[24]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[17]         ; one_wire:dht22_one_wire|data_buff[17]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[10]         ; one_wire:dht22_one_wire|data_buff[10]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[2]          ; one_wire:dht22_one_wire|data_buff[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[3]          ; one_wire:dht22_one_wire|data_buff[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[11]         ; one_wire:dht22_one_wire|data_buff[11]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[26]         ; one_wire:dht22_one_wire|data_buff[26]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[18]         ; one_wire:dht22_one_wire|data_buff[18]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[27]         ; one_wire:dht22_one_wire|data_buff[27]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[19]         ; one_wire:dht22_one_wire|data_buff[19]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[12]         ; one_wire:dht22_one_wire|data_buff[12]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[5]          ; one_wire:dht22_one_wire|data_buff[5]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[28]         ; one_wire:dht22_one_wire|data_buff[28]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[29]         ; one_wire:dht22_one_wire|data_buff[29]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[15]         ; one_wire:dht22_one_wire|data_buff[15]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[7]          ; one_wire:dht22_one_wire|data_buff[7]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[30]         ; one_wire:dht22_one_wire|data_buff[30]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[31]         ; one_wire:dht22_one_wire|data_buff[31]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[9]          ; one_wire:dht22_one_wire|data_buff[9]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[4]          ; one_wire:dht22_one_wire|data_buff[4]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[6]          ; one_wire:dht22_one_wire|data_buff[6]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[14]         ; one_wire:dht22_one_wire|data_buff[14]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[22]         ; one_wire:dht22_one_wire|data_buff[22]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|old_io                ; one_wire:dht22_one_wire|old_io                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; one_wire:dht22_one_wire|new_io                ; one_wire:dht22_one_wire|new_io                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|done_reg            ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; en_converter                                  ; en_converter                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_IDLE         ; one_wire:dht22_one_wire|state.ST_IDLE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.207 ; en_converter                                  ; dec_to_bcd:dht22_data_bcd|done_reg            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.215 ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.236 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_SAMPLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.357      ;
; 0.266 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.269 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.273 ; en_dht22                                      ; one_wire:dht22_one_wire|state.ST_WAIT_3       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.275 ; en_dht22                                      ; one_wire:dht22_one_wire|state.ST_WAIT_1       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.279 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; one_wire:dht22_one_wire|state.ST_CHECK        ; en_dht22                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.282 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.287 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.298 ; one_wire_count[10]                            ; one_wire_count[10]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; one_wire_count[6]                             ; one_wire_count[6]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; one_wire_count[4]                             ; one_wire_count[4]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; converter_count[4]                            ; converter_count[4]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; one_wire_count[9]                             ; one_wire_count[9]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; one_wire_count[7]                             ; one_wire_count[7]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; one_wire_count[5]                             ; one_wire_count[5]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.765   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.765   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -722.873 ; 0.0   ; 0.0      ; 0.0     ; -294.452            ;
;  clk             ; -722.873 ; 0.000 ; N/A      ; N/A     ; -294.452            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21598    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21598    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 197   ; 197  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 150   ; 150  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Feb 09 20:27:08 2024
Info: Command: quartus_sta weather_sensor -c weather_sensor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'weather_sensor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.765
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.765            -722.873 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -294.452 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.317            -660.263 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -294.452 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.945            -201.793 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -258.220 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4730 megabytes
    Info: Processing ended: Fri Feb 09 20:27:10 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


