# 掉进碳兔子洞

> 原文：<https://hackaday.com/2022/01/11/falling-down-the-carbon-rabbit-hole/>

研究项目有一种被非专家夸大的有趣方式，过度承诺那些致力于科学研究的人们努力勉强取得的相对较小的成功。经济高效地扩大规模是商业化研究的最大杀手之一，这就是为什么最近在制造碳纳米管晶体管方面的进展让我们充满希望。

目前，大多数尖端工艺都使用 fet(场效应晶体管)。随着它们变得越来越小，我们增加了鳍和其他技巧来避免当它们变小时事情变得奇怪的事实。随着英特尔和三星宣布他们的 3 纳米工艺(或等效工艺)将使用新型栅极，该行业正在寻求转向[GAA FET](https://en.wikipedia.org/wiki/Multigate_device)(栅极围绕 FET)。随着晶体管的缩小,“关断状态”的漏电流增加了。GAAFETs 是多栅极器件，允许更好地控制泄漏等。

像往常一样，我们已经看到了超过 3 纳米向 2 纳米发展的趋势，我们担心的是 GAAFET 不会超过 3 纳米。碳纳米管是一种新兴的技术，因为它们提供了一些关键的优势。它们导热非常好，表现出更高的跨导，传导大量的能量。此外，它们表现出比传统 MOSFETss 更高的电子迁移率，即使在更大的尺寸下，也常常以更低的功率胜过传统 MOSFET。这一切都是为了说明它们是一项了不起的技术，但也有一些需要注意的地方。

这些问题主要与生产和可靠性有关。目前生长纳米管的方法只能生产几种:金属性的和半导体性的。对于晶体管，你想使用后者而不是前者，当它们只有 1 纳米宽时，获得精确均匀的电子管组合是很棘手的。此外，一旦你有一个统一的，高质量的管混合物，你如何得到你想要的管呢？每个晶体管将使用几个电子管，因此一个晶片使用几万亿个电子管。即使只是几分之一便士的零头，一万亿的东西也能很快加起来。已经有一些在芯片上生长纳米管的尝试，但是 ALD(原子层沉积)不能在碳表面成核。

正如我们前面提到的，有两个可靠性问题。首先，这种尺寸的碳纳米管在大气中会降解，一些早期的集成电路在关键通道破裂前只能维持几周。第二，多通道晶体管(其中每个晶体管使用多个电子管)因为冗余连接而寿命更长。

大多数玩家都在研究这个领域:IBM、Darpa、TSMC、斯坦福、麻省理工、英特尔、Nantero 和许多其他公司。现在有几十种不同的设计:环绕式、铠装式、悬挂式、顶门式和底门式，没有明确的一致意见认为哪种更好。

这不是我们第一次谈论晶体管中的碳纳米管，希望这不会是最后一次。也许 CNTFETs(碳纳米管晶体管)将用于特定的空间，如存储器或低功耗高性能应用。

[图片来自[维基百科](https://en.wikipedia.org/wiki/Carbon_nanotube_field-effect_transistor#/media/File:Wiki6.jpg)