Fitter report for LabB
Tue Jun  3 17:38:55 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun  3 17:38:55 2014           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; LabB                                            ;
; Top-level Entity Name              ; LabB                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,013 / 33,216 ( 3 % )                          ;
;     Total combinational functions  ; 986 / 33,216 ( 3 % )                            ;
;     Dedicated logic registers      ; 468 / 33,216 ( 1 % )                            ;
; Total registers                    ; 468                                             ;
; Total pins                         ; 61 / 475 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 9,216 / 483,840 ( 2 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1564 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1564 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1301    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 260     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ghg/LabB/output_files/LabB.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,013 / 33,216 ( 3 % )   ;
;     -- Combinational with no register       ; 545                      ;
;     -- Register only                        ; 27                       ;
;     -- Combinational with a register        ; 441                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 700                      ;
;     -- 3 input functions                    ; 151                      ;
;     -- <=2 input functions                  ; 135                      ;
;     -- Register only                        ; 27                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 932                      ;
;     -- arithmetic mode                      ; 54                       ;
;                                             ;                          ;
; Total registers*                            ; 468 / 34,593 ( 1 % )     ;
;     -- Dedicated logic registers            ; 468 / 33,216 ( 1 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 76 / 2,076 ( 4 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 61 / 475 ( 13 % )        ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 9                        ;
; M4Ks                                        ; 3 / 105 ( 3 % )          ;
; Total block memory bits                     ; 9,216 / 483,840 ( 2 % )  ;
; Total block memory implementation bits      ; 13,824 / 483,840 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 9 / 16 ( 56 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 2% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 14% / 15% / 12%          ;
; Maximum fan-out                             ; 289                      ;
; Highest non-global fan-out                  ; 289                      ;
; Total fan-out                               ; 5202                     ;
; Average fan-out                             ; 3.35                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                   ; Low                            ;
;                                             ;                     ;                       ;                                ;
; Total logic elements                        ; 842 / 33216 ( 3 % ) ; 171 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 471                 ; 74                    ; 0                              ;
;     -- Register only                        ; 13                  ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 358                 ; 83                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                       ;                                ;
;     -- 4 input functions                    ; 630                 ; 70                    ; 0                              ;
;     -- 3 input functions                    ; 106                 ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 93                  ; 42                    ; 0                              ;
;     -- Register only                        ; 13                  ; 14                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Logic elements by mode                      ;                     ;                       ;                                ;
;     -- normal mode                          ; 783                 ; 149                   ; 0                              ;
;     -- arithmetic mode                      ; 46                  ; 8                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Total registers                             ; 371                 ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 371 / 33216 ( 1 % ) ; 97 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                     ;                       ;                                ;
; Total LABs:  partially or completely used   ; 62 / 2076 ( 3 % )   ; 16 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                     ;                       ;                                ;
; Virtual pins                                ; 0                   ; 0                     ; 0                              ;
; I/O pins                                    ; 61                  ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )      ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 9216                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 13824               ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 3 / 105 ( 2 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )     ; 6 / 20 ( 30 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                       ;                                ;
; Connections                                 ;                     ;                       ;                                ;
;     -- Input Connections                    ; 214                 ; 142                   ; 0                              ;
;     -- Registered Input Connections         ; 114                 ; 106                   ; 0                              ;
;     -- Output Connections                   ; 238                 ; 118                   ; 0                              ;
;     -- Registered Output Connections        ; 10                  ; 90                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Internal Connections                        ;                     ;                       ;                                ;
;     -- Total Connections                    ; 4499                ; 967                   ; 0                              ;
;     -- Registered Connections               ; 1218                ; 593                   ; 0                              ;
;                                             ;                     ;                       ;                                ;
; External Connections                        ;                     ;                       ;                                ;
;     -- Top                                  ; 192                 ; 260                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 260                 ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Partition Interface                         ;                     ;                       ;                                ;
;     -- Input Ports                          ; 38                  ; 23                    ; 0                              ;
;     -- Output Ports                         ; 69                  ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Registered Ports                            ;                     ;                       ;                                ;
;     -- Registered Input Ports               ; 0                   ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 29                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Port Connectivity                           ;                     ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 2                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 19                    ; 0                              ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0] ; G26   ; 5        ; 65           ; 27           ; 1           ; 289                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1] ; N23   ; 5        ; 65           ; 20           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17] ; V2    ; 1        ; 0            ; 12           ; 3           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX0[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX0[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX0[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX0[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX0[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX0[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX1[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX2[6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX3[6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX4[6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX5[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[0] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[1] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[2] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[3] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[4] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[5] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX6[6] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[0] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[1] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[2] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[3] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[4] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[5] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
; HEX7[6] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 2 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 64 ( 31 % ) ; 3.3V          ; --           ;
; 2        ; 13 / 59 ( 22 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 22 / 59 ( 37 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 7 / 56 ( 13 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                    ; Library Name ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LabB                                                                     ; 1013 (83)   ; 468 (0)                   ; 0 (0)         ; 9216        ; 3    ; 0            ; 0       ; 0         ; 61   ; 0            ; 545 (82)     ; 27 (0)            ; 441 (2)          ; |LabB                                                                                                                                                                                  ; work         ;
;    |Hex7seg:H0|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H0                                                                                                                                                                       ; work         ;
;    |Hex7seg:H1|                                                           ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |LabB|Hex7seg:H1                                                                                                                                                                       ; work         ;
;    |Hex7seg:H2|                                                           ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H2                                                                                                                                                                       ; work         ;
;    |Hex7seg:H3|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H3                                                                                                                                                                       ; work         ;
;    |Hex7seg:H4|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H4                                                                                                                                                                       ; work         ;
;    |Hex7seg:H5|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H5                                                                                                                                                                       ; work         ;
;    |Hex7seg:H6|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H6                                                                                                                                                                       ; work         ;
;    |Hex7seg:H7|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LabB|Hex7seg:H7                                                                                                                                                                       ; work         ;
;    |Processor:P0|                                                         ; 703 (0)     ; 371 (0)                   ; 0 (0)         ; 9216        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (0)      ; 13 (0)            ; 358 (0)          ; |LabB|Processor:P0                                                                                                                                                                     ; work         ;
;       |Datapath:DP|                                                       ; 578 (0)     ; 300 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (0)      ; 9 (0)             ; 299 (0)          ; |LabB|Processor:P0|Datapath:DP                                                                                                                                                         ; work         ;
;          |ALU:ALU|                                                        ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |LabB|Processor:P0|Datapath:DP|ALU:ALU                                                                                                                                                 ; work         ;
;          |RegisterFile:RegFile|                                           ; 455 (106)   ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (105)    ; 5 (0)             ; 259 (220)        ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile                                                                                                                                    ; work         ;
;             |DecoderN:ReadDecoder0|                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 5 (5)            ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0                                                                                                              ; work         ;
;             |DecoderN:ReadDecoder1|                                       ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 2 (2)            ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1                                                                                                              ; work         ;
;             |DecoderN:WriteDecoder|                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:WriteDecoder                                                                                                              ; work         ;
;             |RegisterOEN:rgen[0].U|                                       ; 42 (42)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 29 (29)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[10].U|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U                                                                                                             ; work         ;
;             |RegisterOEN:rgen[11].U|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U                                                                                                             ; work         ;
;             |RegisterOEN:rgen[12].U|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U                                                                                                             ; work         ;
;             |RegisterOEN:rgen[13].U|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U                                                                                                             ; work         ;
;             |RegisterOEN:rgen[14].U|                                      ; 30 (30)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U                                                                                                             ; work         ;
;             |RegisterOEN:rgen[15].U|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U                                                                                                             ; work         ;
;             |RegisterOEN:rgen[1].U|                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[2].U|                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[3].U|                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[4].U|                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 14 (14)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[5].U|                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[6].U|                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[7].U|                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[8].U|                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U                                                                                                              ; work         ;
;             |RegisterOEN:rgen[9].U|                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U                                                                                                              ; work         ;
;          |ramlpm:RLPM|                                                    ; 76 (0)      ; 44 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 40 (0)           ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM                                                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|                             ; 76 (0)      ; 44 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 40 (0)           ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component                                                                                                             ; work         ;
;                |altsyncram_o5k1:auto_generated|                           ; 76 (0)      ; 44 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 40 (0)           ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated                                                                              ; work         ;
;                   |altsyncram_alf2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1                                                  ; work         ;
;                      |altsyncram_vh92:altsyncram3|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3                      ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 76 (54)     ; 44 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (19)      ; 4 (4)             ; 40 (31)          ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |LabB|Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |cunit:UNI|                                                         ; 134 (0)     ; 71 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 4 (0)             ; 68 (0)           ; |LabB|Processor:P0|cunit:UNI                                                                                                                                                           ; work         ;
;          |PC:pc0|                                                         ; 6 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (4)            ; |LabB|Processor:P0|cunit:UNI|PC:pc0                                                                                                                                                    ; work         ;
;             |muxlpm:m1|                                                   ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |LabB|Processor:P0|cunit:UNI|PC:pc0|muxlpm:m1                                                                                                                                          ; work         ;
;                |lpm_mux:LPM_MUX_component|                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |LabB|Processor:P0|cunit:UNI|PC:pc0|muxlpm:m1|lpm_mux:LPM_MUX_component                                                                                                                ; work         ;
;                   |mux_pmc:auto_generated|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LabB|Processor:P0|cunit:UNI|PC:pc0|muxlpm:m1|lpm_mux:LPM_MUX_component|mux_pmc:auto_generated                                                                                         ; work         ;
;          |controller:state_machine0|                                      ; 44 (44)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|cunit:UNI|controller:state_machine0                                                                                                                                 ; work         ;
;          |imemlpm:I0|                                                     ; 74 (0)      ; 41 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 37 (0)           ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0                                                                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|                             ; 74 (0)      ; 41 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 37 (0)           ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component                                                                                                                ; work         ;
;                |altsyncram_1te1:auto_generated|                           ; 74 (0)      ; 41 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 37 (0)           ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated                                                                                 ; work         ;
;                   |altsyncram_t1e2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|altsyncram_t1e2:altsyncram1                                                     ; work         ;
;                      |altsyncram_r092:altsyncram3|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|altsyncram_t1e2:altsyncram1|altsyncram_r092:altsyncram3                         ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 74 (51)     ; 41 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (19)      ; 4 (4)             ; 37 (28)          ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                       ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |LabB|Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr    ; work         ;
;          |instruction_register:instruction_register0|                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |LabB|Processor:P0|cunit:UNI|instruction_register:instruction_register0                                                                                                                ; work         ;
;    |sld_hub:auto_hub|                                                     ; 171 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (1)       ; 14 (0)            ; 83 (0)           ; |LabB|sld_hub:auto_hub                                                                                                                                                                 ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                      ; 170 (129)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (60)      ; 14 (14)           ; 83 (58)          ; |LabB|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                    ; work         ;
;          |sld_rom_sr:hub_info_reg|                                        ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |LabB|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                            ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |LabB|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                          ; work         ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; HEX0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SW[17]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[16]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[15]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[0]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[17]                                                                                                                                                                          ;                   ;         ;
;      - Mux12~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux12~6                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux14~4                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux15~5                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux13~4                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux8~4                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux10~4                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux11~4                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux9~4                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~0                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~1                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~2                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~3                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux7~4                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux0~6                                                                                                                                                                   ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                          ;                   ;         ;
;      - Mux12~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux12~1                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux12~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux12~3                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux12~4                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux14~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux14~1                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux14~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux14~3                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux15~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux15~1                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux15~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux15~3                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux13~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux13~1                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux13~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux13~3                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux8~0                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux8~1                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux8~2                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux8~3                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux10~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux10~1                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux10~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux11~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux11~1                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux11~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux11~3                                                                                                                                                                  ; 0                 ; 6       ;
;      - Mux9~0                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux9~1                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux9~2                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux9~3                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~0                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~1                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~2                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux6~3                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux7~0                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux7~1                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux7~2                                                                                                                                                                   ; 0                 ; 6       ;
;      - Mux0~6                                                                                                                                                                   ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                          ;                   ;         ;
;      - Mux12~0                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux12~4                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux12~5                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux14~2                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux15~3                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux15~4                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux13~2                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux8~2                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux10~2                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux10~3                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux11~2                                                                                                                                                                  ; 1                 ; 6       ;
;      - Mux9~2                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux4~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux6~1                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux6~2                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux4~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux6~4                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux6~7                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux7~2                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux7~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux5~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux5~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux0~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux0~5                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux2~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux2~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux3~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux3~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux1~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - Mux1~3                                                                                                                                                                   ; 1                 ; 6       ;
; KEY[0]                                                                                                                                                                          ;                   ;         ;
;      - Processor:P0|cunit:UNI|PC:pc0|O[0]                                                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[0]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[1]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[2]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[3]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[4]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[5]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[6]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[7]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[8]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[9]                                                                                                   ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[10]                                                                                                  ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[11]                                                                                                  ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[12]                                                                                                  ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[13]                                                                                                  ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[14]                                                                                                  ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[15]                                                                                                  ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|altsyncram_t1e2:altsyncram1|altsyncram_r092:altsyncram3|ram_block4a0    ; 0                 ; 0       ;
;      - Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|ram_block4a0 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|ram_block4a8 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[0]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[1]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[2]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[3]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[4]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[5]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[6]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[7]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[8]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[9]                                                                                                 ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[10]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[11]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[12]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[13]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[14]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[15]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[0]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[1]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[2]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[3]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[4]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[5]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[6]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[7]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[8]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[9]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[10]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[11]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[12]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[13]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[14]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[15]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[0]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[1]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[2]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[3]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[4]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[5]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[6]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[7]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[8]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[9]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[10]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[11]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[12]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[13]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[14]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[15]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[0]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[1]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[2]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[3]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[4]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[5]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[6]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[7]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[8]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[9]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[10]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[11]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[12]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[13]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[14]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[15]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[0]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[1]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[2]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[3]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[4]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[5]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[6]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[7]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[8]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[9]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[10]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[11]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[12]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[13]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[14]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[15]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[0]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[1]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[2]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[3]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[4]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[5]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[6]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[7]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[8]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[9]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[10]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[11]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[12]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[13]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[14]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[15]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[0]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[1]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[2]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[3]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[4]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[5]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[6]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[7]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[8]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[9]                                                                                                ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[10]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[11]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[12]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[13]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[14]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[15]                                                                                               ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.INIT                                                                                                      ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.DECODE                                                                                                    ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.LOAD_A                                                                                                    ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.STORE                                                                                                     ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.ADD                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.SUB                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.HALT                                                                                                      ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.NOOP                                                                                                      ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|PC:pc0|O[3]                                                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|PC:pc0|O[2]                                                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|PC:pc0|O[1]                                                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|PC:pc0|O[4]                                                                                                                                       ; 1                 ; 0       ;
;      - Processor:P0|cunit:UNI|controller:state_machine0|current_state.FETCH                                                                                                     ; 1                 ; 0       ;
; KEY[1]                                                                                                                                                                          ;                   ;         ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~7                                                                                                  ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]~10                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[1]~1                                                                                               ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[6]~1                                                                                               ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[6]~1                                                                                               ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[6]~1                                                                                               ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[15]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[0]~1                                                                                               ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[10]~1                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[7]~0                                                                                               ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[15]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[7]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[8]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[1]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[1]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[6]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[0]~0                                                                                              ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~11                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~12                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~13                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~14                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~15                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~16                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~17                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~18                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~19                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~20                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~21                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~22                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~23                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~24                                                                                                 ; 0                 ; 6       ;
;      - Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~25                                                                                                 ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                                                              ; PIN_G26            ; 289     ; Clock        ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]~10                                                                                                                         ; LCCOMB_X41_Y24_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[7]~0                                                                                                                         ; LCCOMB_X42_Y27_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[8]~0                                                                                                                         ; LCCOMB_X42_Y27_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[1]~0                                                                                                                         ; LCCOMB_X41_Y24_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[1]~0                                                                                                                         ; LCCOMB_X41_Y24_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[6]~0                                                                                                                         ; LCCOMB_X42_Y27_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[0]~0                                                                                                                         ; LCCOMB_X43_Y26_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[1]~1                                                                                                                          ; LCCOMB_X43_Y26_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[10]~1                                                                                                                         ; LCCOMB_X43_Y26_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[6]~1                                                                                                                          ; LCCOMB_X37_Y23_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[6]~1                                                                                                                          ; LCCOMB_X41_Y24_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[6]~1                                                                                                                          ; LCCOMB_X40_Y27_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[15]~0                                                                                                                         ; LCCOMB_X43_Y26_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[0]~1                                                                                                                          ; LCCOMB_X43_Y26_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[7]~0                                                                                                                          ; LCCOMB_X41_Y24_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[15]~0                                                                                                                         ; LCCOMB_X41_Y24_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X21_Y22_N0  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X20_Y19_N10 ; 4       ; Async. clear ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X25_Y23_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X21_Y22_N22 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~11                                                ; LCCOMB_X25_Y22_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]~1                                                ; LCCOMB_X25_Y22_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~4       ; LCCOMB_X21_Y22_N18 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~11 ; LCCOMB_X21_Y22_N12 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~18 ; LCCOMB_X20_Y22_N10 ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|PC:pc0|muxlpm:m1|lpm_mux:LPM_MUX_component|mux_pmc:auto_generated|result_node[1]~0                                                                                           ; LCCOMB_X36_Y24_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|controller:state_machine0|Alu_s0[0]~1                                                                                                                                        ; LCCOMB_X36_Y24_N16 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.DECODE                                                                                                                               ; LCFF_X43_Y24_N17   ; 53      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.FETCH                                                                                                                                ; LCFF_X41_Y25_N13   ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.INIT                                                                                                                                 ; LCFF_X41_Y25_N29   ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                           ; LCCOMB_X20_Y24_N20 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                              ; LCCOMB_X16_Y23_N16 ; 4       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                              ; LCCOMB_X20_Y24_N18 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                              ; LCCOMB_X20_Y24_N22 ; 6       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~8                                                    ; LCCOMB_X21_Y24_N16 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                    ; LCCOMB_X21_Y24_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~6          ; LCCOMB_X20_Y24_N8  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~16    ; LCCOMB_X20_Y24_N12 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~19    ; LCCOMB_X19_Y24_N4  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                        ; JTAG_X1_Y19_N0     ; 185     ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                        ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                               ; LCFF_X19_Y23_N7    ; 35      ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                    ; LCCOMB_X18_Y22_N8  ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                      ; LCCOMB_X18_Y22_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                    ; LCCOMB_X21_Y23_N0  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                       ; LCCOMB_X18_Y22_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                      ; LCCOMB_X18_Y22_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                         ; LCFF_X16_Y23_N11   ; 5       ; Async. clear ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                       ; LCCOMB_X17_Y23_N2  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                         ; LCFF_X16_Y23_N1    ; 5       ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                         ; LCFF_X17_Y23_N17   ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                      ; LCCOMB_X17_Y23_N14 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                         ; LCFF_X17_Y23_N23   ; 5       ; Async. clear ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                        ; LCCOMB_X21_Y23_N16 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                  ; LCCOMB_X18_Y22_N30 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                  ; LCCOMB_X19_Y22_N26 ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                            ; LCCOMB_X19_Y23_N30 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                ; LCCOMB_X16_Y23_N24 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                ; LCCOMB_X17_Y23_N20 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                 ; LCCOMB_X19_Y21_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                            ; LCCOMB_X19_Y21_N4  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                            ; LCCOMB_X19_Y21_N14 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                    ; LCFF_X22_Y23_N13   ; 12      ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                   ; LCFF_X22_Y23_N17   ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                    ; LCFF_X19_Y23_N19   ; 41      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                    ; LCFF_X19_Y23_N1    ; 18      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                             ; LCCOMB_X22_Y23_N20 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                   ; LCFF_X23_Y23_N9    ; 35      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 ; LCCOMB_X20_Y19_N10 ; 4       ; Global Clock         ; GCLK14           ; --                        ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0    ; LCCOMB_X16_Y23_N16 ; 4       ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                              ; JTAG_X1_Y19_N0     ; 185     ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                     ; LCFF_X19_Y23_N7    ; 35      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                               ; LCFF_X16_Y23_N11   ; 5       ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                               ; LCFF_X16_Y23_N1    ; 5       ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                               ; LCFF_X17_Y23_N17   ; 8       ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                               ; LCFF_X17_Y23_N23   ; 5       ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                          ; LCFF_X22_Y23_N13   ; 12      ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]                                                                                                                                                                                              ; 289     ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.DECODE                                                                                                                               ; 53      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                    ; 41      ;
; SW[16]                                                                                                                                                                                              ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                    ; 39      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[12]                                                                                                                             ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                   ; 35      ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_s~0                                                                                                                                             ; 34      ;
; KEY[1]                                                                                                                                                                                              ; 32      ;
; SW[15]                                                                                                                                                                                              ; 30      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[1]~16                                                                                                                         ; 28      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[13]                                                                                                                             ; 26      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[7]                                                                                                                              ; 26      ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_Ra_addr[2]~2                                                                                                                                    ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                       ; 23      ;
; Processor:P0|Datapath:DP|ALU:ALU|Mux15~0                                                                                                                                                            ; 23      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[11]                                                                                                                             ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                        ; 22      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[6]                                                                                                                              ; 21      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[5]                                                                                                                              ; 21      ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.FETCH                                                                                                                                ; 20      ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_Ra_addr~0                                                                                                                                       ; 19      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[4]                                                                                                                              ; 19      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[2]                                                                                                                              ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                    ; 18      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[14]                                                                                                                             ; 18      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[15]                                                                                                                             ; 18      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                        ; 17      ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 17      ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                              ; 17      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[10]~32                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[10]~28                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]~1                                                ; 16      ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                    ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~25                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~24                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~23                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~22                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~21                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~20                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~19                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~18                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~17                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~16                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~15                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~14                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~13                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~12                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~11                                                                                                                            ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[0]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[6]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[1]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[1]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[8]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[7]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[15]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[7]~0                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[10]~1                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[0]~1                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[15]~0                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[6]~1                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[6]~1                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[6]~1                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[1]~1                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]~10                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~7                                                                                                                             ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[15]~31                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[12]~30                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[13]~29                                                                                                                        ; 16      ;
; Hex7seg:H2|Display~1                                                                                                                                                                                ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[11]~28                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[8]~27                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[9]~26                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[0]~25                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[2]~24                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[6]~22                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[7]~21                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[4]~20                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[5]~19                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[1]~18                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[3]~17                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[15]~27                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[12]~26                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[13]~25                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[11]~24                                                                                                                        ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[8]~23                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[9]~21                                                                                                                         ; 16      ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_Rb_addr[2]~0                                                                                                                                    ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[1]~20                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[0]~19                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[2]~17                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[6]~15                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[7]~13                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[4]~11                                                                                                                         ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[5]~9                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[1]~7                                                                                                                          ; 16      ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[3]~5                                                                                                                          ; 16      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[10]                                                                                                                             ; 16      ;
; SW[17]                                                                                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                           ; 15      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[9]                                                                                                                              ; 15      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[0]                                                                                                                              ; 15      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[1]                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                   ; 12      ;
; Processor:P0|cunit:UNI|controller:state_machine0|Selector8~0                                                                                                                                        ; 12      ;
; Hex7seg:H1|Display~1                                                                                                                                                                                ; 12      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[8]                                                                                                                              ; 11      ;
; Mux6~2                                                                                                                                                                                              ; 10      ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_Ra_addr[1]~1                                                                                                                                    ; 10      ;
; Processor:P0|cunit:UNI|instruction_register:instruction_register0|q[3]                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                     ; 9       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 9       ;
; Mux6~3                                                                                                                                                                                              ; 9       ;
; Mux6~1                                                                                                                                                                                              ; 9       ;
; Mux12~0                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                     ; 8       ;
; ~GND                                                                                                                                                                                                ; 8       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~11                                                ; 8       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:WriteDecoder|Y[13]~1                                                                                                                         ; 8       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:WriteDecoder|Y[0]~0                                                                                                                          ; 8       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[0]~2                                                                                                                                        ; 8       ;
; Processor:P0|cunit:UNI|controller:state_machine0|Alu_s0[1]~0                                                                                                                                        ; 8       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 8       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                     ; 7       ;
; Mux1~4                                                                                                                                                                                              ; 7       ;
; Mux3~3                                                                                                                                                                                              ; 7       ;
; Mux2~4                                                                                                                                                                                              ; 7       ;
; Mux0~5                                                                                                                                                                                              ; 7       ;
; Mux5~3                                                                                                                                                                                              ; 7       ;
; Mux7~4                                                                                                                                                                                              ; 7       ;
; Mux6~7                                                                                                                                                                                              ; 7       ;
; Mux4~3                                                                                                                                                                                              ; 7       ;
; Mux9~4                                                                                                                                                                                              ; 7       ;
; Mux11~4                                                                                                                                                                                             ; 7       ;
; Mux10~4                                                                                                                                                                                             ; 7       ;
; Mux8~4                                                                                                                                                                                              ; 7       ;
; Mux13~4                                                                                                                                                                                             ; 7       ;
; Mux15~5                                                                                                                                                                                             ; 7       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.INIT                                                                                                                                 ; 7       ;
; Mux14~4                                                                                                                                                                                             ; 7       ;
; Mux12~6                                                                                                                                                                                             ; 7       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 7       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 7       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]       ; 7       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]       ; 7       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                           ; 6       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                              ; 6       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~2                                      ; 6       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 6       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~2                                         ; 6       ;
; Processor:P0|cunit:UNI|controller:state_machine0|WideOr4~0                                                                                                                                          ; 6       ;
; Mux6~0                                                                                                                                                                                              ; 6       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 6       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 6       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~2                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                               ; 5       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~18 ; 5       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~19    ; 5       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~11 ; 5       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~16    ; 5       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~8                                                    ; 5       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 5       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                           ; 5       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 5       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 5       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~9                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                               ; 4       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[14]~29                                                                                                                        ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                 ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                              ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~4       ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sdr~0                                                                 ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                                 ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~6          ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sdr~0                                                                    ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal          ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                              ; 4       ;
; Processor:P0|cunit:UNI|PC:pc0|muxlpm:m1|lpm_mux:LPM_MUX_component|mux_pmc:auto_generated|result_node[1]~0                                                                                           ; 4       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[10]~0                                                                                                                         ; 4       ;
; Processor:P0|cunit:UNI|controller:state_machine0|WideOr4~1                                                                                                                                          ; 4       ;
; Processor:P0|cunit:UNI|PC:pc0|O[0]                                                                                                                                                                  ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                      ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                      ; 4       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                      ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 4       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                    ; 3       ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_Ra_addr[0]~3                                                                                                                                    ; 3       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                        ; 3       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 3       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                        ; 3       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                        ; 3       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                           ; 3       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                           ; 3       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                           ; 3       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                           ; 3       ;
; Processor:P0|cunit:UNI|controller:state_machine0|Alu_s0[0]~1                                                                                                                                        ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[12]~159                                                                                                                                       ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[12]                                                                                                                           ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[13]~149                                                                                                                                       ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[13]                                                                                                                           ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[14]~139                                                                                                                                       ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[14]                                                                                                                           ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[15]~129                                                                                                                                       ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[15]                                                                                                                           ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~61                                                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[8]~119                                                                                                                                        ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[8]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[9]~109                                                                                                                                        ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[9]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[10]~99                                                                                                                                        ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[10]                                                                                                                           ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[11]~89                                                                                                                                        ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[11]                                                                                                                           ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~50                                                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~49                                                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~48                                                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~47                                                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[4]~79                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[4]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[5]~69                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[5]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[6]~59                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[6]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[7]~49                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[7]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~35                                                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~34                                                                                                                                                            ; 3       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.STORE                                                                                                                                ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~33                                                                                                                                                            ; 3       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.HALT                                                                                                                                 ; 3       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~32                                                                                                                                                            ; 3       ;
; Processor:P0|cunit:UNI|controller:state_machine0|Decoder0~0                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[0]~39                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[0]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[1]~29                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[2]~19                                                                                                                                         ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[2]                                                                                                                            ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data0[3]~9                                                                                                                                          ; 3       ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_Rb_addr[1]~1                                                                                                                                    ; 3       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[3]                                                                                                                            ; 3       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                      ; 3       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                      ; 3       ;
; Processor:P0|cunit:UNI|PC:pc0|O[4]                                                                                                                                                                  ; 3       ;
; Processor:P0|cunit:UNI|PC:pc0|O[2]                                                                                                                                                                  ; 3       ;
; Processor:P0|cunit:UNI|PC:pc0|O[1]                                                                                                                                                                  ; 3       ;
; Processor:P0|cunit:UNI|PC:pc0|O[3]                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                    ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~5          ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                     ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                     ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                     ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                     ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                     ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                     ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                      ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~1          ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                      ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                   ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[0]~0                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[6]~0                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[6]~0                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[6]~0                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[1]~0                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]~9                                                                                                                          ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|RF_W_wr~0                                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                   ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[7]~17                                                                                                                                       ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[6]~15                                                                                                                                       ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[5]~13                                                                                                                                       ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[4]~11                                                                                                                                       ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[3]~9                                                                                                                                        ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[2]~7                                                                                                                                        ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[1]~5                                                                                                                                        ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[0]~3                                                                                                                                        ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                        ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                   ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                         ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                           ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                      ; 2       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                            ; 2       ;
; Mux1~1                                                                                                                                                                                              ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~6                                                                                                                             ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~5                                                                                                                             ; 2       ;
; Mux2~1                                                                                                                                                                                              ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~4                                                                                                                             ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~3                                                                                                                             ; 2       ;
; Mux0~3                                                                                                                                                                                              ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[12]~164                                                                                                                                       ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[12]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[12]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[12]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[12]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[12]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[12]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[12]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[13]~154                                                                                                                                       ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[13]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[13]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[13]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[13]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[13]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[13]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[13]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[14]~144                                                                                                                                       ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[14]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[14]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[14]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[14]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[14]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[14]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[14]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[15]~134                                                                                                                                       ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[15]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[15]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[15]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[15]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[15]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[15]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[15]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~2                                                                                                                             ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~1                                                                                                                             ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q~0                                                                                                                             ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[8]~124                                                                                                                                        ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[8]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[8]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[8]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[8]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[8]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[8]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[8]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[9]~114                                                                                                                                        ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[9]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[9]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[9]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[9]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[9]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[9]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[9]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[10]~104                                                                                                                                       ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[10]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[10]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[10]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[10]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[10]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[10]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[10]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[11]~94                                                                                                                                        ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[11]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[11]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[11]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[11]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[11]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[11]                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[11]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[4]~81                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[4]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[4]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[4]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[4]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[4]~78                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[4]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[4]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[4]~77                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[4]~76                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[4]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[5]~71                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[5]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[5]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[5]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[5]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[5]~68                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[5]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[5]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[5]~67                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[5]~66                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[5]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[6]~61                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[6]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[6]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[6]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[6]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[6]~58                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[6]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[6]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[6]~57                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[6]~56                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[6]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[7]~51                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[7]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[7]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[7]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[7]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[7]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[7]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[7]                                                                                                                            ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.LOAD_A                                                                                                                               ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.ADD                                                                                                                                  ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.SUB                                                                                                                                  ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[0]~39                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[0]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[0]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[0]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[0]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[0]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[0]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[0]~34                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[0]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[1]~29                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[1]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[1]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[1]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[1]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[1]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[1]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[1]~24                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[1]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[2]~19                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[2]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[2]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[2]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[2]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[2]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[2]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[2]~14                                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[2]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[0]~23                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[3]~9                                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[15].U|Q[3]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[3]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[13].U|Q[3]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[12].U|Q[3]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[11].U|Q[3]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[10].U|Q[3]                                                                                                                           ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[0]~22                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[9].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[8].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|R_data1[3]~4                                                                                                                                          ; 2       ;
; Hex7seg:H1|Display~0                                                                                                                                                                                ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[2].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[7].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[6].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[4]~10                                                                                                                         ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder1|Y[5]~8                                                                                                                          ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[5].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[4].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[3].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[1].U|Q[3]                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~69                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~67                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~65                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~63                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[8]                                  ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~57                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~55                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~53                                                                                                                                                            ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[1]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[2]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[3]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[4]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[5]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[6]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[7]                                  ; 2       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|q_a[0]                                  ; 2       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.INIT~feeder                                                                                                                          ; 1       ;
; altera_reserved_tdi                                                                                                                                                                                 ; 1       ;
; altera_reserved_tck                                                                                                                                                                                 ; 1       ;
; altera_reserved_tms                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~17                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~16                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~15                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~17                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~8                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~15                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~15                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~7                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~3                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~6                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~5                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~13                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~12                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~11                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~10                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]~8                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~7                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~16                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~15                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~14                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~6                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~13                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~5                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~4                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~3                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~4                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~3                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]~1                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~0                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~12                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]~11                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]~10                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]~9                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~6                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~5                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~3                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~8                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~5                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~4                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~16                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~15                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~14                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~13                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~10                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~9                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~8                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~7                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~6                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][1]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg~0                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~7                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~6                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~17                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~14                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~13                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~12                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~11                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~10                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~9                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                    ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[10]~3                                                                                                                         ; 1       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|DecoderN:ReadDecoder0|Y[10]~7                                                                                                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~17            ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~7                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~7                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~16            ; 1       ;
; Mux0~6                                                                                                                                                                                              ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~80                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~79                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~78                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~77                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~76                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~75                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~74                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~73                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~72                                                                                                                                                            ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~13         ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~15            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~14            ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11         ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]         ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~10         ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9          ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~13            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~10            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~16                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~15                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~14                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~13                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~12                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~11                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~10                                                      ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~9                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~8                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~7                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3                                                       ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~6                                      ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~5                                      ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~4                                      ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]~3                                      ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8          ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~7          ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~6          ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~6                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~5                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~4                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]~3                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~15    ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9             ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8             ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~7             ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~7                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~16                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~15                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~14                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~13                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~12                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~11                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~10                                                   ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~9                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~8                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~7                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~10                                                ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2                                                    ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|WideOr6~0                                                                                                                                          ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                           ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out~0                                                      ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~0                                                    ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~3          ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~2          ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~0          ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]         ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out~0                                                         ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~0                                                       ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~5             ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~4             ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0                                                          ; 1       ;
; Processor:P0|cunit:UNI|PC:pc0|muxlpm:m1|lpm_mux:LPM_MUX_component|mux_pmc:auto_generated|result_node[0]~1                                                                                           ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|next_state.LOAD_A~1                                                                                                                                ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|next_state.LOAD_A~0                                                                                                                                ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|WideOr3~0                                                                                                                                          ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|next_state.STORE~1                                                                                                                                 ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|next_state.STORE~0                                                                                                                                 ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|current_state.HALT~0                                                                                                                               ; 1       ;
; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[0].U|Q[1]~8                                                                                                                          ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[7]~16                                                                                                                                       ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[6]~14                                                                                                                                       ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[5]~12                                                                                                                                       ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[4]~10                                                                                                                                       ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[3]~8                                                                                                                                        ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[2]~6                                                                                                                                        ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[1]~4                                                                                                                                        ; 1       ;
; Processor:P0|cunit:UNI|controller:state_machine0|D_addr[0]~1                                                                                                                                        ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1                                                                 ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~0                                                                 ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]         ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[3]                                              ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[2]                                              ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[1]                                              ; 1       ;
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[0]                                              ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1                                                                    ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~0                                                                    ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]            ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[3]                                                 ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[2]                                                 ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[1]                                                 ; 1       ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[0]                                                 ; 1       ;
; Hex7seg:H7|Add2~0                                                                                                                                                                                   ; 1       ;
; Hex7seg:H7|Add7~0                                                                                                                                                                                   ; 1       ;
; Hex7seg:H7|Add10~0                                                                                                                                                                                  ; 1       ;
; Hex7seg:H7|Add13~0                                                                                                                                                                                  ; 1       ;
; Hex7seg:H7|Add18~0                                                                                                                                                                                  ; 1       ;
; Hex7seg:H7|Add22~0                                                                                                                                                                                  ; 1       ;
; Hex7seg:H7|Add25~0                                                                                                                                                                                  ; 1       ;
; Mux1~3                                                                                                                                                                                              ; 1       ;
; Mux1~2                                                                                                                                                                                              ; 1       ;
; Mux1~0                                                                                                                                                                                              ; 1       ;
; Mux3~2                                                                                                                                                                                              ; 1       ;
; Mux3~1                                                                                                                                                                                              ; 1       ;
; Mux3~0                                                                                                                                                                                              ; 1       ;
; Processor:P0|Datapath:DP|ALU:ALU|Add0~71                                                                                                                                                            ; 1       ;
; Mux2~3                                                                                                                                                                                              ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                   ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF        ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------+--------------------------+----------------------+-----------------+-----------------+
; Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|altsyncram_alf2:altsyncram1|altsyncram_vh92:altsyncram3|ALTSYNCRAM ; M4K  ; True Dual Port ; Dual Clocks ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; ramlpm.mif ; M4K_X26_Y24, M4K_X26_Y25 ; Don't care           ; Don't care      ; Don't care      ;
; Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|altsyncram_t1e2:altsyncram1|altsyncram_r092:altsyncram3|ALTSYNCRAM    ; M4K  ; True Dual Port ; Dual Clocks ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; imem.mif   ; M4K_X52_Y24              ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,609 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 40 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 952 / 60,840 ( 2 % )   ;
; Direct links                ; 199 / 94,460 ( < 1 % ) ;
; Global clocks               ; 9 / 16 ( 56 % )        ;
; Local interconnects         ; 626 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 96 / 3,091 ( 3 % )     ;
; R4 interconnects            ; 1,497 / 81,294 ( 2 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.33) ; Number of LABs  (Total = 76) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 6                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 4                            ;
; 14                                          ; 5                            ;
; 15                                          ; 8                            ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 76) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 11                           ;
; 1 Clock                            ; 64                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Async. clears                    ; 3                            ;
; 2 Clock enables                    ; 28                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.34) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 5                            ;
; 20                                           ; 6                            ;
; 21                                           ; 5                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 5                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.07) ; Number of LABs  (Total = 76) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 1                            ;
; 1                                                ; 3                            ;
; 2                                                ; 2                            ;
; 3                                                ; 5                            ;
; 4                                                ; 3                            ;
; 5                                                ; 5                            ;
; 6                                                ; 2                            ;
; 7                                                ; 7                            ;
; 8                                                ; 7                            ;
; 9                                                ; 4                            ;
; 10                                               ; 4                            ;
; 11                                               ; 3                            ;
; 12                                               ; 4                            ;
; 13                                               ; 2                            ;
; 14                                               ; 3                            ;
; 15                                               ; 1                            ;
; 16                                               ; 11                           ;
; 17                                               ; 1                            ;
; 18                                               ; 4                            ;
; 19                                               ; 0                            ;
; 20                                               ; 2                            ;
; 21                                               ; 1                            ;
; 22                                               ; 0                            ;
; 23                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.49) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 4                            ;
; 5                                            ; 2                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 7                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 8                            ;
; 29                                           ; 4                            ;
; 30                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; system_clock         ; 21.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                   ;
+-----------------+---------------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                      ; Delay Added in ns ;
+-----------------+---------------------------------------------------------------------------+-------------------+
; KEY[0]          ; Processor:P0|Datapath:DP|RegisterFile:RegFile|RegisterOEN:rgen[14].U|Q[6] ; 0.588             ;
+-----------------+---------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device EP2C35F672C6 for design "LabB"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'LabB.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 system_clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~7
        Info (176357): Destination node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info (176357): Destination node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0
        Info (176357): Destination node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~0
        Info (176357): Destination node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info (176357): Destination node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0
        Info (176357): Destination node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~5
        Info (176357): Destination node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info (176357): Destination node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2
        Info (176357): Destination node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg~12
        Info (176357): Destination node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info (176357): Destination node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2
        Info (176357): Destination node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3
Info (176353): Automatically promoted node Processor:P0|cunit:UNI|imemlpm:I0|altsyncram:altsyncram_component|altsyncram_1te1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Processor:P0|Datapath:DP|ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_o5k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X33_Y24 to location X43_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.94 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file /home/ghg/LabB/output_files/LabB.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Tue Jun  3 17:38:55 2014
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ghg/LabB/output_files/LabB.fit.smsg.


