Fitter report for BallCompetition
Thu Dec 28 00:48:21 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 28 00:48:21 2023          ;
; Quartus Prime Version              ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                      ; BallCompetition                                ;
; Top-level Entity Name              ; BallCompetition                                ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M02SCM153C8G                                 ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 1,365 / 2,304 ( 59 % )                         ;
;     Total combinational functions  ; 1,358 / 2,304 ( 59 % )                         ;
;     Dedicated logic registers      ; 214 / 2,304 ( 9 % )                            ;
; Total registers                    ; 214                                            ;
; Total pins                         ; 37 / 112 ( 33 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 110,592 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 32 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 1 ( 0 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0                                              ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M02SCM153C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.2%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.1%      ;
;     Processor 5            ;   4.0%      ;
;     Processor 6            ;   4.0%      ;
;     Processor 7            ;   4.0%      ;
;     Processor 8            ;   3.9%      ;
;     Processors 9-16        ;   3.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1661 ) ; 0.00 % ( 0 / 1661 )        ; 0.00 % ( 0 / 1661 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1661 ) ; 0.00 % ( 0 / 1661 )        ; 0.00 % ( 0 / 1661 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1647 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Fan Ruixin/Quartus test/BallCompetition/output_files/BallCompetition.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,365 / 2,304 ( 59 % ) ;
;     -- Combinational with no register       ; 1151                   ;
;     -- Register only                        ; 7                      ;
;     -- Combinational with a register        ; 207                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 275                    ;
;     -- 3 input functions                    ; 324                    ;
;     -- <=2 input functions                  ; 759                    ;
;     -- Register only                        ; 7                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 861                    ;
;     -- arithmetic mode                      ; 497                    ;
;                                             ;                        ;
; Total registers*                            ; 214 / 2,837 ( 8 % )    ;
;     -- Dedicated logic registers            ; 214 / 2,304 ( 9 % )    ;
;     -- I/O registers                        ; 0 / 533 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 104 / 144 ( 72 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 37 / 112 ( 33 % )      ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 12 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; Total block memory bits                     ; 0 / 110,592 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 110,592 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 32 ( 0 % )         ;
; PLLs                                        ; 0 / 1 ( 0 % )          ;
; Global signals                              ; 1                      ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 5.0% / 4.2% / 6.2%     ;
; Peak interconnect usage (total/H/V)         ; 11.6% / 9.4% / 15.0%   ;
; Maximum fan-out                             ; 214                    ;
; Highest non-global fan-out                  ; 214                    ;
; Total fan-out                               ; 4329                   ;
; Average fan-out                             ; 2.60                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1365 / 2304 ( 59 % ) ; 0 / 2304 ( 0 % )               ;
;     -- Combinational with no register       ; 1151                 ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;     -- Combinational with a register        ; 207                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 275                  ; 0                              ;
;     -- 3 input functions                    ; 324                  ; 0                              ;
;     -- <=2 input functions                  ; 759                  ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 861                  ; 0                              ;
;     -- arithmetic mode                      ; 497                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 214                  ; 0                              ;
;     -- Dedicated logic registers            ; 214 / 2304 ( 9 % )   ; 0 / 2304 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 104 / 144 ( 72 % )   ; 0 / 144 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 37                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 32 ( 0 % )       ; 0 / 32 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4322                 ; 7                              ;
;     -- Registered Connections               ; 986                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 9                    ; 0                              ;
;     -- Output Ports                         ; 28                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk       ; J5    ; 2        ; 0            ; 5            ; 21           ; 214                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; key_in[0] ; J9    ; 5        ; 18           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; key_in[1] ; K14   ; 5        ; 18           ; 4            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; key_in[2] ; J11   ; 5        ; 18           ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; rstn      ; J14   ; 5        ; 18           ; 4            ; 0            ; 214                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; sw_in[0]  ; J12   ; 6        ; 18           ; 6            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; sw_in[1]  ; H11   ; 6        ; 18           ; 6            ; 14           ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; sw_in[2]  ; H12   ; 6        ; 18           ; 8            ; 21           ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; sw_in[3]  ; H13   ; 6        ; 18           ; 8            ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led_time[0]  ; N15   ; 5        ; 18           ; 1            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[1]  ; N14   ; 5        ; 18           ; 1            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[2]  ; M14   ; 5        ; 18           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[3]  ; M12   ; 5        ; 18           ; 1            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[4]  ; L15   ; 5        ; 18           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[5]  ; K12   ; 5        ; 18           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[6]  ; L11   ; 5        ; 18           ; 1            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_time[7]  ; K11   ; 5        ; 18           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_ab[0]    ; E14   ; 6        ; 18           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reg_ab[1]    ; C14   ; 6        ; 18           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[0] ; E1    ; 1A       ; 10           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[1] ; D2    ; 1A       ; 10           ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[2] ; K2    ; 1B       ; 10           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[3] ; J2    ; 1B       ; 10           ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[4] ; G2    ; 1B       ; 10           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[5] ; F5    ; 1A       ; 10           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[6] ; G5    ; 1A       ; 10           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[7] ; L1    ; 1B       ; 10           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_1[8] ; E2    ; 1A       ; 10           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[0] ; A3    ; 8        ; 1            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[1] ; A2    ; 8        ; 1            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[2] ; P2    ; 2        ; 0            ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[3] ; P1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[4] ; N1    ; 2        ; 0            ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[5] ; C1    ; 1A       ; 10           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[6] ; C2    ; 1A       ; 10           ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[7] ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_led_2[8] ; B1    ; 1A       ; 10           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                        ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name   ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+
; G1       ; DIFFIO_RX_L7n, DIFFOUT_L7n, TMS, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TMS~       ; Dual Purpose Pin ;
; J1       ; DIFFIO_RX_L7p, DIFFOUT_L7p, TCK, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TCK~       ; Dual Purpose Pin ;
; H5       ; DIFFIO_RX_L8n, DIFFOUT_L8n, TDI, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TDI~       ; Dual Purpose Pin ;
; H4       ; DIFFIO_RX_L8p, DIFFOUT_L8p, TDO, Low_Speed         ; Reserved as secondary function ; ~ALTERA_TDO~       ; Dual Purpose Pin ;
; E8       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~   ; Dual Purpose Pin ;
; D6       ; DIFFIO_RX_T11p, DIFFOUT_T11p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~   ; Dual Purpose Pin ;
; E6       ; DIFFIO_RX_T11n, DIFFOUT_T11n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~ ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 2.5V          ; --           ;
; 1B       ; 8 / 10 ( 80 % )   ; 2.5V          ; --           ;
; 2        ; 5 / 10 ( 50 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 28 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ;
; 8        ; 5 / 28 ( 18 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 158        ; 8        ; seg_led_2[1]                                   ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 160        ; 8        ; seg_led_2[0]                                   ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A7       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A9       ; 147        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A11      ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A13      ; 141        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; A14      ; 137        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1A       ; seg_led_2[8]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B3       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; B4       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; B6       ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B7       ; 146        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B8       ; 136        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; B10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; B11      ; 145        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B12      ; 143        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B13      ; 135        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B14      ; 133        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B15      ; 131        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C1       ; 1          ; 1A       ; seg_led_2[5]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; seg_led_2[6]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C8       ; 134        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C14      ; 117        ; 6        ; reg_ab[1]                                      ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 115        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 0          ; 1A       ; seg_led_1[1]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ;            ;          ; NC                                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 154        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D8       ; 142        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D10      ; 132        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D11      ; 130        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D12      ; 128        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; E1       ; 5          ; 1A       ; seg_led_1[0]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 7          ; 1A       ; seg_led_1[8]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ;            ;          ; NC                                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E6       ; 156        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E8       ; 144        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 140        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E10      ; 138        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E11      ; 126        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E14      ; 113        ; 6        ; reg_ab[0]                                      ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; F2       ;            ; 1A, 1B   ; VCCIO1                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; F5       ; 4          ; 1A       ; seg_led_1[5]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F12      ; 116        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F14      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G1       ; 12         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; G2       ; 13         ; 1B       ; seg_led_1[4]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G5       ; 6          ; 1A       ; seg_led_1[6]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 10         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G8       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G11      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G14      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G15      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ; 1A, 1B   ; VCCIO1                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; H3       ; 20         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 18         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 16         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; H7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H11      ; 100        ; 6        ; sw_in[1]                                       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 102        ; 6        ; sw_in[2]                                       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 104        ; 6        ; sw_in[3]                                       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J1       ; 14         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 22         ; 1B       ; seg_led_1[3]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 30         ; 2        ; clk                                            ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; J9       ; 90         ; 5        ; key_in[0]                                      ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ; 92         ; 5        ; key_in[2]                                      ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 98         ; 6        ; sw_in[0]                                       ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 93         ; 5        ; rstn                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 106        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 26         ; 1B       ; seg_led_1[2]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K11      ; 82         ; 5        ; led_time[7]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 84         ; 5        ; led_time[5]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ; 91         ; 5        ; key_in[1]                                      ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 24         ; 1B       ; seg_led_1[7]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L4       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L7       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L8       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L9       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L10      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L11      ; 80         ; 5        ; led_time[6]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L14      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L15      ; 85         ; 5        ; led_time[4]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M4       ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M5       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M11      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M12      ; 78         ; 5        ; led_time[3]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 83         ; 5        ; led_time[2]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 40         ; 2        ; seg_led_2[4]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; N8       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N14      ; 81         ; 5        ; led_time[1]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 79         ; 5        ; led_time[0]                                    ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 37         ; 2        ; seg_led_2[3]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 42         ; 2        ; seg_led_2[2]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P4       ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P6       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P7       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P8       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P9       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P12      ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; P14      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P15      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; R2       ; 39         ; 2        ; seg_led_2[7]                                   ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R5       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R7       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R9       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R11      ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; R13      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R14      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; reg_ab[0]    ; Incomplete set of assignments ;
; reg_ab[1]    ; Incomplete set of assignments ;
; led_time[0]  ; Incomplete set of assignments ;
; led_time[1]  ; Incomplete set of assignments ;
; led_time[2]  ; Incomplete set of assignments ;
; led_time[3]  ; Incomplete set of assignments ;
; led_time[4]  ; Incomplete set of assignments ;
; led_time[5]  ; Incomplete set of assignments ;
; led_time[6]  ; Incomplete set of assignments ;
; led_time[7]  ; Incomplete set of assignments ;
; seg_led_1[0] ; Incomplete set of assignments ;
; seg_led_1[1] ; Incomplete set of assignments ;
; seg_led_1[2] ; Incomplete set of assignments ;
; seg_led_1[3] ; Incomplete set of assignments ;
; seg_led_1[4] ; Incomplete set of assignments ;
; seg_led_1[5] ; Incomplete set of assignments ;
; seg_led_1[6] ; Incomplete set of assignments ;
; seg_led_1[7] ; Incomplete set of assignments ;
; seg_led_1[8] ; Incomplete set of assignments ;
; seg_led_2[0] ; Incomplete set of assignments ;
; seg_led_2[1] ; Incomplete set of assignments ;
; seg_led_2[2] ; Incomplete set of assignments ;
; seg_led_2[3] ; Incomplete set of assignments ;
; seg_led_2[4] ; Incomplete set of assignments ;
; seg_led_2[5] ; Incomplete set of assignments ;
; seg_led_2[6] ; Incomplete set of assignments ;
; seg_led_2[7] ; Incomplete set of assignments ;
; seg_led_2[8] ; Incomplete set of assignments ;
; sw_in[1]     ; Incomplete set of assignments ;
; sw_in[3]     ; Incomplete set of assignments ;
; sw_in[2]     ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; rstn         ; Incomplete set of assignments ;
; sw_in[0]     ; Incomplete set of assignments ;
; key_in[2]    ; Incomplete set of assignments ;
; key_in[1]    ; Incomplete set of assignments ;
; key_in[0]    ; Incomplete set of assignments ;
+--------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                 ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |BallCompetition                          ; 1365 (1)    ; 214 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 37   ; 0            ; 1151 (1)     ; 7 (0)             ; 207 (0)          ; 0          ; |BallCompetition                                                                                                                    ; BallCompetition     ; work         ;
;    |Display:u_Display|                    ; 1247 (376)  ; 139 (139)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1106 (236)   ; 3 (3)             ; 138 (137)        ; 0          ; |BallCompetition|Display:u_Display                                                                                                  ; Display             ; work         ;
;       |lpm_divide:Div0|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div0                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_6sl:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div0|lpm_divide_6sl:auto_generated                                                    ; lpm_divide_6sl      ; work         ;
;             |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div0|lpm_divide_6sl:auto_generated|sign_div_unsign_8kh:divider                        ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_qee:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div0|lpm_divide_6sl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_qee:divider  ; alt_u_div_qee       ; work         ;
;       |lpm_divide:Div10|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div10                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div10|lpm_divide_8sl:auto_generated                                                   ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div10|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div10|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div11|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div11                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div11|lpm_divide_8sl:auto_generated                                                   ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div11|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div11|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div1|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div1                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_6sl:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div1|lpm_divide_6sl:auto_generated                                                    ; lpm_divide_6sl      ; work         ;
;             |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div1|lpm_divide_6sl:auto_generated|sign_div_unsign_8kh:divider                        ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_qee:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div1|lpm_divide_6sl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_qee:divider  ; alt_u_div_qee       ; work         ;
;       |lpm_divide:Div2|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div2                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div2|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div2|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div2|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div3|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div3                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div3|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div3|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div3|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div5|                   ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div5                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div5|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div5|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div5|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div6|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div6                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div6|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div6|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div6|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div7|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div7                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div7|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div7|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div7|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div8|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div8                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div8|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div8|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div8|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Div9|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div9                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_8sl:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div9|lpm_divide_8sl:auto_generated                                                    ; lpm_divide_8sl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div9|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Div9|lpm_divide_8sl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod0|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod0                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_9kl:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod0|lpm_divide_9kl:auto_generated                                                    ; lpm_divide_9kl      ; work         ;
;             |sign_div_unsign_8kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod0|lpm_divide_9kl:auto_generated|sign_div_unsign_8kh:divider                        ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_qee:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod0|lpm_divide_9kl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_qee:divider  ; alt_u_div_qee       ; work         ;
;       |lpm_divide:Mod10|                  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod10                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod10|lpm_divide_bkl:auto_generated                                                   ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod10|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod10|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod11|                  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod11                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod11|lpm_divide_bkl:auto_generated                                                   ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod11|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                       ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod11|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod1|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod1                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_9kl:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod1|lpm_divide_9kl:auto_generated                                                    ; lpm_divide_9kl      ; work         ;
;             |sign_div_unsign_8kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod1|lpm_divide_9kl:auto_generated|sign_div_unsign_8kh:divider                        ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_qee:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod1|lpm_divide_9kl:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_qee:divider  ; alt_u_div_qee       ; work         ;
;       |lpm_divide:Mod2|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod2                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod2|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod2|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod2|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod3|                   ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod3                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod3|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod3|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod3|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod5|                   ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod5                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod5|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod5|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod5|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod6|                   ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod6                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod6|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod6|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 1 (1)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod6|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod7|                   ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod7                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod7|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod7|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod7|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod8|                   ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod8                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod8|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod8|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod8|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;       |lpm_divide:Mod9|                   ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod9                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bkl:auto_generated|  ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod9|lpm_divide_bkl:auto_generated                                                    ; lpm_divide_bkl      ; work         ;
;             |sign_div_unsign_akh:divider| ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod9|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider                        ; sign_div_unsign_akh ; work         ;
;                |alt_u_div_uee:divider|    ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|Display:u_Display|lpm_divide:Mod9|lpm_divide_bkl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_uee:divider  ; alt_u_div_uee       ; work         ;
;    |key_debounce:key0|                    ; 35 (35)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 23 (23)          ; 0          ; |BallCompetition|key_debounce:key0                                                                                                  ; key_debounce        ; work         ;
;    |key_debounce:key1|                    ; 35 (35)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 24 (24)          ; 0          ; |BallCompetition|key_debounce:key1                                                                                                  ; key_debounce        ; work         ;
;    |key_debounce:key2|                    ; 35 (35)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 24 (24)          ; 0          ; |BallCompetition|key_debounce:key2                                                                                                  ; key_debounce        ; work         ;
;    |segment:u_segment|                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |BallCompetition|segment:u_segment                                                                                                  ; segment             ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; reg_ab[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_ab[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_time[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_1[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_led_2[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw_in[1]     ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; sw_in[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw_in[2]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rstn         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; sw_in[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_in[2]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; key_in[1]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; key_in[0]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; sw_in[1]                                           ;                   ;         ;
;      - Display:u_Display|Mux73~0                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux73~1                   ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~0       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~1       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~2       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~3       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~4       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~5       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~6       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~8       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]~9       ; 0                 ; 6       ;
;      - Display:u_Display|Mux73~3                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux73~4                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux73~5                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux73~6                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux73~7                   ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_2_reg[3]~0       ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_2_reg[3]~2       ; 0                 ; 6       ;
;      - Display:u_Display|Mux65~4                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux65~5                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux65~6                   ; 0                 ; 6       ;
;      - Display:u_Display|Mux64~5                   ; 0                 ; 6       ;
;      - Display:u_Display|Equal4~0                  ; 0                 ; 6       ;
;      - Display:u_Display|Equal5~0                  ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_A[3]~1            ; 0                 ; 6       ;
;      - Display:u_Display|counter[16]~28            ; 0                 ; 6       ;
;      - Display:u_Display|Mux65~8                   ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[6]~14            ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[6]~13            ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_B[3]~4            ; 0                 ; 6       ;
;      - Display:u_Display|Mux72~0                   ; 0                 ; 6       ;
; sw_in[3]                                           ;                   ;         ;
; sw_in[2]                                           ;                   ;         ;
;      - Display:u_Display|Mux73~0                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux73~1                   ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_1_reg[3]~0       ; 0                 ; 0       ;
;      - Display:u_Display|counter[16]~24            ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_1_reg[3]~3       ; 0                 ; 0       ;
;      - Display:u_Display|Mux71~7                   ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_1_reg[3]~6       ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_1_reg[3]~8       ; 0                 ; 0       ;
;      - Display:u_Display|Mux70~7                   ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_1_reg[3]~9       ; 0                 ; 0       ;
;      - Display:u_Display|Mux69~4                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux69~6                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux69~7                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux68~4                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux68~8                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux67~0                   ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_2_reg[3]~0       ; 0                 ; 0       ;
;      - Display:u_Display|seg_data_2_reg[3]~2       ; 0                 ; 0       ;
;      - Display:u_Display|Mux65~5                   ; 0                 ; 0       ;
;      - Display:u_Display|Mux64~5                   ; 0                 ; 0       ;
;      - Display:u_Display|Equal4~0                  ; 0                 ; 0       ;
;      - Display:u_Display|Equal5~0                  ; 0                 ; 0       ;
;      - Display:u_Display|AttackT_A[3]~1            ; 0                 ; 0       ;
;      - Display:u_Display|counter[16]~28            ; 0                 ; 0       ;
;      - Display:u_Display|Mux65~8                   ; 0                 ; 0       ;
;      - Display:u_Display|scorer_A[6]~14            ; 0                 ; 0       ;
;      - Display:u_Display|scorer_B[6]~13            ; 0                 ; 0       ;
;      - Display:u_Display|AttackT_B[3]~4            ; 0                 ; 0       ;
;      - Display:u_Display|Mux72~1                   ; 0                 ; 0       ;
; clk                                                ;                   ;         ;
; rstn                                               ;                   ;         ;
;      - Display:u_Display|scorer_B[0]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[0]               ; 0                 ; 6       ;
;      - Display:u_Display|led_time_reg[0]           ; 0                 ; 6       ;
;      - Display:u_Display|led_time_reg[2]           ; 0                 ; 6       ;
;      - Display:u_Display|led_time_reg[4]           ; 0                 ; 6       ;
;      - Display:u_Display|led_time_reg[6]           ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_2_reg[0]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_2_reg[1]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_2_reg[2]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_2_reg[3]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[0]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[1]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[2]         ; 0                 ; 6       ;
;      - Display:u_Display|seg_data_1_reg[3]         ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[6]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[5]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[4]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[3]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[2]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[1]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[6]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[5]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[4]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[3]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[2]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[1]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[6]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[5]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[4]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[3]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[2]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[1]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[6]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[5]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[4]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[3]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[2]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[1]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[6]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[5]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[4]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[3]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[2]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[1]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[6]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[5]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[4]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[3]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[2]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[1]               ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[0]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[1]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[2]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[3]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[4]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[5]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[6]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[7]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[8]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[9]              ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[10]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[11]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[12]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[13]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[14]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[15]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[16]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[17]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[18]             ; 0                 ; 6       ;
;      - key_debounce:key1|delay_cnt[19]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[0]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[1]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[2]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[3]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[4]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[5]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[6]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[7]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[8]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[9]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[10]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[11]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[12]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[13]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[14]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[15]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[16]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[17]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[18]             ; 0                 ; 6       ;
;      - key_debounce:key2|delay_cnt[19]             ; 0                 ; 6       ;
;      - Display:u_Display|counter[0]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[1]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[2]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[3]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[4]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[5]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[6]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[7]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[8]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[9]                ; 0                 ; 6       ;
;      - Display:u_Display|counter[10]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[11]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[12]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[13]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[14]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[15]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[16]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[17]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[18]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[19]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[20]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[21]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[22]               ; 0                 ; 6       ;
;      - Display:u_Display|counter[23]               ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[0]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[1]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[2]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[3]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[4]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[5]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[6]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[7]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[8]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[9]              ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[10]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[11]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[12]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[13]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[14]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[15]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[16]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[17]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[18]             ; 0                 ; 6       ;
;      - key_debounce:key0|delay_cnt[19]             ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[5]      ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[4]      ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[3]      ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[2]      ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[6]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[5]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[4]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[3]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[2]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_A[1]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[6]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[5]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[4]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[3]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[2]               ; 0                 ; 6       ;
;      - Display:u_Display|scorer_B[1]               ; 0                 ; 6       ;
;      - Display:u_Display|reg_ab_reg[0]             ; 0                 ; 6       ;
;      - Display:u_Display|reg_ab_reg[1]             ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[23]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[21]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[20]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[22]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[18]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[17]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[16]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[19]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[15]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[14]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[12]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[13]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[10]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[9]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[8]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[11]              ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[6]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[7]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[5]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[4]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[3]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[2]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[1]               ; 0                 ; 6       ;
;      - Display:u_Display|Qcounter[0]               ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[6]      ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[1]      ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_Down[0]      ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_rest_Down[1] ; 0                 ; 6       ;
;      - Display:u_Display|Quarter_Time_rest_Down[0] ; 0                 ; 6       ;
;      - Display:u_Display|DownCNT[1]                ; 0                 ; 6       ;
;      - Display:u_Display|DownCNT[0]                ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_B[4]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_B[3]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_B[2]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_B[1]              ; 0                 ; 6       ;
;      - key_debounce:key2|press_on                  ; 0                 ; 6       ;
;      - key_debounce:key1|press_on                  ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_A[4]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_A[3]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_A[2]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_A[1]              ; 0                 ; 6       ;
;      - key_debounce:key0|press_on                  ; 0                 ; 6       ;
;      - Display:u_Display|countB_3[0]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_2[0]               ; 0                 ; 6       ;
;      - Display:u_Display|countB_1[0]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_3[0]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_2[0]               ; 0                 ; 6       ;
;      - Display:u_Display|countA_1[0]               ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_B[0]              ; 0                 ; 6       ;
;      - Display:u_Display|AttackT_A[0]              ; 0                 ; 6       ;
;      - key_debounce:key2|delay_flag                ; 0                 ; 6       ;
;      - key_debounce:key1|delay_flag                ; 0                 ; 6       ;
;      - key_debounce:key0|delay_flag                ; 0                 ; 6       ;
;      - key_debounce:key2|key_in_nedge              ; 0                 ; 6       ;
;      - key_debounce:key1|key_in_nedge              ; 0                 ; 6       ;
;      - key_debounce:key0|key_in_nedge              ; 0                 ; 6       ;
;      - key_debounce:key2|key_in_r1                 ; 0                 ; 6       ;
;      - key_debounce:key2|key_in_r0                 ; 0                 ; 6       ;
;      - key_debounce:key1|key_in_r1                 ; 0                 ; 6       ;
;      - key_debounce:key1|key_in_r0                 ; 0                 ; 6       ;
;      - key_debounce:key0|key_in_r1                 ; 0                 ; 6       ;
;      - key_debounce:key0|key_in_r0                 ; 0                 ; 6       ;
; sw_in[0]                                           ;                   ;         ;
;      - Display:u_Display|AttackT_B[3]~3            ; 0                 ; 0       ;
;      - Display:u_Display|counter[16]~28            ; 0                 ; 0       ;
; key_in[2]                                          ;                   ;         ;
;      - key_debounce:key2|key_in_r0                 ; 0                 ; 6       ;
; key_in[1]                                          ;                   ;         ;
;      - key_debounce:key1|key_in_r0                 ; 1                 ; 6       ;
; key_in[0]                                          ;                   ;         ;
;      - key_debounce:key0|key_in_r0                 ; 1                 ; 6       ;
+----------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Display:u_Display|AttackT_A[3]~1         ; LCCOMB_X2_Y5_N28   ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|AttackT_B[3]~4         ; LCCOMB_X2_Y5_N6    ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|Quarter_Time_Down[6]~4 ; LCCOMB_X17_Y3_N30  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|countA_1[6]~18         ; LCCOMB_X14_Y6_N6   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|countA_2[6]~18         ; LCCOMB_X14_Y6_N12  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|countA_3[6]~18         ; LCCOMB_X14_Y6_N2   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|countB_1[6]~18         ; LCCOMB_X11_Y5_N4   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|countB_2[6]~18         ; LCCOMB_X11_Y5_N14  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|countB_3[6]~18         ; LCCOMB_X11_Y5_N26  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|counter[16]~27         ; LCCOMB_X3_Y5_N26   ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|counter[16]~28         ; LCCOMB_X2_Y5_N0    ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|led_time_reg[0]~0      ; LCCOMB_X17_Y3_N0   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|led_time_reg[0]~1      ; LCCOMB_X17_Y2_N2   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|scorer_A[6]~14         ; LCCOMB_X12_Y4_N6   ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|scorer_B[6]~13         ; LCCOMB_X9_Y3_N10   ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Display:u_Display|seg_data_1_reg[3]~8    ; LCCOMB_X12_Y4_N26  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                      ; PIN_J5             ; 214     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; key_debounce:key0|delay_cnt[10]~48       ; LCCOMB_X11_Y13_N22 ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key_debounce:key1|delay_cnt[18]~48       ; LCCOMB_X15_Y1_N26  ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key_debounce:key2|delay_cnt[13]~48       ; LCCOMB_X4_Y5_N26   ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key_debounce:key2|press_on               ; FF_X11_Y7_N15      ; 35      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rstn                                     ; PIN_J14            ; 214     ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_J5   ; 214     ; 15                                   ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,195 / 9,335 ( 13 % ) ;
; C16 interconnects     ; 8 / 576 ( 1 % )        ;
; C4 interconnects      ; 526 / 8,640 ( 6 % )    ;
; Direct links          ; 370 / 9,335 ( 4 % )    ;
; Global clocks         ; 1 / 10 ( 10 % )        ;
; Local interconnects   ; 754 / 2,304 ( 33 % )   ;
; R24 interconnects     ; 11 / 672 ( 2 % )       ;
; R4 interconnects      ; 486 / 11,968 ( 4 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 104) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 2                             ;
; 13                                          ; 2                             ;
; 14                                          ; 6                             ;
; 15                                          ; 12                            ;
; 16                                          ; 59                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 104) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 39                            ;
; 1 Clock                            ; 39                            ;
; 1 Clock enable                     ; 16                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.15) ; Number of LABs  (Total = 104) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 9                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 12                            ;
; 15                                           ; 20                            ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 1                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 0                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.63) ; Number of LABs  (Total = 104) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 16                            ;
; 3                                               ; 6                             ;
; 4                                               ; 6                             ;
; 5                                               ; 7                             ;
; 6                                               ; 6                             ;
; 7                                               ; 8                             ;
; 8                                               ; 19                            ;
; 9                                               ; 6                             ;
; 10                                              ; 2                             ;
; 11                                              ; 4                             ;
; 12                                              ; 4                             ;
; 13                                              ; 2                             ;
; 14                                              ; 1                             ;
; 15                                              ; 7                             ;
; 16                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.58) ; Number of LABs  (Total = 104) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 10                            ;
; 5                                            ; 10                            ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 9                             ;
; 12                                           ; 7                             ;
; 13                                           ; 3                             ;
; 14                                           ; 8                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 0                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 37        ; 0            ; 37        ; 0            ; 0            ; 37        ; 37        ; 0            ; 37        ; 37        ; 0            ; 28           ; 0            ; 0            ; 9            ; 0            ; 28           ; 9            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 37        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 37           ; 0         ; 37           ; 37           ; 0         ; 0         ; 37           ; 0         ; 0         ; 37           ; 9            ; 37           ; 37           ; 28           ; 37           ; 9            ; 28           ; 37           ; 37           ; 37           ; 9            ; 37           ; 37           ; 37           ; 37           ; 37           ; 0         ; 37           ; 37           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; reg_ab[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_ab[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_time[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_1[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_led_2[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_in[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_in[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_in[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rstn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw_in[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (119006): Selected device 10M02SCM153C8G for design "BallCompetition"
Info (22896): The CONFIG_SEL pin is disabled. It is not supported for MAX 10 devices with compact features.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SCM153C8G is compatible
    Info (176445): Device 10M04SCM153C8G is compatible
Info (169124): Fitter converted 7 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location G1
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location J1
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location H5
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location H4
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E8
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location D6
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location E6
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BallCompetition.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J5 (CLK0p, DIFFIO_RX_L14p, DIFFOUT_L14p, High_Speed)) File: D:/Fan Ruixin/Quartus test/BallCompetition/BallCompetition.v Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X9_Y0 to location X18_Y8
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Fan Ruixin/Quartus test/BallCompetition/output_files/BallCompetition.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6534 megabytes
    Info: Processing ended: Thu Dec 28 00:48:22 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Fan Ruixin/Quartus test/BallCompetition/output_files/BallCompetition.fit.smsg.


