1 
1. 研究背景 
自從 IBM 於 1997 年底成功地發展電鍍銅（以取代傳統的濺鍍鋁），並導入化學機
械研磨（CMP）平坦化處理（以解決銅的不易乾、濕蝕刻）以後，此種大馬士（Damascene）
製程已逐漸成為奈米積體電路（IC）元件後段內連接導線的標準化製程。目前電化學
析鍍銅已蔚為奈米 IC 元件之內連接導線材料，而為了進一步降低 RC 延遲、降低功率
消耗、緩和高頻元件之電壓串音（Crosstalk），介電常數低於 SiO2（k = 4.3）的介電材
料已被採用為階梯間溝渠導線的絕緣層，例如 Applied Materials 的 PECVD-SiCOH（即
Black DiamondTM）介電層已被國際各大知名半導體廠應用於 60 nm 製程。而且，擁有
較低 k 值的 SiO2、HOSP、HSQ、MSQ、SiCOH 等奈米孔隙（Nanoporous）介電層材
料也已受到重視【1】。 
但是，銅在溫度 200~300℃即會熱擴散或偏壓熱飄移（Biased Thermally Drift）至   
介電層內部；銅在 CMP 的過程中，往往會因附著性的缺乏而產生剝離現象。這些情
況均會損及銅導線之可靠度及介電絕緣特性【2,3】。因此，業界所常採用的雙重大馬士     
（Dual Damascene）製程須依微影（Lithography）製作介電層圖案、濺鍍 Ta/TaN 阻障
層、無電鍍銅晶種層、電鍍（或無電鍍）銅連接導線及化學機械研磨等步驟，完成銅
柱塞與水平的銅內連接導線製造。然而，大馬士銅內連接導線製程涉及乾式的離子化
濺鍍金屬阻障層及濕式的電化學（電鍍及無電鍍）銅晶種層及銅導線，故有不易線上
整合的問題；材料涵蓋電物化性互異的介電絕緣層、純金屬及氮化物導體，故製程與
材料整合實在相當繁瑣。這種在 90 nm 世代已甄成熟的孔槽填充技術（圖 1a）在尺度
更縮小、深寬比更大的次世代 60 nm 或甚至 45 nm 元件又會再度面臨階梯覆蓋性與順
依性（Conformity）不佳的問題（圖 1b），且過渡金屬氧化物的電阻率往往會超過 100~200 
μΩ-cm，亦無法滿足銅導線整體低電阻的要求【1】。因此，實有必要開發創新性的銅內
連接導線製程，以滿足如圖 1c 所示意之次世代奈米元件之孔槽填充及整體低電阻的需
求，並兼達製程簡化之目的。 
圖 1 大馬士銅內接導線製程雖符合（a）90 nm 之孔槽填充需求，但無法有效填充（b）
60 nm 之孔槽，故有賴製程創新以獲得（c）之良好填充狀態。 
(c) (b)(a)
Cu 
(電化學鍍) 介電層 
Ta/TaN 
(濺鍍) 
90 nm 60 nm
Cu 
(電化學鍍) 介電層
Ta/TaN 
(濺鍍) 
60 nm 
Cu 
(電化學鍍) 介電層 
阻障層
(電化學鍍)
3 
層析鍍。為了不使鍍層因浸漬鍍浴量之差異造成組成改變，故採用固定的 V/A 值。本
研究採用 Co-P 鍍浴，其條件可參閱先前資料【12】。 
本研究採用高解析掃瞄式電子顯微術（SEM）觀察晶種分布狀態及阻障層晶粒孕
育與薄膜形成行為；接觸角量測儀測定電漿改質前後之介電層表面的親水性差異，並
輔以傅立葉轉換紅外線光譜分析儀（FTIR）解析其表面鍵結之變化，以獲得電漿改質
所獲致之晶種增益機制，最後，以橫截面 SEM 觀察溝槽之填充情況。此一精簡報告以      
（Black DiamondTM）低 k 介電層為主，SiO2部分可詳參本實驗室所發表的論文【14】。 
3. 結果與討論 
3.1 電漿處理對晶種生長及阻障層孕育之改進效益 
圖 3 為介電層試片經過圖 2 之路徑 A 析鍍流程生長鎳晶種之後，再分別進行 10
至 170 秒之 Co-P 阻障層析鍍以後所呈現的 SEM 平面影像。這一系列影像顯示：未經
電漿表面改質的介電層之稀疏的晶種分布狀態及 Co-P 薄膜的孕育過程。Co-P 晶粒乃
環繞著尺寸僅~4 nm 之鎳晶種逐漸的成長。依據初期成長狀態［圖 3a~3c］，吾人得知
每一Co-P晶粒應為某一Ni晶種粒子所析出，且可推算Ni晶種之分布密度為1.4 × 1014 m−2。
但這些稀疏的晶種卻使其耗時長久（170 秒）方才形成連續性的薄膜［圖 3e 及 f］。此
一薄膜之厚度達 80 nm，而晶粒尺寸亦達 100 nm。 
圖 4 為經過電漿表面改質後之介電層試片，經 Ni 催化晶種吸附後，再以 Co-P 鍍
浴，分別進行無電鍍析鍍一段時間（3~10 秒）以後所呈現之 SEM 平面影像（其析鍍
流程見圖 2 路徑 B）。圖 4a 及 4b 顯示析鍍短短的 3、6 秒之後，介電層表面的 Co-P 晶
粒表面覆蓋率已分別達 50 及 80%。由於電漿表面改質可大幅地提高晶種的吸附密度，
由 1.4 × 1014  m−2增加為 3.1 × 1015 m−2，高達 20 倍（分別由圖 3 及圖 4 估計而得），故
經過極短（~10 秒）的析鍍以後，已幾乎形成連續薄膜（圖 4c）。值得一提的是，圖 3e
及圖 4c 的此種薄膜型態的晶粒間雖存在細小的縫隙，但經過 450~550℃/30 分鐘的退
圖 3 SiCOH 介電層經過路徑 A 之流程，進行（a）10、（b）50、（c）90、（d）130、（e）
170 秒之 Co-P 無電鍍以後的 SEM 平面影像，並於（f）170 秒形成連續性薄膜。 
200 nm 
SiCOH 介電層（150 nm）
Co-P（80 nm） 
(a) (b) 
(e) (f) (d) 
(c) 
5 
Si-O（1120 cm−1）三種主要鍵結以外，尚有Si-CH3（1266 cm−1）及CH3（2973 cm−1）
兩種疏水性的鍵結【17,18】，故其水接觸角高達89°（見圖7a），遠大於親水性較佳之SiO2
介電層的43°。若依循路徑A，僅經SC1處理以後，其CH3疏水基雖會被局部移除，但仍
高達32°（圖7b）。這種疏水性會導致後續之金屬溶液離子吸附之困難，故造成稀疏的
金屬晶種分布（見圖3）。相對的，採用25 W（或50 W）/5分的N2-H2混合電漿電漿改質
能更有效地移除表面的CH3疏水基，並導至Si-CH3及CH波峰的衰退，使其接觸角大幅
降低至6°（圖7c），且再經過SC1處理以後，又降至4°（圖7d），因此經過電漿表面改質
後的黑鑽石介電層具有更佳的表面親水性。此種“超親水”性能的出現有助於依序地生
長密集的奈米金屬晶種及超薄（12 nm）的Co-P阻障層。另外，圖6（d）顯示，一旦
電漿功率達100 W，則黑鑽石（SiCOH）介電層鍵結會造成局部破壞，導致籠狀SiO鍵
結之明顯變化。此一種結論與吾人先前之HOSP研究相近【15】。 
500 1000 1500 2000 2500 3000 3500 4000
(d)
 
Wavenumber(cm-1)
A
bs
or
ba
nc
e
1
2
34
5
6
(a)
(b)
(c)
1. Si-O (Bending)
2. Si-C (Stretching)
3. Si-O (network)
4. Si-O (cage)
5. Si-CH
3
7
6. CH
7. Si-OH
  
 
 
圖 6 （a）剛沉積及經過（b）25 W 、（c）50 W 與（d）100 W 電漿改質
（均 5 分鐘）的黑鑽石（SiCOH）介電層所呈現的 FTIR 圖譜。 
圖 7（a）剛沉積的高疏水性 SiCOH 介電層（水接觸角達 89°）經過 SC1 處理僅降至
32°（b），但若經過電漿表面改質（c），再進行 SC1 處理則可分別達到 6°及 4°的超親
水性效果。 
(a) (b)
(c) 
89° 32° 
6° 4° (d)
7 
圖 9 所示範的無電鍍阻障層披覆性差異可利用圖 4 及圖 8 的超細微（~4 nm）晶種
分布密度差異解釋之。未經電漿改質的（SiCOH）黑鑽石介電層溝渠表面僅可吸附密
度微少的催化晶種，故會形成厚度高達 80 nm 的阻障層，並造成 100 nm 溝渠的填充失
敗；經過電漿改質後之黑鑽石 SiCOH 介電層的表面晶種分布密度可顯著提高近 20 倍，
故能促成厚度更薄的阻障層，以成功地填充 60 nm 溝渠。 
4. 結論 
若SiCOH黑鑽石介電層試片未經電漿表面改質，即逕行下列電化學析鍍流程－
SC1溶液浸漬、金屬離子吸附、金屬離子還原、無電鍍沉積，則會因疏水基Si-CH3的
存在（其接觸角達32°）而呈現非常稀疏的晶種分布，導致很低的Co-P晶粒側向生長速
率（0.64% s−1），並形成晶粒粗大（100 nm），而厚度高達80 nm的Co-P阻障層。反之，
先經過真空電漿改質而再進行上述的電化學析鍍流程的介電層試片會因CH3疏水基的
移除及Si-OH鍵結的產生而呈現超親水的表面，造成增益高達20倍的晶種密度，並以
非常快速之Co-P晶粒側向生長速率（12.8% s−1）形成厚度僅有12 nm的Co-P連續性阻障
層。此種具有線上流程的開創性製程不但可以生長高度密集的超微細(~4 nm)晶種以促
成超薄之無電鍍薄膜的沉積，而且能滿足下世代的60 nm、甚至45 nm元件溝渠填充的
需求。 
5. 成果評述 
計畫主持人於 2003~2005 年前後提出（1）低 k 介電層的真空電漿表面改質衍生介
電性阻障層製程及（2）超微（~4 nm）無電鍍晶種生長技術暨全程電化學析鍍 Co 基
二元、三元阻障層的新穎構思【12,13,15,19,20】，其中， 
（1） 創新性真空電漿改質介電層表面製程—採用N2-H2混合電漿改質矽氧烷低k介電
層（HOSP），使其表面形成相當緻密之超薄 Si-C-N 鈍化層，故不但可以避免介
電層之鍵結受到 O2 電漿之破壞、防止介電性質（漏電流、k 值）之衰退，而且
具有緩和銅熱擴散之阻障層功能。 
（2） 超微晶種生長暨全程無電鍍銅金屬化圖案製程—此一新穎的全程電化學能選擇
性地在矽基（HOSP）低 k 介電層表面上生長密佈的超細微（~4 nm）金屬晶種，
以觸發生長無電鍍阻障層。 
在2006年8月執行本研究計畫奈米孔隙低k介電層銅金屬化研究時，發現此兩種製
程的結合能大幅提升奈米晶種之吸附性，使其植入密度達到先前所未及的境界。因此，    
主持人將研究主軸定位於，結合先前所研創的此兩種專利製程－（1）真空電漿表面改
質及（2）全程濕式電化學晶種生長暨無電鍍，並與台積電洽商由一位研究生（謝逸弘）
探討其主力商品—SiCOH（Black DiamondTM）低k介電層，另一位學生（許佩雯）研
究SiO2介電層。 
9 
fabrication, J. Electrochem. Soc., 136, p. 456 (1989). 
5.  C. H. Ting, M. Paunovic, P. L. Pai and G. Chiu, Selective electroless metal deposition for via 
hole filling in VLSI multilevel interconnection structures, J. Electrochem. Soc., 136, p. 462 
(1989). 
6.  M. Paunovic, P. J. Bailey, R. G. Schad and D. A. Smith, Electrochemically deposited diffusion 
barriers, J. Electrochem. Soc., 141, p. 1843 (1994). 
7.  E. J. O’sullivan, A. G. Schrott, M. Paunovic, C. J. Sambucetti, J. R. Marino, P. J. Bailey, S. Kaja 
and K. W. Semkow, Electrolessly deposited diffusion barriers for microelectronics, IBM J. Res. 
Develop., 42, p. 607 (1998). 
8.  H. H. Hsu, C. C. Hsieh, M. H. Chen, S. J. Lin and J. W. Yeh, Displacement activation of 
tantalum diffusion barrier layer for electroless copper deposition, J. Electrochem. Soc., 148, 
C590 (2001). 
9.  S. Y. Chang, C. J. Hsu, R. H. Fang and S. J. Lin, Electrochemical deposition of nanoscaled 
palladium catalysts for 65 nm copper metallization, J. Electrochem. Soc., 150, C603 (2003).  
10.  Y. S. Lee, S. W. Hong and J. W. Park, Effects of heat treatment on electroless copper-deposited 
film in TaN diffusion barrier, Mater. Sci. Semicond. Proc., 4, p. 209 (2003). 
11.  S. W. Hong, Y. S. Lee, K. C. Park and J. W. Park, Nucleation and growth of eelectroless 
palladium deposition on polycrystalline TiN barrier films for electroless copper deposition, J. 
Electrochem. Soc., 150, C16 (2003). 
12.  S. T. Chen and G. S. Chen, Characterization of ultra-thin electroless barriers grown by a 
self-aligned deposition process on silicon-based dielectric films, J. Electrochem. Soc., 151, D99 
(2004). 
13.  G. S. Chen, Y. S. Tang, S. T. Chen and T. J. Yang, Electroless deposition of ultrathin Co-B based 
barriers for Cu metallization using an innovative seeding technique, Electrochem. Solid-State 
Lett, 9, C141 (2006). 
14.  S. T. Chen, Y. H. Hsieh, Y. C. Shih, P. W. Hsu and G. S. Chen, Synergetic effect of 
vacuum-plasma and solution-colloidal seeding process for the fabrication of nanostructured 
barrier layers, Electrochem. Commun., 9, p. 2764 (2007). 
15.  S. T. Chen, G. S. Chen and T. J. Yang, Plasma passivation of siloxane-based low-k polymeric 
films: a comparison of single and mixed (O2/N2/H2) gas sources, J. Electrochem. Soc., 150, 
F194 (2003). 
16. 謝逸弘 “大馬士奈米結構之內連接薄膜導線系統研製—真空電漿表面改質與全程電化學沉
積製程之整合應用”－逢甲大學材料科學與工程系碩士論文（2007 年 7 月）。 
17. V. Jousseaume, N. Rochat, L. Favennec, O. Renault and G. Passemard, Mechanical stress in 
PECVD a-SiC:H: aging and plasma treatments effects, Mater. Sci. Semicond. Proc., 7, p. 301 
(2004). 
18. H. Nagai, S. Takashima, M. Hiramatsu, M. Hori and T. Goto, Behavior of atomic radicals and 
their effects on organic low dielectric constant film etching in high density N2/H2 and N2/NH3 
plasmas, J. Appl. Phys., 91, p. 2615 (2002). 
19. 陳松德等人，低介電常數薄膜之電漿表面鈍化改質處理方法，中華民國，發明，專利號碼
I240967。 
20. 陳錦山等人，矽基介電絕緣材料之全程電化學無電鍍沉積製程，中華民國，發明，專利號
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                          95 年  4 月  22 日 
報告人姓名 陳錦山 
 
 
 
服務機構
及職稱 
逢甲大學材料系 
教授 
 
 
會議時間 
 
會議地點 
2007/4/09~2007/4/13 
 
美國舊金山 
本會核定
補助文號
NSC95-2221-E-035-036 
會議 
名稱 
 (中文) 美國材料學研究會 2007 春季會議 
 (英文) MRS 2007 Spring Meeting  
發表 
論文 
題目 
Enhancement of ultrafine TiN thin films against thermal oxidation by lightly 
doping of aluminum 
 
附件三
 
表 Y04 1
表 Y04 3
Deposition & Metallization(A13)及Pb-free Solder(E4)在本場演講中發現兩個主要的發展方向：
第一、電致遷移對覆晶凸焊點可靠度的影響。第二、電場會造成焊材之時效效應。由於個人
所從事之銅導線製程亦會在奈米化以後，而受電致遷移之影響，故受益良多。個人受限於補
助經費（5萬元），故並未參加星期五議程，殊為可惜。 
二、與會心得 
個人全程參與的微電子與光電、光伏奈米薄膜與元件的相關議程，包含(1)太陽能(Solar 
Cells)；(2)無鉛焊錫電致遷移衍生可靠度(Lead-free Solder)；(3)金屬化與介電材料(Metallization 
and Dielectric Materials)。有許多知名的大學擁躍參予與熱烈討論，例如：清華大學、成功大
學、逢甲大學、美國諸多理工名校例如麻省理工學院(MIT)、英國劍橋大學等國內外學校，工
業界則有 IBM、Intel 等公司。由各研究群所側重的方向以及大會議程的編排可知，奈米量子
結構之合金薄膜及自聚型奈米級量子結構物儼然已經被認為是下一世代微電/光電/光伏/顯示
深具潛力的材料。對研究微電/光伏/光電奈米薄膜已有多年的個人來說，一則以喜亦一則以
憂；喜的是此一領域已蔚為國際間研究領域的主流；憂的則是國外許多尖端學者專家的投入，
未來的進展一日千里，不進則退，故日後必須加倍努カ，面對更嚴峻挑戰。 
綜合本次會議之所見所聞，個人在微電/光電/光伏奈米材料相關的研究主要心得如下： 
1. 太陽能電池綠色能源之發展 
鑒於地球石化能源資源的有限性以及逐漸加劇的溫室效應及環境污染，開發永續不斷之
太陽能電池實是一股如大江東流，無法阻擋的趨勢。 
2. 相轉變與奈米結構物形成與光電/感測性質 
奈米級結構通常可以衍生優良的光電、催化與感測特性。個人曾利用一種創新性的奈米
催化微粒吸附製程，大幅提升WO3薄膜的氣體能力的成果。而國際間在相關奈米量子結構之
生長製程亦是極有創意，包括利用孕核機制掌握、自聚模板化……etc。這些研究領域深值個
人學習。 
3. 電致遷移衍生可靠度問題 
由無鉛錫焊之電致遷移/可靠度的演講獲知以下銅製程值得關注的研究議題：傳統的
0.25、0.18μm 鋁製程導線，因為電致/應力而斷裂而必須添加微量的銅(0.5%)。目前 100 nm 左
