<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üí≥ ‚ÅâÔ∏è üóíÔ∏è Transistors 2 nm: hachez-vous ou hachez-vous? üóíÔ∏è üëàüèΩ üëßüèª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Cette semaine, Intel a partag√© ses plans √† long terme pour l'introduction de nouveaux processus de fabrication. Vers 2029, Intel pr√©voit d'introduire ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Transistors 2 nm: hachez-vous ou hachez-vous?</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/479996/">  Cette semaine, Intel a partag√© ses plans √† long terme pour l'introduction de nouveaux processus de fabrication.  Vers 2029, Intel <a href="https://habr.com/ru/news/t/479740/">pr√©voit</a> d'introduire une technologie de processus aux normes 1,4 nm.  Apr√®s 10 ans, l'√©quipe de direction de l'entreprise ne sera probablement plus la m√™me qu'aujourd'hui.  Donc, ces plans rappellent quelque peu subtilement la parabole de Khoja Nasreddin sur l'√¢ne bien lu, le khan et le professeur de l'animal en la personne de Khoja lui-m√™me.  √Ä midi, l'accus√© n'est peut-√™tre pas l√†.  Mais ce n'est pas √ßa.  Planifi√©, nous acceptons ensuite comme guide d'action. <a name="habracut"></a><br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/8c6/68f/5bb/8c668f5bb8d4e154a30c9ae1f11a0c2a.jpg" alt="image"></div><br>  Dans les camps des principaux concurrents des semi-conducteurs, il y a un peu plus de clart√©, ce qui est confirm√© par la production risqu√©e de puces TSMC avec des normes de 5 nm ( <a href="https://www.anandtech.com/show/15219/early-tsmc-5nm-test-chip-yields-80-hvm-coming-in-h1-2020">aujourd'hui le</a> taux de d√©faut n'est que de 20% √† la norme de 3-8% pour les cristaux d'une surface de 17,92 mm <sup>2</sup> , pour les puces) AMD Zen 2 aura un niveau de rejet plus √©lev√© - jusqu'√† 60%).  Cependant, avant la sortie des processeurs AMD aux normes 5 nm, au moins un an et demi passera. <br><br><img src="https://habrastorage.org/webt/ke/bz/ef/kebzefrg1ck8w3pxsvspchgg5xq.png" alt="image"><br>  <em>/ image du site AnandTech</em> <br><br>  L'ann√©e prochaine, √† partir du deuxi√®me trimestre, la technologie de processus TSMC avec des normes de 5 nm sera utilis√©e pour la production en s√©rie de SoC sur des c≈ìurs ARM.  En 2022, TSMC commencera √©videmment la production risqu√©e de puces 3 nm (quoi que signifient ces nanom√®tres), et dans quelques ann√©es, la soci√©t√© promet de commencer la production de solutions 2 nm.  Ce sera en 2024-2025, soit deux √† trois ans plus t√¥t qu'Intel introduira la m√™me technologie de processus. <br><br><img src="https://habrastorage.org/webt/09/on/oo/09onoofyucg-eo0pd-hmw5vc8mk.png" alt="image"><br><br>  Pour Samsung, les processus aux normes 5 nm et 4 nm seront l' <a href="https://fuse.wikichip.org/news/2823/samsung-5-nm-and-4-nm-update/">√©volution de la</a> technologie des processus 7 nm, qui se traduira par une petite r√©duction progressive des √©tapes de m√©tallisation sous les √©l√©ments FinFET tels que les canaux et les portes.  En g√©n√©ral, la structure des transistors (le nombre de bords) restera la m√™me que la structure de la cellule SRAM ne changera pas.  Samsung commencera la production de puces en utilisant la technologie de traitement 4 nm dans le domaine de 2021.  La m√™me ann√©e, la soci√©t√© promet de d√©marrer une production risqu√©e en utilisant une technologie de processus 3 nm.  Et certaines sources sud-cor√©ennes <a href="https://pulsenews.co.kr/view.php%3Fsc%3D30800028%26year%3D2018%26no%3D760245">affirment</a> que cela pourrait arriver d√®s 2020, ce qui semble peu probable. <br><br><img src="https://habrastorage.org/webt/lf/np/53/lfnp53pp2popfa1dejkm9g8poyg.jpeg" alt="image"><br><br>  Dans cet article, nous nous int√©ressons au fait que, jusqu'√† la technologie de traitement √† 4 nm, Samsung et, √©videmment, Intel et TSMC utiliseront des transistors FinFET - des ailettes de portes hautes, dans lesquelles des cr√™tes de canaux verticaux s'introduisent et se percent.  Dans de tels transistors, le champ √©lectromagn√©tique de grille p√©n√®tre dans les canaux de trois c√¥t√©s, et deux ou trois canaux dans chaque transistor fournissent au total le courant n√©cessaire au fonctionnement de la valve. <br><br><img src="https://habrastorage.org/webt/ij/eb/x8/ijebx83wuhtgvziena4_nynxh9y.jpeg" alt="image"><br>  <em>/ Image Samsung</em> <br><br>  √Ä partir de la technologie de processus 3 nm, Samsung mettra fin √† cette pratique.  Le concept FinFET cessera de fonctionner comme auparavant.  Les grilles de transistor FinFET seront trop petites et ne pourront pas commuter les transistors.  La n√©cessit√© de r√©duire encore la tension d'alimentation des transistors ne fera qu'aggraver cette situation.  Par cons√©quent, pour la technologie de traitement √† 3 nm, un transistor avec une porte en anneau GAA (Gate-All-Around) (entourant) sera <a href="https://news.samsung.com/global/samsung-set-to-power-the-future-of-high-performance-computing-and-connected-devices-with-silicon-innovation%3Futm_source%3Drss%26utm_medium%3Ddirect">introduit</a> . <br><br><img src="https://habrastorage.org/webt/nn/dh/ue/nndhueku9mh3htm4gi7meencv-a.jpeg" alt="image"><br>  <em>/ Image Samsung</em> <br><br>  Samsung a donn√© au nouveau transistor le nom commercial MBCFET (Multi Bridge Channel FET).  En pratique, c'est le d√©veloppement de l'id√©e d'un transistor, <a href="https://habr.com/ru/company/it-grad/blog/330304/">cr√©√©</a> conjointement par des chercheurs d'IBM, de Samsung et de GlobalFoundries.  Il a √©t√© suppos√© qu'un transistor de structure similaire serait impliqu√© dans la transition vers une technologie de processus avec des normes de 5 nm.  Mais en r√©alit√©, cette structure de valve n'appara√Ætra dans les puces qu'avec le d√©but de la production de 3 nm de Samsung.  Le transistor MBCFET sera compos√© de canaux dispos√©s horizontalement les uns sur les autres sous la forme de nanopages, plut√¥t que de cr√™tes verticales, comme dans FinFET.  Les caract√©ristiques des transistors MBCFET seront contr√¥l√©es de mani√®re pratique √† la fois en faisant varier le nombre de pages situ√©es l'une au-dessus de l'autre et en modifiant la largeur de la page.  Chaque page est un canal.  La somme de ces variables d√©terminera quel transistor nous avons: puissant et rapide, ou faible, mais faible puissance.  Il y aura plus de deux gradations - de cinq √† sept. <br><br><img src="https://habrastorage.org/webt/m9/rn/ub/m9rnubnjjjolbynnxwsy3lxaimm.jpeg" alt="image"><br>  <em>/ Image Samsung</em> <br><br>  La chose la plus int√©ressante, au nom de laquelle cette note a √©t√© con√ßue, est que le transistor MBCFET ne peut appara√Ætre que dans le cadre de la technologie de processus 3 nm, et la technologie de processus avec des normes 2 nm n√©cessitera √† nouveau des changements dans la structure du transistor.  Un tel nouveau transistor sous le nom de Forksheet a √©t√© propos√© par le centre de recherche belge Imec.  Pour la premi√®re fois, les repr√©sentants de l'Imec ont <a href="https://www.eetasia.com/news/article/Chip-Performance-may-no-Longer-Scale">parl√©</a> en d√©tail de la structure d'un transistor avec des pages (nano) s√©par√©es ce printemps lors d'un √©v√©nement annuel.  Mais vous ne pouvez pas nourrir le rossignol de fables.  Nous le ressentirions.  Vous ne le ressentez pas encore, mais les Belges ont effectu√© une simulation du transistor Forksheet sur TCAD, qui a √©t√© <a href="https://www.imec-int.com/en/articles/imec-presents-forksheet-device-as-the-ultimate-solution-to-push-scaling-towards-the-2nm-technology-node%3Fslide%3D1">signal√©e il y a</a> trois jours. <br><br><img src="https://habrastorage.org/webt/tg/mp/yo/tgmpyoermq9a_nmj2udhylgrhpk.jpeg" alt="image"><br><br>  Avant d'examiner les donn√©es, nous expliquons que le transistor Forksheet est une modification du transistor avec des nanopages - ce m√™me MBCFET ou Gate-All-Around, si nous ignorons les termes Samsung.  L'ailette d'obturation verticale du transistor Forksheet est l√©g√®rement plus large que celle du MBCFET, mais les nanopages des canaux du transistor sont divis√©es en deux et s√©par√©es par une couche di√©lectrique.  En fait, un transistor MBCFET avec un coup de poignet se transforme en une paire de transistors compl√©mentaires de transistors de type p et n. <br><br>  La structure propos√©e d√©truit une barri√®re s√©rieuse dans le scellement des transistors sous forme de complexit√© pour rapprocher le plus possible les transistors p et n et en m√™me temps √©viter l'influence n√©gative mutuelle des grilles. <br><br>  √âvidemment, l'approche propos√©e augmentera la densit√© des transistors sur la puce, mais la mod√©lisation a montr√© que les performances et la consommation d'√©nergie s'am√©liorent √©galement.  Le passage √† un transistor avec des pages s√©par√©es r√©duira la zone cristalline √† 20%, et en r√©duisant les capacit√©s parasites et les fuites, les performances des appareils √©lectroniques augmenteront jusqu'√† 10%.  Si vous n'augmentez pas la fr√©quence, vous pouvez r√©duire la consommation d'√©nergie jusqu'√† 24%. <br><br><img src="https://habrastorage.org/webt/9b/ef/1m/9bef1mndjvumpcxadkc8rj8y7ui.jpeg" alt="image"><br><br>  En stock, Imec dispose d'une autre <a href="https://www.imec-int.com/en/articles/imec-presents-complementary-fet-cfet-as-scaling-contender-for-nodes-beyond-n3">technologie</a> qui peut encore augmenter la densit√© des transistors.  Il peut √™tre appliqu√© √† la fois au stade de la production de puces de 3 nm et avec des normes de production inf√©rieures.  L'id√©e est de faire une paire de transistors compl√©mentaires les uns sur les autres.  Cette op√©ration apparemment simple promet de r√©duire de 50% la taille de la cellule logique standard et de la cellule SRAM.  Les id√©es bien d√©velopp√©es et partiellement test√©es sur les mod√®les se terminent ici. <br><br><img src="https://habrastorage.org/webt/vm/nn/wf/vmnnwfwn1yxl21mx1qy7zxd6xvm.png" alt="image"><br><br>  Le passage √† une technologie de traitement √† 1 nm peut √©galement n√©cessiter une nouvelle structure de transistor.  Dans le m√™me temps, il faut se rappeler que les ing√©nieurs trouvent souvent possible d'√©tirer leur plaisir - de proposer quelque chose comme √ßa pour faire un autre pas en avant sur les vieilles b√©quilles. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr479996/">https://habr.com/ru/post/fr479996/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr479974/index.html">Attaques z√©ro clic: lorsque votre s√©curit√© ne d√©pend pas de vous</a></li>
<li><a href="../fr479978/index.html">Comme sans douleur, sans captcha et gratuitement pour apporter des extraits du Fonds f√©d√©ral des biens de l'√âtat du Registre d'√âtat unifi√© des droits de l'homme sous une forme lisible par l'homme (*)</a></li>
<li><a href="../fr479982/index.html">Vidos et insectes</a></li>
<li><a href="../fr479988/index.html">Concours technologiques Radiofest-2019. R√©sum√©</a></li>
<li><a href="../fr479992/index.html">Comment enseigner √† UITextView √† se d√©marquer magnifiquement</a></li>
<li><a href="../fr479998/index.html">Astuces turques avec des vers, des rats ... et un pigiste</a></li>
<li><a href="../fr480000/index.html">Indicateur de qualit√© du canal WebRTC du serveur sur TCP</a></li>
<li><a href="../fr480002/index.html">Revoir DevOpsDays Moscou: aper√ßu de 6 rapports</a></li>
<li><a href="../fr480006/index.html">Indicateur de qualit√© de canal pour le serveur WebRTC sur TCP</a></li>
<li><a href="../fr480008/index.html">Yuri Rogachev: "Je suis venu faire le M-1, ne connaissant pas la technologie informatique"</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>