module clk_divider ();

input logic clk;