SkvelÃ©! ZaÄnime postupne rozÅ¡irovaÅ¥. Tu je **plÃ¡n**, ako mÃ´Å¾eme modul a testbench Äalej rozvÃ­jaÅ¥ â€“ krok za krokom:

---

## ğŸ”„ **Krok 1: Zobrazenie `resetn_sync` vo waveforme**

PridÃ¡me do testbenchu `dump` pre simulÃ¡ciu v **ModelSim**, **Questa**, **GTKWave** alebo inom nÃ¡stroji:

### âœ… Pridaj do testbenchu (`ResetController_tb`) sekciu pre wave dump:

```systemverilog
    initial begin
        $dumpfile("reset_controller_tb.vcd");
        $dumpvars(0, ResetController_tb);
    end
```

ğŸ‘‰ Umiestni to na zaÄiatok `initial begin` (pred resetom).

> TÃ½mto vytvorÃ­Å¡ VCD sÃºbor, ktorÃ½ si vieÅ¡ zobraziÅ¥ v GTKWAVE alebo inom simulÃ¡tore.

---

## ğŸ”„ **Krok 2: ÄŒasovanie vÃ½stupu `resetn_sync`**

PridÃ¡me presnÃ© zmeranie, koÄ¾ko takty trvÃ¡, kÃ½m sa `resetn_sync` uvoÄ¾nÃ­ po aktivovanÃ­ `pll_locked` a `RESET_N`.

### âœ… Pridaj meranie oneskorenia synchronizÃ¡cie:

```systemverilog
    time t_start [N_DOMAINS-1:0];
    time t_end   [N_DOMAINS-1:0];

    always_ff @(posedge clk[0]) begin
        if (resetn_sync[0] === 0 && global_resetn_async === 1)
            t_start[0] = $time;

        if (resetn_sync[0] === 1 && t_start[0] > 0)
            t_end[0] = $time;
    end
```

A po `#200;` v stimulus bloku mÃ´Å¾eÅ¡ zobraziÅ¥ vÃ½sledok:

```systemverilog
$display("Reset sync delay (clk0): %0t ns", t_end[0] - t_start[0]);
```

---

## ğŸ”„ **Krok 3: RozÅ¡Ã­renie na reÃ¡lne perifÃ©rie (napr. VGA modul)**

KeÄ budeme maÅ¥ synchronizovanÃ© resety, mÃ´Å¾eme otestovaÅ¥, ako sa sprÃ¡vajÃº **skutoÄnÃ© moduly** (napr. VGA, SDRAM), keÄ dostanÃº `resetn_sync` namiesto globÃ¡lneho `RESET_N`.

â¡ï¸ Napr. v `top.sv` zamenÃ­Å¡:

```systemverilog
.rstn (pixel_rstn_sync)
```

---

## ğŸ”„ **Krok 4: AutomatizovanÃ½ test pre viac clock domÃ©n**

VytvorÃ­me `for` sluÄku, ktorÃ¡ bude automaticky sledovaÅ¥ a porovnÃ¡vaÅ¥ oneskorenie resetu pre vÅ¡etky domÃ©ny.

---

## ğŸ”„ Krok 5: Coverage, assertions a formal checky

MÃ´Å¾eme pridaÅ¥:

* SystemVerilog `assert` na overenie, Å¾e resetn\_sync nikdy neskoÄÃ­ z `1` na `0`, pokiaÄ¾ `resetn_async` je stÃ¡le aktÃ­vny
* Coverage blocky

---

### ChceÅ¡ teraz pokraÄovaÅ¥ s **Krokom 1** a spraviÅ¥ vÃ½stup do `VCD` / waveformu? Alebo skoÄÃ­me rovno na **Krok 2** (Äasovanie oneskorenia synchronizÃ¡cie)?
