
FinalProject.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000504  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000012  00800060  00000504  00000598  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000007  00800072  00800072  000005aa  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000005aa  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000005dc  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  00000618  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000080c  00000000  00000000  00000678  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000676  00000000  00000000  00000e84  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000434  00000000  00000000  000014fa  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000120  00000000  00000000  00001930  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000350  00000000  00000000  00001a50  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000272  00000000  00000000  00001da0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00002012  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 c6 00 	jmp	0x18c	; 0x18c <__vector_1>
   8:	0c 94 75 00 	jmp	0xea	; 0xea <__vector_2>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 53 00 	jmp	0xa6	; 0xa6 <__vector_11>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e4 e0       	ldi	r30, 0x04	; 4
  68:	f5 e0       	ldi	r31, 0x05	; 5
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a2 37       	cpi	r26, 0x72	; 114
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	20 e0       	ldi	r18, 0x00	; 0
  78:	a2 e7       	ldi	r26, 0x72	; 114
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a9 37       	cpi	r26, 0x79	; 121
  82:	b2 07       	cpc	r27, r18
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 5c 01 	call	0x2b8	; 0x2b8 <main>
  8a:	0c 94 80 02 	jmp	0x500	; 0x500 <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <createQueue>:
	
	// If front becomes NULL, then change rear also as NULL
	if (q->front == NULL)
	q->rear = NULL;
	
	free(temp);
  92:	84 e0       	ldi	r24, 0x04	; 4
  94:	90 e0       	ldi	r25, 0x00	; 0
  96:	0e 94 5f 01 	call	0x2be	; 0x2be <malloc>
  9a:	fc 01       	movw	r30, r24
  9c:	13 82       	std	Z+3, r1	; 0x03
  9e:	12 82       	std	Z+2, r1	; 0x02
  a0:	11 82       	std	Z+1, r1	; 0x01
  a2:	10 82       	st	Z, r1
  a4:	08 95       	ret

000000a6 <__vector_11>:

// define ISRs here

// ISR for blinking seven segment
ISR (TIMER0_OVF_vect)
{
  a6:	1f 92       	push	r1
  a8:	0f 92       	push	r0
  aa:	0f b6       	in	r0, 0x3f	; 63
  ac:	0f 92       	push	r0
  ae:	11 24       	eor	r1, r1
  b0:	8f 93       	push	r24
  b2:	ef 93       	push	r30
  b4:	ff 93       	push	r31
	if(flg){
  b6:	80 91 72 00 	lds	r24, 0x0072	; 0x800072 <__data_end>
  ba:	88 23       	and	r24, r24
  bc:	51 f0       	breq	.+20     	; 0xd2 <__vector_11+0x2c>
		PORTC = sevseg[next_floor];
  be:	e0 91 66 00 	lds	r30, 0x0066	; 0x800066 <next_floor>
  c2:	f0 e0       	ldi	r31, 0x00	; 0
  c4:	e8 59       	subi	r30, 0x98	; 152
  c6:	ff 4f       	sbci	r31, 0xFF	; 255
  c8:	80 81       	ld	r24, Z
  ca:	85 bb       	out	0x15, r24	; 21
		flg = 0;
  cc:	10 92 72 00 	sts	0x0072, r1	; 0x800072 <__data_end>
  d0:	04 c0       	rjmp	.+8      	; 0xda <__vector_11+0x34>
	}else{
		PORTC = 0;
  d2:	15 ba       	out	0x15, r1	; 21
		flg = 1;
  d4:	81 e0       	ldi	r24, 0x01	; 1
  d6:	80 93 72 00 	sts	0x0072, r24	; 0x800072 <__data_end>
	}
}
  da:	ff 91       	pop	r31
  dc:	ef 91       	pop	r30
  de:	8f 91       	pop	r24
  e0:	0f 90       	pop	r0
  e2:	0f be       	out	0x3f, r0	; 63
  e4:	0f 90       	pop	r0
  e6:	1f 90       	pop	r1
  e8:	18 95       	reti

000000ea <__vector_2>:

// ISR for floor detection
ISR (INT1_vect)
{
  ea:	1f 92       	push	r1
  ec:	0f 92       	push	r0
  ee:	0f b6       	in	r0, 0x3f	; 63
  f0:	0f 92       	push	r0
  f2:	11 24       	eor	r1, r1
  f4:	2f 93       	push	r18
  f6:	3f 93       	push	r19
  f8:	8f 93       	push	r24
  fa:	9f 93       	push	r25
  fc:	ef 93       	push	r30
  fe:	ff 93       	push	r31
	switch(PINA){
 100:	89 b3       	in	r24, 0x19	; 25
 102:	8b 3f       	cpi	r24, 0xFB	; 251
 104:	81 f0       	breq	.+32     	; 0x126 <__vector_2+0x3c>
 106:	18 f4       	brcc	.+6      	; 0x10e <__vector_2+0x24>
 108:	87 3f       	cpi	r24, 0xF7	; 247
 10a:	89 f0       	breq	.+34     	; 0x12e <__vector_2+0x44>
 10c:	13 c0       	rjmp	.+38     	; 0x134 <__vector_2+0x4a>
 10e:	8d 3f       	cpi	r24, 0xFD	; 253
 110:	31 f0       	breq	.+12     	; 0x11e <__vector_2+0x34>
 112:	8e 3f       	cpi	r24, 0xFE	; 254
 114:	79 f4       	brne	.+30     	; 0x134 <__vector_2+0x4a>
		case 0b11111110 :{
			floor_number = 1;
 116:	81 e0       	ldi	r24, 0x01	; 1
 118:	80 93 67 00 	sts	0x0067, r24	; 0x800067 <floor_number>
		}	break;
 11c:	0b c0       	rjmp	.+22     	; 0x134 <__vector_2+0x4a>
		case 0b11111101 :{
			floor_number = 2;
 11e:	82 e0       	ldi	r24, 0x02	; 2
 120:	80 93 67 00 	sts	0x0067, r24	; 0x800067 <floor_number>
		}	break;
 124:	07 c0       	rjmp	.+14     	; 0x134 <__vector_2+0x4a>
		case 0b11111011 :{
			floor_number = 3;
 126:	83 e0       	ldi	r24, 0x03	; 3
 128:	80 93 67 00 	sts	0x0067, r24	; 0x800067 <floor_number>
		}	break;
 12c:	03 c0       	rjmp	.+6      	; 0x134 <__vector_2+0x4a>
		case 0b11110111 :{
			floor_number = 4;
 12e:	84 e0       	ldi	r24, 0x04	; 4
 130:	80 93 67 00 	sts	0x0067, r24	; 0x800067 <floor_number>
		}	break;
	}
	PORTA = 0xFF;
 134:	8f ef       	ldi	r24, 0xFF	; 255
 136:	8b bb       	out	0x1b, r24	; 27
	if(next_floor == floor_number){
 138:	90 91 66 00 	lds	r25, 0x0066	; 0x800066 <next_floor>
 13c:	80 91 67 00 	lds	r24, 0x0067	; 0x800067 <floor_number>
 140:	98 13       	cpse	r25, r24
 142:	11 c0       	rjmp	.+34     	; 0x166 <__vector_2+0x7c>
		PORTD &= (255 << 2); // stop the motor
 144:	82 b3       	in	r24, 0x12	; 18
 146:	8c 7f       	andi	r24, 0xFC	; 252
 148:	82 bb       	out	0x12, r24	; 18
		PORTD &= (~(1 << (next_floor + 3))); // open the door lock for the current floor
 14a:	22 b3       	in	r18, 0x12	; 18
 14c:	30 91 66 00 	lds	r19, 0x0066	; 0x800066 <next_floor>
 150:	3d 5f       	subi	r19, 0xFD	; 253
 152:	81 e0       	ldi	r24, 0x01	; 1
 154:	90 e0       	ldi	r25, 0x00	; 0
 156:	02 c0       	rjmp	.+4      	; 0x15c <__vector_2+0x72>
 158:	88 0f       	add	r24, r24
 15a:	99 1f       	adc	r25, r25
 15c:	3a 95       	dec	r19
 15e:	e2 f7       	brpl	.-8      	; 0x158 <__vector_2+0x6e>
 160:	80 95       	com	r24
 162:	82 23       	and	r24, r18
 164:	82 bb       	out	0x12, r24	; 18
	}
	TCCR0 = 0;
 166:	13 be       	out	0x33, r1	; 51
	PORTC = sevseg[floor_number];
 168:	e0 91 67 00 	lds	r30, 0x0067	; 0x800067 <floor_number>
 16c:	f0 e0       	ldi	r31, 0x00	; 0
 16e:	e8 59       	subi	r30, 0x98	; 152
 170:	ff 4f       	sbci	r31, 0xFF	; 255
 172:	80 81       	ld	r24, Z
 174:	85 bb       	out	0x15, r24	; 21

}
 176:	ff 91       	pop	r31
 178:	ef 91       	pop	r30
 17a:	9f 91       	pop	r25
 17c:	8f 91       	pop	r24
 17e:	3f 91       	pop	r19
 180:	2f 91       	pop	r18
 182:	0f 90       	pop	r0
 184:	0f be       	out	0x3f, r0	; 63
 186:	0f 90       	pop	r0
 188:	1f 90       	pop	r1
 18a:	18 95       	reti

0000018c <__vector_1>:


// ISR for buttons detection
ISR (INT0_vect)
{
 18c:	1f 92       	push	r1
 18e:	0f 92       	push	r0
 190:	0f b6       	in	r0, 0x3f	; 63
 192:	0f 92       	push	r0
 194:	11 24       	eor	r1, r1
 196:	2f 93       	push	r18
 198:	3f 93       	push	r19
 19a:	8f 93       	push	r24
 19c:	9f 93       	push	r25
	switch(PINB){
 19e:	86 b3       	in	r24, 0x16	; 22
 1a0:	8f 3e       	cpi	r24, 0xEF	; 239
 1a2:	11 f1       	breq	.+68     	; 0x1e8 <__vector_1+0x5c>
 1a4:	38 f4       	brcc	.+14     	; 0x1b4 <__vector_1+0x28>
 1a6:	8f 3b       	cpi	r24, 0xBF	; 191
 1a8:	39 f1       	breq	.+78     	; 0x1f8 <__vector_1+0x6c>
 1aa:	8f 3d       	cpi	r24, 0xDF	; 223
 1ac:	09 f1       	breq	.+66     	; 0x1f0 <__vector_1+0x64>
 1ae:	8f 37       	cpi	r24, 0x7F	; 127
 1b0:	51 f5       	brne	.+84     	; 0x206 <__vector_1+0x7a>
 1b2:	26 c0       	rjmp	.+76     	; 0x200 <__vector_1+0x74>
 1b4:	8b 3f       	cpi	r24, 0xFB	; 251
 1b6:	81 f0       	breq	.+32     	; 0x1d8 <__vector_1+0x4c>
 1b8:	18 f4       	brcc	.+6      	; 0x1c0 <__vector_1+0x34>
 1ba:	87 3f       	cpi	r24, 0xF7	; 247
 1bc:	89 f0       	breq	.+34     	; 0x1e0 <__vector_1+0x54>
 1be:	23 c0       	rjmp	.+70     	; 0x206 <__vector_1+0x7a>
 1c0:	8d 3f       	cpi	r24, 0xFD	; 253
 1c2:	31 f0       	breq	.+12     	; 0x1d0 <__vector_1+0x44>
 1c4:	8e 3f       	cpi	r24, 0xFE	; 254
 1c6:	f9 f4       	brne	.+62     	; 0x206 <__vector_1+0x7a>
		case 0b11111110 :{
			next_floor = 1;
 1c8:	81 e0       	ldi	r24, 0x01	; 1
 1ca:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1ce:	1b c0       	rjmp	.+54     	; 0x206 <__vector_1+0x7a>
		case 0b11111101 :{
			next_floor = 2;
 1d0:	82 e0       	ldi	r24, 0x02	; 2
 1d2:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1d6:	17 c0       	rjmp	.+46     	; 0x206 <__vector_1+0x7a>
		case 0b11111011 :{
			next_floor = 3;
 1d8:	83 e0       	ldi	r24, 0x03	; 3
 1da:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1de:	13 c0       	rjmp	.+38     	; 0x206 <__vector_1+0x7a>
		case 0b11110111 :{
			next_floor = 4;
 1e0:	84 e0       	ldi	r24, 0x04	; 4
 1e2:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1e6:	0f c0       	rjmp	.+30     	; 0x206 <__vector_1+0x7a>
		case 0b11101111 :{
			next_floor = 1;
 1e8:	81 e0       	ldi	r24, 0x01	; 1
 1ea:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1ee:	0b c0       	rjmp	.+22     	; 0x206 <__vector_1+0x7a>
		case 0b11011111 :{
			next_floor = 2;
 1f0:	82 e0       	ldi	r24, 0x02	; 2
 1f2:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1f6:	07 c0       	rjmp	.+14     	; 0x206 <__vector_1+0x7a>
		case 0b10111111 :{
			next_floor = 3;
 1f8:	83 e0       	ldi	r24, 0x03	; 3
 1fa:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
 1fe:	03 c0       	rjmp	.+6      	; 0x206 <__vector_1+0x7a>
		case 0b01111111 :{
			next_floor = 4;
 200:	84 e0       	ldi	r24, 0x04	; 4
 202:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <next_floor>
		}	break;
				
	}
	

	if(floor_number < next_floor){
 206:	90 91 67 00 	lds	r25, 0x0067	; 0x800067 <floor_number>
 20a:	80 91 66 00 	lds	r24, 0x0066	; 0x800066 <next_floor>
 20e:	98 17       	cp	r25, r24
 210:	30 f4       	brcc	.+12     	; 0x21e <__vector_1+0x92>
		PORTD = 0x01;
 212:	81 e0       	ldi	r24, 0x01	; 1
 214:	82 bb       	out	0x12, r24	; 18
		PORTD |= 0xF0; // closing all the doors
 216:	82 b3       	in	r24, 0x12	; 18
 218:	80 6f       	ori	r24, 0xF0	; 240
 21a:	82 bb       	out	0x12, r24	; 18
 21c:	19 c0       	rjmp	.+50     	; 0x250 <__vector_1+0xc4>
		}else if( floor_number == next_floor){
 21e:	98 13       	cpse	r25, r24
 220:	12 c0       	rjmp	.+36     	; 0x246 <__vector_1+0xba>
		PORTD |= 0xF0; // closing all the doors
 222:	82 b3       	in	r24, 0x12	; 18
 224:	80 6f       	ori	r24, 0xF0	; 240
 226:	82 bb       	out	0x12, r24	; 18
		PORTD &= (~(1 << (next_floor + 3))); // open the door lock
 228:	22 b3       	in	r18, 0x12	; 18
 22a:	30 91 66 00 	lds	r19, 0x0066	; 0x800066 <next_floor>
 22e:	3d 5f       	subi	r19, 0xFD	; 253
 230:	81 e0       	ldi	r24, 0x01	; 1
 232:	90 e0       	ldi	r25, 0x00	; 0
 234:	02 c0       	rjmp	.+4      	; 0x23a <__vector_1+0xae>
 236:	88 0f       	add	r24, r24
 238:	99 1f       	adc	r25, r25
 23a:	3a 95       	dec	r19
 23c:	e2 f7       	brpl	.-8      	; 0x236 <__vector_1+0xaa>
 23e:	80 95       	com	r24
 240:	82 23       	and	r24, r18
 242:	82 bb       	out	0x12, r24	; 18
 244:	05 c0       	rjmp	.+10     	; 0x250 <__vector_1+0xc4>
		}else{
		PORTD = 2;
 246:	82 e0       	ldi	r24, 0x02	; 2
 248:	82 bb       	out	0x12, r24	; 18
		PORTD |= 0xF0; // closing all door locks
 24a:	82 b3       	in	r24, 0x12	; 18
 24c:	80 6f       	ori	r24, 0xF0	; 240
 24e:	82 bb       	out	0x12, r24	; 18
	}
	
	TCCR0 = 0x05;
 250:	85 e0       	ldi	r24, 0x05	; 5
 252:	83 bf       	out	0x33, r24	; 51

}
 254:	9f 91       	pop	r25
 256:	8f 91       	pop	r24
 258:	3f 91       	pop	r19
 25a:	2f 91       	pop	r18
 25c:	0f 90       	pop	r0
 25e:	0f be       	out	0x3f, r0	; 63
 260:	0f 90       	pop	r0
 262:	1f 90       	pop	r1
 264:	18 95       	reti

00000266 <setup>:


void setup(){
	// TODO : all the setup for ports and configs here
	DDRA = 0xF0; // define as input for sensors
 266:	80 ef       	ldi	r24, 0xF0	; 240
 268:	8a bb       	out	0x1a, r24	; 26
	PORTA = 0x0F;
 26a:	8f e0       	ldi	r24, 0x0F	; 15
 26c:	8b bb       	out	0x1b, r24	; 27
	DDRB = 0x00; // define as input for input keys
 26e:	17 ba       	out	0x17, r1	; 23
	PORTB = 0xFF; // set the pull up enable for keys
 270:	8f ef       	ldi	r24, 0xFF	; 255
 272:	88 bb       	out	0x18, r24	; 24
	DDRC = 0xFF; // set as output for seven segment
 274:	84 bb       	out	0x14, r24	; 20
	DDRD = 0xF3; // last two bits output for motor control other bits input
 276:	93 ef       	ldi	r25, 0xF3	; 243
 278:	91 bb       	out	0x11, r25	; 17
	PORTB = 0xFF; // setting pull up and test for the motor
 27a:	88 bb       	out	0x18, r24	; 24
	
	PORTD = 0b11110011;
 27c:	92 bb       	out	0x12, r25	; 18
	
	GICR |= (1 << INT0); // enabling interrupt 0
 27e:	8b b7       	in	r24, 0x3b	; 59
 280:	80 64       	ori	r24, 0x40	; 64
 282:	8b bf       	out	0x3b, r24	; 59
	MCUCR |= ((1 << ISC01) | (1 << ISC00)); // setting the interrupt 0 to detect rising edge
 284:	85 b7       	in	r24, 0x35	; 53
 286:	83 60       	ori	r24, 0x03	; 3
 288:	85 bf       	out	0x35, r24	; 53
	
	GICR |= (1 << INT1); // enabling interrupt 0
 28a:	8b b7       	in	r24, 0x3b	; 59
 28c:	80 68       	ori	r24, 0x80	; 128
 28e:	8b bf       	out	0x3b, r24	; 59
	MCUCR |= ((1 << ISC11) | (1 << ISC10)); // setting the interrupt 0 to detect rising edge
 290:	85 b7       	in	r24, 0x35	; 53
 292:	8c 60       	ori	r24, 0x0C	; 12
 294:	85 bf       	out	0x35, r24	; 53
	
	TIMSK = 0x01;
 296:	81 e0       	ldi	r24, 0x01	; 1
 298:	89 bf       	out	0x39, r24	; 57
	
	// really i can say now i am a good avr developer
	sei(); // enabling global interrupt	
 29a:	78 94       	sei
	
	PORTC = sevseg[next_floor];
 29c:	e0 91 66 00 	lds	r30, 0x0066	; 0x800066 <next_floor>
 2a0:	f0 e0       	ldi	r31, 0x00	; 0
 2a2:	e8 59       	subi	r30, 0x98	; 152
 2a4:	ff 4f       	sbci	r31, 0xFF	; 255
 2a6:	80 81       	ld	r24, Z
 2a8:	85 bb       	out	0x15, r24	; 21
	
	q = createQueue();
 2aa:	0e 94 49 00 	call	0x92	; 0x92 <createQueue>
 2ae:	90 93 74 00 	sts	0x0074, r25	; 0x800074 <q+0x1>
 2b2:	80 93 73 00 	sts	0x0073, r24	; 0x800073 <q>
 2b6:	08 95       	ret

000002b8 <main>:


int main(void)
{
	
	setup();
 2b8:	0e 94 33 01 	call	0x266	; 0x266 <setup>
 2bc:	ff cf       	rjmp	.-2      	; 0x2bc <main+0x4>

000002be <malloc>:
 2be:	0f 93       	push	r16
 2c0:	1f 93       	push	r17
 2c2:	cf 93       	push	r28
 2c4:	df 93       	push	r29
 2c6:	82 30       	cpi	r24, 0x02	; 2
 2c8:	91 05       	cpc	r25, r1
 2ca:	10 f4       	brcc	.+4      	; 0x2d0 <malloc+0x12>
 2cc:	82 e0       	ldi	r24, 0x02	; 2
 2ce:	90 e0       	ldi	r25, 0x00	; 0
 2d0:	e0 91 77 00 	lds	r30, 0x0077	; 0x800077 <__flp>
 2d4:	f0 91 78 00 	lds	r31, 0x0078	; 0x800078 <__flp+0x1>
 2d8:	20 e0       	ldi	r18, 0x00	; 0
 2da:	30 e0       	ldi	r19, 0x00	; 0
 2dc:	a0 e0       	ldi	r26, 0x00	; 0
 2de:	b0 e0       	ldi	r27, 0x00	; 0
 2e0:	30 97       	sbiw	r30, 0x00	; 0
 2e2:	19 f1       	breq	.+70     	; 0x32a <malloc+0x6c>
 2e4:	40 81       	ld	r20, Z
 2e6:	51 81       	ldd	r21, Z+1	; 0x01
 2e8:	02 81       	ldd	r16, Z+2	; 0x02
 2ea:	13 81       	ldd	r17, Z+3	; 0x03
 2ec:	48 17       	cp	r20, r24
 2ee:	59 07       	cpc	r21, r25
 2f0:	c8 f0       	brcs	.+50     	; 0x324 <malloc+0x66>
 2f2:	84 17       	cp	r24, r20
 2f4:	95 07       	cpc	r25, r21
 2f6:	69 f4       	brne	.+26     	; 0x312 <malloc+0x54>
 2f8:	10 97       	sbiw	r26, 0x00	; 0
 2fa:	31 f0       	breq	.+12     	; 0x308 <malloc+0x4a>
 2fc:	12 96       	adiw	r26, 0x02	; 2
 2fe:	0c 93       	st	X, r16
 300:	12 97       	sbiw	r26, 0x02	; 2
 302:	13 96       	adiw	r26, 0x03	; 3
 304:	1c 93       	st	X, r17
 306:	27 c0       	rjmp	.+78     	; 0x356 <malloc+0x98>
 308:	00 93 77 00 	sts	0x0077, r16	; 0x800077 <__flp>
 30c:	10 93 78 00 	sts	0x0078, r17	; 0x800078 <__flp+0x1>
 310:	22 c0       	rjmp	.+68     	; 0x356 <malloc+0x98>
 312:	21 15       	cp	r18, r1
 314:	31 05       	cpc	r19, r1
 316:	19 f0       	breq	.+6      	; 0x31e <malloc+0x60>
 318:	42 17       	cp	r20, r18
 31a:	53 07       	cpc	r21, r19
 31c:	18 f4       	brcc	.+6      	; 0x324 <malloc+0x66>
 31e:	9a 01       	movw	r18, r20
 320:	bd 01       	movw	r22, r26
 322:	ef 01       	movw	r28, r30
 324:	df 01       	movw	r26, r30
 326:	f8 01       	movw	r30, r16
 328:	db cf       	rjmp	.-74     	; 0x2e0 <malloc+0x22>
 32a:	21 15       	cp	r18, r1
 32c:	31 05       	cpc	r19, r1
 32e:	f9 f0       	breq	.+62     	; 0x36e <malloc+0xb0>
 330:	28 1b       	sub	r18, r24
 332:	39 0b       	sbc	r19, r25
 334:	24 30       	cpi	r18, 0x04	; 4
 336:	31 05       	cpc	r19, r1
 338:	80 f4       	brcc	.+32     	; 0x35a <malloc+0x9c>
 33a:	8a 81       	ldd	r24, Y+2	; 0x02
 33c:	9b 81       	ldd	r25, Y+3	; 0x03
 33e:	61 15       	cp	r22, r1
 340:	71 05       	cpc	r23, r1
 342:	21 f0       	breq	.+8      	; 0x34c <malloc+0x8e>
 344:	fb 01       	movw	r30, r22
 346:	93 83       	std	Z+3, r25	; 0x03
 348:	82 83       	std	Z+2, r24	; 0x02
 34a:	04 c0       	rjmp	.+8      	; 0x354 <malloc+0x96>
 34c:	90 93 78 00 	sts	0x0078, r25	; 0x800078 <__flp+0x1>
 350:	80 93 77 00 	sts	0x0077, r24	; 0x800077 <__flp>
 354:	fe 01       	movw	r30, r28
 356:	32 96       	adiw	r30, 0x02	; 2
 358:	44 c0       	rjmp	.+136    	; 0x3e2 <malloc+0x124>
 35a:	fe 01       	movw	r30, r28
 35c:	e2 0f       	add	r30, r18
 35e:	f3 1f       	adc	r31, r19
 360:	81 93       	st	Z+, r24
 362:	91 93       	st	Z+, r25
 364:	22 50       	subi	r18, 0x02	; 2
 366:	31 09       	sbc	r19, r1
 368:	39 83       	std	Y+1, r19	; 0x01
 36a:	28 83       	st	Y, r18
 36c:	3a c0       	rjmp	.+116    	; 0x3e2 <malloc+0x124>
 36e:	20 91 75 00 	lds	r18, 0x0075	; 0x800075 <__brkval>
 372:	30 91 76 00 	lds	r19, 0x0076	; 0x800076 <__brkval+0x1>
 376:	23 2b       	or	r18, r19
 378:	41 f4       	brne	.+16     	; 0x38a <malloc+0xcc>
 37a:	20 91 62 00 	lds	r18, 0x0062	; 0x800062 <__malloc_heap_start>
 37e:	30 91 63 00 	lds	r19, 0x0063	; 0x800063 <__malloc_heap_start+0x1>
 382:	30 93 76 00 	sts	0x0076, r19	; 0x800076 <__brkval+0x1>
 386:	20 93 75 00 	sts	0x0075, r18	; 0x800075 <__brkval>
 38a:	20 91 60 00 	lds	r18, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 38e:	30 91 61 00 	lds	r19, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 392:	21 15       	cp	r18, r1
 394:	31 05       	cpc	r19, r1
 396:	41 f4       	brne	.+16     	; 0x3a8 <malloc+0xea>
 398:	2d b7       	in	r18, 0x3d	; 61
 39a:	3e b7       	in	r19, 0x3e	; 62
 39c:	40 91 64 00 	lds	r20, 0x0064	; 0x800064 <__malloc_margin>
 3a0:	50 91 65 00 	lds	r21, 0x0065	; 0x800065 <__malloc_margin+0x1>
 3a4:	24 1b       	sub	r18, r20
 3a6:	35 0b       	sbc	r19, r21
 3a8:	e0 91 75 00 	lds	r30, 0x0075	; 0x800075 <__brkval>
 3ac:	f0 91 76 00 	lds	r31, 0x0076	; 0x800076 <__brkval+0x1>
 3b0:	e2 17       	cp	r30, r18
 3b2:	f3 07       	cpc	r31, r19
 3b4:	a0 f4       	brcc	.+40     	; 0x3de <malloc+0x120>
 3b6:	2e 1b       	sub	r18, r30
 3b8:	3f 0b       	sbc	r19, r31
 3ba:	28 17       	cp	r18, r24
 3bc:	39 07       	cpc	r19, r25
 3be:	78 f0       	brcs	.+30     	; 0x3de <malloc+0x120>
 3c0:	ac 01       	movw	r20, r24
 3c2:	4e 5f       	subi	r20, 0xFE	; 254
 3c4:	5f 4f       	sbci	r21, 0xFF	; 255
 3c6:	24 17       	cp	r18, r20
 3c8:	35 07       	cpc	r19, r21
 3ca:	48 f0       	brcs	.+18     	; 0x3de <malloc+0x120>
 3cc:	4e 0f       	add	r20, r30
 3ce:	5f 1f       	adc	r21, r31
 3d0:	50 93 76 00 	sts	0x0076, r21	; 0x800076 <__brkval+0x1>
 3d4:	40 93 75 00 	sts	0x0075, r20	; 0x800075 <__brkval>
 3d8:	81 93       	st	Z+, r24
 3da:	91 93       	st	Z+, r25
 3dc:	02 c0       	rjmp	.+4      	; 0x3e2 <malloc+0x124>
 3de:	e0 e0       	ldi	r30, 0x00	; 0
 3e0:	f0 e0       	ldi	r31, 0x00	; 0
 3e2:	cf 01       	movw	r24, r30
 3e4:	df 91       	pop	r29
 3e6:	cf 91       	pop	r28
 3e8:	1f 91       	pop	r17
 3ea:	0f 91       	pop	r16
 3ec:	08 95       	ret

000003ee <free>:
 3ee:	cf 93       	push	r28
 3f0:	df 93       	push	r29
 3f2:	00 97       	sbiw	r24, 0x00	; 0
 3f4:	09 f4       	brne	.+2      	; 0x3f8 <free+0xa>
 3f6:	81 c0       	rjmp	.+258    	; 0x4fa <__LOCK_REGION_LENGTH__+0xfa>
 3f8:	fc 01       	movw	r30, r24
 3fa:	32 97       	sbiw	r30, 0x02	; 2
 3fc:	13 82       	std	Z+3, r1	; 0x03
 3fe:	12 82       	std	Z+2, r1	; 0x02
 400:	a0 91 77 00 	lds	r26, 0x0077	; 0x800077 <__flp>
 404:	b0 91 78 00 	lds	r27, 0x0078	; 0x800078 <__flp+0x1>
 408:	10 97       	sbiw	r26, 0x00	; 0
 40a:	81 f4       	brne	.+32     	; 0x42c <__LOCK_REGION_LENGTH__+0x2c>
 40c:	20 81       	ld	r18, Z
 40e:	31 81       	ldd	r19, Z+1	; 0x01
 410:	82 0f       	add	r24, r18
 412:	93 1f       	adc	r25, r19
 414:	20 91 75 00 	lds	r18, 0x0075	; 0x800075 <__brkval>
 418:	30 91 76 00 	lds	r19, 0x0076	; 0x800076 <__brkval+0x1>
 41c:	28 17       	cp	r18, r24
 41e:	39 07       	cpc	r19, r25
 420:	51 f5       	brne	.+84     	; 0x476 <__LOCK_REGION_LENGTH__+0x76>
 422:	f0 93 76 00 	sts	0x0076, r31	; 0x800076 <__brkval+0x1>
 426:	e0 93 75 00 	sts	0x0075, r30	; 0x800075 <__brkval>
 42a:	67 c0       	rjmp	.+206    	; 0x4fa <__LOCK_REGION_LENGTH__+0xfa>
 42c:	ed 01       	movw	r28, r26
 42e:	20 e0       	ldi	r18, 0x00	; 0
 430:	30 e0       	ldi	r19, 0x00	; 0
 432:	ce 17       	cp	r28, r30
 434:	df 07       	cpc	r29, r31
 436:	40 f4       	brcc	.+16     	; 0x448 <__LOCK_REGION_LENGTH__+0x48>
 438:	4a 81       	ldd	r20, Y+2	; 0x02
 43a:	5b 81       	ldd	r21, Y+3	; 0x03
 43c:	9e 01       	movw	r18, r28
 43e:	41 15       	cp	r20, r1
 440:	51 05       	cpc	r21, r1
 442:	f1 f0       	breq	.+60     	; 0x480 <__LOCK_REGION_LENGTH__+0x80>
 444:	ea 01       	movw	r28, r20
 446:	f5 cf       	rjmp	.-22     	; 0x432 <__LOCK_REGION_LENGTH__+0x32>
 448:	d3 83       	std	Z+3, r29	; 0x03
 44a:	c2 83       	std	Z+2, r28	; 0x02
 44c:	40 81       	ld	r20, Z
 44e:	51 81       	ldd	r21, Z+1	; 0x01
 450:	84 0f       	add	r24, r20
 452:	95 1f       	adc	r25, r21
 454:	c8 17       	cp	r28, r24
 456:	d9 07       	cpc	r29, r25
 458:	59 f4       	brne	.+22     	; 0x470 <__LOCK_REGION_LENGTH__+0x70>
 45a:	88 81       	ld	r24, Y
 45c:	99 81       	ldd	r25, Y+1	; 0x01
 45e:	84 0f       	add	r24, r20
 460:	95 1f       	adc	r25, r21
 462:	02 96       	adiw	r24, 0x02	; 2
 464:	91 83       	std	Z+1, r25	; 0x01
 466:	80 83       	st	Z, r24
 468:	8a 81       	ldd	r24, Y+2	; 0x02
 46a:	9b 81       	ldd	r25, Y+3	; 0x03
 46c:	93 83       	std	Z+3, r25	; 0x03
 46e:	82 83       	std	Z+2, r24	; 0x02
 470:	21 15       	cp	r18, r1
 472:	31 05       	cpc	r19, r1
 474:	29 f4       	brne	.+10     	; 0x480 <__LOCK_REGION_LENGTH__+0x80>
 476:	f0 93 78 00 	sts	0x0078, r31	; 0x800078 <__flp+0x1>
 47a:	e0 93 77 00 	sts	0x0077, r30	; 0x800077 <__flp>
 47e:	3d c0       	rjmp	.+122    	; 0x4fa <__LOCK_REGION_LENGTH__+0xfa>
 480:	e9 01       	movw	r28, r18
 482:	fb 83       	std	Y+3, r31	; 0x03
 484:	ea 83       	std	Y+2, r30	; 0x02
 486:	49 91       	ld	r20, Y+
 488:	59 91       	ld	r21, Y+
 48a:	c4 0f       	add	r28, r20
 48c:	d5 1f       	adc	r29, r21
 48e:	ec 17       	cp	r30, r28
 490:	fd 07       	cpc	r31, r29
 492:	61 f4       	brne	.+24     	; 0x4ac <__LOCK_REGION_LENGTH__+0xac>
 494:	80 81       	ld	r24, Z
 496:	91 81       	ldd	r25, Z+1	; 0x01
 498:	84 0f       	add	r24, r20
 49a:	95 1f       	adc	r25, r21
 49c:	02 96       	adiw	r24, 0x02	; 2
 49e:	e9 01       	movw	r28, r18
 4a0:	99 83       	std	Y+1, r25	; 0x01
 4a2:	88 83       	st	Y, r24
 4a4:	82 81       	ldd	r24, Z+2	; 0x02
 4a6:	93 81       	ldd	r25, Z+3	; 0x03
 4a8:	9b 83       	std	Y+3, r25	; 0x03
 4aa:	8a 83       	std	Y+2, r24	; 0x02
 4ac:	e0 e0       	ldi	r30, 0x00	; 0
 4ae:	f0 e0       	ldi	r31, 0x00	; 0
 4b0:	12 96       	adiw	r26, 0x02	; 2
 4b2:	8d 91       	ld	r24, X+
 4b4:	9c 91       	ld	r25, X
 4b6:	13 97       	sbiw	r26, 0x03	; 3
 4b8:	00 97       	sbiw	r24, 0x00	; 0
 4ba:	19 f0       	breq	.+6      	; 0x4c2 <__LOCK_REGION_LENGTH__+0xc2>
 4bc:	fd 01       	movw	r30, r26
 4be:	dc 01       	movw	r26, r24
 4c0:	f7 cf       	rjmp	.-18     	; 0x4b0 <__LOCK_REGION_LENGTH__+0xb0>
 4c2:	8d 91       	ld	r24, X+
 4c4:	9c 91       	ld	r25, X
 4c6:	11 97       	sbiw	r26, 0x01	; 1
 4c8:	9d 01       	movw	r18, r26
 4ca:	2e 5f       	subi	r18, 0xFE	; 254
 4cc:	3f 4f       	sbci	r19, 0xFF	; 255
 4ce:	82 0f       	add	r24, r18
 4d0:	93 1f       	adc	r25, r19
 4d2:	20 91 75 00 	lds	r18, 0x0075	; 0x800075 <__brkval>
 4d6:	30 91 76 00 	lds	r19, 0x0076	; 0x800076 <__brkval+0x1>
 4da:	28 17       	cp	r18, r24
 4dc:	39 07       	cpc	r19, r25
 4de:	69 f4       	brne	.+26     	; 0x4fa <__LOCK_REGION_LENGTH__+0xfa>
 4e0:	30 97       	sbiw	r30, 0x00	; 0
 4e2:	29 f4       	brne	.+10     	; 0x4ee <__LOCK_REGION_LENGTH__+0xee>
 4e4:	10 92 78 00 	sts	0x0078, r1	; 0x800078 <__flp+0x1>
 4e8:	10 92 77 00 	sts	0x0077, r1	; 0x800077 <__flp>
 4ec:	02 c0       	rjmp	.+4      	; 0x4f2 <__LOCK_REGION_LENGTH__+0xf2>
 4ee:	13 82       	std	Z+3, r1	; 0x03
 4f0:	12 82       	std	Z+2, r1	; 0x02
 4f2:	b0 93 76 00 	sts	0x0076, r27	; 0x800076 <__brkval+0x1>
 4f6:	a0 93 75 00 	sts	0x0075, r26	; 0x800075 <__brkval>
 4fa:	df 91       	pop	r29
 4fc:	cf 91       	pop	r28
 4fe:	08 95       	ret

00000500 <_exit>:
 500:	f8 94       	cli

00000502 <__stop_program>:
 502:	ff cf       	rjmp	.-2      	; 0x502 <__stop_program>
