TimeQuest Timing Analyzer report for Control_Unit
Wed May 15 21:43:11 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Control_Unit                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 344.23 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.905 ; -7.015             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.742 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -7.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.905 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.838      ;
; -1.905 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.838      ;
; -1.905 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.838      ;
; -1.752 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.685      ;
; -1.752 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.685      ;
; -1.752 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.685      ;
; -1.609 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.542      ;
; -1.609 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.542      ;
; -1.609 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.542      ;
; -1.300 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.233      ;
; -1.147 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.080      ;
; -1.050 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.983      ;
; -0.706 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.639      ;
; -0.706 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.639      ;
; -0.706 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.639      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.742 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.961      ;
; 0.749 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.968      ;
; 0.751 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.970      ;
; 0.881 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.100      ;
; 0.982 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.201      ;
; 1.021 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.240      ;
; 1.023 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.242      ;
; 1.023 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.242      ;
; 1.131 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.350      ;
; 1.416 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.635      ;
; 1.416 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.635      ;
; 1.416 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.635      ;
; 1.643 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.862      ;
; 1.680 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.899      ;
; 1.680 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.899      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; S|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; S|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Instruction[*]  ; CLK        ; 3.903 ; 4.408 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; 3.641 ; 4.082 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; 3.757 ; 4.172 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; 3.903 ; 4.408 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; 1.732 ; 1.934 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Instruction[*]  ; CLK        ; -0.036 ; -0.166 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; -1.038 ; -1.444 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; -1.133 ; -1.547 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; -1.372 ; -1.772 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; -0.036 ; -0.166 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 7.057 ; 7.066 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 7.057 ; 7.066 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 6.540 ; 6.553 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 7.005 ; 7.019 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 8.834 ; 8.946 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 8.407 ; 8.562 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 8.797 ; 8.946 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 8.834 ; 8.895 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 6.202 ; 6.238 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 9.413 ; 9.530 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 9.205 ; 9.298 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 9.413 ; 9.530 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 9.202 ; 9.322 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 8.176 ; 8.275 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 7.465 ; 7.492 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 6.272 ; 6.298 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 7.465 ; 7.492 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 8.163 ; 8.031 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 8.850 ; 8.768 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 8.344 ; 8.307 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 8.768 ; 8.679 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 8.480 ; 8.439 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 7.128 ; 7.177 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 7.128 ; 7.177 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 6.277 ; 6.307 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 6.902 ; 6.918 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 7.289 ; 7.325 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 7.289 ; 7.325 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 7.288 ; 7.320 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 7.281 ; 7.314 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 6.216 ; 6.068 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 6.714 ; 6.562 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 6.216 ; 6.068 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 6.662 ; 6.515 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 5.870 ; 5.747 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 7.424 ; 7.435 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 7.658 ; 7.547 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 7.607 ; 7.636 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 5.870 ; 5.747 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 6.735 ; 6.721 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 7.021 ; 7.047 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 6.978 ; 6.867 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 6.832 ; 6.840 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 6.735 ; 6.721 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 5.806 ; 5.689 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 5.810 ; 5.689 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 5.806 ; 5.774 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 6.736 ; 6.689 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 7.007 ; 6.936 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 6.571 ; 6.528 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 6.929 ; 6.851 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 6.703 ; 6.656 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 5.908 ; 5.787 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 6.768 ; 6.641 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 5.908 ; 5.787 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 6.564 ; 6.418 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 6.926 ; 6.800 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 6.935 ; 6.811 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 6.932 ; 6.802 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 6.926 ; 6.800 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+----------------+-----------------+-------+-------+-------+--------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF     ;
+----------------+-----------------+-------+-------+-------+--------+
; Instruction[0] ; PC_OUT0         ; 7.591 ; 7.596 ; 8.088 ; 7.956  ;
; Instruction[0] ; PC_OUT1         ; 8.116 ; 8.080 ; 8.775 ; 8.693  ;
; Instruction[0] ; PC_OUT2         ; 7.828 ; 7.745 ; 8.269 ; 8.232  ;
; Instruction[0] ; PC_OUT3         ; 8.034 ; 7.991 ; 8.693 ; 8.604  ;
; Instruction[0] ; PC_OUT4         ; 7.964 ; 7.877 ; 8.405 ; 8.364  ;
; Instruction[0] ; S2_SEL[0]       ;       ; 6.308 ; 6.815 ;        ;
; Instruction[0] ; S2_SEL[1]       ; 6.369 ; 6.295 ; 6.806 ; 6.723  ;
; Instruction[0] ; S2_SEL[2]       ; 6.363 ;       ;       ; 6.716  ;
; Instruction[1] ; PC_OUT1         ; 7.669 ; 7.579 ; 8.083 ; 8.044  ;
; Instruction[1] ; PC_OUT2         ; 7.720 ; 7.637 ; 7.951 ; 7.914  ;
; Instruction[1] ; PC_OUT3         ; 7.926 ; 7.883 ; 8.375 ; 8.286  ;
; Instruction[1] ; PC_OUT4         ; 7.856 ; 7.769 ; 8.087 ; 8.046  ;
; Instruction[1] ; S2_SEL[1]       ; 6.332 ; 6.238 ; 6.735 ; 6.704  ;
; Instruction[1] ; S2_SEL[2]       ; 6.275 ;       ;       ; 6.641  ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 7.062 ; 7.532 ;        ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 7.174 ; 7.148 ; 7.619 ; 7.568  ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 7.108 ;       ;       ; 7.484  ;
; Instruction[2] ; PC_OUT2         ; 7.389 ; 7.397 ; 7.888 ; 7.759  ;
; Instruction[2] ; PC_OUT3         ; 8.004 ; 7.961 ; 8.665 ; 8.576  ;
; Instruction[2] ; PC_OUT4         ; 7.934 ; 7.847 ; 8.377 ; 8.336  ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 6.851 ; 6.781 ; 7.265 ; 7.229  ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 6.793 ;       ;       ; 7.167  ;
; Instruction[3] ; PC_OUT3         ; 7.843 ; 7.749 ; 8.237 ; 8.182  ;
; Instruction[3] ; PC_OUT4         ; 8.116 ; 8.029 ; 8.318 ; 8.277  ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 7.444 ; 7.920 ;        ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 8.161 ; 8.141 ; 8.571 ; 8.582  ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 7.516 ;       ;       ; 7.888  ;
; Instruction[4] ; LD_SEL[0]       ;       ; 6.991 ; 7.476 ;        ;
; Instruction[4] ; LD_SEL[1]       ; 7.288 ; 7.205 ; 7.697 ; 7.648  ;
; Instruction[4] ; LD_SEL[2]       ; 7.088 ;       ;       ; 7.458  ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 7.096 ; 7.580 ;        ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 7.767 ; 7.721 ; 8.148 ; 8.207  ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 7.070 ;       ;       ; 7.450  ;
; Instruction[5] ; LD_SEL[1]       ; 6.891 ; 6.852 ; 7.339 ; 7.275  ;
; Instruction[5] ; LD_SEL[2]       ; 6.679 ;       ;       ; 7.058  ;
; Instruction[6] ; ALU_SEL[0]      ; 6.852 ;       ;       ; 7.241  ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 6.261 ; 6.773 ;        ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 6.726 ; 7.239 ;        ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 9.069 ; 8.339 ; 8.751 ; 9.527  ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 9.483 ; 8.236 ; 8.642 ; 9.952  ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 9.325 ; 8.672 ; 9.178 ; 9.723  ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 7.218 ; 7.686 ;        ;
; Instruction[6] ; LD_SEL[0]       ; 9.696 ; 9.075 ; 9.549 ; 10.126 ;
; Instruction[6] ; LD_SEL[1]       ; 9.904 ; 9.307 ; 9.757 ; 10.358 ;
; Instruction[6] ; LD_SEL[2]       ; 9.693 ; 9.099 ; 9.546 ; 10.150 ;
; Instruction[6] ; LD_SEL[3]       ; 8.189 ; 8.154 ; 8.598 ; 8.527  ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 7.124 ; 7.189 ; 7.647 ; 7.514  ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 7.240 ;       ;       ; 7.601  ;
; Instruction[6] ; PC_OUT0         ; 8.326 ; 8.331 ; 8.859 ; 8.727  ;
; Instruction[6] ; PC_OUT1         ; 8.851 ; 8.815 ; 9.546 ; 9.464  ;
; Instruction[6] ; PC_OUT2         ; 8.563 ; 8.480 ; 9.040 ; 9.003  ;
; Instruction[6] ; PC_OUT3         ; 8.769 ; 8.726 ; 9.464 ; 9.375  ;
; Instruction[6] ; PC_OUT4         ; 8.699 ; 8.612 ; 9.176 ; 9.135  ;
; Instruction[6] ; QV_LD_SEL[0]    ; 6.674 ;       ;       ; 7.067  ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 6.696 ; 6.625 ; 7.131 ; 7.091  ;
; Instruction[6] ; S2_SEL[0]       ; 7.081 ; 7.026 ; 7.543 ; 7.457  ;
; Instruction[6] ; S2_SEL[1]       ; 7.080 ; 7.021 ; 7.542 ; 7.452  ;
; Instruction[6] ; S2_SEL[2]       ; 7.073 ; 7.015 ; 7.535 ; 7.446  ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 6.906 ; 7.429 ;        ;
; Instruction[7] ; ALU_SEL[1]      ; 6.425 ;       ;       ; 6.813  ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 6.858 ; 7.374 ;        ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 8.564 ; 8.050 ; 8.478 ; 8.985  ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 8.750 ; 8.609 ; 8.998 ; 9.211  ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 8.678 ; 8.383 ; 8.905 ; 9.128  ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 6.920 ; 7.399 ;        ;
; Instruction[7] ; LD_SEL[0]       ; 8.825 ; 8.786 ; 9.276 ; 9.273  ;
; Instruction[7] ; LD_SEL[1]       ; 9.033 ; 9.018 ; 9.484 ; 9.505  ;
; Instruction[7] ; LD_SEL[2]       ; 8.822 ; 8.810 ; 9.273 ; 9.297  ;
; Instruction[7] ; LD_SEL[3]       ; 8.097 ; 7.856 ; 8.311 ; 8.452  ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 7.189 ; 7.189 ; 7.661 ; 7.604  ;
; Instruction[7] ; PC_OUT0         ; 8.252 ; 8.257 ; 8.777 ; 8.645  ;
; Instruction[7] ; PC_OUT1         ; 8.777 ; 8.741 ; 9.464 ; 9.382  ;
; Instruction[7] ; PC_OUT2         ; 8.556 ; 8.473 ; 8.958 ; 8.921  ;
; Instruction[7] ; PC_OUT3         ; 8.762 ; 8.719 ; 9.382 ; 9.293  ;
; Instruction[7] ; PC_OUT4         ; 8.692 ; 8.605 ; 9.094 ; 9.053  ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 6.470 ; 6.987 ;        ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 6.791 ; 6.758 ; 7.271 ; 7.162  ;
; Instruction[7] ; S2_SEL[0]       ; 7.198 ; 7.114 ; 7.646 ; 7.570  ;
; Instruction[7] ; S2_SEL[1]       ; 7.197 ; 7.109 ; 7.645 ; 7.565  ;
; Instruction[7] ; S2_SEL[2]       ; 7.190 ; 7.103 ; 7.638 ; 7.559  ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 7.065 ; 7.594 ;        ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 6.543 ; 7.065 ;        ;
; Instruction[8] ; ALU_SEL[2]      ; 7.051 ;       ;       ; 7.453  ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 8.045 ; 8.472 ; 8.903 ; 8.467  ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 8.582 ; 8.543 ; 8.994 ; 9.091  ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 8.159 ; 8.805 ; 9.330 ; 8.610  ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 7.370 ;       ;       ; 7.784  ;
; Instruction[8] ; LD_SEL[0]       ; 8.807 ; 9.208 ; 9.701 ; 9.293  ;
; Instruction[8] ; LD_SEL[1]       ; 8.765 ; 9.440 ; 9.909 ; 9.199  ;
; Instruction[8] ; LD_SEL[2]       ; 8.317 ; 9.232 ; 9.698 ; 8.761  ;
; Instruction[8] ; LD_SEL[3]       ; 8.282 ; 7.538 ; 8.078 ; 8.720  ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 7.456 ;       ;       ; 7.840  ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 7.379 ;       ;       ; 7.749  ;
; Instruction[8] ; PC_OUT0         ; 7.493 ; 7.498 ; 8.024 ; 7.892  ;
; Instruction[8] ; PC_OUT1         ; 8.018 ; 7.982 ; 8.711 ; 8.629  ;
; Instruction[8] ; PC_OUT2         ; 7.730 ; 7.647 ; 8.205 ; 8.168  ;
; Instruction[8] ; PC_OUT3         ; 7.936 ; 7.893 ; 8.629 ; 8.540  ;
; Instruction[8] ; PC_OUT4         ; 7.866 ; 7.779 ; 8.341 ; 8.300  ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 6.955 ; 6.919 ; 7.440 ; 7.341  ;
; Instruction[8] ; S2_SEL[0]       ; 7.356 ; 7.288 ; 7.817 ; 7.744  ;
; Instruction[8] ; S2_SEL[1]       ; 7.355 ; 7.283 ; 7.816 ; 7.739  ;
; Instruction[8] ; S2_SEL[2]       ; 7.348 ; 7.277 ; 7.809 ; 7.733  ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 5.864 ; 6.060 ;        ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 5.351 ; 5.543 ;        ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 5.817 ; 6.008 ;        ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 7.258 ; 6.842 ; 6.995 ; 7.439  ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 7.432 ; 7.068 ; 7.181 ; 7.623  ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 7.685 ; 6.985 ; 7.109 ; 7.772  ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 5.308 ;       ;       ; 5.414  ;
; Instruction[9] ; LD_SEL[0]       ; 8.056 ; 7.112 ; 7.270 ; 8.175  ;
; Instruction[9] ; LD_SEL[1]       ; 8.264 ; 7.344 ; 7.478 ; 8.407  ;
; Instruction[9] ; LD_SEL[2]       ; 8.053 ; 7.136 ; 7.267 ; 8.199  ;
; Instruction[9] ; LD_SEL[3]       ; 6.220 ;       ;       ; 6.350  ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 5.285 ;       ;       ; 5.385  ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 5.329 ;       ;       ; 5.361  ;
; Instruction[9] ; PC_OUT0         ; 6.275 ; 6.280 ; 6.530 ; 6.398  ;
; Instruction[9] ; PC_OUT1         ; 6.800 ; 6.764 ; 7.217 ; 7.135  ;
; Instruction[9] ; PC_OUT2         ; 6.512 ; 6.429 ; 6.711 ; 6.674  ;
; Instruction[9] ; PC_OUT3         ; 6.718 ; 6.675 ; 7.135 ; 7.046  ;
; Instruction[9] ; PC_OUT4         ; 6.648 ; 6.561 ; 6.847 ; 6.806  ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 5.975 ; 6.131 ;        ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 5.716 ; 5.905 ;        ;
; Instruction[9] ; S2_SEL[0]       ;       ; 6.123 ; 6.292 ;        ;
; Instruction[9] ; S2_SEL[1]       ;       ; 6.118 ; 6.291 ;        ;
; Instruction[9] ; S2_SEL[2]       ;       ; 6.112 ; 6.284 ;        ;
; PC_IN[0]       ; PC_OUT0         ; 6.879 ; 6.887 ; 7.382 ; 7.238  ;
; PC_IN[0]       ; PC_OUT1         ; 7.406 ; 7.370 ; 8.069 ; 7.987  ;
; PC_IN[0]       ; PC_OUT2         ; 7.118 ; 7.035 ; 7.563 ; 7.526  ;
; PC_IN[0]       ; PC_OUT3         ; 7.324 ; 7.281 ; 7.987 ; 7.898  ;
; PC_IN[0]       ; PC_OUT4         ; 7.254 ; 7.167 ; 7.699 ; 7.658  ;
; PC_IN[1]       ; PC_OUT1         ; 7.071 ; 6.984 ; 7.481 ; 7.433  ;
; PC_IN[1]       ; PC_OUT2         ; 7.126 ; 7.043 ; 7.344 ; 7.307  ;
; PC_IN[1]       ; PC_OUT3         ; 7.332 ; 7.289 ; 7.768 ; 7.679  ;
; PC_IN[1]       ; PC_OUT4         ; 7.262 ; 7.175 ; 7.480 ; 7.439  ;
; PC_IN[2]       ; PC_OUT2         ; 6.547 ; 6.558 ; 7.055 ; 6.914  ;
; PC_IN[2]       ; PC_OUT3         ; 7.164 ; 7.121 ; 7.832 ; 7.743  ;
; PC_IN[2]       ; PC_OUT4         ; 7.094 ; 7.007 ; 7.544 ; 7.503  ;
; PC_IN[3]       ; PC_OUT3         ; 6.644 ; 6.547 ; 7.035 ; 6.989  ;
; PC_IN[3]       ; PC_OUT4         ; 6.913 ; 6.826 ; 7.121 ; 7.080  ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 7.349 ; 7.823 ;        ;
; PC_IN[4]       ; LD_SEL[1]       ; 7.510 ;       ;       ; 7.883  ;
; PC_IN[4]       ; PC_OUT4         ; 6.351 ; 6.296 ; 6.786 ; 6.728  ;
; Q              ; BUS_OUT_SEL[0]  ; 7.581 ; 7.427 ; 7.873 ; 8.014  ;
; Q              ; BUS_OUT_SEL[1]  ; 7.482 ; 7.653 ; 8.059 ; 7.849  ;
; Q              ; BUS_OUT_SEL[2]  ; 7.965 ; 7.570 ; 7.987 ; 8.307  ;
; Q              ; LD_SEL[0]       ; 8.336 ; 7.391 ; 7.867 ; 8.710  ;
; Q              ; LD_SEL[1]       ; 8.544 ;       ;       ; 8.942  ;
; Q              ; LD_SEL[2]       ; 8.333 ;       ;       ; 8.734  ;
; Q              ; LD_SEL[3]       ;       ; 7.921 ; 8.354 ;        ;
; V              ; LD_SEL[3]       ; 7.554 ;       ;       ; 7.978  ;
+----------------+-----------------+-------+-------+-------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-----------------+-------+-------+-------+-------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+----------------+-----------------+-------+-------+-------+-------+
; Instruction[0] ; PC_OUT0         ; 7.376 ; 7.319 ; 7.807 ; 7.724 ;
; Instruction[0] ; PC_OUT1         ; 7.810 ; 7.768 ; 8.277 ; 8.206 ;
; Instruction[0] ; PC_OUT2         ; 7.484 ; 7.412 ; 7.841 ; 7.798 ;
; Instruction[0] ; PC_OUT3         ; 7.732 ; 7.683 ; 8.199 ; 8.121 ;
; Instruction[0] ; PC_OUT4         ; 7.616 ; 7.540 ; 7.973 ; 7.926 ;
; Instruction[0] ; S2_SEL[0]       ;       ; 6.156 ; 6.651 ;       ;
; Instruction[0] ; S2_SEL[1]       ; 6.215 ; 6.141 ; 6.642 ; 6.559 ;
; Instruction[0] ; S2_SEL[2]       ; 6.209 ;       ;       ; 6.554 ;
; Instruction[1] ; PC_OUT1         ; 7.400 ; 7.355 ; 7.845 ; 7.762 ;
; Instruction[1] ; PC_OUT2         ; 7.253 ; 7.181 ; 7.648 ; 7.605 ;
; Instruction[1] ; PC_OUT3         ; 7.501 ; 7.452 ; 8.006 ; 7.928 ;
; Instruction[1] ; PC_OUT4         ; 7.385 ; 7.309 ; 7.780 ; 7.733 ;
; Instruction[1] ; S2_SEL[1]       ; 6.169 ; 6.072 ; 6.541 ; 6.523 ;
; Instruction[1] ; S2_SEL[2]       ; 6.113 ;       ;       ; 6.458 ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 6.881 ; 7.340 ;       ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 6.990 ; 6.963 ; 7.425 ; 7.374 ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 6.927 ;       ;       ; 7.293 ;
; Instruction[2] ; PC_OUT2         ; 7.181 ; 7.128 ; 7.615 ; 7.536 ;
; Instruction[2] ; PC_OUT3         ; 7.702 ; 7.653 ; 8.172 ; 8.094 ;
; Instruction[2] ; PC_OUT4         ; 7.586 ; 7.510 ; 7.946 ; 7.899 ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 6.680 ; 6.611 ; 7.085 ; 7.048 ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 6.624 ;       ;       ; 6.988 ;
; Instruction[3] ; PC_OUT3         ; 7.570 ; 7.517 ; 7.986 ; 7.896 ;
; Instruction[3] ; PC_OUT4         ; 7.154 ; 7.076 ; 7.557 ; 7.470 ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 7.248 ; 7.715 ;       ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 7.889 ; 7.840 ; 8.290 ; 8.270 ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 7.319 ;       ;       ; 7.681 ;
; Instruction[4] ; LD_SEL[0]       ;       ; 6.813 ; 7.289 ;       ;
; Instruction[4] ; LD_SEL[1]       ; 7.101 ; 7.020 ; 7.502 ; 7.453 ;
; Instruction[4] ; LD_SEL[2]       ; 6.909 ;       ;       ; 7.268 ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 6.866 ; 7.341 ;       ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 7.459 ; 7.434 ; 7.884 ; 7.829 ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 6.890 ;       ;       ; 7.257 ;
; Instruction[5] ; LD_SEL[1]       ; 6.718 ; 6.679 ; 7.156 ; 7.093 ;
; Instruction[5] ; LD_SEL[2]       ; 6.514 ;       ;       ; 6.883 ;
; Instruction[6] ; ALU_SEL[0]      ; 6.681 ;       ;       ; 7.060 ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 6.111 ; 6.611 ;       ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 6.557 ; 7.058 ;       ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 7.504 ; 7.542 ; 8.000 ; 7.872 ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 7.753 ; 7.712 ; 8.178 ; 8.166 ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 7.687 ; 7.678 ; 8.112 ; 8.107 ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 7.027 ; 7.489 ;       ;
; Instruction[6] ; LD_SEL[0]       ; 7.733 ; 7.799 ; 8.266 ; 8.070 ;
; Instruction[6] ; LD_SEL[1]       ; 7.804 ; 7.977 ; 8.465 ; 8.185 ;
; Instruction[6] ; LD_SEL[2]       ; 7.387 ; 7.822 ; 8.263 ; 7.761 ;
; Instruction[6] ; LD_SEL[3]       ; 7.558 ; 7.793 ; 8.251 ; 7.920 ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 6.941 ; 6.890 ; 7.342 ; 7.320 ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 6.976 ;       ;       ; 7.337 ;
; Instruction[6] ; PC_OUT0         ; 8.082 ; 8.025 ; 8.547 ; 8.464 ;
; Instruction[6] ; PC_OUT1         ; 8.128 ; 8.083 ; 8.577 ; 8.494 ;
; Instruction[6] ; PC_OUT2         ; 7.773 ; 7.720 ; 8.239 ; 8.160 ;
; Instruction[6] ; PC_OUT3         ; 7.792 ; 7.739 ; 8.246 ; 8.156 ;
; Instruction[6] ; PC_OUT4         ; 7.376 ; 7.298 ; 7.817 ; 7.730 ;
; Instruction[6] ; QV_LD_SEL[0]    ; 6.509 ;       ;       ; 6.892 ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 6.530 ; 6.460 ; 6.955 ; 6.914 ;
; Instruction[6] ; S2_SEL[0]       ; 6.900 ; 6.845 ; 7.351 ; 7.267 ;
; Instruction[6] ; S2_SEL[1]       ; 6.897 ; 6.836 ; 7.348 ; 7.258 ;
; Instruction[6] ; S2_SEL[2]       ; 6.891 ; 6.834 ; 7.342 ; 7.256 ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 6.731 ; 7.243 ;       ;
; Instruction[7] ; ALU_SEL[1]      ; 6.256 ;       ;       ; 6.618 ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 6.684 ; 7.189 ;       ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 7.665 ; 7.201 ; 7.692 ; 8.065 ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 7.578 ; 7.459 ; 7.941 ; 7.982 ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 7.777 ; 7.436 ; 7.875 ; 8.201 ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 6.741 ; 7.213 ;       ;
; Instruction[7] ; LD_SEL[0]       ; 7.643 ; 7.512 ; 7.944 ; 8.001 ;
; Instruction[7] ; LD_SEL[1]       ; 8.130 ; 7.514 ; 7.992 ; 8.500 ;
; Instruction[7] ; LD_SEL[2]       ; 7.928 ; 7.090 ; 7.575 ; 8.345 ;
; Instruction[7] ; LD_SEL[3]       ; 7.564 ; 7.641 ; 8.091 ; 7.971 ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 7.005 ; 6.716 ; 7.176 ; 7.407 ;
; Instruction[7] ; PC_OUT0         ; 8.010 ; 7.953 ; 8.469 ; 8.386 ;
; Instruction[7] ; PC_OUT1         ; 8.203 ; 8.158 ; 8.686 ; 8.603 ;
; Instruction[7] ; PC_OUT2         ; 7.774 ; 7.721 ; 8.258 ; 8.179 ;
; Instruction[7] ; PC_OUT3         ; 7.989 ; 7.936 ; 8.465 ; 8.375 ;
; Instruction[7] ; PC_OUT4         ; 7.573 ; 7.495 ; 8.036 ; 7.949 ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 6.311 ; 6.818 ;       ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 6.620 ; 6.587 ; 7.090 ; 6.983 ;
; Instruction[7] ; S2_SEL[0]       ; 7.012 ; 6.931 ; 7.449 ; 7.376 ;
; Instruction[7] ; S2_SEL[1]       ; 7.009 ; 6.922 ; 7.446 ; 7.367 ;
; Instruction[7] ; S2_SEL[2]       ; 7.003 ; 6.920 ; 7.440 ; 7.365 ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 6.884 ; 7.400 ;       ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 6.381 ; 6.891 ;       ;
; Instruction[8] ; ALU_SEL[2]      ; 6.854 ;       ;       ; 7.235 ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 7.683 ; 7.632 ; 8.122 ; 8.082 ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 8.001 ; 7.577 ; 8.067 ; 8.407 ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 7.935 ; 7.867 ; 8.305 ; 8.373 ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 7.177 ;       ;       ; 7.578 ;
; Instruction[8] ; LD_SEL[0]       ; 8.089 ; 7.114 ; 7.633 ; 8.494 ;
; Instruction[8] ; LD_SEL[1]       ; 8.288 ; 7.945 ; 8.422 ; 8.672 ;
; Instruction[8] ; LD_SEL[2]       ; 8.086 ; 7.521 ; 8.005 ; 8.517 ;
; Instruction[8] ; LD_SEL[3]       ; 7.691 ; 7.336 ; 7.866 ; 8.061 ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 7.140 ;       ;       ; 7.553 ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 7.109 ;       ;       ; 7.478 ;
; Instruction[8] ; PC_OUT0         ; 7.281 ; 7.224 ; 7.745 ; 7.662 ;
; Instruction[8] ; PC_OUT1         ; 7.225 ; 7.180 ; 7.634 ; 7.551 ;
; Instruction[8] ; PC_OUT2         ; 6.790 ; 6.737 ; 7.206 ; 7.127 ;
; Instruction[8] ; PC_OUT3         ; 7.271 ; 7.218 ; 7.712 ; 7.622 ;
; Instruction[8] ; PC_OUT4         ; 6.855 ; 6.777 ; 7.283 ; 7.196 ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 6.778 ; 6.741 ; 7.252 ; 7.155 ;
; Instruction[8] ; S2_SEL[0]       ; 7.163 ; 7.081 ; 7.587 ; 7.543 ;
; Instruction[8] ; S2_SEL[1]       ; 7.160 ; 7.072 ; 7.584 ; 7.534 ;
; Instruction[8] ; S2_SEL[2]       ; 7.154 ; 7.070 ; 7.578 ; 7.532 ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 5.739 ; 5.937 ;       ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 5.245 ; 5.439 ;       ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 5.692 ; 5.885 ;       ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 6.181 ; 6.677 ; 6.832 ; 6.293 ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 6.359 ; 6.847 ; 7.010 ; 6.463 ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 6.293 ; 6.813 ; 6.944 ; 6.429 ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 5.207 ;       ;       ; 5.311 ;
; Instruction[9] ; LD_SEL[0]       ; 5.774 ; 6.934 ; 7.098 ; 5.842 ;
; Instruction[9] ; LD_SEL[1]       ; 6.548 ; 7.112 ; 7.297 ; 6.671 ;
; Instruction[9] ; LD_SEL[2]       ; 6.398 ; 6.957 ; 7.095 ; 6.508 ;
; Instruction[9] ; LD_SEL[3]       ; 5.733 ;       ;       ; 5.777 ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 5.170 ;       ;       ; 5.265 ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 5.151 ;       ;       ; 5.194 ;
; Instruction[9] ; PC_OUT0         ; 6.123 ; 6.066 ; 6.319 ; 6.236 ;
; Instruction[9] ; PC_OUT1         ; 6.169 ; 6.124 ; 6.349 ; 6.266 ;
; Instruction[9] ; PC_OUT2         ; 5.814 ; 5.761 ; 6.011 ; 5.932 ;
; Instruction[9] ; PC_OUT3         ; 5.833 ; 5.780 ; 6.018 ; 5.928 ;
; Instruction[9] ; PC_OUT4         ; 5.417 ; 5.339 ; 5.589 ; 5.502 ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 5.818 ; 5.991 ;       ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 5.595 ; 5.787 ;       ;
; Instruction[9] ; S2_SEL[0]       ;       ; 5.988 ; 6.158 ;       ;
; Instruction[9] ; S2_SEL[1]       ;       ; 5.979 ; 6.155 ;       ;
; Instruction[9] ; S2_SEL[2]       ;       ; 5.977 ; 6.149 ;       ;
; PC_IN[0]       ; PC_OUT0         ; 6.696 ; 6.641 ; 7.120 ; 7.037 ;
; PC_IN[0]       ; PC_OUT1         ; 7.128 ; 7.086 ; 7.603 ; 7.532 ;
; PC_IN[0]       ; PC_OUT2         ; 6.802 ; 6.730 ; 7.167 ; 7.124 ;
; PC_IN[0]       ; PC_OUT3         ; 7.050 ; 7.001 ; 7.525 ; 7.447 ;
; PC_IN[0]       ; PC_OUT4         ; 6.934 ; 6.858 ; 7.299 ; 7.252 ;
; PC_IN[1]       ; PC_OUT1         ; 6.829 ; 6.783 ; 7.261 ; 7.178 ;
; PC_IN[1]       ; PC_OUT2         ; 6.682 ; 6.610 ; 7.061 ; 7.018 ;
; PC_IN[1]       ; PC_OUT3         ; 6.930 ; 6.881 ; 7.419 ; 7.341 ;
; PC_IN[1]       ; PC_OUT4         ; 6.814 ; 6.738 ; 7.193 ; 7.146 ;
; PC_IN[2]       ; PC_OUT2         ; 6.376 ; 6.325 ; 6.805 ; 6.726 ;
; PC_IN[2]       ; PC_OUT3         ; 6.895 ; 6.846 ; 7.375 ; 7.297 ;
; PC_IN[2]       ; PC_OUT4         ; 6.779 ; 6.703 ; 7.149 ; 7.102 ;
; PC_IN[3]       ; PC_OUT3         ; 6.417 ; 6.365 ; 6.841 ; 6.751 ;
; PC_IN[3]       ; PC_OUT4         ; 6.480 ; 6.404 ; 6.854 ; 6.807 ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 7.125 ; 7.597 ;       ;
; PC_IN[4]       ; LD_SEL[1]       ; 7.313 ;       ;       ; 7.676 ;
; PC_IN[4]       ; PC_OUT4         ; 6.137 ; 6.086 ; 6.572 ; 6.484 ;
; Q              ; BUS_OUT_SEL[0]  ; 7.351 ; 7.230 ; 7.666 ; 7.781 ;
; Q              ; BUS_OUT_SEL[1]  ; 7.284 ; 7.277 ; 7.742 ; 7.643 ;
; Q              ; BUS_OUT_SEL[2]  ; 7.749 ; 7.366 ; 7.778 ; 8.081 ;
; Q              ; LD_SEL[0]       ; 8.091 ; 7.194 ; 7.663 ; 8.449 ;
; Q              ; LD_SEL[1]       ; 8.290 ;       ;       ; 8.627 ;
; Q              ; LD_SEL[2]       ; 8.088 ;       ;       ; 8.472 ;
; Q              ; LD_SEL[3]       ;       ; 7.416 ; 7.896 ;       ;
; V              ; LD_SEL[3]       ; 7.356 ;       ;       ; 7.767 ;
+----------------+-----------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 382.56 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.614 ; -5.907            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.678 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -7.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.614 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.554      ;
; -1.480 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.420      ;
; -1.480 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.420      ;
; -1.480 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.420      ;
; -1.364 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.304      ;
; -1.364 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.304      ;
; -1.364 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.304      ;
; -1.065 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.005      ;
; -0.931 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.871      ;
; -0.864 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.804      ;
; -0.537 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.477      ;
; -0.537 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.477      ;
; -0.537 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.477      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.678 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.877      ;
; 0.680 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.879      ;
; 0.684 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.883      ;
; 0.785 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.984      ;
; 0.896 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.095      ;
; 0.918 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.117      ;
; 0.925 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.124      ;
; 0.925 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.124      ;
; 1.032 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.231      ;
; 1.287 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.486      ;
; 1.287 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.486      ;
; 1.287 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.486      ;
; 1.477 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.676      ;
; 1.516 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.715      ;
; 1.516 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.715      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; S|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; S|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Instruction[*]  ; CLK        ; 3.445 ; 3.828 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; 3.171 ; 3.545 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; 3.271 ; 3.622 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; 3.445 ; 3.828 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; 1.583 ; 1.787 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Instruction[*]  ; CLK        ; -0.016 ; -0.219 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; -0.839 ; -1.188 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; -0.924 ; -1.277 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; -1.144 ; -1.473 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; -0.016 ; -0.219 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 6.677 ; 6.602 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 6.677 ; 6.602 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 6.185 ; 6.140 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 6.626 ; 6.557 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 8.283 ; 8.260 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 7.900 ; 7.924 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 8.265 ; 8.260 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 8.283 ; 8.227 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 5.871 ; 5.852 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 8.808 ; 8.797 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 8.615 ; 8.590 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 8.808 ; 8.797 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 8.605 ; 8.607 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 7.704 ; 7.665 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 7.004 ; 6.990 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 5.933 ; 5.914 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 7.004 ; 6.990 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 7.617 ; 7.478 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 8.230 ; 8.103 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 7.756 ; 7.696 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 8.145 ; 8.047 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 7.882 ; 7.816 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 6.730 ; 6.697 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 6.730 ; 6.697 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 5.942 ; 5.911 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 6.521 ; 6.461 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 6.850 ; 6.848 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 6.850 ; 6.848 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 6.848 ; 6.842 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 6.841 ; 6.835 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 5.887 ; 5.715 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 6.361 ; 6.160 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 5.887 ; 5.715 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 6.310 ; 6.116 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 5.558 ; 5.447 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 7.017 ; 6.923 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 7.216 ; 7.055 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 7.174 ; 7.104 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 5.558 ; 5.447 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 6.386 ; 6.302 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 6.634 ; 6.593 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 6.578 ; 6.454 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 6.467 ; 6.404 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 6.386 ; 6.302 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 5.517 ; 5.374 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 5.517 ; 5.374 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 5.522 ; 5.447 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 6.362 ; 6.298 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 6.578 ; 6.489 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 6.201 ; 6.137 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 6.497 ; 6.435 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 6.322 ; 6.252 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 5.590 ; 5.479 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 6.396 ; 6.224 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 5.590 ; 5.479 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 6.210 ; 6.023 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 6.517 ; 6.380 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 6.525 ; 6.392 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 6.522 ; 6.383 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 6.517 ; 6.380 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+----------------+-----------------+-------+-------+-------+-------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+----------------+-----------------+-------+-------+-------+-------+
; Instruction[0] ; PC_OUT0         ; 7.038 ; 7.019 ; 7.443 ; 7.304 ;
; Instruction[0] ; PC_OUT1         ; 7.509 ; 7.422 ; 8.056 ; 7.929 ;
; Instruction[0] ; PC_OUT2         ; 7.231 ; 7.131 ; 7.582 ; 7.522 ;
; Instruction[0] ; PC_OUT3         ; 7.424 ; 7.366 ; 7.971 ; 7.873 ;
; Instruction[0] ; PC_OUT4         ; 7.357 ; 7.251 ; 7.708 ; 7.642 ;
; Instruction[0] ; S2_SEL[0]       ;       ; 5.834 ; 6.289 ;       ;
; Instruction[0] ; S2_SEL[1]       ; 5.912 ; 5.820 ; 6.280 ; 6.180 ;
; Instruction[0] ; S2_SEL[2]       ; 5.907 ;       ;       ; 6.173 ;
; Instruction[1] ; PC_OUT1         ; 7.097 ; 6.962 ; 7.438 ; 7.352 ;
; Instruction[1] ; PC_OUT2         ; 7.110 ; 7.010 ; 7.299 ; 7.239 ;
; Instruction[1] ; PC_OUT3         ; 7.303 ; 7.245 ; 7.688 ; 7.590 ;
; Instruction[1] ; PC_OUT4         ; 7.236 ; 7.130 ; 7.425 ; 7.359 ;
; Instruction[1] ; S2_SEL[1]       ; 5.865 ; 5.752 ; 6.205 ; 6.155 ;
; Instruction[1] ; S2_SEL[2]       ; 5.814 ;       ;       ; 6.097 ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 6.534 ; 6.941 ;       ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 6.663 ; 6.608 ; 7.017 ; 6.935 ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 6.602 ;       ;       ; 6.858 ;
; Instruction[2] ; PC_OUT2         ; 6.847 ; 6.828 ; 7.253 ; 7.114 ;
; Instruction[2] ; PC_OUT3         ; 7.401 ; 7.343 ; 7.949 ; 7.851 ;
; Instruction[2] ; PC_OUT4         ; 7.334 ; 7.228 ; 7.686 ; 7.620 ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 6.365 ; 6.267 ; 6.707 ; 6.639 ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 6.311 ;       ;       ; 6.580 ;
; Instruction[3] ; PC_OUT3         ; 7.276 ; 7.174 ; 7.570 ; 7.505 ;
; Instruction[3] ; PC_OUT4         ; 7.504 ; 7.398 ; 7.635 ; 7.569 ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 6.859 ; 7.311 ;       ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 7.567 ; 7.477 ; 7.899 ; 7.838 ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 6.980 ;       ;       ; 7.218 ;
; Instruction[4] ; LD_SEL[0]       ;       ; 6.464 ; 6.897 ;       ;
; Instruction[4] ; LD_SEL[1]       ; 6.770 ; 6.655 ; 7.102 ; 7.017 ;
; Instruction[4] ; LD_SEL[2]       ; 6.584 ;       ;       ; 6.845 ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 6.519 ; 6.999 ;       ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 7.185 ; 7.077 ; 7.518 ; 7.498 ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 6.552 ;       ;       ; 6.821 ;
; Instruction[5] ; LD_SEL[1]       ; 6.384 ; 6.312 ; 6.777 ; 6.678 ;
; Instruction[5] ; LD_SEL[2]       ; 6.187 ;       ;       ; 6.480 ;
; Instruction[6] ; ALU_SEL[0]      ; 6.361 ;       ;       ; 6.653 ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 5.776 ; 6.253 ;       ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 6.191 ; 6.695 ;       ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 8.401 ; 7.623 ; 8.060 ; 8.681 ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 8.776 ; 7.531 ; 7.971 ; 9.048 ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 8.639 ; 7.926 ; 8.449 ; 8.857 ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 6.617 ; 7.077 ;       ;
; Instruction[6] ; LD_SEL[0]       ; 8.971 ; 8.289 ; 8.781 ; 9.220 ;
; Instruction[6] ; LD_SEL[1]       ; 9.164 ; 8.496 ; 8.974 ; 9.427 ;
; Instruction[6] ; LD_SEL[2]       ; 8.961 ; 8.306 ; 8.771 ; 9.237 ;
; Instruction[6] ; LD_SEL[3]       ; 7.605 ; 7.462 ; 7.928 ; 7.788 ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 6.607 ; 6.603 ; 7.039 ; 6.886 ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 6.656 ;       ;       ; 6.974 ;
; Instruction[6] ; PC_OUT0         ; 7.699 ; 7.680 ; 8.128 ; 7.989 ;
; Instruction[6] ; PC_OUT1         ; 8.170 ; 8.083 ; 8.741 ; 8.614 ;
; Instruction[6] ; PC_OUT2         ; 7.892 ; 7.792 ; 8.267 ; 8.207 ;
; Instruction[6] ; PC_OUT3         ; 8.085 ; 8.027 ; 8.656 ; 8.558 ;
; Instruction[6] ; PC_OUT4         ; 8.018 ; 7.912 ; 8.393 ; 8.327 ;
; Instruction[6] ; QV_LD_SEL[0]    ; 6.184 ;       ;       ; 6.490 ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 6.204 ; 6.102 ; 6.585 ; 6.512 ;
; Instruction[6] ; S2_SEL[0]       ; 6.531 ; 6.479 ; 6.936 ; 6.855 ;
; Instruction[6] ; S2_SEL[1]       ; 6.529 ; 6.473 ; 6.934 ; 6.849 ;
; Instruction[6] ; S2_SEL[2]       ; 6.522 ; 6.466 ; 6.927 ; 6.842 ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 6.370 ; 6.869 ;       ;
; Instruction[7] ; ALU_SEL[1]      ; 5.954 ;       ;       ; 6.259 ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 6.318 ; 6.815 ;       ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 7.947 ; 7.368 ; 7.822 ; 8.206 ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 8.112 ; 7.867 ; 8.291 ; 8.400 ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 8.042 ; 7.671 ; 8.211 ; 8.322 ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 6.357 ; 6.829 ;       ;
; Instruction[7] ; LD_SEL[0]       ; 8.191 ; 8.034 ; 8.543 ; 8.459 ;
; Instruction[7] ; LD_SEL[1]       ; 8.384 ; 8.241 ; 8.736 ; 8.666 ;
; Instruction[7] ; LD_SEL[2]       ; 8.181 ; 8.051 ; 8.533 ; 8.476 ;
; Instruction[7] ; LD_SEL[3]       ; 7.527 ; 7.202 ; 7.680 ; 7.727 ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 6.661 ; 6.612 ; 7.063 ; 6.963 ;
; Instruction[7] ; PC_OUT0         ; 7.646 ; 7.627 ; 8.068 ; 7.929 ;
; Instruction[7] ; PC_OUT1         ; 8.117 ; 8.030 ; 8.681 ; 8.554 ;
; Instruction[7] ; PC_OUT2         ; 7.887 ; 7.787 ; 8.207 ; 8.147 ;
; Instruction[7] ; PC_OUT3         ; 8.080 ; 8.022 ; 8.596 ; 8.498 ;
; Instruction[7] ; PC_OUT4         ; 8.013 ; 7.907 ; 8.333 ; 8.267 ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 5.966 ; 6.457 ;       ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 6.298 ; 6.230 ; 6.710 ; 6.576 ;
; Instruction[7] ; S2_SEL[0]       ; 6.644 ; 6.564 ; 7.028 ; 6.957 ;
; Instruction[7] ; S2_SEL[1]       ; 6.642 ; 6.558 ; 7.026 ; 6.951 ;
; Instruction[7] ; S2_SEL[2]       ; 6.635 ; 6.551 ; 7.019 ; 6.944 ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 6.520 ; 7.018 ;       ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 6.044 ; 6.514 ;       ;
; Instruction[8] ; ALU_SEL[2]      ; 6.558 ;       ;       ; 6.835 ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 7.463 ; 7.764 ; 8.201 ; 7.748 ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 7.950 ; 7.825 ; 8.297 ; 8.295 ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 7.558 ; 8.067 ; 8.590 ; 7.864 ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 6.829 ;       ;       ; 7.122 ;
; Instruction[8] ; LD_SEL[0]       ; 8.141 ; 8.430 ; 8.922 ; 8.473 ;
; Instruction[8] ; LD_SEL[1]       ; 8.111 ; 8.637 ; 9.115 ; 8.391 ;
; Instruction[8] ; LD_SEL[2]       ; 7.714 ; 8.447 ; 8.912 ; 7.999 ;
; Instruction[8] ; LD_SEL[3]       ; 7.680 ; 6.928 ; 7.462 ; 7.967 ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 6.910 ;       ;       ; 7.169 ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 6.799 ;       ;       ; 7.115 ;
; Instruction[8] ; PC_OUT0         ; 6.935 ; 6.916 ; 7.379 ; 7.240 ;
; Instruction[8] ; PC_OUT1         ; 7.406 ; 7.319 ; 7.992 ; 7.865 ;
; Instruction[8] ; PC_OUT2         ; 7.128 ; 7.028 ; 7.518 ; 7.458 ;
; Instruction[8] ; PC_OUT3         ; 7.321 ; 7.263 ; 7.907 ; 7.809 ;
; Instruction[8] ; PC_OUT4         ; 7.254 ; 7.148 ; 7.644 ; 7.578 ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 6.455 ; 6.383 ; 6.864 ; 6.738 ;
; Instruction[8] ; S2_SEL[0]       ; 6.798 ; 6.733 ; 7.184 ; 7.115 ;
; Instruction[8] ; S2_SEL[1]       ; 6.796 ; 6.727 ; 7.182 ; 7.109 ;
; Instruction[8] ; S2_SEL[2]       ; 6.789 ; 6.720 ; 7.175 ; 7.102 ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 5.519 ; 5.837 ;       ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 5.057 ; 5.345 ;       ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 5.474 ; 5.786 ;       ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 6.852 ; 6.388 ; 6.689 ; 6.977 ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 7.043 ; 6.582 ; 6.854 ; 7.121 ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 7.241 ; 6.504 ; 6.784 ; 7.280 ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 5.062 ;       ;       ; 5.164 ;
; Instruction[9] ; LD_SEL[0]       ; 7.573 ; 6.622 ; 6.950 ; 7.643 ;
; Instruction[9] ; LD_SEL[1]       ; 7.766 ; 6.829 ; 7.143 ; 7.850 ;
; Instruction[9] ; LD_SEL[2]       ; 7.563 ; 6.639 ; 6.940 ; 7.660 ;
; Instruction[9] ; LD_SEL[3]       ; 5.913 ;       ;       ; 6.009 ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 5.048 ;       ;       ; 5.150 ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 5.048 ;       ;       ; 5.143 ;
; Instruction[9] ; PC_OUT0         ; 5.966 ; 5.947 ; 6.201 ; 6.062 ;
; Instruction[9] ; PC_OUT1         ; 6.437 ; 6.350 ; 6.814 ; 6.687 ;
; Instruction[9] ; PC_OUT2         ; 6.159 ; 6.059 ; 6.340 ; 6.280 ;
; Instruction[9] ; PC_OUT3         ; 6.352 ; 6.294 ; 6.729 ; 6.631 ;
; Instruction[9] ; PC_OUT4         ; 6.285 ; 6.179 ; 6.466 ; 6.400 ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 5.614 ; 5.890 ;       ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 5.378 ; 5.681 ;       ;
; Instruction[9] ; S2_SEL[0]       ;       ; 5.765 ; 6.010 ;       ;
; Instruction[9] ; S2_SEL[1]       ;       ; 5.759 ; 6.008 ;       ;
; Instruction[9] ; S2_SEL[2]       ;       ; 5.752 ; 6.001 ;       ;
; PC_IN[0]       ; PC_OUT0         ; 6.377 ; 6.362 ; 6.801 ; 6.653 ;
; PC_IN[0]       ; PC_OUT1         ; 6.852 ; 6.765 ; 7.416 ; 7.289 ;
; PC_IN[0]       ; PC_OUT2         ; 6.574 ; 6.474 ; 6.942 ; 6.882 ;
; PC_IN[0]       ; PC_OUT3         ; 6.767 ; 6.709 ; 7.331 ; 7.233 ;
; PC_IN[0]       ; PC_OUT4         ; 6.700 ; 6.594 ; 7.068 ; 7.002 ;
; PC_IN[1]       ; PC_OUT1         ; 6.561 ; 6.430 ; 6.899 ; 6.805 ;
; PC_IN[1]       ; PC_OUT2         ; 6.578 ; 6.478 ; 6.753 ; 6.693 ;
; PC_IN[1]       ; PC_OUT3         ; 6.771 ; 6.713 ; 7.142 ; 7.044 ;
; PC_IN[1]       ; PC_OUT4         ; 6.704 ; 6.598 ; 6.879 ; 6.813 ;
; PC_IN[2]       ; PC_OUT2         ; 6.071 ; 6.056 ; 6.496 ; 6.348 ;
; PC_IN[2]       ; PC_OUT3         ; 6.629 ; 6.571 ; 7.194 ; 7.096 ;
; PC_IN[2]       ; PC_OUT4         ; 6.562 ; 6.456 ; 6.931 ; 6.865 ;
; PC_IN[3]       ; PC_OUT3         ; 6.162 ; 6.056 ; 6.489 ; 6.432 ;
; PC_IN[3]       ; PC_OUT4         ; 6.386 ; 6.280 ; 6.561 ; 6.495 ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 6.788 ; 7.210 ;       ;
; PC_IN[4]       ; LD_SEL[1]       ; 6.987 ;       ;       ; 7.224 ;
; PC_IN[4]       ; PC_OUT4         ; 5.901 ; 5.825 ; 6.266 ; 6.186 ;
; Q              ; BUS_OUT_SEL[0]  ; 7.031 ; 6.857 ; 7.261 ; 7.344 ;
; Q              ; BUS_OUT_SEL[1]  ; 6.942 ; 7.051 ; 7.426 ; 7.190 ;
; Q              ; BUS_OUT_SEL[2]  ; 7.384 ; 6.973 ; 7.356 ; 7.611 ;
; Q              ; LD_SEL[0]       ; 7.716 ; 6.815 ; 7.264 ; 7.974 ;
; Q              ; LD_SEL[1]       ; 7.909 ;       ;       ; 8.181 ;
; Q              ; LD_SEL[2]       ; 7.706 ;       ;       ; 7.991 ;
; Q              ; LD_SEL[3]       ;       ; 7.284 ; 7.709 ;       ;
; V              ; LD_SEL[3]       ; 7.007 ;       ;       ; 7.297 ;
+----------------+-----------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-----------------+-------+-------+-------+-------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+----------------+-----------------+-------+-------+-------+-------+
; Instruction[0] ; PC_OUT0         ; 6.848 ; 6.781 ; 7.200 ; 7.105 ;
; Instruction[0] ; PC_OUT1         ; 7.242 ; 7.153 ; 7.625 ; 7.512 ;
; Instruction[0] ; PC_OUT2         ; 6.929 ; 6.841 ; 7.218 ; 7.154 ;
; Instruction[0] ; PC_OUT3         ; 7.161 ; 7.099 ; 7.544 ; 7.458 ;
; Instruction[0] ; PC_OUT4         ; 7.050 ; 6.956 ; 7.339 ; 7.269 ;
; Instruction[0] ; S2_SEL[0]       ;       ; 5.704 ; 6.148 ;       ;
; Instruction[0] ; S2_SEL[1]       ; 5.781 ; 5.689 ; 6.140 ; 6.042 ;
; Instruction[0] ; S2_SEL[2]       ; 5.776 ;       ;       ; 6.037 ;
; Instruction[1] ; PC_OUT1         ; 6.858 ; 6.771 ; 7.231 ; 7.108 ;
; Instruction[1] ; PC_OUT2         ; 6.706 ; 6.618 ; 7.038 ; 6.974 ;
; Instruction[1] ; PC_OUT3         ; 6.938 ; 6.876 ; 7.364 ; 7.278 ;
; Instruction[1] ; PC_OUT4         ; 6.827 ; 6.733 ; 7.159 ; 7.089 ;
; Instruction[1] ; S2_SEL[1]       ; 5.723 ; 5.615 ; 6.039 ; 5.999 ;
; Instruction[1] ; S2_SEL[2]       ; 5.675 ;       ;       ; 5.941 ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 6.377 ; 6.776 ;       ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 6.503 ; 6.450 ; 6.850 ; 6.770 ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 6.445 ;       ;       ; 6.695 ;
; Instruction[2] ; PC_OUT2         ; 6.665 ; 6.598 ; 7.016 ; 6.921 ;
; Instruction[2] ; PC_OUT3         ; 7.139 ; 7.077 ; 7.521 ; 7.435 ;
; Instruction[2] ; PC_OUT4         ; 7.028 ; 6.934 ; 7.316 ; 7.246 ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 6.216 ; 6.120 ; 6.551 ; 6.484 ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 6.164 ;       ;       ; 6.426 ;
; Instruction[3] ; PC_OUT3         ; 7.035 ; 6.973 ; 7.352 ; 7.257 ;
; Instruction[3] ; PC_OUT4         ; 6.657 ; 6.560 ; 6.969 ; 6.866 ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 6.691 ; 7.133 ;       ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 7.328 ; 7.215 ; 7.653 ; 7.567 ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 6.807 ;       ;       ; 7.042 ;
; Instruction[4] ; LD_SEL[0]       ;       ; 6.310 ; 6.736 ;       ;
; Instruction[4] ; LD_SEL[1]       ; 6.608 ; 6.494 ; 6.933 ; 6.848 ;
; Instruction[4] ; LD_SEL[2]       ; 6.429 ;       ;       ; 6.683 ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 6.323 ; 6.791 ;       ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 6.915 ; 6.829 ; 7.286 ; 7.169 ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 6.395 ;       ;       ; 6.660 ;
; Instruction[5] ; LD_SEL[1]       ; 6.235 ; 6.164 ; 6.619 ; 6.521 ;
; Instruction[5] ; LD_SEL[2]       ; 6.047 ;       ;       ; 6.331 ;
; Instruction[6] ; ALU_SEL[0]      ; 6.213 ;       ;       ; 6.498 ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 5.650 ; 6.116 ;       ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 6.048 ; 6.540 ;       ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 6.963 ; 6.930 ; 7.402 ; 7.207 ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 7.182 ; 7.077 ; 7.555 ; 7.477 ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 7.120 ; 7.042 ; 7.493 ; 7.409 ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 6.459 ; 6.906 ;       ;
; Instruction[6] ; LD_SEL[0]       ; 7.176 ; 7.155 ; 7.652 ; 7.391 ;
; Instruction[6] ; LD_SEL[1]       ; 7.226 ; 7.314 ; 7.833 ; 7.490 ;
; Instruction[6] ; LD_SEL[2]       ; 6.850 ; 7.172 ; 7.644 ; 7.113 ;
; Instruction[6] ; LD_SEL[3]       ; 6.977 ; 7.145 ; 7.621 ; 7.274 ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 6.450 ; 6.356 ; 6.788 ; 6.721 ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 6.429 ;       ;       ; 6.747 ;
; Instruction[6] ; PC_OUT0         ; 7.484 ; 7.417 ; 7.856 ; 7.761 ;
; Instruction[6] ; PC_OUT1         ; 7.529 ; 7.442 ; 7.894 ; 7.771 ;
; Instruction[6] ; PC_OUT2         ; 7.192 ; 7.125 ; 7.569 ; 7.474 ;
; Instruction[6] ; PC_OUT3         ; 7.229 ; 7.167 ; 7.594 ; 7.499 ;
; Instruction[6] ; PC_OUT4         ; 6.851 ; 6.754 ; 7.211 ; 7.108 ;
; Instruction[6] ; QV_LD_SEL[0]    ; 6.043 ;       ;       ; 6.340 ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 6.061 ; 5.961 ; 6.434 ; 6.361 ;
; Instruction[6] ; S2_SEL[0]       ; 6.375 ; 6.323 ; 6.770 ; 6.691 ;
; Instruction[6] ; S2_SEL[1]       ; 6.372 ; 6.314 ; 6.767 ; 6.682 ;
; Instruction[6] ; S2_SEL[2]       ; 6.367 ; 6.311 ; 6.762 ; 6.679 ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 6.222 ; 6.708 ;       ;
; Instruction[7] ; ALU_SEL[1]      ; 5.808 ;       ;       ; 6.096 ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 6.171 ; 6.655 ;       ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 7.120 ; 6.622 ; 7.126 ; 7.392 ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 7.037 ; 6.858 ; 7.346 ; 7.310 ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 7.211 ; 6.824 ; 7.283 ; 7.504 ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 6.207 ; 6.668 ;       ;
; Instruction[7] ; LD_SEL[0]       ; 7.113 ; 6.902 ; 7.339 ; 7.332 ;
; Instruction[7] ; LD_SEL[1]       ; 7.551 ; 6.905 ; 7.389 ; 7.776 ;
; Instruction[7] ; LD_SEL[2]       ; 7.362 ; 6.528 ; 7.013 ; 7.634 ;
; Instruction[7] ; LD_SEL[3]       ; 7.027 ; 7.019 ; 7.486 ; 7.304 ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 6.502 ; 6.192 ; 6.633 ; 6.796 ;
; Instruction[7] ; PC_OUT0         ; 7.431 ; 7.364 ; 7.798 ; 7.703 ;
; Instruction[7] ; PC_OUT1         ; 7.605 ; 7.518 ; 7.990 ; 7.867 ;
; Instruction[7] ; PC_OUT2         ; 7.202 ; 7.135 ; 7.592 ; 7.497 ;
; Instruction[7] ; PC_OUT3         ; 7.420 ; 7.358 ; 7.786 ; 7.691 ;
; Instruction[7] ; PC_OUT4         ; 7.042 ; 6.945 ; 7.403 ; 7.300 ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 5.831 ; 6.312 ;       ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 6.152 ; 6.086 ; 6.554 ; 6.423 ;
; Instruction[7] ; S2_SEL[0]       ; 6.484 ; 6.405 ; 6.858 ; 6.788 ;
; Instruction[7] ; S2_SEL[1]       ; 6.481 ; 6.396 ; 6.855 ; 6.779 ;
; Instruction[7] ; S2_SEL[2]       ; 6.476 ; 6.393 ; 6.850 ; 6.776 ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 6.365 ; 6.851 ;       ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 5.908 ; 6.366 ;       ;
; Instruction[8] ; ALU_SEL[2]      ; 6.385 ;       ;       ; 6.649 ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 7.145 ; 7.024 ; 7.512 ; 7.404 ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 7.423 ; 6.980 ; 7.469 ; 7.695 ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 7.361 ; 7.226 ; 7.669 ; 7.660 ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 6.662 ;       ;       ; 6.948 ;
; Instruction[8] ; LD_SEL[0]       ; 7.520 ; 6.560 ; 7.057 ; 7.773 ;
; Instruction[8] ; LD_SEL[1]       ; 7.701 ; 7.307 ; 7.775 ; 7.932 ;
; Instruction[8] ; LD_SEL[2]       ; 7.512 ; 6.930 ; 7.399 ; 7.790 ;
; Instruction[8] ; LD_SEL[3]       ; 7.113 ; 6.757 ; 7.277 ; 7.408 ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 6.627 ;       ;       ; 6.933 ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 6.565 ;       ;       ; 6.881 ;
; Instruction[8] ; PC_OUT0         ; 6.749 ; 6.682 ; 7.136 ; 7.041 ;
; Instruction[8] ; PC_OUT1         ; 6.705 ; 6.618 ; 7.047 ; 6.924 ;
; Instruction[8] ; PC_OUT2         ; 6.298 ; 6.231 ; 6.647 ; 6.552 ;
; Instruction[8] ; PC_OUT3         ; 6.753 ; 6.691 ; 7.110 ; 7.015 ;
; Instruction[8] ; PC_OUT4         ; 6.375 ; 6.278 ; 6.727 ; 6.624 ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 6.302 ; 6.232 ; 6.702 ; 6.579 ;
; Instruction[8] ; S2_SEL[0]       ; 6.631 ; 6.550 ; 6.985 ; 6.940 ;
; Instruction[8] ; S2_SEL[1]       ; 6.628 ; 6.541 ; 6.982 ; 6.931 ;
; Instruction[8] ; S2_SEL[2]       ; 6.623 ; 6.538 ; 6.977 ; 6.928 ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 5.410 ; 5.722 ;       ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 4.965 ; 5.248 ;       ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 5.366 ; 5.671 ;       ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 5.870 ; 6.242 ; 6.539 ; 5.953 ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 6.023 ; 6.389 ; 6.692 ; 6.100 ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 5.961 ; 6.354 ; 6.630 ; 6.065 ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 4.971 ;       ;       ; 5.074 ;
; Instruction[9] ; LD_SEL[0]       ; 5.530 ; 6.467 ; 6.789 ; 5.548 ;
; Instruction[9] ; LD_SEL[1]       ; 6.202 ; 6.626 ; 6.970 ; 6.295 ;
; Instruction[9] ; LD_SEL[2]       ; 6.074 ; 6.484 ; 6.781 ; 6.155 ;
; Instruction[9] ; LD_SEL[3]       ; 5.437 ;       ;       ; 5.521 ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 4.936 ;       ;       ; 5.039 ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 4.889 ;       ;       ; 4.994 ;
; Instruction[9] ; PC_OUT0         ; 5.825 ; 5.758 ; 6.013 ; 5.918 ;
; Instruction[9] ; PC_OUT1         ; 5.870 ; 5.783 ; 6.051 ; 5.928 ;
; Instruction[9] ; PC_OUT2         ; 5.533 ; 5.466 ; 5.726 ; 5.631 ;
; Instruction[9] ; PC_OUT3         ; 5.570 ; 5.508 ; 5.751 ; 5.656 ;
; Instruction[9] ; PC_OUT4         ; 5.192 ; 5.095 ; 5.368 ; 5.265 ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 5.474 ; 5.757 ;       ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 5.273 ; 5.571 ;       ;
; Instruction[9] ; S2_SEL[0]       ;       ; 5.642 ; 5.886 ;       ;
; Instruction[9] ; S2_SEL[1]       ;       ; 5.633 ; 5.883 ;       ;
; Instruction[9] ; S2_SEL[2]       ;       ; 5.630 ; 5.878 ;       ;
; PC_IN[0]       ; PC_OUT0         ; 6.218 ; 6.152 ; 6.575 ; 6.480 ;
; PC_IN[0]       ; PC_OUT1         ; 6.612 ; 6.523 ; 7.010 ; 6.897 ;
; PC_IN[0]       ; PC_OUT2         ; 6.299 ; 6.211 ; 6.603 ; 6.539 ;
; PC_IN[0]       ; PC_OUT3         ; 6.531 ; 6.469 ; 6.929 ; 6.843 ;
; PC_IN[0]       ; PC_OUT4         ; 6.420 ; 6.326 ; 6.724 ; 6.654 ;
; PC_IN[1]       ; PC_OUT1         ; 6.348 ; 6.259 ; 6.706 ; 6.584 ;
; PC_IN[1]       ; PC_OUT2         ; 6.197 ; 6.109 ; 6.509 ; 6.445 ;
; PC_IN[1]       ; PC_OUT3         ; 6.429 ; 6.367 ; 6.835 ; 6.749 ;
; PC_IN[1]       ; PC_OUT4         ; 6.318 ; 6.224 ; 6.630 ; 6.560 ;
; PC_IN[2]       ; PC_OUT2         ; 5.925 ; 5.859 ; 6.282 ; 6.187 ;
; PC_IN[2]       ; PC_OUT3         ; 6.399 ; 6.337 ; 6.797 ; 6.711 ;
; PC_IN[2]       ; PC_OUT4         ; 6.288 ; 6.194 ; 6.592 ; 6.522 ;
; PC_IN[3]       ; PC_OUT3         ; 5.963 ; 5.903 ; 6.322 ; 6.226 ;
; PC_IN[3]       ; PC_OUT4         ; 6.013 ; 5.919 ; 6.331 ; 6.261 ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 6.595 ; 7.011 ;       ;
; PC_IN[4]       ; LD_SEL[1]       ; 6.814 ;       ;       ; 7.047 ;
; PC_IN[4]       ; PC_OUT4         ; 5.713 ; 5.644 ; 6.078 ; 5.974 ;
; Q              ; BUS_OUT_SEL[0]  ; 6.827 ; 6.685 ; 7.083 ; 7.142 ;
; Q              ; BUS_OUT_SEL[1]  ; 6.770 ; 6.726 ; 7.144 ; 7.014 ;
; Q              ; BUS_OUT_SEL[2]  ; 7.192 ; 6.797 ; 7.174 ; 7.418 ;
; Q              ; LD_SEL[0]       ; 7.504 ; 6.646 ; 7.086 ; 7.749 ;
; Q              ; LD_SEL[1]       ; 7.685 ;       ;       ; 7.908 ;
; Q              ; LD_SEL[2]       ; 7.496 ;       ;       ; 7.766 ;
; Q              ; LD_SEL[3]       ;       ; 6.843 ; 7.306 ;       ;
; V              ; LD_SEL[3]       ; 6.836 ;       ;       ; 7.116 ;
+----------------+-----------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.610 ; -2.114            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.394 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -7.224                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.610 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.519 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.470      ;
; -0.420 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.371      ;
; -0.420 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.371      ;
; -0.420 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.371      ;
; -0.284 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.235      ;
; -0.193 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.144      ;
; -0.110 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.061      ;
; 0.062  ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.889      ;
; 0.062  ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.889      ;
; 0.062  ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.889      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.514      ;
; 0.397 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.517      ;
; 0.397 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.517      ;
; 0.488 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.608      ;
; 0.516 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
; 0.546 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.666      ;
; 0.546 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.666      ;
; 0.549 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.669      ;
; 0.603 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.723      ;
; 0.760 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.880      ;
; 0.883 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.003      ;
; 0.908 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.028      ;
; 0.908 ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.028      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; S|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[0] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter0:SequenceCounter|lpm_counter:LPM_COUNTER_component|cntr_bri:auto_generated|counter_reg_bit[2] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; lpm_counter1:S|lpm_counter:LPM_COUNTER_component|cntr_2cj:auto_generated|counter_reg_bit[0]               ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SequenceCounter|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; S|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Instruction[*]  ; CLK        ; 2.109 ; 2.790 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; 2.015 ; 2.597 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; 2.080 ; 2.647 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; 2.109 ; 2.790 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; 0.933 ; 1.300 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Instruction[*]  ; CLK        ; -0.015 ; -0.302 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; -0.570 ; -1.126 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; -0.620 ; -1.186 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; -0.738 ; -1.317 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; -0.015 ; -0.302 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 4.118 ; 4.256 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 4.118 ; 4.256 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 3.813 ; 3.917 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 4.072 ; 4.214 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 5.044 ; 5.302 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 4.820 ; 5.079 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 5.024 ; 5.302 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 5.044 ; 5.254 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 3.626 ; 3.729 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 5.372 ; 5.638 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 5.254 ; 5.487 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 5.372 ; 5.638 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 5.250 ; 5.499 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 4.705 ; 4.947 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 4.322 ; 4.411 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 3.661 ; 3.751 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 4.322 ; 4.411 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 4.790 ; 4.777 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 5.152 ; 5.179 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 4.892 ; 4.922 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 5.118 ; 5.137 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 4.972 ; 5.002 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 4.150 ; 4.297 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 4.150 ; 4.297 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 3.668 ; 3.771 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 4.024 ; 4.148 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 4.241 ; 4.320 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 4.241 ; 4.320 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 4.239 ; 4.317 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 4.236 ; 4.313 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 3.629 ; 3.643 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 3.923 ; 3.970 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 3.629 ; 3.643 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 3.877 ; 3.927 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 3.445 ; 3.424 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 4.268 ; 4.439 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 4.409 ; 4.505 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 4.362 ; 4.561 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 3.445 ; 3.424 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 3.933 ; 4.063 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 4.077 ; 4.185 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 4.094 ; 4.103 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 3.968 ; 4.066 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 3.933 ; 4.063 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 3.404 ; 3.409 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 3.416 ; 3.409 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 3.404 ; 3.476 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 3.917 ; 3.956 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 4.060 ; 4.091 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 3.834 ; 3.858 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 4.028 ; 4.051 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 3.912 ; 3.937 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 3.498 ; 3.443 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 3.947 ; 3.993 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 3.498 ; 3.443 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 3.831 ; 3.864 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 4.036 ; 4.021 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 4.041 ; 4.028 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 4.037 ; 4.023 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 4.036 ; 4.021 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+----------------+-----------------+-------+-------+-------+-------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+----------------+-----------------+-------+-------+-------+-------+
; Instruction[0] ; PC_OUT0         ; 4.382 ; 4.451 ; 5.061 ; 5.048 ;
; Instruction[0] ; PC_OUT1         ; 4.661 ; 4.713 ; 5.423 ; 5.450 ;
; Instruction[0] ; PC_OUT2         ; 4.511 ; 4.516 ; 5.163 ; 5.193 ;
; Instruction[0] ; PC_OUT3         ; 4.627 ; 4.671 ; 5.389 ; 5.408 ;
; Instruction[0] ; PC_OUT4         ; 4.591 ; 4.596 ; 5.243 ; 5.273 ;
; Instruction[0] ; S2_SEL[0]       ;       ; 3.750 ; 4.325 ;       ;
; Instruction[0] ; S2_SEL[1]       ; 3.726 ; 3.738 ; 4.315 ; 4.320 ;
; Instruction[0] ; S2_SEL[2]       ; 3.725 ;       ;       ; 4.317 ;
; Instruction[1] ; PC_OUT1         ; 4.417 ; 4.437 ; 5.036 ; 5.078 ;
; Instruction[1] ; PC_OUT2         ; 4.451 ; 4.456 ; 4.969 ; 4.999 ;
; Instruction[1] ; PC_OUT3         ; 4.567 ; 4.611 ; 5.195 ; 5.214 ;
; Instruction[1] ; PC_OUT4         ; 4.531 ; 4.536 ; 5.049 ; 5.079 ;
; Instruction[1] ; S2_SEL[1]       ; 3.702 ; 3.697 ; 4.267 ; 4.296 ;
; Instruction[1] ; S2_SEL[2]       ; 3.672 ;       ;       ; 4.263 ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 4.199 ; 4.779 ;       ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 4.199 ; 4.258 ; 4.835 ; 4.875 ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 4.154 ;       ;       ; 4.817 ;
; Instruction[2] ; PC_OUT2         ; 4.277 ; 4.332 ; 4.967 ; 4.940 ;
; Instruction[2] ; PC_OUT3         ; 4.610 ; 4.654 ; 5.383 ; 5.402 ;
; Instruction[2] ; PC_OUT4         ; 4.574 ; 4.579 ; 5.237 ; 5.267 ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 4.038 ; 4.076 ; 4.607 ; 4.664 ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 3.995 ;       ;       ; 4.614 ;
; Instruction[3] ; PC_OUT3         ; 4.535 ; 4.547 ; 5.182 ; 5.211 ;
; Instruction[3] ; PC_OUT4         ; 4.683 ; 4.688 ; 5.228 ; 5.258 ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 4.448 ; 4.983 ;       ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 4.744 ; 4.843 ; 5.335 ; 5.453 ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 4.391 ;       ;       ; 5.056 ;
; Instruction[4] ; LD_SEL[0]       ;       ; 4.194 ; 4.755 ;       ;
; Instruction[4] ; LD_SEL[1]       ; 4.289 ; 4.335 ; 4.880 ; 4.945 ;
; Instruction[4] ; LD_SEL[2]       ; 4.172 ;       ;       ; 4.817 ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 4.218 ; 4.743 ;       ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 4.490 ; 4.571 ; 5.043 ; 5.185 ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 4.107 ;       ;       ; 4.755 ;
; Instruction[5] ; LD_SEL[1]       ; 4.034 ; 4.101 ; 4.629 ; 4.677 ;
; Instruction[5] ; LD_SEL[2]       ; 3.911 ;       ;       ; 4.534 ;
; Instruction[6] ; ALU_SEL[0]      ; 4.025 ;       ;       ; 4.671 ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 3.731 ; 4.309 ;       ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 4.026 ; 4.566 ;       ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 5.193 ; 4.937 ; 5.398 ; 5.968 ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 5.401 ; 4.891 ; 5.335 ; 6.197 ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 5.323 ; 5.112 ; 5.622 ; 6.061 ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 4.261 ; 4.801 ;       ;
; Instruction[6] ; LD_SEL[0]       ; 5.533 ; 5.345 ; 5.832 ; 6.294 ;
; Instruction[6] ; LD_SEL[1]       ; 5.651 ; 5.496 ; 5.950 ; 6.445 ;
; Instruction[6] ; LD_SEL[2]       ; 5.529 ; 5.357 ; 5.828 ; 6.306 ;
; Instruction[6] ; LD_SEL[3]       ; 4.713 ; 4.846 ; 5.321 ; 5.419 ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 4.128 ; 4.251 ; 4.790 ; 4.763 ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 4.230 ;       ;       ; 4.801 ;
; Instruction[6] ; PC_OUT0         ; 4.776 ; 4.845 ; 5.502 ; 5.489 ;
; Instruction[6] ; PC_OUT1         ; 5.055 ; 5.107 ; 5.864 ; 5.891 ;
; Instruction[6] ; PC_OUT2         ; 4.905 ; 4.910 ; 5.604 ; 5.634 ;
; Instruction[6] ; PC_OUT3         ; 5.021 ; 5.065 ; 5.830 ; 5.849 ;
; Instruction[6] ; PC_OUT4         ; 4.985 ; 4.990 ; 5.684 ; 5.714 ;
; Instruction[6] ; QV_LD_SEL[0]    ; 3.917 ;       ;       ; 4.556 ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 3.931 ; 3.962 ; 4.515 ; 4.565 ;
; Instruction[6] ; S2_SEL[0]       ; 4.143 ; 4.127 ; 4.746 ; 4.711 ;
; Instruction[6] ; S2_SEL[1]       ; 4.141 ; 4.124 ; 4.744 ; 4.708 ;
; Instruction[6] ; S2_SEL[2]       ; 4.138 ; 4.120 ; 4.741 ; 4.704 ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 4.139 ; 4.697 ;       ;
; Instruction[7] ; ALU_SEL[1]      ; 3.765 ;       ;       ; 4.382 ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 4.092 ; 4.646 ;       ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 4.922 ; 4.777 ; 5.231 ; 5.645 ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 5.027 ; 5.082 ; 5.523 ; 5.780 ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 4.977 ; 4.952 ; 5.455 ; 5.721 ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 4.096 ; 4.628 ;       ;
; Instruction[7] ; LD_SEL[0]       ; 5.057 ; 5.185 ; 5.665 ; 5.814 ;
; Instruction[7] ; LD_SEL[1]       ; 5.175 ; 5.336 ; 5.783 ; 5.965 ;
; Instruction[7] ; LD_SEL[2]       ; 5.053 ; 5.197 ; 5.661 ; 5.826 ;
; Instruction[7] ; LD_SEL[3]       ; 4.673 ; 4.681 ; 5.148 ; 5.360 ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 4.166 ; 4.246 ; 4.768 ; 4.813 ;
; Instruction[7] ; PC_OUT0         ; 4.738 ; 4.807 ; 5.454 ; 5.441 ;
; Instruction[7] ; PC_OUT1         ; 5.017 ; 5.069 ; 5.816 ; 5.843 ;
; Instruction[7] ; PC_OUT2         ; 4.909 ; 4.914 ; 5.556 ; 5.586 ;
; Instruction[7] ; PC_OUT3         ; 5.025 ; 5.069 ; 5.782 ; 5.801 ;
; Instruction[7] ; PC_OUT4         ; 4.989 ; 4.994 ; 5.636 ; 5.666 ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 3.876 ; 4.429 ;       ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 3.985 ; 4.036 ; 4.604 ; 4.607 ;
; Instruction[7] ; S2_SEL[0]       ; 4.209 ; 4.181 ; 4.812 ; 4.783 ;
; Instruction[7] ; S2_SEL[1]       ; 4.207 ; 4.178 ; 4.810 ; 4.780 ;
; Instruction[7] ; S2_SEL[2]       ; 4.204 ; 4.174 ; 4.807 ; 4.776 ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 4.231 ; 4.801 ;       ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 3.881 ; 4.485 ;       ;
; Instruction[8] ; ALU_SEL[2]      ; 4.115 ;       ;       ; 4.784 ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 4.651 ; 5.006 ; 5.486 ; 5.367 ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 4.937 ; 5.052 ; 5.531 ; 5.707 ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 4.706 ; 5.181 ; 5.710 ; 5.443 ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 4.269 ;       ;       ; 4.935 ;
; Instruction[8] ; LD_SEL[0]       ; 5.069 ; 5.414 ; 5.920 ; 5.811 ;
; Instruction[8] ; LD_SEL[1]       ; 5.044 ; 5.565 ; 6.038 ; 5.780 ;
; Instruction[8] ; LD_SEL[2]       ; 4.789 ; 5.426 ; 5.916 ; 5.536 ;
; Instruction[8] ; LD_SEL[3]       ; 4.789 ; 4.502 ; 5.048 ; 5.520 ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 4.296 ;       ;       ; 4.956 ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 4.306 ;       ;       ; 4.888 ;
; Instruction[8] ; PC_OUT0         ; 4.326 ; 4.395 ; 5.017 ; 5.004 ;
; Instruction[8] ; PC_OUT1         ; 4.605 ; 4.657 ; 5.379 ; 5.406 ;
; Instruction[8] ; PC_OUT2         ; 4.455 ; 4.460 ; 5.119 ; 5.149 ;
; Instruction[8] ; PC_OUT3         ; 4.571 ; 4.615 ; 5.345 ; 5.364 ;
; Instruction[8] ; PC_OUT4         ; 4.535 ; 4.540 ; 5.199 ; 5.229 ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 4.073 ; 4.124 ; 4.709 ; 4.718 ;
; Instruction[8] ; S2_SEL[0]       ; 4.296 ; 4.276 ; 4.916 ; 4.892 ;
; Instruction[8] ; S2_SEL[1]       ; 4.294 ; 4.273 ; 4.914 ; 4.889 ;
; Instruction[8] ; S2_SEL[2]       ; 4.291 ; 4.269 ; 4.911 ; 4.885 ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 3.585 ; 3.799 ;       ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 3.246 ; 3.494 ;       ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 3.543 ; 3.753 ;       ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 4.181 ; 4.126 ; 4.283 ; 4.682 ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 4.260 ; 4.261 ; 4.388 ; 4.784 ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 4.405 ; 4.202 ; 4.338 ; 4.857 ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 3.122 ;       ;       ; 3.484 ;
; Instruction[9] ; LD_SEL[0]       ; 4.615 ; 4.283 ; 4.425 ; 5.090 ;
; Instruction[9] ; LD_SEL[1]       ; 4.733 ; 4.434 ; 4.543 ; 5.241 ;
; Instruction[9] ; LD_SEL[2]       ; 4.611 ; 4.295 ; 4.421 ; 5.102 ;
; Instruction[9] ; LD_SEL[3]       ; 3.642 ;       ;       ; 4.069 ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 3.111 ;       ;       ; 3.474 ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 3.166 ;       ;       ; 3.422 ;
; Instruction[9] ; PC_OUT0         ; 3.635 ; 3.704 ; 4.089 ; 4.076 ;
; Instruction[9] ; PC_OUT1         ; 3.914 ; 3.966 ; 4.451 ; 4.478 ;
; Instruction[9] ; PC_OUT2         ; 3.764 ; 3.769 ; 4.191 ; 4.221 ;
; Instruction[9] ; PC_OUT3         ; 3.880 ; 3.924 ; 4.417 ; 4.436 ;
; Instruction[9] ; PC_OUT4         ; 3.844 ; 3.849 ; 4.271 ; 4.301 ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 3.626 ; 3.831 ;       ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 3.477 ; 3.705 ;       ;
; Instruction[9] ; S2_SEL[0]       ;       ; 3.649 ; 3.922 ;       ;
; Instruction[9] ; S2_SEL[1]       ;       ; 3.646 ; 3.920 ;       ;
; Instruction[9] ; S2_SEL[2]       ;       ; 3.642 ; 3.917 ;       ;
; PC_IN[0]       ; PC_OUT0         ; 4.010 ; 4.080 ; 4.673 ; 4.655 ;
; PC_IN[0]       ; PC_OUT1         ; 4.290 ; 4.342 ; 5.036 ; 5.063 ;
; PC_IN[0]       ; PC_OUT2         ; 4.140 ; 4.145 ; 4.776 ; 4.806 ;
; PC_IN[0]       ; PC_OUT3         ; 4.256 ; 4.300 ; 5.002 ; 5.021 ;
; PC_IN[0]       ; PC_OUT4         ; 4.220 ; 4.225 ; 4.856 ; 4.886 ;
; PC_IN[1]       ; PC_OUT1         ; 4.117 ; 4.137 ; 4.705 ; 4.742 ;
; PC_IN[1]       ; PC_OUT2         ; 4.151 ; 4.156 ; 4.637 ; 4.667 ;
; PC_IN[1]       ; PC_OUT3         ; 4.267 ; 4.311 ; 4.863 ; 4.882 ;
; PC_IN[1]       ; PC_OUT4         ; 4.231 ; 4.236 ; 4.717 ; 4.747 ;
; PC_IN[2]       ; PC_OUT2         ; 3.833 ; 3.889 ; 4.478 ; 4.446 ;
; PC_IN[2]       ; PC_OUT3         ; 4.167 ; 4.211 ; 4.895 ; 4.914 ;
; PC_IN[2]       ; PC_OUT4         ; 4.131 ; 4.136 ; 4.749 ; 4.779 ;
; PC_IN[3]       ; PC_OUT3         ; 3.879 ; 3.891 ; 4.443 ; 4.477 ;
; PC_IN[3]       ; PC_OUT4         ; 4.027 ; 4.032 ; 4.490 ; 4.520 ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 4.370 ; 4.915 ;       ;
; PC_IN[4]       ; LD_SEL[1]       ; 4.370 ;       ;       ; 5.046 ;
; PC_IN[4]       ; PC_OUT4         ; 3.734 ; 3.755 ; 4.313 ; 4.325 ;
; Q              ; BUS_OUT_SEL[0]  ; 4.419 ; 4.411 ; 4.960 ; 5.113 ;
; Q              ; BUS_OUT_SEL[1]  ; 4.366 ; 4.546 ; 5.065 ; 5.033 ;
; Q              ; BUS_OUT_SEL[2]  ; 4.622 ; 4.487 ; 5.015 ; 5.259 ;
; Q              ; LD_SEL[0]       ; 4.832 ; 4.400 ; 4.928 ; 5.492 ;
; Q              ; LD_SEL[1]       ; 4.950 ;       ;       ; 5.643 ;
; Q              ; LD_SEL[2]       ; 4.828 ;       ;       ; 5.504 ;
; Q              ; LD_SEL[3]       ;       ; 4.722 ; 5.206 ;       ;
; V              ; LD_SEL[3]       ; 4.394 ;       ;       ; 5.084 ;
+----------------+-----------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-----------------+-------+-------+-------+-------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+----------------+-----------------+-------+-------+-------+-------+
; Instruction[0] ; PC_OUT0         ; 4.264 ; 4.294 ; 4.898 ; 4.912 ;
; Instruction[0] ; PC_OUT1         ; 4.492 ; 4.538 ; 5.150 ; 5.181 ;
; Instruction[0] ; PC_OUT2         ; 4.326 ; 4.335 ; 4.924 ; 4.948 ;
; Instruction[0] ; PC_OUT3         ; 4.460 ; 4.498 ; 5.118 ; 5.141 ;
; Instruction[0] ; PC_OUT4         ; 4.404 ; 4.414 ; 5.002 ; 5.027 ;
; Instruction[0] ; S2_SEL[0]       ;       ; 3.663 ; 4.231 ;       ;
; Instruction[0] ; S2_SEL[1]       ; 3.640 ; 3.652 ; 4.221 ; 4.226 ;
; Instruction[0] ; S2_SEL[2]       ; 3.639 ;       ;       ; 4.223 ;
; Instruction[1] ; PC_OUT1         ; 4.268 ; 4.308 ; 4.898 ; 4.919 ;
; Instruction[1] ; PC_OUT2         ; 4.198 ; 4.207 ; 4.800 ; 4.824 ;
; Instruction[1] ; PC_OUT3         ; 4.332 ; 4.370 ; 4.994 ; 5.017 ;
; Instruction[1] ; PC_OUT4         ; 4.276 ; 4.286 ; 4.878 ; 4.903 ;
; Instruction[1] ; S2_SEL[1]       ; 3.612 ; 3.603 ; 4.151 ; 4.188 ;
; Instruction[1] ; S2_SEL[2]       ; 3.583 ;       ;       ; 4.154 ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 4.096 ; 4.669 ;       ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 4.097 ; 4.152 ; 4.722 ; 4.760 ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 4.052 ;       ;       ; 4.703 ;
; Instruction[2] ; PC_OUT2         ; 4.166 ; 4.181 ; 4.809 ; 4.808 ;
; Instruction[2] ; PC_OUT3         ; 4.445 ; 4.483 ; 5.112 ; 5.135 ;
; Instruction[2] ; PC_OUT4         ; 4.389 ; 4.399 ; 4.996 ; 5.021 ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 3.942 ; 3.978 ; 4.503 ; 4.558 ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 3.899 ;       ;       ; 4.508 ;
; Instruction[3] ; PC_OUT3         ; 4.383 ; 4.415 ; 5.031 ; 5.045 ;
; Instruction[3] ; PC_OUT4         ; 4.158 ; 4.169 ; 4.796 ; 4.800 ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 4.337 ; 4.865 ;       ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 4.592 ; 4.673 ; 5.174 ; 5.274 ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 4.280 ;       ;       ; 4.934 ;
; Instruction[4] ; LD_SEL[0]       ;       ; 4.092 ; 4.646 ;       ;
; Instruction[4] ; LD_SEL[1]       ; 4.184 ; 4.228 ; 4.767 ; 4.830 ;
; Instruction[4] ; LD_SEL[2]       ; 4.071 ;       ;       ; 4.705 ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 4.088 ; 4.607 ;       ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 4.318 ; 4.411 ; 4.892 ; 4.968 ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 4.006 ;       ;       ; 4.643 ;
; Instruction[5] ; LD_SEL[1]       ; 3.938 ; 4.001 ; 4.524 ; 4.570 ;
; Instruction[5] ; LD_SEL[2]       ; 3.818 ;       ;       ; 4.432 ;
; Instruction[6] ; ALU_SEL[0]      ; 3.930 ;       ;       ; 4.566 ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 3.646 ; 4.216 ;       ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 3.929 ; 4.462 ;       ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 4.349 ; 4.492 ; 4.970 ; 5.013 ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 4.495 ; 4.598 ; 5.071 ; 5.193 ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 4.443 ; 4.564 ; 5.021 ; 5.139 ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 4.154 ; 4.688 ;       ;
; Instruction[6] ; LD_SEL[0]       ; 4.452 ; 4.643 ; 5.107 ; 5.132 ;
; Instruction[6] ; LD_SEL[1]       ; 4.527 ; 4.765 ; 5.221 ; 5.203 ;
; Instruction[6] ; LD_SEL[2]       ; 4.286 ; 4.654 ; 5.102 ; 4.940 ;
; Instruction[6] ; LD_SEL[3]       ; 4.427 ; 4.638 ; 5.124 ; 5.037 ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 4.028 ; 4.080 ; 4.583 ; 4.654 ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 4.076 ;       ;       ; 4.648 ;
; Instruction[6] ; PC_OUT0         ; 4.644 ; 4.674 ; 5.321 ; 5.335 ;
; Instruction[6] ; PC_OUT1         ; 4.664 ; 4.704 ; 5.322 ; 5.343 ;
; Instruction[6] ; PC_OUT2         ; 4.481 ; 4.496 ; 5.156 ; 5.155 ;
; Instruction[6] ; PC_OUT3         ; 4.495 ; 4.527 ; 5.143 ; 5.157 ;
; Instruction[6] ; PC_OUT4         ; 4.270 ; 4.281 ; 4.908 ; 4.912 ;
; Instruction[6] ; QV_LD_SEL[0]    ; 3.824 ;       ;       ; 4.453 ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 3.838 ; 3.867 ; 4.414 ; 4.462 ;
; Instruction[6] ; S2_SEL[0]       ; 4.041 ; 4.026 ; 4.635 ; 4.601 ;
; Instruction[6] ; S2_SEL[1]       ; 4.037 ; 4.021 ; 4.631 ; 4.596 ;
; Instruction[6] ; S2_SEL[2]       ; 4.036 ; 4.019 ; 4.630 ; 4.594 ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 4.039 ; 4.590 ;       ;
; Instruction[7] ; ALU_SEL[1]      ; 3.673 ;       ;       ; 4.267 ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 3.992 ; 4.540 ;       ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 4.447 ; 4.297 ; 4.794 ; 5.127 ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 4.393 ; 4.452 ; 4.933 ; 5.091 ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 4.498 ; 4.423 ; 4.888 ; 5.199 ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 3.997 ; 4.522 ;       ;
; Instruction[7] ; LD_SEL[0]       ; 4.413 ; 4.460 ; 4.940 ; 5.076 ;
; Instruction[7] ; LD_SEL[1]       ; 4.698 ; 4.487 ; 4.972 ; 5.400 ;
; Instruction[7] ; LD_SEL[2]       ; 4.579 ; 4.224 ; 4.731 ; 5.289 ;
; Instruction[7] ; LD_SEL[3]       ; 4.394 ; 4.560 ; 5.024 ; 5.080 ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 4.064 ; 3.987 ; 4.511 ; 4.701 ;
; Instruction[7] ; PC_OUT0         ; 4.607 ; 4.637 ; 5.276 ; 5.290 ;
; Instruction[7] ; PC_OUT1         ; 4.708 ; 4.748 ; 5.392 ; 5.413 ;
; Instruction[7] ; PC_OUT2         ; 4.485 ; 4.500 ; 5.172 ; 5.171 ;
; Instruction[7] ; PC_OUT3         ; 4.598 ; 4.630 ; 5.276 ; 5.290 ;
; Instruction[7] ; PC_OUT4         ; 4.373 ; 4.384 ; 5.041 ; 5.045 ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 3.785 ; 4.331 ;       ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 3.891 ; 3.939 ; 4.500 ; 4.502 ;
; Instruction[7] ; S2_SEL[0]       ; 4.105 ; 4.078 ; 4.699 ; 4.671 ;
; Instruction[7] ; S2_SEL[1]       ; 4.101 ; 4.073 ; 4.695 ; 4.666 ;
; Instruction[7] ; S2_SEL[2]       ; 4.100 ; 4.071 ; 4.694 ; 4.664 ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 4.127 ; 4.690 ;       ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 3.790 ; 4.385 ;       ;
; Instruction[8] ; ALU_SEL[2]      ; 4.007 ;       ;       ; 4.657 ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 4.447 ; 4.536 ; 5.053 ; 5.134 ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 4.631 ; 4.524 ; 5.014 ; 5.339 ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 4.581 ; 4.662 ; 5.147 ; 5.305 ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 4.164 ;       ;       ; 4.817 ;
; Instruction[8] ; LD_SEL[0]       ; 4.667 ; 4.236 ; 4.788 ; 5.384 ;
; Instruction[8] ; LD_SEL[1]       ; 4.781 ; 4.726 ; 5.231 ; 5.506 ;
; Instruction[8] ; LD_SEL[2]       ; 4.662 ; 4.463 ; 4.990 ; 5.395 ;
; Instruction[8] ; LD_SEL[3]       ; 4.499 ; 4.388 ; 4.927 ; 5.120 ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 4.153 ;       ;       ; 4.807 ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 4.148 ;       ;       ; 4.731 ;
; Instruction[8] ; PC_OUT0         ; 4.211 ; 4.241 ; 4.855 ; 4.869 ;
; Instruction[8] ; PC_OUT1         ; 4.174 ; 4.214 ; 4.782 ; 4.803 ;
; Instruction[8] ; PC_OUT2         ; 3.947 ; 3.962 ; 4.558 ; 4.557 ;
; Instruction[8] ; PC_OUT3         ; 4.203 ; 4.235 ; 4.841 ; 4.855 ;
; Instruction[8] ; PC_OUT4         ; 3.978 ; 3.989 ; 4.606 ; 4.610 ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 3.974 ; 4.022 ; 4.600 ; 4.608 ;
; Instruction[8] ; S2_SEL[0]       ; 4.188 ; 4.161 ; 4.783 ; 4.775 ;
; Instruction[8] ; S2_SEL[1]       ; 4.184 ; 4.156 ; 4.779 ; 4.770 ;
; Instruction[8] ; S2_SEL[2]       ; 4.183 ; 4.154 ; 4.778 ; 4.768 ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 3.511 ; 3.731 ;       ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 3.184 ; 3.437 ;       ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 3.468 ; 3.685 ;       ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 3.624 ; 4.030 ; 4.195 ; 4.024 ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 3.725 ; 4.136 ; 4.296 ; 4.130 ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 3.675 ; 4.102 ; 4.246 ; 4.096 ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 3.065 ;       ;       ; 3.428 ;
; Instruction[9] ; LD_SEL[0]       ; 3.359 ; 4.181 ; 4.332 ; 3.779 ;
; Instruction[9] ; LD_SEL[1]       ; 3.811 ; 4.303 ; 4.446 ; 4.242 ;
; Instruction[9] ; LD_SEL[2]       ; 3.704 ; 4.192 ; 4.327 ; 4.145 ;
; Instruction[9] ; LD_SEL[3]       ; 3.409 ;       ;       ; 3.716 ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 3.049 ;       ;       ; 3.412 ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 3.058 ;       ;       ; 3.327 ;
; Instruction[9] ; PC_OUT0         ; 3.551 ; 3.581 ; 3.968 ; 3.982 ;
; Instruction[9] ; PC_OUT1         ; 3.571 ; 3.611 ; 3.969 ; 3.990 ;
; Instruction[9] ; PC_OUT2         ; 3.388 ; 3.403 ; 3.803 ; 3.802 ;
; Instruction[9] ; PC_OUT3         ; 3.402 ; 3.434 ; 3.790 ; 3.804 ;
; Instruction[9] ; PC_OUT4         ; 3.177 ; 3.188 ; 3.555 ; 3.559 ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 3.534 ; 3.755 ;       ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 3.405 ; 3.639 ;       ;
; Instruction[9] ; S2_SEL[0]       ;       ; 3.569 ; 3.849 ;       ;
; Instruction[9] ; S2_SEL[1]       ;       ; 3.564 ; 3.845 ;       ;
; Instruction[9] ; S2_SEL[2]       ;       ; 3.562 ; 3.844 ;       ;
; PC_IN[0]       ; PC_OUT0         ; 3.909 ; 3.941 ; 4.517 ; 4.533 ;
; PC_IN[0]       ; PC_OUT1         ; 4.137 ; 4.183 ; 4.779 ; 4.810 ;
; PC_IN[0]       ; PC_OUT2         ; 3.971 ; 3.980 ; 4.553 ; 4.577 ;
; PC_IN[0]       ; PC_OUT3         ; 4.105 ; 4.143 ; 4.747 ; 4.770 ;
; PC_IN[0]       ; PC_OUT4         ; 4.049 ; 4.059 ; 4.631 ; 4.656 ;
; PC_IN[1]       ; PC_OUT1         ; 3.982 ; 4.022 ; 4.574 ; 4.596 ;
; PC_IN[1]       ; PC_OUT2         ; 3.912 ; 3.921 ; 4.478 ; 4.502 ;
; PC_IN[1]       ; PC_OUT3         ; 4.046 ; 4.084 ; 4.672 ; 4.695 ;
; PC_IN[1]       ; PC_OUT4         ; 3.990 ; 4.000 ; 4.556 ; 4.581 ;
; PC_IN[2]       ; PC_OUT2         ; 3.740 ; 3.757 ; 4.330 ; 4.331 ;
; PC_IN[2]       ; PC_OUT3         ; 4.019 ; 4.057 ; 4.643 ; 4.666 ;
; PC_IN[2]       ; PC_OUT4         ; 3.963 ; 3.973 ; 4.527 ; 4.552 ;
; PC_IN[3]       ; PC_OUT3         ; 3.753 ; 3.785 ; 4.329 ; 4.342 ;
; PC_IN[3]       ; PC_OUT4         ; 3.793 ; 3.803 ; 4.341 ; 4.366 ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 4.245 ; 4.785 ;       ;
; PC_IN[4]       ; LD_SEL[1]       ; 4.261 ;       ;       ; 4.926 ;
; PC_IN[4]       ; PC_OUT4         ; 3.616 ; 3.634 ; 4.187 ; 4.187 ;
; Q              ; BUS_OUT_SEL[0]  ; 4.293 ; 4.299 ; 4.841 ; 4.978 ;
; Q              ; BUS_OUT_SEL[1]  ; 4.256 ; 4.331 ; 4.890 ; 4.912 ;
; Q              ; BUS_OUT_SEL[2]  ; 4.500 ; 4.371 ; 4.892 ; 5.128 ;
; Q              ; LD_SEL[0]       ; 4.700 ; 4.288 ; 4.809 ; 5.344 ;
; Q              ; LD_SEL[1]       ; 4.814 ;       ;       ; 5.466 ;
; Q              ; LD_SEL[2]       ; 4.695 ;       ;       ; 5.355 ;
; Q              ; LD_SEL[3]       ;       ; 4.440 ; 4.948 ;       ;
; V              ; LD_SEL[3]       ; 4.287 ;       ;       ; 4.960 ;
+----------------+-----------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.905 ; 0.394 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.905 ; 0.394 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7.015 ; 0.0   ; 0.0      ; 0.0     ; -7.224              ;
;  CLK             ; -7.015 ; 0.000 ; N/A      ; N/A     ; -7.224              ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Instruction[*]  ; CLK        ; 3.903 ; 4.408 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; 3.641 ; 4.082 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; 3.757 ; 4.172 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; 3.903 ; 4.408 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; 1.732 ; 1.934 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Instruction[*]  ; CLK        ; -0.015 ; -0.166 ; Rise       ; CLK             ;
;  Instruction[6] ; CLK        ; -0.570 ; -1.126 ; Rise       ; CLK             ;
;  Instruction[7] ; CLK        ; -0.620 ; -1.186 ; Rise       ; CLK             ;
;  Instruction[8] ; CLK        ; -0.738 ; -1.317 ; Rise       ; CLK             ;
;  Instruction[9] ; CLK        ; -0.015 ; -0.166 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 7.057 ; 7.066 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 7.057 ; 7.066 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 6.540 ; 6.553 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 7.005 ; 7.019 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 8.834 ; 8.946 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 8.407 ; 8.562 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 8.797 ; 8.946 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 8.834 ; 8.895 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 6.202 ; 6.238 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 9.413 ; 9.530 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 9.205 ; 9.298 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 9.413 ; 9.530 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 9.202 ; 9.322 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 8.176 ; 8.275 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 7.465 ; 7.492 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 6.272 ; 6.298 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 7.465 ; 7.492 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 8.163 ; 8.031 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 8.850 ; 8.768 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 8.344 ; 8.307 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 8.768 ; 8.679 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 8.480 ; 8.439 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 7.128 ; 7.177 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 7.128 ; 7.177 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 6.277 ; 6.307 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 6.902 ; 6.918 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 7.289 ; 7.325 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 7.289 ; 7.325 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 7.288 ; 7.320 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 7.281 ; 7.314 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_SEL[*]      ; CLK        ; 3.629 ; 3.643 ; Rise       ; CLK             ;
;  ALU_SEL[0]     ; CLK        ; 3.923 ; 3.970 ; Rise       ; CLK             ;
;  ALU_SEL[1]     ; CLK        ; 3.629 ; 3.643 ; Rise       ; CLK             ;
;  ALU_SEL[2]     ; CLK        ; 3.877 ; 3.927 ; Rise       ; CLK             ;
; BUS_OUT_SEL[*]  ; CLK        ; 3.445 ; 3.424 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[0] ; CLK        ; 4.268 ; 4.439 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[1] ; CLK        ; 4.409 ; 4.505 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[2] ; CLK        ; 4.362 ; 4.561 ; Rise       ; CLK             ;
;  BUS_OUT_SEL[3] ; CLK        ; 3.445 ; 3.424 ; Rise       ; CLK             ;
; LD_SEL[*]       ; CLK        ; 3.933 ; 4.063 ; Rise       ; CLK             ;
;  LD_SEL[0]      ; CLK        ; 4.077 ; 4.185 ; Rise       ; CLK             ;
;  LD_SEL[1]      ; CLK        ; 4.094 ; 4.103 ; Rise       ; CLK             ;
;  LD_SEL[2]      ; CLK        ; 3.968 ; 4.066 ; Rise       ; CLK             ;
;  LD_SEL[3]      ; CLK        ; 3.933 ; 4.063 ; Rise       ; CLK             ;
; PC_MUX_SEL[*]   ; CLK        ; 3.404 ; 3.409 ; Rise       ; CLK             ;
;  PC_MUX_SEL[0]  ; CLK        ; 3.416 ; 3.409 ; Rise       ; CLK             ;
;  PC_MUX_SEL[1]  ; CLK        ; 3.404 ; 3.476 ; Rise       ; CLK             ;
; PC_OUT0         ; CLK        ; 3.917 ; 3.956 ; Rise       ; CLK             ;
; PC_OUT1         ; CLK        ; 4.060 ; 4.091 ; Rise       ; CLK             ;
; PC_OUT2         ; CLK        ; 3.834 ; 3.858 ; Rise       ; CLK             ;
; PC_OUT3         ; CLK        ; 4.028 ; 4.051 ; Rise       ; CLK             ;
; PC_OUT4         ; CLK        ; 3.912 ; 3.937 ; Rise       ; CLK             ;
; QV_LD_SEL[*]    ; CLK        ; 3.498 ; 3.443 ; Rise       ; CLK             ;
;  QV_LD_SEL[0]   ; CLK        ; 3.947 ; 3.993 ; Rise       ; CLK             ;
;  QV_LD_SEL[1]   ; CLK        ; 3.498 ; 3.443 ; Rise       ; CLK             ;
; REG_ALU_BUS_SEL ; CLK        ; 3.831 ; 3.864 ; Rise       ; CLK             ;
; S2_SEL[*]       ; CLK        ; 4.036 ; 4.021 ; Rise       ; CLK             ;
;  S2_SEL[0]      ; CLK        ; 4.041 ; 4.028 ; Rise       ; CLK             ;
;  S2_SEL[1]      ; CLK        ; 4.037 ; 4.023 ; Rise       ; CLK             ;
;  S2_SEL[2]      ; CLK        ; 4.036 ; 4.021 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Progagation Delay                                                 ;
+----------------+-----------------+-------+-------+-------+--------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF     ;
+----------------+-----------------+-------+-------+-------+--------+
; Instruction[0] ; PC_OUT0         ; 7.591 ; 7.596 ; 8.088 ; 7.956  ;
; Instruction[0] ; PC_OUT1         ; 8.116 ; 8.080 ; 8.775 ; 8.693  ;
; Instruction[0] ; PC_OUT2         ; 7.828 ; 7.745 ; 8.269 ; 8.232  ;
; Instruction[0] ; PC_OUT3         ; 8.034 ; 7.991 ; 8.693 ; 8.604  ;
; Instruction[0] ; PC_OUT4         ; 7.964 ; 7.877 ; 8.405 ; 8.364  ;
; Instruction[0] ; S2_SEL[0]       ;       ; 6.308 ; 6.815 ;        ;
; Instruction[0] ; S2_SEL[1]       ; 6.369 ; 6.295 ; 6.806 ; 6.723  ;
; Instruction[0] ; S2_SEL[2]       ; 6.363 ;       ;       ; 6.716  ;
; Instruction[1] ; PC_OUT1         ; 7.669 ; 7.579 ; 8.083 ; 8.044  ;
; Instruction[1] ; PC_OUT2         ; 7.720 ; 7.637 ; 7.951 ; 7.914  ;
; Instruction[1] ; PC_OUT3         ; 7.926 ; 7.883 ; 8.375 ; 8.286  ;
; Instruction[1] ; PC_OUT4         ; 7.856 ; 7.769 ; 8.087 ; 8.046  ;
; Instruction[1] ; S2_SEL[1]       ; 6.332 ; 6.238 ; 6.735 ; 6.704  ;
; Instruction[1] ; S2_SEL[2]       ; 6.275 ;       ;       ; 6.641  ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 7.062 ; 7.532 ;        ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 7.174 ; 7.148 ; 7.619 ; 7.568  ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 7.108 ;       ;       ; 7.484  ;
; Instruction[2] ; PC_OUT2         ; 7.389 ; 7.397 ; 7.888 ; 7.759  ;
; Instruction[2] ; PC_OUT3         ; 8.004 ; 7.961 ; 8.665 ; 8.576  ;
; Instruction[2] ; PC_OUT4         ; 7.934 ; 7.847 ; 8.377 ; 8.336  ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 6.851 ; 6.781 ; 7.265 ; 7.229  ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 6.793 ;       ;       ; 7.167  ;
; Instruction[3] ; PC_OUT3         ; 7.843 ; 7.749 ; 8.237 ; 8.182  ;
; Instruction[3] ; PC_OUT4         ; 8.116 ; 8.029 ; 8.318 ; 8.277  ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 7.444 ; 7.920 ;        ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 8.161 ; 8.141 ; 8.571 ; 8.582  ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 7.516 ;       ;       ; 7.888  ;
; Instruction[4] ; LD_SEL[0]       ;       ; 6.991 ; 7.476 ;        ;
; Instruction[4] ; LD_SEL[1]       ; 7.288 ; 7.205 ; 7.697 ; 7.648  ;
; Instruction[4] ; LD_SEL[2]       ; 7.088 ;       ;       ; 7.458  ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 7.096 ; 7.580 ;        ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 7.767 ; 7.721 ; 8.148 ; 8.207  ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 7.070 ;       ;       ; 7.450  ;
; Instruction[5] ; LD_SEL[1]       ; 6.891 ; 6.852 ; 7.339 ; 7.275  ;
; Instruction[5] ; LD_SEL[2]       ; 6.679 ;       ;       ; 7.058  ;
; Instruction[6] ; ALU_SEL[0]      ; 6.852 ;       ;       ; 7.241  ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 6.261 ; 6.773 ;        ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 6.726 ; 7.239 ;        ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 9.069 ; 8.339 ; 8.751 ; 9.527  ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 9.483 ; 8.236 ; 8.642 ; 9.952  ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 9.325 ; 8.672 ; 9.178 ; 9.723  ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 7.218 ; 7.686 ;        ;
; Instruction[6] ; LD_SEL[0]       ; 9.696 ; 9.075 ; 9.549 ; 10.126 ;
; Instruction[6] ; LD_SEL[1]       ; 9.904 ; 9.307 ; 9.757 ; 10.358 ;
; Instruction[6] ; LD_SEL[2]       ; 9.693 ; 9.099 ; 9.546 ; 10.150 ;
; Instruction[6] ; LD_SEL[3]       ; 8.189 ; 8.154 ; 8.598 ; 8.527  ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 7.124 ; 7.189 ; 7.647 ; 7.514  ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 7.240 ;       ;       ; 7.601  ;
; Instruction[6] ; PC_OUT0         ; 8.326 ; 8.331 ; 8.859 ; 8.727  ;
; Instruction[6] ; PC_OUT1         ; 8.851 ; 8.815 ; 9.546 ; 9.464  ;
; Instruction[6] ; PC_OUT2         ; 8.563 ; 8.480 ; 9.040 ; 9.003  ;
; Instruction[6] ; PC_OUT3         ; 8.769 ; 8.726 ; 9.464 ; 9.375  ;
; Instruction[6] ; PC_OUT4         ; 8.699 ; 8.612 ; 9.176 ; 9.135  ;
; Instruction[6] ; QV_LD_SEL[0]    ; 6.674 ;       ;       ; 7.067  ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 6.696 ; 6.625 ; 7.131 ; 7.091  ;
; Instruction[6] ; S2_SEL[0]       ; 7.081 ; 7.026 ; 7.543 ; 7.457  ;
; Instruction[6] ; S2_SEL[1]       ; 7.080 ; 7.021 ; 7.542 ; 7.452  ;
; Instruction[6] ; S2_SEL[2]       ; 7.073 ; 7.015 ; 7.535 ; 7.446  ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 6.906 ; 7.429 ;        ;
; Instruction[7] ; ALU_SEL[1]      ; 6.425 ;       ;       ; 6.813  ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 6.858 ; 7.374 ;        ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 8.564 ; 8.050 ; 8.478 ; 8.985  ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 8.750 ; 8.609 ; 8.998 ; 9.211  ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 8.678 ; 8.383 ; 8.905 ; 9.128  ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 6.920 ; 7.399 ;        ;
; Instruction[7] ; LD_SEL[0]       ; 8.825 ; 8.786 ; 9.276 ; 9.273  ;
; Instruction[7] ; LD_SEL[1]       ; 9.033 ; 9.018 ; 9.484 ; 9.505  ;
; Instruction[7] ; LD_SEL[2]       ; 8.822 ; 8.810 ; 9.273 ; 9.297  ;
; Instruction[7] ; LD_SEL[3]       ; 8.097 ; 7.856 ; 8.311 ; 8.452  ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 7.189 ; 7.189 ; 7.661 ; 7.604  ;
; Instruction[7] ; PC_OUT0         ; 8.252 ; 8.257 ; 8.777 ; 8.645  ;
; Instruction[7] ; PC_OUT1         ; 8.777 ; 8.741 ; 9.464 ; 9.382  ;
; Instruction[7] ; PC_OUT2         ; 8.556 ; 8.473 ; 8.958 ; 8.921  ;
; Instruction[7] ; PC_OUT3         ; 8.762 ; 8.719 ; 9.382 ; 9.293  ;
; Instruction[7] ; PC_OUT4         ; 8.692 ; 8.605 ; 9.094 ; 9.053  ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 6.470 ; 6.987 ;        ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 6.791 ; 6.758 ; 7.271 ; 7.162  ;
; Instruction[7] ; S2_SEL[0]       ; 7.198 ; 7.114 ; 7.646 ; 7.570  ;
; Instruction[7] ; S2_SEL[1]       ; 7.197 ; 7.109 ; 7.645 ; 7.565  ;
; Instruction[7] ; S2_SEL[2]       ; 7.190 ; 7.103 ; 7.638 ; 7.559  ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 7.065 ; 7.594 ;        ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 6.543 ; 7.065 ;        ;
; Instruction[8] ; ALU_SEL[2]      ; 7.051 ;       ;       ; 7.453  ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 8.045 ; 8.472 ; 8.903 ; 8.467  ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 8.582 ; 8.543 ; 8.994 ; 9.091  ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 8.159 ; 8.805 ; 9.330 ; 8.610  ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 7.370 ;       ;       ; 7.784  ;
; Instruction[8] ; LD_SEL[0]       ; 8.807 ; 9.208 ; 9.701 ; 9.293  ;
; Instruction[8] ; LD_SEL[1]       ; 8.765 ; 9.440 ; 9.909 ; 9.199  ;
; Instruction[8] ; LD_SEL[2]       ; 8.317 ; 9.232 ; 9.698 ; 8.761  ;
; Instruction[8] ; LD_SEL[3]       ; 8.282 ; 7.538 ; 8.078 ; 8.720  ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 7.456 ;       ;       ; 7.840  ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 7.379 ;       ;       ; 7.749  ;
; Instruction[8] ; PC_OUT0         ; 7.493 ; 7.498 ; 8.024 ; 7.892  ;
; Instruction[8] ; PC_OUT1         ; 8.018 ; 7.982 ; 8.711 ; 8.629  ;
; Instruction[8] ; PC_OUT2         ; 7.730 ; 7.647 ; 8.205 ; 8.168  ;
; Instruction[8] ; PC_OUT3         ; 7.936 ; 7.893 ; 8.629 ; 8.540  ;
; Instruction[8] ; PC_OUT4         ; 7.866 ; 7.779 ; 8.341 ; 8.300  ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 6.955 ; 6.919 ; 7.440 ; 7.341  ;
; Instruction[8] ; S2_SEL[0]       ; 7.356 ; 7.288 ; 7.817 ; 7.744  ;
; Instruction[8] ; S2_SEL[1]       ; 7.355 ; 7.283 ; 7.816 ; 7.739  ;
; Instruction[8] ; S2_SEL[2]       ; 7.348 ; 7.277 ; 7.809 ; 7.733  ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 5.864 ; 6.060 ;        ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 5.351 ; 5.543 ;        ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 5.817 ; 6.008 ;        ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 7.258 ; 6.842 ; 6.995 ; 7.439  ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 7.432 ; 7.068 ; 7.181 ; 7.623  ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 7.685 ; 6.985 ; 7.109 ; 7.772  ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 5.308 ;       ;       ; 5.414  ;
; Instruction[9] ; LD_SEL[0]       ; 8.056 ; 7.112 ; 7.270 ; 8.175  ;
; Instruction[9] ; LD_SEL[1]       ; 8.264 ; 7.344 ; 7.478 ; 8.407  ;
; Instruction[9] ; LD_SEL[2]       ; 8.053 ; 7.136 ; 7.267 ; 8.199  ;
; Instruction[9] ; LD_SEL[3]       ; 6.220 ;       ;       ; 6.350  ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 5.285 ;       ;       ; 5.385  ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 5.329 ;       ;       ; 5.361  ;
; Instruction[9] ; PC_OUT0         ; 6.275 ; 6.280 ; 6.530 ; 6.398  ;
; Instruction[9] ; PC_OUT1         ; 6.800 ; 6.764 ; 7.217 ; 7.135  ;
; Instruction[9] ; PC_OUT2         ; 6.512 ; 6.429 ; 6.711 ; 6.674  ;
; Instruction[9] ; PC_OUT3         ; 6.718 ; 6.675 ; 7.135 ; 7.046  ;
; Instruction[9] ; PC_OUT4         ; 6.648 ; 6.561 ; 6.847 ; 6.806  ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 5.975 ; 6.131 ;        ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 5.716 ; 5.905 ;        ;
; Instruction[9] ; S2_SEL[0]       ;       ; 6.123 ; 6.292 ;        ;
; Instruction[9] ; S2_SEL[1]       ;       ; 6.118 ; 6.291 ;        ;
; Instruction[9] ; S2_SEL[2]       ;       ; 6.112 ; 6.284 ;        ;
; PC_IN[0]       ; PC_OUT0         ; 6.879 ; 6.887 ; 7.382 ; 7.238  ;
; PC_IN[0]       ; PC_OUT1         ; 7.406 ; 7.370 ; 8.069 ; 7.987  ;
; PC_IN[0]       ; PC_OUT2         ; 7.118 ; 7.035 ; 7.563 ; 7.526  ;
; PC_IN[0]       ; PC_OUT3         ; 7.324 ; 7.281 ; 7.987 ; 7.898  ;
; PC_IN[0]       ; PC_OUT4         ; 7.254 ; 7.167 ; 7.699 ; 7.658  ;
; PC_IN[1]       ; PC_OUT1         ; 7.071 ; 6.984 ; 7.481 ; 7.433  ;
; PC_IN[1]       ; PC_OUT2         ; 7.126 ; 7.043 ; 7.344 ; 7.307  ;
; PC_IN[1]       ; PC_OUT3         ; 7.332 ; 7.289 ; 7.768 ; 7.679  ;
; PC_IN[1]       ; PC_OUT4         ; 7.262 ; 7.175 ; 7.480 ; 7.439  ;
; PC_IN[2]       ; PC_OUT2         ; 6.547 ; 6.558 ; 7.055 ; 6.914  ;
; PC_IN[2]       ; PC_OUT3         ; 7.164 ; 7.121 ; 7.832 ; 7.743  ;
; PC_IN[2]       ; PC_OUT4         ; 7.094 ; 7.007 ; 7.544 ; 7.503  ;
; PC_IN[3]       ; PC_OUT3         ; 6.644 ; 6.547 ; 7.035 ; 6.989  ;
; PC_IN[3]       ; PC_OUT4         ; 6.913 ; 6.826 ; 7.121 ; 7.080  ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 7.349 ; 7.823 ;        ;
; PC_IN[4]       ; LD_SEL[1]       ; 7.510 ;       ;       ; 7.883  ;
; PC_IN[4]       ; PC_OUT4         ; 6.351 ; 6.296 ; 6.786 ; 6.728  ;
; Q              ; BUS_OUT_SEL[0]  ; 7.581 ; 7.427 ; 7.873 ; 8.014  ;
; Q              ; BUS_OUT_SEL[1]  ; 7.482 ; 7.653 ; 8.059 ; 7.849  ;
; Q              ; BUS_OUT_SEL[2]  ; 7.965 ; 7.570 ; 7.987 ; 8.307  ;
; Q              ; LD_SEL[0]       ; 8.336 ; 7.391 ; 7.867 ; 8.710  ;
; Q              ; LD_SEL[1]       ; 8.544 ;       ;       ; 8.942  ;
; Q              ; LD_SEL[2]       ; 8.333 ;       ;       ; 8.734  ;
; Q              ; LD_SEL[3]       ;       ; 7.921 ; 8.354 ;        ;
; V              ; LD_SEL[3]       ; 7.554 ;       ;       ; 7.978  ;
+----------------+-----------------+-------+-------+-------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+----------------+-----------------+-------+-------+-------+-------+
; Input Port     ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+----------------+-----------------+-------+-------+-------+-------+
; Instruction[0] ; PC_OUT0         ; 4.264 ; 4.294 ; 4.898 ; 4.912 ;
; Instruction[0] ; PC_OUT1         ; 4.492 ; 4.538 ; 5.150 ; 5.181 ;
; Instruction[0] ; PC_OUT2         ; 4.326 ; 4.335 ; 4.924 ; 4.948 ;
; Instruction[0] ; PC_OUT3         ; 4.460 ; 4.498 ; 5.118 ; 5.141 ;
; Instruction[0] ; PC_OUT4         ; 4.404 ; 4.414 ; 5.002 ; 5.027 ;
; Instruction[0] ; S2_SEL[0]       ;       ; 3.663 ; 4.231 ;       ;
; Instruction[0] ; S2_SEL[1]       ; 3.640 ; 3.652 ; 4.221 ; 4.226 ;
; Instruction[0] ; S2_SEL[2]       ; 3.639 ;       ;       ; 4.223 ;
; Instruction[1] ; PC_OUT1         ; 4.268 ; 4.308 ; 4.898 ; 4.919 ;
; Instruction[1] ; PC_OUT2         ; 4.198 ; 4.207 ; 4.800 ; 4.824 ;
; Instruction[1] ; PC_OUT3         ; 4.332 ; 4.370 ; 4.994 ; 5.017 ;
; Instruction[1] ; PC_OUT4         ; 4.276 ; 4.286 ; 4.878 ; 4.903 ;
; Instruction[1] ; S2_SEL[1]       ; 3.612 ; 3.603 ; 4.151 ; 4.188 ;
; Instruction[1] ; S2_SEL[2]       ; 3.583 ;       ;       ; 4.154 ;
; Instruction[2] ; BUS_OUT_SEL[0]  ;       ; 4.096 ; 4.669 ;       ;
; Instruction[2] ; BUS_OUT_SEL[1]  ; 4.097 ; 4.152 ; 4.722 ; 4.760 ;
; Instruction[2] ; BUS_OUT_SEL[2]  ; 4.052 ;       ;       ; 4.703 ;
; Instruction[2] ; PC_OUT2         ; 4.166 ; 4.181 ; 4.809 ; 4.808 ;
; Instruction[2] ; PC_OUT3         ; 4.445 ; 4.483 ; 5.112 ; 5.135 ;
; Instruction[2] ; PC_OUT4         ; 4.389 ; 4.399 ; 4.996 ; 5.021 ;
; Instruction[3] ; BUS_OUT_SEL[1]  ; 3.942 ; 3.978 ; 4.503 ; 4.558 ;
; Instruction[3] ; BUS_OUT_SEL[2]  ; 3.899 ;       ;       ; 4.508 ;
; Instruction[3] ; PC_OUT3         ; 4.383 ; 4.415 ; 5.031 ; 5.045 ;
; Instruction[3] ; PC_OUT4         ; 4.158 ; 4.169 ; 4.796 ; 4.800 ;
; Instruction[4] ; BUS_OUT_SEL[0]  ;       ; 4.337 ; 4.865 ;       ;
; Instruction[4] ; BUS_OUT_SEL[1]  ; 4.592 ; 4.673 ; 5.174 ; 5.274 ;
; Instruction[4] ; BUS_OUT_SEL[2]  ; 4.280 ;       ;       ; 4.934 ;
; Instruction[4] ; LD_SEL[0]       ;       ; 4.092 ; 4.646 ;       ;
; Instruction[4] ; LD_SEL[1]       ; 4.184 ; 4.228 ; 4.767 ; 4.830 ;
; Instruction[4] ; LD_SEL[2]       ; 4.071 ;       ;       ; 4.705 ;
; Instruction[5] ; BUS_OUT_SEL[0]  ;       ; 4.088 ; 4.607 ;       ;
; Instruction[5] ; BUS_OUT_SEL[1]  ; 4.318 ; 4.411 ; 4.892 ; 4.968 ;
; Instruction[5] ; BUS_OUT_SEL[2]  ; 4.006 ;       ;       ; 4.643 ;
; Instruction[5] ; LD_SEL[1]       ; 3.938 ; 4.001 ; 4.524 ; 4.570 ;
; Instruction[5] ; LD_SEL[2]       ; 3.818 ;       ;       ; 4.432 ;
; Instruction[6] ; ALU_SEL[0]      ; 3.930 ;       ;       ; 4.566 ;
; Instruction[6] ; ALU_SEL[1]      ;       ; 3.646 ; 4.216 ;       ;
; Instruction[6] ; ALU_SEL[2]      ;       ; 3.929 ; 4.462 ;       ;
; Instruction[6] ; BUS_OUT_SEL[0]  ; 4.349 ; 4.492 ; 4.970 ; 5.013 ;
; Instruction[6] ; BUS_OUT_SEL[1]  ; 4.495 ; 4.598 ; 5.071 ; 5.193 ;
; Instruction[6] ; BUS_OUT_SEL[2]  ; 4.443 ; 4.564 ; 5.021 ; 5.139 ;
; Instruction[6] ; BUS_OUT_SEL[3]  ;       ; 4.154 ; 4.688 ;       ;
; Instruction[6] ; LD_SEL[0]       ; 4.452 ; 4.643 ; 5.107 ; 5.132 ;
; Instruction[6] ; LD_SEL[1]       ; 4.527 ; 4.765 ; 5.221 ; 5.203 ;
; Instruction[6] ; LD_SEL[2]       ; 4.286 ; 4.654 ; 5.102 ; 4.940 ;
; Instruction[6] ; LD_SEL[3]       ; 4.427 ; 4.638 ; 5.124 ; 5.037 ;
; Instruction[6] ; PC_MUX_SEL[0]   ; 4.028 ; 4.080 ; 4.583 ; 4.654 ;
; Instruction[6] ; PC_MUX_SEL[1]   ; 4.076 ;       ;       ; 4.648 ;
; Instruction[6] ; PC_OUT0         ; 4.644 ; 4.674 ; 5.321 ; 5.335 ;
; Instruction[6] ; PC_OUT1         ; 4.664 ; 4.704 ; 5.322 ; 5.343 ;
; Instruction[6] ; PC_OUT2         ; 4.481 ; 4.496 ; 5.156 ; 5.155 ;
; Instruction[6] ; PC_OUT3         ; 4.495 ; 4.527 ; 5.143 ; 5.157 ;
; Instruction[6] ; PC_OUT4         ; 4.270 ; 4.281 ; 4.908 ; 4.912 ;
; Instruction[6] ; QV_LD_SEL[0]    ; 3.824 ;       ;       ; 4.453 ;
; Instruction[6] ; REG_ALU_BUS_SEL ; 3.838 ; 3.867 ; 4.414 ; 4.462 ;
; Instruction[6] ; S2_SEL[0]       ; 4.041 ; 4.026 ; 4.635 ; 4.601 ;
; Instruction[6] ; S2_SEL[1]       ; 4.037 ; 4.021 ; 4.631 ; 4.596 ;
; Instruction[6] ; S2_SEL[2]       ; 4.036 ; 4.019 ; 4.630 ; 4.594 ;
; Instruction[7] ; ALU_SEL[0]      ;       ; 4.039 ; 4.590 ;       ;
; Instruction[7] ; ALU_SEL[1]      ; 3.673 ;       ;       ; 4.267 ;
; Instruction[7] ; ALU_SEL[2]      ;       ; 3.992 ; 4.540 ;       ;
; Instruction[7] ; BUS_OUT_SEL[0]  ; 4.447 ; 4.297 ; 4.794 ; 5.127 ;
; Instruction[7] ; BUS_OUT_SEL[1]  ; 4.393 ; 4.452 ; 4.933 ; 5.091 ;
; Instruction[7] ; BUS_OUT_SEL[2]  ; 4.498 ; 4.423 ; 4.888 ; 5.199 ;
; Instruction[7] ; BUS_OUT_SEL[3]  ;       ; 3.997 ; 4.522 ;       ;
; Instruction[7] ; LD_SEL[0]       ; 4.413 ; 4.460 ; 4.940 ; 5.076 ;
; Instruction[7] ; LD_SEL[1]       ; 4.698 ; 4.487 ; 4.972 ; 5.400 ;
; Instruction[7] ; LD_SEL[2]       ; 4.579 ; 4.224 ; 4.731 ; 5.289 ;
; Instruction[7] ; LD_SEL[3]       ; 4.394 ; 4.560 ; 5.024 ; 5.080 ;
; Instruction[7] ; PC_MUX_SEL[0]   ; 4.064 ; 3.987 ; 4.511 ; 4.701 ;
; Instruction[7] ; PC_OUT0         ; 4.607 ; 4.637 ; 5.276 ; 5.290 ;
; Instruction[7] ; PC_OUT1         ; 4.708 ; 4.748 ; 5.392 ; 5.413 ;
; Instruction[7] ; PC_OUT2         ; 4.485 ; 4.500 ; 5.172 ; 5.171 ;
; Instruction[7] ; PC_OUT3         ; 4.598 ; 4.630 ; 5.276 ; 5.290 ;
; Instruction[7] ; PC_OUT4         ; 4.373 ; 4.384 ; 5.041 ; 5.045 ;
; Instruction[7] ; QV_LD_SEL[0]    ;       ; 3.785 ; 4.331 ;       ;
; Instruction[7] ; REG_ALU_BUS_SEL ; 3.891 ; 3.939 ; 4.500 ; 4.502 ;
; Instruction[7] ; S2_SEL[0]       ; 4.105 ; 4.078 ; 4.699 ; 4.671 ;
; Instruction[7] ; S2_SEL[1]       ; 4.101 ; 4.073 ; 4.695 ; 4.666 ;
; Instruction[7] ; S2_SEL[2]       ; 4.100 ; 4.071 ; 4.694 ; 4.664 ;
; Instruction[8] ; ALU_SEL[0]      ;       ; 4.127 ; 4.690 ;       ;
; Instruction[8] ; ALU_SEL[1]      ;       ; 3.790 ; 4.385 ;       ;
; Instruction[8] ; ALU_SEL[2]      ; 4.007 ;       ;       ; 4.657 ;
; Instruction[8] ; BUS_OUT_SEL[0]  ; 4.447 ; 4.536 ; 5.053 ; 5.134 ;
; Instruction[8] ; BUS_OUT_SEL[1]  ; 4.631 ; 4.524 ; 5.014 ; 5.339 ;
; Instruction[8] ; BUS_OUT_SEL[2]  ; 4.581 ; 4.662 ; 5.147 ; 5.305 ;
; Instruction[8] ; BUS_OUT_SEL[3]  ; 4.164 ;       ;       ; 4.817 ;
; Instruction[8] ; LD_SEL[0]       ; 4.667 ; 4.236 ; 4.788 ; 5.384 ;
; Instruction[8] ; LD_SEL[1]       ; 4.781 ; 4.726 ; 5.231 ; 5.506 ;
; Instruction[8] ; LD_SEL[2]       ; 4.662 ; 4.463 ; 4.990 ; 5.395 ;
; Instruction[8] ; LD_SEL[3]       ; 4.499 ; 4.388 ; 4.927 ; 5.120 ;
; Instruction[8] ; PC_MUX_SEL[0]   ; 4.153 ;       ;       ; 4.807 ;
; Instruction[8] ; PC_MUX_SEL[1]   ; 4.148 ;       ;       ; 4.731 ;
; Instruction[8] ; PC_OUT0         ; 4.211 ; 4.241 ; 4.855 ; 4.869 ;
; Instruction[8] ; PC_OUT1         ; 4.174 ; 4.214 ; 4.782 ; 4.803 ;
; Instruction[8] ; PC_OUT2         ; 3.947 ; 3.962 ; 4.558 ; 4.557 ;
; Instruction[8] ; PC_OUT3         ; 4.203 ; 4.235 ; 4.841 ; 4.855 ;
; Instruction[8] ; PC_OUT4         ; 3.978 ; 3.989 ; 4.606 ; 4.610 ;
; Instruction[8] ; REG_ALU_BUS_SEL ; 3.974 ; 4.022 ; 4.600 ; 4.608 ;
; Instruction[8] ; S2_SEL[0]       ; 4.188 ; 4.161 ; 4.783 ; 4.775 ;
; Instruction[8] ; S2_SEL[1]       ; 4.184 ; 4.156 ; 4.779 ; 4.770 ;
; Instruction[8] ; S2_SEL[2]       ; 4.183 ; 4.154 ; 4.778 ; 4.768 ;
; Instruction[9] ; ALU_SEL[0]      ;       ; 3.511 ; 3.731 ;       ;
; Instruction[9] ; ALU_SEL[1]      ;       ; 3.184 ; 3.437 ;       ;
; Instruction[9] ; ALU_SEL[2]      ;       ; 3.468 ; 3.685 ;       ;
; Instruction[9] ; BUS_OUT_SEL[0]  ; 3.624 ; 4.030 ; 4.195 ; 4.024 ;
; Instruction[9] ; BUS_OUT_SEL[1]  ; 3.725 ; 4.136 ; 4.296 ; 4.130 ;
; Instruction[9] ; BUS_OUT_SEL[2]  ; 3.675 ; 4.102 ; 4.246 ; 4.096 ;
; Instruction[9] ; BUS_OUT_SEL[3]  ; 3.065 ;       ;       ; 3.428 ;
; Instruction[9] ; LD_SEL[0]       ; 3.359 ; 4.181 ; 4.332 ; 3.779 ;
; Instruction[9] ; LD_SEL[1]       ; 3.811 ; 4.303 ; 4.446 ; 4.242 ;
; Instruction[9] ; LD_SEL[2]       ; 3.704 ; 4.192 ; 4.327 ; 4.145 ;
; Instruction[9] ; LD_SEL[3]       ; 3.409 ;       ;       ; 3.716 ;
; Instruction[9] ; PC_MUX_SEL[0]   ; 3.049 ;       ;       ; 3.412 ;
; Instruction[9] ; PC_MUX_SEL[1]   ; 3.058 ;       ;       ; 3.327 ;
; Instruction[9] ; PC_OUT0         ; 3.551 ; 3.581 ; 3.968 ; 3.982 ;
; Instruction[9] ; PC_OUT1         ; 3.571 ; 3.611 ; 3.969 ; 3.990 ;
; Instruction[9] ; PC_OUT2         ; 3.388 ; 3.403 ; 3.803 ; 3.802 ;
; Instruction[9] ; PC_OUT3         ; 3.402 ; 3.434 ; 3.790 ; 3.804 ;
; Instruction[9] ; PC_OUT4         ; 3.177 ; 3.188 ; 3.555 ; 3.559 ;
; Instruction[9] ; QV_LD_SEL[0]    ;       ; 3.534 ; 3.755 ;       ;
; Instruction[9] ; REG_ALU_BUS_SEL ;       ; 3.405 ; 3.639 ;       ;
; Instruction[9] ; S2_SEL[0]       ;       ; 3.569 ; 3.849 ;       ;
; Instruction[9] ; S2_SEL[1]       ;       ; 3.564 ; 3.845 ;       ;
; Instruction[9] ; S2_SEL[2]       ;       ; 3.562 ; 3.844 ;       ;
; PC_IN[0]       ; PC_OUT0         ; 3.909 ; 3.941 ; 4.517 ; 4.533 ;
; PC_IN[0]       ; PC_OUT1         ; 4.137 ; 4.183 ; 4.779 ; 4.810 ;
; PC_IN[0]       ; PC_OUT2         ; 3.971 ; 3.980 ; 4.553 ; 4.577 ;
; PC_IN[0]       ; PC_OUT3         ; 4.105 ; 4.143 ; 4.747 ; 4.770 ;
; PC_IN[0]       ; PC_OUT4         ; 4.049 ; 4.059 ; 4.631 ; 4.656 ;
; PC_IN[1]       ; PC_OUT1         ; 3.982 ; 4.022 ; 4.574 ; 4.596 ;
; PC_IN[1]       ; PC_OUT2         ; 3.912 ; 3.921 ; 4.478 ; 4.502 ;
; PC_IN[1]       ; PC_OUT3         ; 4.046 ; 4.084 ; 4.672 ; 4.695 ;
; PC_IN[1]       ; PC_OUT4         ; 3.990 ; 4.000 ; 4.556 ; 4.581 ;
; PC_IN[2]       ; PC_OUT2         ; 3.740 ; 3.757 ; 4.330 ; 4.331 ;
; PC_IN[2]       ; PC_OUT3         ; 4.019 ; 4.057 ; 4.643 ; 4.666 ;
; PC_IN[2]       ; PC_OUT4         ; 3.963 ; 3.973 ; 4.527 ; 4.552 ;
; PC_IN[3]       ; PC_OUT3         ; 3.753 ; 3.785 ; 4.329 ; 4.342 ;
; PC_IN[3]       ; PC_OUT4         ; 3.793 ; 3.803 ; 4.341 ; 4.366 ;
; PC_IN[4]       ; LD_SEL[0]       ;       ; 4.245 ; 4.785 ;       ;
; PC_IN[4]       ; LD_SEL[1]       ; 4.261 ;       ;       ; 4.926 ;
; PC_IN[4]       ; PC_OUT4         ; 3.616 ; 3.634 ; 4.187 ; 4.187 ;
; Q              ; BUS_OUT_SEL[0]  ; 4.293 ; 4.299 ; 4.841 ; 4.978 ;
; Q              ; BUS_OUT_SEL[1]  ; 4.256 ; 4.331 ; 4.890 ; 4.912 ;
; Q              ; BUS_OUT_SEL[2]  ; 4.500 ; 4.371 ; 4.892 ; 5.128 ;
; Q              ; LD_SEL[0]       ; 4.700 ; 4.288 ; 4.809 ; 5.344 ;
; Q              ; LD_SEL[1]       ; 4.814 ;       ;       ; 5.466 ;
; Q              ; LD_SEL[2]       ; 4.695 ;       ;       ; 5.355 ;
; Q              ; LD_SEL[3]       ;       ; 4.440 ; 4.948 ;       ;
; V              ; LD_SEL[3]       ; 4.287 ;       ;       ; 4.960 ;
+----------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; REG_ALU_BUS_SEL ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_SEL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_SEL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_SEL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_OUT_SEL[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_OUT_SEL[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_OUT_SEL[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_OUT_SEL[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LD_SEL[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LD_SEL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LD_SEL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LD_SEL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_MUX_SEL[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_MUX_SEL[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_OUT4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_OUT3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_OUT2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_OUT1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_OUT0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QV_LD_SEL[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QV_LD_SEL[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S2_SEL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S2_SEL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S2_SEL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Instruction[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Q                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_IN[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_IN[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_IN[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_IN[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instruction[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_IN[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_ALU_BUS_SEL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SEL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SEL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SEL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_MUX_SEL[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_MUX_SEL[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; QV_LD_SEL[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; QV_LD_SEL[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S2_SEL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S2_SEL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S2_SEL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_ALU_BUS_SEL ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SEL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SEL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SEL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BUS_OUT_SEL[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LD_SEL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_MUX_SEL[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_MUX_SEL[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_OUT0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; QV_LD_SEL[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; QV_LD_SEL[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S2_SEL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S2_SEL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S2_SEL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 87       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 87       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 166   ; 166  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 222   ; 222  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File lpm_add_sub0.qip not found
    Info (125063): set_global_assignment -name QIP_FILE lpm_add_sub0.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 15 21:43:09 2019
Info: Command: quartus_sta Control_Unit -c Control_Unit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Control_Unit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.905
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.905        -7.015 CLK 
Info (332146): Worst-case hold slack is 0.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.742         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.614        -5.907 CLK 
Info (332146): Worst-case hold slack is 0.678
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.678         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.610        -2.114 CLK 
Info (332146): Worst-case hold slack is 0.394
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.394         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.224 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 561 megabytes
    Info: Processing ended: Wed May 15 21:43:11 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


