# MIPS SoC Hardware Accelerator: DMA Memory Copy

Este repositÃ³rio contÃ©m o projeto final da disciplina de **Linguagem de DescriÃ§Ã£o de Hardware (LDH)**, focado no desenvolvimento de um *System-on-Chip* (SoC) baseado no processador **MIPS_S**.

O objetivo principal foi projetar, implementar e comparar duas abordagens para a transferÃªncia de blocos de memÃ³ria (*memcpy*): uma via **Software (Assembly)** e outra via **Hardware Dedicado (DMA)**, demonstrando o ganho de desempenho obtido com a aceleraÃ§Ã£o por hardware.

## ğŸš€ VisÃ£o Geral do Projeto

O sistema foi desenvolvido para realizar a cÃ³pia de um bloco de texto (~1.5KB) de uma regiÃ£o de memÃ³ria de origem para uma de destino. O projeto Ã© dividido em trÃªs etapas incrementais:

1.  **Projeto 2 (Assembly):** ImplementaÃ§Ã£o do algoritmo `strcpy` em Assembly MIPS.
2.  **Projeto 3 (SimulaÃ§Ã£o de Software):** ValidaÃ§Ã£o do software rodando no processador MIPS_S simulado.
3.  **Projeto 4 (AceleraÃ§Ã£o por Hardware):** Desenvolvimento de um perifÃ©rico **DMA (Direct Memory Access)** em VHDL que assume o controle do barramento e realiza a cÃ³pia de forma autÃ´noma.

## ğŸ› ï¸ Tecnologias Utilizadas

* **Linguagem de Hardware:** VHDL
* **Linguagem de Software:** Assembly MIPS
* **Arquitetura:** Processador MIPS_S (Multiciclo) com BRAMs
* **Ferramentas:** Xilinx ISE Design Suite / Vivado, Simulador MARS
* **Plataforma Alvo:** FPGA Digilent Nexys 2 (Spartan-3E) / Nexys 1 (Spartan-3)

## ğŸ“Š ComparaÃ§Ã£o de Desempenho (Benchmark)

A principal contribuiÃ§Ã£o deste projeto Ã© a anÃ¡lise comparativa entre a execuÃ§Ã£o puramente por software e a execuÃ§Ã£o acelerada por hardware.

| MÃ©trica | Software (CPU MIPS) | Hardware (DMA Controller) |
| :--- | :--- | :--- |
| **MÃ©todo** | InstruÃ§Ãµes (`lbu`, `sb`, `addi`...) | FSM Dedicada (Burst Mode) |
| **Custo por Byte** | ~24 Ciclos de Clock | **3 Ciclos de Clock** |
| **Tempo Total** | ~720 Âµs | **~90 Âµs** |
| **Speedup** | 1x (Base) | **~8x mais rÃ¡pido** |

> **ConclusÃ£o:** O hardware dedicado elimina o *overhead* de busca e decodificaÃ§Ã£o de instruÃ§Ãµes (Fetch/Decode), saturando a largura de banda da memÃ³ria e atingindo uma eficiÃªncia 800% superior.

## ğŸ“‚ Estrutura do RepositÃ³rio

```text
.
â”œâ”€â”€ ğŸ“ Docs/                  # RelatÃ³rio tÃ©cnico e especificaÃ§Ãµes
â”œâ”€â”€ ğŸ“ Project2_Assembly/     # CÃ³digo fonte Assembly (.asm) comentado
â”œâ”€â”€ ğŸ“ Project3_Sim/          # Testbench para validaÃ§Ã£o de software (MIPS_S_Sim)
â”œâ”€â”€ ğŸ“ Project4_Hardware/     # CÃ³digo VHDL do SoC Completo
â”‚   â”œâ”€â”€ DMA_Controller.vhd    # O Acelerador de Hardware (PerifÃ©rico)
â”‚   â”œâ”€â”€ Top_System_Root.vhd   # IntegraÃ§Ã£o MIPS + DMA
â”‚   â”œâ”€â”€ MIPS_S_Core/          # Fontes do processador MIPS_S
â”‚   â””â”€â”€ Constraints.ucf       # Pinagem para FPGA Nexys
â””â”€â”€ ğŸ“ FPGA_Bitstream/        # Arquivo .bit para gravaÃ§Ã£o na placa
