Formålet med denne øvelse er at forstå og bruge de tre forskellige VHDL kode
stilarter: dataflow, behavioural og structural. Desuden skal øvelsen give bedre
indsigt i hvordan kode mappes til hardware på FPGA'en. Vi vil foretage
funktionel og timing simulationer for at verificere koden, inden den afprøves på
boardet.

% Her besvares spørgsmålet: ”Hvorfor?”.  Baseret på din forståelse af
% øvelsesvejledningen, hvad ser du som formålet med øvelsen?  3-5 linjer. 
% Ligesom det indledende i en avisartikel, skal den være kort, præcist og give
% læseren lyst til at læse videre.