{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":157,"name":"system-verilog-assertions"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":143,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":40,"name":"verilog"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":36,"name":"assertion"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":20,"name":"verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":16,"name":"uvm"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":10,"name":"formal-verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":6,"name":"hdl"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":3,"name":"properties"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":3,"name":"delay"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"vlsi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"vhdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"fpga"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"model-checking"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"test-bench"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"register-transfer-level"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"iverilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"asic"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"questasim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"system-verilog-dpi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"synopsys-vcs"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"implication"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"arrays"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"validation"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"for-loop"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"testing"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"recursion"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"functional-programming"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"constraints"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"simulation"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"assert"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"duration"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"modelsim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"frequency-analysis"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"synthesize"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"cadence"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"vpi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"psl"}],"has_more":false,"quota_max":10000,"quota_remaining":2850}