../../../../build/ip/xilinx/bram2m_xilinx/simulation/blk_mem_gen_v8_4.v
../../../ip/xilinx/bram64k_64x1024_xilinx.v
../../../ip/xilinx/bram2m_xilinx.v
../../3RD_PARTY_IP/rtl/altera_mf.v
../../../../verilog/bram64k.v
../../../../verilog/bank64k.v
../../../../verilog/bram2m.v
../../../../verilog/cdru.v
../../../../verilog/cdwu.v
../../../../verilog/maxpool.v
../../../../verilog/mvp.v
../../../../verilog/mvu.v
../../../../verilog/shacc.v
../../../../verilog/vvp.v
../../../../verilog/quantser.v
../../../../verilog/fixedpointscaler.v
../../../../verilog/ram_simple2port.v
../../../lib/utils/utils.sv
../tb/mvu_tester.sv
