### 1. linux->commit
**(45e15c1a375ea380d55880be2f8182cb737b60ed)**
**Kconfig 文件用于定义 Linux 内核中不同架构和配置选项的配置过程。每当编译 Linux 内核时，Kconfig 文件会被用来确定编译选项和配置内容。**

```diff
diff --git a/arch/csky/Kconfig b/arch/csky/Kconfig
index 41d7d614f7a25e..333def12faef9d 100644
--- a/arch/csky/Kconfig
+++ b/arch/csky/Kconfig
@@ -8,6 +8,7 @@ config CSKY
    select ARCH_HAS_SYNC_DMA_FOR_DEVICE
    select ARCH_USE_BUILTIN_BSWAP
    select ARCH_USE_QUEUED_RWLOCKS
+   select ARCH_USE_QUEUED_SPINLOCKS
    select ARCH_WANT_FRAME_POINTERS if !CPU_CK610 && $(cc-option,-mbacktrace)
    select ARCH_WANT_DEFAULT_TOPDOWN_MMAP_LAYOUT
    select COMMON_CLK
```

- 对C-SKY架构（一个由阿里巴巴支持的处理器架构）中对qspinlock支持的新增功能，具体来讲是引入了一种新的自旋锁机制。提交中的核心内容是支持qspinlock（队列自旋锁），这是一个提高并发性能的锁机制，尤其是在多核处理器环境下比传统的自旋锁更加高效。

- qspinlock:（队列自旋锁）是一种用于多核处理器上的锁机制，它比传统的自旋锁（例如 spinlock）更高效，尤其是在多个线程/核竞争同一个锁时。与传统的自旋锁通过不断检查锁的状态（即“忙等”）不同，队列自旋锁将等待的线程排成队列，这样只有一个线程能获得锁，其它线程不会一直占用 CPU，减少了资源浪费和缓存争用。
    - 传统自旋锁（如 spinlock）会导致在多核系统中，多个处理器同时在一个缓存行上“自旋”，也就是频繁读写同一个内存位置，这样会导致缓存一致性问题，影响性能。
    - 队列自旋锁（qspinlock） 是通过将等待获取锁的线程排成队列来减少缓存一致性压力。这样，只有一个线程持有锁，而其它线程会排队，避免了“热循环”（cache thrashing）和无意义的自旋。

`ARCH_USE_QUEUED_SPINLOCKS` 这个配置并不会自动实现 qspinlock，它是一个标志, 通过启用该选项，内核可以选择适当的实现方式来确保多核环境下的高效锁机制。通过 select 语句，内核根据不同的硬件平台来决定是否启用 qspinlock。


```diff
diff --git a/arch/csky/include/asm/Kbuild b/arch/csky/include/asm/Kbuild
index 103207a58f97b2..1117c28cb7e8ab 100644
--- a/arch/csky/include/asm/Kbuild
+++ b/arch/csky/include/asm/Kbuild
@@ -3,10 +3,10 @@ generic-y += asm-offsets.h
 generic-y += extable.h
 generic-y += gpio.h
 generic-y += kvm_para.h
-generic-y += spinlock.h
-generic-y += spinlock_types.h
+generic-y += mcs_spinlock.h
 generic-y += qrwlock.h
 generic-y += qrwlock_types.h
+generic-y += qspinlock.h
 generic-y += parport.h
 generic-y += user.h
 generic-y += vmlinux.lds.h
```

- 这里的删除意味着C-SKY架构不再直接使用这些传统的自旋锁，而是改用一种新的自旋锁机制——MCS自旋锁。
    - spinlock.h通常定义了基于内存屏障的自旋锁实现，这种实现适用于普通的自旋锁，但在多核处理器环境中，当自旋锁竞争非常激烈时，会导致性能瓶颈。
    - spinlock_types.h定义了自旋锁相关的类型（如spinlock_t），这些类型将用于内核中自旋锁的实现和管理。

- `+generic-y += mcs_spinlock.h`:使用MCS自旋锁替代传统的自旋锁。**MCS自旋锁**（Mellor-Crummey and Scott Spinlock）是一种队列型自旋锁（queue-based spinlock）。它的主要特点是，**每个线程都会将自己排入队列**，只有队列头的线程才能获取锁，而其他线程会在各自的节点上自旋。这样，线程之间的冲突会减少，性能得到提高，特别是在多核系统中，避免了传统自旋锁的“长时间自旋等待”问题。
    - **MCS自旋锁的优点**:
        - **减少总线负载**: 与传统自旋锁相比，MCS自旋锁能减少竞争时对内存和总线的压力，因为线程只会在自己的节点上等待，避免了频繁的全局缓存一致性操作。
        - **公平性**: MCS锁保证了公平性，因为线程是按顺序排队获取锁的。
        - **低延迟**: 由于线程等待的地方是本地队列，而不是全局的锁变量，因此它在高并发环境下能够有效降低锁竞争带来的延迟。
    - **为什么改成MCS自旋锁**
        从硬件和软件的角度来看，传统的自旋锁在高并发情况下效率较低，尤其是在多核处理器上，它会导致许多处理器在竞争锁时不断修改共享变量，这样不仅会带来性能损失，还可能引起缓存一致性问题。而MCS自旋锁通过队列化处理来避免了这种情况，特别适合多核处理器环境。
        - **软件方面**: MCS自旋锁不需要每个线程轮流检查锁的状态，而是将等待的线程放入队列中，锁释放时，队列头的线程会被唤醒。
        - **硬件方面**: 由于MCS自旋锁减少了共享内存的修改次数，因此减少了总线的负载。每个线程只会对本地缓存进行操作，避免了内存总线上的频繁冲突。

- `+generic-y += qspinlock.h`:将qspinlock的头文件添加到构建配置中。确保在编译时包含qspinlock.h，这个头文件定义了qspinlock相关的结构和函数。这使得内核可以在C-SKY架构上使用队列自旋锁。


```diff
diff --git a/arch/csky/include/asm/cmpxchg.h b/arch/csky/include/asm/cmpxchg.h
index 5b8faccd65e477..5f693fadb56c9d 100644
--- a/arch/csky/include/asm/cmpxchg.h
+++ b/arch/csky/include/asm/cmpxchg.h
@@ -15,6 +15,26 @@ extern void __bad_xchg(void);
    __typeof__(*(ptr)) __ret;               \
    unsigned long tmp;                  \
    switch (size) {                     \
+   case 2: {                       \           // 处理大小为两字节的原子操作
+       u32 ret;                    \           // 声明了一个 32 位的变量 ret，用于存储操作的返回值。尽管我们处理的是 2 字节（16 位）原子操作，但硬件提供的原子操作一般是基于更大的数据宽度（例如 32 位），因此需要一个 32 位的变量来存储操作结果。
+       u32 shif = ((ulong)__ptr & 2) ? 16 : 0;     \           // 这一行计算 __ptr 地址的偏移量，来决定我们是操作低 16 位还是高 16 位。具体步骤是：__ptr 是一个指针，表示要操作的内存地址。ulong 类型是指指针的无符号长整型表示，用来进行位运算。(__ptr & 2) 判断 __ptr 地址的最低两位：如果最低两位为 10（即 2），则表示指针指向的是高 16 位，所以需要将 16 位操作移位到 16 位。否则，如果最低两位为 00，则表示指针指向的是低 16 位，不需要移位。
+       u32 mask = 0xffff << shif;          \                   // 这行代码创建了一个掩码，用来选择操作的 16 位部分。0xffff表示 16 位的全 1（即 1111111111111111），这个掩码用于提取 16 位数据。shif 用来决定掩码的位置：如果 shif 为 0，表示对低 16 位进行操作。如果 shif 为 16，表示对高 16 位进行操作。
+       __ptr = (__typeof__(ptr))((ulong)__ptr & ~2);   \       // 这行代码通过将指针 __ptr 与 ~2（即 1111111111111110）按位与运算，确保 __ptr 指向的是 16 位对齐的内存地址。因为在某些平台上，指针必须是对齐的，因此我们将指针强制对齐到 2 字节边界。这行代码是确保 __ptr 指向的是低 16 位或高 16 位的正确对齐地址。
+       __asm__ __volatile__ (              \           // 这是内嵌汇编，执行原子操作的核心部分。原子操作是通过 ldex（加载并排它）和 stex（存储并排它）指令来实现的。解释一下各个部分：
+           "1: ldex.w %0, (%4)\n"      \
+           "   and    %1, %0, %2\n"        \
+           "   or     %1, %1, %3\n"        \
+           "   stex.w %1, (%4)\n"      \
+           "   bez    %1, 1b\n"        \
+           : "=&r" (ret), "=&r" (tmp)      \
+           : "r" (~mask),              \
+             "r" ((u32)__new << shif),     \
+             "r" (__ptr)               \
+           : "memory");                \
+       __ret = (__typeof__(*(ptr)))            \
+           ((ret & mask) >> shif);         \           // 这行代码是为了获取最终的 16 位结果，并将其返回：ret & mask：用掩码来提取存储在 ret 中的有效数据部分。>> shif：根据 shif 的值（即决定我们是操作低 16 位还是高 16 位）进行位移操作，获取最终的 16 位结果。
+       break;                      \
+   }                           \
    case 4:                         \
        asm volatile (                  \
        "1: ldex.w      %0, (%3) \n"        \
```

- 添加对2字节原子操作的支持。作用: 这个代码段通过汇编实现了对2字节（16位）原子操作的支持。在C-SKY中，ldex/stex指令是用来执行原子操作的，这些操作允许从内存中加载并排他性存储数据。该代码通过ldex/stex指令实现了cmpxchg（比较交换）操作，并确保操作具有强的前向保证。这意味着，当ldex加载数据时，其他核心无法立即读取该内存区域，直到操作完成。
- **内嵌汇编：**
```asm
1: ldex.w %0, (%4)
and %1, %0, %2
or %1, %1, %3
stex.w %1, (%4)
bez %1, 1b
```
  1. **"1: ldex.w %0, (%4)\n"**
   - `ldex.w` 是加载指令，用于从地址 `%4`（即 `__ptr`）读取 32 位的数据并将其存入寄存器 `%0`（即 `ret`）。该指令确保从内存加载数据时，操作是原子的。
  2. **"and %1, %0, %2\n"**
   - `and` 指令执行位与操作，`%0` 是读取到的原始值，`%2` 是取反后的掩码（`~mask`）。这个操作是为了确保我们仅操作目标数据中的 16 位部分，不受其他位的影响。
  3. **"or %1, %1, %3\n"**
   - `or` 指令执行位或操作，`%1` 是暂存结果，`%3` 是要写入的新的数据值（即 `__new << shif`，左移后数据的 16 位部分）。这个操作将新数据与原始数据进行合并。
  4. **"stex.w %1, (%4)\n"**
   - `stex.w` 是存储并排它指令，将修改后的数据存回到 `%4` 地址（即 `__ptr`）。如果存储成功，操作结束；如果失败，则会重新尝试（因为有其他处理器可能会在此过程中修改了该内存位置）。
  5. **"bez %1, 1b\n"**
   - `bez` 指令是“如果 `%1` 为零，则跳转回标号 1（即重试）”。这是一个自旋锁的实现方式，如果由于并发修改导致当前操作失败，则会重新执行 `ldex` 加载和 `stex` 存储操作，直到操作成功。  


```diff
diff --git a/arch/csky/include/asm/spinlock.h b/arch/csky/include/asm/spinlock.h
new file mode 100644
index 00000000000000..83a2005341f5c8
--- /dev/null
+++ b/arch/csky/include/asm/spinlock.h
@@ -0,0 +1,12 @@
+/* SPDX-License-Identifier: GPL-2.0 */
+
+#ifndef __ASM_CSKY_SPINLOCK_H
+#define __ASM_CSKY_SPINLOCK_H
+
+#include <asm/qspinlock.h>
+#include <asm/qrwlock.h>
+
+/* See include/linux/spinlock.h */
+#define smp_mb__after_spinlock()   smp_mb()
+
+#endif /* __ASM_CSKY_SPINLOCK_H */
```

- 将qspinlock集成到C-SKY的自旋锁实现中。作用: 通过包含qspinlock.h和qrwlock.h头文件，C-SKY架构的自旋锁实现将支持qspinlock。这意味着内核中使用的锁机制将根据需要采用队列自旋锁（qspinlock），提高在多核环境下的效率。


```diff
diff --git a/arch/csky/include/asm/spinlock_types.h b/arch/csky/include/asm/spinlock_types.h
new file mode 100644
index 00000000000000..75bdf3af80ba95
--- /dev/null
+++ b/arch/csky/include/asm/spinlock_types.h
@@ -0,0 +1,9 @@
+/* SPDX-License-Identifier: GPL-2.0 */
+
+#ifndef __ASM_CSKY_SPINLOCK_TYPES_H
+#define __ASM_CSKY_SPINLOCK_TYPES_H
+
+#include <asm-generic/qspinlock_types.h>
+#include <asm-generic/qrwlock_types.h>
+
+#endif /* __ASM_CSKY_SPINLOCK_TYPES_H */
```

- 引入标准的自旋锁类型定义。作用: 这行代码引入了通用的qspinlock_types.h和qrwlock_types.h头文件，这些文件定义了自旋锁和读写锁的基本数据结构和类型。通过这些通用类型的引入，C-SKY平台上的锁实现将更标准化，可以与其他架构的实现保持一致。

#### 硬件角度：

- **缓存一致**:通过一定的规则和通信机制，保证多个核心对共享数据的访问一致性
- MESI协议为例：

| 状态                | 含义                                               |
| ------------------- | -------------------------------------------------- |
| M（Modified）已修改 | 该缓存行已被当前核心修改，与内存不一致，必须回写。 |
| E（Exclusive）独占  | 该缓存行只有当前核心拥有，且与内存一致。           |
| S（Shared）共享     | 该缓存行被多个核心持有，且与内存一致。             |
| I（Invalid）无效    | 该缓存行已被其他核心修改，当前核心不能再使用它。   |

1. **C-SKY 原子操作的硬件支持（ldex/stex 指令）**
C-SKY架构支持的原子操作是通过 `ldex` 和 `stex` 指令实现的。
   - **`ldex`（Load Exclusive）指令：**
     - `ldex` 指令是从内存地址读取数据，并将其加载到寄存器中。**关键是它提供了“排他性”的保证**，即当某个处理器执行 `ldex` 时，其他核心的缓存无法干扰当前的操作。
     - 从硬件角度来看，**`ldex` 会把该内存地址标记为“独占”**，并通知缓存一致性协议（例如 MESI 协议），防止其他核心访问该内存地址，从而保证了操作的原子性。
   - **`stex`（Store Exclusive）指令：**
     - `stex` 指令将寄存器中的数据存回内存地址，并保证该操作是原子的。也就是说，存储操作只有在 `ldex` 已经成功加载并且没有其他核心修改该内存地址的情况下才能执行成功。如果存储失败（因为其他核心修改了该地址），`stex` 会失败并允许重试。
     - 在硬件层面，**`stex` 会将“排他性标记”移除**，并保证写操作是排他的，直到完成。这与多核处理器的缓存一致性协议密切相关，确保在操作过程中内存地址的状态不被其他核心修改。
1. **队列自旋锁的硬件适配（qspinlock）**
**qspinlock** 是一种高效的自旋锁机制，它依赖于硬件提供的强一致性保证（如 `ldex` 和 `stex`）来优化多核处理器环境中的性能。硬件如何支持这种锁的机制，直接影响了其在多核环境下的效率。
- **队列自旋锁的基本工作原理：**
  - 队列自旋锁是一种改进的自旋锁机制，**通过引入队列结构使得等待锁的线程排队，而不是让它们忙等**。传统的自旋锁会使得所有等待的线程同时尝试获取锁，导致“缓存一致性”问题，增加内存访问延迟。队列自旋锁通过避免这种“全体忙等”状态，降低了缓存一致性协议的负担，提高了多核环境中的效率。
- **硬件支持：**
  - **强一致性保证：**
    - 队列自旋锁的实现依赖于硬件提供的强一致性保证（例如 `ldex` 和 `stex`）来实现锁的原子操作。具体来说，当一个线程要获取锁时，它会执行一个原子操作（通常是 `ldex` 加 `stex`）。通过使用这些原子操作，硬件保证了只有一个核心能够成功地将锁的状态修改为“已占用”。从而避免了数据竞争问题。
  - **自旋锁队列：**
    - 当多个线程竞争一个队列自旋锁时，硬件通过适当的缓存一致性协议和 `ldex` / `stex` 指令，确保锁的状态更新时不会被其他核心“干扰”。
    - 队列自旋锁的实现通常将线程的等待状态存储在一个共享队列中，这样每个线程可以等待前一个线程释放锁。在多核系统中，线程排队可以减少多线程访问同一内存地址的冲突。硬件通过 `ldex` 和 `stex` 保证了每个线程修改共享状态时的原子性，从而避免了多线程访问共享资源时的冲突。

1. **硬件支持对性能的影响**

- **缓存一致性与内存访问效率：**
  - 在多核系统中，缓存一致性协议（如 MESI）在多个核心同时访问同一内存位置时，扮演着至关重要的角色。当使用传统的自旋锁时，多个核心可能同时修改同一锁的状态，导致缓存失效和大量的内存访问，这对性能造成很大影响。
  - **队列自旋锁通过减少无谓的缓存一致性消息**，显著提高了锁的性能。在 `qspinlock` 中，线程通过排队来避免频繁修改锁的状态，从而减少了缓存一致性协议的开销。
- **降低竞争：**
  - 由于队列自旋锁的“排队”特性，线程在等待锁时不会对锁进行频繁的竞争和重试。硬件通过 `ldex` 和 `stex` 指令，确保只有一个核心能成功地修改锁的状态，其他核心则会继续等待。这种机制在高并发情况下，能够显著降低“竞争”带来的性能瓶颈。


### 2. linux->commit
**(7f8030cea33001d08cdaf2ee5a24385b2c3f723e)**
**Kconfig 文件用于定义 Linux 内核中不同架构和配置选项的配置过程。每当编译 Linux 内核时，Kconfig 文件会被用来确定编译选项和配置内容。**


```diff
diff --git a/arch/csky/Kconfig b/arch/csky/Kconfig
index 333def12faef9d..b23458b5c74f6d 100644
--- a/arch/csky/Kconfig
+++ b/arch/csky/Kconfig
@@ -9,6 +9,32 @@ config CSKY
 	select ARCH_USE_BUILTIN_BSWAP
 	select ARCH_USE_QUEUED_RWLOCKS
 	select ARCH_USE_QUEUED_SPINLOCKS
+	select ARCH_INLINE_READ_LOCK if !PREEMPTION
+	select ARCH_INLINE_READ_LOCK_BH if !PREEMPTION
+	select ARCH_INLINE_READ_LOCK_IRQ if !PREEMPTION
+	select ARCH_INLINE_READ_LOCK_IRQSAVE if !PREEMPTION
+	select ARCH_INLINE_READ_UNLOCK if !PREEMPTION
+	select ARCH_INLINE_READ_UNLOCK_BH if !PREEMPTION
+	select ARCH_INLINE_READ_UNLOCK_IRQ if !PREEMPTION
+	select ARCH_INLINE_READ_UNLOCK_IRQRESTORE if !PREEMPTION
+	select ARCH_INLINE_WRITE_LOCK if !PREEMPTION
+	select ARCH_INLINE_WRITE_LOCK_BH if !PREEMPTION
+	select ARCH_INLINE_WRITE_LOCK_IRQ if !PREEMPTION
+	select ARCH_INLINE_WRITE_LOCK_IRQSAVE if !PREEMPTION
+	select ARCH_INLINE_WRITE_UNLOCK if !PREEMPTION
+	select ARCH_INLINE_WRITE_UNLOCK_BH if !PREEMPTION
+	select ARCH_INLINE_WRITE_UNLOCK_IRQ if !PREEMPTION
+	select ARCH_INLINE_WRITE_UNLOCK_IRQRESTORE if !PREEMPTION
+	select ARCH_INLINE_SPIN_TRYLOCK if !PREEMPTION
+	select ARCH_INLINE_SPIN_TRYLOCK_BH if !PREEMPTION
+	select ARCH_INLINE_SPIN_LOCK if !PREEMPTION
+	select ARCH_INLINE_SPIN_LOCK_BH if !PREEMPTION
+	select ARCH_INLINE_SPIN_LOCK_IRQ if !PREEMPTION
+	select ARCH_INLINE_SPIN_LOCK_IRQSAVE if !PREEMPTION
+	select ARCH_INLINE_SPIN_UNLOCK if !PREEMPTION
+	select ARCH_INLINE_SPIN_UNLOCK_BH if !PREEMPTION
+	select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPTION
+	select ARCH_INLINE_SPIN_UNLOCK_IRQRESTORE if !PREEMPTION
 	select ARCH_WANT_FRAME_POINTERS if !CPU_CK610 && $(cc-option,-mbacktrace)
 	select ARCH_WANT_DEFAULT_TOPDOWN_MMAP_LAYOUT
 	select COMMON_CLK
```

- 这些修改的主要目的是为 CSKY 架构提供在没有抢占（`!PREEMPTION`）的情况下使用内联锁（inline locks）的一些配置选项。下面是逐行讲解：

- **内联读锁**

```diff
+	select ARCH_INLINE_READ_LOCK if !PREEMPTION
```
- `ARCH_INLINE_READ_LOCK`：选择内联读锁操作。这是一个优化机制，当没有启用抢占时，使用内联函数来实现读锁操作，以避免函数调用的开销，从而提高性能。

```diff
+	select ARCH_INLINE_READ_LOCK_BH if !PREEMPTION
```
- `ARCH_INLINE_READ_LOCK_BH`：专门用于软中断上下文（软中断上下文指的是一个轻量级的中断服务过程）

```diff
+	select ARCH_INLINE_READ_LOCK_IRQ if !PREEMPTION
```
- `ARCH_INLINE_READ_LOCK_IRQ`：用于处理中断上下文（IRQ）。

```diff
+	select ARCH_INLINE_READ_LOCK_IRQSAVE if !PREEMPTION
```
- `ARCH_INLINE_READ_LOCK_IRQSAVE`：用于处理中断上下文并保存中断标志

- **内联读解锁**

```diff
+	select ARCH_INLINE_READ_UNLOCK if !PREEMPTION
```
- `ARCH_INLINE_READ_UNLOCK`：选择内联读解锁操作，这与内联读锁相对。在没有抢占的情况下，执行内联解锁操作，以提高性能。

```diff
+	select ARCH_INLINE_READ_UNLOCK_BH if !PREEMPTION
```
- `ARCH_INLINE_READ_UNLOCK_BH`：软中断上下文

```diff
+	select ARCH_INLINE_READ_UNLOCK_IRQ if !PREEMPTION
```
- `ARCH_INLINE_READ_UNLOCK_IRQ`：中断上下文（IRQ）

```diff
+	select ARCH_INLINE_READ_UNLOCK_IRQRESTORE if !PREEMPTION
```
- `ARCH_INLINE_READ_UNLOCK_IRQRESTORE`：处理完中断后恢复中断标志

#### 内联写锁

```diff
+	select ARCH_INLINE_WRITE_LOCK if !PREEMPTION
```
- `ARCH_INLINE_WRITE_LOCK`：选择内联写锁操作。与内联读锁类似，当没有启用抢占时，内联写锁减少了锁操作的开销，提高性能。

- ............

#### 内联写解锁

```diff
+	select ARCH_INLINE_WRITE_UNLOCK if !PREEMPTION
```
- `ARCH_INLINE_WRITE_UNLOCK`：选择内联写解锁操作。这与内联写锁相对，执行解锁操作时也会减少函数调用开销，确保高效性。

- ...........

#### 内联自旋锁（Spin Lock）

```diff
+	select ARCH_INLINE_SPIN_TRYLOCK if !PREEMPTION
```
- `ARCH_INLINE_SPIN_TRYLOCK`：选择内联自旋锁的尝试获取（`trylock`）操作。这通常用于非阻塞的锁操作，允许在没有抢占的情况下高效地尝试获取锁。

```diff
+	select ARCH_INLINE_SPIN_TRYLOCK_BH if !PREEMPTION
```
- `ARCH_INLINE_SPIN_TRYLOCK_BH`：选择内联自旋锁的尝试获取操作，用于软中断上下文。

```diff
+	select ARCH_INLINE_SPIN_LOCK if !PREEMPTION
```
- `ARCH_INLINE_SPIN_LOCK`：选择内联自旋锁的获取操作。在没有抢占的情况下，内联自旋锁能够提高性能，避免了函数调用的开销。

```diff
+	select ARCH_INLINE_SPIN_LOCK_BH if !PREEMPTION
```
- `ARCH_INLINE_SPIN_LOCK_BH`：选择内联自旋锁，在软中断上下文中使用。

```diff
+	select ARCH_INLINE_SPIN_LOCK_IRQ if !PREEMPTION
```
- `ARCH_INLINE_SPIN_LOCK_IRQ`：选择内联自旋锁，用于处理中断上下文。

```diff
+	select ARCH_INLINE_SPIN_LOCK_IRQSAVE if !PREEMPTION
```
- `ARCH_INLINE_SPIN_LOCK_IRQSAVE`：选择内联自旋锁，处理过程中保存中断标志。

#### 内联自旋解锁

```diff
+	select ARCH_INLINE_SPIN_UNLOCK if !PREEMPTION
```
- `ARCH_INLINE_SPIN_UNLOCK`：选择内联自旋锁的解锁操作。与内联自旋锁获取操作类似，这可以提高解锁操作的效率。

```diff
+	select ARCH_INLINE_SPIN_UNLOCK_BH if !PREEMPTION
```
- `ARCH_INLINE_SPIN_UNLOCK_BH`：选择内联自旋锁解锁操作，在软中断上下文中进行解锁。

```diff
+	select ARCH_INLINE_SPIN_UNLOCK_IRQ if !PREEMPTION
```
- `ARCH_INLINE_SPIN_UNLOCK_IRQ`：选择内联自旋锁解锁操作，在中断上下文中进行解锁。

```diff
+	select ARCH_INLINE_SPIN_UNLOCK_IRQRESTORE if !PREEMPTION
```
- `ARCH_INLINE_SPIN_UNLOCK_IRQRESTORE`：选择内联自旋锁解锁操作，并恢复中断标志，确保中断状态的正确恢复。

**总结：**
- **这些修改为 `CSKY` 架构提供了大量的内联锁选项，用于优化不同上下文下的锁和解锁操作。特别是在没有抢占的情况下，内联锁能够显著减少函数调用开销，提高性能。尤其是对于高并发和实时应用系统中的关键代码路径，减少锁竞争的成本**
- **添加的锁包括：**
  - **读锁**（`ARCH_INLINE_READ_LOCK`，`ARCH_INLINE_READ_UNLOCK`）
  - **写锁**（`ARCH_INLINE_WRITE_LOCK`，`ARCH_INLINE_WRITE_UNLOCK`）
  - **自旋锁**（`ARCH_INLINE_SPIN_LOCK`，`ARCH_INLINE_SPIN_UNLOCK`）



### 3. linux->commit
**(982d007a6eec4a0abb404d2355eeec2c041c61ea)**

```diff

diff --git a/arch/x86/Kconfig.cpu b/arch/x86/Kconfig.cpu
index 527519b8a9f999..f2824fb8c79cad 100644
--- a/arch/x86/Kconfig.cpu
+++ b/arch/x86/Kconfig.cpu
@@ -400,7 +400,7 @@ config X86_TSC
 
 config X86_CMPXCHG64
 	def_bool y
-	depends on X86_PAE || X86_64
+	depends on X86_PAE || X86_64 || MCORE2 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MATOM
 
 # this should be set for all -march=.. options where the compiler
 # generates cmov.
@@ -412,6 +412,7 @@ config X86_MINIMUM_CPU_FAMILY
 	int
 	default "64" if X86_64
 	default "6" if X86_32 && X86_P6_NOP
+	default "5" if X86_32 && X86_CMPXCHG64
 	default "4" if X86_32 && (X86_XADD || X86_CMPXCHG || X86_BSWAP || X86_WP_WORKS_OK)
 	default "3"
 
```

这段代码是一个关于 x86 架构的补丁，目的是优化 `cmpxchg64()`（64位比较交换指令）函数的生成方式，特别是在构建时通过减少不必要的代码支持来提升性能。下面是对每一行修改的逐行讲解。

- 1. **修改 `config X86_CMPXCHG64` 相关部分：**
      ```diff
      config X86_CMPXCHG64
              def_bool y
      -	depends on X86_PAE || X86_64
      +	depends on X86_PAE || X86_64 || MCORE2 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MATOM
      ```
  - `config X86_CMPXCHG64`: 这是一个配置选项，用于启用对 `cmpxchg64()`（64位比较交换指令）的支持。`def_bool y` 表示默认启用此选项。
  - `depends on X86_PAE || X86_64`: 原先的依赖条件是，必须启用 PAE（Physical Address Extension，物理地址扩展）或 x86_64（64位架构），才能启用此选项。
  - `+depends on X86_PAE || X86_64 || MCORE2 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MATOM`: 这行代码修改了 `depends on` 条件，增加了对多个旧款 Intel CPU（如 Core2、Pentium4、PentiumM 等）的支持，使得这些 CPU 也能启用 `cmpxchg64()`。
  - **解释：**
    - 这个改动的目的是扩展对 `cmpxchg64()` 指令的支持，使得除了 PAE 或 64位系统之外，一些较旧的 Intel 处理器（例如 Core2 和 Pentium 系列）也能使用此指令。这样能确保更多的硬件平台能够受益于优化，特别是在较旧的 x86 系统上。
- 2.  **修改 `config X86_MINIMUM_CPU_FAMILY` 相关部分：**
        ```diff
        config X86_MINIMUM_CPU_FAMILY
                int
                default "64" if X86_64
                default "6" if X86_32 && X86_P6_NOP
        +	default "5" if X86_32 && X86_CMPXCHG64
                default "4" if X86_32 && (X86_XADD || X86_CMPXCHG || X86_BSWAP || X86_WP_WORKS_OK)
                default "3"
        ```
  - `config X86_MINIMUM_CPU_FAMILY`: 这个配置选项用于设置最小支持的 CPU 家族。它指定了支持的最低 CPU 家族版本号，以便编译器能够针对该版本生成优化代码。
  - `default "64" if X86_64`: 如果系统是 64 位的，默认最低支持 CPU 家族为 64。
  - `default "6" if X86_32 && X86_P6_NOP`: 如果系统是 32 位并且支持 P6 指令集（Pentium Pro 等），默认最低支持 CPU 家族为 6。
  - **`+default "5" if X86_32 && X86_CMPXCHG64`: 这行代码是新增的，表示如果系统是 32 位并且启用了 `cmpxchg64()` 支持（即 `X86_CMPXCHG64` 配置项启用），则默认最低支持 CPU 家族为 5。家族 5 对应的处理器包括 Pentium II、Pentium III 和一些早期的 Pentium 处理器。**
  - `default "4" if X86_32 && (X86_XADD || X86_CMPXCHG || X86_BSWAP || X86_WP_WORKS_OK)`: 如果系统是 32 位并且支持其他相关指令（如 `XADD`、`CMPXCHG`、`BSWAP` 等），默认最低支持 CPU 家族为 4。
  - `default "3"`: 这是默认值，适用于大多数情况下，最低支持 CPU 家族为 3。
  - **解释：**
    - 这段修改的目的是根据 CPU 的指令集支持来调整最低支持的 CPU 家族。例如，在启用 `cmpxchg64()` 的情况下，设置最低支持的 CPU 家族为 5，这样就能确保对更早期的处理器（如 Pentium II 和 Pentium III）提供兼容性。

**总结**
- **这次补丁的目的是优化 `cmpxchg64()` 指令的使用，在构建时避免不必要的替代代码，从而减少支持代码的冗余，提高性能。**
- **扩展了对更多 Intel 处理器的支持，特别是一些较旧的 x86 CPU。**
- **在最低 CPU 家族设置上进行微调，以适应启用 `cmpxchg64()` 的 CPU。**
- **通过这些修改，内核能够更智能地决定在哪些平台启用 `cmpxchg64()`，从而在支持的硬件上提供更高效的原子操作实现。**
