时钟 同步 电路 本发明 公开 了 一种 应用 于 高速 并行 数据 串行化 系统 当中 的 时钟 同步 电路 ， 包括 一个 延时 链 模块 、 延时 链 控制 模块 、 采样 模块 和 电平 转换 模块 。 以上 模块 在 树结构 并串 转换 电路 和 移位 寄存器 并串 转换 电路 结合 的 高速 并行 数据 串行化 系统 中 形成 一个 可控 的 延时 链 回路 ， 通过 对 CMOS ? Logical 时钟 电平 的 延时 ， 达到 两种 不同 电 平时 钟 的 同步 。 本发明 与 现有 技术 相比 ， 延时 是 可控 的 ， 且 大大 节约 了 系统 功耗 。 
