.include "macros.inc"

.section .data, "wa"
.balign 0x8
.global switch_80399348
switch_80399348:
	.incbin "baserom.dol", 0x395448, 0x1C
.global switch_80399364
switch_80399364:
	.incbin "baserom.dol", 0x395464, 0x1C

.section .bss, "wa"
.balign 0x8
g_CurrentSequence:
	.skip 0x4
IsTRKConnected:
	.skip 0x4

.section .rodata, "a"
.balign 0x8
.global lbl_8037C2A8
lbl_8037C2A8:
	.string "\nMetroTRK Option : SerialIO - "
    .string ""
    .string "Enable\n"
    .string "Disable\n"

.section .text, "ax"
.global TRKDoSetOption
TRKDoSetOption:
/* 800C2160 000BD060  94 21 FF B0 */	stwu r1, -0x50(r1)
/* 800C2164 000BD064  7C 08 02 A6 */	mflr r0
/* 800C2168 000BD068  3C 80 80 38 */	lis r4, lbl_8037C2A8@ha
/* 800C216C 000BD06C  90 01 00 54 */	stw r0, 0x54(r1)
/* 800C2170 000BD070  93 E1 00 4C */	stw r31, 0x4c(r1)
/* 800C2174 000BD074  3B E4 C2 A8 */	addi r31, r4, lbl_8037C2A8@l
/* 800C2178 000BD078  93 C1 00 48 */	stw r30, 0x48(r1)
/* 800C217C 000BD07C  88 03 00 18 */	lbz r0, 0x18(r3)
/* 800C2180 000BD080  8B C3 00 1C */	lbz r30, 0x1c(r3)
/* 800C2184 000BD084  28 00 00 01 */	cmplwi r0, 1
/* 800C2188 000BD088  40 82 00 30 */	bne lbl_800C21B8
/* 800C218C 000BD08C  38 7F 00 00 */	addi r3, r31, 0
/* 800C2190 000BD090  4B FF FE 01 */	bl usr_puts_serial
/* 800C2194 000BD094  28 1E 00 00 */	cmplwi r30, 0
/* 800C2198 000BD098  41 82 00 10 */	beq lbl_800C21A8
/* 800C219C 000BD09C  38 7F 00 20 */	addi r3, r31, 0x20
/* 800C21A0 000BD0A0  4B FF FD F1 */	bl usr_puts_serial
/* 800C21A4 000BD0A4  48 00 00 0C */	b lbl_800C21B0
lbl_800C21A8:
/* 800C21A8 000BD0A8  38 7F 00 28 */	addi r3, r31, 0x28
/* 800C21AC 000BD0AC  4B FF FD E5 */	bl usr_puts_serial
lbl_800C21B0:
/* 800C21B0 000BD0B0  7F C3 F3 78 */	mr r3, r30
/* 800C21B4 000BD0B4  48 00 40 89 */	bl SetUseSerialIO
lbl_800C21B8:
/* 800C21B8 000BD0B8  38 61 00 08 */	addi r3, r1, 8
/* 800C21BC 000BD0BC  38 80 00 00 */	li r4, 0
/* 800C21C0 000BD0C0  38 A0 00 40 */	li r5, 0x40
/* 800C21C4 000BD0C4  4B F4 1F 71 */	bl TRK_memset
/* 800C21C8 000BD0C8  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C21CC 000BD0CC  38 00 00 80 */	li r0, 0x80
/* 800C21D0 000BD0D0  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C21D4 000BD0D4  38 C0 00 40 */	li r6, 0x40
/* 800C21D8 000BD0D8  81 09 00 00 */	lwz r8, 0(r9)
/* 800C21DC 000BD0DC  38 A0 00 00 */	li r5, 0
/* 800C21E0 000BD0E0  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C21E4 000BD0E4  38 61 00 08 */	addi r3, r1, 8
/* 800C21E8 000BD0E8  38 E8 00 01 */	addi r7, r8, 1
/* 800C21EC 000BD0EC  38 80 00 40 */	li r4, 0x40
/* 800C21F0 000BD0F0  91 01 00 14 */	stw r8, 0x14(r1)
/* 800C21F4 000BD0F4  38 07 00 01 */	addi r0, r7, 1
/* 800C21F8 000BD0F8  90 E9 00 00 */	stw r7, 0(r9)
/* 800C21FC 000BD0FC  90 C1 00 08 */	stw r6, 8(r1)
/* 800C2200 000BD100  98 A1 00 10 */	stb r5, 0x10(r1)
/* 800C2204 000BD104  90 09 00 00 */	stw r0, 0(r9)
/* 800C2208 000BD108  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C220C 000BD10C  48 00 3C A1 */	bl TRKWriteUARTN
/* 800C2210 000BD110  80 01 00 54 */	lwz r0, 0x54(r1)
/* 800C2214 000BD114  38 60 00 00 */	li r3, 0
/* 800C2218 000BD118  83 E1 00 4C */	lwz r31, 0x4c(r1)
/* 800C221C 000BD11C  83 C1 00 48 */	lwz r30, 0x48(r1)
/* 800C2220 000BD120  7C 08 03 A6 */	mtlr r0
/* 800C2224 000BD124  38 21 00 50 */	addi r1, r1, 0x50
/* 800C2228 000BD128  4E 80 00 20 */	blr 

.global TRKDoStop
TRKDoStop:
/* 800C222C 000BD12C  94 21 FF B0 */	stwu r1, -0x50(r1)
/* 800C2230 000BD130  7C 08 02 A6 */	mflr r0
/* 800C2234 000BD134  90 01 00 54 */	stw r0, 0x54(r1)
/* 800C2238 000BD138  93 E1 00 4C */	stw r31, 0x4c(r1)
/* 800C223C 000BD13C  48 00 1C 5D */	bl TRKTargetStop
/* 800C2240 000BD140  2C 03 07 04 */	cmpwi r3, 0x704
/* 800C2244 000BD144  41 82 00 2C */	beq lbl_800C2270
/* 800C2248 000BD148  40 80 00 10 */	bge lbl_800C2258
/* 800C224C 000BD14C  2C 03 00 00 */	cmpwi r3, 0
/* 800C2250 000BD150  41 82 00 18 */	beq lbl_800C2268
/* 800C2254 000BD154  48 00 00 34 */	b lbl_800C2288
lbl_800C2258:
/* 800C2258 000BD158  2C 03 07 06 */	cmpwi r3, 0x706
/* 800C225C 000BD15C  41 82 00 24 */	beq lbl_800C2280
/* 800C2260 000BD160  40 80 00 28 */	bge lbl_800C2288
/* 800C2264 000BD164  48 00 00 14 */	b lbl_800C2278
lbl_800C2268:
/* 800C2268 000BD168  3B E0 00 00 */	li r31, 0
/* 800C226C 000BD16C  48 00 00 20 */	b lbl_800C228C
lbl_800C2270:
/* 800C2270 000BD170  3B E0 00 21 */	li r31, 0x21
/* 800C2274 000BD174  48 00 00 18 */	b lbl_800C228C
lbl_800C2278:
/* 800C2278 000BD178  3B E0 00 22 */	li r31, 0x22
/* 800C227C 000BD17C  48 00 00 10 */	b lbl_800C228C
lbl_800C2280:
/* 800C2280 000BD180  3B E0 00 20 */	li r31, 0x20
/* 800C2284 000BD184  48 00 00 08 */	b lbl_800C228C
lbl_800C2288:
/* 800C2288 000BD188  3B E0 00 01 */	li r31, 1
lbl_800C228C:
/* 800C228C 000BD18C  38 61 00 08 */	addi r3, r1, 8
/* 800C2290 000BD190  38 80 00 00 */	li r4, 0
/* 800C2294 000BD194  38 A0 00 40 */	li r5, 0x40
/* 800C2298 000BD198  4B F4 1E 9D */	bl TRK_memset
/* 800C229C 000BD19C  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C22A0 000BD1A0  38 00 00 80 */	li r0, 0x80
/* 800C22A4 000BD1A4  39 03 D6 90 */	addi r8, r3, g_CurrentSequence@l
/* 800C22A8 000BD1A8  38 A0 00 40 */	li r5, 0x40
/* 800C22AC 000BD1AC  80 E8 00 00 */	lwz r7, 0(r8)
/* 800C22B0 000BD1B0  38 61 00 08 */	addi r3, r1, 8
/* 800C22B4 000BD1B4  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C22B8 000BD1B8  38 80 00 40 */	li r4, 0x40
/* 800C22BC 000BD1BC  38 C7 00 01 */	addi r6, r7, 1
/* 800C22C0 000BD1C0  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C22C4 000BD1C4  38 06 00 01 */	addi r0, r6, 1
/* 800C22C8 000BD1C8  90 C8 00 00 */	stw r6, 0(r8)
/* 800C22CC 000BD1CC  90 A1 00 08 */	stw r5, 8(r1)
/* 800C22D0 000BD1D0  9B E1 00 10 */	stb r31, 0x10(r1)
/* 800C22D4 000BD1D4  90 08 00 00 */	stw r0, 0(r8)
/* 800C22D8 000BD1D8  90 C1 00 14 */	stw r6, 0x14(r1)
/* 800C22DC 000BD1DC  48 00 3B D1 */	bl TRKWriteUARTN
/* 800C22E0 000BD1E0  80 01 00 54 */	lwz r0, 0x54(r1)
/* 800C22E4 000BD1E4  38 60 00 00 */	li r3, 0
/* 800C22E8 000BD1E8  83 E1 00 4C */	lwz r31, 0x4c(r1)
/* 800C22EC 000BD1EC  7C 08 03 A6 */	mtlr r0
/* 800C22F0 000BD1F0  38 21 00 50 */	addi r1, r1, 0x50
/* 800C22F4 000BD1F4  4E 80 00 20 */	blr 

.global TRKDoStep
TRKDoStep:
/* 800C22F8 000BD1F8  94 21 FE A0 */	stwu r1, -0x160(r1)
/* 800C22FC 000BD1FC  7C 08 02 A6 */	mflr r0
/* 800C2300 000BD200  38 80 00 00 */	li r4, 0
/* 800C2304 000BD204  90 01 01 64 */	stw r0, 0x164(r1)
/* 800C2308 000BD208  BF 61 01 4C */	stmw r27, 0x14c(r1)
/* 800C230C 000BD20C  7C 7B 1B 78 */	mr r27, r3
/* 800C2310 000BD210  4B FF F8 95 */	bl TRKSetBufferPosition
/* 800C2314 000BD214  8B FB 00 18 */	lbz r31, 0x18(r27)
/* 800C2318 000BD218  83 BB 00 20 */	lwz r29, 0x20(r27)
/* 800C231C 000BD21C  2C 1F 00 10 */	cmpwi r31, 0x10
/* 800C2320 000BD220  83 9B 00 24 */	lwz r28, 0x24(r27)
/* 800C2324 000BD224  41 82 00 2C */	beq lbl_800C2350
/* 800C2328 000BD228  40 80 00 1C */	bge lbl_800C2344
/* 800C232C 000BD22C  2C 1F 00 01 */	cmpwi r31, 1
/* 800C2330 000BD230  41 82 00 8C */	beq lbl_800C23BC
/* 800C2334 000BD234  40 80 00 FC */	bge lbl_800C2430
/* 800C2338 000BD238  2C 1F 00 00 */	cmpwi r31, 0
/* 800C233C 000BD23C  40 80 00 14 */	bge lbl_800C2350
/* 800C2340 000BD240  48 00 00 F0 */	b lbl_800C2430
lbl_800C2344:
/* 800C2344 000BD244  2C 1F 00 12 */	cmpwi r31, 0x12
/* 800C2348 000BD248  40 80 00 E8 */	bge lbl_800C2430
/* 800C234C 000BD24C  48 00 00 70 */	b lbl_800C23BC
lbl_800C2350:
/* 800C2350 000BD250  8B DB 00 1C */	lbz r30, 0x1c(r27)
/* 800C2354 000BD254  28 1E 00 01 */	cmplwi r30, 1
/* 800C2358 000BD258  40 80 01 38 */	bge lbl_800C2490
/* 800C235C 000BD25C  38 61 01 08 */	addi r3, r1, 0x108
/* 800C2360 000BD260  38 80 00 00 */	li r4, 0
/* 800C2364 000BD264  38 A0 00 40 */	li r5, 0x40
/* 800C2368 000BD268  4B F4 1D CD */	bl TRK_memset
/* 800C236C 000BD26C  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2370 000BD270  38 00 00 80 */	li r0, 0x80
/* 800C2374 000BD274  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2378 000BD278  38 C0 00 40 */	li r6, 0x40
/* 800C237C 000BD27C  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2380 000BD280  38 A0 00 11 */	li r5, 0x11
/* 800C2384 000BD284  98 01 01 0C */	stb r0, 0x10c(r1)
/* 800C2388 000BD288  38 61 01 08 */	addi r3, r1, 0x108
/* 800C238C 000BD28C  38 E8 00 01 */	addi r7, r8, 1
/* 800C2390 000BD290  38 80 00 40 */	li r4, 0x40
/* 800C2394 000BD294  91 01 01 14 */	stw r8, 0x114(r1)
/* 800C2398 000BD298  38 07 00 01 */	addi r0, r7, 1
/* 800C239C 000BD29C  90 E9 00 00 */	stw r7, 0(r9)
/* 800C23A0 000BD2A0  90 C1 01 08 */	stw r6, 0x108(r1)
/* 800C23A4 000BD2A4  98 A1 01 10 */	stb r5, 0x110(r1)
/* 800C23A8 000BD2A8  90 09 00 00 */	stw r0, 0(r9)
/* 800C23AC 000BD2AC  90 E1 01 14 */	stw r7, 0x114(r1)
/* 800C23B0 000BD2B0  48 00 3A FD */	bl TRKWriteUARTN
/* 800C23B4 000BD2B4  38 60 00 00 */	li r3, 0
/* 800C23B8 000BD2B8  48 00 02 00 */	b lbl_800C25B8
lbl_800C23BC:
/* 800C23BC 000BD2BC  48 00 1D 15 */	bl TRKTargetGetPC
/* 800C23C0 000BD2C0  7C 03 E8 40 */	cmplw r3, r29
/* 800C23C4 000BD2C4  41 80 00 0C */	blt lbl_800C23D0
/* 800C23C8 000BD2C8  7C 03 E0 40 */	cmplw r3, r28
/* 800C23CC 000BD2CC  40 81 00 C4 */	ble lbl_800C2490
lbl_800C23D0:
/* 800C23D0 000BD2D0  38 61 00 C8 */	addi r3, r1, 0xc8
/* 800C23D4 000BD2D4  38 80 00 00 */	li r4, 0
/* 800C23D8 000BD2D8  38 A0 00 40 */	li r5, 0x40
/* 800C23DC 000BD2DC  4B F4 1D 59 */	bl TRK_memset
/* 800C23E0 000BD2E0  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C23E4 000BD2E4  38 00 00 80 */	li r0, 0x80
/* 800C23E8 000BD2E8  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C23EC 000BD2EC  38 C0 00 40 */	li r6, 0x40
/* 800C23F0 000BD2F0  81 09 00 00 */	lwz r8, 0(r9)
/* 800C23F4 000BD2F4  38 A0 00 11 */	li r5, 0x11
/* 800C23F8 000BD2F8  98 01 00 CC */	stb r0, 0xcc(r1)
/* 800C23FC 000BD2FC  38 61 00 C8 */	addi r3, r1, 0xc8
/* 800C2400 000BD300  38 E8 00 01 */	addi r7, r8, 1
/* 800C2404 000BD304  38 80 00 40 */	li r4, 0x40
/* 800C2408 000BD308  91 01 00 D4 */	stw r8, 0xd4(r1)
/* 800C240C 000BD30C  38 07 00 01 */	addi r0, r7, 1
/* 800C2410 000BD310  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2414 000BD314  90 C1 00 C8 */	stw r6, 0xc8(r1)
/* 800C2418 000BD318  98 A1 00 D0 */	stb r5, 0xd0(r1)
/* 800C241C 000BD31C  90 09 00 00 */	stw r0, 0(r9)
/* 800C2420 000BD320  90 E1 00 D4 */	stw r7, 0xd4(r1)
/* 800C2424 000BD324  48 00 3A 89 */	bl TRKWriteUARTN
/* 800C2428 000BD328  38 60 00 00 */	li r3, 0
/* 800C242C 000BD32C  48 00 01 8C */	b lbl_800C25B8
lbl_800C2430:
/* 800C2430 000BD330  38 61 00 88 */	addi r3, r1, 0x88
/* 800C2434 000BD334  38 80 00 00 */	li r4, 0
/* 800C2438 000BD338  38 A0 00 40 */	li r5, 0x40
/* 800C243C 000BD33C  4B F4 1C F9 */	bl TRK_memset
/* 800C2440 000BD340  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2444 000BD344  38 00 00 80 */	li r0, 0x80
/* 800C2448 000BD348  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C244C 000BD34C  38 C0 00 40 */	li r6, 0x40
/* 800C2450 000BD350  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2454 000BD354  38 A0 00 12 */	li r5, 0x12
/* 800C2458 000BD358  98 01 00 8C */	stb r0, 0x8c(r1)
/* 800C245C 000BD35C  38 61 00 88 */	addi r3, r1, 0x88
/* 800C2460 000BD360  38 E8 00 01 */	addi r7, r8, 1
/* 800C2464 000BD364  38 80 00 40 */	li r4, 0x40
/* 800C2468 000BD368  91 01 00 94 */	stw r8, 0x94(r1)
/* 800C246C 000BD36C  38 07 00 01 */	addi r0, r7, 1
/* 800C2470 000BD370  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2474 000BD374  90 C1 00 88 */	stw r6, 0x88(r1)
/* 800C2478 000BD378  98 A1 00 90 */	stb r5, 0x90(r1)
/* 800C247C 000BD37C  90 09 00 00 */	stw r0, 0(r9)
/* 800C2480 000BD380  90 E1 00 94 */	stw r7, 0x94(r1)
/* 800C2484 000BD384  48 00 3A 29 */	bl TRKWriteUARTN
/* 800C2488 000BD388  38 60 00 00 */	li r3, 0
/* 800C248C 000BD38C  48 00 01 2C */	b lbl_800C25B8
lbl_800C2490:
/* 800C2490 000BD390  48 00 1A 31 */	bl TRKTargetStopped
/* 800C2494 000BD394  2C 03 00 00 */	cmpwi r3, 0
/* 800C2498 000BD398  40 82 00 64 */	bne lbl_800C24FC
/* 800C249C 000BD39C  38 61 00 48 */	addi r3, r1, 0x48
/* 800C24A0 000BD3A0  38 80 00 00 */	li r4, 0
/* 800C24A4 000BD3A4  38 A0 00 40 */	li r5, 0x40
/* 800C24A8 000BD3A8  4B F4 1C 8D */	bl TRK_memset
/* 800C24AC 000BD3AC  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C24B0 000BD3B0  38 00 00 80 */	li r0, 0x80
/* 800C24B4 000BD3B4  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C24B8 000BD3B8  38 C0 00 40 */	li r6, 0x40
/* 800C24BC 000BD3BC  81 09 00 00 */	lwz r8, 0(r9)
/* 800C24C0 000BD3C0  38 A0 00 16 */	li r5, 0x16
/* 800C24C4 000BD3C4  98 01 00 4C */	stb r0, 0x4c(r1)
/* 800C24C8 000BD3C8  38 61 00 48 */	addi r3, r1, 0x48
/* 800C24CC 000BD3CC  38 E8 00 01 */	addi r7, r8, 1
/* 800C24D0 000BD3D0  38 80 00 40 */	li r4, 0x40
/* 800C24D4 000BD3D4  91 01 00 54 */	stw r8, 0x54(r1)
/* 800C24D8 000BD3D8  38 07 00 01 */	addi r0, r7, 1
/* 800C24DC 000BD3DC  90 E9 00 00 */	stw r7, 0(r9)
/* 800C24E0 000BD3E0  90 C1 00 48 */	stw r6, 0x48(r1)
/* 800C24E4 000BD3E4  98 A1 00 50 */	stb r5, 0x50(r1)
/* 800C24E8 000BD3E8  90 09 00 00 */	stw r0, 0(r9)
/* 800C24EC 000BD3EC  90 E1 00 54 */	stw r7, 0x54(r1)
/* 800C24F0 000BD3F0  48 00 39 BD */	bl TRKWriteUARTN
/* 800C24F4 000BD3F4  38 60 00 00 */	li r3, 0
/* 800C24F8 000BD3F8  48 00 00 C0 */	b lbl_800C25B8
lbl_800C24FC:
/* 800C24FC 000BD3FC  38 61 00 08 */	addi r3, r1, 8
/* 800C2500 000BD400  38 80 00 00 */	li r4, 0
/* 800C2504 000BD404  38 A0 00 40 */	li r5, 0x40
/* 800C2508 000BD408  4B F4 1C 2D */	bl TRK_memset
/* 800C250C 000BD40C  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2510 000BD410  38 00 00 80 */	li r0, 0x80
/* 800C2514 000BD414  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2518 000BD418  38 C0 00 40 */	li r6, 0x40
/* 800C251C 000BD41C  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2520 000BD420  38 A0 00 00 */	li r5, 0
/* 800C2524 000BD424  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C2528 000BD428  38 61 00 08 */	addi r3, r1, 8
/* 800C252C 000BD42C  38 E8 00 01 */	addi r7, r8, 1
/* 800C2530 000BD430  38 80 00 40 */	li r4, 0x40
/* 800C2534 000BD434  91 01 00 14 */	stw r8, 0x14(r1)
/* 800C2538 000BD438  38 07 00 01 */	addi r0, r7, 1
/* 800C253C 000BD43C  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2540 000BD440  90 C1 00 08 */	stw r6, 8(r1)
/* 800C2544 000BD444  98 A1 00 10 */	stb r5, 0x10(r1)
/* 800C2548 000BD448  90 09 00 00 */	stw r0, 0(r9)
/* 800C254C 000BD44C  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C2550 000BD450  48 00 39 5D */	bl TRKWriteUARTN
/* 800C2554 000BD454  2C 1F 00 10 */	cmpwi r31, 0x10
/* 800C2558 000BD458  38 60 00 00 */	li r3, 0
/* 800C255C 000BD45C  41 82 00 2C */	beq lbl_800C2588
/* 800C2560 000BD460  40 80 00 1C */	bge lbl_800C257C
/* 800C2564 000BD464  2C 1F 00 01 */	cmpwi r31, 1
/* 800C2568 000BD468  41 82 00 38 */	beq lbl_800C25A0
/* 800C256C 000BD46C  40 80 00 4C */	bge lbl_800C25B8
/* 800C2570 000BD470  2C 1F 00 00 */	cmpwi r31, 0
/* 800C2574 000BD474  40 80 00 14 */	bge lbl_800C2588
/* 800C2578 000BD478  48 00 00 40 */	b lbl_800C25B8
lbl_800C257C:
/* 800C257C 000BD47C  2C 1F 00 12 */	cmpwi r31, 0x12
/* 800C2580 000BD480  40 80 00 38 */	bge lbl_800C25B8
/* 800C2584 000BD484  48 00 00 1C */	b lbl_800C25A0
lbl_800C2588:
/* 800C2588 000BD488  20 1F 00 10 */	subfic r0, r31, 0x10
/* 800C258C 000BD48C  7F C3 F3 78 */	mr r3, r30
/* 800C2590 000BD490  7C 00 00 34 */	cntlzw r0, r0
/* 800C2594 000BD494  54 04 D9 7E */	srwi r4, r0, 5
/* 800C2598 000BD498  48 00 1B C5 */	bl TRKTargetSingleStep
/* 800C259C 000BD49C  48 00 00 1C */	b lbl_800C25B8
lbl_800C25A0:
/* 800C25A0 000BD4A0  20 1F 00 11 */	subfic r0, r31, 0x11
/* 800C25A4 000BD4A4  7F A3 EB 78 */	mr r3, r29
/* 800C25A8 000BD4A8  7C 00 00 34 */	cntlzw r0, r0
/* 800C25AC 000BD4AC  7F 84 E3 78 */	mr r4, r28
/* 800C25B0 000BD4B0  54 05 D9 7E */	srwi r5, r0, 5
/* 800C25B4 000BD4B4  48 00 1B 2D */	bl TRKTargetStepOutOfRange
lbl_800C25B8:
/* 800C25B8 000BD4B8  BB 61 01 4C */	lmw r27, 0x14c(r1)
/* 800C25BC 000BD4BC  80 01 01 64 */	lwz r0, 0x164(r1)
/* 800C25C0 000BD4C0  7C 08 03 A6 */	mtlr r0
/* 800C25C4 000BD4C4  38 21 01 60 */	addi r1, r1, 0x160
/* 800C25C8 000BD4C8  4E 80 00 20 */	blr 

.global TRKDoContinue
TRKDoContinue:
/* 800C25CC 000BD4CC  94 21 FF 70 */	stwu r1, -0x90(r1)
/* 800C25D0 000BD4D0  7C 08 02 A6 */	mflr r0
/* 800C25D4 000BD4D4  90 01 00 94 */	stw r0, 0x94(r1)
/* 800C25D8 000BD4D8  48 00 18 E9 */	bl TRKTargetStopped
/* 800C25DC 000BD4DC  2C 03 00 00 */	cmpwi r3, 0
/* 800C25E0 000BD4E0  40 82 00 64 */	bne lbl_800C2644
/* 800C25E4 000BD4E4  38 61 00 48 */	addi r3, r1, 0x48
/* 800C25E8 000BD4E8  38 80 00 00 */	li r4, 0
/* 800C25EC 000BD4EC  38 A0 00 40 */	li r5, 0x40
/* 800C25F0 000BD4F0  4B F4 1B 45 */	bl TRK_memset
/* 800C25F4 000BD4F4  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C25F8 000BD4F8  38 00 00 80 */	li r0, 0x80
/* 800C25FC 000BD4FC  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2600 000BD500  38 C0 00 40 */	li r6, 0x40
/* 800C2604 000BD504  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2608 000BD508  38 A0 00 16 */	li r5, 0x16
/* 800C260C 000BD50C  98 01 00 4C */	stb r0, 0x4c(r1)
/* 800C2610 000BD510  38 61 00 48 */	addi r3, r1, 0x48
/* 800C2614 000BD514  38 E8 00 01 */	addi r7, r8, 1
/* 800C2618 000BD518  38 80 00 40 */	li r4, 0x40
/* 800C261C 000BD51C  91 01 00 54 */	stw r8, 0x54(r1)
/* 800C2620 000BD520  38 07 00 01 */	addi r0, r7, 1
/* 800C2624 000BD524  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2628 000BD528  90 C1 00 48 */	stw r6, 0x48(r1)
/* 800C262C 000BD52C  98 A1 00 50 */	stb r5, 0x50(r1)
/* 800C2630 000BD530  90 09 00 00 */	stw r0, 0(r9)
/* 800C2634 000BD534  90 E1 00 54 */	stw r7, 0x54(r1)
/* 800C2638 000BD538  48 00 38 75 */	bl TRKWriteUARTN
/* 800C263C 000BD53C  38 60 00 00 */	li r3, 0
/* 800C2640 000BD540  48 00 00 60 */	b lbl_800C26A0
lbl_800C2644:
/* 800C2644 000BD544  38 61 00 08 */	addi r3, r1, 8
/* 800C2648 000BD548  38 80 00 00 */	li r4, 0
/* 800C264C 000BD54C  38 A0 00 40 */	li r5, 0x40
/* 800C2650 000BD550  4B F4 1A E5 */	bl TRK_memset
/* 800C2654 000BD554  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2658 000BD558  38 00 00 80 */	li r0, 0x80
/* 800C265C 000BD55C  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2660 000BD560  38 C0 00 40 */	li r6, 0x40
/* 800C2664 000BD564  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2668 000BD568  38 A0 00 00 */	li r5, 0
/* 800C266C 000BD56C  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C2670 000BD570  38 61 00 08 */	addi r3, r1, 8
/* 800C2674 000BD574  38 E8 00 01 */	addi r7, r8, 1
/* 800C2678 000BD578  38 80 00 40 */	li r4, 0x40
/* 800C267C 000BD57C  91 01 00 14 */	stw r8, 0x14(r1)
/* 800C2680 000BD580  38 07 00 01 */	addi r0, r7, 1
/* 800C2684 000BD584  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2688 000BD588  90 C1 00 08 */	stw r6, 8(r1)
/* 800C268C 000BD58C  98 A1 00 10 */	stb r5, 0x10(r1)
/* 800C2690 000BD590  90 09 00 00 */	stw r0, 0(r9)
/* 800C2694 000BD594  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C2698 000BD598  48 00 38 15 */	bl TRKWriteUARTN
/* 800C269C 000BD59C  48 00 3B 5D */	bl TRKTargetContinue
lbl_800C26A0:
/* 800C26A0 000BD5A0  80 01 00 94 */	lwz r0, 0x94(r1)
/* 800C26A4 000BD5A4  7C 08 03 A6 */	mtlr r0
/* 800C26A8 000BD5A8  38 21 00 90 */	addi r1, r1, 0x90
/* 800C26AC 000BD5AC  4E 80 00 20 */	blr 

.global TRKDoWriteRegisters
TRKDoWriteRegisters:
/* 800C26B0 000BD5B0  94 21 FF 20 */	stwu r1, -0xe0(r1)
/* 800C26B4 000BD5B4  7C 08 02 A6 */	mflr r0
/* 800C26B8 000BD5B8  38 80 00 00 */	li r4, 0
/* 800C26BC 000BD5BC  90 01 00 E4 */	stw r0, 0xe4(r1)
/* 800C26C0 000BD5C0  93 E1 00 DC */	stw r31, 0xdc(r1)
/* 800C26C4 000BD5C4  93 C1 00 D8 */	stw r30, 0xd8(r1)
/* 800C26C8 000BD5C8  93 A1 00 D4 */	stw r29, 0xd4(r1)
/* 800C26CC 000BD5CC  93 81 00 D0 */	stw r28, 0xd0(r1)
/* 800C26D0 000BD5D0  7C 7C 1B 78 */	mr r28, r3
/* 800C26D4 000BD5D4  8B E3 00 18 */	lbz r31, 0x18(r3)
/* 800C26D8 000BD5D8  A3 C3 00 1C */	lhz r30, 0x1c(r3)
/* 800C26DC 000BD5DC  A3 A3 00 20 */	lhz r29, 0x20(r3)
/* 800C26E0 000BD5E0  4B FF F4 C5 */	bl TRKSetBufferPosition
/* 800C26E4 000BD5E4  7C 1E E8 40 */	cmplw r30, r29
/* 800C26E8 000BD5E8  40 81 00 64 */	ble lbl_800C274C
/* 800C26EC 000BD5EC  38 61 00 4C */	addi r3, r1, 0x4c
/* 800C26F0 000BD5F0  38 80 00 00 */	li r4, 0
/* 800C26F4 000BD5F4  38 A0 00 40 */	li r5, 0x40
/* 800C26F8 000BD5F8  4B F4 1A 3D */	bl TRK_memset
/* 800C26FC 000BD5FC  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2700 000BD600  38 00 00 80 */	li r0, 0x80
/* 800C2704 000BD604  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2708 000BD608  38 C0 00 40 */	li r6, 0x40
/* 800C270C 000BD60C  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2710 000BD610  38 A0 00 14 */	li r5, 0x14
/* 800C2714 000BD614  98 01 00 50 */	stb r0, 0x50(r1)
/* 800C2718 000BD618  38 61 00 4C */	addi r3, r1, 0x4c
/* 800C271C 000BD61C  38 E8 00 01 */	addi r7, r8, 1
/* 800C2720 000BD620  38 80 00 40 */	li r4, 0x40
/* 800C2724 000BD624  91 01 00 58 */	stw r8, 0x58(r1)
/* 800C2728 000BD628  38 07 00 01 */	addi r0, r7, 1
/* 800C272C 000BD62C  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2730 000BD630  90 C1 00 4C */	stw r6, 0x4c(r1)
/* 800C2734 000BD634  98 A1 00 54 */	stb r5, 0x54(r1)
/* 800C2738 000BD638  90 09 00 00 */	stw r0, 0(r9)
/* 800C273C 000BD63C  90 E1 00 58 */	stw r7, 0x58(r1)
/* 800C2740 000BD640  48 00 37 6D */	bl TRKWriteUARTN
/* 800C2744 000BD644  38 60 00 00 */	li r3, 0
/* 800C2748 000BD648  48 00 02 04 */	b lbl_800C294C
lbl_800C274C:
/* 800C274C 000BD64C  7F 83 E3 78 */	mr r3, r28
/* 800C2750 000BD650  38 80 00 40 */	li r4, 0x40
/* 800C2754 000BD654  4B FF F4 51 */	bl TRKSetBufferPosition
/* 800C2758 000BD658  2C 1F 00 02 */	cmpwi r31, 2
/* 800C275C 000BD65C  41 82 00 64 */	beq lbl_800C27C0
/* 800C2760 000BD660  40 80 00 14 */	bge lbl_800C2774
/* 800C2764 000BD664  2C 1F 00 00 */	cmpwi r31, 0
/* 800C2768 000BD668  41 82 00 18 */	beq lbl_800C2780
/* 800C276C 000BD66C  40 80 00 34 */	bge lbl_800C27A0
/* 800C2770 000BD670  48 00 00 90 */	b lbl_800C2800
lbl_800C2774:
/* 800C2774 000BD674  2C 1F 00 04 */	cmpwi r31, 4
/* 800C2778 000BD678  40 80 00 88 */	bge lbl_800C2800
/* 800C277C 000BD67C  48 00 00 64 */	b lbl_800C27E0
lbl_800C2780:
/* 800C2780 000BD680  7F C3 F3 78 */	mr r3, r30
/* 800C2784 000BD684  7F A4 EB 78 */	mr r4, r29
/* 800C2788 000BD688  7F 85 E3 78 */	mr r5, r28
/* 800C278C 000BD68C  38 C1 00 08 */	addi r6, r1, 8
/* 800C2790 000BD690  38 E0 00 00 */	li r7, 0
/* 800C2794 000BD694  48 00 28 01 */	bl TRKTargetAccessDefault
/* 800C2798 000BD698  7C 7F 1B 78 */	mr r31, r3
/* 800C279C 000BD69C  48 00 00 68 */	b lbl_800C2804
lbl_800C27A0:
/* 800C27A0 000BD6A0  7F C3 F3 78 */	mr r3, r30
/* 800C27A4 000BD6A4  7F A4 EB 78 */	mr r4, r29
/* 800C27A8 000BD6A8  7F 85 E3 78 */	mr r5, r28
/* 800C27AC 000BD6AC  38 C1 00 08 */	addi r6, r1, 8
/* 800C27B0 000BD6B0  38 E0 00 00 */	li r7, 0
/* 800C27B4 000BD6B4  48 00 22 D5 */	bl TRKTargetAccessFP
/* 800C27B8 000BD6B8  7C 7F 1B 78 */	mr r31, r3
/* 800C27BC 000BD6BC  48 00 00 48 */	b lbl_800C2804
lbl_800C27C0:
/* 800C27C0 000BD6C0  7F C3 F3 78 */	mr r3, r30
/* 800C27C4 000BD6C4  7F A4 EB 78 */	mr r4, r29
/* 800C27C8 000BD6C8  7F 85 E3 78 */	mr r5, r28
/* 800C27CC 000BD6CC  38 C1 00 08 */	addi r6, r1, 8
/* 800C27D0 000BD6D0  38 E0 00 00 */	li r7, 0
/* 800C27D4 000BD6D4  48 00 21 45 */	bl TRKTargetAccessExtended1
/* 800C27D8 000BD6D8  7C 7F 1B 78 */	mr r31, r3
/* 800C27DC 000BD6DC  48 00 00 28 */	b lbl_800C2804
lbl_800C27E0:
/* 800C27E0 000BD6E0  7F C3 F3 78 */	mr r3, r30
/* 800C27E4 000BD6E4  7F A4 EB 78 */	mr r4, r29
/* 800C27E8 000BD6E8  7F 85 E3 78 */	mr r5, r28
/* 800C27EC 000BD6EC  38 C1 00 08 */	addi r6, r1, 8
/* 800C27F0 000BD6F0  38 E0 00 00 */	li r7, 0
/* 800C27F4 000BD6F4  48 00 1C ED */	bl TRKTargetAccessExtended2
/* 800C27F8 000BD6F8  7C 7F 1B 78 */	mr r31, r3
/* 800C27FC 000BD6FC  48 00 00 08 */	b lbl_800C2804
lbl_800C2800:
/* 800C2800 000BD700  3B E0 07 03 */	li r31, 0x703
lbl_800C2804:
/* 800C2804 000BD704  7F 83 E3 78 */	mr r3, r28
/* 800C2808 000BD708  38 80 00 00 */	li r4, 0
/* 800C280C 000BD70C  4B FF F3 C9 */	bl TRKResetBuffer
/* 800C2810 000BD710  2C 1F 00 00 */	cmpwi r31, 0
/* 800C2814 000BD714  40 82 00 54 */	bne lbl_800C2868
/* 800C2818 000BD718  38 61 00 8C */	addi r3, r1, 0x8c
/* 800C281C 000BD71C  38 80 00 00 */	li r4, 0
/* 800C2820 000BD720  38 A0 00 40 */	li r5, 0x40
/* 800C2824 000BD724  4B F4 19 11 */	bl TRK_memset
/* 800C2828 000BD728  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C282C 000BD72C  38 00 00 40 */	li r0, 0x40
/* 800C2830 000BD730  38 E3 D6 90 */	addi r7, r3, g_CurrentSequence@l
/* 800C2834 000BD734  38 A0 00 80 */	li r5, 0x80
/* 800C2838 000BD738  80 C7 00 00 */	lwz r6, 0(r7)
/* 800C283C 000BD73C  7F 83 E3 78 */	mr r3, r28
/* 800C2840 000BD740  90 01 00 8C */	stw r0, 0x8c(r1)
/* 800C2844 000BD744  38 81 00 8C */	addi r4, r1, 0x8c
/* 800C2848 000BD748  38 06 00 01 */	addi r0, r6, 1
/* 800C284C 000BD74C  98 A1 00 90 */	stb r5, 0x90(r1)
/* 800C2850 000BD750  38 A0 00 40 */	li r5, 0x40
/* 800C2854 000BD754  9B E1 00 94 */	stb r31, 0x94(r1)
/* 800C2858 000BD758  90 07 00 00 */	stw r0, 0(r7)
/* 800C285C 000BD75C  90 C1 00 98 */	stw r6, 0x98(r1)
/* 800C2860 000BD760  4B FF F2 A1 */	bl TRKAppendBuffer
/* 800C2864 000BD764  7C 7F 1B 78 */	mr r31, r3
lbl_800C2868:
/* 800C2868 000BD768  2C 1F 00 00 */	cmpwi r31, 0
/* 800C286C 000BD76C  41 82 00 D8 */	beq lbl_800C2944
/* 800C2870 000BD770  2C 1F 07 03 */	cmpwi r31, 0x703
/* 800C2874 000BD774  41 82 00 38 */	beq lbl_800C28AC
/* 800C2878 000BD778  40 80 00 1C */	bge lbl_800C2894
/* 800C287C 000BD77C  2C 1F 07 01 */	cmpwi r31, 0x701
/* 800C2880 000BD780  41 82 00 34 */	beq lbl_800C28B4
/* 800C2884 000BD784  40 80 00 40 */	bge lbl_800C28C4
/* 800C2888 000BD788  2C 1F 03 02 */	cmpwi r31, 0x302
/* 800C288C 000BD78C  41 82 00 30 */	beq lbl_800C28BC
/* 800C2890 000BD790  48 00 00 54 */	b lbl_800C28E4
lbl_800C2894:
/* 800C2894 000BD794  2C 1F 07 06 */	cmpwi r31, 0x706
/* 800C2898 000BD798  41 82 00 44 */	beq lbl_800C28DC
/* 800C289C 000BD79C  40 80 00 48 */	bge lbl_800C28E4
/* 800C28A0 000BD7A0  2C 1F 07 05 */	cmpwi r31, 0x705
/* 800C28A4 000BD7A4  40 80 00 30 */	bge lbl_800C28D4
/* 800C28A8 000BD7A8  48 00 00 24 */	b lbl_800C28CC
lbl_800C28AC:
/* 800C28AC 000BD7AC  3B E0 00 12 */	li r31, 0x12
/* 800C28B0 000BD7B0  48 00 00 38 */	b lbl_800C28E8
lbl_800C28B4:
/* 800C28B4 000BD7B4  3B E0 00 14 */	li r31, 0x14
/* 800C28B8 000BD7B8  48 00 00 30 */	b lbl_800C28E8
lbl_800C28BC:
/* 800C28BC 000BD7BC  3B E0 00 02 */	li r31, 2
/* 800C28C0 000BD7C0  48 00 00 28 */	b lbl_800C28E8
lbl_800C28C4:
/* 800C28C4 000BD7C4  3B E0 00 15 */	li r31, 0x15
/* 800C28C8 000BD7C8  48 00 00 20 */	b lbl_800C28E8
lbl_800C28CC:
/* 800C28CC 000BD7CC  3B E0 00 21 */	li r31, 0x21
/* 800C28D0 000BD7D0  48 00 00 18 */	b lbl_800C28E8
lbl_800C28D4:
/* 800C28D4 000BD7D4  3B E0 00 22 */	li r31, 0x22
/* 800C28D8 000BD7D8  48 00 00 10 */	b lbl_800C28E8
lbl_800C28DC:
/* 800C28DC 000BD7DC  3B E0 00 20 */	li r31, 0x20
/* 800C28E0 000BD7E0  48 00 00 08 */	b lbl_800C28E8
lbl_800C28E4:
/* 800C28E4 000BD7E4  3B E0 00 03 */	li r31, 3
lbl_800C28E8:
/* 800C28E8 000BD7E8  38 61 00 0C */	addi r3, r1, 0xc
/* 800C28EC 000BD7EC  38 80 00 00 */	li r4, 0
/* 800C28F0 000BD7F0  38 A0 00 40 */	li r5, 0x40
/* 800C28F4 000BD7F4  4B F4 18 41 */	bl TRK_memset
/* 800C28F8 000BD7F8  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C28FC 000BD7FC  38 00 00 80 */	li r0, 0x80
/* 800C2900 000BD800  39 03 D6 90 */	addi r8, r3, g_CurrentSequence@l
/* 800C2904 000BD804  38 A0 00 40 */	li r5, 0x40
/* 800C2908 000BD808  80 E8 00 00 */	lwz r7, 0(r8)
/* 800C290C 000BD80C  38 61 00 0C */	addi r3, r1, 0xc
/* 800C2910 000BD810  98 01 00 10 */	stb r0, 0x10(r1)
/* 800C2914 000BD814  38 80 00 40 */	li r4, 0x40
/* 800C2918 000BD818  38 C7 00 01 */	addi r6, r7, 1
/* 800C291C 000BD81C  90 E1 00 18 */	stw r7, 0x18(r1)
/* 800C2920 000BD820  38 06 00 01 */	addi r0, r6, 1
/* 800C2924 000BD824  90 C8 00 00 */	stw r6, 0(r8)
/* 800C2928 000BD828  90 A1 00 0C */	stw r5, 0xc(r1)
/* 800C292C 000BD82C  9B E1 00 14 */	stb r31, 0x14(r1)
/* 800C2930 000BD830  90 08 00 00 */	stw r0, 0(r8)
/* 800C2934 000BD834  90 C1 00 18 */	stw r6, 0x18(r1)
/* 800C2938 000BD838  48 00 35 75 */	bl TRKWriteUARTN
/* 800C293C 000BD83C  38 60 00 00 */	li r3, 0
/* 800C2940 000BD840  48 00 00 0C */	b lbl_800C294C
lbl_800C2944:
/* 800C2944 000BD844  7F 83 E3 78 */	mr r3, r28
/* 800C2948 000BD848  4B FF EC 31 */	bl TRKMessageSend
lbl_800C294C:
/* 800C294C 000BD84C  80 01 00 E4 */	lwz r0, 0xe4(r1)
/* 800C2950 000BD850  83 E1 00 DC */	lwz r31, 0xdc(r1)
/* 800C2954 000BD854  83 C1 00 D8 */	lwz r30, 0xd8(r1)
/* 800C2958 000BD858  83 A1 00 D4 */	lwz r29, 0xd4(r1)
/* 800C295C 000BD85C  83 81 00 D0 */	lwz r28, 0xd0(r1)
/* 800C2960 000BD860  7C 08 03 A6 */	mtlr r0
/* 800C2964 000BD864  38 21 00 E0 */	addi r1, r1, 0xe0
/* 800C2968 000BD868  4E 80 00 20 */	blr 

.global TRKDoReadRegisters
TRKDoReadRegisters:
/* 800C296C 000BD86C  94 21 FF 20 */	stwu r1, -0xe0(r1)
/* 800C2970 000BD870  7C 08 02 A6 */	mflr r0
/* 800C2974 000BD874  90 01 00 E4 */	stw r0, 0xe4(r1)
/* 800C2978 000BD878  93 E1 00 DC */	stw r31, 0xdc(r1)
/* 800C297C 000BD87C  7C 7F 1B 78 */	mr r31, r3
/* 800C2980 000BD880  A0 83 00 1C */	lhz r4, 0x1c(r3)
/* 800C2984 000BD884  A0 03 00 20 */	lhz r0, 0x20(r3)
/* 800C2988 000BD888  7C 04 00 40 */	cmplw r4, r0
/* 800C298C 000BD88C  40 81 00 64 */	ble lbl_800C29F0
/* 800C2990 000BD890  38 61 00 4C */	addi r3, r1, 0x4c
/* 800C2994 000BD894  38 80 00 00 */	li r4, 0
/* 800C2998 000BD898  38 A0 00 40 */	li r5, 0x40
/* 800C299C 000BD89C  4B F4 17 99 */	bl TRK_memset
/* 800C29A0 000BD8A0  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C29A4 000BD8A4  38 00 00 80 */	li r0, 0x80
/* 800C29A8 000BD8A8  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C29AC 000BD8AC  38 C0 00 40 */	li r6, 0x40
/* 800C29B0 000BD8B0  81 09 00 00 */	lwz r8, 0(r9)
/* 800C29B4 000BD8B4  38 A0 00 14 */	li r5, 0x14
/* 800C29B8 000BD8B8  98 01 00 50 */	stb r0, 0x50(r1)
/* 800C29BC 000BD8BC  38 61 00 4C */	addi r3, r1, 0x4c
/* 800C29C0 000BD8C0  38 E8 00 01 */	addi r7, r8, 1
/* 800C29C4 000BD8C4  38 80 00 40 */	li r4, 0x40
/* 800C29C8 000BD8C8  91 01 00 58 */	stw r8, 0x58(r1)
/* 800C29CC 000BD8CC  38 07 00 01 */	addi r0, r7, 1
/* 800C29D0 000BD8D0  90 E9 00 00 */	stw r7, 0(r9)
/* 800C29D4 000BD8D4  90 C1 00 4C */	stw r6, 0x4c(r1)
/* 800C29D8 000BD8D8  98 A1 00 54 */	stb r5, 0x54(r1)
/* 800C29DC 000BD8DC  90 09 00 00 */	stw r0, 0(r9)
/* 800C29E0 000BD8E0  90 E1 00 58 */	stw r7, 0x58(r1)
/* 800C29E4 000BD8E4  48 00 34 C9 */	bl TRKWriteUARTN
/* 800C29E8 000BD8E8  38 60 00 00 */	li r3, 0
/* 800C29EC 000BD8EC  48 00 01 90 */	b lbl_800C2B7C
lbl_800C29F0:
/* 800C29F0 000BD8F0  3C 80 80 41 */	lis r4, g_CurrentSequence@ha
/* 800C29F4 000BD8F4  38 00 00 80 */	li r0, 0x80
/* 800C29F8 000BD8F8  38 C4 D6 90 */	addi r6, r4, g_CurrentSequence@l
/* 800C29FC 000BD8FC  38 E0 04 68 */	li r7, 0x468
/* 800C2A00 000BD900  80 A6 00 00 */	lwz r5, 0(r6)
/* 800C2A04 000BD904  38 80 00 00 */	li r4, 0
/* 800C2A08 000BD908  98 01 00 90 */	stb r0, 0x90(r1)
/* 800C2A0C 000BD90C  38 05 00 01 */	addi r0, r5, 1
/* 800C2A10 000BD910  90 E1 00 8C */	stw r7, 0x8c(r1)
/* 800C2A14 000BD914  90 06 00 00 */	stw r0, 0(r6)
/* 800C2A18 000BD918  90 A1 00 98 */	stw r5, 0x98(r1)
/* 800C2A1C 000BD91C  4B FF F1 B9 */	bl TRKResetBuffer
/* 800C2A20 000BD920  7F E3 FB 78 */	mr r3, r31
/* 800C2A24 000BD924  38 81 00 8C */	addi r4, r1, 0x8c
/* 800C2A28 000BD928  38 A0 00 40 */	li r5, 0x40
/* 800C2A2C 000BD92C  4B FF EE E5 */	bl TRKAppendBuffer_ui8
/* 800C2A30 000BD930  7F E5 FB 78 */	mr r5, r31
/* 800C2A34 000BD934  38 C1 00 08 */	addi r6, r1, 8
/* 800C2A38 000BD938  38 60 00 00 */	li r3, 0
/* 800C2A3C 000BD93C  38 80 00 24 */	li r4, 0x24
/* 800C2A40 000BD940  38 E0 00 01 */	li r7, 1
/* 800C2A44 000BD944  48 00 25 51 */	bl TRKTargetAccessDefault
/* 800C2A48 000BD948  2C 03 00 00 */	cmpwi r3, 0
/* 800C2A4C 000BD94C  40 82 00 1C */	bne lbl_800C2A68
/* 800C2A50 000BD950  7F E5 FB 78 */	mr r5, r31
/* 800C2A54 000BD954  38 C1 00 08 */	addi r6, r1, 8
/* 800C2A58 000BD958  38 60 00 00 */	li r3, 0
/* 800C2A5C 000BD95C  38 80 00 21 */	li r4, 0x21
/* 800C2A60 000BD960  38 E0 00 01 */	li r7, 1
/* 800C2A64 000BD964  48 00 20 25 */	bl TRKTargetAccessFP
lbl_800C2A68:
/* 800C2A68 000BD968  2C 03 00 00 */	cmpwi r3, 0
/* 800C2A6C 000BD96C  40 82 00 1C */	bne lbl_800C2A88
/* 800C2A70 000BD970  7F E5 FB 78 */	mr r5, r31
/* 800C2A74 000BD974  38 C1 00 08 */	addi r6, r1, 8
/* 800C2A78 000BD978  38 60 00 00 */	li r3, 0
/* 800C2A7C 000BD97C  38 80 00 60 */	li r4, 0x60
/* 800C2A80 000BD980  38 E0 00 01 */	li r7, 1
/* 800C2A84 000BD984  48 00 1E 95 */	bl TRKTargetAccessExtended1
lbl_800C2A88:
/* 800C2A88 000BD988  2C 03 00 00 */	cmpwi r3, 0
/* 800C2A8C 000BD98C  40 82 00 1C */	bne lbl_800C2AA8
/* 800C2A90 000BD990  7F E5 FB 78 */	mr r5, r31
/* 800C2A94 000BD994  38 C1 00 08 */	addi r6, r1, 8
/* 800C2A98 000BD998  38 60 00 00 */	li r3, 0
/* 800C2A9C 000BD99C  38 80 00 1F */	li r4, 0x1f
/* 800C2AA0 000BD9A0  38 E0 00 01 */	li r7, 1
/* 800C2AA4 000BD9A4  48 00 1A 3D */	bl TRKTargetAccessExtended2
lbl_800C2AA8:
/* 800C2AA8 000BD9A8  2C 03 00 00 */	cmpwi r3, 0
/* 800C2AAC 000BD9AC  41 82 00 C8 */	beq lbl_800C2B74
/* 800C2AB0 000BD9B0  2C 03 07 04 */	cmpwi r3, 0x704
/* 800C2AB4 000BD9B4  41 82 00 48 */	beq lbl_800C2AFC
/* 800C2AB8 000BD9B8  40 80 00 1C */	bge lbl_800C2AD4
/* 800C2ABC 000BD9BC  2C 03 07 02 */	cmpwi r3, 0x702
/* 800C2AC0 000BD9C0  41 82 00 34 */	beq lbl_800C2AF4
/* 800C2AC4 000BD9C4  40 80 00 20 */	bge lbl_800C2AE4
/* 800C2AC8 000BD9C8  2C 03 07 01 */	cmpwi r3, 0x701
/* 800C2ACC 000BD9CC  40 80 00 20 */	bge lbl_800C2AEC
/* 800C2AD0 000BD9D0  48 00 00 44 */	b lbl_800C2B14
lbl_800C2AD4:
/* 800C2AD4 000BD9D4  2C 03 07 06 */	cmpwi r3, 0x706
/* 800C2AD8 000BD9D8  41 82 00 34 */	beq lbl_800C2B0C
/* 800C2ADC 000BD9DC  40 80 00 38 */	bge lbl_800C2B14
/* 800C2AE0 000BD9E0  48 00 00 24 */	b lbl_800C2B04
lbl_800C2AE4:
/* 800C2AE4 000BD9E4  3B E0 00 12 */	li r31, 0x12
/* 800C2AE8 000BD9E8  48 00 00 30 */	b lbl_800C2B18
lbl_800C2AEC:
/* 800C2AEC 000BD9EC  3B E0 00 14 */	li r31, 0x14
/* 800C2AF0 000BD9F0  48 00 00 28 */	b lbl_800C2B18
lbl_800C2AF4:
/* 800C2AF4 000BD9F4  3B E0 00 15 */	li r31, 0x15
/* 800C2AF8 000BD9F8  48 00 00 20 */	b lbl_800C2B18
lbl_800C2AFC:
/* 800C2AFC 000BD9FC  3B E0 00 21 */	li r31, 0x21
/* 800C2B00 000BDA00  48 00 00 18 */	b lbl_800C2B18
lbl_800C2B04:
/* 800C2B04 000BDA04  3B E0 00 22 */	li r31, 0x22
/* 800C2B08 000BDA08  48 00 00 10 */	b lbl_800C2B18
lbl_800C2B0C:
/* 800C2B0C 000BDA0C  3B E0 00 20 */	li r31, 0x20
/* 800C2B10 000BDA10  48 00 00 08 */	b lbl_800C2B18
lbl_800C2B14:
/* 800C2B14 000BDA14  3B E0 00 03 */	li r31, 3
lbl_800C2B18:
/* 800C2B18 000BDA18  38 61 00 0C */	addi r3, r1, 0xc
/* 800C2B1C 000BDA1C  38 80 00 00 */	li r4, 0
/* 800C2B20 000BDA20  38 A0 00 40 */	li r5, 0x40
/* 800C2B24 000BDA24  4B F4 16 11 */	bl TRK_memset
/* 800C2B28 000BDA28  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2B2C 000BDA2C  38 00 00 80 */	li r0, 0x80
/* 800C2B30 000BDA30  39 03 D6 90 */	addi r8, r3, g_CurrentSequence@l
/* 800C2B34 000BDA34  38 A0 00 40 */	li r5, 0x40
/* 800C2B38 000BDA38  80 E8 00 00 */	lwz r7, 0(r8)
/* 800C2B3C 000BDA3C  38 61 00 0C */	addi r3, r1, 0xc
/* 800C2B40 000BDA40  98 01 00 10 */	stb r0, 0x10(r1)
/* 800C2B44 000BDA44  38 80 00 40 */	li r4, 0x40
/* 800C2B48 000BDA48  38 C7 00 01 */	addi r6, r7, 1
/* 800C2B4C 000BDA4C  90 E1 00 18 */	stw r7, 0x18(r1)
/* 800C2B50 000BDA50  38 06 00 01 */	addi r0, r6, 1
/* 800C2B54 000BDA54  90 C8 00 00 */	stw r6, 0(r8)
/* 800C2B58 000BDA58  90 A1 00 0C */	stw r5, 0xc(r1)
/* 800C2B5C 000BDA5C  9B E1 00 14 */	stb r31, 0x14(r1)
/* 800C2B60 000BDA60  90 08 00 00 */	stw r0, 0(r8)
/* 800C2B64 000BDA64  90 C1 00 18 */	stw r6, 0x18(r1)
/* 800C2B68 000BDA68  48 00 33 45 */	bl TRKWriteUARTN
/* 800C2B6C 000BDA6C  38 60 00 00 */	li r3, 0
/* 800C2B70 000BDA70  48 00 00 0C */	b lbl_800C2B7C
lbl_800C2B74:
/* 800C2B74 000BDA74  7F E3 FB 78 */	mr r3, r31
/* 800C2B78 000BDA78  4B FF EA 01 */	bl TRKMessageSend
lbl_800C2B7C:
/* 800C2B7C 000BDA7C  80 01 00 E4 */	lwz r0, 0xe4(r1)
/* 800C2B80 000BDA80  83 E1 00 DC */	lwz r31, 0xdc(r1)
/* 800C2B84 000BDA84  7C 08 03 A6 */	mtlr r0
/* 800C2B88 000BDA88  38 21 00 E0 */	addi r1, r1, 0xe0
/* 800C2B8C 000BDA8C  4E 80 00 20 */	blr 

.global TRKDoWriteMemory
TRKDoWriteMemory:
/* 800C2B90 000BDA90  54 2B 06 FE */	clrlwi r11, r1, 0x1b
/* 800C2B94 000BDA94  7C 2C 0B 78 */	mr r12, r1
/* 800C2B98 000BDA98  21 6B F6 C0 */	subfic r11, r11, -2368
/* 800C2B9C 000BDA9C  7C 21 59 6E */	stwux r1, r1, r11
/* 800C2BA0 000BDAA0  7C 08 02 A6 */	mflr r0
/* 800C2BA4 000BDAA4  90 0C 00 04 */	stw r0, 4(r12)
/* 800C2BA8 000BDAA8  93 EC FF FC */	stw r31, -4(r12)
/* 800C2BAC 000BDAAC  93 CC FF F8 */	stw r30, -8(r12)
/* 800C2BB0 000BDAB0  93 AC FF F4 */	stw r29, -0xc(r12)
/* 800C2BB4 000BDAB4  7C 7D 1B 78 */	mr r29, r3
/* 800C2BB8 000BDAB8  8B E3 00 18 */	lbz r31, 0x18(r3)
/* 800C2BBC 000BDABC  83 C3 00 20 */	lwz r30, 0x20(r3)
/* 800C2BC0 000BDAC0  57 E0 07 BD */	rlwinm. r0, r31, 0, 0x1e, 0x1e
/* 800C2BC4 000BDAC4  A0 83 00 1C */	lhz r4, 0x1c(r3)
/* 800C2BC8 000BDAC8  41 82 00 64 */	beq lbl_800C2C2C
/* 800C2BCC 000BDACC  38 61 00 64 */	addi r3, r1, 0x64
/* 800C2BD0 000BDAD0  38 80 00 00 */	li r4, 0
/* 800C2BD4 000BDAD4  38 A0 00 40 */	li r5, 0x40
/* 800C2BD8 000BDAD8  4B F4 15 5D */	bl TRK_memset
/* 800C2BDC 000BDADC  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2BE0 000BDAE0  38 00 00 80 */	li r0, 0x80
/* 800C2BE4 000BDAE4  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2BE8 000BDAE8  38 C0 00 40 */	li r6, 0x40
/* 800C2BEC 000BDAEC  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2BF0 000BDAF0  38 A0 00 12 */	li r5, 0x12
/* 800C2BF4 000BDAF4  98 01 00 68 */	stb r0, 0x68(r1)
/* 800C2BF8 000BDAF8  38 61 00 64 */	addi r3, r1, 0x64
/* 800C2BFC 000BDAFC  38 E8 00 01 */	addi r7, r8, 1
/* 800C2C00 000BDB00  38 80 00 40 */	li r4, 0x40
/* 800C2C04 000BDB04  91 01 00 70 */	stw r8, 0x70(r1)
/* 800C2C08 000BDB08  38 07 00 01 */	addi r0, r7, 1
/* 800C2C0C 000BDB0C  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2C10 000BDB10  90 C1 00 64 */	stw r6, 0x64(r1)
/* 800C2C14 000BDB14  98 A1 00 6C */	stb r5, 0x6c(r1)
/* 800C2C18 000BDB18  90 09 00 00 */	stw r0, 0(r9)
/* 800C2C1C 000BDB1C  90 E1 00 70 */	stw r7, 0x70(r1)
/* 800C2C20 000BDB20  48 00 32 8D */	bl TRKWriteUARTN
/* 800C2C24 000BDB24  38 60 00 00 */	li r3, 0
/* 800C2C28 000BDB28  48 00 01 64 */	b lbl_800C2D8C
lbl_800C2C2C:
/* 800C2C2C 000BDB2C  90 81 00 20 */	stw r4, 0x20(r1)
/* 800C2C30 000BDB30  38 80 00 40 */	li r4, 0x40
/* 800C2C34 000BDB34  4B FF EF 71 */	bl TRKSetBufferPosition
/* 800C2C38 000BDB38  80 A1 00 20 */	lwz r5, 0x20(r1)
/* 800C2C3C 000BDB3C  7F A3 EB 78 */	mr r3, r29
/* 800C2C40 000BDB40  38 81 01 00 */	addi r4, r1, 0x100
/* 800C2C44 000BDB44  4B FF EE 31 */	bl TRKReadBuffer
/* 800C2C48 000BDB48  57 E0 EF FE */	rlwinm r0, r31, 0x1d, 0x1f, 0x1f
/* 800C2C4C 000BDB4C  7F C4 F3 78 */	mr r4, r30
/* 800C2C50 000BDB50  38 61 01 00 */	addi r3, r1, 0x100
/* 800C2C54 000BDB54  38 A1 00 20 */	addi r5, r1, 0x20
/* 800C2C58 000BDB58  68 06 00 01 */	xori r6, r0, 1
/* 800C2C5C 000BDB5C  38 E0 00 00 */	li r7, 0
/* 800C2C60 000BDB60  48 00 24 75 */	bl TRKTargetAccessMemory
/* 800C2C64 000BDB64  7C 60 1B 78 */	mr r0, r3
/* 800C2C68 000BDB68  7F A3 EB 78 */	mr r3, r29
/* 800C2C6C 000BDB6C  7C 1F 03 78 */	mr r31, r0
/* 800C2C70 000BDB70  38 80 00 00 */	li r4, 0
/* 800C2C74 000BDB74  4B FF EF 61 */	bl TRKResetBuffer
/* 800C2C78 000BDB78  2C 1F 00 00 */	cmpwi r31, 0
/* 800C2C7C 000BDB7C  40 82 00 54 */	bne lbl_800C2CD0
/* 800C2C80 000BDB80  38 61 00 A4 */	addi r3, r1, 0xa4
/* 800C2C84 000BDB84  38 80 00 00 */	li r4, 0
/* 800C2C88 000BDB88  38 A0 00 40 */	li r5, 0x40
/* 800C2C8C 000BDB8C  4B F4 14 A9 */	bl TRK_memset
/* 800C2C90 000BDB90  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2C94 000BDB94  38 00 00 40 */	li r0, 0x40
/* 800C2C98 000BDB98  38 E3 D6 90 */	addi r7, r3, g_CurrentSequence@l
/* 800C2C9C 000BDB9C  38 A0 00 80 */	li r5, 0x80
/* 800C2CA0 000BDBA0  80 C7 00 00 */	lwz r6, 0(r7)
/* 800C2CA4 000BDBA4  7F A3 EB 78 */	mr r3, r29
/* 800C2CA8 000BDBA8  90 01 00 A4 */	stw r0, 0xa4(r1)
/* 800C2CAC 000BDBAC  38 81 00 A4 */	addi r4, r1, 0xa4
/* 800C2CB0 000BDBB0  38 06 00 01 */	addi r0, r6, 1
/* 800C2CB4 000BDBB4  98 A1 00 A8 */	stb r5, 0xa8(r1)
/* 800C2CB8 000BDBB8  38 A0 00 40 */	li r5, 0x40
/* 800C2CBC 000BDBBC  9B E1 00 AC */	stb r31, 0xac(r1)
/* 800C2CC0 000BDBC0  90 07 00 00 */	stw r0, 0(r7)
/* 800C2CC4 000BDBC4  90 C1 00 B0 */	stw r6, 0xb0(r1)
/* 800C2CC8 000BDBC8  4B FF EE 39 */	bl TRKAppendBuffer
/* 800C2CCC 000BDBCC  7C 7F 1B 78 */	mr r31, r3
lbl_800C2CD0:
/* 800C2CD0 000BDBD0  2C 1F 00 00 */	cmpwi r31, 0
/* 800C2CD4 000BDBD4  41 82 00 B0 */	beq lbl_800C2D84
/* 800C2CD8 000BDBD8  38 1F F9 00 */	addi r0, r31, -1792
/* 800C2CDC 000BDBDC  28 00 00 06 */	cmplwi r0, 6
/* 800C2CE0 000BDBE0  41 81 00 44 */	bgt lbl_800C2D24
/* 800C2CE4 000BDBE4  3C 60 80 3A */	lis r3, switch_80399348@ha
/* 800C2CE8 000BDBE8  54 00 10 3A */	slwi r0, r0, 2
/* 800C2CEC 000BDBEC  38 63 93 48 */	addi r3, r3, switch_80399348@l
/* 800C2CF0 000BDBF0  7C 03 00 2E */	lwzx r0, r3, r0
/* 800C2CF4 000BDBF4  7C 09 03 A6 */	mtctr r0
/* 800C2CF8 000BDBF8  4E 80 04 20 */	bctr 
/* 800C2CFC 000BDBFC  3B E0 00 15 */	li r31, 0x15
/* 800C2D00 000BDC00  48 00 00 28 */	b lbl_800C2D28
/* 800C2D04 000BDC04  3B E0 00 13 */	li r31, 0x13
/* 800C2D08 000BDC08  48 00 00 20 */	b lbl_800C2D28
/* 800C2D0C 000BDC0C  3B E0 00 21 */	li r31, 0x21
/* 800C2D10 000BDC10  48 00 00 18 */	b lbl_800C2D28
/* 800C2D14 000BDC14  3B E0 00 22 */	li r31, 0x22
/* 800C2D18 000BDC18  48 00 00 10 */	b lbl_800C2D28
/* 800C2D1C 000BDC1C  3B E0 00 20 */	li r31, 0x20
/* 800C2D20 000BDC20  48 00 00 08 */	b lbl_800C2D28
lbl_800C2D24:
/* 800C2D24 000BDC24  3B E0 00 03 */	li r31, 3
lbl_800C2D28:
/* 800C2D28 000BDC28  38 61 00 24 */	addi r3, r1, 0x24
/* 800C2D2C 000BDC2C  38 80 00 00 */	li r4, 0
/* 800C2D30 000BDC30  38 A0 00 40 */	li r5, 0x40
/* 800C2D34 000BDC34  4B F4 14 01 */	bl TRK_memset
/* 800C2D38 000BDC38  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2D3C 000BDC3C  38 00 00 80 */	li r0, 0x80
/* 800C2D40 000BDC40  39 03 D6 90 */	addi r8, r3, g_CurrentSequence@l
/* 800C2D44 000BDC44  38 A0 00 40 */	li r5, 0x40
/* 800C2D48 000BDC48  80 E8 00 00 */	lwz r7, 0(r8)
/* 800C2D4C 000BDC4C  38 61 00 24 */	addi r3, r1, 0x24
/* 800C2D50 000BDC50  98 01 00 28 */	stb r0, 0x28(r1)
/* 800C2D54 000BDC54  38 80 00 40 */	li r4, 0x40
/* 800C2D58 000BDC58  38 C7 00 01 */	addi r6, r7, 1
/* 800C2D5C 000BDC5C  90 E1 00 30 */	stw r7, 0x30(r1)
/* 800C2D60 000BDC60  38 06 00 01 */	addi r0, r6, 1
/* 800C2D64 000BDC64  90 C8 00 00 */	stw r6, 0(r8)
/* 800C2D68 000BDC68  90 A1 00 24 */	stw r5, 0x24(r1)
/* 800C2D6C 000BDC6C  9B E1 00 2C */	stb r31, 0x2c(r1)
/* 800C2D70 000BDC70  90 08 00 00 */	stw r0, 0(r8)
/* 800C2D74 000BDC74  90 C1 00 30 */	stw r6, 0x30(r1)
/* 800C2D78 000BDC78  48 00 31 35 */	bl TRKWriteUARTN
/* 800C2D7C 000BDC7C  38 60 00 00 */	li r3, 0
/* 800C2D80 000BDC80  48 00 00 0C */	b lbl_800C2D8C
lbl_800C2D84:
/* 800C2D84 000BDC84  7F A3 EB 78 */	mr r3, r29
/* 800C2D88 000BDC88  4B FF E7 F1 */	bl TRKMessageSend
lbl_800C2D8C:
/* 800C2D8C 000BDC8C  81 41 00 00 */	lwz r10, 0(r1)
/* 800C2D90 000BDC90  80 0A 00 04 */	lwz r0, 4(r10)
/* 800C2D94 000BDC94  83 EA FF FC */	lwz r31, -4(r10)
/* 800C2D98 000BDC98  83 CA FF F8 */	lwz r30, -8(r10)
/* 800C2D9C 000BDC9C  83 AA FF F4 */	lwz r29, -0xc(r10)
/* 800C2DA0 000BDCA0  7C 08 03 A6 */	mtlr r0
/* 800C2DA4 000BDCA4  7D 41 53 78 */	mr r1, r10
/* 800C2DA8 000BDCA8  4E 80 00 20 */	blr 

.global TRKDoReadMemory
TRKDoReadMemory:
/* 800C2DAC 000BDCAC  54 2B 06 FE */	clrlwi r11, r1, 0x1b
/* 800C2DB0 000BDCB0  7C 2C 0B 78 */	mr r12, r1
/* 800C2DB4 000BDCB4  21 6B F6 C0 */	subfic r11, r11, -2368
/* 800C2DB8 000BDCB8  7C 21 59 6E */	stwux r1, r1, r11
/* 800C2DBC 000BDCBC  7C 08 02 A6 */	mflr r0
/* 800C2DC0 000BDCC0  90 0C 00 04 */	stw r0, 4(r12)
/* 800C2DC4 000BDCC4  93 EC FF FC */	stw r31, -4(r12)
/* 800C2DC8 000BDCC8  7C 7F 1B 78 */	mr r31, r3
/* 800C2DCC 000BDCCC  93 CC FF F8 */	stw r30, -8(r12)
/* 800C2DD0 000BDCD0  93 AC FF F4 */	stw r29, -0xc(r12)
/* 800C2DD4 000BDCD4  93 8C FF F0 */	stw r28, -0x10(r12)
/* 800C2DD8 000BDCD8  8B C3 00 18 */	lbz r30, 0x18(r3)
/* 800C2DDC 000BDCDC  83 83 00 20 */	lwz r28, 0x20(r3)
/* 800C2DE0 000BDCE0  57 C0 07 BD */	rlwinm. r0, r30, 0, 0x1e, 0x1e
/* 800C2DE4 000BDCE4  A0 63 00 1C */	lhz r3, 0x1c(r3)
/* 800C2DE8 000BDCE8  41 82 00 64 */	beq lbl_800C2E4C
/* 800C2DEC 000BDCEC  38 61 00 64 */	addi r3, r1, 0x64
/* 800C2DF0 000BDCF0  38 80 00 00 */	li r4, 0
/* 800C2DF4 000BDCF4  38 A0 00 40 */	li r5, 0x40
/* 800C2DF8 000BDCF8  4B F4 13 3D */	bl TRK_memset
/* 800C2DFC 000BDCFC  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2E00 000BDD00  38 00 00 80 */	li r0, 0x80
/* 800C2E04 000BDD04  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C2E08 000BDD08  38 C0 00 40 */	li r6, 0x40
/* 800C2E0C 000BDD0C  81 09 00 00 */	lwz r8, 0(r9)
/* 800C2E10 000BDD10  38 A0 00 12 */	li r5, 0x12
/* 800C2E14 000BDD14  98 01 00 68 */	stb r0, 0x68(r1)
/* 800C2E18 000BDD18  38 61 00 64 */	addi r3, r1, 0x64
/* 800C2E1C 000BDD1C  38 E8 00 01 */	addi r7, r8, 1
/* 800C2E20 000BDD20  38 80 00 40 */	li r4, 0x40
/* 800C2E24 000BDD24  91 01 00 70 */	stw r8, 0x70(r1)
/* 800C2E28 000BDD28  38 07 00 01 */	addi r0, r7, 1
/* 800C2E2C 000BDD2C  90 E9 00 00 */	stw r7, 0(r9)
/* 800C2E30 000BDD30  90 C1 00 64 */	stw r6, 0x64(r1)
/* 800C2E34 000BDD34  98 A1 00 6C */	stb r5, 0x6c(r1)
/* 800C2E38 000BDD38  90 09 00 00 */	stw r0, 0(r9)
/* 800C2E3C 000BDD3C  90 E1 00 70 */	stw r7, 0x70(r1)
/* 800C2E40 000BDD40  48 00 30 6D */	bl TRKWriteUARTN
/* 800C2E44 000BDD44  38 60 00 00 */	li r3, 0
/* 800C2E48 000BDD48  48 00 01 88 */	b lbl_800C2FD0
lbl_800C2E4C:
/* 800C2E4C 000BDD4C  57 C0 EF FE */	rlwinm r0, r30, 0x1d, 0x1f, 0x1f
/* 800C2E50 000BDD50  90 61 00 20 */	stw r3, 0x20(r1)
/* 800C2E54 000BDD54  7F 84 E3 78 */	mr r4, r28
/* 800C2E58 000BDD58  38 61 01 00 */	addi r3, r1, 0x100
/* 800C2E5C 000BDD5C  38 A1 00 20 */	addi r5, r1, 0x20
/* 800C2E60 000BDD60  68 06 00 01 */	xori r6, r0, 1
/* 800C2E64 000BDD64  38 E0 00 01 */	li r7, 1
/* 800C2E68 000BDD68  48 00 22 6D */	bl TRKTargetAccessMemory
/* 800C2E6C 000BDD6C  7C 60 1B 78 */	mr r0, r3
/* 800C2E70 000BDD70  7F E3 FB 78 */	mr r3, r31
/* 800C2E74 000BDD74  7C 1D 03 78 */	mr r29, r0
/* 800C2E78 000BDD78  38 80 00 00 */	li r4, 0
/* 800C2E7C 000BDD7C  4B FF ED 59 */	bl TRKResetBuffer
/* 800C2E80 000BDD80  2C 1D 00 00 */	cmpwi r29, 0
/* 800C2E84 000BDD84  40 82 00 90 */	bne lbl_800C2F14
/* 800C2E88 000BDD88  38 61 00 A4 */	addi r3, r1, 0xa4
/* 800C2E8C 000BDD8C  38 80 00 00 */	li r4, 0
/* 800C2E90 000BDD90  38 A0 00 40 */	li r5, 0x40
/* 800C2E94 000BDD94  4B F4 12 A1 */	bl TRK_memset
/* 800C2E98 000BDD98  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2E9C 000BDD9C  80 81 00 20 */	lwz r4, 0x20(r1)
/* 800C2EA0 000BDDA0  38 E3 D6 90 */	addi r7, r3, g_CurrentSequence@l
/* 800C2EA4 000BDDA4  39 00 00 80 */	li r8, 0x80
/* 800C2EA8 000BDDA8  80 C7 00 00 */	lwz r6, 0(r7)
/* 800C2EAC 000BDDAC  38 04 00 40 */	addi r0, r4, 0x40
/* 800C2EB0 000BDDB0  90 01 00 A4 */	stw r0, 0xa4(r1)
/* 800C2EB4 000BDDB4  7F E3 FB 78 */	mr r3, r31
/* 800C2EB8 000BDDB8  38 06 00 01 */	addi r0, r6, 1
/* 800C2EBC 000BDDBC  38 81 00 A4 */	addi r4, r1, 0xa4
/* 800C2EC0 000BDDC0  9B A1 00 AC */	stb r29, 0xac(r1)
/* 800C2EC4 000BDDC4  38 A0 00 40 */	li r5, 0x40
/* 800C2EC8 000BDDC8  99 01 00 A8 */	stb r8, 0xa8(r1)
/* 800C2ECC 000BDDCC  90 07 00 00 */	stw r0, 0(r7)
/* 800C2ED0 000BDDD0  90 C1 00 B0 */	stw r6, 0xb0(r1)
/* 800C2ED4 000BDDD4  4B FF EC 2D */	bl TRKAppendBuffer
/* 800C2ED8 000BDDD8  57 C0 06 73 */	rlwinm. r0, r30, 0, 0x19, 0x19
/* 800C2EDC 000BDDDC  41 82 00 24 */	beq lbl_800C2F00
/* 800C2EE0 000BDDE0  57 80 06 FE */	clrlwi r0, r28, 0x1b
/* 800C2EE4 000BDDE4  38 81 01 00 */	addi r4, r1, 0x100
/* 800C2EE8 000BDDE8  80 A1 00 20 */	lwz r5, 0x20(r1)
/* 800C2EEC 000BDDEC  7F E3 FB 78 */	mr r3, r31
/* 800C2EF0 000BDDF0  7C 84 02 14 */	add r4, r4, r0
/* 800C2EF4 000BDDF4  4B FF EC 0D */	bl TRKAppendBuffer
/* 800C2EF8 000BDDF8  7C 7D 1B 78 */	mr r29, r3
/* 800C2EFC 000BDDFC  48 00 00 18 */	b lbl_800C2F14
lbl_800C2F00:
/* 800C2F00 000BDE00  80 A1 00 20 */	lwz r5, 0x20(r1)
/* 800C2F04 000BDE04  7F E3 FB 78 */	mr r3, r31
/* 800C2F08 000BDE08  38 81 01 00 */	addi r4, r1, 0x100
/* 800C2F0C 000BDE0C  4B FF EB F5 */	bl TRKAppendBuffer
/* 800C2F10 000BDE10  7C 7D 1B 78 */	mr r29, r3
lbl_800C2F14:
/* 800C2F14 000BDE14  2C 1D 00 00 */	cmpwi r29, 0
/* 800C2F18 000BDE18  41 82 00 B0 */	beq lbl_800C2FC8
/* 800C2F1C 000BDE1C  38 1D F9 00 */	addi r0, r29, -1792
/* 800C2F20 000BDE20  28 00 00 06 */	cmplwi r0, 6
/* 800C2F24 000BDE24  41 81 00 44 */	bgt lbl_800C2F68
/* 800C2F28 000BDE28  3C 60 80 3A */	lis r3, switch_80399364@ha
/* 800C2F2C 000BDE2C  54 00 10 3A */	slwi r0, r0, 2
/* 800C2F30 000BDE30  38 63 93 64 */	addi r3, r3, switch_80399364@l
/* 800C2F34 000BDE34  7C 03 00 2E */	lwzx r0, r3, r0
/* 800C2F38 000BDE38  7C 09 03 A6 */	mtctr r0
/* 800C2F3C 000BDE3C  4E 80 04 20 */	bctr 
/* 800C2F40 000BDE40  3B A0 00 15 */	li r29, 0x15
/* 800C2F44 000BDE44  48 00 00 28 */	b lbl_800C2F6C
/* 800C2F48 000BDE48  3B A0 00 13 */	li r29, 0x13
/* 800C2F4C 000BDE4C  48 00 00 20 */	b lbl_800C2F6C
/* 800C2F50 000BDE50  3B A0 00 21 */	li r29, 0x21
/* 800C2F54 000BDE54  48 00 00 18 */	b lbl_800C2F6C
/* 800C2F58 000BDE58  3B A0 00 22 */	li r29, 0x22
/* 800C2F5C 000BDE5C  48 00 00 10 */	b lbl_800C2F6C
/* 800C2F60 000BDE60  3B A0 00 20 */	li r29, 0x20
/* 800C2F64 000BDE64  48 00 00 08 */	b lbl_800C2F6C
lbl_800C2F68:
/* 800C2F68 000BDE68  3B A0 00 03 */	li r29, 3
lbl_800C2F6C:
/* 800C2F6C 000BDE6C  38 61 00 24 */	addi r3, r1, 0x24
/* 800C2F70 000BDE70  38 80 00 00 */	li r4, 0
/* 800C2F74 000BDE74  38 A0 00 40 */	li r5, 0x40
/* 800C2F78 000BDE78  4B F4 11 BD */	bl TRK_memset
/* 800C2F7C 000BDE7C  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C2F80 000BDE80  38 00 00 80 */	li r0, 0x80
/* 800C2F84 000BDE84  39 03 D6 90 */	addi r8, r3, g_CurrentSequence@l
/* 800C2F88 000BDE88  38 A0 00 40 */	li r5, 0x40
/* 800C2F8C 000BDE8C  80 E8 00 00 */	lwz r7, 0(r8)
/* 800C2F90 000BDE90  38 61 00 24 */	addi r3, r1, 0x24
/* 800C2F94 000BDE94  98 01 00 28 */	stb r0, 0x28(r1)
/* 800C2F98 000BDE98  38 80 00 40 */	li r4, 0x40
/* 800C2F9C 000BDE9C  38 C7 00 01 */	addi r6, r7, 1
/* 800C2FA0 000BDEA0  90 E1 00 30 */	stw r7, 0x30(r1)
/* 800C2FA4 000BDEA4  38 06 00 01 */	addi r0, r6, 1
/* 800C2FA8 000BDEA8  90 C8 00 00 */	stw r6, 0(r8)
/* 800C2FAC 000BDEAC  90 A1 00 24 */	stw r5, 0x24(r1)
/* 800C2FB0 000BDEB0  9B A1 00 2C */	stb r29, 0x2c(r1)
/* 800C2FB4 000BDEB4  90 08 00 00 */	stw r0, 0(r8)
/* 800C2FB8 000BDEB8  90 C1 00 30 */	stw r6, 0x30(r1)
/* 800C2FBC 000BDEBC  48 00 2E F1 */	bl TRKWriteUARTN
/* 800C2FC0 000BDEC0  38 60 00 00 */	li r3, 0
/* 800C2FC4 000BDEC4  48 00 00 0C */	b lbl_800C2FD0
lbl_800C2FC8:
/* 800C2FC8 000BDEC8  7F E3 FB 78 */	mr r3, r31
/* 800C2FCC 000BDECC  4B FF E5 AD */	bl TRKMessageSend
lbl_800C2FD0:
/* 800C2FD0 000BDED0  81 41 00 00 */	lwz r10, 0(r1)
/* 800C2FD4 000BDED4  80 0A 00 04 */	lwz r0, 4(r10)
/* 800C2FD8 000BDED8  83 EA FF FC */	lwz r31, -4(r10)
/* 800C2FDC 000BDEDC  83 CA FF F8 */	lwz r30, -8(r10)
/* 800C2FE0 000BDEE0  83 AA FF F4 */	lwz r29, -0xc(r10)
/* 800C2FE4 000BDEE4  83 8A FF F0 */	lwz r28, -0x10(r10)
/* 800C2FE8 000BDEE8  7C 08 03 A6 */	mtlr r0
/* 800C2FEC 000BDEEC  7D 41 53 78 */	mr r1, r10
/* 800C2FF0 000BDEF0  4E 80 00 20 */	blr 

.global TRKDoSupportMask
TRKDoSupportMask:
/* 800C2FF4 000BDEF4  38 60 00 00 */	li r3, 0
/* 800C2FF8 000BDEF8  4E 80 00 20 */	blr 

.global TRKDoVersions
TRKDoVersions:
/* 800C2FFC 000BDEFC  38 60 00 00 */	li r3, 0
/* 800C3000 000BDF00  4E 80 00 20 */	blr 

.global TRKDoOverride
TRKDoOverride:
/* 800C3004 000BDF04  94 21 FF B0 */	stwu r1, -0x50(r1)
/* 800C3008 000BDF08  7C 08 02 A6 */	mflr r0
/* 800C300C 000BDF0C  38 80 00 00 */	li r4, 0
/* 800C3010 000BDF10  38 A0 00 40 */	li r5, 0x40
/* 800C3014 000BDF14  90 01 00 54 */	stw r0, 0x54(r1)
/* 800C3018 000BDF18  38 61 00 08 */	addi r3, r1, 8
/* 800C301C 000BDF1C  4B F4 11 19 */	bl TRK_memset
/* 800C3020 000BDF20  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C3024 000BDF24  38 00 00 80 */	li r0, 0x80
/* 800C3028 000BDF28  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C302C 000BDF2C  38 C0 00 40 */	li r6, 0x40
/* 800C3030 000BDF30  81 09 00 00 */	lwz r8, 0(r9)
/* 800C3034 000BDF34  38 A0 00 00 */	li r5, 0
/* 800C3038 000BDF38  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C303C 000BDF3C  38 61 00 08 */	addi r3, r1, 8
/* 800C3040 000BDF40  38 E8 00 01 */	addi r7, r8, 1
/* 800C3044 000BDF44  38 80 00 40 */	li r4, 0x40
/* 800C3048 000BDF48  91 01 00 14 */	stw r8, 0x14(r1)
/* 800C304C 000BDF4C  38 07 00 01 */	addi r0, r7, 1
/* 800C3050 000BDF50  90 E9 00 00 */	stw r7, 0(r9)
/* 800C3054 000BDF54  90 C1 00 08 */	stw r6, 8(r1)
/* 800C3058 000BDF58  98 A1 00 10 */	stb r5, 0x10(r1)
/* 800C305C 000BDF5C  90 09 00 00 */	stw r0, 0(r9)
/* 800C3060 000BDF60  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C3064 000BDF64  48 00 2E 49 */	bl TRKWriteUARTN
/* 800C3068 000BDF68  48 00 2A E9 */	bl __TRK_copy_vectors
/* 800C306C 000BDF6C  80 01 00 54 */	lwz r0, 0x54(r1)
/* 800C3070 000BDF70  38 60 00 00 */	li r3, 0
/* 800C3074 000BDF74  7C 08 03 A6 */	mtlr r0
/* 800C3078 000BDF78  38 21 00 50 */	addi r1, r1, 0x50
/* 800C307C 000BDF7C  4E 80 00 20 */	blr 

.global TRKDoReset
TRKDoReset:
/* 800C3080 000BDF80  94 21 FF B0 */	stwu r1, -0x50(r1)
/* 800C3084 000BDF84  7C 08 02 A6 */	mflr r0
/* 800C3088 000BDF88  38 80 00 00 */	li r4, 0
/* 800C308C 000BDF8C  38 A0 00 40 */	li r5, 0x40
/* 800C3090 000BDF90  90 01 00 54 */	stw r0, 0x54(r1)
/* 800C3094 000BDF94  38 61 00 08 */	addi r3, r1, 8
/* 800C3098 000BDF98  4B F4 10 9D */	bl TRK_memset
/* 800C309C 000BDF9C  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C30A0 000BDFA0  38 00 00 80 */	li r0, 0x80
/* 800C30A4 000BDFA4  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C30A8 000BDFA8  38 C0 00 40 */	li r6, 0x40
/* 800C30AC 000BDFAC  81 09 00 00 */	lwz r8, 0(r9)
/* 800C30B0 000BDFB0  38 A0 00 00 */	li r5, 0
/* 800C30B4 000BDFB4  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C30B8 000BDFB8  38 61 00 08 */	addi r3, r1, 8
/* 800C30BC 000BDFBC  38 E8 00 01 */	addi r7, r8, 1
/* 800C30C0 000BDFC0  38 80 00 40 */	li r4, 0x40
/* 800C30C4 000BDFC4  91 01 00 14 */	stw r8, 0x14(r1)
/* 800C30C8 000BDFC8  38 07 00 01 */	addi r0, r7, 1
/* 800C30CC 000BDFCC  90 E9 00 00 */	stw r7, 0(r9)
/* 800C30D0 000BDFD0  90 C1 00 08 */	stw r6, 8(r1)
/* 800C30D4 000BDFD4  98 A1 00 10 */	stb r5, 0x10(r1)
/* 800C30D8 000BDFD8  90 09 00 00 */	stw r0, 0(r9)
/* 800C30DC 000BDFDC  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C30E0 000BDFE0  48 00 2D CD */	bl TRKWriteUARTN
/* 800C30E4 000BDFE4  4B F4 2F D9 */	bl __TRK_reset
/* 800C30E8 000BDFE8  80 01 00 54 */	lwz r0, 0x54(r1)
/* 800C30EC 000BDFEC  38 60 00 00 */	li r3, 0
/* 800C30F0 000BDFF0  7C 08 03 A6 */	mtlr r0
/* 800C30F4 000BDFF4  38 21 00 50 */	addi r1, r1, 0x50
/* 800C30F8 000BDFF8  4E 80 00 20 */	blr 

.global TRKDoDisconnect
TRKDoDisconnect:
/* 800C30FC 000BDFFC  94 21 FF A0 */	stwu r1, -0x60(r1)
/* 800C3100 000BE000  7C 08 02 A6 */	mflr r0
/* 800C3104 000BE004  3C 60 80 41 */	lis r3, IsTRKConnected@ha
/* 800C3108 000BE008  38 A0 00 40 */	li r5, 0x40
/* 800C310C 000BE00C  90 01 00 64 */	stw r0, 0x64(r1)
/* 800C3110 000BE010  38 83 D6 94 */	addi r4, r3, IsTRKConnected@l
/* 800C3114 000BE014  38 00 00 00 */	li r0, 0
/* 800C3118 000BE018  38 61 00 14 */	addi r3, r1, 0x14
/* 800C311C 000BE01C  90 04 00 00 */	stw r0, 0(r4)
/* 800C3120 000BE020  38 80 00 00 */	li r4, 0
/* 800C3124 000BE024  4B F4 10 11 */	bl TRK_memset
/* 800C3128 000BE028  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C312C 000BE02C  38 00 00 80 */	li r0, 0x80
/* 800C3130 000BE030  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C3134 000BE034  38 C0 00 40 */	li r6, 0x40
/* 800C3138 000BE038  81 09 00 00 */	lwz r8, 0(r9)
/* 800C313C 000BE03C  38 A0 00 00 */	li r5, 0
/* 800C3140 000BE040  98 01 00 18 */	stb r0, 0x18(r1)
/* 800C3144 000BE044  38 61 00 14 */	addi r3, r1, 0x14
/* 800C3148 000BE048  38 E8 00 01 */	addi r7, r8, 1
/* 800C314C 000BE04C  38 80 00 40 */	li r4, 0x40
/* 800C3150 000BE050  91 01 00 20 */	stw r8, 0x20(r1)
/* 800C3154 000BE054  38 07 00 01 */	addi r0, r7, 1
/* 800C3158 000BE058  90 E9 00 00 */	stw r7, 0(r9)
/* 800C315C 000BE05C  90 C1 00 14 */	stw r6, 0x14(r1)
/* 800C3160 000BE060  98 A1 00 1C */	stb r5, 0x1c(r1)
/* 800C3164 000BE064  90 09 00 00 */	stw r0, 0(r9)
/* 800C3168 000BE068  90 E1 00 20 */	stw r7, 0x20(r1)
/* 800C316C 000BE06C  48 00 2D 41 */	bl TRKWriteUARTN
/* 800C3170 000BE070  38 61 00 08 */	addi r3, r1, 8
/* 800C3174 000BE074  38 80 00 01 */	li r4, 1
/* 800C3178 000BE078  4B FF E0 79 */	bl TRKConstructEvent
/* 800C317C 000BE07C  38 61 00 08 */	addi r3, r1, 8
/* 800C3180 000BE080  4B FF E0 89 */	bl TRKPostEvent
/* 800C3184 000BE084  80 01 00 64 */	lwz r0, 0x64(r1)
/* 800C3188 000BE088  38 60 00 00 */	li r3, 0
/* 800C318C 000BE08C  7C 08 03 A6 */	mtlr r0
/* 800C3190 000BE090  38 21 00 60 */	addi r1, r1, 0x60
/* 800C3194 000BE094  4E 80 00 20 */	blr 

.global TRKDoConnect
TRKDoConnect:
/* 800C3198 000BE098  94 21 FF B0 */	stwu r1, -0x50(r1)
/* 800C319C 000BE09C  7C 08 02 A6 */	mflr r0
/* 800C31A0 000BE0A0  3C 60 80 41 */	lis r3, IsTRKConnected@ha
/* 800C31A4 000BE0A4  38 A0 00 40 */	li r5, 0x40
/* 800C31A8 000BE0A8  90 01 00 54 */	stw r0, 0x54(r1)
/* 800C31AC 000BE0AC  38 83 D6 94 */	addi r4, r3, IsTRKConnected@l
/* 800C31B0 000BE0B0  38 00 00 01 */	li r0, 1
/* 800C31B4 000BE0B4  38 61 00 08 */	addi r3, r1, 8
/* 800C31B8 000BE0B8  90 04 00 00 */	stw r0, 0(r4)
/* 800C31BC 000BE0BC  38 80 00 00 */	li r4, 0
/* 800C31C0 000BE0C0  4B F4 0F 75 */	bl TRK_memset
/* 800C31C4 000BE0C4  3C 60 80 41 */	lis r3, g_CurrentSequence@ha
/* 800C31C8 000BE0C8  38 00 00 80 */	li r0, 0x80
/* 800C31CC 000BE0CC  39 23 D6 90 */	addi r9, r3, g_CurrentSequence@l
/* 800C31D0 000BE0D0  38 C0 00 40 */	li r6, 0x40
/* 800C31D4 000BE0D4  81 09 00 00 */	lwz r8, 0(r9)
/* 800C31D8 000BE0D8  38 A0 00 00 */	li r5, 0
/* 800C31DC 000BE0DC  98 01 00 0C */	stb r0, 0xc(r1)
/* 800C31E0 000BE0E0  38 61 00 08 */	addi r3, r1, 8
/* 800C31E4 000BE0E4  38 E8 00 01 */	addi r7, r8, 1
/* 800C31E8 000BE0E8  38 80 00 40 */	li r4, 0x40
/* 800C31EC 000BE0EC  91 01 00 14 */	stw r8, 0x14(r1)
/* 800C31F0 000BE0F0  38 07 00 01 */	addi r0, r7, 1
/* 800C31F4 000BE0F4  90 E9 00 00 */	stw r7, 0(r9)
/* 800C31F8 000BE0F8  90 C1 00 08 */	stw r6, 8(r1)
/* 800C31FC 000BE0FC  98 A1 00 10 */	stb r5, 0x10(r1)
/* 800C3200 000BE100  90 09 00 00 */	stw r0, 0(r9)
/* 800C3204 000BE104  90 E1 00 14 */	stw r7, 0x14(r1)
/* 800C3208 000BE108  48 00 2C A5 */	bl TRKWriteUARTN
/* 800C320C 000BE10C  80 01 00 54 */	lwz r0, 0x54(r1)
/* 800C3210 000BE110  38 60 00 00 */	li r3, 0
/* 800C3214 000BE114  7C 08 03 A6 */	mtlr r0
/* 800C3218 000BE118  38 21 00 50 */	addi r1, r1, 0x50
/* 800C321C 000BE11C  4E 80 00 20 */	blr 

.global SetTRKConnected
SetTRKConnected:
/* 800C3220 000BE120  3C 80 80 41 */	lis r4, IsTRKConnected@ha
/* 800C3224 000BE124  90 64 D6 94 */	stw r3, IsTRKConnected@l(r4)
/* 800C3228 000BE128  4E 80 00 20 */	blr 

.global GetTRKConnected
GetTRKConnected:
/* 800C322C 000BE12C  3C 60 80 41 */	lis r3, IsTRKConnected@ha
/* 800C3230 000BE130  38 63 D6 94 */	addi r3, r3, IsTRKConnected@l
/* 800C3234 000BE134  80 63 00 00 */	lwz r3, 0(r3)
/* 800C3238 000BE138  4E 80 00 20 */	blr 
