---
id: 数字电路中的竞争与冒险
title: 数字电路中的竞争与冒险
---

在数字电路中，信号传输与状态变换时都会有一定的延时，从而导致竞争和冒险的现象。

## 原因

- **竞争（Competition）**：在组合逻辑电路中，不同路径的输入信号变化，传输到同一点门级电路时，在时间上有先后之分。
- **冒险（Hazard）**：由于竞争的存在，输出信号需要经过一段时间才能达到期望状态，过渡时间内可能产生瞬间的错误输出，例如尖峰脉冲。

竞争不一定会导致冒险，但冒险一定会有竞争存在。

举个例子，对于同一个输入信号 A，信号 A' 由于会经过反相器，到达与门的时间会比 A 滞后，会导致与门的输出出现干扰脉冲：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220622163331.png)

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220622163337.png)

## 解决方法

对于冒险现象的发生，可以用以下方法消除：

- 增加输出滤波电容：用于消除冒险的窄脉冲。但缺点是会让波形变得平缓，在高速信号中容易产生错误。
- 延时读取输出值：略过窄脉冲的影响。

## 参考与致谢

- [Verilog 竞争与冒险](https://www.runoob.com/w3cnote/verilog-competition-hazard.html)

> 本篇文章受 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议保护，转载请注明出处。

