***MULTI***
Org0 (0)
states:
P0_0:0:true:false;
P0_1:1:false:false;
P0_2:1:false:false;
P0_3:1:false:true;
P0_5:2:false:false;
P0_6:1:false:false;
P0_7:0:true:false;
P0_8:1:false:true;
P0_9:1:false:true;
transitions:
P0_7:P0_3:false:;
P0_7:P0_6:false:;
P0_0:P0_2:false:;
P0_0:P0_3:false:;
P0_2:P0_5:false:;
P0_2:P0_8:false:;
P0_6:P0_5:false:;
P0_6:P0_9:false:;
P0_1:P0_5:false:;
P0_1:P0_0:false:;
P0_1:P0_7:false:;
P0_6:P0_3:false:;
P0_9:P0_3:false:;
P0_5:P0_9:false:;
P0_5:P0_8:false:;
specifications:
CTL Specifications
***END***
Org (1)
states:
P1_0:1:false:false;
P1_1:0:true:true;
P1_2:2:false:false;
P1_3:1:false:false;
P1_4:2:false:false;
P1_5:2:false:false;
transitions:
P1_3:P1_1:false:;
P1_2:P1_3:false:;
P1_4:P1_2:false:;
P1_4:P1_5:false:;
P1_4:P1_3:false:;
P1_2:P1_0:false:;
P1_0:P1_1:false:;
P1_5:P1_0:false:;
P1_5:P1_2:false:;
specifications:
CTL Specifications
***END***
Org (2)
states:
P2_0:1:false:true;
P2_1:1:false:false;
P2_2:1:false:false;
P2_3:0:true:false;
P2_4:1:false:true;
P2_5:1:false:false;
P2_6:1:false:false;
P2_7:0:true:false;
P2_8:0:true:false;
transitions:
P2_7:P2_5:false:;
P2_3:P2_0:false:;
P2_5:P2_4:false:;
P2_5:P2_1:false:;
P2_1:P2_3:false:;
P2_8:P2_3:false:;
P2_8:P2_7:false:;
P2_8:P2_5:false:;
P2_8:P2_6:false:;
P2_3:P2_2:false:;
P2_6:P2_2:false:;
P2_2:P2_1:false:;
P2_1:P2_4:false:;
P2_7:P2_6:false:;
specifications:
CTL Specifications
***END***
Kripke Structure (1, 2)
states:
P0_0:0:true:false;
P0_1:1:false:false;
P0_2:1:false:false;
P0_3:1:false:true;
P0_5:2:false:false;
P0_6:1:false:false;
P0_7:0:true:false;
P0_8:1:false:true;
P0_9:1:false:true;
P1_0:1:false:false;
P1_1:0:true:true;
P1_2:2:false:false;
P1_3:1:false:false;
P1_4:2:false:false;
P1_5:2:false:false;
P2_0:1:false:true;
P2_1:1:false:false;
P2_2:1:false:false;
P2_3:0:true:false;
P2_4:1:false:true;
P2_5:1:false:false;
P2_6:1:false:false;
P2_7:0:true:false;
P2_8:0:true:false;
transitions:
P0_7:P0_3:false:;
P0_7:P0_6:false:;
P0_0:P0_2:false:;
P0_0:P0_3:false:;
P0_2:P0_5:false:;
P0_2:P0_8:false:;
P0_6:P0_5:false:;
P0_6:P0_9:false:;
P0_1:P0_5:false:;
P0_1:P0_0:false:;
P0_1:P0_7:false:;
P0_6:P0_3:false:;
P0_9:P0_3:false:;
P1_3:P1_1:false:;
P1_2:P1_3:false:;
P1_4:P1_2:false:;
P1_4:P1_5:false:;
P1_4:P1_3:false:;
P1_2:P1_0:false:;
P1_0:P1_1:false:;
P1_5:P1_0:false:;
P1_1:P0_8:true:;
P2_4:P0_9:true:;
P2_4:P1_1:true:;
P2_0:P0_3:true:;
P0_9:P1_1:true:;
P2_0:P0_9:true:;
P2_4:P0_8:true:;
P2_7:P2_5:false:;
P2_3:P2_0:false:;
P2_5:P2_4:false:;
P2_5:P2_1:false:;
P2_1:P2_3:false:;
P2_8:P2_3:false:;
P2_8:P2_7:false:;
P2_8:P2_5:false:;
P2_8:P2_6:false:;
P2_3:P2_2:false:;
P2_6:P2_2:false:;
P2_2:P2_1:false:;
P2_1:P2_4:false:;
P2_7:P2_6:false:;
P0_5:P0_9:false:;
P0_5:P0_8:false:;
P1_5:P1_2:false:;
specifications:
CTL Specifications
***END***
