build:
  trigger: fpga/riscv-soc