-- memd 16 bits com funções de soma e subtração, e detecção igual a 0 da entrada A

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
USE work.constants.all;

ENTITY memd IS
	PORT (
		addr				:	IN STD_LOGIC_VECTOR(tamanho_endereco_memd-1 downto 0); 
		rd,wr,clock		:	IN STD_LOGIC;
		W_data			:	IN STD_LOGIC_VECTOR(tamanho-1 downto 0);
		R_data			:	OUT STD_LOGIC_VECTOR(tamanho-1 downto 0)
	); 
--	zero				:	OUT STD_LOGIC);
END memd;

ARCHITECTURE arch OF memd IS 
	--Inicialização dos dados da memória
	SIGNAL D : STD_LOGIC_VECTOR(tamanho_memd-1 downto 0):=
	;
	
	BEGIN
		PROCESS(addr,rd,wr,clock,W_data)
			BEGIN
			--Opções de operações com a memd
			IF (rising_edge(clock) AND wr='1') THEN
				D[to_integer(unsigned(addr))]<=W_data;
			ELSIF (rising_edge(clock) AND rd='1') THEN
				R_data<=D[to_integer(unsigned(addr))];
			END IF;	
		END PROCESS;
	
END arch;

