## 2. Metodologia

Para a estruturação do processador, optou-se por uma metodologia de
desenvolvimento hierárquico modularizado, a fim de facilitar que futuramente
seja feita a implementação de tolerância a falhas, por meio de tripla votação -
redundância de componentes para o caso de um falhar, onde os outros são usados
para definir o valor correto a ser considerado - , por exemplo.

A modularização hierárquica do projeto se deu por uma divisão do processador em
diferentes níveis durante a sua implementação:

- O nível mais baixo corresponde ao nível dos componentes, sejam eles genéricos
  (como multiplexadores) ou específicos da arquitetura RISC-V (como a unidade de
  controle), como está ilustrado a seguir. Vale mencionar que se planeja
  implementar os registradores da pipeline nas etapas ID, EX, MEM e WB

![](/images/reference/components/nivel_componentes.drawio.svg "**Figura 2** - Diagrama dos componentes implementados")

Em seguida, o nível dos módulos, onde são implementados os componentes; 


![](/images/reference/components/nivel_modulos.drawio.svg "**Figura 3** - Diagrama dos módulos implementados")

- Há, então, o nível das etapas, é nesse nível que se encontram os módulos, e como mencionado anteriormente, onde estão implementados os registradores da pipeline. Há de se mencionar, que devido ao fato de o cliente querer usar memórias externas ao processador, a etapa MEM que teria o módulo de memória correspondente ao uso da memória RAM, fica atualmente sendo apenas uma etapa que atua como registrador da pipeline, pois a memória é acessada no nível superior;

![](/images/reference/components/nivel_etapas.drawio.svg "**Figura 4** - Diagrama das etapas implementados")

- Por fim, o nível mais alto é o nível superior, onde ocorre a integração das etapas, e o acesso às memórias externas.

![](/images/reference/components/nivel_superior.drawio.svg "**Figura 5** - Diagrama das etapas implementados")

### 2.1 Coleta de dados sobre o projeto

Os dados utilizados para realização deste projeto vieram de material, físico e digital, que os membros do grupo encontraram enquanto pesquisavam sobre o assunto e de material que o orientador forneceu para ajudar na realização do projeto, além de informações fornecidas pelo cliente.

No que se refere ao material encontrado pelo grupo para realização do projeto, foi essencial o uso da documentação sobre a arquitetura de conjunto de instruções RISC-V fornecida pela RISC-V International, que é uma entidade sem fins lucrativos sediada na suíça à qual o Brasil se juntou no final de fevereiro de 2024 e que busca manter a neutralidade do desenvolvimento dessa arquitetura. Além disso, o grupo também encontrou um simulador web de um processador RISC-V com conjunto base de instruções para inteiros com extensão para multiplicação que funciona para uma arquitetura de 32 bits, que é precisamente o foco para este projeto, e auxiliou para que o fosse possível visualizar como que a arquitetura  seria implementada de forma, e mostrou uma forma de como as instruções interagem com esse tipo de processador.

No que se refere ao material fornecido pelo orientador, o mais importante foi um repositório com componentes desenvolvidos em VHDL, onde os mesmos eram sintetizados usando GHDL, seus testes eram realizados usando Cocotb e Pytest, sendo que essas foram as ferramentas utilizadas pelo grupo para realizar os testes unitários e de integração de sistemas durante o projeto. Além disso, ele também forneceu livros que ajudaram no estudo da arquitetura e das suas instruções.

Já no que se refere às informações fornecidas pelos clientes, está a necessidade de modularização mencionada anteriormente na metodologia.

## 2.2 Análise dos Dados Coletados

Na documentação sobre a arquitetura fornecida pelos materiais utilizados estão detalhadas as instruções que compõem o conjunto base de instruções para inteiros de 32 bits, sua estrutura e como elas funcionam, e o mesmo se aplica às instruções que compõem a extensão de multiplicação do processador (olhar Anexo A para mais informações sobre os conjuntos de instruções).

As instruções do conjunto base de inteiros são 40 no total, porém o grupo não vai implementar 3 destas instruções (ECALL, EBREAK e FENCE) por elas serem de uso de processadores superescalares, que não faz parte do escopo. O conjunto de instruções da extensão de multiplicação serão implementadas se for factível a depender do tempo que sobrar após o grupo terminar de desenvolver o processador funcional com as instruções do conjunto base implementadas.

