
prototype_v0.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000007e  00800100  00000e12  00000ea6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000e12  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000012  0080017e  0080017e  00000f24  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000f24  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000f54  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000001d0  00000000  00000000  00000f94  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000203b  00000000  00000000  00001164  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00001015  00000000  00000000  0000319f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000110d  00000000  00000000  000041b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000003e8  00000000  00000000  000052c4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000834  00000000  00000000  000056ac  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000e0a  00000000  00000000  00005ee0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000001a0  00000000  00000000  00006cea  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 5a 00 	jmp	0xb4	; 0xb4 <__ctors_end>
   4:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
   8:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
   c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  10:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  14:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  18:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  1c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  20:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  24:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  28:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  2c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  30:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  34:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  38:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  3c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  40:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  44:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  48:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  4c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  50:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  54:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  58:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  5c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  60:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  64:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  68:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  6c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  70:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  74:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  78:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  7c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  80:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  84:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  88:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  8c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  90:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  94:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  98:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  9c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  a0:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  a4:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  a8:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  ac:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  b0:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>

000000b4 <__ctors_end>:
  b4:	11 24       	eor	r1, r1
  b6:	1f be       	out	0x3f, r1	; 63
  b8:	cf ef       	ldi	r28, 0xFF	; 255
  ba:	d8 e0       	ldi	r29, 0x08	; 8
  bc:	de bf       	out	0x3e, r29	; 62
  be:	cd bf       	out	0x3d, r28	; 61

000000c0 <__do_copy_data>:
  c0:	11 e0       	ldi	r17, 0x01	; 1
  c2:	a0 e0       	ldi	r26, 0x00	; 0
  c4:	b1 e0       	ldi	r27, 0x01	; 1
  c6:	e2 e1       	ldi	r30, 0x12	; 18
  c8:	fe e0       	ldi	r31, 0x0E	; 14
  ca:	02 c0       	rjmp	.+4      	; 0xd0 <__do_copy_data+0x10>
  cc:	05 90       	lpm	r0, Z+
  ce:	0d 92       	st	X+, r0
  d0:	ae 37       	cpi	r26, 0x7E	; 126
  d2:	b1 07       	cpc	r27, r17
  d4:	d9 f7       	brne	.-10     	; 0xcc <__do_copy_data+0xc>

000000d6 <__do_clear_bss>:
  d6:	21 e0       	ldi	r18, 0x01	; 1
  d8:	ae e7       	ldi	r26, 0x7E	; 126
  da:	b1 e0       	ldi	r27, 0x01	; 1
  dc:	01 c0       	rjmp	.+2      	; 0xe0 <.do_clear_bss_start>

000000de <.do_clear_bss_loop>:
  de:	1d 92       	st	X+, r1

000000e0 <.do_clear_bss_start>:
  e0:	a0 39       	cpi	r26, 0x90	; 144
  e2:	b2 07       	cpc	r27, r18
  e4:	e1 f7       	brne	.-8      	; 0xde <.do_clear_bss_loop>
  e6:	0e 94 16 03 	call	0x62c	; 0x62c <main>
  ea:	0c 94 07 07 	jmp	0xe0e	; 0xe0e <_exit>

000000ee <__bad_interrupt>:
  ee:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000f2 <SPI_init>:

extern volatile uint8_t signal;

void SPI_init (void)
{
	SPI_DDR |= (1<<SPI_CS) | (1<<SPI_MOSI) | (1<<SPI_SCK); // set SCK,MOSI,CS as Fsync 
  f2:	84 b1       	in	r24, 0x04	; 4
  f4:	8c 62       	ori	r24, 0x2C	; 44
  f6:	84 b9       	out	0x04, r24	; 4
	SPI_PORT |= (1<<SPI_CS) | (1<<SPI_SCK); // SCK and CS high
  f8:	85 b1       	in	r24, 0x05	; 5
  fa:	84 62       	ori	r24, 0x24	; 36
  fc:	85 b9       	out	0x05, r24	; 5
	SPCR0 |= (1<<SPE) | (1<<MSTR) | (1<<CPOL); // Enable SPI // Set Master mode //	Set clk to inv.
  fe:	8c b5       	in	r24, 0x2c	; 44
 100:	88 65       	ori	r24, 0x58	; 88
 102:	8c bd       	out	0x2c, r24	; 44
 104:	08 95       	ret

00000106 <SPI_write16>:
{

	unsigned char MSdata = ((data>>8) & 0x00FF);  	//filter out MS
	unsigned char LSdata = (data & 0x00FF);			//filter out LS

	SPI_PORT &= ~(1<<SPI_CS);				// 	Fsync Low --> begin frame
 106:	2a 98       	cbi	0x05, 2	; 5
	
	SPDR0 = MSdata;							// 	send First 8 MS of data
 108:	9e bd       	out	0x2e, r25	; 46
	while (!(SPSR0 & (1<<SPIF)));			//	while busy
 10a:	0d b4       	in	r0, 0x2d	; 45
 10c:	07 fe       	sbrs	r0, 7
 10e:	fd cf       	rjmp	.-6      	; 0x10a <SPI_write16+0x4>

	SPDR0 = LSdata;							// 	send Last 8 LS of data
 110:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR0 & (1<<SPIF)));			//	while busy
 112:	0d b4       	in	r0, 0x2d	; 45
 114:	07 fe       	sbrs	r0, 7
 116:	fd cf       	rjmp	.-6      	; 0x112 <SPI_write16+0xc>

	SPI_PORT |= (1<<SPI_CS);				// 	Fsync High --> End of frame
 118:	2a 9a       	sbi	0x05, 2	; 5
 11a:	08 95       	ret

0000011c <AD9833_init>:
// 	phaseChange(0,0); // initial phase of 0 deg
	// idk if i did the math here right or if it even matters;
	// this init sequence is maybe more efficient or something
	// just uncomment the above if it doesnt work
	// ... hopefully the above works
	SPI_write16(INIT_RESET);
 11c:	80 e0       	ldi	r24, 0x00	; 0
 11e:	91 e0       	ldi	r25, 0x01	; 1
 120:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(INIT_RESET_B28);
 124:	80 e0       	ldi	r24, 0x00	; 0
 126:	91 e2       	ldi	r25, 0x21	; 33
 128:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(INIT_FREQ0_LSB);
 12c:	8d e4       	ldi	r24, 0x4D	; 77
 12e:	92 e6       	ldi	r25, 0x62	; 98
 130:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(INIT_FREQ0_MSB);
 134:	81 e4       	ldi	r24, 0x41	; 65
 136:	90 e4       	ldi	r25, 0x40	; 64
 138:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(INIT_PHASE0);
 13c:	80 e0       	ldi	r24, 0x00	; 0
 13e:	90 ec       	ldi	r25, 0xC0	; 192
 140:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(INIT_GO);
 144:	80 e0       	ldi	r24, 0x00	; 0
 146:	90 e0       	ldi	r25, 0x00	; 0
 148:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
 14c:	08 95       	ret

0000014e <freqChange>:
}


void freqChange(uint32_t freqOut, uint8_t select)  // take base10 frequency and do frequency hop
{
 14e:	ff 92       	push	r15
 150:	0f 93       	push	r16
 152:	1f 93       	push	r17
 154:	cf 93       	push	r28
 156:	df 93       	push	r29
 158:	f4 2e       	mov	r15, r20
	//freqReg = freq_out* 2^28/freq_mclk
	uint32_t freqReg = (freqOut * POW2_28)/MCLK;
 15a:	05 2e       	mov	r0, r21
 15c:	5c e1       	ldi	r21, 0x1C	; 28
 15e:	66 0f       	add	r22, r22
 160:	77 1f       	adc	r23, r23
 162:	88 1f       	adc	r24, r24
 164:	99 1f       	adc	r25, r25
 166:	5a 95       	dec	r21
 168:	d1 f7       	brne	.-12     	; 0x15e <freqChange+0x10>
 16a:	50 2d       	mov	r21, r0
 16c:	20 e4       	ldi	r18, 0x40	; 64
 16e:	38 e7       	ldi	r19, 0x78	; 120
 170:	4d e7       	ldi	r20, 0x7D	; 125
 172:	51 e0       	ldi	r21, 0x01	; 1
 174:	0e 94 b0 06 	call	0xd60	; 0xd60 <__udivmodsi4>
	uint16_t regLs = (freqReg & BITS14_MASK);
 178:	e9 01       	movw	r28, r18
 17a:	df 73       	andi	r29, 0x3F	; 63
	uint16_t regMs = ((freqReg>>14) & BITS14_MASK);
 17c:	da 01       	movw	r26, r20
 17e:	c9 01       	movw	r24, r18
 180:	07 2e       	mov	r0, r23
 182:	7e e0       	ldi	r23, 0x0E	; 14
 184:	b6 95       	lsr	r27
 186:	a7 95       	ror	r26
 188:	97 95       	ror	r25
 18a:	87 95       	ror	r24
 18c:	7a 95       	dec	r23
 18e:	d1 f7       	brne	.-12     	; 0x184 <freqChange+0x36>
 190:	70 2d       	mov	r23, r0
 192:	8c 01       	movw	r16, r24
 194:	1f 73       	andi	r17, 0x3F	; 63
	controlReg |= (1<<B28) | (1<<RESET);
 196:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 19a:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 19e:	91 62       	ori	r25, 0x21	; 33
 1a0:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 1a4:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	
	if (select == 0) {
 1a8:	f1 10       	cpse	r15, r1
 1aa:	0c c0       	rjmp	.+24     	; 0x1c4 <freqChange+0x76>
		regLs |= FREQ0_D_MASK;
 1ac:	d0 64       	ori	r29, 0x40	; 64
		regMs |= FREQ0_D_MASK;
 1ae:	10 64       	ori	r17, 0x40	; 64
		controlReg &= ~(1<<FSELECT);
 1b0:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 1b4:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 1b8:	97 7f       	andi	r25, 0xF7	; 247
 1ba:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 1be:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
 1c2:	0e c0       	rjmp	.+28     	; 0x1e0 <freqChange+0x92>
	}
	if (select == 1) {
 1c4:	81 e0       	ldi	r24, 0x01	; 1
 1c6:	f8 12       	cpse	r15, r24
 1c8:	0b c0       	rjmp	.+22     	; 0x1e0 <freqChange+0x92>
		regLs |= FREQ1_D_MASK;
 1ca:	d0 68       	ori	r29, 0x80	; 128
		regMs |= FREQ1_D_MASK;
 1cc:	10 68       	ori	r17, 0x80	; 128
		controlReg |= (1<<FSELECT);
 1ce:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 1d2:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 1d6:	98 60       	ori	r25, 0x08	; 8
 1d8:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 1dc:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	}
	
	SPI_write16(controlReg);
 1e0:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 1e4:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 1e8:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(regLs);
 1ec:	ce 01       	movw	r24, r28
 1ee:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	SPI_write16(regMs);
 1f2:	c8 01       	movw	r24, r16
 1f4:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	controlReg &= ~(1<<RESET);
 1f8:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 1fc:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 200:	9e 7f       	andi	r25, 0xFE	; 254
 202:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 206:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 20a:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 20e:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 212:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
}
 216:	df 91       	pop	r29
 218:	cf 91       	pop	r28
 21a:	1f 91       	pop	r17
 21c:	0f 91       	pop	r16
 21e:	ff 90       	pop	r15
 220:	08 95       	ret

00000222 <phaseChange>:

void phaseChange(uint16_t phaseShift, uint8_t select) {
 222:	cf 93       	push	r28
 224:	c6 2f       	mov	r28, r22
	uint16_t phaseReg = (phaseShift*POW2_12) / (2*PI);
 226:	60 e0       	ldi	r22, 0x00	; 0
 228:	70 e0       	ldi	r23, 0x00	; 0
 22a:	78 2f       	mov	r23, r24
 22c:	72 95       	swap	r23
 22e:	70 7f       	andi	r23, 0xF0	; 240
 230:	80 e0       	ldi	r24, 0x00	; 0
 232:	90 e0       	ldi	r25, 0x00	; 0
 234:	0e 94 22 06 	call	0xc44	; 0xc44 <__floatunsisf>
 238:	2b ed       	ldi	r18, 0xDB	; 219
 23a:	3f e0       	ldi	r19, 0x0F	; 15
 23c:	49 ec       	ldi	r20, 0xC9	; 201
 23e:	50 e4       	ldi	r21, 0x40	; 64
 240:	0e 94 81 05 	call	0xb02	; 0xb02 <__divsf3>
 244:	0e 94 f3 05 	call	0xbe6	; 0xbe6 <__fixunssfsi>
 248:	ab 01       	movw	r20, r22
	controlReg |= (1<<RESET);
 24a:	20 91 7e 01 	lds	r18, 0x017E	; 0x80017e <__data_end>
 24e:	30 91 7f 01 	lds	r19, 0x017F	; 0x80017f <__data_end+0x1>
 252:	31 60       	ori	r19, 0x01	; 1
 254:	30 93 7f 01 	sts	0x017F, r19	; 0x80017f <__data_end+0x1>
 258:	20 93 7e 01 	sts	0x017E, r18	; 0x80017e <__data_end>
	
	if (select == 0) {
 25c:	c1 11       	cpse	r28, r1
 25e:	0b c0       	rjmp	.+22     	; 0x276 <phaseChange+0x54>
		phaseReg |= PHASE0_D_MASK;
 260:	50 6c       	ori	r21, 0xC0	; 192
		controlReg &= ~(1<<PSELECT);
 262:	20 91 7e 01 	lds	r18, 0x017E	; 0x80017e <__data_end>
 266:	30 91 7f 01 	lds	r19, 0x017F	; 0x80017f <__data_end+0x1>
 26a:	3b 7f       	andi	r19, 0xFB	; 251
 26c:	30 93 7f 01 	sts	0x017F, r19	; 0x80017f <__data_end+0x1>
 270:	20 93 7e 01 	sts	0x017E, r18	; 0x80017e <__data_end>
 274:	0d c0       	rjmp	.+26     	; 0x290 <phaseChange+0x6e>
	}
	if (select == 1) {
 276:	c1 30       	cpi	r28, 0x01	; 1
 278:	59 f4       	brne	.+22     	; 0x290 <phaseChange+0x6e>
		phaseReg |= PHASE1_D_MASK;
 27a:	ab 01       	movw	r20, r22
 27c:	50 6e       	ori	r21, 0xE0	; 224
		controlReg |= (1<<PSELECT);
 27e:	20 91 7e 01 	lds	r18, 0x017E	; 0x80017e <__data_end>
 282:	30 91 7f 01 	lds	r19, 0x017F	; 0x80017f <__data_end+0x1>
 286:	34 60       	ori	r19, 0x04	; 4
 288:	30 93 7f 01 	sts	0x017F, r19	; 0x80017f <__data_end+0x1>
 28c:	20 93 7e 01 	sts	0x017E, r18	; 0x80017e <__data_end>
	}
	
	SPI_write16(phaseReg);
 290:	ca 01       	movw	r24, r20
 292:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	controlReg &= ~(1<<RESET);
 296:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 29a:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 29e:	9e 7f       	andi	r25, 0xFE	; 254
 2a0:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 2a4:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	
}
 2a8:	cf 91       	pop	r28
 2aa:	08 95       	ret

000002ac <sineOut>:

void sineOut(void) {
	controlReg |= (1<<RESET);
 2ac:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 2b0:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 2b4:	91 60       	ori	r25, 0x01	; 1
 2b6:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 2ba:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	controlReg &= ~((1<< SLEEP12) | (1<<OPBITEN) | (1<<MODE));
 2be:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 2c2:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 2c6:	8d 79       	andi	r24, 0x9D	; 157
 2c8:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 2cc:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 2d0:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 2d4:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 2d8:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	controlReg &= ~(1<<RESET);
 2dc:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 2e0:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 2e4:	9e 7f       	andi	r25, 0xFE	; 254
 2e6:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 2ea:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 2ee:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 2f2:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 2f6:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
 2fa:	08 95       	ret

000002fc <cosineOut>:
}

void cosineOut(uint8_t select) {
 2fc:	cf 93       	push	r28
 2fe:	c8 2f       	mov	r28, r24
	sineOut();
 300:	0e 94 56 01 	call	0x2ac	; 0x2ac <sineOut>
	phaseChange(90,select);
 304:	6c 2f       	mov	r22, r28
 306:	8a e5       	ldi	r24, 0x5A	; 90
 308:	90 e0       	ldi	r25, 0x00	; 0
 30a:	0e 94 11 01 	call	0x222	; 0x222 <phaseChange>
}
 30e:	cf 91       	pop	r28
 310:	08 95       	ret

00000312 <triangleOut>:

void triangleOut(void) {
	controlReg |= (1<<RESET) | (1<<MODE);
 312:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 316:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 31a:	82 60       	ori	r24, 0x02	; 2
 31c:	91 60       	ori	r25, 0x01	; 1
 31e:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 322:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	controlReg &= ~((1<< SLEEP12) | (1<<OPBITEN));
 326:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 32a:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 32e:	8f 79       	andi	r24, 0x9F	; 159
 330:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 334:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 338:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 33c:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 340:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	controlReg &= ~(1<<RESET);
 344:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 348:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 34c:	9e 7f       	andi	r25, 0xFE	; 254
 34e:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 352:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 356:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 35a:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 35e:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
 362:	08 95       	ret

00000364 <squareOut>:
}

void squareOut(void) {
	controlReg |= (1<<RESET) | (1<<SLEEP12) | (1<<OPBITEN) | (1<<DIV2);
 364:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 368:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 36c:	88 66       	ori	r24, 0x68	; 104
 36e:	91 60       	ori	r25, 0x01	; 1
 370:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 374:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	controlReg &= ~(1<<MODE);
 378:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 37c:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 380:	8d 7f       	andi	r24, 0xFD	; 253
 382:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 386:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 38a:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 38e:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 392:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
	controlReg &= ~(1<<RESET);
 396:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 39a:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 39e:	9e 7f       	andi	r25, 0xFE	; 254
 3a0:	90 93 7f 01 	sts	0x017F, r25	; 0x80017f <__data_end+0x1>
 3a4:	80 93 7e 01 	sts	0x017E, r24	; 0x80017e <__data_end>
	SPI_write16(controlReg);
 3a8:	80 91 7e 01 	lds	r24, 0x017E	; 0x80017e <__data_end>
 3ac:	90 91 7f 01 	lds	r25, 0x017F	; 0x80017f <__data_end+0x1>
 3b0:	0e 94 83 00 	call	0x106	; 0x106 <SPI_write16>
 3b4:	08 95       	ret

000003b6 <setSignalOut>:
}

void setSignalOut(void) {
	switch (signal) {
 3b6:	80 91 85 01 	lds	r24, 0x0185	; 0x800185 <signal>
 3ba:	81 30       	cpi	r24, 0x01	; 1
 3bc:	49 f0       	breq	.+18     	; 0x3d0 <setSignalOut+0x1a>
 3be:	28 f0       	brcs	.+10     	; 0x3ca <setSignalOut+0x14>
 3c0:	82 30       	cpi	r24, 0x02	; 2
 3c2:	51 f0       	breq	.+20     	; 0x3d8 <setSignalOut+0x22>
 3c4:	83 30       	cpi	r24, 0x03	; 3
 3c6:	59 f0       	breq	.+22     	; 0x3de <setSignalOut+0x28>
 3c8:	08 95       	ret
		case SIGNAL_SIN:
			sineOut();
 3ca:	0e 94 56 01 	call	0x2ac	; 0x2ac <sineOut>
			break;
 3ce:	08 95       	ret
		case SIGNAL_COS:
			cosineOut(0);
 3d0:	80 e0       	ldi	r24, 0x00	; 0
 3d2:	0e 94 7e 01 	call	0x2fc	; 0x2fc <cosineOut>
			break;
 3d6:	08 95       	ret
		case SIGNAL_SQ:
			squareOut();
 3d8:	0e 94 b2 01 	call	0x364	; 0x364 <squareOut>
			break;
 3dc:	08 95       	ret
		case SIGNAL_TRI:
			triangleOut();
 3de:	0e 94 89 01 	call	0x312	; 0x312 <triangleOut>
 3e2:	08 95       	ret

000003e4 <I2C_WRITESEQ>:

void lcd_data(unsigned char data)

{

    wr_lcd_mode(data, 1);
 3e4:	ef 92       	push	r14
 3e6:	ff 92       	push	r15
 3e8:	0f 93       	push	r16
 3ea:	1f 93       	push	r17
 3ec:	cf 93       	push	r28
 3ee:	df 93       	push	r29
 3f0:	7b 01       	movw	r14, r22
 3f2:	14 2f       	mov	r17, r20
 3f4:	88 0f       	add	r24, r24
 3f6:	0e 94 89 04 	call	0x912	; 0x912 <i2c_start>
 3fa:	81 11       	cpse	r24, r1
 3fc:	12 c0       	rjmp	.+36     	; 0x422 <__LOCK_REGION_LENGTH__+0x22>
 3fe:	11 23       	and	r17, r17
 400:	91 f0       	breq	.+36     	; 0x426 <__LOCK_REGION_LENGTH__+0x26>
 402:	e7 01       	movw	r28, r14
 404:	11 50       	subi	r17, 0x01	; 1
 406:	01 2f       	mov	r16, r17
 408:	10 e0       	ldi	r17, 0x00	; 0
 40a:	0f 5f       	subi	r16, 0xFF	; 255
 40c:	1f 4f       	sbci	r17, 0xFF	; 255
 40e:	0e 0d       	add	r16, r14
 410:	1f 1d       	adc	r17, r15
 412:	89 91       	ld	r24, Y+
 414:	0e 94 b9 04 	call	0x972	; 0x972 <i2c_write>
 418:	c0 17       	cp	r28, r16
 41a:	d1 07       	cpc	r29, r17
 41c:	d1 f7       	brne	.-12     	; 0x412 <__LOCK_REGION_LENGTH__+0x12>
 41e:	c0 e0       	ldi	r28, 0x00	; 0
 420:	03 c0       	rjmp	.+6      	; 0x428 <__LOCK_REGION_LENGTH__+0x28>
 422:	c1 e0       	ldi	r28, 0x01	; 1
 424:	01 c0       	rjmp	.+2      	; 0x428 <__LOCK_REGION_LENGTH__+0x28>
 426:	c0 e0       	ldi	r28, 0x00	; 0
 428:	0e 94 b0 04 	call	0x960	; 0x960 <i2c_stop>
 42c:	8c 2f       	mov	r24, r28
 42e:	df 91       	pop	r29
 430:	cf 91       	pop	r28
 432:	1f 91       	pop	r17
 434:	0f 91       	pop	r16
 436:	ff 90       	pop	r15
 438:	ef 90       	pop	r14
 43a:	08 95       	ret

0000043c <wr_lcd_mode>:
 43c:	0f 93       	push	r16
 43e:	1f 93       	push	r17
 440:	cf 93       	push	r28
 442:	df 93       	push	r29
 444:	00 d0       	rcall	.+0      	; 0x446 <wr_lcd_mode+0xa>
 446:	00 d0       	rcall	.+0      	; 0x448 <wr_lcd_mode+0xc>
 448:	1f 92       	push	r1
 44a:	cd b7       	in	r28, 0x3d	; 61
 44c:	de b7       	in	r29, 0x3e	; 62
 44e:	08 2f       	mov	r16, r24
 450:	68 30       	cpi	r22, 0x08	; 8
 452:	71 f4       	brne	.+28     	; 0x470 <wr_lcd_mode+0x34>
 454:	81 11       	cpse	r24, r1
 456:	02 c0       	rjmp	.+4      	; 0x45c <wr_lcd_mode+0x20>
 458:	80 e0       	ldi	r24, 0x00	; 0
 45a:	01 c0       	rjmp	.+2      	; 0x45e <wr_lcd_mode+0x22>
 45c:	88 e0       	ldi	r24, 0x08	; 8
 45e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 462:	41 e0       	ldi	r20, 0x01	; 1
 464:	60 e0       	ldi	r22, 0x00	; 0
 466:	71 e0       	ldi	r23, 0x01	; 1
 468:	87 e2       	ldi	r24, 0x27	; 39
 46a:	0e 94 f2 01 	call	0x3e4	; 0x3e4 <I2C_WRITESEQ>
 46e:	26 c0       	rjmp	.+76     	; 0x4bc <wr_lcd_mode+0x80>
 470:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
 474:	16 2f       	mov	r17, r22
 476:	18 2b       	or	r17, r24
 478:	19 83       	std	Y+1, r17	; 0x01
 47a:	80 2f       	mov	r24, r16
 47c:	80 7f       	andi	r24, 0xF0	; 240
 47e:	84 60       	ori	r24, 0x04	; 4
 480:	81 2b       	or	r24, r17
 482:	8a 83       	std	Y+2, r24	; 0x02
 484:	8b 7f       	andi	r24, 0xFB	; 251
 486:	8b 83       	std	Y+3, r24	; 0x03
 488:	20 e1       	ldi	r18, 0x10	; 16
 48a:	02 9f       	mul	r16, r18
 48c:	c0 01       	movw	r24, r0
 48e:	11 24       	eor	r1, r1
 490:	81 2b       	or	r24, r17
 492:	84 60       	ori	r24, 0x04	; 4
 494:	8c 83       	std	Y+4, r24	; 0x04
 496:	8b 7f       	andi	r24, 0xFB	; 251
 498:	8d 83       	std	Y+5, r24	; 0x05
 49a:	45 e0       	ldi	r20, 0x05	; 5
 49c:	be 01       	movw	r22, r28
 49e:	6f 5f       	subi	r22, 0xFF	; 255
 4a0:	7f 4f       	sbci	r23, 0xFF	; 255
 4a2:	87 e2       	ldi	r24, 0x27	; 39
 4a4:	0e 94 f2 01 	call	0x3e4	; 0x3e4 <I2C_WRITESEQ>
 4a8:	10 fd       	sbrc	r17, 0
 4aa:	08 c0       	rjmp	.+16     	; 0x4bc <wr_lcd_mode+0x80>
 4ac:	03 30       	cpi	r16, 0x03	; 3
 4ae:	30 f4       	brcc	.+12     	; 0x4bc <wr_lcd_mode+0x80>
 4b0:	e3 ef       	ldi	r30, 0xF3	; 243
 4b2:	f1 e0       	ldi	r31, 0x01	; 1
 4b4:	31 97       	sbiw	r30, 0x01	; 1
 4b6:	f1 f7       	brne	.-4      	; 0x4b4 <wr_lcd_mode+0x78>
 4b8:	00 c0       	rjmp	.+0      	; 0x4ba <wr_lcd_mode+0x7e>
 4ba:	00 00       	nop
 4bc:	0f 90       	pop	r0
 4be:	0f 90       	pop	r0
 4c0:	0f 90       	pop	r0
 4c2:	0f 90       	pop	r0
 4c4:	0f 90       	pop	r0
 4c6:	df 91       	pop	r29
 4c8:	cf 91       	pop	r28
 4ca:	1f 91       	pop	r17
 4cc:	0f 91       	pop	r16
 4ce:	08 95       	ret

000004d0 <lcd_gotoxy>:
 4d0:	cf 93       	push	r28
 4d2:	df 93       	push	r29
 4d4:	d8 2f       	mov	r29, r24
 4d6:	c6 2f       	mov	r28, r22
 4d8:	e6 2f       	mov	r30, r22
 4da:	f0 e0       	ldi	r31, 0x00	; 0
 4dc:	e2 5e       	subi	r30, 0xE2	; 226
 4de:	fe 4f       	sbci	r31, 0xFE	; 254
 4e0:	80 81       	ld	r24, Z
 4e2:	60 e0       	ldi	r22, 0x00	; 0
 4e4:	8d 0f       	add	r24, r29
 4e6:	0e 94 1e 02 	call	0x43c	; 0x43c <wr_lcd_mode>
 4ea:	8d ee       	ldi	r24, 0xED	; 237
 4ec:	92 e0       	ldi	r25, 0x02	; 2
 4ee:	01 97       	sbiw	r24, 0x01	; 1
 4f0:	f1 f7       	brne	.-4      	; 0x4ee <lcd_gotoxy+0x1e>
 4f2:	00 c0       	rjmp	.+0      	; 0x4f4 <lcd_gotoxy+0x24>
 4f4:	00 00       	nop
 4f6:	d0 93 8e 01 	sts	0x018E, r29	; 0x80018e <_lcd_x>
 4fa:	c0 93 8f 01 	sts	0x018F, r28	; 0x80018f <_lcd_y>
 4fe:	df 91       	pop	r29
 500:	cf 91       	pop	r28
 502:	08 95       	ret

00000504 <lcd_clrscr>:
 504:	60 e0       	ldi	r22, 0x00	; 0
 506:	81 e0       	ldi	r24, 0x01	; 1
 508:	0e 94 1e 02 	call	0x43c	; 0x43c <wr_lcd_mode>
 50c:	10 92 8f 01 	sts	0x018F, r1	; 0x80018f <_lcd_y>
 510:	10 92 8e 01 	sts	0x018E, r1	; 0x80018e <_lcd_x>
 514:	08 95       	ret

00000516 <lcd_putc>:
 516:	cf 93       	push	r28
 518:	c8 2f       	mov	r28, r24
 51a:	90 91 8e 01 	lds	r25, 0x018E	; 0x80018e <_lcd_x>
 51e:	80 91 8d 01 	lds	r24, 0x018D	; 0x80018d <_lcd_maxx>
 522:	98 17       	cp	r25, r24
 524:	18 f4       	brcc	.+6      	; 0x52c <lcd_putc+0x16>
 526:	ca 30       	cpi	r28, 0x0A	; 10
 528:	59 f4       	brne	.+22     	; 0x540 <lcd_putc+0x2a>
 52a:	1a c0       	rjmp	.+52     	; 0x560 <lcd_putc+0x4a>
 52c:	60 91 8f 01 	lds	r22, 0x018F	; 0x80018f <_lcd_y>
 530:	6f 5f       	subi	r22, 0xFF	; 255
 532:	60 93 8f 01 	sts	0x018F, r22	; 0x80018f <_lcd_y>
 536:	80 e0       	ldi	r24, 0x00	; 0
 538:	0e 94 68 02 	call	0x4d0	; 0x4d0 <lcd_gotoxy>
 53c:	ca 30       	cpi	r28, 0x0A	; 10
 53e:	c1 f0       	breq	.+48     	; 0x570 <lcd_putc+0x5a>
 540:	80 91 8e 01 	lds	r24, 0x018E	; 0x80018e <_lcd_x>
 544:	8f 5f       	subi	r24, 0xFF	; 255
 546:	80 93 8e 01 	sts	0x018E, r24	; 0x80018e <_lcd_x>
 54a:	61 e0       	ldi	r22, 0x01	; 1
 54c:	8c 2f       	mov	r24, r28
 54e:	0e 94 1e 02 	call	0x43c	; 0x43c <wr_lcd_mode>
 552:	8d ee       	ldi	r24, 0xED	; 237
 554:	92 e0       	ldi	r25, 0x02	; 2
 556:	01 97       	sbiw	r24, 0x01	; 1
 558:	f1 f7       	brne	.-4      	; 0x556 <lcd_putc+0x40>
 55a:	00 c0       	rjmp	.+0      	; 0x55c <lcd_putc+0x46>
 55c:	00 00       	nop
 55e:	08 c0       	rjmp	.+16     	; 0x570 <lcd_putc+0x5a>
 560:	60 91 8f 01 	lds	r22, 0x018F	; 0x80018f <_lcd_y>
 564:	6f 5f       	subi	r22, 0xFF	; 255
 566:	60 93 8f 01 	sts	0x018F, r22	; 0x80018f <_lcd_y>
 56a:	80 e0       	ldi	r24, 0x00	; 0
 56c:	0e 94 68 02 	call	0x4d0	; 0x4d0 <lcd_gotoxy>
 570:	cf 91       	pop	r28
 572:	08 95       	ret

00000574 <lcd_puts>:
 574:	cf 93       	push	r28
 576:	df 93       	push	r29
 578:	ec 01       	movw	r28, r24
 57a:	88 81       	ld	r24, Y
 57c:	88 23       	and	r24, r24
 57e:	31 f0       	breq	.+12     	; 0x58c <lcd_puts+0x18>
 580:	21 96       	adiw	r28, 0x01	; 1
 582:	0e 94 8b 02 	call	0x516	; 0x516 <lcd_putc>
 586:	89 91       	ld	r24, Y+
 588:	81 11       	cpse	r24, r1
 58a:	fb cf       	rjmp	.-10     	; 0x582 <lcd_puts+0xe>
 58c:	df 91       	pop	r29
 58e:	cf 91       	pop	r28
 590:	08 95       	ret

00000592 <lcd_init>:

// initialize the LCD controller

void lcd_init(unsigned char command)

{
 592:	df 92       	push	r13
 594:	ef 92       	push	r14
 596:	ff 92       	push	r15
 598:	0f 93       	push	r16
 59a:	1f 93       	push	r17
 59c:	cf 93       	push	r28
 59e:	df 93       	push	r29
 5a0:	00 d0       	rcall	.+0      	; 0x5a2 <lcd_init+0x10>
 5a2:	00 d0       	rcall	.+0      	; 0x5a4 <lcd_init+0x12>
 5a4:	00 d0       	rcall	.+0      	; 0x5a6 <lcd_init+0x14>
 5a6:	cd b7       	in	r28, 0x3d	; 61
 5a8:	de b7       	in	r29, 0x3e	; 62
 5aa:	d8 2e       	mov	r13, r24

    // High-Nibble von Byte 8 = Display Control:

    // 1DCB****  D: Disp on/off; C: Cursor on/off  B: blink on/off

    char init_sequenz[] = { 0x33, 0x32, 0x28, 0x0C, 0x06, 0x01 };
 5ac:	86 e0       	ldi	r24, 0x06	; 6
 5ae:	e8 e1       	ldi	r30, 0x18	; 24
 5b0:	f1 e0       	ldi	r31, 0x01	; 1
 5b2:	de 01       	movw	r26, r28
 5b4:	11 96       	adiw	r26, 0x01	; 1
 5b6:	01 90       	ld	r0, Z+
 5b8:	0d 92       	st	X+, r0
 5ba:	8a 95       	dec	r24
 5bc:	e1 f7       	brne	.-8      	; 0x5b6 <lcd_init+0x24>

    _lcd_maxx = LCD_DISP_LENGTH;
 5be:	84 e1       	ldi	r24, 0x14	; 20
 5c0:	80 93 8d 01 	sts	0x018D, r24	; 0x80018d <_lcd_maxx>

   // _base_y[2] = _base_y[0] + _lcd_maxx;

    //_base_y[3] = _base_y[1] + _lcd_maxx;

    I2C_INIT();
 5c4:	0e 94 83 04 	call	0x906	; 0x906 <i2c_init>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 5c8:	8b e4       	ldi	r24, 0x4B	; 75
 5ca:	9d e1       	ldi	r25, 0x1D	; 29
 5cc:	01 97       	sbiw	r24, 0x01	; 1
 5ce:	f1 f7       	brne	.-4      	; 0x5cc <lcd_init+0x3a>
 5d0:	00 c0       	rjmp	.+0      	; 0x5d2 <lcd_init+0x40>
 5d2:	00 00       	nop
 5d4:	8e 01       	movw	r16, r28
 5d6:	0f 5f       	subi	r16, 0xFF	; 255
 5d8:	1f 4f       	sbci	r17, 0xFF	; 255
 5da:	7e 01       	movw	r14, r28
 5dc:	97 e0       	ldi	r25, 0x07	; 7
 5de:	e9 0e       	add	r14, r25
 5e0:	f1 1c       	adc	r15, r1

    _delay_ms(30);               // 30 ms Delay nach power-up

    for (i = 0; i < sizeof(init_sequenz); i++) {

        wr_lcd_mode(init_sequenz[i], 0);
 5e2:	60 e0       	ldi	r22, 0x00	; 0
 5e4:	f8 01       	movw	r30, r16
 5e6:	81 91       	ld	r24, Z+
 5e8:	8f 01       	movw	r16, r30
 5ea:	0e 94 1e 02 	call	0x43c	; 0x43c <wr_lcd_mode>
 5ee:	81 ee       	ldi	r24, 0xE1	; 225
 5f0:	94 e0       	ldi	r25, 0x04	; 4
 5f2:	01 97       	sbiw	r24, 0x01	; 1
 5f4:	f1 f7       	brne	.-4      	; 0x5f2 <lcd_init+0x60>
 5f6:	00 c0       	rjmp	.+0      	; 0x5f8 <lcd_init+0x66>
 5f8:	00 00       	nop

    I2C_INIT();

    _delay_ms(30);               // 30 ms Delay nach power-up

    for (i = 0; i < sizeof(init_sequenz); i++) {
 5fa:	0e 15       	cp	r16, r14
 5fc:	1f 05       	cpc	r17, r15
 5fe:	89 f7       	brne	.-30     	; 0x5e2 <lcd_init+0x50>

        _delay_ms(5);

    }

	wr_lcd_mode(command, 0);
 600:	60 e0       	ldi	r22, 0x00	; 0
 602:	8d 2d       	mov	r24, r13
 604:	0e 94 1e 02 	call	0x43c	; 0x43c <wr_lcd_mode>

}
 608:	26 96       	adiw	r28, 0x06	; 6
 60a:	0f b6       	in	r0, 0x3f	; 63
 60c:	f8 94       	cli
 60e:	de bf       	out	0x3e, r29	; 62
 610:	0f be       	out	0x3f, r0	; 63
 612:	cd bf       	out	0x3d, r28	; 61
 614:	df 91       	pop	r29
 616:	cf 91       	pop	r28
 618:	1f 91       	pop	r17
 61a:	0f 91       	pop	r16
 61c:	ff 90       	pop	r15
 61e:	ef 90       	pop	r14
 620:	df 90       	pop	r13
 622:	08 95       	ret

00000624 <lcd_backlight>:

void lcd_backlight(char on)

{

    wr_lcd_mode(on, 8);
 624:	68 e0       	ldi	r22, 0x08	; 8
 626:	0e 94 1e 02 	call	0x43c	; 0x43c <wr_lcd_mode>
 62a:	08 95       	ret

0000062c <main>:
extern volatile uint16_t controlReg;



int main(void) {
	uint8_t signalLast = signal;
 62c:	10 91 85 01 	lds	r17, 0x0185	; 0x800185 <signal>
	uint32_t freqLast = frequency;
 630:	c0 90 89 01 	lds	r12, 0x0189	; 0x800189 <frequency>
 634:	d0 90 8a 01 	lds	r13, 0x018A	; 0x80018a <frequency+0x1>
 638:	e0 90 8b 01 	lds	r14, 0x018B	; 0x80018b <frequency+0x2>
 63c:	f0 90 8c 01 	lds	r15, 0x018C	; 0x80018c <frequency+0x3>
	uint32_t fOut = frequency;
 640:	80 90 89 01 	lds	r8, 0x0189	; 0x800189 <frequency>
 644:	90 90 8a 01 	lds	r9, 0x018A	; 0x80018a <frequency+0x1>
 648:	a0 90 8b 01 	lds	r10, 0x018B	; 0x80018b <frequency+0x2>
 64c:	b0 90 8c 01 	lds	r11, 0x018C	; 0x80018c <frequency+0x3>
	uint16_t phaseLast = phase;
 650:	c0 91 87 01 	lds	r28, 0x0187	; 0x800187 <phase>
 654:	d0 91 88 01 	lds	r29, 0x0188	; 0x800188 <phase+0x1>
	aQuiescent = ROTARY_PIN & (1<<ROTARY_A);
 658:	86 b1       	in	r24, 0x06	; 6
 65a:	81 70       	andi	r24, 0x01	; 1
 65c:	80 93 82 01 	sts	0x0182, r24	; 0x800182 <aQuiescent>
	uiInit();
 660:	0e 94 5b 05 	call	0xab6	; 0xab6 <uiInit>
	SPI_init();
 664:	0e 94 79 00 	call	0xf2	; 0xf2 <SPI_init>
	AD9833_init();
 668:	0e 94 8e 00 	call	0x11c	; 0x11c <AD9833_init>
    while (1) {
		setRotaryStatus();
 66c:	0e 94 63 04 	call	0x8c6	; 0x8c6 <setRotaryStatus>
		if (setVal) {
 670:	80 91 83 01 	lds	r24, 0x0183	; 0x800183 <setVal>
 674:	88 23       	and	r24, r24
 676:	09 f4       	brne	.+2      	; 0x67a <main+0x4e>
 678:	bc c0       	rjmp	.+376    	; 0x7f2 <main+0x1c6>
			switch(mode) {
 67a:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 67e:	81 30       	cpi	r24, 0x01	; 1
 680:	f1 f0       	breq	.+60     	; 0x6be <main+0x92>
 682:	30 f0       	brcs	.+12     	; 0x690 <main+0x64>
 684:	82 30       	cpi	r24, 0x02	; 2
 686:	c9 f1       	breq	.+114    	; 0x6fa <main+0xce>
 688:	83 30       	cpi	r24, 0x03	; 3
 68a:	09 f4       	brne	.+2      	; 0x68e <main+0x62>
 68c:	89 c0       	rjmp	.+274    	; 0x7a0 <main+0x174>
 68e:	be c0       	rjmp	.+380    	; 0x80c <main+0x1e0>
				case MODE_SIGNAL:
					if (rotation == CLOCKWISE)
 690:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 694:	81 30       	cpi	r24, 0x01	; 1
 696:	39 f4       	brne	.+14     	; 0x6a6 <main+0x7a>
						signal = (signal+1)&3;
 698:	80 91 85 01 	lds	r24, 0x0185	; 0x800185 <signal>
 69c:	8f 5f       	subi	r24, 0xFF	; 255
 69e:	83 70       	andi	r24, 0x03	; 3
 6a0:	80 93 85 01 	sts	0x0185, r24	; 0x800185 <signal>
 6a4:	b3 c0       	rjmp	.+358    	; 0x80c <main+0x1e0>
					else if (rotation == COUNTERCLOCKWISE)
 6a6:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 6aa:	82 30       	cpi	r24, 0x02	; 2
 6ac:	09 f0       	breq	.+2      	; 0x6b0 <main+0x84>
 6ae:	ae c0       	rjmp	.+348    	; 0x80c <main+0x1e0>
						signal = (signal-1)&3;
 6b0:	80 91 85 01 	lds	r24, 0x0185	; 0x800185 <signal>
 6b4:	81 50       	subi	r24, 0x01	; 1
 6b6:	83 70       	andi	r24, 0x03	; 3
 6b8:	80 93 85 01 	sts	0x0185, r24	; 0x800185 <signal>
 6bc:	a7 c0       	rjmp	.+334    	; 0x80c <main+0x1e0>
					break;
				case MODE_VOLTAGE:
					if ((rotation == CLOCKWISE) && (voltage < V_MAX)) {
 6be:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 6c2:	81 30       	cpi	r24, 0x01	; 1
 6c4:	51 f4       	brne	.+20     	; 0x6da <main+0xae>
 6c6:	80 91 86 01 	lds	r24, 0x0186	; 0x800186 <voltage>
 6ca:	84 31       	cpi	r24, 0x14	; 20
 6cc:	34 f4       	brge	.+12     	; 0x6da <main+0xae>
						voltage++;
 6ce:	80 91 86 01 	lds	r24, 0x0186	; 0x800186 <voltage>
 6d2:	8f 5f       	subi	r24, 0xFF	; 255
 6d4:	80 93 86 01 	sts	0x0186, r24	; 0x800186 <voltage>
 6d8:	99 c0       	rjmp	.+306    	; 0x80c <main+0x1e0>
					}
					else if ((rotation == COUNTERCLOCKWISE) && (voltage > V_MIN)) {
 6da:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 6de:	82 30       	cpi	r24, 0x02	; 2
 6e0:	09 f0       	breq	.+2      	; 0x6e4 <main+0xb8>
 6e2:	94 c0       	rjmp	.+296    	; 0x80c <main+0x1e0>
 6e4:	80 91 86 01 	lds	r24, 0x0186	; 0x800186 <voltage>
 6e8:	8d 3e       	cpi	r24, 0xED	; 237
 6ea:	0c f4       	brge	.+2      	; 0x6ee <main+0xc2>
 6ec:	8f c0       	rjmp	.+286    	; 0x80c <main+0x1e0>
						voltage--;
 6ee:	80 91 86 01 	lds	r24, 0x0186	; 0x800186 <voltage>
 6f2:	81 50       	subi	r24, 0x01	; 1
 6f4:	80 93 86 01 	sts	0x0186, r24	; 0x800186 <voltage>
 6f8:	89 c0       	rjmp	.+274    	; 0x80c <main+0x1e0>
					}
					break;
				case MODE_FREQUENCY:
					if ((rotation == CLOCKWISE) && (frequency < FREQ_MAX))
 6fa:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 6fe:	81 30       	cpi	r24, 0x01	; 1
 700:	11 f5       	brne	.+68     	; 0x746 <main+0x11a>
 702:	80 91 89 01 	lds	r24, 0x0189	; 0x800189 <frequency>
 706:	90 91 8a 01 	lds	r25, 0x018A	; 0x80018a <frequency+0x1>
 70a:	a0 91 8b 01 	lds	r26, 0x018B	; 0x80018b <frequency+0x2>
 70e:	b0 91 8c 01 	lds	r27, 0x018C	; 0x80018c <frequency+0x3>
 712:	80 32       	cpi	r24, 0x20	; 32
 714:	9c 4b       	sbci	r25, 0xBC	; 188
 716:	ae 4b       	sbci	r26, 0xBE	; 190
 718:	b1 05       	cpc	r27, r1
 71a:	a8 f4       	brcc	.+42     	; 0x746 <main+0x11a>
						frequency+=1000;
 71c:	80 91 89 01 	lds	r24, 0x0189	; 0x800189 <frequency>
 720:	90 91 8a 01 	lds	r25, 0x018A	; 0x80018a <frequency+0x1>
 724:	a0 91 8b 01 	lds	r26, 0x018B	; 0x80018b <frequency+0x2>
 728:	b0 91 8c 01 	lds	r27, 0x018C	; 0x80018c <frequency+0x3>
 72c:	88 51       	subi	r24, 0x18	; 24
 72e:	9c 4f       	sbci	r25, 0xFC	; 252
 730:	af 4f       	sbci	r26, 0xFF	; 255
 732:	bf 4f       	sbci	r27, 0xFF	; 255
 734:	80 93 89 01 	sts	0x0189, r24	; 0x800189 <frequency>
 738:	90 93 8a 01 	sts	0x018A, r25	; 0x80018a <frequency+0x1>
 73c:	a0 93 8b 01 	sts	0x018B, r26	; 0x80018b <frequency+0x2>
 740:	b0 93 8c 01 	sts	0x018C, r27	; 0x80018c <frequency+0x3>
 744:	24 c0       	rjmp	.+72     	; 0x78e <main+0x162>
					else if ((rotation == COUNTERCLOCKWISE) && (frequency > FREQ_MIN))
 746:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 74a:	82 30       	cpi	r24, 0x02	; 2
 74c:	01 f5       	brne	.+64     	; 0x78e <main+0x162>
 74e:	80 91 89 01 	lds	r24, 0x0189	; 0x800189 <frequency>
 752:	90 91 8a 01 	lds	r25, 0x018A	; 0x80018a <frequency+0x1>
 756:	a0 91 8b 01 	lds	r26, 0x018B	; 0x80018b <frequency+0x2>
 75a:	b0 91 8c 01 	lds	r27, 0x018C	; 0x80018c <frequency+0x3>
 75e:	02 97       	sbiw	r24, 0x02	; 2
 760:	a1 05       	cpc	r26, r1
 762:	b1 05       	cpc	r27, r1
 764:	a0 f0       	brcs	.+40     	; 0x78e <main+0x162>
						frequency-=1000;
 766:	80 91 89 01 	lds	r24, 0x0189	; 0x800189 <frequency>
 76a:	90 91 8a 01 	lds	r25, 0x018A	; 0x80018a <frequency+0x1>
 76e:	a0 91 8b 01 	lds	r26, 0x018B	; 0x80018b <frequency+0x2>
 772:	b0 91 8c 01 	lds	r27, 0x018C	; 0x80018c <frequency+0x3>
 776:	88 5e       	subi	r24, 0xE8	; 232
 778:	93 40       	sbci	r25, 0x03	; 3
 77a:	a1 09       	sbc	r26, r1
 77c:	b1 09       	sbc	r27, r1
 77e:	80 93 89 01 	sts	0x0189, r24	; 0x800189 <frequency>
 782:	90 93 8a 01 	sts	0x018A, r25	; 0x80018a <frequency+0x1>
 786:	a0 93 8b 01 	sts	0x018B, r26	; 0x80018b <frequency+0x2>
 78a:	b0 93 8c 01 	sts	0x018C, r27	; 0x80018c <frequency+0x3>
					fOut = frequency;
 78e:	80 90 89 01 	lds	r8, 0x0189	; 0x800189 <frequency>
 792:	90 90 8a 01 	lds	r9, 0x018A	; 0x80018a <frequency+0x1>
 796:	a0 90 8b 01 	lds	r10, 0x018B	; 0x80018b <frequency+0x2>
 79a:	b0 90 8c 01 	lds	r11, 0x018C	; 0x80018c <frequency+0x3>
					break;
 79e:	36 c0       	rjmp	.+108    	; 0x80c <main+0x1e0>
				case MODE_PHASE:
					if ((rotation == CLOCKWISE) && (phase < PHASE_MAX))
 7a0:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 7a4:	81 30       	cpi	r24, 0x01	; 1
 7a6:	89 f4       	brne	.+34     	; 0x7ca <main+0x19e>
 7a8:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 7ac:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 7b0:	88 36       	cpi	r24, 0x68	; 104
 7b2:	91 40       	sbci	r25, 0x01	; 1
 7b4:	50 f4       	brcc	.+20     	; 0x7ca <main+0x19e>
						phase++;
 7b6:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 7ba:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 7be:	01 96       	adiw	r24, 0x01	; 1
 7c0:	90 93 88 01 	sts	0x0188, r25	; 0x800188 <phase+0x1>
 7c4:	80 93 87 01 	sts	0x0187, r24	; 0x800187 <phase>
 7c8:	21 c0       	rjmp	.+66     	; 0x80c <main+0x1e0>
					else if ((rotation == COUNTERCLOCKWISE) && (phase > PHASE_MIN))
 7ca:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 7ce:	82 30       	cpi	r24, 0x02	; 2
 7d0:	e9 f4       	brne	.+58     	; 0x80c <main+0x1e0>
 7d2:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 7d6:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 7da:	89 2b       	or	r24, r25
 7dc:	b9 f0       	breq	.+46     	; 0x80c <main+0x1e0>
						phase--;
 7de:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 7e2:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 7e6:	01 97       	sbiw	r24, 0x01	; 1
 7e8:	90 93 88 01 	sts	0x0188, r25	; 0x800188 <phase+0x1>
 7ec:	80 93 87 01 	sts	0x0187, r24	; 0x800187 <phase>
 7f0:	0d c0       	rjmp	.+26     	; 0x80c <main+0x1e0>
					break;
			}
		}
		else {
			if (rotation == CLOCKWISE)
 7f2:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 7f6:	81 30       	cpi	r24, 0x01	; 1
 7f8:	19 f4       	brne	.+6      	; 0x800 <main+0x1d4>
			getNextMode();
 7fa:	0e 94 4d 04 	call	0x89a	; 0x89a <getNextMode>
 7fe:	06 c0       	rjmp	.+12     	; 0x80c <main+0x1e0>
			else if (rotation == COUNTERCLOCKWISE)
 800:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 804:	82 30       	cpi	r24, 0x02	; 2
 806:	11 f4       	brne	.+4      	; 0x80c <main+0x1e0>
			getPreviousMode();
 808:	0e 94 58 04 	call	0x8b0	; 0x8b0 <getPreviousMode>
		}
		// display mode and value with units
		if (rotation != NO_ROTATION) {
 80c:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <rotation>
 810:	88 23       	and	r24, r24
 812:	39 f1       	breq	.+78     	; 0x862 <main+0x236>
			displayRefresh();
 814:	0e 94 dd 04 	call	0x9ba	; 0x9ba <displayRefresh>
			if (signal != signalLast)
 818:	80 91 85 01 	lds	r24, 0x0185	; 0x800185 <signal>
 81c:	18 13       	cpse	r17, r24
				setSignalOut();
 81e:	0e 94 db 01 	call	0x3b6	; 0x3b6 <setSignalOut>
			if (frequency != freqLast)
 822:	80 91 89 01 	lds	r24, 0x0189	; 0x800189 <frequency>
 826:	90 91 8a 01 	lds	r25, 0x018A	; 0x80018a <frequency+0x1>
 82a:	a0 91 8b 01 	lds	r26, 0x018B	; 0x80018b <frequency+0x2>
 82e:	b0 91 8c 01 	lds	r27, 0x018C	; 0x80018c <frequency+0x3>
 832:	c8 16       	cp	r12, r24
 834:	d9 06       	cpc	r13, r25
 836:	ea 06       	cpc	r14, r26
 838:	fb 06       	cpc	r15, r27
 83a:	29 f0       	breq	.+10     	; 0x846 <main+0x21a>
				freqChange(fOut,0);
 83c:	40 e0       	ldi	r20, 0x00	; 0
 83e:	c5 01       	movw	r24, r10
 840:	b4 01       	movw	r22, r8
 842:	0e 94 a7 00 	call	0x14e	; 0x14e <freqChange>
			if (phase != phaseLast)
 846:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 84a:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 84e:	c8 17       	cp	r28, r24
 850:	d9 07       	cpc	r29, r25
 852:	39 f0       	breq	.+14     	; 0x862 <main+0x236>
				phaseChange(phase,0);	
 854:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 858:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 85c:	60 e0       	ldi	r22, 0x00	; 0
 85e:	0e 94 11 01 	call	0x222	; 0x222 <phaseChange>
		}
		signalLast = signal;
 862:	10 91 85 01 	lds	r17, 0x0185	; 0x800185 <signal>
		freqLast = frequency;
 866:	c0 90 89 01 	lds	r12, 0x0189	; 0x800189 <frequency>
 86a:	d0 90 8a 01 	lds	r13, 0x018A	; 0x80018a <frequency+0x1>
 86e:	e0 90 8b 01 	lds	r14, 0x018B	; 0x80018b <frequency+0x2>
 872:	f0 90 8c 01 	lds	r15, 0x018C	; 0x80018c <frequency+0x3>
		phaseLast = phase;
 876:	c0 91 87 01 	lds	r28, 0x0187	; 0x800187 <phase>
 87a:	d0 91 88 01 	lds	r29, 0x0188	; 0x800188 <phase+0x1>
 87e:	8f e3       	ldi	r24, 0x3F	; 63
 880:	9c e9       	ldi	r25, 0x9C	; 156
 882:	01 97       	sbiw	r24, 0x01	; 1
 884:	f1 f7       	brne	.-4      	; 0x882 <main+0x256>
 886:	00 c0       	rjmp	.+0      	; 0x888 <main+0x25c>
 888:	00 00       	nop
 88a:	f0 ce       	rjmp	.-544    	; 0x66c <main+0x40>

0000088c <rotaryInit>:
volatile uint8_t aQuiescent = 0;
volatile uint8_t aState = 0;
volatile uint8_t rotation = 0;

void rotaryInit(void) {
	ROTARY_DDR &= ~((1<<ROTARY_A) | (1<<ROTARY_B) | (1<<ROTARY_BUTTON)); // encoder pins and button set as input
 88c:	87 b1       	in	r24, 0x07	; 7
 88e:	88 7f       	andi	r24, 0xF8	; 248
 890:	87 b9       	out	0x07, r24	; 7
	ROTARY_PORT |= (1<<ROTARY_A) | (1<<ROTARY_B); // set pull-up resistors on encoder pins.
 892:	88 b1       	in	r24, 0x08	; 8
 894:	83 60       	ori	r24, 0x03	; 3
 896:	88 b9       	out	0x08, r24	; 8
 898:	08 95       	ret

0000089a <getNextMode>:
}

void getNextMode(void) {
	modeLast = mode;
 89a:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 89e:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <modeLast>
	mode = (mode+1)&3;
 8a2:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 8a6:	8f 5f       	subi	r24, 0xFF	; 255
 8a8:	83 70       	andi	r24, 0x03	; 3
 8aa:	80 93 84 01 	sts	0x0184, r24	; 0x800184 <mode>
 8ae:	08 95       	ret

000008b0 <getPreviousMode>:
}

void getPreviousMode(void) {
	modeLast = mode;
 8b0:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 8b4:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <modeLast>
	mode = (mode-1)&3;
 8b8:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 8bc:	81 50       	subi	r24, 0x01	; 1
 8be:	83 70       	andi	r24, 0x03	; 3
 8c0:	80 93 84 01 	sts	0x0184, r24	; 0x800184 <mode>
 8c4:	08 95       	ret

000008c6 <setRotaryStatus>:
}

void setRotaryStatus(void) {
	aState = ROTARY_PIN & (1<<ROTARY_A);
 8c6:	86 b1       	in	r24, 0x06	; 6
 8c8:	81 70       	andi	r24, 0x01	; 1
 8ca:	80 93 81 01 	sts	0x0181, r24	; 0x800181 <aState>
	rotation = NO_ROTATION;
 8ce:	10 92 80 01 	sts	0x0180, r1	; 0x800180 <rotation>
	if (aState != aQuiescent)
 8d2:	90 91 81 01 	lds	r25, 0x0181	; 0x800181 <aState>
 8d6:	80 91 82 01 	lds	r24, 0x0182	; 0x800182 <aQuiescent>
 8da:	98 17       	cp	r25, r24
 8dc:	59 f0       	breq	.+22     	; 0x8f4 <setRotaryStatus+0x2e>
		rotation = (ROTARY_PIN & (1<<ROTARY_B)) != aState ? COUNTERCLOCKWISE : CLOCKWISE;
 8de:	86 b1       	in	r24, 0x06	; 6
 8e0:	90 91 81 01 	lds	r25, 0x0181	; 0x800181 <aState>
 8e4:	82 70       	andi	r24, 0x02	; 2
 8e6:	89 13       	cpse	r24, r25
 8e8:	02 c0       	rjmp	.+4      	; 0x8ee <setRotaryStatus+0x28>
 8ea:	81 e0       	ldi	r24, 0x01	; 1
 8ec:	01 c0       	rjmp	.+2      	; 0x8f0 <setRotaryStatus+0x2a>
 8ee:	82 e0       	ldi	r24, 0x02	; 2
 8f0:	80 93 80 01 	sts	0x0180, r24	; 0x800180 <rotation>
	if (ROTARY_PIN & (1<<ROTARY_BUTTON))
 8f4:	32 9b       	sbis	0x06, 2	; 6
 8f6:	06 c0       	rjmp	.+12     	; 0x904 <__stack+0x5>
		setVal ^= SET_VAL_FLAG;
 8f8:	90 91 83 01 	lds	r25, 0x0183	; 0x800183 <setVal>
 8fc:	81 e0       	ldi	r24, 0x01	; 1
 8fe:	89 27       	eor	r24, r25
 900:	80 93 83 01 	sts	0x0183, r24	; 0x800183 <setVal>
 904:	08 95       	ret

00000906 <i2c_init>:
*************************************************************************/
unsigned char i2c_rep_start(unsigned char address)
{
    return i2c_start( address );

}/* i2c_rep_start */
 906:	10 92 d9 00 	sts	0x00D9, r1	; 0x8000d9 <__TEXT_REGION_LENGTH__+0x7e00d9>
 90a:	88 e4       	ldi	r24, 0x48	; 72
 90c:	80 93 d8 00 	sts	0x00D8, r24	; 0x8000d8 <__TEXT_REGION_LENGTH__+0x7e00d8>
 910:	08 95       	ret

00000912 <i2c_start>:
 912:	94 ea       	ldi	r25, 0xA4	; 164
 914:	90 93 dc 00 	sts	0x00DC, r25	; 0x8000dc <__TEXT_REGION_LENGTH__+0x7e00dc>
 918:	ec ed       	ldi	r30, 0xDC	; 220
 91a:	f0 e0       	ldi	r31, 0x00	; 0
 91c:	90 81       	ld	r25, Z
 91e:	99 23       	and	r25, r25
 920:	ec f7       	brge	.-6      	; 0x91c <i2c_start+0xa>
 922:	90 91 d9 00 	lds	r25, 0x00D9	; 0x8000d9 <__TEXT_REGION_LENGTH__+0x7e00d9>
 926:	98 7f       	andi	r25, 0xF8	; 248
 928:	98 30       	cpi	r25, 0x08	; 8
 92a:	11 f0       	breq	.+4      	; 0x930 <i2c_start+0x1e>
 92c:	90 31       	cpi	r25, 0x10	; 16
 92e:	a1 f4       	brne	.+40     	; 0x958 <i2c_start+0x46>
 930:	80 93 db 00 	sts	0x00DB, r24	; 0x8000db <__TEXT_REGION_LENGTH__+0x7e00db>
 934:	84 e8       	ldi	r24, 0x84	; 132
 936:	80 93 dc 00 	sts	0x00DC, r24	; 0x8000dc <__TEXT_REGION_LENGTH__+0x7e00dc>
 93a:	ec ed       	ldi	r30, 0xDC	; 220
 93c:	f0 e0       	ldi	r31, 0x00	; 0
 93e:	80 81       	ld	r24, Z
 940:	88 23       	and	r24, r24
 942:	ec f7       	brge	.-6      	; 0x93e <i2c_start+0x2c>
 944:	90 91 d9 00 	lds	r25, 0x00D9	; 0x8000d9 <__TEXT_REGION_LENGTH__+0x7e00d9>
 948:	98 7f       	andi	r25, 0xF8	; 248
 94a:	98 31       	cpi	r25, 0x18	; 24
 94c:	39 f0       	breq	.+14     	; 0x95c <i2c_start+0x4a>
 94e:	81 e0       	ldi	r24, 0x01	; 1
 950:	90 34       	cpi	r25, 0x40	; 64
 952:	29 f4       	brne	.+10     	; 0x95e <i2c_start+0x4c>
 954:	80 e0       	ldi	r24, 0x00	; 0
 956:	08 95       	ret
 958:	81 e0       	ldi	r24, 0x01	; 1
 95a:	08 95       	ret
 95c:	80 e0       	ldi	r24, 0x00	; 0
 95e:	08 95       	ret

00000960 <i2c_stop>:
 Terminates the data transfer and releases the I2C bus
*************************************************************************/
void i2c_stop(void)
{
    /* send stop condition */
	TWCR1 = (1<<TWINT) | (1<<TWEN) | (1<<TWSTO);
 960:	84 e9       	ldi	r24, 0x94	; 148
 962:	80 93 dc 00 	sts	0x00DC, r24	; 0x8000dc <__TEXT_REGION_LENGTH__+0x7e00dc>
	
	// wait until stop condition is executed and bus released
	while(TWCR1 & (1<<TWSTO));
 966:	ec ed       	ldi	r30, 0xDC	; 220
 968:	f0 e0       	ldi	r31, 0x00	; 0
 96a:	80 81       	ld	r24, Z
 96c:	84 fd       	sbrc	r24, 4
 96e:	fd cf       	rjmp	.-6      	; 0x96a <i2c_stop+0xa>

}/* i2c_stop */
 970:	08 95       	ret

00000972 <i2c_write>:
unsigned char i2c_write( unsigned char data )
{	
    uint8_t   twst;
    
	// send data to the previously addressed device
	TWDR1 = data;
 972:	80 93 db 00 	sts	0x00DB, r24	; 0x8000db <__TEXT_REGION_LENGTH__+0x7e00db>
	TWCR1 = (1<<TWINT) | (1<<TWEN);
 976:	84 e8       	ldi	r24, 0x84	; 132
 978:	80 93 dc 00 	sts	0x00DC, r24	; 0x8000dc <__TEXT_REGION_LENGTH__+0x7e00dc>

	// wait until transmission completed
	while(!(TWCR1 & (1<<TWINT)));
 97c:	ec ed       	ldi	r30, 0xDC	; 220
 97e:	f0 e0       	ldi	r31, 0x00	; 0
 980:	80 81       	ld	r24, Z
 982:	88 23       	and	r24, r24
 984:	ec f7       	brge	.-6      	; 0x980 <i2c_write+0xe>

	// check value of TWI Status Register. Mask prescaler bits
	twst = TWSR1 & 0xF8;
 986:	90 91 d9 00 	lds	r25, 0x00D9	; 0x8000d9 <__TEXT_REGION_LENGTH__+0x7e00d9>
 98a:	98 7f       	andi	r25, 0xF8	; 248
 98c:	81 e0       	ldi	r24, 0x01	; 1
 98e:	98 32       	cpi	r25, 0x28	; 40
 990:	09 f4       	brne	.+2      	; 0x994 <i2c_write+0x22>
 992:	80 e0       	ldi	r24, 0x00	; 0
	if( twst != TW_MT_DATA_ACK) return 1;
	return 0;

}/* i2c_write */
 994:	08 95       	ret

00000996 <clearScreen>:
	for (uint8_t i = x1; i < x2; i++) {
		lcd_gotoxy(i,y);
		lcd_puts(" ");
	}
	lcd_gotoxy(x1,y);
}
 996:	0e 94 82 02 	call	0x504	; 0x504 <lcd_clrscr>
 99a:	8f e3       	ldi	r24, 0x3F	; 63
 99c:	9c e9       	ldi	r25, 0x9C	; 156
 99e:	01 97       	sbiw	r24, 0x01	; 1
 9a0:	f1 f7       	brne	.-4      	; 0x99e <clearScreen+0x8>
 9a2:	00 c0       	rjmp	.+0      	; 0x9a4 <clearScreen+0xe>
 9a4:	00 00       	nop
 9a6:	08 95       	ret

000009a8 <clearLine>:
 9a8:	68 2f       	mov	r22, r24
 9aa:	80 e0       	ldi	r24, 0x00	; 0
 9ac:	0e 94 68 02 	call	0x4d0	; 0x4d0 <lcd_gotoxy>
 9b0:	82 e2       	ldi	r24, 0x22	; 34
 9b2:	91 e0       	ldi	r25, 0x01	; 1
 9b4:	0e 94 ba 02 	call	0x574	; 0x574 <lcd_puts>
 9b8:	08 95       	ret

000009ba <displayRefresh>:

void displayRefresh(void) {
 9ba:	cf 93       	push	r28
 9bc:	df 93       	push	r29
 9be:	cd b7       	in	r28, 0x3d	; 61
 9c0:	de b7       	in	r29, 0x3e	; 62
 9c2:	2a 97       	sbiw	r28, 0x0a	; 10
 9c4:	0f b6       	in	r0, 0x3f	; 63
 9c6:	f8 94       	cli
 9c8:	de bf       	out	0x3e, r29	; 62
 9ca:	0f be       	out	0x3f, r0	; 63
 9cc:	cd bf       	out	0x3d, r28	; 61
	char val[10];
	if (mode != modeLast) {
 9ce:	90 91 84 01 	lds	r25, 0x0184	; 0x800184 <mode>
 9d2:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <modeLast>
 9d6:	98 17       	cp	r25, r24
 9d8:	71 f0       	breq	.+28     	; 0x9f6 <displayRefresh+0x3c>
		clearScreen();
 9da:	0e 94 cb 04 	call	0x996	; 0x996 <clearScreen>
		lcd_puts(labels[mode]);
 9de:	e0 91 84 01 	lds	r30, 0x0184	; 0x800184 <mode>
 9e2:	f0 e0       	ldi	r31, 0x00	; 0
 9e4:	ee 0f       	add	r30, r30
 9e6:	ff 1f       	adc	r31, r31
 9e8:	e0 5f       	subi	r30, 0xF0	; 240
 9ea:	fe 4f       	sbci	r31, 0xFE	; 254
 9ec:	80 81       	ld	r24, Z
 9ee:	91 81       	ldd	r25, Z+1	; 0x01
 9f0:	0e 94 ba 02 	call	0x574	; 0x574 <lcd_puts>
 9f4:	03 c0       	rjmp	.+6      	; 0x9fc <displayRefresh+0x42>
	}
	else
		clearLine(1);
 9f6:	81 e0       	ldi	r24, 0x01	; 1
 9f8:	0e 94 d4 04 	call	0x9a8	; 0x9a8 <clearLine>
	lcd_gotoxy(0,1);
 9fc:	61 e0       	ldi	r22, 0x01	; 1
 9fe:	80 e0       	ldi	r24, 0x00	; 0
 a00:	0e 94 68 02 	call	0x4d0	; 0x4d0 <lcd_gotoxy>
	if (mode == MODE_SIGNAL)
 a04:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 a08:	81 11       	cpse	r24, r1
 a0a:	0c c0       	rjmp	.+24     	; 0xa24 <displayRefresh+0x6a>
		lcd_puts(signals[signal]);
 a0c:	e0 91 85 01 	lds	r30, 0x0185	; 0x800185 <signal>
 a10:	f0 e0       	ldi	r31, 0x00	; 0
 a12:	ee 0f       	add	r30, r30
 a14:	ff 1f       	adc	r31, r31
 a16:	ee 5f       	subi	r30, 0xFE	; 254
 a18:	fe 4f       	sbci	r31, 0xFE	; 254
 a1a:	80 81       	ld	r24, Z
 a1c:	91 81       	ldd	r25, Z+1	; 0x01
 a1e:	0e 94 ba 02 	call	0x574	; 0x574 <lcd_puts>
 a22:	40 c0       	rjmp	.+128    	; 0xaa4 <displayRefresh+0xea>
	else {
		if (mode == MODE_VOLTAGE)
 a24:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 a28:	81 30       	cpi	r24, 0x01	; 1
 a2a:	61 f4       	brne	.+24     	; 0xa44 <displayRefresh+0x8a>
			itoa(voltage,val,10);
 a2c:	80 91 86 01 	lds	r24, 0x0186	; 0x800186 <voltage>
    } else if (__radix < 2 || __radix > 36) {
	*__s = 0;
	return __s;
    } else {
	extern char *__itoa_ncheck (int, char *, unsigned char);
	return __itoa_ncheck (__val, __s, __radix);
 a30:	4a e0       	ldi	r20, 0x0A	; 10
 a32:	be 01       	movw	r22, r28
 a34:	6f 5f       	subi	r22, 0xFF	; 255
 a36:	7f 4f       	sbci	r23, 0xFF	; 255
 a38:	08 2e       	mov	r0, r24
 a3a:	00 0c       	add	r0, r0
 a3c:	99 0b       	sbc	r25, r25
 a3e:	0e 94 d2 06 	call	0xda4	; 0xda4 <__itoa_ncheck>
 a42:	21 c0       	rjmp	.+66     	; 0xa86 <displayRefresh+0xcc>
		else if (mode == MODE_FREQUENCY)
 a44:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 a48:	82 30       	cpi	r24, 0x02	; 2
 a4a:	79 f4       	brne	.+30     	; 0xa6a <displayRefresh+0xb0>
			itoa(frequency,val,10);
 a4c:	80 91 89 01 	lds	r24, 0x0189	; 0x800189 <frequency>
 a50:	90 91 8a 01 	lds	r25, 0x018A	; 0x80018a <frequency+0x1>
 a54:	a0 91 8b 01 	lds	r26, 0x018B	; 0x80018b <frequency+0x2>
 a58:	b0 91 8c 01 	lds	r27, 0x018C	; 0x80018c <frequency+0x3>
 a5c:	4a e0       	ldi	r20, 0x0A	; 10
 a5e:	be 01       	movw	r22, r28
 a60:	6f 5f       	subi	r22, 0xFF	; 255
 a62:	7f 4f       	sbci	r23, 0xFF	; 255
 a64:	0e 94 d2 06 	call	0xda4	; 0xda4 <__itoa_ncheck>
 a68:	0e c0       	rjmp	.+28     	; 0xa86 <displayRefresh+0xcc>
		else if (mode == MODE_PHASE)
 a6a:	80 91 84 01 	lds	r24, 0x0184	; 0x800184 <mode>
 a6e:	83 30       	cpi	r24, 0x03	; 3
 a70:	51 f4       	brne	.+20     	; 0xa86 <displayRefresh+0xcc>
			itoa(phase,val,10);
 a72:	80 91 87 01 	lds	r24, 0x0187	; 0x800187 <phase>
 a76:	90 91 88 01 	lds	r25, 0x0188	; 0x800188 <phase+0x1>
 a7a:	4a e0       	ldi	r20, 0x0A	; 10
 a7c:	be 01       	movw	r22, r28
 a7e:	6f 5f       	subi	r22, 0xFF	; 255
 a80:	7f 4f       	sbci	r23, 0xFF	; 255
 a82:	0e 94 d2 06 	call	0xda4	; 0xda4 <__itoa_ncheck>
		lcd_puts(val);
 a86:	ce 01       	movw	r24, r28
 a88:	01 96       	adiw	r24, 0x01	; 1
 a8a:	0e 94 ba 02 	call	0x574	; 0x574 <lcd_puts>
		lcd_puts(units[mode-1]);
 a8e:	e0 91 84 01 	lds	r30, 0x0184	; 0x800184 <mode>
 a92:	f0 e0       	ldi	r31, 0x00	; 0
 a94:	ee 0f       	add	r30, r30
 a96:	ff 1f       	adc	r31, r31
 a98:	e8 5f       	subi	r30, 0xF8	; 248
 a9a:	fe 4f       	sbci	r31, 0xFE	; 254
 a9c:	80 81       	ld	r24, Z
 a9e:	91 81       	ldd	r25, Z+1	; 0x01
 aa0:	0e 94 ba 02 	call	0x574	; 0x574 <lcd_puts>
	}
	val[0] = '\0';
 aa4:	2a 96       	adiw	r28, 0x0a	; 10
 aa6:	0f b6       	in	r0, 0x3f	; 63
 aa8:	f8 94       	cli
 aaa:	de bf       	out	0x3e, r29	; 62
 aac:	0f be       	out	0x3f, r0	; 63
 aae:	cd bf       	out	0x3d, r28	; 61
 ab0:	df 91       	pop	r29
 ab2:	cf 91       	pop	r28
 ab4:	08 95       	ret

00000ab6 <uiInit>:

extern volatile uint8_t mode;
extern volatile uint8_t modeLast;

void uiInit(void) {
	rotaryInit();
 ab6:	0e 94 46 04 	call	0x88c	; 0x88c <rotaryInit>
	LCD_I2C_DDR &= ~((1<<LCD_I2C_SCL) | (1<<LCD_I2C_SDA));
 aba:	8d b1       	in	r24, 0x0d	; 13
 abc:	8c 7f       	andi	r24, 0xFC	; 252
 abe:	8d b9       	out	0x0d, r24	; 13
	LCD_I2C_PORT |= (1<<LCD_I2C_SCL) | (1<<LCD_I2C_SDA);
 ac0:	8e b1       	in	r24, 0x0e	; 14
 ac2:	83 60       	ori	r24, 0x03	; 3
 ac4:	8e b9       	out	0x0e, r24	; 14
	lcd_init(LCD_ON_DISPLAY);
 ac6:	82 e0       	ldi	r24, 0x02	; 2
 ac8:	0e 94 c9 02 	call	0x592	; 0x592 <lcd_init>
	lcd_backlight(0);
 acc:	80 e0       	ldi	r24, 0x00	; 0
 ace:	0e 94 12 03 	call	0x624	; 0x624 <lcd_backlight>
 ad2:	2f ef       	ldi	r18, 0xFF	; 255
 ad4:	89 e6       	ldi	r24, 0x69	; 105
 ad6:	98 e1       	ldi	r25, 0x18	; 24
 ad8:	21 50       	subi	r18, 0x01	; 1
 ada:	80 40       	sbci	r24, 0x00	; 0
 adc:	90 40       	sbci	r25, 0x00	; 0
 ade:	e1 f7       	brne	.-8      	; 0xad8 <uiInit+0x22>
 ae0:	00 c0       	rjmp	.+0      	; 0xae2 <uiInit+0x2c>
 ae2:	00 00       	nop
	_delay_ms(500);
	lcd_backlight(1);
 ae4:	81 e0       	ldi	r24, 0x01	; 1
 ae6:	0e 94 12 03 	call	0x624	; 0x624 <lcd_backlight>
 aea:	2f ef       	ldi	r18, 0xFF	; 255
 aec:	89 e6       	ldi	r24, 0x69	; 105
 aee:	98 e1       	ldi	r25, 0x18	; 24
 af0:	21 50       	subi	r18, 0x01	; 1
 af2:	80 40       	sbci	r24, 0x00	; 0
 af4:	90 40       	sbci	r25, 0x00	; 0
 af6:	e1 f7       	brne	.-8      	; 0xaf0 <uiInit+0x3a>
 af8:	00 c0       	rjmp	.+0      	; 0xafa <uiInit+0x44>
 afa:	00 00       	nop
	_delay_ms(500);
	displayRefresh();
 afc:	0e 94 dd 04 	call	0x9ba	; 0x9ba <displayRefresh>
 b00:	08 95       	ret

00000b02 <__divsf3>:
 b02:	0e 94 95 05 	call	0xb2a	; 0xb2a <__divsf3x>
 b06:	0c 94 76 06 	jmp	0xcec	; 0xcec <__fp_round>
 b0a:	0e 94 6f 06 	call	0xcde	; 0xcde <__fp_pscB>
 b0e:	58 f0       	brcs	.+22     	; 0xb26 <__divsf3+0x24>
 b10:	0e 94 68 06 	call	0xcd0	; 0xcd0 <__fp_pscA>
 b14:	40 f0       	brcs	.+16     	; 0xb26 <__divsf3+0x24>
 b16:	29 f4       	brne	.+10     	; 0xb22 <__divsf3+0x20>
 b18:	5f 3f       	cpi	r21, 0xFF	; 255
 b1a:	29 f0       	breq	.+10     	; 0xb26 <__divsf3+0x24>
 b1c:	0c 94 5f 06 	jmp	0xcbe	; 0xcbe <__fp_inf>
 b20:	51 11       	cpse	r21, r1
 b22:	0c 94 aa 06 	jmp	0xd54	; 0xd54 <__fp_szero>
 b26:	0c 94 65 06 	jmp	0xcca	; 0xcca <__fp_nan>

00000b2a <__divsf3x>:
 b2a:	0e 94 87 06 	call	0xd0e	; 0xd0e <__fp_split3>
 b2e:	68 f3       	brcs	.-38     	; 0xb0a <__divsf3+0x8>

00000b30 <__divsf3_pse>:
 b30:	99 23       	and	r25, r25
 b32:	b1 f3       	breq	.-20     	; 0xb20 <__divsf3+0x1e>
 b34:	55 23       	and	r21, r21
 b36:	91 f3       	breq	.-28     	; 0xb1c <__divsf3+0x1a>
 b38:	95 1b       	sub	r25, r21
 b3a:	55 0b       	sbc	r21, r21
 b3c:	bb 27       	eor	r27, r27
 b3e:	aa 27       	eor	r26, r26
 b40:	62 17       	cp	r22, r18
 b42:	73 07       	cpc	r23, r19
 b44:	84 07       	cpc	r24, r20
 b46:	38 f0       	brcs	.+14     	; 0xb56 <__divsf3_pse+0x26>
 b48:	9f 5f       	subi	r25, 0xFF	; 255
 b4a:	5f 4f       	sbci	r21, 0xFF	; 255
 b4c:	22 0f       	add	r18, r18
 b4e:	33 1f       	adc	r19, r19
 b50:	44 1f       	adc	r20, r20
 b52:	aa 1f       	adc	r26, r26
 b54:	a9 f3       	breq	.-22     	; 0xb40 <__divsf3_pse+0x10>
 b56:	35 d0       	rcall	.+106    	; 0xbc2 <__divsf3_pse+0x92>
 b58:	0e 2e       	mov	r0, r30
 b5a:	3a f0       	brmi	.+14     	; 0xb6a <__divsf3_pse+0x3a>
 b5c:	e0 e8       	ldi	r30, 0x80	; 128
 b5e:	32 d0       	rcall	.+100    	; 0xbc4 <__divsf3_pse+0x94>
 b60:	91 50       	subi	r25, 0x01	; 1
 b62:	50 40       	sbci	r21, 0x00	; 0
 b64:	e6 95       	lsr	r30
 b66:	00 1c       	adc	r0, r0
 b68:	ca f7       	brpl	.-14     	; 0xb5c <__divsf3_pse+0x2c>
 b6a:	2b d0       	rcall	.+86     	; 0xbc2 <__divsf3_pse+0x92>
 b6c:	fe 2f       	mov	r31, r30
 b6e:	29 d0       	rcall	.+82     	; 0xbc2 <__divsf3_pse+0x92>
 b70:	66 0f       	add	r22, r22
 b72:	77 1f       	adc	r23, r23
 b74:	88 1f       	adc	r24, r24
 b76:	bb 1f       	adc	r27, r27
 b78:	26 17       	cp	r18, r22
 b7a:	37 07       	cpc	r19, r23
 b7c:	48 07       	cpc	r20, r24
 b7e:	ab 07       	cpc	r26, r27
 b80:	b0 e8       	ldi	r27, 0x80	; 128
 b82:	09 f0       	breq	.+2      	; 0xb86 <__divsf3_pse+0x56>
 b84:	bb 0b       	sbc	r27, r27
 b86:	80 2d       	mov	r24, r0
 b88:	bf 01       	movw	r22, r30
 b8a:	ff 27       	eor	r31, r31
 b8c:	93 58       	subi	r25, 0x83	; 131
 b8e:	5f 4f       	sbci	r21, 0xFF	; 255
 b90:	3a f0       	brmi	.+14     	; 0xba0 <__divsf3_pse+0x70>
 b92:	9e 3f       	cpi	r25, 0xFE	; 254
 b94:	51 05       	cpc	r21, r1
 b96:	78 f0       	brcs	.+30     	; 0xbb6 <__divsf3_pse+0x86>
 b98:	0c 94 5f 06 	jmp	0xcbe	; 0xcbe <__fp_inf>
 b9c:	0c 94 aa 06 	jmp	0xd54	; 0xd54 <__fp_szero>
 ba0:	5f 3f       	cpi	r21, 0xFF	; 255
 ba2:	e4 f3       	brlt	.-8      	; 0xb9c <__divsf3_pse+0x6c>
 ba4:	98 3e       	cpi	r25, 0xE8	; 232
 ba6:	d4 f3       	brlt	.-12     	; 0xb9c <__divsf3_pse+0x6c>
 ba8:	86 95       	lsr	r24
 baa:	77 95       	ror	r23
 bac:	67 95       	ror	r22
 bae:	b7 95       	ror	r27
 bb0:	f7 95       	ror	r31
 bb2:	9f 5f       	subi	r25, 0xFF	; 255
 bb4:	c9 f7       	brne	.-14     	; 0xba8 <__divsf3_pse+0x78>
 bb6:	88 0f       	add	r24, r24
 bb8:	91 1d       	adc	r25, r1
 bba:	96 95       	lsr	r25
 bbc:	87 95       	ror	r24
 bbe:	97 f9       	bld	r25, 7
 bc0:	08 95       	ret
 bc2:	e1 e0       	ldi	r30, 0x01	; 1
 bc4:	66 0f       	add	r22, r22
 bc6:	77 1f       	adc	r23, r23
 bc8:	88 1f       	adc	r24, r24
 bca:	bb 1f       	adc	r27, r27
 bcc:	62 17       	cp	r22, r18
 bce:	73 07       	cpc	r23, r19
 bd0:	84 07       	cpc	r24, r20
 bd2:	ba 07       	cpc	r27, r26
 bd4:	20 f0       	brcs	.+8      	; 0xbde <__divsf3_pse+0xae>
 bd6:	62 1b       	sub	r22, r18
 bd8:	73 0b       	sbc	r23, r19
 bda:	84 0b       	sbc	r24, r20
 bdc:	ba 0b       	sbc	r27, r26
 bde:	ee 1f       	adc	r30, r30
 be0:	88 f7       	brcc	.-30     	; 0xbc4 <__divsf3_pse+0x94>
 be2:	e0 95       	com	r30
 be4:	08 95       	ret

00000be6 <__fixunssfsi>:
 be6:	0e 94 8f 06 	call	0xd1e	; 0xd1e <__fp_splitA>
 bea:	88 f0       	brcs	.+34     	; 0xc0e <__fixunssfsi+0x28>
 bec:	9f 57       	subi	r25, 0x7F	; 127
 bee:	98 f0       	brcs	.+38     	; 0xc16 <__fixunssfsi+0x30>
 bf0:	b9 2f       	mov	r27, r25
 bf2:	99 27       	eor	r25, r25
 bf4:	b7 51       	subi	r27, 0x17	; 23
 bf6:	b0 f0       	brcs	.+44     	; 0xc24 <__fixunssfsi+0x3e>
 bf8:	e1 f0       	breq	.+56     	; 0xc32 <__fixunssfsi+0x4c>
 bfa:	66 0f       	add	r22, r22
 bfc:	77 1f       	adc	r23, r23
 bfe:	88 1f       	adc	r24, r24
 c00:	99 1f       	adc	r25, r25
 c02:	1a f0       	brmi	.+6      	; 0xc0a <__fixunssfsi+0x24>
 c04:	ba 95       	dec	r27
 c06:	c9 f7       	brne	.-14     	; 0xbfa <__fixunssfsi+0x14>
 c08:	14 c0       	rjmp	.+40     	; 0xc32 <__fixunssfsi+0x4c>
 c0a:	b1 30       	cpi	r27, 0x01	; 1
 c0c:	91 f0       	breq	.+36     	; 0xc32 <__fixunssfsi+0x4c>
 c0e:	0e 94 a9 06 	call	0xd52	; 0xd52 <__fp_zero>
 c12:	b1 e0       	ldi	r27, 0x01	; 1
 c14:	08 95       	ret
 c16:	0c 94 a9 06 	jmp	0xd52	; 0xd52 <__fp_zero>
 c1a:	67 2f       	mov	r22, r23
 c1c:	78 2f       	mov	r23, r24
 c1e:	88 27       	eor	r24, r24
 c20:	b8 5f       	subi	r27, 0xF8	; 248
 c22:	39 f0       	breq	.+14     	; 0xc32 <__fixunssfsi+0x4c>
 c24:	b9 3f       	cpi	r27, 0xF9	; 249
 c26:	cc f3       	brlt	.-14     	; 0xc1a <__fixunssfsi+0x34>
 c28:	86 95       	lsr	r24
 c2a:	77 95       	ror	r23
 c2c:	67 95       	ror	r22
 c2e:	b3 95       	inc	r27
 c30:	d9 f7       	brne	.-10     	; 0xc28 <__fixunssfsi+0x42>
 c32:	3e f4       	brtc	.+14     	; 0xc42 <__fixunssfsi+0x5c>
 c34:	90 95       	com	r25
 c36:	80 95       	com	r24
 c38:	70 95       	com	r23
 c3a:	61 95       	neg	r22
 c3c:	7f 4f       	sbci	r23, 0xFF	; 255
 c3e:	8f 4f       	sbci	r24, 0xFF	; 255
 c40:	9f 4f       	sbci	r25, 0xFF	; 255
 c42:	08 95       	ret

00000c44 <__floatunsisf>:
 c44:	e8 94       	clt
 c46:	09 c0       	rjmp	.+18     	; 0xc5a <__floatsisf+0x12>

00000c48 <__floatsisf>:
 c48:	97 fb       	bst	r25, 7
 c4a:	3e f4       	brtc	.+14     	; 0xc5a <__floatsisf+0x12>
 c4c:	90 95       	com	r25
 c4e:	80 95       	com	r24
 c50:	70 95       	com	r23
 c52:	61 95       	neg	r22
 c54:	7f 4f       	sbci	r23, 0xFF	; 255
 c56:	8f 4f       	sbci	r24, 0xFF	; 255
 c58:	9f 4f       	sbci	r25, 0xFF	; 255
 c5a:	99 23       	and	r25, r25
 c5c:	a9 f0       	breq	.+42     	; 0xc88 <__floatsisf+0x40>
 c5e:	f9 2f       	mov	r31, r25
 c60:	96 e9       	ldi	r25, 0x96	; 150
 c62:	bb 27       	eor	r27, r27
 c64:	93 95       	inc	r25
 c66:	f6 95       	lsr	r31
 c68:	87 95       	ror	r24
 c6a:	77 95       	ror	r23
 c6c:	67 95       	ror	r22
 c6e:	b7 95       	ror	r27
 c70:	f1 11       	cpse	r31, r1
 c72:	f8 cf       	rjmp	.-16     	; 0xc64 <__floatsisf+0x1c>
 c74:	fa f4       	brpl	.+62     	; 0xcb4 <__floatsisf+0x6c>
 c76:	bb 0f       	add	r27, r27
 c78:	11 f4       	brne	.+4      	; 0xc7e <__floatsisf+0x36>
 c7a:	60 ff       	sbrs	r22, 0
 c7c:	1b c0       	rjmp	.+54     	; 0xcb4 <__floatsisf+0x6c>
 c7e:	6f 5f       	subi	r22, 0xFF	; 255
 c80:	7f 4f       	sbci	r23, 0xFF	; 255
 c82:	8f 4f       	sbci	r24, 0xFF	; 255
 c84:	9f 4f       	sbci	r25, 0xFF	; 255
 c86:	16 c0       	rjmp	.+44     	; 0xcb4 <__floatsisf+0x6c>
 c88:	88 23       	and	r24, r24
 c8a:	11 f0       	breq	.+4      	; 0xc90 <__floatsisf+0x48>
 c8c:	96 e9       	ldi	r25, 0x96	; 150
 c8e:	11 c0       	rjmp	.+34     	; 0xcb2 <__floatsisf+0x6a>
 c90:	77 23       	and	r23, r23
 c92:	21 f0       	breq	.+8      	; 0xc9c <__floatsisf+0x54>
 c94:	9e e8       	ldi	r25, 0x8E	; 142
 c96:	87 2f       	mov	r24, r23
 c98:	76 2f       	mov	r23, r22
 c9a:	05 c0       	rjmp	.+10     	; 0xca6 <__floatsisf+0x5e>
 c9c:	66 23       	and	r22, r22
 c9e:	71 f0       	breq	.+28     	; 0xcbc <__floatsisf+0x74>
 ca0:	96 e8       	ldi	r25, 0x86	; 134
 ca2:	86 2f       	mov	r24, r22
 ca4:	70 e0       	ldi	r23, 0x00	; 0
 ca6:	60 e0       	ldi	r22, 0x00	; 0
 ca8:	2a f0       	brmi	.+10     	; 0xcb4 <__floatsisf+0x6c>
 caa:	9a 95       	dec	r25
 cac:	66 0f       	add	r22, r22
 cae:	77 1f       	adc	r23, r23
 cb0:	88 1f       	adc	r24, r24
 cb2:	da f7       	brpl	.-10     	; 0xcaa <__floatsisf+0x62>
 cb4:	88 0f       	add	r24, r24
 cb6:	96 95       	lsr	r25
 cb8:	87 95       	ror	r24
 cba:	97 f9       	bld	r25, 7
 cbc:	08 95       	ret

00000cbe <__fp_inf>:
 cbe:	97 f9       	bld	r25, 7
 cc0:	9f 67       	ori	r25, 0x7F	; 127
 cc2:	80 e8       	ldi	r24, 0x80	; 128
 cc4:	70 e0       	ldi	r23, 0x00	; 0
 cc6:	60 e0       	ldi	r22, 0x00	; 0
 cc8:	08 95       	ret

00000cca <__fp_nan>:
 cca:	9f ef       	ldi	r25, 0xFF	; 255
 ccc:	80 ec       	ldi	r24, 0xC0	; 192
 cce:	08 95       	ret

00000cd0 <__fp_pscA>:
 cd0:	00 24       	eor	r0, r0
 cd2:	0a 94       	dec	r0
 cd4:	16 16       	cp	r1, r22
 cd6:	17 06       	cpc	r1, r23
 cd8:	18 06       	cpc	r1, r24
 cda:	09 06       	cpc	r0, r25
 cdc:	08 95       	ret

00000cde <__fp_pscB>:
 cde:	00 24       	eor	r0, r0
 ce0:	0a 94       	dec	r0
 ce2:	12 16       	cp	r1, r18
 ce4:	13 06       	cpc	r1, r19
 ce6:	14 06       	cpc	r1, r20
 ce8:	05 06       	cpc	r0, r21
 cea:	08 95       	ret

00000cec <__fp_round>:
 cec:	09 2e       	mov	r0, r25
 cee:	03 94       	inc	r0
 cf0:	00 0c       	add	r0, r0
 cf2:	11 f4       	brne	.+4      	; 0xcf8 <__fp_round+0xc>
 cf4:	88 23       	and	r24, r24
 cf6:	52 f0       	brmi	.+20     	; 0xd0c <__fp_round+0x20>
 cf8:	bb 0f       	add	r27, r27
 cfa:	40 f4       	brcc	.+16     	; 0xd0c <__fp_round+0x20>
 cfc:	bf 2b       	or	r27, r31
 cfe:	11 f4       	brne	.+4      	; 0xd04 <__fp_round+0x18>
 d00:	60 ff       	sbrs	r22, 0
 d02:	04 c0       	rjmp	.+8      	; 0xd0c <__fp_round+0x20>
 d04:	6f 5f       	subi	r22, 0xFF	; 255
 d06:	7f 4f       	sbci	r23, 0xFF	; 255
 d08:	8f 4f       	sbci	r24, 0xFF	; 255
 d0a:	9f 4f       	sbci	r25, 0xFF	; 255
 d0c:	08 95       	ret

00000d0e <__fp_split3>:
 d0e:	57 fd       	sbrc	r21, 7
 d10:	90 58       	subi	r25, 0x80	; 128
 d12:	44 0f       	add	r20, r20
 d14:	55 1f       	adc	r21, r21
 d16:	59 f0       	breq	.+22     	; 0xd2e <__fp_splitA+0x10>
 d18:	5f 3f       	cpi	r21, 0xFF	; 255
 d1a:	71 f0       	breq	.+28     	; 0xd38 <__fp_splitA+0x1a>
 d1c:	47 95       	ror	r20

00000d1e <__fp_splitA>:
 d1e:	88 0f       	add	r24, r24
 d20:	97 fb       	bst	r25, 7
 d22:	99 1f       	adc	r25, r25
 d24:	61 f0       	breq	.+24     	; 0xd3e <__fp_splitA+0x20>
 d26:	9f 3f       	cpi	r25, 0xFF	; 255
 d28:	79 f0       	breq	.+30     	; 0xd48 <__fp_splitA+0x2a>
 d2a:	87 95       	ror	r24
 d2c:	08 95       	ret
 d2e:	12 16       	cp	r1, r18
 d30:	13 06       	cpc	r1, r19
 d32:	14 06       	cpc	r1, r20
 d34:	55 1f       	adc	r21, r21
 d36:	f2 cf       	rjmp	.-28     	; 0xd1c <__fp_split3+0xe>
 d38:	46 95       	lsr	r20
 d3a:	f1 df       	rcall	.-30     	; 0xd1e <__fp_splitA>
 d3c:	08 c0       	rjmp	.+16     	; 0xd4e <__fp_splitA+0x30>
 d3e:	16 16       	cp	r1, r22
 d40:	17 06       	cpc	r1, r23
 d42:	18 06       	cpc	r1, r24
 d44:	99 1f       	adc	r25, r25
 d46:	f1 cf       	rjmp	.-30     	; 0xd2a <__fp_splitA+0xc>
 d48:	86 95       	lsr	r24
 d4a:	71 05       	cpc	r23, r1
 d4c:	61 05       	cpc	r22, r1
 d4e:	08 94       	sec
 d50:	08 95       	ret

00000d52 <__fp_zero>:
 d52:	e8 94       	clt

00000d54 <__fp_szero>:
 d54:	bb 27       	eor	r27, r27
 d56:	66 27       	eor	r22, r22
 d58:	77 27       	eor	r23, r23
 d5a:	cb 01       	movw	r24, r22
 d5c:	97 f9       	bld	r25, 7
 d5e:	08 95       	ret

00000d60 <__udivmodsi4>:
 d60:	a1 e2       	ldi	r26, 0x21	; 33
 d62:	1a 2e       	mov	r1, r26
 d64:	aa 1b       	sub	r26, r26
 d66:	bb 1b       	sub	r27, r27
 d68:	fd 01       	movw	r30, r26
 d6a:	0d c0       	rjmp	.+26     	; 0xd86 <__udivmodsi4_ep>

00000d6c <__udivmodsi4_loop>:
 d6c:	aa 1f       	adc	r26, r26
 d6e:	bb 1f       	adc	r27, r27
 d70:	ee 1f       	adc	r30, r30
 d72:	ff 1f       	adc	r31, r31
 d74:	a2 17       	cp	r26, r18
 d76:	b3 07       	cpc	r27, r19
 d78:	e4 07       	cpc	r30, r20
 d7a:	f5 07       	cpc	r31, r21
 d7c:	20 f0       	brcs	.+8      	; 0xd86 <__udivmodsi4_ep>
 d7e:	a2 1b       	sub	r26, r18
 d80:	b3 0b       	sbc	r27, r19
 d82:	e4 0b       	sbc	r30, r20
 d84:	f5 0b       	sbc	r31, r21

00000d86 <__udivmodsi4_ep>:
 d86:	66 1f       	adc	r22, r22
 d88:	77 1f       	adc	r23, r23
 d8a:	88 1f       	adc	r24, r24
 d8c:	99 1f       	adc	r25, r25
 d8e:	1a 94       	dec	r1
 d90:	69 f7       	brne	.-38     	; 0xd6c <__udivmodsi4_loop>
 d92:	60 95       	com	r22
 d94:	70 95       	com	r23
 d96:	80 95       	com	r24
 d98:	90 95       	com	r25
 d9a:	9b 01       	movw	r18, r22
 d9c:	ac 01       	movw	r20, r24
 d9e:	bd 01       	movw	r22, r26
 da0:	cf 01       	movw	r24, r30
 da2:	08 95       	ret

00000da4 <__itoa_ncheck>:
 da4:	bb 27       	eor	r27, r27
 da6:	4a 30       	cpi	r20, 0x0A	; 10
 da8:	31 f4       	brne	.+12     	; 0xdb6 <__itoa_ncheck+0x12>
 daa:	99 23       	and	r25, r25
 dac:	22 f4       	brpl	.+8      	; 0xdb6 <__itoa_ncheck+0x12>
 dae:	bd e2       	ldi	r27, 0x2D	; 45
 db0:	90 95       	com	r25
 db2:	81 95       	neg	r24
 db4:	9f 4f       	sbci	r25, 0xFF	; 255
 db6:	0c 94 de 06 	jmp	0xdbc	; 0xdbc <__utoa_common>

00000dba <__utoa_ncheck>:
 dba:	bb 27       	eor	r27, r27

00000dbc <__utoa_common>:
 dbc:	fb 01       	movw	r30, r22
 dbe:	55 27       	eor	r21, r21
 dc0:	aa 27       	eor	r26, r26
 dc2:	88 0f       	add	r24, r24
 dc4:	99 1f       	adc	r25, r25
 dc6:	aa 1f       	adc	r26, r26
 dc8:	a4 17       	cp	r26, r20
 dca:	10 f0       	brcs	.+4      	; 0xdd0 <__utoa_common+0x14>
 dcc:	a4 1b       	sub	r26, r20
 dce:	83 95       	inc	r24
 dd0:	50 51       	subi	r21, 0x10	; 16
 dd2:	b9 f7       	brne	.-18     	; 0xdc2 <__utoa_common+0x6>
 dd4:	a0 5d       	subi	r26, 0xD0	; 208
 dd6:	aa 33       	cpi	r26, 0x3A	; 58
 dd8:	08 f0       	brcs	.+2      	; 0xddc <__utoa_common+0x20>
 dda:	a9 5d       	subi	r26, 0xD9	; 217
 ddc:	a1 93       	st	Z+, r26
 dde:	00 97       	sbiw	r24, 0x00	; 0
 de0:	79 f7       	brne	.-34     	; 0xdc0 <__utoa_common+0x4>
 de2:	b1 11       	cpse	r27, r1
 de4:	b1 93       	st	Z+, r27
 de6:	11 92       	st	Z+, r1
 de8:	cb 01       	movw	r24, r22
 dea:	0c 94 f7 06 	jmp	0xdee	; 0xdee <strrev>

00000dee <strrev>:
 dee:	dc 01       	movw	r26, r24
 df0:	fc 01       	movw	r30, r24
 df2:	67 2f       	mov	r22, r23
 df4:	71 91       	ld	r23, Z+
 df6:	77 23       	and	r23, r23
 df8:	e1 f7       	brne	.-8      	; 0xdf2 <strrev+0x4>
 dfa:	32 97       	sbiw	r30, 0x02	; 2
 dfc:	04 c0       	rjmp	.+8      	; 0xe06 <strrev+0x18>
 dfe:	7c 91       	ld	r23, X
 e00:	6d 93       	st	X+, r22
 e02:	70 83       	st	Z, r23
 e04:	62 91       	ld	r22, -Z
 e06:	ae 17       	cp	r26, r30
 e08:	bf 07       	cpc	r27, r31
 e0a:	c8 f3       	brcs	.-14     	; 0xdfe <strrev+0x10>
 e0c:	08 95       	ret

00000e0e <_exit>:
 e0e:	f8 94       	cli

00000e10 <__stop_program>:
 e10:	ff cf       	rjmp	.-2      	; 0xe10 <__stop_program>
