+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|irq_synchronizer                                                                                                                                                                                                      ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                            ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_013|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_013                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_012|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_012                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_011|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_011                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_010|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_010                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_009|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_009                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_008|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_008                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_007|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_007                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_006|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_006                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_005|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_005                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_004|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_004                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_003|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_003                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_002|clock_xer                                                                                                                                                                                                 ; 95    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_002                                                                                                                                                                                                           ; 97    ; 2              ; 0            ; 2              ; 91     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_001|clock_xer                                                                                                                                                                                                 ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser_001                                                                                                                                                                                                           ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser|clock_xer                                                                                                                                                                                                     ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|crosser                                                                                                                                                                                                               ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_001                                                                                                                                                                                                     ; 376   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter|uncompressor                                                                                                                                                                                            ; 52    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter                                                                                                                                                                                                         ; 124   ; 16             ; 0            ; 16             ; 371    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux_002|arb|adder                                                                                                                                                                                            ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux_002|arb                                                                                                                                                                                                  ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux_002                                                                                                                                                                                                      ; 543   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_011                                                                                                                                                                                                    ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_010                                                                                                                                                                                                    ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_009                                                                                                                                                                                                    ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_008                                                                                                                                                                                                    ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_007                                                                                                                                                                                                    ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_006                                                                                                                                                                                                    ; 93    ; 1              ; 2            ; 1              ; 91     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_demux_002                                                                                                                                                                                                    ; 103   ; 36             ; 2            ; 36             ; 541    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux_001|arb|adder                                                                                                                                                                                            ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux_001|arb                                                                                                                                                                                                  ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux_001                                                                                                                                                                                                      ; 711   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux|arb|adder                                                                                                                                                                                                ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux|arb                                                                                                                                                                                                      ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux                                                                                                                                                                                                          ; 357   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_005                                                                                                                                                                                                    ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_004                                                                                                                                                                                                    ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_003                                                                                                                                                                                                    ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_002                                                                                                                                                                                                    ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_001                                                                                                                                                                                                    ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux                                                                                                                                                                                                        ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux_002|arb|adder                                                                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux_002|arb                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux_002                                                                                                                                                                                                      ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux_001|arb|adder                                                                                                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux_001|arb                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux_001                                                                                                                                                                                                      ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux|arb|adder                                                                                                                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux|arb                                                                                                                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_mux                                                                                                                                                                                                          ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_demux_001                                                                                                                                                                                                    ; 131   ; 36             ; 2            ; 36             ; 709    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_demux                                                                                                                                                                                                        ; 128   ; 9              ; 5            ; 9              ; 355    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                    ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                    ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                        ; 17    ; 15             ; 0            ; 15             ; 2      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                     ; 30    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                                                                       ; 39    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                             ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_004                                                                                                                                                                                                     ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                     ; 30    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                                                                       ; 39    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                             ; 121   ; 0              ; 3            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_003                                                                                                                                                                                                     ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                     ; 30    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                                                                       ; 39    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_002                                                                                                                                                                                                     ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                              ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                              ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                     ; 30    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                                                                       ; 39    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                             ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter_001                                                                                                                                                                                                     ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                                  ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                                  ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                                  ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                                  ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                                  ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                                  ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                         ; 30    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                                                                                                                                           ; 39    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                 ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|burst_adapter                                                                                                                                                                                                         ; 121   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|limiter_002                                                                                                                                                                                                           ; 184   ; 0              ; 0            ; 0              ; 187    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|limiter_001                                                                                                                                                                                                           ; 240   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|limiter                                                                                                                                                                                                               ; 240   ; 0              ; 0            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_011|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_011                                                                                                                                                                                                         ; 87    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_010|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_010                                                                                                                                                                                                         ; 87    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_009|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_009                                                                                                                                                                                                         ; 87    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_008|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_008                                                                                                                                                                                                         ; 87    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_007|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_007                                                                                                                                                                                                         ; 87    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_006|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_006                                                                                                                                                                                                         ; 87    ; 0              ; 2            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router_002|the_default_decode                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router_002                                                                                                                                                                                                       ; 87    ; 0              ; 5            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_005|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_005                                                                                                                                                                                                         ; 115   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_004|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_004                                                                                                                                                                                                         ; 115   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_003|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_003                                                                                                                                                                                                         ; 367   ; 0              ; 2            ; 0              ; 371    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_002|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_002                                                                                                                                                                                                         ; 115   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_001|the_default_decode                                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_001                                                                                                                                                                                                         ; 115   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router|the_default_decode                                                                                                                                                                                          ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router                                                                                                                                                                                                             ; 115   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router_001|the_default_decode                                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router_001                                                                                                                                                                                                       ; 115   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router|the_default_decode                                                                                                                                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router                                                                                                                                                                                                           ; 115   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_sda_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                    ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_sda_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_sda_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                             ; 252   ; 39             ; 43           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_scl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                    ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_scl_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_scl_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                             ; 252   ; 39             ; 43           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                              ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                            ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                         ; 252   ; 39             ; 43           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                       ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                    ; 252   ; 39             ; 43           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                             ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                         ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                      ; 252   ; 39             ; 43           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|button_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|button_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                          ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|button_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                      ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|button_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                   ; 252   ; 39             ; 43           ; 39             ; 260    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_m0_translator_avalon_universal_master_0_agent                                                                                                                                             ; 147   ; 33             ; 58           ; 33             ; 119    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                     ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_s0_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                 ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_s0_translator_avalon_universal_slave_0_agent                                                                                                                                              ; 308   ; 39             ; 43           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                        ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                    ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                 ; 308   ; 39             ; 43           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif_avl_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                             ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                               ; 407   ; 39             ; 0            ; 39             ; 366    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                           ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif_avl_translator_avalon_universal_slave_0_agent                                                                                                                                                        ; 1260  ; 266            ; 267          ; 266            ; 1322   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|testing_wrapperr_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|testing_wrapperr_s0_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                            ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|testing_wrapperr_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                         ; 308   ; 39             ; 43           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                   ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                               ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                            ; 308   ; 39             ; 43           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                       ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                ; 308   ; 39             ; 43           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                     ; 199   ; 34             ; 82           ; 34             ; 147    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                              ; 196   ; 40             ; 82           ; 40             ; 147    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_sda_s1_translator                                                                                                                                                                                            ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_scl_s1_translator                                                                                                                                                                                            ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_control_slave_translator                                                                                                                                                                                        ; 94    ; 7              ; 9            ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_s1_translator                                                                                                                                                                                                   ; 78    ; 23             ; 26           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_s1_translator                                                                                                                                                                                                     ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|button_s1_translator                                                                                                                                                                                                  ; 94    ; 7              ; 11           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_m0_translator                                                                                                                                                                             ; 95    ; 11             ; 2            ; 11             ; 87     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io_s0_translator                                                                                                                                                                             ; 115   ; 5              ; 21           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif_avl_translator                                                                                                                                                                                       ; 596   ; 5              ; 6            ; 5              ; 577    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|testing_wrapperr_s0_translator                                                                                                                                                                                        ; 115   ; 7              ; 29           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory_s1_translator                                                                                                                                                                                           ; 115   ; 8              ; 16           ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_jtag_debug_module_translator                                                                                                                                                                               ; 115   ; 6              ; 22           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_data_master_translator                                                                                                                                                                                     ; 119   ; 9              ; 0            ; 9              ; 111    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys_instruction_master_translator                                                                                                                                                                              ; 116   ; 52             ; 2            ; 52             ; 108    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|testing_wrapperr                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_sda                                                                                                                                                                                                          ; 38    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_i2c_scl                                                                                                                                                                                                          ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io|rsp_fifo|read_crosser                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io|rsp_fifo|write_crosser                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io|rsp_fifo                                                                                                                                                                                  ; 38    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io|cmd_fifo|read_crosser                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io|cmd_fifo|write_crosser                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io|cmd_fifo                                                                                                                                                                                  ; 56    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_io                                                                                                                                                                                           ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|button                                                                                                                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led                                                                                                                                                                                                                   ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer                                                                                                                                                                                                                 ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid                                                                                                                                                                                                                 ; 3     ; 14             ; 2            ; 14             ; 32     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_r                                                                                                                                                                             ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE4_QSYS_jtag_uart_scfifo_w                                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart                                                                                                                                                                                                             ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys                                                                                                                                                                                                            ; 150   ; 0              ; 30           ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|dll0                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|oct0                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|a0                                                                                                                                                                                                ; 596   ; 22             ; 13           ; 22             ; 599    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                            ; 191   ; 0              ; 7            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                              ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                ; 103   ; 2              ; 10           ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                             ; 1141  ; 0              ; 1            ; 0              ; 663    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                            ; 273   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                ; 275   ; 0              ; 2            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram              ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                      ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                             ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                              ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                    ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                            ; 49    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                    ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                           ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                             ; 43    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                             ; 57    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                     ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                            ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                              ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                              ; 421   ; 0              ; 2            ; 0              ; 631    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                    ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                 ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                             ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                          ; 300   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                  ; 297   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                         ; 297   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                           ; 296   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                   ; 86    ; 0              ; 38           ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                              ; 660   ; 0              ; 6            ; 0              ; 849    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                           ; 316   ; 32             ; 7            ; 32             ; 456    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                  ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                    ; 65    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                  ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                    ; 65    ; 6              ; 0            ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                           ; 154   ; 24             ; 23           ; 24             ; 48     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                               ; 121   ; 1              ; 5            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                 ; 274   ; 9              ; 12           ; 9              ; 143    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                     ; 186   ; 72             ; 46           ; 72             ; 329    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                 ; 323   ; 2              ; 4            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                ; 635   ; 0              ; 6            ; 0              ; 630    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                              ; 865   ; 287            ; 1            ; 287            ; 802    ; 287             ; 287           ; 287             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                              ; 672   ; 63             ; 55           ; 63             ; 722    ; 63              ; 63            ; 63              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0|ng0                                                                                                                                                                                               ; 670   ; 54             ; 0            ; 54             ; 647    ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|c0                                                                                                                                                                                                   ; 594   ; 0              ; 0            ; 0              ; 635    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|irq_mapper                                                                                                                                                                                        ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_mux|arb|adder                                                                                                                                                                            ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_mux|arb                                                                                                                                                                                  ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_mux                                                                                                                                                                                      ; 615   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_demux_005                                                                                                                                                                                ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_demux_004                                                                                                                                                                                ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_demux_003                                                                                                                                                                                ; 106   ; 4              ; 2            ; 4              ; 205    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_demux_002                                                                                                                                                                                ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_demux_001                                                                                                                                                                                ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|rsp_xbar_demux                                                                                                                                                                                    ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cmd_xbar_mux_003|arb|adder                                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cmd_xbar_mux_003|arb                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cmd_xbar_mux_003                                                                                                                                                                                  ; 207   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cmd_xbar_demux_001                                                                                                                                                                                ; 105   ; 1              ; 2            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cmd_xbar_demux                                                                                                                                                                                    ; 110   ; 36             ; 2            ; 36             ; 613    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_005|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_005                                                                                                                                                                                     ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_004|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_004                                                                                                                                                                                     ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_003|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_003                                                                                                                                                                                     ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_002|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_002                                                                                                                                                                                     ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_001|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router_001                                                                                                                                                                                     ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router|the_default_decode                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|id_router                                                                                                                                                                                         ; 99    ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|addr_router_001|the_default_decode                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|addr_router_001                                                                                                                                                                                   ; 99    ; 9              ; 5            ; 9              ; 103    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|addr_router|the_default_decode                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|addr_router                                                                                                                                                                                       ; 99    ; 0              ; 5            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                             ; 276   ; 39             ; 43           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                     ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                 ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                              ; 276   ; 39             ; 43           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                               ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                           ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent                                                                                                                                        ; 276   ; 39             ; 43           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                               ; 276   ; 39             ; 43           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                             ; 276   ; 39             ; 43           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                     ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                 ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                              ; 276   ; 39             ; 43           ; 39             ; 294    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                            ; 169   ; 35             ; 70           ; 35             ; 131    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst_data_master_translator_avalon_universal_master_0_agent                                                                                                                                   ; 169   ; 35             ; 70           ; 35             ; 131    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_reg_file_inst_avl_translator                                                                                                                                                            ; 104   ; 6              ; 16           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                             ; 104   ; 6              ; 7            ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_mem_s1_translator                                                                                                                                                                       ; 104   ; 7              ; 8            ; 7              ; 84     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                              ; 104   ; 6              ; 7            ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                            ; 104   ; 6              ; 7            ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                             ; 104   ; 6              ; 7            ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst_instruction_master_translator                                                                                                                                                            ; 102   ; 55             ; 0            ; 55             ; 96     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst_data_master_translator                                                                                                                                                                   ; 105   ; 14             ; 0            ; 14             ; 96     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                       ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_mem                                                                                                                                                                                     ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                    ; 25    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 288    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                             ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                     ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                ; 46    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                    ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                        ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                       ; 46    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                          ; 41    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                     ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                ; 311   ; 1              ; 9            ; 1              ; 384    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                 ; 311   ; 0              ; 0            ; 0              ; 352    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rw_mgr_inst                                                                                                                                                                             ; 309   ; 2              ; 0            ; 2              ; 403    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_data_mgr_inst                                                                                                                                                                           ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_phy_mgr_inst                                                                                                                                                                            ; 315   ; 0              ; 272          ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_reg_file_inst                                                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqdqs_inst                                                                                                         ; 32    ; 29             ; 0            ; 29             ; 14     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                           ; 32    ; 32             ; 0            ; 32             ; 9      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                               ; 26    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_scc_mgr_inst                                                                                                                                                                            ; 61    ; 24             ; 35           ; 24             ; 123    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench                                                                                                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|cpu_inst                                                                                                                                                                                          ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0|sequencer_rst                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|s0                                                                                                                                                                                                   ; 540   ; 0              ; 0            ; 0              ; 552    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|m0                                                                                                                                                                                                   ; 1014  ; 0              ; 0            ; 0              ; 900    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[1].uclk_generator                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[1].umem_ck_pad|auto_generated                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                   ; 60    ; 0              ; 9            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uio_pads                                                                                                                                                                                  ; 557   ; 8              ; 25           ; 8              ; 179    ; 8               ; 8             ; 8               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo_neg                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[7].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[6].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[5].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[4].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[3].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[2].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[1].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath|read_valid_predict[0].uread_fr_cycle_shifter                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uread_datapath                                                                                                                                                                            ; 188   ; 0              ; 19           ; 0              ; 546    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[7].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[6].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[5].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[4].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[3].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[2].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                            ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                  ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                         ; 260   ; 3              ; 0            ; 3              ; 256    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                        ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                   ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uwrite_datapath                                                                                                                                                                           ; 354   ; 0              ; 17           ; 0              ; 336    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                   ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                ; 32    ; 0              ; 1            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                        ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[7].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[6].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[5].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[4].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy|ureset                                                                                                                                                                                    ; 17    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0|umemphy                                                                                                                                                                                           ; 600   ; 0              ; 11           ; 0              ; 573    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|p0                                                                                                                                                                                                   ; 599   ; 13             ; 0            ; 13             ; 590    ; 13              ; 13            ; 13              ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|pll0|upll_memphy|auto_generated                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif|pll0                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr2_emif                                                                                                                                                                                                      ; 324   ; 0              ; 0            ; 0              ; 298    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated|mux2                                                                                                                                                                      ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated|decode3                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated                                                                                                                                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory                                                                                                                                                                                                         ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 81    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
