# RISC-V RV32I 多周期CPU设计

## 项目简介
这是一个基于RISC-V-32I指令集的32位多周期CPU设计项目。采用SystemVerilog硬件描述语言实现，支持基础指令系统，包括算术运算、分支跳转以及内存访问操作，实现了基本的缓存功能，各模块间均通过interface通信。
****
![image](https://github.com/user-attachments/assets/52b76d8e-1400-4e2a-85b7-5071cf069289)


## **核心特性**
- **多周期执行**: 指令执行分为五个精确控制的阶段
  - 取指 (Instruction Fetch)
  - 译码 (Decode)
  - 执行 (Execute)
  - 访存 (Memory Access)
  - 写回 (Write Back)

- **高效的控制结构**
  - 采用状态机动态调度各执行阶段
  - 根据指令类型智能选择必要阶段

- **模块化设计**
  - 各功能模块通过标准化接口定义
  - 采用集中式控制，所有模块与控制单元直接通信
  - 实现request-response通信模式，确保可靠数据传输

- **资源优化**
  - 单一ALU多功能复用，支持：
    - 基础算术运算
    - 条件分支判断
    - 跳转地址计算
    - 内存地址偏移运算

- **性能优化**
  - 实现指令与数据缓存机制
  - 模拟某些现实硬件延迟特性

## 模块说明

### 控制单元 (control_unit)
控制单元是整个CPU的中枢，负责协调各个功能模块的工作：
- 实现PC（程序计数器）的更新控制
- 处理分支和跳转指令的控制逻辑
- 协调各个功能模块的请求和响应
- 实现数据通路的控制
- 管理各个执行阶段的状态转换

### ALU模块 (alu)
算术逻辑单元，支持RISC-V基本整数指令集的所有运算：
- 基本算术运算：加、减、与、或、异或
- 移位操作：逻辑左移、逻辑右移、算术右移
- 比较运算：有符号比较、无符号比较
- 模拟硬件延迟，提供可配置的操作延迟
- 采用请求-响应通信机制

### 指令缓存 (icache)
指令缓存模块，优化指令获取效率：
- 实现两路组相联的缓存结构
- 使用LRU替换策略
- 支持AXI总线接口
- 缓存行大小为32字节（8个指令）

### 指令存储器 (imem)
指令存储器模块：
- 支持从文件加载程序
- 实现AXI总线接口
- 提供指令预取功能
- 模拟存储器访问延迟

### 数据缓存 (dcache)
暂未实现

### 数据存储器 (dmem)
主数据存储器模块：
- 4KB存储空间
- 支持不同粒度的数据访问（字节、半字、字）
- 实现数据的符号扩展
- 支持字节对齐的访问操作

### 指令译码器 (idecoder)
指令解码模块，完成指令的解析工作：
- 支持所有RISC-V RV32I基本指令集的解码
- 提取指令中的操作码、功能码、寄存器地址和立即数
- 实现指令字段的正确扩展
- 模拟解码延迟

### 寄存器文件 (reg_file)
通用寄存器组模块：
- 32个32位通用寄存器
- 支持双端口读取和单端口写入
- 实现写优先级控制
- 支持数据前递（写后读）

### 状态机 (state_machine)
指令执行状态控制模块：
- 实现五阶段执行状态的转换控制
- 根据指令类型决定执行路径
- 控制指令流水的推进
- 处理特殊指令的状态转换

