### 片外ram的逻辑仿真
#### 一、片外ram调试的难点
片外ram作为一种外设，其调试手段比较有限，一般就是直接进行板级调试。片外ram板级调试的第一步，一般先调试其读写时序，待读写时序调通后，再进行写入/读出的环回测试。这些调试直接进行板级调试，不会有太大困难。
而实际应用中，对于片外ram读写逻辑的调试的需求往往更重要，直接进行板级调试会非常麻烦，会受到逻辑分析仪以及芯片逻辑资源的限制，并且对于后续代码的维护也不方便。
所以，本文对于片外ram读写逻辑部分的调试提出一种在仿真上调试的方法。
#### 二、读写逻辑调试
读写逻辑调试，顾名思义，就是按照使用者规定的地址顺序，及位宽顺序进行写入。这部分代码，更多的属于逻辑层面，偏向应用，其需求变化也往往会比较频繁。
所谓应用层，就是可以脱离底层独立存在的逻辑，对于片外不同的ram，应用层的逻辑也应该是相同的。而对于频繁变化的需求，就需要通过增加测试用例来维护。
所以对于应用层，需求变化频繁的逻辑，更适合用TDD的方式进行开发及维护。
#### 三、"TDD"方式仿真片外ram读写逻辑
这里所谓的TDD——测试驱动开发，就是在实现verilog编程过程中，同步编写testbench脚本。通过跑通testbench脚本来确保verilog编程的正确性。
以sram为例，先来看其读写时序。
```verilog
//模拟sram缓存寄存器
reg [15:0]moni_sram_buf[32767:0];
```
