
---
title: '湖南大学让晶体管小至3纳米，沟道长度仅一层原子'
categories: 
 - 新媒体
 - ZAKER
 - channel
headimg: 'https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038226_1024.jpg'
author: ZAKER
comments: false
date: Tue, 15 Jun 2021 04:38:00 GMT
thumbnail: 'https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038226_1024.jpg'
---

<div>   
<p>湖南大学团队成功实现了<strong>超短沟道</strong>的垂直场效应晶体管（VFET）。</p><p>沟道长度可以缩短到<strong>0.65nm</strong>，几乎只有一个<strong>原子</strong>的大小。</p><p>这项研究的论文登上了《Nature Electronics》。</p><p></p><div class="img_box" id="id_imagebox_0" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_0" data-original="http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038226_1024.jpg" data-height="482" data-width="1000" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038226_1024.jpg" referrerpolicy="no-referrer"></div></div>要知道，受短沟道效应、传统高能金属沉积技术、高精度光刻技术等限制，想把沟道长度降低到 10nm 以下是非常困难的。<p></p><p>现在，这项研究为芯片性能提升提供了<strong>新思路</strong>。</p><p>范德华金属电极集成</p><p>为什么这么说？</p><p>首先要从 MOS 管的全称——金属氧化物半导体场效应晶体管（MOSFET）说起。</p><p>"N 型 " 与 "P 型 " 是根据极性划分的两种<strong>半导体</strong>，它们可以单向导电。</p><p>就 NPN 型 MOS 管来说，由于单向导电性的原因，NPN 之间存在两个 PN 结，因此无法导通。</p><p>于是，需要在 P 区上方依次放上<strong>二氧化硅</strong>绝缘层和<strong>金属</strong>板，这就是栅极（G），两个 N 型半导体则分别对应漏极（D）和源极（S）。</p><p></p><div class="img_box" id="id_imagebox_1" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_1" data-original="http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038227_1024.jpg" data-height="644" data-width="1000" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038227_1024.jpg" referrerpolicy="no-referrer"></div></div><strong>△</strong>图源：wikipedia<p></p><p>在栅极接电后，它能够将 P 区中的电子吸引到两块 N 型半导体之间，从而在源极和漏极之间形成了<strong>沟道</strong>。</p><p>在宽度不变的条件下，沟道长度（L）<strong>越短</strong>，开关的速度越快。</p><p>如今，新研究让这一数值小至 0.65nm，这无疑是一项重大突破。</p><p>简单来说，研究人员采用了<strong>范德华（vdW）金属电极集成方法</strong>，以二硫化钼（MoS2）作为半导体沟道的薄层甚至单原子层。</p><p>然后，将预制备的金属电极物理层，压到二硫化钼沟道的顶部，最终得到了<strong>MoS2 VFET</strong>。</p><p>结构横截面是这样的：</p><p></p><div class="img_box" id="id_imagebox_2" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_2" data-original="http://zkres1.myzaker.com/202106/60c8895d8e9f090e1f038228_1024.jpg" data-height="404" data-width="824" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202106/60c8895d8e9f090e1f038228_1024.jpg" referrerpolicy="no-referrer"></div></div>与传统的金属沉积技术相比，这种新方法能保留二维半导体的晶格结构和固有特性，从而形成原子级别<strong>平整</strong>的金属 - 半导体界面，减少隧穿电流。<p></p><p>通过范德华金属 - 半导体界面的隧穿光谱图像，可以观察到<strong>原子级</strong>分辨率的均匀二维晶格稳定结构。</p><p></p><div class="img_box" id="id_imagebox_3" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_3" data-original="http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038229_1024.jpg" data-height="416" data-width="488" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f038229_1024.jpg" referrerpolicy="no-referrer"></div></div>直接沉积的金属 - 半导体界面的隧穿光谱图像，显示出明显的晶格畸变和高导电路径（红色圆圈）。<p></p><p></p><div class="img_box" id="id_imagebox_4" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_4" data-original="http://zkres1.myzaker.com/202106/60c8895d8e9f090e1f03822a_1024.jpg" data-height="412" data-width="508" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202106/60c8895d8e9f090e1f03822a_1024.jpg" referrerpolicy="no-referrer"></div></div>芯片苦「亚纳米」久矣<p></p><p>半导体产业一直遵循的 "<strong>摩尔定律</strong>" 指出：</p><p>集成电路上可容纳的晶体管数目，约每隔 18 个月（另一说法为 2 年）便会增加一倍；微处理器的性能提高一倍，或价格下降一半。</p><p></p><div class="img_box" id="id_imagebox_5" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_5" data-original="http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f03822b_1024.jpg" data-height="666" data-width="1000" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f03822b_1024.jpg" referrerpolicy="no-referrer"></div></div>为满足高性能<strong>微缩器件</strong>的需求，晶体管的尺寸不断缩小，随之而来也出现了一系列<strong>问题</strong>：迁移率降低、漏电流增大、隧穿电流增大、功耗增加等。<p></p><p>这些都是严重的<strong>短沟道效应</strong>，这说明<strong>平行晶体管</strong>的导电沟道长度过短，微缩方法已经逼近了物理极限。</p><p></p><div class="img_box" id="id_imagebox_6" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_6" data-original="http://zkres1.myzaker.com/202106/60c8895d8e9f090e1f03822c_1024.jpg" data-height="312" data-width="734" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202106/60c8895d8e9f090e1f03822c_1024.jpg" referrerpolicy="no-referrer"></div></div><strong>△</strong>图中 L 为沟道长度<p></p><p>与之不同的<strong>垂直晶体管</strong>开始受到关注，其纵向的结构具有天然的短沟道特性，半导体沟道位于底电极与顶部电极之间，沟道长度仅取决于材料厚度。</p><p></p><div class="img_box" id="id_imagebox_7" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_7" data-original="http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f03822d_1024.jpg" data-height="320" data-width="802" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f03822d_1024.jpg" referrerpolicy="no-referrer"></div></div>但是从图中可以看出，在纵向结构中，接触界面（红色线条）直接关系到沟道长度，从而影响电学性能。<p></p><p>也就是说，对垂直晶体管进行微缩时，必须要考虑对<strong>金属 - 半导体间接触界面</strong>的影响。</p><p>随着物理极限的逼近，芯片性能已经不能单纯地依赖晶体管数量，曾经的 " 业界铁律 " 可能要失效了，半导体行业逐渐进入 " 后摩尔时代 "。</p><p>现在，研究团队使用范德华金属集成法，成功实现了<strong>有效</strong>沟道长度<strong>小于 1nm</strong>的垂直场效应晶体管。</p><p>经过测试，研究人员发现，在垂直晶体管沟道长度为 0.65nm 和 3.6nm 的情况下，仍可以实现 26 和 1000 的开关比，开关比性能提升了两个数量级。</p><p>虽然超短沟道使得开关比有所下降，但是低温电学测试表明，这种晶体管仍保持了电子发射为主导的特性。</p><p>此外，这种方法还具有普适性。研究人员将这种方法用于二硒化钨、二硫化钨等层状半导体，都实现了 3nm 以下厚度的垂直场效应晶体管。</p><p></p><div class="img_box" id="id_imagebox_8" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_8" data-original="http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f03822e_1024.jpg" data-height="488" data-width="999" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202106/60c8895d8e9f090e1f03822e_1024.jpg" referrerpolicy="no-referrer"></div></div>以此项研究为基础，有望进一步缩小真正的物理沟道长度，摆脱高精度光刻技术和刻蚀技术的限制。<p></p><p>不仅为生产<strong>亚 3nm</strong>级别垂直晶体管带来了希望，还可用于提高范德华异质结器件界面的工艺水平。</p><div id="recommend_bottom"></div><div id="article_bottom"></div>  
</div>
            