|Proyecto_Test1
Led_Out_AC22 <= clk_1Hz.DB_MAX_OUTPUT_PORT_TYPE
clock_50_AF14 => clock_div_50_mhz:inst10.clk50mhz
clock_50_AF14 => RegistroSostenimiento4Bits:inst29.clk
clock_50_AF14 => mss:inst3.clock
clock_50_AF14 => ANTIREBOTE:inst.CLOCK_100Hz
clock_50_AF14 => ANTIREBOTE:inst38.CLOCK_100Hz
clock_50_AF14 => contador:inst7.clock
clock_50_AF14 => contador1min:inst18.clock
clock_50_AF14 => FlipFlopJK:inst23.CLK
clock_50_AF14 => contador1min:inst2.clock
clock_50_AF14 => contador10min:inst34.clock
clock_50_AF14 => FlipFlopJK:inst32.CLK
clock_50_AF14 => Delay1:inst37.clk
clock_50_AF14 => Delay2:inst42.clk
clock_50_AF14 => Antirebote_ms2:inst30.clk
clock_50_AF14 => teclado_matricial:inst15.clock
clock_50_AF14 => FlipFlopJK:inst27.CLK
Clave_listo <= RegistroSostenimiento4Bits:inst29.listo
resetn_AJ4 => mss:inst3.reset
resetn_AJ4 => contador:inst7.resetn
resetn_AJ4 => contador1min:inst18.resetn
resetn_AJ4 => FlipFlopJK:inst23.RESET
resetn_AJ4 => contador1min:inst2.resetn
resetn_AJ4 => contador10min:inst34.resetn
resetn_AJ4 => FlipFlopJK:inst32.RESET
resetn_AJ4 => Delay1:inst37.resetn
resetn_AJ4 => Delay2:inst42.resetn
resetn_AJ4 => FlipFlopJK:inst27.RESET
Boton_Start_AK4 => ANTIREBOTE:inst.PB_N
Sensor_AB30 => ANTIREBOTE:inst38.PB_N
Clave_correcto <= inst40.DB_MAX_OUTPUT_PORT_TYPE
Ent[0] => teclado_matricial:inst15.Ent[0]
Ent[1] => teclado_matricial:inst15.Ent[1]
Ent[2] => teclado_matricial:inst15.Ent[2]
Ent[3] => teclado_matricial:inst15.Ent[3]
Estado_IN <= mss:inst3.Estado_IN
Estado_PA <= mss:inst3.Estado_PA
Estado_ER <= mss:inst3.Estado_ER
Estado_AL <= mss:inst3.Estado_AL
Led_Ok <= Delay2_status.DB_MAX_OUTPUT_PORT_TYPE
Led_Wrong <= Delay1_status.DB_MAX_OUTPUT_PORT_TYPE
Alarma <= senal_10min.DB_MAX_OUTPUT_PORT_TYPE
Hex0[0] <= Act_Display:inst17.A[0]
Hex0[1] <= Act_Display:inst17.A[1]
Hex0[2] <= Act_Display:inst17.A[2]
Hex0[3] <= Act_Display:inst17.A[3]
Hex0[4] <= Act_Display:inst17.A[4]
Hex0[5] <= Act_Display:inst17.A[5]
Hex0[6] <= Act_Display:inst17.A[6]
Hex1[0] <= Act_Display:inst17.B[0]
Hex1[1] <= Act_Display:inst17.B[1]
Hex1[2] <= Act_Display:inst17.B[2]
Hex1[3] <= Act_Display:inst17.B[3]
Hex1[4] <= Act_Display:inst17.B[4]
Hex1[5] <= Act_Display:inst17.B[5]
Hex1[6] <= Act_Display:inst17.B[6]
Hex2[0] <= num_Display:inst57.SEG[0]
Hex2[1] <= num_Display:inst57.SEG[1]
Hex2[2] <= num_Display:inst57.SEG[2]
Hex2[3] <= num_Display:inst57.SEG[3]
Hex2[4] <= num_Display:inst57.SEG[4]
Hex2[5] <= num_Display:inst57.SEG[5]
Hex2[6] <= num_Display:inst57.SEG[6]
Hex3[0] <= num_Display:inst56.SEG[0]
Hex3[1] <= num_Display:inst56.SEG[1]
Hex3[2] <= num_Display:inst56.SEG[2]
Hex3[3] <= num_Display:inst56.SEG[3]
Hex3[4] <= num_Display:inst56.SEG[4]
Hex3[5] <= num_Display:inst56.SEG[5]
Hex3[6] <= num_Display:inst56.SEG[6]
Hex4[0] <= num_Display:inst55.SEG[0]
Hex4[1] <= num_Display:inst55.SEG[1]
Hex4[2] <= num_Display:inst55.SEG[2]
Hex4[3] <= num_Display:inst55.SEG[3]
Hex4[4] <= num_Display:inst55.SEG[4]
Hex4[5] <= num_Display:inst55.SEG[5]
Hex4[6] <= num_Display:inst55.SEG[6]
Hex5[0] <= num_Display:inst41.SEG[0]
Hex5[1] <= num_Display:inst41.SEG[1]
Hex5[2] <= num_Display:inst41.SEG[2]
Hex5[3] <= num_Display:inst41.SEG[3]
Hex5[4] <= num_Display:inst41.SEG[4]
Hex5[5] <= num_Display:inst41.SEG[5]
Hex5[6] <= num_Display:inst41.SEG[6]
Sal[0] <= teclado_matricial:inst15.Sal[0]
Sal[1] <= teclado_matricial:inst15.Sal[1]
Sal[2] <= teclado_matricial:inst15.Sal[2]
Sal[3] <= teclado_matricial:inst15.Sal[3]


|Proyecto_Test1|clock_div_50_mhz:inst10
clk50mhz => clk_state.CLK
clk50mhz => count[0].CLK
clk50mhz => count[1].CLK
clk50mhz => count[2].CLK
clk50mhz => count[3].CLK
clk50mhz => count[4].CLK
clk50mhz => count[5].CLK
clk50mhz => count[6].CLK
clk50mhz => count[7].CLK
clk50mhz => count[8].CLK
clk50mhz => count[9].CLK
clk50mhz => count[10].CLK
clk50mhz => count[11].CLK
clk50mhz => count[12].CLK
clk50mhz => count[13].CLK
clk50mhz => count[14].CLK
clk50mhz => count[15].CLK
clk50mhz => count[16].CLK
clk50mhz => count[17].CLK
clk50mhz => count[18].CLK
clk50mhz => count[19].CLK
clk50mhz => count[20].CLK
clk50mhz => count[21].CLK
clk50mhz => count[22].CLK
clk50mhz => count[23].CLK
clk50mhz => count[24].CLK
clk_1hz <= clk_state.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|RegistroSostenimiento4Bits:inst29
clk => n[0].CLK
clk => n[1].CLK
clk => n[2].CLK
clk => n[3].CLK
clk => n[4].CLK
clk => n[5].CLK
clk => n[6].CLK
clk => n[7].CLK
clk => n[8].CLK
clk => n[9].CLK
clk => n[10].CLK
clk => n[11].CLK
clk => n[12].CLK
clk => n[13].CLK
clk => n[14].CLK
clk => n[15].CLK
clk => n[16].CLK
clk => n[17].CLK
clk => n[18].CLK
clk => n[19].CLK
clk => n[20].CLK
clk => n[21].CLK
clk => n[22].CLK
clk => n[23].CLK
clk => n[24].CLK
clk => n[25].CLK
clk => n[26].CLK
clk => n[27].CLK
clk => n[28].CLK
clk => n[29].CLK
clk => n[30].CLK
clk => n[31].CLK
clk => band.CLK
clk => listo~reg0.CLK
clk => reg_data4[0].CLK
clk => reg_data4[1].CLK
clk => reg_data4[2].CLK
clk => reg_data4[3].CLK
clk => reg_data3[0].CLK
clk => reg_data3[1].CLK
clk => reg_data3[2].CLK
clk => reg_data3[3].CLK
clk => reg_data2[0].CLK
clk => reg_data2[1].CLK
clk => reg_data2[2].CLK
clk => reg_data2[3].CLK
clk => reg_data1[0].CLK
clk => reg_data1[1].CLK
clk => reg_data1[2].CLK
clk => reg_data1[3].CLK
resetn => n[0].ACLR
resetn => n[1].ACLR
resetn => n[2].ACLR
resetn => n[3].ACLR
resetn => n[4].ACLR
resetn => n[5].ACLR
resetn => n[6].ACLR
resetn => n[7].ACLR
resetn => n[8].ACLR
resetn => n[9].ACLR
resetn => n[10].ACLR
resetn => n[11].ACLR
resetn => n[12].ACLR
resetn => n[13].ACLR
resetn => n[14].ACLR
resetn => n[15].ACLR
resetn => n[16].ACLR
resetn => n[17].ACLR
resetn => n[18].ACLR
resetn => n[19].ACLR
resetn => n[20].ACLR
resetn => n[21].ACLR
resetn => n[22].ACLR
resetn => n[23].ACLR
resetn => n[24].ACLR
resetn => n[25].ACLR
resetn => n[26].ACLR
resetn => n[27].ACLR
resetn => n[28].ACLR
resetn => n[29].ACLR
resetn => n[30].ACLR
resetn => n[31].ACLR
resetn => band.ACLR
resetn => listo~reg0.ACLR
resetn => reg_data4[0].ACLR
resetn => reg_data4[1].ACLR
resetn => reg_data4[2].ACLR
resetn => reg_data4[3].ACLR
resetn => reg_data3[0].ACLR
resetn => reg_data3[1].ACLR
resetn => reg_data3[2].ACLR
resetn => reg_data3[3].ACLR
resetn => reg_data2[0].ACLR
resetn => reg_data2[1].ACLR
resetn => reg_data2[2].ACLR
resetn => reg_data2[3].ACLR
resetn => reg_data1[0].ACLR
resetn => reg_data1[1].ACLR
resetn => reg_data1[2].ACLR
resetn => reg_data1[3].ACLR
en => process_0.IN1
en => process_0.IN1
en => process_0.IN1
en => process_0.IN1
data_in[0] => reg_data1.DATAB
data_in[0] => reg_data2.DATAB
data_in[0] => reg_data3.DATAB
data_in[0] => reg_data4.DATAB
data_in[1] => reg_data1.DATAB
data_in[1] => reg_data2.DATAB
data_in[1] => reg_data3.DATAB
data_in[1] => reg_data4.DATAB
data_in[2] => reg_data1.DATAB
data_in[2] => reg_data2.DATAB
data_in[2] => reg_data3.DATAB
data_in[2] => reg_data4.DATAB
data_in[3] => reg_data1.DATAB
data_in[3] => reg_data2.DATAB
data_in[3] => reg_data3.DATAB
data_in[3] => reg_data4.DATAB
data_out1[0] <= reg_data1[0].DB_MAX_OUTPUT_PORT_TYPE
data_out1[1] <= reg_data1[1].DB_MAX_OUTPUT_PORT_TYPE
data_out1[2] <= reg_data1[2].DB_MAX_OUTPUT_PORT_TYPE
data_out1[3] <= reg_data1[3].DB_MAX_OUTPUT_PORT_TYPE
data_out2[0] <= reg_data2[0].DB_MAX_OUTPUT_PORT_TYPE
data_out2[1] <= reg_data2[1].DB_MAX_OUTPUT_PORT_TYPE
data_out2[2] <= reg_data2[2].DB_MAX_OUTPUT_PORT_TYPE
data_out2[3] <= reg_data2[3].DB_MAX_OUTPUT_PORT_TYPE
data_out3[0] <= reg_data3[0].DB_MAX_OUTPUT_PORT_TYPE
data_out3[1] <= reg_data3[1].DB_MAX_OUTPUT_PORT_TYPE
data_out3[2] <= reg_data3[2].DB_MAX_OUTPUT_PORT_TYPE
data_out3[3] <= reg_data3[3].DB_MAX_OUTPUT_PORT_TYPE
data_out4[0] <= reg_data4[0].DB_MAX_OUTPUT_PORT_TYPE
data_out4[1] <= reg_data4[1].DB_MAX_OUTPUT_PORT_TYPE
data_out4[2] <= reg_data4[2].DB_MAX_OUTPUT_PORT_TYPE
data_out4[3] <= reg_data4[3].DB_MAX_OUTPUT_PORT_TYPE
listo <= listo~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|mss:inst3
clock => y~3.DATAIN
reset => y~5.DATAIN
start => y.DATAB
start => y.DATAB
start => Selector0.IN2
sensor_puerta => y.OUTPUTSELECT
sensor_puerta => y.OUTPUTSELECT
sensor_puerta => y.OUTPUTSELECT
sensor_puerta => y.OUTPUTSELECT
sensor_puerta => y.DATAB
sensor_puerta => Selector0.IN4
senal_1min => y.OUTPUTSELECT
senal_1min => y.OUTPUTSELECT
senal_1min => y.OUTPUTSELECT
senal_1min => y.DATAA
senal_1min => Selector1.IN3
senal_1min => Selector0.IN5
senal_10min => y.OUTPUTSELECT
senal_10min => y.OUTPUTSELECT
senal_10min => y.DATAA
senal_10min => Selector2.IN3
senal_10min => Selector0.IN6
Clave_listo => y.DATAA
Clave_listo => y.DATAA
Clave_correcto => y.DATAB
Clave_correcto => y.DATAB
Delay1_status => Selector3.IN3
Delay1_status => Selector5.IN1
Delay2_status => Selector4.IN3
Delay2_status => Selector5.IN2
reset_clave <= WideOr8.DB_MAX_OUTPUT_PORT_TYPE
Puerta <= Puerta.DB_MAX_OUTPUT_PORT_TYPE
LdIncorr <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
EnIncorr <= WideOr7.DB_MAX_OUTPUT_PORT_TYPE
Estado_IN <= Estado_IN.DB_MAX_OUTPUT_PORT_TYPE
Estado_PA <= Estado_PA.DB_MAX_OUTPUT_PORT_TYPE
Estado_ER <= Estado_ER.DB_MAX_OUTPUT_PORT_TYPE
Estado_AL <= Estado_AL.DB_MAX_OUTPUT_PORT_TYPE
Delay1_on <= Delay1_on.DB_MAX_OUTPUT_PORT_TYPE
Delay2_on <= Delay2_on.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|ANTIREBOTE:inst
PB_N => SHIFT_PB[3].DATAIN
CLOCK_100Hz => PB_SIN_REBOTE~reg0.CLK
CLOCK_100Hz => SHIFT_PB[0].CLK
CLOCK_100Hz => SHIFT_PB[1].CLK
CLOCK_100Hz => SHIFT_PB[2].CLK
CLOCK_100Hz => SHIFT_PB[3].CLK
PB_SIN_REBOTE <= PB_SIN_REBOTE~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|ANTIREBOTE:inst38
PB_N => SHIFT_PB[3].DATAIN
CLOCK_100Hz => PB_SIN_REBOTE~reg0.CLK
CLOCK_100Hz => SHIFT_PB[0].CLK
CLOCK_100Hz => SHIFT_PB[1].CLK
CLOCK_100Hz => SHIFT_PB[2].CLK
CLOCK_100Hz => SHIFT_PB[3].CLK
PB_SIN_REBOTE <= PB_SIN_REBOTE~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|FlipFlopJK:inst23
J => process_0.IN0
J => process_0.IN0
J => process_0.IN0
J => process_0.IN0
K => process_0.IN1
K => process_0.IN1
K => process_0.IN1
K => process_0.IN1
CLK => Q_temp.CLK
RESET => Q_temp.ACLR
Q <= Q_temp.DB_MAX_OUTPUT_PORT_TYPE
Q_BAR <= Q_temp.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|comparador:inst9
A[0] => LessThan0.IN4
A[0] => LessThan1.IN4
A[0] => Equal0.IN3
A[1] => LessThan0.IN3
A[1] => LessThan1.IN3
A[1] => Equal0.IN2
A[2] => LessThan0.IN2
A[2] => LessThan1.IN2
A[2] => Equal0.IN1
A[3] => LessThan0.IN1
A[3] => LessThan1.IN1
A[3] => Equal0.IN0
B[0] => LessThan0.IN8
B[0] => LessThan1.IN8
B[0] => Equal0.IN7
B[1] => LessThan0.IN7
B[1] => LessThan1.IN7
B[1] => Equal0.IN6
B[2] => LessThan0.IN6
B[2] => LessThan1.IN6
B[2] => Equal0.IN5
B[3] => LessThan0.IN5
B[3] => LessThan1.IN5
B[3] => Equal0.IN4
A_Mayor_B <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE
A_Menor_B <= LessThan1.DB_MAX_OUTPUT_PORT_TYPE
A_Igual_B <= Equal0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|contador:inst7
clock => band.CLK
clock => temp[0].CLK
clock => temp[1].CLK
clock => temp[2].CLK
clock => temp[3].CLK
resetn => temp[0].ACLR
resetn => temp[1].ACLR
resetn => temp[2].ACLR
resetn => temp[3].ACLR
resetn => band.ENA
Ld => process_0.IN0
En => process_0.IN1
En => process_0.IN1
En => band.OUTPUTSELECT
Ent[0] => temp.DATAB
Ent[1] => temp.DATAB
Ent[2] => temp.DATAB
Ent[3] => temp.DATAB
Q[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
Q[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
Q[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
Q[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|comparador1min:inst19
A[0] => LessThan0.IN6
A[0] => LessThan1.IN6
A[0] => Equal0.IN5
A[1] => LessThan0.IN5
A[1] => LessThan1.IN5
A[1] => Equal0.IN4
A[2] => LessThan0.IN4
A[2] => LessThan1.IN4
A[2] => Equal0.IN3
A[3] => LessThan0.IN3
A[3] => LessThan1.IN3
A[3] => Equal0.IN2
A[4] => LessThan0.IN2
A[4] => LessThan1.IN2
A[4] => Equal0.IN1
A[5] => LessThan0.IN1
A[5] => LessThan1.IN1
A[5] => Equal0.IN0
B[0] => LessThan0.IN12
B[0] => LessThan1.IN12
B[0] => Equal0.IN11
B[1] => LessThan0.IN11
B[1] => LessThan1.IN11
B[1] => Equal0.IN10
B[2] => LessThan0.IN10
B[2] => LessThan1.IN10
B[2] => Equal0.IN9
B[3] => LessThan0.IN9
B[3] => LessThan1.IN9
B[3] => Equal0.IN8
B[4] => LessThan0.IN8
B[4] => LessThan1.IN8
B[4] => Equal0.IN7
B[5] => LessThan0.IN7
B[5] => LessThan1.IN7
B[5] => Equal0.IN6
A_Mayor_B <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE
A_Menor_B <= LessThan1.DB_MAX_OUTPUT_PORT_TYPE
A_Igual_B <= Equal0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|contador1min:inst18
clock => band.CLK
clock => temp[0].CLK
clock => temp[1].CLK
clock => temp[2].CLK
clock => temp[3].CLK
clock => temp[4].CLK
clock => temp[5].CLK
resetn => temp[0].ACLR
resetn => temp[1].ACLR
resetn => temp[2].ACLR
resetn => temp[3].ACLR
resetn => temp[4].ACLR
resetn => temp[5].ACLR
resetn => band.ENA
Ld => process_0.IN0
En => process_0.IN1
En => process_0.IN1
En => band.OUTPUTSELECT
Ent[0] => temp.DATAB
Ent[1] => temp.DATAB
Ent[2] => temp.DATAB
Ent[3] => temp.DATAB
Ent[4] => temp.DATAB
Ent[5] => temp.DATAB
Q[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
Q[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
Q[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
Q[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
Q[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
Q[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|FlipFlopJK:inst32
J => process_0.IN0
J => process_0.IN0
J => process_0.IN0
J => process_0.IN0
K => process_0.IN1
K => process_0.IN1
K => process_0.IN1
K => process_0.IN1
CLK => Q_temp.CLK
RESET => Q_temp.ACLR
Q <= Q_temp.DB_MAX_OUTPUT_PORT_TYPE
Q_BAR <= Q_temp.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|comparador1min:inst11
A[0] => LessThan0.IN6
A[0] => LessThan1.IN6
A[0] => Equal0.IN5
A[1] => LessThan0.IN5
A[1] => LessThan1.IN5
A[1] => Equal0.IN4
A[2] => LessThan0.IN4
A[2] => LessThan1.IN4
A[2] => Equal0.IN3
A[3] => LessThan0.IN3
A[3] => LessThan1.IN3
A[3] => Equal0.IN2
A[4] => LessThan0.IN2
A[4] => LessThan1.IN2
A[4] => Equal0.IN1
A[5] => LessThan0.IN1
A[5] => LessThan1.IN1
A[5] => Equal0.IN0
B[0] => LessThan0.IN12
B[0] => LessThan1.IN12
B[0] => Equal0.IN11
B[1] => LessThan0.IN11
B[1] => LessThan1.IN11
B[1] => Equal0.IN10
B[2] => LessThan0.IN10
B[2] => LessThan1.IN10
B[2] => Equal0.IN9
B[3] => LessThan0.IN9
B[3] => LessThan1.IN9
B[3] => Equal0.IN8
B[4] => LessThan0.IN8
B[4] => LessThan1.IN8
B[4] => Equal0.IN7
B[5] => LessThan0.IN7
B[5] => LessThan1.IN7
B[5] => Equal0.IN6
A_Mayor_B <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE
A_Menor_B <= LessThan1.DB_MAX_OUTPUT_PORT_TYPE
A_Igual_B <= Equal0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|contador1min:inst2
clock => band.CLK
clock => temp[0].CLK
clock => temp[1].CLK
clock => temp[2].CLK
clock => temp[3].CLK
clock => temp[4].CLK
clock => temp[5].CLK
resetn => temp[0].ACLR
resetn => temp[1].ACLR
resetn => temp[2].ACLR
resetn => temp[3].ACLR
resetn => temp[4].ACLR
resetn => temp[5].ACLR
resetn => band.ENA
Ld => process_0.IN0
En => process_0.IN1
En => process_0.IN1
En => band.OUTPUTSELECT
Ent[0] => temp.DATAB
Ent[1] => temp.DATAB
Ent[2] => temp.DATAB
Ent[3] => temp.DATAB
Ent[4] => temp.DATAB
Ent[5] => temp.DATAB
Q[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
Q[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
Q[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
Q[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
Q[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
Q[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|comparador10min:inst35
A[0] => LessThan0.IN10
A[0] => LessThan1.IN10
A[0] => Equal0.IN9
A[1] => LessThan0.IN9
A[1] => LessThan1.IN9
A[1] => Equal0.IN8
A[2] => LessThan0.IN8
A[2] => LessThan1.IN8
A[2] => Equal0.IN7
A[3] => LessThan0.IN7
A[3] => LessThan1.IN7
A[3] => Equal0.IN6
A[4] => LessThan0.IN6
A[4] => LessThan1.IN6
A[4] => Equal0.IN5
A[5] => LessThan0.IN5
A[5] => LessThan1.IN5
A[5] => Equal0.IN4
A[6] => LessThan0.IN4
A[6] => LessThan1.IN4
A[6] => Equal0.IN3
A[7] => LessThan0.IN3
A[7] => LessThan1.IN3
A[7] => Equal0.IN2
A[8] => LessThan0.IN2
A[8] => LessThan1.IN2
A[8] => Equal0.IN1
A[9] => LessThan0.IN1
A[9] => LessThan1.IN1
A[9] => Equal0.IN0
B[0] => LessThan0.IN20
B[0] => LessThan1.IN20
B[0] => Equal0.IN19
B[1] => LessThan0.IN19
B[1] => LessThan1.IN19
B[1] => Equal0.IN18
B[2] => LessThan0.IN18
B[2] => LessThan1.IN18
B[2] => Equal0.IN17
B[3] => LessThan0.IN17
B[3] => LessThan1.IN17
B[3] => Equal0.IN16
B[4] => LessThan0.IN16
B[4] => LessThan1.IN16
B[4] => Equal0.IN15
B[5] => LessThan0.IN15
B[5] => LessThan1.IN15
B[5] => Equal0.IN14
B[6] => LessThan0.IN14
B[6] => LessThan1.IN14
B[6] => Equal0.IN13
B[7] => LessThan0.IN13
B[7] => LessThan1.IN13
B[7] => Equal0.IN12
B[8] => LessThan0.IN12
B[8] => LessThan1.IN12
B[8] => Equal0.IN11
B[9] => LessThan0.IN11
B[9] => LessThan1.IN11
B[9] => Equal0.IN10
A_Mayor_B <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE
A_Menor_B <= LessThan1.DB_MAX_OUTPUT_PORT_TYPE
A_Igual_B <= Equal0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|contador10min:inst34
clock => band.CLK
clock => temp[0].CLK
clock => temp[1].CLK
clock => temp[2].CLK
clock => temp[3].CLK
clock => temp[4].CLK
clock => temp[5].CLK
clock => temp[6].CLK
clock => temp[7].CLK
clock => temp[8].CLK
clock => temp[9].CLK
resetn => temp[0].ACLR
resetn => temp[1].ACLR
resetn => temp[2].ACLR
resetn => temp[3].ACLR
resetn => temp[4].ACLR
resetn => temp[5].ACLR
resetn => temp[6].ACLR
resetn => temp[7].ACLR
resetn => temp[8].ACLR
resetn => temp[9].ACLR
resetn => band.ENA
Ld => process_0.IN0
En => process_0.IN1
En => process_0.IN1
En => band.OUTPUTSELECT
Ent[0] => temp.DATAB
Ent[1] => temp.DATAB
Ent[2] => temp.DATAB
Ent[3] => temp.DATAB
Ent[4] => temp.DATAB
Ent[5] => temp.DATAB
Ent[6] => temp.DATAB
Ent[7] => temp.DATAB
Ent[8] => temp.DATAB
Ent[9] => temp.DATAB
Q[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE
Q[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
Q[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
Q[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
Q[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
Q[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE
Q[6] <= temp[6].DB_MAX_OUTPUT_PORT_TYPE
Q[7] <= temp[7].DB_MAX_OUTPUT_PORT_TYPE
Q[8] <= temp[8].DB_MAX_OUTPUT_PORT_TYPE
Q[9] <= temp[9].DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|Validacion:inst39
in1[0] => Equal0.IN3
in1[1] => Equal0.IN2
in1[2] => Equal0.IN1
in1[3] => Equal0.IN0
in2[0] => Equal1.IN3
in2[1] => Equal1.IN1
in2[2] => Equal1.IN2
in2[3] => Equal1.IN0
in3[0] => Equal2.IN3
in3[1] => Equal2.IN2
in3[2] => Equal2.IN1
in3[3] => Equal2.IN0
in4[0] => Equal3.IN3
in4[1] => Equal3.IN1
in4[2] => Equal3.IN0
in4[3] => Equal3.IN2
S1 <= Equal0.DB_MAX_OUTPUT_PORT_TYPE
S2 <= Equal1.DB_MAX_OUTPUT_PORT_TYPE
S3 <= Equal2.DB_MAX_OUTPUT_PORT_TYPE
S4 <= Equal3.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|Delay1:inst37
clk => salida~reg0.CLK
clk => activo.CLK
clk => contador[0].CLK
clk => contador[1].CLK
clk => contador[2].CLK
clk => contador[3].CLK
clk => contador[4].CLK
clk => contador[5].CLK
clk => contador[6].CLK
clk => contador[7].CLK
clk => contador[8].CLK
clk => contador[9].CLK
clk => contador[10].CLK
clk => contador[11].CLK
clk => contador[12].CLK
clk => contador[13].CLK
clk => contador[14].CLK
clk => contador[15].CLK
clk => contador[16].CLK
clk => contador[17].CLK
clk => contador[18].CLK
clk => contador[19].CLK
clk => contador[20].CLK
clk => contador[21].CLK
clk => contador[22].CLK
clk => contador[23].CLK
clk => contador[24].CLK
clk => contador[25].CLK
clk => contador[26].CLK
clk => contador[27].CLK
clk => contador[28].CLK
clk => contador[29].CLK
clk => contador[30].CLK
resetn => salida~reg0.ACLR
resetn => activo.ACLR
resetn => contador[0].ACLR
resetn => contador[1].ACLR
resetn => contador[2].ACLR
resetn => contador[3].ACLR
resetn => contador[4].ACLR
resetn => contador[5].ACLR
resetn => contador[6].ACLR
resetn => contador[7].ACLR
resetn => contador[8].ACLR
resetn => contador[9].ACLR
resetn => contador[10].ACLR
resetn => contador[11].ACLR
resetn => contador[12].ACLR
resetn => contador[13].ACLR
resetn => contador[14].ACLR
resetn => contador[15].ACLR
resetn => contador[16].ACLR
resetn => contador[17].ACLR
resetn => contador[18].ACLR
resetn => contador[19].ACLR
resetn => contador[20].ACLR
resetn => contador[21].ACLR
resetn => contador[22].ACLR
resetn => contador[23].ACLR
resetn => contador[24].ACLR
resetn => contador[25].ACLR
resetn => contador[26].ACLR
resetn => contador[27].ACLR
resetn => contador[28].ACLR
resetn => contador[29].ACLR
resetn => contador[30].ACLR
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => activo.OUTPUTSELECT
salida <= salida~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|Delay2:inst42
clk => salida~reg0.CLK
clk => activo.CLK
clk => contador[0].CLK
clk => contador[1].CLK
clk => contador[2].CLK
clk => contador[3].CLK
clk => contador[4].CLK
clk => contador[5].CLK
clk => contador[6].CLK
clk => contador[7].CLK
clk => contador[8].CLK
clk => contador[9].CLK
clk => contador[10].CLK
clk => contador[11].CLK
clk => contador[12].CLK
clk => contador[13].CLK
clk => contador[14].CLK
clk => contador[15].CLK
clk => contador[16].CLK
clk => contador[17].CLK
clk => contador[18].CLK
clk => contador[19].CLK
clk => contador[20].CLK
clk => contador[21].CLK
clk => contador[22].CLK
clk => contador[23].CLK
clk => contador[24].CLK
clk => contador[25].CLK
clk => contador[26].CLK
clk => contador[27].CLK
clk => contador[28].CLK
clk => contador[29].CLK
clk => contador[30].CLK
resetn => salida~reg0.ACLR
resetn => activo.ACLR
resetn => contador[0].ACLR
resetn => contador[1].ACLR
resetn => contador[2].ACLR
resetn => contador[3].ACLR
resetn => contador[4].ACLR
resetn => contador[5].ACLR
resetn => contador[6].ACLR
resetn => contador[7].ACLR
resetn => contador[8].ACLR
resetn => contador[9].ACLR
resetn => contador[10].ACLR
resetn => contador[11].ACLR
resetn => contador[12].ACLR
resetn => contador[13].ACLR
resetn => contador[14].ACLR
resetn => contador[15].ACLR
resetn => contador[16].ACLR
resetn => contador[17].ACLR
resetn => contador[18].ACLR
resetn => contador[19].ACLR
resetn => contador[20].ACLR
resetn => contador[21].ACLR
resetn => contador[22].ACLR
resetn => contador[23].ACLR
resetn => contador[24].ACLR
resetn => contador[25].ACLR
resetn => contador[26].ACLR
resetn => contador[27].ACLR
resetn => contador[28].ACLR
resetn => contador[29].ACLR
resetn => contador[30].ACLR
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => contador.OUTPUTSELECT
entrada => activo.OUTPUTSELECT
salida <= salida~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|Antirebote_ms2:inst30
clk => tecl_out[0]~reg0.CLK
clk => tecl_out[1]~reg0.CLK
clk => tecl_out[2]~reg0.CLK
clk => tecl_out[3]~reg0.CLK
clk => presionando~reg0.CLK
clk => salida~reg0.CLK
clk => activo.CLK
clk => contador[0].CLK
clk => contador[1].CLK
clk => contador[2].CLK
clk => contador[3].CLK
clk => contador[4].CLK
clk => contador[5].CLK
clk => contador[6].CLK
clk => contador[7].CLK
clk => contador[8].CLK
clk => contador[9].CLK
clk => contador[10].CLK
clk => contador[11].CLK
clk => contador[12].CLK
clk => contador[13].CLK
clk => contador[14].CLK
clk => contador[15].CLK
clk => contador[16].CLK
clk => contador[17].CLK
clk => contador[18].CLK
clk => contador[19].CLK
clk => contador[20].CLK
clk => contador[21].CLK
clk => contador[22].CLK
clk => contador[23].CLK
clk => contador[24].CLK
clk => contador[25].CLK
clk => contador[26].CLK
clk => contador[27].CLK
clk => contador[28].CLK
clk => contador[29].CLK
clk => contador[30].CLK
resetn => tecl_out[0]~reg0.PRESET
resetn => tecl_out[1]~reg0.PRESET
resetn => tecl_out[2]~reg0.PRESET
resetn => tecl_out[3]~reg0.PRESET
resetn => presionando~reg0.ACLR
resetn => salida~reg0.ACLR
resetn => activo.ACLR
resetn => contador[0].ACLR
resetn => contador[1].ACLR
resetn => contador[2].ACLR
resetn => contador[3].ACLR
resetn => contador[4].ACLR
resetn => contador[5].ACLR
resetn => contador[6].ACLR
resetn => contador[7].ACLR
resetn => contador[8].ACLR
resetn => contador[9].ACLR
resetn => contador[10].ACLR
resetn => contador[11].ACLR
resetn => contador[12].ACLR
resetn => contador[13].ACLR
resetn => contador[14].ACLR
resetn => contador[15].ACLR
resetn => contador[16].ACLR
resetn => contador[17].ACLR
resetn => contador[18].ACLR
resetn => contador[19].ACLR
resetn => contador[20].ACLR
resetn => contador[21].ACLR
resetn => contador[22].ACLR
resetn => contador[23].ACLR
resetn => contador[24].ACLR
resetn => contador[25].ACLR
resetn => contador[26].ACLR
resetn => contador[27].ACLR
resetn => contador[28].ACLR
resetn => contador[29].ACLR
resetn => contador[30].ACLR
tecl_in[0] => Equal0.IN7
tecl_in[0] => tecl_out.DATAB
tecl_in[0] => tecl_out.DATAB
tecl_in[0] => tecl_out.DATAB
tecl_in[1] => Equal0.IN6
tecl_in[1] => tecl_out.DATAB
tecl_in[1] => tecl_out.DATAB
tecl_in[1] => tecl_out.DATAB
tecl_in[2] => Equal0.IN5
tecl_in[2] => tecl_out.DATAB
tecl_in[2] => tecl_out.DATAB
tecl_in[2] => tecl_out.DATAB
tecl_in[3] => Equal0.IN4
tecl_in[3] => tecl_out.DATAB
tecl_in[3] => tecl_out.DATAB
tecl_in[3] => tecl_out.DATAB
salida <= salida~reg0.DB_MAX_OUTPUT_PORT_TYPE
presionando <= presionando~reg0.DB_MAX_OUTPUT_PORT_TYPE
tecl_out[0] <= tecl_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
tecl_out[1] <= tecl_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
tecl_out[2] <= tecl_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
tecl_out[3] <= tecl_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|teclado_matricial:inst15
clock => Sal[0]~reg0.CLK
clock => Sal[1]~reg0.CLK
clock => Sal[2]~reg0.CLK
clock => Sal[3]~reg0.CLK
clock => temp[0].CLK
clock => temp[1].CLK
clock => temp[2].CLK
clock => temp[3].CLK
Ent[0] => Equal4.IN7
Ent[0] => Equal5.IN7
Ent[0] => Equal6.IN7
Ent[0] => Equal7.IN7
Ent[0] => Equal8.IN7
Ent[1] => Equal4.IN6
Ent[1] => Equal5.IN6
Ent[1] => Equal6.IN6
Ent[1] => Equal7.IN6
Ent[1] => Equal8.IN6
Ent[2] => Equal4.IN5
Ent[2] => Equal5.IN5
Ent[2] => Equal6.IN5
Ent[2] => Equal7.IN5
Ent[2] => Equal8.IN5
Ent[3] => Equal4.IN4
Ent[3] => Equal5.IN4
Ent[3] => Equal6.IN4
Ent[3] => Equal7.IN4
Ent[3] => Equal8.IN4
Sal[0] <= Sal[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sal[1] <= Sal[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sal[2] <= Sal[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sal[3] <= Sal[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Tecla <= Equal8.DB_MAX_OUTPUT_PORT_TYPE
Teclado[0] <= tempTecla[0].DB_MAX_OUTPUT_PORT_TYPE
Teclado[1] <= tempTecla[1].DB_MAX_OUTPUT_PORT_TYPE
Teclado[2] <= tempTecla[2].DB_MAX_OUTPUT_PORT_TYPE
Teclado[3] <= tempTecla[3].DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|Act_Display:inst17
en => A[6].DATAIN
en => A[5].DATAIN
en => A[4].DATAIN
en => A[2].DATAIN
en => A[1].DATAIN
en => A[0].DATAIN
en => B[6].DATAIN
en => B[5].DATAIN
en => B[4].DATAIN
en => B[1].DATAIN
en => B[0].DATAIN
A[0] <= en.DB_MAX_OUTPUT_PORT_TYPE
A[1] <= en.DB_MAX_OUTPUT_PORT_TYPE
A[2] <= en.DB_MAX_OUTPUT_PORT_TYPE
A[3] <= <VCC>
A[4] <= en.DB_MAX_OUTPUT_PORT_TYPE
A[5] <= en.DB_MAX_OUTPUT_PORT_TYPE
A[6] <= en.DB_MAX_OUTPUT_PORT_TYPE
B[0] <= en.DB_MAX_OUTPUT_PORT_TYPE
B[1] <= en.DB_MAX_OUTPUT_PORT_TYPE
B[2] <= <VCC>
B[3] <= <VCC>
B[4] <= en.DB_MAX_OUTPUT_PORT_TYPE
B[5] <= en.DB_MAX_OUTPUT_PORT_TYPE
B[6] <= en.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|FlipFlopJK:inst27
J => process_0.IN0
J => process_0.IN0
J => process_0.IN0
J => process_0.IN0
K => process_0.IN1
K => process_0.IN1
K => process_0.IN1
K => process_0.IN1
CLK => Q_temp.CLK
RESET => Q_temp.ACLR
Q <= Q_temp.DB_MAX_OUTPUT_PORT_TYPE
Q_BAR <= Q_temp.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|num_Display:inst57
BCD[0] => Equal0.IN7
BCD[0] => Equal1.IN7
BCD[0] => Equal2.IN7
BCD[0] => Equal3.IN7
BCD[0] => Equal4.IN7
BCD[0] => Equal5.IN7
BCD[0] => Equal6.IN7
BCD[0] => Equal7.IN7
BCD[0] => Equal8.IN7
BCD[0] => Equal9.IN7
BCD[1] => Equal0.IN6
BCD[1] => Equal1.IN6
BCD[1] => Equal2.IN6
BCD[1] => Equal3.IN6
BCD[1] => Equal4.IN6
BCD[1] => Equal5.IN6
BCD[1] => Equal6.IN6
BCD[1] => Equal7.IN6
BCD[1] => Equal8.IN6
BCD[1] => Equal9.IN6
BCD[2] => Equal0.IN5
BCD[2] => Equal1.IN5
BCD[2] => Equal2.IN5
BCD[2] => Equal3.IN5
BCD[2] => Equal4.IN5
BCD[2] => Equal5.IN5
BCD[2] => Equal6.IN5
BCD[2] => Equal7.IN5
BCD[2] => Equal8.IN5
BCD[2] => Equal9.IN5
BCD[3] => Equal0.IN4
BCD[3] => Equal1.IN4
BCD[3] => Equal2.IN4
BCD[3] => Equal3.IN4
BCD[3] => Equal4.IN4
BCD[3] => Equal5.IN4
BCD[3] => Equal6.IN4
BCD[3] => Equal7.IN4
BCD[3] => Equal8.IN4
BCD[3] => Equal9.IN4
SEG[0] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[1] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[2] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[3] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[4] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[5] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[6] <= SEG.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|num_Display:inst56
BCD[0] => Equal0.IN7
BCD[0] => Equal1.IN7
BCD[0] => Equal2.IN7
BCD[0] => Equal3.IN7
BCD[0] => Equal4.IN7
BCD[0] => Equal5.IN7
BCD[0] => Equal6.IN7
BCD[0] => Equal7.IN7
BCD[0] => Equal8.IN7
BCD[0] => Equal9.IN7
BCD[1] => Equal0.IN6
BCD[1] => Equal1.IN6
BCD[1] => Equal2.IN6
BCD[1] => Equal3.IN6
BCD[1] => Equal4.IN6
BCD[1] => Equal5.IN6
BCD[1] => Equal6.IN6
BCD[1] => Equal7.IN6
BCD[1] => Equal8.IN6
BCD[1] => Equal9.IN6
BCD[2] => Equal0.IN5
BCD[2] => Equal1.IN5
BCD[2] => Equal2.IN5
BCD[2] => Equal3.IN5
BCD[2] => Equal4.IN5
BCD[2] => Equal5.IN5
BCD[2] => Equal6.IN5
BCD[2] => Equal7.IN5
BCD[2] => Equal8.IN5
BCD[2] => Equal9.IN5
BCD[3] => Equal0.IN4
BCD[3] => Equal1.IN4
BCD[3] => Equal2.IN4
BCD[3] => Equal3.IN4
BCD[3] => Equal4.IN4
BCD[3] => Equal5.IN4
BCD[3] => Equal6.IN4
BCD[3] => Equal7.IN4
BCD[3] => Equal8.IN4
BCD[3] => Equal9.IN4
SEG[0] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[1] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[2] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[3] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[4] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[5] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[6] <= SEG.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|num_Display:inst55
BCD[0] => Equal0.IN7
BCD[0] => Equal1.IN7
BCD[0] => Equal2.IN7
BCD[0] => Equal3.IN7
BCD[0] => Equal4.IN7
BCD[0] => Equal5.IN7
BCD[0] => Equal6.IN7
BCD[0] => Equal7.IN7
BCD[0] => Equal8.IN7
BCD[0] => Equal9.IN7
BCD[1] => Equal0.IN6
BCD[1] => Equal1.IN6
BCD[1] => Equal2.IN6
BCD[1] => Equal3.IN6
BCD[1] => Equal4.IN6
BCD[1] => Equal5.IN6
BCD[1] => Equal6.IN6
BCD[1] => Equal7.IN6
BCD[1] => Equal8.IN6
BCD[1] => Equal9.IN6
BCD[2] => Equal0.IN5
BCD[2] => Equal1.IN5
BCD[2] => Equal2.IN5
BCD[2] => Equal3.IN5
BCD[2] => Equal4.IN5
BCD[2] => Equal5.IN5
BCD[2] => Equal6.IN5
BCD[2] => Equal7.IN5
BCD[2] => Equal8.IN5
BCD[2] => Equal9.IN5
BCD[3] => Equal0.IN4
BCD[3] => Equal1.IN4
BCD[3] => Equal2.IN4
BCD[3] => Equal3.IN4
BCD[3] => Equal4.IN4
BCD[3] => Equal5.IN4
BCD[3] => Equal6.IN4
BCD[3] => Equal7.IN4
BCD[3] => Equal8.IN4
BCD[3] => Equal9.IN4
SEG[0] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[1] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[2] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[3] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[4] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[5] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[6] <= SEG.DB_MAX_OUTPUT_PORT_TYPE


|Proyecto_Test1|num_Display:inst41
BCD[0] => Equal0.IN7
BCD[0] => Equal1.IN7
BCD[0] => Equal2.IN7
BCD[0] => Equal3.IN7
BCD[0] => Equal4.IN7
BCD[0] => Equal5.IN7
BCD[0] => Equal6.IN7
BCD[0] => Equal7.IN7
BCD[0] => Equal8.IN7
BCD[0] => Equal9.IN7
BCD[1] => Equal0.IN6
BCD[1] => Equal1.IN6
BCD[1] => Equal2.IN6
BCD[1] => Equal3.IN6
BCD[1] => Equal4.IN6
BCD[1] => Equal5.IN6
BCD[1] => Equal6.IN6
BCD[1] => Equal7.IN6
BCD[1] => Equal8.IN6
BCD[1] => Equal9.IN6
BCD[2] => Equal0.IN5
BCD[2] => Equal1.IN5
BCD[2] => Equal2.IN5
BCD[2] => Equal3.IN5
BCD[2] => Equal4.IN5
BCD[2] => Equal5.IN5
BCD[2] => Equal6.IN5
BCD[2] => Equal7.IN5
BCD[2] => Equal8.IN5
BCD[2] => Equal9.IN5
BCD[3] => Equal0.IN4
BCD[3] => Equal1.IN4
BCD[3] => Equal2.IN4
BCD[3] => Equal3.IN4
BCD[3] => Equal4.IN4
BCD[3] => Equal5.IN4
BCD[3] => Equal6.IN4
BCD[3] => Equal7.IN4
BCD[3] => Equal8.IN4
BCD[3] => Equal9.IN4
SEG[0] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[1] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[2] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[3] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[4] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[5] <= SEG.DB_MAX_OUTPUT_PORT_TYPE
SEG[6] <= SEG.DB_MAX_OUTPUT_PORT_TYPE


