# CPU의 기본 구조
<br/>

CPU는 아래와 같은 내부 구성 요소들로 이루어져 있다.
즉, CPU는 **산술논리연산장치**(Arithmetic and Logical Unit: 이하 ALU라고 함)와 **레지스터 세트**(register set) 및 **제어 유니트**(control unit)로 구성된다.

ALU는 각종 산술 연산들과 논리 연산들을 수행하는 회로들로 이루어진 하드웨어 모듈이다.
여기서 산술 연산이란 덧셈, 뺄셈, 곱셈 및 나눗셈을 말하며, 논리 연산으로는 AND, OR, NOT 연산 등이 있다.
> **산술논리연산장치**(ALU)
> : 산술 및 논리 연산들을 수행하는 회로들로 이루어진 하드웨어 모듈

#### [CPU의 내부 구조 및 시스템 버스와의 접속]
<img src="" width="" height=""/><br/>

**레지스터**는 CPU 내부에 위치한 기억장치로서, 액세스 속도가 컴퓨터의 기억장치들 중에서 가장 빠르다.
그러나 레지스터는 내부 회로가 복잡하여 비교적 큰 공간을 차지하기 때문에, 많은 수의 레지스터들을 CPU의 내부에 포함시키기는 어렵다.
따라서 지정된 용도로만 사용되는 특수 목적용 레지스터들과 적은 수의 일반 목적용 레지스터들만이 포함된다.
> **레지스터**(register)
> : CPU 내부 기억장치로서 액세스 속도가 기억장치들 중에서 가장 빠름

**제어 유니트**는 프로그램 코드(명령어)를 해석하고, 그것을 실행하기 위한 제어 신호들(control signals)을 순차적으로 발생하는 하드웨어 모듈이다.
즉, 명령어 실행에 필요한 각종 정보들의 전송 통로와 방향을 지정해주고, CPU 내부 요소들과 시스템 구성 요소들의 동작 시간도 결정해준다.
이들을 조정하기 위한 제어 신호들의 종류와 발생 시간은 서로 다르기 때문에, CPU가 제공하는 명령어들의 수가 많아질수록 제어 유니트의 내부 회로는 더 복잡해진다.
그와 같은 복잡도를 줄이기 위하여 제어 유니트의 동작을 소프트웨어로 처리해주는 방법이 마이크로프로그래밍(microprogramming)이다.
그러나 이 방법을 이용하면 명령어 실행 시간이 길어지기 때문에, 최근에는 명령어의 수를 가능한 한 줄이고 명령어 형식을 단순화함으로써, 하드웨어만으로 명령어를 실행할 수 있도록
하는 RISC(Reduced Instruction Set Computer) 설계 개념도 많이 사용되고 있다.
> **제어 유니트**(control unit)
> : 인출된 명령어를 해독하고, 그 실행을 위한 제어 신호들을 순차적으로 발생하는 하드웨어 모듈

위의 [CPU의 내부 구조 및 시스템 버스와의 접속](####-[CPU의-내부-구조-및-시스템-버스와의-접속])에는 데이터와 제어 신호들의 전송 통로인 **CPU 내부 버스**(CPU internal bus)도
표시되어 있다. 이 버스는 ALU와 레지스터들 간의 데이터 이동을 위한 데이터 선들과 주소 선들, 그리고 제어 유니트로부터 발생되는 제어 신호들을 전송하는 선들로 구성된다.
이러한 내부 버스 선들은 외부의 시스템 버스와는 직접 연결되지 않으며, 반드시 버퍼 레지스터 혹은 인터페이스 회로를 통하여 시스템 버스와 접속된다.
> **CPU 내부 버스**
> : CPU 내부 구성요소들 간의 정보 전송 통로