# Operating Systems 8-2
## Chapter 8: Memory Management (2/2)
<hr>

### Noncontiguous allocation

하나의 프로세스가 메모리의 여러 영역에 분산되어 올리는 것. Logical address를 physical address로 매핑하는 것이 훨씬 더 복잡해지기에 단순히 MMU를 이용해서 base register을 더하는것으로는 불가능하다.

#### Paging

> **Frame**: physical memory를 동일한 크기로 분할한 단위.

> **Page**: logical memory를 동일한 크기로 분할한 단위. *Frame*과 같은 크기이다.

> **Page Table**: 각 *page*가 저장된 *frame*의 위치를 저장 및 관리하는 비슷한 자료구조. 배열의 인덱스를 page 번호로 사용하고 각 인덱스에 frame의 physical memory의 주소위치를 저장한다.

Process의 virtual memory를 동일한 사이즈의 page로 분할후, physical memory의 *frame*에 noncontiguous하게 저장한다. 여러 page에 나누어 메모리를 저장함으로 외부 조각은 생기지 않지만, 각 page에 남는 공간은 발생 할수 있기에 내부 조각은 발생한다.

특정 메모리를 접근할때, *page*와 address offset을 사용한다. *Page table*을 통해 원하는 *frame*을 찾은 후 같은 address offset에 접근.

#### Page Table Implementation

*Page table*에는 현재 실행중인 프로세스의 *page* 주소를 보관하기에, 그 크기가 register나 cache memory에 들어가기엔 너무 크다. 따라서 main memory에 저장을 한다.

> **Page Table Base Register** (PTBR): page table의 시작 주소 위치를 가리킴. MMU의 *base register*와 유사한 개념.

> **Page Table Length Register** (PTLR): page table의 크기를 보관. MMU의 *limit register*와 유사한 개념.

> **Translation Look-aside Buffer** (TLB): CPU와 메인 메모리 사이에 존재하는 cache memory에 상주하는 계층. Parallel search를 통해 빠르게 검색이 가능하다.

Paging 기법을 사용하면 모든 메모리 접근은 두 단계를 거치는데 (PTBR로 page table 접근 -> 실제 data/instruction 접근), 속도 향상을 위해 자주 접근되는 *page*는 *TLB*에 캐싱한다.

Page table은 프로세스마다 개별적으로 존재하고, context switch가 일어날때 새로운 page table로 넘어가기에 TLB도 flush한다.

#### Two-Level Page Table

32-bit 환경에서 logical address는 20 bit의 page number와 12 bit의 page offset (page size가 4Kb == 2<sup>12</sup>인 경우)를 가지는데, 이럴 경우 page table은 적어도 2<sup>20</sup>의 인덱스를 수용해야한다. 각 인덱스당 4 byte의 크기라고 가정하면 이는 4Mb의 크기인데, 가능한 모든 메모리 공간을 사용하는 프로세스는 극히 드물기에 (2<sup>32</sup> == 4Gb) page table의 대부분의 인덱스는 빈공간이 되어 메모리 낭비가 심하다.

따라서 page table을 outer와 inner로 나누어 각 테이블에게 10 bit의 logical address를 부여할 경우, outer page table의 크기는 1024개의 인덱스만 가지게 되어 1Kb가 된다. 메모리의 필요가 증가하여 새로운 outer page table의 인덱스를 사용해야 할때만 그 인덱스의 inner page table을 생성하기에 메모리를 더 효율적으로 관리할수 있다.

> *outer* **10** bit + *inner* **10** bit + *page offset* **12** bit = **32** bit

#### Multilevel Paging and Performance

Address space가 커질수록 더더욱 많은 단계를 page table이 필요한데, 여러 page table을 거치는 만큼 접근 속도가 느려진다. 하지만 실질적으론 TLB에 대부분이 캐싱이 되기 때문에 평균 메모리 접근 시간은 크게 변하지 않는다.

> 메모리 접근 시간이 100ns, TLB 접근 시간이 20ns, TLB hit ratio가 98%인 경우
> effective access time = 0.98 x 120 + 0.02 x 520 = 128ns

#### Memory Protection

##### Protection bit

Page table의 특정 인덱스의 연산(read/write)의 권한을 정의한다. 예를 들어, 프로세스의 code부분의 해당하는 메모리는 overwrite 되면 안되지만, 프로세스의 data 부분이라면 write이 자유로울수 있다.

애초에 page table은 context switch가 일어나면 다른 페이지가 메모리에 올라오기 때문에 다른 프로세스가 page table을 접근하는것을 보호할 필요는 없다.

##### Valid-invalid bit

Page table에서 인덱스 사용유무를 구분하기 위해서 *valid (v)* / *invalid (i)* bit을 사용한다.

> Valid: 해당 주소의 frame에 그 프로세스를 구성하는 유효한 내용이 있음.

> Invalid: 프로세스가 그 주소 부분을 사용하지 않거나, page가 가리키는 frame에 메모리에 올라와 있지 않고 *swap area*에 있는 경우.

#### Inverted Page Table

각 프로세스마다 page table을 가지는것이 아니라, OS가 관리하는 하나의 page table에 모든 프로세스의 메모리를 관리하고, physical memory에 실제로 올라와 있는 frame 수만큼 page가 존재한다 (process independent).

현재 실행중인 모든 프로세스의 page가 table에 올라오기 때문에, inverted page table에는 logical address에 대응하는 page number와 pid (process id) 두 정보를 저장하고 탐색할때도 두개를 다 이용해야만 한다.

Frame별로 table이 정렬이 되있기에 page number와 pid로 원하는 frame을 찾으려면 테이블 전체를 탐색해야 하기에, CPU 측면에서 비싸지만 associative register을 이용해서 병렬 탐색을 한다. 따라서 속도는 느리지만 각 프로세스별 page table이 있는것이 아니라 모든 프로세스가 공유하는 하나의 page table이 있기에 메모리 측면에서는 더 효율적이다.

#### Shared Page

Re-entrant code (= pure code)라고도 불림.

여러 프로세스가 같은 code를 공유할때, page table마다 개별적인 frame을 두어 중복된 code를 메모리에 저장하지 않고 read-only로 하여 하나의 frame에만 저장하고 모든 page table이 같은 frame으로 매핑하게 한다.

Logical address는 소스코드를 실행 파일로 컴파일하는 단계에서 결정이 되기에, shared code는 모든 프로세스의 *logical address space*에서 **동일한 위치**에 있어야 한다.

#### Segmentation

프로세스의 메모리를 의미 있는 단위로 분할하는 법. 일반적으로는 code, data, stack 부분이 각각 하나의 segment로 정의되지만, 더 세분할해서 프로그램의 함수 하나하나를 segment로 정의도 가능하다.

Logical address는 *segment number*와 *offset*으로 정의.

> **Segment Table**: 각 줄에는 **base** *(starting physical address of the segment)* 와 **limit** *(length of the segment)*가 들어간다. Segment의 길이가 다 다르기 때문에 *limit*도 함께 저장해야 하고, 만약 요청된 logical address의 *offset*이 *length*보다 크다면 유효하지 않은 요청이다.

> **Segment Table Base Register** (STBR): physical address에서의 segment table의 시작 위치

> **Segment Table Length Register** (STLR): 프로세스가 사용하는 segment의 수. Segment number는 STLR보다 작아야만 유효하다.

1. CPU에서 *segment number*와 *offset*을 가진 logical address를 요청.
2. *Segment number*가 유효한지 STLR과 비교하여 확인. 만약 STLR보다 크면 trap.
3. *Segment table*에서 segment number에 해당하는 *base*와 *limit*을 구한다. 만약 요청된 *offset*이 *limit*보다 크다면 trap.
4. Physical memory의 STBR (시작 위치) + *base* + *offset*에 해당하는 주소위치에 접근.

##### 장점

의미별로 분할을 했기에 segment 별로 알맞는 권한을 부여하는 protection bit을 줄수 있다. Paging에서는 한 page에 code와 data가 다 저장될수 있기에 딱 맞는 권한을 부여하기가 어렵다. 메모리 측면으로도 page table은 미리 정해진 크기로 만들어야 하는 반면 segmentation table은 entry가 생길때만 segment를 추가하기에 효율적이다.

여러 프로세스끼리 공유하는 shared segments는 shared page처럼 프로세스들의 segment table의 segment number을 같은 수로 맞춘다.

##### 단점

Segment의 크기가 균일하지 않기 때문에 variable partition allocation처럼 외부 조각이 생겨서 hole을 관리 해야한다. OS에서 hole들을 관리하며 first fit / best fit 방법들을 사용해야한다.

#### Paged Segmentation

각 segment를 여러 page로 구성하는 방법. Segmentation 방법의 외부 조각은 생기지 않지만 paging의 내부 조각은 생길수 있다. Protection과 공유 문제는 segment 단위로 의미로써 해결하고 physical memory에서의 실제 저장은 frame을 통해 hole이 생기는 문제를 해결한다.

Logical address는 *segment number*, *segment offset* 으로 구성되있고, *segment offset*은 *page number* 와 *page offset* 으로 구성되있다.

1. Segment table에서 logical address의 *segment number*에 해당하는 segment의 page table의 *base address*를 찾는다. 만약 요청하는 *segment offset*이 그 segment의 *limit*을 초과하면 trap.
2. *Segment offset*을 분할하여 *page number*와 *page offset*을 얻은후, page table에서 원하는 page 만큼 위치 이동후 offset을 더하여 physical memory의 주소로 변환한다.
