TimeQuest Timing Analyzer report for top
Wed Nov 20 14:27:23 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div:inst|clk_div_sig'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'clock_div:inst|clk_div_sig'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'clock_div:inst|clk_div_sig'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clock_div:inst|clk_div_sig'
 29. Fast Model Setup: 'CLK'
 30. Fast Model Hold: 'CLK'
 31. Fast Model Hold: 'clock_div:inst|clk_div_sig'
 32. Fast Model Minimum Pulse Width: 'CLK'
 33. Fast Model Minimum Pulse Width: 'clock_div:inst|clk_div_sig'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLK                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                        ;
; clock_div:inst|clk_div_sig ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:inst|clk_div_sig } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow Model Fmax Summary                                          ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 338.07 MHz ; 338.07 MHz      ; clock_div:inst|clk_div_sig ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock_div:inst|clk_div_sig ; -1.958 ; -26.612       ;
; CLK                        ; 2.116  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -1.864 ; -1.864        ;
; clock_div:inst|clk_div_sig ; 0.890  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -1.631 ; -2.853        ;
; clock_div:inst|clk_div_sig ; -0.611 ; -25.662       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:inst|clk_div_sig'                                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.958 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.996      ;
; -1.922 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.960      ;
; -1.916 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.954      ;
; -1.866 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.904      ;
; -1.824 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.862      ;
; -1.803 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.841      ;
; -1.795 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.833      ;
; -1.756 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.794      ;
; -1.745 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.783      ;
; -1.703 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.741      ;
; -1.676 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.714      ;
; -1.664 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.702      ;
; -1.603 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.641      ;
; -1.600 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.638      ;
; -1.584 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.622      ;
; -1.582 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.620      ;
; -1.576 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.614      ;
; -1.564 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.602      ;
; -1.561 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.599      ;
; -1.559 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.597      ;
; -1.554 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.592      ;
; -1.554 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.592      ;
; -1.522 ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.560      ;
; -1.481 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.519      ;
; -1.466 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.504      ;
; -1.445 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.483      ;
; -1.440 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.478      ;
; -1.425 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.463      ;
; -1.423 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.461      ;
; -1.401 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.439      ;
; -1.387 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.425      ;
; -1.364 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.402      ;
; -1.321 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.359      ;
; -1.306 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.344      ;
; -1.305 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.343      ;
; -1.304 ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.342      ;
; -1.287 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.325      ;
; -1.284 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.322      ;
; -1.268 ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.306      ;
; -1.265 ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.303      ;
; -1.263 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.301      ;
; -1.245 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.283      ;
; -1.240 ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.278      ;
; -1.240 ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.278      ;
; -1.233 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.271      ;
; -1.233 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.271      ;
; -1.215 ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.253      ;
; -1.215 ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.253      ;
; -1.212 ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.250      ;
; -1.212 ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.250      ;
; -1.204 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.242      ;
; -1.191 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.229      ;
; -1.187 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.225      ;
; -1.165 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.203      ;
; -1.159 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.197      ;
; -1.156 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.194      ;
; -1.153 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.191      ;
; -1.142 ; vga_640x480:inst1|vcs[8]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.180      ;
; -1.124 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.162      ;
; -1.111 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.149      ;
; -1.107 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.145      ;
; -1.105 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.143      ;
; -1.085 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.123      ;
; -1.080 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.118      ;
; -1.077 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.115      ;
; -1.077 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.115      ;
; -1.071 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.109      ;
; -1.070 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.108      ;
; -1.053 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.091      ;
; -1.044 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.082      ;
; -1.031 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.069      ;
; -1.029 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.067      ;
; -1.027 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.065      ;
; -1.005 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.043      ;
; -1.001 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.039      ;
; -0.992 ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.030      ;
; -0.990 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 2.028      ;
; -0.960 ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.998      ;
; -0.951 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.989      ;
; -0.951 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.989      ;
; -0.947 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.985      ;
; -0.926 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.964      ;
; -0.926 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.964      ;
; -0.925 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.963      ;
; -0.925 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.963      ;
; -0.923 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.961      ;
; -0.923 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.961      ;
; -0.921 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.959      ;
; -0.908 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.946      ;
; -0.899 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.937      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
; -0.898 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.001     ; 1.935      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                             ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 2.116 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; 1.000        ; 2.032      ; 0.731      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                               ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.864 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; -0.500       ; 2.032      ; 0.731      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:inst|clk_div_sig'                                                                                                                      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.890 ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.176      ;
; 0.976 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.262      ;
; 0.979 ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.265      ;
; 0.984 ; vga_640x480:inst1|vcs[8]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.270      ;
; 0.988 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.274      ;
; 1.006 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.292      ;
; 1.016 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.302      ;
; 1.026 ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.312      ;
; 1.032 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.318      ;
; 1.039 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.325      ;
; 1.103 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.389      ;
; 1.118 ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.404      ;
; 1.125 ; vga_640x480:inst1|vcs[8]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.411      ;
; 1.128 ; vga_640x480:inst1|vcs[8]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.414      ;
; 1.221 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.507      ;
; 1.282 ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.568      ;
; 1.285 ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.571      ;
; 1.299 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.585      ;
; 1.301 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.587      ;
; 1.408 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.694      ;
; 1.411 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.697      ;
; 1.420 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.706      ;
; 1.423 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.709      ;
; 1.431 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.717      ;
; 1.433 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.719      ;
; 1.434 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.720      ;
; 1.437 ; vga_640x480:inst1|vcs[8]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.723      ;
; 1.449 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.735      ;
; 1.459 ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.745      ;
; 1.459 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.745      ;
; 1.466 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.752      ;
; 1.468 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.754      ;
; 1.472 ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.758      ;
; 1.475 ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.761      ;
; 1.488 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.774      ;
; 1.491 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.777      ;
; 1.496 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.782      ;
; 1.500 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.786      ;
; 1.500 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.786      ;
; 1.511 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.797      ;
; 1.513 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.799      ;
; 1.529 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.815      ;
; 1.539 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.825      ;
; 1.542 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.828      ;
; 1.570 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.856      ;
; 1.570 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.856      ;
; 1.571 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.857      ;
; 1.573 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.859      ;
; 1.573 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.859      ;
; 1.580 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.866      ;
; 1.591 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.877      ;
; 1.593 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.879      ;
; 1.594 ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.880      ;
; 1.602 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.888      ;
; 1.604 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.890      ;
; 1.609 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.895      ;
; 1.619 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.905      ;
; 1.619 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.905      ;
; 1.621 ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.907      ;
; 1.623 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.909      ;
; 1.637 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.923      ;
; 1.639 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.925      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.650 ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; -0.001     ; 1.935      ;
; 1.651 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.937      ;
; 1.660 ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.946      ;
; 1.663 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.949      ;
; 1.673 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.959      ;
; 1.675 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.961      ;
; 1.675 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.961      ;
; 1.677 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.963      ;
; 1.677 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.963      ;
; 1.678 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.964      ;
; 1.678 ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.964      ;
; 1.699 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.985      ;
; 1.703 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 1.989      ;
; 1.720 ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.006      ;
; 1.742 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.028      ;
; 1.743 ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.029      ;
; 1.744 ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.030      ;
; 1.753 ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.039      ;
; 1.757 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.043      ;
; 1.761 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 2.047      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; clock_div:inst|clk_div_sig ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; clock_div:inst|clk_div_sig ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|clk_div_sig|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|clk_div_sig|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:inst|clk_div_sig'                                                                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[8]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[8]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[9]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[9]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[8]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[8]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[9]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[9]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vsenable        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vsenable        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vsenable|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vsenable|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; RST       ; clock_div:inst|clk_div_sig ; 6.181 ; 6.181 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; RST       ; clock_div:inst|clk_div_sig ; -5.933 ; -5.933 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BLUE[*]   ; clock_div:inst|clk_div_sig ; 27.516 ; 27.516 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[2]  ; clock_div:inst|clk_div_sig ; 27.077 ; 27.077 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[3]  ; clock_div:inst|clk_div_sig ; 27.516 ; 27.516 ; Rise       ; clock_div:inst|clk_div_sig ;
; GREEN[*]  ; clock_div:inst|clk_div_sig ; 27.036 ; 27.036 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[1] ; clock_div:inst|clk_div_sig ; 27.036 ; 27.036 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[2] ; clock_div:inst|clk_div_sig ; 26.688 ; 26.688 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[3] ; clock_div:inst|clk_div_sig ; 25.606 ; 25.606 ; Rise       ; clock_div:inst|clk_div_sig ;
; RED[*]    ; clock_div:inst|clk_div_sig ; 27.572 ; 27.572 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[1]   ; clock_div:inst|clk_div_sig ; 27.572 ; 27.572 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[2]   ; clock_div:inst|clk_div_sig ; 26.553 ; 26.553 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[3]   ; clock_div:inst|clk_div_sig ; 26.452 ; 26.452 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_HS    ; clock_div:inst|clk_div_sig ; 10.479 ; 10.479 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_VS    ; clock_div:inst|clk_div_sig ; 9.330  ; 9.330  ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BLUE[*]   ; clock_div:inst|clk_div_sig ; 11.357 ; 11.357 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[2]  ; clock_div:inst|clk_div_sig ; 12.416 ; 12.416 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[3]  ; clock_div:inst|clk_div_sig ; 11.357 ; 11.357 ; Rise       ; clock_div:inst|clk_div_sig ;
; GREEN[*]  ; clock_div:inst|clk_div_sig ; 10.931 ; 10.931 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[1] ; clock_div:inst|clk_div_sig ; 12.166 ; 12.166 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[2] ; clock_div:inst|clk_div_sig ; 11.695 ; 11.695 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[3] ; clock_div:inst|clk_div_sig ; 10.931 ; 10.931 ; Rise       ; clock_div:inst|clk_div_sig ;
; RED[*]    ; clock_div:inst|clk_div_sig ; 11.719 ; 11.719 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[1]   ; clock_div:inst|clk_div_sig ; 12.205 ; 12.205 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[2]   ; clock_div:inst|clk_div_sig ; 11.719 ; 11.719 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[3]   ; clock_div:inst|clk_div_sig ; 12.245 ; 12.245 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_HS    ; clock_div:inst|clk_div_sig ; 10.001 ; 10.001 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_VS    ; clock_div:inst|clk_div_sig ; 8.277  ; 8.277  ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; BLUE[2]     ; 25.225 ; 25.225 ; 25.225 ; 25.225 ;
; SW[0]      ; BLUE[3]     ; 25.664 ; 25.664 ; 25.664 ; 25.664 ;
; SW[0]      ; GREEN[1]    ; 25.184 ; 25.184 ; 25.184 ; 25.184 ;
; SW[0]      ; GREEN[2]    ; 24.463 ; 24.463 ; 24.463 ; 24.463 ;
; SW[0]      ; GREEN[3]    ; 23.652 ; 23.652 ; 23.652 ; 23.652 ;
; SW[0]      ; RED[1]      ; 25.720 ; 25.720 ; 25.720 ; 25.720 ;
; SW[0]      ; RED[2]      ; 24.463 ; 24.463 ; 24.463 ; 24.463 ;
; SW[0]      ; RED[3]      ; 24.523 ; 24.523 ; 24.523 ; 24.523 ;
; SW[1]      ; BLUE[2]     ; 24.500 ; 24.500 ; 24.500 ; 24.500 ;
; SW[1]      ; BLUE[3]     ; 24.939 ; 24.939 ; 24.939 ; 24.939 ;
; SW[1]      ; GREEN[1]    ; 24.459 ; 24.459 ; 24.459 ; 24.459 ;
; SW[1]      ; GREEN[2]    ; 23.738 ; 23.738 ; 23.738 ; 23.738 ;
; SW[1]      ; GREEN[3]    ; 22.927 ; 22.927 ; 22.927 ; 22.927 ;
; SW[1]      ; RED[1]      ; 24.995 ; 24.995 ; 24.995 ; 24.995 ;
; SW[1]      ; RED[2]      ; 23.738 ; 23.738 ; 23.738 ; 23.738 ;
; SW[1]      ; RED[3]      ; 24.020 ; 24.020 ; 24.020 ; 24.020 ;
; SW[2]      ; BLUE[2]     ; 24.188 ; 24.188 ; 24.188 ; 24.188 ;
; SW[2]      ; BLUE[3]     ; 24.627 ; 24.627 ; 24.627 ; 24.627 ;
; SW[2]      ; GREEN[1]    ; 24.168 ; 24.168 ; 24.168 ; 24.168 ;
; SW[2]      ; GREEN[2]    ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; SW[2]      ; GREEN[3]    ; 22.876 ; 22.876 ; 22.876 ; 22.876 ;
; SW[2]      ; RED[1]      ; 24.720 ; 24.720 ; 24.720 ; 24.720 ;
; SW[2]      ; RED[2]      ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; SW[2]      ; RED[3]      ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; SW[3]      ; BLUE[2]     ; 23.143 ; 23.143 ; 23.143 ; 23.143 ;
; SW[3]      ; BLUE[3]     ; 22.999 ; 22.999 ; 22.999 ; 22.999 ;
; SW[3]      ; GREEN[1]    ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; SW[3]      ; GREEN[2]    ; 22.247 ; 22.247 ; 22.247 ; 22.247 ;
; SW[3]      ; GREEN[3]    ; 21.844 ; 21.844 ; 21.844 ; 21.844 ;
; SW[3]      ; RED[1]      ; 23.844 ; 23.844 ; 23.844 ; 23.844 ;
; SW[3]      ; RED[2]      ; 22.308 ; 22.308 ; 22.308 ; 22.308 ;
; SW[3]      ; RED[3]      ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; SW[4]      ; BLUE[2]     ; 24.871 ; 24.871 ; 24.871 ; 24.871 ;
; SW[4]      ; BLUE[3]     ; 24.727 ; 24.727 ; 24.727 ; 24.727 ;
; SW[4]      ; GREEN[1]    ; 25.484 ; 25.484 ; 25.484 ; 25.484 ;
; SW[4]      ; GREEN[2]    ; 23.975 ; 23.975 ; 23.975 ; 23.975 ;
; SW[4]      ; GREEN[3]    ; 23.572 ; 23.572 ; 23.572 ; 23.572 ;
; SW[4]      ; RED[1]      ; 26.036 ; 26.036 ; 26.036 ; 26.036 ;
; SW[4]      ; RED[2]      ; 24.331 ; 24.331 ; 24.331 ; 24.331 ;
; SW[4]      ; RED[3]      ; 25.302 ; 25.302 ; 25.302 ; 25.302 ;
; SW[5]      ; BLUE[2]     ; 23.522 ; 23.522 ; 23.522 ; 23.522 ;
; SW[5]      ; BLUE[3]     ; 23.288 ; 23.288 ; 23.288 ; 23.288 ;
; SW[5]      ; GREEN[1]    ; 24.903 ; 24.903 ; 24.903 ; 24.903 ;
; SW[5]      ; GREEN[2]    ; 22.856 ; 22.856 ; 22.856 ; 22.856 ;
; SW[5]      ; GREEN[3]    ; 22.813 ; 22.813 ; 22.813 ; 22.813 ;
; SW[5]      ; RED[1]      ; 25.455 ; 25.455 ; 25.455 ; 25.455 ;
; SW[5]      ; RED[2]      ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; SW[5]      ; RED[3]      ; 24.721 ; 24.721 ; 24.721 ; 24.721 ;
; SW[6]      ; BLUE[2]     ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; SW[6]      ; BLUE[3]     ; 21.528 ; 21.528 ; 21.528 ; 21.528 ;
; SW[6]      ; GREEN[1]    ; 24.167 ; 24.167 ; 24.167 ; 24.167 ;
; SW[6]      ; GREEN[2]    ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; SW[6]      ; GREEN[3]    ; 20.363 ; 20.363 ; 20.363 ; 20.363 ;
; SW[6]      ; RED[1]      ; 24.719 ; 24.719 ; 24.719 ; 24.719 ;
; SW[6]      ; RED[2]      ; 23.014 ; 23.014 ; 23.014 ; 23.014 ;
; SW[6]      ; RED[3]      ; 23.985 ; 23.985 ; 23.985 ; 23.985 ;
; SW[7]      ; BLUE[2]     ; 21.312 ; 21.312 ; 21.312 ; 21.312 ;
; SW[7]      ; BLUE[3]     ; 20.352 ; 20.352 ; 20.352 ; 20.352 ;
; SW[7]      ; GREEN[1]    ; 22.261 ; 22.261 ; 22.261 ; 22.261 ;
; SW[7]      ; GREEN[2]    ; 17.233 ; 17.233 ; 17.233 ; 17.233 ;
; SW[7]      ; GREEN[3]    ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; SW[7]      ; RED[1]      ; 16.226 ; 16.226 ; 16.226 ; 16.226 ;
; SW[7]      ; RED[2]      ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; SW[7]      ; RED[3]      ; 16.072 ; 16.072 ; 16.072 ; 16.072 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; BLUE[2]     ; 14.272 ; 13.063 ; 13.063 ; 14.272 ;
; SW[0]      ; BLUE[3]     ; 13.177 ; 12.004 ; 12.004 ; 13.177 ;
; SW[0]      ; GREEN[1]    ; 13.343 ; 12.975 ; 12.975 ; 13.343 ;
; SW[0]      ; GREEN[2]    ; 13.478 ; 12.259 ; 12.259 ; 13.478 ;
; SW[0]      ; GREEN[3]    ; 13.206 ; 11.578 ; 11.578 ; 13.206 ;
; SW[0]      ; RED[1]      ; 13.924 ; 12.852 ; 12.852 ; 13.924 ;
; SW[0]      ; RED[2]      ; 13.537 ; 12.366 ; 12.366 ; 13.537 ;
; SW[0]      ; RED[3]      ; 14.011 ; 12.892 ; 12.892 ; 14.011 ;
; SW[1]      ; BLUE[2]     ; 13.769 ; 13.942 ; 13.942 ; 13.769 ;
; SW[1]      ; BLUE[3]     ; 12.710 ; 12.982 ; 12.982 ; 12.710 ;
; SW[1]      ; GREEN[1]    ; 13.148 ; 13.148 ; 13.148 ; 13.148 ;
; SW[1]      ; GREEN[2]    ; 13.048 ; 13.283 ; 13.283 ; 13.048 ;
; SW[1]      ; GREEN[3]    ; 12.284 ; 12.772 ; 12.772 ; 12.284 ;
; SW[1]      ; RED[1]      ; 13.558 ; 13.729 ; 13.729 ; 13.558 ;
; SW[1]      ; RED[2]      ; 13.072 ; 13.342 ; 13.342 ; 13.072 ;
; SW[1]      ; RED[3]      ; 13.598 ; 13.816 ; 13.816 ; 13.598 ;
; SW[2]      ; BLUE[2]     ; 13.299 ; 14.018 ; 14.018 ; 13.299 ;
; SW[2]      ; BLUE[3]     ; 12.240 ; 12.959 ; 12.959 ; 12.240 ;
; SW[2]      ; GREEN[1]    ; 13.187 ; 13.187 ; 13.187 ; 13.187 ;
; SW[2]      ; GREEN[2]    ; 12.578 ; 13.214 ; 13.214 ; 12.578 ;
; SW[2]      ; GREEN[3]    ; 11.814 ; 12.533 ; 12.533 ; 11.814 ;
; SW[2]      ; RED[1]      ; 13.088 ; 13.768 ; 13.768 ; 13.088 ;
; SW[2]      ; RED[2]      ; 12.602 ; 13.321 ; 13.321 ; 12.602 ;
; SW[2]      ; RED[3]      ; 13.128 ; 13.847 ; 13.847 ; 13.128 ;
; SW[3]      ; BLUE[2]     ; 11.937 ; 13.651 ; 13.651 ; 11.937 ;
; SW[3]      ; BLUE[3]     ; 10.878 ; 12.556 ; 12.556 ; 10.878 ;
; SW[3]      ; GREEN[1]    ; 11.849 ; 12.722 ; 12.722 ; 11.849 ;
; SW[3]      ; GREEN[2]    ; 11.216 ; 12.857 ; 12.857 ; 11.216 ;
; SW[3]      ; GREEN[3]    ; 10.452 ; 12.346 ; 12.346 ; 10.452 ;
; SW[3]      ; RED[1]      ; 11.726 ; 13.303 ; 13.303 ; 11.726 ;
; SW[3]      ; RED[2]      ; 11.240 ; 12.916 ; 12.916 ; 11.240 ;
; SW[3]      ; RED[3]      ; 11.766 ; 13.390 ; 13.390 ; 11.766 ;
; SW[4]      ; BLUE[2]     ; 13.509 ; 13.509 ; 13.509 ; 13.509 ;
; SW[4]      ; BLUE[3]     ; 12.450 ; 12.450 ; 12.450 ; 12.450 ;
; SW[4]      ; GREEN[1]    ; 13.030 ; 13.030 ; 13.030 ; 13.030 ;
; SW[4]      ; GREEN[2]    ; 12.473 ; 12.473 ; 12.473 ; 12.473 ;
; SW[4]      ; GREEN[3]    ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; SW[4]      ; RED[1]      ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[4]      ; RED[2]      ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; SW[4]      ; RED[3]      ; 13.274 ; 13.274 ; 13.274 ; 13.274 ;
; SW[5]      ; BLUE[2]     ; 13.393 ; 13.393 ; 13.393 ; 13.393 ;
; SW[5]      ; BLUE[3]     ; 12.334 ; 12.334 ; 12.334 ; 12.334 ;
; SW[5]      ; GREEN[1]    ; 12.800 ; 12.800 ; 12.800 ; 12.800 ;
; SW[5]      ; GREEN[2]    ; 12.357 ; 12.357 ; 12.357 ; 12.357 ;
; SW[5]      ; GREEN[3]    ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[5]      ; RED[1]      ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; SW[5]      ; RED[2]      ; 12.696 ; 12.696 ; 12.696 ; 12.696 ;
; SW[5]      ; RED[3]      ; 13.158 ; 13.158 ; 13.158 ; 13.158 ;
; SW[6]      ; BLUE[2]     ; 13.142 ; 13.142 ; 13.142 ; 13.142 ;
; SW[6]      ; BLUE[3]     ; 12.083 ; 12.083 ; 12.083 ; 12.083 ;
; SW[6]      ; GREEN[1]    ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; SW[6]      ; GREEN[2]    ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; SW[6]      ; GREEN[3]    ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; SW[6]      ; RED[1]      ; 12.725 ; 12.725 ; 12.725 ; 12.725 ;
; SW[6]      ; RED[2]      ; 12.445 ; 12.445 ; 12.445 ; 12.445 ;
; SW[6]      ; RED[3]      ; 12.907 ; 12.907 ; 12.907 ; 12.907 ;
; SW[7]      ; BLUE[2]     ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; SW[7]      ; BLUE[3]     ; 11.001 ; 11.001 ; 11.001 ; 11.001 ;
; SW[7]      ; GREEN[1]    ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; SW[7]      ; GREEN[2]    ; 11.262 ; 11.262 ; 11.262 ; 11.262 ;
; SW[7]      ; GREEN[3]    ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; SW[7]      ; RED[1]      ; 11.849 ; 11.849 ; 11.849 ; 11.849 ;
; SW[7]      ; RED[2]      ; 11.363 ; 11.363 ; 11.363 ; 11.363 ;
; SW[7]      ; RED[3]      ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock_div:inst|clk_div_sig ; -0.181 ; -0.473        ;
; CLK                        ; 1.343  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -0.963 ; -0.963        ;
; clock_div:inst|clk_div_sig ; 0.360  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -1.380 ; -2.380        ;
; clock_div:inst|clk_div_sig ; -0.500 ; -21.000       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:inst|clk_div_sig'                                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.181 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.213      ;
; -0.156 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.188      ;
; -0.146 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.178      ;
; -0.126 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.158      ;
; -0.108 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.140      ;
; -0.101 ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.133      ;
; -0.099 ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.131      ;
; -0.087 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.119      ;
; -0.069 ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.101      ;
; -0.053 ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.085      ;
; -0.052 ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.084      ;
; -0.032 ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.064      ;
; -0.017 ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.049      ;
; -0.003 ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.035      ;
; -0.001 ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.033      ;
; 0.003  ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.029      ;
; 0.019  ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.013      ;
; 0.022  ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.010      ;
; 0.022  ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.010      ;
; 0.030  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.002      ;
; 0.032  ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 1.000      ;
; 0.039  ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; vga_640x480:inst1|hcs[5]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.993      ;
; 0.059  ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.973      ;
; 0.060  ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.972      ;
; 0.066  ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.966      ;
; 0.068  ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.964      ;
; 0.070  ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.962      ;
; 0.089  ; vga_640x480:inst1|vcs[5]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.943      ;
; 0.090  ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.942      ;
; 0.091  ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.941      ;
; 0.094  ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.938      ;
; 0.106  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.926      ;
; 0.108  ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.924      ;
; 0.110  ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.922      ;
; 0.116  ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.916      ;
; 0.125  ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.907      ;
; 0.126  ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.906      ;
; 0.129  ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.903      ;
; 0.135  ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.897      ;
; 0.136  ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.896      ;
; 0.136  ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.896      ;
; 0.136  ; vga_640x480:inst1|vcs[6]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.896      ;
; 0.136  ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.896      ;
; 0.136  ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.896      ;
; 0.139  ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; vga_640x480:inst1|hcs[8]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.893      ;
; 0.141  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.891      ;
; 0.143  ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.889      ;
; 0.143  ; vga_640x480:inst1|hcs[7]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.889      ;
; 0.145  ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.887      ;
; 0.153  ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.879      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|vsenable ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; -0.002     ; 0.874      ;
; 0.156  ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.876      ;
; 0.157  ; vga_640x480:inst1|vcs[7]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.875      ;
; 0.164  ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.868      ;
; 0.168  ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.864      ;
; 0.170  ; vga_640x480:inst1|hcs[1]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.862      ;
; 0.171  ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.861      ;
; 0.174  ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.858      ;
; 0.176  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.856      ;
; 0.177  ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.855      ;
; 0.177  ; vga_640x480:inst1|hcs[6]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.855      ;
; 0.183  ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.849      ;
; 0.187  ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.845      ;
; 0.197  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.835      ;
; 0.199  ; vga_640x480:inst1|vcs[0]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.833      ;
; 0.201  ; vga_640x480:inst1|hcs[0]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.831      ;
; 0.204  ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.828      ;
; 0.204  ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.828      ;
; 0.204  ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.828      ;
; 0.206  ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.826      ;
; 0.207  ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.825      ;
; 0.207  ; vga_640x480:inst1|hcs[9]   ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.825      ;
; 0.208  ; vga_640x480:inst1|vcs[8]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.824      ;
; 0.211  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.821      ;
; 0.218  ; vga_640x480:inst1|hcs[2]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.814      ;
; 0.224  ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.808      ;
; 0.235  ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; vga_640x480:inst1|hcs[4]   ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.793      ;
; 0.239  ; vga_640x480:inst1|hcs[3]   ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.793      ;
; 0.241  ; vga_640x480:inst1|vcs[2]   ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.791      ;
; 0.246  ; vga_640x480:inst1|vcs[1]   ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.786      ;
; 0.250  ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.782      ;
; 0.251  ; vga_640x480:inst1|vcs[9]   ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.781      ;
; 0.255  ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.777      ;
; 0.259  ; vga_640x480:inst1|vcs[3]   ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.773      ;
; 0.271  ; vga_640x480:inst1|vcs[4]   ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 1.000        ; 0.000      ; 0.761      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                             ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.343 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; 1.000        ; 1.037      ; 0.367      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                               ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.963 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; CLK         ; -0.500       ; 1.037      ; 0.367      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:inst|clk_div_sig'                                                                                                                    ;
+-------+--------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.360 ; vga_640x480:inst1|hcs[2] ; vga_640x480:inst1|hcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; vga_640x480:inst1|hcs[7] ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; vga_640x480:inst1|vcs[8] ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; vga_640x480:inst1|vcs[6] ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; vga_640x480:inst1|hcs[7] ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; vga_640x480:inst1|hcs[1] ; vga_640x480:inst1|hcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_640x480:inst1|vcs[0] ; vga_640x480:inst1|vcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; vga_640x480:inst1|vcs[7] ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; vga_640x480:inst1|hcs[6] ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.533      ;
; 0.410 ; vga_640x480:inst1|hcs[9] ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.562      ;
; 0.420 ; vga_640x480:inst1|vcs[9] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.572      ;
; 0.421 ; vga_640x480:inst1|vcs[8] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.573      ;
; 0.423 ; vga_640x480:inst1|vcs[8] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.575      ;
; 0.463 ; vga_640x480:inst1|hcs[5] ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.615      ;
; 0.478 ; vga_640x480:inst1|vcs[7] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; vga_640x480:inst1|vcs[7] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.637      ;
; 0.486 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.638      ;
; 0.498 ; vga_640x480:inst1|hcs[2] ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; vga_640x480:inst1|hcs[0] ; vga_640x480:inst1|hcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; vga_640x480:inst1|vcs[6] ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; vga_640x480:inst1|vcs[1] ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.657      ;
; 0.511 ; vga_640x480:inst1|hcs[1] ; vga_640x480:inst1|hcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; vga_640x480:inst1|vcs[7] ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; vga_640x480:inst1|hcs[6] ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.673      ;
; 0.533 ; vga_640x480:inst1|hcs[2] ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; vga_640x480:inst1|hcs[0] ; vga_640x480:inst1|hcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; vga_640x480:inst1|vcs[8] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; vga_640x480:inst1|vcs[6] ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; vga_640x480:inst1|vcs[9] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; vga_640x480:inst1|hcs[1] ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga_640x480:inst1|vcs[6] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; vga_640x480:inst1|vcs[6] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; vga_640x480:inst1|vcs[0] ; vga_640x480:inst1|vcs[2]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.704      ;
; 0.554 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; vga_640x480:inst1|hcs[5] ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.707      ;
; 0.562 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.716      ;
; 0.571 ; vga_640x480:inst1|hcs[0] ; vga_640x480:inst1|hcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.726      ;
; 0.581 ; vga_640x480:inst1|hcs[1] ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.733      ;
; 0.586 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.738      ;
; 0.590 ; vga_640x480:inst1|hcs[5] ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.742      ;
; 0.596 ; vga_640x480:inst1|vcs[7] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; vga_640x480:inst1|hcs[5] ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_640x480:inst1|hcs[0] ; vga_640x480:inst1|hcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; vga_640x480:inst1|hcs[0] ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; vga_640x480:inst1|vcs[4] ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.761      ;
; 0.611 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.763      ;
; 0.619 ; vga_640x480:inst1|hcs[8] ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.777      ;
; 0.629 ; vga_640x480:inst1|vcs[9] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.781      ;
; 0.629 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[3]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.781      ;
; 0.634 ; vga_640x480:inst1|vcs[1] ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.786      ;
; 0.639 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; vga_640x480:inst1|hcs[4] ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.793      ;
; 0.645 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.797      ;
; 0.656 ; vga_640x480:inst1|vcs[3] ; vga_640x480:inst1|vcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.808      ;
; 0.662 ; vga_640x480:inst1|hcs[2] ; vga_640x480:inst1|hcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.814      ;
; 0.665 ; vga_640x480:inst1|vcs[6] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.817      ;
; 0.667 ; vga_640x480:inst1|hcs[8] ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.819      ;
; 0.669 ; vga_640x480:inst1|vcs[1] ; vga_640x480:inst1|vcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.821      ;
; 0.671 ; vga_640x480:inst1|vcs[1] ; vga_640x480:inst1|vcs[1]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.823      ;
; 0.673 ; vga_640x480:inst1|hcs[9] ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; vga_640x480:inst1|hcs[9] ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; vga_640x480:inst1|vcs[2] ; vga_640x480:inst1|vcs[6]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; vga_640x480:inst1|hcs[9] ; vga_640x480:inst1|hcs[8]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; vga_640x480:inst1|hcs[9] ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; vga_640x480:inst1|hcs[0] ; vga_640x480:inst1|vsenable ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; vga_640x480:inst1|vcs[5] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; vga_640x480:inst1|vcs[0] ; vga_640x480:inst1|vcs[4]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; vga_640x480:inst1|vcs[1] ; vga_640x480:inst1|vcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.834      ;
; 0.693 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[5]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[0]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.845      ;
; 0.695 ; vga_640x480:inst1|hcs[3] ; vga_640x480:inst1|hcs[9]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; vga_640x480:inst1|hcs[2] ; vga_640x480:inst1|hcs[7]   ; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 0.000        ; 0.000      ; 0.849      ;
+-------+--------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clock_div:inst|clk_div_sig ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_div:inst|clk_div_sig ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst|clk_div_sig|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|clk_div_sig|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:inst|clk_div_sig'                                                                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|hcs[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vcs[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vsenable        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; vga_640x480:inst1|vsenable        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|hcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[8]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vcs[9]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vsenable|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst1|vsenable|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst|clk_div_sig ; Rise       ; inst|clk_div_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; RST       ; clock_div:inst|clk_div_sig ; 2.926 ; 2.926 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; RST       ; clock_div:inst|clk_div_sig ; -2.806 ; -2.806 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BLUE[*]   ; clock_div:inst|clk_div_sig ; 11.434 ; 11.434 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[2]  ; clock_div:inst|clk_div_sig ; 11.247 ; 11.247 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[3]  ; clock_div:inst|clk_div_sig ; 11.434 ; 11.434 ; Rise       ; clock_div:inst|clk_div_sig ;
; GREEN[*]  ; clock_div:inst|clk_div_sig ; 11.333 ; 11.333 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[1] ; clock_div:inst|clk_div_sig ; 11.137 ; 11.137 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[2] ; clock_div:inst|clk_div_sig ; 11.333 ; 11.333 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[3] ; clock_div:inst|clk_div_sig ; 10.963 ; 10.963 ; Rise       ; clock_div:inst|clk_div_sig ;
; RED[*]    ; clock_div:inst|clk_div_sig ; 11.451 ; 11.451 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[1]   ; clock_div:inst|clk_div_sig ; 11.451 ; 11.451 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[2]   ; clock_div:inst|clk_div_sig ; 11.259 ; 11.259 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[3]   ; clock_div:inst|clk_div_sig ; 11.214 ; 11.214 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_HS    ; clock_div:inst|clk_div_sig ; 5.093  ; 5.093  ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_VS    ; clock_div:inst|clk_div_sig ; 4.673  ; 4.673  ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BLUE[*]   ; clock_div:inst|clk_div_sig ; 5.359 ; 5.359 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[2]  ; clock_div:inst|clk_div_sig ; 5.807 ; 5.807 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[3]  ; clock_div:inst|clk_div_sig ; 5.359 ; 5.359 ; Rise       ; clock_div:inst|clk_div_sig ;
; GREEN[*]  ; clock_div:inst|clk_div_sig ; 5.229 ; 5.229 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[1] ; clock_div:inst|clk_div_sig ; 5.705 ; 5.705 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[2] ; clock_div:inst|clk_div_sig ; 5.479 ; 5.479 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[3] ; clock_div:inst|clk_div_sig ; 5.229 ; 5.229 ; Rise       ; clock_div:inst|clk_div_sig ;
; RED[*]    ; clock_div:inst|clk_div_sig ; 5.486 ; 5.486 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[1]   ; clock_div:inst|clk_div_sig ; 5.655 ; 5.655 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[2]   ; clock_div:inst|clk_div_sig ; 5.486 ; 5.486 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[3]   ; clock_div:inst|clk_div_sig ; 5.677 ; 5.677 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_HS    ; clock_div:inst|clk_div_sig ; 4.925 ; 4.925 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_VS    ; clock_div:inst|clk_div_sig ; 4.295 ; 4.295 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; BLUE[2]     ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; SW[0]      ; BLUE[3]     ; 10.393 ; 10.393 ; 10.393 ; 10.393 ;
; SW[0]      ; GREEN[1]    ; 10.096 ; 10.096 ; 10.096 ; 10.096 ;
; SW[0]      ; GREEN[2]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; SW[0]      ; GREEN[3]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; SW[0]      ; RED[1]      ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; SW[0]      ; RED[2]      ; 9.778  ; 9.778  ; 9.778  ; 9.778  ;
; SW[0]      ; RED[3]      ; 9.905  ; 9.905  ; 9.905  ; 9.905  ;
; SW[1]      ; BLUE[2]     ; 9.959  ; 9.959  ; 9.959  ; 9.959  ;
; SW[1]      ; BLUE[3]     ; 10.146 ; 10.146 ; 10.146 ; 10.146 ;
; SW[1]      ; GREEN[1]    ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; SW[1]      ; GREEN[2]    ; 9.569  ; 9.569  ; 9.569  ; 9.569  ;
; SW[1]      ; GREEN[3]    ; 9.496  ; 9.496  ; 9.496  ; 9.496  ;
; SW[1]      ; RED[1]      ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; SW[1]      ; RED[2]      ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; SW[1]      ; RED[3]      ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; SW[2]      ; BLUE[2]     ; 9.861  ; 9.861  ; 9.861  ; 9.861  ;
; SW[2]      ; BLUE[3]     ; 10.048 ; 10.048 ; 10.048 ; 10.048 ;
; SW[2]      ; GREEN[1]    ; 9.751  ; 9.751  ; 9.751  ; 9.751  ;
; SW[2]      ; GREEN[2]    ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; SW[2]      ; GREEN[3]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; SW[2]      ; RED[1]      ; 10.065 ; 10.065 ; 10.065 ; 10.065 ;
; SW[2]      ; RED[2]      ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; SW[2]      ; RED[3]      ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; SW[3]      ; BLUE[2]     ; 9.369  ; 9.369  ; 9.369  ; 9.369  ;
; SW[3]      ; BLUE[3]     ; 9.396  ; 9.396  ; 9.396  ; 9.396  ;
; SW[3]      ; GREEN[1]    ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; SW[3]      ; GREEN[2]    ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; SW[3]      ; GREEN[3]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; SW[3]      ; RED[1]      ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; SW[3]      ; RED[2]      ; 9.050  ; 9.050  ; 9.050  ; 9.050  ;
; SW[3]      ; RED[3]      ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; SW[4]      ; BLUE[2]     ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; SW[4]      ; BLUE[3]     ; 9.995  ; 9.995  ; 9.995  ; 9.995  ;
; SW[4]      ; GREEN[1]    ; 10.184 ; 10.184 ; 10.184 ; 10.184 ;
; SW[4]      ; GREEN[2]    ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; SW[4]      ; GREEN[3]    ; 9.590  ; 9.590  ; 9.590  ; 9.590  ;
; SW[4]      ; RED[1]      ; 10.421 ; 10.421 ; 10.421 ; 10.421 ;
; SW[4]      ; RED[2]      ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; SW[4]      ; RED[3]      ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW[5]      ; BLUE[2]     ; 9.570  ; 9.570  ; 9.570  ; 9.570  ;
; SW[5]      ; BLUE[3]     ; 9.455  ; 9.455  ; 9.455  ; 9.455  ;
; SW[5]      ; GREEN[1]    ; 10.046 ; 10.046 ; 10.046 ; 10.046 ;
; SW[5]      ; GREEN[2]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; SW[5]      ; GREEN[3]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; SW[5]      ; RED[1]      ; 10.283 ; 10.283 ; 10.283 ; 10.283 ;
; SW[5]      ; RED[2]      ; 9.607  ; 9.607  ; 9.607  ; 9.607  ;
; SW[5]      ; RED[3]      ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; SW[6]      ; BLUE[2]     ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; SW[6]      ; BLUE[3]     ; 8.563  ; 8.563  ; 8.563  ; 8.563  ;
; SW[6]      ; GREEN[1]    ; 9.725  ; 9.725  ; 9.725  ; 9.725  ;
; SW[6]      ; GREEN[2]    ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; SW[6]      ; GREEN[3]    ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; SW[6]      ; RED[1]      ; 9.962  ; 9.962  ; 9.962  ; 9.962  ;
; SW[6]      ; RED[2]      ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; SW[6]      ; RED[3]      ; 9.591  ; 9.591  ; 9.591  ; 9.591  ;
; SW[7]      ; BLUE[2]     ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; SW[7]      ; BLUE[3]     ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; SW[7]      ; GREEN[1]    ; 8.910  ; 8.910  ; 8.910  ; 8.910  ;
; SW[7]      ; GREEN[2]    ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; SW[7]      ; GREEN[3]    ; 6.310  ; 6.310  ; 6.310  ; 6.310  ;
; SW[7]      ; RED[1]      ; 6.494  ; 6.494  ; 6.494  ; 6.494  ;
; SW[7]      ; RED[2]      ; 6.401  ; 6.401  ; 6.401  ; 6.401  ;
; SW[7]      ; RED[3]      ; 6.458  ; 6.458  ; 6.458  ; 6.458  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; BLUE[2]     ; 6.126 ; 5.656 ; 5.656 ; 6.126 ;
; SW[0]      ; BLUE[3]     ; 5.661 ; 5.208 ; 5.208 ; 5.661 ;
; SW[0]      ; GREEN[1]    ; 5.721 ; 5.554 ; 5.554 ; 5.721 ;
; SW[0]      ; GREEN[2]    ; 5.752 ; 5.302 ; 5.302 ; 5.752 ;
; SW[0]      ; GREEN[3]    ; 5.685 ; 5.078 ; 5.078 ; 5.685 ;
; SW[0]      ; RED[1]      ; 5.880 ; 5.504 ; 5.504 ; 5.880 ;
; SW[0]      ; RED[2]      ; 5.812 ; 5.335 ; 5.335 ; 5.812 ;
; SW[0]      ; RED[3]      ; 5.948 ; 5.526 ; 5.526 ; 5.948 ;
; SW[1]      ; BLUE[2]     ; 5.864 ; 5.961 ; 5.961 ; 5.864 ;
; SW[1]      ; BLUE[3]     ; 5.416 ; 5.565 ; 5.565 ; 5.416 ;
; SW[1]      ; GREEN[1]    ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; SW[1]      ; GREEN[2]    ; 5.536 ; 5.656 ; 5.656 ; 5.536 ;
; SW[1]      ; GREEN[3]    ; 5.286 ; 5.474 ; 5.474 ; 5.286 ;
; SW[1]      ; RED[1]      ; 5.712 ; 5.784 ; 5.784 ; 5.712 ;
; SW[1]      ; RED[2]      ; 5.543 ; 5.716 ; 5.716 ; 5.543 ;
; SW[1]      ; RED[3]      ; 5.734 ; 5.852 ; 5.852 ; 5.734 ;
; SW[2]      ; BLUE[2]     ; 5.727 ; 5.988 ; 5.988 ; 5.727 ;
; SW[2]      ; BLUE[3]     ; 5.279 ; 5.540 ; 5.540 ; 5.279 ;
; SW[2]      ; GREEN[1]    ; 5.625 ; 5.632 ; 5.632 ; 5.625 ;
; SW[2]      ; GREEN[2]    ; 5.399 ; 5.634 ; 5.634 ; 5.399 ;
; SW[2]      ; GREEN[3]    ; 5.149 ; 5.410 ; 5.410 ; 5.149 ;
; SW[2]      ; RED[1]      ; 5.575 ; 5.791 ; 5.791 ; 5.575 ;
; SW[2]      ; RED[2]      ; 5.406 ; 5.667 ; 5.667 ; 5.406 ;
; SW[2]      ; RED[3]      ; 5.597 ; 5.858 ; 5.858 ; 5.597 ;
; SW[3]      ; BLUE[2]     ; 5.232 ; 5.861 ; 5.861 ; 5.232 ;
; SW[3]      ; BLUE[3]     ; 4.784 ; 5.396 ; 5.396 ; 4.784 ;
; SW[3]      ; GREEN[1]    ; 5.130 ; 5.456 ; 5.456 ; 5.130 ;
; SW[3]      ; GREEN[2]    ; 4.904 ; 5.487 ; 5.487 ; 4.904 ;
; SW[3]      ; GREEN[3]    ; 4.654 ; 5.393 ; 5.393 ; 4.654 ;
; SW[3]      ; RED[1]      ; 5.080 ; 5.615 ; 5.615 ; 5.080 ;
; SW[3]      ; RED[2]      ; 4.911 ; 5.547 ; 5.547 ; 4.911 ;
; SW[3]      ; RED[3]      ; 5.102 ; 5.683 ; 5.683 ; 5.102 ;
; SW[4]      ; BLUE[2]     ; 5.835 ; 5.835 ; 5.835 ; 5.835 ;
; SW[4]      ; BLUE[3]     ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; SW[4]      ; GREEN[1]    ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; SW[4]      ; GREEN[2]    ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[4]      ; GREEN[3]    ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[4]      ; RED[1]      ; 5.628 ; 5.628 ; 5.628 ; 5.628 ;
; SW[4]      ; RED[2]      ; 5.514 ; 5.514 ; 5.514 ; 5.514 ;
; SW[4]      ; RED[3]      ; 5.663 ; 5.663 ; 5.663 ; 5.663 ;
; SW[5]      ; BLUE[2]     ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; SW[5]      ; BLUE[3]     ; 5.406 ; 5.406 ; 5.406 ; 5.406 ;
; SW[5]      ; GREEN[1]    ; 5.505 ; 5.505 ; 5.505 ; 5.505 ;
; SW[5]      ; GREEN[2]    ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; SW[5]      ; GREEN[3]    ; 5.276 ; 5.276 ; 5.276 ; 5.276 ;
; SW[5]      ; RED[1]      ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; SW[5]      ; RED[2]      ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; SW[5]      ; RED[3]      ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[6]      ; BLUE[2]     ; 5.685 ; 5.685 ; 5.685 ; 5.685 ;
; SW[6]      ; BLUE[3]     ; 5.237 ; 5.237 ; 5.237 ; 5.237 ;
; SW[6]      ; GREEN[1]    ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[6]      ; GREEN[2]    ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; SW[6]      ; GREEN[3]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[6]      ; RED[1]      ; 5.478 ; 5.478 ; 5.478 ; 5.478 ;
; SW[6]      ; RED[2]      ; 5.364 ; 5.364 ; 5.364 ; 5.364 ;
; SW[6]      ; RED[3]      ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; SW[7]      ; BLUE[2]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[7]      ; BLUE[3]     ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; SW[7]      ; GREEN[1]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[7]      ; GREEN[2]    ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[7]      ; GREEN[3]    ; 4.631 ; 4.631 ; 4.631 ; 4.631 ;
; SW[7]      ; RED[1]      ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[7]      ; RED[2]      ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; SW[7]      ; RED[3]      ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -1.958  ; -1.864 ; N/A      ; N/A     ; -1.631              ;
;  CLK                        ; 1.343   ; -1.864 ; N/A      ; N/A     ; -1.631              ;
;  clock_div:inst|clk_div_sig ; -1.958  ; 0.360  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS             ; -26.612 ; -1.864 ; 0.0      ; 0.0     ; -28.515             ;
;  CLK                        ; 0.000   ; -1.864 ; N/A      ; N/A     ; -2.853              ;
;  clock_div:inst|clk_div_sig ; -26.612 ; 0.000  ; N/A      ; N/A     ; -25.662             ;
+-----------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; RST       ; clock_div:inst|clk_div_sig ; 6.181 ; 6.181 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; RST       ; clock_div:inst|clk_div_sig ; -2.806 ; -2.806 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; BLUE[*]   ; clock_div:inst|clk_div_sig ; 27.516 ; 27.516 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[2]  ; clock_div:inst|clk_div_sig ; 27.077 ; 27.077 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[3]  ; clock_div:inst|clk_div_sig ; 27.516 ; 27.516 ; Rise       ; clock_div:inst|clk_div_sig ;
; GREEN[*]  ; clock_div:inst|clk_div_sig ; 27.036 ; 27.036 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[1] ; clock_div:inst|clk_div_sig ; 27.036 ; 27.036 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[2] ; clock_div:inst|clk_div_sig ; 26.688 ; 26.688 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[3] ; clock_div:inst|clk_div_sig ; 25.606 ; 25.606 ; Rise       ; clock_div:inst|clk_div_sig ;
; RED[*]    ; clock_div:inst|clk_div_sig ; 27.572 ; 27.572 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[1]   ; clock_div:inst|clk_div_sig ; 27.572 ; 27.572 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[2]   ; clock_div:inst|clk_div_sig ; 26.553 ; 26.553 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[3]   ; clock_div:inst|clk_div_sig ; 26.452 ; 26.452 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_HS    ; clock_div:inst|clk_div_sig ; 10.479 ; 10.479 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_VS    ; clock_div:inst|clk_div_sig ; 9.330  ; 9.330  ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; BLUE[*]   ; clock_div:inst|clk_div_sig ; 5.359 ; 5.359 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[2]  ; clock_div:inst|clk_div_sig ; 5.807 ; 5.807 ; Rise       ; clock_div:inst|clk_div_sig ;
;  BLUE[3]  ; clock_div:inst|clk_div_sig ; 5.359 ; 5.359 ; Rise       ; clock_div:inst|clk_div_sig ;
; GREEN[*]  ; clock_div:inst|clk_div_sig ; 5.229 ; 5.229 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[1] ; clock_div:inst|clk_div_sig ; 5.705 ; 5.705 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[2] ; clock_div:inst|clk_div_sig ; 5.479 ; 5.479 ; Rise       ; clock_div:inst|clk_div_sig ;
;  GREEN[3] ; clock_div:inst|clk_div_sig ; 5.229 ; 5.229 ; Rise       ; clock_div:inst|clk_div_sig ;
; RED[*]    ; clock_div:inst|clk_div_sig ; 5.486 ; 5.486 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[1]   ; clock_div:inst|clk_div_sig ; 5.655 ; 5.655 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[2]   ; clock_div:inst|clk_div_sig ; 5.486 ; 5.486 ; Rise       ; clock_div:inst|clk_div_sig ;
;  RED[3]   ; clock_div:inst|clk_div_sig ; 5.677 ; 5.677 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_HS    ; clock_div:inst|clk_div_sig ; 4.925 ; 4.925 ; Rise       ; clock_div:inst|clk_div_sig ;
; VGA_VS    ; clock_div:inst|clk_div_sig ; 4.295 ; 4.295 ; Rise       ; clock_div:inst|clk_div_sig ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; BLUE[2]     ; 25.225 ; 25.225 ; 25.225 ; 25.225 ;
; SW[0]      ; BLUE[3]     ; 25.664 ; 25.664 ; 25.664 ; 25.664 ;
; SW[0]      ; GREEN[1]    ; 25.184 ; 25.184 ; 25.184 ; 25.184 ;
; SW[0]      ; GREEN[2]    ; 24.463 ; 24.463 ; 24.463 ; 24.463 ;
; SW[0]      ; GREEN[3]    ; 23.652 ; 23.652 ; 23.652 ; 23.652 ;
; SW[0]      ; RED[1]      ; 25.720 ; 25.720 ; 25.720 ; 25.720 ;
; SW[0]      ; RED[2]      ; 24.463 ; 24.463 ; 24.463 ; 24.463 ;
; SW[0]      ; RED[3]      ; 24.523 ; 24.523 ; 24.523 ; 24.523 ;
; SW[1]      ; BLUE[2]     ; 24.500 ; 24.500 ; 24.500 ; 24.500 ;
; SW[1]      ; BLUE[3]     ; 24.939 ; 24.939 ; 24.939 ; 24.939 ;
; SW[1]      ; GREEN[1]    ; 24.459 ; 24.459 ; 24.459 ; 24.459 ;
; SW[1]      ; GREEN[2]    ; 23.738 ; 23.738 ; 23.738 ; 23.738 ;
; SW[1]      ; GREEN[3]    ; 22.927 ; 22.927 ; 22.927 ; 22.927 ;
; SW[1]      ; RED[1]      ; 24.995 ; 24.995 ; 24.995 ; 24.995 ;
; SW[1]      ; RED[2]      ; 23.738 ; 23.738 ; 23.738 ; 23.738 ;
; SW[1]      ; RED[3]      ; 24.020 ; 24.020 ; 24.020 ; 24.020 ;
; SW[2]      ; BLUE[2]     ; 24.188 ; 24.188 ; 24.188 ; 24.188 ;
; SW[2]      ; BLUE[3]     ; 24.627 ; 24.627 ; 24.627 ; 24.627 ;
; SW[2]      ; GREEN[1]    ; 24.168 ; 24.168 ; 24.168 ; 24.168 ;
; SW[2]      ; GREEN[2]    ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; SW[2]      ; GREEN[3]    ; 22.876 ; 22.876 ; 22.876 ; 22.876 ;
; SW[2]      ; RED[1]      ; 24.720 ; 24.720 ; 24.720 ; 24.720 ;
; SW[2]      ; RED[2]      ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; SW[2]      ; RED[3]      ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; SW[3]      ; BLUE[2]     ; 23.143 ; 23.143 ; 23.143 ; 23.143 ;
; SW[3]      ; BLUE[3]     ; 22.999 ; 22.999 ; 22.999 ; 22.999 ;
; SW[3]      ; GREEN[1]    ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; SW[3]      ; GREEN[2]    ; 22.247 ; 22.247 ; 22.247 ; 22.247 ;
; SW[3]      ; GREEN[3]    ; 21.844 ; 21.844 ; 21.844 ; 21.844 ;
; SW[3]      ; RED[1]      ; 23.844 ; 23.844 ; 23.844 ; 23.844 ;
; SW[3]      ; RED[2]      ; 22.308 ; 22.308 ; 22.308 ; 22.308 ;
; SW[3]      ; RED[3]      ; 23.252 ; 23.252 ; 23.252 ; 23.252 ;
; SW[4]      ; BLUE[2]     ; 24.871 ; 24.871 ; 24.871 ; 24.871 ;
; SW[4]      ; BLUE[3]     ; 24.727 ; 24.727 ; 24.727 ; 24.727 ;
; SW[4]      ; GREEN[1]    ; 25.484 ; 25.484 ; 25.484 ; 25.484 ;
; SW[4]      ; GREEN[2]    ; 23.975 ; 23.975 ; 23.975 ; 23.975 ;
; SW[4]      ; GREEN[3]    ; 23.572 ; 23.572 ; 23.572 ; 23.572 ;
; SW[4]      ; RED[1]      ; 26.036 ; 26.036 ; 26.036 ; 26.036 ;
; SW[4]      ; RED[2]      ; 24.331 ; 24.331 ; 24.331 ; 24.331 ;
; SW[4]      ; RED[3]      ; 25.302 ; 25.302 ; 25.302 ; 25.302 ;
; SW[5]      ; BLUE[2]     ; 23.522 ; 23.522 ; 23.522 ; 23.522 ;
; SW[5]      ; BLUE[3]     ; 23.288 ; 23.288 ; 23.288 ; 23.288 ;
; SW[5]      ; GREEN[1]    ; 24.903 ; 24.903 ; 24.903 ; 24.903 ;
; SW[5]      ; GREEN[2]    ; 22.856 ; 22.856 ; 22.856 ; 22.856 ;
; SW[5]      ; GREEN[3]    ; 22.813 ; 22.813 ; 22.813 ; 22.813 ;
; SW[5]      ; RED[1]      ; 25.455 ; 25.455 ; 25.455 ; 25.455 ;
; SW[5]      ; RED[2]      ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; SW[5]      ; RED[3]      ; 24.721 ; 24.721 ; 24.721 ; 24.721 ;
; SW[6]      ; BLUE[2]     ; 22.520 ; 22.520 ; 22.520 ; 22.520 ;
; SW[6]      ; BLUE[3]     ; 21.528 ; 21.528 ; 21.528 ; 21.528 ;
; SW[6]      ; GREEN[1]    ; 24.167 ; 24.167 ; 24.167 ; 24.167 ;
; SW[6]      ; GREEN[2]    ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; SW[6]      ; GREEN[3]    ; 20.363 ; 20.363 ; 20.363 ; 20.363 ;
; SW[6]      ; RED[1]      ; 24.719 ; 24.719 ; 24.719 ; 24.719 ;
; SW[6]      ; RED[2]      ; 23.014 ; 23.014 ; 23.014 ; 23.014 ;
; SW[6]      ; RED[3]      ; 23.985 ; 23.985 ; 23.985 ; 23.985 ;
; SW[7]      ; BLUE[2]     ; 21.312 ; 21.312 ; 21.312 ; 21.312 ;
; SW[7]      ; BLUE[3]     ; 20.352 ; 20.352 ; 20.352 ; 20.352 ;
; SW[7]      ; GREEN[1]    ; 22.261 ; 22.261 ; 22.261 ; 22.261 ;
; SW[7]      ; GREEN[2]    ; 17.233 ; 17.233 ; 17.233 ; 17.233 ;
; SW[7]      ; GREEN[3]    ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; SW[7]      ; RED[1]      ; 16.226 ; 16.226 ; 16.226 ; 16.226 ;
; SW[7]      ; RED[2]      ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; SW[7]      ; RED[3]      ; 16.072 ; 16.072 ; 16.072 ; 16.072 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; BLUE[2]     ; 6.126 ; 5.656 ; 5.656 ; 6.126 ;
; SW[0]      ; BLUE[3]     ; 5.661 ; 5.208 ; 5.208 ; 5.661 ;
; SW[0]      ; GREEN[1]    ; 5.721 ; 5.554 ; 5.554 ; 5.721 ;
; SW[0]      ; GREEN[2]    ; 5.752 ; 5.302 ; 5.302 ; 5.752 ;
; SW[0]      ; GREEN[3]    ; 5.685 ; 5.078 ; 5.078 ; 5.685 ;
; SW[0]      ; RED[1]      ; 5.880 ; 5.504 ; 5.504 ; 5.880 ;
; SW[0]      ; RED[2]      ; 5.812 ; 5.335 ; 5.335 ; 5.812 ;
; SW[0]      ; RED[3]      ; 5.948 ; 5.526 ; 5.526 ; 5.948 ;
; SW[1]      ; BLUE[2]     ; 5.864 ; 5.961 ; 5.961 ; 5.864 ;
; SW[1]      ; BLUE[3]     ; 5.416 ; 5.565 ; 5.565 ; 5.416 ;
; SW[1]      ; GREEN[1]    ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; SW[1]      ; GREEN[2]    ; 5.536 ; 5.656 ; 5.656 ; 5.536 ;
; SW[1]      ; GREEN[3]    ; 5.286 ; 5.474 ; 5.474 ; 5.286 ;
; SW[1]      ; RED[1]      ; 5.712 ; 5.784 ; 5.784 ; 5.712 ;
; SW[1]      ; RED[2]      ; 5.543 ; 5.716 ; 5.716 ; 5.543 ;
; SW[1]      ; RED[3]      ; 5.734 ; 5.852 ; 5.852 ; 5.734 ;
; SW[2]      ; BLUE[2]     ; 5.727 ; 5.988 ; 5.988 ; 5.727 ;
; SW[2]      ; BLUE[3]     ; 5.279 ; 5.540 ; 5.540 ; 5.279 ;
; SW[2]      ; GREEN[1]    ; 5.625 ; 5.632 ; 5.632 ; 5.625 ;
; SW[2]      ; GREEN[2]    ; 5.399 ; 5.634 ; 5.634 ; 5.399 ;
; SW[2]      ; GREEN[3]    ; 5.149 ; 5.410 ; 5.410 ; 5.149 ;
; SW[2]      ; RED[1]      ; 5.575 ; 5.791 ; 5.791 ; 5.575 ;
; SW[2]      ; RED[2]      ; 5.406 ; 5.667 ; 5.667 ; 5.406 ;
; SW[2]      ; RED[3]      ; 5.597 ; 5.858 ; 5.858 ; 5.597 ;
; SW[3]      ; BLUE[2]     ; 5.232 ; 5.861 ; 5.861 ; 5.232 ;
; SW[3]      ; BLUE[3]     ; 4.784 ; 5.396 ; 5.396 ; 4.784 ;
; SW[3]      ; GREEN[1]    ; 5.130 ; 5.456 ; 5.456 ; 5.130 ;
; SW[3]      ; GREEN[2]    ; 4.904 ; 5.487 ; 5.487 ; 4.904 ;
; SW[3]      ; GREEN[3]    ; 4.654 ; 5.393 ; 5.393 ; 4.654 ;
; SW[3]      ; RED[1]      ; 5.080 ; 5.615 ; 5.615 ; 5.080 ;
; SW[3]      ; RED[2]      ; 4.911 ; 5.547 ; 5.547 ; 4.911 ;
; SW[3]      ; RED[3]      ; 5.102 ; 5.683 ; 5.683 ; 5.102 ;
; SW[4]      ; BLUE[2]     ; 5.835 ; 5.835 ; 5.835 ; 5.835 ;
; SW[4]      ; BLUE[3]     ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; SW[4]      ; GREEN[1]    ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; SW[4]      ; GREEN[2]    ; 5.378 ; 5.378 ; 5.378 ; 5.378 ;
; SW[4]      ; GREEN[3]    ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[4]      ; RED[1]      ; 5.628 ; 5.628 ; 5.628 ; 5.628 ;
; SW[4]      ; RED[2]      ; 5.514 ; 5.514 ; 5.514 ; 5.514 ;
; SW[4]      ; RED[3]      ; 5.663 ; 5.663 ; 5.663 ; 5.663 ;
; SW[5]      ; BLUE[2]     ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; SW[5]      ; BLUE[3]     ; 5.406 ; 5.406 ; 5.406 ; 5.406 ;
; SW[5]      ; GREEN[1]    ; 5.505 ; 5.505 ; 5.505 ; 5.505 ;
; SW[5]      ; GREEN[2]    ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; SW[5]      ; GREEN[3]    ; 5.276 ; 5.276 ; 5.276 ; 5.276 ;
; SW[5]      ; RED[1]      ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; SW[5]      ; RED[2]      ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; SW[5]      ; RED[3]      ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[6]      ; BLUE[2]     ; 5.685 ; 5.685 ; 5.685 ; 5.685 ;
; SW[6]      ; BLUE[3]     ; 5.237 ; 5.237 ; 5.237 ; 5.237 ;
; SW[6]      ; GREEN[1]    ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[6]      ; GREEN[2]    ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; SW[6]      ; GREEN[3]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[6]      ; RED[1]      ; 5.478 ; 5.478 ; 5.478 ; 5.478 ;
; SW[6]      ; RED[2]      ; 5.364 ; 5.364 ; 5.364 ; 5.364 ;
; SW[6]      ; RED[3]      ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; SW[7]      ; BLUE[2]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[7]      ; BLUE[3]     ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; SW[7]      ; GREEN[1]    ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[7]      ; GREEN[2]    ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[7]      ; GREEN[3]    ; 4.631 ; 4.631 ; 4.631 ; 4.631 ;
; SW[7]      ; RED[1]      ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[7]      ; RED[2]      ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; SW[7]      ; RED[3]      ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clock_div:inst|clk_div_sig ; CLK                        ; 1        ; 1        ; 0        ; 0        ;
; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 200      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clock_div:inst|clk_div_sig ; CLK                        ; 1        ; 1        ; 0        ; 0        ;
; clock_div:inst|clk_div_sig ; clock_div:inst|clk_div_sig ; 200      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 238   ; 238  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 20 14:27:18 2024
Info: Command: quartus_sta Lab11 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div:inst|clk_div_sig clock_div:inst|clk_div_sig
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.958
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.958       -26.612 clock_div:inst|clk_div_sig 
    Info (332119):     2.116         0.000 CLK 
Info (332146): Worst-case hold slack is -1.864
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.864        -1.864 CLK 
    Info (332119):     0.890         0.000 clock_div:inst|clk_div_sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -2.853 CLK 
    Info (332119):    -0.611       -25.662 clock_div:inst|clk_div_sig 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.181        -0.473 clock_div:inst|clk_div_sig 
    Info (332119):     1.343         0.000 CLK 
Info (332146): Worst-case hold slack is -0.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.963        -0.963 CLK 
    Info (332119):     0.360         0.000 clock_div:inst|clk_div_sig 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLK 
    Info (332119):    -0.500       -21.000 clock_div:inst|clk_div_sig 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4585 megabytes
    Info: Processing ended: Wed Nov 20 14:27:23 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


