TimeQuest Timing Analyzer report for async_general
Wed Sep 25 23:19:11 2019
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'Clk'
 12. Slow 1200mV 85C Model Hold: 'Clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clk'
 26. Slow 1200mV 0C Model Hold: 'Clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'Clk'
 39. Fast 1200mV 0C Model Hold: 'Clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; async_general                                                   ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 454.34 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -1.201 ; -15.468            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -22.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                   ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.201 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.061     ; 2.135      ;
; -1.053 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.987      ;
; -1.052 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.986      ;
; -1.034 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.318      ;
; -1.032 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.316      ;
; -1.022 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.306      ;
; -1.021 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.305      ;
; -1.018 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.302      ;
; -1.006 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.940      ;
; -0.973 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.257      ;
; -0.964 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.248      ;
; -0.962 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.246      ;
; -0.952 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.236      ;
; -0.951 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.235      ;
; -0.948 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.232      ;
; -0.948 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.232      ;
; -0.921 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.855      ;
; -0.903 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.187      ;
; -0.878 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.162      ;
; -0.872 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.156      ;
; -0.870 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.154      ;
; -0.860 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.144      ;
; -0.859 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.143      ;
; -0.856 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.140      ;
; -0.854 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.138      ;
; -0.830 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.764      ;
; -0.811 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.095      ;
; -0.786 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.070      ;
; -0.785 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.719      ;
; -0.784 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.718      ;
; -0.779 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.063      ;
; -0.777 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.061      ;
; -0.772 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.706      ;
; -0.771 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.705      ;
; -0.767 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.051      ;
; -0.766 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.050      ;
; -0.763 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.047      ;
; -0.746 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.067     ; 1.674      ;
; -0.737 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.062     ; 1.670      ;
; -0.722 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.006      ;
; -0.718 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.289      ; 2.002      ;
; -0.714 ; async_receiver:receiver|Error_internal    ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; -0.076     ; 1.633      ;
; -0.706 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.990      ;
; -0.699 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.633      ;
; -0.698 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; -0.076     ; 1.617      ;
; -0.692 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.426     ; 1.261      ;
; -0.684 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.968      ;
; -0.648 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.582      ;
; -0.639 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.062     ; 1.572      ;
; -0.619 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.903      ;
; -0.602 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.062     ; 1.535      ;
; -0.552 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.486      ;
; -0.551 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.485      ;
; -0.550 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.484      ;
; -0.549 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.483      ;
; -0.546 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.480      ;
; -0.543 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.827      ;
; -0.537 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.815      ;
; -0.527 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.811      ;
; -0.493 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.427      ;
; -0.486 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.770      ;
; -0.469 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.062     ; 1.402      ;
; -0.461 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.745      ;
; -0.419 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.353      ;
; -0.418 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.352      ;
; -0.379 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.313      ;
; -0.377 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.311      ;
; -0.320 ; async_receiver:receiver|odd               ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; -0.076     ; 1.239      ;
; -0.297 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.581      ;
; -0.246 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.524      ;
; -0.244 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.528      ;
; -0.206 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.490      ;
; -0.194 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.472      ;
; -0.191 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.469      ;
; -0.188 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.466      ;
; -0.188 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.466      ;
; -0.176 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.454      ;
; -0.158 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.436      ;
; -0.135 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 1.069      ;
; 0.033  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.901      ;
; 0.039  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.895      ;
; 0.066  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.283      ; 1.212      ;
; 0.099  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.289      ; 1.185      ;
; 0.260  ; async_receiver:receiver|odd               ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.659      ;
; 0.275  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 1.000        ; -0.061     ; 0.659      ;
; 0.282  ; async_receiver:receiver|Dout_internal[2]  ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
; 0.282  ; async_receiver:receiver|Dout_internal[3]  ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
; 0.282  ; async_receiver:receiver|Dout_internal[1]  ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
; 0.282  ; async_receiver:receiver|Dout_internal[4]  ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
; 0.282  ; async_receiver:receiver|Dout_internal[5]  ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
; 0.282  ; async_receiver:receiver|Dout_internal[0]  ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
; 0.282  ; async_receiver:receiver|Ready_internal    ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; -0.076     ; 0.637      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; async_receiver:receiver|Dout_internal[0]  ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|Dout_internal[1]  ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|Dout_internal[2]  ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|Dout_internal[3]  ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|Dout_internal[4]  ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|Dout_internal[5]  ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|Ready_internal    ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; async_receiver:receiver|odd               ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.359 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.454 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.037      ;
; 0.497 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.080      ;
; 0.498 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.081      ;
; 0.505 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.082      ;
; 0.505 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.088      ;
; 0.508 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.091      ;
; 0.509 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.092      ;
; 0.533 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.116      ;
; 0.543 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.126      ;
; 0.546 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.129      ;
; 0.557 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.140      ;
; 0.571 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.573 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.156      ;
; 0.575 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.591 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.174      ;
; 0.592 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.175      ;
; 0.593 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.176      ;
; 0.594 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.177      ;
; 0.661 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.244      ;
; 0.676 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.259      ;
; 0.702 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.279      ;
; 0.712 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.295      ;
; 0.714 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.291      ;
; 0.714 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.291      ;
; 0.718 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.295      ;
; 0.718 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.295      ;
; 0.724 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.307      ;
; 0.728 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.311      ;
; 0.731 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.308      ;
; 0.742 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.960      ;
; 0.769 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.062      ; 0.988      ;
; 0.773 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 0.991      ;
; 0.789 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.372      ;
; 0.789 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.427      ; 1.373      ;
; 0.795 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.372      ;
; 0.803 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.386      ;
; 0.831 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.414      ;
; 0.831 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.414      ;
; 0.845 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.428      ;
; 0.857 ; async_receiver:receiver|odd               ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.090      ;
; 0.862 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.868 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.451      ;
; 0.890 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.473      ;
; 0.895 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.478      ;
; 0.896 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.420      ; 1.473      ;
; 0.908 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.491      ;
; 0.915 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.498      ;
; 0.932 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.150      ;
; 0.938 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.156      ;
; 0.949 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.532      ;
; 0.949 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.532      ;
; 0.952 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.535      ;
; 0.956 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.539      ;
; 0.957 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.540      ;
; 0.957 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.540      ;
; 0.964 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.547      ;
; 0.965 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.548      ;
; 0.966 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.184      ;
; 0.982 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.426      ; 1.565      ;
; 0.993 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.212      ;
; 0.996 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.214      ;
; 1.016 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.249      ;
; 1.016 ; async_receiver:receiver|Error_internal    ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.249      ;
; 1.017 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.235      ;
; 1.052 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.270      ;
; 1.115 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.333      ;
; 1.121 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.339      ;
; 1.122 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.340      ;
; 1.148 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.367      ;
; 1.149 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.368      ;
; 1.150 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.368      ;
; 1.168 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.386      ;
; 1.197 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.415      ;
; 1.221 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.439      ;
; 1.236 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.454      ;
; 1.247 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.465      ;
; 1.283 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; -0.289     ; 1.151      ;
; 1.312 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.524      ;
; 1.380 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.062      ; 1.599      ;
; 1.390 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.061      ; 1.608      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[0]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[1]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[2]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[3]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[4]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[5]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Error_internal|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Ready_internal|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|odd|clk                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|odd|clk                       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[0]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[1]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[2]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[3]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[3]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[0]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[1]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[2]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|current_bit|clk               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[0]|clk                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[1]|clk                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[2]|clk                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[3]|clk                   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[0]|clk                ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[1]|clk                ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[2]|clk                ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[3]|clk                ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|current_bit|clk               ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[0]|clk             ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Error_internal|clk               ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Ready_internal|clk               ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|odd|clk                          ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|odd|clk                       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[1]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din[*]    ; Clk        ; 2.744 ; 3.233 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; 2.474 ; 2.923 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; 2.240 ; 2.730 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; 2.049 ; 2.486 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; 2.288 ; 2.731 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; 2.682 ; 3.215 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; 2.744 ; 3.233 ; Rise       ; Clk             ;
; Start     ; Clk        ; 1.647 ; 2.086 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; Clk        ; -1.285 ; -1.708 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; -1.664 ; -2.102 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; -1.457 ; -1.923 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; -1.285 ; -1.708 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; -1.490 ; -1.920 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; -1.877 ; -2.387 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; -1.941 ; -2.402 ; Rise       ; Clk             ;
; Start     ; Clk        ; -0.865 ; -1.269 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 8.098 ; 8.000 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 6.779 ; 6.925 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 5.919 ; 5.930 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 5.801 ; 5.831 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 6.779 ; 6.925 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 5.575 ; 5.610 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 5.867 ; 5.924 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 5.900 ; 5.963 ; Rise       ; Clk             ;
; Error           ; Clk        ; 6.314 ; 6.352 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 6.326 ; 6.307 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 7.878 ; 7.785 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 5.463 ; 5.496 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 5.793 ; 5.802 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 5.679 ; 5.707 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 6.666 ; 6.811 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 5.463 ; 5.496 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 5.743 ; 5.797 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 5.774 ; 5.835 ; Rise       ; Clk             ;
; Error           ; Clk        ; 6.173 ; 6.209 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 6.184 ; 6.167 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 505.56 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.978 ; -11.770           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -22.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.978 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.918      ;
; -0.845 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.785      ;
; -0.821 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.761      ;
; -0.818 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.078      ;
; -0.815 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.075      ;
; -0.807 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.067      ;
; -0.806 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.066      ;
; -0.804 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.064      ;
; -0.796 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.736      ;
; -0.762 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.264      ; 2.021      ;
; -0.754 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 2.013      ;
; -0.754 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.014      ;
; -0.751 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.011      ;
; -0.743 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.003      ;
; -0.742 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.002      ;
; -0.740 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 2.000      ;
; -0.698 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.957      ;
; -0.697 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.638      ;
; -0.690 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.949      ;
; -0.678 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.938      ;
; -0.675 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.935      ;
; -0.667 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.927      ;
; -0.666 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.926      ;
; -0.664 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.924      ;
; -0.661 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.920      ;
; -0.626 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.566      ;
; -0.622 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.881      ;
; -0.614 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.873      ;
; -0.611 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.552      ;
; -0.601 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.542      ;
; -0.596 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.856      ;
; -0.593 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.853      ;
; -0.585 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.845      ;
; -0.584 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.844      ;
; -0.582 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.842      ;
; -0.573 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.513      ;
; -0.572 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.512      ;
; -0.550 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.490      ;
; -0.550 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.059     ; 1.486      ;
; -0.547 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.806      ;
; -0.545 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.804      ;
; -0.528 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.787      ;
; -0.526 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.387     ; 1.134      ;
; -0.524 ; async_receiver:receiver|Error_internal    ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; -0.068     ; 1.451      ;
; -0.508 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.448      ;
; -0.508 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; -0.068     ; 1.435      ;
; -0.492 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.751      ;
; -0.486 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.427      ;
; -0.454 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.395      ;
; -0.447 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.706      ;
; -0.425 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.365      ;
; -0.406 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.347      ;
; -0.405 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.346      ;
; -0.387 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.259      ; 1.641      ;
; -0.378 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.318      ;
; -0.377 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.317      ;
; -0.376 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.635      ;
; -0.371 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.312      ;
; -0.340 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.265      ; 1.600      ;
; -0.336 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.595      ;
; -0.328 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.269      ;
; -0.310 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.569      ;
; -0.306 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.246      ;
; -0.260 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.200      ;
; -0.259 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.055     ; 1.199      ;
; -0.228 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.169      ;
; -0.226 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 1.167      ;
; -0.191 ; async_receiver:receiver|odd               ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; -0.068     ; 1.118      ;
; -0.172 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.431      ;
; -0.126 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.385      ;
; -0.116 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.259      ; 1.370      ;
; -0.071 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.330      ;
; -0.057 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.260      ; 1.312      ;
; -0.054 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.260      ; 1.309      ;
; -0.051 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.260      ; 1.306      ;
; -0.051 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.260      ; 1.306      ;
; -0.045 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.259      ; 1.299      ;
; -0.029 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.260      ; 1.284      ;
; -0.013 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.954      ;
; 0.135  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.806      ;
; 0.141  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.800      ;
; 0.172  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.259      ; 1.082      ;
; 0.200  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.264      ; 1.059      ;
; 0.344  ; async_receiver:receiver|odd               ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; -0.068     ; 0.583      ;
; 0.358  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 1.000        ; -0.054     ; 0.583      ;
; 0.365  ; async_receiver:receiver|Dout_internal[0]  ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; -0.068     ; 0.562      ;
; 0.365  ; async_receiver:receiver|Ready_internal    ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; -0.068     ; 0.562      ;
; 0.366  ; async_receiver:receiver|Dout_internal[2]  ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; -0.067     ; 0.562      ;
; 0.366  ; async_receiver:receiver|Dout_internal[3]  ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; -0.067     ; 0.562      ;
; 0.366  ; async_receiver:receiver|Dout_internal[1]  ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; -0.067     ; 0.562      ;
; 0.366  ; async_receiver:receiver|Dout_internal[4]  ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; -0.067     ; 0.562      ;
; 0.366  ; async_receiver:receiver|Dout_internal[5]  ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; -0.067     ; 0.562      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; async_receiver:receiver|Dout_internal[0]  ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; async_receiver:receiver|Ready_internal    ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; async_receiver:receiver|odd               ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; async_receiver:receiver|Dout_internal[1]  ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; async_receiver:receiver|Dout_internal[2]  ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; async_receiver:receiver|Dout_internal[3]  ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; async_receiver:receiver|Dout_internal[4]  ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; async_receiver:receiver|Dout_internal[5]  ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.404 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 0.934      ;
; 0.458 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 0.988      ;
; 0.459 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 0.989      ;
; 0.460 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 0.990      ;
; 0.466 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.382      ; 0.992      ;
; 0.468 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 0.998      ;
; 0.470 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.000      ;
; 0.486 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.016      ;
; 0.495 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.025      ;
; 0.495 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.025      ;
; 0.508 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.038      ;
; 0.509 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.039      ;
; 0.524 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.722      ;
; 0.527 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.527 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.057      ;
; 0.528 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.058      ;
; 0.529 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.059      ;
; 0.547 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.077      ;
; 0.585 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.387      ; 1.116      ;
; 0.611 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.141      ;
; 0.639 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.165      ;
; 0.641 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.167      ;
; 0.642 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.168      ;
; 0.643 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.173      ;
; 0.643 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.173      ;
; 0.646 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.172      ;
; 0.646 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.172      ;
; 0.652 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.178      ;
; 0.659 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.189      ;
; 0.679 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.877      ;
; 0.700 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.899      ;
; 0.706 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.905      ;
; 0.706 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.236      ;
; 0.709 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.387      ; 1.240      ;
; 0.715 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.245      ;
; 0.718 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.244      ;
; 0.746 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.276      ;
; 0.752 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.282      ;
; 0.758 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.387      ; 1.289      ;
; 0.768 ; async_receiver:receiver|odd               ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.068      ; 0.980      ;
; 0.786 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.316      ;
; 0.791 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.989      ;
; 0.810 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.340      ;
; 0.814 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.382      ; 1.340      ;
; 0.816 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.346      ;
; 0.823 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.353      ;
; 0.831 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.361      ;
; 0.846 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.376      ;
; 0.846 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.376      ;
; 0.849 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.379      ;
; 0.852 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.382      ;
; 0.853 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.383      ;
; 0.855 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.855 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.385      ;
; 0.861 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.059      ;
; 0.868 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.387      ; 1.399      ;
; 0.871 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.401      ;
; 0.881 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.386      ; 1.411      ;
; 0.884 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.082      ;
; 0.885 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.083      ;
; 0.912 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.111      ;
; 0.914 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.068      ; 1.126      ;
; 0.934 ; async_receiver:receiver|Error_internal    ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.068      ; 1.146      ;
; 0.940 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.968 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.166      ;
; 1.018 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.217      ;
; 1.020 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.219      ;
; 1.021 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.219      ;
; 1.033 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.232      ;
; 1.034 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.233      ;
; 1.037 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.235      ;
; 1.049 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.248      ;
; 1.067 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.266      ;
; 1.103 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.302      ;
; 1.115 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.313      ;
; 1.116 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.315      ;
; 1.154 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; -0.264     ; 1.034      ;
; 1.207 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.050      ; 1.401      ;
; 1.221 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 1.420      ;
; 1.280 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.054      ; 1.478      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[0]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[1]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[2]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[3]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|current_bit|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|odd|clk                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[0]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[1]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[2]|clk                   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[3]|clk                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[0]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Error_internal|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Ready_internal|clk               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|odd|clk                          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[1]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[2]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[3]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[4]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[5]|clk             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[0]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[1]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[2]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[3]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[4]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[5]|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Error_internal|clk               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Ready_internal|clk               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|odd|clk                          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|odd|clk                       ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[0]|clk                   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[1]|clk                   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[2]|clk                   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[3]|clk                   ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[0]|clk                ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[1]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din[*]    ; Clk        ; 2.376 ; 2.787 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; 2.135 ; 2.504 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; 1.921 ; 2.323 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; 1.757 ; 2.131 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; 1.961 ; 2.333 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; 2.326 ; 2.767 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; 2.376 ; 2.787 ; Rise       ; Clk             ;
; Start     ; Clk        ; 1.399 ; 1.766 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; Clk        ; -1.074 ; -1.430 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; -1.414 ; -1.770 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; -1.222 ; -1.598 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; -1.074 ; -1.430 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; -1.250 ; -1.608 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; -1.603 ; -2.021 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; -1.654 ; -2.040 ; Rise       ; Clk             ;
; Start     ; Clk        ; -0.680 ; -1.037 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 7.521 ; 7.551 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 6.505 ; 6.634 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 5.630 ; 5.601 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 5.512 ; 5.514 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 6.505 ; 6.634 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 5.302 ; 5.320 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 5.567 ; 5.599 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 5.599 ; 5.634 ; Rise       ; Clk             ;
; Error           ; Clk        ; 5.995 ; 5.984 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 5.986 ; 5.989 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 7.324 ; 7.355 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 5.202 ; 5.219 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 5.516 ; 5.488 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 5.404 ; 5.406 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 6.405 ; 6.534 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 5.202 ; 5.219 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 5.458 ; 5.487 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 5.488 ; 5.521 ; Rise       ; Clk             ;
; Error           ; Clk        ; 5.868 ; 5.857 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 5.859 ; 5.862 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.215 ; -1.312            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -23.303                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.215 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.167      ;
; -0.158 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.110      ;
; -0.132 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.272      ;
; -0.131 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.083      ;
; -0.130 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.270      ;
; -0.126 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.266      ;
; -0.124 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.264      ;
; -0.123 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.263      ;
; -0.118 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.107 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.247      ;
; -0.098 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.238      ;
; -0.096 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.236      ;
; -0.092 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.232      ;
; -0.090 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.042      ;
; -0.090 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.230      ;
; -0.089 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.229      ;
; -0.073 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.213      ;
; -0.072 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.212      ;
; -0.041 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.181      ;
; -0.039 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.179      ;
; -0.038 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.178      ;
; -0.035 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.175      ;
; -0.033 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.173      ;
; -0.032 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.172      ;
; -0.032 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.172      ;
; -0.029 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.981      ;
; -0.016 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.156      ;
; -0.014 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.040     ; 0.961      ;
; -0.002 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.954      ;
; -0.001 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.953      ;
; 0.004  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.136      ;
; 0.006  ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.946      ;
; 0.006  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.134      ;
; 0.010  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.130      ;
; 0.012  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.128      ;
; 0.013  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.127      ;
; 0.015  ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.937      ;
; 0.016  ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.936      ;
; 0.019  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.121      ;
; 0.029  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.111      ;
; 0.042  ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.910      ;
; 0.044  ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.096      ;
; 0.048  ; async_receiver:receiver|Error_internal    ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.897      ;
; 0.051  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.089      ;
; 0.051  ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.893      ;
; 0.051  ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.089      ;
; 0.076  ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 1.000        ; -0.231     ; 0.680      ;
; 0.078  ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.874      ;
; 0.093  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.859      ;
; 0.094  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.046      ;
; 0.100  ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.125  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; 0.148      ; 1.010      ;
; 0.127  ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.825      ;
; 0.128  ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.824      ;
; 0.129  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.823      ;
; 0.130  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.010      ;
; 0.132  ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 1.000        ; 0.153      ; 1.008      ;
; 0.148  ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.804      ;
; 0.149  ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.803      ;
; 0.150  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.802      ;
; 0.171  ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.781      ;
; 0.173  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 0.967      ;
; 0.191  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.153      ; 0.949      ;
; 0.198  ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.754      ;
; 0.199  ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.753      ;
; 0.210  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.742      ;
; 0.214  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.738      ;
; 0.267  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.868      ;
; 0.278  ; async_receiver:receiver|odd               ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.667      ;
; 0.285  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.850      ;
; 0.289  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.846      ;
; 0.290  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 0.850      ;
; 0.291  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.844      ;
; 0.291  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.844      ;
; 0.299  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.836      ;
; 0.306  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; 0.153      ; 0.834      ;
; 0.308  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.827      ;
; 0.312  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 0.828      ;
; 0.350  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.602      ;
; 0.431  ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.148      ; 0.704      ;
; 0.451  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.501      ;
; 0.457  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.495      ;
; 0.473  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; 0.153      ; 0.667      ;
; 0.586  ; async_receiver:receiver|odd               ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.593  ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.594  ; async_receiver:receiver|Dout_internal[2]  ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.350      ;
; 0.594  ; async_receiver:receiver|Dout_internal[3]  ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.350      ;
; 0.594  ; async_receiver:receiver|Dout_internal[1]  ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.350      ;
; 0.594  ; async_receiver:receiver|Dout_internal[5]  ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.350      ;
; 0.594  ; async_receiver:receiver|Dout_internal[4]  ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.350      ;
; 0.595  ; async_receiver:receiver|Dout_internal[0]  ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.350      ;
; 0.595  ; async_receiver:receiver|Ready_internal    ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.350      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; async_receiver:receiver|Dout_internal[1]  ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; async_receiver:receiver|Dout_internal[2]  ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; async_receiver:receiver|Dout_internal[3]  ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; async_receiver:receiver|Dout_internal[4]  ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; async_receiver:receiver|Dout_internal[5]  ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; async_receiver:receiver|Dout_internal[0]  ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; async_receiver:receiver|Ready_internal    ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; async_receiver:receiver|odd               ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.240 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.554      ;
; 0.251 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.566      ;
; 0.254 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.569      ;
; 0.261 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.576      ;
; 0.261 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.576      ;
; 0.272 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.587      ;
; 0.273 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.588      ;
; 0.275 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.584      ;
; 0.277 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.592      ;
; 0.291 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.606      ;
; 0.296 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.301 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.306 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.621      ;
; 0.310 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.625      ;
; 0.317 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.631      ;
; 0.320 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.634      ;
; 0.320 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.635      ;
; 0.320 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.635      ;
; 0.357 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.672      ;
; 0.358 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.672      ;
; 0.377 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.691      ;
; 0.383 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.697      ;
; 0.383 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.692      ;
; 0.388 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[1]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.507      ;
; 0.390 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.700      ;
; 0.390 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.700      ;
; 0.395 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.705      ;
; 0.395 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.705      ;
; 0.399 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.226      ; 0.709      ;
; 0.406 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.525      ;
; 0.407 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.526      ;
; 0.417 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.731      ;
; 0.417 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.732      ;
; 0.421 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.735      ;
; 0.437 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.752      ;
; 0.442 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.756      ;
; 0.444 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.753      ;
; 0.448 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.762      ;
; 0.450 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.452 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.766      ;
; 0.459 ; async_receiver:receiver|odd               ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.465 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|odd               ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.779      ;
; 0.470 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.785      ;
; 0.476 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.791      ;
; 0.482 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.225      ; 0.791      ;
; 0.491 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.806      ;
; 0.492 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.611      ;
; 0.492 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.806      ;
; 0.496 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|counter[2]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.615      ;
; 0.505 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[0]  ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.819      ;
; 0.505 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.820      ;
; 0.507 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[4]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.822      ;
; 0.508 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[5]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.823      ;
; 0.508 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[1]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.823      ;
; 0.508 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.511 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[2]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.826      ;
; 0.511 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Dout_internal[3]  ; Clk          ; Clk         ; 0.000        ; 0.231      ; 0.826      ;
; 0.513 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.518 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.832      ;
; 0.528 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.537 ; async_receiver:receiver|counter[0]        ; async_receiver:receiver|Ready_internal    ; Clk          ; Clk         ; 0.000        ; 0.230      ; 0.851      ;
; 0.537 ; async_receiver:receiver|Error_internal    ; async_receiver:receiver|Error_internal    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.663      ;
; 0.540 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.659      ;
; 0.544 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|odd         ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.671      ;
; 0.550 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[3]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.669      ;
; 0.580 ; async_receiver:receiver|counter[1]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.699      ;
; 0.586 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.587 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.606 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[3]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.631 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[0]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.750      ;
; 0.633 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[1]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.752      ;
; 0.636 ; async_transmitter:transmitter|counter[2]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.755      ;
; 0.640 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.759      ;
; 0.645 ; async_transmitter:transmitter|counter[0]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.649 ; async_transmitter:transmitter|counter[1]  ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.768      ;
; 0.675 ; async_receiver:receiver|counter[3]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.794      ;
; 0.694 ; async_transmitter:transmitter|current_bit ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.030      ; 0.808      ;
; 0.703 ; async_transmitter:transmitter|odd         ; async_transmitter:transmitter|current_bit ; Clk          ; Clk         ; 0.000        ; -0.153     ; 0.634      ;
; 0.732 ; async_receiver:receiver|counter[2]        ; async_receiver:receiver|counter[0]        ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.851      ;
; 0.752 ; async_transmitter:transmitter|counter[3]  ; async_transmitter:transmitter|counter[2]  ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.871      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[0]|clk             ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Error_internal|clk               ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Ready_internal|clk               ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|odd|clk                          ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[1]|clk             ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[2]|clk             ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[3]|clk             ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[4]|clk             ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|Dout_internal[5]|clk             ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|odd|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[0]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[1]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[2]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; receiver|counter[3]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[0]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[1]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[2]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|counter[3]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; transmitter|current_bit|clk               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[0]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[1]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[2]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|counter[3]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[0]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[1]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[2]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|counter[3]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|current_bit ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[0]  ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[1]  ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[2]  ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[3]  ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[4]  ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Dout_internal[5]  ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Error_internal    ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|Ready_internal    ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_receiver:receiver|odd               ;
; 0.678  ; 0.894        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; async_transmitter:transmitter|odd         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[0]|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[1]|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[2]|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|counter[3]|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; transmitter|current_bit|clk               ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[0]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[1]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[2]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|counter[3]|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                               ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[0]|clk             ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[1]|clk             ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[2]|clk             ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[3]|clk             ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[4]|clk             ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; receiver|Dout_internal[5]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din[*]    ; Clk        ; 1.478 ; 2.111 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; 1.351 ; 1.940 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; 1.220 ; 1.830 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; 1.121 ; 1.703 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; 1.244 ; 1.820 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; 1.463 ; 2.100 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; 1.478 ; 2.111 ; Rise       ; Clk             ;
; Start     ; Clk        ; 0.906 ; 1.505 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; Clk        ; -0.692 ; -1.277 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; -0.885 ; -1.467 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; -0.780 ; -1.389 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; -0.692 ; -1.277 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; -0.784 ; -1.352 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; -1.017 ; -1.647 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; -1.033 ; -1.655 ; Rise       ; Clk             ;
; Start     ; Clk        ; -0.479 ; -1.050 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 4.982 ; 4.716 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 4.179 ; 4.348 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 3.537 ; 3.577 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 3.483 ; 3.522 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 4.179 ; 4.348 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 3.366 ; 3.390 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 3.552 ; 3.593 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 3.568 ; 3.615 ; Rise       ; Clk             ;
; Error           ; Clk        ; 3.806 ; 3.869 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 3.867 ; 3.791 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 4.847 ; 4.592 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 3.302 ; 3.323 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 3.466 ; 3.504 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 3.414 ; 3.450 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 4.115 ; 4.282 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 3.302 ; 3.323 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 3.480 ; 3.519 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 3.496 ; 3.541 ; Rise       ; Clk             ;
; Error           ; Clk        ; 3.726 ; 3.786 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 3.784 ; 3.712 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.201  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -1.201  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -15.468 ; 0.0   ; 0.0      ; 0.0     ; -23.303             ;
;  Clk             ; -15.468 ; 0.000 ; N/A      ; N/A     ; -23.303             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Din[*]    ; Clk        ; 2.744 ; 3.233 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; 2.474 ; 2.923 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; 2.240 ; 2.730 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; 2.049 ; 2.486 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; 2.288 ; 2.731 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; 2.682 ; 3.215 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; 2.744 ; 3.233 ; Rise       ; Clk             ;
; Start     ; Clk        ; 1.647 ; 2.086 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; Clk        ; -0.692 ; -1.277 ; Rise       ; Clk             ;
;  Din[0]   ; Clk        ; -0.885 ; -1.467 ; Rise       ; Clk             ;
;  Din[1]   ; Clk        ; -0.780 ; -1.389 ; Rise       ; Clk             ;
;  Din[2]   ; Clk        ; -0.692 ; -1.277 ; Rise       ; Clk             ;
;  Din[3]   ; Clk        ; -0.784 ; -1.352 ; Rise       ; Clk             ;
;  Din[4]   ; Clk        ; -1.017 ; -1.647 ; Rise       ; Clk             ;
;  Din[5]   ; Clk        ; -1.033 ; -1.655 ; Rise       ; Clk             ;
; Start     ; Clk        ; -0.479 ; -1.037 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 8.098 ; 8.000 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 6.779 ; 6.925 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 5.919 ; 5.930 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 5.801 ; 5.831 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 6.779 ; 6.925 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 5.575 ; 5.610 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 5.867 ; 5.924 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 5.900 ; 5.963 ; Rise       ; Clk             ;
; Error           ; Clk        ; 6.314 ; 6.352 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 6.326 ; 6.307 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; D_connect_trans ; Clk        ; 4.847 ; 4.592 ; Rise       ; Clk             ;
; Dout[*]         ; Clk        ; 3.302 ; 3.323 ; Rise       ; Clk             ;
;  Dout[0]        ; Clk        ; 3.466 ; 3.504 ; Rise       ; Clk             ;
;  Dout[1]        ; Clk        ; 3.414 ; 3.450 ; Rise       ; Clk             ;
;  Dout[2]        ; Clk        ; 4.115 ; 4.282 ; Rise       ; Clk             ;
;  Dout[3]        ; Clk        ; 3.302 ; 3.323 ; Rise       ; Clk             ;
;  Dout[4]        ; Clk        ; 3.480 ; 3.519 ; Rise       ; Clk             ;
;  Dout[5]        ; Clk        ; 3.496 ; 3.541 ; Rise       ; Clk             ;
; Error           ; Clk        ; 3.726 ; 3.786 ; Rise       ; Clk             ;
; Ready           ; Clk        ; 3.784 ; 3.712 ; Rise       ; Clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Dout[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ready           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Error           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_connect_trans ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; D_connect_recv          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Din[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; Dout[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Dout[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Ready           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Error           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; D_connect_trans ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; Dout[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Dout[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Ready           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Error           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; D_connect_trans ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 202      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 202      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 25 23:19:07 2019
Info: Command: quartus_sta async_general -c async_general
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'async_general.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.201       -15.468 Clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.344         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.000 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.978       -11.770 Clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.299         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.000 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.215        -1.312 Clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.180         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.303 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 422 megabytes
    Info: Processing ended: Wed Sep 25 23:19:11 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


