# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 156
attribute \dynports 1
attribute \src "dut.sv:2.1-145.10"
attribute \cells_not_processed 1
module \many_functions
  parameter \WIDTH 8
  parameter \DEPTH 4
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$1.$result$9
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.$result$7
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.x$4
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.y$5
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $0\func_arith$func$dut.sv:138$2.z$6
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$22.$result$30
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$23.$result$28
  attribute \src "dut.sv:139.23-139.43"
  wire width 2 $0\func_bool$func$dut.sv:139$23.mode$27
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$23.x$25
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $0\func_bool$func$dut.sv:139$23.y$26
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $0\func_case$func$dut.sv:140$49.$result$56
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $0\func_case$func$dut.sv:140$50.$result$54
  attribute \src "dut.sv:140.23-140.40"
  wire width 2 $0\func_case$func$dut.sv:140$50.sel$53
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $0\func_case$func$dut.sv:140$50.x$52
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $0\func_loop$func$dut.sv:142$78.$result$84
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $0\func_loop$func$dut.sv:142$79.$result$82
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $0\func_loop$func$dut.sv:142$79.x$81
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$117.$result$125
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$118.$result$123
  attribute \src "dut.sv:143.24-143.45"
  wire width 2 $0\func_mixed$func$dut.sv:143$118.mode$122
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$118.x$120
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $0\func_mixed$func$dut.sv:143$118.y$121
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$63.$result$71
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$64.$result$69
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$64.x$66
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$64.y$67
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $0\func_nested$func$dut.sv:141$64.z$68
  attribute \src "dut.sv:102.17-105.20"
  wire width 8 $126\func_mixed$func$dut.sv:143$118.$result$126
  attribute \src "dut.sv:106.17-112.20"
  wire width 8 $129\func_mixed$func$dut.sv:143$118.$result$129
  attribute \src "dut.sv:113.17-120.20"
  wire width 8 $130\func_mixed$func$dut.sv:143$118.$result$130
  attribute \src "dut.sv:121.17-130.20"
  wire width 8 $135\func_mixed$func$dut.sv:143$118.$result$135
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 $1\func_arith$func$dut.sv:138$2.$result$8
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 $1\func_bool$func$dut.sv:139$23.$result$29
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 $1\func_case$func$dut.sv:140$50.$result$55
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 $1\func_loop$func$dut.sv:142$79.$result$83
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 $1\func_mixed$func$dut.sv:143$118.$result$124
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 $1\func_nested$func$dut.sv:141$64.$result$70
  attribute \src "dut.sv:38.18-43.38"
  wire width 8 $35\func_bool$func$dut.sv:139$23.$result$35
  attribute \src "dut.sv:40.18-43.38"
  wire width 8 $40\func_bool$func$dut.sv:139$23.$result$40
  wire width 8 $auto$expression.cpp:1520:import_operation$10
  wire width 8 $auto$expression.cpp:1520:import_operation$127
  wire width 8 $auto$expression.cpp:1520:import_operation$140
  wire width 8 $auto$expression.cpp:1520:import_operation$144
  wire width 8 $auto$expression.cpp:1520:import_operation$148
  wire width 8 $auto$expression.cpp:1520:import_operation$152
  wire width 32 $auto$expression.cpp:1543:import_operation$101
  wire width 32 $auto$expression.cpp:1543:import_operation$103
  wire width 32 $auto$expression.cpp:1543:import_operation$105
  wire width 32 $auto$expression.cpp:1543:import_operation$107
  wire width 32 $auto$expression.cpp:1543:import_operation$109
  wire width 32 $auto$expression.cpp:1543:import_operation$111
  wire width 32 $auto$expression.cpp:1543:import_operation$113
  wire width 32 $auto$expression.cpp:1543:import_operation$115
  wire width 8 $auto$expression.cpp:1543:import_operation$12
  wire width 32 $auto$expression.cpp:1543:import_operation$85
  wire width 32 $auto$expression.cpp:1543:import_operation$87
  wire width 32 $auto$expression.cpp:1543:import_operation$89
  wire width 32 $auto$expression.cpp:1543:import_operation$91
  wire width 32 $auto$expression.cpp:1543:import_operation$93
  wire width 32 $auto$expression.cpp:1543:import_operation$95
  wire width 32 $auto$expression.cpp:1543:import_operation$97
  wire width 32 $auto$expression.cpp:1543:import_operation$99
  wire width 8 $auto$expression.cpp:1615:import_operation$133
  wire width 8 $auto$expression.cpp:1615:import_operation$14
  wire width 8 $auto$expression.cpp:1615:import_operation$57
  wire width 8 $auto$expression.cpp:1615:import_operation$59
  wire width 8 $auto$expression.cpp:1615:import_operation$61
  wire width 8 $auto$expression.cpp:1637:import_operation$131
  wire width 8 $auto$expression.cpp:1637:import_operation$138
  wire width 8 $auto$expression.cpp:1637:import_operation$142
  wire width 8 $auto$expression.cpp:1637:import_operation$146
  wire width 8 $auto$expression.cpp:1637:import_operation$150
  wire width 8 $auto$rtlil.cc:2959:Not$48
  wire width 8 $auto$rtlil.cc:3006:And$155
  wire width 8 $auto$rtlil.cc:3006:And$17
  wire width 8 $auto$rtlil.cc:3006:And$34
  wire width 8 $auto$rtlil.cc:3006:And$46
  wire width 8 $auto$rtlil.cc:3007:Or$19
  wire width 8 $auto$rtlil.cc:3007:Or$39
  wire width 8 $auto$rtlil.cc:3008:Xor$21
  wire width 8 $auto$rtlil.cc:3008:Xor$44
  wire $auto$rtlil.cc:3018:Gt$137
  wire $auto$rtlil.cc:3018:Gt$73
  wire $auto$rtlil.cc:3018:Gt$75
  wire $auto$rtlil.cc:3018:Gt$77
  attribute \src "dut.sv:36.17-36.30"
  wire $eq$dut.sv:36$31_Y
  attribute \src "dut.sv:38.22-38.35"
  wire $eq$dut.sv:38$36_Y
  attribute \src "dut.sv:40.22-40.35"
  wire $eq$dut.sv:40$41_Y
  wire width 8 $func_arith$func_arith$func$dut.sv:138$2$local_temp
  wire width 8 $func_func_arith_result_0
  wire width 8 $func_func_bool_result_1
  wire width 8 $func_func_case_result_2
  wire width 8 $func_func_loop_result_4
  wire width 8 $func_func_mixed_result_5
  wire width 8 $func_func_nested_result_3
  wire width 8 $func_mixed$func_mixed$func$dut.sv:143$118$local_result
  attribute \src "dut.sv:6.30-6.31"
  wire width 8 input 1 \a
  attribute \src "dut.sv:7.30-7.31"
  wire width 8 input 2 \b
  attribute \src "dut.sv:8.30-8.31"
  wire width 8 input 3 \c
  wire width 8 \func_arith$func$dut.sv:138$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.temp
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.x
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.y
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.z
  wire width 8 \func_bool$func$dut.sv:139$22.$result
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$23.$result
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 2 \func_bool$func$dut.sv:139$23.mode
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$23.x
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$23.y
  wire width 8 \func_case$func$dut.sv:140$49.$result
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 \func_case$func$dut.sv:140$50.$result
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 2 \func_case$func$dut.sv:140$50.sel
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 \func_case$func$dut.sv:140$50.x
  wire width 8 \func_loop$func$dut.sv:142$78.$result
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 \func_loop$func$dut.sv:142$79.$result
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 32 \func_loop$func$dut.sv:142$79.i
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 \func_loop$func$dut.sv:142$79.x
  wire width 8 \func_mixed$func$dut.sv:143$117.$result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.$result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 32 \func_mixed$func$dut.sv:143$118.i
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 2 \func_mixed$func$dut.sv:143$118.mode
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.x
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.y
  wire width 8 \func_nested$func$dut.sv:141$63.$result
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.$result
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.x
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.y
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.z
  attribute \src "dut.sv:10.30-10.39"
  wire width 8 output 5 \out_arith
  attribute \src "dut.sv:11.30-11.38"
  wire width 8 output 6 \out_bool
  attribute \src "dut.sv:12.30-12.38"
  wire width 8 output 7 \out_case
  attribute \src "dut.sv:14.30-14.38"
  wire width 8 output 9 \out_loop
  attribute \src "dut.sv:15.30-15.39"
  wire width 8 output 10 \out_mixed
  attribute \src "dut.sv:13.30-13.40"
  wire width 8 output 8 \out_nested
  attribute \src "dut.sv:9.24-9.27"
  wire width 2 input 4 \sel
  cell $add $add$dut.sv:104$128
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$expression.cpp:1520:import_operation$127
  end
  cell $add $add$dut.sv:125$141
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_mixed$func_mixed$func$dut.sv:143$118$local_result
    connect \B $auto$expression.cpp:1637:import_operation$138
    connect \Y $auto$expression.cpp:1520:import_operation$140
  end
  cell $add $add$dut.sv:125$145
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_mixed$func_mixed$func$dut.sv:143$118$local_result
    connect \B $auto$expression.cpp:1637:import_operation$142
    connect \Y $auto$expression.cpp:1520:import_operation$144
  end
  cell $add $add$dut.sv:125$149
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_mixed$func_mixed$func$dut.sv:143$118$local_result
    connect \B $auto$expression.cpp:1637:import_operation$146
    connect \Y $auto$expression.cpp:1520:import_operation$148
  end
  cell $add $add$dut.sv:125$153
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_mixed$func_mixed$func$dut.sv:143$118$local_result
    connect \B $auto$expression.cpp:1637:import_operation$150
    connect \Y $auto$expression.cpp:1520:import_operation$152
  end
  cell $add $add$dut.sv:23$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$expression.cpp:1520:import_operation$10
  end
  cell $and $and$dut.sv:128$154
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \b
    connect \B 8'11110000
    connect \Y $auto$rtlil.cc:3006:And$155
  end
  cell $and $and$dut.sv:26$16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$17
  end
  cell $and $and$dut.sv:37$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$34
  end
  cell $and $and$dut.sv:43$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$46
  end
  attribute \src "dut.sv:36.17-36.30"
  cell $eq $eq$dut.sv:36$32
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'00
    connect \Y $eq$dut.sv:36$31_Y
  end
  attribute \src "dut.sv:38.22-38.35"
  cell $eq $eq$dut.sv:38$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'01
    connect \Y $eq$dut.sv:38$36_Y
  end
  attribute \src "dut.sv:40.22-40.35"
  cell $eq $eq$dut.sv:40$42
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'10
    connect \Y $eq$dut.sv:40$41_Y
  end
  cell $gt $gt$dut.sv:123$136
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3018:Gt$137
  end
  cell $gt $gt$dut.sv:66$72
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3018:Gt$73
  end
  cell $gt $gt$dut.sv:67$74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \c
    connect \Y $auto$rtlil.cc:3018:Gt$75
  end
  cell $gt $gt$dut.sv:72$76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \b
    connect \B \c
    connect \Y $auto$rtlil.cc:3018:Gt$77
  end
  cell $not $not$dut.sv:43$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $auto$rtlil.cc:3006:And$46
    connect \Y $auto$rtlil.cc:2959:Not$48
  end
  cell $or $or$dut.sv:26$18
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B $auto$rtlil.cc:3006:And$17
    connect \Y $auto$rtlil.cc:3007:Or$19
  end
  cell $or $or$dut.sv:39$38
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3007:Or$39
  end
  cell $shl $shl$dut.sv:118$134
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1615:import_operation$133
  end
  cell $shl $shl$dut.sv:25$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1615:import_operation$14
  end
  cell $shl $shl$dut.sv:54$58
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1615:import_operation$57
  end
  cell $shl $shl$dut.sv:55$60
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000010
    connect \Y $auto$expression.cpp:1615:import_operation$59
  end
  cell $shl $shl$dut.sv:56$62
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000011
    connect \Y $auto$expression.cpp:1615:import_operation$61
  end
  cell $shr $shr$dut.sv:116$132
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 8
    connect \A \b
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000001
    connect \Y $auto$expression.cpp:1637:import_operation$131
  end
  cell $shr $shr$dut.sv:125$139
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 0
    connect \Y $auto$expression.cpp:1637:import_operation$138
  end
  cell $shr $shr$dut.sv:125$143
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 1
    connect \Y $auto$expression.cpp:1637:import_operation$142
  end
  cell $shr $shr$dut.sv:125$147
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 2
    connect \Y $auto$expression.cpp:1637:import_operation$146
  end
  cell $shr $shr$dut.sv:125$151
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B 3
    connect \Y $auto$expression.cpp:1637:import_operation$150
  end
  cell $sub $sub$dut.sv:24$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B \c
    connect \Y $auto$expression.cpp:1543:import_operation$12
  end
  cell $sub $sub$dut.sv:87$100
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 3
    connect \Y $auto$expression.cpp:1543:import_operation$99
  end
  cell $sub $sub$dut.sv:87$102
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 4
    connect \Y $auto$expression.cpp:1543:import_operation$101
  end
  cell $sub $sub$dut.sv:87$104
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 4
    connect \Y $auto$expression.cpp:1543:import_operation$103
  end
  cell $sub $sub$dut.sv:87$106
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 5
    connect \Y $auto$expression.cpp:1543:import_operation$105
  end
  cell $sub $sub$dut.sv:87$108
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 5
    connect \Y $auto$expression.cpp:1543:import_operation$107
  end
  cell $sub $sub$dut.sv:87$110
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 6
    connect \Y $auto$expression.cpp:1543:import_operation$109
  end
  cell $sub $sub$dut.sv:87$112
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 6
    connect \Y $auto$expression.cpp:1543:import_operation$111
  end
  cell $sub $sub$dut.sv:87$114
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 7
    connect \Y $auto$expression.cpp:1543:import_operation$113
  end
  cell $sub $sub$dut.sv:87$116
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 7
    connect \Y $auto$expression.cpp:1543:import_operation$115
  end
  cell $sub $sub$dut.sv:87$86
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 0
    connect \Y $auto$expression.cpp:1543:import_operation$85
  end
  cell $sub $sub$dut.sv:87$88
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 0
    connect \Y $auto$expression.cpp:1543:import_operation$87
  end
  cell $sub $sub$dut.sv:87$90
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 1
    connect \Y $auto$expression.cpp:1543:import_operation$89
  end
  cell $sub $sub$dut.sv:87$92
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 1
    connect \Y $auto$expression.cpp:1543:import_operation$91
  end
  cell $sub $sub$dut.sv:87$94
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 2
    connect \Y $auto$expression.cpp:1543:import_operation$93
  end
  cell $sub $sub$dut.sv:87$96
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 2
    connect \Y $auto$expression.cpp:1543:import_operation$95
  end
  cell $sub $sub$dut.sv:87$98
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 3
    connect \Y $auto$expression.cpp:1543:import_operation$97
  end
  cell $xor $xor$dut.sv:27$20
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $func_arith$func_arith$func$dut.sv:138$2$local_temp
    connect \B \c
    connect \Y $auto$rtlil.cc:3008:Xor$21
  end
  cell $xor $xor$dut.sv:41$43
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3008:Xor$44
  end
  attribute \src "dut.sv:138.24-138.43"
  process $proc$dut.sv:138$3
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_arith$func$dut.sv:138$2.x$4 \a
    assign $0\func_arith$func$dut.sv:138$2.y$5 \b
    assign $0\func_arith$func$dut.sv:138$2.z$6 \c
    assign $0\func_arith$func$dut.sv:138$2.$result$7 $1\func_arith$func$dut.sv:138$2.$result$8
    assign $0\func_arith$func$dut.sv:138$1.$result$9 $1\func_arith$func$dut.sv:138$2.$result$8
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$expression.cpp:1520:import_operation$10
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$expression.cpp:1543:import_operation$12
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$expression.cpp:1615:import_operation$14
    assign $func_arith$func_arith$func$dut.sv:138$2$local_temp $auto$rtlil.cc:3007:Or$19
    assign $1\func_arith$func$dut.sv:138$2.$result$8 $auto$rtlil.cc:3008:Xor$21
    sync always
      update \func_arith$func$dut.sv:138$1.$result $0\func_arith$func$dut.sv:138$1.$result$9
      update \func_arith$func$dut.sv:138$2.$result 8'x
      update \func_arith$func$dut.sv:138$2.x 8'x
      update \func_arith$func$dut.sv:138$2.y 8'x
      update \func_arith$func$dut.sv:138$2.z 8'x
      update \func_arith$func$dut.sv:138$2.temp 8'x
  end
  attribute \src "dut.sv:139.23-139.43"
  process $proc$dut.sv:139$24
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_bool$func$dut.sv:139$23.x$25 \a
    assign $0\func_bool$func$dut.sv:139$23.y$26 \b
    assign $0\func_bool$func$dut.sv:139$23.mode$27 \sel
    assign $0\func_bool$func$dut.sv:139$23.$result$28 $1\func_bool$func$dut.sv:139$23.$result$29
    assign $0\func_bool$func$dut.sv:139$22.$result$30 $1\func_bool$func$dut.sv:139$23.$result$29
    attribute \src "dut.sv:36.13-43.38"
    switch $eq$dut.sv:36$31_Y
      attribute \src "dut.sv:37.17-37.34"
      case 1'1
        assign { } { }
        assign $1\func_bool$func$dut.sv:139$23.$result$29 $auto$rtlil.cc:3006:And$34
      attribute \src "dut.sv:38.18-43.38"
      case 
        assign { } { }
        assign $1\func_bool$func$dut.sv:139$23.$result$29 $35\func_bool$func$dut.sv:139$23.$result$35
        attribute \src "dut.sv:38.18-43.38"
        switch $eq$dut.sv:38$36_Y
          attribute \src "dut.sv:39.17-39.34"
          case 1'1
            assign { } { }
            assign $35\func_bool$func$dut.sv:139$23.$result$35 $auto$rtlil.cc:3007:Or$39
          attribute \src "dut.sv:40.18-43.38"
          case 
            assign { } { }
            assign $35\func_bool$func$dut.sv:139$23.$result$35 $40\func_bool$func$dut.sv:139$23.$result$40
            attribute \src "dut.sv:40.18-43.38"
            switch $eq$dut.sv:40$41_Y
              attribute \src "dut.sv:41.17-41.34"
              case 1'1
                assign { } { }
                assign $40\func_bool$func$dut.sv:139$23.$result$40 $auto$rtlil.cc:3008:Xor$44
              attribute \src "dut.sv:43.17-43.37"
              case 
                assign { } { }
                assign $40\func_bool$func$dut.sv:139$23.$result$40 $auto$rtlil.cc:2959:Not$48
            end
        end
    end
    sync always
      update \func_bool$func$dut.sv:139$22.$result $0\func_bool$func$dut.sv:139$22.$result$30
      update \func_bool$func$dut.sv:139$23.$result 8'x
      update \func_bool$func$dut.sv:139$23.x 8'x
      update \func_bool$func$dut.sv:139$23.y 8'x
      update \func_bool$func$dut.sv:139$23.mode 2'x
  end
  attribute \src "dut.sv:140.23-140.40"
  process $proc$dut.sv:140$51
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_case$func$dut.sv:140$50.x$52 \a
    assign $0\func_case$func$dut.sv:140$50.sel$53 \sel
    assign $0\func_case$func$dut.sv:140$50.$result$54 $1\func_case$func$dut.sv:140$50.$result$55
    assign $0\func_case$func$dut.sv:140$49.$result$56 $1\func_case$func$dut.sv:140$50.$result$55
    attribute \src "dut.sv:52.13-58.20"
    switch \sel
      attribute \src "dut.sv:53.17-53.38"
      case 2'00
        assign { } { }
        assign $1\func_case$func$dut.sv:140$50.$result$55 \a
      attribute \src "dut.sv:54.17-54.43"
      case 2'01
        assign { } { }
        assign $1\func_case$func$dut.sv:140$50.$result$55 $auto$expression.cpp:1615:import_operation$57
      attribute \src "dut.sv:55.17-55.43"
      case 2'10
        assign { } { }
        assign $1\func_case$func$dut.sv:140$50.$result$55 $auto$expression.cpp:1615:import_operation$59
      attribute \src "dut.sv:56.17-56.43"
      case 2'11
        assign { } { }
        assign $1\func_case$func$dut.sv:140$50.$result$55 $auto$expression.cpp:1615:import_operation$61
      attribute \src "dut.sv:57.17-57.40"
      case 
        assign { } { }
        assign $1\func_case$func$dut.sv:140$50.$result$55 8'00000000
    end
    sync always
      update \func_case$func$dut.sv:140$49.$result $0\func_case$func$dut.sv:140$49.$result$56
      update \func_case$func$dut.sv:140$50.$result 8'x
      update \func_case$func$dut.sv:140$50.x 8'x
      update \func_case$func$dut.sv:140$50.sel 2'x
  end
  attribute \src "dut.sv:141.25-141.45"
  process $proc$dut.sv:141$65
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_nested$func$dut.sv:141$64.x$66 \a
    assign $0\func_nested$func$dut.sv:141$64.y$67 \b
    assign $0\func_nested$func$dut.sv:141$64.z$68 \c
    assign $0\func_nested$func$dut.sv:141$64.$result$69 $1\func_nested$func$dut.sv:141$64.$result$70
    assign $0\func_nested$func$dut.sv:141$63.$result$71 $1\func_nested$func$dut.sv:141$64.$result$70
    attribute \src "dut.sv:66.13-76.16"
    switch $auto$rtlil.cc:3018:Gt$73
      attribute \src "dut.sv:66.24-71.16"
      case 1'1
        assign { } { }
        attribute \src "dut.sv:67.17-70.37"
        switch $auto$rtlil.cc:3018:Gt$75
          attribute \src "dut.sv:68.21-68.36"
          case 1'1
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$64.$result$70 \a
          attribute \src "dut.sv:70.21-70.36"
          case 
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$64.$result$70 \c
        end
      attribute \src "dut.sv:71.22-76.16"
      case 
        assign { } { }
        attribute \src "dut.sv:72.17-75.37"
        switch $auto$rtlil.cc:3018:Gt$77
          attribute \src "dut.sv:73.21-73.36"
          case 1'1
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$64.$result$70 \b
          attribute \src "dut.sv:75.21-75.36"
          case 
            assign { } { }
            assign $1\func_nested$func$dut.sv:141$64.$result$70 \c
        end
    end
    sync always
      update \func_nested$func$dut.sv:141$63.$result $0\func_nested$func$dut.sv:141$63.$result$71
      update \func_nested$func$dut.sv:141$64.$result 8'x
      update \func_nested$func$dut.sv:141$64.x 8'x
      update \func_nested$func$dut.sv:141$64.y 8'x
      update \func_nested$func$dut.sv:141$64.z 8'x
  end
  attribute \src "dut.sv:142.23-142.35"
  process $proc$dut.sv:142$80
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_loop$func$dut.sv:142$79.x$81 \a
    assign $0\func_loop$func$dut.sv:142$79.$result$82 $1\func_loop$func$dut.sv:142$79.$result$83
    assign $0\func_loop$func$dut.sv:142$78.$result$84 $1\func_loop$func$dut.sv:142$79.$result$83
    assign $1\func_loop$func$dut.sv:142$79.$result$83 8'00000000
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [0] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [1] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [2] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [3] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [4] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [5] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [6] \a [0]
    assign $1\func_loop$func$dut.sv:142$79.$result$83 [7] \a [0]
    sync always
      update \func_loop$func$dut.sv:142$78.$result $0\func_loop$func$dut.sv:142$78.$result$84
      update \func_loop$func$dut.sv:142$79.$result 8'x
      update \func_loop$func$dut.sv:142$79.x 8'x
      update \func_loop$func$dut.sv:142$79.i 32'x
  end
  attribute \src "dut.sv:143.24-143.45"
  process $proc$dut.sv:143$119
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_mixed$func$dut.sv:143$118.x$120 \a
    assign $0\func_mixed$func$dut.sv:143$118.y$121 \b
    assign $0\func_mixed$func$dut.sv:143$118.mode$122 \sel
    assign $0\func_mixed$func$dut.sv:143$118.$result$123 $1\func_mixed$func$dut.sv:143$118.$result$124
    assign $0\func_mixed$func$dut.sv:143$117.$result$125 $1\func_mixed$func$dut.sv:143$118.$result$124
    assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result 8'00000000
    assign $1\func_mixed$func$dut.sv:143$118.$result$124 $func_mixed$func_mixed$func$dut.sv:143$118$local_result
    attribute \src "dut.sv:101.13-131.20"
    switch \sel
      attribute \src "dut.sv:102.17-105.20"
      case 2'00
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$118.$result$124 $126\func_mixed$func$dut.sv:143$118.$result$126
        assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1520:import_operation$127
      attribute \src "dut.sv:106.17-112.20"
      case 2'01
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$118.$result$124 $129\func_mixed$func$dut.sv:143$118.$result$129
      attribute \src "dut.sv:113.17-120.20"
      case 2'10
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$118.$result$124 $130\func_mixed$func$dut.sv:143$118.$result$130
        attribute \src "dut.sv:115.21-119.24"
        switch \a [7]
          attribute \src "dut.sv:115.37-117.24"
          case 1'1
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1637:import_operation$131
          attribute \src "dut.sv:117.30-119.24"
          case 
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1615:import_operation$133
        end
      attribute \src "dut.sv:121.17-130.20"
      case 2'11
        assign { } { }
        assign $1\func_mixed$func$dut.sv:143$118.$result$124 $135\func_mixed$func$dut.sv:143$118.$result$135
        attribute \src "dut.sv:123.21-129.24"
        switch $auto$rtlil.cc:3018:Gt$137
          attribute \src "dut.sv:123.32-127.24"
          case 1'1
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1520:import_operation$140
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1520:import_operation$144
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1520:import_operation$148
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$expression.cpp:1520:import_operation$152
          attribute \src "dut.sv:127.30-129.24"
          case 
            assign { } { }
            assign $func_mixed$func_mixed$func$dut.sv:143$118$local_result $auto$rtlil.cc:3006:And$155
        end
    end
    sync always
      update \func_mixed$func$dut.sv:143$117.$result $0\func_mixed$func$dut.sv:143$117.$result$125
      update \func_mixed$func$dut.sv:143$118.$result 8'x
      update \func_mixed$func$dut.sv:143$118.x 8'x
      update \func_mixed$func$dut.sv:143$118.y 8'x
      update \func_mixed$func$dut.sv:143$118.mode 2'x
      update \func_mixed$func$dut.sv:143$118.i 32'x
      update \func_mixed$func$dut.sv:143$118.result 8'x
  end
  connect $func_func_arith_result_0 \func_arith$func$dut.sv:138$1.$result
  connect \out_arith $func_func_arith_result_0
  connect $func_func_bool_result_1 \func_bool$func$dut.sv:139$22.$result
  connect \out_bool $func_func_bool_result_1
  connect $func_func_case_result_2 \func_case$func$dut.sv:140$49.$result
  connect \out_case $func_func_case_result_2
  connect $func_func_nested_result_3 \func_nested$func$dut.sv:141$63.$result
  connect \out_nested $func_func_nested_result_3
  connect $func_func_loop_result_4 \func_loop$func$dut.sv:142$78.$result
  connect \out_loop $func_func_loop_result_4
  connect $func_func_mixed_result_5 \func_mixed$func$dut.sv:143$117.$result
  connect \out_mixed $func_func_mixed_result_5
end
