INST:    1100 0001 0000 0000 LBI r1, 0
ARCH:    REG: 1 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0010 1011 ADDI r1, r1, 11
ARCH:    REG: 1 VALUE: 0x000b ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 1 VALUE: 0x000a ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 1 VALUE: 0x0009 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 1 VALUE: 0x0008 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 1 VALUE: 0x0007 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 1 VALUE: 0x0006 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 1 VALUE: 0x0005 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 1 VALUE: 0x0004 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 1 VALUE: 0x0003 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 1 VALUE: 0x0002 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 1 VALUE: 0x0001 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 1 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:    REG: 1 VALUE: 0xffff ***DIFF***
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:    REG: 2 VALUE: 0x0000 ***DIFF***
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:    REG: 1 VALUE: 0x0009 ***DIFF***
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:      
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:      
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:      
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:      
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:      
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:      
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:      
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:      
VERILOG: 
INST:    0100 0001 0011 1111 ADDI r1, r1, -1
ARCH:      
VERILOG: 
INST:    0111 1001 1111 1010 BGEZ r1, .goHere
ARCH:      
VERILOG: 
INST:    1100 0010 0000 0000 LBI r2, 0
ARCH:      
VERILOG: 
INST:    0100 0001 0010 1010 ADDI r1, r1, 10
ARCH:      
VERILOG: 
INST:    0000 0000 0000 0000 HALT
ARCH:      
VERILOG: 
FAIL: 28 differences
