Cortex M.
1. El M0 posee arquitectura ARMv6-M y arquitectura de memoria Von Neumann (bus unico). Tampoco posee MPU. Solo instrucciones
de 32 bits y no soporta todo el set de instrucciones Thumb. 
El M3 posee arquitectura ARMv7-M y arquitectura harvard. Instrucciones hasta 64 bits y soporta Thumb.
El M4 posee arquitectura ARMv7E-M y arquitectura harvard. Instrucciones hasta 64 bits y soporta Thumb. 
Tiene posibilidad de agregar memoria cache al CPU y agregar FPU junto a extension DSP.

2. Porque permite realizar algunas instrucciones mas complejas "compactando" el codigo. Un ejemplo son las instrucciones
IT (if-then) que permiten hacer condicionales hasta a 4 instrucciones siguientes, cambiando su tipo de encoding en
la arquitectura (generalmente de T1/T2 a T3/T4).

3. Una arquitectura Load-Store hace referencia a que su set de instrucciones se divide en 2 tipos,
de acceso a memoria (load y store entre memoria y registros) y de operaciones ALU (solo entre registros).

4. Para Cortex M el mapa de memoria es plano de 4GB. El mismo se divide en las regiones: System, Private Peripheral Bus
(PPB) External (ROM table), PPB Internal (NVIC), external device, external RAM, peripheral, SRAM, Code.

7. Que todos* los registros son de proposito general y pueden ser parametros de las instrucciones.
(*): Algunos almacenan informacion importante que es preferible no tocar (pc, stack, lr).
Ej: sub r7, r7, r6

8. Permite hacer condicionales hasta a 4 instrucciones posteriores, esto tiene como ventaja no utilizar instrucciones
de salto. Ej: realizar la negacion logica del registro r7 (r7 = !r7)
cmp	r7, #0	
ite	eq	
moveq.w	r7, #1	
movne.w	r7, #0	
uxtb	r7, r7	

9. La secuencia en la tabla de vectores de interrupcion, desde la mas prioritaria a la menos prioritaria, es: Reset, NMI, HardFault.
Reset: Es la rutina que se ejecuta cuando el chip es reiniciado.
NMI: Son irqs que no pueden ser enmascaradas (ergo deshabilitadas). Si ocurre un error en otro handler, se dispara un NMI.
HardFault: Excepcion generica para fallas del systema. Ej: Mal acceso a memoria, acceso ilegal no alineado, divicion por 0.

12. Son perifericos que impactan directamente en el comportamiento de la arquitectura.
Ej: NVIC, SysTick, MPU.

13. Se implementan sobre un array, las irqs ubicadas en los indices menores representan una mayor prioridad.

14. Es un estandar provisto por ARM para otorgar portabilidad de software sobre sus distintas arquitecturas.

17. Es el temporizador de referencia del SO. Favorece la portabilidad ya que se pretende una implementacion
para estandarizar sus cualidades y usos.

18. Se encarga de designar regiones de memoria privilegiada y no privilegiada, restringiendo el acceso de una
region no privilegiada hacia una privilegiada. 


ISA.
1. Son extensiones condicionales en los nemonicos. Ej:
moveq r7, #0 @mueve 0 a r7 solo si Z = 0.

2. Para que la instruccion pueda modificar los flags de control. Ej:
subs r7, r7 @Z = 0.

3. Agilizar las operaciones para algunas aplicaciones particulares o si el desborde es indeseado. Ej: 0xFF+0x01=0xFF

4. La relaci√≥n esta definida por el fabricante en su ABI (Application Binary Interface). Para ARM se utiliza AAPCS que indica
que los parametros de la funcion llamadora se pasan desde r0 a r3, el resto de parametros se pasa por stack. El resultado se 
devuelve en r0 para longitudes menores o iguales a 32 bits, si es de 64 bits se pasan los 32 bits mas significativos en r1.
Los registros que no son necesario guardar antes de modificarlos en una funcion son r0, r1, r2 y r3, ya que son responsabilidad
del caller, el resto son responsabilidad del callee.  