# üíª Ponderada de CPU de 8 Bits

Essa ponderada apresenta a implementa√ß√£o dos componentes de uma **CPU de 8 bits funcional**, com foco na sua **Unidade L√≥gica e Aritm√©tica (ULA)**.

## üß± 1. Blocos Fundamentais da Aritm√©tica

A base para qualquer opera√ß√£o aritm√©tica em uma CPU come√ßa com a capacidade de somar bits. A partir de componentes simples, constru√≠mos progressivamente circuitos mais complexos capazes de realizar c√°lculos com palavras de 8 bits.

### Half Adder (Meio Somador)

<img width="721" height="178" alt="half-adder" src="https://github.com/user-attachments/assets/f4eada12-bb63-40bc-b106-aa042f9714a7" />

O **Half Adder** √© o circuito mais elementar para a soma bin√°ria. Ele recebe dois bits como entrada (A e B) e produz duas sa√≠das: a **Soma (Sum)** e o **Transporte (Carry)**[351, 352, 353]. A soma √© o resultado da opera√ß√£o XOR entre as entradas, e o transporte √© o resultado da opera√ß√£o AND[354, 355].

### Full Adder (Somador Completo)
<img width="2296" height="566" alt="full_adder" src="https://github.com/user-attachments/assets/2a81ede5-12c6-40c0-8e1a-f115ca4d71e4" />

Para construir somadores maiores, √© preciso de um componente que lide com um bit de transporte vindo de uma soma anterior. O **Full Adder** √© constru√≠do a partir de dois Half Adders e uma porta OR, somando tr√™s bits (A, B e um Carry-In) para produzir uma Soma e um Carry-Out[1, 2, 3, 4, 5].

### 8-bit Adder (Somador de 8 bits)
<img width="2996" height="1596" alt="8bit_adder" src="https://github.com/user-attachments/assets/3c38f810-555b-4aa6-9f8c-f53f71ff2ded" />


Com o Full Adder como bloco de constru√ß√£o, √© criado um somador de 8 bits conectando oito deles em cascata[ 57, 58]. O Carry-Out de um est√°gio alimenta o Carry-In do pr√≥ximo[52, 53, 54, 55, 56]. Este circuito √© a base para a opera√ß√£o de soma na ULA.

### Subtrator de 8 bits
<img width="408" height="119" alt="8bit_subtractor" src="https://github.com/user-attachments/assets/03389074-9623-488e-90ec-783906c7b682" />


A opera√ß√£o de subtra√ß√£o (`A - B`) √© implementada usando a t√©cnica do **complemento de dois**, reutilizando o somador de 8 bits. O operando `B` √© invertido (NOT) e o `Carry-In` inicial do somador √© definido como `1`, resultando em `A + (~B) + 1`[: 358, 359, 360, 361, 362].

### Multiplicador e Divisor (Operandos de 5 bits)
  * **5 bit Adder**
  <img width="1668" height="1416" alt="adder_5bit" src="https://github.com/user-attachments/assets/9f057c19-c766-4448-98aa-1c6d9d14bb08" />

  
  * **Multiplicador:** Utiliza uma matriz de portas AND para gerar produtos parciais e, em seguida, uma rede de somadores para combin√°-los, gerando o resultado final de 8 bits[: 166, 167, 168, 169].
  * <img width="3216" height="1576" alt="multiplier" src="https://github.com/user-attachments/assets/926129f4-debc-48b9-8c92-14db8bd5e0d7" />

  * **Divisor:** Implementa a l√≥gica de divis√£o bin√°ria para calcular um **Quociente (Q)** e um **Resto (R)** a partir de dois operandos de 4 bits[: 89, 90, 91, 92, 93]. √â constru√≠do modularmente a partir de componentes `divide_step`[: 93, 94].
  * <img width="1782" height="998" alt="divisor" src="https://github.com/user-attachments/assets/715aa6a4-cd8e-4276-9f76-8930d1e72dee" />


*Detalhe do componente `divide_step` usado no divisor:*
<img width="2350" height="478" alt="divide_step" src="https://github.com/user-attachments/assets/137fb206-28bb-4540-bc08-55203c096150" />


### Outras Opera√ß√µes Aritm√©ticas

Os circuitos para deslocamento de bits, incremento e decremento tamb√©m foram implementados como m√≥dulos dedicados.

*Diagrama do Shifter, Incrementador e Decrementador:*

<img width="389" height="99" alt="8bit_decrementor" src="https://github.com/user-attachments/assets/9a45e8f8-eadd-468d-87b7-84810e3fd110" />
<img width="429" height="99" alt="8bit_incrementor" src="https://github.com/user-attachments/assets/b4036476-a980-45f2-9306-631c97425c6d" />
<img width="388" height="185" alt="shifter_left_8bit" src="https://github.com/user-attachments/assets/689ccb43-d2b2-4094-b9b2-0b72f691d216" />



## üß† 2. A ULA (Unidade L√≥gica e Aritm√©tica)
<img width="3358" height="1354" alt="ULA" src="https://github.com/user-attachments/assets/773b5c16-3507-4c54-904f-4b47629e5171" />


A **Unidade L√≥gica e Aritm√©tica (ULA)** √© o cora√ß√£o computacional da CPU. Ela executa as opera√ß√µes de c√°lculo e l√≥gicas. A ULA (`ULA.dig`) foi projetada para realizar um conjunto completo de opera√ß√µes, selecionando o resultado apropriado com base em um sinal de controle `OP[3:0]`[120].

### Integra√ß√£o e Funcionamento

O circuito final da ULA re√∫ne todas as unidades operacionais. Um **Multiplexador (MUX)** de 16 para 1 √© o componente chave, selecionando qual resultado ser√° a sa√≠da final (`RES`) com base no opcode `OP`[126].

Al√©m do resultado, a ULA gera a **`Flag Zero (Z)`**[141]. Esta sa√≠da se torna `1` somente quando o resultado da opera√ß√£o √© exatamente zero. Isso √© feito com uma porta NOR de 8 entradas[139].

### Conjunto de Opera√ß√µes da ULA

| OP (Decimal) | Mnem√¥nico | Opera√ß√£o | Descri√ß√£o | Componente Utilizado |
| :--- | :--- | :--- | :--- | :--- |
| 0 | `SOMA` | `RES = A + B` | Soma os operandos A e B[: 127]. | `8bit_adder.dig` |
| 1 | `SUB` | `RES = A - B` | Subtrai o operando B de A[: 128]. | `8bit_subtractor.dig` |
| 2 | `MUL` | `RES = A[3:0] * B[3:0]` | Multiplica os 4 bits menos significativos de A e B[131]. | `multiplier.dig` |
| 3 | `SHL` | `RES = A << 1` | Desloca os bits de A uma posi√ß√£o para a esquerda[127]. | `shifter_left_8bit.dig` |
| 4 | `DIV` | `RES = R[7:4] | Q[3:0]` | Divide A[3:0] por B[3:0]. O resultado combina Resto e Quociente[135]. | `divisor.dig` |
| 5 | `INC A` | `RES = A + 1` | Incrementa o operando A[:135]. | `8bit_incrementor.dig` |
| 6 | `DEC A` | `RES = A - 1` | Decrementa o operando A[136]. | `8bit_decrementor.dig` |

-----

## üèóÔ∏è 3. Arquitetura e Caminho de Dados (Datapath)

Enquanto a ULA √© o centro de c√°lculo, a arquitetura define como os dados se movem e s√£o armazenados. O Caminho de Dados √© o conjunto de registradores, barramentos (bus) e mem√≥ria que formam o "sistema circulat√≥rio" da CPU.

### Mem√≥ria (`memory.dig`)

O bloco de mem√≥ria armazena tanto as instru√ß√µes do programa quanto os dados. Para acessar uma posi√ß√£o, seu endere√ßo √© primeiro colocado no barramento de endere√ßos. A mem√≥ria ent√£o disponibiliza o dado contido nesse endere√ßo em sua sa√≠da. Para este projeto, foi utilizada uma ROM para que o programa n√£o se perca entre as simula√ß√µes.

<img width="758" height="243" alt="memory" src="https://github.com/user-attachments/assets/af848cdd-a2b3-403a-8cbe-49cae5ef16e8" />


### Program Counter (`ProgramCounter.dig`)

O **Program Counter (PC)** √© um registrador especial que tem uma fun√ß√£o crucial: apontar para o endere√ßo da **pr√≥xima instru√ß√£o** a ser executada na mem√≥ria. A cada ciclo de busca (fetch), o PC √© incrementado. Em opera√ß√µes de desvio (Jumps), um novo endere√ßo pode ser carregado diretamente no PC, alterando o fluxo de execu√ß√£o do programa.

<img width="635" height="198" alt="ProgramCounter" src="https://github.com/user-attachments/assets/2d7ac783-f6ee-4495-a83a-29d3a19d7a87" />

### Registradores (`ResettableRegister.dig`)

Os registradores s√£o a mem√≥ria de acesso mais r√°pido da CPU. O componente `ResettableRegister.dig` serve como base para os registradores essenciais do nosso datapath:

  * **Acumulador (Registrador A):** Armazena o resultado da maioria das opera√ß√µes da ULA.
  * **Registrador B:** Armazena o segundo operando para a ULA.
  * **Registrador de Instru√ß√£o (IR):** Armazena a instru√ß√£o que est√° sendo executada. O output deste registrador √© dividido: uma parte (opcode) vai para a Unidade de Controle e a outra (operando/endere√ßo) retorna ao datapath.

<img width="1764" height="560" alt="ResettableRegister" src="https://github.com/user-attachments/assets/4b9eec61-8a30-4887-95f0-d95e7c1f4166" />

## üïπÔ∏è 4. A Unidade de Controle (Control Unit)

A Unidade de Controle (`ControlUnit.dig`) √© o "c√©rebro" da CPU. Ela n√£o processa dados, mas gera os sinais de controle que dizem a todos os outros componentes o que fazer e quando, orquestrando o fluxo de dados para executar as instru√ß√µes.

### Sequenciador (`sequenciator.dig`)

O tempo √© a base para o funcionamento da UC. O **Sequenciador** √© um circuito que gera uma sequ√™ncia de pulsos de tempo (estados `T1`, `T2`, `T3`...). A cada pulso de clock, ele avan√ßa para o pr√≥ximo estado. Cada estado `T` corresponde a um passo em um ciclo da CPU, permitindo que as instru√ß√µes sejam divididas em etapas menores e sincronizadas.

<img width="854" height="355" alt="sequenciator" src="https://github.com/user-attachments/assets/cf630068-4dae-413b-a991-0efc61e835ab" />

### L√≥gica de Controle e Ciclo de Instru√ß√£o

A l√≥gica principal do **Controlador** combina duas informa√ß√µes: o **Opcode** da instru√ß√£o atual (vindo do IR) e o **estado de tempo** atual (vindo do Sequenciador). Com base nisso, um circuito de l√≥gica combinacional ativa os sinais de controle corretos para o datapath. Esse processo ocorre em dois ciclos:

1.  **Ciclo de Busca (Fetch):** √â a primeira fase e √© id√™ntica para todas as instru√ß√µes.

      * **T1:** O endere√ßo do PC √© colocado no barramento e carregado no registrador de endere√ßo da mem√≥ria (MAR).
      * **T2:** O dado apontado pelo MAR (a instru√ß√£o) √© carregado no Registrador de Instru√ß√£o (IR).
      * **T3:** O PC √© incrementado para apontar para a pr√≥xima instru√ß√£o.

2.  **Ciclo de Execu√ß√£o (Execute):** Ap√≥s o fetch, a UC decodifica o opcode e executa a a√ß√£o espec√≠fica da instru√ß√£o, ativando os sinais corretos na ULA, registradores e mem√≥ria nos tempos subsequentes (T4, T5, etc.).

<img width="6458" height="1406" alt="ControlUnit" src="https://github.com/user-attachments/assets/31ba3e4a-10f6-47a8-bbdb-31d30eb56e8b" />

## üöÄ 5. Integra√ß√£o Final da CPU (`CPU.dig`)

Finalmente, todos os componentes modulares s√£o conectados para formar a CPU completa. O diagrama principal (`CPU.dig`) mostra a uni√£o do **Caminho de Dados** com a **Unidade de Controle**. O clock principal (`CLK`) sincroniza todas as opera√ß√µes, e um sinal de `Reset` inicializa todos os registradores.

Neste n√≠vel, a Unidade de Controle envia seus sinais para governar o PC, a Mem√≥ria e os Registradores, garantindo que as instru√ß√µes sejam buscadas e executadas em uma sequ√™ncia ordenada e precisa.

<img width="1996" height="1556" alt="newCPU" src="https://github.com/user-attachments/assets/dc0bcc10-bbd9-476b-8775-69b0a2573252" />


# Demonstra√ß√£o Pr√°tica

https://youtu.be/mwKPHa01x3Y
 
## ‚öôÔ∏è Como Executar o Projeto

1.  **Pr√©-requisito:** Baixe e instale um emulador de hardware como **Digital** ou **Logisim-Evolution**.
2.  **Clone o Reposit√≥rio:**
    ```bash
    git clone https://github.com/LucasdeLuccas/PonderadaModulo11Nicola.git
    ```
3.  **Abra o Projeto:** No emulador, abra o arquivo principal do circuito, **`CPU.dig`**.
4.  **Teste:** Inicie o clock para come√ßar a execu√ß√£o do programa na mem√≥ria.

## üìÇ Estrutura de Arquivos

O projeto foi organizado de forma modular para facilitar o desenvolvimento e o teste.

```
/
‚îú‚îÄ‚îÄ CPU.dig                   # Circuito principal da CPU integrada
‚îú‚îÄ‚îÄ ControlUnit.dig           # Unidade de Controle
‚îú‚îÄ‚îÄ ULA.dig                   # Unidade L√≥gica e Aritm√©tica
‚îú‚îÄ‚îÄ ProgramCounter.dig
‚îú‚îÄ‚îÄ ResettableRegister.dig
‚îú‚îÄ‚îÄ memory.dig
‚îú‚îÄ‚îÄ sequenciator.dig
‚îú‚îÄ‚îÄ 8bit_adder.dig
‚îú‚îÄ‚îÄ 8bit_subtractor.dig
‚îú‚îÄ‚îÄ multiplier.dig
‚îú‚îÄ‚îÄ divisor.dig
‚îú‚îÄ‚îÄ ... (demais componentes)
```
