![[zbernica single master.png]]

Это схема, на которой изображен Single Master, единственный управляющий (master) - процессор, только он может инициировать обмен данными 

На схеме имеется **2** шины и **4** управляющих сигнала

### Адрессная шина — ADDR / EAB

- Адресс посылает только процессор, поэтому данный провод одностронний, n-битовый
- Используется для передачи адресса для чтения / записи / передачи
  
### Шина данных — DATA / EDB

- Двух-направленный n-битовый провод, используется для передачи данных
- Используется для передачи данных

### Управляющие сигналы
$$ \begin{array}{|c|l|}
\hline
\text{Сигнал} & \text{Назначение} \\
\hline
\text{MEMRD\#} & \text{Чтение из памяти (Memory Read)} \\
\hline
\text{MEMWR\#} & \text{Запись в память (Memory Write)} \\
\hline
\text{IORD\#} & \text{Чтение из порта ввода-вывода (I/O Read)} \\
\hline
\text{IOWR\#} & \text{Запись в порт ввода-вывода (I/O Write)} \\
\hline
\end{array} 
$$

### Как строить?

1. Рисуем слева квадрат, и подписываем его сверху **,,PROCESOR,,** ставим ему выход **ADRESS** - однонаправленный n-битовый кабель уходящий вправо на **EAB** шину, также рисуем вход - выход **DATA** , двонаправленный n-битовый кабель, который выходит в **EDB** шину
2. Рисуем управляющие флаги **MEMRD#, MEMWR#, IORD#, IOWR#** в столбец и проводим их в конец вправо
3. Снизу рисуем 3 прямоугольника: Память, Входящая единица, Выходящая единица.
4. Подключаем шину **EAB** к каждому элементу, шину **EDB** подключаем в двух-стороннем направлении к Памяти, в направлении ,,от,, Вступительной единице, и ,,к,, Входящей единицы 
5. К Памяти подключаются сигналы **MEMRD#** и **MEMWR#** , к перефирийным те же **IO**