"""
此模块用于描述电路结构，可以同时被编译到虚拟机部分和verilog
"""
from .expr import *
from .statement import *
from .module import *
