+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|rst_controller|alt_rst_sync_uq1                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|rst_controller                                                                                                                                                      ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|irq_mapper                                                                                                                                                          ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                             ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                   ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux_001                                                                                                                                       ; 211   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                 ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                       ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_mux                                                                                                                                           ; 627   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux_005                                                                                                                                     ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux_004                                                                                                                                     ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux_003                                                                                                                                     ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux_002                                                                                                                                     ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux_001                                                                                                                                     ; 108   ; 4              ; 2            ; 4              ; 209    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|rsp_demux                                                                                                                                         ; 108   ; 4              ; 2            ; 4              ; 209    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_005                                                                                                                                       ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_004                                                                                                                                       ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_003                                                                                                                                       ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_002                                                                                                                                       ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux_001                                                                                                                                       ; 211   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_mux                                                                                                                                           ; 211   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_demux_001                                                                                                                                     ; 108   ; 4              ; 2            ; 4              ; 209    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|cmd_demux                                                                                                                                         ; 112   ; 36             ; 2            ; 36             ; 625    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_007                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_006                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_005                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_004                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_003                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_002                                                                                                                                        ; 101   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                     ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router_001                                                                                                                                        ; 101   ; 0              ; 5            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router|the_default_decode                                                                                                                         ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|router                                                                                                                                            ; 101   ; 0              ; 5            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|push_s1_agent_rsp_fifo                                                                                                                            ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|push_s1_agent|uncompressor                                                                                                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|push_s1_agent                                                                                                                                     ; 281   ; 39             ; 43           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hex0_s1_agent_rsp_fifo                                                                                                                            ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hex0_s1_agent|uncompressor                                                                                                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hex0_s1_agent                                                                                                                                     ; 281   ; 39             ; 43           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|decode0_s1_agent_rsp_fifo                                                                                                                         ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|decode0_s1_agent|uncompressor                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|decode0_s1_agent                                                                                                                                  ; 281   ; 39             ; 43           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|period0_s1_agent_rsp_fifo                                                                                                                         ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|period0_s1_agent|uncompressor                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|period0_s1_agent                                                                                                                                  ; 281   ; 39             ; 43           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                            ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                         ; 281   ; 39             ; 43           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_debug_mem_slave_agent|uncompressor                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_debug_mem_slave_agent                                                                                                                ; 281   ; 39             ; 43           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_instruction_master_agent                                                                                                             ; 169   ; 37             ; 73           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_data_master_agent                                                                                                                    ; 169   ; 37             ; 73           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|push_s1_translator                                                                                                                                ; 102   ; 6              ; 20           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|hex0_s1_translator                                                                                                                                ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|decode0_s1_translator                                                                                                                             ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|period0_s1_translator                                                                                                                             ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                    ; 102   ; 7              ; 7            ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_debug_mem_slave_translator                                                                                                           ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_instruction_master_translator                                                                                                        ; 101   ; 53             ; 0            ; 53             ; 95     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0|nios2_qsys_0_data_master_translator                                                                                                               ; 103   ; 12             ; 0            ; 12             ; 95     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|mm_interconnect_0                                                                                                                                                   ; 271   ; 0              ; 0            ; 0              ; 275    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                      ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|onchip_memory2_0                                                                                                                                                    ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|the_nios2e_nios2_qsys_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|nios2e_nios2_qsys_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|nios2e_nios2_qsys_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_fifo|the_nios2e_nios2_qsys_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_fifo|the_nios2e_nios2_qsys_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_fifo|the_nios2e_nios2_qsys_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_dtrace|nios2e_nios2_qsys_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_dtrace                                                                 ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_itrace                                                                 ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_dbrk                                                                   ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_xbrk                                                                   ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci|the_nios2e_nios2_qsys_0_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_nios2_oci                                                                                                              ; 156   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|nios2e_nios2_qsys_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|nios2e_nios2_qsys_0_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|nios2e_nios2_qsys_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|nios2e_nios2_qsys_0_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu|the_nios2e_nios2_qsys_0_cpu_test_bench                                                                                                             ; 547   ; 3              ; 513          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0|cpu                                                                                                                                                    ; 149   ; 1              ; 32           ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|nios2_qsys_0                                                                                                                                                        ; 149   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|push                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|period0                                                                                                                                                             ; 38    ; 4              ; 4            ; 4              ; 60     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|hex0                                                                                                                                                                ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0|decode0                                                                                                                                                             ; 38    ; 4              ; 4            ; 4              ; 60     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|u0                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
