TimeQuest Timing Analyzer report for MultUse
Sat Oct 20 08:34:17 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'Clock_Virtual_Out_80M'
 14. Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'Clock_Virtual_Out_80M'
 19. Slow 1200mV 85C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Ex_Clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'Clock_Virtual_Out_80M'
 36. Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'Clock_Virtual_Out_80M'
 41. Slow 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 57. Fast 1200mV 0C Model Setup: 'Clock_Virtual_Out_80M'
 58. Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 60. Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Hold: 'Clock_Virtual_Out_80M'
 62. Fast 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Fast 1200mV 0C Model Metastability Report
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Board Trace Model Assignments
 78. Input Transition Times
 79. Signal Integrity Metrics (Slow 1200mv 0c Model)
 80. Signal Integrity Metrics (Slow 1200mv 85c Model)
 81. Signal Integrity Metrics (Fast 1200mv 0c Model)
 82. Setup Transfers
 83. Hold Transfers
 84. Recovery Transfers
 85. Removal Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name      ; MultUse                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C8                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sat Oct 20 08:34:15 2018 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+
; Clock_Virtual_In_20M                                   ; Virtual   ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Clock_Virtual_In_80M                                   ; Virtual   ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Clock_Virtual_Out_80M                                  ; Virtual   ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Ex_Clock                                               ; Base      ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { Ex_Clock }                                               ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Ex_Clock ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; Ex_Clock ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] } ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                      ;
+-------------+-----------------+--------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                             ; Note                                           ;
+-------------+-----------------+--------------------------------------------------------+------------------------------------------------+
; 112.87 MHz  ; 112.87 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 1026.69 MHz ; 402.09 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; Clock_Virtual_Out_80M                                  ; 2.469  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.583  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 49.026 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                             ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.443 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.491 ; 0.000         ;
; Clock_Virtual_Out_80M                                  ; 4.571 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                          ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 35.076 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                          ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.129 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.829  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.677 ; 0.000         ;
; Ex_Clock                                               ; 24.954 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Virtual_Out_80M'                                                                                                             ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 2.469 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 6.131      ;
; 2.516 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 6.074      ;
; 3.029 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 5.547      ;
; 3.258 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 5.332      ;
; 3.360 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 5.230      ;
; 3.436 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 5.140      ;
; 3.444 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 5.132      ;
; 3.534 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 5.042      ;
; 3.549 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 5.051      ;
; 3.557 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 5.033      ;
; 3.585 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.991      ;
; 3.638 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.952      ;
; 3.702 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.888      ;
; 3.762 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.814      ;
; 3.769 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.807      ;
; 3.797 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.779      ;
; 3.806 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.784      ;
; 3.808 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.792      ;
; 3.808 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.782      ;
; 3.810 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.766      ;
; 3.812 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.788      ;
; 3.821 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.755      ;
; 3.822 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.778      ;
; 3.822 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.768      ;
; 3.825 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.765      ;
; 3.827 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.763      ;
; 3.830 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.770      ;
; 3.835 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.741      ;
; 3.854 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.736      ;
; 4.020 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.580      ;
; 4.022 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.568      ;
; 4.063 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.527      ;
; 4.072 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.528      ;
; 4.161 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.429      ;
; 4.181 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.419      ;
; 4.185 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.415      ;
; 4.186 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.390      ;
; 4.201 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.375      ;
; 4.207 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.383      ;
; 4.212 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.378      ;
; 4.222 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.368      ;
; 4.227 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.373      ;
; 4.235 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.355      ;
; 4.240 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.350      ;
; 4.252 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.338      ;
; 4.257 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.333      ;
; 4.269 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.331      ;
; 4.305 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.285      ;
; 4.306 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.284      ;
; 4.317 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.273      ;
; 4.320 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.270      ;
; 4.397 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.193      ;
; 4.444 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.132      ;
; 4.457 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 4.133      ;
; 4.464 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.112      ;
; 4.479 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.121      ;
; 4.487 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.434     ; 4.089      ;
; 4.499 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.101      ;
; 4.505 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.095      ;
; 4.513 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.410     ; 4.087      ;
; 4.656 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 3.934      ;
; 4.661 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 3.929      ;
; 4.691 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 3.899      ;
; 4.704 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.420     ; 3.886      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                  ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.583 ; Mult_In_A2[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.936      ;
; 2.588 ; Mult_In_B2[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.931      ;
; 2.668 ; Mult_In_B1[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.851      ;
; 2.893 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.626      ;
; 2.907 ; Mult_In_A2[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.612      ;
; 2.945 ; Mult_In_A2[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.574      ;
; 2.977 ; Mult_In_A1[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.542      ;
; 2.980 ; Mult_In_A2[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.539      ;
; 2.986 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.533      ;
; 3.004 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.515      ;
; 3.049 ; Mult_In_B2[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.470      ;
; 3.126 ; Mult_In_B2[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.393      ;
; 3.153 ; Mult_In_B3[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.366      ;
; 3.159 ; Mult_In_B1[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.360      ;
; 3.169 ; Mult_In_A1[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.350      ;
; 3.221 ; Mult_In_A1[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.298      ;
; 3.234 ; Mult_In_B3[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.285      ;
; 3.241 ; Mult_In_B1[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.278      ;
; 3.244 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.275      ;
; 3.258 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.261      ;
; 3.272 ; Mult_In_B2[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.247      ;
; 3.289 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.230      ;
; 3.300 ; Mult_In_A3[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.219      ;
; 3.302 ; Mult_In_B1[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.217      ;
; 3.303 ; Mult_In_B1[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.216      ;
; 3.315 ; Mult_In_B1[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.204      ;
; 3.315 ; Mult_In_A1[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.204      ;
; 3.318 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.201      ;
; 3.337 ; Mult_In_B1[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.182      ;
; 3.356 ; Mult_In_A3[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.163      ;
; 3.358 ; Mult_In_A1[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.161      ;
; 3.366 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.153      ;
; 3.387 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.132      ;
; 3.399 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.120      ;
; 3.403 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.116      ;
; 3.418 ; Mult_In_A1[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.101      ;
; 3.440 ; Mult_In_A3[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.079      ;
; 3.457 ; Mult_In_A2[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.062      ;
; 3.458 ; Mult_In_A3[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.061      ;
; 3.478 ; Mult_In_B2[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.041      ;
; 3.493 ; Mult_In_A3[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.026      ;
; 3.498 ; Mult_In_B2[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.021      ;
; 3.519 ; Mult_In_A3[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 5.000      ;
; 3.523 ; Mult_In_B3[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.996      ;
; 3.544 ; Mult_In_B2[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.975      ;
; 3.562 ; Mult_In_B1[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.957      ;
; 3.564 ; Mult_In_B3[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.955      ;
; 3.583 ; Mult_In_B3[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.936      ;
; 3.584 ; Mult_In_A3[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.935      ;
; 3.596 ; Mult_In_B3[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.923      ;
; 3.615 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.904      ;
; 3.634 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.885      ;
; 3.640 ; Mult_In_A_Reg[0] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[1] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[2] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[3] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[4] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[5] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[6] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.640 ; Mult_In_A_Reg[7] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.917      ;
; 3.644 ; Mult_In_A_Reg[0] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[1] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[2] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[3] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[4] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[5] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[6] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[7] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.900      ;
; 3.644 ; Mult_In_A_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.644 ; Mult_In_A_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.913      ;
; 3.646 ; Mult_In_A_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.646 ; Mult_In_A_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.043      ; 8.898      ;
; 3.666 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.853      ;
; 3.675 ; Mult_In_A1[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.844      ;
; 3.693 ; Mult_In_A2[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.826      ;
; 3.694 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.825      ;
; 3.700 ; Mult_In_B2[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.819      ;
; 3.722 ; Mult_In_B3[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.797      ;
; 3.755 ; Mult_In_A2[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.764      ;
; 3.758 ; Mult_In_B3[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.761      ;
; 3.764 ; Mult_In_A3[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.755      ;
; 3.778 ; Mult_In_A2[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.741      ;
; 3.787 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.732      ;
; 3.806 ; Mult_In_A1[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.293     ; 4.713      ;
; 3.863 ; Mult_In_B_Reg[0] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.694      ;
; 3.863 ; Mult_In_B_Reg[1] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.694      ;
; 3.863 ; Mult_In_B_Reg[2] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.694      ;
; 3.863 ; Mult_In_B_Reg[3] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.056      ; 8.694      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 49.026 ; Rst_n_Reg[2] ; Rst_n_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.884      ;
; 49.028 ; Rst_n_Reg[6] ; Rst_n_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.882      ;
; 49.028 ; Rst_n_Reg[3] ; Rst_n_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.882      ;
; 49.028 ; Rst_n_Reg[1] ; Rst_n_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.882      ;
; 49.028 ; Rst_n_Reg[0] ; Rst_n_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.882      ;
; 49.029 ; Rst_n_Reg[5] ; Rst_n_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.881      ;
; 49.029 ; Rst_n_Reg[4] ; Rst_n_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.091     ; 0.881      ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.443 ; Channel_Count[1] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.746      ;
; 0.455 ; Channel_Count[0] ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.758      ;
; 0.545 ; Channel_Count[0] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.091      ; 0.848      ;
; 1.940 ; Rst_n_Reg[7]     ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.381      ;
; 1.940 ; Rst_n_Reg[7]     ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.381      ;
; 1.941 ; Rst_n_Reg[7]     ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.382      ;
; 1.957 ; Rst_n_Reg[7]     ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.240      ; 2.429      ;
; 2.212 ; Rst_n_Reg[7]     ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.653      ;
; 2.212 ; Rst_n_Reg[7]     ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.653      ;
; 2.212 ; Rst_n_Reg[7]     ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.653      ;
; 2.325 ; Mult_In_B_Reg[0] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[1] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[2] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[3] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[4] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[5] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[6] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.325 ; Mult_In_B_Reg[7] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.794      ;
; 2.346 ; Rst_n_Reg[7]     ; Result3[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.787      ;
; 2.347 ; Rst_n_Reg[7]     ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.788      ;
; 2.356 ; Rst_n_Reg[7]     ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.240      ; 2.828      ;
; 2.418 ; Mult_In_A_Reg[0] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[1] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[2] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[3] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[4] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[5] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[6] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.418 ; Mult_In_A_Reg[7] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 2.887      ;
; 2.486 ; Rst_n_Reg[7]     ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.219      ; 2.937      ;
; 2.521 ; Rst_n_Reg[7]     ; Result3[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 2.962      ;
; 2.617 ; Rst_n_Reg[7]     ; Result3[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 3.058      ;
; 2.617 ; Rst_n_Reg[7]     ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 3.058      ;
; 2.627 ; Rst_n_Reg[7]     ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 3.068      ;
; 2.628 ; Rst_n_Reg[7]     ; Result3[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.209      ; 3.069      ;
; 2.653 ; Mult_In_B_Reg[0] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[1] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[2] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[3] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[4] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[5] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[6] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.653 ; Mult_In_B_Reg[7] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.122      ;
; 2.730 ; Mult_In_B_Reg[0] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[1] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[2] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[3] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[4] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[5] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[6] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.730 ; Mult_In_B_Reg[7] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.199      ;
; 2.746 ; Mult_In_A_Reg[0] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[1] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[2] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[3] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[4] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[5] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[6] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.746 ; Mult_In_A_Reg[7] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.215      ;
; 2.752 ; Rst_n_Reg[7]     ; Result3[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.219      ; 3.203      ;
; 2.758 ; Rst_n_Reg[7]     ; Result3[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.219      ; 3.209      ;
; 2.758 ; Rst_n_Reg[7]     ; Result3[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.219      ; 3.209      ;
; 2.761 ; Mult_In_B_Reg[0] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[1] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[2] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[3] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[4] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[5] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[6] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.761 ; Mult_In_B_Reg[7] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.230      ;
; 2.785 ; Mult_In_B_Reg[0] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[1] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[2] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[3] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[4] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[5] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[6] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.785 ; Mult_In_B_Reg[7] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.254      ;
; 2.790 ; Mult_In_B_Reg[0] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[1] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[2] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[3] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[4] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[5] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[6] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.790 ; Mult_In_B_Reg[7] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.259      ;
; 2.823 ; Mult_In_A_Reg[0] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[1] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[2] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[3] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[4] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[5] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[6] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.823 ; Mult_In_A_Reg[7] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.292      ;
; 2.826 ; Mult_In_B_Reg[0] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.295      ;
; 2.826 ; Mult_In_B_Reg[1] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.295      ;
; 2.826 ; Mult_In_B_Reg[2] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.295      ;
; 2.826 ; Mult_In_B_Reg[3] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.295      ;
; 2.826 ; Mult_In_B_Reg[4] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.295      ;
; 2.826 ; Mult_In_B_Reg[5] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.257      ; 3.295      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.491 ; Rst_n_Reg[5] ; Rst_n_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.794      ;
; 0.491 ; Rst_n_Reg[4] ; Rst_n_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.794      ;
; 0.492 ; Rst_n_Reg[6] ; Rst_n_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.795      ;
; 0.492 ; Rst_n_Reg[3] ; Rst_n_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.795      ;
; 0.492 ; Rst_n_Reg[1] ; Rst_n_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.795      ;
; 0.492 ; Rst_n_Reg[0] ; Rst_n_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.795      ;
; 0.493 ; Rst_n_Reg[2] ; Rst_n_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.796      ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Virtual_Out_80M'                                                                                                              ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 4.571 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 3.748      ;
; 4.578 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 3.755      ;
; 4.608 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 3.785      ;
; 4.622 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 3.799      ;
; 4.682 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 3.868      ;
; 4.685 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 3.871      ;
; 4.689 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 3.875      ;
; 4.697 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 3.861      ;
; 4.710 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 3.896      ;
; 4.713 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 3.877      ;
; 4.743 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 3.907      ;
; 4.759 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 3.936      ;
; 4.823 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.000      ;
; 4.871 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.057      ;
; 4.879 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.056      ;
; 4.907 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.093      ;
; 4.919 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.096      ;
; 4.920 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.084      ;
; 4.926 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.090      ;
; 4.927 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.104      ;
; 4.932 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.109      ;
; 4.952 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.138      ;
; 4.962 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.148      ;
; 4.977 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.154      ;
; 4.977 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.154      ;
; 4.993 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.170      ;
; 4.994 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.171      ;
; 5.008 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.185      ;
; 5.010 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.187      ;
; 5.021 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.198      ;
; 5.032 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.209      ;
; 5.055 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.241      ;
; 5.095 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.281      ;
; 5.115 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.292      ;
; 5.148 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.325      ;
; 5.242 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.406      ;
; 5.244 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.408      ;
; 5.248 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.434      ;
; 5.252 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.438      ;
; 5.253 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.439      ;
; 5.257 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.443      ;
; 5.270 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.434      ;
; 5.281 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.445      ;
; 5.295 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.459      ;
; 5.304 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.468      ;
; 5.309 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.486      ;
; 5.337 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.514      ;
; 5.362 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.539      ;
; 5.365 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.542      ;
; 5.368 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.545      ;
; 5.385 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.562      ;
; 5.438 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.615      ;
; 5.448 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.612      ;
; 5.474 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 4.660      ;
; 5.483 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.647      ;
; 5.484 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.661      ;
; 5.591 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.755      ;
; 5.601 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.778      ;
; 5.612 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 4.776      ;
; 5.708 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 4.885      ;
; 5.951 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 5.128      ;
; 6.246 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.104      ; 5.410      ;
; 6.545 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.126      ; 5.731      ;
; 6.715 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.117      ; 5.892      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
; 35.076 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.119     ; 4.066      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
; 6.129 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 3.849      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                               ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.829 ; 6.230        ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.850 ; 6.251        ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[10]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[12]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[13]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[14]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[15]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[7]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[8]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[9]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[10]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[11]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[12]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[13]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[14]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[15]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[8]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[9]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[10]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[11]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[12]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[13]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[14]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[15]~reg0 ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[8]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[9]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[10]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[12]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[13]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[14]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[15]~reg0  ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[7]~reg0   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[8]~reg0   ;
; 5.925 ; 6.145        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[9]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[0] ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[1] ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[0]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[11]~reg0 ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[1]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[2]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[3]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[4]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[5]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[6]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[0]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[1]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[2]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[3]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[4]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[5]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[6]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[7]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[0]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[1]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[2]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[3]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[4]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[5]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[6]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[7]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[0]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[11]~reg0  ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[1]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[2]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[3]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[4]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[5]~reg0   ;
; 5.932 ; 6.152        ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[6]~reg0   ;
; 6.157 ; 6.345        ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[0]~reg0  ;
; 6.157 ; 6.345        ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[11]~reg0 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.677 ; 24.897       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.912 ; 25.100       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 24.946 ; 24.946       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 24.963 ; 24.963       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 24.963 ; 24.963       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 25.036 ; 25.036       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 25.036 ; 25.036       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 25.052 ; 25.052       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.954 ; 24.954       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.960 ; 24.960       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.960 ; 24.960       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 24.960 ; 24.960       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.979 ; 24.979       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.020 ; 25.020       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.039 ; 25.039       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.039 ; 25.039       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 25.039 ; 25.039       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 25.046 ; 25.046       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 5.751 ; 5.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 5.346 ; 5.310 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 5.253 ; 5.234 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 5.406 ; 5.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 5.673 ; 5.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 5.722 ; 5.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 5.747 ; 5.782 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 5.674 ; 5.588 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 5.751 ; 5.721 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 6.063 ; 5.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 5.871 ; 5.832 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 5.725 ; 5.653 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 6.063 ; 5.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 5.629 ; 5.682 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 5.819 ; 5.751 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 5.622 ; 5.595 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 5.234 ; 5.035 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 5.365 ; 5.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 6.457 ; 6.430 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 6.457 ; 6.430 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 5.285 ; 5.066 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 6.133 ; 6.063 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 5.583 ; 5.580 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 6.060 ; 5.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 5.262 ; 5.236 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 6.095 ; 5.964 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 5.347 ; 5.130 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 5.740 ; 5.624 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 5.276 ; 5.051 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 5.740 ; 5.624 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 5.582 ; 5.469 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 5.521 ; 5.496 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 5.456 ; 5.207 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 5.539 ; 5.547 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 5.684 ; 5.446 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 5.600 ; 5.380 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 6.147 ; 6.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 6.054 ; 5.927 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 5.592 ; 5.653 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 6.036 ; 5.951 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 5.641 ; 5.570 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 5.374 ; 5.328 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 5.637 ; 5.597 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 6.147 ; 6.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 5.425 ; 5.379 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 6.372 ; 6.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 5.738 ; 5.544 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 5.651 ; 5.799 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 5.731 ; 5.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 5.634 ; 5.725 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 5.703 ; 5.581 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 6.372 ; 6.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 5.478 ; 5.340 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 5.812 ; 5.881 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 6.452 ; 6.315 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 6.452 ; 6.315 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 5.542 ; 5.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 5.991 ; 5.853 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 5.496 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 5.768 ; 5.655 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 5.914 ; 5.793 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 5.340 ; 5.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 5.562 ; 5.299 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 5.887 ; 5.747 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 5.517 ; 5.419 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 5.468 ; 5.476 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 5.282 ; 5.119 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 5.457 ; 5.338 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 5.318 ; 5.121 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 5.887 ; 5.747 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 5.444 ; 5.302 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 5.806 ; 5.721 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -4.302 ; -4.277 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -4.418 ; -4.377 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -4.302 ; -4.277 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -4.560 ; -4.514 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -4.728 ; -4.825 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -4.744 ; -4.631 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -4.750 ; -4.817 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -4.709 ; -4.697 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -4.776 ; -4.745 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -4.411 ; -4.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -4.908 ; -4.854 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -4.754 ; -4.672 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -5.251 ; -5.149 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -4.750 ; -4.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -5.025 ; -4.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -4.691 ; -4.713 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -4.466 ; -4.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -4.411 ; -4.394 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -4.494 ; -4.282 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -5.633 ; -5.600 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -4.501 ; -4.282 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -5.213 ; -5.136 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -4.781 ; -4.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -5.022 ; -4.909 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -4.494 ; -4.469 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -5.113 ; -5.052 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -4.561 ; -4.347 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -4.506 ; -4.292 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -4.506 ; -4.292 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -4.949 ; -4.839 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -4.805 ; -4.695 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -4.718 ; -4.693 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -4.681 ; -4.443 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -4.711 ; -4.720 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -4.898 ; -4.667 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -4.799 ; -4.580 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -4.434 ; -4.383 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -5.100 ; -5.043 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -4.715 ; -4.768 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -5.058 ; -4.940 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -4.700 ; -4.513 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -4.434 ; -4.432 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -4.766 ; -4.720 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -5.189 ; -5.143 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -4.449 ; -4.383 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -4.683 ; -4.551 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -4.949 ; -4.765 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -4.709 ; -4.836 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -4.942 ; -4.941 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -4.754 ; -4.736 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -4.914 ; -4.797 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -5.408 ; -5.382 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -4.683 ; -4.551 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -4.884 ; -4.938 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -4.477 ; -4.463 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -5.440 ; -5.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -4.743 ; -4.723 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -5.078 ; -4.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -4.670 ; -4.575 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -4.811 ; -4.738 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -5.103 ; -4.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -4.477 ; -4.463 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -4.764 ; -4.501 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -4.503 ; -4.308 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -4.734 ; -4.644 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -4.668 ; -4.668 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -4.515 ; -4.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -4.679 ; -4.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -4.503 ; -4.308 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -5.077 ; -4.940 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -4.651 ; -4.512 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -4.993 ; -4.910 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 5.976 ; 5.981 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 5.248 ; 5.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 5.200 ; 5.021 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 5.175 ; 4.992 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 4.546 ; 4.442 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 4.523 ; 4.425 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 5.566 ; 5.357 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 4.809 ; 4.659 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 4.770 ; 4.732 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 4.306 ; 4.295 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 4.693 ; 4.656 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 4.319 ; 4.302 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 5.976 ; 5.981 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 4.849 ; 4.756 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 4.988 ; 4.893 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 5.202 ; 5.124 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 5.183 ; 5.122 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 5.674 ; 5.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 5.574 ; 5.377 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 4.566 ; 4.472 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 5.213 ; 5.033 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 5.476 ; 5.244 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 4.824 ; 4.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 5.189 ; 4.994 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 5.241 ; 5.048 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 5.185 ; 5.118 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 4.947 ; 4.860 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 5.188 ; 5.061 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 4.705 ; 4.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 5.425 ; 5.207 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 5.674 ; 5.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 4.758 ; 4.716 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 4.788 ; 4.748 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 4.753 ; 4.715 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 6.470 ; 6.494 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 4.938 ; 4.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 5.198 ; 5.007 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 4.497 ; 4.409 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 5.180 ; 5.000 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 4.990 ; 4.836 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 4.511 ; 4.416 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 4.531 ; 4.437 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 5.461 ; 5.232 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 4.775 ; 4.733 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 6.470 ; 6.494 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 5.372 ; 5.243 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 4.553 ; 4.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 4.704 ; 4.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 5.650 ; 5.477 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 5.453 ; 5.366 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 4.349 ; 4.332 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 6.541 ; 6.350 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 4.829 ; 4.690 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 5.188 ; 4.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 4.741 ; 4.606 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 4.505 ; 4.410 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 4.825 ; 4.700 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 6.541 ; 6.350 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 4.783 ; 4.643 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 5.202 ; 5.003 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 4.690 ; 4.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 4.798 ; 4.760 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 5.156 ; 5.091 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 5.204 ; 5.140 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 5.308 ; 5.197 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 4.803 ; 4.772 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 4.613 ; 4.560 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 4.354 ; 4.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 3.643 ; 3.631 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 4.549 ; 4.364 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 4.504 ; 4.330 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 4.480 ; 4.302 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 3.874 ; 3.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 3.853 ; 3.757 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 4.853 ; 4.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 4.127 ; 3.980 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 4.089 ; 4.053 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 3.643 ; 3.631 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 4.015 ; 3.979 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 3.655 ; 3.638 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 5.306 ; 5.312 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 4.160 ; 4.070 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 4.300 ; 4.208 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 4.504 ; 4.428 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 4.484 ; 4.425 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 3.895 ; 3.803 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 4.863 ; 4.672 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 3.895 ; 3.803 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 4.516 ; 4.341 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 4.768 ; 4.543 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 4.141 ; 3.986 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 4.493 ; 4.304 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 4.542 ; 4.355 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 4.488 ; 4.422 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 4.260 ; 4.175 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 4.491 ; 4.369 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 4.027 ; 3.992 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 4.719 ; 4.508 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 5.011 ; 5.088 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 4.078 ; 4.037 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 4.107 ; 4.068 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 4.074 ; 4.037 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 3.685 ; 3.668 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 4.254 ; 4.115 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 4.502 ; 4.317 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 3.829 ; 3.742 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 4.486 ; 4.312 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 4.304 ; 4.155 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 3.842 ; 3.749 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 3.863 ; 3.770 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 4.757 ; 4.534 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 4.096 ; 4.054 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 5.775 ; 5.800 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 4.669 ; 4.544 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 3.881 ; 3.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 4.026 ; 3.987 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 4.935 ; 4.768 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 4.746 ; 4.661 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 3.685 ; 3.668 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 3.690 ; 3.682 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 4.147 ; 4.012 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 4.494 ; 4.308 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 4.063 ; 3.931 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 3.837 ; 3.745 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 4.143 ; 4.022 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 5.791 ; 5.605 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 4.103 ; 3.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 4.506 ; 4.313 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 4.009 ; 3.939 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 4.118 ; 4.081 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 4.460 ; 4.397 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 4.507 ; 4.445 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 4.605 ; 4.498 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 4.123 ; 4.092 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 3.935 ; 3.883 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 3.690 ; 3.682 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                       ;
+-------------+-----------------+--------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                             ; Note                                           ;
+-------------+-----------------+--------------------------------------------------------+------------------------------------------------+
; 115.46 MHz  ; 115.46 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 1140.25 MHz ; 402.09 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; Clock_Virtual_Out_80M                                  ; 2.882  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.999  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 49.123 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.392 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.462 ; 0.000         ;
; Clock_Virtual_Out_80M                                  ; 4.285 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 35.431 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.728 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.839  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.681 ; 0.000         ;
; Ex_Clock                                               ; 24.953 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Virtual_Out_80M'                                                                                                              ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 2.882 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 5.640      ;
; 3.072 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 5.439      ;
; 3.535 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.963      ;
; 3.689 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.822      ;
; 3.798 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.700      ;
; 3.811 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.687      ;
; 3.812 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.699      ;
; 3.889 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.609      ;
; 3.894 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.628      ;
; 3.900 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.611      ;
; 3.929 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.569      ;
; 3.962 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.549      ;
; 4.021 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.490      ;
; 4.099 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.399      ;
; 4.107 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.391      ;
; 4.131 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.380      ;
; 4.132 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.366      ;
; 4.140 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.371      ;
; 4.141 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.370      ;
; 4.147 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.375      ;
; 4.147 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.351      ;
; 4.151 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.371      ;
; 4.159 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.352      ;
; 4.160 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.351      ;
; 4.162 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.336      ;
; 4.163 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.359      ;
; 4.166 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.356      ;
; 4.167 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 4.331      ;
; 4.186 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.325      ;
; 4.326 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.185      ;
; 4.344 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.178      ;
; 4.368 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.143      ;
; 4.404 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.118      ;
; 4.488 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 4.023      ;
; 4.506 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.016      ;
; 4.506 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 3.992      ;
; 4.515 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 4.007      ;
; 4.517 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.994      ;
; 4.524 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 3.974      ;
; 4.531 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.980      ;
; 4.536 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.975      ;
; 4.542 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 3.980      ;
; 4.545 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.966      ;
; 4.553 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.958      ;
; 4.567 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.944      ;
; 4.577 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.934      ;
; 4.580 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 3.942      ;
; 4.620 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.891      ;
; 4.620 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.891      ;
; 4.633 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.878      ;
; 4.646 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.865      ;
; 4.725 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.786      ;
; 4.748 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.763      ;
; 4.757 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 3.741      ;
; 4.775 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 3.723      ;
; 4.789 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 3.733      ;
; 4.795 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.512     ; 3.703      ;
; 4.811 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 3.711      ;
; 4.816 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 3.706      ;
; 4.826 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.488     ; 3.696      ;
; 4.956 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.555      ;
; 4.961 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.550      ;
; 4.991 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.520      ;
; 5.002 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.499     ; 3.509      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 2.999 ; Mult_In_B2[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.683      ;
; 3.074 ; Mult_In_B1[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.608      ;
; 3.146 ; Mult_In_A2[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.536      ;
; 3.291 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.391      ;
; 3.310 ; Mult_In_A2[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.372      ;
; 3.362 ; Mult_In_A2[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.320      ;
; 3.373 ; Mult_In_A2[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.309      ;
; 3.379 ; Mult_In_A1[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.303      ;
; 3.384 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.298      ;
; 3.394 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.288      ;
; 3.418 ; Mult_In_B2[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.264      ;
; 3.507 ; Mult_In_B2[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.175      ;
; 3.530 ; Mult_In_B3[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.152      ;
; 3.568 ; Mult_In_A1[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.114      ;
; 3.652 ; Mult_In_B1[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.030      ;
; 3.659 ; Mult_In_B1[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.023      ;
; 3.660 ; Mult_In_B3[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.022      ;
; 3.663 ; Mult_In_A1[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.019      ;
; 3.677 ; Mult_In_B2[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.005      ;
; 3.677 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 5.005      ;
; 3.694 ; Mult_In_A1[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.988      ;
; 3.694 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.988      ;
; 3.741 ; Mult_In_A3[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.941      ;
; 3.741 ; Mult_In_A3[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.941      ;
; 3.744 ; Mult_In_B1[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.938      ;
; 3.755 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.927      ;
; 3.765 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.917      ;
; 3.769 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.913      ;
; 3.769 ; Mult_In_B1[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.913      ;
; 3.789 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.893      ;
; 3.803 ; Mult_In_A3[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.879      ;
; 3.814 ; Mult_In_B2[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.868      ;
; 3.828 ; Mult_In_A3[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.854      ;
; 3.839 ; Mult_In_A_Reg[0] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[1] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[2] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[3] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[4] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[5] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[6] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.839 ; Mult_In_A_Reg[7] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.732      ;
; 3.842 ; Mult_In_A_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.842 ; Mult_In_A_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.069      ; 8.729      ;
; 3.847 ; Mult_In_B1[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.835      ;
; 3.858 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.824      ;
; 3.868 ; Mult_In_B1[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.814      ;
; 3.874 ; Mult_In_A1[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.808      ;
; 3.876 ; Mult_In_A_Reg[0] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[1] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[2] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[3] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[4] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[5] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[6] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.876 ; Mult_In_A_Reg[7] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.683      ;
; 3.878 ; Mult_In_A_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.878 ; Mult_In_A_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.681      ;
; 3.881 ; Mult_In_A1[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.801      ;
; 3.902 ; Mult_In_B3[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.780      ;
; 3.918 ; Mult_In_B1[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.764      ;
; 3.924 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.758      ;
; 3.931 ; Mult_In_A3[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.751      ;
; 3.939 ; Mult_In_A2[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.743      ;
; 3.958 ; Mult_In_B3[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.724      ;
; 3.962 ; Mult_In_B2[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.720      ;
; 3.971 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.711      ;
; 3.976 ; Mult_In_B3[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.706      ;
; 3.976 ; Mult_In_B2[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.706      ;
; 3.978 ; Mult_In_A3[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.704      ;
; 3.997 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.685      ;
; 3.997 ; Mult_In_A3[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.685      ;
; 4.038 ; Mult_In_A1[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.644      ;
; 4.050 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.632      ;
; 4.051 ; Mult_In_B3[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.631      ;
; 4.057 ; Mult_In_A2[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.625      ;
; 4.060 ; Mult_In_B2[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.622      ;
; 4.076 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.606      ;
; 4.090 ; Mult_In_B3[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.592      ;
; 4.092 ; Mult_In_B3[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.590      ;
; 4.124 ; Mult_In_A2[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.558      ;
; 4.133 ; Mult_In_A3[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.549      ;
; 4.156 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.147     ; 4.526      ;
; 4.166 ; Mult_In_A_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.393      ;
; 4.166 ; Mult_In_A_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.393      ;
; 4.166 ; Mult_In_A_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.393      ;
; 4.166 ; Mult_In_A_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.393      ;
; 4.166 ; Mult_In_A_Reg[4] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.393      ;
; 4.166 ; Mult_In_A_Reg[5] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.057      ; 8.393      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 49.123 ; Rst_n_Reg[2] ; Rst_n_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.798      ;
; 49.125 ; Rst_n_Reg[6] ; Rst_n_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.796      ;
; 49.125 ; Rst_n_Reg[3] ; Rst_n_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.796      ;
; 49.125 ; Rst_n_Reg[1] ; Rst_n_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.796      ;
; 49.125 ; Rst_n_Reg[0] ; Rst_n_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.796      ;
; 49.126 ; Rst_n_Reg[5] ; Rst_n_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.795      ;
; 49.126 ; Rst_n_Reg[4] ; Rst_n_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.081     ; 0.795      ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.392 ; Channel_Count[1] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.669      ;
; 0.407 ; Channel_Count[0] ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.684      ;
; 0.506 ; Channel_Count[0] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.783      ;
; 1.737 ; Rst_n_Reg[7]     ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.131      ;
; 1.737 ; Rst_n_Reg[7]     ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.131      ;
; 1.738 ; Rst_n_Reg[7]     ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.132      ;
; 1.748 ; Rst_n_Reg[7]     ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.211      ; 2.174      ;
; 1.977 ; Rst_n_Reg[7]     ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.371      ;
; 1.977 ; Rst_n_Reg[7]     ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.371      ;
; 1.978 ; Rst_n_Reg[7]     ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.372      ;
; 2.048 ; Mult_In_B_Reg[0] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[1] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[2] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[3] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[4] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[5] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[6] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.048 ; Mult_In_B_Reg[7] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.489      ;
; 2.102 ; Rst_n_Reg[7]     ; Result3[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.496      ;
; 2.103 ; Rst_n_Reg[7]     ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.497      ;
; 2.198 ; Rst_n_Reg[7]     ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.211      ; 2.624      ;
; 2.218 ; Mult_In_A_Reg[0] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[1] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[2] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[3] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[4] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[5] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[6] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.218 ; Mult_In_A_Reg[7] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.659      ;
; 2.222 ; Rst_n_Reg[7]     ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.190      ; 2.627      ;
; 2.264 ; Rst_n_Reg[7]     ; Result3[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.658      ;
; 2.338 ; Mult_In_B_Reg[0] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[1] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[2] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[3] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[4] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[5] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[6] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.338 ; Mult_In_B_Reg[7] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.779      ;
; 2.342 ; Rst_n_Reg[7]     ; Result3[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.736      ;
; 2.342 ; Rst_n_Reg[7]     ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.736      ;
; 2.350 ; Rst_n_Reg[7]     ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.744      ;
; 2.351 ; Rst_n_Reg[7]     ; Result3[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.745      ;
; 2.413 ; Mult_In_B_Reg[0] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[1] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[2] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[3] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[4] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[5] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[6] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.413 ; Mult_In_B_Reg[7] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.854      ;
; 2.443 ; Mult_In_B_Reg[0] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[1] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[2] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[3] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[4] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[5] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[6] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.443 ; Mult_In_B_Reg[7] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.884      ;
; 2.457 ; Rst_n_Reg[7]     ; Result3[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.190      ; 2.862      ;
; 2.458 ; Mult_In_B_Reg[0] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[1] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[2] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[3] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[4] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[5] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[6] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.458 ; Mult_In_B_Reg[7] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.899      ;
; 2.462 ; Rst_n_Reg[7]     ; Result3[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.190      ; 2.867      ;
; 2.463 ; Rst_n_Reg[7]     ; Result3[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.190      ; 2.868      ;
; 2.474 ; Mult_In_B_Reg[0] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[1] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[2] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[3] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[4] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[5] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[6] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.474 ; Mult_In_B_Reg[7] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.915      ;
; 2.495 ; Mult_In_B_Reg[0] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[1] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[2] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[3] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[4] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[5] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[6] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.495 ; Mult_In_B_Reg[7] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.936      ;
; 2.508 ; Mult_In_A_Reg[0] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[1] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[2] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[3] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[4] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[5] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[6] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.508 ; Mult_In_A_Reg[7] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 2.949      ;
; 2.565 ; Rst_n_Reg[7]     ; Result3[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.179      ; 2.959      ;
; 2.583 ; Mult_In_A_Reg[0] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 3.024      ;
; 2.583 ; Mult_In_A_Reg[1] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 3.024      ;
; 2.583 ; Mult_In_A_Reg[2] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 3.024      ;
; 2.583 ; Mult_In_A_Reg[3] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 3.024      ;
; 2.583 ; Mult_In_A_Reg[4] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.246      ; 3.024      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.462 ; Rst_n_Reg[5] ; Rst_n_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.738      ;
; 0.462 ; Rst_n_Reg[4] ; Rst_n_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.738      ;
; 0.463 ; Rst_n_Reg[6] ; Rst_n_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.739      ;
; 0.463 ; Rst_n_Reg[3] ; Rst_n_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.739      ;
; 0.463 ; Rst_n_Reg[1] ; Rst_n_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.739      ;
; 0.463 ; Rst_n_Reg[0] ; Rst_n_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.739      ;
; 0.464 ; Rst_n_Reg[2] ; Rst_n_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.740      ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Virtual_Out_80M'                                                                                                               ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 4.285 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.316      ;
; 4.292 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.323      ;
; 4.322 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.353      ;
; 4.334 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.365      ;
; 4.388 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.430      ;
; 4.394 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.436      ;
; 4.395 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.437      ;
; 4.407 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.426      ;
; 4.417 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.459      ;
; 4.419 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.438      ;
; 4.449 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.468      ;
; 4.452 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.483      ;
; 4.522 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.553      ;
; 4.555 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.597      ;
; 4.572 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.603      ;
; 4.586 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.628      ;
; 4.598 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.629      ;
; 4.604 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.623      ;
; 4.607 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.638      ;
; 4.611 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.630      ;
; 4.612 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.643      ;
; 4.630 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.672      ;
; 4.641 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.683      ;
; 4.652 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.683      ;
; 4.657 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.688      ;
; 4.668 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.699      ;
; 4.671 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.702      ;
; 4.685 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.716      ;
; 4.686 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.717      ;
; 4.698 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.729      ;
; 4.706 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.737      ;
; 4.729 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.771      ;
; 4.764 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.806      ;
; 4.773 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.804      ;
; 4.801 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.832      ;
; 4.895 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.914      ;
; 4.898 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.917      ;
; 4.901 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.943      ;
; 4.902 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.944      ;
; 4.904 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.946      ;
; 4.905 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 3.947      ;
; 4.921 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.940      ;
; 4.929 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.948      ;
; 4.941 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.960      ;
; 4.943 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 3.974      ;
; 4.950 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 3.969      ;
; 4.980 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.011      ;
; 5.004 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.035      ;
; 5.007 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.038      ;
; 5.008 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.039      ;
; 5.025 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.056      ;
; 5.062 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.093      ;
; 5.081 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 4.100      ;
; 5.103 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 4.145      ;
; 5.110 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.141      ;
; 5.111 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 4.130      ;
; 5.205 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 4.224      ;
; 5.218 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.249      ;
; 5.231 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 4.250      ;
; 5.311 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.342      ;
; 5.517 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 4.548      ;
; 5.731 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.041     ; 4.750      ;
; 6.059 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.018     ; 5.101      ;
; 6.178 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; -0.029     ; 5.209      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
; 35.431 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.029      ; 3.860      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
; 5.728 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.499      ; 3.512      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.839 ; 6.221        ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 5.885 ; 6.267        ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[10]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[12]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[13]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[14]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[15]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[7]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[8]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[9]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[10]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[11]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[12]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[13]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[14]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[15]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[8]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[9]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[10]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[11]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[12]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[13]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[14]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[15]~reg0 ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[8]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[9]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[10]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[12]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[13]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[14]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[15]~reg0  ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[7]~reg0   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[8]~reg0   ;
; 5.933 ; 6.149        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[9]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[0] ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[1] ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[0]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[11]~reg0 ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[1]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[2]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[3]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[4]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[5]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[6]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[0]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[1]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[2]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[3]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[4]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[5]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[6]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[7]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[0]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[1]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[2]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[3]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[4]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[5]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[6]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[7]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[0]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[11]~reg0  ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[1]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[2]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[3]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[4]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[5]~reg0   ;
; 5.935 ; 6.151        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[6]~reg0   ;
; 6.160 ; 6.344        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[0]~reg0  ;
; 6.160 ; 6.344        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[11]~reg0 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.681 ; 24.897       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.915 ; 25.099       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 24.951 ; 24.951       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 24.968 ; 24.968       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 24.968 ; 24.968       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 25.031 ; 25.031       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 25.031 ; 25.031       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 25.048 ; 25.048       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 47.513 ; 50.000       ; 2.487          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 24.953 ; 24.953       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.975 ; 24.975       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.991 ; 24.991       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.008 ; 25.008       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.025 ; 25.025       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.044 ; 25.044       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.044 ; 25.044       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 25.044 ; 25.044       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 5.363 ; 5.211 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 4.964 ; 4.824 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 4.884 ; 4.764 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 5.043 ; 4.910 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 5.182 ; 5.171 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 5.346 ; 5.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 5.285 ; 5.182 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 5.271 ; 5.061 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 5.363 ; 5.211 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 5.661 ; 5.289 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 5.472 ; 5.289 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 5.346 ; 5.134 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 5.661 ; 5.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 5.159 ; 5.066 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 5.377 ; 5.060 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 5.166 ; 5.006 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 4.853 ; 4.453 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 5.002 ; 4.889 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 5.894 ; 5.871 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 5.894 ; 5.871 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 4.916 ; 4.472 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 5.730 ; 5.539 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 5.101 ; 4.900 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 5.667 ; 5.435 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 4.819 ; 4.587 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 5.678 ; 5.398 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 4.983 ; 4.537 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 5.299 ; 4.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 4.907 ; 4.465 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 5.299 ; 4.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 5.212 ; 4.834 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 5.043 ; 4.811 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 5.109 ; 4.594 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 5.062 ; 4.862 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 5.299 ; 4.814 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 5.237 ; 4.753 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 5.749 ; 5.546 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 5.656 ; 5.414 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 5.116 ; 5.030 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 5.646 ; 5.416 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 5.251 ; 5.034 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 4.990 ; 4.842 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 5.275 ; 5.140 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 5.749 ; 5.546 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 5.069 ; 4.900 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 5.966 ; 5.838 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 5.381 ; 4.913 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 5.158 ; 5.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 5.296 ; 5.059 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 5.193 ; 5.150 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 5.271 ; 4.912 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 5.966 ; 5.838 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 5.122 ; 4.710 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 5.388 ; 5.326 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 6.041 ; 5.774 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 6.041 ; 5.774 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 5.064 ; 4.847 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 5.622 ; 5.322 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 5.078 ; 4.741 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 5.363 ; 5.126 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 5.533 ; 5.128 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 4.980 ; 4.834 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 5.226 ; 4.680 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 5.510 ; 5.088 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 5.138 ; 4.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 4.989 ; 4.792 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 4.948 ; 4.528 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 5.064 ; 4.684 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 4.950 ; 4.526 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 5.510 ; 5.088 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 5.082 ; 4.681 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 5.380 ; 5.038 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -3.892 ; -3.774 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -4.000 ; -3.863 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -3.892 ; -3.774 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -4.109 ; -3.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -4.250 ; -4.220 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -4.305 ; -4.078 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -4.304 ; -4.233 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -4.288 ; -4.152 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -4.326 ; -4.182 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -3.987 ; -3.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -4.476 ; -4.287 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -4.334 ; -4.122 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -4.921 ; -4.548 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -4.288 ; -4.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -4.658 ; -4.349 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -4.247 ; -4.135 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -4.157 ; -3.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -3.987 ; -3.874 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -4.125 ; -3.769 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -5.151 ; -5.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -4.204 ; -3.769 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -4.727 ; -4.533 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -4.371 ; -4.173 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -4.570 ; -4.333 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -4.125 ; -3.901 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -4.678 ; -4.469 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -4.262 ; -3.834 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -4.210 ; -3.787 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -4.210 ; -3.787 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -4.586 ; -4.256 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -4.504 ; -4.140 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -4.315 ; -4.092 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -4.404 ; -3.911 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -4.314 ; -4.119 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -4.583 ; -4.115 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -4.501 ; -4.035 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -4.014 ; -3.862 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -4.632 ; -4.456 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -4.244 ; -4.159 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -4.612 ; -4.363 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -4.284 ; -3.966 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -4.014 ; -3.912 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -4.300 ; -4.164 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -4.714 ; -4.539 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -4.047 ; -3.862 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -4.228 ; -3.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -4.662 ; -4.215 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -4.228 ; -4.225 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -4.581 ; -4.350 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -4.287 ; -4.151 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -4.558 ; -4.213 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -4.906 ; -4.762 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -4.390 ; -3.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -4.412 ; -4.343 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -4.034 ; -3.929 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -4.963 ; -4.757 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -4.337 ; -4.130 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -4.647 ; -4.350 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -4.330 ; -4.003 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -4.371 ; -4.177 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -4.788 ; -4.394 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -4.034 ; -3.929 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -4.492 ; -3.965 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -4.209 ; -3.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -4.425 ; -4.100 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -4.260 ; -4.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -4.250 ; -3.848 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -4.361 ; -3.996 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -4.209 ; -3.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -4.768 ; -4.364 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -4.355 ; -3.970 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -4.641 ; -4.315 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 5.475 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 4.911 ; 4.640 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 4.863 ; 4.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 4.843 ; 4.583 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 4.235 ; 4.089 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 4.215 ; 4.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 5.199 ; 4.907 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 4.486 ; 4.281 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 4.457 ; 4.345 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 4.008 ; 3.947 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 4.377 ; 4.273 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 4.019 ; 3.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 5.475 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 4.522 ; 4.369 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 4.684 ; 4.483 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 4.869 ; 4.700 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 4.850 ; 4.700 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 5.212 ; 5.198 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 5.212 ; 4.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 4.253 ; 4.118 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 4.878 ; 4.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 5.121 ; 4.808 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 4.504 ; 4.289 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 4.848 ; 4.586 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 4.903 ; 4.631 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 4.851 ; 4.696 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 4.642 ; 4.455 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 4.879 ; 4.631 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 4.390 ; 4.287 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 5.081 ; 4.777 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 5.181 ; 5.198 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 4.443 ; 4.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 4.474 ; 4.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 4.433 ; 4.333 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 5.938 ; 5.868 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 4.606 ; 4.409 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 4.859 ; 4.593 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 4.184 ; 4.056 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 4.844 ; 4.592 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 4.666 ; 4.444 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 4.199 ; 4.063 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 4.221 ; 4.085 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 5.116 ; 4.799 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 4.465 ; 4.347 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 5.938 ; 5.868 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 5.048 ; 4.804 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 4.262 ; 4.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 4.390 ; 4.282 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 5.321 ; 5.014 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 5.110 ; 4.917 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 4.049 ; 3.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 6.128 ; 5.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 4.504 ; 4.308 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 4.847 ; 4.589 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 4.430 ; 4.229 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 4.194 ; 4.061 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 4.495 ; 4.320 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 6.128 ; 5.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 4.468 ; 4.262 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 4.863 ; 4.590 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 4.364 ; 4.249 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 4.479 ; 4.375 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 4.824 ; 4.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 4.870 ; 4.716 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 4.989 ; 4.756 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 4.493 ; 4.383 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 4.285 ; 4.197 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 4.054 ; 3.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 3.404 ; 3.345 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 4.271 ; 4.010 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 4.226 ; 3.981 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 4.206 ; 3.955 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 3.621 ; 3.479 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 3.602 ; 3.467 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 4.547 ; 4.265 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 3.862 ; 3.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 3.837 ; 3.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 3.404 ; 3.345 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 3.760 ; 3.658 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 3.416 ; 3.352 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 4.863 ; 4.791 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 3.894 ; 3.746 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 4.055 ; 3.861 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 4.232 ; 4.068 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 4.212 ; 4.067 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 3.640 ; 3.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 4.561 ; 4.291 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 3.640 ; 3.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 4.240 ; 3.989 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 4.472 ; 4.171 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 3.879 ; 3.671 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 4.211 ; 3.958 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 4.263 ; 4.001 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 4.215 ; 4.064 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 4.014 ; 3.833 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 4.242 ; 4.003 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 3.772 ; 3.672 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 4.434 ; 4.141 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 4.577 ; 4.596 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 3.823 ; 3.712 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 3.854 ; 3.745 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 3.815 ; 3.717 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 3.446 ; 3.382 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 3.979 ; 3.789 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 4.220 ; 3.964 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 3.572 ; 3.448 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 4.209 ; 3.965 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 4.038 ; 3.824 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 3.587 ; 3.455 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 3.609 ; 3.477 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 4.469 ; 4.163 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 3.846 ; 3.731 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 5.304 ; 5.238 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 4.405 ; 4.170 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 3.650 ; 3.512 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 3.772 ; 3.667 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 4.667 ; 4.371 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 4.465 ; 4.278 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 3.446 ; 3.382 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 3.450 ; 3.394 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 3.879 ; 3.690 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 4.211 ; 3.962 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 3.809 ; 3.615 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 3.583 ; 3.454 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 3.871 ; 3.701 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 5.439 ; 5.119 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 3.845 ; 3.646 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 4.224 ; 3.961 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 3.743 ; 3.632 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 3.859 ; 3.758 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 4.189 ; 4.040 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 4.235 ; 4.085 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 4.347 ; 4.122 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 3.873 ; 3.766 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 3.667 ; 3.582 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 3.450 ; 3.394 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.657  ; 0.000         ;
; Clock_Virtual_Out_80M                                  ; 5.667  ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 49.571 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.181 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.189 ; 0.000         ;
; Clock_Virtual_Out_80M                                  ; 2.604 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 36.980 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.534 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 6.031  ; 0.000         ;
; Ex_Clock                                               ; 24.572 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.783 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 5.657 ; Mult_In_A2[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 3.052      ;
; 5.684 ; Mult_In_B2[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 3.025      ;
; 5.700 ; Mult_In_B1[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 3.009      ;
; 5.814 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.895      ;
; 5.815 ; Mult_In_A1[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.894      ;
; 5.832 ; Mult_In_A2[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.877      ;
; 5.850 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.859      ;
; 5.853 ; Mult_In_A2[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.856      ;
; 5.899 ; Mult_In_B2[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.810      ;
; 5.903 ; Mult_In_B2[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.806      ;
; 5.905 ; Mult_In_B3[5]    ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.804      ;
; 5.908 ; Mult_In_A2[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.801      ;
; 5.912 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.797      ;
; 5.913 ; Mult_In_B3[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.796      ;
; 5.913 ; Mult_In_A1[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.796      ;
; 5.936 ; Mult_In_B1[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.773      ;
; 5.936 ; Mult_In_B1[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.773      ;
; 5.955 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.754      ;
; 5.956 ; Mult_In_B1[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.753      ;
; 5.964 ; Mult_In_A3[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.745      ;
; 5.965 ; Mult_In_B1[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.744      ;
; 5.975 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.734      ;
; 5.983 ; Mult_In_A2[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.726      ;
; 5.984 ; Mult_In_A1[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.725      ;
; 5.996 ; Mult_In_A1[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.713      ;
; 6.004 ; Mult_In_B1[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.705      ;
; 6.023 ; Mult_In_B2[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.686      ;
; 6.024 ; Mult_In_A3[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.685      ;
; 6.028 ; Mult_In_B1[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.681      ;
; 6.037 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.672      ;
; 6.041 ; Mult_In_A1[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.668      ;
; 6.043 ; Mult_In_A3[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.666      ;
; 6.045 ; Mult_In_A3[3]    ; Mult_In_A_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.664      ;
; 6.049 ; Mult_In_A1[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.660      ;
; 6.055 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.654      ;
; 6.059 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.650      ;
; 6.060 ; Mult_In_A3[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.649      ;
; 6.060 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.649      ;
; 6.060 ; Mult_In_B3[1]    ; Mult_In_B_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.649      ;
; 6.064 ; Mult_In_B2[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.645      ;
; 6.066 ; Mult_In_B3[0]    ; Mult_In_B_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.643      ;
; 6.066 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.643      ;
; 6.070 ; Mult_In_A3[2]    ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.639      ;
; 6.096 ; Mult_In_B3[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.613      ;
; 6.107 ; Mult_In_B2[7]    ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.602      ;
; 6.111 ; Mult_In_B1[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.598      ;
; 6.117 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.592      ;
; 6.122 ; Mult_In_B2[3]    ; Mult_In_B_Reg[3] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.587      ;
; 6.125 ; Mult_In_B3[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.584      ;
; 6.132 ; Mult_In_A2[5]    ; Mult_In_A_Reg[5] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.577      ;
; 6.165 ; Mult_In_A3[4]    ; Mult_In_A_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.544      ;
; 6.174 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.535      ;
; 6.189 ; Mult_In_B3[4]    ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.520      ;
; 6.198 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.511      ;
; 6.201 ; Mult_In_B2[6]    ; Mult_In_B_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.508      ;
; 6.207 ; Mult_In_A1[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.502      ;
; 6.215 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.494      ;
; 6.227 ; Mult_In_A2[7]    ; Mult_In_A_Reg[7] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.482      ;
; 6.233 ; Mult_In_B3[2]    ; Mult_In_B_Reg[2] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.476      ;
; 6.240 ; Mult_In_A2[1]    ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.469      ;
; 6.255 ; Mult_In_A3[0]    ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.454      ;
; 6.257 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.452      ;
; 6.268 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.441      ;
; 6.274 ; Mult_In_A1[6]    ; Mult_In_A_Reg[6] ; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; -0.223     ; 2.435      ;
; 8.303 ; Mult_In_A_Reg[0] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[1] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[2] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[3] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[4] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[5] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[6] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.303 ; Mult_In_A_Reg[7] ; Result1[10]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.189      ;
; 8.305 ; Mult_In_A_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.305 ; Mult_In_A_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.187      ;
; 8.313 ; Mult_In_A_Reg[0] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[1] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[2] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[3] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[4] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[5] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[6] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.313 ; Mult_In_A_Reg[7] ; Result1[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.193      ;
; 8.317 ; Mult_In_A_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.317 ; Mult_In_A_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.019      ; 4.189      ;
; 8.470 ; Mult_In_A_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.022      ;
; 8.470 ; Mult_In_A_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.022      ;
; 8.470 ; Mult_In_A_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.022      ;
; 8.470 ; Mult_In_A_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 12.500       ; 0.005      ; 4.022      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Virtual_Out_80M'                                                                                                              ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 5.667 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 3.243      ;
; 5.926 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.969      ;
; 5.953 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.970      ;
; 6.052 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.858      ;
; 6.345 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.565      ;
; 6.393 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.517      ;
; 6.413 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.482      ;
; 6.436 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.459      ;
; 6.451 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.459      ;
; 6.490 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.405      ;
; 6.496 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.414      ;
; 6.499 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.424      ;
; 6.501 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.409      ;
; 6.507 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.388      ;
; 6.511 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.399      ;
; 6.511 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.399      ;
; 6.521 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.389      ;
; 6.539 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.371      ;
; 6.566 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.344      ;
; 6.581 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.314      ;
; 6.592 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.303      ;
; 6.593 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.302      ;
; 6.595 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.300      ;
; 6.611 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.284      ;
; 6.612 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.311      ;
; 6.614 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.281      ;
; 6.616 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.307      ;
; 6.628 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.295      ;
; 6.636 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.287      ;
; 6.647 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.263      ;
; 6.670 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.240      ;
; 6.684 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.226      ;
; 6.689 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.234      ;
; 6.693 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.217      ;
; 6.708 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.202      ;
; 6.710 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.200      ;
; 6.713 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.210      ;
; 6.723 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.187      ;
; 6.726 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.184      ;
; 6.743 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.167      ;
; 6.757 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.153      ;
; 6.768 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.142      ;
; 6.770 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.140      ;
; 6.780 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.130      ;
; 6.790 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.133      ;
; 6.801 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.122      ;
; 6.801 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.094      ;
; 6.808 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.087      ;
; 6.809 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.101      ;
; 6.824 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.099      ;
; 6.839 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.084      ;
; 6.844 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.066      ;
; 6.860 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 2.050      ;
; 6.875 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 2.020      ;
; 6.908 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 2.015      ;
; 6.909 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 1.986      ;
; 6.913 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.115     ; 1.982      ;
; 6.926 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 1.997      ;
; 6.927 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 1.983      ;
; 6.934 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 1.976      ;
; 6.938 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 1.985      ;
; 6.941 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.087     ; 1.982      ;
; 6.964 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 1.946      ;
; 6.973 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 12.500       ; -0.100     ; 1.937      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 49.571 ; Rst_n_Reg[3] ; Rst_n_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.375      ;
; 49.571 ; Rst_n_Reg[2] ; Rst_n_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.375      ;
; 49.572 ; Rst_n_Reg[6] ; Rst_n_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.374      ;
; 49.572 ; Rst_n_Reg[5] ; Rst_n_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.374      ;
; 49.572 ; Rst_n_Reg[0] ; Rst_n_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.374      ;
; 49.573 ; Rst_n_Reg[1] ; Rst_n_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.373      ;
; 49.574 ; Rst_n_Reg[4] ; Rst_n_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.041     ; 0.372      ;
+--------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.181 ; Channel_Count[1] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; Channel_Count[0] ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.314      ;
; 0.224 ; Channel_Count[0] ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.350      ;
; 0.784 ; Rst_n_Reg[7]     ; Channel_Count[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.127      ; 1.015      ;
; 0.820 ; Rst_n_Reg[7]     ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.018      ;
; 0.820 ; Rst_n_Reg[7]     ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.018      ;
; 0.820 ; Rst_n_Reg[7]     ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.018      ;
; 0.905 ; Rst_n_Reg[7]     ; Channel_Count[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.127      ; 1.136      ;
; 0.930 ; Rst_n_Reg[7]     ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.128      ;
; 0.931 ; Rst_n_Reg[7]     ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.129      ;
; 0.931 ; Rst_n_Reg[7]     ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.129      ;
; 0.985 ; Rst_n_Reg[7]     ; Result3[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.183      ;
; 0.986 ; Rst_n_Reg[7]     ; Result3[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.184      ;
; 1.009 ; Rst_n_Reg[7]     ; Result3[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.220      ;
; 1.044 ; Rst_n_Reg[7]     ; Result3[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[0] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[1] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[2] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[3] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[4] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[5] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[6] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.065 ; Mult_In_B_Reg[7] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.242      ;
; 1.095 ; Rst_n_Reg[7]     ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.293      ;
; 1.096 ; Rst_n_Reg[7]     ; Result3[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.294      ;
; 1.098 ; Rst_n_Reg[7]     ; Result2[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.296      ;
; 1.099 ; Rst_n_Reg[7]     ; Result3[1]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.297      ;
; 1.116 ; Rst_n_Reg[7]     ; Result3[9]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.327      ;
; 1.120 ; Rst_n_Reg[7]     ; Result3[15]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.331      ;
; 1.121 ; Rst_n_Reg[7]     ; Result3[8]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.332      ;
; 1.127 ; Mult_In_A_Reg[0] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[1] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[2] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[3] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[4] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[5] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[6] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.127 ; Mult_In_A_Reg[7] ; Result2[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.304      ;
; 1.168 ; Rst_n_Reg[7]     ; Result3[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.366      ;
; 1.172 ; Rst_n_Reg[7]     ; Result3[11]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.383      ;
; 1.173 ; Rst_n_Reg[7]     ; Result2[14]~reg0 ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.107      ; 1.384      ;
; 1.182 ; Mult_In_B_Reg[0] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[1] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[2] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[3] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[4] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[5] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[6] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.182 ; Mult_In_B_Reg[7] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.359      ;
; 1.229 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.187      ;
; 1.229 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.187      ;
; 1.230 ; Mult_In_B_Reg[0] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[1] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[2] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[3] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[4] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[5] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[6] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.230 ; Mult_In_B_Reg[7] ; Result3[6]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.407      ;
; 1.231 ; Rst_n_Reg[7]     ; Result2[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.429      ;
; 1.232 ; Rst_n_Reg[7]     ; Result3[7]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.430      ;
; 1.237 ; Mult_In_B_Reg[0] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[1] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[2] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[3] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[4] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[5] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[6] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.237 ; Mult_In_B_Reg[7] ; Result2[0]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.414      ;
; 1.244 ; Mult_In_A_Reg[0] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[1] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[2] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[3] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[4] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[5] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[6] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.244 ; Mult_In_A_Reg[7] ; Result2[2]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.421      ;
; 1.248 ; Mult_In_B_Reg[0] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[0] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[1] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[2] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[3] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[4] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[5] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[6] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[7] ; Result2[4]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[1] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[2] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[3] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[4] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[5] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[6] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.248 ; Mult_In_B_Reg[7] ; Result2[5]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.425      ;
; 1.249 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.207      ;
; 1.263 ; Mult_In_B_Reg[0] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.440      ;
; 1.263 ; Mult_In_B_Reg[1] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.440      ;
; 1.263 ; Mult_In_B_Reg[2] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.440      ;
; 1.263 ; Mult_In_B_Reg[3] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.440      ;
; 1.263 ; Mult_In_B_Reg[4] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.440      ;
; 1.263 ; Mult_In_B_Reg[5] ; Result2[3]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.440      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.189 ; Rst_n_Reg[5] ; Rst_n_Reg[6] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; Rst_n_Reg[4] ; Rst_n_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; Rst_n_Reg[1] ; Rst_n_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; Rst_n_Reg[6] ; Rst_n_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; Rst_n_Reg[0] ; Rst_n_Reg[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.315      ;
; 0.191 ; Rst_n_Reg[3] ; Rst_n_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.316      ;
; 0.191 ; Rst_n_Reg[2] ; Rst_n_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.316      ;
+-------+--------------+--------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Virtual_Out_80M'                                                                                                               ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 2.604 ; Result[8]~reg0   ; Result[8]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.822      ;
; 2.614 ; Result[10]~reg0  ; Result[10]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.832      ;
; 2.644 ; Result2[15]~reg0 ; Result2[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.862      ;
; 2.649 ; Result3[15]~reg0 ; Result3[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.867      ;
; 2.654 ; Result2[2]~reg0  ; Result2[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 1.884      ;
; 2.656 ; Result2[5]~reg0  ; Result2[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 1.886      ;
; 2.671 ; Result3[3]~reg0  ; Result3[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 1.901      ;
; 2.681 ; Result[4]~reg0   ; Result[4]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 1.885      ;
; 2.683 ; Result[3]~reg0   ; Result[3]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 1.887      ;
; 2.687 ; Result2[6]~reg0  ; Result2[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 1.917      ;
; 2.710 ; Result2[11]~reg0 ; Result2[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.928      ;
; 2.719 ; Result1[1]~reg0  ; Result1[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 1.923      ;
; 2.727 ; Result3[14]~reg0 ; Result3[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.945      ;
; 2.746 ; Result3[2]~reg0  ; Result3[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 1.976      ;
; 2.758 ; Result3[6]~reg0  ; Result3[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 1.988      ;
; 2.763 ; Result3[8]~reg0  ; Result3[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.981      ;
; 2.771 ; Result[9]~reg0   ; Result[9]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.989      ;
; 2.774 ; Result[6]~reg0   ; Result[6]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 1.978      ;
; 2.779 ; Result3[0]~reg0  ; Result3[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.009      ;
; 2.780 ; Result1[4]~reg0  ; Result1[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 1.984      ;
; 2.781 ; Result2[12]~reg0 ; Result2[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.999      ;
; 2.781 ; Result1[10]~reg0 ; Result1[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 1.999      ;
; 2.789 ; Result3[4]~reg0  ; Result3[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.019      ;
; 2.799 ; Result1[13]~reg0 ; Result1[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.017      ;
; 2.803 ; Result[12]~reg0  ; Result[12]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.021      ;
; 2.818 ; Result[7]~reg0   ; Result[7]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.036      ;
; 2.819 ; Result1[15]~reg0 ; Result1[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.037      ;
; 2.831 ; Result1[14]~reg0 ; Result1[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.049      ;
; 2.833 ; Result2[8]~reg0  ; Result2[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.051      ;
; 2.852 ; Result3[9]~reg0  ; Result3[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.070      ;
; 2.857 ; Result3[13]~reg0 ; Result3[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.075      ;
; 2.858 ; Result2[0]~reg0  ; Result2[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.088      ;
; 2.865 ; Result1[8]~reg0  ; Result1[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.083      ;
; 2.879 ; Result2[4]~reg0  ; Result2[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.109      ;
; 2.894 ; Result[13]~reg0  ; Result[13]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.112      ;
; 2.923 ; Result3[7]~reg0  ; Result3[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.153      ;
; 2.927 ; Result2[1]~reg0  ; Result2[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.157      ;
; 2.948 ; Result3[1]~reg0  ; Result3[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.178      ;
; 2.950 ; Result[2]~reg0   ; Result[2]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.154      ;
; 2.952 ; Result1[5]~reg0  ; Result1[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.156      ;
; 2.953 ; Result2[3]~reg0  ; Result2[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.183      ;
; 2.961 ; Result1[6]~reg0  ; Result1[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.165      ;
; 2.965 ; Result1[9]~reg0  ; Result1[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.183      ;
; 2.967 ; Result1[2]~reg0  ; Result1[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.171      ;
; 2.968 ; Result[1]~reg0   ; Result[1]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.172      ;
; 2.973 ; Result3[10]~reg0 ; Result3[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.191      ;
; 2.975 ; Result[0]~reg0   ; Result[0]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.179      ;
; 2.993 ; Result[15]~reg0  ; Result[15]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.211      ;
; 3.006 ; Result1[7]~reg0  ; Result1[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.224      ;
; 3.009 ; Result3[12]~reg0 ; Result3[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.227      ;
; 3.013 ; Result[14]~reg0  ; Result[14]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.231      ;
; 3.014 ; Result3[11]~reg0 ; Result3[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.232      ;
; 3.043 ; Result1[11]~reg0 ; Result1[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.247      ;
; 3.051 ; Result2[7]~reg0  ; Result2[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.281      ;
; 3.054 ; Result1[3]~reg0  ; Result1[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.258      ;
; 3.064 ; Result2[10]~reg0 ; Result2[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.282      ;
; 3.097 ; Result[5]~reg0   ; Result[5]   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.301      ;
; 3.108 ; Result2[14]~reg0 ; Result2[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.326      ;
; 3.122 ; Result1[0]~reg0  ; Result1[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.326      ;
; 3.149 ; Result2[13]~reg0 ; Result2[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.367      ;
; 3.481 ; Result3[5]~reg0  ; Result3[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.170      ; 2.711      ;
; 3.490 ; Result1[12]~reg0 ; Result1[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 2.708      ;
; 3.611 ; Result[11]~reg0  ; Result[11]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.144      ; 2.815      ;
; 3.812 ; Result2[9]~reg0  ; Result2[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M ; 0.000        ; 0.158      ; 3.030      ;
+-------+------------------+-------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
; 36.980 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.160     ; 2.107      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
; 4.534 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.806      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[10]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[12]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[13]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[14]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[15]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[7]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[8]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[9]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[10]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[11]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[12]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[13]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[14]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[15]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[8]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[9]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[10]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[11]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[12]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[13]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[14]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[15]~reg0 ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[8]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[9]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[10]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[12]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[13]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[14]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[15]~reg0  ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[7]~reg0   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[8]~reg0   ;
; 6.031 ; 6.247        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[9]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[0]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[11]~reg0 ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[1]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[2]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[3]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[4]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[5]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[6]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[0]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[1]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[2]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[3]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[4]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[5]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[6]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[7]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[0]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[1]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[2]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[3]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[4]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[5]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[6]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result3[7]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[0]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[11]~reg0  ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[1]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[2]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[3]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[4]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[5]~reg0   ;
; 6.033 ; 6.249        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result[6]~reg0   ;
; 6.034 ; 6.250        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[0] ;
; 6.034 ; 6.250        ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[1] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[0] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[1] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[2] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[3] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[4] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[5] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[6] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_A_Reg[7] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[0] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[1] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[2] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[3] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[4] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[5] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[6] ;
; 6.041 ; 6.220        ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Mult_In_B_Reg[7] ;
; 6.063 ; 6.247        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[0] ;
; 6.063 ; 6.247        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Channel_Count[1] ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[0]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[11]~reg0 ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[1]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[2]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[3]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[4]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[5]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result1[6]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[0]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[1]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[2]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[3]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[4]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[5]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[6]~reg0  ;
; 6.064 ; 6.248        ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; Result2[7]~reg0  ;
+-------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.572 ; 24.572       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.572 ; 24.572       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 24.572 ; 24.572       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.620 ; 24.620       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.623 ; 24.623       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.377 ; 25.377       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.380 ; 25.380       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.427 ; 25.427       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.427 ; 25.427       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 25.427 ; 25.427       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.783 ; 24.999       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.814 ; 24.998       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.988 ; 24.988       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 24.988 ; 24.988       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 24.994 ; 24.994       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 25.005 ; 25.005       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 25.012 ; 25.012       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 25.012 ; 25.012       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 48.000 ; 50.000       ; 2.000          ; Min Period       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 2.553 ; 3.085 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 2.356 ; 2.783 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 2.338 ; 2.772 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 2.461 ; 2.866 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 2.553 ; 3.065 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 2.505 ; 2.980 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 2.530 ; 3.085 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 2.494 ; 2.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 2.522 ; 2.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 2.615 ; 3.225 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 2.573 ; 3.044 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 2.536 ; 2.991 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 2.615 ; 3.225 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 2.550 ; 3.056 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 2.538 ; 3.127 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 2.454 ; 2.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 2.244 ; 2.766 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 2.399 ; 2.833 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 3.059 ; 3.383 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 3.059 ; 3.383 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 2.267 ; 2.800 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 2.773 ; 3.208 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 2.494 ; 3.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 2.650 ; 3.132 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 2.355 ; 2.908 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 2.684 ; 3.187 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 2.270 ; 2.813 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 2.503 ; 3.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 2.265 ; 2.785 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 2.503 ; 3.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 2.393 ; 2.970 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 2.424 ; 2.995 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 2.332 ; 2.875 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 2.435 ; 3.016 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 2.449 ; 2.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 2.423 ; 2.980 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 2.769 ; 3.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 2.708 ; 3.190 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 2.495 ; 3.003 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 2.633 ; 3.128 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 2.460 ; 2.923 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 2.374 ; 2.825 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 2.576 ; 2.981 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 2.769 ; 3.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 2.401 ; 2.842 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 2.877 ; 3.340 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 2.465 ; 3.036 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 2.550 ; 3.075 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 2.517 ; 3.104 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 2.507 ; 3.012 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 2.497 ; 3.084 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 2.877 ; 3.340 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 2.358 ; 2.929 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 2.603 ; 3.104 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 2.864 ; 3.356 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 2.864 ; 3.356 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 2.452 ; 3.017 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 2.653 ; 3.141 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 2.357 ; 2.918 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 2.524 ; 2.976 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 2.540 ; 3.137 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 2.419 ; 2.839 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 2.394 ; 2.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 2.537 ; 3.135 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 2.394 ; 2.974 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 2.408 ; 2.980 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 2.261 ; 2.807 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 2.384 ; 2.944 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 2.308 ; 2.851 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 2.537 ; 3.135 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 2.346 ; 2.915 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 2.536 ; 3.127 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -1.924 ; -2.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -1.932 ; -2.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -1.924 ; -2.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -1.984 ; -2.396 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -2.132 ; -2.641 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -2.058 ; -2.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -2.098 ; -2.615 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -2.061 ; -2.521 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -2.067 ; -2.520 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -1.912 ; -2.380 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -2.135 ; -2.604 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -2.113 ; -2.570 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -2.263 ; -2.860 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -2.159 ; -2.667 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -2.195 ; -2.775 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -2.051 ; -2.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -1.912 ; -2.429 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -1.953 ; -2.380 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -1.928 ; -2.453 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -2.693 ; -3.015 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -1.928 ; -2.453 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -2.264 ; -2.704 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -2.146 ; -2.697 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -2.176 ; -2.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -2.020 ; -2.566 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -2.243 ; -2.713 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -1.930 ; -2.459 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -1.933 ; -2.446 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -1.933 ; -2.446 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -2.161 ; -2.730 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -2.056 ; -2.626 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -2.078 ; -2.632 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -1.998 ; -2.535 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -2.075 ; -2.649 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -2.109 ; -2.650 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -2.079 ; -2.620 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -1.951 ; -2.386 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -2.216 ; -2.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -2.099 ; -2.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -2.142 ; -2.625 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -1.980 ; -2.479 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -1.958 ; -2.386 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -2.075 ; -2.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -2.265 ; -2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -1.951 ; -2.395 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -2.015 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -2.126 ; -2.689 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -2.126 ; -2.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -2.174 ; -2.754 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -2.054 ; -2.598 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -2.154 ; -2.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -2.335 ; -2.802 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -2.015 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -2.174 ; -2.678 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -1.956 ; -2.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -2.346 ; -2.804 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -2.105 ; -2.655 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -2.191 ; -2.671 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -2.000 ; -2.554 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -2.101 ; -2.528 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -2.190 ; -2.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -1.956 ; -2.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -2.051 ; -2.578 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -1.930 ; -2.470 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -2.057 ; -2.629 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -2.062 ; -2.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -1.930 ; -2.470 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -2.047 ; -2.602 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -1.952 ; -2.493 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -2.188 ; -2.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -2.005 ; -2.556 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -2.187 ; -2.760 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 2.986 ; 3.084 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 2.361 ; 2.429 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 2.353 ; 2.418 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 2.334 ; 2.396 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 2.057 ; 2.101 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 2.055 ; 2.097 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 2.489 ; 2.574 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 2.153 ; 2.202 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 2.192 ; 2.287 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 1.972 ; 2.037 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 2.144 ; 2.230 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 1.981 ; 2.046 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 2.986 ; 3.084 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 2.181 ; 2.253 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 2.272 ; 2.363 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 2.397 ; 2.499 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 2.376 ; 2.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 2.857 ; 2.958 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 2.513 ; 2.597 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 2.093 ; 2.135 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 2.352 ; 2.415 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 2.444 ; 2.520 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 2.159 ; 2.209 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 2.336 ; 2.399 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 2.347 ; 2.417 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 2.389 ; 2.499 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 2.242 ; 2.340 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 2.346 ; 2.444 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 2.155 ; 2.242 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 2.432 ; 2.503 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 2.857 ; 2.958 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 2.173 ; 2.267 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 2.206 ; 2.302 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 2.194 ; 2.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 3.193 ; 3.343 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 2.236 ; 2.297 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 2.311 ; 2.382 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 2.026 ; 2.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 2.335 ; 2.398 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 2.258 ; 2.321 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 2.028 ; 2.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 2.060 ; 2.102 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 2.438 ; 2.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 2.207 ; 2.300 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 3.193 ; 3.343 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 2.448 ; 2.559 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 2.081 ; 2.150 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 2.155 ; 2.240 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 2.537 ; 2.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 2.495 ; 2.617 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 2.011 ; 2.076 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 2.888 ; 3.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 2.157 ; 2.209 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 2.331 ; 2.394 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 2.122 ; 2.171 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 2.043 ; 2.084 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 2.167 ; 2.220 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 2.888 ; 3.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 2.134 ; 2.186 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 2.307 ; 2.374 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 2.138 ; 2.201 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 2.227 ; 2.317 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 2.355 ; 2.471 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 2.396 ; 2.514 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 2.393 ; 2.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 2.231 ; 2.326 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 2.100 ; 2.166 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 2.016 ; 2.083 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 1.664 ; 1.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 2.035 ; 2.101 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 2.028 ; 2.090 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 2.010 ; 2.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 1.743 ; 1.784 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 1.741 ; 1.781 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 2.157 ; 2.238 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 1.834 ; 1.882 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 1.878 ; 1.969 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 1.664 ; 1.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 1.831 ; 1.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 1.674 ; 1.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 2.671 ; 2.768 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 1.863 ; 1.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 1.954 ; 2.042 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 2.073 ; 2.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 2.053 ; 2.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 1.779 ; 1.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 2.182 ; 2.262 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 1.779 ; 1.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 2.027 ; 2.087 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 2.114 ; 2.187 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 1.840 ; 1.889 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 2.012 ; 2.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 2.021 ; 2.088 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 2.066 ; 2.173 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 1.925 ; 2.020 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 2.025 ; 2.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 1.841 ; 1.925 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 2.103 ; 2.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 2.550 ; 2.649 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 1.859 ; 1.950 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 1.891 ; 1.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 1.879 ; 1.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 1.704 ; 1.755 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 1.918 ; 1.975 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 1.987 ; 2.056 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 1.714 ; 1.755 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 2.013 ; 2.073 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 1.939 ; 2.000 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 1.716 ; 1.758 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 1.747 ; 1.788 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 2.111 ; 2.181 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 1.893 ; 1.983 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 2.872 ; 3.018 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 2.124 ; 2.232 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 1.770 ; 1.838 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 1.841 ; 1.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 2.209 ; 2.333 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 2.168 ; 2.287 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 1.704 ; 1.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 1.709 ; 1.771 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 1.839 ; 1.889 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 2.008 ; 2.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 1.806 ; 1.853 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 1.731 ; 1.771 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 1.849 ; 1.900 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 2.541 ; 2.703 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 1.818 ; 1.867 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 1.983 ; 2.048 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 1.823 ; 1.884 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 1.912 ; 1.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 2.033 ; 2.146 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 2.074 ; 2.188 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 2.069 ; 2.181 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 1.917 ; 2.009 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 1.787 ; 1.850 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 1.709 ; 1.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                   ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                        ; 2.469  ; 0.181 ; 35.076   ; 4.534   ; 5.829               ;
;  Clock_Virtual_Out_80M                                  ; 2.469  ; 2.604 ; N/A      ; N/A     ; N/A                 ;
;  Ex_Clock                                               ; N/A    ; N/A   ; N/A      ; N/A     ; 24.572              ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 49.026 ; 0.189 ; 35.076   ; 4.534   ; 24.677              ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.583  ; 0.181 ; N/A      ; N/A     ; 5.829               ;
; Design-wide TNS                                         ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock_Virtual_Out_80M                                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  Ex_Clock                                               ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; 5.751 ; 5.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; 5.346 ; 5.310 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; 5.253 ; 5.234 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; 5.406 ; 5.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; 5.673 ; 5.796 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; 5.722 ; 5.627 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; 5.747 ; 5.782 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; 5.674 ; 5.588 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; 5.751 ; 5.721 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; 6.063 ; 5.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; 5.871 ; 5.832 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; 5.725 ; 5.653 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; 6.063 ; 5.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; 5.629 ; 5.682 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; 5.819 ; 5.751 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; 5.622 ; 5.595 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; 5.234 ; 5.035 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; 5.365 ; 5.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; 6.457 ; 6.430 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; 6.457 ; 6.430 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; 5.285 ; 5.066 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; 6.133 ; 6.063 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; 5.583 ; 5.580 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; 6.060 ; 5.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; 5.262 ; 5.236 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; 6.095 ; 5.964 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; 5.347 ; 5.130 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; 5.740 ; 5.624 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; 5.276 ; 5.051 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; 5.740 ; 5.624 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; 5.582 ; 5.469 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; 5.521 ; 5.496 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; 5.456 ; 5.207 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; 5.539 ; 5.547 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; 5.684 ; 5.446 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; 5.600 ; 5.380 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; 6.147 ; 6.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; 6.054 ; 5.927 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; 5.592 ; 5.653 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; 6.036 ; 5.951 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; 5.641 ; 5.570 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; 5.374 ; 5.328 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; 5.637 ; 5.597 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; 6.147 ; 6.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; 5.425 ; 5.379 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; 6.372 ; 6.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; 5.738 ; 5.544 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; 5.651 ; 5.799 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; 5.731 ; 5.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; 5.634 ; 5.725 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; 5.703 ; 5.581 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; 6.372 ; 6.365 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; 5.478 ; 5.340 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; 5.812 ; 5.881 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; 6.452 ; 6.315 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; 6.452 ; 6.315 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; 5.542 ; 5.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; 5.991 ; 5.853 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; 5.496 ; 5.400 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; 5.768 ; 5.655 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; 5.914 ; 5.793 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; 5.340 ; 5.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; 5.562 ; 5.299 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; 5.887 ; 5.747 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; 5.517 ; 5.419 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; 5.468 ; 5.476 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; 5.282 ; 5.119 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; 5.457 ; 5.338 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; 5.318 ; 5.121 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; 5.887 ; 5.747 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; 5.444 ; 5.302 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; 5.806 ; 5.721 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]   ; Ex_Clock   ; -1.924 ; -2.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[0]  ; Ex_Clock   ; -1.932 ; -2.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[1]  ; Ex_Clock   ; -1.924 ; -2.362 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[2]  ; Ex_Clock   ; -1.984 ; -2.396 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[3]  ; Ex_Clock   ; -2.132 ; -2.641 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[4]  ; Ex_Clock   ; -2.058 ; -2.527 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[5]  ; Ex_Clock   ; -2.098 ; -2.615 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[6]  ; Ex_Clock   ; -2.061 ; -2.521 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A[7]  ; Ex_Clock   ; -2.067 ; -2.520 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A1[*]  ; Ex_Clock   ; -1.912 ; -2.380 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[0] ; Ex_Clock   ; -2.135 ; -2.604 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[1] ; Ex_Clock   ; -2.113 ; -2.570 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[2] ; Ex_Clock   ; -2.263 ; -2.860 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[3] ; Ex_Clock   ; -2.159 ; -2.667 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[4] ; Ex_Clock   ; -2.195 ; -2.775 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[5] ; Ex_Clock   ; -2.051 ; -2.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[6] ; Ex_Clock   ; -1.912 ; -2.429 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A1[7] ; Ex_Clock   ; -1.953 ; -2.380 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A2[*]  ; Ex_Clock   ; -1.928 ; -2.453 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[0] ; Ex_Clock   ; -2.693 ; -3.015 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[1] ; Ex_Clock   ; -1.928 ; -2.453 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[2] ; Ex_Clock   ; -2.264 ; -2.704 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[3] ; Ex_Clock   ; -2.146 ; -2.697 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[4] ; Ex_Clock   ; -2.176 ; -2.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[5] ; Ex_Clock   ; -2.020 ; -2.566 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[6] ; Ex_Clock   ; -2.243 ; -2.713 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A2[7] ; Ex_Clock   ; -1.930 ; -2.459 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_A3[*]  ; Ex_Clock   ; -1.933 ; -2.446 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[0] ; Ex_Clock   ; -1.933 ; -2.446 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[1] ; Ex_Clock   ; -2.161 ; -2.730 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[2] ; Ex_Clock   ; -2.056 ; -2.626 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[3] ; Ex_Clock   ; -2.078 ; -2.632 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[4] ; Ex_Clock   ; -1.998 ; -2.535 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[5] ; Ex_Clock   ; -2.075 ; -2.649 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[6] ; Ex_Clock   ; -2.109 ; -2.650 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_A3[7] ; Ex_Clock   ; -2.079 ; -2.620 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B[*]   ; Ex_Clock   ; -1.951 ; -2.386 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[0]  ; Ex_Clock   ; -2.216 ; -2.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[1]  ; Ex_Clock   ; -2.099 ; -2.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[2]  ; Ex_Clock   ; -2.142 ; -2.625 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[3]  ; Ex_Clock   ; -1.980 ; -2.479 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[4]  ; Ex_Clock   ; -1.958 ; -2.386 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[5]  ; Ex_Clock   ; -2.075 ; -2.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[6]  ; Ex_Clock   ; -2.265 ; -2.699 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B[7]  ; Ex_Clock   ; -1.951 ; -2.395 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B1[*]  ; Ex_Clock   ; -2.015 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[0] ; Ex_Clock   ; -2.126 ; -2.689 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[1] ; Ex_Clock   ; -2.126 ; -2.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[2] ; Ex_Clock   ; -2.174 ; -2.754 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[3] ; Ex_Clock   ; -2.054 ; -2.598 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[4] ; Ex_Clock   ; -2.154 ; -2.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[5] ; Ex_Clock   ; -2.335 ; -2.802 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[6] ; Ex_Clock   ; -2.015 ; -2.573 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B1[7] ; Ex_Clock   ; -2.174 ; -2.678 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B2[*]  ; Ex_Clock   ; -1.956 ; -2.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[0] ; Ex_Clock   ; -2.346 ; -2.804 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[1] ; Ex_Clock   ; -2.105 ; -2.655 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[2] ; Ex_Clock   ; -2.191 ; -2.671 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[3] ; Ex_Clock   ; -2.000 ; -2.554 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[4] ; Ex_Clock   ; -2.101 ; -2.528 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[5] ; Ex_Clock   ; -2.190 ; -2.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[6] ; Ex_Clock   ; -1.956 ; -2.359 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B2[7] ; Ex_Clock   ; -2.051 ; -2.578 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Mult_In_B3[*]  ; Ex_Clock   ; -1.930 ; -2.470 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[0] ; Ex_Clock   ; -2.057 ; -2.629 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[1] ; Ex_Clock   ; -2.062 ; -2.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[2] ; Ex_Clock   ; -1.930 ; -2.470 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[3] ; Ex_Clock   ; -2.047 ; -2.602 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[4] ; Ex_Clock   ; -1.952 ; -2.493 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[5] ; Ex_Clock   ; -2.188 ; -2.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[6] ; Ex_Clock   ; -2.005 ; -2.556 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Mult_In_B3[7] ; Ex_Clock   ; -2.187 ; -2.760 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 5.976 ; 5.981 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 5.248 ; 5.057 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 5.200 ; 5.021 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 5.175 ; 4.992 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 4.546 ; 4.442 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 4.523 ; 4.425 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 5.566 ; 5.357 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 4.809 ; 4.659 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 4.770 ; 4.732 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 4.306 ; 4.295 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 4.693 ; 4.656 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 4.319 ; 4.302 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 5.976 ; 5.981 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 4.849 ; 4.756 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 4.988 ; 4.893 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 5.202 ; 5.124 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 5.183 ; 5.122 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 5.674 ; 5.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 5.574 ; 5.377 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 4.566 ; 4.472 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 5.213 ; 5.033 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 5.476 ; 5.244 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 4.824 ; 4.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 5.189 ; 4.994 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 5.241 ; 5.048 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 5.185 ; 5.118 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 4.947 ; 4.860 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 5.188 ; 5.061 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 4.705 ; 4.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 5.425 ; 5.207 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 5.674 ; 5.752 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 4.758 ; 4.716 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 4.788 ; 4.748 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 4.753 ; 4.715 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 6.470 ; 6.494 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 4.938 ; 4.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 5.198 ; 5.007 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 4.497 ; 4.409 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 5.180 ; 5.000 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 4.990 ; 4.836 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 4.511 ; 4.416 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 4.531 ; 4.437 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 5.461 ; 5.232 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 4.775 ; 4.733 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 6.470 ; 6.494 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 5.372 ; 5.243 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 4.553 ; 4.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 4.704 ; 4.664 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 5.650 ; 5.477 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 5.453 ; 5.366 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 4.349 ; 4.332 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 6.541 ; 6.350 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 4.829 ; 4.690 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 5.188 ; 4.997 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 4.741 ; 4.606 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 4.505 ; 4.410 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 4.825 ; 4.700 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 6.541 ; 6.350 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 4.783 ; 4.643 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 5.202 ; 5.003 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 4.690 ; 4.619 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 4.798 ; 4.760 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 5.156 ; 5.091 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 5.204 ; 5.140 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 5.308 ; 5.197 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 4.803 ; 4.772 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 4.613 ; 4.560 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 4.354 ; 4.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]    ; Ex_Clock   ; 1.664 ; 1.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[0]   ; Ex_Clock   ; 2.035 ; 2.101 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[1]   ; Ex_Clock   ; 2.028 ; 2.090 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[2]   ; Ex_Clock   ; 2.010 ; 2.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[3]   ; Ex_Clock   ; 1.743 ; 1.784 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[4]   ; Ex_Clock   ; 1.741 ; 1.781 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[5]   ; Ex_Clock   ; 2.157 ; 2.238 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[6]   ; Ex_Clock   ; 1.834 ; 1.882 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[7]   ; Ex_Clock   ; 1.878 ; 1.969 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[8]   ; Ex_Clock   ; 1.664 ; 1.728 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[9]   ; Ex_Clock   ; 1.831 ; 1.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[10]  ; Ex_Clock   ; 1.674 ; 1.737 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[11]  ; Ex_Clock   ; 2.671 ; 2.768 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[12]  ; Ex_Clock   ; 1.863 ; 1.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[13]  ; Ex_Clock   ; 1.954 ; 2.042 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[14]  ; Ex_Clock   ; 2.073 ; 2.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result[15]  ; Ex_Clock   ; 2.053 ; 2.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result1[*]   ; Ex_Clock   ; 1.779 ; 1.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[0]  ; Ex_Clock   ; 2.182 ; 2.262 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[1]  ; Ex_Clock   ; 1.779 ; 1.819 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[2]  ; Ex_Clock   ; 2.027 ; 2.087 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[3]  ; Ex_Clock   ; 2.114 ; 2.187 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[4]  ; Ex_Clock   ; 1.840 ; 1.889 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[5]  ; Ex_Clock   ; 2.012 ; 2.072 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[6]  ; Ex_Clock   ; 2.021 ; 2.088 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[7]  ; Ex_Clock   ; 2.066 ; 2.173 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[8]  ; Ex_Clock   ; 1.925 ; 2.020 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[9]  ; Ex_Clock   ; 2.025 ; 2.120 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[10] ; Ex_Clock   ; 1.841 ; 1.925 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[11] ; Ex_Clock   ; 2.103 ; 2.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[12] ; Ex_Clock   ; 2.550 ; 2.649 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[13] ; Ex_Clock   ; 1.859 ; 1.950 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[14] ; Ex_Clock   ; 1.891 ; 1.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result1[15] ; Ex_Clock   ; 1.879 ; 1.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result2[*]   ; Ex_Clock   ; 1.704 ; 1.755 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[0]  ; Ex_Clock   ; 1.918 ; 1.975 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[1]  ; Ex_Clock   ; 1.987 ; 2.056 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[2]  ; Ex_Clock   ; 1.714 ; 1.755 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[3]  ; Ex_Clock   ; 2.013 ; 2.073 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[4]  ; Ex_Clock   ; 1.939 ; 2.000 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[5]  ; Ex_Clock   ; 1.716 ; 1.758 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[6]  ; Ex_Clock   ; 1.747 ; 1.788 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[7]  ; Ex_Clock   ; 2.111 ; 2.181 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[8]  ; Ex_Clock   ; 1.893 ; 1.983 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[9]  ; Ex_Clock   ; 2.872 ; 3.018 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[10] ; Ex_Clock   ; 2.124 ; 2.232 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[11] ; Ex_Clock   ; 1.770 ; 1.838 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[12] ; Ex_Clock   ; 1.841 ; 1.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[13] ; Ex_Clock   ; 2.209 ; 2.333 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[14] ; Ex_Clock   ; 2.168 ; 2.287 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result2[15] ; Ex_Clock   ; 1.704 ; 1.767 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; Result3[*]   ; Ex_Clock   ; 1.709 ; 1.771 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[0]  ; Ex_Clock   ; 1.839 ; 1.889 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[1]  ; Ex_Clock   ; 2.008 ; 2.069 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[2]  ; Ex_Clock   ; 1.806 ; 1.853 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[3]  ; Ex_Clock   ; 1.731 ; 1.771 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[4]  ; Ex_Clock   ; 1.849 ; 1.900 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[5]  ; Ex_Clock   ; 2.541 ; 2.703 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[6]  ; Ex_Clock   ; 1.818 ; 1.867 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[7]  ; Ex_Clock   ; 1.983 ; 2.048 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[8]  ; Ex_Clock   ; 1.823 ; 1.884 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[9]  ; Ex_Clock   ; 1.912 ; 1.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[10] ; Ex_Clock   ; 2.033 ; 2.146 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[11] ; Ex_Clock   ; 2.074 ; 2.188 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[12] ; Ex_Clock   ; 2.069 ; 2.181 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[13] ; Ex_Clock   ; 1.917 ; 2.009 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[14] ; Ex_Clock   ; 1.787 ; 1.850 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  Result3[15] ; Ex_Clock   ; 1.709 ; 1.773 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result1[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result2[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result3[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Ex_Rst_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Ex_Clock                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A2[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A1[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A3[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B2[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B1[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B3[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result1[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Result1[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result1[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; Result2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Result3[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result3[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Result3[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Result3[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result1[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Result1[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result1[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; Result2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Result3[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result3[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Result3[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Result3[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result1[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Result1[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result1[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Result2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Result3[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result3[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Result3[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Result3[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M                                  ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 7        ; 0        ; 0        ; 0        ;
; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 146      ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 1203     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Clock_Virtual_Out_80M                                  ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 7        ; 0        ; 0        ; 0        ;
; Clock_Virtual_In_80M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 146      ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 1203     ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock           ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 0        ; 0        ; 0        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                         ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock           ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 0        ; 0        ; 0        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Full Version
    Info: Processing started: Sat Oct 20 08:34:14 2018
Info: Command: quartus_sta MultUse -c MultUse
Info: qsta_default_script.tcl version: #3
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]} {MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]} {MyPLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at SDC1.sdc(11): MyPLL_inst|inclk0 could not be matched with a pin
Warning (332174): Ignored filter at SDC1.sdc(12): MyPLL_inst|c0 could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at SDC1.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_generated_clock \
-name PLL_C0 \
-source [get_pins {MyPLL_inst|inclk0}] \
[get_pins {MyPLL_inst|c0}]\

Warning (332049): Ignored create_generated_clock at SDC1.sdc(9): Argument -source is an empty collection
Warning (332174): Ignored filter at SDC1.sdc(18): MyPLL_inst|c1 could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at SDC1.sdc(14): Argument <targets> is an empty collection
    Info (332050): create_generated_clock \
-name PLL_C1 \
-multiply_by 4 \
-source [get_pins {MyPLL_inst|inclk0}] \
[get_pins {MyPLL_inst|c1}]
Warning (332049): Ignored create_generated_clock at SDC1.sdc(14): Argument -source is an empty collection
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.469               0.000 Clock_Virtual_Out_80M 
    Info (332119):     2.583               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    49.026               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.443               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.491               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.571               0.000 Clock_Virtual_Out_80M 
Info (332146): Worst-case recovery slack is 35.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.076               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 6.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.129               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.829
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.829               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.677               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.954               0.000 Ex_Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.882
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.882               0.000 Clock_Virtual_Out_80M 
    Info (332119):     2.999               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    49.123               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.392               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.462               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.285               0.000 Clock_Virtual_Out_80M 
Info (332146): Worst-case recovery slack is 35.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.431               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 5.728
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.728               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.839               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.681               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.953               0.000 Ex_Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.657
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.657               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.667               0.000 Clock_Virtual_Out_80M 
    Info (332119):    49.571               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.189               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.604               0.000 Clock_Virtual_Out_80M 
Info (332146): Worst-case recovery slack is 36.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    36.980               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 4.534
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.534               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 6.031
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.031               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.572               0.000 Ex_Clock 
    Info (332119):    24.783               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 726 megabytes
    Info: Processing ended: Sat Oct 20 08:34:17 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


