GowinSynthesis start
Running parser ...
Analyzing Verilog file '/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv'
Analyzing Verilog file '/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v'
Compiling module 'topmodule'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":1)
Compiling module 'ram_module'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":76)
Extracting RAM for identifier 'ram_mem'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":87)
Compiling module 'rom_module'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":105)
Extracting RAM for identifier 'rom_mem'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":114)
Compiling module 'fsm'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":136)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":397)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":458)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":588)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":590)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":592)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":596)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":598)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":600)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":602)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":606)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":608)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":610)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":614)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":616)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":624)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":626)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":628)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":630)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":634)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":635)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":641)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":643)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":644)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":648)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":650)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":657)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":659)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":661)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":663)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":665)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":666)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":672)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":674)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":676)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":677)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":683)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":685)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":687)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":689)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":691)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":693)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":694)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":698)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":700)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":702)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":704)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":706)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":539)
Compiling module 'Gowin_CLKDIV'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v":10)
NOTE  (EX0101) : Current top module is "topmodule"
[5%] Running netlist conversion ...
Running device independent optimization ...
[10%] Optimizing Phase 0 completed
[15%] Optimizing Phase 1 completed
[25%] Optimizing Phase 2 completed
Running inference ...
[30%] Inferring Phase 0 completed
[40%] Inferring Phase 1 completed
[50%] Inferring Phase 2 completed
[55%] Inferring Phase 3 completed
Running technical mapping ...
[60%] Tech-Mapping Phase 0 completed
[65%] Tech-Mapping Phase 1 completed
[75%] Tech-Mapping Phase 2 completed
[80%] Tech-Mapping Phase 3 completed
[90%] Tech-Mapping Phase 4 completed
[95%] Generate netlist file "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/impl/gwsynthesis/Prozessor.vg" completed
[100%] Generate report file "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/impl/gwsynthesis/Prozessor_syn.rpt.html" completed
GowinSynthesis finish
