and occupies an active chip area of 0.53 mm^2. 
英文關鍵詞： Pipelined analog-to-digital converter, capacitor-
sharing, power efficiency, High-Speed, IP 
 
 2
is applied on the second MDAC. Thus, the 
power consumption is further decreased. 
Thirdly, the 2-bit MDAC is used to 
relieve the opamp output swing and 
slew-rate requirements. 
The experimental results show that 
the SNDR of ADC at 200MS/s with 
100MHz and 1.99MHz input are 50.25dB 
and 53.14dB, respectively. It consumes 
45.3mW with 1.2V supply voltage. 
 
Keywords: Analog to digital converter, 
pipeline, high speed, low power 
 
二、文獻蒐集及研討 
有校正(calibration)機制的管線
式類比數位轉換器，因可校正如有限的
低頻增益，電容不匹配等等錯誤，故可
以使用低增益，簡單架構且高速的放大
器，以及僅僅滿足 KT/C 條件的電容，做
出高速的管線式類比數位轉換器。然而
鑒於校正電路目前仍須龐大的晶片內
SRAM 或晶片外 FPGA/電腦 Matlab sim-
ulink，儲存並處理校正的信號，需要龐
大晶片面積/功率消耗或資源。雖然隨著
製程進步，實現一個高增益高擺幅的放
大器越來越困難，但是在電容大小仍然
要考慮電容不匹配等條件，從實用性、
量產性等考量，產業界或學術界近幾年
還是有許多發表文獻仍使用無校正
(calibration-free)的高增益放大器，
1.5bit 或 2.5bit 傳統架構，重點朝向
opamp 最佳化(如 Class AB op，3-stage 
op)， 或是使用為類比電路量身訂做的
特殊製程。 
無校正的管線式類比數位轉換器還
有一個仍具開發潛力的方向，叫做電容
分享(Capacitor-sharing)的技術。此概
念於 2005 年開始萌芽，直到 2011 年目
前，已經有數篇相關 JSSC 文獻。但這些
文獻所提出的切換方式，仍有一些副作
用，這也是吾人切入的一個契機，是否
有辦法藉由簡單的改變，達成無副作用
的電容分享技術。 
 文獻二 [1]: 
為了得到電容分享的好處同時
能維持回授因子的最大化，圖 (一 )
的電容分享切換方式被提出。由於
傳統 1.5bit MDAC 在放大相位時的
回授電容，在取樣相位時需要翻回
去取樣新一筆的資訊。而電容分享
技術的回授電容必須翻到下一級
的 MDAC 參與放大的功能，同一
個電容不可能同時在前端當作取
樣電容。為了解決這矛盾，作者提
出使用兩套電容的切換方式，這樣
卻帶來了一些副作用，第一級的電
 4
到的好處有: 
a. 因 slew 的距離從 1VR降到 0.75VR(假
定 3bit 準確度的比較器)，slew 時間
只須原來的 3/4 
b. 因 opamp swing 需求從 VR降到
0.75VR(假定3bit準確度的比較器)，
opamp 輸出級的設計變得容易 
。可以明顯減少 voltage headroom
的問題。 
在先進製程電壓越來越低的趨勢下，
這個小改變是十分有效且不需付出明顯
的代價。 
2. 第一、二級 MDAC： 
見圖(五)及圖(六)，，當被借到第
二級的電容要翻回第一級當做第一級的
回授電容時，上頭還殘餘著-C．D2．VR
的電荷，這電荷會讓 VOUT1出現+(C．D2．
VR)/(2C)的電壓錯誤分量(-0.5VR，0，
+0.5VR for D2=-1，0，+1)， 這分量可
藉由在對應大小的電容 CNEUTRAL的底板，接
上 D2．Vr 來中和 。 
 如此一來，藉由 CNEUTRAL的中和的
作用，我們可以不需要引進放電相位，
使得放大時間增加20%之多。 
3. 第二、三級 MDAC：  
如圖(七)所示，這時將 MDAC2 接成
non-flip-around 放大器的放大方式，因
為要傳到下一級的電荷已經存在第一級
的回授電容上頭了，所以不需要接下一
級的負載/ 取樣電容。圖(八)的右半部
有三個電容，在這相位各自先充電到+VR，
0，-VR。 
      如圖(八)所示， 根據比較器的輸
出，比方說 VIN>+1/4VR，選取已經事先充
電到-VR的電容當第三級的回授電容，
VOUT3=D3×VR+Cs/Cf×Vin=-VR+2VIN，這個放大
電路就能做出 2VIN-VR的功能，同理，選
取其它兩個電容當第三級的回授電容，
分別能做出 2VIN+VR，2 VIN的功能。如此
一來，第二級也可以使用電容分享的技
術，進一步減少功率消耗。最後，第四
級之後為傳統的 1.5bit/stage.在此
不加以詳述。 
 
四、電路實現  
 輸入取樣開關比較器及拔靴式
開關模擬結果 
因為比較器及拔靴式開關不是主要
瓶頸的電路，故我們沿用常見的電阻式
分壓比較器及一般的拔靴式開關架構。 
如圖(九)拔靴式開關線性度可達
10bit 以上，比較器跑 monte carlo 約有 
 6
容架構，天生多一個電容底板的特
性，多接一組 DAC 改變餘數特性
曲線。藉由巧妙的切換方式使得電
容分享的技巧應用在前兩級，使得
功率消耗得到更進一步的減少。  
增益可調整的放大器的部份
目前進行到模擬階段，而類比數位
轉換器已經確認功能無誤，接下來
就要進行更進一步的高速部份的
量測。  
 
八、參考文獻  
[1] N. Sasidhar, Y. Kook, S. Takeuchi, K. 
Hamashita, K. Takasuka, P. Hanumolu, 
and U. Moon, “A 1.8V 36mW 11bit 
80MS/s pipelined ADC using capacitor 
and opamp sharing,” IEEE Asian Sol-
id-State Circuits Conf., pp. 240-243, Nov. 
2007.  
[2] B. Min , G. Manganaro, J. W. Valvno, 
and B. Lee,”A 14b 100MS/s Pipelined 
ADC with a Merged Active S/H and First 
MDAC,” ISSCC 2008. 
[3] B.G. Lee and R.M. Tsang, “A 10-bit 
50 MS/s Pipelined ADC With Capaci-
tor-Sharing and Variable-gm Opamp,” 
IEEE J. Solid-State Circuits, vol.44, pp. 
883, Mar. 2009. 
[4] O. Stroeble, V. Dias, and C. Schwoerer,” 
An 80 MHz 10 b pipeline ADC with dy-
namic range doubling and dynamic refer-
ence selection,” ISSCC 2004.  
 
九、圖表 
 
 
圖(一) 使用兩套電容輪流切換的電容分
享切換方式 
 
圖 (二 ) 需要放電相位的電容分享切
換方式 
 8
 
拔靴式開關模擬圖
 
圖(九)：比較器及拔靴式開關架構圖及
模擬結果 
 
圖(十) cascode current mirror 
opamp 電路 
 
圖(十一) cascode current mirror 
OTA AC pre-sim 
 
圖(十二)  全晶片系統 FFT模擬 
 
 
 
 
圖(十三) FFT(1.99MHz), INL, DNL 量測
結果 
 
0 20 40 60 80 100 120
-100
-80
-60
-40
-20
0
INPUT	FREQUENCY	(MHz)
AM
PL
IT
U
D
E	(
dB
)
FFT	PLOT
 
 
SNDR=58.73dB
ENOB=9.46	bit
SFDR=72.89dB
0 5 10 15 20 25 30 35 40 45 50
-120
-100
-80
-60
-40
-20
0
INPUT FREQUENCY (MHz)
A
M
PL
IT
U
D
E 
(d
B)
FFT PLOT
 
 
SFDR=65.82dB
SNDR=54.82dB
ENOB=8.81 bit
0 5 10 15 20 25 30 35 40 45 50
-120
-100
-80
-60
-40
-20
0
INPUT FREQUENCY (MHz)
A
M
PL
IT
U
D
E 
(d
B)
FFT PLOT
SNDR=53.14dB
ENOB=8.53 bit
SFDR=64.25dB
0 100 200 300 400 500 600 700 800 900 1000
-2
-1.5
-1
-0.5
0
0.5
1
1.5
2
CODE
IN
L 
(L
SB
)
100 200 300 400 500 600 700 800 900 1000
-1
-0.8
-0.6
-0.4
-0.2
0
0.2
0.4
0.6
0.8
CODE
D
N
L 
(L
SB
)
50 100 150 200 250
45
50
55
60
65
Fs(MHz)
M
ag
ni
tu
de
(d
B)
 
 SNDR
SFDR
SNR
THD
Vin 
Clk 
Bootstrap Clk 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                          100 年  3 月 11 日 
報告人姓名  陳信樹 
 
服務機構
及職稱 
國立台灣大學電機系電子研究所
副教授 
     時間 
會議 
     地點 
100 年 2 月 20-24 日 
美國 San Francisco 
本會核定
補助文號
NSC 99-2220-E-002 -005 - 
會議 
名稱 
 (中文) 2011 國際電機電子協會國際固態電路會議 
 (英文) 2011 IEEE International Solid State Circuit Conference 
(ISSCC) 
發表 
論文 
題目 
 (中文)  
 (英文)  
報告內容應包括下列各項： 
一、參加會議經過 
2 月 18 日抵達美國加州 San Francisco 參與會議。會議結束後於 2月 24 日離開 San 
Francisco。 
 
二、與會心得 
於此次會議中，見到許多大學及公司研究機構發表生醫儀器系統之類比前端電路、汽車
無線通訊系統之高效能類比積體電路、和綠能電子之電源轉換器的最新發展，其中在省
電上及系統整合上更有不斷的進展，可見這些領域的實際應用仍然是激烈地發展中。台
灣的生醫 IC、通訊 IC 及綠能設計製造業應朝此方向繼續發展，以把握市場先機。此外，
Biomedical Instrument、Automobile  TDM Transceiver、4G LTE、適用於高速行動通
訊的無線區域網路、可攜式醫療設備及綠能環保電子亦是會議討論重點。許多理論及新
的設計均在學術界及工業界熱烈發展。 
 
三、建議 
台灣的學術界包括本實驗室應多發表新的生醫 IC、通訊 IC 及綠能 IC 設計，以為國內下
一波的生醫、通訊及綠能工業奠定基礎。台灣的通訊製造業應可朝實現先進 4G LTE 收
發機發展以把握市場先機。至於生醫、綠能業仍有極大的研究發展空間可向前邁進。 
 
四、攜回資料名稱及內容 
會議論文集 CD-ROM。 
 
五、其他 
 
 
 
 
附件三
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳信樹 計畫編號：99-2220-E-002-005- 
計畫名稱：適用於智慧型運輸系統的 E-Band CMOS 分時多工傳收機--子計畫四：適用於 E-band 智慧
型運輸系統之高速類比數位轉換器(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
