正反器（英語：Flip-flop, FF），中國大陸譯作「觸發器」、臺灣及香港譯作「正反器」，是一種具有兩種穩態的用於儲存的元件，可記錄二進位數位訊號「1」和「0」。正反器是一種雙穩態多諧振盪器（bistable multivibrator）。該電路可以通過一個或多個施加在控制輸入端的訊號來改變自身的狀態，並會有1個或2個輸出。正反器是構成序向邏輯電路以及各種複雜數位系統的基本邏輯單元。正反器和閂鎖是在電腦、通訊和許多其他類型的系統中使用的數位電子系統的基本組成部分。
正反器的線路圖由邏輯閘組合而成，其結構均由SR閂鎖衍生而來（廣義的正反器包括閂鎖）。正反器可以處理輸入、輸出訊號和時脈之間的相互影響。這裡的正反器特指flip-flop，flip-flop一詞主要是指具有兩個狀態相互翻轉，例如程式語言中使用flip-flop buffer（翻譯作雙緩衝）。
正反器可以分成幾種常見的類型： SR （設定－重設，"set-reset"）, D （資料或延遲，"data" or "delay"[1]）, T（反轉，"toggle"），和JK。 以上類型的正反器皆可用特徵方程，以現有的輸入、輸出訊號（Q），導出下個（即下個時鐘脈衝的）輸出（.mw-parser-output .serif{font-family:Times,serif}Qnext）。
基本RS正反器又稱SR閂鎖，是正反器中最簡單的一種，也是各種其他類型正反器的基本組成部分。兩個反及閘或反或閘的輸入端輸出端進行交叉耦合或首尾相接，即可構成一個基本RS正反器。
當R與S皆為低電位，回授會讓Q與Q（Q的反相）保持於一個固定的狀態。當S("Set")為高電位，R("Reset")為低電位時，輸出Q會被強制設定為高電位；相反的，當S為低電位，R為高電位時，輸出Q會被強制設定為低電位。
特徵方程為




Q

n
e
x
t


=
S
+


R
¯


Q


{\displaystyle Q_{next}=S+{\overline {R}}Q}

，且RS=0。
D正反器有一個輸入、一個輸出和一個時脈輸入，當時脈由0轉為1時，輸出的值會和輸入的值相等。此類正反器可用於防止因為雜訊所帶來的錯誤，以及通過管線增加處理資料的數量。





Q

n
e
x
t


=
D


{\displaystyle Q_{next}=D}


真值表如下:
JK 正反器設有兩個輸入，其輸出的值由以下的算式來決定。





Q

n
e
x
t


=


K
¯


Q
+
J


Q
¯




{\displaystyle Q_{next}={\overline {K}}Q+J{\overline {Q}}}

[3]
JK正反器和正反器中最基本的RS正反器結構相似，其區別在於，RS正反器不允許R與S同時為1，而JK正反器允許J與K同時為1。當J與K同時變為1的同時，輸出的值狀態會反轉。也就是說，原來是0的話，變成1；原來是1的話，變成0。
對應表如下:
T正反器（Toggle Flip-Flop，or Trigger Flip-Flop）設有一個輸入和輸出，當時脈由0轉為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態Q發生反轉；輸入端T為0的時候，輸出端的狀態Q保持不變。把JK正反器的J和K輸入點連接在一起，即構成一個T正反器。
因此T觸發器的算式為：





Q

n
e
x
t


=


T
¯


Q
+
T


Q
¯


=
Q
⊕
T


{\displaystyle Q_{next}={\overline {T}}Q+T{\overline {Q}}=Q\oplus T}


在一個較為複雜的數位系統中，需要多個正反器翻轉時間同步，這時候需要附加門控電路而構成同步正反器。
為了防止空翻現象對正反器實際工作的影響，主從結構正反器被研製出來。
它由兩個同步RS正反器以及一個反相器所構成。
由於主從正反器對輸入訊號有所約束，又開發出了主從JK正反器。
在正反器的資料手冊一般會標示元件的建立時間（tsu）及維持時間（th），一般會是以奈秒（ns）為單位，有些先進的正反器可以到數百皮秒（ps）。若資料及控制輸入從採樣時鐘邊沿之前就維持定值，且時間超過建立時間，在採樣時鐘邊沿之後就維持定值，且時間也超過維持時間，可以避免正反器的亞穩態（英語：metastability）現象。
