# do parte3_run_msim_rtl_verilog.do 
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Copying /home/joao/altera/13.0sp1/modelsim_ase/linuxaloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# ** Warning: Copied /home/joao/altera/13.0sp1/modelsim_ase/linuxaloem/../modelsim.ini to modelsim.ini.
#          Updated modelsim.ini.
# 
# vlog -vlog01compat -work work +incdir+/home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3 {/home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3/decoder.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# vlog -vlog01compat -work work +incdir+/home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3 {/home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3/parte3.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module parte3
# 
# Top level modules:
# 	parte3
# vlog -vlog01compat -work work +incdir+/home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3 {/home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3/cache.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module cache
# 
# Top level modules:
# 	cache
# 
vsim work.parte3
# vsim work.parte3 
# Loading work.parte3
# Loading work.cache
# Loading work.decoder
add wave -position insertpoint  \
{sim:/parte3/SW[17]}
add wave -position insertpoint  \
{sim:/parte3/SW[16]}
add wave -position insertpoint  \
{sim:/parte3/SW[15]} \
{sim:/parte3/SW[14]} \
{sim:/parte3/SW[13]} \
{sim:/parte3/SW[12]} \
{sim:/parte3/SW[11]} \
{sim:/parte3/SW[10]} \
{sim:/parte3/SW[9]} \
{sim:/parte3/SW[8]}
add wave -position insertpoint  \
{sim:/parte3/SW[7]} \
{sim:/parte3/SW[6]} \
{sim:/parte3/SW[5]} \
{sim:/parte3/SW[4]} \
{sim:/parte3/SW[3]} \
{sim:/parte3/SW[2]} \
{sim:/parte3/SW[1]} \
{sim:/parte3/SW[0]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[8]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[7]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[6]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[5]}
add wave -position insertpoint  \
sim:/parte3/cache_data_out
add wave -position insertpoint  \
{sim:/parte3/L1/index[3]} \
{sim:/parte3/L1/index[2]} \
{sim:/parte3/L1/index[1]} \
{sim:/parte3/L1/index[0]}
add wave -position insertpoint  \
sim:/parte3/L1/mem
force -freeze {sim:/parte3/SW[17]} 0 0
force -freeze {sim:/parte3/SW[16]} 0 0
force -freeze sim:/parte3/Address 00101000 0
run
restart
force -freeze {sim:/parte3/SW[17]} 0 0
force -freeze {sim:/parte3/SW[16]} 0 0
force -freeze sim:/parte3/Address 00101000 0
run
restart
force -freeze {sim:/parte3/SW[17]} 0 0
force -freeze {sim:/parte3/SW[16]} 0 0
force -freeze sim:/parte3/Address 00101000 0
run
force -freeze {sim:/parte3/SW[17]} St1 0
run
force -freeze {sim:/parte3/SW[17]} St0 0
run
force -freeze {sim:/parte3/SW[17]} St1 0
force -freeze {sim:/parte3/SW[16]} St1 0
force -freeze sim:/parte3/Data 00100001 0
force -freeze {sim:/parte3/SW[17]} St1 0
run
add wave -position insertpoint  \
{sim:/parte3/L1/mem[0][16]} \
{sim:/parte3/L1/mem[0][15]} \
{sim:/parte3/L1/mem[0][14]} \
{sim:/parte3/L1/mem[0][13]} \
{sim:/parte3/L1/mem[0][12]} \
{sim:/parte3/L1/mem[0][11]} \
{sim:/parte3/L1/mem[0][10]} \
{sim:/parte3/L1/mem[0][9]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[0][8]} \
{sim:/parte3/L1/mem[0][7]} \
{sim:/parte3/L1/mem[0][6]} \
{sim:/parte3/L1/mem[0][5]} \
{sim:/parte3/L1/mem[0][4]} \
{sim:/parte3/L1/mem[0][3]} \
{sim:/parte3/L1/mem[0][2]} \
{sim:/parte3/L1/mem[0][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[1][8]} \
{sim:/parte3/L1/mem[1][7]} \
{sim:/parte3/L1/mem[1][6]} \
{sim:/parte3/L1/mem[1][5]} \
{sim:/parte3/L1/mem[1][4]} \
{sim:/parte3/L1/mem[1][3]} \
{sim:/parte3/L1/mem[1][2]} \
{sim:/parte3/L1/mem[1][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[1][16]} \
{sim:/parte3/L1/mem[1][15]} \
{sim:/parte3/L1/mem[1][14]} \
{sim:/parte3/L1/mem[1][13]} \
{sim:/parte3/L1/mem[1][12]} \
{sim:/parte3/L1/mem[1][11]} \
{sim:/parte3/L1/mem[1][10]} \
{sim:/parte3/L1/mem[1][9]}
vsim work.parte3
# vsim work.parte3 
# Loading work.parte3
# Loading work.cache
# Loading work.decoder
add wave -position insertpoint  \
{sim:/parte3/SW[17]}
add wave -position insertpoint  \
{sim:/parte3/SW[16]}
add wave -position insertpoint  \
{sim:/parte3/SW[15]} \
{sim:/parte3/SW[14]} \
{sim:/parte3/SW[13]} \
{sim:/parte3/SW[12]} \
{sim:/parte3/SW[11]} \
{sim:/parte3/SW[10]} \
{sim:/parte3/SW[9]} \
{sim:/parte3/SW[8]}
add wave -position insertpoint  \
{sim:/parte3/SW[7]} \
{sim:/parte3/SW[6]} \
{sim:/parte3/SW[5]} \
{sim:/parte3/SW[4]} \
{sim:/parte3/SW[3]} \
{sim:/parte3/SW[2]} \
{sim:/parte3/SW[1]} \
{sim:/parte3/SW[0]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[8]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[7]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[6]}
add wave -position insertpoint  \
{sim:/parte3/LEDG[5]}
add wave -position insertpoint  \
sim:/parte3/cache_data_out
add wave -position insertpoint  \
{sim:/parte3/L1/mem[0][16]} \
{sim:/parte3/L1/mem[0][15]} \
{sim:/parte3/L1/mem[0][14]} \
{sim:/parte3/L1/mem[0][13]} \
{sim:/parte3/L1/mem[0][12]} \
{sim:/parte3/L1/mem[0][11]} \
{sim:/parte3/L1/mem[0][10]} \
{sim:/parte3/L1/mem[0][9]} \
{sim:/parte3/L1/mem[0][8]} \
{sim:/parte3/L1/mem[0][7]} \
{sim:/parte3/L1/mem[0][6]} \
{sim:/parte3/L1/mem[0][5]} \
{sim:/parte3/L1/mem[0][4]} \
{sim:/parte3/L1/mem[0][3]} \
{sim:/parte3/L1/mem[0][2]} \
{sim:/parte3/L1/mem[0][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[1][16]} \
{sim:/parte3/L1/mem[1][15]} \
{sim:/parte3/L1/mem[1][14]} \
{sim:/parte3/L1/mem[1][13]} \
{sim:/parte3/L1/mem[1][12]} \
{sim:/parte3/L1/mem[1][11]} \
{sim:/parte3/L1/mem[1][10]} \
{sim:/parte3/L1/mem[1][9]} \
{sim:/parte3/L1/mem[1][8]} \
{sim:/parte3/L1/mem[1][7]} \
{sim:/parte3/L1/mem[1][6]} \
{sim:/parte3/L1/mem[1][5]} \
{sim:/parte3/L1/mem[1][4]} \
{sim:/parte3/L1/mem[1][3]} \
{sim:/parte3/L1/mem[1][2]} \
{sim:/parte3/L1/mem[1][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[2][16]} \
{sim:/parte3/L1/mem[2][15]} \
{sim:/parte3/L1/mem[2][14]} \
{sim:/parte3/L1/mem[2][13]} \
{sim:/parte3/L1/mem[2][12]} \
{sim:/parte3/L1/mem[2][11]} \
{sim:/parte3/L1/mem[2][10]} \
{sim:/parte3/L1/mem[2][9]} \
{sim:/parte3/L1/mem[2][8]} \
{sim:/parte3/L1/mem[2][7]} \
{sim:/parte3/L1/mem[2][6]} \
{sim:/parte3/L1/mem[2][5]} \
{sim:/parte3/L1/mem[2][4]} \
{sim:/parte3/L1/mem[2][3]} \
{sim:/parte3/L1/mem[2][2]} \
{sim:/parte3/L1/mem[2][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[3][16]} \
{sim:/parte3/L1/mem[3][15]} \
{sim:/parte3/L1/mem[3][14]} \
{sim:/parte3/L1/mem[3][13]} \
{sim:/parte3/L1/mem[3][12]} \
{sim:/parte3/L1/mem[3][11]} \
{sim:/parte3/L1/mem[3][10]} \
{sim:/parte3/L1/mem[3][9]} \
{sim:/parte3/L1/mem[3][8]} \
{sim:/parte3/L1/mem[3][7]} \
{sim:/parte3/L1/mem[3][6]} \
{sim:/parte3/L1/mem[3][5]} \
{sim:/parte3/L1/mem[3][4]} \
{sim:/parte3/L1/mem[3][3]} \
{sim:/parte3/L1/mem[3][2]} \
{sim:/parte3/L1/mem[3][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[4][16]} \
{sim:/parte3/L1/mem[4][15]} \
{sim:/parte3/L1/mem[4][14]} \
{sim:/parte3/L1/mem[4][13]} \
{sim:/parte3/L1/mem[4][12]} \
{sim:/parte3/L1/mem[4][11]} \
{sim:/parte3/L1/mem[4][10]} \
{sim:/parte3/L1/mem[4][9]} \
{sim:/parte3/L1/mem[4][8]} \
{sim:/parte3/L1/mem[4][7]} \
{sim:/parte3/L1/mem[4][6]} \
{sim:/parte3/L1/mem[4][5]} \
{sim:/parte3/L1/mem[4][4]} \
{sim:/parte3/L1/mem[4][3]} \
{sim:/parte3/L1/mem[4][2]} \
{sim:/parte3/L1/mem[4][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[5][16]} \
{sim:/parte3/L1/mem[5][15]} \
{sim:/parte3/L1/mem[5][14]} \
{sim:/parte3/L1/mem[5][13]} \
{sim:/parte3/L1/mem[5][12]} \
{sim:/parte3/L1/mem[5][11]} \
{sim:/parte3/L1/mem[5][10]} \
{sim:/parte3/L1/mem[5][9]} \
{sim:/parte3/L1/mem[5][8]} \
{sim:/parte3/L1/mem[5][7]} \
{sim:/parte3/L1/mem[5][6]} \
{sim:/parte3/L1/mem[5][5]} \
{sim:/parte3/L1/mem[5][4]} \
{sim:/parte3/L1/mem[5][3]} \
{sim:/parte3/L1/mem[5][2]} \
{sim:/parte3/L1/mem[5][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[6][16]} \
{sim:/parte3/L1/mem[6][15]} \
{sim:/parte3/L1/mem[6][14]} \
{sim:/parte3/L1/mem[6][13]} \
{sim:/parte3/L1/mem[6][12]} \
{sim:/parte3/L1/mem[6][11]} \
{sim:/parte3/L1/mem[6][10]} \
{sim:/parte3/L1/mem[6][9]} \
{sim:/parte3/L1/mem[6][8]} \
{sim:/parte3/L1/mem[6][7]} \
{sim:/parte3/L1/mem[6][6]} \
{sim:/parte3/L1/mem[6][5]} \
{sim:/parte3/L1/mem[6][4]} \
{sim:/parte3/L1/mem[6][3]} \
{sim:/parte3/L1/mem[6][2]} \
{sim:/parte3/L1/mem[6][1]}
add wave -position insertpoint  \
{sim:/parte3/L1/mem[7][16]} \
{sim:/parte3/L1/mem[7][15]} \
{sim:/parte3/L1/mem[7][14]} \
{sim:/parte3/L1/mem[7][13]} \
{sim:/parte3/L1/mem[7][12]} \
{sim:/parte3/L1/mem[7][11]} \
{sim:/parte3/L1/mem[7][10]} \
{sim:/parte3/L1/mem[7][9]} \
{sim:/parte3/L1/mem[7][8]} \
{sim:/parte3/L1/mem[7][7]} \
{sim:/parte3/L1/mem[7][6]} \
{sim:/parte3/L1/mem[7][5]} \
{sim:/parte3/L1/mem[7][4]} \
{sim:/parte3/L1/mem[7][3]} \
{sim:/parte3/L1/mem[7][2]} \
{sim:/parte3/L1/mem[7][1]}
add wave -position insertpoint  \
sim:/parte3/L1/index
add wave -position insertpoint  \
{sim:/parte3/L1/index[2]} \
{sim:/parte3/L1/index[1]} \
{sim:/parte3/L1/index[0]}
force -freeze {sim:/parte3/SW[17]} 0 0
force -freeze {sim:/parte3/SW[17]} St0 0
force -freeze {sim:/parte3/SW[16]} 0 0
force -freeze sim:/parte3/Address 00101000 0
run
force -freeze {sim:/parte3/SW[17]} St1 0
run
force -freeze {sim:/parte3/SW[17]} St0 0
run
force -freeze {sim:/parte3/SW[16]} St1 0
force -freeze sim:/parte3/Data 00100001 0
force -freeze {sim:/parte3/SW[17]} St1 0
force -freeze {sim:/parte3/SW[16]} St1 0
run
restart
force -freeze {sim:/parte3/SW[17]} 0 0
force -freeze {sim:/parte3/SW[16]} 0 0
force -freeze sim:/parte3/Address 00010011 0
run
force -freeze {sim:/parte3/SW[17]} St1 0
run
force -freeze {sim:/parte3/SW[17]} St0 0
run
force -freeze {sim:/parte3/SW[17]} St1 0
force -freeze {sim:/parte3/SW[16]} St1 0
force -freeze sim:/parte3/Data 01010001 0
force -freeze {sim:/parte3/SW[17]} St1 0
run
force -freeze {sim:/parte3/SW[17]} St0 0
force -freeze {sim:/parte3/SW[16]} St0 0
force -freeze sim:/parte3/Address 00111010 0
run
force -freeze {sim:/parte3/SW[17]} St1 0
force -freeze {sim:/parte3/SW[16]} St1 0
force -freeze {sim:/parte3/SW[16]} St0 0
run
write format wave -window .main_pane.wave.interior.cs.body.pw.wf /home/joao/altera/LAOCII/Pratica_01/Parte_III/parte3/simulation/modelsim/wave.do
