# verilog_core_verification_env
轻量且完整的 Verilog 验证环境｜含 20 个模块（从与门 / D 触发器到 UART/SPI/AXI Lite）+ 对应 TB 测试用例｜支持 Python/C++ 寄存器模型（RM）编写｜Makefile 一键实现编译 / 仿真 / 清理 / 回归测试｜兼容开源工具（iverilog+vvp+SymbiYosys）与商业工具（ModelSim+Verdi）｜输出清晰的仿真日志（含错误定位）与波形文件｜文档包含模块接口定义、验证流程、RM 使用指南｜适合个人开发、快速验证 Verilog 模块功能、学习验证脚本编写。
