TimeQuest Timing Analyzer report for genius
Wed Jul 11 03:11:22 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; genius                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.67 MHz ; 167.67 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.964 ; -250.698           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -117.000                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.964 ; sequence:inst1|ram~20      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.908      ;
; -4.958 ; sequence:inst1|ram~20      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.902      ;
; -4.953 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.895      ;
; -4.947 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.889      ;
; -4.898 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.840      ;
; -4.892 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.834      ;
; -4.848 ; sequence:inst1|ram~20      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.792      ;
; -4.842 ; sequence:inst1|ram~20      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.786      ;
; -4.837 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.779      ;
; -4.831 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.773      ;
; -4.813 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.755      ;
; -4.807 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.749      ;
; -4.782 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.724      ;
; -4.776 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.718      ;
; -4.697 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.639      ;
; -4.692 ; sequence:inst1|ram~63      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.634      ;
; -4.691 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.633      ;
; -4.686 ; sequence:inst1|ram~63      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.628      ;
; -4.638 ; sequence:inst1|ram~56      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.579      ;
; -4.632 ; sequence:inst1|ram~56      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.573      ;
; -4.612 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.554      ;
; -4.606 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.548      ;
; -4.576 ; sequence:inst1|ram~63      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.518      ;
; -4.570 ; sequence:inst1|ram~63      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.512      ;
; -4.522 ; sequence:inst1|ram~56      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.463      ;
; -4.516 ; sequence:inst1|ram~56      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.457      ;
; -4.496 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.438      ;
; -4.490 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.432      ;
; -4.454 ; sequence:inst1|ram~55      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.386      ;
; -4.448 ; sequence:inst1|ram~55      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.380      ;
; -4.445 ; sequence:inst1|ram~35      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.380      ;
; -4.442 ; sequence:inst1|ram~20      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.051     ; 5.386      ;
; -4.439 ; sequence:inst1|ram~35      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.374      ;
; -4.431 ; sequence:inst1|addr_reg[1] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.053     ; 5.373      ;
; -4.415 ; sequence:inst1|addr_reg[2] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.053     ; 5.357      ;
; -4.387 ; sequence:inst1|ram~59      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.331      ;
; -4.381 ; sequence:inst1|ram~59      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.325      ;
; -4.373 ; sequence:inst1|ram~60      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.304      ;
; -4.367 ; sequence:inst1|ram~60      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.298      ;
; -4.339 ; sequence:inst1|ram~19      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 5.272      ;
; -4.338 ; sequence:inst1|ram~55      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.270      ;
; -4.333 ; sequence:inst1|ram~19      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 5.266      ;
; -4.332 ; sequence:inst1|ram~55      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.264      ;
; -4.329 ; sequence:inst1|ram~35      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.264      ;
; -4.328 ; sequence:inst1|ram~20      ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.272      ;
; -4.323 ; sequence:inst1|ram~35      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.258      ;
; -4.323 ; sequence:inst1|addr_reg[0] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.053     ; 5.265      ;
; -4.317 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.259      ;
; -4.301 ; sequence:inst1|ram~50      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.242      ;
; -4.295 ; sequence:inst1|ram~50      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.236      ;
; -4.271 ; sequence:inst1|ram~20      ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.310      ; 5.576      ;
; -4.271 ; sequence:inst1|ram~20      ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.310      ; 5.576      ;
; -4.271 ; sequence:inst1|ram~59      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.215      ;
; -4.265 ; sequence:inst1|ram~59      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 5.209      ;
; -4.262 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.204      ;
; -4.260 ; sequence:inst1|addr_reg[1] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.308      ; 5.563      ;
; -4.260 ; sequence:inst1|addr_reg[1] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.308      ; 5.563      ;
; -4.257 ; sequence:inst1|ram~60      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.188      ;
; -4.251 ; sequence:inst1|ram~60      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.182      ;
; -4.250 ; sequence:inst1|ram~51      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.191      ;
; -4.244 ; sequence:inst1|ram~51      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.185      ;
; -4.233 ; control:inst|count[3]      ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.151      ;
; -4.233 ; control:inst|count[3]      ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.151      ;
; -4.232 ; control:inst|count[3]      ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.150      ;
; -4.232 ; control:inst|count[3]      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.430     ; 4.797      ;
; -4.227 ; control:inst|count[3]      ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.145      ;
; -4.226 ; control:inst|count[3]      ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.144      ;
; -4.226 ; control:inst|count[3]      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.430     ; 4.791      ;
; -4.223 ; sequence:inst1|ram~19      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 5.156      ;
; -4.217 ; sequence:inst1|ram~19      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 5.150      ;
; -4.209 ; sequence:inst1|ram~63      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.053     ; 5.151      ;
; -4.207 ; sequence:inst1|addr_reg[1] ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.502      ;
; -4.207 ; sequence:inst1|addr_reg[1] ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.502      ;
; -4.206 ; sequence:inst1|addr_reg[1] ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.501      ;
; -4.206 ; sequence:inst1|addr_reg[2] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.308      ; 5.509      ;
; -4.206 ; sequence:inst1|addr_reg[2] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.308      ; 5.509      ;
; -4.202 ; sequence:inst1|addr_reg[1] ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.497      ;
; -4.201 ; sequence:inst1|ram~54      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.133      ;
; -4.201 ; sequence:inst1|addr_reg[1] ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.496      ;
; -4.200 ; sequence:inst1|ram~29      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.061     ; 5.134      ;
; -4.195 ; sequence:inst1|ram~13      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.126      ;
; -4.195 ; sequence:inst1|ram~54      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.127      ;
; -4.194 ; sequence:inst1|ram~29      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.061     ; 5.128      ;
; -4.191 ; sequence:inst1|addr_reg[2] ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.486      ;
; -4.191 ; sequence:inst1|addr_reg[2] ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.486      ;
; -4.190 ; sequence:inst1|addr_reg[2] ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.485      ;
; -4.189 ; sequence:inst1|ram~13      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 5.120      ;
; -4.186 ; sequence:inst1|addr_reg[2] ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.481      ;
; -4.185 ; sequence:inst1|ram~50      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.126      ;
; -4.185 ; sequence:inst1|addr_reg[2] ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; 0.300      ; 5.480      ;
; -4.183 ; sequence:inst1|ram~36      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.052     ; 5.126      ;
; -4.180 ; control:inst|old_button1   ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.115      ;
; -4.179 ; sequence:inst1|ram~50      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.054     ; 5.120      ;
; -4.178 ; sequence:inst1|ram~37      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.052     ; 5.121      ;
; -4.177 ; sequence:inst1|ram~36      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 5.120      ;
; -4.177 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.119      ;
; -4.174 ; control:inst|old_button1   ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.109      ;
; -4.172 ; sequence:inst1|ram~37      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 5.115      ;
; -4.163 ; sequence:inst1|ram~40      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.105      ;
; -4.157 ; sequence:inst1|ram~40      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 5.099      ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; control:inst|count[4]        ; control:inst|count[4]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; control:inst|count[2]        ; control:inst|count[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; control:inst|count[0]        ; control:inst|count[0]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; control:inst|count[1]        ; control:inst|count[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; control:inst|count[3]        ; control:inst|count[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; control:inst|state.play2     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; control:inst|r_en_show       ; control:inst|r_en_show       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control:inst|state.game_over ; control:inst|state.game_over ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control:inst|r_l_sync_reset  ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control:inst|r_l_en          ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control:inst|r_s_we          ; control:inst|r_s_we          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.422 ; control:inst|state.init      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.641      ;
; 0.551 ; lfsr:inst2|r_lfsr[2]         ; lfsr:inst2|r_lfsr[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; lfsr:inst2|r_lfsr[4]         ; lfsr:inst2|r_lfsr[3]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; lfsr:inst2|r_lfsr[3]         ; lfsr:inst2|r_lfsr[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; lfsr:inst2|r_lfsr[7]         ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.559 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[7]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.568 ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.572 ; control:inst|r_score[1]      ; control:inst|r_score[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; lfsr:inst2|r_lfsr[5]         ; lfsr:inst2|r_lfsr[4]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.575 ; control:inst|r_score[2]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; lfsr:inst2|r_lfsr[6]         ; lfsr:inst2|r_lfsr[5]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; control:inst|state.cpu1      ; control:inst|state.cpu2      ; clk          ; clk         ; 0.000        ; 0.438      ; 1.171      ;
; 0.579 ; control:inst|state.play1     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.813      ;
; 0.589 ; control:inst|state.play0     ; control:inst|state.play1     ; clk          ; clk         ; 0.000        ; 0.438      ; 1.184      ;
; 0.592 ; control:inst|r_score[0]      ; control:inst|r_score[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.602 ; control:inst|state.gen1      ; control:inst|r_s_we          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.821      ;
; 0.623 ; control:inst|state.gen1      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.842      ;
; 0.625 ; control:inst|state.init      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.632 ; control:inst|state.gen2      ; control:inst|state.cpu0      ; clk          ; clk         ; 0.000        ; 0.438      ; 1.227      ;
; 0.635 ; control:inst|count[0]        ; control:inst|count[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.869      ;
; 0.695 ; control:inst|state.gen2      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.914      ;
; 0.715 ; control:inst|state.cpu1      ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.934      ;
; 0.716 ; control:inst|r_score[4]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.935      ;
; 0.742 ; control:inst|count[3]        ; control:inst|r_s_addr[3]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.609      ;
; 0.790 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~65        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.006      ;
; 0.794 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~49        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.010      ;
; 0.795 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~70        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.011      ;
; 0.795 ; control:inst|state.play2     ; control:inst|state.cpu0      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.029      ;
; 0.821 ; control:inst|state.gen1      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.040      ;
; 0.846 ; control:inst|r_score[1]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; control:inst|state.init      ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.857 ; control:inst|count[1]        ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.724      ;
; 0.859 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~63        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.076      ;
; 0.862 ; control:inst|r_score[2]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.864 ; control:inst|r_score[2]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.083      ;
; 0.880 ; control:inst|old_button3     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.104      ; 1.141      ;
; 0.881 ; control:inst|r_score[0]      ; control:inst|r_score[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.100      ;
; 0.883 ; control:inst|r_score[0]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.102      ;
; 0.887 ; control:inst|state.cpu2      ; control:inst|state.cpu3      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.121      ;
; 0.895 ; control:inst|dif[3]          ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.114      ;
; 0.902 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~34        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.119      ;
; 0.902 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~62        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.119      ;
; 0.903 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~48        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.119      ;
; 0.912 ; control:inst|r_s_addr[4]     ; sequence:inst1|addr_reg[4]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.121      ;
; 0.917 ; control:inst|r_s_addr[2]     ; sequence:inst1|addr_reg[2]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.126      ;
; 0.946 ; control:inst|count[4]        ; control:inst|r_s_addr[4]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.813      ;
; 0.951 ; control:inst|r_s_addr[0]     ; sequence:inst1|addr_reg[0]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.160      ;
; 0.951 ; control:inst|count[0]        ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.818      ;
; 0.956 ; control:inst|r_score[1]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; control:inst|r_score[1]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.963 ; control:inst|count[0]        ; control:inst|r_s_addr[0]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.830      ;
; 0.971 ; control:inst|r_s_addr[3]     ; sequence:inst1|addr_reg[3]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.180      ;
; 0.991 ; control:inst|r_score[3]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.210      ;
; 0.993 ; control:inst|r_score[0]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.212      ;
; 0.995 ; control:inst|r_score[0]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.214      ;
; 1.026 ; control:inst|old_button0     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.440      ; 1.623      ;
; 1.027 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~57        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.245      ;
; 1.031 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~51        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.249      ;
; 1.052 ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.274      ;
; 1.054 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~68        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.272      ;
; 1.064 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~28        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.289      ;
; 1.070 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[5]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.282      ;
; 1.073 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[4]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.285      ;
; 1.074 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.286      ;
; 1.074 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.286      ;
; 1.075 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~54        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.302      ;
; 1.075 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~26        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.302      ;
; 1.077 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.289      ;
; 1.077 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.289      ;
; 1.077 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[7]         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.289      ;
; 1.084 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~21        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.299      ;
; 1.085 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~11        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.300      ;
; 1.098 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~29        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.323      ;
; 1.101 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~61        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.319      ;
; 1.102 ; control:inst|dif[4]          ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.321      ;
; 1.104 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~69        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.322      ;
; 1.112 ; control:inst|state.gen0      ; control:inst|state.gen1      ; clk          ; clk         ; 0.000        ; 0.059      ; 1.328      ;
; 1.119 ; control:inst|r_score[4]      ; control:inst|state.play1     ; clk          ; clk         ; 0.000        ; 0.438      ; 1.714      ;
; 1.137 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~55        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.364      ;
; 1.146 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~37        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.362      ;
; 1.149 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~53        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.366      ;
; 1.156 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~50        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.374      ;
; 1.158 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~56        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.376      ;
; 1.181 ; control:inst|state.cpu3      ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.298     ; 1.040      ;
; 1.182 ; control:inst|state.play0     ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.401      ;
; 1.211 ; control:inst|old_button1     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.440      ; 1.808      ;
; 1.213 ; control:inst|state.gen0      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.059      ; 1.429      ;
; 1.251 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~46        ; clk          ; clk         ; 0.000        ; 0.059      ; 1.467      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|dif[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|dif[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_en_show       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_l_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_l_sync_reset  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_we          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_sel_turn      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~58        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button_0  ; clk        ; 6.043 ; 6.404 ; Rise       ; clk             ;
; button_1  ; clk        ; 5.927 ; 6.273 ; Rise       ; clk             ;
; button_2  ; clk        ; 5.376 ; 5.695 ; Rise       ; clk             ;
; button_3  ; clk        ; 4.975 ; 5.525 ; Rise       ; clk             ;
; dif[*]    ; clk        ; 2.104 ; 2.507 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; 2.104 ; 2.507 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; 1.817 ; 2.259 ; Rise       ; clk             ;
; rst       ; clk        ; 2.371 ; 2.423 ; Rise       ; clk             ;
; seed[*]   ; clk        ; 1.893 ; 2.303 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; 1.893 ; 2.303 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; 1.470 ; 1.853 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; 1.499 ; 1.884 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; 1.593 ; 1.988 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; 1.492 ; 1.874 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; 1.493 ; 1.874 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; 1.569 ; 1.959 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; button_0  ; clk        ; -1.533 ; -2.015 ; Rise       ; clk             ;
; button_1  ; clk        ; -1.360 ; -1.834 ; Rise       ; clk             ;
; button_2  ; clk        ; -1.153 ; -1.579 ; Rise       ; clk             ;
; button_3  ; clk        ; -0.971 ; -1.372 ; Rise       ; clk             ;
; dif[*]    ; clk        ; -1.263 ; -1.670 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; -1.263 ; -1.670 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; -1.427 ; -1.829 ; Rise       ; clk             ;
; rst       ; clk        ; -0.415 ; -0.463 ; Rise       ; clk             ;
; seed[*]   ; clk        ; -1.093 ; -1.475 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; -1.436 ; -1.846 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; -1.093 ; -1.475 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; -1.121 ; -1.505 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; -1.212 ; -1.606 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; -1.115 ; -1.496 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; -1.115 ; -1.496 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; -1.188 ; -1.577 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led0      ; clk        ; 10.572 ; 10.517 ; Rise       ; clk             ;
; led1      ; clk        ; 10.840 ; 10.927 ; Rise       ; clk             ;
; led2      ; clk        ; 10.792 ; 10.748 ; Rise       ; clk             ;
; led3      ; clk        ; 10.734 ; 10.850 ; Rise       ; clk             ;
; score[*]  ; clk        ; 6.545  ; 6.525  ; Rise       ; clk             ;
;  score[0] ; clk        ; 6.545  ; 6.525  ; Rise       ; clk             ;
;  score[1] ; clk        ; 5.862  ; 5.864  ; Rise       ; clk             ;
;  score[2] ; clk        ; 6.151  ; 6.151  ; Rise       ; clk             ;
;  score[3] ; clk        ; 6.119  ; 6.216  ; Rise       ; clk             ;
;  score[4] ; clk        ; 5.828  ; 5.868  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 6.141 ; 6.178 ; Rise       ; clk             ;
; led1      ; clk        ; 6.012 ; 6.046 ; Rise       ; clk             ;
; led2      ; clk        ; 6.307 ; 6.309 ; Rise       ; clk             ;
; led3      ; clk        ; 5.917 ; 5.981 ; Rise       ; clk             ;
; score[*]  ; clk        ; 5.698 ; 5.731 ; Rise       ; clk             ;
;  score[0] ; clk        ; 6.390 ; 6.369 ; Rise       ; clk             ;
;  score[1] ; clk        ; 5.731 ; 5.731 ; Rise       ; clk             ;
;  score[2] ; clk        ; 6.015 ; 6.014 ; Rise       ; clk             ;
;  score[3] ; clk        ; 5.984 ; 6.076 ; Rise       ; clk             ;
;  score[4] ; clk        ; 5.698 ; 5.735 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 7.421 ;    ;    ; 7.900 ;
; button_1   ; led1        ; 7.112 ;    ;    ; 7.580 ;
; button_2   ; led2        ; 7.065 ;    ;    ; 7.411 ;
; button_3   ; led3        ; 6.976 ;    ;    ; 7.404 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 7.233 ;    ;    ; 7.699 ;
; button_1   ; led1        ; 6.930 ;    ;    ; 7.384 ;
; button_2   ; led2        ; 6.892 ;    ;    ; 7.227 ;
; button_3   ; led3        ; 6.810 ;    ;    ; 7.224 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.29 MHz ; 186.29 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.368 ; -215.026          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -117.000                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.368 ; sequence:inst1|ram~20      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.045     ; 5.318      ;
; -4.350 ; sequence:inst1|ram~20      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.045     ; 5.300      ;
; -4.340 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.288      ;
; -4.322 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.270      ;
; -4.277 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.225      ;
; -4.268 ; sequence:inst1|ram~20      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.045     ; 5.218      ;
; -4.259 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.207      ;
; -4.250 ; sequence:inst1|ram~20      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.045     ; 5.200      ;
; -4.250 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.198      ;
; -4.240 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.188      ;
; -4.232 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.180      ;
; -4.222 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.170      ;
; -4.177 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.125      ;
; -4.159 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.107      ;
; -4.150 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.098      ;
; -4.132 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.080      ;
; -4.089 ; sequence:inst1|ram~63      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.037      ;
; -4.071 ; sequence:inst1|ram~63      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.019      ;
; -4.052 ; sequence:inst1|ram~56      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 5.000      ;
; -4.034 ; sequence:inst1|ram~56      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.982      ;
; -4.025 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.973      ;
; -4.007 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.955      ;
; -3.989 ; sequence:inst1|ram~63      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.937      ;
; -3.971 ; sequence:inst1|ram~63      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.919      ;
; -3.952 ; sequence:inst1|ram~56      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.900      ;
; -3.934 ; sequence:inst1|ram~56      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.882      ;
; -3.925 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.873      ;
; -3.917 ; sequence:inst1|ram~20      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.045     ; 4.867      ;
; -3.907 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.855      ;
; -3.889 ; sequence:inst1|addr_reg[1] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.047     ; 4.837      ;
; -3.864 ; sequence:inst1|ram~55      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.803      ;
; -3.864 ; sequence:inst1|ram~35      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 4.806      ;
; -3.863 ; sequence:inst1|addr_reg[2] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.047     ; 4.811      ;
; -3.846 ; sequence:inst1|ram~55      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.785      ;
; -3.846 ; sequence:inst1|ram~35      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 4.788      ;
; -3.824 ; sequence:inst1|addr_reg[0] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.047     ; 4.772      ;
; -3.813 ; sequence:inst1|ram~20      ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.045     ; 4.763      ;
; -3.806 ; sequence:inst1|ram~59      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.044     ; 4.757      ;
; -3.788 ; sequence:inst1|ram~59      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.044     ; 4.739      ;
; -3.785 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.733      ;
; -3.779 ; sequence:inst1|ram~60      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.718      ;
; -3.771 ; sequence:inst1|ram~19      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.711      ;
; -3.764 ; sequence:inst1|ram~55      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.703      ;
; -3.764 ; sequence:inst1|ram~35      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.053     ; 4.706      ;
; -3.761 ; sequence:inst1|ram~60      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.700      ;
; -3.758 ; sequence:inst1|ram~20      ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.276      ; 5.029      ;
; -3.758 ; sequence:inst1|ram~20      ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.276      ; 5.029      ;
; -3.753 ; sequence:inst1|ram~19      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.693      ;
; -3.746 ; sequence:inst1|ram~55      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.685      ;
; -3.746 ; sequence:inst1|ram~35      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.053     ; 4.688      ;
; -3.730 ; sequence:inst1|addr_reg[1] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.274      ; 4.999      ;
; -3.730 ; sequence:inst1|addr_reg[1] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.274      ; 4.999      ;
; -3.722 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.670      ;
; -3.714 ; sequence:inst1|ram~50      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.662      ;
; -3.706 ; sequence:inst1|ram~59      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.044     ; 4.657      ;
; -3.696 ; sequence:inst1|ram~50      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.644      ;
; -3.695 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.643      ;
; -3.691 ; sequence:inst1|ram~29      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.054     ; 4.632      ;
; -3.688 ; sequence:inst1|ram~59      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.044     ; 4.639      ;
; -3.679 ; sequence:inst1|ram~60      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.618      ;
; -3.677 ; sequence:inst1|ram~51      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.625      ;
; -3.675 ; sequence:inst1|ram~63      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.047     ; 4.623      ;
; -3.673 ; sequence:inst1|ram~29      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.054     ; 4.614      ;
; -3.671 ; sequence:inst1|ram~19      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.611      ;
; -3.668 ; sequence:inst1|addr_reg[2] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.274      ; 4.937      ;
; -3.668 ; sequence:inst1|addr_reg[2] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.274      ; 4.937      ;
; -3.665 ; sequence:inst1|addr_reg[1] ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.928      ;
; -3.665 ; sequence:inst1|addr_reg[1] ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.928      ;
; -3.664 ; sequence:inst1|addr_reg[1] ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.927      ;
; -3.661 ; sequence:inst1|ram~60      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.600      ;
; -3.659 ; sequence:inst1|addr_reg[1] ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.922      ;
; -3.659 ; sequence:inst1|ram~51      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.607      ;
; -3.658 ; sequence:inst1|addr_reg[1] ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.921      ;
; -3.657 ; sequence:inst1|addr_reg[2] ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.920      ;
; -3.657 ; sequence:inst1|addr_reg[2] ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.920      ;
; -3.656 ; control:inst|old_button1   ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.053     ; 4.598      ;
; -3.656 ; sequence:inst1|addr_reg[2] ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.919      ;
; -3.653 ; sequence:inst1|ram~19      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.593      ;
; -3.651 ; sequence:inst1|addr_reg[2] ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.914      ;
; -3.650 ; sequence:inst1|ram~13      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.589      ;
; -3.650 ; sequence:inst1|addr_reg[2] ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; 0.268      ; 4.913      ;
; -3.649 ; control:inst|count[3]      ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.576      ;
; -3.649 ; control:inst|count[3]      ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.576      ;
; -3.648 ; control:inst|count[3]      ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.575      ;
; -3.644 ; sequence:inst1|addr_reg[0] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.274      ; 4.913      ;
; -3.644 ; sequence:inst1|addr_reg[0] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.274      ; 4.913      ;
; -3.643 ; control:inst|count[3]      ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.570      ;
; -3.642 ; control:inst|count[3]      ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.569      ;
; -3.640 ; sequence:inst1|ram~40      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.588      ;
; -3.639 ; control:inst|count[3]      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.383     ; 4.251      ;
; -3.638 ; control:inst|old_button1   ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.053     ; 4.580      ;
; -3.634 ; sequence:inst1|ram~54      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.573      ;
; -3.632 ; sequence:inst1|ram~13      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.571      ;
; -3.623 ; sequence:inst1|ram~36      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.046     ; 4.572      ;
; -3.622 ; sequence:inst1|ram~40      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.570      ;
; -3.621 ; control:inst|count[3]      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.383     ; 4.233      ;
; -3.616 ; sequence:inst1|ram~54      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.056     ; 4.555      ;
; -3.614 ; sequence:inst1|ram~50      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.562      ;
; -3.614 ; sequence:inst1|ram~37      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.046     ; 4.563      ;
; -3.611 ; sequence:inst1|ram~56      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.047     ; 4.559      ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; control:inst|count[4]        ; control:inst|count[4]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[2]        ; control:inst|count[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[0]        ; control:inst|count[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[1]        ; control:inst|count[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[3]        ; control:inst|count[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|state.play2     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; control:inst|r_en_show       ; control:inst|r_en_show       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control:inst|state.game_over ; control:inst|state.game_over ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control:inst|r_l_sync_reset  ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control:inst|r_l_en          ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control:inst|r_s_we          ; control:inst|r_s_we          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.384 ; control:inst|state.init      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.583      ;
; 0.495 ; lfsr:inst2|r_lfsr[2]         ; lfsr:inst2|r_lfsr[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.495 ; lfsr:inst2|r_lfsr[4]         ; lfsr:inst2|r_lfsr[3]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; lfsr:inst2|r_lfsr[3]         ; lfsr:inst2|r_lfsr[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.498 ; lfsr:inst2|r_lfsr[7]         ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.502 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[7]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.512 ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; control:inst|r_score[1]      ; control:inst|r_score[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; lfsr:inst2|r_lfsr[5]         ; lfsr:inst2|r_lfsr[4]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; control:inst|r_score[2]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; lfsr:inst2|r_lfsr[6]         ; lfsr:inst2|r_lfsr[5]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.521 ; control:inst|state.play1     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.733      ;
; 0.532 ; control:inst|r_score[0]      ; control:inst|r_score[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.536 ; control:inst|state.cpu1      ; control:inst|state.cpu2      ; clk          ; clk         ; 0.000        ; 0.389      ; 1.069      ;
; 0.538 ; control:inst|state.gen1      ; control:inst|r_s_we          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.737      ;
; 0.541 ; control:inst|state.play0     ; control:inst|state.play1     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.074      ;
; 0.557 ; control:inst|state.gen1      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.756      ;
; 0.560 ; control:inst|state.init      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.759      ;
; 0.565 ; control:inst|count[0]        ; control:inst|count[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.777      ;
; 0.581 ; control:inst|state.gen2      ; control:inst|state.cpu0      ; clk          ; clk         ; 0.000        ; 0.389      ; 1.114      ;
; 0.622 ; control:inst|state.gen2      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.821      ;
; 0.651 ; control:inst|state.cpu1      ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.850      ;
; 0.653 ; control:inst|r_score[4]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.852      ;
; 0.662 ; control:inst|count[3]        ; control:inst|r_s_addr[3]     ; clk          ; clk         ; 0.000        ; -0.260     ; 0.546      ;
; 0.721 ; control:inst|state.play2     ; control:inst|state.cpu0      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.933      ;
; 0.730 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~65        ; clk          ; clk         ; 0.000        ; 0.052      ; 0.926      ;
; 0.731 ; control:inst|state.gen1      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.930      ;
; 0.732 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~70        ; clk          ; clk         ; 0.000        ; 0.052      ; 0.928      ;
; 0.735 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~49        ; clk          ; clk         ; 0.000        ; 0.052      ; 0.931      ;
; 0.760 ; control:inst|r_score[1]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; control:inst|state.init      ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.764 ; control:inst|count[1]        ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.260     ; 0.648      ;
; 0.766 ; control:inst|r_score[2]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.773 ; control:inst|r_score[2]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.783 ; control:inst|r_score[0]      ; control:inst|r_score[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.982      ;
; 0.787 ; control:inst|old_button3     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.093      ; 1.024      ;
; 0.788 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~63        ; clk          ; clk         ; 0.000        ; 0.053      ; 0.985      ;
; 0.790 ; control:inst|r_score[0]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.989      ;
; 0.796 ; control:inst|dif[3]          ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.995      ;
; 0.808 ; control:inst|state.cpu2      ; control:inst|state.cpu3      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.020      ;
; 0.820 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~34        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.017      ;
; 0.820 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~62        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.017      ;
; 0.821 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~48        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.017      ;
; 0.835 ; control:inst|r_s_addr[4]     ; sequence:inst1|addr_reg[4]   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.026      ;
; 0.840 ; control:inst|r_s_addr[2]     ; sequence:inst1|addr_reg[2]   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.031      ;
; 0.849 ; control:inst|r_score[1]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; control:inst|count[0]        ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.260     ; 0.733      ;
; 0.850 ; control:inst|count[4]        ; control:inst|r_s_addr[4]     ; clk          ; clk         ; 0.000        ; -0.260     ; 0.734      ;
; 0.856 ; control:inst|r_score[1]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.862 ; control:inst|count[0]        ; control:inst|r_s_addr[0]     ; clk          ; clk         ; 0.000        ; -0.260     ; 0.746      ;
; 0.874 ; control:inst|r_s_addr[0]     ; sequence:inst1|addr_reg[0]   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.065      ;
; 0.879 ; control:inst|r_score[0]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.078      ;
; 0.886 ; control:inst|r_score[0]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.085      ;
; 0.888 ; control:inst|r_s_addr[3]     ; sequence:inst1|addr_reg[3]   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.079      ;
; 0.906 ; control:inst|r_score[3]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.105      ;
; 0.920 ; control:inst|old_button0     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.391      ; 1.455      ;
; 0.942 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~57        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.139      ;
; 0.945 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~51        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.142      ;
; 0.971 ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.172      ;
; 0.973 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~68        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.170      ;
; 0.973 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~28        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.177      ;
; 0.974 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[5]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.167      ;
; 0.975 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[4]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.168      ;
; 0.976 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[3]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.169      ;
; 0.977 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[1]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.170      ;
; 0.979 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.172      ;
; 0.979 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[2]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.172      ;
; 0.979 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[7]         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.172      ;
; 0.987 ; control:inst|dif[4]          ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.186      ;
; 0.992 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~54        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.198      ;
; 0.992 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~26        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.198      ;
; 0.994 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~11        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.189      ;
; 0.994 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~21        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.189      ;
; 1.005 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~61        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.202      ;
; 1.008 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~69        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.205      ;
; 1.010 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~29        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.214      ;
; 1.021 ; control:inst|state.gen0      ; control:inst|state.gen1      ; clk          ; clk         ; 0.000        ; 0.053      ; 1.218      ;
; 1.035 ; control:inst|r_score[4]      ; control:inst|state.play1     ; clk          ; clk         ; 0.000        ; 0.389      ; 1.568      ;
; 1.049 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~55        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.255      ;
; 1.050 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~53        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.246      ;
; 1.053 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~37        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.249      ;
; 1.057 ; control:inst|state.play0     ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.256      ;
; 1.060 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~50        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.257      ;
; 1.062 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~56        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.259      ;
; 1.066 ; control:inst|state.cpu3      ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.266     ; 0.944      ;
; 1.088 ; control:inst|old_button1     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.391      ; 1.623      ;
; 1.111 ; control:inst|state.gen0      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.308      ;
; 1.144 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~46        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.340      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|dif[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|dif[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_en_show       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_l_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_l_sync_reset  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_we          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_sel_turn      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~58        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button_0  ; clk        ; 5.358 ; 5.632 ; Rise       ; clk             ;
; button_1  ; clk        ; 5.239 ; 5.498 ; Rise       ; clk             ;
; button_2  ; clk        ; 4.729 ; 4.999 ; Rise       ; clk             ;
; button_3  ; clk        ; 4.368 ; 4.846 ; Rise       ; clk             ;
; dif[*]    ; clk        ; 1.810 ; 2.153 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; 1.810 ; 2.153 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; 1.547 ; 1.924 ; Rise       ; clk             ;
; rst       ; clk        ; 2.136 ; 2.295 ; Rise       ; clk             ;
; seed[*]   ; clk        ; 1.611 ; 1.956 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; 1.611 ; 1.956 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; 1.232 ; 1.548 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; 1.259 ; 1.568 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; 1.343 ; 1.678 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; 1.250 ; 1.572 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; 1.254 ; 1.575 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; 1.315 ; 1.655 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; button_0  ; clk        ; -1.304 ; -1.705 ; Rise       ; clk             ;
; button_1  ; clk        ; -1.140 ; -1.532 ; Rise       ; clk             ;
; button_2  ; clk        ; -0.962 ; -1.328 ; Rise       ; clk             ;
; button_3  ; clk        ; -0.801 ; -1.130 ; Rise       ; clk             ;
; dif[*]    ; clk        ; -1.057 ; -1.400 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; -1.057 ; -1.400 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; -1.199 ; -1.553 ; Rise       ; clk             ;
; rst       ; clk        ; -0.382 ; -0.509 ; Rise       ; clk             ;
; seed[*]   ; clk        ; -0.900 ; -1.215 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; -1.210 ; -1.553 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; -0.900 ; -1.215 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; -0.927 ; -1.235 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; -1.008 ; -1.341 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; -0.918 ; -1.239 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; -0.923 ; -1.242 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; -0.981 ; -1.319 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led0      ; clk        ; 9.795  ; 9.768  ; Rise       ; clk             ;
; led1      ; clk        ; 10.080 ; 10.067 ; Rise       ; clk             ;
; led2      ; clk        ; 10.018 ; 9.957  ; Rise       ; clk             ;
; led3      ; clk        ; 9.993  ; 10.027 ; Rise       ; clk             ;
; score[*]  ; clk        ; 6.209  ; 6.148  ; Rise       ; clk             ;
;  score[0] ; clk        ; 6.209  ; 6.148  ; Rise       ; clk             ;
;  score[1] ; clk        ; 5.561  ; 5.542  ; Rise       ; clk             ;
;  score[2] ; clk        ; 5.843  ; 5.820  ; Rise       ; clk             ;
;  score[3] ; clk        ; 5.815  ; 5.863  ; Rise       ; clk             ;
;  score[4] ; clk        ; 5.533  ; 5.530  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 5.834 ; 5.840 ; Rise       ; clk             ;
; led1      ; clk        ; 5.700 ; 5.673 ; Rise       ; clk             ;
; led2      ; clk        ; 5.978 ; 5.918 ; Rise       ; clk             ;
; led3      ; clk        ; 5.622 ; 5.643 ; Rise       ; clk             ;
; score[*]  ; clk        ; 5.417 ; 5.412 ; Rise       ; clk             ;
;  score[0] ; clk        ; 6.069 ; 6.009 ; Rise       ; clk             ;
;  score[1] ; clk        ; 5.443 ; 5.424 ; Rise       ; clk             ;
;  score[2] ; clk        ; 5.721 ; 5.699 ; Rise       ; clk             ;
;  score[3] ; clk        ; 5.693 ; 5.739 ; Rise       ; clk             ;
;  score[4] ; clk        ; 5.417 ; 5.412 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 6.900 ;    ;    ; 7.279 ;
; button_1   ; led1        ; 6.596 ;    ;    ; 6.931 ;
; button_2   ; led2        ; 6.569 ;    ;    ; 6.820 ;
; button_3   ; led3        ; 6.486 ;    ;    ; 6.813 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 6.736 ;    ;    ; 7.106 ;
; button_1   ; led1        ; 6.438 ;    ;    ; 6.764 ;
; button_2   ; led2        ; 6.419 ;    ;    ; 6.663 ;
; button_3   ; led3        ; 6.342 ;    ;    ; 6.660 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.386 ; -98.997           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -123.952                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.386 ; sequence:inst1|ram~20      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.027     ; 3.346      ;
; -2.382 ; sequence:inst1|ram~20      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.027     ; 3.342      ;
; -2.373 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.329      ;
; -2.369 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.325      ;
; -2.336 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.292      ;
; -2.333 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.289      ;
; -2.332 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.288      ;
; -2.329 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.285      ;
; -2.318 ; sequence:inst1|ram~20      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.027     ; 3.278      ;
; -2.314 ; sequence:inst1|ram~20      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.027     ; 3.274      ;
; -2.305 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.261      ;
; -2.301 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.257      ;
; -2.268 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.224      ;
; -2.265 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.221      ;
; -2.264 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.220      ;
; -2.261 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.217      ;
; -2.234 ; sequence:inst1|ram~56      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.190      ;
; -2.232 ; sequence:inst1|ram~63      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.030     ; 3.189      ;
; -2.230 ; sequence:inst1|ram~56      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.186      ;
; -2.228 ; sequence:inst1|ram~63      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.030     ; 3.185      ;
; -2.207 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.163      ;
; -2.203 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.159      ;
; -2.166 ; sequence:inst1|ram~56      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.122      ;
; -2.164 ; sequence:inst1|ram~63      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.030     ; 3.121      ;
; -2.162 ; sequence:inst1|ram~56      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.118      ;
; -2.160 ; sequence:inst1|ram~63      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.030     ; 3.117      ;
; -2.139 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.095      ;
; -2.135 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.031     ; 3.091      ;
; -2.111 ; sequence:inst1|ram~35      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.032     ; 3.066      ;
; -2.108 ; sequence:inst1|ram~55      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.059      ;
; -2.107 ; sequence:inst1|ram~35      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.032     ; 3.062      ;
; -2.104 ; sequence:inst1|ram~55      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.055      ;
; -2.089 ; sequence:inst1|addr_reg[2] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.031     ; 3.045      ;
; -2.077 ; sequence:inst1|ram~20      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.027     ; 3.037      ;
; -2.051 ; sequence:inst1|ram~60      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 3.001      ;
; -2.049 ; sequence:inst1|addr_reg[0] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.031     ; 3.005      ;
; -2.047 ; sequence:inst1|ram~60      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.997      ;
; -2.043 ; sequence:inst1|ram~35      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.032     ; 2.998      ;
; -2.040 ; sequence:inst1|ram~55      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.991      ;
; -2.039 ; sequence:inst1|ram~35      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.032     ; 2.994      ;
; -2.037 ; sequence:inst1|ram~59      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.027     ; 2.997      ;
; -2.036 ; sequence:inst1|ram~55      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.987      ;
; -2.034 ; sequence:inst1|ram~19      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.985      ;
; -2.034 ; sequence:inst1|addr_reg[1] ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.031     ; 2.990      ;
; -2.033 ; sequence:inst1|ram~59      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.027     ; 2.993      ;
; -2.030 ; sequence:inst1|ram~20      ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.027     ; 2.990      ;
; -2.030 ; sequence:inst1|ram~19      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.981      ;
; -2.028 ; sequence:inst1|ram~20      ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.166      ; 3.181      ;
; -2.028 ; sequence:inst1|ram~20      ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.166      ; 3.181      ;
; -2.017 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.973      ;
; -2.016 ; sequence:inst1|addr_reg[2] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.165      ;
; -2.016 ; sequence:inst1|addr_reg[2] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.165      ;
; -1.991 ; sequence:inst1|ram~50      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.947      ;
; -1.987 ; sequence:inst1|ram~50      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.943      ;
; -1.983 ; sequence:inst1|ram~60      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.933      ;
; -1.981 ; control:inst|count[3]      ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; -0.044     ; 2.924      ;
; -1.981 ; control:inst|count[3]      ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; -0.044     ; 2.924      ;
; -1.980 ; control:inst|count[3]      ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; -0.044     ; 2.923      ;
; -1.980 ; sequence:inst1|ram~29      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.034     ; 2.933      ;
; -1.980 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.936      ;
; -1.979 ; sequence:inst1|ram~60      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.929      ;
; -1.978 ; sequence:inst1|addr_reg[1] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.127      ;
; -1.978 ; sequence:inst1|addr_reg[1] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.127      ;
; -1.977 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[0]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.933      ;
; -1.976 ; sequence:inst1|ram~29      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.034     ; 2.929      ;
; -1.976 ; sequence:inst1|addr_reg[0] ; control:inst|state.cpu0      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.125      ;
; -1.976 ; sequence:inst1|addr_reg[0] ; control:inst|state.play1     ; clk          ; clk         ; 1.000        ; 0.162      ; 3.125      ;
; -1.974 ; control:inst|count[3]      ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; -0.044     ; 2.917      ;
; -1.973 ; control:inst|count[3]      ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; -0.044     ; 2.916      ;
; -1.969 ; sequence:inst1|ram~59      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.027     ; 2.929      ;
; -1.966 ; sequence:inst1|ram~19      ; control:inst|r_score[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.917      ;
; -1.965 ; sequence:inst1|ram~59      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.027     ; 2.925      ;
; -1.965 ; sequence:inst1|addr_reg[2] ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.159      ; 3.111      ;
; -1.965 ; sequence:inst1|addr_reg[2] ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; 0.159      ; 3.111      ;
; -1.964 ; sequence:inst1|ram~13      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.914      ;
; -1.964 ; sequence:inst1|addr_reg[2] ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; 0.159      ; 3.110      ;
; -1.962 ; sequence:inst1|ram~19      ; control:inst|r_score[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.913      ;
; -1.960 ; sequence:inst1|ram~13      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.910      ;
; -1.959 ; control:inst|r_score[3]    ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.154      ; 3.100      ;
; -1.959 ; control:inst|r_score[3]    ; control:inst|count[3]        ; clk          ; clk         ; 1.000        ; 0.154      ; 3.100      ;
; -1.959 ; sequence:inst1|addr_reg[2] ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; 0.159      ; 3.105      ;
; -1.958 ; control:inst|r_score[3]    ; control:inst|count[4]        ; clk          ; clk         ; 1.000        ; 0.154      ; 3.099      ;
; -1.958 ; sequence:inst1|addr_reg[2] ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; 0.159      ; 3.104      ;
; -1.956 ; sequence:inst1|ram~37      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.029     ; 2.914      ;
; -1.953 ; sequence:inst1|ram~51      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.909      ;
; -1.952 ; sequence:inst1|ram~37      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.029     ; 2.910      ;
; -1.952 ; sequence:inst1|ram~54      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.903      ;
; -1.952 ; control:inst|r_score[3]    ; control:inst|count[0]        ; clk          ; clk         ; 1.000        ; 0.154      ; 3.093      ;
; -1.951 ; control:inst|r_score[3]    ; control:inst|count[2]        ; clk          ; clk         ; 1.000        ; 0.154      ; 3.092      ;
; -1.949 ; sequence:inst1|ram~51      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.905      ;
; -1.948 ; sequence:inst1|ram~63      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.030     ; 2.905      ;
; -1.948 ; sequence:inst1|ram~54      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.899      ;
; -1.945 ; sequence:inst1|ram~40      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.901      ;
; -1.943 ; control:inst|count[3]      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.234     ; 2.696      ;
; -1.942 ; sequence:inst1|ram~36      ; control:inst|r_score[4]      ; clk          ; clk         ; 1.000        ; -0.029     ; 2.900      ;
; -1.941 ; sequence:inst1|ram~40      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.031     ; 2.897      ;
; -1.939 ; control:inst|count[3]      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.234     ; 2.692      ;
; -1.938 ; sequence:inst1|ram~36      ; control:inst|r_score[3]      ; clk          ; clk         ; 1.000        ; -0.029     ; 2.896      ;
; -1.925 ; sequence:inst1|ram~56      ; control:inst|state.game_over ; clk          ; clk         ; 1.000        ; -0.031     ; 2.881      ;
; -1.925 ; sequence:inst1|addr_reg[0] ; control:inst|count[1]        ; clk          ; clk         ; 1.000        ; 0.159      ; 3.071      ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; control:inst|count[4]        ; control:inst|count[4]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; control:inst|count[2]        ; control:inst|count[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; control:inst|count[0]        ; control:inst|count[0]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; control:inst|count[1]        ; control:inst|count[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; control:inst|count[3]        ; control:inst|count[3]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; control:inst|state.play2     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; control:inst|state.game_over ; control:inst|state.game_over ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|r_l_sync_reset  ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|r_l_en          ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|r_s_we          ; control:inst|r_s_we          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; control:inst|r_en_show       ; control:inst|r_en_show       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.222 ; control:inst|state.init      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.342      ;
; 0.294 ; lfsr:inst2|r_lfsr[2]         ; lfsr:inst2|r_lfsr[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; lfsr:inst2|r_lfsr[3]         ; lfsr:inst2|r_lfsr[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; lfsr:inst2|r_lfsr[4]         ; lfsr:inst2|r_lfsr[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; lfsr:inst2|r_lfsr[7]         ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.299 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[7]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; control:inst|state.cpu1      ; control:inst|state.cpu2      ; clk          ; clk         ; 0.000        ; 0.237      ; 0.621      ;
; 0.301 ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.306 ; lfsr:inst2|r_lfsr[5]         ; lfsr:inst2|r_lfsr[4]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; control:inst|r_score[1]      ; control:inst|r_score[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; control:inst|r_score[2]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; lfsr:inst2|r_lfsr[6]         ; lfsr:inst2|r_lfsr[5]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.313 ; control:inst|state.play1     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.440      ;
; 0.318 ; control:inst|r_score[0]      ; control:inst|r_score[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; control:inst|state.play0     ; control:inst|state.play1     ; clk          ; clk         ; 0.000        ; 0.237      ; 0.639      ;
; 0.325 ; control:inst|state.gen1      ; control:inst|r_s_we          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.335 ; control:inst|state.init      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; control:inst|state.gen1      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.340 ; control:inst|state.gen2      ; control:inst|state.cpu0      ; clk          ; clk         ; 0.000        ; 0.237      ; 0.661      ;
; 0.345 ; control:inst|count[0]        ; control:inst|count[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.473      ;
; 0.365 ; control:inst|state.gen2      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.376 ; control:inst|state.cpu1      ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.378 ; control:inst|r_score[4]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.395 ; control:inst|count[3]        ; control:inst|r_s_addr[3]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.325      ;
; 0.421 ; control:inst|state.play2     ; control:inst|state.cpu0      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.548      ;
; 0.425 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~65        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.542      ;
; 0.426 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~49        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.543      ;
; 0.429 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~70        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.546      ;
; 0.448 ; control:inst|state.gen1      ; control:inst|r_l_sync_reset  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; control:inst|state.cpu2      ; control:inst|state.cpu3      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.581      ;
; 0.456 ; control:inst|r_score[1]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~63        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.576      ;
; 0.460 ; control:inst|count[1]        ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.390      ;
; 0.461 ; control:inst|state.init      ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.466 ; control:inst|r_score[2]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; control:inst|r_score[2]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; control:inst|r_s_addr[4]     ; sequence:inst1|addr_reg[4]   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.585      ;
; 0.477 ; control:inst|r_score[0]      ; control:inst|r_score[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.478 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~34        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.596      ;
; 0.478 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~62        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.596      ;
; 0.478 ; control:inst|old_button3     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.619      ;
; 0.479 ; control:inst|dif[3]          ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.598      ;
; 0.480 ; control:inst|r_score[0]      ; control:inst|r_score[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.482 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~48        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.599      ;
; 0.487 ; control:inst|r_s_addr[2]     ; sequence:inst1|addr_reg[2]   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.601      ;
; 0.502 ; control:inst|r_s_addr[0]     ; sequence:inst1|addr_reg[0]   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.616      ;
; 0.509 ; control:inst|count[4]        ; control:inst|r_s_addr[4]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.439      ;
; 0.511 ; control:inst|count[0]        ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.441      ;
; 0.512 ; control:inst|r_s_addr[3]     ; sequence:inst1|addr_reg[3]   ; clk          ; clk         ; 0.000        ; 0.030      ; 0.626      ;
; 0.517 ; control:inst|count[0]        ; control:inst|r_s_addr[0]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.447      ;
; 0.519 ; control:inst|r_score[1]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.522 ; control:inst|r_score[1]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; control:inst|r_score[3]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.543 ; control:inst|r_score[0]      ; control:inst|r_score[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; control:inst|r_score[0]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.666      ;
; 0.554 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~57        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.673      ;
; 0.557 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~51        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.676      ;
; 0.570 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[4]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.687      ;
; 0.571 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[5]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.688      ;
; 0.572 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~68        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.691      ;
; 0.573 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[3]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.690      ;
; 0.574 ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.696      ;
; 0.575 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~28        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.697      ;
; 0.576 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[6]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.693      ;
; 0.576 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[1]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.693      ;
; 0.577 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[2]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.694      ;
; 0.577 ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[7]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.694      ;
; 0.580 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~54        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.581 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~26        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.705      ;
; 0.581 ; control:inst|old_button0     ; control:inst|state.play2     ; clk          ; clk         ; 0.000        ; 0.239      ; 0.904      ;
; 0.582 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~21        ; clk          ; clk         ; 0.000        ; 0.031      ; 0.697      ;
; 0.583 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~11        ; clk          ; clk         ; 0.000        ; 0.031      ; 0.698      ;
; 0.593 ; control:inst|dif[4]          ; control:inst|state.gen0      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.712      ;
; 0.597 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~29        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.719      ;
; 0.599 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~61        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.718      ;
; 0.599 ; control:inst|state.gen0      ; control:inst|state.gen1      ; clk          ; clk         ; 0.000        ; 0.033      ; 0.716      ;
; 0.601 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~69        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.720      ;
; 0.607 ; control:inst|r_score[4]      ; control:inst|state.play1     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.927      ;
; 0.615 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~55        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.739      ;
; 0.618 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~53        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.736      ;
; 0.618 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~37        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.735      ;
; 0.626 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~50        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.745      ;
; 0.626 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~56        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.745      ;
; 0.633 ; control:inst|state.play0     ; control:inst|r_sel_turn      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.753      ;
; 0.643 ; control:inst|state.cpu3      ; control:inst|r_s_addr[1]     ; clk          ; clk         ; 0.000        ; -0.157     ; 0.570      ;
; 0.659 ; control:inst|state.gen0      ; control:inst|r_l_en          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.776      ;
; 0.665 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~46        ; clk          ; clk         ; 0.000        ; 0.033      ; 0.782      ;
; 0.672 ; control:inst|r_score[3]      ; control:inst|r_score[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.792      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|dif[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|dif[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|old_button3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_en_show       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_l_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_l_sync_reset  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_addr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_s_we          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_score[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|r_sel_turn      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.cpu3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst|state.play2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sequence:inst1|ram~58        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button_0  ; clk        ; 3.365 ; 3.980 ; Rise       ; clk             ;
; button_1  ; clk        ; 3.274 ; 3.855 ; Rise       ; clk             ;
; button_2  ; clk        ; 2.974 ; 3.523 ; Rise       ; clk             ;
; button_3  ; clk        ; 2.741 ; 3.394 ; Rise       ; clk             ;
; dif[*]    ; clk        ; 1.159 ; 1.723 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; 1.159 ; 1.723 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; 1.003 ; 1.610 ; Rise       ; clk             ;
; rst       ; clk        ; 1.438 ; 1.605 ; Rise       ; clk             ;
; seed[*]   ; clk        ; 1.047 ; 1.638 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; 1.047 ; 1.638 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; 0.790 ; 1.342 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; 0.812 ; 1.369 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; 0.882 ; 1.449 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; 0.804 ; 1.358 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; 0.806 ; 1.354 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; 0.856 ; 1.422 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; button_0  ; clk        ; -0.869 ; -1.506 ; Rise       ; clk             ;
; button_1  ; clk        ; -0.769 ; -1.369 ; Rise       ; clk             ;
; button_2  ; clk        ; -0.627 ; -1.227 ; Rise       ; clk             ;
; button_3  ; clk        ; -0.512 ; -1.080 ; Rise       ; clk             ;
; dif[*]    ; clk        ; -0.700 ; -1.273 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; -0.700 ; -1.273 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; -0.779 ; -1.361 ; Rise       ; clk             ;
; rst       ; clk        ; -0.292 ; -0.520 ; Rise       ; clk             ;
; seed[*]   ; clk        ; -0.575 ; -1.129 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; -0.786 ; -1.372 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; -0.575 ; -1.129 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; -0.597 ; -1.155 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; -0.664 ; -1.233 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; -0.588 ; -1.145 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; -0.591 ; -1.141 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; -0.639 ; -1.206 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 6.260 ; 6.238 ; Rise       ; clk             ;
; led1      ; clk        ; 6.314 ; 6.476 ; Rise       ; clk             ;
; led2      ; clk        ; 6.283 ; 6.314 ; Rise       ; clk             ;
; led3      ; clk        ; 6.275 ; 6.435 ; Rise       ; clk             ;
; score[*]  ; clk        ; 3.852 ; 4.005 ; Rise       ; clk             ;
;  score[0] ; clk        ; 3.852 ; 4.005 ; Rise       ; clk             ;
;  score[1] ; clk        ; 3.483 ; 3.575 ; Rise       ; clk             ;
;  score[2] ; clk        ; 3.704 ; 3.760 ; Rise       ; clk             ;
;  score[3] ; clk        ; 3.704 ; 3.815 ; Rise       ; clk             ;
;  score[4] ; clk        ; 3.468 ; 3.580 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 3.696 ; 3.767 ; Rise       ; clk             ;
; led1      ; clk        ; 3.563 ; 3.653 ; Rise       ; clk             ;
; led2      ; clk        ; 3.677 ; 3.795 ; Rise       ; clk             ;
; led3      ; clk        ; 3.547 ; 3.624 ; Rise       ; clk             ;
; score[*]  ; clk        ; 3.392 ; 3.494 ; Rise       ; clk             ;
;  score[0] ; clk        ; 3.763 ; 3.910 ; Rise       ; clk             ;
;  score[1] ; clk        ; 3.407 ; 3.494 ; Rise       ; clk             ;
;  score[2] ; clk        ; 3.626 ; 3.679 ; Rise       ; clk             ;
;  score[3] ; clk        ; 3.625 ; 3.730 ; Rise       ; clk             ;
;  score[4] ; clk        ; 3.392 ; 3.500 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 4.445 ;    ;    ; 5.133 ;
; button_1   ; led1        ; 4.212 ;    ;    ; 4.881 ;
; button_2   ; led2        ; 4.121 ;    ;    ; 4.776 ;
; button_3   ; led3        ; 4.123 ;    ;    ; 4.748 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 4.337 ;    ;    ; 5.014 ;
; button_1   ; led1        ; 4.108 ;    ;    ; 4.765 ;
; button_2   ; led2        ; 4.019 ;    ;    ; 4.667 ;
; button_3   ; led3        ; 4.027 ;    ;    ; 4.644 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.964   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.964   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -250.698 ; 0.0   ; 0.0      ; 0.0     ; -123.952            ;
;  clk             ; -250.698 ; 0.000 ; N/A      ; N/A     ; -123.952            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button_0  ; clk        ; 6.043 ; 6.404 ; Rise       ; clk             ;
; button_1  ; clk        ; 5.927 ; 6.273 ; Rise       ; clk             ;
; button_2  ; clk        ; 5.376 ; 5.695 ; Rise       ; clk             ;
; button_3  ; clk        ; 4.975 ; 5.525 ; Rise       ; clk             ;
; dif[*]    ; clk        ; 2.104 ; 2.507 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; 2.104 ; 2.507 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; 1.817 ; 2.259 ; Rise       ; clk             ;
; rst       ; clk        ; 2.371 ; 2.423 ; Rise       ; clk             ;
; seed[*]   ; clk        ; 1.893 ; 2.303 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; 1.893 ; 2.303 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; 1.470 ; 1.853 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; 1.499 ; 1.884 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; 1.593 ; 1.988 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; 1.492 ; 1.874 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; 1.493 ; 1.874 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; 1.569 ; 1.959 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; button_0  ; clk        ; -0.869 ; -1.506 ; Rise       ; clk             ;
; button_1  ; clk        ; -0.769 ; -1.369 ; Rise       ; clk             ;
; button_2  ; clk        ; -0.627 ; -1.227 ; Rise       ; clk             ;
; button_3  ; clk        ; -0.512 ; -1.080 ; Rise       ; clk             ;
; dif[*]    ; clk        ; -0.700 ; -1.273 ; Rise       ; clk             ;
;  dif[0]   ; clk        ; -0.700 ; -1.273 ; Rise       ; clk             ;
;  dif[1]   ; clk        ; -0.779 ; -1.361 ; Rise       ; clk             ;
; rst       ; clk        ; -0.292 ; -0.463 ; Rise       ; clk             ;
; seed[*]   ; clk        ; -0.575 ; -1.129 ; Rise       ; clk             ;
;  seed[0]  ; clk        ; -0.786 ; -1.372 ; Rise       ; clk             ;
;  seed[1]  ; clk        ; -0.575 ; -1.129 ; Rise       ; clk             ;
;  seed[2]  ; clk        ; -0.597 ; -1.155 ; Rise       ; clk             ;
;  seed[3]  ; clk        ; -0.664 ; -1.233 ; Rise       ; clk             ;
;  seed[4]  ; clk        ; -0.588 ; -1.145 ; Rise       ; clk             ;
;  seed[5]  ; clk        ; -0.591 ; -1.141 ; Rise       ; clk             ;
;  seed[6]  ; clk        ; -0.639 ; -1.206 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led0      ; clk        ; 10.572 ; 10.517 ; Rise       ; clk             ;
; led1      ; clk        ; 10.840 ; 10.927 ; Rise       ; clk             ;
; led2      ; clk        ; 10.792 ; 10.748 ; Rise       ; clk             ;
; led3      ; clk        ; 10.734 ; 10.850 ; Rise       ; clk             ;
; score[*]  ; clk        ; 6.545  ; 6.525  ; Rise       ; clk             ;
;  score[0] ; clk        ; 6.545  ; 6.525  ; Rise       ; clk             ;
;  score[1] ; clk        ; 5.862  ; 5.864  ; Rise       ; clk             ;
;  score[2] ; clk        ; 6.151  ; 6.151  ; Rise       ; clk             ;
;  score[3] ; clk        ; 6.119  ; 6.216  ; Rise       ; clk             ;
;  score[4] ; clk        ; 5.828  ; 5.868  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 3.696 ; 3.767 ; Rise       ; clk             ;
; led1      ; clk        ; 3.563 ; 3.653 ; Rise       ; clk             ;
; led2      ; clk        ; 3.677 ; 3.795 ; Rise       ; clk             ;
; led3      ; clk        ; 3.547 ; 3.624 ; Rise       ; clk             ;
; score[*]  ; clk        ; 3.392 ; 3.494 ; Rise       ; clk             ;
;  score[0] ; clk        ; 3.763 ; 3.910 ; Rise       ; clk             ;
;  score[1] ; clk        ; 3.407 ; 3.494 ; Rise       ; clk             ;
;  score[2] ; clk        ; 3.626 ; 3.679 ; Rise       ; clk             ;
;  score[3] ; clk        ; 3.625 ; 3.730 ; Rise       ; clk             ;
;  score[4] ; clk        ; 3.392 ; 3.500 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 7.421 ;    ;    ; 7.900 ;
; button_1   ; led1        ; 7.112 ;    ;    ; 7.580 ;
; button_2   ; led2        ; 7.065 ;    ;    ; 7.411 ;
; button_3   ; led3        ; 6.976 ;    ;    ; 7.404 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 4.337 ;    ;    ; 5.014 ;
; button_1   ; led1        ; 4.108 ;    ;    ; 4.765 ;
; button_2   ; led2        ; 4.019 ;    ;    ; 4.667 ;
; button_3   ; led3        ; 4.027 ;    ;    ; 4.644 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button_0                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_3                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dif[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dif[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; led3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; score[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; score[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; score[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; led3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; score[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; score[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; score[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5073     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5073     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 119   ; 119  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 293   ; 293  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 11 03:11:18 2018
Info: Command: quartus_sta genius -c genius
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'genius.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.964
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.964            -250.698 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.368            -215.026 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.386             -98.997 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -123.952 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4671 megabytes
    Info: Processing ended: Wed Jul 11 03:11:22 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


