TimeQuest Timing Analyzer report for LM75
Mon Sep 05 12:03:51 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; LM75                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C7                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 93.54 MHz ; 93.54 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -9.691 ; -613.176           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.412 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -270.280                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                               ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.691 ; I2C_master:I2C|data[5]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 11.022     ;
; -9.691 ; I2C_master:I2C|data[5]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 11.022     ;
; -9.690 ; I2C_master:I2C|data[5]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 11.021     ;
; -9.673 ; I2C_master:I2C|data[6]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 11.004     ;
; -9.673 ; I2C_master:I2C|data[6]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 11.004     ;
; -9.672 ; I2C_master:I2C|data[6]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 11.003     ;
; -9.564 ; I2C_master:I2C|data[7]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 10.895     ;
; -9.564 ; I2C_master:I2C|data[7]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 10.895     ;
; -9.563 ; I2C_master:I2C|data[7]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.333      ; 10.894     ;
; -9.555 ; I2C_master:I2C|data[5]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.335      ; 10.888     ;
; -9.537 ; I2C_master:I2C|data[6]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.335      ; 10.870     ;
; -9.480 ; I2C_master:I2C|data[5]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.822     ;
; -9.470 ; I2C_master:I2C|data[6]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.812     ;
; -9.428 ; I2C_master:I2C|data[7]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.335      ; 10.761     ;
; -9.403 ; I2C_master:I2C|data[5]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.745     ;
; -9.393 ; I2C_master:I2C|data[6]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.735     ;
; -9.351 ; I2C_master:I2C|data[7]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.693     ;
; -9.298 ; I2C_master:I2C|data[5]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.640     ;
; -9.288 ; I2C_master:I2C|data[6]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.630     ;
; -9.274 ; I2C_master:I2C|data[7]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.616     ;
; -9.169 ; I2C_master:I2C|data[7]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.511     ;
; -8.608 ; I2C_master:I2C|data[4]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.332      ; 9.938      ;
; -8.608 ; I2C_master:I2C|data[4]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.332      ; 9.938      ;
; -8.607 ; I2C_master:I2C|data[4]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.332      ; 9.937      ;
; -8.472 ; I2C_master:I2C|data[4]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.334      ; 9.804      ;
; -8.134 ; I2C_master:I2C|data[4]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.475      ;
; -8.057 ; I2C_master:I2C|data[4]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.398      ;
; -7.952 ; I2C_master:I2C|data[4]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.293      ;
; -6.382 ; I2C_master:I2C|data[3]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.334      ; 7.714      ;
; -6.382 ; I2C_master:I2C|data[3]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.334      ; 7.714      ;
; -6.381 ; I2C_master:I2C|data[3]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.334      ; 7.713      ;
; -6.369 ; I2C_master:I2C|data[3]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.345      ; 7.712      ;
; -6.292 ; I2C_master:I2C|data[3]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.345      ; 7.635      ;
; -6.246 ; I2C_master:I2C|data[3]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.336      ; 7.580      ;
; -6.187 ; I2C_master:I2C|data[3]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.345      ; 7.530      ;
; -6.165 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 7.092      ;
; -6.165 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 7.092      ;
; -6.100 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 7.027      ;
; -6.100 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 7.027      ;
; -6.038 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.965      ;
; -6.038 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.965      ;
; -5.874 ; timer2_reg[1]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.494     ; 6.378      ;
; -5.856 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.073     ; 6.781      ;
; -5.806 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.073     ; 6.731      ;
; -5.789 ; timer2_reg[0]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.494     ; 6.293      ;
; -5.781 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.709      ;
; -5.781 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.709      ;
; -5.729 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.073     ; 6.654      ;
; -5.682 ; timer2_reg[1]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.496     ; 6.184      ;
; -5.657 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.584      ;
; -5.597 ; timer2_reg[0]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.496     ; 6.099      ;
; -5.583 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.510      ;
; -5.530 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.457      ;
; -5.516 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.443      ;
; -5.516 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.443      ;
; -5.511 ; timer2_reg[13]              ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.495     ; 6.014      ;
; -5.487 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.413      ;
; -5.484 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.411      ;
; -5.484 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.411      ;
; -5.436 ; timer2_reg[8]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.495     ; 5.939      ;
; -5.359 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.286      ;
; -5.319 ; timer2_reg[13]              ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.497     ; 5.820      ;
; -5.314 ; timer2_reg[3]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.068     ; 6.244      ;
; -5.285 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.212      ;
; -5.276 ; I2C_master:I2C|delay_reg[7] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.204      ;
; -5.276 ; I2C_master:I2C|delay_reg[7] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.204      ;
; -5.265 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.191      ;
; -5.263 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.189      ;
; -5.263 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.189      ;
; -5.262 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.188      ;
; -5.244 ; timer2_reg[8]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.497     ; 5.745      ;
; -5.243 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.171      ;
; -5.232 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.159      ;
; -5.231 ; timer2_reg[2]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.068     ; 6.161      ;
; -5.227 ; I2C_master:I2C|delay_reg[6] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.155      ;
; -5.227 ; I2C_master:I2C|delay_reg[6] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.155      ;
; -5.222 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.073     ; 6.147      ;
; -5.191 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.117      ;
; -5.189 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.115      ;
; -5.189 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.115      ;
; -5.188 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.114      ;
; -5.185 ; timer2_reg[5]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.068     ; 6.115      ;
; -5.176 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.073     ; 6.101      ;
; -5.160 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[0]         ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.087      ;
; -5.159 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[2]         ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.086      ;
; -5.159 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[4]         ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.086      ;
; -5.158 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[1]         ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.085      ;
; -5.158 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[5]         ; CLK          ; CLK         ; 1.000        ; -0.071     ; 6.085      ;
; -5.153 ; timer2_reg[1]               ; timer2_reg[13]                      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.065      ;
; -5.151 ; timer2_reg[1]               ; timer2_reg[18]                      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.063      ;
; -5.150 ; timer2_reg[1]               ; timer2_reg[19]                      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.062      ;
; -5.149 ; timer2_reg[1]               ; timer2_reg[24]                      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.061      ;
; -5.148 ; timer2_reg[1]               ; timer2_reg[16]                      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.060      ;
; -5.147 ; timer2_reg[1]               ; timer2_reg[22]                      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.059      ;
; -5.145 ; timer2_reg[1]               ; timer2_reg[8]                       ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.057      ;
; -5.138 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.064      ;
; -5.136 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.062      ;
; -5.136 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.062      ;
; -5.135 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 6.061      ;
; -5.122 ; timer2_reg[3]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 6.050      ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                        ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; I2C_master:I2C|state_write.000000000  ; I2C_master:I2C|state_write.000000000               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000001  ; I2C_master:I2C|state_write.000000001               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000010  ; I2C_master:I2C|state_write.000000010               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000011  ; I2C_master:I2C|state_write.000000011               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|wdone                  ; I2C_master:I2C|wdone                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|wstate.000000000       ; I2C_master:I2C|wstate.000000000                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|wstate.000000010       ; I2C_master:I2C|wstate.000000010                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000100  ; I2C_master:I2C|state_write.000000100               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000101  ; I2C_master:I2C|state_write.000000101               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000110  ; I2C_master:I2C|state_write.000000110               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000000111  ; I2C_master:I2C|state_write.000000111               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000001000  ; I2C_master:I2C|state_write.000001000               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state_write.000001001  ; I2C_master:I2C|state_write.000001001               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|ack_done               ; I2C_master:I2C|ack_done                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|done                   ; I2C_master:I2C|done                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000000010        ; I2C_master:I2C|state.000000010                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000000011        ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000000100        ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000000101        ; I2C_master:I2C|state.000000101                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000000110        ; I2C_master:I2C|state.000000110                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000000111        ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000001000        ; I2C_master:I2C|state.000001000                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|state.000001001        ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|no_ack_done            ; I2C_master:I2C|no_ack_done                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|stop_done              ; I2C_master:I2C|stop_done                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|SCL~reg0               ; I2C_master:I2C|SCL~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|ring_buffer[5]         ; I2C_master:I2C|ring_buffer[5]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|ring_buffer[6]         ; I2C_master:I2C|ring_buffer[6]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|ring_buffer[7]         ; I2C_master:I2C|ring_buffer[7]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|ring_buffer[4]         ; I2C_master:I2C|ring_buffer[4]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|shift_var[0]           ; I2C_master:I2C|shift_var[0]                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|shift_var[2]           ; I2C_master:I2C|shift_var[2]                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|shift_var[1]           ; I2C_master:I2C|shift_var[1]                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|wbuffer[7]             ; I2C_master:I2C|wbuffer[7]                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; LED_status                            ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; LED1~reg0                             ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; LED2~reg0                             ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; LED3~reg0                             ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; LED4~reg0                             ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|digit_posn[1]                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; I2C_master:I2C|data_lo[7]             ; I2C_master:I2C|data_lo[7]                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.413 ; I2C_master:I2C|state_read.000000000   ; I2C_master:I2C|state_read.000000000                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; I2C_master:I2C|state_read.000001000   ; I2C_master:I2C|state_read.000001000                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.417 ; display_7_seg:display|digit_posn[0]   ; display_7_seg:display|digit_posn[0]                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.674      ;
; 0.435 ; LED_pos.00000                         ; LED_pos.00001                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.692      ;
; 0.439 ; LED_pos.00100                         ; LED_pos.00000                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.696      ;
; 0.445 ; I2C_master:I2C|state_ack.000000001    ; I2C_master:I2C|state_ack.000000010                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.702      ;
; 0.445 ; I2C_master:I2C|state.000000011        ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.702      ;
; 0.446 ; I2C_master:I2C|state_no_ack.000000001 ; I2C_master:I2C|state_no_ack.000000010              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.703      ;
; 0.446 ; I2C_master:I2C|state_shift.000000010  ; I2C_master:I2C|state_shift.000000011               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.702      ;
; 0.446 ; LED_pos.00011                         ; LED_pos.00100                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.703      ;
; 0.446 ; I2C_master:I2C|state.000000110        ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.703      ;
; 0.447 ; I2C_master:I2C|state.000000010        ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.704      ;
; 0.447 ; I2C_master:I2C|state.000001000        ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.704      ;
; 0.448 ; LED_pos.00001                         ; LED_pos.00010                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.705      ;
; 0.453 ; I2C_master:I2C|state_shift.000000001  ; I2C_master:I2C|state_shift.000000010               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.709      ;
; 0.454 ; I2C_master:I2C|state_start.000000011  ; I2C_master:I2C|state_start.000000000               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.711      ;
; 0.459 ; I2C_master:I2C|state_ack.000000000    ; I2C_master:I2C|state_ack.000000001                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.716      ;
; 0.459 ; I2C_master:I2C|shift_var[1]           ; I2C_master:I2C|shift_var[2]                        ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.716      ;
; 0.460 ; I2C_master:I2C|state_start.000000000  ; I2C_master:I2C|state_start.000000001               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.717      ;
; 0.461 ; I2C_master:I2C|state_start.000000010  ; I2C_master:I2C|state_start.000000011               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.718      ;
; 0.463 ; I2C_master:I2C|state_shift.000000100  ; I2C_master:I2C|state_shift.000000000               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.719      ;
; 0.477 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.734      ;
; 0.479 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.736      ;
; 0.481 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.738      ;
; 0.481 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.738      ;
; 0.484 ; I2C_master:I2C|state.000000000        ; I2C_master:I2C|state.000000001                     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.740      ;
; 0.488 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.745      ;
; 0.495 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.752      ;
; 0.496 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.753      ;
; 0.496 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.753      ;
; 0.556 ; I2C_master:I2C|state_shift.000000000  ; I2C_master:I2C|state_shift.000000001               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.812      ;
; 0.562 ; I2C_master:I2C|ring_buffer[1]         ; I2C_master:I2C|data[1]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.819      ;
; 0.563 ; I2C_master:I2C|ring_buffer[3]         ; I2C_master:I2C|data[3]                             ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.820      ;
; 0.566 ; I2C_master:I2C|state_ack.000000010    ; I2C_master:I2C|state_ack.000000000                 ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.823      ;
; 0.570 ; I2C_master:I2C|state_stop.000000000   ; I2C_master:I2C|state_stop.000000001                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.827      ;
; 0.572 ; I2C_master:I2C|state_no_ack.000000000 ; I2C_master:I2C|state_no_ack.000000001              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.829      ;
; 0.589 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[0]                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.846      ;
; 0.591 ; I2C_master:I2C|state_no_ack.000000010 ; I2C_master:I2C|state_no_ack.000000000              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.848      ;
; 0.598 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[2]                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.855      ;
; 0.601 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.858      ;
; 0.603 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.860      ;
; 0.604 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[3]                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.861      ;
; 0.604 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.861      ;
; 0.605 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.862      ;
; 0.609 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.866      ;
; 0.613 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.870      ;
; 0.617 ; I2C_master:I2C|state_stop.000000001   ; I2C_master:I2C|state_stop.000000010                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.874      ;
; 0.617 ; LED_pos.00010                         ; LED_pos.00011                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.874      ;
; 0.620 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.877      ;
; 0.620 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.877      ;
; 0.628 ; timer2_reg[1]                         ; timer2_reg[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.901      ;
; 0.628 ; I2C_master:I2C|state_read.000000001   ; I2C_master:I2C|write_done                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.885      ;
; 0.630 ; I2C_master:I2C|shift_var[2]           ; I2C_master:I2C|shift_var[3]                        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.886      ;
; 0.631 ; I2C_master:I2C|state_start.000000001  ; I2C_master:I2C|state_start.000000010               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.888      ;
; 0.632 ; thousands[0]                          ; display_7_seg:display|digit_data[0]                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.888      ;
; 0.635 ; I2C_master:I2C|state_write.000000011  ; I2C_master:I2C|wdone                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.892      ;
; 0.639 ; I2C_master:I2C|state_shift.000000011  ; I2C_master:I2C|state_shift.000000100               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.895      ;
; 0.639 ; I2C_master:I2C|state_stop.000000010   ; I2C_master:I2C|state_stop.000000011                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.896      ;
; 0.643 ; timer2_reg[3]                         ; timer2_reg[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.899      ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SCL~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~en                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ack_done               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data_lo[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|done                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|no_ack_done            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000000        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000001        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000010        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000011        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000100        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000101        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000110        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000111        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001000        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001001        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000000    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000001    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000010    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000000 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000001 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000010 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000000   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000001   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000010   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000011   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000100   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000101   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000110   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000111   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000001000   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000000  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000001  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000010  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000011  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000100  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000000  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000001  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000010  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000011  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000000   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000001   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000010   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000011   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000000  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000001  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000010  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000011  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000100  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000101  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000110  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000111  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000001000  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 4.416 ; 4.876 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; 2.121 ; 2.252 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SDA       ; CLK        ; -2.246 ; -2.635 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; -0.111 ; -0.264 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 8.130 ; 8.229 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 6.833 ; 6.843 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 8.130 ; 8.229 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 6.721 ; 6.673 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 6.537 ; 6.535 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 6.455 ; 6.429 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 6.411 ; 6.392 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 6.430 ; 6.399 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 6.425 ; 6.416 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 7.064 ; 7.011 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 7.049 ; 6.983 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 6.726 ; 6.699 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 6.446 ; 6.416 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 6.326 ; 6.277 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 6.325 ; 6.283 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 6.444 ; 6.419 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 6.726 ; 6.699 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 6.703 ; 6.692 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 6.361 ; 6.318 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 6.620 ; 6.603 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 6.320 ; 6.317 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 6.604 ; 6.612 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 7.904 ; 8.001 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 6.497 ; 6.449 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 6.320 ; 6.317 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 6.241 ; 6.214 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 6.198 ; 6.179 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 6.216 ; 6.185 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 6.212 ; 6.201 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 6.827 ; 6.773 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.813 ; 6.748 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 6.116 ; 6.069 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 6.233 ; 6.203 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 6.118 ; 6.069 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 6.116 ; 6.075 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 6.231 ; 6.206 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 6.502 ; 6.474 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 6.480 ; 6.468 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 6.151 ; 6.108 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 6.400 ; 6.382 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 6.848 ; 6.751 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 6.594 ; 6.497 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; CLK        ; 6.765     ; 6.862     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; CLK        ; 6.511     ; 6.608     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.83 MHz ; 103.83 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.631 ; -540.346          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.362 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -270.280                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.631 ; I2C_master:I2C|data[6]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.932      ;
; -8.631 ; I2C_master:I2C|data[6]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.932      ;
; -8.630 ; I2C_master:I2C|data[6]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.931      ;
; -8.622 ; I2C_master:I2C|data[5]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.923      ;
; -8.622 ; I2C_master:I2C|data[5]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.923      ;
; -8.621 ; I2C_master:I2C|data[5]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.922      ;
; -8.510 ; I2C_master:I2C|data[7]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.811      ;
; -8.510 ; I2C_master:I2C|data[7]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.811      ;
; -8.509 ; I2C_master:I2C|data[7]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.302      ; 9.810      ;
; -8.474 ; I2C_master:I2C|data[6]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.783      ;
; -8.465 ; I2C_master:I2C|data[5]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.774      ;
; -8.424 ; I2C_master:I2C|data[6]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.743      ;
; -8.418 ; I2C_master:I2C|data[5]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.737      ;
; -8.369 ; I2C_master:I2C|data[6]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.688      ;
; -8.363 ; I2C_master:I2C|data[5]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.682      ;
; -8.353 ; I2C_master:I2C|data[7]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.662      ;
; -8.304 ; I2C_master:I2C|data[7]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.623      ;
; -8.276 ; I2C_master:I2C|data[6]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.595      ;
; -8.270 ; I2C_master:I2C|data[5]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.589      ;
; -8.249 ; I2C_master:I2C|data[7]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.568      ;
; -8.156 ; I2C_master:I2C|data[7]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.320      ; 9.475      ;
; -7.655 ; I2C_master:I2C|data[4]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.955      ;
; -7.655 ; I2C_master:I2C|data[4]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.955      ;
; -7.654 ; I2C_master:I2C|data[4]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.301      ; 8.954      ;
; -7.498 ; I2C_master:I2C|data[4]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.309      ; 8.806      ;
; -7.216 ; I2C_master:I2C|data[4]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.319      ; 8.534      ;
; -7.161 ; I2C_master:I2C|data[4]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.319      ; 8.479      ;
; -7.068 ; I2C_master:I2C|data[4]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.319      ; 8.386      ;
; -5.665 ; I2C_master:I2C|data[3]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.303      ; 6.967      ;
; -5.665 ; I2C_master:I2C|data[3]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.303      ; 6.967      ;
; -5.664 ; I2C_master:I2C|data[3]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.303      ; 6.966      ;
; -5.623 ; I2C_master:I2C|data[3]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.321      ; 6.943      ;
; -5.621 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.556      ;
; -5.621 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.556      ;
; -5.568 ; I2C_master:I2C|data[3]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.321      ; 6.888      ;
; -5.546 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.481      ;
; -5.546 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.481      ;
; -5.510 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.445      ;
; -5.510 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.445      ;
; -5.508 ; I2C_master:I2C|data[3]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.311      ; 6.818      ;
; -5.475 ; I2C_master:I2C|data[3]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.321      ; 6.795      ;
; -5.335 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.065     ; 6.269      ;
; -5.280 ; timer2_reg[1]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.455     ; 5.824      ;
; -5.260 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.065     ; 6.194      ;
; -5.224 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.065     ; 6.158      ;
; -5.208 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.146      ;
; -5.208 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 6.146      ;
; -5.206 ; timer2_reg[0]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.455     ; 5.750      ;
; -5.149 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.084      ;
; -5.101 ; timer2_reg[1]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.643      ;
; -5.074 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 6.009      ;
; -5.038 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.973      ;
; -5.027 ; timer2_reg[0]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.569      ;
; -4.993 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.928      ;
; -4.993 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.928      ;
; -4.977 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.912      ;
; -4.977 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.912      ;
; -4.966 ; timer2_reg[13]              ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.508      ;
; -4.922 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.859      ;
; -4.895 ; timer2_reg[8]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.457     ; 5.437      ;
; -4.873 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.808      ;
; -4.798 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.733      ;
; -4.787 ; timer2_reg[13]              ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.459     ; 5.327      ;
; -4.783 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.716      ;
; -4.782 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.715      ;
; -4.781 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.714      ;
; -4.780 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.713      ;
; -4.772 ; I2C_master:I2C|delay_reg[7] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.710      ;
; -4.772 ; I2C_master:I2C|delay_reg[7] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.710      ;
; -4.767 ; timer2_reg[3]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.705      ;
; -4.762 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.697      ;
; -4.758 ; I2C_master:I2C|delay_reg[6] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.696      ;
; -4.758 ; I2C_master:I2C|delay_reg[6] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.696      ;
; -4.736 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.674      ;
; -4.716 ; timer2_reg[8]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.459     ; 5.256      ;
; -4.708 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.641      ;
; -4.707 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.641      ;
; -4.707 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.640      ;
; -4.706 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.639      ;
; -4.705 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.638      ;
; -4.697 ; timer2_reg[2]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.635      ;
; -4.691 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.625      ;
; -4.683 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[0]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.618      ;
; -4.682 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[2]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.617      ;
; -4.682 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[4]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.617      ;
; -4.681 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[1]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.616      ;
; -4.681 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[5]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.616      ;
; -4.672 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.605      ;
; -4.671 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.604      ;
; -4.670 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.603      ;
; -4.669 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.602      ;
; -4.655 ; timer2_reg[5]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 5.593      ;
; -4.608 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[0]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.543      ;
; -4.607 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[2]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.542      ;
; -4.607 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[4]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.542      ;
; -4.606 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[1]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.541      ;
; -4.606 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[5]         ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.541      ;
; -4.603 ; timer2_reg[1]               ; timer2_reg[13]                      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.525      ;
; -4.601 ; timer2_reg[1]               ; timer2_reg[18]                      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.523      ;
; -4.599 ; timer2_reg[1]               ; timer2_reg[19]                      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.521      ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                         ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.362 ; I2C_master:I2C|state_write.000000010  ; I2C_master:I2C|state_write.000000010               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000000011  ; I2C_master:I2C|state_write.000000011               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_read.000000000   ; I2C_master:I2C|state_read.000000000                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000000100  ; I2C_master:I2C|state_write.000000100               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000000101  ; I2C_master:I2C|state_write.000000101               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000000110  ; I2C_master:I2C|state_write.000000110               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000000111  ; I2C_master:I2C|state_write.000000111               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000001000  ; I2C_master:I2C|state_write.000001000               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_write.000001001  ; I2C_master:I2C|state_write.000001001               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|no_ack_done            ; I2C_master:I2C|no_ack_done                         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|state_read.000001000   ; I2C_master:I2C|state_read.000001000                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|ring_buffer[5]         ; I2C_master:I2C|ring_buffer[5]                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|ring_buffer[6]         ; I2C_master:I2C|ring_buffer[6]                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|ring_buffer[7]         ; I2C_master:I2C|ring_buffer[7]                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|ring_buffer[4]         ; I2C_master:I2C|ring_buffer[4]                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|shift_var[2]           ; I2C_master:I2C|shift_var[2]                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|shift_var[1]           ; I2C_master:I2C|shift_var[1]                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|wbuffer[7]             ; I2C_master:I2C|wbuffer[7]                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|digit_posn[1]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; I2C_master:I2C|data_lo[7]             ; I2C_master:I2C|data_lo[7]                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state_write.000000000  ; I2C_master:I2C|state_write.000000000               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state_write.000000001  ; I2C_master:I2C|state_write.000000001               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|wdone                  ; I2C_master:I2C|wdone                               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|wstate.000000000       ; I2C_master:I2C|wstate.000000000                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|wstate.000000010       ; I2C_master:I2C|wstate.000000010                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|ack_done               ; I2C_master:I2C|ack_done                            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|done                   ; I2C_master:I2C|done                                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000000010        ; I2C_master:I2C|state.000000010                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000000011        ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000000100        ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000000101        ; I2C_master:I2C|state.000000101                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000000110        ; I2C_master:I2C|state.000000110                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000000111        ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000001000        ; I2C_master:I2C|state.000001000                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|state.000001001        ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|stop_done              ; I2C_master:I2C|stop_done                           ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|SCL~reg0               ; I2C_master:I2C|SCL~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; I2C_master:I2C|shift_var[0]           ; I2C_master:I2C|shift_var[0]                        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; LED_status                            ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; LED1~reg0                             ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; LED2~reg0                             ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; LED3~reg0                             ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; LED4~reg0                             ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.373 ; display_7_seg:display|digit_posn[0]   ; display_7_seg:display|digit_posn[0]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.608      ;
; 0.394 ; LED_pos.00000                         ; LED_pos.00001                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.628      ;
; 0.397 ; LED_pos.00100                         ; LED_pos.00000                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.631      ;
; 0.410 ; I2C_master:I2C|state_no_ack.000000001 ; I2C_master:I2C|state_no_ack.000000010              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.645      ;
; 0.410 ; I2C_master:I2C|state_shift.000000010  ; I2C_master:I2C|state_shift.000000011               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.645      ;
; 0.411 ; I2C_master:I2C|state_start.000000011  ; I2C_master:I2C|state_start.000000000               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.645      ;
; 0.411 ; I2C_master:I2C|state_ack.000000001    ; I2C_master:I2C|state_ack.000000010                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.645      ;
; 0.411 ; I2C_master:I2C|state.000000011        ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.645      ;
; 0.412 ; LED_pos.00011                         ; LED_pos.00100                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.646      ;
; 0.412 ; I2C_master:I2C|state.000000010        ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.646      ;
; 0.413 ; I2C_master:I2C|state.000000110        ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.647      ;
; 0.413 ; I2C_master:I2C|state.000001000        ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.647      ;
; 0.414 ; LED_pos.00001                         ; LED_pos.00010                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.648      ;
; 0.415 ; I2C_master:I2C|shift_var[1]           ; I2C_master:I2C|shift_var[2]                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.650      ;
; 0.416 ; I2C_master:I2C|state_ack.000000000    ; I2C_master:I2C|state_ack.000000001                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.650      ;
; 0.416 ; I2C_master:I2C|state_shift.000000001  ; I2C_master:I2C|state_shift.000000010               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.651      ;
; 0.417 ; I2C_master:I2C|state_start.000000000  ; I2C_master:I2C|state_start.000000001               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.651      ;
; 0.417 ; I2C_master:I2C|state_shift.000000100  ; I2C_master:I2C|state_shift.000000000               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.652      ;
; 0.425 ; I2C_master:I2C|state_start.000000010  ; I2C_master:I2C|state_start.000000011               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.659      ;
; 0.431 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.665      ;
; 0.433 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.667      ;
; 0.435 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.669      ;
; 0.435 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.669      ;
; 0.437 ; I2C_master:I2C|state.000000000        ; I2C_master:I2C|state.000000001                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.672      ;
; 0.450 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.684      ;
; 0.456 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.690      ;
; 0.457 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.691      ;
; 0.458 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.692      ;
; 0.503 ; I2C_master:I2C|state_shift.000000000  ; I2C_master:I2C|state_shift.000000001               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.738      ;
; 0.513 ; I2C_master:I2C|state_ack.000000010    ; I2C_master:I2C|state_ack.000000000                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.747      ;
; 0.515 ; I2C_master:I2C|ring_buffer[1]         ; I2C_master:I2C|data[1]                             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.750      ;
; 0.516 ; I2C_master:I2C|state_stop.000000000   ; I2C_master:I2C|state_stop.000000001                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.750      ;
; 0.516 ; I2C_master:I2C|ring_buffer[3]         ; I2C_master:I2C|data[3]                             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.751      ;
; 0.519 ; I2C_master:I2C|state_no_ack.000000000 ; I2C_master:I2C|state_no_ack.000000001              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.754      ;
; 0.533 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[0]                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.768      ;
; 0.535 ; I2C_master:I2C|state_no_ack.000000010 ; I2C_master:I2C|state_no_ack.000000000              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.770      ;
; 0.544 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.778      ;
; 0.545 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.779      ;
; 0.547 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[2]                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.547 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.781      ;
; 0.548 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.782      ;
; 0.552 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.786      ;
; 0.553 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[3]                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.788      ;
; 0.561 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.795      ;
; 0.565 ; I2C_master:I2C|state_stop.000000001   ; I2C_master:I2C|state_stop.000000010                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.799      ;
; 0.565 ; LED_pos.00010                         ; LED_pos.00011                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.799      ;
; 0.567 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.801      ;
; 0.568 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.802      ;
; 0.573 ; I2C_master:I2C|state_read.000000001   ; I2C_master:I2C|write_done                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.808      ;
; 0.574 ; timer2_reg[1]                         ; timer2_reg[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.824      ;
; 0.577 ; I2C_master:I2C|state_start.000000001  ; I2C_master:I2C|state_start.000000010               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.811      ;
; 0.579 ; I2C_master:I2C|shift_var[2]           ; I2C_master:I2C|shift_var[3]                        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.814      ;
; 0.581 ; thousands[0]                          ; display_7_seg:display|digit_data[0]                ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.814      ;
; 0.583 ; I2C_master:I2C|state_shift.000000011  ; I2C_master:I2C|state_shift.000000100               ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.818      ;
; 0.584 ; I2C_master:I2C|state_stop.000000010   ; I2C_master:I2C|state_stop.000000011                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.818      ;
; 0.586 ; timer2_reg[12]                        ; timer2_reg[12]                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.820      ;
; 0.587 ; timer2_reg[3]                         ; timer2_reg[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.821      ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SCL~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~en                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ack_done               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data_lo[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[10]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[15]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[9]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|done                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|no_ack_done            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000000        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000001        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000010        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000011        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000100        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000101        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000110        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000111        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001000        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001001        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000000    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000001    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000010    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000000 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000001 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000010 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000000   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000001   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000010   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000011   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000100   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000101   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000110   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000111   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000001000   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000000  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000001  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000010  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000011  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000100  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000000  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000001  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000010  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000011  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000000   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000001   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000010   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000011   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000000  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000001  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000010  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000011  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000100  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000101  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000110  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000111  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000001000  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 3.965 ; 4.222 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; 1.978 ; 2.093 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SDA       ; CLK        ; -1.971 ; -2.225 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; -0.114 ; -0.300 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 7.318 ; 7.326 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 6.194 ; 6.157 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 7.318 ; 7.326 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 6.086 ; 6.007 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 5.914 ; 5.890 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 5.855 ; 5.782 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 5.815 ; 5.749 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 5.832 ; 5.756 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 5.827 ; 5.766 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 6.402 ; 6.306 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.384 ; 6.293 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 6.094 ; 6.030 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 5.823 ; 5.772 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.717 ; 5.650 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 5.717 ; 5.651 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 5.822 ; 5.775 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 6.094 ; 6.030 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 6.058 ; 6.028 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 5.751 ; 5.684 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 5.988 ; 5.949 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 5.701 ; 5.677 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 5.970 ; 5.933 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 7.098 ; 7.107 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 5.866 ; 5.789 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 5.701 ; 5.677 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 5.648 ; 5.576 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 5.609 ; 5.544 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 5.626 ; 5.551 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 5.620 ; 5.561 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 6.170 ; 6.077 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.152 ; 6.064 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 5.513 ; 5.447 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 5.614 ; 5.564 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.513 ; 5.447 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 5.513 ; 5.449 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 5.613 ; 5.568 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 5.874 ; 5.813 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 5.840 ; 5.811 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 5.545 ; 5.480 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 5.773 ; 5.735 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 6.178 ; 6.109 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 5.938 ; 5.869 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; CLK        ; 6.069     ; 6.138     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; CLK        ; 5.831     ; 5.900     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.152 ; -203.082          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -224.758                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.152 ; I2C_master:I2C|data[5]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.288      ;
; -4.151 ; I2C_master:I2C|data[5]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.287      ;
; -4.150 ; I2C_master:I2C|data[5]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.286      ;
; -4.119 ; I2C_master:I2C|data[6]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.255      ;
; -4.118 ; I2C_master:I2C|data[6]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.254      ;
; -4.117 ; I2C_master:I2C|data[6]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.253      ;
; -4.090 ; I2C_master:I2C|data[5]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.152      ; 5.229      ;
; -4.084 ; I2C_master:I2C|data[7]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.220      ;
; -4.083 ; I2C_master:I2C|data[7]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.219      ;
; -4.082 ; I2C_master:I2C|data[7]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 5.218      ;
; -4.057 ; I2C_master:I2C|data[6]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.152      ; 5.196      ;
; -4.035 ; I2C_master:I2C|data[5]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.184      ;
; -4.022 ; I2C_master:I2C|data[7]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.152      ; 5.161      ;
; -4.022 ; I2C_master:I2C|data[6]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.171      ;
; -3.970 ; I2C_master:I2C|data[5]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.119      ;
; -3.966 ; I2C_master:I2C|data[7]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.115      ;
; -3.960 ; I2C_master:I2C|data[5]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.109      ;
; -3.957 ; I2C_master:I2C|data[6]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.106      ;
; -3.947 ; I2C_master:I2C|data[6]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.096      ;
; -3.901 ; I2C_master:I2C|data[7]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.050      ;
; -3.891 ; I2C_master:I2C|data[7]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 5.040      ;
; -3.652 ; I2C_master:I2C|data[4]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.786      ;
; -3.651 ; I2C_master:I2C|data[4]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.785      ;
; -3.650 ; I2C_master:I2C|data[4]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.147      ; 4.784      ;
; -3.590 ; I2C_master:I2C|data[4]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.150      ; 4.727      ;
; -3.385 ; I2C_master:I2C|data[4]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.160      ; 4.532      ;
; -3.320 ; I2C_master:I2C|data[4]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.160      ; 4.467      ;
; -3.310 ; I2C_master:I2C|data[4]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.160      ; 4.457      ;
; -2.575 ; I2C_master:I2C|data[3]      ; tens[3]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 3.724      ;
; -2.567 ; I2C_master:I2C|data[3]      ; hundreds[2]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 3.703      ;
; -2.566 ; I2C_master:I2C|data[3]      ; hundreds[1]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 3.702      ;
; -2.565 ; I2C_master:I2C|data[3]      ; hundreds[3]                         ; CLK          ; CLK         ; 1.000        ; 0.149      ; 3.701      ;
; -2.554 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.506      ;
; -2.554 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.506      ;
; -2.538 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.490      ;
; -2.538 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.490      ;
; -2.510 ; I2C_master:I2C|data[3]      ; tens[2]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 3.659      ;
; -2.505 ; I2C_master:I2C|data[3]      ; hundreds[0]                         ; CLK          ; CLK         ; 1.000        ; 0.152      ; 3.644      ;
; -2.500 ; I2C_master:I2C|data[3]      ; tens[1]                             ; CLK          ; CLK         ; 1.000        ; 0.162      ; 3.649      ;
; -2.472 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.424      ;
; -2.472 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.424      ;
; -2.411 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.361      ;
; -2.395 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.345      ;
; -2.394 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.348      ;
; -2.394 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.348      ;
; -2.362 ; timer2_reg[1]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.115      ;
; -2.329 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.279      ;
; -2.314 ; timer2_reg[0]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.067      ;
; -2.303 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.255      ;
; -2.287 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.239      ;
; -2.251 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.203      ;
; -2.240 ; timer2_reg[1]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.991      ;
; -2.240 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.192      ;
; -2.240 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.192      ;
; -2.230 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.182      ;
; -2.230 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.182      ;
; -2.221 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.173      ;
; -2.192 ; timer2_reg[0]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.236     ; 2.943      ;
; -2.191 ; timer2_reg[13]              ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.233     ; 2.945      ;
; -2.164 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.116      ;
; -2.148 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.100      ;
; -2.143 ; I2C_master:I2C|delay_reg[3] ; I2C_master:I2C|state_read.000001000 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.097      ;
; -2.134 ; timer2_reg[8]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.233     ; 2.888      ;
; -2.132 ; I2C_master:I2C|delay_reg[7] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.086      ;
; -2.132 ; I2C_master:I2C|delay_reg[7] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.086      ;
; -2.102 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.051      ;
; -2.101 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.050      ;
; -2.100 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.049      ;
; -2.100 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.049      ;
; -2.097 ; I2C_master:I2C|delay_reg[4] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.047      ;
; -2.090 ; timer2_reg[3]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.034     ; 3.043      ;
; -2.087 ; I2C_master:I2C|delay_reg[5] ; I2C_master:I2C|SCL~reg0             ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.037      ;
; -2.086 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.035      ;
; -2.085 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.034      ;
; -2.084 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.033      ;
; -2.084 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 3.033      ;
; -2.082 ; I2C_master:I2C|delay_reg[6] ; I2C_master:I2C|SDA~reg0             ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.036      ;
; -2.082 ; I2C_master:I2C|delay_reg[6] ; I2C_master:I2C|SDA~en               ; CLK          ; CLK         ; 1.000        ; -0.033     ; 3.036      ;
; -2.082 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|state_read.000000000 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 3.034      ;
; -2.069 ; timer2_reg[13]              ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.821      ;
; -2.061 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[0]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.012      ;
; -2.060 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[2]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.011      ;
; -2.060 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[4]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.011      ;
; -2.059 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[1]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.010      ;
; -2.059 ; I2C_master:I2C|delay_reg[1] ; I2C_master:I2C|delay_reg[5]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.010      ;
; -2.045 ; timer2_reg[2]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.998      ;
; -2.045 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[0]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.996      ;
; -2.044 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[2]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.995      ;
; -2.044 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[4]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.995      ;
; -2.043 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[1]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.994      ;
; -2.043 ; I2C_master:I2C|delay_reg[0] ; I2C_master:I2C|delay_reg[5]         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.994      ;
; -2.026 ; timer2_reg[5]               ; timer2_reg[14]                      ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.979      ;
; -2.020 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[6]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.969      ;
; -2.019 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[8]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.968      ;
; -2.018 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[3]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.967      ;
; -2.018 ; I2C_master:I2C|delay_reg[2] ; I2C_master:I2C|delay_reg[7]         ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.967      ;
; -2.012 ; timer2_reg[8]               ; timer2_reg[10]                      ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.764      ;
; -2.011 ; timer2_reg[1]               ; timer2_reg[13]                      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.954      ;
; -2.010 ; timer2_reg[1]               ; timer2_reg[18]                      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.953      ;
; -2.009 ; timer2_reg[1]               ; timer2_reg[19]                      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.952      ;
+--------+-----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                         ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; I2C_master:I2C|state_write.000000010  ; I2C_master:I2C|state_write.000000010               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000000011  ; I2C_master:I2C|state_write.000000011               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000000100  ; I2C_master:I2C|state_write.000000100               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000000101  ; I2C_master:I2C|state_write.000000101               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000000110  ; I2C_master:I2C|state_write.000000110               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000000111  ; I2C_master:I2C|state_write.000000111               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000001000  ; I2C_master:I2C|state_write.000001000               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|state_write.000001001  ; I2C_master:I2C|state_write.000001001               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|shift_var[2]           ; I2C_master:I2C|shift_var[2]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_master:I2C|shift_var[1]           ; I2C_master:I2C|shift_var[1]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state_write.000000000  ; I2C_master:I2C|state_write.000000000               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state_write.000000001  ; I2C_master:I2C|state_write.000000001               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|wdone                  ; I2C_master:I2C|wdone                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|wstate.000000000       ; I2C_master:I2C|wstate.000000000                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|wstate.000000010       ; I2C_master:I2C|wstate.000000010                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state_read.000000000   ; I2C_master:I2C|state_read.000000000                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|ack_done               ; I2C_master:I2C|ack_done                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|done                   ; I2C_master:I2C|done                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000000010        ; I2C_master:I2C|state.000000010                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000000011        ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000000100        ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000000101        ; I2C_master:I2C|state.000000101                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000000110        ; I2C_master:I2C|state.000000110                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000000111        ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000001000        ; I2C_master:I2C|state.000001000                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state.000001001        ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|no_ack_done            ; I2C_master:I2C|no_ack_done                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|stop_done              ; I2C_master:I2C|stop_done                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|state_read.000001000   ; I2C_master:I2C|state_read.000001000                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|SCL~reg0               ; I2C_master:I2C|SCL~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|ring_buffer[5]         ; I2C_master:I2C|ring_buffer[5]                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|ring_buffer[6]         ; I2C_master:I2C|ring_buffer[6]                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|ring_buffer[7]         ; I2C_master:I2C|ring_buffer[7]                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|ring_buffer[4]         ; I2C_master:I2C|ring_buffer[4]                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|shift_var[0]           ; I2C_master:I2C|shift_var[0]                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|wbuffer[7]             ; I2C_master:I2C|wbuffer[7]                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED_status                            ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED1~reg0                             ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED2~reg0                             ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED3~reg0                             ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED4~reg0                             ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|digit_posn[1]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|data_lo[7]             ; I2C_master:I2C|data_lo[7]                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; display_7_seg:display|digit_posn[0]   ; display_7_seg:display|digit_posn[0]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; I2C_master:I2C|state_ack.000000001    ; I2C_master:I2C|state_ack.000000010                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2C_master:I2C|state_shift.000000010  ; I2C_master:I2C|state_shift.000000011               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; LED_pos.00011                         ; LED_pos.00100                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2C_master:I2C|state.000000011        ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2C_master:I2C|state.000000110        ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; I2C_master:I2C|state_no_ack.000000001 ; I2C_master:I2C|state_no_ack.000000010              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; I2C_master:I2C|state.000000010        ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; I2C_master:I2C|state.000001000        ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; LED_pos.00000                         ; LED_pos.00001                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; LED_pos.00001                         ; LED_pos.00010                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; I2C_master:I2C|state_shift.000000001  ; I2C_master:I2C|state_shift.000000010               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; LED_pos.00100                         ; LED_pos.00000                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; I2C_master:I2C|state_start.000000010  ; I2C_master:I2C|state_start.000000011               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; I2C_master:I2C|shift_var[1]           ; I2C_master:I2C|shift_var[2]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.329      ;
; 0.212 ; I2C_master:I2C|state_start.000000011  ; I2C_master:I2C|state_start.000000000               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.332      ;
; 0.214 ; I2C_master:I2C|state_ack.000000000    ; I2C_master:I2C|state_ack.000000001                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; I2C_master:I2C|state_start.000000000  ; I2C_master:I2C|state_start.000000001               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.335      ;
; 0.216 ; I2C_master:I2C|state_shift.000000100  ; I2C_master:I2C|state_shift.000000000               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.337      ;
; 0.219 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.339      ;
; 0.220 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.340      ;
; 0.221 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.342      ;
; 0.226 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.346      ;
; 0.226 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.346      ;
; 0.226 ; display_7_seg:display|digit_data[3]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.346      ;
; 0.227 ; I2C_master:I2C|state.000000000        ; I2C_master:I2C|state.000000001                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.347      ;
; 0.253 ; I2C_master:I2C|ring_buffer[1]         ; I2C_master:I2C|data[1]                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; I2C_master:I2C|state_shift.000000000  ; I2C_master:I2C|state_shift.000000001               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; I2C_master:I2C|ring_buffer[3]         ; I2C_master:I2C|data[3]                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.375      ;
; 0.260 ; I2C_master:I2C|state_ack.000000010    ; I2C_master:I2C|state_ack.000000000                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.380      ;
; 0.263 ; I2C_master:I2C|state_stop.000000000   ; I2C_master:I2C|state_stop.000000001                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; I2C_master:I2C|state_no_ack.000000000 ; I2C_master:I2C|state_no_ack.000000001              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.386      ;
; 0.272 ; I2C_master:I2C|state_stop.000000001   ; I2C_master:I2C|state_stop.000000010                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; LED_pos.00010                         ; LED_pos.00011                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[0]                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; thousands[0]                          ; display_7_seg:display|digit_data[0]                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.392      ;
; 0.273 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[2]                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; I2C_master:I2C|state_no_ack.000000010 ; I2C_master:I2C|state_no_ack.000000000              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; I2C_master:I2C|shift_var[2]           ; I2C_master:I2C|shift_var[3]                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.395      ;
; 0.277 ; display_7_seg:display|digit_posn[1]   ; display_7_seg:display|DIGIT[3]                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; I2C_master:I2C|state_write.000000011  ; I2C_master:I2C|wdone                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; I2C_master:I2C|state_start.000000001  ; I2C_master:I2C|state_start.000000010               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; I2C_master:I2C|state_shift.000000011  ; I2C_master:I2C|state_shift.000000100               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; I2C_master:I2C|state_stop.000000010   ; I2C_master:I2C|state_stop.000000011                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; timer2_reg[1]                         ; timer2_reg[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.407      ;
; 0.289 ; I2C_master:I2C|state_read.000000001   ; I2C_master:I2C|write_done                          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.409      ;
; 0.289 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.409      ;
; 0.289 ; display_7_seg:display|digit_data[2]   ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; timer2_reg[3]                         ; timer2_reg[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.412      ;
+-------+---------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SCL~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ack_done               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|counter[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data_lo[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|delay_reg[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|done                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|no_ack_done            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|ring_buffer[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|shift_var[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000110        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000111        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000000    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000001    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000010    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_no_ack.000000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000001   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000010   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000011   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000100   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000101   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000110   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000000111   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_read.000001000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000000  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000001  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000010  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000011  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_shift.000000100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000000  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000001  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000010  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000011  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000001   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000010   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_stop.000000011   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000000  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000001  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000010  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000011  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000110  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000000111  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_write.000001000  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 2.158 ; 2.928 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; 1.018 ; 1.381 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SDA       ; CLK        ; -1.143 ; -1.774 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; -0.089 ; -0.395 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 4.445 ; 4.601 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 3.557 ; 3.672 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 4.445 ; 4.601 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 3.490 ; 3.586 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 3.430 ; 3.521 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 3.359 ; 3.455 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 3.346 ; 3.436 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 3.357 ; 3.441 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 3.355 ; 3.450 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.658 ; 3.763 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.658 ; 3.763 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 3.513 ; 3.614 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 3.365 ; 3.440 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 3.292 ; 3.349 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 3.292 ; 3.355 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 3.369 ; 3.439 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 3.513 ; 3.608 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 3.512 ; 3.614 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 3.309 ; 3.372 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 3.472 ; 3.565 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 3.319 ; 3.407 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 3.442 ; 3.551 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 4.331 ; 4.483 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 3.377 ; 3.469 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 3.319 ; 3.407 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 3.254 ; 3.348 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 3.243 ; 3.330 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 3.253 ; 3.335 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 3.251 ; 3.343 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.538 ; 3.640 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.538 ; 3.639 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 3.187 ; 3.242 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 3.258 ; 3.329 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 3.187 ; 3.242 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 3.187 ; 3.247 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 3.261 ; 3.329 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 3.399 ; 3.491 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 3.399 ; 3.496 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 3.204 ; 3.264 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 3.360 ; 3.450 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 3.559 ; 3.545 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 3.443 ; 3.429 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; CLK        ; 3.636     ; 3.650     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; CLK        ; 3.516     ; 3.530     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.691   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.691   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -613.176 ; 0.0   ; 0.0      ; 0.0     ; -270.28             ;
;  CLK             ; -613.176 ; 0.000 ; N/A      ; N/A     ; -270.280            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; CLK        ; 4.416 ; 4.876 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; 2.121 ; 2.252 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SDA       ; CLK        ; -1.143 ; -1.774 ; Rise       ; CLK             ;
; rst_n     ; CLK        ; -0.089 ; -0.264 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 8.130 ; 8.229 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 6.833 ; 6.843 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 8.130 ; 8.229 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 6.721 ; 6.673 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 6.537 ; 6.535 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 6.455 ; 6.429 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 6.411 ; 6.392 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 6.430 ; 6.399 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 6.425 ; 6.416 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 7.064 ; 7.011 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 7.049 ; 6.983 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 6.726 ; 6.699 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 6.446 ; 6.416 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 6.326 ; 6.277 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 6.325 ; 6.283 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 6.444 ; 6.419 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 6.726 ; 6.699 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 6.703 ; 6.692 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 6.361 ; 6.318 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 6.620 ; 6.603 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 3.319 ; 3.407 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 3.442 ; 3.551 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 4.331 ; 4.483 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 3.377 ; 3.469 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 3.319 ; 3.407 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 3.254 ; 3.348 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 3.243 ; 3.330 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 3.253 ; 3.335 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 3.251 ; 3.343 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.538 ; 3.640 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.538 ; 3.639 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 3.187 ; 3.242 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 3.258 ; 3.329 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 3.187 ; 3.242 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 3.187 ; 3.247 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 3.261 ; 3.329 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 3.399 ; 3.491 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 3.399 ; 3.496 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 3.204 ; 3.264 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 3.360 ; 3.450 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SCL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 270858   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 270858   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Sep 05 12:03:43 2022
Info: Command: quartus_sta LM75 -c LM75
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LM75.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.691      -613.176 CLK 
Info (332146): Worst-case hold slack is 0.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.412         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -270.280 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.631      -540.346 CLK 
Info (332146): Worst-case hold slack is 0.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.362         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -270.280 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.152      -203.082 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -224.758 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Mon Sep 05 12:03:51 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


