module ClockDivider5 (
    input clk,    // Clock de entrada
    input reset,  // Reset
    output Q      // Clock dividido por 4
);
    wire Q1;  // Sinal intermediário (clock dividido por 2)

    // Flip-flop T para dividir o clock por 2
    T_FlipFlop TFF1 (
        .T(1'b1), // O T sempre é 1 para alternar o estado
        .clk(clk),
        .reset(reset),
        .Q(Q1)
    );

    // Flip-flop T para dividir novamente (Q1) por 2, totalizando clock dividido por 4
    T_FlipFlop TFF2 (
        .T(1'b1),
        .clk(Q1),  // O clock de entrada para o segundo flip-flop é a saída do primeiro
        .reset(reset),
        .Q(Q)
    );
endmodule