`timescale 1ns / 1ps
// Devin Moore
// Verilog review
// 2022.06.05
// project 1

module req_1 (
    input i_sw,
    output o_led
);

assign o_led = i_sw;

endmodule