; ModuleID = 'sysyc'
source_filename = "./46_and_prior_or.sy"
target datalayout = "e-m:e-p:64:64-i64:64-i128:128-n64-S128"

declare i64 @getint()

declare i64 @getch()

declare void @putint(i64)

declare void @putch(i64)

declare i64 @getarray(i64*)

declare i64 @putarray(i64, i64*)

define i64 @main() {
entry:
  %0 = sub i64 8, 3
  %1 = srem i64 15, %0
  %2 = icmp ne i64 %1, 0
  %3 = zext i1 %2 to i64
  %4 = icmp ne i64 %3, 0
  %5 = icmp sgt i64 3, 0
  %6 = zext i1 %5 to i64
  %7 = icmp ne i64 %6, 0
  %8 = and i1 %4, %7
  %9 = srem i64 15, 3
  %10 = icmp eq i64 %9, 0
  %11 = zext i1 %10 to i64
  %12 = icmp ne i64 %11, 0
  %13 = icmp sgt i64 -4, 0
  %14 = zext i1 %13 to i64
  %15 = icmp ne i64 %14, 0
  %16 = and i1 %12, %15
  %17 = or i1 %8, %16
  br i1 %17, label %18, label %22

18:                                               ; preds = %entry
  %19 = add i64 15, -4
  %20 = sub i64 0, 8
  %21 = sub i64 %19, %20
  call void @putint(i64 %21)
  br label %22

22:                                               ; preds = %18, %entry
  ret i64 0
}
