

##  操作 flash 的过程中被其它中断打断，会影响 flash 写操作吗？
- flash 写操作的流程是：发指令、发地址、写数据
- 如果被打断后影响了 spi 的波形，那么是不行的
- 如果其他中断不会操作到 spi 的波形，是可以的
	- 也就是说 flash 只会根据波形来进行操作，如果期间没有 clk 了，但是 cs 一直拉低选中的情况下也是可以正常操作的，后续继续发波形，没关系
	- 例如：开了时钟延展功能的时候，可以看到 cs 拉低之后，clk 脚可以很长一段时间没有波形 `(这里类似被其它中断打断的过程)` 


- 对于中断的时间没有要求，可以很久
- 写操作可能会写错地址
- 读操作可能会读错位置
- 擦除操作可能会擦不完整 

## 什么是 spi 的四倍速？
- 首先从基础 SPI 协议说起，标准的 SPI 是全双工通信，使用 4 根线：
	- SCK：时钟信号
	- MOSI：主设备输出，从设备输入
	- MISO：主设备输入，从设备输出
	- CS：片选信号
- 四倍速 SPI 是在标准 SPI 的基础上，将 MOSI、MISO 切换为 IO0、IO1， 另外增加两根线	IO2、IO3：	
	- MOSI --> IO0 : 数据线 0
	- MISO --> IO1 : 数据线 1
	- IO2：数据线 2
	- IO3：数据线 3
- 从物理层面看，新增加的两个 GPIO 不是原本标准 SPI 协议中规定的一部分，而是一些特殊的 QSPI 控制器才能用于管理额外的 2 个 IO
- 目前通常将 QSPI 控制器集成在主控芯片内部，用于连接 flash 以支持四倍速
- 另外 `八倍速` 也是类似的，只是增加了 6 根线(IO2、IO3、IO4、IO5、IO6、IO7)


## 什么是 XIP ？预取？连续？

- XIP 是 `Execute In Place` 的缩写，表示在闪存中执行代码。允许 CPU 直接从 flash 中读取代码并执行，而无需将代码加载到 RAM 中。Flash 被映射为内存地址空间的一部分。
- 工作原理：
  ```
  传统方式：
  flash --> RAM --> CPU 执行

  XIP 方式：
  flash --> CPU 执行
  ```

- 预取的本质：
	- 预测并提前读取可能需要的指令/数据
	- 将数据放入预取缓冲区 (prefetch buffer)
	- 减少 cpu 等待时间
- 工作原理：
  ```
  无预取时：
  CPU 请求 --> Flash 读取 --> CPU 等待 --> 获得数据

  有预取时：
  CPU 执行当前执行 --> 同时预取下一段代码 --> CPU 直接从预取缓冲区读取数据
  ```
- 预取的数据大小由控制器来决定，可以是一个指令，也可以是多个指令

- 连续：
```
标准XIP读取：
每次读取都需要发送完整的读取命令序列
CMD -> ADDR -> DUMMY -> DATA

连续模式：
首次：CMD -> ADDR -> DUMMY -> DATA
后续：直接读取DATA（无需重发命令和地址）
```
- 工作原理：
	- 首次访问：
    	- 发送完整的读取命令
    	- 设置起始地址
    	- 进入连续读取模式

	- 后续访问：
		- flash 自动递增地址
		- 直接输出数据
		- 无需重新发命令
