digraph "CFG for '_Z28HydroComputedUz_CUDA3_kernelPfS_S_S_S_S_S_S_S_S_fiiii' function" {
	label="CFG for '_Z28HydroComputedUz_CUDA3_kernelPfS_S_S_S_S_S_S_S_S_fiiii' function";

	Node0x5006140 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%15:\l  %16 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %18 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %19 = shl i32 %17, 6\l  %20 = add i32 %19, %16\l  %21 = mul i32 %18, 40960\l  %22 = add i32 %20, %21\l  %23 = icmp slt i32 %22, 2\l  %24 = add nsw i32 %11, -3\l  %25 = icmp sgt i32 %22, %24\l  %26 = select i1 %23, i1 true, i1 %25\l  br i1 %26, label %97, label %27\l|{<s0>T|<s1>F}}"];
	Node0x5006140:s0 -> Node0x5008dd0;
	Node0x5006140:s1 -> Node0x5008e60;
	Node0x5008e60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%27:\l27:                                               \l  %28 = mul i32 %14, %12\l  %29 = sdiv i32 %22, %28\l  %30 = mul i32 %28, %29\l  %31 = sub nsw i32 %22, %30\l  %32 = sdiv i32 %31, %14\l  %33 = mul nsw i32 %32, %14\l  %34 = sub nsw i32 %31, %33\l  %35 = mul nsw i32 %34, %13\l  %36 = add nsw i32 %35, %29\l  %37 = mul nsw i32 %36, %12\l  %38 = add nsw i32 %37, %32\l  %39 = add nuw nsw i32 %22, 1\l  %40 = sdiv i32 %39, %28\l  %41 = mul i32 %28, %40\l  %42 = sub nsw i32 %39, %41\l  %43 = sdiv i32 %42, %14\l  %44 = mul nsw i32 %43, %14\l  %45 = sub nsw i32 %42, %44\l  %46 = mul nsw i32 %45, %13\l  %47 = add nsw i32 %46, %40\l  %48 = mul nsw i32 %47, %12\l  %49 = add nsw i32 %48, %43\l  %50 = sext i32 %38 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %0, i64 %50\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %53 = sext i32 %49 to i64\l  %54 = getelementptr inbounds float, float addrspace(1)* %0, i64 %53\l  %55 = load float, float addrspace(1)* %54, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %56 = fsub contract float %52, %55\l  %57 = fmul contract float %56, %10\l  %58 = getelementptr inbounds float, float addrspace(1)* %5, i64 %50\l  %59 = load float, float addrspace(1)* %58, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %60 = fadd contract float %59, %57\l  store float %60, float addrspace(1)* %58, align 4, !tbaa !5\l  %61 = getelementptr inbounds float, float addrspace(1)* %1, i64 %50\l  %62 = load float, float addrspace(1)* %61, align 4, !tbaa !5\l  %63 = getelementptr inbounds float, float addrspace(1)* %1, i64 %53\l  %64 = load float, float addrspace(1)* %63, align 4, !tbaa !5\l  %65 = fsub contract float %62, %64\l  %66 = fmul contract float %65, %10\l  %67 = getelementptr inbounds float, float addrspace(1)* %6, i64 %50\l  %68 = load float, float addrspace(1)* %67, align 4, !tbaa !5\l  %69 = fadd contract float %68, %66\l  store float %69, float addrspace(1)* %67, align 4, !tbaa !5\l  %70 = getelementptr inbounds float, float addrspace(1)* %2, i64 %50\l  %71 = load float, float addrspace(1)* %70, align 4, !tbaa !5\l  %72 = getelementptr inbounds float, float addrspace(1)* %2, i64 %53\l  %73 = load float, float addrspace(1)* %72, align 4, !tbaa !5\l  %74 = fsub contract float %71, %73\l  %75 = fmul contract float %74, %10\l  %76 = getelementptr inbounds float, float addrspace(1)* %7, i64 %50\l  %77 = load float, float addrspace(1)* %76, align 4, !tbaa !5\l  %78 = fadd contract float %77, %75\l  store float %78, float addrspace(1)* %76, align 4, !tbaa !5\l  %79 = getelementptr inbounds float, float addrspace(1)* %3, i64 %50\l  %80 = load float, float addrspace(1)* %79, align 4, !tbaa !5\l  %81 = getelementptr inbounds float, float addrspace(1)* %3, i64 %53\l  %82 = load float, float addrspace(1)* %81, align 4, !tbaa !5\l  %83 = fsub contract float %80, %82\l  %84 = fmul contract float %83, %10\l  %85 = getelementptr inbounds float, float addrspace(1)* %8, i64 %50\l  %86 = load float, float addrspace(1)* %85, align 4, !tbaa !5\l  %87 = fadd contract float %86, %84\l  store float %87, float addrspace(1)* %85, align 4, !tbaa !5\l  %88 = getelementptr inbounds float, float addrspace(1)* %4, i64 %50\l  %89 = load float, float addrspace(1)* %88, align 4, !tbaa !5\l  %90 = getelementptr inbounds float, float addrspace(1)* %4, i64 %53\l  %91 = load float, float addrspace(1)* %90, align 4, !tbaa !5\l  %92 = fsub contract float %89, %91\l  %93 = fmul contract float %92, %10\l  %94 = getelementptr inbounds float, float addrspace(1)* %9, i64 %50\l  %95 = load float, float addrspace(1)* %94, align 4, !tbaa !5\l  %96 = fadd contract float %95, %93\l  store float %96, float addrspace(1)* %94, align 4, !tbaa !5\l  br label %97\l}"];
	Node0x5008e60 -> Node0x5008dd0;
	Node0x5008dd0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%97:\l97:                                               \l  ret void\l}"];
}
