<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k160tffg676-2L" LaunchTime="1701199847">
  <File Type="PA-TCL" Name="Top.tcl"/>
  <File Type="REPORTS-TCL" Name="Top_reports.tcl"/>
  <File Type="RDS-RDS" Name="Top.vds"/>
  <File Type="RDS-DCP" Name="Top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/lab9/LEDP2S.ngc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LEDP2S.ngc"/>
        <Attr Name="ImportTime" Val="1700627033"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/circuit/CSR_LATCH.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/CSR_LATCH/verilog/circuit/CSR_LATCH.v"/>
        <Attr Name="ImportTime" Val="1700630093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Untitled_2/D_FLIPFLOP/verilog/circuit/D_FLIPFLOP.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/D_FLIPFLOP/verilog/circuit/D_FLIPFLOP.v"/>
        <Attr Name="ImportTime" Val="1700630117"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Untitled_2/D_LATCH/verilog/circuit/D_LATCH.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/D_LATCH/verilog/circuit/D_LATCH.v"/>
        <Attr Name="ImportTime" Val="1700630102"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab9/LEDP2S_IO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../LEDP2S_IO.v"/>
        <Attr Name="ImportTime" Val="1700627032"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Untitled_2/MS_FLIPFLOP/verilog/circuit/MS_FLIPFLOP.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/MS_FLIPFLOP/verilog/circuit/MS_FLIPFLOP.v"/>
        <Attr Name="ImportTime" Val="1700630109"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/gates/NAND_GATE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/CSR_LATCH/verilog/gates/NAND_GATE.v"/>
        <Attr Name="ImportTime" Val="1700630093"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Untitled_2/D_FLIPFLOP/verilog/gates/NAND_GATE_3_INPUTS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/D_FLIPFLOP/verilog/gates/NAND_GATE_3_INPUTS.v"/>
        <Attr Name="ImportTime" Val="1700630117"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clkdiv_pulse.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/pbdebounce.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab8/ALU/ALU.srcs/sources_1/new/pbdebounce.v"/>
        <Attr Name="ImportTime" Val="1700040197"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Untitled_2/SR_LATCH/verilog/circuit/SR_LATCH.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../logisim_evolution_workspace/Untitled_2/SR_LATCH/verilog/circuit/SR_LATCH.v"/>
        <Attr Name="ImportTime" Val="1700630040"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/L9.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
