# projeto_SD
Projeto final da disciplina de Sistemas Digitais

Nesse repositório, estão os PDFs das 4 etapas do projeto final da disciplina:

Parte 1: Relógio Digital TTL
Parte 2: Relógio Digital CMOS
Parte 3: Contador BCD em Verilog
Parte 4: Controlador de um conversor analógico para digital de rampa dupla

As partes 3 e 4 são acompanhadas por arquivos .v referentes às implementações em verilog dos circuitos:

Parte 3: circuito-parte3.v
Parte 4: circuito-parte4.v
