{
  "module_name": "fec_mpc52xx.h",
  "hash_id": "0a9d96c30bd4e09b1366027ffb372b7da980a948402cc320ae43d0572db9063d",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/freescale/fec_mpc52xx.h",
  "human_readable_source": " \n\n#ifndef __DRIVERS_NET_MPC52XX_FEC_H__\n#define __DRIVERS_NET_MPC52XX_FEC_H__\n\n#include <linux/phy.h>\n\n \n \n#define FEC_RX_BUFFER_SIZE\t1522\t \n#define FEC_RX_NUM_BD\t\t256\n#define FEC_TX_NUM_BD\t\t64\n\n#define FEC_RESET_DELAY\t\t50 \t \n\n#define FEC_WATCHDOG_TIMEOUT\t((400*HZ)/1000)\n\n \n \n \n\nstruct mpc52xx_fec {\n\tu32 fec_id;\t\t\t \n\tu32 ievent;\t\t\t \n\tu32 imask;\t\t\t \n\n\tu32 reserved0[1];\t\t \n\tu32 r_des_active;\t\t \n\tu32 x_des_active;\t\t \n\tu32 r_des_active_cl;\t\t \n\tu32 x_des_active_cl;\t\t \n\tu32 ivent_set;\t\t\t \n\tu32 ecntrl;\t\t\t \n\n\tu32 reserved1[6];\t\t \n\tu32 mii_data;\t\t\t \n\tu32 mii_speed;\t\t\t \n\tu32 mii_status;\t\t\t \n\n\tu32 reserved2[5];\t\t \n\tu32 mib_data;\t\t\t \n\tu32 mib_control;\t\t \n\n\tu32 reserved3[6];\t\t \n\tu32 r_activate;\t\t\t \n\tu32 r_cntrl;\t\t\t \n\tu32 r_hash;\t\t\t \n\tu32 r_data;\t\t\t \n\tu32 ar_done;\t\t\t \n\tu32 r_test;\t\t\t \n\tu32 r_mib;\t\t\t \n\tu32 r_da_low;\t\t\t \n\tu32 r_da_high;\t\t\t \n\n\tu32 reserved4[7];\t\t \n\tu32 x_activate;\t\t\t \n\tu32 x_cntrl;\t\t\t \n\tu32 backoff;\t\t\t \n\tu32 x_data;\t\t\t \n\tu32 x_status;\t\t\t \n\tu32 x_mib;\t\t\t \n\tu32 x_test;\t\t\t \n\tu32 fdxfc_da1;\t\t\t \n\tu32 fdxfc_da2;\t\t\t \n\tu32 paddr1;\t\t\t \n\tu32 paddr2;\t\t\t \n\tu32 op_pause;\t\t\t \n\n\tu32 reserved5[4];\t\t \n\tu32 instr_reg;\t\t\t \n\tu32 context_reg;\t\t \n\tu32 test_cntrl;\t\t\t \n\tu32 acc_reg;\t\t\t \n\tu32 ones;\t\t\t \n\tu32 zeros;\t\t\t \n\tu32 iaddr1;\t\t\t \n\tu32 iaddr2;\t\t\t \n\tu32 gaddr1;\t\t\t \n\tu32 gaddr2;\t\t\t \n\tu32 random;\t\t\t \n\tu32 rand1;\t\t\t \n\tu32 tmp;\t\t\t \n\n\tu32 reserved6[3];\t\t \n\tu32 fifo_id;\t\t\t \n\tu32 x_wmrk;\t\t\t \n\tu32 fcntrl;\t\t\t \n\tu32 r_bound;\t\t\t \n\tu32 r_fstart;\t\t\t \n\tu32 r_count;\t\t\t \n\tu32 r_lag;\t\t\t \n\tu32 r_read;\t\t\t \n\tu32 r_write;\t\t\t \n\tu32 x_count;\t\t\t \n\tu32 x_lag;\t\t\t \n\tu32 x_retry;\t\t\t \n\tu32 x_write;\t\t\t \n\tu32 x_read;\t\t\t \n\n\tu32 reserved7[2];\t\t \n\tu32 fm_cntrl;\t\t\t \n\tu32 rfifo_data;\t\t\t \n\tu32 rfifo_status;\t\t \n\tu32 rfifo_cntrl;\t\t \n\tu32 rfifo_lrf_ptr;\t\t \n\tu32 rfifo_lwf_ptr;\t\t \n\tu32 rfifo_alarm;\t\t \n\tu32 rfifo_rdptr;\t\t \n\tu32 rfifo_wrptr;\t\t \n\tu32 tfifo_data;\t\t\t \n\tu32 tfifo_status;\t\t \n\tu32 tfifo_cntrl;\t\t \n\tu32 tfifo_lrf_ptr;\t\t \n\tu32 tfifo_lwf_ptr;\t\t \n\tu32 tfifo_alarm;\t\t \n\tu32 tfifo_rdptr;\t\t \n\tu32 tfifo_wrptr;\t\t \n\n\tu32 reset_cntrl;\t\t \n\tu32 xmit_fsm;\t\t\t \n\n\tu32 reserved8[3];\t\t \n\tu32 rdes_data0;\t\t\t \n\tu32 rdes_data1;\t\t\t \n\tu32 r_length;\t\t\t \n\tu32 x_length;\t\t\t \n\tu32 x_addr;\t\t\t \n\tu32 cdes_data;\t\t\t \n\tu32 status;\t\t\t \n\tu32 dma_control;\t\t \n\tu32 des_cmnd;\t\t\t \n\tu32 data;\t\t\t \n\n\tu32 rmon_t_drop;\t\t \n\tu32 rmon_t_packets;\t\t \n\tu32 rmon_t_bc_pkt;\t\t \n\tu32 rmon_t_mc_pkt;\t\t \n\tu32 rmon_t_crc_align;\t\t \n\tu32 rmon_t_undersize;\t\t \n\tu32 rmon_t_oversize;\t\t \n\tu32 rmon_t_frag;\t\t \n\tu32 rmon_t_jab;\t\t\t \n\tu32 rmon_t_col;\t\t\t \n\tu32 rmon_t_p64;\t\t\t \n\tu32 rmon_t_p65to127;\t\t \n\tu32 rmon_t_p128to255;\t\t \n\tu32 rmon_t_p256to511;\t\t \n\tu32 rmon_t_p512to1023;\t\t \n\tu32 rmon_t_p1024to2047;\t\t \n\tu32 rmon_t_p_gte2048;\t\t \n\tu32 rmon_t_octets;\t\t \n\tu32 ieee_t_drop;\t\t \n\tu32 ieee_t_frame_ok;\t\t \n\tu32 ieee_t_1col;\t\t \n\tu32 ieee_t_mcol;\t\t \n\tu32 ieee_t_def;\t\t\t \n\tu32 ieee_t_lcol;\t\t \n\tu32 ieee_t_excol;\t\t \n\tu32 ieee_t_macerr;\t\t \n\tu32 ieee_t_cserr;\t\t \n\tu32 ieee_t_sqe;\t\t\t \n\tu32 t_fdxfc;\t\t\t \n\tu32 ieee_t_octets_ok;\t\t \n\n\tu32 reserved9[2];\t\t \n\tu32 rmon_r_drop;\t\t \n\tu32 rmon_r_packets;\t\t \n\tu32 rmon_r_bc_pkt;\t\t \n\tu32 rmon_r_mc_pkt;\t\t \n\tu32 rmon_r_crc_align;\t\t \n\tu32 rmon_r_undersize;\t\t \n\tu32 rmon_r_oversize;\t\t \n\tu32 rmon_r_frag;\t\t \n\tu32 rmon_r_jab;\t\t\t \n\n\tu32 rmon_r_resvd_0;\t\t \n\n\tu32 rmon_r_p64;\t\t\t \n\tu32 rmon_r_p65to127;\t\t \n\tu32 rmon_r_p128to255;\t\t \n\tu32 rmon_r_p256to511;\t\t \n\tu32 rmon_r_p512to1023;\t\t \n\tu32 rmon_r_p1024to2047;\t\t \n\tu32 rmon_r_p_gte2048;\t\t \n\tu32 rmon_r_octets;\t\t \n\tu32 ieee_r_drop;\t\t \n\tu32 ieee_r_frame_ok;\t\t \n\tu32 ieee_r_crc;\t\t\t \n\tu32 ieee_r_align;\t\t \n\tu32 r_macerr;\t\t\t \n\tu32 r_fdxfc;\t\t\t \n\tu32 ieee_r_octets_ok;\t\t \n\n\tu32 reserved10[7];\t\t \n\n\tu32 reserved11[64];\t\t \n};\n\n#define\tFEC_MIB_DISABLE\t\t\t0x80000000\n\n#define\tFEC_IEVENT_HBERR\t\t0x80000000\n#define\tFEC_IEVENT_BABR\t\t\t0x40000000\n#define\tFEC_IEVENT_BABT\t\t\t0x20000000\n#define\tFEC_IEVENT_GRA\t\t\t0x10000000\n#define\tFEC_IEVENT_TFINT\t\t0x08000000\n#define\tFEC_IEVENT_MII\t\t\t0x00800000\n#define\tFEC_IEVENT_LATE_COL\t\t0x00200000\n#define\tFEC_IEVENT_COL_RETRY_LIM\t0x00100000\n#define\tFEC_IEVENT_XFIFO_UN\t\t0x00080000\n#define\tFEC_IEVENT_XFIFO_ERROR\t\t0x00040000\n#define\tFEC_IEVENT_RFIFO_ERROR\t\t0x00020000\n\n#define\tFEC_IMASK_HBERR\t\t\t0x80000000\n#define\tFEC_IMASK_BABR\t\t\t0x40000000\n#define\tFEC_IMASK_BABT\t\t\t0x20000000\n#define\tFEC_IMASK_GRA\t\t\t0x10000000\n#define\tFEC_IMASK_MII\t\t\t0x00800000\n#define\tFEC_IMASK_LATE_COL\t\t0x00200000\n#define\tFEC_IMASK_COL_RETRY_LIM\t\t0x00100000\n#define\tFEC_IMASK_XFIFO_UN\t\t0x00080000\n#define\tFEC_IMASK_XFIFO_ERROR\t\t0x00040000\n#define\tFEC_IMASK_RFIFO_ERROR\t\t0x00020000\n\n \n#define FEC_IMASK_ENABLE\t(FEC_IMASK_HBERR | FEC_IMASK_BABR | \\\n\t\tFEC_IMASK_BABT | FEC_IMASK_GRA | FEC_IMASK_LATE_COL | \\\n\t\tFEC_IMASK_COL_RETRY_LIM | FEC_IMASK_XFIFO_UN | \\\n\t\tFEC_IMASK_XFIFO_ERROR | FEC_IMASK_RFIFO_ERROR)\n\n#define\tFEC_RCNTRL_MAX_FL_SHIFT\t\t16\n#define\tFEC_RCNTRL_LOOP\t\t\t0x01\n#define\tFEC_RCNTRL_DRT\t\t\t0x02\n#define\tFEC_RCNTRL_MII_MODE\t\t0x04\n#define\tFEC_RCNTRL_PROM\t\t\t0x08\n#define\tFEC_RCNTRL_BC_REJ\t\t0x10\n#define\tFEC_RCNTRL_FCE\t\t\t0x20\n\n#define\tFEC_TCNTRL_GTS\t\t\t0x00000001\n#define\tFEC_TCNTRL_HBC\t\t\t0x00000002\n#define\tFEC_TCNTRL_FDEN\t\t\t0x00000004\n#define\tFEC_TCNTRL_TFC_PAUSE\t\t0x00000008\n#define\tFEC_TCNTRL_RFC_PAUSE\t\t0x00000010\n\n#define\tFEC_ECNTRL_RESET\t\t0x00000001\n#define\tFEC_ECNTRL_ETHER_EN\t\t0x00000002\n\n#define FEC_MII_DATA_ST\t\t\t0x40000000\t \n#define FEC_MII_DATA_OP_RD\t\t0x20000000\t \n#define FEC_MII_DATA_OP_WR\t\t0x10000000\t \n#define FEC_MII_DATA_PA_MSK\t\t0x0f800000\t \n#define FEC_MII_DATA_RA_MSK\t\t0x007c0000\t \n#define FEC_MII_DATA_TA\t\t\t0x00020000\t \n#define FEC_MII_DATA_DATAMSK\t\t0x0000ffff\t \n\n#define FEC_MII_READ_FRAME\t(FEC_MII_DATA_ST | FEC_MII_DATA_OP_RD | FEC_MII_DATA_TA)\n#define FEC_MII_WRITE_FRAME\t(FEC_MII_DATA_ST | FEC_MII_DATA_OP_WR | FEC_MII_DATA_TA)\n\n#define FEC_MII_DATA_RA_SHIFT\t\t0x12\t\t \n#define FEC_MII_DATA_PA_SHIFT\t\t0x17\t\t \n\n#define FEC_PADDR2_TYPE\t\t\t0x8808\n\n#define FEC_OP_PAUSE_OPCODE\t\t0x00010000\n\n#define FEC_FIFO_WMRK_256B\t\t0x3\n\n#define FEC_FIFO_STATUS_ERR\t\t0x00400000\n#define FEC_FIFO_STATUS_UF\t\t0x00200000\n#define FEC_FIFO_STATUS_OF\t\t0x00100000\n\n#define FEC_FIFO_CNTRL_FRAME\t\t0x08000000\n#define FEC_FIFO_CNTRL_LTG_7\t\t0x07000000\n\n#define FEC_RESET_CNTRL_RESET_FIFO\t0x02000000\n#define FEC_RESET_CNTRL_ENABLE_IS_RESET\t0x01000000\n\n#define FEC_XMIT_FSM_APPEND_CRC\t\t0x02000000\n#define FEC_XMIT_FSM_ENABLE_CRC\t\t0x01000000\n\n\nextern struct platform_driver mpc52xx_fec_mdio_driver;\n\n#endif\t \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}