library verilog;
use verilog.vl_types.all;
entity sirenGen is
    generic(
        f1              : integer := 67500;
        f2              : integer := 38571
    );
    port(
        clk             : in     vl_logic;
        \on\            : in     vl_logic;
        speaker         : out    vl_logic
    );
end sirenGen;
