# Electronica Digital I
**Ejemplos, simulaciÃ³n y errores comunes en Quartus (FPGA)**

Repositorio educativo con material de apoyo para cursos introductorios de
**DiseÃ±o Digital / VHDL**, enfocado en simulaciÃ³n, desarrollo incremental
y comprensiÃ³n real del proceso de diseÃ±o en FPGA.

---

## ğŸ¯ PropÃ³sito

Este repositorio busca:

- Mostrar **cÃ³mo se construyen diseÃ±os digitales paso a paso**
- Priorizar **simulaciÃ³n y verificaciÃ³n** antes de hardware
- Documentar **errores comunes de Quartus** y cÃ³mo resolverlos
- Servir como referencia reutilizable para estudiantes y docentes

El Ã©nfasis estÃ¡ en el **proceso**, no solo en el resultado final.

---

## ğŸ§  Enfoque metodolÃ³gico

El material sigue una metodologÃ­a basada en:

- DiseÃ±o incremental
- Live coding (con errores reales)
- Uso sistemÃ¡tico de testbenches
- AnÃ¡lisis de diagramas de tiempo
- SeparaciÃ³n clara entre:
  - lÃ³gica
  - simulaciÃ³n
  - implementaciÃ³n fÃ­sica


---

## ğŸ“ Estructura del repositorio

 ğŸ“[VHDL-DiseÃ±o-Digital-I/](https://samuel-m-i.github.io/Digitales_I/)
 - [Corte-1_Combinacional-BÃ¡sico/](./Corte1/index)
 - [Corte-2_Combinacional-Estructurado/](./Corte2/index)
 - [Corte-3_Secuencial/](./Corte3/index)
 - [Errores-Comunes-Quartus/](./Error/index)
 - [Plantillas/](./Plantillas/index)
 - [Guias/](./Guias/index)



Cada mÃ³dulo incluye ejemplos funcionales de VHDL y material de apoyo
para simulaciÃ³n y verificaciÃ³n.

---

## ğŸ§ª SimulaciÃ³n como eje central

Todo diseÃ±o incluido en este repositorio:

- Compila correctamente
- Incluye testbench
- Puede verificarse mediante diagramas de tiempo

La implementaciÃ³n en FPGA se aborda **solo despuÃ©s de validar el diseÃ±o**.

---

## âŒ Errores comunes de Quartus

La carpeta `Errores-Comunes-Quartus/` recopila errores  encontrados
por estudiantes al trabajar con Quartus y FPGA, incluyendo:

- Mensajes de compilaciÃ³n frecuentes
- Problemas de tipos y seÃ±ales
- Errores de pines y clocks
- Estrategias de diagnÃ³stico

Este apartado estÃ¡ pensado como **documentaciÃ³n viva**.

---

## ğŸ‘¥ PÃºblico objetivo

- Estudiantes de ingenierÃ­a electrÃ³nica
- Personas aprendiendo VHDL desde cero

---

## ğŸ› ï¸ Herramientas

- VHDL (IEEE)
- Quartus Prime / Lite
- FPGA DE0-Nano
- GitHub (organizaciÃ³n y distribuciÃ³n de cÃ³digo)

---

## ğŸ“„ Licencia

Licencia **MIT** â€” reutilizable con fines educativos y acadÃ©micos.


```

