--------------------------------------------------------------------------------
Release 14.7 Trace  (nt)
Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.

C:\Xilinx\14.7\ISE_DS\ISE\bin\nt\unwrapped\trce.exe -intstyle ise -o
mojo_top_0.twr -v 30 -l 30 mojo_top_0_routed.ncd mojo_top_0.pcf

Design file:              mojo_top_0_routed.ncd
Physical constraint file: mojo_top_0.pcf
Device,package,speed:     xc6slx9,tqg144,C,-2 (PRODUCTION 1.23 2013-10-13)
Report level:             verbose report, limited to 30 items per constraint

Environment Variable      Effect 
--------------------      ------ 
NONE                      No environment variables were set
--------------------------------------------------------------------------------

INFO:Timing:3412 - To improve timing, see the Timing Closure User Guide (UG612).
INFO:Timing:2752 - To get complete path coverage, use the unconstrained paths 
   option. All paths that are not constrained will be reported in the 
   unconstrained paths section(s) of the report.
INFO:Timing:3339 - The clock-to-out numbers in this timing report are based on 
   a 50 Ohm transmission line loading model.  For the details of this model, 
   and for more information on accounting for different loading conditions, 
   please see the device datasheet.

================================================================================
Timing constraint: TS_clk = PERIOD TIMEGRP "clk" 50 MHz HIGH 50%;
For more information, see Period Analysis in the Timing Closure User Guide (UG612).

 1792849903012707 paths analyzed, 1410 endpoints analyzed, 4 failing endpoints
 4 timing errors detected. (4 setup errors, 0 hold errors, 0 component switching limit errors)
 Minimum period is  35.454ns.
--------------------------------------------------------------------------------
Slack:                  -15.454ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.461ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.461ns (16.455ns logic, 19.006ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.450ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.457ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.457ns (16.455ns logic, 19.002ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.445ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.452ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.452ns (16.479ns logic, 18.973ns route)
                                                       (46.5% logic, 53.5% route)

--------------------------------------------------------------------------------
Slack:                  -15.443ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.448ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.448ns (16.564ns logic, 18.884ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -15.441ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.448ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.448ns (16.479ns logic, 18.969ns route)
                                                       (46.5% logic, 53.5% route)

--------------------------------------------------------------------------------
Slack:                  -15.439ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.444ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.444ns (16.564ns logic, 18.880ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -15.434ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.439ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.439ns (16.588ns logic, 18.851ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -15.433ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.440ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.440ns (16.450ns logic, 18.990ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.430ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.435ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.435ns (16.588ns logic, 18.847ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -15.429ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.436ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.436ns (16.450ns logic, 18.986ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.426ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.433ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X7Y52.C6       net (fanout=41)       0.807   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X7Y52.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o2
    SLICE_X10Y52.B3      net (fanout=3)        0.937   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.433ns (16.455ns logic, 18.978ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.424ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.431ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.431ns (16.474ns logic, 18.957ns route)
                                                       (46.5% logic, 53.5% route)

--------------------------------------------------------------------------------
Slack:                  -15.422ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.429ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X7Y52.C6       net (fanout=41)       0.807   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X7Y52.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o2
    SLICE_X10Y52.B3      net (fanout=3)        0.937   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.429ns (16.455ns logic, 18.974ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.422ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.427ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.427ns (16.559ns logic, 18.868ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -15.421ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd1_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.428ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd1_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X8Y47.DQ       Tcko                  0.525   M_oState_q_FSM_FFd1_2
                                                       M_oState_q_FSM_FFd1_2
    SLICE_X10Y47.B4      net (fanout=4)        0.524   M_oState_q_FSM_FFd1_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.428ns (16.550ns logic, 18.878ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -15.420ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.427ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.427ns (16.474ns logic, 18.953ns route)
                                                       (46.5% logic, 53.5% route)

--------------------------------------------------------------------------------
Slack:                  -15.418ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.423ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.423ns (16.559ns logic, 18.864ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd1_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd1_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X8Y47.DQ       Tcko                  0.525   M_oState_q_FSM_FFd1_2
                                                       M_oState_q_FSM_FFd1_2
    SLICE_X10Y47.B4      net (fanout=4)        0.524   M_oState_q_FSM_FFd1_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.550ns logic, 18.874ns route)
                                                       (46.7% logic, 53.3% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X7Y52.C6       net (fanout=41)       0.807   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X7Y52.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o2
    SLICE_X10Y52.B3      net (fanout=3)        0.937   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.479ns logic, 18.945ns route)
                                                       (46.5% logic, 53.5% route)

--------------------------------------------------------------------------------
Slack:                  -15.417ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.424ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.424ns (16.418ns logic, 19.006ns route)
                                                       (46.3% logic, 53.7% route)

--------------------------------------------------------------------------------
Slack:                  -15.416ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_3 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.423ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_3
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P3       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y60.A6       net (fanout=2)        0.544   a[15]_a[15]_mux_4_OUT[3]
    SLICE_X7Y60.CLK      Tas                   0.373   M_score_q[2]
                                                       Mmux_M_score_d41
                                                       M_score_q_3
    -------------------------------------------------  ---------------------------
    Total                                     35.423ns (16.564ns logic, 18.859ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -15.415ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.420ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X7Y52.C6       net (fanout=41)       0.807   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X7Y52.C        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o2
    SLICE_X10Y52.B3      net (fanout=3)        0.937   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.420ns (16.564ns logic, 18.856ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------
Slack:                  -15.413ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_0 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.420ns (Levels of Logic = 34)
  Clock Path Skew:      0.042ns (0.696 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X6Y49.D6       net (fanout=30)       0.675   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X6Y49.D        Tilo                  0.235   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1199_o1
    SLICE_X6Y45.B3       net (fanout=5)        0.852   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o_bdd0
    SLICE_X6Y45.COUT     Topcyb                0.411   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lutdi1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X7Y51.D6       net (fanout=39)       0.540   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X7Y51.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1271_o1
    SLICE_X10Y50.B3      net (fanout=5)        0.944   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1292_o_bdd0
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.B5       net (fanout=46)       0.993   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o2
    SLICE_X4Y57.B5       net (fanout=4)        0.655   alumux/alu/mod/a[15]_b[15]_div_1/a[5]_GND_13_o_MUX_1333_o
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P0       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X5Y60.A5       net (fanout=1)        0.691   a[15]_a[15]_mux_4_OUT[0]
    SLICE_X5Y60.CLK      Tas                   0.264   display2_3_OBUF
                                                       Mmux_M_score_d11
                                                       M_score_q_0
    -------------------------------------------------  ---------------------------
    Total                                     35.420ns (16.418ns logic, 19.002ns route)
                                                       (46.4% logic, 53.6% route)

--------------------------------------------------------------------------------
Slack:                  -15.413ns (requirement - (data path - clock path skew + uncertainty))
  Source:               M_oState_q_FSM_FFd4_2 (FF)
  Destination:          M_score_q_1 (FF)
  Requirement:          20.000ns
  Data Path Delay:      35.418ns (Levels of Logic = 34)
  Clock Path Skew:      0.040ns (0.694 - 0.654)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.035ns

  Clock Uncertainty:          0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter (TSJ):  0.070ns
    Total Input Jitter (TIJ):   0.000ns
    Discrete Jitter (DJ):       0.000ns
    Phase Error (PE):           0.000ns

  Maximum Data Path at Slow Process Corner: M_oState_q_FSM_FFd4_2 to M_score_q_1
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X9Y47.BQ       Tcko                  0.430   M_oState_q_FSM_FFd4_2
                                                       M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.B5      net (fanout=4)        0.652   M_oState_q_FSM_FFd4_2
    SLICE_X10Y47.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_lut<1>1
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy<3>
    SLICE_X10Y48.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<10>_cy[3]
    SLICE_X10Y48.AMUX    Tcina                 0.240   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1174_o1_cy
    SLICE_X9Y47.D5       net (fanout=31)       0.574   alumux/alu/mod/a[15]_b[15]_div_1_OUT[10]
    SLICE_X9Y47.D        Tilo                  0.259   M_oState_q_FSM_FFd4_2
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mmux_a[0]_GND_13_o_MUX_1184_o131
    SLICE_X4Y46.B3       net (fanout=3)        0.960   alumux/alu/mod/a[15]_b[15]_div_1/a[12]_GND_13_o_MUX_1172_o
    SLICE_X4Y46.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy<3>
    SLICE_X4Y47.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<9>_cy[3]
    SLICE_X4Y47.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1200_o1_cy
    SLICE_X5Y47.A1       net (fanout=30)       0.830   alumux/alu/mod/a[15]_b[15]_div_1_OUT[9]
    SLICE_X5Y47.A        Tilo                  0.259   alumux/M_alu_b[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o2
    SLICE_X6Y45.B5       net (fanout=3)        0.664   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1198_o
    SLICE_X6Y45.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy<3>
    SLICE_X6Y46.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<8>_cy[3]
    SLICE_X6Y46.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1225_o1_cy
    SLICE_X7Y46.A2       net (fanout=32)       0.827   alumux/alu/mod/a[15]_b[15]_div_1_OUT[8]
    SLICE_X7Y46.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[11]_GND_13_o_MUX_1245_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o2
    SLICE_X2Y49.B4       net (fanout=3)        1.101   alumux/alu/mod/a[15]_b[15]_div_1/a[10]_GND_13_o_MUX_1223_o
    SLICE_X2Y49.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy<3>
    SLICE_X2Y50.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<7>_cy[3]
    SLICE_X2Y50.BMUX     Tcinb                 0.239   alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[7]_GND_13_o_MUX_1249_o1_cy
    SLICE_X7Y49.A3       net (fanout=35)       1.049   alumux/alu/mod/a[15]_b[15]_div_1_OUT[7]
    SLICE_X7Y49.A        Tilo                  0.259   alumux/M_alu_a[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o2
    SLICE_X8Y50.B2       net (fanout=3)        1.042   alumux/alu/mod/a[15]_b[15]_div_1/a[9]_GND_13_o_MUX_1247_o
    SLICE_X8Y50.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<3>
    SLICE_X8Y51.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy[3]
    SLICE_X8Y51.BMUX     Tcinb                 0.286   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<6>_cy<5>
    SLICE_X8Y51.D4       net (fanout=39)       0.859   alumux/alu/mod/a[15]_b[15]_div_1_OUT[6]
    SLICE_X8Y51.D        Tilo                  0.254   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o2
    SLICE_X10Y50.B5      net (fanout=3)        0.609   alumux/alu/mod/a[15]_b[15]_div_1/a[8]_GND_13_o_MUX_1270_o
    SLICE_X10Y50.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<3>
    SLICE_X10Y51.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy[3]
    SLICE_X10Y51.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<5>_cy<6>
    SLICE_X5Y49.B6       net (fanout=41)       0.754   alumux/alu/mod/a[15]_b[15]_div_1_OUT[5]
    SLICE_X5Y49.B        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N76
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1293_o1
    SLICE_X10Y52.B5      net (fanout=6)        1.018   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o_bdd0
    SLICE_X10Y52.COUT    Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<3>
    SLICE_X10Y53.CIN     net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy[3]
    SLICE_X10Y53.CMUX    Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<4>_cy<6>
    SLICE_X7Y50.D6       net (fanout=45)       0.931   alumux/alu/mod/a[15]_b[15]_div_1_OUT[4]
    SLICE_X7Y50.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o2
    SLICE_X2Y54.B5       net (fanout=3)        1.027   alumux/alu/mod/a[15]_b[15]_div_1/a[6]_GND_13_o_MUX_1313_o
    SLICE_X2Y54.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<3>
    SLICE_X2Y55.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy[3]
    SLICE_X2Y55.CMUX     Tcinc                 0.296   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<3>_cy<6>
    SLICE_X5Y54.D6       net (fanout=46)       0.894   alumux/alu/mod/a[15]_b[15]_div_1_OUT[3]
    SLICE_X5Y54.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1334_o1
    SLICE_X4Y57.B4       net (fanout=5)        0.758   alumux/alu/mod/a[15]_b[15]_div_1/a[4]_GND_13_o_MUX_1352_o_bdd0
    SLICE_X4Y57.COUT     Topcyb                0.483   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<3>
    SLICE_X4Y58.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy[3]
    SLICE_X4Y58.DMUX     Tcind                 0.305   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<2>_cy<7>
    SLICE_X7Y53.D4       net (fanout=34)       0.826   alumux/alu/mod/a[15]_b[15]_div_1_OUT[2]
    SLICE_X7Y53.D        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
                                                       alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o1
    SLICE_X6Y58.B4       net (fanout=2)        0.748   alumux/alu/mod/a[15]_b[15]_div_1/a[3]_GND_13_o_MUX_1353_o
    SLICE_X6Y58.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<3>
    SLICE_X6Y59.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy[3]
    SLICE_X6Y59.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<1>_cy<7>
    SLICE_X5Y55.A6       net (fanout=10)       0.647   alumux/alu/mod/a[15]_b[15]_div_1_OUT[1]
    SLICE_X5Y55.A        Tilo                  0.259   alumux/alu/mod/a[15]_b[15]_div_1/N32
                                                       alumux/alu/mod/a[15]_b[15]_div_1/n0950<3>
    SLICE_X6Y60.B5       net (fanout=1)        0.908   alumux/alu/mod/a[15]_b[15]_div_1/n0950[3]
    SLICE_X6Y60.COUT     Topcyb                0.448   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_lut<1>
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<3>
    SLICE_X6Y61.CIN      net (fanout=1)        0.003   alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy[3]
    SLICE_X6Y61.DMUX     Tcind                 0.267   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
                                                       alumux/alu/mod/a[15]_b[15]_div_1/Mcompar_o<0>_cy<7>
    DSP48_X0Y15.B0       net (fanout=1)        0.555   alumux/alu/mod/a[15]_b[15]_div_1_OUT[0]
    DSP48_X0Y15.P1       Tdspdo_B_P            5.145   alumux/alu/mod/Maddsub_n0012
                                                       alumux/alu/mod/Maddsub_n0012
    SLICE_X7Y59.A6       net (fanout=2)        0.569   a[15]_a[15]_mux_4_OUT[1]
    SLICE_X7Y59.CLK      Tas                   0.373   M_score_q[1]
                                                       Mmux_M_score_d21
                                                       M_score_q_1
    -------------------------------------------------  ---------------------------
    Total                                     35.418ns (16.583ns logic, 18.835ns route)
                                                       (46.8% logic, 53.2% route)

--------------------------------------------------------------------------------

Component Switching Limit Checks: TS_clk = PERIOD TIMEGRP "clk" 50 MHz HIGH 50%;
--------------------------------------------------------------------------------
Slack: 17.334ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 2.666ns (375.094MHz) (Tbcper_I)
  Physical resource: clk_BUFGP/BUFG/I0
  Logical resource: clk_BUFGP/BUFG/I0
  Location pin: BUFGMUX_X2Y11.I0
  Clock network: clk_BUFGP/IBUFG
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button7_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button5_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button2_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button0_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button3_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button6_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button4_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.601ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.399ns (714.796MHz) (Tcp)
  Physical resource: buttons/button1_cond/M_sync_out/CLK
  Logical resource: buttons/button1_cond/sync/Mshreg_M_pipe_q_1/CLK
  Location pin: SLICE_X16Y35.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[3]/CLK
  Logical resource: ctr/M_ctr_q_0/CK
  Location pin: SLICE_X8Y25.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[3]/CLK
  Logical resource: ctr/M_ctr_q_1/CK
  Location pin: SLICE_X8Y25.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[3]/CLK
  Logical resource: ctr/M_ctr_q_2/CK
  Location pin: SLICE_X8Y25.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[3]/CLK
  Logical resource: ctr/M_ctr_q_3/CK
  Location pin: SLICE_X8Y25.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[7]/CLK
  Logical resource: ctr/M_ctr_q_4/CK
  Location pin: SLICE_X8Y26.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[7]/CLK
  Logical resource: ctr/M_ctr_q_5/CK
  Location pin: SLICE_X8Y26.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[7]/CLK
  Logical resource: ctr/M_ctr_q_6/CK
  Location pin: SLICE_X8Y26.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[7]/CLK
  Logical resource: ctr/M_ctr_q_7/CK
  Location pin: SLICE_X8Y26.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[11]/CLK
  Logical resource: ctr/M_ctr_q_8/CK
  Location pin: SLICE_X8Y27.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[11]/CLK
  Logical resource: ctr/M_ctr_q_9/CK
  Location pin: SLICE_X8Y27.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[11]/CLK
  Logical resource: ctr/M_ctr_q_10/CK
  Location pin: SLICE_X8Y27.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[11]/CLK
  Logical resource: ctr/M_ctr_q_11/CK
  Location pin: SLICE_X8Y27.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[15]/CLK
  Logical resource: ctr/M_ctr_q_12/CK
  Location pin: SLICE_X8Y28.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[15]/CLK
  Logical resource: ctr/M_ctr_q_13/CK
  Location pin: SLICE_X8Y28.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[15]/CLK
  Logical resource: ctr/M_ctr_q_14/CK
  Location pin: SLICE_X8Y28.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[15]/CLK
  Logical resource: ctr/M_ctr_q_15/CK
  Location pin: SLICE_X8Y28.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[19]/CLK
  Logical resource: ctr/M_ctr_q_16/CK
  Location pin: SLICE_X8Y29.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[19]/CLK
  Logical resource: ctr/M_ctr_q_17/CK
  Location pin: SLICE_X8Y29.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[19]/CLK
  Logical resource: ctr/M_ctr_q_18/CK
  Location pin: SLICE_X8Y29.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[19]/CLK
  Logical resource: ctr/M_ctr_q_19/CK
  Location pin: SLICE_X8Y29.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 19.520ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 0.480ns (2083.333MHz) (Tcp)
  Physical resource: ctr/M_ctr_q[23]/CLK
  Logical resource: ctr/M_ctr_q_20/CK
  Location pin: SLICE_X8Y30.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------


1 constraint not met.


Data Sheet report:
-----------------
All values displayed in nanoseconds (ns)

Clock to Setup on destination clock clk
---------------+---------+---------+---------+---------+
               | Src:Rise| Src:Fall| Src:Rise| Src:Fall|
Source Clock   |Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|
---------------+---------+---------+---------+---------+
clk            |   35.454|         |         |         |
---------------+---------+---------+---------+---------+


Timing summary:
---------------

Timing errors: 4  Score: 61724  (Setup/Max: 61724, Hold: 0)

Constraints cover 1792849903012707 paths, 0 nets, and 2595 connections

Design statistics:
   Minimum period:  35.454ns{1}   (Maximum frequency:  28.206MHz)


------------------------------------Footnotes-----------------------------------
1)  The minimum period statistic assumes all single cycle delays.

Analysis completed Fri Dec 07 12:45:13 2018 
--------------------------------------------------------------------------------

Trace Settings:
-------------------------
Trace Settings 

Peak Memory Usage: 177 MB



