# Вступительное задание в МЦСТ
## Буфер LIFO

Описать на Verilog параметризованный буфер LIFO.

### Входные порты:
- Однобитный признак `write` (значимость записи в буфер).
- Данные записи `datain` разрядности `DATA_W`.
- Однобитный признак `read` (значимость чтения из буфера) (признаки записи и чтения могут подаваться в одном такте).
- Тактовый сигнал `clock`.
- Признак сброса `reset` (активный высокий уровень).

### Выходные порты:
- Значимые данные `dataout` разрядности `DATA_W`.
- Однобитный признак значимости данных `val`.
- Однобитный признак заполненности буфера `full`.

***Упрощение**: реализуйте указанный модуль для разрядности портов `datain` и `dataout` равной 10, и размера буфера (количества ячеек очереди) равной 6.

### Особенности реализации:

Было реализовано две версии буфера: на указателях и на физическом сдвиге данных.
