# RISC-V-CPU
本專案為基於 RISC-V 指令集架構（ISA）的簡易 CPU 模擬器，使用 Verilog 實作，支援基本指令與管線處理流程，能模擬 CPU 內部各單元（ALU、Register File、PC、Control Unit）的運作。此專案為系統晶片設計課程的實作成果，目標是加深對處理器執行機制的理解。
