# Lab 2 - Multiplicador con Display BCD

Proyecto VHDL para implementar un multiplicador de n√∫meros enteros con signo en una placa Basys3, mostrando el resultado en un display de 7 segmentos mediante conversi√≥n BCD.

## üìã Descripci√≥n General

Este proyecto implementa un **multiplicador de 6 bits con signo** que visualiza el resultado en displays de 7 segmentos utilizando codificaci√≥n BCD.

### Caracter√≠sticas Principales

- **Multiplicaci√≥n con signo**: Entradas de 6 bits (valores de -32 a +31)
- **Resultado**: 12 bits con manejo de signo
- **Conversi√≥n BCD**: Algoritmo Double-Dabble para conversi√≥n binario a decimal
- **Display 7 segmentos**: 4 d√≠gitos multiplexados
- **Interfaz de selecci√≥n**: Control por botones para visualizar cada d√≠gito
- **Plataforma**: FPGA Xilinx Basys3 (Artix-7)

---

## üìÅ Estructura del Proyecto

```
30315_lab2/
‚îú‚îÄ‚îÄ README.md              # Este archivo
‚îú‚îÄ‚îÄ constraints/           # Restricciones de pines y timing
‚îÇ   ‚îú‚îÄ‚îÄ 01_timing.xdc      # Restricciones de timing del reloj
‚îÇ   ‚îî‚îÄ‚îÄ 02_basys3_io.xdc   # Asignaci√≥n de pines I/O de la placa Basys3
‚îú‚îÄ‚îÄ doc/                   # Documentaci√≥n adicional
‚îú‚îÄ‚îÄ rtl/                   # Dise√±o l√≥gico (RTL)
‚îÇ   ‚îú‚îÄ‚îÄ lab2.vhd           # M√≥dulo principal del multiplicador
‚îÇ   ‚îî‚îÄ‚îÄ doubledabble12b.vhd# Conversor binario a BCD (algoritmo Double-Dabble)
‚îú‚îÄ‚îÄ sim/                   # Testbench para simulaci√≥n
‚îÇ   ‚îî‚îÄ‚îÄ lab2_tb.vhd        # Testbench del multiplicador
‚îú‚îÄ‚îÄ scripts/               # Scripts de automatizaci√≥n
‚îÇ   ‚îî‚îÄ‚îÄ lab.tcl            # Script TCL para crear el proyecto en Vivado
‚îî‚îÄ‚îÄ vivado/                # Proyecto Vivado (generado al ejecutar el script)
```

---

## üîß Especificaciones T√©cnicas

### M√≥dulo Principal (`lab2.vhd`)

El m√≥dulo principal implementa un **multiplicador de 6 bits con signo** con las siguientes caracter√≠sticas:

1. **Entrada A y B**: Dos n√∫meros de 6 bits cada uno (valores de -32 a +31)
2. **Multiplicaci√≥n**: Realiza el producto `A √ó B` generando un resultado de 12 bits
3. **Conversi√≥n BCD**: Convierte el valor absoluto del producto a BCD usando 4 d√≠gitos
4. **Manejo de Signo**: Indica el signo del producto en el d√≠gito m√°s significativo
5. **Display de 7 Segmentos**: Multiplexaci√≥n para mostrar cada d√≠gito
6. **Interfaz de Selecci√≥n**: Control mediante 5 botones (SEL[4:0])

### Interfaz de Puertos

| Puerto     | Ancho  | Tipo    | Descripci√≥n                              |
|------------|--------|---------|------------------------------------------|
| `A[5:0]`   | 6 bits | Entrada | Multiplicando (switches 0-5)             |
| `B[5:0]`   | 6 bits | Entrada | Multiplicador (switches 8-13)            |
| `SEL[4:0]` | 5 bits | Entrada | Selector de d√≠gito y funci√≥n (botones)   |
| `SS[6:0]`  | 7 bits | Salida  | Segmentos del display (a-g)              |
| `AN[3:0]`  | 4 bits | Salida  | Control de √°nodos (selecci√≥n de display) |

### Rango de Operaci√≥n

| Par√°metro        | Valor                             |
|------------------|-----------------------------------|
| **Entrada A**    | -32 a +31 (6 bits con signo)      |
| **Entrada B**    | -32 a +31 (6 bits con signo)      |
| **Producto m√°x** | -32 √ó -32 = 1024                  |
| **Producto m√≠n** | -32 √ó 31 = -992                   |
| **Rango BCD**    | 0000 a 1024 (4 d√≠gitos decimales) |

### Informaci√≥n del Dispositivo

- **FPGA**: Xilinx Artix-7 (xc7a35tcpg236-1)
- **Placa**: Digilent Basys3
- **Lenguaje**: VHDL
- **Display**: 7 segmentos de c√°todo com√∫n

---

## üìä Funcionalidad

### Mapa de Selecci√≥n (SEL)

| SEL    | Funci√≥n                     |
|--------|-----------------------------|
| `0001` | Muestra d√≠gito de unidades  |
| `0010` | Muestra d√≠gito de decenas   |
| `0100` | Muestra d√≠gito de centenas  |
| `1000` | Muestra signo (en millares) |

### Algoritmo de Conversi√≥n BCD

El m√≥dulo [doubledabble12b.vhd](rtl/doubledabble12b.vhd) implementa el **algoritmo Double-Dabble** para conversi√≥n binario a BCD:

- Entrada: N√∫mero binario de 12 bits
- Salida: 4 d√≠gitos BCD (16 bits = 4 √ó 4 bits)
- M√©todo: Shift-and-add-3 iterativo
- Referencia: [Binary to BCD Conversion](https://johnloomis.org/ece314/notes/devices/binary_to_BCD/bin_to_bcd.html)

---

## üöÄ Uso

### Crear el Proyecto en Vivado

#### Opci√≥n 1: Usar el script TCL desde Vivado GUI

1. Abrir **Vivado**
2. Seleccionar **Tools ‚Üí Run Tcl Script**
3. Navegar a `scripts/lab.tcl` y ejecutarlo
4. El proyecto se crear√° autom√°ticamente en `vivado/`

#### Opci√≥n 2: Ejecutar el script desde l√≠nea de comandos

```bash
# Desde el directorio del proyecto
vivado -mode batch -source scripts/lab.tcl
```

#### Opci√≥n 3: Ejecutar manualmente en la consola TCL de Vivado

1. Abrir Vivado
2. En la **TCL Console**, ejecutar:
   ```tcl
   source scripts/lab.tcl
   ```

### Simulaci√≥n

#### Con Vivado

1. Abrir el proyecto: `vivado vivado/lab.xpr`
2. En Flow Navigator ‚Üí Simulation ‚Üí **Run Behavioral Simulation**
3. Observar las formas de onda generadas por el testbench

### S√≠ntesis e Implementaci√≥n

1. **Run Synthesis** - Sintetiza el dise√±o
2. **Run Implementation** - Implementa en el dispositivo target
3. **Generate Bitstream** - Genera el archivo `.bit`

### Programaci√≥n de la Basys3

1. Conectar la placa Basys3 por USB
2. Abrir **Hardware Manager** en Vivado
3. Programar el dispositivo con el bitstream generado

### Operaci√≥n en Hardware

1. Configurar el **multiplicando A** en switches SW[5:0] (valores de -32 a +31)
2. Configurar el **multiplicador B** en switches SW[13:8] (valores de -32 a +31)
3. Presionar botones **SEL[4:0]** para seleccionar el d√≠gito a mostrar:
   - **btnR**: Unidades
   - **btnC**: Decenas
   - **btnL**: Centenas
   - **btnU**: Millares (signo)
4. Observar el resultado en el **display de 7 segmentos**

---

## üîå Mapeo de Hardware (Basys3)

### Entradas

| Se√±al    | Hardware      | Pines         | Descripci√≥n                |
|----------|---------------|---------------|----------------------------|
| `A[5:0]` | Switches 0-5  | SW5-SW0       | Multiplicando (operando A) |
| `B[5:0]` | Switches 13-8 | SW13-SW8      | Multiplicador (operando B) |
| `SEL[0]` | btnR          | Button Right  | Selector unidades          |
| `SEL[1]` | btnC          | Button Center | Selector decenas           |
| `SEL[2]` | btnL          | Button Left   | Selector centenas          |
| `SEL[3]` | btnU          | Button Up     | Selector millares (signo)  |
| `SEL[4]` | btnD          | Button Down   | (Reservado)                |

### Salidas

| Se√±al     | Hardware       | Descripci√≥n                          |
|-----------|----------------|--------------------------------------|
| `SS[6:0]` | Segmentos a-g  | Segmentos del display (c√°todo com√∫n) |
| `AN[3:0]` | √Ånodos AN3-AN0 | Control de displays (activo bajo)    |

**Ubicaci√≥n de constraints**: [02_basys3_io.xdc](constraints/02_basys3_io.xdc)

---

## üìö Documentaci√≥n

### Archivos Principales

| Archivo                                                      | Descripci√≥n                        |
|--------------------------------------------------------------|------------------------------------|
| [rtl/lab2.vhd](rtl/lab2.vhd)                                 | M√≥dulo principal del multiplicador |
| [rtl/doubledabble12b.vhd](rtl/doubledabble12b.vhd)           | Conversor BCD (Double-Dabble)      |
| [sim/lab2_tb.vhd](sim/lab2_tb.vhd)                           | Testbench para verificaci√≥n        |
| [scripts/lab.tcl](scripts/lab.tcl)                           | Script de creaci√≥n del proyecto    |
| [constraints/02_basys3_io.xdc](constraints/02_basys3_io.xdc) | Mapeo de pines I/O                 |
| [constraints/01_timing.xdc](constraints/01_timing.xdc)       | Restricciones de timing            |

### Detalles del Script TCL

El script `lab.tcl` realiza las siguientes operaciones:

1. **Crea el proyecto** en `vivado/` con dispositivo `xc7a35tcpg236-1` (Basys3)
2. **Configura el lenguaje** a VHDL para s√≠ntesis y simulaci√≥n
3. **A√±ade archivos de dise√±o** desde `rtl/`
4. **A√±ade testbench** desde `sim/` como fileset de simulaci√≥n
5. **A√±ade restricciones** desde `constraints/`
6. **Configura el proyecto** para s√≠ntesis e implementaci√≥n

---

## üìã Requisitos

### Hardware
- FPGA Xilinx Basys3
- Cable USB para programaci√≥n

### Software
- Vivado Design Suite (2019.x o superior)
- ModelSim (opcional, para simulaci√≥n)
- VHDL-93/2008 compatible

---

## üìù Notas Importantes

‚ö†Ô∏è **N√∫meros con signo**: Los operandos A y B se interpretan como n√∫meros con signo en complemento a 2 (rango -32 a +31).

‚ö†Ô∏è **Display de 7 segmentos**: El display utilizado es de **c√°todo com√∫n**, donde los segmentos se activan con nivel alto ('1').

‚ö†Ô∏è **Multiplexaci√≥n**: Aunque el dise√±o incluye 4 displays, la selecci√≥n se realiza mediante botones (no hay multiplexaci√≥n temporal autom√°tica).

‚ö†Ô∏è **Algoritmo BCD**: El conversor Double-Dabble es puramente combinacional y procesa los 12 bits del resultado.

---

## üë®‚Äçüè´ Informaci√≥n del Curso

**Asignatura**: 30315 - Electr√≥nica Digital (EDIG)
**Laboratorio**: Lab 2 - Multiplicador con Display BCD
**Plataforma**: Basys3 (Artix-7 XC7A35T)

---

*√öltima actualizaci√≥n: Febrero 2026*
