第四章
4.1 基本算术运算的实现 
4.1.1加法器
加法器是由全加器再配以其他必要的逻辑电路组成的
1.全加器：基本的加法单元
        要求三个输入量 ：操作数Ai和Bi、低位传来的进位Ci-1
	产生两个输出量 ：本位和Si、向高位的进位Ci
	全加器的逻辑表达式：Si=AiBiCi-1，Ci=AiBi+(AiBi)Ci-1
2.串行加法器与并行加法器
        在串行加法器中，只有一个全加器，数据逐位串行送入加法器进行运算。
	并行加法器由多个全加器组成，其位数的多少取决于机器的字长，数据的各位同时运算
影响并行加法器速度的关键因素是:进位信号的产生和传递


4.1.2 进位的产生和传递
进位产生函数用Gi表示：
Ci=AiBi+(AiBi)Ci-1其中Gi=AiBi含义是：若本位的两个输入均为1，必然要向高位产生进位
进位传递函数用Pi表示
Pi=AiBi的含义是：当两个输入中 有一个为1，低位传进来的Ci-1将超越本位向更高的位传送。

Ci=Gi+PiCi-1
把n个全加器串接起来，就可进行两个n位数的相加。串行进位又称行波进位，每一级进位直接依赖于前一级的进位，即进位信号是逐级形成的。
C1=G1+P1C0
C2=G2+P2C1
...
Cn=Gn+PnCn-1
4.1.3 并行加法器的快速进位
1.并行进位方式
并行进位又叫先行进位、同时进位，其特点是各级进位信号同时形成。
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0 
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
单级先行进位方式，这种进位方式又称为 组内并行、组间串行 方式

多级先行进位又称组内并行、组间并行进位方式。
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0=G1*+P1*C0
C8=G2*+P2*G1*+P2*P1*C0


4.2 定点加减运算
4.2.2 补码加减运算
1.补码加法
            两个补码表示的数相加，符号位参加运算，且两数和的补码等于两数补码之和，即
            [X+Y]补=[X]补+[Y]补
2.补码减法
           根据补码加法公式可推出：
           [X-Y]补=[X+(-Y)]补=[X]补+[-Y]补
例4-3,4-4

要特别注意将“某数的补码表示”与“变补”这两个概念区分开来。
一个负数由原码表示转换成补码表示时，符号位是不变的，仅对数值位的各位变反，末尾加“1”。
而变补则不论这个数的真值是正是负，一律连同符号位一起变反，末尾加“1”。

溢出判断
同号相加会，异号相加不会
（1）采用一个符号位
Xs=Ys=0，Ss=1时，产生正溢。
Xs=Ys=1，Ss=0时，产生负溢。
Xs表示第一个数的符号位 Ys表示第二个数的符号位。Ss表示结果的符号位
（2）采用进位位
Cs为符号位产生的进位，C1为最高数值位产生的进位。
两正数相加，当最高有效位产生进位（C1=1）而符号位不产生进位（Cs=0）时，发生正溢。
两负数相加，当最高有效位没有进位（C1=0）而符号位产生进位（Cs=1）时，发生负溢。
（3）采用变形补码（双符号位补码）
    Ss1Ss2=00  结果为正数，无溢出
    Ss1Ss2=01  结果正溢
    Ss1Ss2=10  结果负溢
    Ss1Ss2=11  结果为负数，无溢出
当两位符号位的值不一致时，表明产生溢出

4.3.1 带符号数的移位操作
原码的移位规则 
	正数和负数的原码移位后的空出位补0，符号位不变
	算术移位应保持数的符号不变，而数值的大小则要发生变化。左移一位使数值增大一倍，相当于该数乘以2，而右移一位则使数值缩小一倍，相当于该数除以2。
补码的移位规则
正数，不论左右移，空位一律以“0”补入。
负数的补码左移后的空出位补0，右移后的空出位补1。











