# Лабораторная работа 1 "Verilog. FPGA"

[`Список лабораторных`](../README.md) [`СОДЕРЖАНИЕ`](../../README.md)

## Цель

Познакомиться с САПР Vivado и научиться реализовывать в нём схемотехнические модули, с помощью конструкций языка Verilog.

## Ход работы

1. Тренинг по созданию проекта в Vivado;
2. Изучение простейших конструкций Verilog;
3. Реализация простого модуля на Verilog;
4. Прошивка отладочного стенда с ПЛИС.
 
## Теория


### Инструменты


## Задание
