module ALU (
    input logic [31:0] D0, D1, D2, D3, D4, D5, D6, D7,
    output logic logic [31:0] D0, D1, D2, D3, D4, D5, D6, D7
);
  
  AddSub D0_in (
      .A(A),
      .B(B),
      .D0(D0),
      .sel(funct7)
    );
  SLL D1_in (
      .A(A),
      .B(B),
      .D1(D1)
    );
   SLT D2_in (
       .A(A),
       .B(B),
       .D2(D2)
    );
   SLTU D3_in (
       .A(A),
       .B(B),
       .D3(D3)
    );
   XOR4 D4_in (
       .A(A),
       .B(B),
       .D4(D4)
    );
   SRL_SRA D5_in (
       .A(A),
       .B(B),
       .D5(D5),
      .Sel(funct7)
    );
   OR_8 D6_in (
       .A(A),
       .B(B),
       .D6(D6)
    );
   AND_9 D7_in (
        .A(A),
        .B(B),
        .D7(D7)
    );
	 endmodule