<?xml version="1.0"?>
<!--Product Version: Vivado v2013.3 (64-bit)-->
<Project Version="6" Minor="13" Path="/root/NetFPGA-10G-VC709-2013.3/projects/vc709_reference_nic/vc709_reference_nic.xpr">
	<FileSet Dir="sources_1" File="fileset.xml"/>
	<FileSet Dir="constrs_1" File="fileset.xml"/>
	<FileSet Dir="sim_1" File="fileset.xml"/>
	<FileSet Dir="cmd_fifo_xgemac_rxif" File="fileset.xml"/>
	<FileSet Dir="axis_async_fifo" File="fileset.xml"/>
	<FileSet Dir="ten_gig_eth_pcs_pma_ip" File="fileset.xml"/>
	<FileSet Dir="ten_gig_eth_mac_ip" File="fileset.xml"/>
	<FileSet Dir="vc709_pcie_x8_gen3" File="fileset.xml"/>
	<FileSet Dir="axi_dma_0" File="fileset.xml"/>
	<FileSet Dir="nf10_bram_output_queues_0" File="fileset.xml"/>
	<RunSet Dir="runs" File="runs.xml"/>
	<DefaultLaunch Dir="$PRUNDIR"/>
	<Config>
		<Option Name="Id" Val="50a2d4d8b3bc4de5b760f5b4e25d5989"/>
		<Option Name="Part" Val="xc7vx690tffg1761-2"/>
		<Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
		<Option Name="Board" Val="xilinx.com:virtex7:vc709:1.0"/>
		<Option Name="ActiveSimSet" Val="sim_1"/>
	</Config>
</Project>

