vcs -debug -full64 -sverilog tb_Fifo.sv
simv
dve -full64&
