{
  "title": "[AZRDS] 1. laboratorijska vježba - 2021/2022",
  "creator": "Filemon",
  "slug": "azrds-1-laboratorijska-vjezba-20212022",
  "tags": [
    "FER",
    "Alati za razvoj digitalnih sustava",
    "Laboratorijske vježbe"
  ],
  "posts": {
    "255149": {
      "poster": "Filemon",
      "content": "Prvi labos bio je napraviti PWM modulator i pripadajući testbench.\n\nRadio se RTL model, pri čemu je svaka od komponenti (registar, brojilo, komparator) vlastiti proces, a komuniciraju signalima. U tbu je bilo potrebno napraviti dva procesa, jedan u kojem se inkrementira counter ako je PWM 1, drugi u kojem se provjeravalo je li counter jednak broju perioda koji pwm mora biti aktivan i javlja se error.\n\nAsistentica je ili zadala neko vrijeme i vrijednosti signala, pa je trebalo izračunati koliko je to ciklusa i što će se sve dogoditi, ili zadala da se tb izmijeni tako da se forsira error PWM-a\n\nZa fer3 lab je nosio 4 b, za fer2 5.",
      "votes": {
        "upvoters": [
          "Grumio"
        ],
        "downvoters": []
      },
      "reactions": {
        "haha": [],
        "wtf": [],
        "tuga": []
      }
    }
  }
}