Directives de développement FPGA couvrant Vivado, SystemVerilog, la fermeture de synchronisation, les interfaces AXI et l'optimisation matérielle.
