TimeQuest Timing Analyzer report for top_de1
Thu Dec 02 16:31:57 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen25mhz:inst1|count[0]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen25mhz:inst1|count[0]'
 15. Slow Model Recovery: 'mem_test:inst5|bitcount[0]'
 16. Slow Model Removal: 'mem_test:inst5|bitcount[0]'
 17. Slow Model Minimum Pulse Width: 'clock_50mhz'
 18. Slow Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'
 19. Slow Model Minimum Pulse Width: 'mem_test:inst5|bitcount[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'gen25mhz:inst1|count[0]'
 30. Fast Model Setup: 'clock_50mhz'
 31. Fast Model Hold: 'clock_50mhz'
 32. Fast Model Hold: 'gen25mhz:inst1|count[0]'
 33. Fast Model Recovery: 'mem_test:inst5|bitcount[0]'
 34. Fast Model Removal: 'mem_test:inst5|bitcount[0]'
 35. Fast Model Minimum Pulse Width: 'clock_50mhz'
 36. Fast Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'
 37. Fast Model Minimum Pulse Width: 'mem_test:inst5|bitcount[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clock_50mhz                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }                ;
; gen25mhz:inst1|count[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen25mhz:inst1|count[0] }    ;
; mem_test:inst5|bitcount[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mem_test:inst5|bitcount[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+-----------+-----------------+-------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name              ; Note ;
+-----------+-----------------+-------------------------+------+
; 233.7 MHz ; 233.7 MHz       ; gen25mhz:inst1|count[0] ;      ;
+-----------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; gen25mhz:inst1|count[0] ; -3.279 ; -114.909      ;
; clock_50mhz             ; 3.879  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock_50mhz             ; -3.627 ; -3.627        ;
; gen25mhz:inst1|count[0] ; -2.303 ; -5.258        ;
+-------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Recovery Summary                         ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; mem_test:inst5|bitcount[0] ; -2.617 ; -6.802        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Removal Summary                         ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; mem_test:inst5|bitcount[0] ; 1.927 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock_50mhz                ; -1.631 ; -2.853        ;
; gen25mhz:inst1|count[0]    ; -0.611 ; -53.768       ;
; mem_test:inst5|bitcount[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen25mhz:inst1|count[0]'                                                                                                                        ;
+--------+----------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.279 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.317      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; mem_test:inst5|clkcount[5] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.211      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.153 ; mem_test:inst5|clkcount[7] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.191      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.152 ; mem_test:inst5|clkcount[9] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.190      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.035 ; mem_test:inst5|clkcount[2] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.073      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -3.015 ; mem_test:inst5|clkcount[3] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 4.053      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.876 ; mem_test:inst5|clkcount[1] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.914      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.719 ; mem_test:inst5|clkcount[8] ; mem_test:inst5|clkcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.757      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[2]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[9]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.713 ; vga_driver:inst4|hcount[7] ; vga_driver:inst4|vcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 3.750      ;
; -2.612 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|state.data_state ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.001      ; 3.651      ;
; -2.611 ; mem_test:inst5|clkcount[6] ; mem_test:inst5|state.data_state ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.001      ; 3.650      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[0]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[1]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[3]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[4]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[5]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[6]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[7]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
; -2.607 ; mem_test:inst5|clkcount[0] ; mem_test:inst5|clkcount[8]      ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 3.645      ;
+--------+----------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                            ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 3.879 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.500        ; 3.795      ; 0.731      ;
; 4.379 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 1.000        ; 3.795      ; 0.731      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -3.627 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.000        ; 3.795      ; 0.731      ;
; -3.127 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; -0.500       ; 3.795      ; 0.731      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen25mhz:inst1|count[0]'                                                                                                                                       ;
+--------+------------------------------------+------------------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -2.303 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 2.471      ; 0.731      ;
; -1.803 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 2.471      ; 0.731      ;
; -1.271 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 2.003      ; 1.295      ;
; -0.797 ; mem_test:inst5|inbuf0[2]           ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.093      ; 0.582      ;
; -0.771 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 2.003      ; 1.295      ;
; -0.591 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 2.471      ; 2.443      ;
; -0.449 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 2.471      ; 2.585      ;
; -0.296 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 2.476      ; 2.743      ;
; -0.229 ; mem_test:inst5|inbuf0[0]           ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.101      ; 1.158      ;
; -0.091 ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 2.471      ; 2.443      ;
; 0.051  ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 2.471      ; 2.585      ;
; 0.204  ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 2.476      ; 2.743      ;
; 0.445  ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|bitcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; vga_driver:inst4|in_v_sync         ; vga_driver:inst4|in_v_sync         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; mem_test:inst5|state.opcode_state  ; mem_test:inst5|state.opcode_state  ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; mem_test:inst5|state.data_state    ; mem_test:inst5|state.data_state    ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|inbuf[2]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|inbuf[1]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|inbuf[0]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.506  ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|bitcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.468      ; 1.260      ;
; 0.538  ; mem_test:inst5|inbuf0[1]           ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 1.126      ; 1.450      ;
; 0.646  ; vga_driver:inst4|hcount[9]         ; vga_driver:inst4|hcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.651  ; vga_driver:inst4|vcount[9]         ; vga_driver:inst4|vcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.808  ; mem_test:inst5|state.opcode_state  ; mem_test:inst5|state.address_state ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.094      ;
; 0.980  ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.983  ; vga_driver:inst4|vcount[5]         ; vga_driver:inst4|vcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.984  ; vga_driver:inst4|hcount[8]         ; vga_driver:inst4|hcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.987  ; vga_driver:inst4|vcount[3]         ; vga_driver:inst4|vcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987  ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.988  ; vga_driver:inst4|vcount[8]         ; vga_driver:inst4|vcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.988  ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.991  ; vga_driver:inst4|hcount[4]         ; vga_driver:inst4|hcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.277      ;
; 0.992  ; vga_driver:inst4|vcount[7]         ; vga_driver:inst4|vcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.994  ; vga_driver:inst4|hcount[6]         ; vga_driver:inst4|hcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.280      ;
; 1.020  ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.023  ; mem_test:inst5|clkcount[0]         ; mem_test:inst5|clkcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.028  ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.314      ;
; 1.030  ; vga_driver:inst4|vcount[0]         ; vga_driver:inst4|vcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.032  ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.318      ;
; 1.035  ; vga_driver:inst4|vcount[2]         ; vga_driver:inst4|vcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.321      ;
; 1.036  ; vga_driver:inst4|vcount[4]         ; vga_driver:inst4|vcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.036  ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.038  ; vga_driver:inst4|vcount[6]         ; vga_driver:inst4|vcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.324      ;
; 1.039  ; vga_driver:inst4|hcount[1]         ; vga_driver:inst4|hcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.325      ;
; 1.042  ; vga_driver:inst4|hcount[0]         ; vga_driver:inst4|hcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.328      ;
; 1.044  ; vga_driver:inst4|hcount[5]         ; vga_driver:inst4|hcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.330      ;
; 1.045  ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|hcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.331      ;
; 1.051  ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|hcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.337      ;
; 1.118  ; mem_test:inst5|inbuf[0]            ; vga_driver:inst4|in_red            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.005      ; 1.409      ;
; 1.125  ; mem_test:inst5|inbuf[2]            ; vga_driver:inst4|in_blue           ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.005      ; 1.416      ;
; 1.188  ; vga_driver:inst4|hcount[2]         ; vga_driver:inst4|hcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.189  ; vga_driver:inst4|vcount[1]         ; vga_driver:inst4|vcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.210  ; mem_test:inst5|clkcount[4]         ; mem_test:inst5|clkcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.496      ;
; 1.412  ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.415  ; vga_driver:inst4|vcount[5]         ; vga_driver:inst4|vcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.701      ;
; 1.416  ; vga_driver:inst4|hcount[8]         ; vga_driver:inst4|hcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.419  ; vga_driver:inst4|vcount[3]         ; vga_driver:inst4|vcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.419  ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.420  ; vga_driver:inst4|vcount[8]         ; vga_driver:inst4|vcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.706      ;
; 1.420  ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.706      ;
; 1.423  ; vga_driver:inst4|hcount[4]         ; vga_driver:inst4|hcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.709      ;
; 1.424  ; vga_driver:inst4|vcount[7]         ; vga_driver:inst4|vcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.426  ; vga_driver:inst4|hcount[6]         ; vga_driver:inst4|hcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.712      ;
; 1.453  ; mem_test:inst5|clkcount[0]         ; mem_test:inst5|clkcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.453  ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.456  ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.460  ; vga_driver:inst4|vcount[0]         ; vga_driver:inst4|vcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.746      ;
; 1.465  ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.751      ;
; 1.468  ; vga_driver:inst4|vcount[2]         ; vga_driver:inst4|vcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.754      ;
; 1.469  ; vga_driver:inst4|vcount[4]         ; vga_driver:inst4|vcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.755      ;
; 1.469  ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.755      ;
; 1.471  ; vga_driver:inst4|vcount[6]         ; vga_driver:inst4|vcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.757      ;
; 1.472  ; vga_driver:inst4|hcount[0]         ; vga_driver:inst4|hcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.472  ; vga_driver:inst4|hcount[1]         ; vga_driver:inst4|hcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.477  ; vga_driver:inst4|hcount[5]         ; vga_driver:inst4|hcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.763      ;
; 1.478  ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|hcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.764      ;
; 1.484  ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|hcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.489  ; mem_test:inst5|inbuf[1]            ; vga_driver:inst4|in_green          ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.492  ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.495  ; vga_driver:inst4|vcount[5]         ; vga_driver:inst4|vcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.781      ;
; 1.499  ; vga_driver:inst4|vcount[0]         ; vga_driver:inst4|in_v_sync         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 1.786      ;
; 1.499  ; vga_driver:inst4|vcount[3]         ; vga_driver:inst4|vcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.499  ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.503  ; vga_driver:inst4|hcount[4]         ; vga_driver:inst4|hcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.789      ;
; 1.504  ; vga_driver:inst4|vcount[7]         ; vga_driver:inst4|vcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.790      ;
; 1.506  ; vga_driver:inst4|hcount[6]         ; vga_driver:inst4|hcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.792      ;
; 1.533  ; mem_test:inst5|state.address_state ; mem_test:inst5|inbuf[1]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.533  ; mem_test:inst5|clkcount[0]         ; mem_test:inst5|clkcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.533  ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.536  ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.822      ;
; 1.538  ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|inbuf[0]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.468      ; 2.292      ;
; 1.541  ; mem_test:inst5|state.data_state    ; mem_test:inst5|bitcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.827      ;
; 1.548  ; vga_driver:inst4|vcount[2]         ; vga_driver:inst4|vcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.834      ;
; 1.549  ; vga_driver:inst4|vcount[4]         ; vga_driver:inst4|vcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.835      ;
; 1.549  ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.835      ;
; 1.551  ; vga_driver:inst4|vcount[6]         ; vga_driver:inst4|vcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.837      ;
; 1.552  ; vga_driver:inst4|hcount[0]         ; vga_driver:inst4|hcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.555  ; mem_test:inst5|state.data_state    ; mem_test:inst5|inbuf[0]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.841      ;
; 1.557  ; vga_driver:inst4|hcount[5]         ; vga_driver:inst4|hcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.843      ;
+--------+------------------------------------+------------------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'mem_test:inst5|bitcount[0]'                                                                                                                   ;
+--------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                  ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; -2.617 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[1] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 0.500        ; -1.121     ; 0.838      ;
; -2.097 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[0] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 1.000        ; -1.101     ; 0.838      ;
; -2.088 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[2] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 1.000        ; -1.093     ; 0.834      ;
+--------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'mem_test:inst5|bitcount[0]'                                                                                                                   ;
+-------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                  ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 1.927 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[2] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 0.000        ; -1.093     ; 0.834      ;
; 1.939 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[0] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 0.000        ; -1.101     ; 0.838      ;
; 2.459 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[1] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; -0.500       ; -1.121     ; 0.838      ;
+-------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.address_state ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.address_state ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.data_state    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.data_state    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.idle_state    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.idle_state    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.opcode_state  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.opcode_state  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_blue           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_blue           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_green          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_green          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_h_sync         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_h_sync         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_red            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_red            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_v_sync         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_v_sync         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[9]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'mem_test:inst5|bitcount[0]'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Equal2~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Equal2~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Equal2~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Equal2~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Selector4~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Selector4~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Selector4~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Selector4~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|bitcount[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|bitcount[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|inbuf0[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|inbuf0[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; mem_test:inst5|inbuf0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; mem_test:inst5|inbuf0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[2]  ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; reset     ; gen25mhz:inst1|count[0]    ; 2.467 ; 2.467 ; Rise       ; gen25mhz:inst1|count[0]    ;
; so        ; mem_test:inst5|bitcount[0] ; 7.414 ; 7.414 ; Rise       ; mem_test:inst5|bitcount[0] ;
; so        ; mem_test:inst5|bitcount[0] ; 7.433 ; 7.433 ; Fall       ; mem_test:inst5|bitcount[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; reset     ; gen25mhz:inst1|count[0]    ; -0.081 ; -0.081 ; Rise       ; gen25mhz:inst1|count[0]    ;
; so        ; mem_test:inst5|bitcount[0] ; -6.242 ; -6.242 ; Rise       ; mem_test:inst5|bitcount[0] ;
; so        ; mem_test:inst5|bitcount[0] ; -6.275 ; -6.275 ; Fall       ; mem_test:inst5|bitcount[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cs        ; gen25mhz:inst1|count[0] ; 7.424 ; 7.424 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 8.856 ; 8.856 ; Rise       ; gen25mhz:inst1|count[0] ;
; si        ; gen25mhz:inst1|count[0] ; 9.810 ; 9.810 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_b[*]  ; gen25mhz:inst1|count[0] ; 8.662 ; 8.662 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[0] ; gen25mhz:inst1|count[0] ; 7.846 ; 7.846 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[1] ; gen25mhz:inst1|count[0] ; 8.662 ; 8.662 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[2] ; gen25mhz:inst1|count[0] ; 8.408 ; 8.408 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[3] ; gen25mhz:inst1|count[0] ; 8.368 ; 8.368 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_g[*]  ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[0] ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[1] ; gen25mhz:inst1|count[0] ; 8.665 ; 8.665 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[2] ; gen25mhz:inst1|count[0] ; 9.005 ; 9.005 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[3] ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_hsync ; gen25mhz:inst1|count[0] ; 7.855 ; 7.855 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_r[*]  ; gen25mhz:inst1|count[0] ; 9.317 ; 9.317 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[0] ; gen25mhz:inst1|count[0] ; 9.066 ; 9.066 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[1] ; gen25mhz:inst1|count[0] ; 9.317 ; 9.317 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[2] ; gen25mhz:inst1|count[0] ; 9.314 ; 9.314 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[3] ; gen25mhz:inst1|count[0] ; 9.284 ; 9.284 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_vsync ; gen25mhz:inst1|count[0] ; 8.112 ; 8.112 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 6.836 ; 6.836 ; Fall       ; gen25mhz:inst1|count[0] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cs        ; gen25mhz:inst1|count[0] ; 7.424 ; 7.424 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 6.836 ; 6.836 ; Rise       ; gen25mhz:inst1|count[0] ;
; si        ; gen25mhz:inst1|count[0] ; 8.865 ; 8.865 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_b[*]  ; gen25mhz:inst1|count[0] ; 7.846 ; 7.846 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[0] ; gen25mhz:inst1|count[0] ; 7.846 ; 7.846 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[1] ; gen25mhz:inst1|count[0] ; 8.662 ; 8.662 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[2] ; gen25mhz:inst1|count[0] ; 8.408 ; 8.408 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[3] ; gen25mhz:inst1|count[0] ; 8.368 ; 8.368 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_g[*]  ; gen25mhz:inst1|count[0] ; 8.665 ; 8.665 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[0] ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[1] ; gen25mhz:inst1|count[0] ; 8.665 ; 8.665 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[2] ; gen25mhz:inst1|count[0] ; 9.005 ; 9.005 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[3] ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_hsync ; gen25mhz:inst1|count[0] ; 7.855 ; 7.855 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_r[*]  ; gen25mhz:inst1|count[0] ; 9.066 ; 9.066 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[0] ; gen25mhz:inst1|count[0] ; 9.066 ; 9.066 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[1] ; gen25mhz:inst1|count[0] ; 9.317 ; 9.317 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[2] ; gen25mhz:inst1|count[0] ; 9.314 ; 9.314 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[3] ; gen25mhz:inst1|count[0] ; 9.284 ; 9.284 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_vsync ; gen25mhz:inst1|count[0] ; 8.112 ; 8.112 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 6.836 ; 6.836 ; Fall       ; gen25mhz:inst1|count[0] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; gen25mhz:inst1|count[0] ; -0.686 ; -18.954       ;
; clock_50mhz             ; 2.117  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock_50mhz             ; -1.737 ; -1.737        ;
; gen25mhz:inst1|count[0] ; -1.448 ; -4.653        ;
+-------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Recovery Summary                         ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; mem_test:inst5|bitcount[0] ; -1.261 ; -2.814        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Removal Summary                         ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; mem_test:inst5|bitcount[0] ; 1.372 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clock_50mhz                ; -1.380 ; -2.380        ;
; gen25mhz:inst1|count[0]    ; -0.500 ; -44.000       ;
; mem_test:inst5|bitcount[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen25mhz:inst1|count[0]'                                                                                                                           ;
+--------+------------------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                    ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; mem_test:inst5|clkcount[6]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.718      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.670 ; mem_test:inst5|clkcount[5]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.702      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.656 ; mem_test:inst5|clkcount[9]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.688      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; mem_test:inst5|clkcount[7]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.665      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.618 ; mem_test:inst5|clkcount[2]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.650      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; mem_test:inst5|clkcount[3]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.618      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.536 ; mem_test:inst5|clkcount[1]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.568      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.475 ; vga_driver:inst4|hcount[7]         ; vga_driver:inst4|vcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.506      ;
; -0.463 ; mem_test:inst5|state.address_state ; mem_test:inst5|bitcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.657     ; 0.838      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[8] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; mem_test:inst5|clkcount[8]         ; mem_test:inst5|clkcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; 0.000      ; 1.487      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[1] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[2] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[3] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[4] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[5] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[6] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[7] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
; -0.434 ; vga_driver:inst4|hcount[3]         ; vga_driver:inst4|vcount[9] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; 1.000        ; -0.001     ; 1.465      ;
+--------+------------------------------------+----------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                            ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 2.117 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.500        ; 1.811      ; 0.367      ;
; 2.617 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 1.000        ; 1.811      ; 0.367      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.737 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.000        ; 1.811      ; 0.367      ;
; -1.237 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; -0.500       ; 1.811      ; 0.367      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen25mhz:inst1|count[0]'                                                                                                                                      ;
+--------+-----------------------------------+------------------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.448 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.522      ; 0.367      ;
; -0.948 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|bitcount[0]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 1.522      ; 0.367      ;
; -0.946 ; mem_test:inst5|inbuf0[2]          ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.011      ; 0.217      ;
; -0.872 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.522      ; 0.943      ;
; -0.796 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.522      ; 1.019      ;
; -0.759 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.528      ; 1.062      ;
; -0.748 ; mem_test:inst5|inbuf0[0]          ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 1.008      ; 0.412      ;
; -0.628 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 0.000        ; 0.871      ; 0.536      ;
; -0.372 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|inbuf[0]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 1.522      ; 0.943      ;
; -0.296 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|inbuf[2]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 1.522      ; 1.019      ;
; -0.271 ; mem_test:inst5|bitcount[1]        ; mem_test:inst5|bitcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.651      ; 0.532      ;
; -0.259 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 1.528      ; 1.062      ;
; -0.128 ; mem_test:inst5|bitcount[0]        ; mem_test:inst5|bitcount[1]         ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 0.871      ; 0.536      ;
; -0.122 ; mem_test:inst5|inbuf0[1]          ; mem_test:inst5|inbuf[1]            ; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; -0.500       ; 0.999      ; 0.529      ;
; 0.090  ; mem_test:inst5|bitcount[1]        ; mem_test:inst5|inbuf[0]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.651      ; 0.893      ;
; 0.097  ; mem_test:inst5|bitcount[1]        ; mem_test:inst5|inbuf[2]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.651      ; 0.900      ;
; 0.203  ; mem_test:inst5|bitcount[1]        ; mem_test:inst5|inbuf[1]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.657      ; 1.012      ;
; 0.215  ; mem_test:inst5|bitcount[1]        ; mem_test:inst5|bitcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; vga_driver:inst4|in_v_sync        ; vga_driver:inst4|in_v_sync         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; mem_test:inst5|state.opcode_state ; mem_test:inst5|state.opcode_state  ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; mem_test:inst5|state.data_state   ; mem_test:inst5|state.data_state    ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; mem_test:inst5|inbuf[0]           ; mem_test:inst5|inbuf[0]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; mem_test:inst5|inbuf[2]           ; mem_test:inst5|inbuf[2]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; mem_test:inst5|inbuf[1]           ; mem_test:inst5|inbuf[1]            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.250  ; vga_driver:inst4|hcount[9]        ; vga_driver:inst4|hcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.253  ; vga_driver:inst4|vcount[9]        ; vga_driver:inst4|vcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.311  ; mem_test:inst5|state.opcode_state ; mem_test:inst5|state.address_state ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.463      ;
; 0.363  ; mem_test:inst5|clkcount[1]        ; mem_test:inst5|clkcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; vga_driver:inst4|hcount[8]        ; vga_driver:inst4|hcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; vga_driver:inst4|vcount[3]        ; vga_driver:inst4|vcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; vga_driver:inst4|vcount[5]        ; vga_driver:inst4|vcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; mem_test:inst5|clkcount[6]        ; mem_test:inst5|clkcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; mem_test:inst5|clkcount[8]        ; mem_test:inst5|clkcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; vga_driver:inst4|hcount[4]        ; vga_driver:inst4|hcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; vga_driver:inst4|vcount[7]        ; vga_driver:inst4|vcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; vga_driver:inst4|vcount[8]        ; vga_driver:inst4|vcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; vga_driver:inst4|hcount[6]        ; vga_driver:inst4|hcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374  ; mem_test:inst5|clkcount[0]        ; mem_test:inst5|clkcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; mem_test:inst5|clkcount[2]        ; mem_test:inst5|clkcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; mem_test:inst5|clkcount[5]        ; mem_test:inst5|clkcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; vga_driver:inst4|vcount[0]        ; vga_driver:inst4|vcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; mem_test:inst5|clkcount[3]        ; mem_test:inst5|clkcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; mem_test:inst5|clkcount[9]        ; mem_test:inst5|clkcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; mem_test:inst5|clkcount[7]        ; mem_test:inst5|clkcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.383  ; vga_driver:inst4|vcount[2]        ; vga_driver:inst4|vcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385  ; vga_driver:inst4|hcount[0]        ; vga_driver:inst4|hcount[0]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; vga_driver:inst4|hcount[1]        ; vga_driver:inst4|hcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; vga_driver:inst4|vcount[4]        ; vga_driver:inst4|vcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; vga_driver:inst4|vcount[6]        ; vga_driver:inst4|vcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387  ; vga_driver:inst4|hcount[5]        ; vga_driver:inst4|hcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388  ; vga_driver:inst4|hcount[3]        ; vga_driver:inst4|hcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.390  ; vga_driver:inst4|hcount[7]        ; vga_driver:inst4|hcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.542      ;
; 0.417  ; mem_test:inst5|inbuf[0]           ; vga_driver:inst4|in_red            ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.005      ; 0.574      ;
; 0.421  ; mem_test:inst5|inbuf[2]           ; vga_driver:inst4|in_blue           ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.005      ; 0.578      ;
; 0.443  ; vga_driver:inst4|hcount[2]        ; vga_driver:inst4|hcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.443  ; vga_driver:inst4|vcount[1]        ; vga_driver:inst4|vcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.457  ; mem_test:inst5|clkcount[4]        ; mem_test:inst5|clkcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.609      ;
; 0.501  ; mem_test:inst5|clkcount[1]        ; mem_test:inst5|clkcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; vga_driver:inst4|hcount[8]        ; vga_driver:inst4|hcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; mem_test:inst5|clkcount[8]        ; mem_test:inst5|clkcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; mem_test:inst5|clkcount[6]        ; mem_test:inst5|clkcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; vga_driver:inst4|vcount[3]        ; vga_driver:inst4|vcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; vga_driver:inst4|vcount[5]        ; vga_driver:inst4|vcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.506  ; vga_driver:inst4|hcount[4]        ; vga_driver:inst4|hcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.507  ; vga_driver:inst4|vcount[8]        ; vga_driver:inst4|vcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; vga_driver:inst4|vcount[7]        ; vga_driver:inst4|vcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508  ; vga_driver:inst4|hcount[6]        ; vga_driver:inst4|hcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.514  ; mem_test:inst5|clkcount[0]        ; mem_test:inst5|clkcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; mem_test:inst5|clkcount[2]        ; mem_test:inst5|clkcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; mem_test:inst5|clkcount[5]        ; mem_test:inst5|clkcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.518  ; vga_driver:inst4|vcount[0]        ; vga_driver:inst4|vcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519  ; mem_test:inst5|clkcount[3]        ; mem_test:inst5|clkcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.521  ; mem_test:inst5|clkcount[7]        ; mem_test:inst5|clkcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.523  ; vga_driver:inst4|vcount[2]        ; vga_driver:inst4|vcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.525  ; vga_driver:inst4|hcount[0]        ; vga_driver:inst4|hcount[1]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525  ; vga_driver:inst4|hcount[1]        ; vga_driver:inst4|hcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.526  ; vga_driver:inst4|vcount[4]        ; vga_driver:inst4|vcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.526  ; vga_driver:inst4|vcount[6]        ; vga_driver:inst4|vcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527  ; vga_driver:inst4|hcount[5]        ; vga_driver:inst4|hcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528  ; vga_driver:inst4|hcount[3]        ; vga_driver:inst4|hcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; vga_driver:inst4|hcount[7]        ; vga_driver:inst4|hcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.536  ; mem_test:inst5|clkcount[1]        ; mem_test:inst5|clkcount[3]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.539  ; mem_test:inst5|clkcount[6]        ; mem_test:inst5|clkcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; vga_driver:inst4|vcount[3]        ; vga_driver:inst4|vcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; vga_driver:inst4|vcount[5]        ; vga_driver:inst4|vcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.541  ; vga_driver:inst4|hcount[4]        ; vga_driver:inst4|hcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; vga_driver:inst4|vcount[7]        ; vga_driver:inst4|vcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; vga_driver:inst4|hcount[6]        ; vga_driver:inst4|hcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.549  ; mem_test:inst5|clkcount[0]        ; mem_test:inst5|clkcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; mem_test:inst5|clkcount[2]        ; mem_test:inst5|clkcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; mem_test:inst5|clkcount[5]        ; mem_test:inst5|clkcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.556  ; mem_test:inst5|clkcount[7]        ; mem_test:inst5|clkcount[9]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.558  ; mem_test:inst5|inbuf[1]           ; vga_driver:inst4|in_green          ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; -0.001     ; 0.709      ;
; 0.558  ; vga_driver:inst4|vcount[0]        ; vga_driver:inst4|in_v_sync         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 0.711      ;
; 0.558  ; vga_driver:inst4|vcount[2]        ; vga_driver:inst4|vcount[4]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560  ; vga_driver:inst4|hcount[0]        ; vga_driver:inst4|hcount[2]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561  ; vga_driver:inst4|vcount[4]        ; vga_driver:inst4|vcount[6]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; vga_driver:inst4|vcount[6]        ; vga_driver:inst4|vcount[8]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562  ; vga_driver:inst4|hcount[5]        ; vga_driver:inst4|hcount[7]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563  ; vga_driver:inst4|hcount[3]        ; vga_driver:inst4|hcount[5]         ; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.715      ;
+--------+-----------------------------------+------------------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'mem_test:inst5|bitcount[0]'                                                                                                                   ;
+--------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                  ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; -1.261 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[1] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 0.500        ; -0.993     ; 0.365      ;
; -0.778 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[2] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 1.000        ; -1.011     ; 0.361      ;
; -0.775 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[0] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 1.000        ; -1.008     ; 0.365      ;
+--------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'mem_test:inst5|bitcount[0]'                                                                                                                   ;
+-------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                  ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 1.372 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[2] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 0.000        ; -1.011     ; 0.361      ;
; 1.373 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[0] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 0.000        ; -1.008     ; 0.365      ;
; 1.858 ; mem_test:inst5|state.data_state ; mem_test:inst5|inbuf0[1] ; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; -0.500       ; -0.993     ; 0.365      ;
+-------+---------------------------------+--------------------------+-------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|bitcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|clkcount[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|inbuf[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.address_state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.address_state ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.data_state    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.data_state    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.idle_state    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.idle_state    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.opcode_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; mem_test:inst5|state.opcode_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|hcount[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_blue           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_blue           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_green          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_green          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_h_sync         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_h_sync         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_red            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_red            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_v_sync         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|in_v_sync         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; vga_driver:inst4|vcount[9]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst1|count[0]~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; inst4|hcount[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'mem_test:inst5|bitcount[0]'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Decoder0~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Equal2~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Equal2~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Equal2~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Equal2~0|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Selector4~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|Selector4~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Selector4~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|Selector4~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|bitcount[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|bitcount[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[0]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|inbuf0[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; inst5|inbuf0[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; inst5|inbuf0[2]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Fall       ; mem_test:inst5|inbuf0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Fall       ; mem_test:inst5|inbuf0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_test:inst5|bitcount[0] ; Rise       ; mem_test:inst5|inbuf0[2]  ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; reset     ; gen25mhz:inst1|count[0]    ; 0.513 ; 0.513 ; Rise       ; gen25mhz:inst1|count[0]    ;
; so        ; mem_test:inst5|bitcount[0] ; 3.851 ; 3.851 ; Rise       ; mem_test:inst5|bitcount[0] ;
; so        ; mem_test:inst5|bitcount[0] ; 3.835 ; 3.835 ; Fall       ; mem_test:inst5|bitcount[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; reset     ; gen25mhz:inst1|count[0]    ; 0.388  ; 0.388  ; Rise       ; gen25mhz:inst1|count[0]    ;
; so        ; mem_test:inst5|bitcount[0] ; -3.445 ; -3.445 ; Rise       ; mem_test:inst5|bitcount[0] ;
; so        ; mem_test:inst5|bitcount[0] ; -3.432 ; -3.432 ; Fall       ; mem_test:inst5|bitcount[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cs        ; gen25mhz:inst1|count[0] ; 3.835 ; 3.835 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 4.346 ; 4.346 ; Rise       ; gen25mhz:inst1|count[0] ;
; si        ; gen25mhz:inst1|count[0] ; 4.701 ; 4.701 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_b[*]  ; gen25mhz:inst1|count[0] ; 4.394 ; 4.394 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[0] ; gen25mhz:inst1|count[0] ; 4.111 ; 4.111 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[1] ; gen25mhz:inst1|count[0] ; 4.394 ; 4.394 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[2] ; gen25mhz:inst1|count[0] ; 4.316 ; 4.316 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[3] ; gen25mhz:inst1|count[0] ; 4.276 ; 4.276 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_g[*]  ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[0] ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[1] ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[2] ; gen25mhz:inst1|count[0] ; 4.499 ; 4.499 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[3] ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_hsync ; gen25mhz:inst1|count[0] ; 4.096 ; 4.096 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_r[*]  ; gen25mhz:inst1|count[0] ; 4.618 ; 4.618 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[0] ; gen25mhz:inst1|count[0] ; 4.529 ; 4.529 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[1] ; gen25mhz:inst1|count[0] ; 4.613 ; 4.613 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[2] ; gen25mhz:inst1|count[0] ; 4.618 ; 4.618 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[3] ; gen25mhz:inst1|count[0] ; 4.588 ; 4.588 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_vsync ; gen25mhz:inst1|count[0] ; 4.136 ; 4.136 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 2.933 ; 2.933 ; Fall       ; gen25mhz:inst1|count[0] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cs        ; gen25mhz:inst1|count[0] ; 3.835 ; 3.835 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 2.933 ; 2.933 ; Rise       ; gen25mhz:inst1|count[0] ;
; si        ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_b[*]  ; gen25mhz:inst1|count[0] ; 4.111 ; 4.111 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[0] ; gen25mhz:inst1|count[0] ; 4.111 ; 4.111 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[1] ; gen25mhz:inst1|count[0] ; 4.394 ; 4.394 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[2] ; gen25mhz:inst1|count[0] ; 4.316 ; 4.316 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[3] ; gen25mhz:inst1|count[0] ; 4.276 ; 4.276 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_g[*]  ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[0] ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[1] ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[2] ; gen25mhz:inst1|count[0] ; 4.499 ; 4.499 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[3] ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_hsync ; gen25mhz:inst1|count[0] ; 4.096 ; 4.096 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_r[*]  ; gen25mhz:inst1|count[0] ; 4.529 ; 4.529 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[0] ; gen25mhz:inst1|count[0] ; 4.529 ; 4.529 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[1] ; gen25mhz:inst1|count[0] ; 4.613 ; 4.613 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[2] ; gen25mhz:inst1|count[0] ; 4.618 ; 4.618 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[3] ; gen25mhz:inst1|count[0] ; 4.588 ; 4.588 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_vsync ; gen25mhz:inst1|count[0] ; 4.136 ; 4.136 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 2.933 ; 2.933 ; Fall       ; gen25mhz:inst1|count[0] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -3.279   ; -3.627 ; -2.617   ; 1.372   ; -1.631              ;
;  clock_50mhz                ; 2.117    ; -3.627 ; N/A      ; N/A     ; -1.631              ;
;  gen25mhz:inst1|count[0]    ; -3.279   ; -2.303 ; N/A      ; N/A     ; -0.611              ;
;  mem_test:inst5|bitcount[0] ; N/A      ; N/A    ; -2.617   ; 1.372   ; 0.500               ;
; Design-wide TNS             ; -114.909 ; -8.885 ; -6.802   ; 0.0     ; -56.621             ;
;  clock_50mhz                ; 0.000    ; -3.627 ; N/A      ; N/A     ; -2.853              ;
;  gen25mhz:inst1|count[0]    ; -114.909 ; -5.258 ; N/A      ; N/A     ; -53.768             ;
;  mem_test:inst5|bitcount[0] ; N/A      ; N/A    ; -6.802   ; 0.000   ; 0.000               ;
+-----------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; reset     ; gen25mhz:inst1|count[0]    ; 2.467 ; 2.467 ; Rise       ; gen25mhz:inst1|count[0]    ;
; so        ; mem_test:inst5|bitcount[0] ; 7.414 ; 7.414 ; Rise       ; mem_test:inst5|bitcount[0] ;
; so        ; mem_test:inst5|bitcount[0] ; 7.433 ; 7.433 ; Fall       ; mem_test:inst5|bitcount[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; reset     ; gen25mhz:inst1|count[0]    ; 0.388  ; 0.388  ; Rise       ; gen25mhz:inst1|count[0]    ;
; so        ; mem_test:inst5|bitcount[0] ; -3.445 ; -3.445 ; Rise       ; mem_test:inst5|bitcount[0] ;
; so        ; mem_test:inst5|bitcount[0] ; -3.432 ; -3.432 ; Fall       ; mem_test:inst5|bitcount[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cs        ; gen25mhz:inst1|count[0] ; 7.424 ; 7.424 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 8.856 ; 8.856 ; Rise       ; gen25mhz:inst1|count[0] ;
; si        ; gen25mhz:inst1|count[0] ; 9.810 ; 9.810 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_b[*]  ; gen25mhz:inst1|count[0] ; 8.662 ; 8.662 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[0] ; gen25mhz:inst1|count[0] ; 7.846 ; 7.846 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[1] ; gen25mhz:inst1|count[0] ; 8.662 ; 8.662 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[2] ; gen25mhz:inst1|count[0] ; 8.408 ; 8.408 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[3] ; gen25mhz:inst1|count[0] ; 8.368 ; 8.368 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_g[*]  ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[0] ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[1] ; gen25mhz:inst1|count[0] ; 8.665 ; 8.665 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[2] ; gen25mhz:inst1|count[0] ; 9.005 ; 9.005 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[3] ; gen25mhz:inst1|count[0] ; 9.012 ; 9.012 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_hsync ; gen25mhz:inst1|count[0] ; 7.855 ; 7.855 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_r[*]  ; gen25mhz:inst1|count[0] ; 9.317 ; 9.317 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[0] ; gen25mhz:inst1|count[0] ; 9.066 ; 9.066 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[1] ; gen25mhz:inst1|count[0] ; 9.317 ; 9.317 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[2] ; gen25mhz:inst1|count[0] ; 9.314 ; 9.314 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[3] ; gen25mhz:inst1|count[0] ; 9.284 ; 9.284 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_vsync ; gen25mhz:inst1|count[0] ; 8.112 ; 8.112 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 6.836 ; 6.836 ; Fall       ; gen25mhz:inst1|count[0] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; cs        ; gen25mhz:inst1|count[0] ; 3.835 ; 3.835 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 2.933 ; 2.933 ; Rise       ; gen25mhz:inst1|count[0] ;
; si        ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_b[*]  ; gen25mhz:inst1|count[0] ; 4.111 ; 4.111 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[0] ; gen25mhz:inst1|count[0] ; 4.111 ; 4.111 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[1] ; gen25mhz:inst1|count[0] ; 4.394 ; 4.394 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[2] ; gen25mhz:inst1|count[0] ; 4.316 ; 4.316 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_b[3] ; gen25mhz:inst1|count[0] ; 4.276 ; 4.276 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_g[*]  ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[0] ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[1] ; gen25mhz:inst1|count[0] ; 4.355 ; 4.355 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[2] ; gen25mhz:inst1|count[0] ; 4.499 ; 4.499 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_g[3] ; gen25mhz:inst1|count[0] ; 4.504 ; 4.504 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_hsync ; gen25mhz:inst1|count[0] ; 4.096 ; 4.096 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_r[*]  ; gen25mhz:inst1|count[0] ; 4.529 ; 4.529 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[0] ; gen25mhz:inst1|count[0] ; 4.529 ; 4.529 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[1] ; gen25mhz:inst1|count[0] ; 4.613 ; 4.613 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[2] ; gen25mhz:inst1|count[0] ; 4.618 ; 4.618 ; Rise       ; gen25mhz:inst1|count[0] ;
;  vga_r[3] ; gen25mhz:inst1|count[0] ; 4.588 ; 4.588 ; Rise       ; gen25mhz:inst1|count[0] ;
; vga_vsync ; gen25mhz:inst1|count[0] ; 4.136 ; 4.136 ; Rise       ; gen25mhz:inst1|count[0] ;
; sck       ; gen25mhz:inst1|count[0] ; 2.933 ; 2.933 ; Fall       ; gen25mhz:inst1|count[0] ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                  ;
+----------------------------+-------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+-------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0]    ; clock_50mhz             ; 1        ; 1        ; 0        ; 0        ;
; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 1088     ; 0        ; 0        ; 0        ;
; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 9        ; 8        ; 0        ; 0        ;
+----------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                   ;
+----------------------------+-------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+-------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0]    ; clock_50mhz             ; 1        ; 1        ; 0        ; 0        ;
; gen25mhz:inst1|count[0]    ; gen25mhz:inst1|count[0] ; 1088     ; 0        ; 0        ; 0        ;
; mem_test:inst5|bitcount[0] ; gen25mhz:inst1|count[0] ; 9        ; 8        ; 0        ; 0        ;
+----------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+-------------------------+----------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+----------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 2        ; 0        ; 1        ; 0        ;
+-------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+-------------------------+----------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+----------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0] ; mem_test:inst5|bitcount[0] ; 2        ; 0        ; 1        ; 0        ;
+-------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 02 16:31:56 2021
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen25mhz:inst1|count[0] gen25mhz:inst1|count[0]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
    Info (332105): create_clock -period 1.000 -name mem_test:inst5|bitcount[0] mem_test:inst5|bitcount[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.279      -114.909 gen25mhz:inst1|count[0] 
    Info (332119):     3.879         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -3.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.627        -3.627 clock_50mhz 
    Info (332119):    -2.303        -5.258 gen25mhz:inst1|count[0] 
Info (332146): Worst-case recovery slack is -2.617
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.617        -6.802 mem_test:inst5|bitcount[0] 
Info (332146): Worst-case removal slack is 1.927
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.927         0.000 mem_test:inst5|bitcount[0] 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -2.853 clock_50mhz 
    Info (332119):    -0.611       -53.768 gen25mhz:inst1|count[0] 
    Info (332119):     0.500         0.000 mem_test:inst5|bitcount[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.686       -18.954 gen25mhz:inst1|count[0] 
    Info (332119):     2.117         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.737
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.737        -1.737 clock_50mhz 
    Info (332119):    -1.448        -4.653 gen25mhz:inst1|count[0] 
Info (332146): Worst-case recovery slack is -1.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.261        -2.814 mem_test:inst5|bitcount[0] 
Info (332146): Worst-case removal slack is 1.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.372         0.000 mem_test:inst5|bitcount[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50mhz 
    Info (332119):    -0.500       -44.000 gen25mhz:inst1|count[0] 
    Info (332119):     0.500         0.000 mem_test:inst5|bitcount[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Thu Dec 02 16:31:57 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


