TimeQuest Timing Analyzer report for SineWaveGenerator
Thu Feb 23 15:11:16 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 15. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 16. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 17. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 18. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 19. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 20. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 21. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 22. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 23. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 24. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 25. Slow 1200mV 85C Model Hold: 'clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'clk'
 45. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 46. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 47. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 48. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 49. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 50. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 51. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 52. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 53. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 54. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 55. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 56. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 57. Slow 1200mV 0C Model Hold: 'clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Slow 1200mV 0C Model Metastability Report
 70. Fast 1200mV 0C Model Setup Summary
 71. Fast 1200mV 0C Model Hold Summary
 72. Fast 1200mV 0C Model Recovery Summary
 73. Fast 1200mV 0C Model Removal Summary
 74. Fast 1200mV 0C Model Minimum Pulse Width Summary
 75. Fast 1200mV 0C Model Setup: 'clk'
 76. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 77. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 78. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 79. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 80. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 81. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 82. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 83. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 84. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 85. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 86. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 87. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 88. Fast 1200mV 0C Model Hold: 'clk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 96. Clock to Output Times
 97. Minimum Clock to Output Times
 98. Propagation Delay
 99. Minimum Propagation Delay
100. Fast 1200mV 0C Model Metastability Report
101. Multicorner Timing Analysis Summary
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Board Trace Model Assignments
107. Input Transition Times
108. Slow Corner Signal Integrity Metrics
109. Fast Corner Signal Integrity Metrics
110. Setup Transfers
111. Hold Transfers
112. Report TCCS
113. Report RSKM
114. Unconstrained Paths
115. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------+
; Clock Name                                                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                 ;
+---------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------+
; clk                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                 ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk } ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk }  ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk } ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk }  ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk } ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk }  ;
+---------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; 339.56 MHz ; 250.0 MHz       ; clk                                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 513.35 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 558.97 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 572.41 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 587.89 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 588.58 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 588.93 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                          ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -1.945 ; -56.433       ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.948 ; -4.218        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.789 ; -4.246        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -0.747 ; -3.996        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -0.701 ; -3.359        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -0.699 ; -3.380        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -0.698 ; -3.567        ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                          ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.361 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.362 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.362 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.362 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.362 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.362 ; 0.000         ;
; clk                                                                 ; 0.394 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                            ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -3.000 ; -38.000       ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+---------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.879      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.904 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.838      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.889 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.887 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.882 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.816      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.453     ; 2.397      ;
; -1.807 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.349      ;
; -1.803 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.737      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.782 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.716      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.695      ;
; -1.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.696      ;
; -1.758 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.692      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.948 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.424     ; 1.519      ;
; -0.780 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.714      ;
; -0.716 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 1.635      ;
; -0.703 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.637      ;
; -0.664 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.598      ;
; -0.647 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.581      ;
; -0.620 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.554      ;
; -0.600 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 1.519      ;
; -0.594 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 1.513      ;
; -0.587 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.548 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.830      ;
; -0.531 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.813      ;
; -0.505 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.439      ;
; -0.504 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.438      ;
; -0.471 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.753      ;
; -0.468 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.415 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.697      ;
; -0.388 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.670      ;
; -0.352 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.634      ;
; -0.349 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.273 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.555      ;
; -0.236 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.518      ;
; -0.234 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.168      ;
; -0.233 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.515      ;
; -0.233 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.515      ;
; -0.156 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.438      ;
; -0.117 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.399      ;
; -0.116 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.398      ;
; -0.075 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.009      ;
; -0.074 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.008      ;
; -0.072 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.006      ;
; -0.064 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.983      ;
; -0.064 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.983      ;
; -0.051 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; 0.071  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.848      ;
; 0.275  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.789 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.723      ;
; -0.763 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.697      ;
; -0.703 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.637      ;
; -0.673 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.607      ;
; -0.647 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.581      ;
; -0.620 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.554      ;
; -0.600 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.519      ;
; -0.587 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.585 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.519      ;
; -0.584 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.518      ;
; -0.581 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.557 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.839      ;
; -0.531 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.813      ;
; -0.504 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.438      ;
; -0.496 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.430      ;
; -0.471 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.753      ;
; -0.468 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.451 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.385      ;
; -0.388 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.670      ;
; -0.353 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.635      ;
; -0.352 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.634      ;
; -0.349 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.264 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.546      ;
; -0.243 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.177      ;
; -0.231 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.513      ;
; -0.219 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.501      ;
; -0.147 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.429      ;
; -0.103 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.385      ;
; -0.072 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.006      ;
; -0.069 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.988      ;
; -0.066 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.000      ;
; -0.065 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.999      ;
; -0.064 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.983      ;
; -0.051 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.049 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.983      ;
; 0.275  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.747 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.681      ;
; -0.725 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.659      ;
; -0.700 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.634      ;
; -0.631 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.565      ;
; -0.616 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.550      ;
; -0.609 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.543      ;
; -0.590 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.509      ;
; -0.584 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.518      ;
; -0.582 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.516      ;
; -0.581 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.578 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.512      ;
; -0.515 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.797      ;
; -0.500 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.434      ;
; -0.493 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.775      ;
; -0.492 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.426      ;
; -0.468 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.750      ;
; -0.465 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.399      ;
; -0.453 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.387      ;
; -0.384 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.666      ;
; -0.350 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.632      ;
; -0.349 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.346 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.628      ;
; -0.260 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.542      ;
; -0.228 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.510      ;
; -0.221 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.503      ;
; -0.201 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.135      ;
; -0.145 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.427      ;
; -0.107 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.389      ;
; -0.068 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.002      ;
; -0.061 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.995      ;
; -0.060 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.994      ;
; -0.055 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.974      ;
; -0.048 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.982      ;
; -0.047 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.981      ;
; 0.220  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.699      ;
; 0.275  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.701 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.634      ;
; -0.626 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.559      ;
; -0.617 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.550      ;
; -0.590 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 1.509      ;
; -0.585 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.584 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.583 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.582 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.579 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.512      ;
; -0.510 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.443      ;
; -0.501 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.434      ;
; -0.493 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.426      ;
; -0.468 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.468 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.750      ;
; -0.466 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.399      ;
; -0.455 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.388      ;
; -0.393 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.675      ;
; -0.384 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.666      ;
; -0.351 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.633      ;
; -0.350 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.632      ;
; -0.349 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.346 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.628      ;
; -0.260 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.542      ;
; -0.228 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.510      ;
; -0.222 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.504      ;
; -0.145 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.427      ;
; -0.107 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.389      ;
; -0.080 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.013      ;
; -0.069 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.002      ;
; -0.062 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.995      ;
; -0.061 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.994      ;
; -0.055 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.974      ;
; -0.049 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.982      ;
; -0.048 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.981      ;
; 0.143  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.776      ;
; 0.274  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.699 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.633      ;
; -0.622 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.556      ;
; -0.621 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.555      ;
; -0.614 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.533      ;
; -0.587 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.585 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.519      ;
; -0.583 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.517      ;
; -0.581 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.577 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.511      ;
; -0.506 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.440      ;
; -0.505 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.439      ;
; -0.504 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.438      ;
; -0.469 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.403      ;
; -0.468 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.749      ;
; -0.468 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.465 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.399      ;
; -0.391 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.672      ;
; -0.390 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.671      ;
; -0.356 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.637      ;
; -0.354 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.635      ;
; -0.350 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.631      ;
; -0.346 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.627      ;
; -0.273 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.554      ;
; -0.237 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.518      ;
; -0.234 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.515      ;
; -0.209 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.490      ;
; -0.159 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.286      ; 1.440      ;
; -0.124 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.058      ;
; -0.111 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.030      ;
; -0.078 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.997      ;
; -0.076 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.010      ;
; -0.073 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.007      ;
; -0.072 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.006      ;
; -0.051 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.048 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.982      ;
; 0.275  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.698 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.632      ;
; -0.697 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.631      ;
; -0.697 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.631      ;
; -0.691 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.625      ;
; -0.623 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.557      ;
; -0.617 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.551      ;
; -0.584 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.518      ;
; -0.582 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.516      ;
; -0.581 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.581 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.578 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.512      ;
; -0.575 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.509      ;
; -0.571 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.505      ;
; -0.507 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.441      ;
; -0.501 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.435      ;
; -0.492 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.426      ;
; -0.466 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.747      ;
; -0.466 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.400      ;
; -0.465 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.399      ;
; -0.455 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.389      ;
; -0.452 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.386      ;
; -0.392 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.673      ;
; -0.386 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.667      ;
; -0.353 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.634      ;
; -0.261 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.542      ;
; -0.230 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.511      ;
; -0.151 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.432      ;
; -0.077 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.011      ;
; -0.069 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.003      ;
; -0.068 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 1.002      ;
; -0.060 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.994      ;
; -0.049 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.983      ;
; -0.046 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.980      ;
; -0.041 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.975      ;
; 0.142  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.075     ; 0.778      ;
; 0.275  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.361 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.421 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.654      ;
; 0.486 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.068      ;
; 0.488 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.070      ;
; 0.544 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.777      ;
; 0.561 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.781      ;
; 0.569 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.581 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.800      ;
; 0.587 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.806      ;
; 0.591 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.173      ;
; 0.593 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.175      ;
; 0.597 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.179      ;
; 0.599 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.181      ;
; 0.703 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.285      ;
; 0.705 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.287      ;
; 0.720 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.302      ;
; 0.722 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.304      ;
; 0.722 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.304      ;
; 0.724 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.306      ;
; 0.819 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 1.052      ;
; 0.844 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.063      ;
; 0.848 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.067      ;
; 0.850 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.069      ;
; 0.859 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.954 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.173      ;
; 0.956 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.971 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.190      ;
; 0.973 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.537 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.117      ;
; 0.539 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.119      ;
; 0.567 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.800      ;
; 0.571 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.574 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.792      ;
; 0.576 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.794      ;
; 0.581 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.814      ;
; 0.585 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.803      ;
; 0.586 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.804      ;
; 0.596 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.176      ;
; 0.598 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.178      ;
; 0.612 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.830      ;
; 0.613 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.193      ;
; 0.615 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.195      ;
; 0.706 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.286      ;
; 0.708 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.288      ;
; 0.722 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.302      ;
; 0.724 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.304      ;
; 0.725 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.305      ;
; 0.727 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.307      ;
; 0.841 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.074      ;
; 0.846 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.066      ;
; 0.860 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.078      ;
; 0.862 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.081      ;
; 0.865 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.083      ;
; 0.956 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.174      ;
; 0.958 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.176      ;
; 0.972 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.193      ;
; 0.977 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.195      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.425 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.075      ; 0.657      ;
; 0.475 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.054      ;
; 0.489 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.068      ;
; 0.560 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.778      ;
; 0.562 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.781      ;
; 0.570 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.583 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.801      ;
; 0.586 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.804      ;
; 0.597 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.176      ;
; 0.603 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.182      ;
; 0.708 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.287      ;
; 0.725 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.304      ;
; 0.726 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.305      ;
; 0.845 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.066      ;
; 0.850 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.070      ;
; 0.860 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.081      ;
; 0.955 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.175      ;
; 0.962 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.180      ;
; 0.972 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.190      ;
; 0.973 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.193      ;
; 1.067 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.285      ;
; 1.084 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.302      ;
; 1.085 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.303      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.363 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.596      ;
; 0.487 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.068      ;
; 0.489 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.070      ;
; 0.544 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.777      ;
; 0.562 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.781      ;
; 0.570 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.582 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.800      ;
; 0.592 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.173      ;
; 0.594 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.175      ;
; 0.598 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.179      ;
; 0.600 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.181      ;
; 0.704 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.285      ;
; 0.706 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.287      ;
; 0.721 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.302      ;
; 0.723 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.304      ;
; 0.725 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.943      ;
; 0.819 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.052      ;
; 0.845 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.063      ;
; 0.849 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.067      ;
; 0.851 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.069      ;
; 0.860 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.441      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.443      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.955 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.173      ;
; 0.957 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.175      ;
; 0.972 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.999 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.217      ;
; 1.001 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.219      ;
; 1.111 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.329      ;
; 1.113 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.331      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.496 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.077      ;
; 0.497 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.078      ;
; 0.498 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.079      ;
; 0.515 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.748      ;
; 0.557 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.791      ;
; 0.571 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.791      ;
; 0.584 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.802      ;
; 0.594 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.175      ;
; 0.609 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.190      ;
; 0.611 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.192      ;
; 0.611 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.192      ;
; 0.706 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.287      ;
; 0.708 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.289      ;
; 0.723 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.304      ;
; 0.725 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.306      ;
; 0.761 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 0.979      ;
; 0.784 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.365      ;
; 0.831 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 1.064      ;
; 0.847 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.065      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.082      ;
; 0.896 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.477      ;
; 0.898 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.424      ; 1.479      ;
; 0.942 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 1.175      ;
; 0.944 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 1.177      ;
; 0.959 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.177      ;
; 0.976 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
; 1.035 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.253      ;
; 1.037 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.255      ;
; 1.149 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.061      ; 1.367      ;
; 1.195 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; -0.287     ; 1.065      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.484 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.065      ;
; 0.486 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.067      ;
; 0.545 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.778      ;
; 0.557 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.790      ;
; 0.559 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.777      ;
; 0.573 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.791      ;
; 0.584 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.802      ;
; 0.594 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.175      ;
; 0.596 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.177      ;
; 0.596 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.177      ;
; 0.598 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.179      ;
; 0.706 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.287      ;
; 0.708 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.289      ;
; 0.723 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.304      ;
; 0.725 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.306      ;
; 0.761 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.979      ;
; 0.831 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.064      ;
; 0.847 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.065      ;
; 0.849 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.067      ;
; 0.862 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.082      ;
; 0.896 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.477      ;
; 0.898 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.424      ; 1.479      ;
; 0.957 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.175      ;
; 0.959 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.177      ;
; 0.974 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
; 1.035 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.253      ;
; 1.037 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.255      ;
; 1.147 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.365      ;
; 1.149 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.367      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.627      ;
; 0.477 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.429      ; 1.063      ;
; 0.479 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.065      ;
; 0.479 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.429      ; 1.065      ;
; 0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.080      ;
; 0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.556 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.558 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.561 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.797      ;
; 0.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.578 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.811      ;
; 0.581 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.589 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.175      ;
; 0.589 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.429      ; 1.175      ;
; 0.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.177      ;
; 0.604 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.190      ;
; 0.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.194      ;
; 0.692 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.278      ;
; 0.701 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.287      ;
; 0.702 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.921      ;
; 0.704 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.922      ;
; 0.709 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.295      ;
; 0.718 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.304      ;
; 0.802 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.388      ;
; 0.802 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.388      ;
; 0.819 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.405      ;
; 0.833 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.844 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.077      ;
; 0.845 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.079      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.850 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.857 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.075      ;
; 0.859 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.868 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.870 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.089      ;
; 0.873 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.092      ;
; 0.873 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.091      ;
; 0.912 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.498      ;
; 0.927 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.429      ; 1.513      ;
; 0.943 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.162      ;
; 0.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.947 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.954 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.192      ;
; 0.959 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.961 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.962 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.964 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.968 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.187      ;
; 0.971 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.189      ;
; 0.972 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.190      ;
; 0.973 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.192      ;
; 0.978 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.196      ;
; 0.980 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.198      ;
; 0.982 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.200      ;
; 0.983 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.201      ;
; 0.985 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.203      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[0]|clk                                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[12]|clk                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[13]|clk                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[2]|clk                                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[4]|clk                                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[0]|clk                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|o_clk|clk                                            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[10]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[11]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[12]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[13]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[1]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[2]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[3]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[4]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[5]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[6]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[7]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[8]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[9]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_divider[11]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|o_clk|clk                                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[10]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[11]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[1]|clk                                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[3]|clk                                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[5]|clk                                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[6]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 14.778 ; 14.732 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 14.864 ; 14.747 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 8.774  ; 8.847  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 8.682  ; 8.679  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 16.575 ; 16.739 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 17.131 ; 17.027 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 9.637  ; 9.653  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 10.495 ; 10.460 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 15.755 ; 15.726 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 16.702 ; 16.616 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 9.217  ; 9.305  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 10.258 ; 10.207 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.397  ; 8.408  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.244  ; 8.307  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 7.421  ; 7.428  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 7.273  ; 7.336  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 9.032  ; 9.012  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 9.564  ; 9.637  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 8.064  ; 8.101  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 8.936  ; 8.957  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 9.412  ; 9.434  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 10.132 ; 10.128 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.865  ; 7.910  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 9.024  ; 9.021  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 17.000 ; 17.164 ; 17.610 ; 17.774 ;
; reverseEnable ; not_pwm_output_3 ; 15.956 ; 15.927 ; 16.583 ; 16.554 ;
; reverseEnable ; pwm_output_2     ; 17.556 ; 17.452 ; 18.166 ; 18.062 ;
; reverseEnable ; pwm_output_3     ; 16.903 ; 16.817 ; 17.530 ; 17.444 ;
+---------------+------------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 9.681  ; 9.659  ; 10.128 ; 10.115 ;
; reverseEnable ; not_pwm_output_3 ; 9.747  ; 9.769  ; 10.181 ; 10.205 ;
; reverseEnable ; pwm_output_2     ; 10.211 ; 10.291 ; 10.662 ; 10.733 ;
; reverseEnable ; pwm_output_3     ; 10.467 ; 10.463 ; 10.903 ; 10.899 ;
+---------------+------------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                  ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; 377.36 MHz ; 250.0 MHz       ; clk                                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 575.37 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 629.33 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 645.58 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 663.57 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 664.01 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 664.45 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -1.650 ; -47.720       ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.738 ; -2.975        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.589 ; -3.010        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -0.549 ; -2.786        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -0.507 ; -2.414        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -0.506 ; -2.259        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -0.505 ; -2.223        ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.321 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.321 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.321 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.321 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.322 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.322 ; 0.000         ;
; clk                                                                 ; 0.351 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                             ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -3.000 ; -38.000       ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+---------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.591      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.608 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.549      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.536      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.594 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.591 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.532      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.574 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.405     ; 2.164      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.537 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.478      ;
; -1.511 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.405     ; 2.101      ;
; -1.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.449      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.485 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.426      ;
; -1.485 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.426      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.738 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.384     ; 1.349      ;
; -0.581 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.522      ;
; -0.521 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 1.449      ;
; -0.509 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.481 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.422      ;
; -0.478 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.419      ;
; -0.439 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.380      ;
; -0.420 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 1.348      ;
; -0.409 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.403 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 1.331      ;
; -0.364 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.622      ;
; -0.361 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.619      ;
; -0.342 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.283      ;
; -0.339 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.280      ;
; -0.308 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.292 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.550      ;
; -0.261 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.519      ;
; -0.222 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.480      ;
; -0.191 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.449      ;
; -0.174 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.432      ;
; -0.125 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.383      ;
; -0.093 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.034      ;
; -0.091 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.349      ;
; -0.088 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.346      ;
; -0.074 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.332      ;
; -0.024 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.282      ;
; 0.012  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.246      ;
; 0.013  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.245      ;
; 0.046  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.895      ;
; 0.047  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.894      ;
; 0.047  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.881      ;
; 0.048  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.880      ;
; 0.049  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.892      ;
; 0.059  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.171  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.757      ;
; 0.358  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.589 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.530      ;
; -0.576 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.517      ;
; -0.509 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.489 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.430      ;
; -0.476 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.417      ;
; -0.439 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.380      ;
; -0.420 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.348      ;
; -0.409 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.408 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.349      ;
; -0.408 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.349      ;
; -0.391 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.332      ;
; -0.372 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.630      ;
; -0.359 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.617      ;
; -0.339 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.280      ;
; -0.335 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.276      ;
; -0.308 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.293 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.234      ;
; -0.292 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.550      ;
; -0.222 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.480      ;
; -0.191 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.449      ;
; -0.191 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.449      ;
; -0.174 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.432      ;
; -0.118 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.376      ;
; -0.101 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.042      ;
; -0.076 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.334      ;
; -0.073 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.331      ;
; -0.017 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.275      ;
; 0.025  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.233      ;
; 0.045  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.883      ;
; 0.048  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.880      ;
; 0.049  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.892      ;
; 0.053  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.888      ;
; 0.054  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.887      ;
; 0.059  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.060  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.881      ;
; 0.358  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.549 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.491      ;
; -0.544 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.486      ;
; -0.505 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.447      ;
; -0.449 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.391      ;
; -0.444 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.386      ;
; -0.435 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.377      ;
; -0.412 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.340      ;
; -0.405 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.347      ;
; -0.405 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.347      ;
; -0.403 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.345      ;
; -0.387 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.329      ;
; -0.335 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.277      ;
; -0.332 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.591      ;
; -0.327 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.586      ;
; -0.327 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.269      ;
; -0.305 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.247      ;
; -0.293 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.235      ;
; -0.288 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.547      ;
; -0.218 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.477      ;
; -0.188 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.447      ;
; -0.186 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.445      ;
; -0.170 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.429      ;
; -0.110 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.369      ;
; -0.076 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.335      ;
; -0.068 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.327      ;
; -0.061 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.003      ;
; -0.011 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.270      ;
; 0.023  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.236      ;
; 0.053  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.889      ;
; 0.054  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.874      ;
; 0.060  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.882      ;
; 0.061  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.881      ;
; 0.063  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.879      ;
; 0.063  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.879      ;
; 0.300  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.628      ;
; 0.359  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.583      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.507 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.448      ;
; -0.505 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.446      ;
; -0.503 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.444      ;
; -0.485 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.426      ;
; -0.444 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.385      ;
; -0.437 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.378      ;
; -0.407 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.348      ;
; -0.406 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.347      ;
; -0.405 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.346      ;
; -0.403 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.344      ;
; -0.396 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.337      ;
; -0.388 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.329      ;
; -0.385 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.326      ;
; -0.344 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.285      ;
; -0.337 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.278      ;
; -0.328 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.269      ;
; -0.307 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.248      ;
; -0.305 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.246      ;
; -0.296 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.237      ;
; -0.294 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.235      ;
; -0.287 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.544      ;
; -0.228 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.485      ;
; -0.221 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.478      ;
; -0.190 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.447      ;
; -0.112 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.369      ;
; -0.084 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.341      ;
; -0.020 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.262      ; 1.277      ;
; 0.044  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.897      ;
; 0.051  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.890      ;
; 0.052  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.889      ;
; 0.060  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.881      ;
; 0.060  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.881      ;
; 0.063  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.878      ;
; 0.068  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.873      ;
; 0.230  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.066     ; 0.699      ;
; 0.358  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.506 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.447      ;
; -0.444 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.385      ;
; -0.440 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.381      ;
; -0.433 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.361      ;
; -0.410 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.351      ;
; -0.410 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.351      ;
; -0.406 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.347      ;
; -0.405 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.346      ;
; -0.388 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.329      ;
; -0.344 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.285      ;
; -0.340 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.281      ;
; -0.339 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.280      ;
; -0.310 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.251      ;
; -0.309 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.250      ;
; -0.305 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.246      ;
; -0.290 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.547      ;
; -0.228 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.485      ;
; -0.224 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.481      ;
; -0.194 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.451      ;
; -0.194 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.451      ;
; -0.189 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.446      ;
; -0.172 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.429      ;
; -0.123 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.380      ;
; -0.093 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.350      ;
; -0.076 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.333      ;
; -0.069 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.326      ;
; -0.025 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.282      ;
; 0.003  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.938      ;
; 0.010  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.918      ;
; 0.035  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.893      ;
; 0.044  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.897      ;
; 0.048  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.893      ;
; 0.049  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.892      ;
; 0.058  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.883      ;
; 0.060  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.881      ;
; 0.358  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.505 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.447      ;
; -0.446 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.388      ;
; -0.435 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.377      ;
; -0.412 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 1.340      ;
; -0.406 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.348      ;
; -0.405 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.347      ;
; -0.405 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.347      ;
; -0.403 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.345      ;
; -0.387 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.329      ;
; -0.346 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.288      ;
; -0.335 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.277      ;
; -0.326 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.268      ;
; -0.306 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.248      ;
; -0.305 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.247      ;
; -0.294 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.236      ;
; -0.288 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.547      ;
; -0.229 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.488      ;
; -0.218 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.477      ;
; -0.189 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.448      ;
; -0.188 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.447      ;
; -0.186 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.445      ;
; -0.170 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.429      ;
; -0.109 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.368      ;
; -0.077 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.336      ;
; -0.068 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.327      ;
; -0.010 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.269      ;
; 0.022  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.237      ;
; 0.042  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.900      ;
; 0.053  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.889      ;
; 0.054  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.874      ;
; 0.061  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.881      ;
; 0.062  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.880      ;
; 0.063  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.879      ;
; 0.063  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.879      ;
; 0.232  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.696      ;
; 0.359  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.583      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.321 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.469 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 0.996      ;
; 0.476 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.003      ;
; 0.509 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.720      ;
; 0.513 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.730      ;
; 0.521 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.048      ;
; 0.528 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.528 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.055      ;
; 0.529 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.727      ;
; 0.534 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.061      ;
; 0.541 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.068      ;
; 0.549 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.747      ;
; 0.613 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.140      ;
; 0.620 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.147      ;
; 0.626 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.153      ;
; 0.631 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.158      ;
; 0.633 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.160      ;
; 0.638 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.165      ;
; 0.754 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.965      ;
; 0.757 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.955      ;
; 0.761 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.961      ;
; 0.767 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.966      ;
; 0.770 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.973      ;
; 0.846 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.044      ;
; 0.853 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.051      ;
; 0.859 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.057      ;
; 0.864 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.062      ;
; 0.866 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.064      ;
; 0.871 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.069      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.321 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.381 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.066      ; 0.591      ;
; 0.422 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 0.948      ;
; 0.432 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 0.958      ;
; 0.504 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.704      ;
; 0.512 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.525 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 1.051      ;
; 0.526 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.724      ;
; 0.528 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.530 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 1.056      ;
; 0.620 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 1.146      ;
; 0.634 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 1.160      ;
; 0.636 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.382      ; 1.162      ;
; 0.753 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.951      ;
; 0.755 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.955      ;
; 0.762 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.961      ;
; 0.765 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.963      ;
; 0.770 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.772 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.970      ;
; 0.845 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.044      ;
; 0.851 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.049      ;
; 0.852 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.050      ;
; 0.859 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.057      ;
; 0.861 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.059      ;
; 0.866 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.064      ;
; 0.868 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.066      ;
; 0.941 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.139      ;
; 0.955 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.153      ;
; 0.957 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.155      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.321 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.432 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.960      ;
; 0.433 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.961      ;
; 0.439 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.967      ;
; 0.466 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.677      ;
; 0.502 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.713      ;
; 0.502 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.713      ;
; 0.513 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.520 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.048      ;
; 0.528 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.529 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.057      ;
; 0.533 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.061      ;
; 0.536 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.064      ;
; 0.616 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.144      ;
; 0.623 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.151      ;
; 0.629 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.157      ;
; 0.636 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.164      ;
; 0.694 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.892      ;
; 0.695 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.223      ;
; 0.747 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.958      ;
; 0.761 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.767 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.791 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.319      ;
; 0.798 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.326      ;
; 0.836 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 1.047      ;
; 0.843 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 1.054      ;
; 0.857 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.055      ;
; 0.870 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.068      ;
; 0.929 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.127      ;
; 0.936 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.134      ;
; 1.032 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.230      ;
; 1.077 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; -0.263     ; 0.958      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.321 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.421 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 0.949      ;
; 0.428 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 0.956      ;
; 0.490 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.701      ;
; 0.502 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.713      ;
; 0.503 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.701      ;
; 0.515 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.046      ;
; 0.519 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.047      ;
; 0.525 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.053      ;
; 0.526 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.054      ;
; 0.528 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.616 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.144      ;
; 0.623 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.151      ;
; 0.629 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.157      ;
; 0.636 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.164      ;
; 0.692 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.890      ;
; 0.747 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.958      ;
; 0.752 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.950      ;
; 0.759 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.767 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.774 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.789 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.317      ;
; 0.796 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.324      ;
; 0.850 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.857 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.055      ;
; 0.863 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.061      ;
; 0.870 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.068      ;
; 0.927 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.125      ;
; 0.934 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.132      ;
; 1.023 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.221      ;
; 1.030 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.228      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.322 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.519      ;
; 0.324 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.535      ;
; 0.424 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 0.952      ;
; 0.431 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 0.959      ;
; 0.490 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.701      ;
; 0.505 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.702      ;
; 0.506 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.703      ;
; 0.513 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.710      ;
; 0.515 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.712      ;
; 0.515 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.043      ;
; 0.519 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.047      ;
; 0.522 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.050      ;
; 0.526 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.723      ;
; 0.526 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.054      ;
; 0.614 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.142      ;
; 0.621 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.149      ;
; 0.626 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.154      ;
; 0.633 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.161      ;
; 0.664 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.861      ;
; 0.734 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.945      ;
; 0.754 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.951      ;
; 0.757 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.954      ;
; 0.760 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.957      ;
; 0.760 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.288      ;
; 0.761 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.958      ;
; 0.765 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.962      ;
; 0.767 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.384      ; 1.295      ;
; 0.772 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.969      ;
; 0.849 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.046      ;
; 0.856 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.053      ;
; 0.861 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.058      ;
; 0.868 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.065      ;
; 0.899 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.096      ;
; 0.906 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.103      ;
; 0.995 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.192      ;
; 1.002 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.199      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.322 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.519      ;
; 0.377 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.588      ;
; 0.425 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.953      ;
; 0.432 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 0.960      ;
; 0.490 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.701      ;
; 0.506 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.703      ;
; 0.507 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.704      ;
; 0.513 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.710      ;
; 0.515 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.712      ;
; 0.515 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.043      ;
; 0.520 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.048      ;
; 0.522 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.050      ;
; 0.526 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.723      ;
; 0.527 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.055      ;
; 0.531 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.728      ;
; 0.614 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.142      ;
; 0.621 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.149      ;
; 0.626 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.154      ;
; 0.627 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.155      ;
; 0.633 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.161      ;
; 0.634 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.384      ; 1.162      ;
; 0.734 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.945      ;
; 0.755 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.952      ;
; 0.757 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.954      ;
; 0.760 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.957      ;
; 0.762 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.959      ;
; 0.765 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.962      ;
; 0.766 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.963      ;
; 0.772 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.969      ;
; 0.773 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.970      ;
; 0.849 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.046      ;
; 0.856 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.053      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.058      ;
; 0.862 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.059      ;
; 0.868 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.065      ;
; 0.869 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.066      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.351 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.563      ;
; 0.430 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.957      ;
; 0.431 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 0.958      ;
; 0.431 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.958      ;
; 0.441 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 0.968      ;
; 0.489 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.701      ;
; 0.499 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.502 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.717      ;
; 0.506 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.729      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.047      ;
; 0.521 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.524 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.722      ;
; 0.526 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.053      ;
; 0.528 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.055      ;
; 0.530 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.057      ;
; 0.541 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.068      ;
; 0.612 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.139      ;
; 0.617 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.144      ;
; 0.626 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.153      ;
; 0.630 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.157      ;
; 0.640 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.839      ;
; 0.642 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.840      ;
; 0.701 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.228      ;
; 0.706 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.233      ;
; 0.715 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.242      ;
; 0.746 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.960      ;
; 0.755 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.967      ;
; 0.757 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.969      ;
; 0.757 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.760 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.766 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.773 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.777 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.975      ;
; 0.780 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.795 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.994      ;
; 0.795 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.322      ;
; 0.815 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.342      ;
; 0.835 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.034      ;
; 0.837 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.842 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.844 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.848 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.851 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.049      ;
; 0.851 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.853 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.065      ;
; 0.853 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.854 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.052      ;
; 0.855 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.857 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.858 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.056      ;
; 0.858 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.057      ;
; 0.862 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.064      ;
; 0.866 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.064      ;
; 0.869 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.067      ;
; 0.873 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.071      ;
; 0.876 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.075      ;
; 0.876 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.074      ;
; 0.886 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.084      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[0]|clk                                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[12]|clk                                 ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[13]|clk                                 ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[2]|clk                                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[4]|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[0]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|o_clk|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[10]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[11]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[12]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[13]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[1]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[2]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[3]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[4]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[5]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[6]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[7]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[8]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[9]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_divider[11]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|o_clk|clk                                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[10]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[11]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[1]|clk                                  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[3]|clk                                  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[5]|clk                                  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[6]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.293  ; 0.477        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 13.453 ; 13.507 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 13.576 ; 13.393 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 8.071  ; 8.172  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 8.016  ; 7.992  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 15.011 ; 15.290 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 15.658 ; 15.459 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 8.816  ; 8.923  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 9.684  ; 9.578  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 14.269 ; 14.348 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 15.227 ; 15.017 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 8.467  ; 8.598  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 9.480  ; 9.347  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 7.789 ; 7.870 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 7.711 ; 7.717 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 6.885 ; 6.913 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 6.767 ; 6.816 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 8.304 ; 8.409 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 8.898 ; 8.860 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 7.441 ; 7.571 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 8.325 ; 8.273 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 8.693 ; 8.802 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 9.452 ; 9.329 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.290 ; 7.378 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 8.401 ; 8.319 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 15.368 ; 15.647 ; 15.868 ; 16.147 ;
; reverseEnable ; not_pwm_output_3 ; 14.422 ; 14.501 ; 14.950 ; 15.029 ;
; reverseEnable ; pwm_output_2     ; 16.015 ; 15.816 ; 16.515 ; 16.316 ;
; reverseEnable ; pwm_output_3     ; 15.380 ; 15.170 ; 15.908 ; 15.698 ;
+---------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+---------------+------------------+-------+-------+--------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR     ; FF    ;
+---------------+------------------+-------+-------+--------+-------+
; reverseEnable ; not_pwm_output_2 ; 8.868 ; 8.967 ; 9.207  ; 9.312 ;
; reverseEnable ; not_pwm_output_3 ; 8.952 ; 9.061 ; 9.293  ; 9.408 ;
; reverseEnable ; pwm_output_2     ; 9.465 ; 9.427 ; 9.801  ; 9.763 ;
; reverseEnable ; pwm_output_3     ; 9.711 ; 9.588 ; 10.060 ; 9.931 ;
+---------------+------------------+-------+-------+--------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -0.619 ; -15.649       ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.082 ; -0.082        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.006 ; -0.006        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.021  ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.048  ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.048  ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.051  ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.189 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.194 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.195 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.195 ; 0.000         ;
; clk                                                                 ; 0.209 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                             ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -3.000 ; -40.113       ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+---------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.541      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.585 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.299      ;
; -0.546 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.498      ;
; -0.540 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.242     ; 1.285      ;
; -0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.469      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.512 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.464      ;
; -0.511 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.463      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.461      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.082 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.233     ; 0.836      ;
; 0.001  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.950      ;
; 0.039  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.904      ;
; 0.047  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.069  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.882      ;
; 0.094  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.103  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.840      ;
; 0.104  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.847      ;
; 0.108  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.835      ;
; 0.115  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.122  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 1.018      ;
; 0.157  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.983      ;
; 0.162  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.164  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.168  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.972      ;
; 0.193  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.215  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.925      ;
; 0.225  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.915      ;
; 0.232  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.908      ;
; 0.246  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.285  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.855      ;
; 0.300  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.840      ;
; 0.304  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.647      ;
; 0.314  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.826      ;
; 0.314  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.826      ;
; 0.353  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.787      ;
; 0.382  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.758      ;
; 0.383  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.757      ;
; 0.398  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.399  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.399  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.400  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.543      ;
; 0.401  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.542      ;
; 0.408  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.478  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.465      ;
; 0.592  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.006 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.957      ;
; 0.035  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.916      ;
; 0.047  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.062  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.889      ;
; 0.094  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.103  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.848      ;
; 0.108  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.835      ;
; 0.111  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.840      ;
; 0.115  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.115  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.115  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 1.025      ;
; 0.125  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.156  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.984      ;
; 0.162  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.168  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.972      ;
; 0.170  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.781      ;
; 0.193  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.200  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.215  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.925      ;
; 0.232  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.908      ;
; 0.236  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.904      ;
; 0.246  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.291  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.849      ;
; 0.297  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.654      ;
; 0.300  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.840      ;
; 0.321  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.819      ;
; 0.358  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.782      ;
; 0.390  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.750      ;
; 0.398  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.400  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.543      ;
; 0.401  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.542      ;
; 0.404  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.547      ;
; 0.405  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.408  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.408  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.592  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.021 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.930      ;
; 0.048 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.903      ;
; 0.054 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.897      ;
; 0.089 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.862      ;
; 0.096 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.112 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.839      ;
; 0.115 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.828      ;
; 0.116 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.835      ;
; 0.119 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.832      ;
; 0.122 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.829      ;
; 0.126 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.825      ;
; 0.142 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.998      ;
; 0.164 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.169 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.782      ;
; 0.169 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.971      ;
; 0.175 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.965      ;
; 0.194 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.757      ;
; 0.201 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.750      ;
; 0.217 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.923      ;
; 0.233 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.907      ;
; 0.240 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.900      ;
; 0.247 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.893      ;
; 0.290 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.850      ;
; 0.304 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.836      ;
; 0.322 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.818      ;
; 0.324 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.627      ;
; 0.358 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.782      ;
; 0.389 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.751      ;
; 0.400 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.405 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.405 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.407 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.536      ;
; 0.409 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.542      ;
; 0.411 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.565 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.378      ;
; 0.592 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.048 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.904      ;
; 0.052 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.900      ;
; 0.056 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.896      ;
; 0.058 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.894      ;
; 0.094 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.858      ;
; 0.097 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.855      ;
; 0.115 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.837      ;
; 0.116 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.836      ;
; 0.119 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.833      ;
; 0.120 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.832      ;
; 0.124 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.828      ;
; 0.126 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.826      ;
; 0.133 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.819      ;
; 0.162 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.790      ;
; 0.165 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.787      ;
; 0.170 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.782      ;
; 0.171 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.968      ;
; 0.192 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.760      ;
; 0.194 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.758      ;
; 0.201 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.751      ;
; 0.201 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.751      ;
; 0.213 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.926      ;
; 0.216 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.238 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.901      ;
; 0.289 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.850      ;
; 0.308 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.831      ;
; 0.355 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.784      ;
; 0.397 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.555      ;
; 0.401 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.551      ;
; 0.403 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.549      ;
; 0.406 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.546      ;
; 0.411 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.541      ;
; 0.412 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.540      ;
; 0.414 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.538      ;
; 0.521 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.422      ;
; 0.593 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.035     ; 0.359      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.048 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.903      ;
; 0.091 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.860      ;
; 0.096 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.112 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.839      ;
; 0.116 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.043     ; 0.828      ;
; 0.116 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.835      ;
; 0.119 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.832      ;
; 0.122 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.829      ;
; 0.126 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.825      ;
; 0.159 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.792      ;
; 0.164 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.169 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.782      ;
; 0.169 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.971      ;
; 0.190 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.761      ;
; 0.194 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.757      ;
; 0.201 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.750      ;
; 0.212 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.928      ;
; 0.217 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.923      ;
; 0.233 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.907      ;
; 0.240 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.900      ;
; 0.243 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.897      ;
; 0.247 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.893      ;
; 0.290 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.850      ;
; 0.304 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.836      ;
; 0.322 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.818      ;
; 0.358 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.782      ;
; 0.389 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.751      ;
; 0.394 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.557      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.405 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.405 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.408 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.043     ; 0.536      ;
; 0.409 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.542      ;
; 0.411 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.522 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.043     ; 0.422      ;
; 0.592 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.051 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.901      ;
; 0.094 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.858      ;
; 0.096 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.856      ;
; 0.100 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.843      ;
; 0.115 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.837      ;
; 0.116 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.836      ;
; 0.119 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.833      ;
; 0.125 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.827      ;
; 0.126 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.826      ;
; 0.162 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.790      ;
; 0.164 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.788      ;
; 0.164 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.788      ;
; 0.171 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.969      ;
; 0.193 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.759      ;
; 0.194 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.758      ;
; 0.194 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.758      ;
; 0.214 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.926      ;
; 0.216 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.235 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.236 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.904      ;
; 0.245 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.895      ;
; 0.246 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.284 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.856      ;
; 0.300 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.840      ;
; 0.314 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.826      ;
; 0.322 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.818      ;
; 0.361 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.779      ;
; 0.370 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.582      ;
; 0.376 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.567      ;
; 0.393 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.550      ;
; 0.398 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.554      ;
; 0.399 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.553      ;
; 0.400 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.552      ;
; 0.409 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.543      ;
; 0.411 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.541      ;
; 0.593 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.359      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.189 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.317      ;
; 0.194 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.261 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.578      ;
; 0.264 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.581      ;
; 0.290 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.418      ;
; 0.300 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.311 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.431      ;
; 0.320 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.637      ;
; 0.323 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.640      ;
; 0.327 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.644      ;
; 0.330 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.647      ;
; 0.380 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.500      ;
; 0.386 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.703      ;
; 0.389 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.399 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.716      ;
; 0.402 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.439 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.567      ;
; 0.454 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.458 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.784      ;
; 0.467 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.787      ;
; 0.517 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.530 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.598 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.718      ;
; 0.601 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.721      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.266 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.394      ;
; 0.266 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.583      ;
; 0.267 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.584      ;
; 0.269 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.586      ;
; 0.298 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.426      ;
; 0.305 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.322 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.639      ;
; 0.333 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.650      ;
; 0.334 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.651      ;
; 0.336 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.653      ;
; 0.388 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.705      ;
; 0.391 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.708      ;
; 0.398 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.518      ;
; 0.400 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.717      ;
; 0.403 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.720      ;
; 0.419 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.736      ;
; 0.447 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.575      ;
; 0.456 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.465 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.588      ;
; 0.485 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.802      ;
; 0.488 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.805      ;
; 0.510 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.638      ;
; 0.513 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.641      ;
; 0.522 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.642      ;
; 0.534 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.654      ;
; 0.550 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.670      ;
; 0.553 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.673      ;
; 0.619 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.739      ;
; 0.644 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; -0.153     ; 0.575      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.260 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.577      ;
; 0.263 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.580      ;
; 0.291 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.419      ;
; 0.298 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.306 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.321 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.638      ;
; 0.324 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.326 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.643      ;
; 0.329 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.646      ;
; 0.388 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.705      ;
; 0.391 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.708      ;
; 0.398 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.518      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.717      ;
; 0.403 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.720      ;
; 0.447 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.575      ;
; 0.455 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.465 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.588      ;
; 0.485 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.802      ;
; 0.488 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.805      ;
; 0.519 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.639      ;
; 0.522 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.642      ;
; 0.531 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.654      ;
; 0.550 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.670      ;
; 0.553 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.673      ;
; 0.616 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.736      ;
; 0.619 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.739      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.223 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.043      ; 0.350      ;
; 0.263 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.579      ;
; 0.266 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.582      ;
; 0.292 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.043      ; 0.419      ;
; 0.300 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.421      ;
; 0.305 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.311 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.435      ;
; 0.321 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.637      ;
; 0.324 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.640      ;
; 0.328 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.644      ;
; 0.331 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.647      ;
; 0.387 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.703      ;
; 0.390 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.706      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.716      ;
; 0.403 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.403 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.406 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.722      ;
; 0.441 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.043      ; 0.568      ;
; 0.454 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.458 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.590      ;
; 0.517 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.530 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.656      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.195 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.314      ;
; 0.290 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.606      ;
; 0.293 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.609      ;
; 0.303 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.431      ;
; 0.306 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.427      ;
; 0.312 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.440      ;
; 0.313 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.433      ;
; 0.322 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.638      ;
; 0.325 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.641      ;
; 0.329 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.448      ;
; 0.335 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.651      ;
; 0.338 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.654      ;
; 0.387 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.703      ;
; 0.390 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.706      ;
; 0.400 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.716      ;
; 0.402 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.718      ;
; 0.403 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.405 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.721      ;
; 0.452 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.580      ;
; 0.455 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.575      ;
; 0.465 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.589      ;
; 0.518 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.637      ;
; 0.521 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.640      ;
; 0.531 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.650      ;
; 0.533 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.653      ;
; 0.536 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.655      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.195 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.314      ;
; 0.222 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.350      ;
; 0.254 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.569      ;
; 0.265 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.580      ;
; 0.300 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.421      ;
; 0.306 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.425      ;
; 0.313 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.432      ;
; 0.316 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.435      ;
; 0.325 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.640      ;
; 0.333 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.648      ;
; 0.391 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.706      ;
; 0.405 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.720      ;
; 0.407 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.231      ; 0.722      ;
; 0.455 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.574      ;
; 0.458 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.577      ;
; 0.460 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.579      ;
; 0.463 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.582      ;
; 0.466 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.585      ;
; 0.468 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.588      ;
; 0.471 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.590      ;
; 0.518 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.637      ;
; 0.521 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.640      ;
; 0.526 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.645      ;
; 0.532 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.651      ;
; 0.534 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.654      ;
; 0.537 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.656      ;
; 0.584 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.703      ;
; 0.598 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.717      ;
; 0.600 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.035      ; 0.719      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.209 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.336      ;
; 0.259 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.575      ;
; 0.259 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.575      ;
; 0.259 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.575      ;
; 0.272 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.588      ;
; 0.292 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.298 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.301 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.304 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.437      ;
; 0.311 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.322 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.638      ;
; 0.325 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.641      ;
; 0.326 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.642      ;
; 0.335 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.651      ;
; 0.338 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.654      ;
; 0.371 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.384 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.700      ;
; 0.389 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.705      ;
; 0.397 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.713      ;
; 0.401 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.717      ;
; 0.447 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.763      ;
; 0.449 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.766      ;
; 0.454 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.583      ;
; 0.456 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.459 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.776      ;
; 0.462 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.512 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.512 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.829      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.515 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.515 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.839      ;
; 0.523 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.653      ;
; 0.527 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.530 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[0]|clk                                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[12]|clk                                 ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[13]|clk                                 ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[2]|clk                                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[4]|clk                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[0]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[10]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[11]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[12]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[13]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[1]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[2]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[3]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[4]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[5]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[6]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[8]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[9]|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|o_clk|clk                                            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[7]|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_divider[11]|clk                                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|o_clk|clk                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[10]|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[11]|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[1]|clk                                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[3]|clk                                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[5]|clk                                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[6]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+------------------+---------------------------------------------------------------------+-------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.779 ; 8.559  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.709 ; 8.791  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 5.224 ; 5.167  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 5.131 ; 5.195  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 9.700 ; 9.631  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 9.993 ; 10.125 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 5.693 ; 5.602  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 6.133 ; 6.239  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 9.247 ; 9.028  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 9.655 ; 9.828  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 5.480 ; 5.408  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 6.018 ; 6.136  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+--------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 5.039 ; 4.902 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 4.868 ; 5.014 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 4.449 ; 4.369 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 4.340 ; 4.427 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 5.343 ; 5.189 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 5.549 ; 5.768 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 4.787 ; 4.695 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 5.215 ; 5.362 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.603 ; 5.444 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.911 ; 6.102 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 4.715 ; 4.619 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 5.321 ; 5.457 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 9.890  ; 9.821  ; 10.626 ; 10.557 ;
; reverseEnable ; not_pwm_output_3 ; 9.348  ; 9.129  ; 10.066 ; 9.847  ;
; reverseEnable ; pwm_output_2     ; 10.183 ; 10.315 ; 10.919 ; 11.051 ;
; reverseEnable ; pwm_output_3     ; 9.756  ; 9.929  ; 10.474 ; 10.647 ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 5.688 ; 5.534 ; 6.324 ; 6.170 ;
; reverseEnable ; not_pwm_output_3 ; 5.785 ; 5.626 ; 6.392 ; 6.233 ;
; reverseEnable ; pwm_output_2     ; 5.894 ; 6.113 ; 6.530 ; 6.749 ;
; reverseEnable ; pwm_output_3     ; 6.093 ; 6.284 ; 6.700 ; 6.891 ;
+---------------+------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                               ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                                     ; -1.945  ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -0.699  ; 0.195 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -0.698  ; 0.195 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -0.747  ; 0.189 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.948  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.789  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -0.701  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  clk                                                                 ; -1.945  ; 0.209 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                                      ; -79.199 ; 0.0   ; 0.0      ; 0.0     ; -88.113             ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -3.380  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -3.567  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -3.996  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -4.218  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -4.246  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -3.359  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  clk                                                                 ; -56.433 ; 0.000 ; N/A      ; N/A     ; -40.113             ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 14.778 ; 14.732 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 14.864 ; 14.747 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 8.774  ; 8.847  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 8.682  ; 8.679  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 16.575 ; 16.739 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 17.131 ; 17.027 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 9.637  ; 9.653  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 10.495 ; 10.460 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 15.755 ; 15.726 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 16.702 ; 16.616 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 9.217  ; 9.305  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 10.258 ; 10.207 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 5.039 ; 4.902 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 4.868 ; 5.014 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 4.449 ; 4.369 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 4.340 ; 4.427 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 5.343 ; 5.189 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 5.549 ; 5.768 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 4.787 ; 4.695 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 5.215 ; 5.362 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.603 ; 5.444 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.911 ; 6.102 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 4.715 ; 4.619 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 5.321 ; 5.457 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 17.000 ; 17.164 ; 17.610 ; 17.774 ;
; reverseEnable ; not_pwm_output_3 ; 15.956 ; 15.927 ; 16.583 ; 16.554 ;
; reverseEnable ; pwm_output_2     ; 17.556 ; 17.452 ; 18.166 ; 18.062 ;
; reverseEnable ; pwm_output_3     ; 16.903 ; 16.817 ; 17.530 ; 17.444 ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 5.688 ; 5.534 ; 6.324 ; 6.170 ;
; reverseEnable ; not_pwm_output_3 ; 5.785 ; 5.626 ; 6.392 ; 6.233 ;
; reverseEnable ; pwm_output_2     ; 5.894 ; 6.113 ; 6.530 ; 6.749 ;
; reverseEnable ; pwm_output_3     ; 6.093 ; 6.284 ; 6.700 ; 6.891 ;
+---------------+------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pwm_output_1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_output_2     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_output_3     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_pwm_output_1 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_pwm_output_2 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_pwm_output_3 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reverseEnable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pwm_output_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_3     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_3 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pwm_output_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_3     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_3 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                       ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 924      ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 924      ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 100   ; 100  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Feb 23 15:11:13 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.945             -56.433 clk 
    Info (332119):    -0.948              -4.218 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.789              -4.246 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.747              -3.996 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.701              -3.359 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.699              -3.380 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.698              -3.567 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.362               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.362               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.362               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.362               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.362               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.394               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.000 clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.650             -47.720 clk 
    Info (332119):    -0.738              -2.975 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.589              -3.010 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.549              -2.786 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.507              -2.414 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.506              -2.259 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.505              -2.223 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.321               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.321               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.321               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.321               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.322               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.322               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.351               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.000 clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.619             -15.649 clk 
    Info (332119):    -0.082              -0.082 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.006              -0.006 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.021               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.048               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.048               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.051               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.194               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.195               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.195               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.209               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.113 clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4621 megabytes
    Info: Processing ended: Thu Feb 23 15:11:16 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


