`timescale 1ns / 1ps
//*************************************************************************
//   > 文件名: single_cycle_cpu.v
//   > 描述  :单周期CPU模块，共实现16条指令
//   >        指令rom和数据ram均采用异步读数据，以便单周期CPU好实现
//   > 作者  : LOONGSON
//   > 日期  : 2016-04-14
//*************************************************************************
`define STARTADDR 32'd0 
module single_cycle_cpu(
    input clk,   
    input resetn, 

    input  [ 4:0] rf_addr,
    input  [31:0] mem_addr,
    output [31:0] rf_data,
    output [31:0] mem_data,
    output [31:0] cpu_pc,
    output [31:0] cpu_inst
    );

//---------------------------------{取指}begin------------------------------------//

//请于此处添加代码

//----------------------------------{取指}end-------------------------------------//

//---------------------------------{译码}begin------------------------------------//

//请于此处添加代码

//----------------------------------{译码}end-------------------------------------//

//---------------------------------{执行}begin------------------------------------//

//请于此处添加代码

//----------------------------------{执行}end-------------------------------------//
    
//---------------------------------{访存}begin------------------------------------//

//请于此处添加代码

//----------------------------------{访存}end-------------------------------------//

//---------------------------------{写回}begin------------------------------------//

//请于此处添加代码

//----------------------------------{写回}end-------------------------------------//
endmodule
