Simulaci√≥n de una ALU utilizando lenguaje Verilog.
