+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; AC30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_2|cra_root_cra_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 182   ; 4              ; 26           ; 4              ; 144    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_2|acl_iface_kernel_cra_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 182   ; 11             ; 2            ; 11             ; 176    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 176   ; 0              ; 1            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0|acl_iface_kernel_mem0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 596   ; 4              ; 5            ; 4              ; 579    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0|hist_system_avm_mem_gmem0_port_0_0_rw_translator                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 594   ; 14             ; 2            ; 14             ; 590    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 587   ; 0              ; 1            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.acl_atomics_nostallgmem0_port_0_0_rw|tx_alu                                                                                                                                                                                                                                                                                                                                                                                                                ; 99    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.acl_atomics_nostallgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                                                                                                                                       ; 587   ; 0              ; 0            ; 0              ; 585    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_out_ic_to_avmgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                                                                                                                                      ; 582   ; 5              ; 3            ; 5              ; 585    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|mux_intf                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 972   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].mout_intf                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].m1_intf                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].m0_intf                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|rrp|read_fifo                                                                                                                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                                    ; 259   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 582   ; 0              ; 315          ; 0                ; 315               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                                    ; 3     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 321          ; 0                ; 321               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                        ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 905   ; 0              ; 0            ; 0              ; 841    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.router[1].router                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 584   ; 1              ; 2            ; 1              ; 581    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.router[0].router                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 584   ; 1              ; 2            ; 1              ; 581    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                              ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                              ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 325          ; 0                ; 325               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                  ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1                                                                                                                                                                                                                                                                                                                                                                                                                           ; 583   ; 1              ; 0            ; 1              ; 582    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                              ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                              ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 325          ; 0                ; 325               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                  ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0                                                                                                                                                                                                                                                                                                                                                                                                                           ; 583   ; 1              ; 0            ; 1              ; 582    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.t[1].gmem0_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 585   ; 0              ; 5            ; 0              ; 581    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0|gmem0_.t[0].gmem0_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 585   ; 0              ; 5            ; 0              ; 581    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|global_memory_tree0_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 914   ; 0              ; 1            ; 0              ; 844    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_start_elem_inst_0|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_start_elem_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                       ; 131   ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 292   ; 0              ; 163          ; 0                ; 163               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 164   ; 0              ; 161          ; 0                ; 161               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.s_endp                                                                                                                                                                                                                                                                                                                                                                           ; 132   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 456   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 130   ; 0              ; 130          ; 0                ; 130               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 586   ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 130   ; 0              ; 130          ; 0                ; 130               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 292   ; 0              ; 292          ; 0                ; 292               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port4bank0[0].data_ic                                                                                                                                                                                                                                                                                                                                                                                    ; 293   ; 4              ; 0            ; 4              ; 292    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                       ; 131   ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 292   ; 0              ; 163          ; 0                ; 163               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 164   ; 0              ; 161          ; 0                ; 161               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.s_endp                                                                                                                                                                                                                                                                                                                                                                           ; 132   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 456   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 130   ; 0              ; 130          ; 0                ; 130               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 586   ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 130   ; 0              ; 130          ; 0                ; 130               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 292   ; 0              ; 292          ; 0                ; 292               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port2bank0[0].data_ic                                                                                                                                                                                                                                                                                                                                                                                    ; 293   ; 4              ; 0            ; 4              ; 292    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                       ; 131   ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 292   ; 0              ; 163          ; 0                ; 163               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 164   ; 0              ; 161          ; 0                ; 161               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.s_endp                                                                                                                                                                                                                                                                                                                                                                           ; 132   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 456   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 130   ; 0              ; 130          ; 0                ; 130               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 586   ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 130   ; 0              ; 130          ; 0                ; 130               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 162   ; 0              ; 162          ; 0                ; 162               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 292   ; 0              ; 292          ; 0                ; 292               ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].port1bank0[0].data_ic                                                                                                                                                                                                                                                                                                                                                                                    ; 293   ; 4              ; 0            ; 4              ; 292    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].router[2].router                                                                                                                                                                                                                                                                                                                                                                                         ; 294   ; 1              ; 2            ; 1              ; 291    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].router[1].router                                                                                                                                                                                                                                                                                                                                                                                         ; 294   ; 1              ; 2            ; 1              ; 291    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].router[0].router                                                                                                                                                                                                                                                                                                                                                                                         ; 294   ; 1              ; 2            ; 1              ; 291    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].acl_atomics_nostall_local|tx_alu                                                                                                                                                                                                                                                                                                                                                                 ; 99    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].acl_atomics_nostall_local                                                                                                                                                                                                                                                                                                                                                                        ; 290   ; 0              ; 0            ; 0              ; 288    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].mem0|block_n[0].altsyncram_component|auto_generated                                                                                                                                                                                                                                                                                                                                              ; 97    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].mem0|readatavalid_4                                                                                                                                                                                                                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].mem0|readatavalid_3                                                                                                                                                                                                                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].mem0|readatavalid_2                                                                                                                                                                                                                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].mem0|readatavalid_1                                                                                                                                                                                                                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].bank[0].mem0                                                                                                                                                                                                                                                                                                                                                                                             ; 203   ; 54             ; 3            ; 54             ; 136    ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].master[2].avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                      ; 311   ; 19             ; 2            ; 19             ; 310    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].master[1].avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                      ; 311   ; 19             ; 2            ; 19             ; 310    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|local_mem_system_aspace5.local_mem_group[0].master[0].avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                      ; 311   ; 19             ; 2            ; 19             ; 310    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|theacl_clock2x_dummy_consumer                                                                                                                                                                                                                                                                                                                                                                                                                 ; 3     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6|thehistogram_B6_branch                                                                                                                                                                                                                                                                                                                                                                               ; 36    ; 0              ; 2            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6|thebb_histogram_B6_stall_region|thei_acl_wg_limiter_exit_unnamed_histogram6_histogram|thewgl_exit_storage                                                                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6|thebb_histogram_B6_stall_region|thei_acl_wg_limiter_exit_unnamed_histogram6_histogram                                                                                                                                                                                                                                                                                                                ; 38    ; 34             ; 0            ; 34             ; 36     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6|thebb_histogram_B6_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 70    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6|thehistogram_B6_merge                                                                                                                                                                                                                                                                                                                                                                                ; 68    ; 0              ; 2            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6                                                                                                                                                                                                                                                                                                                                                                                                      ; 70    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B6_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thehistogram_B0_branch                                                                                                                                                                                                                                                                                                                                                                               ; 196   ; 0              ; 2            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thebb_histogram_B0_stall_region|thei_acl_wg_limiter_enter_l_grpid_0_histogram|thei_acl_wg_limiter_enter_l_grpid_0_histogram1|limiter                                                                                                                                                                                                                                                                 ; 18    ; 0              ; 9            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thebb_histogram_B0_stall_region|thei_acl_wg_limiter_enter_l_grpid_0_histogram|thei_acl_wg_limiter_enter_l_grpid_0_histogram1                                                                                                                                                                                                                                                                         ; 70    ; 29             ; 52           ; 29             ; 36     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thebb_histogram_B0_stall_region|thei_acl_wg_limiter_enter_l_grpid_0_histogram                                                                                                                                                                                                                                                                                                                        ; 70    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thebb_histogram_B0_stall_region|thehistogram_B0_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                  ; 132   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thebb_histogram_B0_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 166   ; 10             ; 0            ; 10             ; 196    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0|thehistogram_B0_merge                                                                                                                                                                                                                                                                                                                                                                                ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B0                                                                                                                                                                                                                                                                                                                                                                                                      ; 390   ; 0              ; 224          ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|theloop_limiter_histogram0|thelimiter                                                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|theloop_limiter_histogram0                                                                                                                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 228   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 228   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thehistogram_B2_branch                                                                                                                                                                                                                                                                                                                                                                               ; 228   ; 0              ; 2            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thebb_histogram_B2_stall_region|thei_rbar_unnamed_histogram1_histogram_aunroll_x|thei_rbar_unnamed_histogram1_histogram11|barrier_fifo_reorder|altsyncram_component|auto_generated                                                                                                                                                                                                                   ; 185   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thebb_histogram_B2_stall_region|thei_rbar_unnamed_histogram1_histogram_aunroll_x|thei_rbar_unnamed_histogram1_histogram11|barrier_fifo_reorder                                                                                                                                                                                                                                                       ; 240   ; 53             ; 53           ; 53             ; 226    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thebb_histogram_B2_stall_region|thei_rbar_unnamed_histogram1_histogram_aunroll_x|thei_rbar_unnamed_histogram1_histogram11                                                                                                                                                                                                                                                                            ; 237   ; 1              ; 0            ; 1              ; 226    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thebb_histogram_B2_stall_region|thei_rbar_unnamed_histogram1_histogram_aunroll_x                                                                                                                                                                                                                                                                                                                     ; 260   ; 0              ; 23           ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thebb_histogram_B2_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 260   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2|thehistogram_B2_merge                                                                                                                                                                                                                                                                                                                                                                                ; 228   ; 0              ; 2            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B2                                                                                                                                                                                                                                                                                                                                                                                                      ; 484   ; 0              ; 224          ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|theloop_limiter_histogram1|thelimiter                                                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|theloop_limiter_histogram1                                                                                                                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thehistogram_B4_branch                                                                                                                                                                                                                                                                                                                                                                               ; 164   ; 0              ; 2            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thebb_histogram_B4_stall_region|thei_rbar_unnamed_histogram4_histogram_aunroll_x|thei_rbar_unnamed_histogram4_histogram30|barrier_fifo_reorder|altsyncram_component|auto_generated                                                                                                                                                                                                                   ; 153   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thebb_histogram_B4_stall_region|thei_rbar_unnamed_histogram4_histogram_aunroll_x|thei_rbar_unnamed_histogram4_histogram30|barrier_fifo_reorder                                                                                                                                                                                                                                                       ; 208   ; 53             ; 53           ; 53             ; 194    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thebb_histogram_B4_stall_region|thei_rbar_unnamed_histogram4_histogram_aunroll_x|thei_rbar_unnamed_histogram4_histogram30                                                                                                                                                                                                                                                                            ; 205   ; 1              ; 0            ; 1              ; 194    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thebb_histogram_B4_stall_region|thei_rbar_unnamed_histogram4_histogram_aunroll_x                                                                                                                                                                                                                                                                                                                     ; 228   ; 32             ; 23           ; 32             ; 194    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thebb_histogram_B4_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 228   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4|thehistogram_B4_merge                                                                                                                                                                                                                                                                                                                                                                                ; 196   ; 0              ; 2            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B4                                                                                                                                                                                                                                                                                                                                                                                                      ; 324   ; 0              ; 96           ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|theloop_limiter_histogram2|thelimiter                                                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|theloop_limiter_histogram2                                                                                                                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thehistogram_B5_branch                                                                                                                                                                                                                                                                                                                                                                               ; 198   ; 0              ; 0            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                              ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|data_fifo                                                                                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined|req_fifo                                                                                                                                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|atomic_pipelined                                                                                                                                                                                                                                                                                       ; 360   ; 196            ; 3            ; 196            ; 359    ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|nop_fifo                                                                                                                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|u_permute_address                                                                                                                                                                                                                                                                                      ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                            ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46|acl_reset_handler_inst                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thei_unknown_call36_histogram46                                                                                                                                                                                                                                                                                                        ; 460   ; 210            ; 1            ; 210            ; 431    ; 210             ; 210           ; 210             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram|thereaddata_reg_call36_histogram3                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_unknown_call36_histogram                                                                                                                                                                                                                                                                                                                                        ; 361   ; 32             ; 34           ; 32             ; 361    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                  ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|acl_reset_handler_inst|reset_fanout_pipeline                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|acl_reset_handler_inst                                                       ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_full_detector                                                                                                                                                        ; 6     ; 3              ; 0            ; 3              ; 2      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                 ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                              ; 268   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated|dpfifo                                      ; 261   ; 0              ; 0            ; 0              ; 262    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo|scfifo_component|auto_generated                                             ; 260   ; 1              ; 0            ; 1              ; 263    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49|fifo                                                                             ; 260   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram49                                                                                  ; 260   ; 250            ; 0            ; 250            ; 258    ; 250             ; 250           ; 250             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram48_data_fifo_aunroll_x                                                                                                                                                ; 135   ; 1              ; 0            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_acl_sfc_exit_c0_for_body31_histogram_c0_exit_histogram_aunroll_x                                                                                                                                                                                                                                  ; 136   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_syncbuf_histogram_sync_buffer_histogram|thei_syncbuf_histogram_sync_buffer_histogram34                                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_syncbuf_histogram_sync_buffer_histogram                                                                                                                                                                                     ; 69    ; 4              ; 2            ; 4              ; 66     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist9_i_arrayidx33_histogram_histogram35_trunc_sel_x_b_1                                                                                                                                                                       ; 67    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist0_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_b_4_mem_dmem|auto_generated|altsyncram1                                                                                                                  ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist0_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_b_4_mem_dmem|auto_generated                                                                                                                              ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist3_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_e_4_mem_dmem|auto_generated|altsyncram1                                                                                                                  ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist3_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_e_4_mem_dmem|auto_generated                                                                                                                              ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist2_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_d_4_mem_dmem|auto_generated|altsyncram1                                                                                                                  ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist2_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_d_4_mem_dmem|auto_generated                                                                                                                              ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist1_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_c_4_mem_dmem|auto_generated|altsyncram1                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist1_i_arrayidx33_histogram_histogram35_mult_x_bs1_merged_bit_select_c_4_mem_dmem|auto_generated                                                                                                                              ; 19    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist5_i_cmp15_neg_rm3_histogram_q_5                                                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|pipelined_read|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|pipelined_read|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                       ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|pipelined_read|acl_reset_handler_inst|reset_fanout_pipeline                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|pipelined_read|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|pipelined_read                                                                                                                                   ; 70    ; 11             ; 2            ; 11             ; 77     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|u_permute_address                                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                      ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram|thei_load_unnamed_histogram5_histogram39                                                                                                                                                  ; 338   ; 351            ; 1            ; 351            ; 284    ; 351             ; 351           ; 351             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_load_unnamed_histogram5_histogram                                                                                                                                                                                           ; 265   ; 5              ; 64           ; 5              ; 214    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist11_bgTrunc_i_add40_histogram_sel_x_b_2                                                                                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist4_i_cmp15_rm4_histogram_c_5                                                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist10_bgTrunc_i_add40_histogram_sel_x_b_1                                                                                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist6_sync_in_aunroll_x_in_c0_eni3_1_3_mem_dmem|auto_generated|altsyncram1                                                                                                                                                     ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist6_sync_in_aunroll_x_in_c0_eni3_1_3_mem_dmem|auto_generated                                                                                                                                                                 ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_syncbuf_local_size_0_sync_buffer_histogram|thei_syncbuf_local_size_0_sync_buffer_histogram41                                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|thei_syncbuf_local_size_0_sync_buffer_histogram                                                                                                                                                                                  ; 37    ; 4              ; 2            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist8_sync_in_aunroll_x_in_i_valid_5                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x|redist7_sync_in_aunroll_x_in_i_valid_3                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x|thei_sfc_logic_c0_for_body31_histogram_c0_enter_histogram31_aunroll_x                                                                                                                                                                                                                                  ; 360   ; 1              ; 1            ; 1              ; 312    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thei_sfc_c0_for_body31_histogram_c0_enter_histogram_aunroll_x                                                                                                                                                                                                                                                                                                        ; 361   ; 2              ; 0            ; 2              ; 313    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|thehistogram_B5_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                  ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                       ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                              ; 36    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo|fifo                                                                                                                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist2_histogram_B5_merge_reg_aunroll_x_out_data_out_1_15_fifo                                                                                                                                                                                                                                                                                                   ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                               ; 76    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                       ; 69    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                              ; 68    ; 1              ; 0            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo|fifo                                                                                                                                                                                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist3_histogram_B5_merge_reg_aunroll_x_out_data_out_2_15_fifo                                                                                                                                                                                                                                                                                                   ; 68    ; 2              ; 0            ; 2              ; 68     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                       ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                              ; 36    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo|fifo                                                                                                                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist4_histogram_B5_merge_reg_aunroll_x_out_data_out_3_15_fifo                                                                                                                                                                                                                                                                                                   ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                       ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                              ; 36    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo|fifo                                                                                                                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region|theredist5_histogram_B5_merge_reg_aunroll_x_out_data_out_4_15_fifo                                                                                                                                                                                                                                                                                                   ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thebb_histogram_B5_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 683   ; 0              ; 0            ; 0              ; 702    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5|thehistogram_B5_merge                                                                                                                                                                                                                                                                                                                                                                                ; 389   ; 0              ; 2            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5                                                                                                                                                                                                                                                                                                                                                                                                      ; 877   ; 0              ; 0            ; 0              ; 703    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B5_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thehistogram_B3_branch                                                                                                                                                                                                                                                                                                                                                                               ; 262   ; 0              ; 0            ; 0              ; 259    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                          ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                  ; 37    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                         ; 36    ; 1              ; 0            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined|data_fifo                                                                                                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|atomic_pipelined                                                                                                                                                                                                                                                                                   ; 234   ; 84             ; 99           ; 84             ; 217    ; 84              ; 84            ; 84              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|nop_fifo                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|u_permute_address                                                                                                                                                                                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                        ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22|acl_reset_handler_inst                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thei_unknown_call1819_histogram22                                                                                                                                                                                                                                                                                                    ; 338   ; 178            ; 1            ; 178            ; 284    ; 178             ; 178           ; 178             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram|thereaddata_reg_call1819_histogram1                                                                                                                                                                                                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_unknown_call1819_histogram                                                                                                                                                                                                                                                                                                                                      ; 297   ; 66             ; 64           ; 66             ; 214    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                         ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                                 ; 5     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo|fifo                                                                                                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist1_i_cmp1113_phi_decision21_xor_rm_histogram_q_118_fifo                                                                                                                                                                                                                                                                                                      ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                      ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                             ; 276   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo                                                                                                                                                                                                                     ; 261   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_back_wfifo|auto_generated                                                                                                                                                                                                                            ; 260   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                    ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                              ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                           ; 50    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo                                                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|rd_request_fifo|auto_generated                                                                                                                                                                                                                          ; 34    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                   ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                             ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                          ; 24    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated|dpfifo                                                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read|GEN_WORD_OFFSET_FIFO.offset_fifo|auto_generated                                                                                                                                                                                                         ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|pipelined_read                                                                                                                                                                                                                                                         ; 317   ; 37             ; 20           ; 37             ; 103    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|coalescer                                                                                                                                                                                                                                                              ; 34    ; 0              ; 5            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read|GEN_PIPE_INPUT.in_pipeline                                                                                                                                                                                                                                             ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|bursting_read                                                                                                                                                                                                                                                                        ; 295   ; 2              ; 2            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|u_permute_address                                                                                                                                                                                                                                                                    ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                          ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                                                     ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19|acl_reset_handler_inst                                                                                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thei_load_unnamed_histogram3_histogram19                                                                                                                                                                                                                                                                                      ; 460   ; 493            ; 0            ; 493            ; 430    ; 493             ; 493           ; 493             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram|thereaddata_reg_unnamed_histogram3_histogram0                                                                                                                                                                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_load_unnamed_histogram3_histogram                                                                                                                                                                                                                                                                                                                               ; 329   ; 0              ; 34           ; 0              ; 360    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                              ; 82    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                      ; 69    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                             ; 68    ; 1              ; 0            ; 1              ; 74     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo|fifo                                                                                                                                                                                                                                                                                             ; 68    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist5_histogram_B3_merge_reg_aunroll_x_out_data_out_2_119_fifo                                                                                                                                                                                                                                                                                                  ; 68    ; 2              ; 0            ; 2              ; 68     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thebubble_out_histogram_B3_merge_reg_aunroll_x_3_reg                                                                                                                                                                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thebubble_out_histogram_B3_merge_reg_aunroll_x_4_reg                                                                                                                                                                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo|fifo                                                                                                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist3_histogram_B3_merge_reg_aunroll_x_out_data_out_0_124_fifo                                                                                                                                                                                                                                                                                                  ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thebubble_out_i_syncbuf_global_size_0_sync_buffer_histogram_1_reg                                                                                                                                                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_numdata_sync_buffer1_histogram|thei_syncbuf_numdata_sync_buffer1_histogram26                                                                                                                                                                                                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_numdata_sync_buffer1_histogram                                                                                                                                                                                                                                                                                                                          ; 37    ; 1              ; 2            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_global_size_0_sync_buffer_histogram|thei_syncbuf_global_size_0_sync_buffer_histogram24                                                                                                                                                                                                                                                                  ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_global_size_0_sync_buffer_histogram                                                                                                                                                                                                                                                                                                                     ; 37    ; 1              ; 2            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo|fifo                                                                                                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist4_histogram_B3_merge_reg_aunroll_x_out_data_out_1_126_fifo                                                                                                                                                                                                                                                                                                  ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo|fifo                                                                                                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist9_histogram_B3_merge_reg_aunroll_x_out_data_out_4_126_fifo                                                                                                                                                                                                                                                                                                  ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                             ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                            ; 36    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo|fifo                                                                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist10_histogram_B3_merge_reg_aunroll_x_out_data_out_5_126_fifo                                                                                                                                                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                             ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                            ; 36    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo|fifo                                                                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist11_histogram_B3_merge_reg_aunroll_x_out_data_out_6_126_fifo                                                                                                                                                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                                        ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                     ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo|fifo                                                                                                                                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist0_i_cmp1113_rm_histogram_c_125_fifo                                                                                                                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                 ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                      ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo|fifo                                                                                                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|theredist8_histogram_B3_merge_reg_aunroll_x_out_data_out_3_126_fifo                                                                                                                                                                                                                                                                                                  ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_data_sync_buffer_histogram|thei_syncbuf_data_sync_buffer_histogram13                                                                                                                                                                                                                                                                                    ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_data_sync_buffer_histogram                                                                                                                                                                                                                                                                                                                              ; 69    ; 1              ; 2            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_numdata_sync_buffer_histogram|thei_syncbuf_numdata_sync_buffer_histogram16                                                                                                                                                                                                                                                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thei_syncbuf_numdata_sync_buffer_histogram                                                                                                                                                                                                                                                                                                                           ; 37    ; 1              ; 2            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region|thehistogram_B3_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                  ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thebb_histogram_B3_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 779   ; 0              ; 0            ; 0              ; 765    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3|thehistogram_B3_merge                                                                                                                                                                                                                                                                                                                                                                                ; 517   ; 0              ; 2            ; 0              ; 259    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3                                                                                                                                                                                                                                                                                                                                                                                                      ; 1133  ; 0              ; 96           ; 0              ; 766    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B3_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thehistogram_B1_branch                                                                                                                                                                                                                                                                                                                                                                               ; 294   ; 0              ; 0            ; 0              ; 291    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thebubble_out_i_syncbuf_local_size_0_sync_buffer2_histogram_1_reg                                                                                                                                                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|pipelined_write|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|pipelined_write|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                         ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|pipelined_write|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|pipelined_write|acl_reset_handler_inst                                                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|pipelined_write                                                                                                                                                                                                                                                                     ; 74    ; 11             ; 6            ; 11             ; 77     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|nop_fifo                                                                                                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|u_permute_address                                                                                                                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                         ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6|acl_reset_handler_inst                                                                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram|thei_store_unnamed_histogram0_histogram6                                                                                                                                                                                                                                                                                     ; 338   ; 318            ; 130          ; 318            ; 284    ; 318             ; 318           ; 318             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_store_unnamed_histogram0_histogram                                                                                                                                                                                                                                                                                                                              ; 297   ; 76             ; 32           ; 76             ; 182    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thehistogram_B1_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                  ; 228   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_syncbuf_local_size_0_sync_buffer2_histogram|thei_syncbuf_local_size_0_sync_buffer2_histogram8                                                                                                                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region|thei_syncbuf_local_size_0_sync_buffer2_histogram                                                                                                                                                                                                                                                                                                                     ; 37    ; 1              ; 2            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thebb_histogram_B1_stall_region                                                                                                                                                                                                                                                                                                                                                                      ; 392   ; 0              ; 0            ; 0              ; 471    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1|thehistogram_B1_merge                                                                                                                                                                                                                                                                                                                                                                                ; 453   ; 0              ; 2            ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1                                                                                                                                                                                                                                                                                                                                                                                                      ; 810   ; 0              ; 192          ; 0              ; 472    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function|thebb_histogram_B1_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                       ; 228   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|thehistogram_function                                                                                                                                                                                                                                                                                                                                                                                                                         ; 1428  ; 33             ; 128          ; 33             ; 1259   ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|theembedded_issuer|issuer_core|issuer                                                                                                                                                                                                                                                                                                                                                                                                         ; 306   ; 0              ; 0            ; 0              ; 301    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|theembedded_issuer|issuer_core                                                                                                                                                                                                                                                                                                                                                                                                                ; 306   ; 0              ; 0            ; 0              ; 301    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel|theembedded_issuer                                                                                                                                                                                                                                                                                                                                                                                                                            ; 358   ; 54             ; 52           ; 54             ; 130    ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0|kernel                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 1813  ; 1              ; 448          ; 1              ; 1196   ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1419  ; 0              ; 0            ; 0              ; 656    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|work_item_iterator                                                                                                                                                                                                                                                                                                                                                                                                                           ; 488   ; 366            ; 169          ; 366            ; 292    ; 366             ; 366           ; 366             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                                                                                                                                                        ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                                                                                                                                                    ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                                                                                                                                 ; 200   ; 0              ; 0            ; 0              ; 192    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                                                                                                                                                         ; 197   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                ; 196   ; 1              ; 0            ; 1              ; 197    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|group_id_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|use_base_inst                                                                                                                                                                                                                                                                                                                                                                                                                                ; 5     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|acl_valid                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 5     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[2].acl_grid                                                                                                                                                                                                                                                                                                                                                                                                                   ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[2].acl_lid                                                                                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[2].acl_gid                                                                                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[1].acl_grid                                                                                                                                                                                                                                                                                                                                                                                                                   ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[1].acl_lid                                                                                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[1].acl_gid                                                                                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[0].acl_grid                                                                                                                                                                                                                                                                                                                                                                                                                   ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[0].acl_lid                                                                                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0|register_block[0].acl_gid                                                                                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_id_iter_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 389   ; 2              ; 0            ; 2              ; 292    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_cra_slave_inst                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 85    ; 0              ; 2            ; 0              ; 675    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_completed|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_completed                                                                                                                                                                                                                                                                                                                                                                                                                           ; 5     ; 1              ; 0            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_sum|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|ndrange_sum                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_finish_detector                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 41    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst|histogram_workgroup_dispatcher                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 197   ; 0              ; 1            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system|histogram_std_ic_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 600   ; 0              ; 0            ; 0              ; 718    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|hist_system                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 339   ; 0              ; 0            ; 0              ; 391    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 159   ; 0              ; 14           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_histogram_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_histogram_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_histogram_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_histogram_cra_cra_ring|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_histogram_cra_cra_ring                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 146   ; 0              ; 0            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|irq_mapper_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 1     ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_kernel_windowed_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                      ; 596   ; 4              ; 5            ; 4              ; 578    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|clock_cross_kernel_mem1_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 589   ; 18             ; 2            ; 18             ; 590    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 581   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 185   ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 96    ; 4              ; 2            ; 4              ; 183    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|pipe_stage_host_ctrl_m0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 186   ; 0              ; 0            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 92    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 92    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 92    ; 0              ; 3            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 259   ; 39             ; 39           ; 39             ; 276    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 259   ; 39             ; 39           ; 39             ; 276    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|pipe_stage_host_ctrl_m0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 153   ; 31             ; 60           ; 31             ; 124    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 99    ; 6              ; 15           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 99    ; 4              ; 2            ; 4              ; 88     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|pipe_stage_host_ctrl_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 100   ; 10             ; 2            ; 10             ; 93     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 124   ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                                                                                                                                                ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                                                                                                                                                         ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                                                                                                                                                ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                                                                                                                                                  ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                                                                        ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 118   ; 3              ; 3            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 118   ; 3              ; 3            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|hps_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|hps_h2f_lw_axi_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 104   ; 4              ; 5            ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 193   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 371   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 371   ; 1              ; 2            ; 1              ; 369    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 371   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 371   ; 1              ; 2            ; 1              ; 369    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 370   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 370   ; 2              ; 3            ; 2              ; 369    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 410   ; 39             ; 0            ; 39             ; 369    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 1262  ; 266            ; 262          ; 266            ; 1334   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|address_span_extender_kernel_expanded_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                          ; 705   ; 34             ; 116          ; 34             ; 626    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_translator                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 601   ; 4              ; 5            ; 4              ; 583    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|address_span_extender_kernel_expanded_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                     ; 596   ; 9              ; 0            ; 9              ; 592    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 588   ; 0              ; 0            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|version_id                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|pipe_stage_host_ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 94    ; 2              ; 0            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|dll                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|oct                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|c0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|seq                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                                                                                                                                                                                                                                                              ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                                                                                                                                                                                                                                                                  ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                                                                                                                                                                                                                                                                 ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                                                                                                                                                                                                                                                              ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                                                                                                                                                                                                           ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|pll                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 57    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|fpga_interfaces                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 457   ; 0              ; 0            ; 0              ; 415    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 468   ; 0              ; 0            ; 0              ; 456    ; 0               ; 0             ; 0               ; 57    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 337   ; 76             ; 0            ; 76             ; 265    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 402   ; 75             ; 0            ; 75             ; 323    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 583   ; 0              ; 0            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|address_span_extender_kernel                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 655   ; 80             ; 0            ; 80             ; 585    ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_006                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_005                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                           ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                               ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                         ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                              ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                           ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                  ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                               ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                            ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                         ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 696   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_006                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_006                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 114   ; 49             ; 2            ; 49             ; 694    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|kernel_cntrl_m0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                ; 202   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_007|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_007                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_006|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_006                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_005                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_004                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_003                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 95    ; 0              ; 5            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                             ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                         ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                          ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                      ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                          ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                      ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                              ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                          ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                              ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                           ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                          ; 111   ; 41             ; 0            ; 41             ; 68     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                            ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                        ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent                                                                                                                                                                                                                                                                                                                                                                                                                     ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                  ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                              ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                           ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|kernel_cntrl_m0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 159   ; 36             ; 64           ; 36             ; 127    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 97    ; 5              ; 13           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; 97    ; 6              ; 13           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; 97    ; 5              ; 13           ; 5              ; 68     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 166   ; 5              ; 13           ; 5              ; 140    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                      ; 166   ; 7              ; 5            ; 7              ; 151    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_translator                                                                                                                                                                                                                                                                                                                                                                                                                ; 166   ; 6              ; 13           ; 6              ; 140    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                      ; 97    ; 4              ; 4            ; 4              ; 83     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|kernel_cntrl_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ; 98    ; 10             ; 2            ; 10             ; 91     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 384   ; 0              ; 0            ; 0              ; 389    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                        ; 147   ; 3              ; 2            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                           ; 45    ; 4              ; 0            ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                        ; 111   ; 12             ; 0            ; 12             ; 142    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 143   ; 0              ; 2            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 107   ; 2              ; 3            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                           ; 183   ; 39             ; 0            ; 39             ; 142    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                       ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 424   ; 72             ; 70           ; 72             ; 461    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|address_span_extender_0_expanded_master_agent                                                                                                                                                                                                                                                                                                                                                                                                          ; 181   ; 32             ; 70           ; 32             ; 139    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; 182   ; 4              ; 0            ; 4              ; 172    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|address_span_extender_0_expanded_master_translator                                                                                                                                                                                                                                                                                                                                                                                                     ; 114   ; 11             ; 2            ; 11             ; 107    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 138   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|irq_ena_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 41    ; 32             ; 36           ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|reset_controller_sw|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|reset_controller_sw|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|reset_controller_sw                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|version_id_0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|irq_bridge_0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mem_org_mode                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 36    ; 1              ; 31           ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|kernel_cntrl                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 92    ; 2              ; 0            ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|sw_reset                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 76    ; 0              ; 73           ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|address_span_extender_0                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 160   ; 3              ; 47           ; 3              ; 167    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|kernel_cra                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 176   ; 2              ; 0            ; 2              ; 172    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|sys_description_rom|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                        ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|sys_description_rom                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 89    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 125   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 170   ; 72             ; 0            ; 72             ; 94     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 170   ; 72             ; 0            ; 72             ; 94     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 468   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 104   ; 25             ; 2            ; 25             ; 466    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 190   ; 0              ; 0            ; 0              ; 192    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 91    ; 0              ; 5            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                            ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                              ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                          ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                            ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 150   ; 35             ; 62           ; 35             ; 123    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 94    ; 6              ; 10           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 94    ; 6              ; 10           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 94    ; 5              ; 10           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 94    ; 4              ; 9            ; 4              ; 74     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 94    ; 7              ; 3            ; 7              ; 82     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 95    ; 10             ; 2            ; 10             ; 88     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 218   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_rom|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_rom                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 52    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|version_id_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_lock_avs_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_sw_reset                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 40    ; 0              ; 37           ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 89    ; 2              ; 2            ; 2              ; 85     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|global_routing_kernel_clk2x                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|global_routing_kernel_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 43    ; 1              ; 39           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|kernel_pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 57    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
