# D触发器设计

ID：5
难度：简单
标签：组合逻辑，时序逻辑，Verilog语法，标签都是我瞎写的哈
前置：4
后置：6

## 实验原理
D触发器是一种基本的时序逻辑电路，其特点是在时钟边沿到来时，将输入端D的值直接传输到输出端Q。D触发器具有以下特性：
- 在时钟边沿到来时，输出Q等于输入D
- 在时钟边沿之间，输出保持不变
- 输入信号D必须在时钟边沿到来前保持足够的建立时间

## 实验内容
设计一个基本的D触发器，在时钟上升沿时，将输入信号D的值传输到输出端Q。

## 设计要求
1. 模块名称：`d_ff`
2. 端口定义：
   - 输入端口：
     - `clk`: 时钟信号
     - `d`: 数据输入信号
   - 输出端口：
     - `q`: 输出信号
3. 时序要求：
   - 在时钟上升沿触发
   - 无复位功能
4. 功能要求：
   - 在时钟上升沿，输出等于输入D的值
   - 其他时刻保持输出不变

## 注意事项
1. 使用非阻塞赋值(<=)实现时序逻辑
2. 注意时钟边沿的触发条件