TN:verilator_coverage
SF:output/chiseluvm/vivadoex1.AdderUvmTest2/Adder4Bit.v
DA:23,18
DA:68,2
DA:59,2
DA:50,18
DA:62,2
DA:17,4
DA:53,0
DA:71,4
DA:11,4
DA:56,6
DA:47,4
DA:20,4
DA:2,18
DA:65,2
DA:5,14
DA:14,18
DA:46,2
DA:73,14
DA:64,2
DA:55,4
DA:67,4
DA:58,0
DA:49,4
DA:13,14
DA:4,30
DA:22,12
DA:70,4
DA:61,4
DA:19,12
DA:60,4
DA:69,2
DA:63,2
DA:54,4
DA:45,9
DA:72,4
DA:18,10
DA:57,4
DA:21,14
DA:12,10
DA:3,22
DA:48,10
DA:66,4
DA:15,14
DA:24,10
DA:51,4
end_of_record
