module srff(q,clk,s,r);
input clk;
input s,r;
output reg q;
initial begin
q=1'b0;
end
always@(posedge clk)begin
if(s==1'b0&&r==1'b0)
q=q;

else if(s==1'b0&&r==1'b1)
q=0;

else if(s==1'b1&&r==1'b0)
q=1;

else 
q=1'bx;

end
endmodule

module srff_tb;
reg s,r,clk;
wire q;
srff uut (q,clk,s,r);

initial begin
clk = 1'b0;
forever 
#2 clk = ~clk;
end
initial begin
  s=1'b0;r=1'b0;
#5s=1'b0;r=1'b1;
#5s=1'b1;r=1'b0;
#5s=1'b1;r=1'b1;
#5$finish;
end
endmodule
