0.6
2019.2
Nov  6 2019
21:57:16
D:/FPGA_DATA/lab_practise/ALU/ALU.sim/sim_1/behav/xsim/glbl.v,1573089660,verilog,,,,glbl,,,,,,,,
D:/FPGA_DATA/lab_practise/ALU/ALU.srcs/sim_1/new/TB_ALU.v,1690271909,verilog,,,,TB_ALU,,,,,,,,
D:/FPGA_DATA/lab_practise/ALU/ALU.srcs/sources_1/new/ALU.v,1690271815,verilog,,D:/FPGA_DATA/lab_practise/ALU/ALU.srcs/sim_1/new/TB_ALU.v,,ALU,,,,,,,,
