[{"name": "\u6731\u7389\u9f61", "email": "chuyulingster@gmail.com", "latestUpdate": "2020-06-09 08:25:39", "objective": "\u6700\u4f73\u5316\u7d44\u5408\u908f\u8f2f\u4e4b\u6f14\u7b97\u6cd5\uff0c\u53ef\u898f\u5283\u908f\u8f2f\u5143\u4ef6\uff0c\u7d44\u5408\u908f\u8f2f\u4e4bVLSI\u8a2d\u8a08\uff0c\u4f7f\u7528MSI\u8207\u6a19\u6e96\u96fb\u8def\u5143\u4ef6\u8a2d\u8a08\u591a\u5c64\u908f\u8f2f\uff0c\u4f7f\u7528\u9598\u9663\u5217\u8a2d\u8a08\uff0c\u5faa\u5e8f\u908f\u8f2f\u4e4b\u5143\u4ef6\uff0c\u5faa\u5e8f\u908f\u8f2f\u4e4b\u5206\u6790\u8207\u5408\u6210\uff0cVLSI\u4e4b\u8a2d\u8a08\u8207\u6e2c\u8a66\u6280\u5de7\uff0c\u5404\u7a2eCALD\u8edf\u9ad4\u5de5\u5177\u4ecb\u7d39\u3002\r\n1.Algorithms for Optimization of combirational logic\r\n2.VLSI realizations of combination logic\r\n3.Multilevel logic using complex parts and cells.\r\n4.Components of sequential systems\r\n5.Synthesis of clock-mode sequential circuits.", "schedule": "\u9031\u6b21\t\u5167\u5bb9\r\n1\t        \u6578\u4f4d\u7cfb\u7d71\u5c0e\u8ad6\r\n2\t        \u6578\u4f4d\u7cfb\u7d71\u8207\u6578\u78bc\r\n3\t       \u5e03\u6797\u4ee3\u6578\u8207\u908f\u8f2f\u9598\r\n4\t       \u5e03\u6797\u4ee3\u6578\u8207\u908f\u8f2f\u9598\r\n5\t       \u5e03\u6797\u4ee3\u6578\u5316\u7c21\r\n6\t       \u5e03\u6797\u4ee3\u6578\u5316\u7c21\r\n7\t       \u7d44\u5408\u908f\u8f2f\u96fb\u8def\r\n8\t       \u7d44\u5408\u908f\u8f2f\u96fb\u8def \u91cd\u9ede\u8907\u7fd2\r\n9\t       \u671f\u4e2d\u8003\r\n10\t      \u7b97\u8853\u8207\u908f\u8f2f\u904b\u7b97\u96fb\u8def\u8a2d\u8a08\r\n11\t      \u7b97\u8853\u8207\u908f\u8f2f\u904b\u7b97\u96fb\u8def\u8a2d\u8a08\r\n12\t      \u5e38\u7528\u7d44\u5408\u908f\u8f2f\u96fb\u8def\r\n13\t      \u6b63\u53cd\u5668\u96fb\u8def\r\n14\t      \u5e8f\u5411\u908f\u8f2f\u96fb\u8def\r\n15\t     \u5e38\u7528\u66ab\u5b58\u5668\u96fb\u8def\u8a2d\u8a08\r\n16\t     \u5c08\u6848\u505a\u4e2d\u5b78\r\n17\t     \u554f\u984c\u89e3\u6c7a\u8a2d\u8a08\r\n18\t     \u671f\u672b\u8003", "scorePolicy": "\u4f5c\u696d30%  \r\n\u51fa\u5e2d\u738720%  \r\n\u671f\u4e2d\u800320%  \r\n\u671f\u672b\u800320% \r\n\u5831\u544a10%", "materials": "\u6578\u4f4d\u908f\u8f2f\u8a2d\u8a08(\u7b2c\u4e09\u7248)-\u4f7f\u7528VHDL\r\n\u958b\u653e\u8cc7\u6e90\u61c9\u7528", "foreignLanguageTextbooks": false}]