Si vuole realizzare in VHDL un modulo combinatorio in grado di eseguire la somma di due numeri in ingresso codificati sia con la notazione complemeto a 2 che con quella modulo e segno. Il modulo ha tre segnali di ingresso: A e B a 32 bit che rappresentano i due valori in ingresso ed un segnale CPL2/nMS che specifica se i due valori in ingresso sono codificati con la notazione complemento a 2 (nel caso il segnale è uguale a 1) o modulo e segno (se il segnale assume valore 0). Inoltre il modulo ha due segnali di uscita: RIS a 32 bit che rappresenta il risultato della somma (codificato con la stessa notazione dei valori di ingresso) e OVF che indica se si è verificato un overflow durante l'operazione.
