TimeQuest Timing Analyzer report for memory
Wed Mar 24 10:08:03 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'clock'
 27. Fast Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memory                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.05 MHz ; 235.07 MHz      ; clock      ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.915 ; -15.320       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 2.646 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.627 ; -243.762              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
; -1.915 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 2.843      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
; 2.646 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.037     ; 2.843      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_02[0]                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 11.940 ; 11.940 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  address[1] ; clock      ; 10.630 ; 10.630 ; Rise       ; clock           ;
;  address[2] ; clock      ; 11.940 ; 11.940 ; Rise       ; clock           ;
;  address[3] ; clock      ; 10.091 ; 10.091 ; Rise       ; clock           ;
;  address[4] ; clock      ; 10.387 ; 10.387 ; Rise       ; clock           ;
;  address[5] ; clock      ; 10.337 ; 10.337 ; Rise       ; clock           ;
;  address[6] ; clock      ; 9.862  ; 9.862  ; Rise       ; clock           ;
;  address[7] ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.518  ; 4.518  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.526  ; 4.526  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.882  ; 4.882  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.034  ; 5.034  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.874  ; 4.874  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.769  ; 4.769  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 5.126  ; 5.126  ; Rise       ; clock           ;
; write       ; clock      ; 10.350 ; 10.350 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -3.312 ; -3.312 ; Rise       ; clock           ;
;  address[0] ; clock      ; -4.045 ; -4.045 ; Rise       ; clock           ;
;  address[1] ; clock      ; -4.279 ; -4.279 ; Rise       ; clock           ;
;  address[2] ; clock      ; -4.239 ; -4.239 ; Rise       ; clock           ;
;  address[3] ; clock      ; -4.195 ; -4.195 ; Rise       ; clock           ;
;  address[4] ; clock      ; -3.456 ; -3.456 ; Rise       ; clock           ;
;  address[5] ; clock      ; -3.331 ; -3.331 ; Rise       ; clock           ;
;  address[6] ; clock      ; -3.917 ; -3.917 ; Rise       ; clock           ;
;  address[7] ; clock      ; -3.312 ; -3.312 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -2.967 ; -2.967 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -3.656 ; -3.656 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -3.717 ; -3.717 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -3.754 ; -3.754 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -3.826 ; -3.826 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -3.722 ; -3.722 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -2.967 ; -2.967 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -3.815 ; -3.815 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -3.728 ; -3.728 ; Rise       ; clock           ;
; write       ; clock      ; -4.574 ; -4.574 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_Out[*]     ; clock      ; 13.589 ; 13.589 ; Rise       ; clock           ;
;  data_Out[0]    ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  data_Out[1]    ; clock      ; 13.589 ; 13.589 ; Rise       ; clock           ;
;  data_Out[2]    ; clock      ; 12.316 ; 12.316 ; Rise       ; clock           ;
;  data_Out[3]    ; clock      ; 13.315 ; 13.315 ; Rise       ; clock           ;
;  data_Out[4]    ; clock      ; 12.451 ; 12.451 ; Rise       ; clock           ;
;  data_Out[5]    ; clock      ; 11.909 ; 11.909 ; Rise       ; clock           ;
;  data_Out[6]    ; clock      ; 12.159 ; 12.159 ; Rise       ; clock           ;
;  data_Out[7]    ; clock      ; 11.465 ; 11.465 ; Rise       ; clock           ;
; port_Out_00[*]  ; clock      ; 7.007  ; 7.007  ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 6.777  ; 6.777  ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 6.769  ; 6.769  ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 6.496  ; 6.496  ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 7.007  ; 7.007  ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 6.507  ; 6.507  ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 7.011  ; 7.011  ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 6.640  ; 6.640  ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 6.565  ; 6.565  ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 7.011  ; 7.011  ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 6.310  ; 6.310  ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 6.309  ; 6.309  ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 7.016  ; 7.016  ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 6.744  ; 6.744  ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 6.781  ; 6.781  ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 6.738  ; 6.738  ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 6.445  ; 6.445  ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 7.016  ; 7.016  ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 7.002  ; 7.002  ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 6.980  ; 6.980  ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 6.832  ; 6.832  ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 6.530  ; 6.530  ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 6.980  ; 6.980  ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 6.784  ; 6.784  ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 6.316  ; 6.316  ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 7.961  ; 7.961  ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 6.574  ; 6.574  ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 7.961  ; 7.961  ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 6.385  ; 6.385  ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 6.390  ; 6.390  ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 6.473  ; 6.473  ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 6.791  ; 6.791  ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 6.466  ; 6.466  ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 6.774  ; 6.774  ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 6.320  ; 6.320  ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 6.338  ; 6.338  ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 6.774  ; 6.774  ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 7.764  ; 7.764  ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 6.752  ; 6.752  ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 6.734  ; 6.734  ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 7.764  ; 7.764  ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 6.755  ; 6.755  ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 6.615  ; 6.615  ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 6.478  ; 6.478  ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 6.648  ; 6.648  ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 7.496  ; 7.496  ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 6.616  ; 6.616  ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 6.423  ; 6.423  ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 6.725  ; 6.725  ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 6.628  ; 6.628  ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 6.643  ; 6.643  ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 6.428  ; 6.428  ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 6.441  ; 6.441  ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 6.725  ; 6.725  ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 6.325  ; 6.325  ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 6.780  ; 6.780  ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 6.588  ; 6.588  ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 6.402  ; 6.402  ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 6.742  ; 6.742  ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 6.886  ; 6.886  ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 6.411  ; 6.411  ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 6.637  ; 6.637  ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 6.647  ; 6.647  ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 6.313  ; 6.313  ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 6.317  ; 6.317  ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 6.332  ; 6.332  ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 6.759  ; 6.759  ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 6.959  ; 6.959  ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 6.806  ; 6.806  ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 6.461  ; 6.461  ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 6.786  ; 6.786  ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 6.803  ; 6.803  ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 6.959  ; 6.959  ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 6.495  ; 6.495  ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 6.753  ; 6.753  ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 6.992  ; 6.992  ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 6.906  ; 6.906  ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 6.737  ; 6.737  ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 6.681  ; 6.681  ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 6.729  ; 6.729  ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 6.992  ; 6.992  ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 6.690  ; 6.690  ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 6.403  ; 6.403  ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 6.976  ; 6.976  ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 6.976  ; 6.976  ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 6.790  ; 6.790  ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 6.810  ; 6.810  ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 6.799  ; 6.799  ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 6.573  ; 6.573  ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 6.326  ; 6.326  ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_Out[*]     ; clock      ; 7.833  ; 7.833  ; Rise       ; clock           ;
;  data_Out[0]    ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  data_Out[1]    ; clock      ; 10.500 ; 10.500 ; Rise       ; clock           ;
;  data_Out[2]    ; clock      ; 8.820  ; 8.820  ; Rise       ; clock           ;
;  data_Out[3]    ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  data_Out[4]    ; clock      ; 8.962  ; 8.962  ; Rise       ; clock           ;
;  data_Out[5]    ; clock      ; 9.017  ; 9.017  ; Rise       ; clock           ;
;  data_Out[6]    ; clock      ; 8.729  ; 8.729  ; Rise       ; clock           ;
;  data_Out[7]    ; clock      ; 7.833  ; 7.833  ; Rise       ; clock           ;
; port_Out_00[*]  ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 6.777  ; 6.777  ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 6.769  ; 6.769  ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 6.496  ; 6.496  ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 7.007  ; 7.007  ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 6.507  ; 6.507  ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 6.309  ; 6.309  ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 6.640  ; 6.640  ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 6.565  ; 6.565  ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 7.011  ; 7.011  ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 6.310  ; 6.310  ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 6.309  ; 6.309  ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 6.445  ; 6.445  ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 6.744  ; 6.744  ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 6.781  ; 6.781  ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 6.738  ; 6.738  ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 6.445  ; 6.445  ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 7.016  ; 7.016  ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 7.002  ; 7.002  ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 6.316  ; 6.316  ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 6.832  ; 6.832  ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 6.530  ; 6.530  ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 6.980  ; 6.980  ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 6.784  ; 6.784  ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 6.316  ; 6.316  ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 6.385  ; 6.385  ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 6.574  ; 6.574  ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 7.961  ; 7.961  ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 6.385  ; 6.385  ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 6.390  ; 6.390  ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 6.466  ; 6.466  ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 6.473  ; 6.473  ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 6.791  ; 6.791  ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 6.466  ; 6.466  ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 6.320  ; 6.320  ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 6.320  ; 6.320  ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 6.338  ; 6.338  ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 6.774  ; 6.774  ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 6.752  ; 6.752  ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 6.734  ; 6.734  ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 7.764  ; 7.764  ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 6.755  ; 6.755  ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 6.423  ; 6.423  ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 6.615  ; 6.615  ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 6.478  ; 6.478  ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 6.648  ; 6.648  ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 7.496  ; 7.496  ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 6.616  ; 6.616  ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 6.423  ; 6.423  ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 6.628  ; 6.628  ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 6.643  ; 6.643  ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 6.428  ; 6.428  ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 6.441  ; 6.441  ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 6.725  ; 6.725  ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 6.325  ; 6.325  ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 6.325  ; 6.325  ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 6.780  ; 6.780  ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 6.588  ; 6.588  ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 6.402  ; 6.402  ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 6.742  ; 6.742  ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 6.886  ; 6.886  ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 6.411  ; 6.411  ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 6.637  ; 6.637  ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 6.647  ; 6.647  ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 6.313  ; 6.313  ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 6.313  ; 6.313  ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 6.317  ; 6.317  ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 6.332  ; 6.332  ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 6.759  ; 6.759  ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 6.461  ; 6.461  ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 6.806  ; 6.806  ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 6.461  ; 6.461  ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 6.786  ; 6.786  ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 6.803  ; 6.803  ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 6.959  ; 6.959  ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 6.495  ; 6.495  ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 6.753  ; 6.753  ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 6.906  ; 6.906  ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 6.737  ; 6.737  ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 6.681  ; 6.681  ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 6.729  ; 6.729  ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 6.992  ; 6.992  ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 6.690  ; 6.690  ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 6.403  ; 6.403  ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 6.326  ; 6.326  ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 6.976  ; 6.976  ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 6.790  ; 6.790  ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 6.810  ; 6.810  ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 6.799  ; 6.799  ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 6.573  ; 6.573  ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 6.326  ; 6.326  ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_Out[0] ; 16.629 ; 16.629 ; 16.629 ; 16.629 ;
; address[0]    ; data_Out[1] ; 14.578 ; 14.578 ; 14.578 ; 14.578 ;
; address[0]    ; data_Out[2] ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; address[0]    ; data_Out[3] ; 12.284 ; 12.284 ; 12.284 ; 12.284 ;
; address[0]    ; data_Out[4] ; 14.032 ; 14.032 ; 14.032 ; 14.032 ;
; address[0]    ; data_Out[5] ; 11.710 ; 11.710 ; 11.710 ; 11.710 ;
; address[0]    ; data_Out[6] ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; address[0]    ; data_Out[7] ; 13.603 ; 13.603 ; 13.603 ; 13.603 ;
; address[1]    ; data_Out[0] ; 16.878 ; 16.878 ; 16.878 ; 16.878 ;
; address[1]    ; data_Out[1] ; 14.314 ; 14.314 ; 14.314 ; 14.314 ;
; address[1]    ; data_Out[2] ; 16.049 ; 16.049 ; 16.049 ; 16.049 ;
; address[1]    ; data_Out[3] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; address[1]    ; data_Out[4] ; 13.023 ; 13.023 ; 13.023 ; 13.023 ;
; address[1]    ; data_Out[5] ; 11.482 ; 11.482 ; 11.482 ; 11.482 ;
; address[1]    ; data_Out[6] ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; address[1]    ; data_Out[7] ; 13.551 ; 13.551 ; 13.551 ; 13.551 ;
; address[2]    ; data_Out[0] ; 15.365 ; 15.365 ; 15.365 ; 15.365 ;
; address[2]    ; data_Out[1] ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; address[2]    ; data_Out[2] ; 14.375 ; 14.375 ; 14.375 ; 14.375 ;
; address[2]    ; data_Out[3] ; 15.392 ; 15.392 ; 15.392 ; 15.392 ;
; address[2]    ; data_Out[4] ; 14.220 ; 14.220 ; 14.220 ; 14.220 ;
; address[2]    ; data_Out[5] ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; address[2]    ; data_Out[6] ; 17.399 ; 17.399 ; 17.399 ; 17.399 ;
; address[2]    ; data_Out[7] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; address[3]    ; data_Out[0] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; address[3]    ; data_Out[1] ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; address[3]    ; data_Out[2] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; address[3]    ; data_Out[3] ; 13.954 ; 13.954 ; 13.954 ; 13.954 ;
; address[3]    ; data_Out[4] ; 12.645 ; 12.645 ; 12.645 ; 12.645 ;
; address[3]    ; data_Out[5] ; 13.221 ; 13.221 ; 13.221 ; 13.221 ;
; address[3]    ; data_Out[6] ; 15.326 ; 15.326 ; 15.326 ; 15.326 ;
; address[3]    ; data_Out[7] ; 15.274 ; 15.274 ; 15.274 ; 15.274 ;
; address[4]    ; data_Out[0] ; 11.574 ;        ;        ; 11.574 ;
; address[4]    ; data_Out[1] ; 12.329 ;        ;        ; 12.329 ;
; address[4]    ; data_Out[2] ; 11.641 ;        ;        ; 11.641 ;
; address[4]    ; data_Out[3] ; 12.298 ;        ;        ; 12.298 ;
; address[4]    ; data_Out[4] ; 12.715 ;        ;        ; 12.715 ;
; address[4]    ; data_Out[5] ; 12.006 ;        ;        ; 12.006 ;
; address[4]    ; data_Out[6] ; 11.656 ;        ;        ; 11.656 ;
; address[4]    ; data_Out[7] ; 11.017 ;        ;        ; 11.017 ;
; address[5]    ; data_Out[0] ; 11.591 ; 12.411 ; 12.411 ; 11.591 ;
; address[5]    ; data_Out[1] ; 12.346 ; 13.930 ; 13.930 ; 12.346 ;
; address[5]    ; data_Out[2] ; 11.658 ; 13.182 ; 13.182 ; 11.658 ;
; address[5]    ; data_Out[3] ; 12.315 ; 13.894 ; 13.894 ; 12.315 ;
; address[5]    ; data_Out[4] ; 12.732 ; 13.319 ; 13.319 ; 12.732 ;
; address[5]    ; data_Out[5] ; 12.023 ; 12.483 ; 12.483 ; 12.023 ;
; address[5]    ; data_Out[6] ; 11.673 ; 12.677 ; 12.677 ; 11.673 ;
; address[5]    ; data_Out[7] ; 11.034 ; 12.049 ; 12.049 ; 11.034 ;
; address[6]    ; data_Out[0] ; 12.243 ; 12.806 ; 12.806 ; 12.243 ;
; address[6]    ; data_Out[1] ; 12.998 ; 14.325 ; 14.325 ; 12.998 ;
; address[6]    ; data_Out[2] ; 12.310 ; 13.577 ; 13.577 ; 12.310 ;
; address[6]    ; data_Out[3] ; 12.967 ; 14.289 ; 14.289 ; 12.967 ;
; address[6]    ; data_Out[4] ; 13.384 ; 13.714 ; 13.714 ; 13.384 ;
; address[6]    ; data_Out[5] ; 12.675 ; 12.878 ; 12.878 ; 12.675 ;
; address[6]    ; data_Out[6] ; 12.325 ; 13.072 ; 13.072 ; 12.325 ;
; address[6]    ; data_Out[7] ; 11.686 ; 12.444 ; 12.444 ; 11.686 ;
; address[7]    ; data_Out[0] ; 12.408 ;        ;        ; 12.408 ;
; address[7]    ; data_Out[1] ; 13.927 ; 13.081 ; 13.081 ; 13.927 ;
; address[7]    ; data_Out[2] ; 13.179 ; 12.256 ; 12.256 ; 13.179 ;
; address[7]    ; data_Out[3] ; 13.891 ; 13.107 ; 13.107 ; 13.891 ;
; address[7]    ; data_Out[4] ; 13.316 ; 12.394 ; 12.394 ; 13.316 ;
; address[7]    ; data_Out[5] ; 12.480 ; 11.923 ; 11.923 ; 12.480 ;
; address[7]    ; data_Out[6] ; 12.674 ; 11.584 ; 11.584 ; 12.674 ;
; address[7]    ; data_Out[7] ; 12.046 ; 11.262 ; 11.262 ; 12.046 ;
; port_in_00[0] ; data_Out[0] ; 15.121 ; 15.121 ; 15.121 ; 15.121 ;
; port_in_00[1] ; data_Out[1] ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; port_in_00[2] ; data_Out[2] ; 14.605 ; 14.605 ; 14.605 ; 14.605 ;
; port_in_00[3] ; data_Out[3] ; 11.906 ; 11.906 ; 11.906 ; 11.906 ;
; port_in_00[4] ; data_Out[4] ; 11.547 ; 11.547 ; 11.547 ; 11.547 ;
; port_in_00[5] ; data_Out[5] ; 11.135 ; 11.135 ; 11.135 ; 11.135 ;
; port_in_00[6] ; data_Out[6] ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; port_in_00[7] ; data_Out[7] ; 14.159 ; 14.159 ; 14.159 ; 14.159 ;
; port_in_01[0] ; data_Out[0] ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; port_in_01[1] ; data_Out[1] ; 13.714 ; 13.714 ; 13.714 ; 13.714 ;
; port_in_01[2] ; data_Out[2] ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; port_in_01[3] ; data_Out[3] ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; port_in_01[4] ; data_Out[4] ; 10.959 ; 10.959 ; 10.959 ; 10.959 ;
; port_in_01[5] ; data_Out[5] ; 11.446 ; 11.446 ; 11.446 ; 11.446 ;
; port_in_01[6] ; data_Out[6] ; 13.694 ; 13.694 ; 13.694 ; 13.694 ;
; port_in_01[7] ; data_Out[7] ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; port_in_02[0] ; data_Out[0] ; 14.718 ; 14.718 ; 14.718 ; 14.718 ;
; port_in_02[1] ; data_Out[1] ; 12.919 ; 12.919 ; 12.919 ; 12.919 ;
; port_in_02[2] ; data_Out[2] ; 14.883 ; 14.883 ; 14.883 ; 14.883 ;
; port_in_02[3] ; data_Out[3] ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; port_in_02[4] ; data_Out[4] ; 10.641 ; 10.641 ; 10.641 ; 10.641 ;
; port_in_02[5] ; data_Out[5] ; 10.822 ; 10.822 ; 10.822 ; 10.822 ;
; port_in_02[6] ; data_Out[6] ; 14.378 ; 14.378 ; 14.378 ; 14.378 ;
; port_in_02[7] ; data_Out[7] ; 13.796 ; 13.796 ; 13.796 ; 13.796 ;
; port_in_03[0] ; data_Out[0] ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; port_in_03[1] ; data_Out[1] ; 13.318 ; 13.318 ; 13.318 ; 13.318 ;
; port_in_03[2] ; data_Out[2] ; 13.893 ; 13.893 ; 13.893 ; 13.893 ;
; port_in_03[3] ; data_Out[3] ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; port_in_03[4] ; data_Out[4] ; 6.570  ; 6.570  ; 6.570  ; 6.570  ;
; port_in_03[5] ; data_Out[5] ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; port_in_03[6] ; data_Out[6] ; 13.578 ; 13.578 ; 13.578 ; 13.578 ;
; port_in_03[7] ; data_Out[7] ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; port_in_04[0] ; data_Out[0] ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; port_in_04[1] ; data_Out[1] ; 13.655 ; 13.655 ; 13.655 ; 13.655 ;
; port_in_04[2] ; data_Out[2] ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; port_in_04[3] ; data_Out[3] ; 11.366 ; 11.366 ; 11.366 ; 11.366 ;
; port_in_04[4] ; data_Out[4] ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; port_in_04[5] ; data_Out[5] ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; port_in_04[6] ; data_Out[6] ; 13.775 ; 13.775 ; 13.775 ; 13.775 ;
; port_in_04[7] ; data_Out[7] ; 13.817 ; 13.817 ; 13.817 ; 13.817 ;
; port_in_05[0] ; data_Out[0] ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; port_in_05[1] ; data_Out[1] ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; port_in_05[2] ; data_Out[2] ; 14.035 ; 14.035 ; 14.035 ; 14.035 ;
; port_in_05[3] ; data_Out[3] ; 10.003 ; 10.003 ; 10.003 ; 10.003 ;
; port_in_05[4] ; data_Out[4] ; 10.849 ; 10.849 ; 10.849 ; 10.849 ;
; port_in_05[5] ; data_Out[5] ; 11.242 ; 11.242 ; 11.242 ; 11.242 ;
; port_in_05[6] ; data_Out[6] ; 13.845 ; 13.845 ; 13.845 ; 13.845 ;
; port_in_05[7] ; data_Out[7] ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; port_in_06[0] ; data_Out[0] ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; port_in_06[1] ; data_Out[1] ; 13.245 ; 13.245 ; 13.245 ; 13.245 ;
; port_in_06[2] ; data_Out[2] ; 10.283 ;        ;        ; 10.283 ;
; port_in_06[3] ; data_Out[3] ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; port_in_06[4] ; data_Out[4] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; port_in_06[5] ; data_Out[5] ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; port_in_06[6] ; data_Out[6] ; 13.350 ;        ;        ; 13.350 ;
; port_in_06[7] ; data_Out[7] ; 13.011 ; 13.011 ; 13.011 ; 13.011 ;
; port_in_07[0] ; data_Out[0] ; 13.796 ; 13.796 ; 13.796 ; 13.796 ;
; port_in_07[1] ; data_Out[1] ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
; port_in_07[2] ; data_Out[2] ; 10.538 ;        ;        ; 10.538 ;
; port_in_07[3] ; data_Out[3] ; 10.089 ;        ;        ; 10.089 ;
; port_in_07[4] ; data_Out[4] ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; port_in_07[5] ; data_Out[5] ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; port_in_07[6] ; data_Out[6] ; 13.647 ;        ;        ; 13.647 ;
; port_in_07[7] ; data_Out[7] ; 12.652 ;        ;        ; 12.652 ;
; port_in_08[0] ; data_Out[0] ; 14.681 ; 14.681 ; 14.681 ; 14.681 ;
; port_in_08[1] ; data_Out[1] ; 14.562 ; 14.562 ; 14.562 ; 14.562 ;
; port_in_08[2] ; data_Out[2] ; 14.375 ; 14.375 ; 14.375 ; 14.375 ;
; port_in_08[3] ; data_Out[3] ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; port_in_08[4] ; data_Out[4] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; port_in_08[5] ; data_Out[5] ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; port_in_08[6] ; data_Out[6] ; 14.812 ; 14.812 ; 14.812 ; 14.812 ;
; port_in_08[7] ; data_Out[7] ; 13.602 ; 13.602 ; 13.602 ; 13.602 ;
; port_in_09[0] ; data_Out[0] ; 14.972 ; 14.972 ; 14.972 ; 14.972 ;
; port_in_09[1] ; data_Out[1] ; 13.672 ; 13.672 ; 13.672 ; 13.672 ;
; port_in_09[2] ; data_Out[2] ; 10.432 ; 10.432 ; 10.432 ; 10.432 ;
; port_in_09[3] ; data_Out[3] ; 10.204 ;        ;        ; 10.204 ;
; port_in_09[4] ; data_Out[4] ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; port_in_09[5] ; data_Out[5] ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; port_in_09[6] ; data_Out[6] ; 13.752 ; 13.752 ; 13.752 ; 13.752 ;
; port_in_09[7] ; data_Out[7] ; 12.835 ;        ;        ; 12.835 ;
; port_in_10[0] ; data_Out[0] ; 14.533 ;        ;        ; 14.533 ;
; port_in_10[1] ; data_Out[1] ; 12.893 ;        ;        ; 12.893 ;
; port_in_10[2] ; data_Out[2] ; 14.683 ; 14.683 ; 14.683 ; 14.683 ;
; port_in_10[3] ; data_Out[3] ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; port_in_10[4] ; data_Out[4] ; 10.134 ;        ;        ; 10.134 ;
; port_in_10[5] ; data_Out[5] ; 10.423 ;        ;        ; 10.423 ;
; port_in_10[6] ; data_Out[6] ; 13.972 ; 13.972 ; 13.972 ; 13.972 ;
; port_in_10[7] ; data_Out[7] ; 13.738 ; 13.738 ; 13.738 ; 13.738 ;
; port_in_11[0] ; data_Out[0] ; 15.105 ;        ;        ; 15.105 ;
; port_in_11[1] ; data_Out[1] ; 12.977 ;        ;        ; 12.977 ;
; port_in_11[2] ; data_Out[2] ; 13.548 ; 13.548 ; 13.548 ; 13.548 ;
; port_in_11[3] ; data_Out[3] ; 11.053 ; 11.053 ; 11.053 ; 11.053 ;
; port_in_11[4] ; data_Out[4] ; 9.825  ;        ;        ; 9.825  ;
; port_in_11[5] ; data_Out[5] ; 9.922  ;        ;        ; 9.922  ;
; port_in_11[6] ; data_Out[6] ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; port_in_11[7] ; data_Out[7] ; 13.085 ; 13.085 ; 13.085 ; 13.085 ;
; port_in_12[0] ; data_Out[0] ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; port_in_12[1] ; data_Out[1] ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; port_in_12[2] ; data_Out[2] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; port_in_12[3] ; data_Out[3] ; 11.177 ; 11.177 ; 11.177 ; 11.177 ;
; port_in_12[4] ; data_Out[4] ; 10.869 ; 10.869 ; 10.869 ; 10.869 ;
; port_in_12[5] ; data_Out[5] ; 10.877 ; 10.877 ; 10.877 ; 10.877 ;
; port_in_12[6] ; data_Out[6] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; port_in_12[7] ; data_Out[7] ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; port_in_13[0] ; data_Out[0] ; 13.846 ;        ;        ; 13.846 ;
; port_in_13[1] ; data_Out[1] ; 13.538 ; 13.538 ; 13.538 ; 13.538 ;
; port_in_13[2] ; data_Out[2] ; 13.968 ; 13.968 ; 13.968 ; 13.968 ;
; port_in_13[3] ; data_Out[3] ; 9.995  ;        ;        ; 9.995  ;
; port_in_13[4] ; data_Out[4] ; 6.336  ;        ;        ; 6.336  ;
; port_in_13[5] ; data_Out[5] ; 11.260 ; 11.260 ; 11.260 ; 11.260 ;
; port_in_13[6] ; data_Out[6] ; 14.321 ; 14.321 ; 14.321 ; 14.321 ;
; port_in_13[7] ; data_Out[7] ; 12.410 ;        ;        ; 12.410 ;
; port_in_14[0] ; data_Out[0] ; 13.837 ; 13.837 ; 13.837 ; 13.837 ;
; port_in_14[1] ; data_Out[1] ; 12.664 ;        ;        ; 12.664 ;
; port_in_14[2] ; data_Out[2] ; 13.160 ;        ;        ; 13.160 ;
; port_in_14[3] ; data_Out[3] ; 10.832 ; 10.832 ; 10.832 ; 10.832 ;
; port_in_14[4] ; data_Out[4] ; 11.060 ; 11.060 ; 11.060 ; 11.060 ;
; port_in_14[5] ; data_Out[5] ; 10.375 ;        ;        ; 10.375 ;
; port_in_14[6] ; data_Out[6] ; 13.851 ;        ;        ; 13.851 ;
; port_in_14[7] ; data_Out[7] ; 13.259 ; 13.259 ; 13.259 ; 13.259 ;
; port_in_15[0] ; data_Out[0] ; 13.439 ;        ;        ; 13.439 ;
; port_in_15[1] ; data_Out[1] ; 9.713  ;        ;        ; 9.713  ;
; port_in_15[2] ; data_Out[2] ; 13.048 ;        ;        ; 13.048 ;
; port_in_15[3] ; data_Out[3] ; 10.480 ;        ;        ; 10.480 ;
; port_in_15[4] ; data_Out[4] ; 9.895  ;        ;        ; 9.895  ;
; port_in_15[5] ; data_Out[5] ; 10.431 ;        ;        ; 10.431 ;
; port_in_15[6] ; data_Out[6] ; 13.350 ;        ;        ; 13.350 ;
; port_in_15[7] ; data_Out[7] ; 12.737 ;        ;        ; 12.737 ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_Out[0] ; 14.351 ; 14.351 ; 14.351 ; 14.351 ;
; address[0]    ; data_Out[1] ; 14.578 ; 14.578 ; 14.578 ; 14.578 ;
; address[0]    ; data_Out[2] ; 14.211 ; 14.211 ; 14.211 ; 14.211 ;
; address[0]    ; data_Out[3] ; 11.471 ; 11.471 ; 11.471 ; 11.471 ;
; address[0]    ; data_Out[4] ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; address[0]    ; data_Out[5] ; 11.710 ; 11.710 ; 11.710 ; 11.710 ;
; address[0]    ; data_Out[6] ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; address[0]    ; data_Out[7] ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; address[1]    ; data_Out[0] ; 14.707 ; 14.707 ; 14.707 ; 14.707 ;
; address[1]    ; data_Out[1] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; address[1]    ; data_Out[2] ; 14.820 ; 14.820 ; 14.820 ; 14.820 ;
; address[1]    ; data_Out[3] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; address[1]    ; data_Out[4] ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; address[1]    ; data_Out[5] ; 11.077 ; 11.077 ; 11.077 ; 11.077 ;
; address[1]    ; data_Out[6] ; 14.908 ; 14.908 ; 14.908 ; 14.908 ;
; address[1]    ; data_Out[7] ; 13.551 ; 13.551 ; 13.551 ; 13.551 ;
; address[2]    ; data_Out[0] ; 15.365 ; 15.365 ; 15.365 ; 15.365 ;
; address[2]    ; data_Out[1] ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; address[2]    ; data_Out[2] ; 14.127 ; 14.127 ; 14.127 ; 14.127 ;
; address[2]    ; data_Out[3] ; 14.153 ; 14.153 ; 14.153 ; 14.153 ;
; address[2]    ; data_Out[4] ; 14.220 ; 14.220 ; 14.220 ; 14.220 ;
; address[2]    ; data_Out[5] ; 14.782 ; 14.782 ; 14.782 ; 14.782 ;
; address[2]    ; data_Out[6] ; 17.012 ; 17.012 ; 17.012 ; 17.012 ;
; address[2]    ; data_Out[7] ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; address[3]    ; data_Out[0] ; 13.813 ; 13.813 ; 13.813 ; 13.813 ;
; address[3]    ; data_Out[1] ; 14.231 ; 14.231 ; 14.231 ; 14.231 ;
; address[3]    ; data_Out[2] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; address[3]    ; data_Out[3] ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; address[3]    ; data_Out[4] ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; address[3]    ; data_Out[5] ; 11.922 ; 11.922 ; 11.922 ; 11.922 ;
; address[3]    ; data_Out[6] ; 15.326 ; 15.326 ; 15.326 ; 15.326 ;
; address[3]    ; data_Out[7] ; 13.590 ; 13.590 ; 13.590 ; 13.590 ;
; address[4]    ; data_Out[0] ; 11.574 ;        ;        ; 11.574 ;
; address[4]    ; data_Out[1] ; 12.329 ;        ;        ; 12.329 ;
; address[4]    ; data_Out[2] ; 11.641 ;        ;        ; 11.641 ;
; address[4]    ; data_Out[3] ; 12.298 ;        ;        ; 12.298 ;
; address[4]    ; data_Out[4] ; 12.715 ;        ;        ; 12.715 ;
; address[4]    ; data_Out[5] ; 12.006 ;        ;        ; 12.006 ;
; address[4]    ; data_Out[6] ; 11.656 ;        ;        ; 11.656 ;
; address[4]    ; data_Out[7] ; 11.017 ;        ;        ; 11.017 ;
; address[5]    ; data_Out[0] ; 11.591 ; 12.411 ; 12.411 ; 11.591 ;
; address[5]    ; data_Out[1] ; 12.346 ; 13.930 ; 13.930 ; 12.346 ;
; address[5]    ; data_Out[2] ; 11.658 ; 13.182 ; 13.182 ; 11.658 ;
; address[5]    ; data_Out[3] ; 12.315 ; 13.894 ; 13.894 ; 12.315 ;
; address[5]    ; data_Out[4] ; 12.732 ; 13.319 ; 13.319 ; 12.732 ;
; address[5]    ; data_Out[5] ; 12.023 ; 12.483 ; 12.483 ; 12.023 ;
; address[5]    ; data_Out[6] ; 11.673 ; 12.677 ; 12.677 ; 11.673 ;
; address[5]    ; data_Out[7] ; 11.034 ; 12.049 ; 12.049 ; 11.034 ;
; address[6]    ; data_Out[0] ; 12.243 ; 12.806 ; 12.806 ; 12.243 ;
; address[6]    ; data_Out[1] ; 12.998 ; 14.325 ; 14.325 ; 12.998 ;
; address[6]    ; data_Out[2] ; 12.310 ; 13.577 ; 13.577 ; 12.310 ;
; address[6]    ; data_Out[3] ; 12.967 ; 14.289 ; 14.289 ; 12.967 ;
; address[6]    ; data_Out[4] ; 13.384 ; 13.714 ; 13.714 ; 13.384 ;
; address[6]    ; data_Out[5] ; 12.675 ; 12.878 ; 12.878 ; 12.675 ;
; address[6]    ; data_Out[6] ; 12.325 ; 13.072 ; 13.072 ; 12.325 ;
; address[6]    ; data_Out[7] ; 11.686 ; 12.444 ; 12.444 ; 11.686 ;
; address[7]    ; data_Out[0] ; 12.020 ;        ;        ; 12.020 ;
; address[7]    ; data_Out[1] ; 12.775 ; 13.081 ; 13.081 ; 12.775 ;
; address[7]    ; data_Out[2] ; 12.087 ; 12.256 ; 12.256 ; 12.087 ;
; address[7]    ; data_Out[3] ; 12.744 ; 13.107 ; 13.107 ; 12.744 ;
; address[7]    ; data_Out[4] ; 13.161 ; 12.394 ; 12.394 ; 13.161 ;
; address[7]    ; data_Out[5] ; 12.452 ; 11.923 ; 11.923 ; 12.452 ;
; address[7]    ; data_Out[6] ; 12.102 ; 11.584 ; 11.584 ; 12.102 ;
; address[7]    ; data_Out[7] ; 11.463 ; 11.262 ; 11.262 ; 11.463 ;
; port_in_00[0] ; data_Out[0] ; 15.121 ; 15.121 ; 15.121 ; 15.121 ;
; port_in_00[1] ; data_Out[1] ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; port_in_00[2] ; data_Out[2] ; 14.605 ; 14.605 ; 14.605 ; 14.605 ;
; port_in_00[3] ; data_Out[3] ; 11.906 ; 11.906 ; 11.906 ; 11.906 ;
; port_in_00[4] ; data_Out[4] ; 11.547 ; 11.547 ; 11.547 ; 11.547 ;
; port_in_00[5] ; data_Out[5] ; 11.135 ; 11.135 ; 11.135 ; 11.135 ;
; port_in_00[6] ; data_Out[6] ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; port_in_00[7] ; data_Out[7] ; 14.159 ; 14.159 ; 14.159 ; 14.159 ;
; port_in_01[0] ; data_Out[0] ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; port_in_01[1] ; data_Out[1] ; 13.714 ; 13.714 ; 13.714 ; 13.714 ;
; port_in_01[2] ; data_Out[2] ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; port_in_01[3] ; data_Out[3] ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; port_in_01[4] ; data_Out[4] ; 10.959 ; 10.959 ; 10.959 ; 10.959 ;
; port_in_01[5] ; data_Out[5] ; 11.446 ; 11.446 ; 11.446 ; 11.446 ;
; port_in_01[6] ; data_Out[6] ; 13.694 ; 13.694 ; 13.694 ; 13.694 ;
; port_in_01[7] ; data_Out[7] ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; port_in_02[0] ; data_Out[0] ; 14.718 ; 14.718 ; 14.718 ; 14.718 ;
; port_in_02[1] ; data_Out[1] ; 12.919 ; 12.919 ; 12.919 ; 12.919 ;
; port_in_02[2] ; data_Out[2] ; 14.883 ; 14.883 ; 14.883 ; 14.883 ;
; port_in_02[3] ; data_Out[3] ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; port_in_02[4] ; data_Out[4] ; 10.641 ; 10.641 ; 10.641 ; 10.641 ;
; port_in_02[5] ; data_Out[5] ; 10.822 ; 10.822 ; 10.822 ; 10.822 ;
; port_in_02[6] ; data_Out[6] ; 14.378 ; 14.378 ; 14.378 ; 14.378 ;
; port_in_02[7] ; data_Out[7] ; 13.796 ; 13.796 ; 13.796 ; 13.796 ;
; port_in_03[0] ; data_Out[0] ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; port_in_03[1] ; data_Out[1] ; 13.318 ; 13.318 ; 13.318 ; 13.318 ;
; port_in_03[2] ; data_Out[2] ; 13.893 ; 13.893 ; 13.893 ; 13.893 ;
; port_in_03[3] ; data_Out[3] ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; port_in_03[4] ; data_Out[4] ; 6.570  ; 6.570  ; 6.570  ; 6.570  ;
; port_in_03[5] ; data_Out[5] ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; port_in_03[6] ; data_Out[6] ; 13.578 ; 13.578 ; 13.578 ; 13.578 ;
; port_in_03[7] ; data_Out[7] ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; port_in_04[0] ; data_Out[0] ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; port_in_04[1] ; data_Out[1] ; 13.655 ; 13.655 ; 13.655 ; 13.655 ;
; port_in_04[2] ; data_Out[2] ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; port_in_04[3] ; data_Out[3] ; 11.366 ; 11.366 ; 11.366 ; 11.366 ;
; port_in_04[4] ; data_Out[4] ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; port_in_04[5] ; data_Out[5] ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; port_in_04[6] ; data_Out[6] ; 13.775 ; 13.775 ; 13.775 ; 13.775 ;
; port_in_04[7] ; data_Out[7] ; 13.817 ; 13.817 ; 13.817 ; 13.817 ;
; port_in_05[0] ; data_Out[0] ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; port_in_05[1] ; data_Out[1] ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; port_in_05[2] ; data_Out[2] ; 14.035 ; 14.035 ; 14.035 ; 14.035 ;
; port_in_05[3] ; data_Out[3] ; 10.003 ; 10.003 ; 10.003 ; 10.003 ;
; port_in_05[4] ; data_Out[4] ; 10.849 ; 10.849 ; 10.849 ; 10.849 ;
; port_in_05[5] ; data_Out[5] ; 11.242 ; 11.242 ; 11.242 ; 11.242 ;
; port_in_05[6] ; data_Out[6] ; 13.845 ; 13.845 ; 13.845 ; 13.845 ;
; port_in_05[7] ; data_Out[7] ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; port_in_06[0] ; data_Out[0] ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; port_in_06[1] ; data_Out[1] ; 13.245 ; 13.245 ; 13.245 ; 13.245 ;
; port_in_06[2] ; data_Out[2] ; 10.283 ;        ;        ; 10.283 ;
; port_in_06[3] ; data_Out[3] ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; port_in_06[4] ; data_Out[4] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; port_in_06[5] ; data_Out[5] ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; port_in_06[6] ; data_Out[6] ; 13.350 ;        ;        ; 13.350 ;
; port_in_06[7] ; data_Out[7] ; 13.011 ; 13.011 ; 13.011 ; 13.011 ;
; port_in_07[0] ; data_Out[0] ; 13.796 ; 13.796 ; 13.796 ; 13.796 ;
; port_in_07[1] ; data_Out[1] ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
; port_in_07[2] ; data_Out[2] ; 10.538 ;        ;        ; 10.538 ;
; port_in_07[3] ; data_Out[3] ; 10.089 ;        ;        ; 10.089 ;
; port_in_07[4] ; data_Out[4] ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; port_in_07[5] ; data_Out[5] ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; port_in_07[6] ; data_Out[6] ; 13.647 ;        ;        ; 13.647 ;
; port_in_07[7] ; data_Out[7] ; 12.652 ;        ;        ; 12.652 ;
; port_in_08[0] ; data_Out[0] ; 14.681 ; 14.681 ; 14.681 ; 14.681 ;
; port_in_08[1] ; data_Out[1] ; 14.562 ; 14.562 ; 14.562 ; 14.562 ;
; port_in_08[2] ; data_Out[2] ; 14.375 ; 14.375 ; 14.375 ; 14.375 ;
; port_in_08[3] ; data_Out[3] ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; port_in_08[4] ; data_Out[4] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; port_in_08[5] ; data_Out[5] ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; port_in_08[6] ; data_Out[6] ; 14.812 ; 14.812 ; 14.812 ; 14.812 ;
; port_in_08[7] ; data_Out[7] ; 13.602 ; 13.602 ; 13.602 ; 13.602 ;
; port_in_09[0] ; data_Out[0] ; 14.972 ; 14.972 ; 14.972 ; 14.972 ;
; port_in_09[1] ; data_Out[1] ; 13.672 ; 13.672 ; 13.672 ; 13.672 ;
; port_in_09[2] ; data_Out[2] ; 10.432 ; 10.432 ; 10.432 ; 10.432 ;
; port_in_09[3] ; data_Out[3] ; 10.204 ;        ;        ; 10.204 ;
; port_in_09[4] ; data_Out[4] ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; port_in_09[5] ; data_Out[5] ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; port_in_09[6] ; data_Out[6] ; 13.752 ; 13.752 ; 13.752 ; 13.752 ;
; port_in_09[7] ; data_Out[7] ; 12.835 ;        ;        ; 12.835 ;
; port_in_10[0] ; data_Out[0] ; 14.533 ;        ;        ; 14.533 ;
; port_in_10[1] ; data_Out[1] ; 12.893 ;        ;        ; 12.893 ;
; port_in_10[2] ; data_Out[2] ; 14.683 ; 14.683 ; 14.683 ; 14.683 ;
; port_in_10[3] ; data_Out[3] ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; port_in_10[4] ; data_Out[4] ; 10.134 ;        ;        ; 10.134 ;
; port_in_10[5] ; data_Out[5] ; 10.423 ;        ;        ; 10.423 ;
; port_in_10[6] ; data_Out[6] ; 13.972 ; 13.972 ; 13.972 ; 13.972 ;
; port_in_10[7] ; data_Out[7] ; 13.738 ; 13.738 ; 13.738 ; 13.738 ;
; port_in_11[0] ; data_Out[0] ; 15.105 ;        ;        ; 15.105 ;
; port_in_11[1] ; data_Out[1] ; 12.977 ;        ;        ; 12.977 ;
; port_in_11[2] ; data_Out[2] ; 13.548 ; 13.548 ; 13.548 ; 13.548 ;
; port_in_11[3] ; data_Out[3] ; 11.053 ; 11.053 ; 11.053 ; 11.053 ;
; port_in_11[4] ; data_Out[4] ; 9.825  ;        ;        ; 9.825  ;
; port_in_11[5] ; data_Out[5] ; 9.922  ;        ;        ; 9.922  ;
; port_in_11[6] ; data_Out[6] ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; port_in_11[7] ; data_Out[7] ; 13.085 ; 13.085 ; 13.085 ; 13.085 ;
; port_in_12[0] ; data_Out[0] ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; port_in_12[1] ; data_Out[1] ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; port_in_12[2] ; data_Out[2] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; port_in_12[3] ; data_Out[3] ; 11.177 ; 11.177 ; 11.177 ; 11.177 ;
; port_in_12[4] ; data_Out[4] ; 10.869 ; 10.869 ; 10.869 ; 10.869 ;
; port_in_12[5] ; data_Out[5] ; 10.877 ; 10.877 ; 10.877 ; 10.877 ;
; port_in_12[6] ; data_Out[6] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; port_in_12[7] ; data_Out[7] ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; port_in_13[0] ; data_Out[0] ; 13.846 ;        ;        ; 13.846 ;
; port_in_13[1] ; data_Out[1] ; 13.538 ; 13.538 ; 13.538 ; 13.538 ;
; port_in_13[2] ; data_Out[2] ; 13.968 ; 13.968 ; 13.968 ; 13.968 ;
; port_in_13[3] ; data_Out[3] ; 9.995  ;        ;        ; 9.995  ;
; port_in_13[4] ; data_Out[4] ; 6.336  ;        ;        ; 6.336  ;
; port_in_13[5] ; data_Out[5] ; 11.260 ; 11.260 ; 11.260 ; 11.260 ;
; port_in_13[6] ; data_Out[6] ; 14.321 ; 14.321 ; 14.321 ; 14.321 ;
; port_in_13[7] ; data_Out[7] ; 12.410 ;        ;        ; 12.410 ;
; port_in_14[0] ; data_Out[0] ; 13.837 ; 13.837 ; 13.837 ; 13.837 ;
; port_in_14[1] ; data_Out[1] ; 12.664 ;        ;        ; 12.664 ;
; port_in_14[2] ; data_Out[2] ; 13.160 ;        ;        ; 13.160 ;
; port_in_14[3] ; data_Out[3] ; 10.832 ; 10.832 ; 10.832 ; 10.832 ;
; port_in_14[4] ; data_Out[4] ; 11.060 ; 11.060 ; 11.060 ; 11.060 ;
; port_in_14[5] ; data_Out[5] ; 10.375 ;        ;        ; 10.375 ;
; port_in_14[6] ; data_Out[6] ; 13.851 ;        ;        ; 13.851 ;
; port_in_14[7] ; data_Out[7] ; 13.259 ; 13.259 ; 13.259 ; 13.259 ;
; port_in_15[0] ; data_Out[0] ; 13.439 ;        ;        ; 13.439 ;
; port_in_15[1] ; data_Out[1] ; 9.713  ;        ;        ; 9.713  ;
; port_in_15[2] ; data_Out[2] ; 13.048 ;        ;        ; 13.048 ;
; port_in_15[3] ; data_Out[3] ; 10.480 ;        ;        ; 10.480 ;
; port_in_15[4] ; data_Out[4] ; 9.895  ;        ;        ; 9.895  ;
; port_in_15[5] ; data_Out[5] ; 10.431 ;        ;        ; 10.431 ;
; port_in_15[6] ; data_Out[6] ; 13.350 ;        ;        ; 13.350 ;
; port_in_15[7] ; data_Out[7] ; 12.737 ;        ;        ; 12.737 ;
+---------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.457 ; -11.656       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 2.318 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.627 ; -243.762              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.018     ; 2.438      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
; 2.318 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7 ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.018     ; 2.438      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Rise       ; rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_eld1:auto_generated|altsyncram_g8h1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_00[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[5]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[6]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_01[7]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Outs_16_Ports:U2|port_Out_02[0]                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  address[0] ; clock      ; 3.979 ; 3.979 ; Rise       ; clock           ;
;  address[1] ; clock      ; 5.252 ; 5.252 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  address[3] ; clock      ; 4.980 ; 4.980 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.057 ; 5.057 ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  address[6] ; clock      ; 4.896 ; 4.896 ; Rise       ; clock           ;
;  address[7] ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.812 ; 2.812 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.287 ; 2.287 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.232 ; 2.232 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.462 ; 2.462 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.600 ; 2.600 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.422 ; 2.422 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.812 ; 2.812 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.446 ; 2.446 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.525 ; 2.525 ; Rise       ; clock           ;
; write       ; clock      ; 5.007 ; 5.007 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.650 ; -1.650 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.030 ; -2.030 ; Rise       ; clock           ;
;  address[1] ; clock      ; -2.208 ; -2.208 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.136 ; -2.136 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.128 ; -2.128 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.731 ; -1.731 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.650 ; -1.650 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.980 ; -1.980 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.655 ; -1.655 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -1.460 ; -1.460 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.802 ; -1.802 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.841 ; -1.841 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.869 ; -1.869 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.895 ; -1.895 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.858 ; -1.858 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.460 ; -1.460 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.877 ; -1.877 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.844 ; -1.844 ; Rise       ; clock           ;
; write       ; clock      ; -2.185 ; -2.185 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_Out[*]     ; clock      ; 7.602 ; 7.602 ; Rise       ; clock           ;
;  data_Out[0]    ; clock      ; 6.696 ; 6.696 ; Rise       ; clock           ;
;  data_Out[1]    ; clock      ; 7.602 ; 7.602 ; Rise       ; clock           ;
;  data_Out[2]    ; clock      ; 7.058 ; 7.058 ; Rise       ; clock           ;
;  data_Out[3]    ; clock      ; 7.509 ; 7.509 ; Rise       ; clock           ;
;  data_Out[4]    ; clock      ; 7.127 ; 7.127 ; Rise       ; clock           ;
;  data_Out[5]    ; clock      ; 6.931 ; 6.931 ; Rise       ; clock           ;
;  data_Out[6]    ; clock      ; 6.993 ; 6.993 ; Rise       ; clock           ;
;  data_Out[7]    ; clock      ; 6.674 ; 6.674 ; Rise       ; clock           ;
; port_Out_00[*]  ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 3.918 ; 3.918 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 4.085 ; 4.085 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 3.846 ; 3.846 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 4.085 ; 4.085 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 3.784 ; 3.784 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 3.795 ; 3.795 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 3.934 ; 3.934 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 3.858 ; 3.858 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 3.907 ; 3.907 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 3.905 ; 3.905 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 3.852 ; 3.852 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 3.922 ; 3.922 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 3.922 ; 3.922 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 3.772 ; 3.772 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 3.892 ; 3.892 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 3.948 ; 3.948 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 3.904 ; 3.904 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 3.917 ; 3.917 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 3.936 ; 3.936 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 3.875 ; 3.875 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 3.766 ; 3.766 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_Out[*]     ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  data_Out[0]    ; clock      ; 6.696 ; 6.696 ; Rise       ; clock           ;
;  data_Out[1]    ; clock      ; 5.604 ; 5.604 ; Rise       ; clock           ;
;  data_Out[2]    ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  data_Out[3]    ; clock      ; 5.273 ; 5.273 ; Rise       ; clock           ;
;  data_Out[4]    ; clock      ; 4.966 ; 4.966 ; Rise       ; clock           ;
;  data_Out[5]    ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  data_Out[6]    ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  data_Out[7]    ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
; port_Out_00[*]  ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 3.918 ; 3.918 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 3.846 ; 3.846 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 4.085 ; 4.085 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 3.784 ; 3.784 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 3.795 ; 3.795 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 3.934 ; 3.934 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 3.858 ; 3.858 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 3.907 ; 3.907 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 3.905 ; 3.905 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 3.852 ; 3.852 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 3.922 ; 3.922 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 3.772 ; 3.772 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 3.892 ; 3.892 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 3.948 ; 3.948 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 3.904 ; 3.904 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 3.917 ; 3.917 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 3.766 ; 3.766 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 3.936 ; 3.936 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 3.875 ; 3.875 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 3.766 ; 3.766 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_Out[0] ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; address[0]    ; data_Out[1] ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; address[0]    ; data_Out[2] ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
; address[0]    ; data_Out[3] ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; address[0]    ; data_Out[4] ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; address[0]    ; data_Out[5] ; 6.402 ; 6.402 ; 6.402 ; 6.402 ;
; address[0]    ; data_Out[6] ; 8.366 ; 8.366 ; 8.366 ; 8.366 ;
; address[0]    ; data_Out[7] ; 7.219 ; 7.219 ; 7.219 ; 7.219 ;
; address[1]    ; data_Out[0] ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; address[1]    ; data_Out[1] ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; address[1]    ; data_Out[2] ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; address[1]    ; data_Out[3] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[1]    ; data_Out[4] ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; address[1]    ; data_Out[5] ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; address[1]    ; data_Out[6] ; 8.343 ; 8.343 ; 8.343 ; 8.343 ;
; address[1]    ; data_Out[7] ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; address[2]    ; data_Out[0] ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; address[2]    ; data_Out[1] ; 9.940 ; 9.940 ; 9.940 ; 9.940 ;
; address[2]    ; data_Out[2] ; 7.645 ; 7.645 ; 7.645 ; 7.645 ;
; address[2]    ; data_Out[3] ; 8.073 ; 8.073 ; 8.073 ; 8.073 ;
; address[2]    ; data_Out[4] ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; address[2]    ; data_Out[5] ; 8.231 ; 8.231 ; 8.231 ; 8.231 ;
; address[2]    ; data_Out[6] ; 9.176 ; 9.176 ; 9.176 ; 9.176 ;
; address[2]    ; data_Out[7] ; 8.426 ; 8.426 ; 8.426 ; 8.426 ;
; address[3]    ; data_Out[0] ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; address[3]    ; data_Out[1] ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; address[3]    ; data_Out[2] ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; address[3]    ; data_Out[3] ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; address[3]    ; data_Out[4] ; 6.883 ; 6.883 ; 6.883 ; 6.883 ;
; address[3]    ; data_Out[5] ; 7.103 ; 7.103 ; 7.103 ; 7.103 ;
; address[3]    ; data_Out[6] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; address[3]    ; data_Out[7] ; 7.985 ; 7.985 ; 7.985 ; 7.985 ;
; address[4]    ; data_Out[0] ; 6.310 ;       ;       ; 6.310 ;
; address[4]    ; data_Out[1] ; 6.676 ;       ;       ; 6.676 ;
; address[4]    ; data_Out[2] ; 6.359 ;       ;       ; 6.359 ;
; address[4]    ; data_Out[3] ; 6.668 ;       ;       ; 6.668 ;
; address[4]    ; data_Out[4] ; 6.853 ;       ;       ; 6.853 ;
; address[4]    ; data_Out[5] ; 6.551 ;       ;       ; 6.551 ;
; address[4]    ; data_Out[6] ; 6.346 ;       ;       ; 6.346 ;
; address[4]    ; data_Out[7] ; 6.052 ;       ;       ; 6.052 ;
; address[5]    ; data_Out[0] ; 6.301 ; 6.674 ; 6.674 ; 6.301 ;
; address[5]    ; data_Out[1] ; 6.667 ; 7.307 ; 7.307 ; 6.667 ;
; address[5]    ; data_Out[2] ; 6.350 ; 7.015 ; 7.015 ; 6.350 ;
; address[5]    ; data_Out[3] ; 6.659 ; 7.327 ; 7.327 ; 6.659 ;
; address[5]    ; data_Out[4] ; 6.844 ; 7.086 ; 7.086 ; 6.844 ;
; address[5]    ; data_Out[5] ; 6.542 ; 6.737 ; 6.737 ; 6.542 ;
; address[5]    ; data_Out[6] ; 6.337 ; 6.777 ; 6.777 ; 6.337 ;
; address[5]    ; data_Out[7] ; 6.043 ; 6.493 ; 6.493 ; 6.043 ;
; address[6]    ; data_Out[0] ; 6.657 ; 6.926 ; 6.926 ; 6.657 ;
; address[6]    ; data_Out[1] ; 7.023 ; 7.559 ; 7.559 ; 7.023 ;
; address[6]    ; data_Out[2] ; 6.706 ; 7.267 ; 7.267 ; 6.706 ;
; address[6]    ; data_Out[3] ; 7.015 ; 7.579 ; 7.579 ; 7.015 ;
; address[6]    ; data_Out[4] ; 7.200 ; 7.338 ; 7.338 ; 7.200 ;
; address[6]    ; data_Out[5] ; 6.898 ; 6.989 ; 6.989 ; 6.898 ;
; address[6]    ; data_Out[6] ; 6.693 ; 7.029 ; 7.029 ; 6.693 ;
; address[6]    ; data_Out[7] ; 6.399 ; 6.745 ; 6.745 ; 6.399 ;
; address[7]    ; data_Out[0] ; 6.689 ;       ;       ; 6.689 ;
; address[7]    ; data_Out[1] ; 7.322 ; 6.966 ; 6.966 ; 7.322 ;
; address[7]    ; data_Out[2] ; 7.030 ; 6.620 ; 6.620 ; 7.030 ;
; address[7]    ; data_Out[3] ; 7.342 ; 7.002 ; 7.002 ; 7.342 ;
; address[7]    ; data_Out[4] ; 7.101 ; 6.691 ; 6.691 ; 7.101 ;
; address[7]    ; data_Out[5] ; 6.764 ; 6.528 ; 6.528 ; 6.764 ;
; address[7]    ; data_Out[6] ; 6.792 ; 6.321 ; 6.321 ; 6.792 ;
; address[7]    ; data_Out[7] ; 6.508 ; 6.167 ; 6.167 ; 6.508 ;
; port_in_00[0] ; data_Out[0] ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; port_in_00[1] ; data_Out[1] ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; port_in_00[2] ; data_Out[2] ; 7.641 ; 7.641 ; 7.641 ; 7.641 ;
; port_in_00[3] ; data_Out[3] ; 6.266 ; 6.266 ; 6.266 ; 6.266 ;
; port_in_00[4] ; data_Out[4] ; 6.095 ; 6.095 ; 6.095 ; 6.095 ;
; port_in_00[5] ; data_Out[5] ; 5.985 ; 5.985 ; 5.985 ; 5.985 ;
; port_in_00[6] ; data_Out[6] ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; port_in_00[7] ; data_Out[7] ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; port_in_01[0] ; data_Out[0] ; 8.012 ; 8.012 ; 8.012 ; 8.012 ;
; port_in_01[1] ; data_Out[1] ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; port_in_01[2] ; data_Out[2] ; 7.446 ; 7.446 ; 7.446 ; 7.446 ;
; port_in_01[3] ; data_Out[3] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; port_in_01[4] ; data_Out[4] ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; port_in_01[5] ; data_Out[5] ; 6.118 ; 6.118 ; 6.118 ; 6.118 ;
; port_in_01[6] ; data_Out[6] ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; port_in_01[7] ; data_Out[7] ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; port_in_02[0] ; data_Out[0] ; 7.721 ; 7.721 ; 7.721 ; 7.721 ;
; port_in_02[1] ; data_Out[1] ; 6.872 ; 6.872 ; 6.872 ; 6.872 ;
; port_in_02[2] ; data_Out[2] ; 7.748 ; 7.748 ; 7.748 ; 7.748 ;
; port_in_02[3] ; data_Out[3] ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; port_in_02[4] ; data_Out[4] ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; port_in_02[5] ; data_Out[5] ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; port_in_02[6] ; data_Out[6] ; 7.526 ; 7.526 ; 7.526 ; 7.526 ;
; port_in_02[7] ; data_Out[7] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; port_in_03[0] ; data_Out[0] ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; port_in_03[1] ; data_Out[1] ; 7.043 ; 7.043 ; 7.043 ; 7.043 ;
; port_in_03[2] ; data_Out[2] ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; port_in_03[3] ; data_Out[3] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; port_in_03[4] ; data_Out[4] ; 3.247 ; 3.247 ; 3.247 ; 3.247 ;
; port_in_03[5] ; data_Out[5] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; port_in_03[6] ; data_Out[6] ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; port_in_03[7] ; data_Out[7] ; 6.923 ; 6.923 ; 6.923 ; 6.923 ;
; port_in_04[0] ; data_Out[0] ; 7.430 ; 7.430 ; 7.430 ; 7.430 ;
; port_in_04[1] ; data_Out[1] ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; port_in_04[2] ; data_Out[2] ; 7.382 ; 7.382 ; 7.382 ; 7.382 ;
; port_in_04[3] ; data_Out[3] ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; port_in_04[4] ; data_Out[4] ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; port_in_04[5] ; data_Out[5] ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; port_in_04[6] ; data_Out[6] ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; port_in_04[7] ; data_Out[7] ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; port_in_05[0] ; data_Out[0] ; 6.989 ; 6.989 ; 6.989 ; 6.989 ;
; port_in_05[1] ; data_Out[1] ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; port_in_05[2] ; data_Out[2] ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; port_in_05[3] ; data_Out[3] ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; port_in_05[4] ; data_Out[4] ; 5.827 ; 5.827 ; 5.827 ; 5.827 ;
; port_in_05[5] ; data_Out[5] ; 6.035 ; 6.035 ; 6.035 ; 6.035 ;
; port_in_05[6] ; data_Out[6] ; 7.278 ; 7.278 ; 7.278 ; 7.278 ;
; port_in_05[7] ; data_Out[7] ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; port_in_06[0] ; data_Out[0] ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; port_in_06[1] ; data_Out[1] ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
; port_in_06[2] ; data_Out[2] ; 5.119 ;       ;       ; 5.119 ;
; port_in_06[3] ; data_Out[3] ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; port_in_06[4] ; data_Out[4] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; port_in_06[5] ; data_Out[5] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; port_in_06[6] ; data_Out[6] ; 7.080 ;       ;       ; 7.080 ;
; port_in_06[7] ; data_Out[7] ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; port_in_07[0] ; data_Out[0] ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; port_in_07[1] ; data_Out[1] ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; port_in_07[2] ; data_Out[2] ; 5.255 ;       ;       ; 5.255 ;
; port_in_07[3] ; data_Out[3] ; 5.491 ;       ;       ; 5.491 ;
; port_in_07[4] ; data_Out[4] ; 5.864 ; 5.864 ; 5.864 ; 5.864 ;
; port_in_07[5] ; data_Out[5] ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; port_in_07[6] ; data_Out[6] ; 7.228 ;       ;       ; 7.228 ;
; port_in_07[7] ; data_Out[7] ; 6.720 ;       ;       ; 6.720 ;
; port_in_08[0] ; data_Out[0] ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; port_in_08[1] ; data_Out[1] ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; port_in_08[2] ; data_Out[2] ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; port_in_08[3] ; data_Out[3] ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; port_in_08[4] ; data_Out[4] ; 5.491 ; 5.491 ; 5.491 ; 5.491 ;
; port_in_08[5] ; data_Out[5] ; 6.186 ; 6.186 ; 6.186 ; 6.186 ;
; port_in_08[6] ; data_Out[6] ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; port_in_08[7] ; data_Out[7] ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; port_in_09[0] ; data_Out[0] ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; port_in_09[1] ; data_Out[1] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; port_in_09[2] ; data_Out[2] ; 5.158 ; 5.158 ; 5.158 ; 5.158 ;
; port_in_09[3] ; data_Out[3] ; 5.571 ;       ;       ; 5.571 ;
; port_in_09[4] ; data_Out[4] ; 5.766 ; 5.766 ; 5.766 ; 5.766 ;
; port_in_09[5] ; data_Out[5] ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; port_in_09[6] ; data_Out[6] ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; port_in_09[7] ; data_Out[7] ; 6.853 ;       ;       ; 6.853 ;
; port_in_10[0] ; data_Out[0] ; 7.599 ;       ;       ; 7.599 ;
; port_in_10[1] ; data_Out[1] ; 6.857 ;       ;       ; 6.857 ;
; port_in_10[2] ; data_Out[2] ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; port_in_10[3] ; data_Out[3] ; 5.855 ; 5.855 ; 5.855 ; 5.855 ;
; port_in_10[4] ; data_Out[4] ; 5.521 ;       ;       ; 5.521 ;
; port_in_10[5] ; data_Out[5] ; 5.700 ;       ;       ; 5.700 ;
; port_in_10[6] ; data_Out[6] ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; port_in_10[7] ; data_Out[7] ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; port_in_11[0] ; data_Out[0] ; 7.869 ;       ;       ; 7.869 ;
; port_in_11[1] ; data_Out[1] ; 6.882 ;       ;       ; 6.882 ;
; port_in_11[2] ; data_Out[2] ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; port_in_11[3] ; data_Out[3] ; 5.931 ; 5.931 ; 5.931 ; 5.931 ;
; port_in_11[4] ; data_Out[4] ; 5.395 ;       ;       ; 5.395 ;
; port_in_11[5] ; data_Out[5] ; 5.488 ;       ;       ; 5.488 ;
; port_in_11[6] ; data_Out[6] ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; port_in_11[7] ; data_Out[7] ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; port_in_12[0] ; data_Out[0] ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; port_in_12[1] ; data_Out[1] ; 7.118 ; 7.118 ; 7.118 ; 7.118 ;
; port_in_12[2] ; data_Out[2] ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; port_in_12[3] ; data_Out[3] ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; port_in_12[4] ; data_Out[4] ; 5.806 ; 5.806 ; 5.806 ; 5.806 ;
; port_in_12[5] ; data_Out[5] ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; port_in_12[6] ; data_Out[6] ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; port_in_12[7] ; data_Out[7] ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; port_in_13[0] ; data_Out[0] ; 7.325 ;       ;       ; 7.325 ;
; port_in_13[1] ; data_Out[1] ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; port_in_13[2] ; data_Out[2] ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; port_in_13[3] ; data_Out[3] ; 5.464 ;       ;       ; 5.464 ;
; port_in_13[4] ; data_Out[4] ; 3.144 ;       ;       ; 3.144 ;
; port_in_13[5] ; data_Out[5] ; 6.042 ; 6.042 ; 6.042 ; 6.042 ;
; port_in_13[6] ; data_Out[6] ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; port_in_13[7] ; data_Out[7] ; 6.615 ;       ;       ; 6.615 ;
; port_in_14[0] ; data_Out[0] ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; port_in_14[1] ; data_Out[1] ; 6.773 ;       ;       ; 6.773 ;
; port_in_14[2] ; data_Out[2] ; 7.020 ;       ;       ; 7.020 ;
; port_in_14[3] ; data_Out[3] ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; port_in_14[4] ; data_Out[4] ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; port_in_14[5] ; data_Out[5] ; 5.684 ;       ;       ; 5.684 ;
; port_in_14[6] ; data_Out[6] ; 7.296 ;       ;       ; 7.296 ;
; port_in_14[7] ; data_Out[7] ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; port_in_15[0] ; data_Out[0] ; 7.076 ;       ;       ; 7.076 ;
; port_in_15[1] ; data_Out[1] ; 4.834 ;       ;       ; 4.834 ;
; port_in_15[2] ; data_Out[2] ; 6.986 ;       ;       ; 6.986 ;
; port_in_15[3] ; data_Out[3] ; 5.693 ;       ;       ; 5.693 ;
; port_in_15[4] ; data_Out[4] ; 5.416 ;       ;       ; 5.416 ;
; port_in_15[5] ; data_Out[5] ; 5.681 ;       ;       ; 5.681 ;
; port_in_15[6] ; data_Out[6] ; 7.101 ;       ;       ; 7.101 ;
; port_in_15[7] ; data_Out[7] ; 6.748 ;       ;       ; 6.748 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_Out[0] ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; address[0]    ; data_Out[1] ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; address[0]    ; data_Out[2] ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; address[0]    ; data_Out[3] ; 6.302 ; 6.302 ; 6.302 ; 6.302 ;
; address[0]    ; data_Out[4] ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; address[0]    ; data_Out[5] ; 6.402 ; 6.402 ; 6.402 ; 6.402 ;
; address[0]    ; data_Out[6] ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; address[0]    ; data_Out[7] ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; address[1]    ; data_Out[0] ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; address[1]    ; data_Out[1] ; 7.423 ; 7.423 ; 7.423 ; 7.423 ;
; address[1]    ; data_Out[2] ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; address[1]    ; data_Out[3] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[1]    ; data_Out[4] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; address[1]    ; data_Out[5] ; 6.167 ; 6.167 ; 6.167 ; 6.167 ;
; address[1]    ; data_Out[6] ; 7.947 ; 7.947 ; 7.947 ; 7.947 ;
; address[1]    ; data_Out[7] ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; address[2]    ; data_Out[0] ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; address[2]    ; data_Out[1] ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; address[2]    ; data_Out[2] ; 7.551 ; 7.551 ; 7.551 ; 7.551 ;
; address[2]    ; data_Out[3] ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; address[2]    ; data_Out[4] ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; address[2]    ; data_Out[5] ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; address[2]    ; data_Out[6] ; 9.015 ; 9.015 ; 9.015 ; 9.015 ;
; address[2]    ; data_Out[7] ; 7.778 ; 7.778 ; 7.778 ; 7.778 ;
; address[3]    ; data_Out[0] ; 7.404 ; 7.404 ; 7.404 ; 7.404 ;
; address[3]    ; data_Out[1] ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; address[3]    ; data_Out[2] ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; address[3]    ; data_Out[3] ; 6.808 ; 6.808 ; 6.808 ; 6.808 ;
; address[3]    ; data_Out[4] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; address[3]    ; data_Out[5] ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; address[3]    ; data_Out[6] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; address[3]    ; data_Out[7] ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; address[4]    ; data_Out[0] ; 6.310 ;       ;       ; 6.310 ;
; address[4]    ; data_Out[1] ; 6.676 ;       ;       ; 6.676 ;
; address[4]    ; data_Out[2] ; 6.359 ;       ;       ; 6.359 ;
; address[4]    ; data_Out[3] ; 6.668 ;       ;       ; 6.668 ;
; address[4]    ; data_Out[4] ; 6.853 ;       ;       ; 6.853 ;
; address[4]    ; data_Out[5] ; 6.551 ;       ;       ; 6.551 ;
; address[4]    ; data_Out[6] ; 6.346 ;       ;       ; 6.346 ;
; address[4]    ; data_Out[7] ; 6.052 ;       ;       ; 6.052 ;
; address[5]    ; data_Out[0] ; 6.301 ; 6.674 ; 6.674 ; 6.301 ;
; address[5]    ; data_Out[1] ; 6.667 ; 7.307 ; 7.307 ; 6.667 ;
; address[5]    ; data_Out[2] ; 6.350 ; 7.015 ; 7.015 ; 6.350 ;
; address[5]    ; data_Out[3] ; 6.659 ; 7.327 ; 7.327 ; 6.659 ;
; address[5]    ; data_Out[4] ; 6.844 ; 7.086 ; 7.086 ; 6.844 ;
; address[5]    ; data_Out[5] ; 6.542 ; 6.737 ; 6.737 ; 6.542 ;
; address[5]    ; data_Out[6] ; 6.337 ; 6.777 ; 6.777 ; 6.337 ;
; address[5]    ; data_Out[7] ; 6.043 ; 6.493 ; 6.493 ; 6.043 ;
; address[6]    ; data_Out[0] ; 6.657 ; 6.926 ; 6.926 ; 6.657 ;
; address[6]    ; data_Out[1] ; 7.023 ; 7.559 ; 7.559 ; 7.023 ;
; address[6]    ; data_Out[2] ; 6.706 ; 7.267 ; 7.267 ; 6.706 ;
; address[6]    ; data_Out[3] ; 7.015 ; 7.579 ; 7.579 ; 7.015 ;
; address[6]    ; data_Out[4] ; 7.200 ; 7.338 ; 7.338 ; 7.200 ;
; address[6]    ; data_Out[5] ; 6.898 ; 6.989 ; 6.989 ; 6.898 ;
; address[6]    ; data_Out[6] ; 6.693 ; 7.029 ; 7.029 ; 6.693 ;
; address[6]    ; data_Out[7] ; 6.399 ; 6.745 ; 6.745 ; 6.399 ;
; address[7]    ; data_Out[0] ; 6.523 ;       ;       ; 6.523 ;
; address[7]    ; data_Out[1] ; 6.889 ; 6.966 ; 6.966 ; 6.889 ;
; address[7]    ; data_Out[2] ; 6.572 ; 6.620 ; 6.620 ; 6.572 ;
; address[7]    ; data_Out[3] ; 6.881 ; 7.002 ; 7.002 ; 6.881 ;
; address[7]    ; data_Out[4] ; 7.066 ; 6.691 ; 6.691 ; 7.066 ;
; address[7]    ; data_Out[5] ; 6.752 ; 6.528 ; 6.528 ; 6.752 ;
; address[7]    ; data_Out[6] ; 6.559 ; 6.321 ; 6.321 ; 6.559 ;
; address[7]    ; data_Out[7] ; 6.265 ; 6.167 ; 6.167 ; 6.265 ;
; port_in_00[0] ; data_Out[0] ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; port_in_00[1] ; data_Out[1] ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; port_in_00[2] ; data_Out[2] ; 7.641 ; 7.641 ; 7.641 ; 7.641 ;
; port_in_00[3] ; data_Out[3] ; 6.266 ; 6.266 ; 6.266 ; 6.266 ;
; port_in_00[4] ; data_Out[4] ; 6.095 ; 6.095 ; 6.095 ; 6.095 ;
; port_in_00[5] ; data_Out[5] ; 5.985 ; 5.985 ; 5.985 ; 5.985 ;
; port_in_00[6] ; data_Out[6] ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; port_in_00[7] ; data_Out[7] ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; port_in_01[0] ; data_Out[0] ; 8.012 ; 8.012 ; 8.012 ; 8.012 ;
; port_in_01[1] ; data_Out[1] ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; port_in_01[2] ; data_Out[2] ; 7.446 ; 7.446 ; 7.446 ; 7.446 ;
; port_in_01[3] ; data_Out[3] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; port_in_01[4] ; data_Out[4] ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; port_in_01[5] ; data_Out[5] ; 6.118 ; 6.118 ; 6.118 ; 6.118 ;
; port_in_01[6] ; data_Out[6] ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; port_in_01[7] ; data_Out[7] ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; port_in_02[0] ; data_Out[0] ; 7.721 ; 7.721 ; 7.721 ; 7.721 ;
; port_in_02[1] ; data_Out[1] ; 6.872 ; 6.872 ; 6.872 ; 6.872 ;
; port_in_02[2] ; data_Out[2] ; 7.748 ; 7.748 ; 7.748 ; 7.748 ;
; port_in_02[3] ; data_Out[3] ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; port_in_02[4] ; data_Out[4] ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; port_in_02[5] ; data_Out[5] ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; port_in_02[6] ; data_Out[6] ; 7.526 ; 7.526 ; 7.526 ; 7.526 ;
; port_in_02[7] ; data_Out[7] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; port_in_03[0] ; data_Out[0] ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; port_in_03[1] ; data_Out[1] ; 7.043 ; 7.043 ; 7.043 ; 7.043 ;
; port_in_03[2] ; data_Out[2] ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; port_in_03[3] ; data_Out[3] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; port_in_03[4] ; data_Out[4] ; 3.247 ; 3.247 ; 3.247 ; 3.247 ;
; port_in_03[5] ; data_Out[5] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; port_in_03[6] ; data_Out[6] ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; port_in_03[7] ; data_Out[7] ; 6.923 ; 6.923 ; 6.923 ; 6.923 ;
; port_in_04[0] ; data_Out[0] ; 7.430 ; 7.430 ; 7.430 ; 7.430 ;
; port_in_04[1] ; data_Out[1] ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; port_in_04[2] ; data_Out[2] ; 7.382 ; 7.382 ; 7.382 ; 7.382 ;
; port_in_04[3] ; data_Out[3] ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; port_in_04[4] ; data_Out[4] ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; port_in_04[5] ; data_Out[5] ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; port_in_04[6] ; data_Out[6] ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; port_in_04[7] ; data_Out[7] ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; port_in_05[0] ; data_Out[0] ; 6.989 ; 6.989 ; 6.989 ; 6.989 ;
; port_in_05[1] ; data_Out[1] ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; port_in_05[2] ; data_Out[2] ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; port_in_05[3] ; data_Out[3] ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; port_in_05[4] ; data_Out[4] ; 5.827 ; 5.827 ; 5.827 ; 5.827 ;
; port_in_05[5] ; data_Out[5] ; 6.035 ; 6.035 ; 6.035 ; 6.035 ;
; port_in_05[6] ; data_Out[6] ; 7.278 ; 7.278 ; 7.278 ; 7.278 ;
; port_in_05[7] ; data_Out[7] ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; port_in_06[0] ; data_Out[0] ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; port_in_06[1] ; data_Out[1] ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
; port_in_06[2] ; data_Out[2] ; 5.119 ;       ;       ; 5.119 ;
; port_in_06[3] ; data_Out[3] ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; port_in_06[4] ; data_Out[4] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; port_in_06[5] ; data_Out[5] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; port_in_06[6] ; data_Out[6] ; 7.080 ;       ;       ; 7.080 ;
; port_in_06[7] ; data_Out[7] ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; port_in_07[0] ; data_Out[0] ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; port_in_07[1] ; data_Out[1] ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; port_in_07[2] ; data_Out[2] ; 5.255 ;       ;       ; 5.255 ;
; port_in_07[3] ; data_Out[3] ; 5.491 ;       ;       ; 5.491 ;
; port_in_07[4] ; data_Out[4] ; 5.864 ; 5.864 ; 5.864 ; 5.864 ;
; port_in_07[5] ; data_Out[5] ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; port_in_07[6] ; data_Out[6] ; 7.228 ;       ;       ; 7.228 ;
; port_in_07[7] ; data_Out[7] ; 6.720 ;       ;       ; 6.720 ;
; port_in_08[0] ; data_Out[0] ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; port_in_08[1] ; data_Out[1] ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; port_in_08[2] ; data_Out[2] ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; port_in_08[3] ; data_Out[3] ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; port_in_08[4] ; data_Out[4] ; 5.491 ; 5.491 ; 5.491 ; 5.491 ;
; port_in_08[5] ; data_Out[5] ; 6.186 ; 6.186 ; 6.186 ; 6.186 ;
; port_in_08[6] ; data_Out[6] ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; port_in_08[7] ; data_Out[7] ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; port_in_09[0] ; data_Out[0] ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; port_in_09[1] ; data_Out[1] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; port_in_09[2] ; data_Out[2] ; 5.158 ; 5.158 ; 5.158 ; 5.158 ;
; port_in_09[3] ; data_Out[3] ; 5.571 ;       ;       ; 5.571 ;
; port_in_09[4] ; data_Out[4] ; 5.766 ; 5.766 ; 5.766 ; 5.766 ;
; port_in_09[5] ; data_Out[5] ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; port_in_09[6] ; data_Out[6] ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; port_in_09[7] ; data_Out[7] ; 6.853 ;       ;       ; 6.853 ;
; port_in_10[0] ; data_Out[0] ; 7.599 ;       ;       ; 7.599 ;
; port_in_10[1] ; data_Out[1] ; 6.857 ;       ;       ; 6.857 ;
; port_in_10[2] ; data_Out[2] ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; port_in_10[3] ; data_Out[3] ; 5.855 ; 5.855 ; 5.855 ; 5.855 ;
; port_in_10[4] ; data_Out[4] ; 5.521 ;       ;       ; 5.521 ;
; port_in_10[5] ; data_Out[5] ; 5.700 ;       ;       ; 5.700 ;
; port_in_10[6] ; data_Out[6] ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; port_in_10[7] ; data_Out[7] ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; port_in_11[0] ; data_Out[0] ; 7.869 ;       ;       ; 7.869 ;
; port_in_11[1] ; data_Out[1] ; 6.882 ;       ;       ; 6.882 ;
; port_in_11[2] ; data_Out[2] ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; port_in_11[3] ; data_Out[3] ; 5.931 ; 5.931 ; 5.931 ; 5.931 ;
; port_in_11[4] ; data_Out[4] ; 5.395 ;       ;       ; 5.395 ;
; port_in_11[5] ; data_Out[5] ; 5.488 ;       ;       ; 5.488 ;
; port_in_11[6] ; data_Out[6] ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; port_in_11[7] ; data_Out[7] ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; port_in_12[0] ; data_Out[0] ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; port_in_12[1] ; data_Out[1] ; 7.118 ; 7.118 ; 7.118 ; 7.118 ;
; port_in_12[2] ; data_Out[2] ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; port_in_12[3] ; data_Out[3] ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; port_in_12[4] ; data_Out[4] ; 5.806 ; 5.806 ; 5.806 ; 5.806 ;
; port_in_12[5] ; data_Out[5] ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; port_in_12[6] ; data_Out[6] ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; port_in_12[7] ; data_Out[7] ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; port_in_13[0] ; data_Out[0] ; 7.325 ;       ;       ; 7.325 ;
; port_in_13[1] ; data_Out[1] ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; port_in_13[2] ; data_Out[2] ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; port_in_13[3] ; data_Out[3] ; 5.464 ;       ;       ; 5.464 ;
; port_in_13[4] ; data_Out[4] ; 3.144 ;       ;       ; 3.144 ;
; port_in_13[5] ; data_Out[5] ; 6.042 ; 6.042 ; 6.042 ; 6.042 ;
; port_in_13[6] ; data_Out[6] ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; port_in_13[7] ; data_Out[7] ; 6.615 ;       ;       ; 6.615 ;
; port_in_14[0] ; data_Out[0] ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; port_in_14[1] ; data_Out[1] ; 6.773 ;       ;       ; 6.773 ;
; port_in_14[2] ; data_Out[2] ; 7.020 ;       ;       ; 7.020 ;
; port_in_14[3] ; data_Out[3] ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; port_in_14[4] ; data_Out[4] ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; port_in_14[5] ; data_Out[5] ; 5.684 ;       ;       ; 5.684 ;
; port_in_14[6] ; data_Out[6] ; 7.296 ;       ;       ; 7.296 ;
; port_in_14[7] ; data_Out[7] ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; port_in_15[0] ; data_Out[0] ; 7.076 ;       ;       ; 7.076 ;
; port_in_15[1] ; data_Out[1] ; 4.834 ;       ;       ; 4.834 ;
; port_in_15[2] ; data_Out[2] ; 6.986 ;       ;       ; 6.986 ;
; port_in_15[3] ; data_Out[3] ; 5.693 ;       ;       ; 5.693 ;
; port_in_15[4] ; data_Out[4] ; 5.416 ;       ;       ; 5.416 ;
; port_in_15[5] ; data_Out[5] ; 5.681 ;       ;       ; 5.681 ;
; port_in_15[6] ; data_Out[6] ; 7.101 ;       ;       ; 7.101 ;
; port_in_15[7] ; data_Out[7] ; 6.748 ;       ;       ; 6.748 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.915  ; 2.318 ; N/A      ; N/A     ; -1.627              ;
;  clock           ; -1.915  ; 2.318 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -15.32  ; 0.0   ; 0.0      ; 0.0     ; -243.762            ;
;  clock           ; -15.320 ; 0.000 ; N/A      ; N/A     ; -243.762            ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 11.940 ; 11.940 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  address[1] ; clock      ; 10.630 ; 10.630 ; Rise       ; clock           ;
;  address[2] ; clock      ; 11.940 ; 11.940 ; Rise       ; clock           ;
;  address[3] ; clock      ; 10.091 ; 10.091 ; Rise       ; clock           ;
;  address[4] ; clock      ; 10.387 ; 10.387 ; Rise       ; clock           ;
;  address[5] ; clock      ; 10.337 ; 10.337 ; Rise       ; clock           ;
;  address[6] ; clock      ; 9.862  ; 9.862  ; Rise       ; clock           ;
;  address[7] ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.518  ; 4.518  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 4.526  ; 4.526  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.882  ; 4.882  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 5.034  ; 5.034  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.874  ; 4.874  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.769  ; 4.769  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 5.126  ; 5.126  ; Rise       ; clock           ;
; write       ; clock      ; 10.350 ; 10.350 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.650 ; -1.650 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.030 ; -2.030 ; Rise       ; clock           ;
;  address[1] ; clock      ; -2.208 ; -2.208 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.136 ; -2.136 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.128 ; -2.128 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.731 ; -1.731 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.650 ; -1.650 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.980 ; -1.980 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.655 ; -1.655 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -1.460 ; -1.460 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.802 ; -1.802 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.841 ; -1.841 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.869 ; -1.869 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.895 ; -1.895 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.858 ; -1.858 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.460 ; -1.460 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.877 ; -1.877 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.844 ; -1.844 ; Rise       ; clock           ;
; write       ; clock      ; -2.185 ; -2.185 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_Out[*]     ; clock      ; 13.589 ; 13.589 ; Rise       ; clock           ;
;  data_Out[0]    ; clock      ; 11.462 ; 11.462 ; Rise       ; clock           ;
;  data_Out[1]    ; clock      ; 13.589 ; 13.589 ; Rise       ; clock           ;
;  data_Out[2]    ; clock      ; 12.316 ; 12.316 ; Rise       ; clock           ;
;  data_Out[3]    ; clock      ; 13.315 ; 13.315 ; Rise       ; clock           ;
;  data_Out[4]    ; clock      ; 12.451 ; 12.451 ; Rise       ; clock           ;
;  data_Out[5]    ; clock      ; 11.909 ; 11.909 ; Rise       ; clock           ;
;  data_Out[6]    ; clock      ; 12.159 ; 12.159 ; Rise       ; clock           ;
;  data_Out[7]    ; clock      ; 11.465 ; 11.465 ; Rise       ; clock           ;
; port_Out_00[*]  ; clock      ; 7.007  ; 7.007  ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 6.777  ; 6.777  ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 6.458  ; 6.458  ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 6.769  ; 6.769  ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 6.482  ; 6.482  ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 6.496  ; 6.496  ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 7.007  ; 7.007  ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 6.507  ; 6.507  ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 7.011  ; 7.011  ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 6.640  ; 6.640  ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 6.565  ; 6.565  ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 7.011  ; 7.011  ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 6.310  ; 6.310  ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 6.309  ; 6.309  ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 7.016  ; 7.016  ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 6.744  ; 6.744  ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 6.781  ; 6.781  ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 6.738  ; 6.738  ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 6.445  ; 6.445  ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 7.016  ; 7.016  ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 7.002  ; 7.002  ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 6.980  ; 6.980  ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 6.560  ; 6.560  ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 6.832  ; 6.832  ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 6.497  ; 6.497  ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 6.530  ; 6.530  ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 6.980  ; 6.980  ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 6.784  ; 6.784  ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 6.316  ; 6.316  ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 7.961  ; 7.961  ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 6.574  ; 6.574  ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 7.961  ; 7.961  ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 6.385  ; 6.385  ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 6.390  ; 6.390  ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 6.609  ; 6.609  ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 6.473  ; 6.473  ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 6.791  ; 6.791  ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 6.466  ; 6.466  ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 6.936  ; 6.936  ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 6.774  ; 6.774  ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 6.320  ; 6.320  ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 6.338  ; 6.338  ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 6.774  ; 6.774  ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 7.764  ; 7.764  ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 6.752  ; 6.752  ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 6.734  ; 6.734  ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 7.764  ; 7.764  ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 6.755  ; 6.755  ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 6.615  ; 6.615  ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 6.478  ; 6.478  ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 6.648  ; 6.648  ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 7.496  ; 7.496  ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 6.616  ; 6.616  ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 6.423  ; 6.423  ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 7.549  ; 7.549  ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 6.725  ; 6.725  ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 6.628  ; 6.628  ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 6.397  ; 6.397  ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 6.643  ; 6.643  ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 6.428  ; 6.428  ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 6.441  ; 6.441  ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 6.447  ; 6.447  ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 6.725  ; 6.725  ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 6.325  ; 6.325  ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 6.564  ; 6.564  ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 6.780  ; 6.780  ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 6.814  ; 6.814  ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 6.588  ; 6.588  ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 6.402  ; 6.402  ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 6.742  ; 6.742  ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 6.553  ; 6.553  ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 6.886  ; 6.886  ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 6.411  ; 6.411  ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 6.637  ; 6.637  ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 6.647  ; 6.647  ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 6.313  ; 6.313  ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 6.317  ; 6.317  ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 6.332  ; 6.332  ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 6.759  ; 6.759  ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 6.959  ; 6.959  ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 6.806  ; 6.806  ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 6.461  ; 6.461  ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 6.786  ; 6.786  ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 6.803  ; 6.803  ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 6.959  ; 6.959  ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 6.495  ; 6.495  ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 6.753  ; 6.753  ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 6.992  ; 6.992  ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 6.906  ; 6.906  ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 6.737  ; 6.737  ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 6.681  ; 6.681  ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 6.729  ; 6.729  ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 6.992  ; 6.992  ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 6.690  ; 6.690  ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 6.403  ; 6.403  ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 6.976  ; 6.976  ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 6.976  ; 6.976  ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 6.790  ; 6.790  ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 6.810  ; 6.810  ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 6.799  ; 6.799  ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 6.573  ; 6.573  ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 6.556  ; 6.556  ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 6.326  ; 6.326  ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 6.557  ; 6.557  ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_Out[*]     ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  data_Out[0]    ; clock      ; 6.696 ; 6.696 ; Rise       ; clock           ;
;  data_Out[1]    ; clock      ; 5.604 ; 5.604 ; Rise       ; clock           ;
;  data_Out[2]    ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  data_Out[3]    ; clock      ; 5.273 ; 5.273 ; Rise       ; clock           ;
;  data_Out[4]    ; clock      ; 4.966 ; 4.966 ; Rise       ; clock           ;
;  data_Out[5]    ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  data_Out[6]    ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  data_Out[7]    ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
; port_Out_00[*]  ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  port_Out_00[0] ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  port_Out_00[1] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_00[2] ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  port_Out_00[3] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_00[4] ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  port_Out_00[5] ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  port_Out_00[6] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
;  port_Out_00[7] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
; port_Out_01[*]  ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  port_Out_01[0] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_01[1] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  port_Out_01[2] ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
;  port_Out_01[3] ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  port_Out_01[4] ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  port_Out_01[5] ; clock      ; 3.749 ; 3.749 ; Rise       ; clock           ;
;  port_Out_01[6] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  port_Out_01[7] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
; port_Out_02[*]  ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_02[0] ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  port_Out_02[1] ; clock      ; 3.918 ; 3.918 ; Rise       ; clock           ;
;  port_Out_02[2] ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  port_Out_02[3] ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  port_Out_02[4] ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_02[5] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_02[6] ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  port_Out_02[7] ; clock      ; 4.076 ; 4.076 ; Rise       ; clock           ;
; port_Out_03[*]  ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
;  port_Out_03[0] ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  port_Out_03[1] ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  port_Out_03[2] ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  port_Out_03[3] ; clock      ; 3.846 ; 3.846 ; Rise       ; clock           ;
;  port_Out_03[4] ; clock      ; 4.085 ; 4.085 ; Rise       ; clock           ;
;  port_Out_03[5] ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  port_Out_03[6] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  port_Out_03[7] ; clock      ; 3.756 ; 3.756 ; Rise       ; clock           ;
; port_Out_04[*]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_04[0] ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  port_Out_04[1] ; clock      ; 3.804 ; 3.804 ; Rise       ; clock           ;
;  port_Out_04[2] ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  port_Out_04[3] ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  port_Out_04[4] ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_04[5] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  port_Out_04[6] ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  port_Out_04[7] ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
; port_Out_05[*]  ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  port_Out_05[0] ; clock      ; 3.784 ; 3.784 ; Rise       ; clock           ;
;  port_Out_05[1] ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  port_Out_05[2] ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  port_Out_05[3] ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  port_Out_05[4] ; clock      ; 3.795 ; 3.795 ; Rise       ; clock           ;
;  port_Out_05[5] ; clock      ; 3.934 ; 3.934 ; Rise       ; clock           ;
;  port_Out_05[6] ; clock      ; 3.775 ; 3.775 ; Rise       ; clock           ;
;  port_Out_05[7] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; port_Out_06[*]  ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_06[0] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  port_Out_06[1] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_06[2] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  port_Out_06[3] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  port_Out_06[4] ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  port_Out_06[5] ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  port_Out_06[6] ; clock      ; 3.858 ; 3.858 ; Rise       ; clock           ;
;  port_Out_06[7] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
; port_Out_07[*]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_07[0] ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  port_Out_07[1] ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  port_Out_07[2] ; clock      ; 3.907 ; 3.907 ; Rise       ; clock           ;
;  port_Out_07[3] ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  port_Out_07[4] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  port_Out_07[5] ; clock      ; 4.455 ; 4.455 ; Rise       ; clock           ;
;  port_Out_07[6] ; clock      ; 3.895 ; 3.895 ; Rise       ; clock           ;
;  port_Out_07[7] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
; port_Out_08[*]  ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  port_Out_08[0] ; clock      ; 3.905 ; 3.905 ; Rise       ; clock           ;
;  port_Out_08[1] ; clock      ; 3.852 ; 3.852 ; Rise       ; clock           ;
;  port_Out_08[2] ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  port_Out_08[3] ; clock      ; 4.369 ; 4.369 ; Rise       ; clock           ;
;  port_Out_08[4] ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  port_Out_08[5] ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  port_Out_08[6] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  port_Out_08[7] ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
; port_Out_09[*]  ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  port_Out_09[0] ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  port_Out_09[1] ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  port_Out_09[2] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  port_Out_09[3] ; clock      ; 3.922 ; 3.922 ; Rise       ; clock           ;
;  port_Out_09[4] ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  port_Out_09[5] ; clock      ; 3.770 ; 3.770 ; Rise       ; clock           ;
;  port_Out_09[6] ; clock      ; 3.845 ; 3.845 ; Rise       ; clock           ;
;  port_Out_09[7] ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
; port_Out_10[*]  ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_10[0] ; clock      ; 3.768 ; 3.768 ; Rise       ; clock           ;
;  port_Out_10[1] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  port_Out_10[2] ; clock      ; 3.980 ; 3.980 ; Rise       ; clock           ;
;  port_Out_10[3] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  port_Out_10[4] ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  port_Out_10[5] ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  port_Out_10[6] ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  port_Out_10[7] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
; port_Out_11[*]  ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  port_Out_11[0] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_11[1] ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  port_Out_11[2] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  port_Out_11[3] ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  port_Out_11[4] ; clock      ; 3.822 ; 3.822 ; Rise       ; clock           ;
;  port_Out_11[5] ; clock      ; 3.925 ; 3.925 ; Rise       ; clock           ;
;  port_Out_11[6] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_11[7] ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
; port_Out_12[*]  ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  port_Out_12[0] ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  port_Out_12[1] ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  port_Out_12[2] ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  port_Out_12[3] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  port_Out_12[4] ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  port_Out_12[5] ; clock      ; 3.772 ; 3.772 ; Rise       ; clock           ;
;  port_Out_12[6] ; clock      ; 3.892 ; 3.892 ; Rise       ; clock           ;
;  port_Out_12[7] ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
; port_Out_13[*]  ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
;  port_Out_13[0] ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  port_Out_13[1] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  port_Out_13[2] ; clock      ; 3.774 ; 3.774 ; Rise       ; clock           ;
;  port_Out_13[3] ; clock      ; 3.931 ; 3.931 ; Rise       ; clock           ;
;  port_Out_13[4] ; clock      ; 3.948 ; 3.948 ; Rise       ; clock           ;
;  port_Out_13[5] ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  port_Out_13[6] ; clock      ; 3.801 ; 3.801 ; Rise       ; clock           ;
;  port_Out_13[7] ; clock      ; 3.904 ; 3.904 ; Rise       ; clock           ;
; port_Out_14[*]  ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
;  port_Out_14[0] ; clock      ; 3.809 ; 3.809 ; Rise       ; clock           ;
;  port_Out_14[1] ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  port_Out_14[2] ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  port_Out_14[3] ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  port_Out_14[4] ; clock      ; 3.917 ; 3.917 ; Rise       ; clock           ;
;  port_Out_14[5] ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  port_Out_14[6] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  port_Out_14[7] ; clock      ; 3.807 ; 3.807 ; Rise       ; clock           ;
; port_Out_15[*]  ; clock      ; 3.766 ; 3.766 ; Rise       ; clock           ;
;  port_Out_15[0] ; clock      ; 4.081 ; 4.081 ; Rise       ; clock           ;
;  port_Out_15[1] ; clock      ; 3.936 ; 3.936 ; Rise       ; clock           ;
;  port_Out_15[2] ; clock      ; 3.996 ; 3.996 ; Rise       ; clock           ;
;  port_Out_15[3] ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  port_Out_15[4] ; clock      ; 3.889 ; 3.889 ; Rise       ; clock           ;
;  port_Out_15[5] ; clock      ; 3.875 ; 3.875 ; Rise       ; clock           ;
;  port_Out_15[6] ; clock      ; 3.766 ; 3.766 ; Rise       ; clock           ;
;  port_Out_15[7] ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_Out[0] ; 16.629 ; 16.629 ; 16.629 ; 16.629 ;
; address[0]    ; data_Out[1] ; 14.578 ; 14.578 ; 14.578 ; 14.578 ;
; address[0]    ; data_Out[2] ; 15.088 ; 15.088 ; 15.088 ; 15.088 ;
; address[0]    ; data_Out[3] ; 12.284 ; 12.284 ; 12.284 ; 12.284 ;
; address[0]    ; data_Out[4] ; 14.032 ; 14.032 ; 14.032 ; 14.032 ;
; address[0]    ; data_Out[5] ; 11.710 ; 11.710 ; 11.710 ; 11.710 ;
; address[0]    ; data_Out[6] ; 16.035 ; 16.035 ; 16.035 ; 16.035 ;
; address[0]    ; data_Out[7] ; 13.603 ; 13.603 ; 13.603 ; 13.603 ;
; address[1]    ; data_Out[0] ; 16.878 ; 16.878 ; 16.878 ; 16.878 ;
; address[1]    ; data_Out[1] ; 14.314 ; 14.314 ; 14.314 ; 14.314 ;
; address[1]    ; data_Out[2] ; 16.049 ; 16.049 ; 16.049 ; 16.049 ;
; address[1]    ; data_Out[3] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; address[1]    ; data_Out[4] ; 13.023 ; 13.023 ; 13.023 ; 13.023 ;
; address[1]    ; data_Out[5] ; 11.482 ; 11.482 ; 11.482 ; 11.482 ;
; address[1]    ; data_Out[6] ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; address[1]    ; data_Out[7] ; 13.551 ; 13.551 ; 13.551 ; 13.551 ;
; address[2]    ; data_Out[0] ; 15.365 ; 15.365 ; 15.365 ; 15.365 ;
; address[2]    ; data_Out[1] ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; address[2]    ; data_Out[2] ; 14.375 ; 14.375 ; 14.375 ; 14.375 ;
; address[2]    ; data_Out[3] ; 15.392 ; 15.392 ; 15.392 ; 15.392 ;
; address[2]    ; data_Out[4] ; 14.220 ; 14.220 ; 14.220 ; 14.220 ;
; address[2]    ; data_Out[5] ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; address[2]    ; data_Out[6] ; 17.399 ; 17.399 ; 17.399 ; 17.399 ;
; address[2]    ; data_Out[7] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; address[3]    ; data_Out[0] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; address[3]    ; data_Out[1] ; 15.867 ; 15.867 ; 15.867 ; 15.867 ;
; address[3]    ; data_Out[2] ; 14.704 ; 14.704 ; 14.704 ; 14.704 ;
; address[3]    ; data_Out[3] ; 13.954 ; 13.954 ; 13.954 ; 13.954 ;
; address[3]    ; data_Out[4] ; 12.645 ; 12.645 ; 12.645 ; 12.645 ;
; address[3]    ; data_Out[5] ; 13.221 ; 13.221 ; 13.221 ; 13.221 ;
; address[3]    ; data_Out[6] ; 15.326 ; 15.326 ; 15.326 ; 15.326 ;
; address[3]    ; data_Out[7] ; 15.274 ; 15.274 ; 15.274 ; 15.274 ;
; address[4]    ; data_Out[0] ; 11.574 ;        ;        ; 11.574 ;
; address[4]    ; data_Out[1] ; 12.329 ;        ;        ; 12.329 ;
; address[4]    ; data_Out[2] ; 11.641 ;        ;        ; 11.641 ;
; address[4]    ; data_Out[3] ; 12.298 ;        ;        ; 12.298 ;
; address[4]    ; data_Out[4] ; 12.715 ;        ;        ; 12.715 ;
; address[4]    ; data_Out[5] ; 12.006 ;        ;        ; 12.006 ;
; address[4]    ; data_Out[6] ; 11.656 ;        ;        ; 11.656 ;
; address[4]    ; data_Out[7] ; 11.017 ;        ;        ; 11.017 ;
; address[5]    ; data_Out[0] ; 11.591 ; 12.411 ; 12.411 ; 11.591 ;
; address[5]    ; data_Out[1] ; 12.346 ; 13.930 ; 13.930 ; 12.346 ;
; address[5]    ; data_Out[2] ; 11.658 ; 13.182 ; 13.182 ; 11.658 ;
; address[5]    ; data_Out[3] ; 12.315 ; 13.894 ; 13.894 ; 12.315 ;
; address[5]    ; data_Out[4] ; 12.732 ; 13.319 ; 13.319 ; 12.732 ;
; address[5]    ; data_Out[5] ; 12.023 ; 12.483 ; 12.483 ; 12.023 ;
; address[5]    ; data_Out[6] ; 11.673 ; 12.677 ; 12.677 ; 11.673 ;
; address[5]    ; data_Out[7] ; 11.034 ; 12.049 ; 12.049 ; 11.034 ;
; address[6]    ; data_Out[0] ; 12.243 ; 12.806 ; 12.806 ; 12.243 ;
; address[6]    ; data_Out[1] ; 12.998 ; 14.325 ; 14.325 ; 12.998 ;
; address[6]    ; data_Out[2] ; 12.310 ; 13.577 ; 13.577 ; 12.310 ;
; address[6]    ; data_Out[3] ; 12.967 ; 14.289 ; 14.289 ; 12.967 ;
; address[6]    ; data_Out[4] ; 13.384 ; 13.714 ; 13.714 ; 13.384 ;
; address[6]    ; data_Out[5] ; 12.675 ; 12.878 ; 12.878 ; 12.675 ;
; address[6]    ; data_Out[6] ; 12.325 ; 13.072 ; 13.072 ; 12.325 ;
; address[6]    ; data_Out[7] ; 11.686 ; 12.444 ; 12.444 ; 11.686 ;
; address[7]    ; data_Out[0] ; 12.408 ;        ;        ; 12.408 ;
; address[7]    ; data_Out[1] ; 13.927 ; 13.081 ; 13.081 ; 13.927 ;
; address[7]    ; data_Out[2] ; 13.179 ; 12.256 ; 12.256 ; 13.179 ;
; address[7]    ; data_Out[3] ; 13.891 ; 13.107 ; 13.107 ; 13.891 ;
; address[7]    ; data_Out[4] ; 13.316 ; 12.394 ; 12.394 ; 13.316 ;
; address[7]    ; data_Out[5] ; 12.480 ; 11.923 ; 11.923 ; 12.480 ;
; address[7]    ; data_Out[6] ; 12.674 ; 11.584 ; 11.584 ; 12.674 ;
; address[7]    ; data_Out[7] ; 12.046 ; 11.262 ; 11.262 ; 12.046 ;
; port_in_00[0] ; data_Out[0] ; 15.121 ; 15.121 ; 15.121 ; 15.121 ;
; port_in_00[1] ; data_Out[1] ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; port_in_00[2] ; data_Out[2] ; 14.605 ; 14.605 ; 14.605 ; 14.605 ;
; port_in_00[3] ; data_Out[3] ; 11.906 ; 11.906 ; 11.906 ; 11.906 ;
; port_in_00[4] ; data_Out[4] ; 11.547 ; 11.547 ; 11.547 ; 11.547 ;
; port_in_00[5] ; data_Out[5] ; 11.135 ; 11.135 ; 11.135 ; 11.135 ;
; port_in_00[6] ; data_Out[6] ; 14.306 ; 14.306 ; 14.306 ; 14.306 ;
; port_in_00[7] ; data_Out[7] ; 14.159 ; 14.159 ; 14.159 ; 14.159 ;
; port_in_01[0] ; data_Out[0] ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; port_in_01[1] ; data_Out[1] ; 13.714 ; 13.714 ; 13.714 ; 13.714 ;
; port_in_01[2] ; data_Out[2] ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; port_in_01[3] ; data_Out[3] ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; port_in_01[4] ; data_Out[4] ; 10.959 ; 10.959 ; 10.959 ; 10.959 ;
; port_in_01[5] ; data_Out[5] ; 11.446 ; 11.446 ; 11.446 ; 11.446 ;
; port_in_01[6] ; data_Out[6] ; 13.694 ; 13.694 ; 13.694 ; 13.694 ;
; port_in_01[7] ; data_Out[7] ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; port_in_02[0] ; data_Out[0] ; 14.718 ; 14.718 ; 14.718 ; 14.718 ;
; port_in_02[1] ; data_Out[1] ; 12.919 ; 12.919 ; 12.919 ; 12.919 ;
; port_in_02[2] ; data_Out[2] ; 14.883 ; 14.883 ; 14.883 ; 14.883 ;
; port_in_02[3] ; data_Out[3] ; 11.438 ; 11.438 ; 11.438 ; 11.438 ;
; port_in_02[4] ; data_Out[4] ; 10.641 ; 10.641 ; 10.641 ; 10.641 ;
; port_in_02[5] ; data_Out[5] ; 10.822 ; 10.822 ; 10.822 ; 10.822 ;
; port_in_02[6] ; data_Out[6] ; 14.378 ; 14.378 ; 14.378 ; 14.378 ;
; port_in_02[7] ; data_Out[7] ; 13.796 ; 13.796 ; 13.796 ; 13.796 ;
; port_in_03[0] ; data_Out[0] ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; port_in_03[1] ; data_Out[1] ; 13.318 ; 13.318 ; 13.318 ; 13.318 ;
; port_in_03[2] ; data_Out[2] ; 13.893 ; 13.893 ; 13.893 ; 13.893 ;
; port_in_03[3] ; data_Out[3] ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; port_in_03[4] ; data_Out[4] ; 6.570  ; 6.570  ; 6.570  ; 6.570  ;
; port_in_03[5] ; data_Out[5] ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; port_in_03[6] ; data_Out[6] ; 13.578 ; 13.578 ; 13.578 ; 13.578 ;
; port_in_03[7] ; data_Out[7] ; 13.166 ; 13.166 ; 13.166 ; 13.166 ;
; port_in_04[0] ; data_Out[0] ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; port_in_04[1] ; data_Out[1] ; 13.655 ; 13.655 ; 13.655 ; 13.655 ;
; port_in_04[2] ; data_Out[2] ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; port_in_04[3] ; data_Out[3] ; 11.366 ; 11.366 ; 11.366 ; 11.366 ;
; port_in_04[4] ; data_Out[4] ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; port_in_04[5] ; data_Out[5] ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; port_in_04[6] ; data_Out[6] ; 13.775 ; 13.775 ; 13.775 ; 13.775 ;
; port_in_04[7] ; data_Out[7] ; 13.817 ; 13.817 ; 13.817 ; 13.817 ;
; port_in_05[0] ; data_Out[0] ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; port_in_05[1] ; data_Out[1] ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; port_in_05[2] ; data_Out[2] ; 14.035 ; 14.035 ; 14.035 ; 14.035 ;
; port_in_05[3] ; data_Out[3] ; 10.003 ; 10.003 ; 10.003 ; 10.003 ;
; port_in_05[4] ; data_Out[4] ; 10.849 ; 10.849 ; 10.849 ; 10.849 ;
; port_in_05[5] ; data_Out[5] ; 11.242 ; 11.242 ; 11.242 ; 11.242 ;
; port_in_05[6] ; data_Out[6] ; 13.845 ; 13.845 ; 13.845 ; 13.845 ;
; port_in_05[7] ; data_Out[7] ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; port_in_06[0] ; data_Out[0] ; 13.686 ; 13.686 ; 13.686 ; 13.686 ;
; port_in_06[1] ; data_Out[1] ; 13.245 ; 13.245 ; 13.245 ; 13.245 ;
; port_in_06[2] ; data_Out[2] ; 10.283 ;        ;        ; 10.283 ;
; port_in_06[3] ; data_Out[3] ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; port_in_06[4] ; data_Out[4] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; port_in_06[5] ; data_Out[5] ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; port_in_06[6] ; data_Out[6] ; 13.350 ;        ;        ; 13.350 ;
; port_in_06[7] ; data_Out[7] ; 13.011 ; 13.011 ; 13.011 ; 13.011 ;
; port_in_07[0] ; data_Out[0] ; 13.796 ; 13.796 ; 13.796 ; 13.796 ;
; port_in_07[1] ; data_Out[1] ; 13.605 ; 13.605 ; 13.605 ; 13.605 ;
; port_in_07[2] ; data_Out[2] ; 10.538 ;        ;        ; 10.538 ;
; port_in_07[3] ; data_Out[3] ; 10.089 ;        ;        ; 10.089 ;
; port_in_07[4] ; data_Out[4] ; 10.968 ; 10.968 ; 10.968 ; 10.968 ;
; port_in_07[5] ; data_Out[5] ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; port_in_07[6] ; data_Out[6] ; 13.647 ;        ;        ; 13.647 ;
; port_in_07[7] ; data_Out[7] ; 12.652 ;        ;        ; 12.652 ;
; port_in_08[0] ; data_Out[0] ; 14.681 ; 14.681 ; 14.681 ; 14.681 ;
; port_in_08[1] ; data_Out[1] ; 14.562 ; 14.562 ; 14.562 ; 14.562 ;
; port_in_08[2] ; data_Out[2] ; 14.375 ; 14.375 ; 14.375 ; 14.375 ;
; port_in_08[3] ; data_Out[3] ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; port_in_08[4] ; data_Out[4] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; port_in_08[5] ; data_Out[5] ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; port_in_08[6] ; data_Out[6] ; 14.812 ; 14.812 ; 14.812 ; 14.812 ;
; port_in_08[7] ; data_Out[7] ; 13.602 ; 13.602 ; 13.602 ; 13.602 ;
; port_in_09[0] ; data_Out[0] ; 14.972 ; 14.972 ; 14.972 ; 14.972 ;
; port_in_09[1] ; data_Out[1] ; 13.672 ; 13.672 ; 13.672 ; 13.672 ;
; port_in_09[2] ; data_Out[2] ; 10.432 ; 10.432 ; 10.432 ; 10.432 ;
; port_in_09[3] ; data_Out[3] ; 10.204 ;        ;        ; 10.204 ;
; port_in_09[4] ; data_Out[4] ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; port_in_09[5] ; data_Out[5] ; 11.073 ; 11.073 ; 11.073 ; 11.073 ;
; port_in_09[6] ; data_Out[6] ; 13.752 ; 13.752 ; 13.752 ; 13.752 ;
; port_in_09[7] ; data_Out[7] ; 12.835 ;        ;        ; 12.835 ;
; port_in_10[0] ; data_Out[0] ; 14.533 ;        ;        ; 14.533 ;
; port_in_10[1] ; data_Out[1] ; 12.893 ;        ;        ; 12.893 ;
; port_in_10[2] ; data_Out[2] ; 14.683 ; 14.683 ; 14.683 ; 14.683 ;
; port_in_10[3] ; data_Out[3] ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; port_in_10[4] ; data_Out[4] ; 10.134 ;        ;        ; 10.134 ;
; port_in_10[5] ; data_Out[5] ; 10.423 ;        ;        ; 10.423 ;
; port_in_10[6] ; data_Out[6] ; 13.972 ; 13.972 ; 13.972 ; 13.972 ;
; port_in_10[7] ; data_Out[7] ; 13.738 ; 13.738 ; 13.738 ; 13.738 ;
; port_in_11[0] ; data_Out[0] ; 15.105 ;        ;        ; 15.105 ;
; port_in_11[1] ; data_Out[1] ; 12.977 ;        ;        ; 12.977 ;
; port_in_11[2] ; data_Out[2] ; 13.548 ; 13.548 ; 13.548 ; 13.548 ;
; port_in_11[3] ; data_Out[3] ; 11.053 ; 11.053 ; 11.053 ; 11.053 ;
; port_in_11[4] ; data_Out[4] ; 9.825  ;        ;        ; 9.825  ;
; port_in_11[5] ; data_Out[5] ; 9.922  ;        ;        ; 9.922  ;
; port_in_11[6] ; data_Out[6] ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; port_in_11[7] ; data_Out[7] ; 13.085 ; 13.085 ; 13.085 ; 13.085 ;
; port_in_12[0] ; data_Out[0] ; 13.281 ; 13.281 ; 13.281 ; 13.281 ;
; port_in_12[1] ; data_Out[1] ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; port_in_12[2] ; data_Out[2] ; 14.023 ; 14.023 ; 14.023 ; 14.023 ;
; port_in_12[3] ; data_Out[3] ; 11.177 ; 11.177 ; 11.177 ; 11.177 ;
; port_in_12[4] ; data_Out[4] ; 10.869 ; 10.869 ; 10.869 ; 10.869 ;
; port_in_12[5] ; data_Out[5] ; 10.877 ; 10.877 ; 10.877 ; 10.877 ;
; port_in_12[6] ; data_Out[6] ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; port_in_12[7] ; data_Out[7] ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; port_in_13[0] ; data_Out[0] ; 13.846 ;        ;        ; 13.846 ;
; port_in_13[1] ; data_Out[1] ; 13.538 ; 13.538 ; 13.538 ; 13.538 ;
; port_in_13[2] ; data_Out[2] ; 13.968 ; 13.968 ; 13.968 ; 13.968 ;
; port_in_13[3] ; data_Out[3] ; 9.995  ;        ;        ; 9.995  ;
; port_in_13[4] ; data_Out[4] ; 6.336  ;        ;        ; 6.336  ;
; port_in_13[5] ; data_Out[5] ; 11.260 ; 11.260 ; 11.260 ; 11.260 ;
; port_in_13[6] ; data_Out[6] ; 14.321 ; 14.321 ; 14.321 ; 14.321 ;
; port_in_13[7] ; data_Out[7] ; 12.410 ;        ;        ; 12.410 ;
; port_in_14[0] ; data_Out[0] ; 13.837 ; 13.837 ; 13.837 ; 13.837 ;
; port_in_14[1] ; data_Out[1] ; 12.664 ;        ;        ; 12.664 ;
; port_in_14[2] ; data_Out[2] ; 13.160 ;        ;        ; 13.160 ;
; port_in_14[3] ; data_Out[3] ; 10.832 ; 10.832 ; 10.832 ; 10.832 ;
; port_in_14[4] ; data_Out[4] ; 11.060 ; 11.060 ; 11.060 ; 11.060 ;
; port_in_14[5] ; data_Out[5] ; 10.375 ;        ;        ; 10.375 ;
; port_in_14[6] ; data_Out[6] ; 13.851 ;        ;        ; 13.851 ;
; port_in_14[7] ; data_Out[7] ; 13.259 ; 13.259 ; 13.259 ; 13.259 ;
; port_in_15[0] ; data_Out[0] ; 13.439 ;        ;        ; 13.439 ;
; port_in_15[1] ; data_Out[1] ; 9.713  ;        ;        ; 9.713  ;
; port_in_15[2] ; data_Out[2] ; 13.048 ;        ;        ; 13.048 ;
; port_in_15[3] ; data_Out[3] ; 10.480 ;        ;        ; 10.480 ;
; port_in_15[4] ; data_Out[4] ; 9.895  ;        ;        ; 9.895  ;
; port_in_15[5] ; data_Out[5] ; 10.431 ;        ;        ; 10.431 ;
; port_in_15[6] ; data_Out[6] ; 13.350 ;        ;        ; 13.350 ;
; port_in_15[7] ; data_Out[7] ; 12.737 ;        ;        ; 12.737 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_Out[0] ; 7.562 ; 7.562 ; 7.562 ; 7.562 ;
; address[0]    ; data_Out[1] ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; address[0]    ; data_Out[2] ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; address[0]    ; data_Out[3] ; 6.302 ; 6.302 ; 6.302 ; 6.302 ;
; address[0]    ; data_Out[4] ; 6.841 ; 6.841 ; 6.841 ; 6.841 ;
; address[0]    ; data_Out[5] ; 6.402 ; 6.402 ; 6.402 ; 6.402 ;
; address[0]    ; data_Out[6] ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; address[0]    ; data_Out[7] ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; address[1]    ; data_Out[0] ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; address[1]    ; data_Out[1] ; 7.423 ; 7.423 ; 7.423 ; 7.423 ;
; address[1]    ; data_Out[2] ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; address[1]    ; data_Out[3] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[1]    ; data_Out[4] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; address[1]    ; data_Out[5] ; 6.167 ; 6.167 ; 6.167 ; 6.167 ;
; address[1]    ; data_Out[6] ; 7.947 ; 7.947 ; 7.947 ; 7.947 ;
; address[1]    ; data_Out[7] ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; address[2]    ; data_Out[0] ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; address[2]    ; data_Out[1] ; 9.411 ; 9.411 ; 9.411 ; 9.411 ;
; address[2]    ; data_Out[2] ; 7.551 ; 7.551 ; 7.551 ; 7.551 ;
; address[2]    ; data_Out[3] ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; address[2]    ; data_Out[4] ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; address[2]    ; data_Out[5] ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; address[2]    ; data_Out[6] ; 9.015 ; 9.015 ; 9.015 ; 9.015 ;
; address[2]    ; data_Out[7] ; 7.778 ; 7.778 ; 7.778 ; 7.778 ;
; address[3]    ; data_Out[0] ; 7.404 ; 7.404 ; 7.404 ; 7.404 ;
; address[3]    ; data_Out[1] ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; address[3]    ; data_Out[2] ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; address[3]    ; data_Out[3] ; 6.808 ; 6.808 ; 6.808 ; 6.808 ;
; address[3]    ; data_Out[4] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; address[3]    ; data_Out[5] ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; address[3]    ; data_Out[6] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; address[3]    ; data_Out[7] ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; address[4]    ; data_Out[0] ; 6.310 ;       ;       ; 6.310 ;
; address[4]    ; data_Out[1] ; 6.676 ;       ;       ; 6.676 ;
; address[4]    ; data_Out[2] ; 6.359 ;       ;       ; 6.359 ;
; address[4]    ; data_Out[3] ; 6.668 ;       ;       ; 6.668 ;
; address[4]    ; data_Out[4] ; 6.853 ;       ;       ; 6.853 ;
; address[4]    ; data_Out[5] ; 6.551 ;       ;       ; 6.551 ;
; address[4]    ; data_Out[6] ; 6.346 ;       ;       ; 6.346 ;
; address[4]    ; data_Out[7] ; 6.052 ;       ;       ; 6.052 ;
; address[5]    ; data_Out[0] ; 6.301 ; 6.674 ; 6.674 ; 6.301 ;
; address[5]    ; data_Out[1] ; 6.667 ; 7.307 ; 7.307 ; 6.667 ;
; address[5]    ; data_Out[2] ; 6.350 ; 7.015 ; 7.015 ; 6.350 ;
; address[5]    ; data_Out[3] ; 6.659 ; 7.327 ; 7.327 ; 6.659 ;
; address[5]    ; data_Out[4] ; 6.844 ; 7.086 ; 7.086 ; 6.844 ;
; address[5]    ; data_Out[5] ; 6.542 ; 6.737 ; 6.737 ; 6.542 ;
; address[5]    ; data_Out[6] ; 6.337 ; 6.777 ; 6.777 ; 6.337 ;
; address[5]    ; data_Out[7] ; 6.043 ; 6.493 ; 6.493 ; 6.043 ;
; address[6]    ; data_Out[0] ; 6.657 ; 6.926 ; 6.926 ; 6.657 ;
; address[6]    ; data_Out[1] ; 7.023 ; 7.559 ; 7.559 ; 7.023 ;
; address[6]    ; data_Out[2] ; 6.706 ; 7.267 ; 7.267 ; 6.706 ;
; address[6]    ; data_Out[3] ; 7.015 ; 7.579 ; 7.579 ; 7.015 ;
; address[6]    ; data_Out[4] ; 7.200 ; 7.338 ; 7.338 ; 7.200 ;
; address[6]    ; data_Out[5] ; 6.898 ; 6.989 ; 6.989 ; 6.898 ;
; address[6]    ; data_Out[6] ; 6.693 ; 7.029 ; 7.029 ; 6.693 ;
; address[6]    ; data_Out[7] ; 6.399 ; 6.745 ; 6.745 ; 6.399 ;
; address[7]    ; data_Out[0] ; 6.523 ;       ;       ; 6.523 ;
; address[7]    ; data_Out[1] ; 6.889 ; 6.966 ; 6.966 ; 6.889 ;
; address[7]    ; data_Out[2] ; 6.572 ; 6.620 ; 6.620 ; 6.572 ;
; address[7]    ; data_Out[3] ; 6.881 ; 7.002 ; 7.002 ; 6.881 ;
; address[7]    ; data_Out[4] ; 7.066 ; 6.691 ; 6.691 ; 7.066 ;
; address[7]    ; data_Out[5] ; 6.752 ; 6.528 ; 6.528 ; 6.752 ;
; address[7]    ; data_Out[6] ; 6.559 ; 6.321 ; 6.321 ; 6.559 ;
; address[7]    ; data_Out[7] ; 6.265 ; 6.167 ; 6.167 ; 6.265 ;
; port_in_00[0] ; data_Out[0] ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; port_in_00[1] ; data_Out[1] ; 7.487 ; 7.487 ; 7.487 ; 7.487 ;
; port_in_00[2] ; data_Out[2] ; 7.641 ; 7.641 ; 7.641 ; 7.641 ;
; port_in_00[3] ; data_Out[3] ; 6.266 ; 6.266 ; 6.266 ; 6.266 ;
; port_in_00[4] ; data_Out[4] ; 6.095 ; 6.095 ; 6.095 ; 6.095 ;
; port_in_00[5] ; data_Out[5] ; 5.985 ; 5.985 ; 5.985 ; 5.985 ;
; port_in_00[6] ; data_Out[6] ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; port_in_00[7] ; data_Out[7] ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; port_in_01[0] ; data_Out[0] ; 8.012 ; 8.012 ; 8.012 ; 8.012 ;
; port_in_01[1] ; data_Out[1] ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; port_in_01[2] ; data_Out[2] ; 7.446 ; 7.446 ; 7.446 ; 7.446 ;
; port_in_01[3] ; data_Out[3] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; port_in_01[4] ; data_Out[4] ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; port_in_01[5] ; data_Out[5] ; 6.118 ; 6.118 ; 6.118 ; 6.118 ;
; port_in_01[6] ; data_Out[6] ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; port_in_01[7] ; data_Out[7] ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; port_in_02[0] ; data_Out[0] ; 7.721 ; 7.721 ; 7.721 ; 7.721 ;
; port_in_02[1] ; data_Out[1] ; 6.872 ; 6.872 ; 6.872 ; 6.872 ;
; port_in_02[2] ; data_Out[2] ; 7.748 ; 7.748 ; 7.748 ; 7.748 ;
; port_in_02[3] ; data_Out[3] ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; port_in_02[4] ; data_Out[4] ; 5.714 ; 5.714 ; 5.714 ; 5.714 ;
; port_in_02[5] ; data_Out[5] ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; port_in_02[6] ; data_Out[6] ; 7.526 ; 7.526 ; 7.526 ; 7.526 ;
; port_in_02[7] ; data_Out[7] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; port_in_03[0] ; data_Out[0] ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; port_in_03[1] ; data_Out[1] ; 7.043 ; 7.043 ; 7.043 ; 7.043 ;
; port_in_03[2] ; data_Out[2] ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; port_in_03[3] ; data_Out[3] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; port_in_03[4] ; data_Out[4] ; 3.247 ; 3.247 ; 3.247 ; 3.247 ;
; port_in_03[5] ; data_Out[5] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; port_in_03[6] ; data_Out[6] ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; port_in_03[7] ; data_Out[7] ; 6.923 ; 6.923 ; 6.923 ; 6.923 ;
; port_in_04[0] ; data_Out[0] ; 7.430 ; 7.430 ; 7.430 ; 7.430 ;
; port_in_04[1] ; data_Out[1] ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; port_in_04[2] ; data_Out[2] ; 7.382 ; 7.382 ; 7.382 ; 7.382 ;
; port_in_04[3] ; data_Out[3] ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; port_in_04[4] ; data_Out[4] ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; port_in_04[5] ; data_Out[5] ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; port_in_04[6] ; data_Out[6] ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; port_in_04[7] ; data_Out[7] ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; port_in_05[0] ; data_Out[0] ; 6.989 ; 6.989 ; 6.989 ; 6.989 ;
; port_in_05[1] ; data_Out[1] ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; port_in_05[2] ; data_Out[2] ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; port_in_05[3] ; data_Out[3] ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; port_in_05[4] ; data_Out[4] ; 5.827 ; 5.827 ; 5.827 ; 5.827 ;
; port_in_05[5] ; data_Out[5] ; 6.035 ; 6.035 ; 6.035 ; 6.035 ;
; port_in_05[6] ; data_Out[6] ; 7.278 ; 7.278 ; 7.278 ; 7.278 ;
; port_in_05[7] ; data_Out[7] ; 6.814 ; 6.814 ; 6.814 ; 6.814 ;
; port_in_06[0] ; data_Out[0] ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; port_in_06[1] ; data_Out[1] ; 7.030 ; 7.030 ; 7.030 ; 7.030 ;
; port_in_06[2] ; data_Out[2] ; 5.119 ;       ;       ; 5.119 ;
; port_in_06[3] ; data_Out[3] ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; port_in_06[4] ; data_Out[4] ; 6.090 ; 6.090 ; 6.090 ; 6.090 ;
; port_in_06[5] ; data_Out[5] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; port_in_06[6] ; data_Out[6] ; 7.080 ;       ;       ; 7.080 ;
; port_in_06[7] ; data_Out[7] ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; port_in_07[0] ; data_Out[0] ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; port_in_07[1] ; data_Out[1] ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; port_in_07[2] ; data_Out[2] ; 5.255 ;       ;       ; 5.255 ;
; port_in_07[3] ; data_Out[3] ; 5.491 ;       ;       ; 5.491 ;
; port_in_07[4] ; data_Out[4] ; 5.864 ; 5.864 ; 5.864 ; 5.864 ;
; port_in_07[5] ; data_Out[5] ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; port_in_07[6] ; data_Out[6] ; 7.228 ;       ;       ; 7.228 ;
; port_in_07[7] ; data_Out[7] ; 6.720 ;       ;       ; 6.720 ;
; port_in_08[0] ; data_Out[0] ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; port_in_08[1] ; data_Out[1] ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; port_in_08[2] ; data_Out[2] ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; port_in_08[3] ; data_Out[3] ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; port_in_08[4] ; data_Out[4] ; 5.491 ; 5.491 ; 5.491 ; 5.491 ;
; port_in_08[5] ; data_Out[5] ; 6.186 ; 6.186 ; 6.186 ; 6.186 ;
; port_in_08[6] ; data_Out[6] ; 7.724 ; 7.724 ; 7.724 ; 7.724 ;
; port_in_08[7] ; data_Out[7] ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; port_in_09[0] ; data_Out[0] ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; port_in_09[1] ; data_Out[1] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; port_in_09[2] ; data_Out[2] ; 5.158 ; 5.158 ; 5.158 ; 5.158 ;
; port_in_09[3] ; data_Out[3] ; 5.571 ;       ;       ; 5.571 ;
; port_in_09[4] ; data_Out[4] ; 5.766 ; 5.766 ; 5.766 ; 5.766 ;
; port_in_09[5] ; data_Out[5] ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; port_in_09[6] ; data_Out[6] ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; port_in_09[7] ; data_Out[7] ; 6.853 ;       ;       ; 6.853 ;
; port_in_10[0] ; data_Out[0] ; 7.599 ;       ;       ; 7.599 ;
; port_in_10[1] ; data_Out[1] ; 6.857 ;       ;       ; 6.857 ;
; port_in_10[2] ; data_Out[2] ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; port_in_10[3] ; data_Out[3] ; 5.855 ; 5.855 ; 5.855 ; 5.855 ;
; port_in_10[4] ; data_Out[4] ; 5.521 ;       ;       ; 5.521 ;
; port_in_10[5] ; data_Out[5] ; 5.700 ;       ;       ; 5.700 ;
; port_in_10[6] ; data_Out[6] ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; port_in_10[7] ; data_Out[7] ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; port_in_11[0] ; data_Out[0] ; 7.869 ;       ;       ; 7.869 ;
; port_in_11[1] ; data_Out[1] ; 6.882 ;       ;       ; 6.882 ;
; port_in_11[2] ; data_Out[2] ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; port_in_11[3] ; data_Out[3] ; 5.931 ; 5.931 ; 5.931 ; 5.931 ;
; port_in_11[4] ; data_Out[4] ; 5.395 ;       ;       ; 5.395 ;
; port_in_11[5] ; data_Out[5] ; 5.488 ;       ;       ; 5.488 ;
; port_in_11[6] ; data_Out[6] ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; port_in_11[7] ; data_Out[7] ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; port_in_12[0] ; data_Out[0] ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; port_in_12[1] ; data_Out[1] ; 7.118 ; 7.118 ; 7.118 ; 7.118 ;
; port_in_12[2] ; data_Out[2] ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; port_in_12[3] ; data_Out[3] ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; port_in_12[4] ; data_Out[4] ; 5.806 ; 5.806 ; 5.806 ; 5.806 ;
; port_in_12[5] ; data_Out[5] ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; port_in_12[6] ; data_Out[6] ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; port_in_12[7] ; data_Out[7] ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; port_in_13[0] ; data_Out[0] ; 7.325 ;       ;       ; 7.325 ;
; port_in_13[1] ; data_Out[1] ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; port_in_13[2] ; data_Out[2] ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; port_in_13[3] ; data_Out[3] ; 5.464 ;       ;       ; 5.464 ;
; port_in_13[4] ; data_Out[4] ; 3.144 ;       ;       ; 3.144 ;
; port_in_13[5] ; data_Out[5] ; 6.042 ; 6.042 ; 6.042 ; 6.042 ;
; port_in_13[6] ; data_Out[6] ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; port_in_13[7] ; data_Out[7] ; 6.615 ;       ;       ; 6.615 ;
; port_in_14[0] ; data_Out[0] ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; port_in_14[1] ; data_Out[1] ; 6.773 ;       ;       ; 6.773 ;
; port_in_14[2] ; data_Out[2] ; 7.020 ;       ;       ; 7.020 ;
; port_in_14[3] ; data_Out[3] ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; port_in_14[4] ; data_Out[4] ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; port_in_14[5] ; data_Out[5] ; 5.684 ;       ;       ; 5.684 ;
; port_in_14[6] ; data_Out[6] ; 7.296 ;       ;       ; 7.296 ;
; port_in_14[7] ; data_Out[7] ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; port_in_15[0] ; data_Out[0] ; 7.076 ;       ;       ; 7.076 ;
; port_in_15[1] ; data_Out[1] ; 4.834 ;       ;       ; 4.834 ;
; port_in_15[2] ; data_Out[2] ; 6.986 ;       ;       ; 6.986 ;
; port_in_15[3] ; data_Out[3] ; 5.693 ;       ;       ; 5.693 ;
; port_in_15[4] ; data_Out[4] ; 5.416 ;       ;       ; 5.416 ;
; port_in_15[5] ; data_Out[5] ; 5.681 ;       ;       ; 5.681 ;
; port_in_15[6] ; data_Out[6] ; 7.101 ;       ;       ; 7.101 ;
; port_in_15[7] ; data_Out[7] ; 6.748 ;       ;       ; 6.748 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 146   ; 146  ;
; Unconstrained Input Port Paths  ; 1771  ; 1771 ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 391   ; 391  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 24 10:07:55 2021
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.915
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.915       -15.320 clock 
Info (332146): Worst-case hold slack is 2.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.646         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -243.762 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.457       -11.656 clock 
Info (332146): Worst-case hold slack is 2.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.318         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -243.762 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Wed Mar 24 10:08:02 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


