{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1759179673633 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1759179673634 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Sep 29 18:01:13 2025 " "Processing started: Mon Sep 29 18:01:13 2025" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1759179673634 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1759179673634 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off nRisc -c nRisc " "Command: quartus_map --read_settings_files=on --write_settings_files=off nRisc -c nRisc" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1759179673634 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1759179674221 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "nrisc.v 11 11 " "Found 11 design units, including 11 entities, in source file nrisc.v" { { "Info" "ISGN_ENTITY_NAME" "1 somador1bit " "Found entity 1: somador1bit" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "2 somador8bits " "Found entity 2: somador8bits" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 16 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "3 somador16bits " "Found entity 3: somador16bits" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 36 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "4 multiplicador8bits " "Found entity 4: multiplicador8bits" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 50 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "5 Controle " "Found entity 5: Controle" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 82 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "6 MemoriaData " "Found entity 6: MemoriaData" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 102 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "7 Ula " "Found entity 7: Ula" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 132 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "8 BancoDeRegistradores " "Found entity 8: BancoDeRegistradores" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 225 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "9 MemoriaInstrucoes " "Found entity 9: MemoriaInstrucoes" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 262 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "10 Pc " "Found entity 10: Pc" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 370 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""} { "Info" "ISGN_ENTITY_NAME" "11 nRisc " "Found entity 11: nRisc" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 389 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1759179674320 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "nRisc " "Elaborating entity \"nRisc\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1759179674375 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "somador8bits somador8bits:pc_1 " "Elaborating entity \"somador8bits\" for hierarchy \"somador8bits:pc_1\"" {  } { { "nRisc.v" "pc_1" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 403 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674447 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "somador1bit somador8bits:pc_1\|somador1bit:s8b0 " "Elaborating entity \"somador1bit\" for hierarchy \"somador8bits:pc_1\|somador1bit:s8b0\"" {  } { { "nRisc.v" "s8b0" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 23 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674460 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Pc Pc:pc_ " "Elaborating entity \"Pc\" for hierarchy \"Pc:pc_\"" {  } { { "nRisc.v" "pc_" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 429 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674496 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "MemoriaInstrucoes MemoriaInstrucoes:memInst_ " "Elaborating entity \"MemoriaInstrucoes\" for hierarchy \"MemoriaInstrucoes:memInst_\"" {  } { { "nRisc.v" "memInst_" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 440 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674510 ""}
{ "Warning" "WVRFX_VERI_2116_UNCONVERTED" "memoria nRisc.v(270) " "Verilog HDL warning at nRisc.v(270): initial value for variable memoria should be constant" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 270 0 0 } }  } 0 10855 "Verilog HDL warning at %2!s!: initial value for variable %1!s! should be constant" 0 0 "Quartus II" 0 -1 1759179674516 "|nRisc|MemoriaInstrucoes:memInst_"}
{ "Warning" "WVRFX_VDB_DRIVERLESS_NET" "memoria 0 nRisc.v(269) " "Net \"memoria\" at nRisc.v(269) has no driver or initial value, using a default initial value '0'" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 269 0 0 } }  } 0 10030 "Net \"%1!s!\" at %3!s! has no driver or initial value, using a default initial value '%2!c!'" 0 0 "Quartus II" 0 -1 1759179674525 "|nRisc|MemoriaInstrucoes:memInst_"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "BancoDeRegistradores BancoDeRegistradores:bancoReg_ " "Elaborating entity \"BancoDeRegistradores\" for hierarchy \"BancoDeRegistradores:bancoReg_\"" {  } { { "nRisc.v" "bancoReg_" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 453 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674537 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Ula Ula:ula_ " "Elaborating entity \"Ula\" for hierarchy \"Ula:ula_\"" {  } { { "nRisc.v" "ula_" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 470 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674560 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "multiplicador8bits Ula:ula_\|multiplicador8bits:m8bMult " "Elaborating entity \"multiplicador8bits\" for hierarchy \"Ula:ula_\|multiplicador8bits:m8bMult\"" {  } { { "nRisc.v" "m8bMult" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 161 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674622 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "somador16bits Ula:ula_\|multiplicador8bits:m8bMult\|somador16bits:s16b0 " "Elaborating entity \"somador16bits\" for hierarchy \"Ula:ula_\|multiplicador8bits:m8bMult\|somador16bits:s16b0\"" {  } { { "nRisc.v" "s16b0" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 64 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179674678 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "MemoriaData MemoriaData:memData_ " "Elaborating entity \"MemoriaData\" for hierarchy \"MemoriaData:memData_\"" {  } { { "nRisc.v" "memData_" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 479 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179675026 ""}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "dadoLido nRisc.v(121) " "Verilog HDL Always Construct warning at nRisc.v(121): inferring latch(es) for variable \"dadoLido\", which holds its previous value in one or more paths through the always construct" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1759179675035 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[0\] nRisc.v(121) " "Inferred latch for \"dadoLido\[0\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675036 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[1\] nRisc.v(121) " "Inferred latch for \"dadoLido\[1\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675036 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[2\] nRisc.v(121) " "Inferred latch for \"dadoLido\[2\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675038 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[3\] nRisc.v(121) " "Inferred latch for \"dadoLido\[3\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675038 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[4\] nRisc.v(121) " "Inferred latch for \"dadoLido\[4\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675038 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[5\] nRisc.v(121) " "Inferred latch for \"dadoLido\[5\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675038 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[6\] nRisc.v(121) " "Inferred latch for \"dadoLido\[6\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675038 "|nRisc|MemoriaData:memData_"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "dadoLido\[7\] nRisc.v(121) " "Inferred latch for \"dadoLido\[7\]\" at nRisc.v(121)" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 121 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1759179675039 "|nRisc|MemoriaData:memData_"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "Controle Controle:control_ " "Elaborating entity \"Controle\" for hierarchy \"Controle:control_\"" {  } { { "nRisc.v" "control_" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 498 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1759179675051 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Quartus II" 0 -1 1759179676454 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Quartus II" 0 -1 1759179676454 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "2 " "Design contains 2 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Clock " "No output dependent on input pin \"Clock\"" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 390 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1759179676933 "|nRisc|Clock"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Reset " "No output dependent on input pin \"Reset\"" {  } { { "nRisc.v" "" { Text "D:/CEFET/02_Graduação/3° Periodo/Arquitetura e Organização de Computadores  I/_Laboratório/nRisc/git/nRisc em Verilog/nRisc.v" 392 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1759179676933 "|nRisc|Reset"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "Quartus II" 0 -1 1759179676933 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "2 " "Implemented 2 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "2 " "Implemented 2 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Quartus II" 0 -1 1759179676939 ""} { "Info" "ICUT_CUT_TM_OPINS" "0 " "Implemented 0 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Quartus II" 0 -1 1759179676939 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Quartus II" 0 -1 1759179676939 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 7 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 7 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "4593 " "Peak virtual memory: 4593 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1759179676997 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Sep 29 18:01:16 2025 " "Processing ended: Mon Sep 29 18:01:16 2025" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1759179676997 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:03 " "Elapsed time: 00:00:03" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1759179676997 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:03 " "Total CPU time (on all processors): 00:00:03" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1759179676997 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1759179676997 ""}
