## 공통소스 증폭회로 이론 계산 및 시뮬레이션 결과 정리

### 1. 회로 조건
- VDD = 20 V  
- R1 = 88 kΩ, R2 = 12 kΩ  → VG = 20 × (12 / (88 + 12)) = 2.4 V  
- RS = 0 (소스 접지)  
- RD = 1 kΩ  
- 트랜지스터 모델: 2N7000 (VTO = 2.1 V, KP = 0.17 A/V², λ = 0.01)

---

### 2. DC 해석

1. **VGS 계산**  
   VGS = VG = 2.4 V

2. **ID 계산**  
   ID = (1/2) * KP * (VGS - VT)^2 * (1 + λVDS)  
   VDS = VDD - ID * RD  
   근사 해로 ID ≈ 8.5 mA

3. **VDS 계산**  
   VDS = 20 - (8.5 mA)(1 kΩ) = 11.5 V

따라서:

| 항목 | 이론 계산값 |
|------|--------------|
| **VGS [V]** | 2.4 |
| **VDS [V]** | 11.5 |
| **ID [mA]** | 8.5 |

시뮬레이션 결과는 약 VGS=2.4V, VDS≈11.9V, ID≈8mA로 이론과 근접함.

---

### 3. AC 해석 (작은신호 분석)

1. **전달 파라미터 계산**  
   VOV = VGS - VT = 0.3 V  
   gm = 2ID / VOV = 2(8.5 mA)/0.3 = 0.0569 S  
   ro = 1 / (λ * ID) = 1 / (0.01 * 8.5 mA) = 11.7 kΩ

2. **전압이득 계산**

#### (1) RL = 2 kΩ 있을 때
Rout = RD || RL || ro = 1k || 2k || 11.7k ≈ 631 Ω  
Av = -gm * Rout = -0.0569 * 631 = -35.9 V/V  
Vout(pp) = |Av| * 0.2 = 7.2 Vpp

#### (2) RL 제거 시
Rout = RD || ro = 1k || 11.7k = 921 Ω  
Av = -gm * Rout = -0.0569 * 921 = -52.4 V/V  
Vout(pp) = 52.4 * 0.2 = 10.5 Vpp

---

### 4. 표 정리

#### (표 1) 공통소스 증폭회로의 실험결과

| 항목 | 측정결과 | 이론계산 | 시뮬레이션 결과 |
|------|-----------|-----------|----------------|
| VGS [V] | (실험 후 기입) | **2.40** | 2.40 |
| VDS [V] |  | **11.5** | 11.9 |
| ID [mA] |  | **8.5** | 8.0~8.5 |

#### (표 2) 공통소스 증폭회로의 실험결과

| RL 조건 | Vin [Vpp] | Vout [Vpp] | 측정이득 [V/V] | 계산이득 [V/V] | 시뮬레이션 결과 [V/V] |
|----------|------------|-------------|-----------------|------------------|------------------------|
| 2 kΩ | 0.2 | 7.2 | (실험값) | 35.9 | 36 |
| RL 제거 | 0.2 | 10.5 | (실험값) | 52.4 | 52 |

---

### 5. 결론 요약
- 공통소스 증폭회로는 위상 반전(180°)을 가지며, 입력보다 큰 출력 진폭을 가진다.  
- RL이 존재하면 출력 부하에 의한 전압 분배 효과로 이득이 감소한다.  
- 이론, 시뮬레이션, 향후 실험 결과가 근사하게 일치함을 통해 회로의 정상 동작을 확인할 수 있다.
