<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="DFTBD_MEM8I_synth_1" LaunchPart="xc7a35ticsg324-1L" LaunchTime="1660458822">
  <File Type="PA-TCL" Name="DFTBD_MEM8I.tcl"/>
  <File Type="REPORTS-TCL" Name="DFTBD_MEM8I_reports.tcl"/>
  <File Type="RDS-RDS" Name="DFTBD_MEM8I.vds"/>
  <File Type="RDS-DCP" Name="DFTBD_MEM8I.dcp"/>
  <FileSet Name="sources" Type="BlockSrcs" RelSrcDir="$PSRCDIR/DFTBD_MEM8I">
    <File Path="$PSRCDIR/sources_1/ip/DFTBD_MEM8I/DFTBD_MEM8I.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopModule" Val="DFTBD_MEM8I"/>
      <Option Name="UseBlackboxStub" Val="1"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="BlockSrcs" RelSrcDir="$PSRCDIR/DFTBD_MEM8I">
    <File Path="$PSRCDIR/sources_1/ip/DFTBD_MEM8I/DFTBD_MEM8I.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopModule" Val="DFTBD_MEM8I"/>
      <Option Name="UseBlackboxStub" Val="1"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/fpga_top.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../iniital_2/project_3/project_3.srcs/utils_1/imports/synth_1/fpga_top.dcp"/>
        <Attr Name="ImportTime" Val="1654407676"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
