module clk_divider (
    input wire clk_in,    // Clock de entrada (50 MHz da placa)
    output wire clk_out   // Clock de saída (25 MHz)
);

    reg clk_out_reg;
    reg counter;

    // A cada borda de subida do clk_in...
    always @(posedge clk_in) begin
        // Alterna o estado do contador a cada ciclo de clk_in
        counter <= ~counter;

        // Atribui a saída do clock à negação do contador.
        // Isso efetivamente divide a frequência por 2.
        clk_out_reg <= ~counter;
    end

    // Atribui o registrador à saída do módulo
    assign clk_out = clk_out_reg;

endmodule