

================================================================
== Vivado HLS Report for 'dut_perform_conv'
================================================================
* Date:           Wed Nov  1 17:41:39 2017

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        cnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.64|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  7639|  7639|  7639|  7639|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------+------+------+----------+-----------+-----------+------+----------+
        |                |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name   |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1        |   800|   800|         1|          -|          -|   800|    no    |
        |- L_L_LOOP1     |  4020|  4020|        26|          5|          1|   800|    yes   |
        |- LOOP2         |  2816|  2816|        88|          -|          -|    32|    no    |
        | + LOOP2.1      |    85|    85|        17|          -|          -|     5|    no    |
        |  ++ LOOP2.1.1  |    15|    15|         3|          -|          -|     5|    no    |
        +----------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      5|       0|   1085|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     36|     474|    570|
|Memory           |       16|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    313|
|Register         |        -|      -|    1241|    427|
+-----------------+---------+-------+--------+-------+
|Total            |       16|     41|    1715|   2395|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        5|     18|       1|      4|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-----------------------------+-------------------------+---------+-------+-----+-----+
    |           Instance          |          Module         | BRAM_18K| DSP48E|  FF | LUT |
    +-----------------------------+-------------------------+---------+-------+-----+-----+
    |dut_mul_32s_30s_61_6_U3      |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U4      |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U6      |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U7      |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U8      |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U9      |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U11     |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U13     |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U15     |dut_mul_32s_30s_61_6     |        0|      4|    0|    0|
    |dut_mux_4to1_sel32_32_1_U10  |dut_mux_4to1_sel32_32_1  |        0|      0|    0|   32|
    |dut_mux_4to1_sel32_32_1_U12  |dut_mux_4to1_sel32_32_1  |        0|      0|    0|   32|
    |dut_mux_4to1_sel32_32_1_U14  |dut_mux_4to1_sel32_32_1  |        0|      0|    0|   32|
    |dut_urem_9ns_9ns_9_13_U1     |dut_urem_9ns_9ns_9_13    |        0|      0|  158|  158|
    |dut_urem_9ns_9ns_9_13_U2     |dut_urem_9ns_9ns_9_13    |        0|      0|  158|  158|
    |dut_urem_9ns_9ns_9_13_U5     |dut_urem_9ns_9ns_9_13    |        0|      0|  158|  158|
    +-----------------------------+-------------------------+---------+-------+-----+-----+
    |Total                        |                         |        0|     36|  474|  570|
    +-----------------------------+-------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +-------------+----------------------------+---------+---+----+------+-----+------+-------------+
    |    Memory   |           Module           | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------+----------------------------+---------+---+----+------+-----+------+-------------+
    |b_conv1_U    |dut_perform_conv_b_conv1    |        1|  0|   0|    64|   28|     1|         1792|
    |w_conv1_0_U  |dut_perform_conv_w_conv1_0  |       15|  0|   0|  4608|   30|     1|       138240|
    +-------------+----------------------------+---------+---+----+------+-----+------+-------------+
    |Total        |                            |       16|  0|   0|  4672|   58|     2|       140032|
    +-------------+----------------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |mul3_fu_1287_p2                     |     *    |      1|  0|   0|          10|           9|
    |mul4_fu_1314_p2                     |     *    |      1|  0|   0|          10|           9|
    |mul_fu_1372_p2                      |     *    |      1|  0|   0|          10|           9|
    |p_1_fu_1481_p2                      |     *    |      1|  0|   4|           5|           6|
    |p_1_mid1_fu_1510_p2                 |     *    |      1|  0|   4|           5|           6|
    |OP2_V_0_1_mid2_v_v_fu_901_p2        |     +    |      0|  0|   9|           2|           9|
    |OP2_V_0_2_mid2_v_v_fu_1018_p2       |     +    |      0|  0|   9|           3|           9|
    |OP2_V_1_1_mid2_v_v_fu_1136_p2       |     +    |      0|  0|   9|           3|           9|
    |OP2_V_1_2_mid2_v_v_fu_1146_p2       |     +    |      0|  0|   9|           3|           9|
    |OP2_V_1_mid2_v_v_fu_1274_p2         |     +    |      0|  0|   9|           1|           9|
    |OP2_V_2_1_mid2_v_v_fu_1193_p2       |     +    |      0|  0|   9|           3|           9|
    |OP2_V_2_2_mid2_v_v_fu_1236_p2       |     +    |      0|  0|   9|           4|           9|
    |OP2_V_2_mid2_v_v_fu_1330_p2         |     +    |      0|  0|   9|           2|           9|
    |biased_V_fu_1894_p2                 |     +    |      0|  0|  32|          32|          32|
    |grp_fu_1087_p0                      |     +    |      0|  0|   9|           9|           9|
    |grp_fu_962_p0                       |     +    |      0|  0|   9|           9|           9|
    |i_V_fu_579_p2                       |     +    |      0|  0|  10|          10|           1|
    |i_index_V_0_1_fu_978_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_0_2_fu_995_p2             |     +    |      0|  0|   6|           6|           6|
    |i_index_V_1_1_fu_1093_p2            |     +    |      0|  0|   6|           6|           6|
    |i_index_V_1_2_fu_1103_p2            |     +    |      0|  0|   6|           6|           6|
    |i_index_V_2_1_fu_1118_p2            |     +    |      0|  0|   6|           6|           6|
    |i_index_V_2_2_fu_1123_p2            |     +    |      0|  0|   6|           6|           6|
    |i_index_V_2_fu_1113_p2              |     +    |      0|  0|   9|           9|           9|
    |index_V_fu_1884_p2                  |     +    |      0|  0|  10|          10|          10|
    |indvar_flatten40_op_fu_880_p2       |     +    |      0|  0|   6|           1|           6|
    |indvar_flatten_next4_fu_632_p2      |     +    |      0|  0|  10|           1|          10|
    |indvar_flatten_op_fu_866_p2         |     +    |      0|  0|   6|           1|           6|
    |n_V_1_fu_1813_p2                    |     +    |      0|  0|   6|           6|           1|
    |n_V_fu_656_p2                       |     +    |      0|  0|   6|           1|           6|
    |next_mul_fu_1801_p2                 |     +    |      0|  0|  10|          10|           5|
    |o_index_V_fu_1679_p2                |     +    |      0|  0|  10|          10|          10|
    |p_Val2_5_fu_1795_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_Val2_8_0_1_fu_1530_p2             |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_0_2_fu_1557_p2             |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_1_fu_1646_p2             |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_2_fu_1695_p2             |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_fu_1619_p2               |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_1_fu_1748_p2             |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_2_fu_1775_p2             |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_fu_1722_p2               |     +    |      0|  0|  62|          62|          62|
    |tmp1_0_1_cast_fu_972_p2             |     +    |      0|  0|   6|           3|           6|
    |tmp1_0_2_cast_fu_989_p2             |     +    |      0|  0|   6|           4|           6|
    |tmp2_fu_860_p2                      |     +    |      0|  0|   3|           3|           3|
    |tmp3_fu_1669_p2                     |     +    |      0|  0|   5|           5|           5|
    |tmp4_fu_1491_p2                     |     +    |      0|  0|  10|          10|          10|
    |tmp4_mid1_fu_1593_p2                |     +    |      0|  0|  10|          10|          10|
    |tmp5_fu_1874_p2                     |     +    |      0|  0|   5|           5|           5|
    |tmp6_fu_1844_p2                     |     +    |      0|  0|  10|          10|          10|
    |tmp_15_2_fu_1012_p2                 |     +    |      0|  0|   3|           2|           3|
    |tmp_15_2_mid1_fu_1062_p2            |     +    |      0|  0|   3|           2|           3|
    |tmp_6_fu_594_p2                     |     +    |      0|  0|   6|           6|           6|
    |tmp_6_mid1_fu_774_p2                |     +    |      0|  0|   6|           6|           6|
    |tmp_7_fu_620_p2                     |     +    |      0|  0|   9|           9|           9|
    |tmp_7_mid1_fu_800_p2                |     +    |      0|  0|   9|           9|           9|
    |tmp_7_mid_fu_694_p2                 |     +    |      0|  0|   9|           9|           9|
    |x_V_2_dup_fu_911_p2                 |     +    |      0|  0|   3|           1|           3|
    |x_V_2_fu_1006_p2                    |     +    |      0|  0|   3|           1|           3|
    |x_V_2_mid1_fu_1042_p2               |     +    |      0|  0|   3|           2|           3|
    |x_V_fu_1838_p2                      |     +    |      0|  0|   3|           3|           1|
    |y_V_1_fu_1227_p2                    |     +    |      0|  0|   3|           1|           3|
    |y_V_fu_1860_p2                      |     +    |      0|  0|   3|           3|           1|
    |tmp1_fu_946_p2                      |     -    |      0|  0|   7|           7|           7|
    |ap_sig_1575                         |    and   |      0|  0|   1|           1|           1|
    |exitcond7_mid2_fu_826_p2            |    and   |      0|  0|   1|           1|           1|
    |exitcond7_mid_fu_714_p2             |    and   |      0|  0|   1|           1|           1|
    |exitcond_flatten_mid_fu_726_p2      |    and   |      0|  0|   1|           1|           1|
    |p_3_cast_mid_fu_668_p2              |    and   |      0|  0|   1|           1|           1|
    |t_V_3_mid_fu_650_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_573_p2                 |   icmp   |      0|  0|   4|          10|           9|
    |exitcond3_fu_1807_p2                |   icmp   |      0|  0|   3|           6|           7|
    |exitcond4_fu_708_p2                 |   icmp   |      0|  0|   2|           3|           3|
    |exitcond5_fu_1832_p2                |   icmp   |      0|  0|   2|           3|           3|
    |exitcond_flatten2_fu_720_p2         |   icmp   |      0|  0|   3|           6|           5|
    |exitcond_flatten4_fu_626_p2         |   icmp   |      0|  0|   4|          10|           9|
    |exitcond_flatten_fu_638_p2          |   icmp   |      0|  0|   3|           6|           5|
    |exitcond_fu_1854_p2                 |   icmp   |      0|  0|   2|           3|           3|
    |tmp_8_fu_1903_p2                    |   icmp   |      0|  0|  11|          32|           1|
    |m_V_fu_746_p2                       |    or    |      0|  0|   1|           1|           1|
    |not_exitcond_flatten_mid_fu_820_p2  |    or    |      0|  0|   1|           1|           1|
    |tmp_24_fu_752_p2                    |    or    |      0|  0|   1|           1|           1|
    |tmp_25_fu_840_p2                    |    or    |      0|  0|   1|           1|           1|
    |tmp_33_fu_846_p2                    |    or    |      0|  0|   1|           1|           1|
    |OP2_V_cast_mid2159_v_v_fu_700_p3    |  select  |      0|  0|   9|           1|           9|
    |OP2_V_cast_mid2_v_v_fu_806_p3       |  select  |      0|  0|   9|           1|           9|
    |indvar_flatten_next3_fu_886_p3      |  select  |      0|  0|   6|           1|           1|
    |indvar_flatten_next_fu_872_p3       |  select  |      0|  0|   6|           1|           1|
    |p_1_mid2_fu_1573_p3                 |  select  |      0|  0|  10|           1|          10|
    |p_3_cast_mid2_fu_762_p3             |  select  |      0|  0|   1|           1|           1|
    |p_Val2_2_s_fu_1909_p3               |  select  |      0|  0|  31|           1|          31|
    |t_V_1_mid2_fu_732_p3                |  select  |      0|  0|   6|           1|           6|
    |t_V_3_mid2_fu_832_p3                |  select  |      0|  0|   1|           1|           1|
    |t_V_5_cast3_mid2_fu_917_p3          |  select  |      0|  0|   3|           1|           3|
    |t_V_5_mid_fu_894_p3                 |  select  |      0|  0|   3|           1|           1|
    |t_V_7_mid2_fu_852_p3                |  select  |      0|  0|   3|           1|           1|
    |tmp4_mid2_fu_1599_p3                |  select  |      0|  0|  10|           1|          10|
    |tmp4_mid3_fu_1583_p3                |  select  |      0|  0|  10|           1|          10|
    |tmp4_mid_fu_1578_p3                 |  select  |      0|  0|  10|           1|          10|
    |tmp_15_1_cast_mid2_fu_1047_p3       |  select  |      0|  0|   3|           1|           3|
    |tmp_15_1_cast_mid_fu_1028_p3        |  select  |      0|  0|   3|           1|           1|
    |tmp_15_2_cast_mid2_fu_1067_p3       |  select  |      0|  0|   3|           1|           3|
    |tmp_15_2_cast_mid_fu_1035_p3        |  select  |      0|  0|   3|           1|           2|
    |exitcond_flatten_not_fu_814_p2      |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten1_fu_662_p2     |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_644_p2      |    xor   |      0|  0|   2|           1|           2|
    |t_V_3_not_fu_740_p2                 |    xor   |      0|  0|   2|           1|           2|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |Total                               |          |      5|  0|1085|         958|        1087|
    +------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |   6|         14|    1|         14|
    |ap_reg_ppiten_pp0_it1          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it4          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it5          |   1|          2|    1|          2|
    |indvar_flatten3_phi_fu_434_p4  |  10|          2|   10|         20|
    |indvar_flatten3_reg_430        |  10|          2|   10|         20|
    |indvar_flatten4_phi_fu_457_p4  |   6|          2|    6|         12|
    |indvar_flatten4_reg_453        |   6|          2|    6|         12|
    |indvar_flatten_phi_fu_479_p4   |   6|          2|    6|         12|
    |indvar_flatten_reg_475         |   6|          2|    6|         12|
    |input_0_V_address0             |   8|          6|    8|         48|
    |input_0_V_address1             |   8|          5|    8|         40|
    |input_1_V_address0             |   8|          4|    8|         32|
    |input_2_V_address0             |   8|          4|    8|         32|
    |input_3_V_address0             |   8|          4|    8|         32|
    |output_V_address0              |  10|          6|   10|         60|
    |output_V_d0                    |  32|          4|   32|        128|
    |phi_mul_reg_520                |  10|          2|   10|         20|
    |reg_554                        |  30|          2|   30|         60|
    |reg_559                        |  32|          2|   32|         64|
    |reg_564                        |  32|          2|   32|         64|
    |t_V_1_phi_fu_445_p4            |   6|          2|    6|         12|
    |t_V_1_reg_441                  |   6|          2|    6|         12|
    |t_V_2_reg_509                  |   6|          2|    6|         12|
    |t_V_3_phi_fu_468_p4            |   1|          2|    1|          2|
    |t_V_3_reg_464                  |   1|          2|    1|          2|
    |t_V_4_reg_532                  |   3|          2|    3|          6|
    |t_V_5_phi_fu_501_p4            |   3|          2|    3|          6|
    |t_V_5_reg_497                  |   3|          2|    3|          6|
    |t_V_6_reg_543                  |   3|          2|    3|          6|
    |t_V_7_phi_fu_490_p4            |   3|          2|    3|          6|
    |t_V_7_reg_486                  |   3|          2|    3|          6|
    |t_V_reg_419                    |  10|          2|   10|         20|
    |w_conv1_0_address0             |  13|          6|   13|         78|
    |w_conv1_0_address1             |  13|          5|   13|         65|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 313|        108|  308|        927|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------+----+----+-----+-----------+
    |              Name             | FF | LUT| Bits| Const Bits|
    +-------------------------------+----+----+-----+-----------+
    |OP2_V_cast_mid2_v_v_reg_1966   |   9|   0|    9|          0|
    |ap_CS_fsm                      |  13|   0|   13|          0|
    |ap_reg_ppiten_pp0_it0          |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1          |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2          |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it3          |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it4          |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it5          |   1|   0|    1|          0|
    |exitcond7_mid2_reg_1979        |   1|   0|    1|          0|
    |exitcond_flatten4_reg_1929     |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_1949  |   1|   0|    1|          0|
    |exitcond_flatten_reg_1938      |   1|   0|    1|          0|
    |i_index_V_1_reg_2075           |   9|   0|    9|          0|
    |i_index_V_2_1_reg_2097         |   6|   0|    6|          0|
    |i_index_V_2_2_reg_2102         |   6|   0|    6|          0|
    |i_index_V_2_reg_2091           |   9|   0|    9|          0|
    |i_index_V_reg_2042             |   9|   0|    9|          0|
    |indvar_flatten3_reg_430        |  10|   0|   10|          0|
    |indvar_flatten4_reg_453        |   6|   0|    6|          0|
    |indvar_flatten_next3_reg_2010  |   6|   0|    6|          0|
    |indvar_flatten_next4_reg_1933  |  10|   0|   10|          0|
    |indvar_flatten_next_reg_2005   |   6|   0|    6|          0|
    |indvar_flatten_reg_475         |   6|   0|    6|          0|
    |n_V_1_reg_2436                 |   6|   0|    6|          0|
    |n_V_reg_1944                   |   6|   0|    6|          0|
    |next_mul_reg_2428              |  10|   0|   10|          0|
    |o_index_V_reg_2408             |  10|   0|   10|          0|
    |output_V_addr_1_reg_2472       |  10|   0|   10|          0|
    |output_V_addr_2_reg_2423       |  10|   0|   10|          0|
    |p_1_mid1_reg_2382              |  10|   0|   10|          0|
    |p_1_reg_2367                   |  10|   0|   10|          0|
    |p_Val2_3_cast_reg_2446         |  28|   0|   32|          4|
    |p_Val2_7_0_1_reg_2202          |  61|   0|   61|          0|
    |p_Val2_7_0_2_reg_2207          |  61|   0|   61|          0|
    |p_Val2_7_1_1_reg_2212          |  61|   0|   61|          0|
    |p_Val2_7_1_2_reg_2217          |  61|   0|   61|          0|
    |p_Val2_7_1_reg_2388            |  61|   0|   61|          0|
    |p_Val2_7_2_1_reg_2222          |  61|   0|   61|          0|
    |p_Val2_7_2_2_reg_2232          |  61|   0|   61|          0|
    |p_Val2_7_2_reg_2403            |  61|   0|   61|          0|
    |phi_mul_reg_520                |  10|   0|   10|          0|
    |reg_554                        |  30|   0|   30|          0|
    |reg_559                        |  32|   0|   32|          0|
    |reg_564                        |  32|   0|   32|          0|
    |reg_569                        |  30|   0|   30|          0|
    |sum_V_2_2_reg_2418             |  32|   0|   32|          0|
    |t_V_1_mid2_reg_1954            |   6|   0|    6|          0|
    |t_V_1_reg_441                  |   6|   0|    6|          0|
    |t_V_2_reg_509                  |   6|   0|    6|          0|
    |t_V_3_mid2_reg_1987            |   1|   0|    1|          0|
    |t_V_3_reg_464                  |   1|   0|    1|          0|
    |t_V_4_reg_532                  |   3|   0|    3|          0|
    |t_V_5_cast3_mid2_reg_2031      |   3|   0|    3|          0|
    |t_V_5_mid_reg_2015             |   3|   0|    3|          0|
    |t_V_5_reg_497                  |   3|   0|    3|          0|
    |t_V_6_reg_543                  |   3|   0|    3|          0|
    |t_V_7_mid2_reg_1992            |   3|   0|    3|          0|
    |t_V_7_reg_486                  |   3|   0|    3|          0|
    |t_V_reg_419                    |  10|   0|   10|          0|
    |tmp1_0_1_cast_reg_2048         |   6|   0|    6|          0|
    |tmp1_0_2_cast_reg_2059         |   6|   0|    6|          0|
    |tmp1_cast19_cast_reg_2036      |   9|   0|    9|          0|
    |tmp2_reg_1999                  |   3|   0|    3|          0|
    |tmp4_reg_2372                  |  10|   0|   10|          0|
    |tmp6_reg_2459                  |  10|   0|   10|          0|
    |tmp_10_reg_2317                |  32|   0|   32|          0|
    |tmp_11_reg_2352                |  32|   0|   32|          0|
    |tmp_24_reg_1959                |   1|   0|    1|          0|
    |tmp_27_reg_2393                |  32|   0|   32|          0|
    |tmp_30_reg_2398                |  32|   0|   32|          0|
    |tmp_34_reg_2242                |   3|   0|    3|          0|
    |tmp_36_reg_2377                |  31|   0|   31|          0|
    |tmp_38_reg_2267                |   3|   0|    3|          0|
    |tmp_39_reg_2302                |   3|   0|    3|          0|
    |tmp_41_reg_2413                |  32|   0|   32|          0|
    |tmp_43_reg_2477                |  31|   0|   31|          0|
    |tmp_8_reg_2482                 |   1|   0|    1|          0|
    |tmp_s_reg_2277                 |  32|   0|   32|          0|
    |x_V_2_dup_reg_2026             |   3|   0|    3|          0|
    |x_V_reg_2454                   |   3|   0|    3|          0|
    |y_V_1_reg_2172                 |   3|   0|    3|          0|
    |y_V_reg_2467                   |   3|   0|    3|          0|
    |OP2_V_cast_mid2_v_v_reg_1966   |   0|   9|    9|          0|
    |exitcond7_mid2_reg_1979        |   0|   1|    1|          0|
    |exitcond_flatten4_reg_1929     |   0|   1|    1|          0|
    |exitcond_flatten_mid_reg_1949  |   0|   1|    1|          0|
    |exitcond_flatten_reg_1938      |   0|   1|    1|          0|
    |i_index_V_1_reg_2075           |   0|   9|    9|          0|
    |i_index_V_2_reg_2091           |   0|   9|    9|          0|
    |i_index_V_reg_2042             |   0|   9|    9|          0|
    |n_V_reg_1944                   |   0|   6|    6|          0|
    |p_Val2_7_0_1_reg_2202          |   0|  61|   61|          0|
    |p_Val2_7_0_2_reg_2207          |   0|  61|   61|          0|
    |p_Val2_7_1_1_reg_2212          |   0|  61|   61|          0|
    |p_Val2_7_1_2_reg_2217          |   0|  61|   61|          0|
    |p_Val2_7_2_1_reg_2222          |   0|  61|   61|          0|
    |p_Val2_7_2_2_reg_2232          |   0|  61|   61|          0|
    |t_V_1_reg_441                  |   0|   6|    6|          0|
    |t_V_5_reg_497                  |   0|   3|    3|          0|
    |t_V_7_mid2_reg_1992            |   0|   3|    3|          0|
    |x_V_2_dup_reg_2026             |   0|   3|    3|          0|
    +-------------------------------+----+----+-----+-----------+
    |Total                          |1241| 427| 1672|          4|
    +-------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+------------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+--------------------+-----+-----+------------+------------------+--------------+
|ap_clk              |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_rst              |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_start            |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_done             | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_idle             | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_ready            | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|input_0_V_address0  | out |    8|  ap_memory |     input_0_V    |     array    |
|input_0_V_ce0       | out |    1|  ap_memory |     input_0_V    |     array    |
|input_0_V_q0        |  in |   32|  ap_memory |     input_0_V    |     array    |
|input_0_V_address1  | out |    8|  ap_memory |     input_0_V    |     array    |
|input_0_V_ce1       | out |    1|  ap_memory |     input_0_V    |     array    |
|input_0_V_q1        |  in |   32|  ap_memory |     input_0_V    |     array    |
|input_1_V_address0  | out |    8|  ap_memory |     input_1_V    |     array    |
|input_1_V_ce0       | out |    1|  ap_memory |     input_1_V    |     array    |
|input_1_V_q0        |  in |   32|  ap_memory |     input_1_V    |     array    |
|input_2_V_address0  | out |    8|  ap_memory |     input_2_V    |     array    |
|input_2_V_ce0       | out |    1|  ap_memory |     input_2_V    |     array    |
|input_2_V_q0        |  in |   32|  ap_memory |     input_2_V    |     array    |
|input_3_V_address0  | out |    8|  ap_memory |     input_3_V    |     array    |
|input_3_V_ce0       | out |    1|  ap_memory |     input_3_V    |     array    |
|input_3_V_q0        |  in |   32|  ap_memory |     input_3_V    |     array    |
|output_V_address0   | out |   10|  ap_memory |     output_V     |     array    |
|output_V_ce0        | out |    1|  ap_memory |     output_V     |     array    |
|output_V_we0        | out |    1|  ap_memory |     output_V     |     array    |
|output_V_d0         | out |   32|  ap_memory |     output_V     |     array    |
|output_V_q0         |  in |   32|  ap_memory |     output_V     |     array    |
+--------------------+-----+-----+------------+------------------+--------------+

