# verilog_para
Verilog解析模块，分析Verilog的端口，参数
支持参数转换为数值
