# HP-AU: High-Performance Parametric Arithmetic Unit

[![Hardware Design](https://img.shields.io/badge/Hardware-Verilog_HDL-blue.svg)](https://github.com/VictorCoelho957/HP-AU)
[![FPGA](https://img.shields.io/badge/FPGA-Cyclone_V-orange.svg)](https://www.intel.com/content/www/us/en/products/details/fpga/cyclone/v.html)

Unidade Aritm√©tica Parametrizada de alto desempenho, desenvolvida para aplica√ß√µes em sistemas embarcados e controle inteligente (LabSECI/UFMA). O projeto foca em modularidade, otimiza√ß√£o de caminho cr√≠tico e conformidade com padr√µes aritm√©ticos industriais.

## üèóÔ∏è Arquitetura do Sistema

A HP-AU utiliza uma abordagem de design hier√°rquico, permitindo a escalabilidade da largura de dados via par√¢metros de Verilog.

### M√≥dulos Implementados:

1. **Routing Unit (Fase 1)**: Multiplexador 4:1 parametrizado respons√°vel pelo roteamento de dados entre os n√∫cleos aritm√©ticos.
2. **Binary Core (Fase 2)**: Unidade de soma e subtra√ß√£o unificada. Utiliza l√≥gica de Complemento de 2 com invers√£o controlada por portas XOR para otimiza√ß√£o de √°rea.
3. **BCD Core (Fase 3 - Em Progresso)**: Somador decimal com algoritmo de corre√ß√£o por salto de base (+6).

## üìà Resultados de S√≠ntese

Dados obtidos atrav√©s do Quartus Prime Lite Edition para o dispositivo **Cyclone V (5CGXFC7C7F23C8)**:

| M√©trica | Resultado |
| :--- | :--- |
| **Logic Utilization (ALMs)** | 5 / 56,480 (< 1%) |
| **Total Pins** | 22 / 268 (8%) |
| **Data Path** | Combinacional puro (Lat√™ncia zero) |

## üß™ Verifica√ß√£o e Simula√ß√£o

O projeto inclui testbenches exaustivos para cada subm√≥dulo, validados via ModelSim.

### Casos de Teste Validados:
- [x] Roteamento de barramento 4-bit sem latches.
- [x] Soma bin√°ria com detec√ß√£o de overflow.
- [x] Subtra√ß√£o via complemento de 2.

```bash
# Para rodar a simula√ß√£o no ModelSim:
do run_sim.do
