各位老师，大家好：
我们是哈尔滨工业大学（深圳）的春日影队，下面我们将进行龙芯杯决赛的答辩。
首先，我将介绍微架构的设计。
我们实现了基于龙芯架构32位精简版指令集的静态八级流水线的顺序双发射处理器，支持大赛要求的基本指令，能够精确处理例外，拥有一级指令缓存和一级数据缓存，支持一级动态分支预测。该处理器总体可划分为前端、后端两个部分。
前端架构采用三级流水，包含了取指、分支预测、指令存入缓冲三个部分。
前端部分，分支预测模块BPU采用了2bit饱和计数器和分支目标缓存并结合预译码的架构，对无条件分支指令和条件分支指令分别预测，在保证分支预测高准确率的前提下，应用简洁的结构，有效降低了前端的逻辑延迟。
前后端交界部分，指令缓冲模块实例化了两个指令缓存队列，一个周期最多压入和发射两条指令，当队列满时，会暂停前端取指，当队列空时，会向后端发射空指令，以此来保证前后端工作的独立性。
后端采用五级流水，包含译码、发射、执行、访存、提交五个部分。
后端部分，译码阶段每周期译码至多两个指令，译码结果存入发射队列等待发射；发射阶段进行发射仲裁，并且读寄存器堆获取指令操作数，该部分实现了数据前递以减少流水线的暂停；执行阶段将指令装填入两个对称的运算单元进行运算；访存阶段获取访存结果；控制阶段处理异常并给出寄存器堆写信号，完成指令提交。
高速缓存部分，指令缓存与数据缓存均设计为8KB大小，采用二路组相联的映射方式，替换策略使用伪LRU算法，查询方式为VIPT。ICache设计为双发射，支持同时取两条指令，能够对两个指令处于不同cache行的情况进行正确处理。DCache的写策略为写分配法和写回法，且对DCache写操作无需暂停流水线。Cache与主存之间采用cache_axi模块将cache的读写信号与axi协议进行转换，并设计有uncache模式下单独的数据通路。
接着，我将介绍SOC外设的设计。
在 SoC 外设设计中，主要针对可视化功能实现了 LCD 触摸屏和 VGA 控制器。我们对 SoC 做了一些改进，让 CPU 能够更好地与这些外设配合，形成一个完整的系统。
 对于LCD 控制器，我们实现了显示和触控的基础功能，增加了图形硬件加速功能。 对于VGA 控制器，我们预先生成了一张图像，通过 COE 文件加载到 RAM 中，再通过 VGA 控制器输出到显示屏上。
整体来说，我们在设计时尽量简化了开发流程，同时确保了系统的高效性和可靠性。
最后，是我们对该项目的总结与展望。
在优化性能过程方面，我们注意到单周期访问DCache会带来较高的布线延迟，于是，我们将DCache的访问切分为3级流水；对于乘法器的实现，我们放弃了消耗资源巨大的华莱士树，使用了板上的dsp单元实现；对于除法器，我们采用基于前导零的快速除法；对于同样消耗资源较大的寄存器堆，我们参考开源 RISC-V 核心 cva5的LVT，实现了FPGA友好的寄存器堆。
在系统方面，我们实现了tlb模块以及相应的tlb维护指令，但我们最终没有成功启动PMON，出于对处理器频率的考虑，我们最终提交的版本未包含上述特性。
最终，我们的处理器达到了80MHz的主频，IPC相较于openla500达到了，我们要感谢开发过程中为我们提供帮助的老师、学长。
谢谢大家，我们的展示到此结束，请各位评委老师批评指正。

