#1:
(1)
mem_i_inst_i = 24'b0+8'h13+7'b0+5'b1+5'h2+3'h0+5'h3+5'hc+2'h3
rst_i = 0
mem_i_accept_i = 1
mem_i_valid_i = 1
mem_i_error_i = 0
intr_i = 0
reset_vector_i = 0
cpu_id_i = 0
mem_d_data_rd_i = x
mem_d_accept_i = x
mem_d_ack_i = x
mem_d_error_i = x
mem_d_resp_tag_i = x
R:
\u_issue.u_regfile.REGFILE.reg_r9_q
\u_issue.u_regfile.REGFILE.reg_r16_q
\u_issue.u_regfile.REGFILE.reg_r8_q
\u_issue.u_regfile.REGFILE.reg_r7_q
\u_issue.u_regfile.REGFILE.reg_r6_q
\u_issue.u_regfile.REGFILE.reg_r5_q
\u_issue.u_regfile.REGFILE.reg_r4_q
\u_issue.u_regfile.REGFILE.reg_r10_q
\u_issue.u_regfile.REGFILE.reg_r28_q
\u_issue.u_regfile.REGFILE.reg_r26_q
\u_issue.u_regfile.REGFILE.reg_r14_q
\u_issue.u_regfile.REGFILE.reg_r31_q
\u_issue.u_regfile.REGFILE.reg_r24_q
\u_issue.u_regfile.REGFILE.reg_r12_q
\u_issue.u_regfile.REGFILE.reg_r22_q
\u_issue.u_regfile.REGFILE.reg_r17_q
\u_issue.u_regfile.REGFILE.reg_r11_q
\u_issue.u_regfile.REGFILE.reg_r13_q
\u_issue.u_regfile.REGFILE.reg_r1_q
\u_issue.u_regfile.REGFILE.reg_r2_q
\u_issue.u_regfile.REGFILE.reg_r15_q
\u_issue.u_regfile.REGFILE.reg_r3_q
\u_issue.u_regfile.REGFILE.reg_r20_q
\u_issue.u_regfile.REGFILE.reg_r30_q
\u_issue.u_regfile.REGFILE.reg_r18_q
\u_issue.u_regfile.REGFILE.reg_r27_q
\u_issue.u_regfile.REGFILE.reg_r19_q
\u_issue.u_regfile.REGFILE.reg_r21_q
\u_issue.u_regfile.REGFILE.reg_r23_q
\u_issue.u_regfile.REGFILE.reg_r25_q
\u_issue.u_regfile.REGFILE.reg_r29_q
W:
\u_issue.u_regfile.REGFILE.reg_r3_q(skip) 8
$NOP:
mem_i_inst_i = 25'b0+5'b00100+2'b11+25'b0+5'b00100+2'b11
rst_i = 0
mem_i_accept_i = 1
mem_i_valid_i = 1
mem_i_error_i = 0
intr_i = 0
reset_vector_i = 0
cpu_id_i = 0
