module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);
    wire [7:0] q0,q1,q2;
    
    my_dff8 u1(.q(q0),.d(q1),.clk(clk));
    my_dff8 u2(.q(q1),.d(q2),.clk(clk));
    my_dff8 u3(.q(q2),.d(d) ,.clk(clk));
	always @ (*) begin
        case(sel)
        	2'b00:	q = d;
            2'b01:	q = q2;
			2'b10:	q = q1;
            2'b11:	q = q0;
		endcase
	end
endmodule
