
Aula 7 - 11/03/2019 - 09:45-11:45 Temporização e Testbenchs. Programação e testes do relógio.

~/ReferenciasAulas/computer-organization-design-and-architecture-4Ed-2007.pdf - Flipflop edge trigger - pg 200 - item 4.2.2 - Edge-Triggered Flip-Flops


Fazer a aula inteira como atividade.


Desenhar um circuito AND com uma entrada invertida e a outra não:

	- Simular funcionalmente
	- Simular com temporização

Definir os tempos:
	
	- Contaminação
	- Propagação

Fazer um circuito mais complexo (ver aula semestre passado) e ver como resolver usando o mapa de karnaugh.


Usar o Flip-flop com edge detector e seguir o fluxo do sinal dentro do circuito.


Mostrar o circuito interno do FF e perguntar o que acontece com os sinais de clk e D acontecerem juntos?
E se o sinal D não ficar por tempo suficiente para fazer o retorno? (teve o clk mas não é garantida a permanencia desse sinal na saida).

