
SLAVE3.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000008  00800100  000002d6  0000036a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002d6  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000005  00800108  00800108  00000372  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000372  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003a4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  000003e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a1c  00000000  00000000  00000494  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000802  00000000  00000000  00000eb0  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006bd  00000000  00000000  000016b2  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000016c  00000000  00000000  00001d70  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000049e  00000000  00000000  00001edc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002fc  00000000  00000000  0000237a  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  00002676  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 f8 00 	jmp	0x1f0	; 0x1f0 <__vector_5>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 0d 01 	jmp	0x21a	; 0x21a <__vector_13>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 a2 00 	jmp	0x144	; 0x144 <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e6 ed       	ldi	r30, 0xD6	; 214
  7c:	f2 e0       	ldi	r31, 0x02	; 2
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a8 30       	cpi	r26, 0x08	; 8
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a8 e0       	ldi	r26, 0x08	; 8
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ad 30       	cpi	r26, 0x0D	; 13
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 6d 00 	call	0xda	; 0xda <main>
  9e:	0c 94 69 01 	jmp	0x2d2	; 0x2d2 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <I2C_Slave_Init>:
	
	*buffer = TWDR;
	return 1;
}
void I2C_Slave_Init(uint8_t address){
	DDRC &= ~((1<<DDC4)|(1<<DDC5));
  a6:	97 b1       	in	r25, 0x07	; 7
  a8:	9f 7c       	andi	r25, 0xCF	; 207
  aa:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address << 1;
  ac:	88 0f       	add	r24, r24
  ae:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
  b2:	85 e4       	ldi	r24, 0x45	; 69
  b4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  b8:	08 95       	ret

000000ba <setup>:
		
    }
}
//NON INTERRUPTION SUBRUTINE/
void setup(void){
	cli();
  ba:	f8 94       	cli
	//PONEMOS PD2 COMO ENTRADA
	DDRD &= ~(1<<DDD1);
  bc:	8a b1       	in	r24, 0x0a	; 10
  be:	8d 7f       	andi	r24, 0xFD	; 253
  c0:	8a b9       	out	0x0a, r24	; 10
	//PORTD |= (1<<PORTD1);
	//Configuramos la interrupcion de pinchage para portD
	PCICR |= (1<<PCIE2);
  c2:	e8 e6       	ldi	r30, 0x68	; 104
  c4:	f0 e0       	ldi	r31, 0x00	; 0
  c6:	80 81       	ld	r24, Z
  c8:	84 60       	ori	r24, 0x04	; 4
  ca:	80 83       	st	Z, r24
	//CONFIGURAMOS PARA PD1
	PCMSK2 |= (1<<PCINT17);
  cc:	ed e6       	ldi	r30, 0x6D	; 109
  ce:	f0 e0       	ldi	r31, 0x00	; 0
  d0:	80 81       	ld	r24, Z
  d2:	82 60       	ori	r24, 0x02	; 2
  d4:	80 83       	st	Z, r24
	sei();
  d6:	78 94       	sei
  d8:	08 95       	ret

000000da <main>:
// Main

int main(void)
{
    // LED debug en PB5 (Arduino Nano: D13)
    DDRB  |= (1<<DDB5);
  da:	84 b1       	in	r24, 0x04	; 4
  dc:	80 62       	ori	r24, 0x20	; 32
  de:	84 b9       	out	0x04, r24	; 4
    PORTB &= ~(1<<PORTB5);
  e0:	85 b1       	in	r24, 0x05	; 5
  e2:	8f 7d       	andi	r24, 0xDF	; 223
  e4:	85 b9       	out	0x05, r24	; 5
	
	DDRD |= (1<<DDD5)|(1<<DDD6)|(1<<DDD7)|(1<<DDD4);
  e6:	8a b1       	in	r24, 0x0a	; 10
  e8:	80 6f       	ori	r24, 0xF0	; 240
  ea:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~((1<<PORTD5)|(1<<PORTD6)|(1<<PORTD7)|(1<<PORTD4));
  ec:	8b b1       	in	r24, 0x0b	; 11
  ee:	8f 70       	andi	r24, 0x0F	; 15
  f0:	8b b9       	out	0x0b, r24	; 11
    // I2C Slave init
	timer1_init(64,65106);
  f2:	62 e5       	ldi	r22, 0x52	; 82
  f4:	7e ef       	ldi	r23, 0xFE	; 254
  f6:	80 e4       	ldi	r24, 0x40	; 64
  f8:	90 e0       	ldi	r25, 0x00	; 0
  fa:	0e 94 2c 01 	call	0x258	; 0x258 <timer1_init>
	setup();
  fe:	0e 94 5d 00 	call	0xba	; 0xba <setup>
    I2C_Slave_Init(Slaveadress);	
 102:	80 e2       	ldi	r24, 0x20	; 32
 104:	0e 94 53 00 	call	0xa6	; 0xa6 <I2C_Slave_Init>
    while (1)
    {
		if(buffer == 'O'){
 108:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <buffer>
 10c:	8f 34       	cpi	r24, 0x4F	; 79
 10e:	21 f4       	brne	.+8      	; 0x118 <main+0x3e>
			flagstep = 1;
 110:	81 e0       	ldi	r24, 0x01	; 1
 112:	80 93 0b 01 	sts	0x010B, r24	; 0x80010b <flagstep>
 116:	06 c0       	rjmp	.+12     	; 0x124 <main+0x4a>
		}
		else if(buffer == 'K'){
 118:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <buffer>
 11c:	8b 34       	cpi	r24, 0x4B	; 75
 11e:	11 f4       	brne	.+4      	; 0x124 <main+0x4a>
			flagstep = 0;
 120:	10 92 0b 01 	sts	0x010B, r1	; 0x80010b <flagstep>
		}
		if(flagstep == 1){	
 124:	80 91 0b 01 	lds	r24, 0x010B	; 0x80010b <flagstep>
 128:	81 30       	cpi	r24, 0x01	; 1
 12a:	41 f4       	brne	.+16     	; 0x13c <main+0x62>
			PORTD = stepper[step];
 12c:	e0 91 0c 01 	lds	r30, 0x010C	; 0x80010c <step>
 130:	f0 e0       	ldi	r31, 0x00	; 0
 132:	e0 50       	subi	r30, 0x00	; 0
 134:	ff 4f       	sbci	r31, 0xFF	; 255
 136:	80 81       	ld	r24, Z
 138:	8b b9       	out	0x0b, r24	; 11
 13a:	e6 cf       	rjmp	.-52     	; 0x108 <main+0x2e>
		}
		else {
			PORTD &= ~((1<<PORTD5)|(1<<PORTD4)|(1<<PORTD6)|(1<<PORTD7));
 13c:	8b b1       	in	r24, 0x0b	; 11
 13e:	8f 70       	andi	r24, 0x0F	; 15
 140:	8b b9       	out	0x0b, r24	; 11
 142:	e2 cf       	rjmp	.-60     	; 0x108 <main+0x2e>

00000144 <__vector_24>:
}

/****************************************/
// ISR: TWI (I2C) SLAVE
ISR(TWI_vect)
{
 144:	1f 92       	push	r1
 146:	0f 92       	push	r0
 148:	0f b6       	in	r0, 0x3f	; 63
 14a:	0f 92       	push	r0
 14c:	11 24       	eor	r1, r1
 14e:	8f 93       	push	r24
 150:	ef 93       	push	r30
 152:	ff 93       	push	r31
    estado = (TWSR & 0xF8);   // ? m?scara correcta: status en bits 7..3
 154:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 158:	88 7f       	andi	r24, 0xF8	; 248
 15a:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <estado>
	PORTB |= (1<<PORTB5);
 15e:	85 b1       	in	r24, 0x05	; 5
 160:	80 62       	ori	r24, 0x20	; 32
 162:	85 b9       	out	0x05, r24	; 5
    switch(estado)
 164:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <estado>
 168:	80 3a       	cpi	r24, 0xA0	; 160
 16a:	99 f1       	breq	.+102    	; 0x1d2 <__vector_24+0x8e>
 16c:	58 f4       	brcc	.+22     	; 0x184 <__vector_24+0x40>
 16e:	80 37       	cpi	r24, 0x70	; 112
 170:	a1 f0       	breq	.+40     	; 0x19a <__vector_24+0x56>
 172:	18 f4       	brcc	.+6      	; 0x17a <__vector_24+0x36>
 174:	80 36       	cpi	r24, 0x60	; 96
 176:	89 f0       	breq	.+34     	; 0x19a <__vector_24+0x56>
 178:	30 c0       	rjmp	.+96     	; 0x1da <__vector_24+0x96>
 17a:	80 38       	cpi	r24, 0x80	; 128
 17c:	91 f0       	breq	.+36     	; 0x1a2 <__vector_24+0x5e>
 17e:	80 39       	cpi	r24, 0x90	; 144
 180:	81 f0       	breq	.+32     	; 0x1a2 <__vector_24+0x5e>
 182:	2b c0       	rjmp	.+86     	; 0x1da <__vector_24+0x96>
 184:	88 3b       	cpi	r24, 0xB8	; 184
 186:	a9 f0       	breq	.+42     	; 0x1b2 <__vector_24+0x6e>
 188:	18 f4       	brcc	.+6      	; 0x190 <__vector_24+0x4c>
 18a:	88 3a       	cpi	r24, 0xA8	; 168
 18c:	91 f0       	breq	.+36     	; 0x1b2 <__vector_24+0x6e>
 18e:	25 c0       	rjmp	.+74     	; 0x1da <__vector_24+0x96>
 190:	80 3c       	cpi	r24, 0xC0	; 192
 192:	b9 f0       	breq	.+46     	; 0x1c2 <__vector_24+0x7e>
 194:	88 3c       	cpi	r24, 0xC8	; 200
 196:	a9 f0       	breq	.+42     	; 0x1c2 <__vector_24+0x7e>
 198:	20 c0       	rjmp	.+64     	; 0x1da <__vector_24+0x96>
    {
        // --- MASTER -> SLAVE (SLA+W) ---
        case 0x60: // SLA+W recibido, ACK devuelto
        case 0x70: // General call recibido
            // listo para recibir datos
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 19a:	85 ec       	ldi	r24, 0xC5	; 197
 19c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 1a0:	1f c0       	rjmp	.+62     	; 0x1e0 <__vector_24+0x9c>

        case 0x80: // dato recibido, ACK devuelto
        case 0x90: // dato recibido (general call)
            buffer = TWDR;  // guardo lo que envi? el master
 1a2:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 1a6:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <buffer>
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1aa:	85 ec       	ldi	r24, 0xC5	; 197
 1ac:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 1b0:	17 c0       	rjmp	.+46     	; 0x1e0 <__vector_24+0x9c>
        // --- MASTER <- SLAVE (SLA+R) ---
        case 0xA8: // SLA+R recibido, ACK devuelto
        case 0xB8: // dato transmitido, ACK recibido (piden otro byte)
				TWDR = DATOS; //  (1 byte)
 1b2:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <__data_end>
 1b6:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
				TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1ba:	85 ec       	ldi	r24, 0xC5	; 197
 1bc:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			
            break;
 1c0:	0f c0       	rjmp	.+30     	; 0x1e0 <__vector_24+0x9c>

        // --- Fin de lectura (NACK) / fin de transmisi?n ---
        case 0xC0: // dato transmitido, NACK recibido (ya no quieren m?s)
        case 0xC8: // ?ltimo dato transmitido, ACK recibido
            // volver a modo ?listo/escucha?
			TWCR = 0;
 1c2:	ec eb       	ldi	r30, 0xBC	; 188
 1c4:	f0 e0       	ldi	r31, 0x00	; 0
 1c6:	10 82       	st	Z, r1
			DATOS = 0;
 1c8:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <__data_end>
            TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1cc:	85 e4       	ldi	r24, 0x45	; 69
 1ce:	80 83       	st	Z, r24
            break;
 1d0:	07 c0       	rjmp	.+14     	; 0x1e0 <__vector_24+0x9c>

        // --- STOP o Repeated START detectado ---
        case 0xA0:
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1d2:	85 ec       	ldi	r24, 0xC5	; 197
 1d4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 1d8:	03 c0       	rjmp	.+6      	; 0x1e0 <__vector_24+0x9c>

        default:
            // recuperaci?n segura
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1da:	85 ec       	ldi	r24, 0xC5	; 197
 1dc:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
    }
}
 1e0:	ff 91       	pop	r31
 1e2:	ef 91       	pop	r30
 1e4:	8f 91       	pop	r24
 1e6:	0f 90       	pop	r0
 1e8:	0f be       	out	0x3f, r0	; 63
 1ea:	0f 90       	pop	r0
 1ec:	1f 90       	pop	r1
 1ee:	18 95       	reti

000001f0 <__vector_5>:

/****************************************/
//FUNCIONES DE INTERRUPCION
ISR(PCINT2_vect){
 1f0:	1f 92       	push	r1
 1f2:	0f 92       	push	r0
 1f4:	0f b6       	in	r0, 0x3f	; 63
 1f6:	0f 92       	push	r0
 1f8:	11 24       	eor	r1, r1
 1fa:	8f 93       	push	r24
	//DATOS = 0;
	if (buffer == 'S'){
 1fc:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <buffer>
 200:	83 35       	cpi	r24, 0x53	; 83
 202:	29 f4       	brne	.+10     	; 0x20e <__vector_5+0x1e>
		if ((PIND & (1<<PIND1))){
 204:	49 9b       	sbis	0x09, 1	; 9
 206:	03 c0       	rjmp	.+6      	; 0x20e <__vector_5+0x1e>
			DATOS = 'A';
 208:	81 e4       	ldi	r24, 0x41	; 65
 20a:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <__data_end>
		}
	}
}
 20e:	8f 91       	pop	r24
 210:	0f 90       	pop	r0
 212:	0f be       	out	0x3f, r0	; 63
 214:	0f 90       	pop	r0
 216:	1f 90       	pop	r1
 218:	18 95       	reti

0000021a <__vector_13>:
ISR(TIMER1_OVF_vect){
 21a:	1f 92       	push	r1
 21c:	0f 92       	push	r0
 21e:	0f b6       	in	r0, 0x3f	; 63
 220:	0f 92       	push	r0
 222:	11 24       	eor	r1, r1
 224:	8f 93       	push	r24
 226:	9f 93       	push	r25
	TCNT1 = 65106;
 228:	82 e5       	ldi	r24, 0x52	; 82
 22a:	9e ef       	ldi	r25, 0xFE	; 254
 22c:	90 93 85 00 	sts	0x0085, r25	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 230:	80 93 84 00 	sts	0x0084, r24	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
	step++;
 234:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <step>
 238:	8f 5f       	subi	r24, 0xFF	; 255
 23a:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <step>
	if(step>7) step = 0;
 23e:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <step>
 242:	88 30       	cpi	r24, 0x08	; 8
 244:	10 f0       	brcs	.+4      	; 0x24a <__vector_13+0x30>
 246:	10 92 0c 01 	sts	0x010C, r1	; 0x80010c <step>
}
 24a:	9f 91       	pop	r25
 24c:	8f 91       	pop	r24
 24e:	0f 90       	pop	r0
 250:	0f be       	out	0x3f, r0	; 63
 252:	0f 90       	pop	r0
 254:	1f 90       	pop	r1
 256:	18 95       	reti

00000258 <timer1_init>:
 * Created: 13/02/2026 17:56:30
 *  Author: rodro
 */
#include "TIMER1.h" 
void timer1_init(uint16_t prescaler, uint16_t tiempo){
	cli();
 258:	f8 94       	cli
	TIFR1 = (1<<TOV1);
 25a:	21 e0       	ldi	r18, 0x01	; 1
 25c:	26 bb       	out	0x16, r18	; 22
	TCCR1A = 0;
 25e:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = 0;
 262:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	switch(prescaler){
 266:	80 34       	cpi	r24, 0x40	; 64
 268:	91 05       	cpc	r25, r1
 26a:	91 f0       	breq	.+36     	; 0x290 <timer1_init+0x38>
 26c:	18 f4       	brcc	.+6      	; 0x274 <timer1_init+0x1c>
 26e:	08 97       	sbiw	r24, 0x08	; 8
 270:	49 f0       	breq	.+18     	; 0x284 <timer1_init+0x2c>
 272:	20 c0       	rjmp	.+64     	; 0x2b4 <timer1_init+0x5c>
 274:	81 15       	cp	r24, r1
 276:	21 e0       	ldi	r18, 0x01	; 1
 278:	92 07       	cpc	r25, r18
 27a:	81 f0       	breq	.+32     	; 0x29c <timer1_init+0x44>
 27c:	81 15       	cp	r24, r1
 27e:	94 40       	sbci	r25, 0x04	; 4
 280:	99 f0       	breq	.+38     	; 0x2a8 <timer1_init+0x50>
 282:	18 c0       	rjmp	.+48     	; 0x2b4 <timer1_init+0x5c>
		case 8:
		TCCR1B |= (1<<CS11);
 284:	e1 e8       	ldi	r30, 0x81	; 129
 286:	f0 e0       	ldi	r31, 0x00	; 0
 288:	80 81       	ld	r24, Z
 28a:	82 60       	ori	r24, 0x02	; 2
 28c:	80 83       	st	Z, r24
		break;
 28e:	17 c0       	rjmp	.+46     	; 0x2be <timer1_init+0x66>
		case 64:
		TCCR1B |= (1<<CS11)|(1<<CS10);
 290:	e1 e8       	ldi	r30, 0x81	; 129
 292:	f0 e0       	ldi	r31, 0x00	; 0
 294:	80 81       	ld	r24, Z
 296:	83 60       	ori	r24, 0x03	; 3
 298:	80 83       	st	Z, r24
		break;
 29a:	11 c0       	rjmp	.+34     	; 0x2be <timer1_init+0x66>
		case 256:
		TCCR1B |= (1<<CS12);
 29c:	e1 e8       	ldi	r30, 0x81	; 129
 29e:	f0 e0       	ldi	r31, 0x00	; 0
 2a0:	80 81       	ld	r24, Z
 2a2:	84 60       	ori	r24, 0x04	; 4
 2a4:	80 83       	st	Z, r24
		break;
 2a6:	0b c0       	rjmp	.+22     	; 0x2be <timer1_init+0x66>
		case 1024:
		TCCR1B |= (1<<CS12) | (1<<CS10);
 2a8:	e1 e8       	ldi	r30, 0x81	; 129
 2aa:	f0 e0       	ldi	r31, 0x00	; 0
 2ac:	80 81       	ld	r24, Z
 2ae:	85 60       	ori	r24, 0x05	; 5
 2b0:	80 83       	st	Z, r24
		break;
 2b2:	05 c0       	rjmp	.+10     	; 0x2be <timer1_init+0x66>
		default:
		TCCR1B |= (1<<CS10);
 2b4:	e1 e8       	ldi	r30, 0x81	; 129
 2b6:	f0 e0       	ldi	r31, 0x00	; 0
 2b8:	80 81       	ld	r24, Z
 2ba:	81 60       	ori	r24, 0x01	; 1
 2bc:	80 83       	st	Z, r24
		break;
	}
	TCNT1 = tiempo;
 2be:	70 93 85 00 	sts	0x0085, r23	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 2c2:	60 93 84 00 	sts	0x0084, r22	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
	TIMSK1 |= (1<<TOIE1);
 2c6:	ef e6       	ldi	r30, 0x6F	; 111
 2c8:	f0 e0       	ldi	r31, 0x00	; 0
 2ca:	80 81       	ld	r24, Z
 2cc:	81 60       	ori	r24, 0x01	; 1
 2ce:	80 83       	st	Z, r24
 2d0:	08 95       	ret

000002d2 <_exit>:
 2d2:	f8 94       	cli

000002d4 <__stop_program>:
 2d4:	ff cf       	rjmp	.-2      	; 0x2d4 <__stop_program>
