{
    "reg": "{'DFFS_X1', 'DFFR_X1'}",
    "exclude_cells": ["DFF", "DLL", "DLH", "TLAT"],
    "port_in_mapping": {
        "A2B2": {
            "A1B1C2": {
                "A1": "A",
                "A2": "B",
                "B1": "C1",
                "B2": "C2"
            },
            "A4": {
                "A1": "A1",
                "A2": "A2",
                "B1": "A3",
                "B2": "A4"
            }
        },
        "A1B1C2": {
            "A2B2": {
                "A": "A1",
                "B": "A2",
                "C1": "B1",
                "C2": "B2"
            },
            "A4": {
                "A": "A1",
                "B": "A2",
                "C1": "A3",
                "C2": "A4"
            }
        },
        "A4": {
            "A2B2": {
                "A1": "A1",
                "A2": "A2",
                "A3": "B1",
                "A4": "B2"
            },
            "A1B1C2": {
                "A1": "A",
                "A2": "B",
                "A3": "C1",
                "A4": "C2"
            }
        },
        "A3": {
            "A1B2": {
                "A1": "A",
                "A2": "B1",
                "A3": "B2"
            },
            "A1B1S1": {
                "A1": "A",
                "A2": "B",
                "A3": "S"
            }
        },
        "A1B2": {
            "A3": {
                "A": "A1",
                "B1": "A2",
                "B2": "A3"
            },
            "A1B1S1": {
                "A": "A",
                "B1": "B",
                "B2": "S"
            }
        },
        "A1B1S1": {
            "A3": {
                "A": "A1",
                "B": "A2",
                "S": "A3"
            },
            "A1B2": {
                "A": "A",
                "B": "B1",
                "S": "B2"
            }
        },
        "A2": {
            "A1B1": {
                "A1": "A",
                "A2": "B"
            }
        },
        "A1B1": {
            "A2": {
                "A": "A1",
                "B": "A2"
            }
        }
    },
    "port_out_mapping": {
        "ZN1": {
            "Z1": {
                "ZN": "Z"
            }
        },
        "Z1": {
            "ZN1": {
                "Z": "ZN"
            }
        }
    }
}