---
tags : [PPC , DDR]
---


[timing](http://www.hardwaresecrets.com/understanding-ram-timings/)

DDR_WRLVL_CNTL[WRLVL_START] 第一次采样使用的 DQS_ADJUST

Burst chop mode : bl 8 / bc 4

额外的 latency ： write latency 、
adjust ： clk_adjust 、 

WR_DATA_DELAY field is ignored by memory controller when DDR3 is used and write-levelling is enabled. 


### 内存时序

一般数字“A-B-C-D”分别对应的参数是“tCL-tRCD-tRP-tRAS”，它们的含义依次为：

- CAS Latency Control（tCL）内存CAS延迟时间，“内存读写操作前列地址控制器的潜伏时间”。
  内存是根据行和列寻址的，当请求触发后，最初是tRAS（Activeto Precharge Delay），预充电后，内存才真正开始初始化RAS。一旦tRAS激活后，RAS（Row Address Strobe ）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的。
- RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间，"行寻址到列寻址延迟时间"
- RAS Precharge Delay（tRP），内存行地址选通脉冲预充电时
- Row Active Delay（tRAS），内存行地址选通延迟


- tCL：列寻址所需要的时钟周期（周期的数量表示延迟的长短）
- tRCD：行寻址和列寻址时钟周期的差值
- tRP：在下一个存储周期到来前，预充电需要的时钟周期
- tRAS：对某行的数据进行存储时，从操作开始到寻址结束需要的总时间周期

- CL: CAS Latency. The time it takes between a command having been sent to the memory and when it begins to reply to it. It is the time it takes between the processor asking for some data from the memory and then returning it.
- tRCD: RAS to CAS Delay. The time it takes between the activation of the line (RAS) and the column (CAS) where the data are stored in the matrix.
- tRP: RAS Precharge. The time it takes between disabling the access to a line of data and the beginning of the access to another line of data.
- tRAS: Active to Precharge Delay. How long the memory has to wait until the next access to the memory can be initiated.

Read more at http://www.hardwaresecrets.com/understanding-ram-timings/#aXF7tojX8APxUwID.99

1h/2h/3h timing
Puts Addr/Cmd signals on the bus for 2 or 3 clock cycles instead of 1

存储周期

- 首先，行地址信息会被送到DRAM中，经历了tRCD这段时间之后，行地址已经进行了“选通”。
- 由于现今的存储器一般是SDRAM，我们可以一次提取多个列信息，而每一次读取需要tCAS(R)这么多的时间。
- 当列操作结束时，DRAM需要tRP这么多的时间进行预充电，以便为下一次存取操作做准备。



### DDR3 write leveling

fly-by

on fly

ddr3 write-leveling


### DDR init in P1020

区分 2/3  ，流程

ddr mode register

ecc

On-die-termination (ODT)

ddr 芯片
The ODT function is not available during Self Refresh. 


### q

DLL reset and ODC calibration