Hardware_description_language
=============================

- [Лекция 1. Что такое ПЛИС, начала Верилога](https://github.com/dep403mai/Hardware_description_language/tree/master/lecture1)
- [Лекция 2. Триггеры](https://github.com/dep403mai/Hardware_description_language/tree/master/lecture2)
- [Лекция 3. Построение 8-ми разрядного регистра, АЛУ](https://github.com/dep403mai/Hardware_description_language/tree/master/lecture3)
- [Лекция 4 Поведенческое описание](https://github.com/dep403mai/Hardware_description_language/tree/master/lecture4)

##Вопросы
0)  Что такое ПЛИС.

1)  Сходства и отличия ПЛИС FPGA и CPLD

2)  Соединение модулей в языке Verilog HDL

3)  Описание модуля в языке Verilog HDL

4)  Запись чисел

5)  Регистры и цепи

6)  Триггеры и защелки

7)  Тестбенчи и их синтаксис

8)  Always - блоки

10) Структура if/else и case

11) Синхронная логика, синхронный и ассинхронный сброс


##Уметь реализовывать:

1) Дешифратор(декодер) используя поведенческо описание 

2) Мультиплексор

3) Триггеры

4) Регистры и элементы памяти

5) Сумматоры

6) Счетчики

5) Уметь работать в синхронной логике

