$date
	Sun Oct 23 09:33:28 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module testbench $end
$var reg 32 ! rQueryData [31:0] $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 " checker_start $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 # checker_end $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 1 $ checker_run $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 32 % checker_rtl [31:0] $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 32 & checker_lls [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx &
bx %
x$
x#
0"
bx !
$end
#10
b0 &
b0 %
0#
0$
#997363
b10111 !
1"
#997366
b10111 &
b10111 %
1$
#997367
0"
#997370
b1000110 &
b1000110 %
#997374
b100011 &
b100011 %
#997378
b1101010 &
b1101010 %
#997382
b110101 &
b110101 %
#997386
b10100000 &
b10100000 %
#997390
b1010000 &
b1010000 %
#997394
b101000 &
b101000 %
#997398
b10100 &
b10100 %
#997402
b1010 &
b1010 %
#997406
b101 &
b101 %
#997410
b10000 &
b10000 %
#997414
b1000 &
b1000 %
#997418
b100 &
b100 %
#997422
b10 &
b10 %
#997426
b1 &
b1 %
1#
#997430
b0 &
0#
b0 %
0$
#1974558
b10110 &
b10110 %
1$
b10110 !
1"
#1974559
0"
#1974562
b1011 &
b1011 %
#1974566
b100010 &
b100010 %
#1974570
b10001 &
b10001 %
#1974574
b110100 &
b110100 %
#1974578
b11010 &
b11010 %
#1974582
b1101 &
b1101 %
#1974586
b101000 &
b101000 %
#1974590
b10100 &
b10100 %
#1974594
b1010 &
b1010 %
#1974598
b101 &
b101 %
#1974602
b10000 &
b10000 %
#1974606
b1000 &
b1000 %
#1974610
b100 &
b100 %
#1974614
b10 &
b10 %
#1974618
b1 &
b1 %
1#
#1974622
b0 &
0#
b0 %
0$
#3000031
b1000 !
1"
#3000034
b1000 &
b1000 %
1$
#3000035
0"
#3000038
b100 &
b100 %
#3000042
b10 &
b10 %
#3000046
b1 &
1#
b1 %
#3000050
b0 &
b0 %
0#
0$
#4500012
