module MemInstrucoes (
    input wire [31:0] endereco,        // Endereco da instrucao a ser lida
    output reg [31:0] instrucao_saida, // Instrucao lida
    output reg [4:0] rs1,              // Registrador de origem 1
    output reg [4:0] rs2,              // Registrador de origem 2
    output reg [4:0] rd,               // Registrador de destino
    output reg [6:0] opcode,           // OpCode da instrucao
    output reg [2:0] funct3,           // Campo funct3 (3 bits)
    output reg [6:0] funct7           // Campo funct7 (7 bits)
);

    reg [31:0] memoria_instrucoes [0:50]; 
    
    // Atribuicao da instrucao ao endere√ßo calculado do pc
    always @(endereco) begin
        instrucao_saida <= memoria_instrucoes[endereco/4]; 
        opcode   <= instrucao_saida[6:0];     // Campos opcode
        funct3   <= instrucao_saida[14:12];   // Campos funct3 (3 bits)

        // Decodificando as instrucoes
        case (opcode)
            7'b0110011: begin // Tipo R: ADD, OR e SLL
                funct7 <= instrucao_saida[31:25]; // Funct7 (7 bits)
                rs1    <= instrucao_saida[19:15]; // Reg 1 (5 bits)
                rs2    <= instrucao_saida[24:20]; // Reg 2 (5 bits)
                rd     <= instrucao_saida[11:7];  // Reg de destino (5 bits)
            end

            7'b0010011: begin // Tipo I: ANDI 
                rs1    <= instrucao_saida[19:15];   // 5 bits para o registrador fonte
                rd     <= instrucao_saida[11:7];    // 5 bits para o registrador de destino
            end

            
            7'b0000011: begin // Tipo I: LH
                rs1    <= instrucao_saida[19:15]; // Reg 1 (5 bits)
                rd     <= instrucao_saida[11:7];  // Reg de destino (5 bits)
            end

           7'b0100011: begin // Tipo S: SH
                rs1 <= instrucao_saida[19:15]; // Reg 1 (5 bits)
                rs2 <= instrucao_saida[11:7]; // Reg 2 (5 bits)
            end


            7'b1100011: begin // Tipo B: BNE

                rs1    <= instrucao_saida[19:15]; // Reg 1 (5 bits)
                rs2    <= instrucao_saida[24:20]; // Reg 2 (5 bits)
            end
        endcase
    end
    
endmodule