一种 LDPC 译码器 本发明 涉及 一种 LDPC 译码器 ， 包括 ： p 个 双 端口 存储器 ， 同一 地址 i 的 数据 构成 输入 数据 块 Ci ； 存 具有 分组 特性 的 校验 矩阵 H 的 第二 存储器 ； 第一 数据 移位 单元 ， 根据 校验 矩阵 H 中子 阵 P 的 编号 x ( x ≠ - 1 ) 对 双 端口 存储器 并行 输出 数据 循环 左移 x 位 ， Px 是 单位矩阵 每列 右移 x 位后 的 矩阵 ； 减法器 ， 输入 接 第一 数据 移位 单元 、 输出 接 计算器 ； p 个 计算器 ， 根据 校验 方程 并行计算 输出 差值 d ； 存 d 的 第三 存储器 ， 输入 接 计算器 、 输出 接 减法器 作为 被减数 ， 并行 输出 各 计算器 输出 数据 ； 加法器 ， 输入 接 计算器 ； p 个 FIFO ， 输入 接 减法器 、 输出 接 加法器 ； 第二 数据 移位 单元 ， 输入 接 加法器 、 输出 接双 端口 存储器 ， 将 计算 后 数据 反向 移位 后 替换 最初 位置 数据 。 
