<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:01.221</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.08.20</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0115966</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>SRAM 매크로 설계 아키텍처</inventionTitle><inventionTitleEng>SRAM MACRO DESIGN ARCHITECTURE</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0133242</openNumber><originalApplicationDate>2023.09.14</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-0122246</originalApplicationNumber><originalExaminationRequestDate>2025.08.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/412</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020230122246</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 적층형 트랜지스터들을 갖는 SRAM 셀들을 구현하는 메모리 디바이스 레이아웃이 개시된다. 메모리는 적층형 트랜지스터들을 갖는 비트 셀들과 비트 셀들에 커플링된 로직 셀들 사이의 비트라인들의 라우팅을 위해 상측면 금속 라우팅 및 후측면 금속 라우팅 둘 모두를 이용한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 장치로서,적어도 제1 어레이의 비트 셀들 및 제2 어레이의 비트 셀들로 분할된 복수의 비트 셀들 - 상기 비트 셀들은, 제1 트랜지스터 영역에 형성된 제1 세트의 제1 트랜지스터들; 및 제2 트랜지스터 영역에 형성된 제2 세트의 제2 트랜지스터들을 포함하고, 상기 제2 트랜지스터 영역은 상기 복수의 비트 셀들에 수직인 수직 차원에서 상기 제1 트랜지스터 영역 아래에 위치됨 -;상기 수직 차원에서 상기 복수의 비트 셀들 아래에 위치된 제1 금속 층;상기 수직 차원에서 상기 복수의 비트 셀들 위에 위치된 제2 금속 층;상기 제2 어레이의 비트 셀들에 커플링된 상기 제2 금속 층 내의 비트라인;상기 비트라인에 커플링된 상기 제2 금속 층 내의 라우팅;상기 제1 금속 층에서 비트라인 입력을 갖는 컬럼 입력/출력 로직 셀; 및상기 비트라인 입력 근처에 위치된 더미 셀을 포함하고, 상기 더미 셀은 상기 제2 금속 층 내의 상기 라우팅을 상기 컬럼 입력/출력 로직 셀의 상기 비트라인 입력에 연결하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 비트라인은 상기 제2 금속 층 내의 상기 제2 어레이의 비트 셀들 근처에 위치되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 비트라인은 상기 제2 어레이의 비트 셀들 내의 상기 제1 트랜지스터들 또는 상기 제2 트랜지스터들 중 하나 이상에 커플링되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 더미 셀은 상기 라우팅을 상기 컬럼 입력/출력 로직 셀의 상기 비트라인 입력에 연결하기 위해 상기 제1 금속 층과 상기 제2 금속 층 사이의 연결을 포함하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 연결은 트렌치 금속, 및 상기 제1 금속 층과 상기 제2 금속 층 사이에 위치된 하나 이상의 비아들을 포함하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 어레이의 비트 셀들에 커플링된 상기 제2 금속 층 내의 제2 비트라인;상기 제2 비트라인에 커플링된 상기 제1 금속 층 내의 라우팅; 및상기 제1 어레이의 비트 셀들 및 상기 제2 어레이의 비트 셀들의 경계 근처에 위치된 제2 더미 셀을 더 포함하고, 상기 제2 더미 셀은 상기 제2 금속 층 내의 상기 제2 비트라인을 상기 제1 금속 층 내의 상기 라우팅에 연결하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 금속 층에서 제2 비트라인 입력을 갖는 제2 컬럼 입력/출력 로직 셀을 더 포함하고, 상기 제2 비트라인 입력은 상기 제1 금속 층 내의 상기 라우팅에 커플링되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제2 컬럼 입력/출력 로직 셀은 상기 컬럼 입력/출력 로직 셀에 인접하게 그리고 상기 컬럼 입력/출력 로직 셀과 상기 복수의 비트 셀들 사이에 상기 수직 차원에 수직인 수평 차원에서 위치되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 제1 어레이의 비트 셀들은 상기 수직 차원에 수직인 수평 차원에서 상기 제2 어레이의 비트 셀들에 인접하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 컬럼 입력/출력 로직 셀은,상기 제1 트랜지스터 영역에 형성된 제3 세트의 제1 트랜지스터들; 및상기 제2 트랜지스터 영역에 형성된 제4 세트의 제2 트랜지스터들을 포함하고,상기 제3 세트 내의 상기 제1 트랜지스터들 중 하나 이상의 입력들 및 상기 제4 세트 내의 상기 제2 트랜지스터들 중 하나 이상의 입력들은 병합되고 상기 제2 금속 층 내의 상기 라우팅에 커플링되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>11. 메모리 장치로서,적어도 제1 어레이의 비트 셀들 및 제2 어레이의 비트 셀들로 분할된 복수의 비트 셀들 - 상기 비트 셀들은, 제1 트랜지스터 영역에 형성된 제1 세트의 제1 트랜지스터들; 및 제2 트랜지스터 영역에 형성된 제2 세트의 제2 트랜지스터들을 포함하고, 상기 제2 트랜지스터 영역은 상기 복수의 비트 셀들에 수직인 수직 차원에서 상기 제1 트랜지스터 영역 아래에 위치됨 -;상기 수직 차원에서 상기 복수의 비트 셀들 아래에 위치된 제1 금속 층;상기 수직 차원에서 상기 복수의 비트 셀들 위에 위치된 제2 금속 층;상기 제2 어레이의 비트 셀들에 커플링된 상기 제2 금속 층 내의 한 쌍의 비트라인들;상기 한 쌍의 비트라인들에 커플링된 상기 제2 금속 층 내의 라우팅;상기 제1 금속 층에서 비트라인 입력들을 갖는 컬럼 입력/출력 로직 셀; 및상기 비트라인 입력들 근처에 위치된 더미 셀을 포함하고, 상기 더미 셀은 상기 제2 금속 층 내의 상기 라우팅을 상기 컬럼 입력/출력 로직 셀의 상기 비트라인 입력들에 연결하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 한 쌍의 비트라인들은 상기 제2 금속 층 내의 상기 제2 어레이의 비트 셀들의 대향 측들 상에 위치된 한 쌍의 상보적 비트라인들인, 메모리 장치.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제2 금속 층 내의 상기 라우팅은 상기 한 쌍의 비트라인들 중 제1 비트라인에 커플링된 제1 루트 및 상기 한 쌍의 비트라인들 중 제2 비트라인에 커플링된 제2 루트를 포함하고, 상기 제1 및 제2 루트들은 상기 제2 금속 층 내의 상기 제2 어레이의 비트 셀들의 대향 측들 상에 위치되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1 루트는 상기 컬럼 입력/출력 로직 셀의 제1 비트라인 입력에 커플링되고, 상기 제2 루트는 상기 컬럼 입력/출력 로직 셀의 제2 비트라인 입력에 커플링되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 더미 셀은 상기 제1 루트와 상기 제1 비트라인 입력 사이의 제1 연결 및 상기 제2 루트와 상기 제2 비트라인 입력 사이의 제2 연결을 포함하고, 상기 제1 및 제2 연결들은 상기 제1 금속 층과 상기 제2 금속 층 사이에 있는, 메모리 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 및 제2 연결들은 트렌치 금속, 및 상기 제1 금속 층과 상기 제2 금속 층 사이에 위치된 하나 이상의 비아들을 포함하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서,상기 제1 어레이의 비트 셀들에 커플링된 상기 제2 금속 층 내의 한 쌍의 제2 비트라인들;상기 한 쌍의 제2 비트라인들에 커플링된 상기 제1 금속 층 내의 라우팅; 및상기 제1 어레이의 비트 셀들 및 상기 제2 어레이의 비트 셀들의 경계 근처에 위치된 한 쌍의 제2 더미 셀들을 더 포함하고, 상기 한 쌍의 제2 더미 셀들은 상기 제2 금속 층 내의 상기 한 쌍의 제2 비트라인들을 상기 제1 금속 층 내의 상기 라우팅에 연결하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 금속 층에서 한 쌍의 제2 비트라인 입력들을 갖는 제2 컬럼 입력/출력 로직 셀을 더 포함하고, 상기 한 쌍의 제2 비트라인 입력들은 상기 제1 금속 층 내의 상기 라우팅에 커플링되고, 상기 제2 컬럼 입력/출력 로직 셀은 상기 컬럼 입력/출력 로직 셀에 인접하게 그리고 상기 컬럼 입력/출력 로직 셀과 상기 복수의 비트 셀들 사이에 상기 수직 차원에 수직인 수평 차원에서 위치되는, 메모리 장치.</claim></claimInfo><claimInfo><claim>19. 메모리 장치로서,적어도 제1 어레이의 비트 셀들 및 제2 어레이의 비트 셀들로 분할된 복수의 비트 셀들 - 상기 비트 셀들은, 제1 트랜지스터 영역에 형성된 제1 세트의 제1 트랜지스터들; 및 제2 트랜지스터 영역에 형성된 제2 세트의 제2 트랜지스터들을 포함하고, 상기 제2 트랜지스터 영역은 상기 복수의 비트 셀들에 수직인 수직 차원에서 상기 제1 트랜지스터 영역 아래에 위치됨 -;상기 수직 차원에서 상기 복수의 비트 셀들 아래에 위치된 제1 금속 층;상기 수직 차원에서 상기 복수의 비트 셀들 위에 위치된 제2 금속 층;상기 제1 어레이의 비트 셀들에 커플링된 상기 제2 금속 층 내의 제1 비트라인;상기 제2 어레이의 비트 셀들에 커플링된 상기 제2 금속 층 내의 제2 비트라인;상기 제1 비트라인에 커플링된 상기 제1 금속 층 내의 제1 라우팅;상기 제2 비트라인에 커플링된 상기 제2 금속 층 내의 제2 라우팅;상기 제1 금속 층에서 제1 비트라인 입력을 갖는 제1 컬럼 입력/출력 로직 셀 - 상기 제1 비트라인 입력은 상기 제1 금속 층 내의 상기 제1 라우팅에 커플링됨 -;상기 제1 금속 층에서 제2 비트라인 입력을 갖는 제2 컬럼 입력/출력 로직 셀 - 상기 제2 비트라인 입력은 상기 제2 금속 층 내의 상기 제2 라우팅에 커플링됨 -; 및상기 제2 비트라인 입력 근처에 위치된 더미 셀을 포함하고, 상기 더미 셀은 상기 제2 금속 층 내의 상기 제2 라우팅을 상기 제2 컬럼 입력/출력 로직 셀의 상기 제2 비트라인 입력에 연결하는, 메모리 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 어레이의 비트 셀들 및 상기 제2 어레이의 비트 셀들의 경계 근처에 위치된 제2 더미 셀을 더 포함하고, 상기 제2 더미 셀은 상기 제2 금속 층 내의 상기 제1 비트라인을 상기 제1 금속 층 내의 상기 제1 라우팅에 연결하는, 메모리 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>인도</country><engName>SINHA, Saurabh P.</engName><name>시나, 사우라브 피.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>인도</country><engName>NAZAR, Shahzad</engName><name>나자르, 샤자드</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>중국</country><engName>MIAO, Xin</engName><name>미아오, 신</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>ALPTEKIN, Emre</engName><name>알프테킨, 엠레</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>63/376,796</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>63/376,799</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>63/376,800</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>63/376,802</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.08.11</priorityApplicationDate><priorityApplicationNumber>18/448,634</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.08.20</receiptDate><receiptNumber>1-1-2025-0951614-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250115966.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144c3ad19d5d7c6f97535989e7798edeac820357b0fa7f39fb59e02368d0af041d58652f5da8c46d0fa174f52c1debfb3649</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb634d8dd573afdd95b564490dc4224c5241ed2ddabc12d3a0eeff47a8a876f039d7411b678d7c110ad44df2beec742fc3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>