# 5-Stage-Pipeline-CPU
課程：
計算機組織

使用語言：
Verilog

說明：
利用Icarus Verilog設計一個5階Pipelined MIPS-Lite CPU，包含16道指令(add,sub,and,or,ori,slt,sll,lw,sw,beq,bne,divu,mfhi,mflo,j,nop)。
