<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:03.213</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.03.20</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7033848</applicationNumber><claimCount>2</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>기억 장치 및 전자 기기</inventionTitle><inventionTitleEng>STORAGE DEVICE AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2024.10.21</openDate><openNumber>10-2024-0152426</openNumber><originalApplicationDate>2019.03.20</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2020-7030843</originalApplicationNumber><originalExaminationRequestDate>2024.10.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020207030843</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 데이터의 유지 시간이 길고, 신뢰성이 높은 기억 장치를 제공한다. 기억 장치는 드라이버 회로와 복수의 메모리 셀을 가지고, 메모리 셀은 트랜지스터와 용량 소자를 가지고, 트랜지스터는 채널 형성 영역에 금속 산화물을 가진다. 트랜지스터는 제 1 게이트 및 제 2 게이트를 가지고, 메모리 셀이 데이터를 유지하는 기간에서 트랜지스터의 제 1 게이트 및 제 2 게이트에 음의 전위를 인가한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2019.10.03</internationOpenDate><internationOpenNumber>WO2019186323</internationOpenNumber><internationalApplicationDate>2019.03.20</internationalApplicationDate><internationalApplicationNumber>PCT/IB2019/052244</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 매트릭스 형태로 배치된 복수의 회로를 가지는 반도체 장치로서,상기 회로의 각각은, 적어도 제1 트랜지스터를 가지고,상기 회로 중 하나는, 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 가지는 제1 도전층과,상기 제1 도전층 위의 제1 절연층과,상기 제1 절연층 위에 위치하고, 상기 제1 트랜지스터의 채널 형성 영역을 가지는 산화물 반도체층과,상기 산화물 반도체층 위의 제2 절연층과,상기 제2 절연층 위에 위치하고, 상기 제1 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 가지는 제2 도전층과,상기 제2 도전층 위에 위치하는 제3 절연층과,상기 제3 절연층의 상면과 접하는 영역을 가지고, 또한 상기 산화물 반도체층과 전기적으로 접속된 제3 도전층과,상기 제3 절연층의 상면과 접하는 영역을 가지고, 또한 상기 제1 도전층과 전기적으로 접속된 제4 도전층과,상기 제3 절연층의 상면과 접하는 영역을 가지고, 또한 상기 제2 도전층과 전기적으로 접속된 제5 도전층을 가지고,상기 제4 도전층은, 제1 방향으로 연장되는 영역을 가지고,상기 제5 도전층은, 상기 제1 방향으로 연장되는 영역을 가지고,상기 제5 도전층은, 상기 회로 중 하나와 행 방향으로 인접한 회로에 포함되는 제1 트랜지스터의 제2 게이트 전극과 전기적으로 접속되는 것인, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 매트릭스 형태로 배치된 복수의 회로를 가지는 반도체 장치로서,상기 회로의 각각은, 적어도 제1 트랜지스터를 가지고,상기 회로 중 하나는, 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하는 영역을 가지는 제1 도전층과,상기 제1 도전층 위의 제1 절연층과,상기 제1 절연층 위에 위치하고, 상기 제1 트랜지스터의 채널 형성 영역을 가지는 산화물 반도체층과,상기 산화물 반도체층 위의 제2 절연층과,상기 제2 절연층 위에 위치하고, 상기 제1 트랜지스터의 제2 게이트 전극으로서 기능하는 영역을 가지는 제2 도전층과,상기 제2 도전층 위에 위치하는 제3 절연층과,상기 제3 절연층의 상면과 접하는 영역을 가지고, 또한 상기 산화물 반도체층과 전기적으로 접속된 제3 도전층과,상기 제3 절연층의 상면과 접하는 영역을 가지고, 또한 상기 제1 도전층과 전기적으로 접속된 제4 도전층과,상기 제3 절연층의 상면과 접하는 영역을 가지고, 또한 상기 제2 도전층과 전기적으로 접속된 제5 도전층을 가지고,상기 제4 도전층은, 제1 방향으로 연장되는 영역을 가지고,상기 제5 도전층은, 상기 제1 방향으로 연장되는 영역을 가지고,상기 제3 도전층은, 상기 제1 방향과 교차하는 방향으로 연장되는 영역을 가지고,상기 제3 절연층은, 적어도 제1 개구부, 제2 개구부, 및 제3 개구부를 가지고,상기 산화물 반도체층과 상기 제3 도전층은, 상기 제1 개구부를 통하여 전기적으로 접속되고,상기 제1 도전층과 상기 제4 도전층은, 상기 제2 개구부를 통하여 전기적으로 접속되고,상기 제2 도전층과 상기 제5 도전층은, 상기 제3 개구부를 통하여 전기적으로 접속되고,상기 제1 개구부는, 상기 산화물 반도체층과의 중첩을 가지고,상기 제2 개구부는, 상기 산화물 반도체층과의 중첩을 가지지 않고, 또한 상기 제2 도전층과의 중첩을 가지지 않고,상기 제3 개구부는, 상기 산화물 반도체층과의 중첩을 가지지 않고, 또한 상기 제1 도전층과의 중첩을 가지지 않고,상기 제5 도전층은, 상기 회로 중 하나와 행 방향으로 인접한 회로에 포함되는 제1 트랜지스터의 제2 게이트 전극과 전기적으로 접속되는 것인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KATO, Kiyoshi</engName><name>가토 기요시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 사가미하...</address><code> </code><country> </country><engName>ISHIZU, Takahiko</engName><name>이시즈 다카히코</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 다츠야</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.03.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-065571</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.09.10</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-169247</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.10.10</receiptDate><receiptNumber>1-1-2024-1101408-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>9-5-2025-0832104-90</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247033848.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b300355984cd2fa9982c7b4a2c4708af9f97a22062cc5f7d7467ccfb1fbcb4d1a5e481b4d4b494ccd585a79b0318492ead3a6972135313ec</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfde8fb9fd41b1bb7fb1ae3de04b0efac93478975e7f908cbb7f20fba225a780fb663c5293cf83eb192d8f71ad9a86e154dffb7f0a55199ae8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>