However, the noise in the received signals limits the overall 
performance. Thus, the forward error correction (FEC) code has 
been used in the high-speed and long-distance optical fiber 
communication systems. It alleviates the impacts of the signal-to-
noise ratio (SNR) raising Bit Error Rate (BER), so FEC plays an 
important role in communication systems. 
 
    In the conventional optical fiber communications, the FEC 
usually adopts the Reed-Solomon (RS) decoding method, but it is 
more appropriate for burst error correction. However, in OFDM 
based optical communications, many researchers started to employ 
low density parity check (LDPC) decoding technique, since it can 
theoretically approach the famous Shannon limit. If the RS decoder 
is combined with the LDPC decoder, it has been reported that the 
error floor happened in LDPC decoding can be improved. In this 
sub-project, these two decoding methods were combined to achieve 
more than 10dB net coding gain with throughput close to 10Gbps. 
The biggest challenge in the design is high throughput. Therefore, 
large number of parallel process units is required, but the chip area 
and power consumption will be extremely large. Our goal is to 
design the cost-effective decoding chip with smaller area and power 
consumption without degrading error correction capability. 
 
    During this year, two chips were designed and implemented. The 
first one was designed based on the specially designed PS-LDPC 
code using TSMC 0.18um process with reduced hardware cost, 
routing congestion and power consumption. The second one was 
designed for the PON system. The PS-LDPC combined with RS 
decoder can lower the error floor effectively. It was implemented 
using UMC 90nm process with high throughput because of the dual 
path decoding method and the pipelined architecture. The two chips 
worked well after they were measured by the CIC 93K platform. 
Finally, we proposed a post processing algorithm verified by 
simulations to lower the error floor. That may be applied in the 
future chip design. 
 
 
2 
 
應用於正交分頻多工光纖通訊之高產出通道解碼晶片設計(I) 
High throughput channel decoding chip design for OFDM based optical fiber communications 
計畫編號: NSC99－2221－E－005－111－ 
執行時間:99 年 8 月 1 日至 100 年 7 月 31 日 
主持人:林泓均 國立中興大學電機系 教授 
Email: hclin@dragon.nchu.edu.tw 
一、 中文摘要 
    本計畫主要是針對日趨普及的光纖傳送系統，根據未來兩個主要的應用，也就是下世代被
動式光纖接取網路（Next Generation Passive Optical Network, NG-PON）與光載射頻系統（Radio 
over Fiber, RoF），設計其接收機晶片。而為了增加傳輸訊號的頻譜使用效率，進而提升整體資
料傳輸速率，我們將改變目前光纖傳輸上常用的 Non-Return-Zero (NRZ) format，而以正交分頻
多工（Orthogonal Frequency Division Multiplexing, OFDM）傳送 Quadrature Amplitude Modulation 
(QAM)訊號的方式來實現。而為了克服接收訊號訊雜比(SNR)對效能的限制，正向錯誤更正(FEC)
已經在高速率長距離光纖通訊系統中廣泛使用，它改善了 SNR 對位元錯誤率(BER)的限制，因
此 FEC 在通訊領域是相當重要的一環。 
    在傳統之光纖通訊中，FEC 通常是以 Reed-Solomon(RS)編解碼為主，但比較適合突發連續
錯誤之糾錯，而在 OFDM 處理之光纖通訊，已陸續有許多學者使用低密度奇偶查核(LDPC)解
碼技術，因為它能接近媒介容量的審農(Shannon)極限，若配合 RS 解碼，有文獻報告具有改善
錯誤底限(error floor)發生機會，因此本子計畫將結合此二種解碼方法，希望能達淨編碼增益達 
10dB 以上，且擁有高傳輸率之解碼晶片。設計上的最大挑戰是高產出(high throughput)，必須有
大量的平行處理單元，如此將造成晶片面積與功耗過大，因此如何在不損失糾錯效能，又能達
高產出的要求下，盡量降低晶片面積與功耗，以達經濟而實用之解碼晶片，將是本子計畫第一
年的目標。 
    於計畫第一年當中，我們實作出兩顆晶片: 第一顆晶片為利用特別設計的 PS-LDPC 編碼，
搭配新建構的查核矩陣與資料重排排序技術，大幅減少繞線複雜度與功率消耗，晶片實現於
TSMC 0.18 製程；而第二顆晶片則設計在 PON 下，PS-LDPC 結合了 RS 的解碼器，可以有效的
降低錯誤基數，搭配雙路徑解碼與兩者間時序上的安排，傳輸率有良好的表現，晶片實現於 UMC 
90 奈米製程。兩顆晶片經過 CIC 量測平台 93K 的實際測試後皆有優秀的表現。另外，為進一步
減小誤碼率，因此特別針對錯誤基數研究，在計劃中，我們也提出了相關的後處理演算法，經
過模擬後發現可以有效的減緩錯誤基數的發生，預期可以應用至未來晶片設計上。 
關鍵字: 光纖通訊、正交分頻多工、雜訊比、正向錯誤更正、里德所羅門碼、低密度奇偶查核
碼、審農極限、錯誤基數、後處理 
 
 
 
 
 
4 
 
二、 研究目的與文獻探討 
    雖然光纖傳送訊號的品質相當好，但將電轉光、再由光轉電之各項環節，還是會產生各種雜
訊，為了克服接收訊號 signal to noise ratio (SNR)對效能的限制，FEC (forward error correction)已經
在高速率長距離光纖通訊系統中廣泛使用，它改善了 SNR對 bit error rate (BER)的限制，因此 FEC
在通訊領域是相當重要的一環。 
    圖 1 顯示出近期 FEC 對光纖通訊的改善結果，從此圖中發現 Reed-Solomon (RS)碼有約 5.5 dB
的 NCG(net coding gain)，而 low density parity check (LDPC)碼約有 9 dB 到 11dB 的 NCG[1]，這
對傳送端與接受端來講是非常重要的。不過，在 OFDM 處理之光纖通訊，已陸續有許多學者使
用 LDPC 編解碼技術，因為它能接近媒介容量的審農(Shannon)極限。由於總計劃是使用 64 QAM 
調變技術於 Passive Optical Network (PON)與 16 QAM/QPSK 調變技術於 Radio Over Fiber 
(ROF)，後者有部分媒介可能以無線方式傳送，所以若使用單一個編碼技術將可能無法達較理想
的糾錯能力，為了盡量提昇其糾錯能力，我們決定將同時使用 Reed-Solomon 碼與 LDPC 碼，並
在前後端加入 scramble 與 interleaving，以改善 random 與 burst 錯誤的發生。 
    在光纖通訊傳輸上，我們希望得到極低的 Bit Error Rate 編解碼方式。在 Std. 802.3an 提供一
種低錯誤基數(Error Floor)的 LDPC Code。然而我們在此計畫中想利用另一種有規則性的類循環低
密度同位查核碼(Quasi-Cycle LDPC Code, QC-LDPC)，搭配 RS Code 來達到低 Error Floor，且容易
在硬體上實現，而[3]中模擬顯示 LDPC Decoder 加上 RS Decoder 後確實能明顯改善 Error Floor，
如圖 2 所示。而表一為此子計畫中，針對 PON 傳輸系統下所建立出的 RS、LDPC 解碼器所需要
的規格。 
 
圖 1. 光纖通訊領域之 FEC 近期發展 [1] 
6 
 
 
圖 3. 各相關子計畫負責區塊 
3.1 低功率雙路徑 LDPC 解碼器晶片實作 
    於本計劃中，我們首先提出了一個基於分割轉移矩陣之低功率/高產出之雙路徑低密度同位
元查核碼解碼器設計。此 PS-LDPC 矩陣大小為(512，1024)，為配合部分平行化之硬體設計，特
別設計的查核矩陣如圖 4 所示。為了減少解多工器與電路繞線所造成的時間延遲問題，我們搭
配新建構的查核矩陣與資料重排排序技術，可以去除解多工器，而暫存器可用移位暫存器取代，
其 VTCSU(Variable nodes to Check nodes Storage Unit)與 CTVSU(Check nodes to Variable nodes 
Storage Unit)架構如圖 5 所示。經由此方法，除了減少硬體需求，也大幅減少繞線複雜度與功率
消耗。在傳輸速率方面，由於傳統的解碼方式進行解碼時，變數點單元及查核點單元並非同時
運作，因此分別有一半的時間沒有作用，利用適當的編排讓這一半的空閒的時間來進行解碼，
如此可讓傳輸速率提升至原本設計的兩倍，如圖 6 所示。 
 
圖 4. H(1024, 512)分割轉移矩陣 
8 
 
 
圖 7. (2550,2040)PS-LDPC 規格 
 
2-bit Modified Layered Min Sum Algorithm (2M-LMSA) 
    PS-LDPC 的硬體架構上採用部分平行式架構[5]，為了提高傳輸率以及增加電路速度，在
切管線的同時，亦採取雙路徑解碼技巧，電路會同時計算兩組 code words，不會使電路有閒置
的情況。而此 PS-LDPC 矩陣在編排上，亦很適合 LMSA[6][7]的實現。由於行權重為 3，單位
矩陣大小為 170170，所以部分平行架構下的設計單元，設計為 85 套。而為了使 LMSA 演算
法在硬體上能夠以更小的面積來實現，進入 CNU 部分時的量化會減少 2 bits，並搭配數值擴
充 2 bits 後的 LLR 表示方式，使解碼效能維持的同時，亦能降低運算複雜度。化簡後的演算
法，稱為 2M-LMSA，如圖 8 所示。 
 
誠如上述，首先看到的是此 PS-LDPC+RS 解碼器的效能模擬圖，如圖 9。圖中比較了單
LDPC 解碼器與加了 RS 之後的 LDPC 解碼器，發現確實能改善 Error Floor 的問題。其中
Shift1、Shift2 分別是數值擴充 1 位元與 2 位元的意思，Int、fra 分別為所取的整數位元以及小
數位元。由圖中所示，這裡採用 4 位元整數(包含符號位元)、0 位元小數，再搭配著數值擴充
2 位元的情況下，擁有良好的錯誤更正能力。  
 
10 
 
Dual-Path PS-LDPC Decoder 硬體架構 
    本計畫 PS-LDPC 解碼器使用部分平行式架構，規劃上為一次對半層 Layer 做運算，每層
Layer 皆有 170 列，所以一次運算是針對上下各 85 列的矩陣做運算。其中架構為了提高速度和
雙路徑設計，做了三層的 Pipeline。而且解碼次數經過模擬後，我們認為八次最恰當。其流程為: 
在第一次疊代時，LLR 從 Data In Buffer Unit 1~2 序列進入，藉由 LLR Switch Network 作資料的
交換，傳輸至主 2M-LMSA 架構上。經由一層 Pipeline D-flip flop 和加法後，將原本 2 捕數(2’s 
Complement，TC)的資料 1( )mnL q ，轉換成有號數(Sign Magnitude, SM)，再傳至 CNU 做運算。經
由 CNU 運算過後的資料 1
mnR 除了傳輸至 CN2VNSR(Check Node 2 Variable Node Shift Register)給
下次疊代使用外，也會和 1( )mnL q 作加法的運算，求出給下層 Layer 使用的 1( )nL q 。求出 1( )nL q 後
需再透過 Lq Shift Register 位移 3 個 clocks 後，再給 LLR Switch Network 將資料轉移到下層 Layer
矩陣的相對位置，進行下層 Layer 矩陣的運算。最後完成所有疊代後，透過 Data Decision Buffer 
Unit，得到所需的資料，傳輸出去，如圖 10 所示。 
 
圖 10. The proposed PS-LDPC decoder architecture 
RS Decoder 硬體架構 
    而 RS 解碼器為了與本計畫所使用的 PS-LDPC 做整合，此處的 RS 解碼器，採用了文獻[4]
所提出的架構。其主要解碼流程為: 由接收端接收到的訊息，會先經由 Syndrome Computation
求出 ( )S x ，此 ( )S x 若不為 0，則代表接收到的訊息是有錯的，而 ( )S x 內含有錯誤位置和錯誤值
的訊息；Key Equation Solve 藉由 ( )S x 可得到錯誤位置多項式 ( )x 和錯誤值多項式 ( )x ；求得
的錯誤位置多項式 ( )x 可用 Chien Search Algorithm 找出錯誤位置所在；而錯誤值多項式 ( )x
可用 Forney Algorithm 找出錯誤值；最後藉由 First In First Out (FIFO)的 Shift Registers 傳送出接
收端所接收到的訊息，再和錯誤值進行更正運算，如圖 11 所示。 
12 
 
 
圖 12. 改善 Error-Floor 之後處理流程圖 
 
四、 結果與討論 
4.1 低功率雙路徑 LDPC 解碼器晶片測試結果與討論 
    整個解碼器晶片使用 TSMC 0.18m CMOS 技術實作，經由 CIC 的 93K 平台實際量測後的
結果如所示表二。固定解碼 8 次，在最高工作頻率為 55M Hz 時所提出的架構可以達到解碼傳
輸率 2.84Gbps，功率消耗在 1.62V 下 40M Hz 所量測的結果僅有 31.86mW。而圖 13 為此低功率
PS-LDPC 晶片的照相圖。 
    在本子計劃中提出的基於分割轉移矩陣之低功率雙路徑低密度同位元查核碼解碼器設計，
對於此晶片來說，利用移位暫存器來取代解多工器和暫存器不僅降低繞線複雜度與功率消耗減
14 
 
Name RS&LDPC Decoder 
Algorithm 2M-Layered Min-Sum 
Quantification 4 bits 
Technology UMC 90nm 1P9M 
Voltage 1.0V 
Gate Count(With Wrapper) 1192K 
Chip area 3.52×3.55mm2 
Frequency of RS Decoder 202MHz 
Frequency of LDPC Decoder 67.3 MHz 
Core Power 63.12 mW(202MHz) 
表三 (2550,2040) LDPC 實際量測結果 
 
圖 14. (2550,2040)LDPC 晶片照相圖 
    此 RS&LDPC 晶片經 Post-Sim 後的結果可以順利達到規格書上的規定，考慮到未來與其
他子計劃模組做整合的時候，能有效的作用。但是由於機檯上的負載較大且環境參數複雜，較
難在設計時，完整考慮測試機台上的負載，因此在量測晶片時，工作頻率未能達到所設定的頻
率 454MHz。但是就消耗功率部分，在 202MHz 所量測出為 63.12mW 比在 post-simulation 
454MHz 的 334mW 以線性的比例來評估，有較小的功率消耗。 
    為了與其他最近幾年的文獻做比較，此處使用了幾個正規化公式，我們可以發現不管在
Chip Power 或是 Normalized Energy 部分，都明顯比其他篇文獻來得較低，如表四。而正規化
後的面積部份，會比[12]、[14]來得較小。而傳輸率部份的表現亦佳，與[10]~[13]相比之下，
有較高的情形。証實了此處的 RS 結合 LDPC 解碼器，在搭配雙路徑解碼以及化簡 LMSA 演
算法的情況下，有良好的功耗以及傳輸率表現。 
16 
 
4.3 減緩錯誤基數演算法的模擬結果與討論 
    減緩錯誤基數演算法方面，分為兩階段，利用所提出的 Check Node Tracing Method(第一階
段) ，搭配 Reduced-Number Back Tracking Method(第二階段)，其解碼效能圖如圖 17 所示。在
圖當中，可以發現利用 Check Node Tracing (CNtracing) 以及 Reduced-Number Back Tracking 的
方式，其效能又比沒加 Back Tracking 的情況更好了，錯誤基數(Error-Floor)亦更晚發生了。利用
4 位元量化的結果，在後處理的輔助下，效能曲線與浮點數曲線在 BER 為 710 時相差在 1dB 以
內。也因此證實了本計劃針對在錯誤基數(Error-Floor)的預防上所提出的演算法是可行的。 
5 5.5 6 6.5 7 7.5 8 8.5 9 9.5
10-9
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
16 QAM Modulation Error Floor Preventing
EbNo(db)
B
it 
E
rro
r R
at
e
 
 
 Floating Point
 Q5.0 S:1
 Q4.0 S:2
 Q4.0 S:2 + Check Node Tracing Method
 Q4.0 S:2 + CNtracing + Backtracking
 
圖 20 ROF 系統下之後處理演算法效能模擬圖 
五、 結論與績效 
    本年度除了針對PON規格系統下進行相關的LDPC解碼器晶片開發之外，亦針對錯誤基數進
行相關研究，順利地提出有效的演算法。近一年內的績效部份，除了順利的實作出兩顆前瞻性
晶片與新演算法的提出之外，一篇針對低功率雙路徑LDPC解碼器的文章已經順利投稿出去，且
也獲得CIC優良晶片設計獎的殊榮；而另一篇RS&LDPC解碼器的文章則正在撰寫中，新演算法
也正在申請專利當中。 
 
六、 參考文獻 
[1]  T. Mizuochi, “Recent progress in forward error correction and its interplay with transmission 
    impairments,” IEEE Quantum Electronics, vol. 12, no. 4, pp. 544–554, 2006.  
[2]  I.B. Djordjevic, B. Vasic, M.A. Neifeld, “LDPC-Coded OFDM for Optical Communication 
    Systems with Direct Detection,” IEEE Quantum Electronics (Part II), vol. 13, no. 5, pp. 
  1
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用
價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是
否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評
估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表■未發表之文稿 ■撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
(1) 審查中期刊論文三篇，撰寫中期刊一篇 
[1]. Yun-Ching Tang, Hong-Ren Wang, Hongchin Lin, and Jun-Zhe Huang, “Design of An Area-
Efficient High-Throughput Shift-Based LDPC Decoder,” submitted to IEICE Transactions on 
Electronics (SCI) 
[2]. ChihYang Huang and Hongchin Lin, “A High-Voltage Tolerant Level Converter Circuit for 
Embedded CMOS Non-volatile Memories,” Japanese Journal of Applied Physics, in revision (SCI) 
[3]. Boy-Yiing Jaw and Hongchin Lin, “A Reduced-Ripple PMOS Charge Pump Circuit with Small 
Filtering Capacitors,” submitted to Japanese Journal of Applied Physics 
[4]. Yun-Ching Tang, Chang-Kun Yao, and Hongchin Lin, “A Memory-Efficient Layered Decoder for 
High Coding Rate QC-LDPC,” in preparation. 
(2) 研討會論文三篇 
[1]. Chen-Hao Wu, Hongchin Lin and MingKai Wang, “A Multiple Time Programmable On-chip 
Trimming Technique for CMOS Bandgap Reference Circuits,” International Conference on Solid 
State Devices and Materials (SSDM), pp. 345-346, Sep. 22-24, 2010, Tokyo, Japan. 
[2]. Boy-Yiing Jaw and Hongchin Lin, “A Reduced-Ripple PMOS Charge Pump Circuit with Small 
Filtering Capacitors,” International Conference on Solid State Devices and Materials (SSDM), pp. 
180-181, Sep. 28-30, 2011, Nagoya, Japan 
[3]. ChihYang Huang and Hongchin Lin, “A High-Voltage Tolerant Interface Circuit for Embedded 
CMOS Non-volatile Memories,” International Conference on Solid State Devices and Materials 
(SSDM), pp. 170-171, Sep. 28-30, 2011, Nagoya, Japan. 
(3) 專利申請中四件 
[1]. 蕭家州、林泓均，“低密度同位元查核碼解碼器之後處理方法＂，中華民國發明專利，申
請中。 
[2]. 黃智揚、林泓均，“運用標準 CMOS 製程之高壓驅動電路＂，中華民國發明專利，申請
中。 
[3]. 林泓均、黃智揚，“準位平移電路＂，中華民國發明專利，申請中。 
[4]. 邱厚荏、林泓均，“運用標準 CMOS 製程之差動型可多次寫入非揮發性記憶體之操作方
法＂，中華民國發明專利，申請中。 
 
  3
國科會補助計畫衍生研發成果推廣資料表 
日期： 100  年 10 月 31 日 
國科會補助計畫 
計畫名稱：應用於正交分頻多工光纖通訊之高產出通道解碼晶片設計 
計畫主持人：林泓均 
計畫編號：NSC 99-2221-E-005 -111     領域：微電子 
研發成果名稱 
（中文）低密度同位元查核碼解碼器之後處理方法 
（英文）A Post Processing Method for LDPC Decoders 
成果歸屬機構 
國科會 發明人 
(創作人) 
蕭家州、林泓均 
技術說明 
（中文） 
本專利提出的後處理演算法共分 2 個階段，是在 LDPC 完成解碼之
iteration 後才實施。第一階段為 Check Node Tracing Method，利用解碼
完後判斷 Unsatisfied 查核點的位置，往前追溯並找出重疊的變數點，
把大部分錯誤更正回來；第二階段為 Reduced-Back-Tracking Method，
主要是用來解決少數剩餘的錯誤，而這些錯誤大部分是 Absorbing Set
的結構。我們在解碼之後採用了本專利所提出的後處理方式，的確會
比沒使用後處理的情況更能有效的降低 Error Floor 的發生，由於減少
運算所需的位元數，預期未來在硬體化上，可減小硬體複雜度，同時
保有優良的解碼效能。 
 
（英文）The post processing algorithm consists of two steps after the normal 
LDPC decoding procedures. The first step is called Check Node Tracing 
Method. By checking the locations of unsatisfied check nodes, the 
overlapped variable nodes may be traced, and their values are flipped to the 
correct values. The second step is called Reduced-Back-Tracking Method. 
The main objective is to correct the remaining errors. Most of them are 
induced by the absorbing sets. The simulation results show that the error 
floor is significantly improved. It is convinced that it can reduce hardware 
complexity due to less quantization bits, while keeping good decoding 
performance. 
產業別 積體電路設計、通訊 
技術/產品應用範圍 適合在通訊系統中使用 LDPC 編解碼時，提升解碼的正確率。 
技術移轉可行性及預期
效益 
可協助 IC 設計廠商具有類似上述需求的產品設計時提供此設計技術。 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 
 
2 
 
方法。 
另一主講者是由法國 CEA-LETI 的研究部門 Director Simon Deleonibus 主講「More Moore 
and More than Moore Meeting for 3D in the 21st Century」，其主張未來的 IC 產業將會走向 3D
整合，尤其是 heterogeneous integration on silicon，其中包括不同的新舊 silicon 製程、MEMS、
sensors、actuators、energy source converter，整合的方式可以是 wafer-to-wafer、die-to-wafer
等等各種組合，如此多元化的組合，將可以產生許多新型的系統，這些線索有助於我們思考
未來的研究方向。 
會議中有不少 3D integration 的議題，關於 self-assembly 相當有趣，例如一篇日本東北大
學 Koyanagi 教授所發表的 invited paper，運用一種像水般的溶液(aqueous solution)滴在所欲接
合的表面，然後將 die 堆疊就會自動 align(對齊)；該教授也發表另一篇以 microbump 的技術
將晶片 face-to-face 結合，都是很有潛力的方法。在高密度 embedded DRAM 方面，Toshiba
公司的 Miyamoto 主張使用 CoC(chip-on-chip)將 DRAM 和 logic 整合較為經濟，而不要將
DRAM embedded in logic 晶片形成所謂的 SOC(systems-on-chip)。在非揮發性記憶體方面，
RRAM 是近年非常熱門的題目，許多皆是以 HfOx 為主，再配合 TiN、TiO、Ti 等等 layer 形
成可變電阻來記錄資料，也有各種特性分析，不過整體來看，其缺點是 program 後之所形成
之高電阻值分布太廣，欲做高容量記憶體，相當具有挑戰性。 
本人再大會中發表了一篇論文，題目為「A Multiple Time Programmable On-chip Trimming 
Technique for CMOS Bandgap Reference Circuits」，主要是提出利用一種完全相容於標準CMOS
製程、可多次寫入之非揮發性記憶元件，來微調能隙參考電壓電路，此方法有別於一般微調，
需使用較佔面積的 poly-fuse，或 one-time programming 非揮發性記憶元件，甚至是更不方便
的雷射切割，這些都只能一次性的使用，也就是沒有抹除的功能，我們使用此新型元件，可
以在極小的面積內，達到微調參考電壓，同時也容許因種種因素需要改變參考電壓的特殊應
用。此論文全文附於此報告之後。 
在此次會議後，由於本人擔任議程委員，故受邀參加議程委員檢討會議，會議中除了檢
討本次會議的得失，也被指派為下一屆子領域”Advanced Circuits and Systems”之 vice-chair，
來年將需負擔更多的責任，我也會盡力完成任務。 
July 5, 2010 
 
Dear Prof. Hongchin Lin, 
 
Thank you very much for your submission of paper to the 2010 International Conference on Solid State 
Devices and Materials (SSDM2010) in Tokyo Japan.  
I am pleased to inform you that the following paper has been accepted for poster presentation. 
 
Paper No: 5410 
Paper title B!HBA Multiple Time Programmable On-chip Trimming Technique for CMOS Bandgap Reference 
CircuitsB!IB  
C. H. Wu, H. Lin,M. K. Wang,    
 
National Chung Hsing Univ.  
 
 
 
Your presentation is scheduled as follows: 
 
Area: 5  
Session No: P-5-10  
Short Presentation(3min.): 11:00, 2010/09/23  
Poster Session: 13:15 - 14:45, 9/23/2010  
 
[ATTETION]  
Since we would like to confirm if you have correctly received this message, kindly inform us by e-mail 
(ssdm2010-abs@intergroup.co.jp) before July 9. Please indicate your abstract number and  
name in the title of your e-mail. If we will not receive your confirmation email by July 9, your paper may not be 
included in the program. 
Your kind attention and cooperation will be greatly appreciated for this matter. 
 
All authors who are accepted for Poster presentation are required to make 3 minutes short oral presentation, in 
addition to the poster presentation, on September 23.  
 
Please send the presentation file for your short oral presentation to the SSDM Secretariat by e-mail 
(ssdm2010-abs@intergroup.co.jp) before August 24. Please indicate your paper number and  
name in the title of your e-mail. The file must be in 3-page landscape PDF format, and the 1st page must 
indicate your paper title, name of authors and their affiliations only. Because of the limited  
presentation time, please describe clearly and tersely your research objective and results. Kindly refer to the 
attached sample Short Presentation File for your reference. 
 
Authors are requested to post their poster materials from 11:00 to 14:45 on September 23, and to remove them 
from 14:45 to 15:10 on September 23. PLEASE treat your poster materials at your  
A Multiple Time Programmable On-chip Trimming Technique for 
CMOS Bandgap Reference Circuits 
 
Chen-Hao Wu, Hongchin Lin and MingKai Wang 
 
Dept. of Electrical Engineering, National Chung Hsing University, Taichung, Taiwan 
Phone: 886-4-2284-0688 ext. 250 e-mail: hclin@dragon.nchu.edu.tw 
 
1. Introduction 
The bandbap reference (BGR) circuits generating a 
constant voltage independent of temperatures and supply 
voltages are widely used in many integrated circuits (IC), 
such as non-volatile memories, analog to digital converters, 
power supplies, liquid crystal display (LCD) drivers, and so 
forth. However, process variation and mismatch induce 
some variations of the reference voltages. They could reach 
±100mV if the BGR voltage is set at 1.2V. 
Trimming after chip fabrication is the practical method 
to narrow down the variations. Laser trimming is the most 
popular approach in industries, but it is occupied large chip 
area and the special laser machine is required [1][2]. An 
alternative technique uses poly fuses [3][4] to trim the 
reference voltage. They can be programmed once 
electrically, and thus termed as one time programmable 
(OTP) memory devices, but the area per fuse could be 
several hundred μm2. This paper proposes a new trimming 
technique employs multiple time programmable (MTP) 
memory devices [5] in the standard 0.35μm CMOS 
technology to reduce reference voltage variations. The area 
per device is only tens μm2 and could be erased and 
reprogrammed for more flexibility 
 
2. Operation of Trimming Switches 
Fig. 1(a) shows the cross section of MTP device [5] to 
be used as the trimming switch. Fig. 1(b) is the schematic 
symbol of the device. It consists of two NMOS transistors 
with grounded P-substrate using 0.35μm CMOS technology. 
The three electrodes BL, WL and SL are applied to some 
bias conditions for program, erase and read operations as 
illustrated in Table I. The FG gate and Node X between the 
two transistors are floated. 
  
(a) Cross sectional view         (b) Schematic symbol 
Fig. 1 The MTP device used as a programmable trimming switch 
Table I The bias conditions of the MTP device 
 BL WL SL 
Select Unselect Select Unselect
Program 7V 0V 4V 0V 0V 
Erase 7V 0V 1V 0V 0V 
Read 0V 0V 3V 0V 1V 
Before program, the current from SL to the grounded 
BL is close to none with the read condition. By applying 
the program condition on the MTP device for 10ms, the 
read current could reach more than 80μA due to channel 
hot holes injecting into the floating gate (FG). On the other 
hand, the channel hot electrons can be injected into the FG 
node to recombine with the holes using the erase condition 
for 5ms, and the read current become negligible. The 
similar procedures can be repeated. That is why it named 
MTP and can be applied to trim circuits with more 
flexibility. 
 
3. Bandgap Circuit with Trimming Switches 
Four MTP devices were designed to trim the 
conventional BGR circuit [6] as illustrated in Fig. 2. VBGR 
is the bandgap reference voltage which has more variations 
between different chips. VREF is the reference voltage with 
reduced variations after trimming. 
 
Fig. 2 The complete voltage reference circuit with four trimming 
switches to fine tune VREF. 
In Fig. 2, one of the four trimming switches may be 
programmed like anti-fuse to set one of the four nodes 
(Node 1 to Node 4) to be grounded. For example, if cell 2 
needs to program, BL and SG are set to 7V and 4V, 
respectively, and Ms2 is on with G2=3.5V to make Node 2 
grounded. Since the resistor string R1 to R5 were selected to 
be 200kΩ, if some current goes through them such as 5μA, 
the voltage drop could reach 1V! The program current is 
higher than 5μA, so the other cells will not be disturbed. 
After cell 2 is programmed, if Ms1 to Ms4 keep off, and BL 
and SG are set to 0V and 3V, respectively, Node 2 will be 
very close to 0V due to good conductivity of cell2. Thus, 
effective resistance of the resistor string can be adjusted. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/31
國科會補助計畫
計畫名稱: 子計畫五：應用於正交分頻多工光纖通訊之高產出通道解碼晶片設計(I)
計畫主持人: 林泓均
計畫編號: 99-2221-E-005-111- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 擔任第 22 屆 VLSI/CAD Symposium 之議程主席(2011) 
2. 擔任 2011 International Conference on Solid State Devices and 
Materials (SSDM2011) 之 sub-committee ’ ’ Advanced Circuits and 
Systems’’副主席(vice chair) 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
