Title: VHDL
Date: 2018-09-04 00:28
Modified: 2019-09-05 16:28
Category: vhdl
Tags: vhdl
Slug: vhdl
Lang: pt_BR
Authors: Bruno Albertini
Summary: Lista de posts com VHDL.


## Simuladores
[Simuladores e sintetizadores de HDL]({filename}../vhdl/o_simulators_pt.md)  
[Como utilizar a VM com GHDL]({filename}../vhdl/o_vmghdl_pt.md)  

## Linguagem (Básico)
[Tipos de dados básicos]({filename}../vhdl/l_datatypes_pt.md)  
[Tipos de dados agregados (vetores)]({filename}../vhdl/l_array_aggregates_pt.md)  
[Conversão e Cast entre tipos]({filename}../vhdl/l_conversion_pt.md)  
[Entidade (entity)]({filename}../vhdl/l_entity_pt.md)  
[Arquitetura (architecture)]({filename}../vhdl/l_architecture_pt.md)  

# Linguagem (Intermediário)
[Máquinas de estado]({filename}../vhdl/g_fsm_pt.md)  
[Módulos parametrizáveis (generic)]({filename}../vhdl/l_generic_pt.md)  
[Instância parametrizável (generate)]({filename}../vhdl/l_generate_pt.md)  


## Construções comuns
[Circuitos combinatórios]({filename}../vhdl/g_combinatory_pt.md)  
[Circuitos sequenciais]({filename}../vhdl/g_sequential_pt.md)  


#TestBench
[Como fazer um testbench]({filename}../vhdl/g_testbench_pt.md)  
