# Electrónica Digital II - Juan Felipe Arias Ruiz

Este repositorio contiene las implementaciones de diversos protocolos de comunicación, diseños lógicos y proyectos desarrollados en **HDL** (Hardware Description Language). El enfoque principal es la simulación funcional y la posterior implementación física en una **FPGA** (Field Programmable Gate Array), bajo la guía del profesor **Carlos Camargo**.

---

## 🚀 Contenido del Repositorio

A continuación se listan los módulos desarrollados (o en desarrollo) organizados por categorías:

### 📂 [Protocolos de Comunicación](./protocolos/)
Implementaciones de bajo nivel para transmision de datos entre dispositivos.
* [ ] **I2C:** Inter-Integrated Circuit. (En desarrollo)
* [ ] **SPI:** Serial Peripheral Interface. (Planeado)
* [ ] **UART:** Universal Asynchronous Receiver-Transmitter. (Planeado)

---

## 🛠️ Herramientas y Flujo de Trabajo (Open Source Toolchain)

Se usa un flujo de diseño totalmente abierto, evitando software propietario:

* **Sintetizador:** [Yosys](https://yosyshq.net/yosys/) - Suite de síntesis RTL.
* **Place & Route:** [nextpnr](https://github.com/YosysHQ/nextpnr) - Para arquitectura Lattice ECP5.
* **Hardware:** [Colorlight i9](https://github.com/wuxx/Colorlight-FPGA-Projects/blob/master/colorlight_i9_v7.2.md) (Lattice ECP5 LFE5U-45F).
* **Carga de Bitstream:** [openFPGALoader](https://github.com/trabucayre/openFPGALoader).
* **Simulación:** Icarus Verilog + GTKWave.

---

## 📧 Contacto
📩 **Correo:** [juariasru@unal.edu.co](mailto:juariasru@unal.edu.co)