
在锁相环（PLL）的运行体系中，噪声分为随机噪声和确定性噪声，反映在频率特性上就是随机杂散与确定性杂散。这些杂散如同潜藏在系统中的 “暗礁”，会恶化相位噪声，干扰邻道信号，降低信噪比（SNR），严重影响整个系统的通信质量。随机噪声主要源于器件的热噪声和闪烁噪声，在频域中表现为频线周围的相位噪声 “裙带”，在时域中呈现为随机抖动；确定性噪声多由振荡器外部的周期性干扰信号引起，在频域里体现为不需要的杂散信号，在时域中则是周期性抖动。
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250324224616.png)

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250324224630.png)在锁相环设计时，随机噪声受振荡器品质因子（Q 值）、偏置电路噪声和控制环路共同影响；而确定性噪声来源繁杂，常难以通过仿真察觉，这使得杂散问题成为锁相环设计失败的重要因素。因此，优化锁相环杂散成为提升系统性能的关键所在。了解杂散成因后，便能针对性地采取优化措施。

## 1.电源pushing

在 5G 通信系统中，对信号的稳定性和准确性要求极高，锁相环的性能直接关系到通信质量。 5G 由于基站使用的 VCO 增益较高，对电源波动敏感，加上鉴相器频率设置不合理，可能导致大量杂散信号产生。    

针对电源 pushing 问题，需要选用低噪声的 LDO，并在其后添加了精心设计的 LC π 滤波器。根据 VCO 的电源噪声特性，选取合适的电容电感值，可以将带外 LDO 噪声降低了 25dB，有效减少了电源噪声对 VCO 的影响。

对于参考杂散，一方面通过在输入端加入预分频器，改变鉴相器频率，使目标频率偏离整数边界杂散；另一方面，降低环路带宽，将环路滤波器参数调整至合适值，让大部分杂散信号落在环路带宽之外并被衰减。经过这些优化措施，5G 基站的信号杂散得到有效抑制，通信质量显著提升，信号传输的稳定性和抗干扰能力大幅增强，保障了基站覆盖区域内用户的高速、稳定通信体验。

电压控制振荡器将来自鉴相器的误差电压转换成输出频率。器 件“增益”定义为KVCO，通常以MHz/V表示。电压控制可变电容 二极管（变容二极管）常用于调节VCO内的频率。VCO的增益 通常足以提供充分的频率覆盖范围，但仍不足以降低相位噪 声，因为任何变容二极管噪声都会被放大KVCO倍，进而增加输出相位噪声。

所以锁相环的电源通常都采用低噪声的LDO。为了进一步抑制LDO的噪声通常会在LDO后加滤波器。简单的LC π 滤波器通常足以将带外LDO噪声降低20 dB。

## 2.参考杂散

当PLL锁定时，PFD的相位和频率输出(fREF和f N)理论上是相等的，但实际设计的电路时不是完全相等，只是小于一定的范围认为其相等，此时PFD处于锁定状态。
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250324224904.png)

当 PLL 锁定时，理论上鉴频鉴相器（PFD）的相位和频率输出（fREF 和 fN）相等，但实际设计中两者并非完全一致，只要差值在一定范围内，就认为 PFD 处于锁定状态。这些窄脉冲的存在，意味着驱动 VCO 的直流电压被频率为 fREF 的信号调制，从而在 RF 输出中产生参考杂散，且杂散的失调频率为 fREF 的整数倍，即整数边界杂散。

针对整数边界杂散，有以下优化方法：

改变鉴相器频率：通过改变鉴相器频率，使目标频率偏离整数边界杂散。在输入端加入预分频器，可调整输入信号的频率，从而避开杂散频率。

降低环路带宽：降低环路带宽，使整数边界杂散落在环路带宽之外，利用环路的低通特性衰减杂散信号。

利用算法增加随机性：由于整数边界杂散是由周期性的相同分频导致的，通过算法使分频周期随机化，可产生小数分频，减少杂散。

## 3.小数杂散

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250324224925.png)
小数分频实现的过程，如果是周期性的N分频和N+1分 频，那么这个周期性的信号必然产生一杂散信号调制在输 出频率上。该杂散信号与ΔΣ调制的调制方式直接相关。

小数模式虽然在宏观上看实现了小数分频。但是从单个周期看，其实锁相环一直处于失锁重新锁定的过程， 所以小数模式下输出频率的相位一直在变化，且锁相环 处于动态锁定过程中，电荷泵上下偏电流一直处于工作状态。    

如何优化小数杂散

现有小数杂散优化的技术有：

l        加大环路滤波抑制能力，部分杂散幅度降低；注意：环路变窄，阶数变高，电路负载，锁定时间加长。

l        修改鉴相频率，规避部分杂散点；

l        减小泵电流，降低充放电效果，优化杂散幅度；

l        更改新品内部电荷泵设计；







