 ---

# Trabalho_Final_Sistemas_Digitais

 Este trabalho foi desenvolido para finalização da disciplina de Sistemas Digitais do curso de Engenharia de Computação da USP de São Carlos - Docente responsável: Prof. Maximiliam Luppe.
 
## [Relogio Digital](/Relogio%20Digital/)

 Foi desenvolvido três circuitos de relogios digitais dois com CI's TTL([v1](/Circuito_TTL/v1/Circuito_TTL_v1.PDF), [v2](/Circuito_TTL/v2/Circuito_TTL_v2.PDF)) e outro com [CI's CMOS](/Circuito_CMOS/CMOS_Relogio.PDF).

 * [Documentação](/Relogio_Digital.pdf)

## [Contador (Verilog)](/Contador999%20-%20Parte3/)

 Foi também desenvolvido em verilog modulos de contadores idependentes para fazer um contador de 0 a 999.

 * [Código Contador BCD](/Contador999%20-%20Parte3/contador999_BCD.v)
 * [Código Contador 7seg](/Contador999%20-%20Parte3/contador999_7seg.v)
 * [Documentação](/Contador999%20-%20Parte3/README.md)

## [Controlador de AD Dupla Rampa (Verilog)](/Controlador%20-%20Parte%204/)

 Além disso foi desenvolvido em verilog, utlizando dos módulos de contadores, um controlador de um conversor analógico digital (AD) dupla rampa.

 * [Código Controlador](/Controlador%20-%20Parte%204/controlador.v)
 * [Documentação](/Controlador%20-%20Parte%204/README.md)

 ---