<blockquote>
      .MMMMMMMMM      :MMMM;                                                                                                                                                    MMMM;  
      MMMM   :MMMM;                                                                                               .MMMO                                                                
     0MMM.    MMMM                                                                                                MMMO                                                                 
    MMMM    MMMM    0MMM    0MMMMMMMMMMMX   dMMMMMMMMMMMMMMMMMMMO    MMMMMMMMMMM.   dMMMMMMMMMMMo   dMMMMMMMM  MMMMMMMMX  :MMMMMMMMM0   dMMMkMMMM.  MMMMMMMMM.  MMMMMMMMMM    MMMM     
   .MMMMMMMMMMM;    MMMM  .MMMX     MMMM    MMMM    MMMM    dMMM.  MMMM     .MMM0  xMMMo    OMMM.  MMMM         :MMM;    MMMo     MMM   MMMM;     MMMM                MMMM   OMMM      
   MMMX     MMMM   0MMM   MMMM      MMMN   dMMM     MMMO    MMM;  MMMM      dMMM.  MMMM    :MMM;   MMMMMMMN    :MMM;    0MMMMMMMMMMM;  dMMM.     WMMN          WMMMMMMMMM;  0MMM       
  MMMM     ;MMMN  MMMM   0MMM;    MMMMo   MMMM    :MMM;    0MMN  0MMM.     MMMM   MMMO     MMMN        dMMM;   MMMM    0MMM           WMMM      0MMM,       dMMM    0MMM    MMMO       
 :MMMMMMMMMMMM    MMM0   dMMMMMMMMMMMM   .MMM0    MMMM    0MMX   .MMMMMMMMMMM    MMMM     MMMN   MMMMMMMMMO   :MMMMMM  .MMMMMMMMMM    MMMN      .MMMMMMMMM  MMMMMMMMMMMN   MMM0        
                                 0MMX                                                                                                                                                  
                               dMMMN                                                                                                                                                   
                       MMMMMMMMM 
</blockquote>
#FPGA模块实现与对比

尝试使用Verilog手写一些常用FPGA模块，建立完善的测试方法，并与对应的IPcore在资源、关键路径等方面进行对比。                         