# Segunda entrega del proyecto final

1. Añadir los siguientes estados (en caso de que no existan):
    s_start,
    s_fetch,
    s_decode,
    s_load,
    s_store,
    s_store2,
    s_add,
    s_sub,
    s_input,
    s_jz,
    s_jpos,
    s_halt

2. Se debe mostrar que por lo menos la lógica de decodificación de instrucción lleva al estado ADD.

3. El primer valor en la memoria RAM debe ser: "01010000"

4. Cuando se ejecuta la simulación del estado s_decode => s_add, s_decode => s_sub.

