----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -2.106 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 0C Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                                                 ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.106 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.211      ;
; -2.106 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.211      ;
; -2.102 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.211      ;
; -2.102 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.211      ;
; -2.100 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.205      ;
; -2.100 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.205      ;
; -2.096 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.205      ;
; -2.096 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.205      ;
; -2.095 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.200      ;
; -2.095 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.200      ;
; -2.091 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.200      ;
; -2.091 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.200      ;
; -2.090 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.195      ;
; -2.090 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.195      ;
; -2.086 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.195      ;
; -2.086 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.195      ;
; -2.071 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.176      ;
; -2.071 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.176      ;
; -2.067 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.176      ;
; -2.067 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0] ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.053     ; 7.176      ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -2.106 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.967                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.106 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.211  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.870       ; 54         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.102       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.967   ; 7.211   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.445 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.477 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.477 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.302 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.302 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.313 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.313 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.313 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.668 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.673 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.673 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.723 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.825 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.910 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.967 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.967 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.967 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -2.106 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.967                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.106 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.211  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.870       ; 54         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.102       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.967   ; 7.211   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.445 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.477 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.477 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.302 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.302 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.313 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.313 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.313 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.668 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.673 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.673 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.723 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.825 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.910 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.967 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.967 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.967 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -2.102 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.967                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.102 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.211  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.870       ; 54         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.102       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.967   ; 7.211   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.445 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.477 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.477 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.302 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.302 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.313 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.313 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.313 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.668 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.673 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.673 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.723 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.825 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.910 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.967 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.967 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.967 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -2.102 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.967                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.102 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.211  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.870       ; 54         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.102       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.967   ; 7.211   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.445 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.477 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.477 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.302 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.302 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.313 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.313 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.313 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.668 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.673 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.673 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.723 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.825 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.910 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.967 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.967 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.967 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -2.100 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.961                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.100 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.205  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 15    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.374       ; 47         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 69    ; 3.591       ; 50         ; 0.000 ; 0.137 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.961   ; 7.205   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.730 ;   0.186 ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.735 ;   0.005 ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.735 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.783 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.842 ;   0.059 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.912 ;   0.070 ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.912 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.962 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.966 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.966 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.028 ;   0.062 ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.110 ;   0.082 ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.201 ;   0.091 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.234 ;   0.033 ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.234 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.515 ;   0.281 ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.520 ;   0.005 ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.520 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.605 ;   0.085 ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.736 ;   0.131 ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.840 ;   0.104 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.890 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.890 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.941 ;   0.051 ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.945 ;   0.004 ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.945 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.000 ;   0.055 ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.050 ;   0.050 ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   13.130 ;   0.080 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.195 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.196 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.245 ;   0.049 ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.249 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.249 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.307 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.401 ;   0.094 ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.479 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.522 ;   0.043 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.522 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.713 ;   0.191 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.718 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.718 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.776 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.874 ;   0.098 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.924 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.924 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.970 ;   0.046 ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.975 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.975 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.027 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.091 ;   0.064 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.121 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.122 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.410 ;   0.288 ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.414 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.414 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.469 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.546 ;   0.077 ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.664 ;   0.118 ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.759 ;   0.095 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.793 ;   0.034 ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.793 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   15.048 ;   0.255 ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   15.053 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   15.053 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.094 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.157 ;   0.063 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.226 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.226 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.276 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.280 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.280 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.335 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.439 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.471 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.471 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.296 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.296 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.307 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.307 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.307 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.662 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.667 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.667 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.717 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.819 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.904 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.961 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.961 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.961 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -2.100 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.961                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.100 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.205  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 15    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.374       ; 47         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 69    ; 3.591       ; 50         ; 0.000 ; 0.137 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.961   ; 7.205   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.730 ;   0.186 ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.735 ;   0.005 ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.735 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.783 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.842 ;   0.059 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.912 ;   0.070 ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.912 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.962 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.966 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.966 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.028 ;   0.062 ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.110 ;   0.082 ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.201 ;   0.091 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.234 ;   0.033 ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.234 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.515 ;   0.281 ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.520 ;   0.005 ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.520 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.605 ;   0.085 ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.736 ;   0.131 ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.840 ;   0.104 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.890 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.890 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.941 ;   0.051 ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.945 ;   0.004 ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.945 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.000 ;   0.055 ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.050 ;   0.050 ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   13.130 ;   0.080 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.195 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.196 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.245 ;   0.049 ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.249 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.249 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.307 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.401 ;   0.094 ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.479 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.522 ;   0.043 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.522 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.713 ;   0.191 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.718 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.718 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.776 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.874 ;   0.098 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.924 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.924 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.970 ;   0.046 ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.975 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.975 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.027 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.091 ;   0.064 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.121 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.122 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.410 ;   0.288 ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.414 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.414 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.469 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.546 ;   0.077 ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.664 ;   0.118 ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.759 ;   0.095 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.793 ;   0.034 ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.793 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   15.048 ;   0.255 ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   15.053 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   15.053 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.094 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.157 ;   0.063 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.226 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.226 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.276 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.280 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.280 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.335 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.439 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.471 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.471 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.296 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.296 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.307 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.307 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.307 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.662 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.667 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.667 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.717 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.819 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.904 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.961 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.961 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.961 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -2.096 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.961                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.096 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.205  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 15    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.374       ; 47         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 69    ; 3.591       ; 50         ; 0.000 ; 0.137 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.961   ; 7.205   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.730 ;   0.186 ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.735 ;   0.005 ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.735 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.783 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.842 ;   0.059 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.912 ;   0.070 ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.912 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.962 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.966 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.966 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.028 ;   0.062 ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.110 ;   0.082 ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.201 ;   0.091 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.234 ;   0.033 ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.234 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.515 ;   0.281 ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.520 ;   0.005 ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.520 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.605 ;   0.085 ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.736 ;   0.131 ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.840 ;   0.104 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.890 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.890 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.941 ;   0.051 ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.945 ;   0.004 ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.945 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.000 ;   0.055 ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.050 ;   0.050 ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   13.130 ;   0.080 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.195 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.196 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.245 ;   0.049 ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.249 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.249 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.307 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.401 ;   0.094 ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.479 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.522 ;   0.043 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.522 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.713 ;   0.191 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.718 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.718 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.776 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.874 ;   0.098 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.924 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.924 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.970 ;   0.046 ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.975 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.975 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.027 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.091 ;   0.064 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.121 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.122 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.410 ;   0.288 ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.414 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.414 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.469 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.546 ;   0.077 ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.664 ;   0.118 ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.759 ;   0.095 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.793 ;   0.034 ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.793 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   15.048 ;   0.255 ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   15.053 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   15.053 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.094 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.157 ;   0.063 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.226 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.226 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.276 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.280 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.280 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.335 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.439 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.471 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.471 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.296 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.296 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.307 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.307 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.307 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.662 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.667 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.667 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.717 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.819 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.904 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.961 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.961 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.961 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -2.096 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.961                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.096 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.205  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 15    ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 29    ; 3.374       ; 47         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 69    ; 3.591       ; 50         ; 0.000 ; 0.137 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.961   ; 7.205   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.730 ;   0.186 ; RF ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.735 ;   0.005 ; FF ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.735 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.783 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.842 ;   0.059 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y119_N0_I44 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.912 ;   0.070 ; FF ; RE   ; 1      ; LAB_RE_X91_Y119_N0_I71             ; High Speed ; leimf1_[8]                                                                                                                     ;
;   11.912 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y119_N51               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|dataf                 ;
;   11.962 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5|combout               ;
;   11.966 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X91_Y119_N51               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~5~la_lab/laboutb[15]    ;
;   11.966 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y119_N51               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.028 ;   0.062 ; FR ; RE   ; 2      ; LAB_RE_X91_Y119_N0_I125            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.110 ;   0.082 ; RR ; RE   ; 1      ; C4_X90_Y115_N0_I29                 ; High Speed ; V4                                                                                                                             ;
;   12.201 ;   0.091 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y118_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.234 ;   0.033 ; RR ; RE   ; 1      ; LAB_RE_X90_Y118_N0_I66             ; High Speed ; leima[8]                                                                                                                       ;
;   12.234 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y118_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|dataa                ;
;   12.515 ;   0.281 ; RR ; CELL ; 2      ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10|combout              ;
;   12.520 ;   0.005 ; RR ; CELL ; 21     ; MLABCELL_X90_Y118_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|shift_right_1~10~la_mlab/laboutb[13]  ;
;   12.520 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y118_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.605 ;   0.085 ; FR ; RE   ; 6      ; LAB_RE_X90_Y118_N0_I123            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.736 ;   0.131 ; RR ; RE   ; 3      ; C4_X89_Y119_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   12.840 ;   0.104 ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X89_Y122_N0_I21 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.890 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I24             ; High Speed ; leimf0_[3]                                                                                                                     ;
;   12.890 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N18               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|dataf                   ;
;   12.941 ;   0.051 ; RF ; CELL ; 2      ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143|combout                 ;
;   12.945 ;   0.004 ; FF ; CELL ; 13     ; LABCELL_X89_Y122_N18               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~143~la_lab/laboutt[12]      ;
;   12.945 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X89_Y122_N18               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.000 ;   0.055 ; RF ; RE   ; 5      ; LAB_RE_X89_Y122_N0_I102            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.050 ;   0.050 ; FF ; RE   ; 1      ; R3_X90_Y122_N0_I0                  ; High Speed ; H3                                                                                                                             ;
;   13.130 ;   0.080 ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X89_Y122_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.195 ;   0.065 ; FF ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   13.196 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X89_Y122_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|dataf                   ;
;   13.245 ;   0.049 ; FR ; CELL ; 2      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251|combout                 ;
;   13.249 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|Select_31~251~la_lab/laboutb[3]       ;
;   13.249 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.307 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.401 ;   0.094 ; RR ; RE   ; 1      ; R6_X89_Y122_N0_I4                  ; High Speed ; H6                                                                                                                             ;
;   13.479 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I38 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.522 ;   0.043 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   13.522 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|datac              ;
;   13.713 ;   0.191 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109|combout            ;
;   13.718 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_109~la_mlab/laboutb[3] ;
;   13.718 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N33              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.776 ;   0.058 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.874 ;   0.098 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.924 ;   0.050 ; RR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I0              ; High Speed ; leimf0_[0]                                                                                                                     ;
;   13.924 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|dataf              ;
;   13.970 ;   0.046 ; RR ; CELL ; 2      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110|combout            ;
;   13.975 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg0[2]~84_RESYN_110~la_mlab/laboutt[0] ;
;   13.975 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y122_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.027 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X92_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.091 ;   0.064 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y122_N0_I24 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.121 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X93_Y122_N0_I3              ; High Speed ; leimb[0]                                                                                                                       ;
;   14.122 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y122_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|datab              ;
;   14.410 ;   0.288 ; RR ; CELL ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24|combout            ;
;   14.414 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y122_N0                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~24~la_lab/laboutt[0]  ;
;   14.414 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y122_N0                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.469 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X93_Y122_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   14.546 ;   0.077 ; RR ; RE   ; 1      ; R6_X88_Y122_N0_I33                 ; High Speed ; H6                                                                                                                             ;
;   14.664 ;   0.118 ; RR ; RE   ; 1      ; C4_X91_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   14.759 ;   0.095 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y124_N0_I52 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.793 ;   0.034 ; RR ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I58             ; High Speed ; leima[7]                                                                                                                       ;
;   14.793 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y124_N42              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|dataa              ;
;   15.048 ;   0.255 ; RF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17|combout            ;
;   15.053 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~17~la_mlab/laboutb[8] ;
;   15.053 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X92_Y124_N42              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.094 ;   0.041 ; RF ; RE   ; 1      ; LAB_RE_X92_Y124_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   15.157 ;   0.063 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y124_N0_I33 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.226 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   15.226 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|dataf                     ;
;   15.276 ;   0.050 ; FR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.280 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.280 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.335 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.439 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.471 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.471 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.296 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.296 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.307 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.307 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.307 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.662 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.667 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.667 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.717 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.819 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.904 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.961 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.961 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.961 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -2.095 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.956                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.095 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.200  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.841       ; 53         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 60    ; 3.120       ; 43         ; 0.000 ; 0.172 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.956   ; 7.200   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.734 ;   0.190 ; RR ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.739 ;   0.005 ; RR ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.739 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.799 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.888 ;   0.089 ; RR ; RE   ; 1      ; R6_X86_Y119_N0_I52                 ; High Speed ; H6                                                                                                                             ;
;   11.970 ;   0.082 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y119_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.018 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   12.018 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|dataf                      ;
;   12.063 ;   0.045 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|combout                    ;
;   12.067 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81~la_lab/laboutb[3]          ;
;   12.067 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.122 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.294 ;   0.172 ; RR ; RE   ; 1      ; C4_X88_Y120_N0_I16                 ; High Speed ; V4                                                                                                                             ;
;   12.395 ;   0.101 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I6  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.433 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I73             ; High Speed ; leime0_[9]                                                                                                                     ;
;   12.433 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X88_Y123_N54              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~97|datad                        ;
;   12.930 ;   0.497 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.930 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.941 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.941 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.941 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.061 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.061 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.098 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.098 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.127 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.127 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.403 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.408 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.408 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.475 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.566 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.658 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.770 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.859 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.898 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.898 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.045 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.050 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.050 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.107 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.184 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.216 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.216 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.496 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.500 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.500 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.553 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.615 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.652 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.653 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.797 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.801 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.801 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.857 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.948 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.060 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.108 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.108 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.271 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.275 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.275 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.330 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.434 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.466 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.466 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.291 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.291 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.302 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.302 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.302 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.657 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.662 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.662 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.712 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.814 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.899 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.956 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.956 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.956 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -2.095 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.956                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.095 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.200  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.841       ; 53         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 60    ; 3.120       ; 43         ; 0.000 ; 0.172 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.956   ; 7.200   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.734 ;   0.190 ; RR ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.739 ;   0.005 ; RR ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.739 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.799 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.888 ;   0.089 ; RR ; RE   ; 1      ; R6_X86_Y119_N0_I52                 ; High Speed ; H6                                                                                                                             ;
;   11.970 ;   0.082 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y119_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.018 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   12.018 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|dataf                      ;
;   12.063 ;   0.045 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|combout                    ;
;   12.067 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81~la_lab/laboutb[3]          ;
;   12.067 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.122 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.294 ;   0.172 ; RR ; RE   ; 1      ; C4_X88_Y120_N0_I16                 ; High Speed ; V4                                                                                                                             ;
;   12.395 ;   0.101 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I6  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.433 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I73             ; High Speed ; leime0_[9]                                                                                                                     ;
;   12.433 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X88_Y123_N54              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~97|datad                        ;
;   12.930 ;   0.497 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.930 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.941 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.941 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.941 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.061 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.061 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.098 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.098 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.127 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.127 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.403 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.408 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.408 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.475 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.566 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.658 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.770 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.859 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.898 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.898 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.045 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.050 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.050 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.107 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.184 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.216 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.216 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.496 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.500 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.500 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.553 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.615 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.652 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.653 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.797 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.801 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.801 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.857 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.948 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.060 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.108 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.108 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.271 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.275 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.275 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.330 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.434 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.466 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.466 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.291 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.291 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.302 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.302 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.302 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.657 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.662 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.662 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.712 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.814 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.899 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.956 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.956 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.956 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -2.091 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.956                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.091 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.200  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.841       ; 53         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 60    ; 3.120       ; 43         ; 0.000 ; 0.172 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.956   ; 7.200   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.734 ;   0.190 ; RR ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.739 ;   0.005 ; RR ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.739 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.799 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.888 ;   0.089 ; RR ; RE   ; 1      ; R6_X86_Y119_N0_I52                 ; High Speed ; H6                                                                                                                             ;
;   11.970 ;   0.082 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y119_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.018 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   12.018 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|dataf                      ;
;   12.063 ;   0.045 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|combout                    ;
;   12.067 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81~la_lab/laboutb[3]          ;
;   12.067 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.122 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.294 ;   0.172 ; RR ; RE   ; 1      ; C4_X88_Y120_N0_I16                 ; High Speed ; V4                                                                                                                             ;
;   12.395 ;   0.101 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I6  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.433 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I73             ; High Speed ; leime0_[9]                                                                                                                     ;
;   12.433 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X88_Y123_N54              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~97|datad                        ;
;   12.930 ;   0.497 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.930 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.941 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.941 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.941 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.061 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.061 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.098 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.098 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.127 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.127 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.403 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.408 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.408 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.475 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.566 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.658 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.770 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.859 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.898 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.898 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.045 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.050 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.050 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.107 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.184 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.216 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.216 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.496 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.500 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.500 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.553 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.615 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.652 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.653 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.797 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.801 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.801 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.857 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.948 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.060 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.108 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.108 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.271 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.275 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.275 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.330 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.434 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.466 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.466 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.291 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.291 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.302 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.302 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.302 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.657 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.662 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.662 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.712 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.814 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.899 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.956 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.956 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.956 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -2.091 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.956                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.091 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.200  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.841       ; 53         ; 0.000 ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 60    ; 3.120       ; 43         ; 0.000 ; 0.172 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.956   ; 7.200   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 1      ; R6_X86_Y121_N0_I41                 ; High Speed ; H6                                                                                                                             ;
;   10.924 ;   0.137 ; RR ; RE   ; 1      ; C4_X90_Y117_N0_I24                 ; High Speed ; V4                                                                                                                             ;
;   11.030 ;   0.106 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X90_Y119_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.075 ;   0.045 ; RR ; RE   ; 1      ; LAB_RE_X90_Y119_N0_I77             ; High Speed ; leimdc1_[9]                                                                                                                    ;
;   11.075 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X90_Y119_N57              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|datac                      ;
;   11.271 ;   0.196 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4|combout                    ;
;   11.276 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X90_Y119_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0_Duplicate_4~la_mlab/laboutb[18]        ;
;   11.276 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X90_Y119_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.331 ;   0.055 ; FR ; RE   ; 2      ; LAB_RE_X90_Y119_N0_I128            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.404 ;   0.073 ; RR ; RE   ; 1      ; R6_X91_Y119_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   11.498 ;   0.094 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y119_N0_I20 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.544 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X92_Y119_N0_I45             ; High Speed ; leimdc1_[5]                                                                                                                    ;
;   11.544 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y119_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|datad                      ;
;   11.734 ;   0.190 ; RR ; CELL ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34|combout                    ;
;   11.739 ;   0.005 ; RR ; CELL ; 3      ; MLABCELL_X92_Y119_N30              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~34~la_mlab/laboutb[1]         ;
;   11.739 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y119_N30              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.799 ;   0.060 ; FR ; RE   ; 2      ; LAB_RE_X92_Y119_N0_I111            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.888 ;   0.089 ; RR ; RE   ; 1      ; R6_X86_Y119_N0_I52                 ; High Speed ; H6                                                                                                                             ;
;   11.970 ;   0.082 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X89_Y119_N0_I18 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.018 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I47             ; High Speed ; leimf1_[5]                                                                                                                     ;
;   12.018 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y119_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|dataf                      ;
;   12.063 ;   0.045 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81|combout                    ;
;   12.067 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~81~la_lab/laboutb[3]          ;
;   12.067 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y119_N33               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.122 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X89_Y119_N0_I113            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.294 ;   0.172 ; RR ; RE   ; 1      ; C4_X88_Y120_N0_I16                 ; High Speed ; V4                                                                                                                             ;
;   12.395 ;   0.101 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I6  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.433 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I73             ; High Speed ; leime0_[9]                                                                                                                     ;
;   12.433 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X88_Y123_N54              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~97|datad                        ;
;   12.930 ;   0.497 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.930 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.941 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.941 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.941 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.061 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.061 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.098 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.098 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.127 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.127 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.403 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.408 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.408 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.475 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.566 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.658 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.770 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.859 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.898 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.898 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.045 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.050 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.050 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.107 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.184 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.216 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.216 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.496 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.500 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.500 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.553 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.615 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.652 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.653 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.797 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.801 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.801 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.857 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.948 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.060 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.108 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.108 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.271 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.275 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.275 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.330 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.434 ;   0.104 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.466 ;   0.032 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.466 ;   0.000 ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.291 ;   0.825 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.291 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.302 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.302 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.302 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.657 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.662 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.662 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.712 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.814 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.899 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.956 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.956 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.956 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -2.090 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.951                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.090 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.195  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756  ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.896       ; 54         ; 0.000  ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238  ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.060       ; 43         ; 0.000  ; 0.112 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362  ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.951   ; 7.195    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.148 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.226 ;   0.078  ; RR ; RE   ; 1      ; R3_X89_Y121_N0_I1                  ; High Speed ; H3                                                                                                                             ;
;   11.321 ;   0.095  ; RR ; RE   ; 1      ; C4_X89_Y122_N0_I19                 ; High Speed ; V4                                                                                                                             ;
;   11.414 ;   0.093  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X89_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.458 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   11.459 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N12               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|datad                      ;
;   11.621 ;   0.162  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|combout                    ;
;   11.625 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22~la_lab/laboutt[9]          ;
;   11.625 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N12               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.686 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X89_Y122_N0_I99             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.751 ;   0.065  ; RR ; RE   ; 1      ; R3_X86_Y122_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   11.837 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y122_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.886 ;   0.049  ; RR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I32             ; High Speed ; leimf0_[4]                                                                                                                     ;
;   11.886 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X87_Y122_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|dataf                      ;
;   11.931 ;   0.045  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|combout                    ;
;   11.935 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72~la_lab/laboutt[16]         ;
;   11.935 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.991 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I106            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.082 ;   0.091  ; RR ; RE   ; 1      ; C4_X87_Y123_N0_I7                  ; High Speed ; V4                                                                                                                             ;
;   12.162 ;   0.080  ; RR ; RE   ; 1      ; R3_X88_Y123_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   12.266 ;   0.104  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I37 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.316 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I31             ; High Speed ; leimf1_[3]                                                                                                                     ;
;   12.315 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N21              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~29|dataf                        ;
;   12.925 ;   0.610  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.925 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.936 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.936 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.936 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.056 ;   0.120  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.056 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.093 ;   0.037  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.093 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.122 ;   0.029  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.122 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.398 ;   0.276  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.403 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.403 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.470 ;   0.067  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.561 ;   0.091  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.653 ;   0.092  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.765 ;   0.112  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.854 ;   0.089  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.893 ;   0.039  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.893 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.040 ;   0.147  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.045 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.045 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.102 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.179 ;   0.077  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.211 ;   0.032  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.211 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.491 ;   0.280  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.495 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.495 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.548 ;   0.053  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.610 ;   0.062  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.647 ;   0.037  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.648 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.792 ;   0.144  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.796 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.796 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.852 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.943 ;   0.091  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.055 ;   0.112  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.103 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.103 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.266 ;   0.163  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.270 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.270 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.325 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.429 ;   0.104  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.461 ;   0.032  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.461 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.286 ;   0.825  ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.286 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.297 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.297 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.297 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.652 ;   0.355  ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.657 ;   0.005  ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.657 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.707 ;   0.050  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.809 ;   0.102  ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.894 ;   0.085  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.951 ;   0.057  ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.951 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.951 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -2.090 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.951                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.090 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.195  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756  ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.896       ; 54         ; 0.000  ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238  ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.060       ; 43         ; 0.000  ; 0.112 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362  ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.951   ; 7.195    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.148 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.226 ;   0.078  ; RR ; RE   ; 1      ; R3_X89_Y121_N0_I1                  ; High Speed ; H3                                                                                                                             ;
;   11.321 ;   0.095  ; RR ; RE   ; 1      ; C4_X89_Y122_N0_I19                 ; High Speed ; V4                                                                                                                             ;
;   11.414 ;   0.093  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X89_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.458 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   11.459 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N12               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|datad                      ;
;   11.621 ;   0.162  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|combout                    ;
;   11.625 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22~la_lab/laboutt[9]          ;
;   11.625 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N12               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.686 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X89_Y122_N0_I99             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.751 ;   0.065  ; RR ; RE   ; 1      ; R3_X86_Y122_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   11.837 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y122_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.886 ;   0.049  ; RR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I32             ; High Speed ; leimf0_[4]                                                                                                                     ;
;   11.886 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X87_Y122_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|dataf                      ;
;   11.931 ;   0.045  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|combout                    ;
;   11.935 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72~la_lab/laboutt[16]         ;
;   11.935 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.991 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I106            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.082 ;   0.091  ; RR ; RE   ; 1      ; C4_X87_Y123_N0_I7                  ; High Speed ; V4                                                                                                                             ;
;   12.162 ;   0.080  ; RR ; RE   ; 1      ; R3_X88_Y123_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   12.266 ;   0.104  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I37 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.316 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I31             ; High Speed ; leimf1_[3]                                                                                                                     ;
;   12.315 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N21              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~29|dataf                        ;
;   12.925 ;   0.610  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.925 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.936 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.936 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.936 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.056 ;   0.120  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.056 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.093 ;   0.037  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.093 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.122 ;   0.029  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.122 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.398 ;   0.276  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.403 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.403 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.470 ;   0.067  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.561 ;   0.091  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.653 ;   0.092  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.765 ;   0.112  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.854 ;   0.089  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.893 ;   0.039  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.893 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.040 ;   0.147  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.045 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.045 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.102 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.179 ;   0.077  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.211 ;   0.032  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.211 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.491 ;   0.280  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.495 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.495 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.548 ;   0.053  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.610 ;   0.062  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.647 ;   0.037  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.648 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.792 ;   0.144  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.796 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.796 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.852 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.943 ;   0.091  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.055 ;   0.112  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.103 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.103 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.266 ;   0.163  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.270 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.270 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.325 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.429 ;   0.104  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.461 ;   0.032  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.461 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.286 ;   0.825  ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.286 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.297 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.297 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.297 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.652 ;   0.355  ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.657 ;   0.005  ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.657 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.707 ;   0.050  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.809 ;   0.102  ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.894 ;   0.085  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.951 ;   0.057  ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.951 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.951 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -2.086 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.951                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.086 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.195  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756  ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.896       ; 54         ; 0.000  ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238  ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.060       ; 43         ; 0.000  ; 0.112 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362  ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.951   ; 7.195    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.148 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.226 ;   0.078  ; RR ; RE   ; 1      ; R3_X89_Y121_N0_I1                  ; High Speed ; H3                                                                                                                             ;
;   11.321 ;   0.095  ; RR ; RE   ; 1      ; C4_X89_Y122_N0_I19                 ; High Speed ; V4                                                                                                                             ;
;   11.414 ;   0.093  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X89_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.458 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   11.459 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N12               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|datad                      ;
;   11.621 ;   0.162  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|combout                    ;
;   11.625 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22~la_lab/laboutt[9]          ;
;   11.625 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N12               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.686 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X89_Y122_N0_I99             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.751 ;   0.065  ; RR ; RE   ; 1      ; R3_X86_Y122_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   11.837 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y122_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.886 ;   0.049  ; RR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I32             ; High Speed ; leimf0_[4]                                                                                                                     ;
;   11.886 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X87_Y122_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|dataf                      ;
;   11.931 ;   0.045  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|combout                    ;
;   11.935 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72~la_lab/laboutt[16]         ;
;   11.935 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.991 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I106            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.082 ;   0.091  ; RR ; RE   ; 1      ; C4_X87_Y123_N0_I7                  ; High Speed ; V4                                                                                                                             ;
;   12.162 ;   0.080  ; RR ; RE   ; 1      ; R3_X88_Y123_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   12.266 ;   0.104  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I37 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.316 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I31             ; High Speed ; leimf1_[3]                                                                                                                     ;
;   12.315 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N21              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~29|dataf                        ;
;   12.925 ;   0.610  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.925 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.936 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.936 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.936 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.056 ;   0.120  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.056 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.093 ;   0.037  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.093 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.122 ;   0.029  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.122 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.398 ;   0.276  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.403 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.403 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.470 ;   0.067  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.561 ;   0.091  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.653 ;   0.092  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.765 ;   0.112  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.854 ;   0.089  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.893 ;   0.039  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.893 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.040 ;   0.147  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.045 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.045 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.102 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.179 ;   0.077  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.211 ;   0.032  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.211 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.491 ;   0.280  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.495 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.495 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.548 ;   0.053  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.610 ;   0.062  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.647 ;   0.037  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.648 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.792 ;   0.144  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.796 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.796 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.852 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.943 ;   0.091  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.055 ;   0.112  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.103 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.103 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.266 ;   0.163  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.270 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.270 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.325 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.429 ;   0.104  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.461 ;   0.032  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.461 ;   0.000  ;    ; IC   ; 3      ; MLABCELL_X94_Y124_N33              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|datab                         ;
;   16.286 ;   0.825  ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.286 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.297 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.297 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.297 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.652 ;   0.355  ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.657 ;   0.005  ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.657 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.707 ;   0.050  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.809 ;   0.102  ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.894 ;   0.085  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.951 ;   0.057  ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.951 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.951 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -2.086 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.951                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.086 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.195  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756  ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.896       ; 54         ; 0.000  ; 0.825 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238  ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.060       ; 43         ; 0.000  ; 0.112 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362  ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                           ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756    ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756  ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000  ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.951   ; 7.195    ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238  ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206  ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000  ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063  ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030  ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286  ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004  ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075  ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167  ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005  ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.148 ;   0.067  ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.226 ;   0.078  ; RR ; RE   ; 1      ; R3_X89_Y121_N0_I1                  ; High Speed ; H3                                                                                                                             ;
;   11.321 ;   0.095  ; RR ; RE   ; 1      ; C4_X89_Y122_N0_I19                 ; High Speed ; V4                                                                                                                             ;
;   11.414 ;   0.093  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X89_Y122_N0_I41 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.458 ;   0.044  ; RR ; RE   ; 1      ; LAB_RE_X89_Y122_N0_I21             ; High Speed ; leimdc1_[2]                                                                                                                    ;
;   11.459 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X89_Y122_N12               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|datad                      ;
;   11.621 ;   0.162  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22|combout                    ;
;   11.625 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X89_Y122_N12               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~22~la_lab/laboutt[9]          ;
;   11.625 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X89_Y122_N12               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.686 ;   0.061  ; FR ; RE   ; 2      ; LAB_RE_X89_Y122_N0_I99             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.751 ;   0.065  ; RR ; RE   ; 1      ; R3_X86_Y122_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   11.837 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y122_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.886 ;   0.049  ; RR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I32             ; High Speed ; leimf0_[4]                                                                                                                     ;
;   11.886 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X87_Y122_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|dataf                      ;
;   11.931 ;   0.045  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72|combout                    ;
;   11.935 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~72~la_lab/laboutt[16]         ;
;   11.935 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X87_Y122_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.991 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X87_Y122_N0_I106            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.082 ;   0.091  ; RR ; RE   ; 1      ; C4_X87_Y123_N0_I7                  ; High Speed ; V4                                                                                                                             ;
;   12.162 ;   0.080  ; RR ; RE   ; 1      ; R3_X88_Y123_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   12.266 ;   0.104  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I37 ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.316 ;   0.050  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I31             ; High Speed ; leimf1_[3]                                                                                                                     ;
;   12.315 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N21              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~29|dataf                        ;
;   12.925 ;   0.610  ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.925 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.936 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.936 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.936 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.056 ;   0.120  ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.056 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.093 ;   0.037  ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.093 ;   0.000  ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.122 ;   0.029  ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.122 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.398 ;   0.276  ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.403 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.403 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.470 ;   0.067  ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.561 ;   0.091  ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.653 ;   0.092  ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.765 ;   0.112  ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.854 ;   0.089  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.893 ;   0.039  ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.893 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.040 ;   0.147  ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.045 ;   0.005  ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.045 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.102 ;   0.057  ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.179 ;   0.077  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.211 ;   0.032  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.211 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.491 ;   0.280  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.495 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.495 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.548 ;   0.053  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.610 ;   0.062  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.647 ;   0.037  ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.648 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.792 ;   0.144  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.796 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.796 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.852 ;   0.056  ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.943 ;   0.091  ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.055 ;   0.112  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.103 ;   0.048  ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.103 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.266 ;   0.163  ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.270 ;   0.004  ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.270 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.325 ;   0.055  ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.429 ;   0.104  ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.461 ;   0.032  ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I43             ; High Speed ; leimb[5]                                                                                                                       ;
;   15.461 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~117|datab                         ;
;   16.286 ;   0.825  ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.286 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.297 ;   0.011  ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.297 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.297 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.652 ;   0.355  ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.657 ;   0.005  ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.657 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.707 ;   0.050  ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.809 ;   0.102  ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.894 ;   0.085  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.951 ;   0.057  ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.951 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.951 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+----------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -2.071 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.932                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.071 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.176  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.847       ; 54         ; 0.000 ; 0.802 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.090       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.932   ; 7.176   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.431 ;   0.090 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.465 ;   0.034 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I35             ; High Speed ; leimb[4]                                                                                                                       ;
;   15.465 ;   0.000 ;    ; IC   ; 5      ; MLABCELL_X94_Y124_N24              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~97|datab                          ;
;   16.267 ;   0.802 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.267 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.278 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.278 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.278 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.633 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.638 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.638 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.688 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.790 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.875 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.932 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.932 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.932 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -2.071 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 16.932                                                                                                  ;
; Data Required Time ; 14.861                                                                                                  ;
; Slack              ; -2.071 (VIOLATED)                                                                                       ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.176  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.847       ; 54         ; 0.000 ; 0.802 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.090       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.932   ; 7.176   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.431 ;   0.090 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.465 ;   0.034 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I35             ; High Speed ; leimb[4]                                                                                                                       ;
;   15.465 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N27              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~93|datab                          ;
;   16.267 ;   0.802 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.267 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.278 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.278 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.278 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.633 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.638 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.638 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.688 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.790 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.875 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.932 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.932 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N59                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE|d                      ;
;   16.932 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N59                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.861   ; 0.308   ;    ; uTsu ; 1      ; FF_X95_Y123_N59 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]~DUPLICATE ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -2.067 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.932                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.067 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.176  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.847       ; 54         ; 0.000 ; 0.802 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.090       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.932   ; 7.176   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.431 ;   0.090 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.465 ;   0.034 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I35             ; High Speed ; leimb[4]                                                                                                                       ;
;   15.465 ;   0.000 ;    ; IC   ; 5      ; MLABCELL_X94_Y124_N24              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~97|datab                          ;
;   16.267 ;   0.802 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.267 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.278 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.278 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.278 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.633 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.638 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.638 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.688 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.790 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.875 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.932 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.932 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.932 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -2.067 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 16.932                                                                                        ;
; Data Required Time ; 14.865                                                                                        ;
; Slack              ; -2.067 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.053 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.176  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.756       ; 100        ; 9.756 ; 9.756 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 13    ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 30    ; 3.847       ; 54         ; 0.000 ; 0.802 ;
;    uTco                   ;        ; 1     ; 0.238       ; 3          ; 0.238 ; 0.238 ;
;    Routing Element        ;        ; 61    ; 3.090       ; 43         ; 0.000 ; 0.122 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.362       ; 100        ; 8.362 ; 8.362 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                           ; HS/LP      ; Element                                                                                                                        ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                    ;            ; launch edge time                                                                                                               ;
; 9.756    ; 9.756   ;    ;      ;        ;                                    ;            ; clock path                                                                                                                     ;
;   9.756  ;   9.756 ; R  ;      ;        ;                                    ;            ; clock network delay                                                                                                            ;
;   9.756  ;   0.000 ;    ;      ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]                                         ;
; 16.932   ; 7.176   ;    ;      ;        ;                                    ;            ; data path                                                                                                                      ;
;   9.994  ;   0.238 ; RR ; uTco ; 1      ; FF_X92_Y121_N5                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]|q                                       ;
;   10.200 ;   0.206 ; RR ; CELL ; 3      ; FF_X92_Y121_N5                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|x_regIn1[0]~la_mlab/laboutt[3]                      ;
;   10.200 ;   0.000 ; RF ; RE   ; 1      ; FF_X92_Y121_N5                     ; High Speed ; FF                                                                                                                             ;
;   10.263 ;   0.063 ; FR ; RE   ; 2      ; LAB_RE_X92_Y121_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.335 ;   0.072 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X91_Y121_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.365 ;   0.030 ; RR ; RE   ; 1      ; LAB_RE_X91_Y121_N0_I11             ; High Speed ; leimb[1]                                                                                                                       ;
;   10.365 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X91_Y121_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|datab                                  ;
;   10.651 ;   0.286 ; RR ; CELL ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1|combout                                ;
;   10.655 ;   0.004 ; RR ; CELL ; 4      ; LABCELL_X91_Y121_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~1~la_lab/laboutt[4]                      ;
;   10.655 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X91_Y121_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   10.712 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X91_Y121_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.787 ;   0.075 ; RR ; RE   ; 3      ; R3_X89_Y121_N0_I16                 ; High Speed ; H3                                                                                                                             ;
;   10.865 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y121_N0_I0  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.909 ;   0.044 ; RR ; RE   ; 1      ; LAB_RE_X88_Y121_N0_I4              ; High Speed ; leimdc0_[0]                                                                                                                    ;
;   10.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y121_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|datac                                  ;
;   11.076 ;   0.167 ; RR ; CELL ; 2      ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0|combout                                ;
;   11.081 ;   0.005 ; RR ; CELL ; 26     ; MLABCELL_X88_Y121_N0               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fu|W_X_r1t~0~la_mlab/laboutt[0]                     ;
;   11.081 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y121_N0               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.149 ;   0.068 ; FR ; RE   ; 5      ; LAB_RE_X88_Y121_N0_I90             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.266 ;   0.117 ; RR ; RE   ; 4      ; C4_X88_Y117_N0_I30                 ; High Speed ; V4                                                                                                                             ;
;   11.342 ;   0.076 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I17                 ; High Speed ; H3                                                                                                                             ;
;   11.424 ;   0.082 ; RR ; RE   ; 6      ; LOCAL_INTERCONNECT_X89_Y118_N0_I51 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.462 ;   0.038 ; RR ; RE   ; 1      ; LAB_RE_X89_Y118_N0_I33             ; High Speed ; leime0_[4]                                                                                                                     ;
;   11.462 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X89_Y118_N24               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|datae                       ;
;   11.607 ;   0.145 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1|combout                     ;
;   11.611 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X89_Y118_N24               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~1~la_lab/laboutt[17]          ;
;   11.611 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X89_Y118_N24               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.669 ;   0.058 ; FR ; RE   ; 2      ; LAB_RE_X89_Y118_N0_I107            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.753 ;   0.084 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y118_N0_I4  ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.800 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I8              ; High Speed ; leimf0_[1]                                                                                                                     ;
;   11.800 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X88_Y118_N6               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|dataf                      ;
;   11.845 ;   0.045 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65|combout                    ;
;   11.850 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU_B_in[0]~65~la_mlab/laboutt[4]         ;
;   11.850 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y118_N6               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.901 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X88_Y118_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.963 ;   0.062 ; RR ; RE   ; 1      ; R3_X86_Y118_N0_I18                 ; High Speed ; H3                                                                                                                             ;
;   12.081 ;   0.118 ; RR ; RE   ; 1      ; C4_X88_Y119_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.203 ;   0.122 ; RR ; RE   ; 1      ; C4_X88_Y123_N0_I6                  ; High Speed ; V4                                                                                                                             ;
;   12.302 ;   0.099 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y123_N0_I1  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.341 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I41             ; High Speed ; leime0_[5]                                                                                                                     ;
;   12.341 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y123_N30              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~1|datad                         ;
;   12.941 ;   0.600 ; RF ; CELL ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~93|cout                         ;
;   12.941 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X88_Y123_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.952 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X88_Y123_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   12.952 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X88_Y122_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   12.952 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X88_Y122_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~113|cin                         ;
;   13.072 ;   0.120 ; FF ; CELL ; 1      ; MLABCELL_X88_Y122_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~125|cout                        ;
;   13.072 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N6               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~109|cin                         ;
;   13.109 ;   0.037 ; FR ; CELL ; 1      ; MLABCELL_X88_Y122_N9               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~105|cout                        ;
;   13.109 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X88_Y122_N12              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~121|cin                         ;
;   13.138 ;   0.029 ; RF ; CELL ; 1      ; MLABCELL_X88_Y122_N15              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~117|cout                        ;
;   13.138 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X88_Y122_N18              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~69|cin                          ;
;   13.414 ;   0.276 ; FR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73|sumout                       ;
;   13.419 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X88_Y122_N21              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|exe_stage|ALU|add_0~73~la_mlab/laboutt[15]          ;
;   13.419 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X88_Y122_N21              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.486 ;   0.067 ; FR ; RE   ; 2      ; LAB_RE_X88_Y122_N0_I105            ; High Speed ; LAB_RE                                                                                                                         ;
;   13.577 ;   0.091 ; RR ; RE   ; 1      ; R3_X88_Y122_N0_I7                  ; High Speed ; H3                                                                                                                             ;
;   13.669 ;   0.092 ; RR ; RE   ; 1      ; R6_X91_Y122_N0_I6                  ; High Speed ; H6                                                                                                                             ;
;   13.781 ;   0.112 ; RR ; RE   ; 1      ; C4_X92_Y123_N0_I23                 ; High Speed ; V4                                                                                                                             ;
;   13.870 ;   0.089 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X92_Y123_N0_I8  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.909 ;   0.039 ; RR ; RE   ; 1      ; LAB_RE_X92_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   13.909 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X92_Y123_N48              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|datad                        ;
;   14.056 ;   0.147 ; RR ; CELL ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46|combout                      ;
;   14.061 ;   0.005 ; RR ; CELL ; 2      ; MLABCELL_X92_Y123_N48              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|B_Reg1[0]~46~la_mlab/laboutb[12]          ;
;   14.061 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X92_Y123_N48              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   14.118 ;   0.057 ; FR ; RE   ; 2      ; LAB_RE_X92_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.195 ;   0.077 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I34 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.227 ;   0.032 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I18             ; High Speed ; leima[2]                                                                                                                       ;
;   14.227 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N15               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|dataa              ;
;   14.507 ;   0.280 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13|combout            ;
;   14.511 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~13~la_lab/laboutt[11] ;
;   14.511 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N15               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.564 ;   0.053 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I101            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.626 ;   0.062 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X93_Y123_N0_I27 ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.663 ;   0.037 ; RR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I65             ; High Speed ; leime0_[8]                                                                                                                     ;
;   14.664 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X93_Y123_N48               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|datae              ;
;   14.808 ;   0.144 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14|combout            ;
;   14.812 ;   0.004 ; RR ; CELL ; 2      ; LABCELL_X93_Y123_N48               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~14~la_lab/laboutb[12] ;
;   14.812 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y123_N48               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   14.868 ;   0.056 ; FR ; RE   ; 1      ; LAB_RE_X93_Y123_N0_I122            ; High Speed ; LAB_RE                                                                                                                         ;
;   14.959 ;   0.091 ; RR ; RE   ; 1      ; C4_X93_Y124_N0_I27                 ; High Speed ; V4                                                                                                                             ;
;   15.071 ;   0.112 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X93_Y124_N0_I48 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.119 ;   0.048 ; RR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I13             ; High Speed ; leimdc1_[1]                                                                                                                    ;
;   15.119 ;   0.000 ;    ; IC   ; 1      ; LABCELL_X93_Y124_N6                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|datad                     ;
;   15.282 ;   0.163 ; RR ; CELL ; 2      ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4|combout                   ;
;   15.286 ;   0.004 ; RR ; CELL ; 14     ; LABCELL_X93_Y124_N6                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~4~la_lab/laboutt[4]         ;
;   15.286 ;   0.000 ; RF ; RE   ; 1      ; LABCELL_X93_Y124_N6                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   15.341 ;   0.055 ; FR ; RE   ; 1      ; LAB_RE_X93_Y124_N0_I94             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.431 ;   0.090 ; RR ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y124_N0_I39 ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.465 ;   0.034 ; RR ; RE   ; 2      ; LAB_RE_X94_Y124_N0_I35             ; High Speed ; leimb[4]                                                                                                                       ;
;   15.465 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y124_N27              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~93|datab                          ;
;   16.267 ;   0.802 ; RF ; CELL ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cout                           ;
;   16.267 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y124_N57              ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.278 ;   0.011 ; RR ; RE   ; 1      ; LAB_RE_X94_Y124_N0_I133            ; High Speed ; LAB_RE                                                                                                                         ;
;   16.278 ;   0.000 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I131            ; High Speed ; labnccin                                                                                                                       ;
;   16.278 ;   0.000 ;    ; IC   ; 4      ; MLABCELL_X94_Y123_N0               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~45|cin                            ;
;   16.633 ;   0.355 ; FF ; CELL ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|sumout                         ;
;   16.638 ;   0.005 ; FF ; CELL ; 2      ; MLABCELL_X94_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77~la_mlab/laboutt[3]             ;
;   16.638 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X94_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   16.688 ;   0.050 ; RF ; RE   ; 1      ; LAB_RE_X94_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   16.790 ;   0.102 ; FF ; RE   ; 1      ; R3_X94_Y123_N0_I3                  ; High Speed ; H3                                                                                                                             ;
;   16.875 ;   0.085 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y123_N0_I30 ; High Speed ; LAB_LINE                                                                                                                       ;
;   16.932 ;   0.057 ; FF ; RE   ; 2      ; LAB_RE_X95_Y123_N0_I79             ; High Speed ; leimf1_[9]                                                                                                                     ;
;   16.932 ;   0.000 ;    ; IC   ; 1      ; FF_X95_Y123_N58                    ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]|d                                ;
;   16.932 ;   0.000 ; FF ; CELL ; 1      ; FF_X95_Y123_N58                    ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17]                                  ;
+----------+---------+----+------+--------+------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                               ;
; 14.703   ; 9.703   ;    ;      ;        ;                 ;       ; clock path                                                                                    ;
;   13.362 ;   8.362 ; R  ;      ;        ;                 ;       ; clock network delay                                                                           ;
;   14.703 ;   1.341 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                       ;
; 14.553   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                             ;
; 14.865   ; 0.312   ;    ; uTsu ; 1      ; FF_X95_Y123_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[17] ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


