# Reti_Logiche_project_2022
Implementazione di un componente hardware descritto in VHDL che, serializzando ciascuna delle parole in ingresso in un flusso da singolo bit, applichi il codice convoluzionale 1/2 . Il design deve risultare un buon compromesso tra facilità di manutenzione, leggibilità di codice e prestazioni sotto diversi aspetti
