and r0, r1, r0, asr #31 
eor r2, r2, r0 
mov r0, r2 
bic r1, r0, r2 
