static void
F_1 ( T_1 * V_1 , T_2 * V_2 , T_3 V_3 )
{
T_4 * V_4 ;
T_2 * V_5 ;
V_4 = F_2 ( V_2 , V_6 , V_1 , V_3 , 8 ,
L_1 ) ;
if ( ! V_2 )
return;
V_5 = F_3 ( V_4 , V_7 ) ;
F_4 ( V_5 , V_8 , V_1 , V_3 ,
2 , V_9 ) ;
F_4 ( V_5 , V_10 , V_1 , V_3 ,
2 , V_9 ) ;
V_3 = V_3 + 2 ;
F_4 ( V_5 , V_11 , V_1 , V_3 ,
2 , V_9 ) ;
V_3 = V_3 + 2 ;
F_4 ( V_5 , V_12 , V_1 , V_3 ,
4 , V_9 ) ;
return ;
}
static int
F_5 ( T_1 * V_1 , T_5 * V_13 , T_2 * V_2 , void * T_6 V_14 )
{
T_4 * V_4 = NULL , * V_15 = NULL ;
T_2 * V_16 = NULL , * V_17 = NULL ;
T_7 V_3 = 0 ;
T_8 V_18 = 0 ;
F_6 ( V_13 -> V_19 , V_20 , L_2 ) ;
F_7 ( V_13 -> V_19 , V_21 ) ;
if ( ! V_2 )
return F_8 ( V_1 ) ;
V_4 = F_4 ( V_2 , V_6 , V_1 , 0 , - 1 , V_22 ) ;
V_16 = F_3 ( V_4 , V_23 ) ;
F_4 ( V_16 , V_24 , V_1 , V_3 ,
2 , V_9 ) ;
V_3 = V_3 + 2 ;
F_4 ( V_16 , V_25 , V_1 , V_3 ,
1 , V_9 ) ;
V_3 = V_3 + 1 ;
V_15 = F_4 ( V_16 , V_26 , V_1 ,
V_3 , 1 , V_9 ) ;
V_17 = F_3 ( V_15 , V_27 ) ;
F_4 ( V_17 , V_28 , V_1 , V_3 , 1 , V_9 ) ;
V_3 = V_3 + 1 ;
V_18 = F_9 ( V_1 , V_3 ) ;
switch ( V_18 )
{
case 0x096A :
F_1 ( V_1 , V_2 , V_3 ) ;
break;
default:
break;
}
return F_8 ( V_1 ) ;
}
void
F_10 ( void )
{
static T_9 V_29 [] = {
{ & V_24 ,
{ L_3 , L_4 , V_30 ,
V_31 , NULL , 0x0 , NULL , V_32 } } ,
{ & V_25 ,
{ L_5 , L_6 , V_33 ,
V_31 , NULL , 0x0 , NULL , V_32 } } ,
{ & V_26 ,
{ L_7 , L_8 , V_33 ,
V_31 , NULL , 0x0000 , L_9 , V_32 } } ,
{ & V_28 ,
{ L_10 , L_11 ,
V_34 , 8 , NULL , 0x0080 , L_12 , V_32 }
} ,
{ & V_8 ,
{ L_13 , L_14 ,
V_30 , V_31 , NULL , 0xC000 , NULL , V_32 }
} ,
{ & V_10 ,
{ L_15 , L_16 ,
V_30 , V_31 , NULL , 0x3FFF , NULL , V_32 }
} ,
{ & V_11 ,
{ L_5 , L_17 ,
V_30 , V_31 , NULL , 0x00 , NULL , V_32 }
} ,
{ & V_12 ,
{ L_18 , L_19 , V_30 ,
V_31 , F_11 ( V_35 ) , 0x0 , L_20 , V_32 }
} ,
} ;
static T_3 * V_36 [] = {
& V_23 ,
& V_7 ,
& V_27 ,
} ;
V_6 =
F_12 ( L_21 , L_22
L_23 ,
L_24 ) ;
F_13 ( V_6 , V_29 , F_14 ( V_29 ) ) ;
F_15 ( V_36 , F_14 ( V_36 ) ) ;
}
void
F_16 ( void )
{
T_10 V_37 ;
V_37 = F_17 ( F_5 , V_6 ) ;
F_18 ( L_25 , 0x0027 , V_37 ) ;
}
