# Ejemplo de Timer con Interrupciones en STM32 (Blue Pill) usando libopencm3

Este ejemplo demuestra c贸mo usar el temporizador TIM2 junto con interrupciones (NVIC) para controlar el parpadeo de un LED conectado al pin PC13 de un microcontrolador STM32F103C8T6.

El objetivo es que sirva tanto como ejemplo funcional como material de apoyo para comprender el funcionamiento de los temporizadores, las interrupciones y el NVIC en microcontroladores ARM Cortex-M3.

---

## Tabla de contenidos

* [Objetivo del ejemplo](#objetivo-del-ejemplo)
* [Resumen del funcionamiento](#resumen-del-funcionamiento)
* [Temporizador TIM2](#temporizador-tim2)
* [NVIC y tabla de vectores](#nvic-y-tabla-de-vectores)
* [Relaci贸n con el 8051](#relaci贸n-con-el-8051)
* [C贸digo y conceptos clave](#c贸digo-y-conceptos-clave)
* [Compilaci贸n y grabaci贸n](#compilaci贸n-y-grabaci贸n)
* [Ap茅ndice conceptual](#ap茅ndice-conceptual)

---

## Objetivo del ejemplo

* Configurar el **sistema de reloj** a 72 MHz
* Configurar un **temporizador** para generar una interrupci贸n peri贸dica (cada 500 ms)
* Atender esa interrupci贸n para **alternar el estado del LED**
* Usar el **NVIC** (Nested Vectored Interrupt Controller) para habilitar la interrupci贸n del timer

---

## Resumen del funcionamiento

* Se configura TIM2 para contar pulsos de reloj internos a 10 kHz
* Cuando el contador alcanza el valor definido (5000), se genera una interrupci贸n
* El NVIC gestiona la solicitud de interrupci贸n y transfiere el control al vector `tim2_isr()`
* En el ISR se cambia el estado del LED

---

## Temporizador TIM2

Los temporizadores en STM32 (como TIM2) permiten:

* Generar interrupciones peri贸dicas
* Medir eventos externos
* Generar PWM, entre otras cosas

### Modos comunes de uso:

* **Contador ascendente:** cuenta de 0 hasta un valor (ARR - Auto Reload Register) y genera una interrupci贸n

  >  **驴Qu茅 es ARR?**
  >
  > Es el registro "Auto Reload Register" del timer. Define el valor m谩ximo que alcanza el contador antes de reiniciarse a 0. Cuando el contador llega a ARR, se genera un evento de actualizaci贸n (update event), que puede disparar una interrupci贸n si est谩 habilitada.
* **Contador descendente:** menos com煤n
* **PWM / Input Capture / Output Compare:** no usados en este ejemplo

### Configuraci贸n m铆nima:

1. **Habilitar el reloj del perif茅rico (RCC)**
2. **Configurar prescaler:** divide la frecuencia del sistema
3. **Configurar per铆odo (ARR):** cu谩ndo se dispara la interrupci贸n
4. **Habilitar la interrupci贸n local en el timer**
5. **Habilitar la interrupci贸n global en el NVIC**
6. **Activar el contador**

---

## NVIC y tabla de vectores

El **NVIC** es el componente del Cortex-M3 que se encarga de:

* Detectar y gestionar interrupciones de perif茅ricos
* Priorizar y despachar interrupciones seg煤n su configuraci贸n

### Tabla de vectores

* Est谩 ubicada al inicio de la memoria (generalmente en 0x00000000)
* Contiene punteros a funciones (ISR) para cada interrupci贸n
* Cada perif茅rico tiene una posici贸n fija en la tabla

Por ejemplo:

| Vector | Perif茅rico | Funci贸n ISR esperada  |
| ------ | ---------- | --------------------- |
| ...    | ...        | ...                   |
| 28     | TIM2       | `void tim2_isr(void)` |
| ...    | ...        | ...                   |

La startup o el linker script deben asegurar que estas funciones est茅n bien mapeadas.

---

## Relaci贸n con el 8051

Si trabajaste anteriormente con micro 8051, vale destacar algunas diferencias:

>  **Nota**: El 8051 permite interrupciones anidadas limitadas. Una ISR de prioridad baja puede ser interrumpida por otra de prioridad alta, pero no entre interrupciones del mismo nivel. Esto lo diferencia del Cortex-M3, donde las prioridades son m谩s finas y permiten anidamiento generalizado.

| Concepto                 | 8051                            | Cortex-M3 / STM32                                |
| ------------------------ | ------------------------------- | ------------------------------------------------ |
| N煤mero de interrupciones | 6 (fijas)                       | Decenas (NVIC configurable)                      |
| Prioridades              | B谩sicas (alta/baja)             | Configurables y permiten interrupciones anidadas |
| Vectorizaci贸n            | Salto manual en c贸digo          | Vectorizaci贸n autom谩tica v铆a tabla               |
| ISR nombre               | Predefinido (e.g. `TIMER0_ISR`) | Por convenci贸n (e.g. `tim2_isr`)                 |
| Activaci贸n global        | `EA = 1`                        | Impl铆cita o mediante `cm_enable_interrupts()`    |

---

## C贸digo y conceptos clave

A continuaci贸n se resumen las configuraciones m谩s relevantes del timer y del NVIC, junto con la rutina de interrupci贸n:

```c
// Configuraci贸n de TIM2

rcc_periph_clock_enable(RCC_TIM2);
timer_set_prescaler(TIM2, 7200 - 1); // Divide 72 MHz / 7200 = 10 kHz
timer_set_period(TIM2, 5000 - 1);    // 10 kHz / 5000 = 2 Hz = 500 ms
timer_enable_irq(TIM2, TIM_DIER_UIE); // Habilita interrupci贸n de actualizaci贸n (update)
timer_enable_counter(TIM2);
```

```c
// Habilitaci贸n del vector en NVIC

nvic_enable_irq(NVIC_TIM2_IRQ); // Habilita la interrupci贸n global del TIM2 en el NVIC
```

```c
// ISR (rutina de servicio de interrupci贸n)

void tim2_isr(void) {
    if (timer_get_flag(TIM2, TIM_SR_UIF)) {
        timer_clear_flag(TIM2, TIM_SR_UIF);
        gpio_toggle(GPIOC, GPIO13);
    }
}
```

>  **驴Qu茅 es `TIM_SR_UIF`?**
>
> Es el bit "Update Interrupt Flag" dentro del registro de estado del timer (`TIMx_SR`). Se activa autom谩ticamente cuando el contador llega al valor del registro ARR. Para evitar m煤ltiples disparos de la ISR, es obligatorio borrarlo manualmente dentro de la ISR llamando a `timer_clear_flag()`.

---

## Compilaci贸n y grabaci贸n

Para compilar y grabar el firmware se usan los siguientes comandos:

```bash
make         # Compila el proyecto
make flash   # Graba el binario en la Blue Pill usando OpenOCD
```

Asegurate de tener `arm-none-eabi-gcc`, `make` y `OpenOCD` correctamente instalados.

---

## Notas adicionales

* La llamada a `cm_enable_interrupts()` no es estrictamente necesaria en la mayor铆a de los casos, pero es buena pr谩ctica asegurar que las interrupciones est茅n habilitadas globalmente.

---

## Ap茅ndice conceptual

### 驴Qu茅 significa que las interrupciones sean "anidadas"?

En un Cortex-M3, el NVIC permite que una interrupci贸n en curso sea interrumpida por otra de mayor prioridad. A esto se lo denomina interrupci贸n anidada. El procesador guarda el contexto actual, atiende la nueva ISR, y luego retoma la anterior.

Esto es 煤til para atender eventos cr铆ticos sin demorar, incluso si otra ISR se est谩 ejecutando. El 8051, por ejemplo, solo admite dos niveles de prioridad, y no todos los vectores pueden ser interrumpidos por otros.

### 驴Qu茅 es un "vector de interrupci贸n" y por qu茅 se llama as铆?

Un "vector" en este contexto es una direcci贸n de memoria que indica d贸nde empieza una rutina de atenci贸n a interrupciones (ISR). La "tabla de vectores" es un array ubicado en memoria que contiene punteros a las rutinas de interrupci贸n.

Cuando ocurre una interrupci贸n, el hardware consulta esa tabla y salta autom谩ticamente a la direcci贸n correspondiente. Este mecanismo evita tener que hacer verificaciones manuales, y se lo denomina vectorizaci贸n autom谩tica.

El t茅rmino "vector" proviene de la idea de apuntar o direccionar algo, como en matem谩tica o f铆sica: un vector tiene direcci贸n. Aqu铆, tambi茅n: apunta a c贸digo ejecutable.

