> 本文内容由[Intel Core i3處理器列表](https://zh.wikipedia.org/wiki/Intel_Core_i3處理器列表)转换而来。


**[Intel](https://zh.wikipedia.org/wiki/Intel "wikilink") [Core i3](https://zh.wikipedia.org/wiki/Core_i3 "wikilink")** 是「Core i品牌」四個子系列之一。

從[Sandy Bridge微架構開始](../Page/Sandy_Bridge微架構.md "wikilink")，Intel把微架構和代號改成相同名字。

## 桌上型處理器

### [Westmere微架構](https://zh.wikipedia.org/wiki/Westmere微架構 "wikilink")

#### "Clarkdale" (32 nm)

| 型號          | s-Spec 代號  | 核心/執行緒 | 時脈頻率              | 快取       | 記憶體控制器 | 匯流排介面                                                          | TDP         | 插槽   | 出品日期                                       |
| ----------- | ---------- | ------ | ----------------- | -------- | ------ | -------------------------------------------------------------- | ----------- | ---- | ------------------------------------------ |
| L2          | L3         |        |                   |          |        |                                                                |             |      |                                            |
| Core i3-530 | SLBX7 (K0) | 2 / 4  | 2.93 GHz (133×22) | 2×256 KB | 4 MB   | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 2.5GT/s DMI | 73 W | [LGA 1156](../Page/LGA_1156.md "wikilink") |
| Core i3-540 | SLBTD (K0) | 2 / 4  | 3.06 GHz (133×23) | 2×256 KB | 4 MB   | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 2.5GT/s DMI | 73 W | [LGA 1156](../Page/LGA_1156.md "wikilink") |
| Core i3-550 | SLBUD (K0) | 2 / 4  | 3.20 GHz (133×24) | 2×256 KB | 4 MB   | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 2.5GT/s DMI | 73 W | [LGA 1156](../Page/LGA_1156.md "wikilink") |
| Core i3-560 | SLBY2 (K0) | 2 / 4  | 3.33 GHz (133×25) | 2×256 KB | 4 MB   | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 2.5GT/s DMI | 73 W | [LGA 1156](../Page/LGA_1156.md "wikilink") |

### [Sandy Bridge微架構](../Page/Sandy_Bridge微架構.md "wikilink")

#### "Sandy Bridge" (32 nm)

| 型號            | s-Spec 代號  | 核心/執行緒 | 時脈頻率    | 快取       | 顯示晶片 | 記憶體控制器           | TDP                                                            | 插槽   | 出品日期                                                          |
| ------------- | ---------- | ------ | ------- | -------- | ---- | ---------------- | -------------------------------------------------------------- | ---- | ------------------------------------------------------------- |
| L2            | L3         |        |         |          |      |                  |                                                                |      |                                                               |
| Core i3-2100  | SR05C (Q0) | 2 / 4  | 3.1 GHz | 2×256 KB | 3 MB | HD Graphics 2000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 65 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2102  | SR05D (Q0) | 2 / 4  | 3.1 GHz | 2×256 KB | 3 MB | HD Graphics 2000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 65 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2105  | SR0BA (J1) | 2 / 4  | 3.1 GHz | 2×256 KB | 3 MB | HD Graphics 3000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 65 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2120  | SR05Y (Q0) | 2 / 4  | 3.3 GHz | 2×256 KB | 3 MB | HD Graphics 2000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 65 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2125  | SR0AY (J1) | 2 / 4  | 3.3 GHz | 2×256 KB | 3 MB | HD Graphics 3000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 65 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2130  | SR05W (Q0) | 2 / 4  | 3.4 GHz | 2×256 KB | 3 MB | HD Graphics 2000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 65 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2100T | SR05Z (Q0) | 2 / 4  | 2.5 GHz | 2×256 KB | 3 MB | HD Graphics 2000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 35 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-2120T | SR060 (Q0) | 2 / 4  | 2.6 GHz | 2×256 KB | 3 MB | HD Graphics 2000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1333 MHz | 35 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |

### [Ivy Bridge微架構](../Page/Ivy_Bridge微架構.md "wikilink")

#### "Ivy Bridge" (22 nm)

| 型號            | s-Spec 代號  | 核心/執行緒 | 時脈頻率    | 快取       | 顯示晶片 | 記憶體控制器           | TDP                                                            | 插槽   | 出品日期                                                          |
| ------------- | ---------- | ------ | ------- | -------- | ---- | ---------------- | -------------------------------------------------------------- | ---- | ------------------------------------------------------------- |
| L2            | L3         |        |         |          |      |                  |                                                                |      |                                                               |
| Core i3-3210  | SR0YY (P0) | 2 / 4  | 3.2 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 55 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3220  | SR0RG (L1) | 2 / 4  | 3.3 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 55 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3225  | SR0RF (L1) | 2 / 4  | 3.3 GHz | 2×256 KB | 3 MB | HD Graphics 4000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 55 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3240  | SR0RH (L1) | 2 / 4  | 3.4 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 55 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3245  | SR0YL (L1) | 2 / 4  | 3.4 GHz | 2×256 KB | 3 MB | HD Graphics 4000 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 55 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3250  | SR0YX (L1) | 2 / 4  | 3.5 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 55 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3220T | SR0RE (L1) | 2 / 4  | 2.8 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3240T | SR0RK (L1) | 2 / 4  | 2.9 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |
| Core i3-3250T | SR0YW (L1) | 2 / 4  | 3.0 GHz | 2×256 KB | 3 MB | HD Graphics 2500 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1155](https://zh.wikipedia.org/wiki/LGA_1155 "wikilink") |

### [Haswell微架構](../Page/Haswell微架構.md "wikilink")

#### "Haswell-DT" (22 nm)

| 型號             | s-Spec 代號  | 核心/執行緒 | 時脈頻率    | 快取       | 顯示晶片 | 記憶體控制器           | TDP                                                            | 插槽   | 出品日期                                       |
| -------------- | ---------- | ------ | ------- | -------- | ---- | ---------------- | -------------------------------------------------------------- | ---- | ------------------------------------------ |
| L2             | L3         |        |         |          |      |                  |                                                                |      |                                            |
| Core i3-4130   | SR1NP (C0) | 2 / 4  | 3.4 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4150   | SR1PJ (C0) | 2 / 4  | 3.5 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4160   | SR1PK (C0) | 2 / 4  | 3.6 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4170   | SR1PL (C0) | 2 / 4  | 3.7 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4330   | SR1NM (C0) | 2 / 4  | 3.5 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4340   | SR1NL (C0) | 2 / 4  | 3.6 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4350   | SR1PF (C0) | 2 / 4  | 3.6 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4360   | SR1PC (C0) | 2 / 4  | 3.7 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4370   | SR1PD (C0) | 2 / 4  | 3.8 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 54 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4130T  | SR1NN (C0) | 2 / 4  | 2.9 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4150T  | SR1PG (C0) | 2 / 4  | 3.0 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4160T  | SR1PH (C0) | 2 / 4  | 3.1 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4170T  | SR1TC (C0) | 2 / 4  | 3.2 GHz | 2×256 KB | 3 MB | HD Graphics 4400 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4330T  | SR1NK (C0) | 2 / 4  | 3.0 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4350T  | SR1PA (C0) | 2 / 4  | 3.1 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4360T  | SR1PB (C0) | 2 / 4  | 3.2 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4370T  | SR1TB (C0) | 2 / 4  | 3.3 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4330TE | SR180 (C0) | 2 / 4  | 2.4 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |
| Core i3-4340TE | SR1T5 (C0) | 2 / 4  | 2.6 GHz | 2×256 KB | 4 MB | HD Graphics 4600 | [DDR3](https://zh.wikipedia.org/wiki/DDR3 "wikilink")-1600 MHz | 35 W | [LGA 1150](../Page/LGA_1150.md "wikilink") |

### [Skylake微架構](../Page/Skylake微架構.md "wikilink")

#### "Skylake-S" (14 nm)

| 型號             | s-Spec 代號  | 核心/執行緒 | 時脈頻率    | 快取       | 顯示晶片 | 記憶體控制器          | TDP                                                                                                                               | 插槽   | 出品日期                                       |
| -------------- | ---------- | ------ | ------- | -------- | ---- | --------------- | --------------------------------------------------------------------------------------------------------------------------------- | ---- | ------------------------------------------ |
| L2             | L3         |        |         |          |      |                 |                                                                                                                                   |      |                                            |
| Core i3-6098P  | SR2NN (R0) | 2 / 4  | 3.6 GHz | 2×256 KB | 3 MB | HD Graphics 510 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 54 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-6100   | SR2HG (S0) | 2 / 4  | 3.7 GHz | 2×256 KB | 3 MB | HD Graphics 530 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 51 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-6300   | SR2HA (S0) | 2 / 4  | 3.8 GHz | 2×256 KB | 4 MB | HD Graphics 530 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 51 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-6320   | SR2H9 (S0) | 2 / 4  | 3.9 GHz | 2×256 KB | 4 MB | HD Graphics 530 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 51 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-6100T  | SR2HE (S0) | 2 / 4  | 3.2 GHz | 2×256 KB | 3 MB | HD Graphics 530 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 35 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-6300T  | SR2HD (S0) | 2 / 4  | 3.3 GHz | 2×256 KB | 4 MB | HD Graphics 530 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 35 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-6100TE | SR2LS (R0) | 2 / 4  | 2.3 GHz | 2×256 KB | 4 MB | HD Graphics 530 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 35 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |

### [Kaby Lake微架構](../Page/Kaby_Lake微架構.md "wikilink")

#### "Kaby Lake-S" (14 nm)

| 型號             | s-Spec 代號  | 核心/執行緒 | 時脈頻率    | 快取       | 顯示晶片 | 記憶體控制器          | TDP                                                                                                                               | 插槽   | 出品日期                                       |
| -------------- | ---------- | ------ | ------- | -------- | ---- | --------------- | --------------------------------------------------------------------------------------------------------------------------------- | ---- | ------------------------------------------ |
| L2             | L3         |        |         |          |      |                 |                                                                                                                                   |      |                                            |
| Core i3-7100   | SR359 (S0) | 2 / 4  | 3.9 GHz | 2×256 KB | 3 MB | HD Graphics 610 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2400 MHz | 54 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7300   | SR35C (S0) | 2 / 4  | 4.0 GHz | 2×256 KB | 4 MB | HD Graphics 630 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 51 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7320   | SR358 (S0) | 2 / 4  | 4.1 GHz | 2×256 KB | 4 MB | HD Graphics 630 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 51 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7101E  | SR32Z (B0) | 2 / 4  | 3.9 GHz | 2×256 KB | 3 MB | HD Graphics 630 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2400 MHz | 51 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7100T  | SR35P (S0) | 2 / 4  | 3.4 GHz | 2×256 KB | 3 MB | HD Graphics 630 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2400 MHz | 35 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7300T  | SR35M (S0) | 2 / 4  | 3.5 GHz | 2×256 KB | 4 MB | HD Graphics 630 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2400 MHz | 35 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7101TE | SR374 (B0) | 2 / 4  | 3.4 GHz | 2×256 KB | 3 MB | HD Graphics 610 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2400 MHz | 35 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |
| Core i3-7350K  | SR35B (S0) | 2 / 4  | 4.2 GHz | 2×256 KB | 4 MB | HD Graphics 630 | [DDR3L](https://zh.wikipedia.org/wiki/DDR3L "wikilink")-1600 MHz / [DDR4](https://zh.wikipedia.org/wiki/DDR4 "wikilink")-2133 MHz | 60 W | [LGA 1151](../Page/LGA_1151.md "wikilink") |

## 移動型處理器

### [Westmere microarchitecture (1st generation)](https://zh.wikipedia.org/wiki/Westmere_\(microarchitecture\) "wikilink")

#### "[Arrandale](https://zh.wikipedia.org/wiki/Arrandale_\(microprocessor\) "wikilink")" ([MCP](https://zh.wikipedia.org/wiki/Multi-chip_package "wikilink"), 32 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-Threading](https://zh.wikipedia.org/wiki/Hyper-Threading "wikilink"), [Smart Cache](https://zh.wikipedia.org/wiki/Smart_Cache "wikilink").*
  - Core i3-330E has support for ECC memory and PCI express port bifurcation.
  - [FSB](https://zh.wikipedia.org/wiki/Front-side_bus "wikilink") has been replaced with [DMI](https://zh.wikipedia.org/wiki/Direct_Media_Interface "wikilink").
  - Contains 45 nm "Ironlake" [GPU](https://zh.wikipedia.org/wiki/graphics_processing_unit "wikilink").
  - Transistors: 382 million
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: 81 mm²
  - Integrated [Intel HD Graphics](../Page/Intel_HD_Graphics.md "wikilink") ([Ironlake](https://zh.wikipedia.org/wiki/Comparison_of_Intel_graphics_processing_units#Intel_HD_Graphics "wikilink"))
  - Graphics and Integrated Memory Controller transistors: 177 million
  - Graphics and Integrated Memory Controller die size: 114 mm²
  - [Stepping](https://zh.wikipedia.org/wiki/Stepping_\(version_numbers\) "wikilink"): C2, K0

### [Sandy Bridge microarchitecture (2nd generation)](https://zh.wikipedia.org/wiki/Sandy_Bridge "wikilink")

#### "Sandy Bridge" (32 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), Smart Cache, [Intel Insider](https://zh.wikipedia.org/wiki/Intel_Insider "wikilink").*
  - Core i3-2310E, Core i3-2340UE have support for ECC memory.
  - Core i3-2310E, Core i3-2330E and Core i3-2340UE do not have support for *[Intel Insider](https://zh.wikipedia.org/wiki/Intel_Insider "wikilink")*
  - Transistors: 624 million
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: 149 mm²

### [Ivy Bridge microarchitecture (3rd generation)](https://zh.wikipedia.org/wiki/Ivy_Bridge_\(microarchitecture\) "wikilink")

#### "Ivy Bridge" (22 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), Smart Cache, [Intel Insider](https://zh.wikipedia.org/wiki/Intel_Insider "wikilink").*
  - Core i3-3120ME, i3-3217UE have support for ECC memory.
  - Core i3-3120ME, i3-3217UE do not have support for *[Intel Insider](https://zh.wikipedia.org/wiki/Intel_Insider "wikilink").*
  - Core i3-3229Y supports *[AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink")*.
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: 94 mm²

### [Haswell microarchitecture (4th generation)](https://zh.wikipedia.org/wiki/Haswell_\(microarchitecture\) "wikilink")

#### "Haswell-MB" (22 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), Smart Cache.*

#### "Haswell-ULT" ([SiP](https://zh.wikipedia.org/wiki/system_in_package "wikilink"), 22 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache.*
  - Core i3-4010U and higher also support *[Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink")*
  - Transistors: 1.3 billion
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: 181 mm²

#### "Haswell-ULX" ([SiP](https://zh.wikipedia.org/wiki/system_in_package "wikilink"), 22 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache.*
  - Transistors: 1.3 billion
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: 181 mm²

#### "Haswell-H" (22 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), Smart Cache.*
  - Transistors: 1.3 billion
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: 181 mm²
  - Embedded models support ECC memory

### [Broadwell microarchitecture (5th generation)](https://zh.wikipedia.org/wiki/Broadwell_\(microarchitecture\) "wikilink")

#### "Broadwell-U" (14 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache*, and [configurable TDP](https://zh.wikipedia.org/wiki/configurable_TDP "wikilink") (cTDP) down

### [Skylake microarchitecture (6th generation)](https://zh.wikipedia.org/wiki/Skylake_\(microarchitecture\) "wikilink")

#### "Skylake-H" (14 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache.*
  - Transistors: TBD
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: TBD
  - Embedded models support ECC memory

#### "Skylake-U" (14 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache*, and [configurable TDP](https://zh.wikipedia.org/wiki/configurable_TDP "wikilink") (cTDP) down (except 6006U)

### [Kaby Lake microarchitecture (7th generation)](https://zh.wikipedia.org/wiki/Kaby_Lake "wikilink")

#### "Kaby Lake-H" (14 nm)

  - All models support: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), [SGX](https://zh.wikipedia.org/wiki/Software_Guard_Extensions "wikilink"), [MPX](https://zh.wikipedia.org/wiki/Intel_MPX "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache.*
  - Transistors: TBD
  - [Die](https://zh.wikipedia.org/wiki/Die_\(integrated_circuit\) "wikilink") size: TBD
  - Embedded models support ECC memory

#### "Kaby Lake-U" (14 nm)

  - 全系列支援指令: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), [SGX](https://zh.wikipedia.org/wiki/Software_Guard_Extensions "wikilink"), [MPX](https://zh.wikipedia.org/wiki/Intel_MPX "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink"), [Hyper-threading](https://zh.wikipedia.org/wiki/Hyper-threading "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), [Smart Cache](https://zh.wikipedia.org/wiki/Smart_Cache "wikilink")*, and [configurable TDP](https://zh.wikipedia.org/wiki/configurable_TDP "wikilink") (cTDP) down.

#### "Coffee Lake-S" (14 nm)

  - 全系列支援指令: *[MMX](https://zh.wikipedia.org/wiki/MMX_\(instruction_set\) "wikilink"), [SSE](https://zh.wikipedia.org/wiki/Streaming_SIMD_Extensions "wikilink"), [SSE2](../Page/SSE2.md "wikilink"), [SSE3](../Page/SSE3.md "wikilink"), [SSSE3](../Page/SSSE3.md "wikilink"), [SSE4.1](https://zh.wikipedia.org/wiki/SSE4.1 "wikilink"), [SSE4.2](https://zh.wikipedia.org/wiki/SSE4.2 "wikilink"), [AVX](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions "wikilink"), [AVX2](https://zh.wikipedia.org/wiki/Advanced_Vector_Extensions_2 "wikilink"), [FMA3](https://zh.wikipedia.org/wiki/FMA3 "wikilink"), Enhanced Intel [SpeedStep](../Page/SpeedStep.md "wikilink") Technology (EIST), [Intel 64](https://zh.wikipedia.org/wiki/Intel_64 "wikilink"), XD bit (an [NX bit](https://zh.wikipedia.org/wiki/NX_bit "wikilink") implementation), [Intel VT-x](https://zh.wikipedia.org/wiki/Intel_VT-x "wikilink"), [Intel VT-d](https://zh.wikipedia.org/wiki/Intel_VT-d "wikilink"), [Intel SGX](https://zh.wikipedia.org/wiki/Intel_SGX "wikilink"), [Intel MPX](https://zh.wikipedia.org/wiki/Intel_MPX "wikilink"), [AES-NI](https://zh.wikipedia.org/wiki/AES_instruction_set "wikilink"), Smart Cache.*
  - Embedded models also support [ECC memory](https://zh.wikipedia.org/wiki/ECC_memory "wikilink").

## 外部連結

  - [Intel 產品規格資料庫](http://ark.intel.com/)

[Category:Intel_x86處理器](https://zh.wikipedia.org/wiki/Category:Intel_x86處理器 "wikilink") [Category:Intel處理器列表](https://zh.wikipedia.org/wiki/Category:Intel處理器列表 "wikilink")