# üîê Projet FPGA - S√©curit√© & Cryptographie ECG

*Ce projet a pour but de concevoir et compl√©ter des outils de cryptage utilisant l‚Äôalgorithme **ASCON-128** pour chiffrer, d√©chiffrer et analyser une trace ECG (√©lectrocardiogramme). L‚Äôimpl√©mentation est r√©alis√©e sur une carte **FPGA PYNQ-Z2**, et une **API Python** permet de piloter l‚Äôensemble du syst√®me.*

---

## üë• Collaborateurs

- Hugo **CELARIE**  
- Pablo **COLIN**

---

## üóÇÔ∏è Organisation

L'API est compos√©e de **trois programmes Python** et d‚Äôun fichier **`.log`** :

- Le fichier **`.log`** contient un historique des actions men√©es.
- **`ascon_pcsn.py`** contient des fonctions permettant de **crypter** et **d√©crypter** une trace ECG avec **ASCON-128**.
- **`fpga.py`** contient une classe `FPGA` avec des fonctions associ√©es, ainsi qu‚Äôune fonction pour lire les fichiers `.csv` et stocker les donn√©es de mani√®re exploitable.
- **`main.py`** contient les fonctions pour **afficher** et **d√©tecter les pics PQRST** sur la trace ECG.

---

## ‚öôÔ∏è Manuel d'Utilisation

### ‚úÖ Pr√©requis

Avant de d√©marrer, vous devez disposer des √©l√©ments suivants :

- **Python ‚â• 3.13** (utilisation d‚Äôun environnement virtuel recommand√©e)
- **Carte FPGA PYNQ-Z2**
- **Outil de synth√®se et de programmation** compatible, tel que **Xilinx Vivado 2024.1**
- **Module UART** recommand√© : `Digilent Pmod USBUART`
- Une trace ECG :
  - En **hexad√©cimal**
  - Plac√©e dans la **premi√®re colonne** d‚Äôun fichier `.csv`
  - D‚Äôune longueur maximale de **362 caract√®res hexad√©cimaux** (soit 181 octets)
  - Si la trace est plus longue, poursuivre sur la **ligne suivante**, dans la m√™me colonne, en compl√©tant avec des `0` si n√©cessaire

---

### üîß Mise en Place

1. **Branchement mat√©riel :**
   - Connecter le **Pmod USBUART** √† la carte FPGA sur les broches **PMODA (1 √† 6)**
   - Brancher la carte FPGA et le module UART √† votre ordinateur

2. **Impl√©mentation FPGA :**
   - Ouvrir le projet dans **Vivado 2024.1**
   - Importer les fichiers `.sv` et `.xdc`
   - Synth√©tiser le projet et programmer la carte PYNQ-Z2 :
     - Dans Vivado :
       1. Pour g√©n√©rer un bitstream : cliquez sur `Generate Bitstream` ‚Üí `Open Target` ‚Üí `Auto Connect`
       2. Cliquez sur `Program Device` ‚Üí **S√©lectionner la carte**

3. **V√©rification du baud rate :**
   - L‚ÄôUART communique √† un baud rate de `115200 bit/s`. V√©rifiez que les 3 LED vertes (LED0, LED1 et LED2) sont bien **allum√©es**.  
     Si ce n‚Äôest pas le cas, mettez les 2 switchs (SW0 et SW1) √† l‚Äô√©tat **bas**.

4. **Lancement de l‚Äôenvironnement Python :**
   - Assurez-vous que toutes les d√©pendances sont install√©es
   - Lancez le script principal

5. **En cas d'erreur :**
   - Lancez les autres fichiers `.py` manuellement pour identifier l'origine du probl√®me
   - V√©rifiez les versions des biblioth√®ques install√©es

---

## üåê Utilisation de l‚ÄôAPI

L‚ÄôAPI est accessible directement en ex√©cutant le fichier `main.py`.

‚úÖ **Avant de lancer le programme**, assurez-vous que :
- L‚Äôimpl√©mentation mat√©rielle sur la carte **FPGA PYNQ-Z2** est correctement programm√©e
- Le module **USB-UART** est bien connect√© √† la carte et √† l‚Äôordinateur

---

### ‚öôÔ∏è Fonctionnement G√©n√©ral

Le script principal ex√©cute deux fonctions :

- `init_ascon()` : initialise les param√®tres de cryptage (cl√©, nonce, donn√©es associ√©es)
- `init_graph()` : r√©cup√®re, chiffre, d√©chiffre et affiche dynamiquement les signaux ECG

---

### üìä Affichage Graphique

La fonction `init_graph()` lit les traces ECG √† partir d‚Äôun fichier `.csv` et les affiche dynamiquement **en temps r√©el** sous forme de **deux courbes c√¥te √† c√¥te** (reli√©es entre elles) :

- **ECG original** (non chiffr√©)
- **ECG d√©chiffr√©** (apr√®s chiffrement et d√©chiffrement ASCON)

Des points color√©s indiquent les diff√©rentes ondes **PQRST** du signal :

| Onde | Couleur   |
|------|-----------|
| P    | üîµ Bleu    |
| Q    | üü¶ Cyan    |
| R    | üü¢ Vert    |
| S    | üü£ Magenta |
| T    | üü° Jaune   |

---

### üñ•Ô∏è Affichage Terminal

Dans le terminal, vous verrez les √©changes entre le programme Python et la carte FPGA :

- Apr√®s chaque envoi d‚Äôun param√®tre, la carte renvoie **`OK\n`**
- Les donn√©es envoy√©es sont affich√©es :
  - En **hexad√©cimal** : apr√®s `Sent:`
  - En **commande brute** : apr√®s `message: b'...'`

---

### üîß Modifier les Param√®tres de Cryptage

Les param√®tres de cryptage sont configur√©s dans la fonction `init_ascon()` :

| Param√®tre        | Type  | Description |
|------------------|-------|-------------|
| `key_hexa`       | `str` | Cl√© de chiffrement (16 octets en hexad√©cimal) |
| `nonce_hexa`     | `str` | Nonce ASCON (16 octets en hexad√©cimal) |
| `associateddata` | `str` | Donn√©es associ√©es (6 octets en hexad√©cimal) |
| `chemin_fichier` | `str` | Chemin relatif vers le fichier `.csv` contenant les traces ECG |
| `nom_colonne`    | `str` | Nom de la colonne contenant les donn√©es ECG dans le fichier |
| `port`           | `str` | Port UART utilis√© (ex. : `"COM5"` ou `"ttyUSB0"`). Si `None`, le port est d√©tect√© automatiquement. Si le port est marqu√© comme occup√©, d√©branchez et rebranchez l‚ÄôUART. |

---

## üßæ Log


---

## üìö R√©f√©rences

1. [Manuel utilisateur de la PYNQ-Z2](https://www.mouser.com/datasheet/2/744/pynqz2_user_manual_v1_0-1525725.pdf)  
2. [Fiche technique - Digilent Pmod USBUART](https://digilent.com/reference/_media/pmod:pmod:pmodusbuart_rm.pdf)  
3. [Article sur l‚Äôalgorithme ASCON - J3EA](https://www.j3ea.org/articles/j3ea/pdf/2022/01/j3ea221004.pdf)  
4. [Xilinx Vivado Design Suite](https://www.amd.com/fr/products/software/adaptive-socs-and-fpgas/vivado.html)

---