{
    "got": 9,
    "cold": 6.5,
    "sweet": 7.5,
    "rate_count": 2,
    "courseInfo": {
        "id": "10595",
        "系所名稱": "電機系 EE",
        "系號": "E2",
        "選課序號": "E2147",
        "課程碼": "E242700",
        "分班碼": "",
        "班別": "",
        "年級": "3",
        "類別": "講義",
        "組別": null,
        "英語授課": "N",
        "課程名稱": "ＶＬＳＩ系統設計",
        "選必修": "選修",
        "學分": 3,
        "老師": "李昆忠",
        "已選課人數": 0,
        "餘額": 70,
        "時間": "[1]7~9 ",
        "教室": "電機系館 92171",
        "備註": "二三四年級合班",
        "限選條件": "",
        "業界參與": "否",
        "屬性碼": "EE5650",
        "跨領域學分學程": "",
        "Moocs": "否",
        "updateTime": null,
        "comment_num": 1,
        "remain_update_time": "2022-06-26T16:12:16.000Z",
        "count": 111,
        "admit": null,
        "comment": 2,
        "course_style": 0,
        "report_hw": 0,
        "score_style": 0,
        "semester": null
    },
    "comment": [
        {
            "id": 8808,
            "comment": "這堂課老師會從頭教verilog，所以以前沒學過也沒關係，不太會有影響，但就是要好好完成作業。\n上課的形式是用投影片，會上傳到moodle。\n作業的話我們當初有6個，但第6個可交可不交，全部都是verilog的撰寫。老師所公布的作業，都是只有一份文件說明而已，所有的電路檔、測試檔以及測試資料，全都要自己撰寫、設計。\nfinal project可以算是作業5,6的延伸，作業5是使用verilog以behavioral的方式撰寫non-pipeline CPU，這個可以參考老師的上課講義，不會太困難，作業6則是用可合成的語法寫出non-pipeline CPU，我是按照計算機組織的那個架構來寫的。最後的final project，是分組合作來完成的，用可合成的方式來撰寫pipeine CPU，我們這組是參考計算機組織的架構再稍微修改而來的，所以建議要修過計算機組織或者對於CPU有一定的了解再來修這堂課。當時final project的繳交期限是學期結束後一個星期，我們也真的是學期結束後才開始做，包括寫verilog、合成、報告、ppt，全都在一個星期內搞定。所以對於學期末其他科目來說，沒有什麼壓力。\n考試的話是簡答題，有部分是手寫verilog，然後期末考會包含期中考的內容，所以在考期末考之前，老師會發回期中考的考卷讓我們複習，而考題就會出現類似期中考的題目。",
            "semester": "109-1"
        },
        {
            "id": 3802,
            "comment": "上課都適用ppt來上，主要是做作業比較花時間，大概會有5~6個作業，然後期末會讓大家分組（3~4人）寫一個pipeline CPU，如果邏輯設計和計算機組織有好好學的話基本上不會太難。\n考試的話則是期中一次，期末則是看大家期中有沒有表現好，沒有考很好的話就會再考一次讓大家衝分數，題目的概念和其中幾乎一樣，所以還算好考。\n本課最大挑戰就是作業和期末project，寫verilog還挺花時間的，但是做完的成就感也會很大，可以參考一下。",
            "semester": "107-1"
        }
    ],
    "rates": [
        {
            "id": 1221,
            "got": 8,
            "sweet": 7,
            "cold": 5,
            "user_id": 2017,
            "post_id": 3802,
            "course_name": "ＶＬＳＩ系統設計",
            "teacher": "李昆忠",
            "like": 0,
            "dislike": 0,
            "give": 1,
            "recommand": 1,
            "hard": 1
        },
        {
            "id": 6021,
            "got": 10,
            "sweet": 8,
            "cold": 8,
            "user_id": 8287,
            "post_id": 8808,
            "course_name": "ＶＬＳＩ系統設計",
            "teacher": "李昆忠",
            "like": 0,
            "dislike": 0,
            "give": 1,
            "recommand": 1,
            "hard": 1
        }
    ],
    "courserate_id": 0
}