dyVerilog设计手册
=================

功能介绍
--------

dyVerilog是基于python的硬件描述与仿真软件。它提供以下基本功能：

* 设计硬件结构模型
* 进行硬件仿真

它的特点是：

* 能够从行为级到功能级描述硬件。

硬件描述
~~~~~~~~

dyVerilog 中基本的硬件结构是模块(module)、端口(port)、线(net)。
模块是基本的功能描述单元。它通过端口与外部连接。端口与端口通过线互连。

它支持硬件的几个特点：
1. 延时
   dyVerilog的延时是设置模块和线的delay值实现。
   
2. 并行
   并行实现的机制是模块进行功能仿真并将仿真结果传递到端口，完成所有的模块功能仿真之后，线将连接的驱动端口的值传递给负载端口。如果模块中有子模块，先进行子模块仿真，最后才传递端口值。

硬件仿真
~~~~~~~~

dyVerilog 通过nose插件进行仿真。因为nose是单元测试插件，所以仿真过程可以同时完成测试。

仿真的特点是：

1. 支持交互式
2. 支持

软件结构
--------

硬件描述
~~~~~~~~

**模块**

模块分为两种：结构模块和功能模块。结构模块是用来设计整个器件的层次结构；功能模块实现具体的功能。
结构模块基本结构包括端口，子模块，连接线（暂无）。功能模块基本结构包括端口和逻辑。

软件设计
----------


或者调用模块和线时，

Next :
* 增加名称。为了便于在仿真过程中，实时监控节点值。
  fsdb文件格式。
  不加名称，也可以显示节点值。
  如果不命名，如何区别变量名？
* 调试方法。中断调试？步进调试？输入中间结果。则不需要变量命名。也是软件仿真的特点。
  交互式调试！！！！
