Classic Timing Analyzer report for MiniProjet
Mon Sep 07 08:11:26 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk_I'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                      ;
+------------------------------+-------+---------------+----------------------------------+------------------------------------+------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                               ; To                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------------------------+------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 11.479 ns                        ; compteur_bcd:U1_cpt|Cpt_interne[2] ; led_bcd[2]             ; Clk_I      ; --       ; 0            ;
; Clock Setup: 'Clk_I'         ; N/A   ; None          ; 234.96 MHz ( period = 4.256 ns ) ; diviseur:U0_div|cpt[14]            ; diviseur:U0_div|clk_Oo ; Clk_I      ; Clk_I    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                    ;                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------------------------+------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk_I           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk_I'                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 234.96 MHz ( period = 4.256 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 239.18 MHz ( period = 4.181 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.732 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 243.31 MHz ( period = 4.110 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.890 ns                ;
; N/A                                     ; 244.44 MHz ( period = 4.091 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.642 ns                ;
; N/A                                     ; 244.98 MHz ( period = 4.082 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.627 ns                ;
; N/A                                     ; 247.10 MHz ( period = 4.047 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 250.82 MHz ( period = 3.987 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.527 ns                ;
; N/A                                     ; 251.57 MHz ( period = 3.975 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 252.97 MHz ( period = 3.953 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.49 MHz ( period = 3.945 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 253.94 MHz ( period = 3.938 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 257.67 MHz ( period = 3.881 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.426 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.03 MHz ( period = 3.831 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.616 ns                ;
; N/A                                     ; 261.23 MHz ( period = 3.828 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.373 ns                ;
; N/A                                     ; 261.78 MHz ( period = 3.820 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 262.67 MHz ( period = 3.807 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 263.30 MHz ( period = 3.798 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 267.74 MHz ( period = 3.735 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.515 ns                ;
; N/A                                     ; 268.31 MHz ( period = 3.727 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.272 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.250 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 272.18 MHz ( period = 3.674 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 273.07 MHz ( period = 3.662 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 273.67 MHz ( period = 3.654 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[25] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[24] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[23] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[14] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[13] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[17] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[15] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[16] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[18] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[19] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[22] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[21] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 274.80 MHz ( period = 3.639 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[20] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.425 ns                ;
; N/A                                     ; 279.10 MHz ( period = 3.583 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.363 ns                ;
; N/A                                     ; 279.10 MHz ( period = 3.583 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.363 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                         ;                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------+
; tco                                                                                              ;
+-------+--------------+------------+------------------------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                               ; To         ; From Clock ;
+-------+--------------+------------+------------------------------------+------------+------------+
; N/A   ; None         ; 11.479 ns  ; compteur_bcd:U1_cpt|Cpt_interne[2] ; led_bcd[2] ; Clk_I      ;
; N/A   ; None         ; 10.021 ns  ; compteur_bcd:U1_cpt|Cpt_interne[1] ; led_bcd[1] ; Clk_I      ;
; N/A   ; None         ; 9.571 ns   ; compteur_bcd:U1_cpt|Cpt_interne[0] ; led_bcd[0] ; Clk_I      ;
; N/A   ; None         ; 9.533 ns   ; compteur_bcd:U1_cpt|Cpt_interne[3] ; led_bcd[3] ; Clk_I      ;
; N/A   ; None         ; 7.949 ns   ; Led~reg0                           ; Led        ; Clk_I      ;
+-------+--------------+------------+------------------------------------+------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Sep 07 08:11:22 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off MiniProjet -c MiniProjet --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk_I" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "diviseur:U0_div|clk_Oo" as buffer
Info: Clock "Clk_I" has Internal fmax of 234.96 MHz between source register "diviseur:U0_div|cpt[14]" and destination register "diviseur:U0_div|clk_Oo" (period= 4.256 ns)
    Info: + Longest register to register delay is 3.801 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y23_N3; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[14]'
        Info: 2: + IC(0.740 ns) + CELL(0.275 ns) = 1.015 ns; Loc. = LCCOMB_X17_Y24_N0; Fanout = 1; COMB Node = 'diviseur:U0_div|LessThan0~1'
        Info: 3: + IC(0.712 ns) + CELL(0.271 ns) = 1.998 ns; Loc. = LCCOMB_X17_Y23_N26; Fanout = 2; COMB Node = 'diviseur:U0_div|LessThan0~3'
        Info: 4: + IC(1.281 ns) + CELL(0.438 ns) = 3.717 ns; Loc. = LCCOMB_X15_Y18_N8; Fanout = 1; COMB Node = 'diviseur:U0_div|clk_Oo~0'
        Info: 5: + IC(0.000 ns) + CELL(0.084 ns) = 3.801 ns; Loc. = LCFF_X15_Y18_N9; Fanout = 3; REG Node = 'diviseur:U0_div|clk_Oo'
        Info: Total cell delay = 1.068 ns ( 28.10 % )
        Info: Total interconnect delay = 2.733 ns ( 71.90 % )
    Info: - Smallest clock skew is -0.241 ns
        Info: + Shortest clock path from clock "Clk_I" to destination register is 2.429 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 2; CLK Node = 'Clk_I'
            Info: 2: + IC(0.893 ns) + CELL(0.537 ns) = 2.429 ns; Loc. = LCFF_X15_Y18_N9; Fanout = 3; REG Node = 'diviseur:U0_div|clk_Oo'
            Info: Total cell delay = 1.536 ns ( 63.24 % )
            Info: Total interconnect delay = 0.893 ns ( 36.76 % )
        Info: - Longest clock path from clock "Clk_I" to source register is 2.670 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 2; CLK Node = 'Clk_I'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 27; COMB Node = 'Clk_I~clkctrl'
            Info: 3: + IC(1.016 ns) + CELL(0.537 ns) = 2.670 ns; Loc. = LCFF_X17_Y23_N3; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[14]'
            Info: Total cell delay = 1.536 ns ( 57.53 % )
            Info: Total interconnect delay = 1.134 ns ( 42.47 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tco from clock "Clk_I" to destination pin "led_bcd[2]" through register "compteur_bcd:U1_cpt|Cpt_interne[2]" is 11.479 ns
    Info: + Longest clock path from clock "Clk_I" to source register is 5.726 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 2; CLK Node = 'Clk_I'
        Info: 2: + IC(0.893 ns) + CELL(0.787 ns) = 2.679 ns; Loc. = LCFF_X15_Y18_N9; Fanout = 3; REG Node = 'diviseur:U0_div|clk_Oo'
        Info: 3: + IC(1.516 ns) + CELL(0.000 ns) = 4.195 ns; Loc. = CLKCTRL_G0; Fanout = 4; COMB Node = 'diviseur:U0_div|clk_Oo~clkctrl'
        Info: 4: + IC(0.994 ns) + CELL(0.537 ns) = 5.726 ns; Loc. = LCFF_X58_Y27_N29; Fanout = 5; REG Node = 'compteur_bcd:U1_cpt|Cpt_interne[2]'
        Info: Total cell delay = 2.323 ns ( 40.57 % )
        Info: Total interconnect delay = 3.403 ns ( 59.43 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.503 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X58_Y27_N29; Fanout = 5; REG Node = 'compteur_bcd:U1_cpt|Cpt_interne[2]'
        Info: 2: + IC(2.675 ns) + CELL(2.828 ns) = 5.503 ns; Loc. = PIN_U18; Fanout = 0; PIN Node = 'led_bcd[2]'
        Info: Total cell delay = 2.828 ns ( 51.39 % )
        Info: Total interconnect delay = 2.675 ns ( 48.61 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Mon Sep 07 08:11:26 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


