{"patent_id": "10-2022-0123065", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0043958", "출원번호": "10-2022-0123065", "발명의 명칭": "시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자", "출원인": "서울과학기술대학교 산학협력단", "발명자": "최병준"}}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시냅틱 소자(synaptic device)로서, 리튬(Li)의 흡수 및 방출이 가능한 제 1 전극; 상기 제 1 전극과 이격하여 배치된 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 것으로, 절연체와 리튬(Li)이 혼합된 혼합물을 포함하는 스위칭층을 구비하고, 상기 스위칭층은 상기 제 1 전극에 접촉된 제 1 영역 및 상기 제 2 전극에 접촉된 제 2 영역을 포함하고, 상기제 2 영역은 상기 제 1 영역 보다 높은 리튬 농도를 갖는 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 제 2 영역의 리튬 농도는 10 at% 내지 40 at% 범위인 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 제 1 전극은 TiN, TiON 및 TiO2 중 적어도 하나를 포함하는 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서, 상기 제 1 전극은 TiN을 포함하는 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 제 1 전극은 리튬(Li)을 포함하는 고체전해질을 포함하는 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 절연체는 HfO2, ZrO2, Al2O3, MgO, Y2O3, La2O3 및 Si3N4 중 적어도 하나를 포함하는 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 스위칭층은 상기 절연체와 리튬(Li)의 고용체(solid solution)를 포함하는 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서, 상기 시냅틱 소자의 포밍(forming) 전압과 세트(set) 전압의 차이는 1.2 V 이하인 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "공개특허 10-2024-0043958-3-제 1 항에 있어서, 상기 시냅틱 소자는 포밍-프리(forming-free) 소자인 시냅틱 소자."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 1 내지 9 중 어느 한 항에 기재된 시냅틱 소자를 포함하는 뉴로모픽 소자(neuromorphic device)."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "시냅틱 소자의 제조 방법으로서, 리튬(Li)의 흡수 및 방출이 가능한 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 절연체와 리튬(Li)이 혼합된 혼합물을 포함하는 스위칭층을 형성하는 단계; 및 상기 스위칭층 상에 제 2 전극을 형성하는 단계를 포함하고, 상기 스위칭층은 상기 제 1 전극에 접촉된 제 1 영역 및 상기 제 2 전극에 접촉된 제 2 영역을 포함하고, 상기제 2 영역은 상기 제 1 영역 보다 높은 리튬 농도를 갖는 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서, 상기 제 2 영역의 리튬 농도는 10 at% 내지 40 at% 범위인 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서, 상기 제 1 전극은 TiN, TiON 및 TiO2 중 적어도 하나를 포함하는 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서, 상기 제 1 전극은 TiN을 포함하는 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서, 상기 제 1 전극은 리튬(Li)을 포함하는 고체전해질을 포함하는 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 11 항에 있어서, 상기 스위칭층은 상기 절연체의 타겟과 상기 리튬(Li)의 타겟을 사용하는 코-스퍼터링(co-sputtering) 방법을이용해서 형성하는 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서, 상기 코-스퍼터링(co-sputtering) 방법에서 상기 리튬(Li)의 타겟에 대한 스퍼터 파워는 10 W 이상이고, 상기절연체의 타겟에 대한 스퍼터 파워는 100 W 이상인 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 11 항에 있어서, 상기 절연체는 HfO2, ZrO2, Al2O3, MgO, Y2O3, La2O3 및 Si3N4 중 적어도 하나를 포함하는 시냅틱 소자의 제조 방법. 공개특허 10-2024-0043958-4-청구항 19 제 11 항에 있어서, 상기 스위칭층은 상기 절연체와 리튬(Li)의 고용체(solid solution)를 포함하는 시냅틱 소자의 제조 방법."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자에 관해 개시되어 있다. 개시된 시냅틱 소 자는 리튬(Li)의 흡수 및 방출이 가능한 제 1 전극, 상기 제 1 전극과 이격하여 배치된 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 것으로 절연체와 리튬(Li)이 혼합된 혼합물을 포함하는 스위칭층을 구비할 수 있고, 상기 스위칭층은 상기 제 1 전극에 접촉된 제 1 영역 및 상기 제 2 전극에 접촉된 제 2 영역을 포함할 수 있고, 상기 제 2 영역은 상기 제 1 영역 보다 높은 리튬 농도를 가질 수 있다. 상기 제 2 영역의 리튬 농도는 약 10 at% 내지 40 at% 범위일 수 있다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 소자와 그 제조 방법 및 전자 소자를 포함하는 장치에 관한 것으로서, 더욱 상세하게는 시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자에 관한 것이다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "트랜지스터의 스케일링 축소가 한계에 다다르면서, 기존의 폰 노이만(von Neumann) 방식의 컴퓨터 시스템 체계 의 한계를 극복할 수 있는 새로운 개념으로 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 관심을 받 고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 것이다. 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20W 정도 밖에 되지 않는 것에 착안해, 뉴로모픽 컴퓨 팅은 인간의 뇌 구조 자체를 모방하여 기존 폰 노이만 방식 컴퓨팅보다 월등한 연상, 추론, 인식의 인공지능 동 작을 초 저전력으로 수행할 수 있다. 특히, 기존의 폰 노이만 방식에서는 직렬 구조로 인한 데이터의 병목 현상 으로 성능 및 효율이 떨어지는 문제가 있지만, 뉴로모픽 컴퓨팅 시스템에서는 병렬 연산이 가능하여 병목 현상 을 방지할 수 있고 메모리(시냅스)와 프로세서(뉴런)의 통신 거리가 짧아 고속/고효율 동작이 가능한 이점이 있 다. 이러한 뉴로모픽 컴퓨팅을 동작하게 하는 뉴로모픽 시스템은 인간의 뇌와 마찬가지로 수많은 뉴런(뉴런 소자)과 시냅스(시냅틱 소자)로 구성되며, 신호 처리와 전달을 위한 부가 회로를 포함한다. 시냅스는 뉴런들이 발현하는 스파이크(spike)의 상관 관계에 따라 그 연결 강도(weight)를 기억하고, 경우에 따라, 상기 연결 강도를 강화/ 증가(potentiation)와 약화/감소(depression) 과정을 통해 조정해야 한다. 시냅틱 소자로는 RRAM(resistive random access memory) 및 멤리스터(memristor) 기반의 소자가 연구되고 있고, 최근에는 MOSFET(metal-oxide- semiconductor field-effect transistor) 기반의 시냅틱 소자도 연구되고 있다. 그러나 기존의 RRAM 기반의 시냅틱 소자의 경우, 상당히 높은 포밍(forming) 전압을 필요로 하기 때문에, 이와 관련해서 다양한 문제와 한계를 갖는다. 예를 들어, 높은 포밍 전압을 가해주기 위해서, 소자의 구조를 복잡화 하는 것이 요구될 수 있다. 따라서, 소자의 제조가 어려워지고 스케일링 축소에 불리할 수 있다. 또한, 높은 포 밍 전압으로 인해 소자의 내구성이 떨어질 수 있다. 아울러, 기존의 RRAM 기반의 시냅틱 소자는, 컨덕턴스 (conductance) 변조 특성에 있어서, 높은 선형성 및 대칭성을 확보하기가 용이하지 않은 문제가 있다. 따라서, 포밍(forming) 전압을 낮출 수 있고, 간단한 구조로 스케일링 및 제조/양산에 유리하며, 컨덕턴스 (conductance) 변조 특성에 있어서 우수한 선형성 및 대칭성을 확보할 수 있는 시냅틱 소자의 개발이 요구된다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 포밍(forming) 전압을 크게 낮출 수 있고, 간단한 구조에 의해 스케일 링 축소 및 제조(양산)에 유리한 시냅틱 소자를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 컨덕턴스(conductance) 변조 특성에 있어서, 비교적 우수한 선형 성 및 대칭성을 확보할 수 있는 시냅틱 소자를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기 시냅틱 소자의 제조 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기 시냅틱 소자를 포함하는 뉴로모픽 소자(뉴로모픽 시스템)를 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 시냅틱 소자(synaptic device)로서, 리튬(Li)의 흡수 및 방출이 가능한 제 1 전 극; 상기 제 1 전극과 이격하여 배치된 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 것으로, 절연체와 리튬(Li)이 혼합된 혼합물을 포함하는 스위칭층을 구비하고, 상기 스위칭층은 상기 제 1 전극에 접촉 된 제 1 영역 및 상기 제 2 전극에 접촉된 제 2 영역을 포함하고, 상기 제 2 영역은 상기 제 1 영역 보다 높은 리튬 농도를 갖는 시냅틱 소자가 제공된다. 상기 제 2 영역의 리튬 농도는 약 10 at% 내지 40 at% 범위일 수 있다. 상기 제 1 전극은 TiN, TiON 및 TiO2 중 적어도 하나를 포함할 수 있다. 상기 제 1 전극은 TiN을 포함할 수 있다. 상기 제 1 전극은 리튬(Li)을 포함하는 고체전해질을 포함할 수 있다. 상기 고체전해질은, 예를 들어, LGPS (Li10GeP2S12), LSPSCl (Li9.54Si1.74P1.44S11.7Cl0.3), LPS, LiCl 및 LLTO 등으로 구성된 그룹에서 선택된 적어도 하나 또는 이들 중 적어도 두 개의 조합을 포함할 수 있다. 상기 조합은, 예를 들어, LPS와 LiCl의 조합을 포함할 수 있다. 여기서, 상기 LPS는 lithium phosphorus sulfide를 나타내고, 상 기 LiCl은 lithium chloride를 나타내고, 상기 LLTO는 lithium lanthanum titanate를 나타낸다. 상기 LLTO는 페로브스카이트(perovskite) 구조를 가질 수 있다. 상기 절연체는 HfO2, ZrO2, Al2O3, MgO, Y2O3, La2O3 및 Si3N4 중 적어도 하나를 포함할 수 있다. 상기 스위칭층은 상기 절연체(즉, 유전 물질)와 리튬(Li)의 고용체(solid solution)를 포함할 수 있다. 상기 시냅틱 소자의 포밍(forming) 전압과 세트(set) 전압의 차이는 약 1.2 V 이하일 수 있다. 상기 시냅틱 소자는 포밍-프리(forming-free) 소자일 수 있다. 본 발명의 다른 실시예에 따르면, 전술한 시냅틱 소자를 포함하는 뉴로모픽 소자(neuromorphic device)가 제공 된다. 본 발명의 다른 실시예에 따르면, 시냅틱 소자의 제조 방법으로서, 리튬(Li)의 흡수 및 방출이 가능한 제 1 전 극을 형성하는 단계; 상기 제 1 전극 상에 절연체와 리튬(Li)이 혼합된 혼합물을 포함하는 스위칭층을 형성하는 단계; 및 상기 스위칭층 상에 제 2 전극을 형성하는 단계를 포함하고, 상기 스위칭층은 상기 제 1 전극에 접촉 된 제 1 영역 및 상기 제 2 전극에 접촉된 제 2 영역을 포함하고, 상기 제 2 영역은 상기 제 1 영역 보다 높은 리튬 농도를 갖는 시냅틱 소자의 제조 방법이 제공된다. 상기 제 2 영역의 리튬 농도는 약 10 at% 내지 40 at% 범위일 수 있다. 상기 제 1 전극은 TiN, TiON 및 TiO2 중 적어도 하나를 포함할 수 있다. 상기 제 1 전극은 TiN을 포함할 수 있다. 상기 제 1 전극은 리튬(Li)을 포함하는 고체전해질을 포함할 수 있다. 상기 고체전해질은, 예를 들어, LGPS (Li10GeP2S12), LSPSCl (Li9.54Si1.74P1.44S11.7Cl0.3), LPS, LiCl 및 LLTO 등으로 구성된 그룹에서 선택된 적어도 하나 또는 이들 중 적어도 두 개의 조합을 포함할 수 있다. 상기 조합은, 예를 들어, LPS와 LiCl의 조합을 포함할 수 있다. 여기서, 상기 LPS는 lithium phosphorus sulfide를 나타내고, 상 기 LiCl은 lithium chloride를 나타내고, 상기 LLTO는 lithium lanthanum titanate를 나타낸다. 상기 LLTO는 페로브스카이트(perovskite) 구조를 가질 수 있다. 상기 스위칭층은 상기 절연체의 타겟과 상기 리튬(Li)의 타겟을 사용하는 코-스퍼터링(co-sputtering) 방법을 이용해서 형성할 수 있다. 상기 코-스퍼터링(co-sputtering) 방법에서 상기 리튬(Li)의 타겟에 대한 스퍼터 파워는 약 10 W 이상일 수 있 고, 상기 절연체의 타겟에 대한 스퍼터 파워는 약 100 W 이상일 수 있다. 상기 절연체는 HfO2, ZrO2, Al2O3, MgO, Y2O3, La2O3 및 Si3N4 중 적어도 하나를 포함할 수 있다. 상기 스위칭층은 상기 절연체(즉, 유전 물질)와 리튬(Li)의 고용체(solid solution)를 포함할 수 있다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 포밍(forming) 전압을 크게 낮출 수 있고, 간단한 구조에 의해 스케일링 축소 및 제조(양산)에 유리한 시냅틱 소자를 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 컨덕턴스 (conductance) 변조 특성에 있어서, 비교적 우수한 선형성 및 대칭성을 확보할 수 있는 시냅틱 소자를 구현할 수 있다. 따라서, 실시예들에 따른 시냅틱 소자는 생물학적 시냅스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모 픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크(neural network)에 유용하게 활용될 수 있다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 시냅틱 소자(synaptic device)를 보여주는 사시도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 시냅틱 소자는 RRAM(resistive random access memory) 타입의 소자 일 수 있고, 리튬(Li) 이온의 이동을 이용하는 소자일 수 있다. 여기서, 상기 리튬(Li) 이온은 일종의 신경 전 달 물질로 작용할 수 있다. 상기 시냅틱 소자는 리튬(Li)의 흡수 및 방출이 가능한 제 1 전극, 제 1 전극 과 이격하여 배치된 제 2 전극 및 제 1 전극과 제 2 전극 사이에 배치된 스위칭층을 포함 할 수 있다. 스위칭층은 저항변화층 또는 가변저항층이라고 할 수 있다. 스위칭층은 절연체(유전체)와 리튬(Li)이 혼합된 혼합물을 포함할 수 있다. 스위칭층의 두께는, 비제한적인 예로서, 약 10∼100 nm 정도 또는 약 10∼50 nm 정도일 수 있다. 스위칭층은 제 1 전극에 접촉된 제 1 영역(20a) 및 제 2 전극에 접촉된 제 2 영역(20b)을 포함할 수 있고, 제 2 영역(20b)은 제 1 영역(20a) 보다 높은 리튬 농도(함량)를 가질 수 있다. 제 1 전극은 상기 시냅틱 소자에 전압을 인가하지 않은 상태에서도 스위칭층의 제 1 영역(20a)에서 리튬(Li)을 흡수하는 특성 을 가질 수 있다. 이러한 특성은 리튬 스캐빈징(scavenging) 특성이라고 할 수 있다. 따라서, 제 1 영역(20a)은 제 2 영역(20b)에 비하여 낮은 리튬 농도(함량)를 가질 수 있다. 도 1에서는 스위칭층이 명확히 구별되는 두 개의 영역, 즉, 제 1 및 제 2 영역(20a, 20b)을 포함하는 것으 로 도시하였지만, 이는 예시적인 것이고, 스위칭층 내에서의 리튬 농도의 변화는 점진적 또는 단계적으로 이루어질 수 있다. 일례로, 스위칭층의 하면, 즉, 제 1 전극에 접촉된 면에서 상면, 즉, 제 2 전극(3 0)에 접촉된 면으로 갈수록 리튬 농도가 점진적 또는 단계적으로 감소할 수 있다. 따라서, 스위칭층의 하층 부 영역은 상대적으로 낮은 리튬 농도를 가질 수 있고, 스위칭층의 상층부 영역은 상대적으로 높은 리튬 농 도를 가질 수 있다. 또한, 도 1에서 제 1 영역(20a)에는 Li-Poor로 표시하고, 제 2 영역(20b)에는 Li-Rich로 표시하였는데, 여기서, poor(부족) 및 rich(리치)라는 용어는 상대적인 개념으로 이해될 수 있다. 제 1 영역(20a)에 표시된 Li-Poor는 제 1 영역(20a)이 제 2 영역(20b) 보다 낮은 리튬 농도를 가짐을 의미할 수 있고, 제 2 영역(20b)에 표시된 Li- Rich는 제 2 영역(20b)이 제 1 영역(20a) 보다 높은 리튬 농도를 가짐을 의미할 수 있다. 일 실시예에 따르면, 스위칭층의 제 2 영역(20b) 내에 전도성 필라멘트(CF)가 형성될 수 있다. 전도성 필라 멘트(CF)는 제 2 영역(20b) 내에 형성되거나 제 2 영역(20b) 및 그와 인접한 영역 내에 형성될 수 있다. 전도성 필라멘트(CF)는 상하 방향 또는 수직 방향으로 형성될 수 있다. 전도성 필라멘트(CF)는 리튬(Li) 원자들을 포함 하거나 리튬(Li) 원자들로 구성될 수 있다. 전도성 필라멘트(CF)는 제 2 전극과 접촉될 수 있고, 제 2 전극 측에서부터 제 1 전극 측으로 연장된 형태를 가질 수 있다. 전도성 필라멘트(CF)는 제 2 전극과 제 1 영역(20a)을 연결하는 구조를 가질 수 있다. 전도성 필라멘트(CF)는 소정의 포밍 공정(forming process)를 통해 형성된 것일 수 있다. 여기서는, 하나의 전도성 필라멘트(CF)가 형성된 경우를 도시하였지만, 복수 개의 전도성 필라멘트(CF)가 형성될 수도 있다. 제 1 전극과 제 2 전극 사이에 인가되는 전압 조건에 따라서, 제 1 전극과 전도성 필라멘트(CF)를 연결하는 전도 경로(conduction path)가 생성, 강화, 약화 및 소멸됨에 따라 스위칭층의 저항이 변화될 수 있다. 상기 전도 경로의 생성, 강화, 약화, 소멸은 스위칭층 내에서 리튬(Li) 이온의 이동에 의해 이루어질 수 있다. 상기 리튬(Li) 이온의 이동은 제 1 영역(20a) 내에서 이루어지거나 제 1 영역(20a) 및 그와 인접한 영 역 내에서 이루어질 수 있다. 또한, 이때 제 1 전극은 리튬(Li)을 흡수하거나 방출할 수 있다. 제 1 전극 이 리튬(Li)을 방출하여 제 1 전극과 전도성 필라멘트(CF)를 연결하는 전도 경로가 형성되면, 스위칭층 의 저항은 낮아질 수 있다. 반대로, 제 1 전극이 리튬(Li)을 흡수하여 제 1 전극과 전도성 필라멘 트(CF)를 연결하는 전도 경로가 소멸되면, 스위칭층의 저항은 높아질 수 있다. 본 발명의 실시예에 따르면, 스위칭층에 포함된 리튬(Li)의 농도를 높여줌으로써, 소자의 작동을 위해 요구 되는 포밍 전압(forming voltage)을 낮추는 효과를 얻을 수 있다. 포밍 공정은 초기 소자를 구동 가능한 상태로 만들기 위해 소자에 높은 전압(포밍 전압)을 인가하여 소프트 브레이크다운(soft breakdown)(즉, 절연파괴)을 발생시키는 것으로, 일반적인 RRAM 소자에서 포밍 전압의 세기는 작동전압(set/reset 전압) 보다 상당히 높을 수 있다. 기존의 RRAM 기반의 소자의 경우, 상당히 높은 포밍 전압을 필요로 하기 때문에, 이와 관련해서 다양 한 문제와 한계를 갖는다. 예를 들어, 높은 포밍 전압을 가해주기 위해서, 소자의 구조를 복잡화하는 것이 요구 될 수 있다. 따라서, 소자의 제조가 어려워지고 스케일링 축소에 불리할 수 있다. 또한, 높은 포밍 전압으로 인해 소자의 내구성이 떨어질 수 있다. 그러나, 앞서 언급한 바와 같이, 본 발명의 실시예에 따르면, 스위칭층 에 포함된 리튬(Li)의 농도를 높여줌으로써, 소자의 작동을 위해 요구되는 포밍 전압을 낮춰줄 수 있고, 경 우에 따라서는, 포밍-프리(forming-free)한 특성을 구현할 수 있다. 따라서, 본 발명의 실시예에 따르면, 낮은 포밍 전압 또는 포밍-프리(forming-free) 특성을 가지면서 간단한 구조에 의해 스케일링 및 제조/양산에 유리하 며, 우수한 내구성을 갖는 시냅틱 소자의 구현할 수 있다. 아울러, 본 발명의 실시예에 따른 시냅틱 소자는 컨 덕턴스(conductance) 변조 특성에 있어서, 비교적 우수한 선형성 및 대칭성을 가질 수 있다. 특히, 적절한 동작 조건을 설정할 경우, 상기 선형성 및 대칭성을 향상시킬 수 있다. 일 실시예에 따르면, 스위칭층의 제 2 영역(20b)의 리튬 농도는 약 10 at% 내지 40 at% 범위일 수 있다. 제 2 영역(20b)의 리튬 농도는 약 20 at% 내지 40 at% 범위일 수 있다. 이러한 리튬 농도는 단순 도핑(doping)에 의한 농도 보다 상당히 높은 것일 수 있다. 스위칭층은 상기 절연체와 리튬(Li)의 고용체(solid solution)로 구성되거나 이를 포함할 수 있다. 상기 고 용체는 상기 절연체와 리튬(Li)이 혼합된 혼합물의 일종일 수 있다. 상기 절연체는 하프늄(Hf) 산화물이거나 하 프늄(Hf) 산화물을 포함할 수 있다. 상기 하프늄(Hf) 산화물은 HfO2일 수 있다. 이 경우, 스위칭층은 HfO2 와 리튬(Li)의 고용체로 구성되거나 이를 포함할 수 있다. 상기 하프늄(Hf) 산화물의 경우, 적절한 누설 전류 레벨을 가질 수 있고, 이러한 특성은 시냅틱 소자에서 비교적 유리하게 작용할 수 있다. 그러나, 상기 절연체의 물질은 하프늄(Hf) 산화물로 한정되지 않고, 경우에 따라, 변화될 수 있다. 한편, 리튬(Li)은 상당히 높은 이동 도(mobility)를 갖기 때문에, 이와 관련해서, 소자의 동작 속도가 개선되는 효과를 얻을 수 있다. 또한, 스위칭층의 상기 절연체의 물질은 HfO2로 한정되지 아니하고, 부도체이면서 HfO2와 비슷한 수준의 유 전율(K) 또는 그보다 낮은 유전율(K)을 갖는 물질이면 상기 절연체의 물질로 적용이 가능할 수 있다. 예를 들어, 상기 절연체는 HfO2, ZrO2, Al2O3, MgO, Y2O3, La2O3 및 Si3N4 중 적어도 하나를 포함할 수 있다. 스위칭층 은 상기 절연체(즉, 유전 물질)와 리튬(Li)의 고용체(solid solution)를 포함할 수 있다. 본 발명의 실시예에서는 포밍(forming) 전압을 낮출 수 있기 때문에, 상기 포밍 전압과 세트(set) 전압과의 차 이를 줄일 수 있다. 상기 시냅틱 소자의 포밍 전압과 세트 전압의 차이는 약 1.2 V 이하일 수 있다. 상기 시냅 틱 소자의 포밍 전압과 세트 전압의 차이는 약 1.1 V 이하 또는 약 1 V 이하일 수 있다. 또한, 상기 포밍 전압 과 상기 세트 전압의 차이는 약 0 V 이상일 수 있다. 비제한적인 예로, 상기 포밍 전압의 절대값은 약 1.5 V 내 지 2.3 V 정도일 수 있고, 상기 세트 전압의 절대값은 약 0.8 V 내지 1.3 V 정도일 수 있다. 또한, 실시예에 따 르면, 포밍-프리(forming-free)한 특성을 갖는 시냅틱 소자를 구현할 수도 있다. 제 1 전극은 리튬(Li)의 가역적인 흡방출(흡수 및 방출)이 가능한 물질로 구성될 수 있다. 예를 들어, 제 1 전극은 TiN, TiON 및 TiO2 중 적어도 하나를 포함할 수 있다. 특히, TiN은 우수한 전기전도도를 가지면서 우수한 리튬(Li) 흡방출 특성을 가질 수 있다. 따라서, 제 1 전극은 TiN을 포함하거나 TiN으로 구성되는 것 이 바람직할 수 있다. 또한, 제 1 전극은 Li scavenging 특성을 갖는 고체전해질을 포함하거나 상기 고체전해질로 구성될 수 있다. 이 경우, 제 1 전극은 리튬(Li)을 포함하는 고체전해질을 포함할 수 있다. 상기 고체전해질은, 예를 들어, LGPS (Li10GeP2S12), LSPSCl (Li9.54Si1.74P1.44S11.7Cl0.3), LPS, LiCl 및 LLTO 등으로 구성된 그룹에서 선택된 적어도 하나 또는 이들 중 적어도 두 개의 조합을 포함할 수 있다. 상기 조합은, 예를 들어, LPS와 LiCl의 조합 을 포함할 수 있다. 여기서, 상기 LPS는 lithium phosphorus sulfide를 나타내고, 상기 LiCl은 lithium chloride를 나타내고, 상기 LLTO는 lithium lanthanum titanate를 나타낸다. 상기 LLTO는 페로브스카이트 (perovskite) 구조를 가질 수 있다. 제 2 전극은 리튬(Li)을 실질적으로 흡수하지 않는 전극일 수 있다. 제 2 전극은 다양한 금속이나 금속 화합물 중 적어도 하나를 포함할 수 있다. 비제한적인 예로서, 제 2 전극은 백금(Pt)과 같은 귀금속을 포함 할 수 있다. 이 경우, 제 2 전극은 Pt층일 수 있다. 그러나, 제 2 전극의 물질은 백금(Pt)으로 한정되 지 않고, 다양하게 변화될 수 있다. 또한, 제 2 전극은 단층 구조 또는 다층 구조를 가질 수 있다. 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 시냅틱 소자의 제조 방법을 설명하기 위한 단면도이다. 도 2a를 참조하면, 소정의 기판(미도시) 상에 리튬(Li)의 흡수 및 방출이 가능한 제 1 전극을 형성할 수 있 다. 제 1 전극은 리튬(Li)의 가역적인 흡방출(흡수 및 방출)이 가능한 물질로 구성될 수 있다. 예를 들어,제 1 전극은 TiN, TiON 및 TiO2 중 적어도 하나를 포함할 수 있다. 특히, TiN은 우수한 전기전도도를 가지 면서 우수한 리튬(Li) 흡방출 특성을 가질 수 있다. 따라서, 제 1 전극은 TiN을 포함하거나 TiN으로 구성되 는 것이 바람직할 수 있다. 제 1 전극은 Li scavenging 특성을 갖는 고체전해질을 포함하거나 상기 고체전해질로 구성될 수도 있다. 이 경우, 제 1 전극은 리튬(Li)을 포함하는 고체전해질을 포함할 수 있다. 상기 고체전해질은, 예를 들어, LGPS (Li10GeP2S12), LSPSCl (Li9.54Si1.74P1.44S11.7Cl0.3), LPS, LiCl 및 LLTO 등으로 구성된 그룹에서 선택된 적어도 하나 또는 이들 중 적어도 두 개의 조합을 포함할 수 있다. 상기 조합은, 예를 들어, LPS와 LiCl의 조합을 포함 할 수 있다. 여기서, 상기 LPS는 lithium phosphorus sulfide를 나타내고, 상기 LiCl은 lithium chloride를 나타내고, 상기 LLTO는 lithium lanthanum titanate를 나타낸다. 상기 LLTO는 페로브스카이트(perovskite) 구 조를 가질 수 있다. 제 1 전극은, 예컨대, 전자빔 증발(E-beam evaporation) 방법과 같은 PVD(physical vapor deposition) 방 법으로 형성될 수 있다. 제 1 전극의 두께는, 비제한적인 예로서, 약 50∼500 nm 정도일 수 있다. 일례로, 제 1 전극은 약 100 nm의 두께로 형성될 수 있다. 그러나, 제 1 전극의 형성 방법 및 두께 조건은 전술 한 바에 한정되지 않고, 다양하게 변화될 수 있다. 도 2b를 참조하면, 제 1 전극 상에 절연체(유전체)와 리튬(Li)이 혼합된 혼합물을 포함하는 스위칭층을 형성할 수 있다. 스위칭층은 제 1 전극에 접촉된 제 1 영역(20a) 및 제 1 영역(20a) 상에 배치된 제 2 영역(20b)을 포함할 수 있다. 제 1 영역(20a)은 제 1 전극과 제 2 영역(20b) 사이에 배치될 수 있다. 제 2 영역(20b)은 제 1 영역(20a) 보다 높은 리튬 농도(함량)를 가질 수 있다. 제 1 전극은 상기 시냅틱 소자에 전압을 인가하지 않은 상태에서도 스위칭층의 제 1 영역(20a)에서 리튬(Li)을 흡수하는 특성을 가질 수 있 다. 따라서, 제 1 영역(20a)은 제 2 영역(20b)에 비하여 낮은 리튬 농도(함량)를 가질 수 있다. 스위칭층 내에서의 리튬 농도의 변화는 점진적 또는 단계적으로 이루어질 수 있다. 일례로, 스위칭층의 하면, 즉, 제 1 전극에 접촉된 면에서 상면으로 갈수록 리튬 농도가 점진적 또는 단계적으로 감소할 수 있 다. 따라서, 스위칭층의 하층부 영역은 상대적으로 낮은 리튬 농도를 가질 수 있고, 스위칭층의 상층부 영역은 상대적으로 높은 리튬 농도를 가질 수 있다. 스위칭층은 상기 절연체와 리튬(Li)의 고용체로 구성되거나 이를 포함할 수 있다. 상기 절연체는 하프늄 (Hf) 산화물이거나 하프늄(Hf) 산화물을 포함할 수 있다. 상기 하프늄(Hf) 산화물은 HfO2일 수 있다. 이 경우, 스위칭층은 HfO2와 리튬(Li)의 고용체로 구성되거나 이를 포함할 수 있다. 상기 하프늄(Hf) 산화물의 경우, 적절한 누설 전류 레벨을 가질 수 있고, 이러한 특성은 시냅틱 소자에서 비교적 유리하게 작용할 수 있다. 그러 나, 상기 절연체의 물질은 하프늄(Hf) 산화물로 한정되지 않고, 경우에 따라, 변화될 수 있다. 스위칭층의 상기 절연체의 물질은 HfO2로 한정되지 아니하고, 부도체이면서 HfO2와 비슷한 수준의 유전율(K) 또는 그보다 낮은 유전율(K)을 갖는 물질이면 상기 절연체의 물질로 적용이 가능할 수 있다. 예를 들어, 상기 절연체는 HfO2, ZrO2, Al2O3, MgO, Y2O3, La2O3 및 Si3N4 중 적어도 하나를 포함할 수 있다. 스위칭층은 상기 절연체(즉, 유전 물질)와 리튬(Li)의 고용체(solid solution)를 포함할 수 있다. 스위칭층의 제 2 영역(20b)의 리튬 농도는, 예컨대, 약 10 at% 내지 40 at% 범위일 수 있다. 제 2 영역 (20b)의 리튬 농도는, 예컨대, 약 20 at% 내지 40 at% 범위일 수 있다. 이러한 리튬 농도는 일반적인 도핑 (doping)에 의한 농도 보다 월등히 높은 것일 수 있다. 본 발명의 실시예에 따르면, 스위칭층은 상기 절연체의 타겟(제 1 타겟)과 상기 리튬(Li)의 타겟(제 2 타겟)을 사용하는 코-스퍼터링(co-sputtering) 방법을 이용해서 형성할 수 있다. 상기 코-스퍼터링(co- sputtering) 방법에서 상기 리튬(Li)의 타겟(제 2 타겟)에 대한 스퍼터 파워는 약 10 W 이상 또는 약 40 W 이상 일 수 있고, 상기 절연체의 타겟(제 1 타겟)에 대한 스퍼터 파워는 약 100 W 이상일 수 있다. 상기 리튬(Li)의 타겟(제 2 타겟)에 대한 스퍼터 파워는 약 10∼150 W 또는 약 40∼150 W 정도일 수 있고, 상기 절연체의 타겟 (제 1 타겟)에 대한 스퍼터 파워는 약 100∼250 W 정도일 수 있다. 상기 리튬(Li)의 타겟(제 2 타겟)에 대한 스 퍼터 파워는 상기 절연체의 타겟(제 1 타겟)에 대한 스퍼터 파워 보다 낮을 수 있다. 이러한 조건을 만족할 때, 상기 절연체와 리튬(Li)이 적정한 비유로 혼합된 스위칭층을 보다 용이하게 형성할 수 있다. 도 2c를 참조하면, 스위칭층 상에 제 2 전극을 형성할 수 있다. 제 2 전극은 스위칭층의 제 2 영역(20b)의 상면에 접촉될 수 있다. 제 2 전극은 리튬(Li)을 실질적으로 흡수하지 않는 전극일 수 있다. 제 2 전극은 다양한 금속이나 금속 화합물 중 적어도 하나를 포함할 수 있다. 비제한적인 예로서, 제 2 전 극은 백금(Pt)과 같은 귀금속을 포함할 수 있다. 이 경우, 제 2 전극은 Pt층일 수 있다. 그러나, 제 2 전극의 물질은 백금(Pt)으로 한정되지 않고, 다양하게 변화될 수 있다. 제 2 전극은 단층 구조를 가질 수 있지만, 경우에 따라, 다층 구조를 가질 수도 있다. 제 2 전극, 예를 들어, 스퍼터링 방법으로 형성될 수 있다. 제 2 전극의 두께는, 비제한적인 예로서, 약 50∼500 nm 정도일 수 있다. 일례로, 제 2 전극은 약 100 nm의 두께로 형성될 수 있다. 제 2 전극의 폭은, 예를 들어, 수 nm 내지 수백 ㎛ 정도 또는 수십 nm 내지 수백 ㎛ 정도일 수 있다. 그러나, 제 2 전극(3 0)의 형성 방법, 두께 조건 및 폭 조건은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 도 2c의 시냅틱 소자는 도 1에서 설명한 시냅틱 소자와 실질적으로 동일하거나 유사한 것일 수 있다. 따라서, 도 1을 참조하여 시냅틱 소자에 대해 설명한 모든 내용이 도 2c의 시냅틱 소자에도 적용될 수 있다. 도 3은 본 발명의 일 실시예에 따른 시냅틱 소자의 제조 방법에 적용될 수 있는 코-스퍼터링(co-sputtering) 방 법을 예시적으로 설명하기 위한 도면이다. 도 3을 참조하면, 본 발명의 실시예에 따른 시냅틱 소자의 제조시 스위칭층을 형성하기 위해 코-스퍼터링(co- sputtering) 방법이 사용될 수 있다. 상기 코-스퍼터링(co-sputtering) 방법에서 챔버(CH1) 내에 제 1 전극 이 형성된 기판을 위치시키고, 절연체의 타겟(제 1 타겟)(T1)과 리튬(Li)의 타겟(제 2 타겟)(T2)을 동시에 스퍼터링하여, 제 1 전극의 노출면에 상기 절연체와 리튬(Li)이 혼합된 스위칭층(도 2b의 20)을 형성할 수 있다. 이때, 플라즈마 형성을 위해 아르곤(Ar) 가스가 사용될 수 있다. 도 3에서 참조번호 H1은 기판 홀더를 나 타낸다. 도 3에서는 상향식 증착 방식으로 상기 스위칭층을 형성하는 경우를 도시하였지만, 상향식 증착 방식이 아닌 하향식 증착 방식 또는 수평적 증착 방식이 사용될 수도 있다. 도 4는 본 발명의 예시적인 실시예에 따라 제조된 테스트용 시냅틱 소자를 보여주는 사시도이다. 도 4를 참조하면, 본 발명의 예시적인 실시예에 따라 제조된 테스트용 시냅틱 소자는 제 1 전극, 스위칭층 및 제 2 전극을 포함할 수 있다. 제 1 전극 상에 스위칭층이 형성될 수 있고, 스위칭층은 제 1 영역(21a) 및 제 2 영역(21b)을 구비할 수 있다. 스위칭층 상에 제 2 전극이 형성될 수 있다. 제 2 전극은 복수 개로 형성될 수 있다. 복수의 제 2 전극 중 적어도 일부는 서로 다른 사이즈(폭)를 가질 수 있다. 도 4와 같은 테스트용 시냅틱 소자를 이용하면, 제 2 전극의 사이즈(폭)에 따른 소자의 특성 변화 를 용이하게 확인할 수 있다. 상기 테스트용 시냅틱 소자는 도 2a 내지 도 2c를 참조하여 설명한 바와 같은 방 법으로 형성될 수 있다. 아래의 표 1은 상기한 테스트용 시냅틱 소자의 제조시 적용될 수 있는 예시적인 공정 조건을 정리한 것이다. 표 1"}
{"patent_id": "10-2022-0123065", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "표 1은 Li용 타겟과 HfO2용 타겟을 모두 이용하는 코-스퍼터링(co-sputtering) 방법으로 스위칭층을 형성하는 경우, 상기 코-스퍼터링에서의 공정 조건을 포함한다. 또한, 표 1은 상기 스위칭층 상에 Pt로 제 2 전극을 형성 하는 경우의 Pt용 타겟에 대한 스퍼터링 조건 및 상기 제 2 전극의 폭(지름) 조건을 포함한다. 표 1의 수치 중 에서 굵은체(볼드체) 표시 및 밑줄 표시한 수치가 주요 공정 조건에 해당한다. 그러나, 표 1에서 제시한 구체적인 공정 조건은 예시적인 것이고, 실제 소자의 제조시, 공정 조건은 다양하게 변화될 수 있다. 상기 Li용 타겟에 대한 스퍼터 파워를 50 W로 하고, 상기 HfO2용 타겟에 대한 스퍼터 파워를 150 W로 할 경우, 제조되는 스위칭층에서 Li의 함량은 약 23.6 at% 일 수 있고, Hf의 함량은 약 23.08 at% 일 수 있다. 또한, 이 경우, 상기 스위칭층에서 O(산소)의 함량은 약 49.56 at% 일 수 있다. 그리고, 상기 스위칭층에 포함된 불순물 로서 C(탄소)의 함량은 약 3.75 at% 일 수 있다. 도 5 내지 도 8은 본 발명의 일 실시예에 따른 시냅틱 소자에 적용될 수 있는 스위칭층에 대한 XPS(X-ray phothelectron spectroscopy) 분석 결과를 보여주는 그래프이다. 여기서, 상기 스위칭층은 Li용 타겟에 대한 스 퍼터 파워를 50 W로 하고, HfO2용 타겟에 대한 스퍼터 파워를 150 W로 설정한 코-스퍼터링 방법으로 제조된 것 이다. 그 밖에 상기 코-스퍼터링의 공정 조건은 표 1에 제시된 바와 같았다. 도 5는 Li 관련 화학 결합 및 물질에 대한 XPS 분석 결과를 보여준다. 도 5의 결과로부터, 스위칭층 내에 산화 되지 않은 Li이 다량 포함된 것을 확인할 수 있다. 산화되지 않은 Li은 시냅틱 소자에서 소자 작동에 있어서 중 요한 역할을 할 수 있다. 한편, 도 6은 Hf 관련 화학 결합 및 물질에 대한 XPS 분석 결과를 보여주고, 도 7은 C 관련 화학 결합 및 물질에 대한 XPS 분석 결과를 보여주며, 도 8은 O 관련 화학 결합 및 물질에 대한 XPS 분 석 결과를 보여준다. 도 9는 하부 전극(제 1 전극)의 물질에 따른 시냅틱 소자의 초기 전류(pristine current)의 변화를 보여주는 그 래프이다. 하부 전극(제 1 전극)이 Pt 인 경우, 시냅틱 소자는 Pt/Li:HfO2/Pt 구조를 갖는다. 하부 전극(제 1 전극)이 TiN 인 경우, 시냅틱 소자는 TiN/Li:HfO2/Pt 구조를 갖는다. 여기서, Li:HfO2는 스위칭층의 구성 물질 로서, HfO2와 Li가 혼합된 혼합물을 의미한다. 상기 하부 전극(제 1 전극)이 TiN 인 경우가 본 발명의 실시예에 해당될 수 있다. 상기 하부 전극(제 1 전극)이 Pt 인 경우는 비교예에 해당된다. 상기 초기 전류(pristine current)는 포밍 공정 이전의 전류(제 1 및 제 2 전극 사이의 전류)를 의미하고, 이때, 리드(read) 전압은 0.1 V 였다. 도 9를 참조하면, 상기 실시예에 따른 시냅틱 소자(TiN 하부 전극 사용)는 상기 비교예에 따른 시냅틱 소자(Pt 하부 전극 사용) 보다 초기 전류(pristine current)가 상당히 낮고 초기 전류의 산포도 상당히 작은 것을 확인 할 수 있다. 상기 실시예에 따른 시냅틱 소자의 초기 전류는 상기 비교예에 따른 시냅틱 소자의 초기 전류 보다 약 106배 만큼 감소하였다. 이는 소자에 전압을 인가하지 않아도 TiN 하부 전극이 스위칭층(즉, Li:HfO2층)의 Li 를 흡수하기 때문에, 상기 스위칭층의 일부 영역(하부 영역)에서 적절한 절연 특성이 확보되기 때문인 것으로 판단된다. 상기 TiN 하부 전극은 앞서 설명한 리튬 스캐빈징(scavenging) 특성을 가질 수 있다. 도 10은 도 9에서 설명한 비교예에 따른 시냅틱 소자(Pt/Li:HfO2/Pt 구조)에 대한 DC(direct current) 전압 스 윕(sweep) 특성을 평가한 결과를 보여주는 그래프이다. 도 11은 도 9에서 설명한 실시예에 따른 시냅틱 소자 (TiN/Li:HfO2/Pt 구조)에 대한 DC 전압 스윕(sweep) 특성을 평가한 결과를 보여주는 그래프이다. 도 10을 참조하면, 상기 비교예에 따른 시냅틱 소자(Pt/Li:HfO2/Pt 구조)는 메모리 소자로서 적절한 저항 변화 특성을 나타내지 않는 것을 확인할 수 있다. 도 11을 참조하면, 상기 실시예에 따른 시냅틱 소자(TiN/Li:HfO2/Pt 구조)는 메모리 소자로서 비교적 우수한 저 항 변화 특성을 나타내는 것을 확인할 수 있다. 한편, 도 10 및 도 11에서 점선의 원으로 표시된 영역에서 도 9의 초기 전류(pristine current)가 측정되었다. 도 12는 본 발명의 일 실시예에 따른 시냅틱 소자의 전압 인가에 따른 전류 변화 특성을 보여주는 그래프이다. 도 12를 참조하면, 본 발명의 실시예에 따른 시냅틱 소자(TiN/Li:HfO2/Pt 구조)에 대해서 포밍(forming) 전압을 인가하여 소프트 브레이크다운(soft breakdown)(즉, 절연파괴)을 발생시키는 포밍 공정을 수행할 수 있다. 이러 한 포밍 공정에 의해 스위칭층 내에 전도성 필라멘트(CF)가 형성될 수 있다. 본 발명의 실시예에 따르면, 스위 칭층에 포함된 리튬(Li)의 농도를 높여줌으로써, 소자의 작동을 위해 요구되는 포밍 전압을 낮추는 효과를 얻을 수 있다. 따라서, 본 발명의 실시예에 따르면, 포밍 전압과 세트 전압과의 차이를 줄여줄 수 있다. 도 13은 본 발명의 일 실시예에 따른 시냅틱 소자의 스위칭층 형성시 Li용 타겟에 대한 스퍼터 파워에 따른 상 기 시냅틱 소자의 포밍 전압과 세트 전압의 차이 변화를 측정한 결과를 보여주는 그래프이다. 도 13에서는, 편 의상, 상기 포밍 전압과 세트 전압 각각을 양(+)의 값, 다시 말해, 절대값으로 표시하였다. 상기 Li용 타겟에 대한 스퍼터 파워가 10 W, 30 W 및 50 W인 경우에 대해서 상기 결과를 측정하였다. 상기 스위칭층 형성시 HfO2 용 타겟에 대한 스퍼터 파워는 150 W 였다. 도 13을 참조하면, 상기 Li용 타겟에 대한 스퍼터 파워가 50 W인 경우, 포밍 전압 레벨과 세트 전압 레벨의 차 이가 약 0.94 V 정도로 상당히 낮아진 것을 확인할 수 있다. 이와 같이, 본 발명의 실시예에 따르면, 스위칭층 에 포함된 Li의 농도를 높여줌으로써, 포밍을 용이하게 만들 수 있고, 포밍 전압과 세트 전압과의 차이를 감소 시킬 수 있다. 이와 관련해서, 상기 코-스퍼터링(co-sputtering) 방법에서 상기 Li용 타겟에 대한 스퍼터 파워 는 약 10 W 이상 또는 약 40 W 이상이고, 상기 절연체(예컨대, HfO2)용 타겟에 대한 스퍼터 파워는 약 100 W 이 상인 것이 바람직할 수 있다. 본 발명의 실시예에 따르면, 소자의 작동을 위해 요구되는 포밍 전압을 낮춰줄 수 있고, 경우에 따라서는, 포밍-프리(forming-free)한 특성을 구현할 수도 있다. 도 14는 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 DC 전압 스윕(sweep) 특성을 평가한 결과를 보여주는 그래프이다. 도 14를 참조하면, 본 발명의 실시예에 따른 시냅틱 소자는 낮은 전압 레벨에서 메모리 동작 특성 및 시냅틱 거 동을 나타낼 수 있다. 도 15는 본 발명의 일 실시예에 따른 시냅틱 소자의 스위칭 메커니즘을 설명하기 위한 도면이다. 도 15를 참조하면, 본 발명의 실시예에 따른 시냅틱 소자에서 제 2 전극(상부 전극)에 음(-)의 전압을 인가 할 때, 제 1 전극(하부 전극)에서 리튬(Li)이 방출될 수 있고, 제 2 전극에 양(+)의 전압을 인가할 때, 제 1 전극은 리튬(Li)을 흡수할 수 있다. 다시 말해, 제 1 전극에 양(+)의 전압을 인가할 때, 제 1 전 극에서 리튬(Li)이 방출될 수 있고, 제 1 전극에 음(-)의 전압을 인가할 때, 제 1 전극은 리튬(L i)을 흡수할 수 있다. 제 1 전극과 제 2 전극 사이에 인가되는 전압 조건에 의해, 제 1 전극과 전도성 필라멘트(CF)를 연 결하는 전도 경로(conduction path)가 생성, 강화, 약화 및 소멸(분해)됨에 따라 스위칭층의 전기전도도(컨 덕턴스)가 변화될 수 있다. 상기 전도 경로의 생성, 강화, 약화, 소멸(분해)은 스위칭층 내에서 리튬(Li) 이온의 이동에 의해 이루어질 수 있다. 제 1 전극이 리튬(Li)을 방출하여 제 1 전극과 전도성 필라멘트 (CF)를 연결하는 전도 경로가 형성되면, 스위칭층의 컨덕턴스는 높아질 수 있다. 반대로, 제 1 전극이 리튬(Li)을 흡수하여 제 1 전극과 전도성 필라멘트(CF)를 연결하는 전도 경로가 소멸되면, 스위칭층의 컨덕턱스는 낮아질 수 있다. 상기 전도 경로의 강화 또는 약화에 따라, 상기 컨덕턴스가 아날로그적으로 강화 또는 약화될 수 있다. 도 16은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 동작 전압(세트 전압 및 리세트 전압)을 스위칭 사이 클에 따라 증가시키면서 세트 및 리세트 동작 특성을 평가한 결과를 보여주는 그래프이다. 도 16을 참조하면, 세트 전압을 낮은 전압 레벨에서 점차로 음(-)의 방향으로 증가시킬 경우, 리세트 전압은 점 차로 양(+)의 방향으로 증가되는 사이클링을 확인할 수 있다. 이러한 결과는 상기 시냅틱 소자의 아날로그적인 특성을 보여준다고 할 수 있다. 도 17은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 동작 전압(세트 전압 및 리세트 전압)을 연속적으로 증가시키면서 세트 및 리세트 동작 특성을 평가한 결과를 보여주는 그래프이다. 도 17을 참조하면, 세트의 전류값이 높아짐에 따라, 리세트의 전류값도 높아지는 것을 확인할 수 있다. 이는 컴 플라이언스 전류(compliance current)(ICC)에 의한 메모리 거동을 의미할 수 있다. 도 16 및 도 17은 비교적 높은 전압 레벨에서 측정된 것으로, 비교적 높은 전압 레벨에서도, 실시예에 따른 시 냅틱 소자가 메모리 거동을 나타낼 수 있다. 이때, 상기 시냅틱 소자의 온(ON)/오프(OFF) 전류 비(ratio)는 약 102 정도이거나 그 이상일 수 있다. 도 18 및 도 19는 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 반복적 전압 인가에 따른 연속적 저항 변화 특성을 평가한 결과를 보여주는 그래프이다. 도 18을 참조하면, 본 발명의 실시예에 따른 시냅틱 소자에 약 -0.65 V의 전압을 반복적으로 인가하는 경우, 상 기 시냅틱 소자의 컨덕턴스가 연속적으로, 즉, 아날로그적으로 증가할 수 있다. 이는 컨덕턴스의 아날로그적인 증가에 따른 시냅틱 소자의 '강화(potentiation)' 특성을 의미할 수 있다. 실시예에 따른 시냅틱 소자는 비교적 낮은 전압 레벨에서 상기 강화 특성(시냅틱 거동)을 나타낼 수 있다. 도 19를 참조하면, 본 발명의 실시예에 따른 시냅틱 소자에 약 0.8 V의 전압을 반복적으로 인가하는 경우, 상기 시냅틱 소자의 컨덕턴스가 연속적으로, 즉, 아날로그적으로 감소할 수 있다. 이는 컨덕턴스의 아날로그적인 감 소에 따른 시냅틱 소자의 '약화(depression)' 특성을 의미할 수 있다. 실시예에 따른 시냅틱 소자는 비교적 낮 은 전압 레벨에서 상기 약화 특성(시냅틱 거동)을 나타낼 수 있다. 도 20은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 로우(low) 전압 동작 특성을 보여주는 그래프이다. 도 21은 도 20에서 세트(set) 동작이 발생되었을 때의 AC(alternating current) 펄스의 변화 특성을 보여주는 그래 프이다. 도 22는 도 20에서 리세트(reset) 동작이 발생되었을 때의 AC 펄스의 변화 특성을 보여주는 그래프이다. 도 21에서 확인할 수 있는 바와 같이, 세트(set) 동작의 속도는 약 240 ㎲ 정도였고, 도 22에서 확인할 수 있는 바와 같이, 리세트(reset) 동작의 속도는 약 49 ms 정도였다. 도 23은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 하이(high) 전압 동작 특성을 보여주는 그래프이다. 도 24는 도 23에서 세트(set) 동작이 발생되었을 때의 AC 펄스의 변화 특성을 보여주는 그래프이다. 도 25는 도 23에서 리세트(reset) 동작이 발생되었을 때의 AC 펄스의 변화 특성을 보여주는 그래프이다. 도 24에서 확인할 수 있는 바와 같이, 세트(set) 동작의 속도는 약 34 ns 정도였고, 도 25에서 확인할 수 있는 바와 같이, 리세트(reset) 동작의 속도는 약 26 ㎲ 정도였다. 이러한 세트/리세트 동작 속도 각각은 도 21 및 도 22에서의 세트/리세트 동작 속도에 비하여 빠른 것이다. 도 20 내지 도 25의 결과로부터, 본 발명의 실시예에 따른 시냅틱 소자는 제 1 전극과 전도성 필라멘트 사이에 얇은 전도 경로가 쉽게 형성되고 쉽게 분해될 수 있으므로, 낮은 전압 및 짧은 펄스로도 메모리 거동이 가능한 것을 확인할 수 있다. 또한, 아날로그적인 메모리 특성을 나타내기 위해서는, 어느 정도 불완전한 세트/리세트 가 필요할 수 있다. 도 26은 본 발명의 일 실시예에 따른 시냅틱 소자의 인가 전압 세기에 따른 컨덕턴스의 증가 특성, 즉, 강화 (potentiation) 특성을 보여주는 그래프이다. 도 26에서 X축은 전압 펄스의 반복 인가 횟수로서 0 부터 800회까 지의 범위를 갖는다. 인가 전압의 펄스 폭은 10 ㎲ 였다. 도 26을 참조하면, 시냅틱 소자에 세트 전압으로서 -0.8 V의 전압을 반복해서 인가할 경우, 컨덕턴스가 선형적 으로 증가하는 강화(potentiation) 특성을 보이는 것을 확인할 수 있다. 도 27은 본 발명의 일 실시예에 따른 시냅틱 소자의 인가 전압 세기에 따른 컨덕턴스의 감소 특성, 즉, 약화 (depression) 특성을 보여주는 그래프이다. 도 27에서 X축은 전압 펄스의 반복 인가 횟수로서 0 부터 800회까지 의 범위를 갖는다. 인가 전압의 펄스 폭은 10 ㎲ 였다. 도 27을 참조하면, 시냅틱 소자에 리세트 전압으로서 1.2 V의 전압을 반복해서 인가할 경우, 컨덕턴스가 대체로 선형적으로 감소하는 약화(depression) 특성을 보이는 것을 확인할 수 있다. 도 28은 본 발명의 일 실시예에 따른 시냅틱 소자의 강화(potentiation) 및 약화(depression) 특성을 측정한 결 과를 보여주는 그래프이다. 도 28의 데이터의 측정시 동일한 전압으로 프로그램(program) 및 리드(read)를 수행 하였다. 즉, 동일한 하나의 제 1 전압으로 시냅틱 소자에 대한 강화 동작을 반복적으로 수행하면서 아울러 상기 제 1 전압으로 읽기 동작을 수행하였다. 또한, 동일한 하나의 제 2 전압으로 시냅틱 소자에 대한 약화 동작을 반복적으로 수행하면서 아울러 상기 제 2 전압으로 읽기 동작을 수행하였다. 도 29는 도 28의 측정 데이터로부터 계산에 의해 얻어진 것으로, 강화 및 약화 동작 각각에 대한 선형성을 평가 한 결과를 보여주는 그래프이다. 도 29를 참조하면, 강화 동작에 대한 선형성 계수 ｕP 는 ∼0 정도로 거의 완전한 선형성을 나타내는 것을 확인 할 수 있다. 한편, 약화 동작에 대한 선형성 계수 ｕD 는 ∼3.6 정도로 강화 동작 보다는 선형성 정도가 다소 낮 게 나타났다. 한편, 강화 동작의 그래프와 약화 동작의 그래프 사이의 대칭성의 경우, 대칭성이 다소 떨어지는 것으로 나타나 는데, 이는 측정 방식 상의 문제로 인한 것으로 판단된다. 도 28의 데이터의 측정시, 강화 동작 및 약화 동작 각각에서, 동일한 전압으로 프로그램(program) 및 리드(read)를 수행하였기 때문에, 이러한 측정 방식으로 인해 상기 대칭성이 다소 떨어지는 결과가 나타날 수 있다. 즉, 강화 시에 사용한 강화 전압으로 읽기 동작을 수행하 고, 약화 시에 사용한 약화 전압으로 읽기 동작을 수행하였기 때문에, 강화 시의 읽기 전압과 약화 시의 읽기 전압이 비교적 큰 차이를 가질 수 있고, 이로 인해, 상기 대칭성이 떨어지는 결과가 나타날 수 있다. 따라서, 강화 단계 및 약화 단계에서 동일한 하나의 리드(read) 전압으로 읽기 동작을 수행할 경우, 강화 동작 그래프와 약화 동작 그래프 사이에 비교적 우수한 대칭성이 나타날 수 있다. 또한, 강화 동작 시의 프로그램 전압 펄스의 폭과 약화 동작 시의 프로그램 전압 펄스의 폭을 조절함으로써, 리 세트와 세트의 동작 속도 차이를 제어할 수 있고, 리세트에 따른 약화 동작 그래프의 비선형성을 개선할 수 있 다. 도 30은 본 발명의 일 실시예에 따른 시냅틱 소자의 강화(potentiation) 및 약화(depression) 동작시 별도의 리 드(read) 전압을 추가한 경우를 보여주는 파형도이다. 도 30을 참조하면, 본 발명의 실시예에 따른 시냅틱 소자의 강화 동작에서 음(-)의 세기를 갖는 프로그램 전압 을 사용하고, 상기 프로그램 전압 보다 상대적으로 낮은 레벨의 리드(read) 전압을 사용할 수 있다. 또한, 상기 시냅틱 소자의 약화 동작에서 양(+)의 세기를 갖는 프로그램 전압을 사용하고, 상기 프로그램 전압 보다 상대적 으로 낮은 레벨의 리드(read) 전압을 사용할 수 있다. 상기 강화 및 약화 동작에서 사용되는 리드(read) 전압의 세기는 동일할 수 있다. 이러한 리드(read) 전압 펄스를 추가함으로써, 도 28 및 도 29에 나타난 바와 같은 강 화 동작의 그래프와 약화 동작의 그래프 사이의 비대칭성을 개선할 수 있다. 따라서, 본 발명의 실시예에 따르 면, 강화 동작 특성과 약화 동작 특성 사이에 우수한 대칭성을 갖는 시냅틱 소자를 구현할 수 있다. 그러나, 도 30에 도시된 리드(read) 전압의 세기 및 극성은 예시적인 것이고, 필요에 따라, 조절될 수 있다. 도 31은 본 발명의 일 실시예에 따른 시냅틱 소자의 강화(potentiation) 및 약화(depression) 동작에 있어서 프 로그램 펄스의 폭을 조절한 경우를 보여주는 파형도이다. 도 31을 참조하면, 본 발명의 실시예에 따르면, 강화 동작 시의 프로그램 전압 펄스의 폭과 약화 동작 시의 프 로그램 전압 펄스의 폭을 서로 다르게 제어함으로써, 리세트와 세트의 동작 속도 차이를 제어할 수 있고, 리세 트에 따른 약화 동작 그래프의 비선형성을 개선할 수 있다. 예를 들어, 약화 동작 시의 프로그램 전압 펄스의 폭을 강화 동작 시의 프로그램 전압 펄스의 폭 보다 크게 만들어줌으로써, 리세트와 세트의 동작 속도의 차이를 제어할 수 있고, 결과적으로, 약화 동작 그래프의 비선형성을 개선할 수 있다. 따라서, 본 발명의 실시예에 따 르면, 강화 동작 특성 및 약화 동작 특성 모두에서 우수한 선형성을 갖는 시냅틱 소자를 구현할 수 있다. 그러 나, 도 31에 도시된 펄스의 파형은 예시적인 것이고, 필요에 따라, 달라질 수 있다. 도 32는 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 PPF(paired pulse facilitation) 특성을 평가하기 위 해 상기 시냅틱 소자에 인가되는 페어드 펄스(paired pulse)의 형태를 보여주는 도면이다. 도 32를 참조하면, 페어드 펄스(paired pulse)를 구성하는 두 펄스 사이의 간격(Δt)이 작은 경우, 두 펄스의 중첩 영역이 증가할 수 있다. 상기 두 펄스 사이의 간격(Δt)이 큰 경우, 중첩 영역이 감소할 수 있다. 도 33은 본 발명의 일 실시예에 따른 시냅틱 소자의 PPF(paired pulse facilitation) 특성을 평가한 결과를 보 여주는 그래프이다. 도 33을 참조하면, 스파이크 타이밍(spike timing)에 해당하는 두 펄스 사이의 간격(Δt)이 증가함에 따라, 시 냅틱 강도(weight)(%)가 감소하는 경향성이 나타났다. 이러한 특성은 실제 시냅스에서 나타나는 PPF 특성과 거 의 동일한 것일 수 있다. 따라서, 본 발명의 실시예에 따른 시냅틱 소자는 실제 시냅스의 거동 특성을 잘 모방 하고 있음을 알 수 있다. 도 34는 본 발명의 일 실시예에 따른 시냅틱 소자(S10)의 시냅스 모방 특성을 설명하기 위한 개념도이다. 도 34는 참조하면, 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron) 사이의 연결부인 시냅스를 회로적으로 구성할 때, 본 발명의 실시예에 따른 시냅틱 소자(S10)를 적용할 수 있다. 프리-뉴런(pre-neuron)은 프리-스파 이크(pre-spike) 신호를 시냅스에 입력할 수 있고, 시냅스는 소정의 시냅틱 신호(synaptic signal)를 포스트-뉴 런(post-neuron)으로 전달할 수 있으며, 포스트-뉴런(post-neuron)은 포스트-스파이크(post-spike) 신호를 발 생할 수 있다. 시냅스가 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron)을 연결하는 것과 유사하게, 시냅틱 소자(S10)는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)와 포스트-시냅틱 뉴런 회로(post-synapticneuron circuit)를 연결하는 역할을 할 수 있다. 이러한 구성을 회로적으로 도시하면 도 35와 같을 수 있다. 도 35는 본 발명의 일 실시예에 따른 시냅틱 소자(S10)를 포함하는 회로 구성을 보여주는 도면이다. 도 35를 참조하면, 시냅틱 소자(S10)의 제 1 전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)에 연결될 수 있다. 시냅틱 소자(S10)의 제 2 전극은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)로부터 프리 -스파이크(pre-spike) 신호가 제 1 전극에 인가될 수 있고, 제 2 전극을 통해서 시냅틱 신호(synaptic signal), 즉, 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로부터 포스트-스 파이크(post-spike) 신호가 발생할 수 있다. 제 1 전극과 제 2 전극 사이에 전기적 신호가 인가됨에 따 라서, 시냅틱 소자(S10)의 강화(potentiation) 또는 약화(depression) 현상이 발생할 수 있다. 도 36은 본 발명의 일 실시예에 따른 시냅틱 소자(S10)를 적용한 시냅틱 어레이 소자를 보여주는 회로도이다. 도 36을 참조하면, 복수의 시냅틱 소자(S10)가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다. 복수의 제 1 배선(W10)이 배열될 수 있고, 이와 교차하는 복수의 제 2 배선(W20)이 배열될 수 있으며, 제 1 배선(W10)과 제 2 배선(W20)의 교차점에 시냅틱 소자(S10)가 구비될 수 있다. 복수의 제 1 배선(W10)은 시냅틱 소자(S10)의 제 1 전극에 연결될 수 있고, 복수의 제 2 배선(W20)은 시냅틱 소자(S10)의 제 2 전극에 연결될 수 있다. 제 1 배선(W10)은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)에 연결될 수 있고, 제 2 배선(W20)은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)로부터 제 1 배선(W10)을 통해 시냅틱 소자(S10)의 제 1 전극에 프리-스파이크(pre-spike) 신호가 인가될 수 있다. 시냅틱 소자(S10)의 제 2 전극를 통해 시냅틱 신호(synaptic signal), 즉, 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post- synaptic neuron circuit)(N20)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로부터 포스트-스파이크(post-spike) 신호가 발생할 수 있다. 본 발명의 실시예에 따르면, 상기한 실시예에 따른 시냅틱 소자를 적용한 뉴로모픽(neuromorphic) 소자 및 시스 템을 구성할 수 있다. 뉴로모픽 소자는 상기 시냅틱 소자와 연결된 CMOS(complementary metal-oxide- semiconductor) 주변 회로를 포함할 수 있다. 상기 CMOS 주변 회로는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit) 및 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit) 등을 포함할 수 있다. 상기 시냅 틱 소자는 본 발명의 실시예에 따른 것으로, 예컨대, 도 36에서 설명한 바와 같은 어레이 구조를 가질 수 있다. 시냅틱 소자를 적용한 뉴로모픽 소자 및 시스템의 구성은 잘 알려진 바, 이에 대한 구체적인 설명은 생략한다. 이상에서 설명한 본 발명의 실시예들에 따르면, 포밍(forming) 전압을 낮출 수 있고, 간단한 구조에 의해 스케 일링 축소 및 제조(양산)에 유리하고 우수한 내구성을 갖는 시냅틱 소자를 구현할 수 있다. 특히, 본 발명의 실 시예들에 따르면, 포밍-프리(forming-free) 특성을 갖는 시냅틱 소자를 구현할 수 있고, 이 경우, 내구성 향상 및 스케일링 축소 등에 상당한 효과를 기할 수 있다. 또한, 본 발명의 실시예들에 따르면, 컨덕턴스 (conductance) 변조 특성에 있어서, 비교적 우수한 선형성 및 대칭성을 확보할 수 있는 시냅틱 소자를 구현할 수 있다. 부가적으로, 본 발명의 실시예들에 따른 시냅틱 소자의 전극(제 1 전극 및/또는 제 2 전극)의 크기를 조절함으로써, 오프-커런트(Off-current) 특성이나 소비 전력 특성 등을 제어할 수 있을 것으로 기대된다. 따 라서, 실시예들에 따른 시냅틱 소자는 생물학적 시냅스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크(neural network)에 유용하게 활용될 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 36을 참조하여 설명한 실시예에 따른 시냅 틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자가, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. 부호의 설명* 도면의 주요 부분에 대한 부호설명 * 10 : 제 1 전극 20 : 스위칭층 20a : 제 1 영역 20b : 제 2 영역 30 : 제 2 전극 CF : 전도성 필라멘트 CH1 : 챔버 H1 : 기판 홀더 N1 : 프리-시냅틱 뉴런 회로 N2 : 포스트-시냅틱 뉴런 회로 N10 : 프리-시냅틱 뉴런 회로 N20 : 포스트-시냅틱 뉴런 회로 S10 : 시냅틱 소자 T1, T2 : 타겟 W10 : 제 1 배선 W20 : 제 2 배선"}
{"patent_id": "10-2022-0123065", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 시냅틱 소자(synaptic device)를 보여주는 사시도이다. 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 시냅틱 소자의 제조 방법을 설명하기 위한 단면도이다. 도 3은 본 발명의 일 실시예에 따른 시냅틱 소자의 제조 방법에 적용될 수 있는 코-스퍼터링(co-sputtering) 방 법을 예시적으로 설명하기 위한 도면이다. 도 4는 본 발명의 예시적인 실시예에 따라 제조된 테스트용 시냅틱 소자를 보여주는 사시도이다. 도 5 내지 도 8은 본 발명의 일 실시예에 따른 시냅틱 소자에 적용될 수 있는 스위칭층에 대한 XPS(X-ray phothelectron spectroscopy) 분석 결과를 보여주는 그래프이다. 도 9는 하부 전극(제 1 전극)의 물질에 따른 시냅틱 소자의 초기 전류(pristine current)의 변화를 보여주는 그 래프이다. 도 10은 도 9에서 설명한 비교예에 따른 시냅틱 소자에 대한 DC(direct current) 전압 스윕(sweep) 특성을 평가 한 결과를 보여주는 그래프이다. 도 11은 도 9에서 설명한 실시예에 따른 시냅틱 소자에 대한 DC 전압 스윕(sweep) 특성을 평가한 결과를 보여주 는 그래프이다. 도 12는 본 발명의 일 실시예에 따른 시냅틱 소자의 전압 인가에 따른 전류 변화 특성을 보여주는 그래프이다. 도 13은 본 발명의 일 실시예에 따른 시냅틱 소자의 스위칭층 형성시 Li용 타겟에 대한 스퍼터 파워에 따른 상 기 시냅틱 소자의 포밍 전압과 세트 전압의 차이 변화를 측정한 결과를 보여주는 그래프이다. 도 14는 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 DC 전압 스윕(sweep) 특성을 평가한 결과를 보여주는 그래프이다. 도 15는 본 발명의 일 실시예에 따른 시냅틱 소자의 스위칭 메커니즘을 설명하기 위한 도면이다. 도 16은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 동작 전압(세트 전압 및 리세트 전압)을 스위칭 사이 클에 따라 증가시키면서 세트 및 리세트 동작 특성을 평가한 결과를 보여주는 그래프이다. 도 17은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 동작 전압(세트 전압 및 리세트 전압)을 연속적으로 증가시키면서 세트 및 리세트 동작 특성을 평가한 결과를 보여주는 그래프이다. 도 18 및 도 19는 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 반복적 전압 인가에 따른 연속적 저항 변화 특성을 평가한 결과를 보여주는 그래프이다. 도 20은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 로우(low) 전압 동작 특성을 보여주는 그래프이다. 도 21은 도 20에서 세트(set) 동작이 발생되었을 때의 AC(alternating current) 펄스의 변화 특성을 보여주는 그래프이다. 도 22는 도 20에서 리세트(reset) 동작이 발생되었을 때의 AC 펄스의 변화 특성을 보여주는 그래프이다. 도 23은 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 하이(high) 전압 동작 특성을 보여주는 그래프이다. 도 24는 도 23에서 세트(set) 동작이 발생되었을 때의 AC 펄스의 변화 특성을 보여주는 그래프이다. 도 25는 도 23에서 리세트(reset) 동작이 발생되었을 때의 AC 펄스의 변화 특성을 보여주는 그래프이다. 도 26은 본 발명의 일 실시예에 따른 시냅틱 소자의 인가 전압 세기에 따른 컨덕턴스의 증가 특성, 즉, 강화 (potentiation) 특성을 보여주는 그래프이다. 도 27은 본 발명의 일 실시예에 따른 시냅틱 소자의 인가 전압 세기에 따른 컨덕턴스의 감소 특성, 즉, 약화 (depression) 특성을 보여주는 그래프이다. 도 28은 본 발명의 일 실시예에 따른 시냅틱 소자의 강화(potentiation) 및 약화(depression) 특성을 측정한 결 과를 보여주는 그래프이다. 도 29는 도 28의 측정 데이터로부터 계산에 의해 얻어진 것으로, 강화 및 약화 동작 각각에 대한 선형성을 평가 한 결과를 보여주는 그래프이다. 도 30은 본 발명의 일 실시예에 따른 시냅틱 소자의 강화(potentiation) 및 약화(depression) 동작시 별도의 리 드(read) 전압을 추가한 경우를 보여주는 파형도이다. 도 31은 본 발명의 일 실시예에 따른 시냅틱 소자의 강화(potentiation) 및 약화(depression) 동작에 있어서 프 로그램 펄스의 폭을 조절한 경우를 보여주는 파형도이다. 도 32는 본 발명의 일 실시예에 따른 시냅틱 소자에 대한 PPF(paired pulse facilitation) 특성을 평가하기 위 해 상기 시냅틱 소자에 인가되는 페어드 펄스(paired pulse)의 형태를 보여주는 도면이다. 도 33은 본 발명의 일 실시예에 따른 시냅틱 소자의 PPF(paired pulse facilitation) 특성을 평가한 결과를 보 여주는 그래프이다. 도 34는 본 발명의 일 실시예에 따른 시냅틱 소자의 시냅스 모방 특성을 설명하기 위한 개념도이다. 도 35는 본 발명의 일 실시예에 따른 시냅틱 소자를 포함하는 회로 구성을 보여주는 도면이다. 도 36은 본 발명의 일 실시예에 따른 시냅틱 소자를 적용한 시냅틱 어레이 소자를 보여주는 회로도이다."}
