{   'ast': [   {   'linenum': 1,
                   'source': '// GHZ_XYY',
                   'type': <ASTType.COMMENT: 100>},
               {   'linenum': 2,
                   'source': 'OPENQASM 2.0;',
                   'type': <ASTType.DECLARATION_QASM_2_0: 2000>},
               {   'include': 'qelib1.inc',
                   'linenum': 3,
                   'source': 'include "qelib1.inc";',
                   'type': <ASTType.INCLUDE: 3000>},
               {   'linenum': 4,
                   'qreg_name': 'q',
                   'qreg_num': '3',
                   'source': 'qreg q[3];',
                   'type': <ASTType.QREG: 20>},
               {   'creg_name': 'c',
                   'creg_num': '3',
                   'linenum': 5,
                   'source': 'creg c[3];',
                   'type': <ASTType.CREG: 30>},
               {   'linenum': 6,
                   'op': 'x',
                   'param_list': None,
                   'reg_list': ['q[0]'],
                   'source': 'x q[0];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 7,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[1]'],
                   'source': 'h q[1];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 8,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[2]'],
                   'source': 'h q[2];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 9,
                   'op': 'g',
                   'param_list': None,
                   'reg_list': ['qr0[0]', 'qr1', 'qr2[0]', 'qr3'],
                   'source': 'g qr0[0],qr1,qr2[0],qr3;',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 10,
                   'op': 'cx',
                   'param_list': None,
                   'reg_list': ['q[1]', 'q[0]'],
                   'source': 'cx q[1],q[0];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 11,
                   'op': 'cx',
                   'param_list': None,
                   'reg_list': ['q[2]', 'q[0]'],
                   'source': 'cx q[2],q[0];',
                   'type': <ASTType.OP: 70>},
               {   'ctl': 'if',
                   'expression_op': '==',
                   'expression_param_list': ['syn', '1'],
                   'linenum': 12,
                   'op': 'x',
                   'param_list': None,
                   'reg_list': ['q[0]'],
                   'source': 'if(syn==1) x q[0];',
                   'type': <ASTType.CTL_2: 82>},
               {   'ctl': 'if',
                   'expression_op': '==',
                   'expression_param_list': ['syn', '2'],
                   'linenum': 13,
                   'op': 'x',
                   'param_list': None,
                   'reg_list': ['q[2]'],
                   'source': 'if(syn==2) x q[2];',
                   'type': <ASTType.CTL_2: 82>},
               {   'ctl': 'if',
                   'expression_op': '==',
                   'expression_param_list': ['syn', '3'],
                   'linenum': 14,
                   'op': 'x',
                   'param_list': None,
                   'reg_list': ['q[1]'],
                   'source': 'if(syn==3) x q[1];',
                   'type': <ASTType.CTL_2: 82>},
               {   'linenum': 15,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[0]'],
                   'source': 'h q[0];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 16,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[1]'],
                   'source': 'h q[1];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 17,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[2]'],
                   'source': 'h q[2];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 18,
                   'op': 'u',
                   'param_list': ['pi/2', 'a', 'b'],
                   'reg_list': ['q[0]'],
                   'source': 'u(pi/2,a,b) q[0];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 19,
                   'source': '// Pauli gate: bit and phase flip',
                   'type': <ASTType.COMMENT: 100>},
               {   'linenum': 29,
                   'reg_list': ['q[0]', 'q[1]', 'q[2]'],
                   'source': 'barrier q[0],q[1],q[2];',
                   'type': <ASTType.BARRIER: 50>},
               {   'linenum': 30,
                   'op': 'sdg',
                   'param_list': None,
                   'reg_list': ['q[0]'],
                   'source': 'sdg q[0];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 31,
                   'op': 'sdg',
                   'param_list': None,
                   'reg_list': ['q[1]'],
                   'source': 'sdg q[1];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 32,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[0]'],
                   'source': 'h q[0];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 33,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[1]'],
                   'source': 'h q[1];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 34,
                   'op': 'h',
                   'param_list': None,
                   'reg_list': ['q[2]'],
                   'source': 'h q[2];',
                   'type': <ASTType.OP: 70>},
               {   'linenum': 35,
                   'source': 'measure q[0] -> c[0];',
                   'source_reg': 'q[0]',
                   'target_reg': 'c[0]',
                   'type': <ASTType.MEASURE: 40>},
               {   'linenum': 36,
                   'source': 'measure q[1] -> c[1];',
                   'source_reg': 'q[1]',
                   'target_reg': 'c[1]',
                   'type': <ASTType.MEASURE: 40>},
               {   'linenum': 37,
                   'source': 'measure q[2] -> c[2];',
                   'source_reg': 'q[2]',
                   'target_reg': 'c[2]',
                   'type': <ASTType.MEASURE: 40>}],
    'datetime': '2019-02-20T21:33:13.083894',
    'filepath': 'test_qasm/if.qasm',
    'source': [   '// GHZ_XYY',
                  'OPENQASM 2.0;',
                  'include "qelib1.inc";',
                  'qreg q[3];',
                  'creg c[3];',
                  'x q[0];',
                  'h q[1];',
                  'h q[2];',
                  'g qr0[0],qr1,qr2[0],qr3;',
                  'cx q[1],q[0];',
                  'cx q[2],q[0];',
                  'if(syn==1) x q[0];',
                  'if(syn==2) x q[2];',
                  'if(syn==3) x q[1];',
                  'h q[0];',
                  'h q[1];',
                  'h q[2];',
                  'u(pi/2,a,b) q[0];',
                  '// Pauli gate: bit and phase flip',
                  'gate y a { u3(pi,pi/2,pi/2) a; }',
                  'gate ch a,b {',
                  'h b; sdg b;',
                  'cx a,b;',
                  'h b; t b;',
                  'cx a,b;',
                  't b; h b; s b; x b;',
                  '}',
                  '',
                  'barrier q[0],q[1],q[2];',
                  'sdg q[0];',
                  'sdg q[1];',
                  'h q[0];',
                  'h q[1];',
                  'h q[2];',
                  'measure q[0] -> c[0];',
                  'measure q[1] -> c[1];',
                  'measure q[2] -> c[2];'],
    'user_gates': [   {   'gate_name': 'y',
                          'gate_ops_list': [   {   'op': 'u3',
                                                   'op_param_list': [   'pi',
                                                                        'pi/2',
                                                                        'pi/2'],
                                                   'op_reg_list': ['a']}],
                          'gate_ops_raw_list': ['u3(pi,pi/2,pi/2) a;'],
                          'gate_param_list': ['a'],
                          'linenum': 20,
                          'source': 'gate y a { u3(pi,pi/2,pi/2) a; }'},
                      {   'gate_name': 'ch',
                          'gate_ops_list': [   {   'op': 'h',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 'sdg',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 'cx',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['a', 'b']},
                                               {   'op': 'h',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 't',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 'cx',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['a', 'b']},
                                               {   'op': 't',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 'h',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 's',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']},
                                               {   'op': 'x',
                                                   'op_param_list': None,
                                                   'op_reg_list': ['b']}],
                          'gate_ops_raw_list': [   'h b;',
                                                   'sdg b;',
                                                   'cx a,b;',
                                                   'h b;',
                                                   't b;',
                                                   'cx a,b;',
                                                   't b;',
                                                   'h b;',
                                                   's b;',
                                                   'x b;'],
                          'gate_param_list': ['a', 'b'],
                          'linenum': 21,
                          'source': 'gate ch a,b { h b; sdg b; cx a,b; h b; t '
                                    'b; cx a,b; t b; h b; s b; x b; }'}]}
