# CPU en VHDL
## Creación
- Xilinx ISE Design Suite
- Lenguaje: VHDL

## Proyecto
Mini unidad de procesamiento realizada en VHDL implementada sobre una placa FPGA Digilent Basys 2 Spartan-3E FPGA Trainer Board.
<p align="center">
  <img src="https://i.stack.imgur.com/MXY8u.jpg" />
</p>


El esquema de funcionamiento de la CPU es el siguiente.
<p align="center">
  <img src="ttps://github.com/carloscarretero/CPU-VHDL/blob/master/img/cpu-seq.PNG" />
</p>

La arquitectura física de la cpu es la siguiente
<p align="center">
  <img src="https://github.com/carloscarretero/CPU-VHDL/blob/master/img/scheme.PNG" />
</p>
