# Lab 1: ALU、Regfiles 设计与有限状态机

!!! tip "说明"

    此文档正在更新中……

!!! warning "注意"

    1. 官方 ppt 部分内容存在错误，请注意辨别
    2. 具体的 verilog 代码请先根据官方 ppt 自行完成，本文档不提供全部的 verilog 代码，仅作参考和提示作用

