//
// Milkyway Hierarchical Verilog Dump:
// Generated on 04/30/2017 at 12:52:52
// Design Generated by Consolidated Verilog Reader
// File produced by Consolidated Verilog Writer
// Library Name :openMSP430
// Cell Name    :openMSP430
// Hierarchy delimiter:'/'
//


module omsp_and_gate_16 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_17 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_18 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_19 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_20 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_0 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_12 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_13 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_16 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n5 ) 
    , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
INVX0 U4 (.ZN ( n5 ) , .VDD ( VDD ) , .INP ( rst ) , .VSS ( VSS ) ) ;
SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n5 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
endmodule




module omsp_scan_mux_14 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


INVX0 U2 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( data_in_scan ) , .VSS ( VSS ) ) ;
NAND2X0 U1 (.IN2 ( n1 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( scan_mode ) 
    , .QN ( data_out ) ) ;
endmodule




module omsp_scan_mux_0 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_14 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_15 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_0 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n4 ) ) ;
endmodule




module omsp_scan_mux_13 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_6 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_7 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_15 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_and_gate_8 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_9 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_10 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_11 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_clock_gate_0 (clk , enable , scan_enable , gclk , VDD , 
    VSS , gclk_cts_0 , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
output gclk_cts_0 ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX2 U4 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
NBUFFX2 NBUFFX2_G5IP (.VDD ( VDD ) , .INP ( gclk ) , .VSS ( VSS ) 
    , .Z ( gclk_cts_0 ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n1 ) , .Q ( enable_latch ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
endmodule




module omsp_sync_cell_11 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS , clk_cts_1 );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk_cts_1 ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_clock_mux_0 (test_si1 , test_se , clk_out , test_so4 , 
    test_so3 , test_so2 , test_so1 , VDD , clk_in0 , clk_in1 , reset , 
    scan_mode , select , test_si4 , test_si3 , test_si2 , VSS , IN0 , 
    clk_in1_cts_3 , clk_in0_cts_1 );
input  test_si1 ;
input  test_se ;
output clk_out ;
output test_so4 ;
output test_so3 ;
output test_so2 ;
output test_so1 ;
input  VDD ;
input  clk_in0 ;
input  clk_in1 ;
input  reset ;
input  scan_mode ;
input  select ;
input  test_si4 ;
input  test_si3 ;
input  test_si2 ;
input  VSS ;
input  IN0 ;
input  clk_in1_cts_3 ;
input  clk_in0_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U11 (.ZN ( n6 ) , .VDD ( VDD ) , .INP ( clk_in0_cts_1 ) , .VSS ( VSS ) ) ;
NBUFFX4 CTS_lfxt_clk_CTO_delay2 (.VSS ( VSS ) 
    , .INP ( CTS_lfxt_clk_CTO_delay41 ) , .Z ( CTS_lfxt_clk_CTO_delay21 ) 
    , .VDD ( VDD ) ) ;
IBUFFX32 INVX16_G2B7I1 (.INP ( n7_G2B1I1 ) , .ZN ( n7_G2B2I1 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) ) ;
INVX8 U6 (.ZN ( n7 ) , .VDD ( VDD ) , .INP ( clk_in1_cts_3 ) , .VSS ( VSS ) ) ;
NAND2X4 U4 (.IN2 ( n7 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( test_so4 ) 
    , .QN ( n2 ) ) ;
OA22X2 U7 (.IN2 ( n5 ) , .IN4 ( n2 ) , .VDD ( VDD ) , .IN1 ( clk_in0 ) 
    , .IN3 ( scan_mode ) , .Q ( clk_out ) , .VSS ( VSS ) ) ;
NBUFFX4 DELLN2X2_G2B3I1 (.VSS ( VSS ) , .INP ( n7_G2B2I1 ) , .Z ( n7_G2B4I1 ) 
    , .VDD ( VDD ) ) ;
NBUFFX32 NBUFFX2_G2B1I1 (.VSS ( VSS ) , .Z ( n7_G2B5I1 ) , .INP ( n7_G2B4I1 ) 
    , .VDD ( VDD ) ) ;
NBUFFX4 CTS_lfxt_clk_CTO_delay4 (.VSS ( VSS ) , .INP ( n7 ) 
    , .Z ( CTS_lfxt_clk_CTO_delay41 ) , .VDD ( VDD ) ) ;
INVX2 INVX4_G2B9I1 (.VDD ( VDD ) , .INP ( CTS_lfxt_clk_CTO_delay21 ) 
    , .VSS ( VSS ) , .ZN ( n7_G2B1I1 ) ) ;
SDFFASX1 in0_select_s_reg (.D ( in0_select ) , .CLK ( n6 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( reset ) , .QN ( test_so1 ) , .Q ( in0_select_s ) 
    , .SE ( test_se ) , .SI ( test_si1 ) ) ;
SDFFARX1 in1_select_s_reg (.Q ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( n7_G2B5I1 ) , .RSTB ( reset ) , .SE ( IN0 ) , .SI ( test_si2 ) 
    , .D ( in1_select ) ) ;
NOR2X0 U5 (.QN ( n5 ) , .IN1 ( in0_select_ss ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( scan_mode ) ) ;
NOR2X0 U8 (.QN ( in0_select ) , .IN1 ( test_so4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( select ) ) ;
INVX0 U9 (.ZN ( n8 ) , .VDD ( VDD ) , .INP ( select ) , .VSS ( VSS ) ) ;
NOR2X0 U10 (.QN ( in1_select ) , .IN1 ( in0_select_ss ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n8 ) ) ;
SDFFARX1 in1_select_ss_reg (.Q ( test_so4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk_in1 ) , .RSTB ( reset ) , .SE ( IN0 ) , .SI ( test_si4 ) 
    , .D ( test_so2 ) ) ;
SDFFASX1 in0_select_ss_reg (.D ( in0_select_s ) , .CLK ( clk_in0_cts_1 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( reset ) , .QN ( test_so3 ) 
    , .Q ( in0_select_ss ) , .SE ( test_se ) , .SI ( test_si3 ) ) ;
endmodule




module omsp_sync_cell_12 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_sync_cell_13 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_and_gate_5 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_14 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n5 ) 
    , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
INVX0 U4 (.ZN ( n5 ) , .VDD ( VDD ) , .INP ( rst ) , .VSS ( VSS ) ) ;
SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n5 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
endmodule




module omsp_scan_mux_12 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


INVX0 U2 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( data_in_scan ) , .VSS ( VSS ) ) ;
NAND2X0 U1 (.IN2 ( n1 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( scan_mode ) 
    , .QN ( data_out ) ) ;
endmodule




module omsp_sync_cell_7 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n5 ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
INVX0 U4 (.ZN ( n5 ) , .VDD ( VDD ) , .INP ( rst ) , .VSS ( VSS ) ) ;
SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n5 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
endmodule




module omsp_scan_mux_10 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_8 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( 1'b1 )) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_clock_mux_2 (test_si1 , test_se , clk_out , test_so4 , 
    test_so3 , test_so2 , test_so1 , VDD , clk_in0 , clk_in1 , reset , 
    scan_mode , select , test_si4 , test_si3 , test_si2 , VSS , 
    clk_in1_cts_1 , clk_in0_cts_1 );
input  test_si1 ;
input  test_se ;
output clk_out ;
output test_so4 ;
output test_so3 ;
output test_so2 ;
output test_so1 ;
input  VDD ;
input  clk_in0 ;
input  clk_in1 ;
input  reset ;
input  scan_mode ;
input  select ;
input  test_si4 ;
input  test_si3 ;
input  test_si2 ;
input  VSS ;
input  clk_in1_cts_1 ;
input  clk_in0_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U11 (.ZN ( n10 ) , .VDD ( VDD ) , .INP ( clk_in0_cts_1 ) , .VSS ( VSS ) ) ;
OA22X1 U7 (.IN2 ( n5 ) , .IN4 ( n2 ) , .VDD ( VDD ) , .IN1 ( clk_in0 ) 
    , .IN3 ( scan_mode ) , .Q ( clk_out ) , .VSS ( VSS ) ) ;
NAND2X4 U4 (.IN2 ( n9 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( test_so4 ) 
    , .QN ( n2 ) ) ;
NBUFFX4 DELLN2X2_G2B3I1 (.VSS ( VSS ) , .INP ( n9_G2B2I1 ) , .Z ( n9_G2B3I1 ) 
    , .VDD ( VDD ) ) ;
NBUFFX32 NBUFFX2_G2B1I1 (.VSS ( VSS ) , .Z ( n9_G2B4I1 ) , .INP ( n9_G2B3I1 ) 
    , .VDD ( VDD ) ) ;
INVX2 U6 (.ZN ( n9 ) , .VDD ( VDD ) , .INP ( clk_in1 ) , .VSS ( VSS ) ) ;
NBUFFX4 CTS_lfxt_clk_CTO_delay111 (.VSS ( VSS ) , .INP ( n9 ) 
    , .Z ( CTS_lfxt_clk_CTO_delay112 ) , .VDD ( VDD ) ) ;
NBUFFX32 NBUFFX8_G2B7I1 (.VSS ( VSS ) , .Z ( n9_G2B1I1 ) 
    , .INP ( CTS_lfxt_clk_CTO_delay112 ) , .VDD ( VDD ) ) ;
NBUFFX4 NBUFFX32_G2B5I1 (.VSS ( VSS ) , .INP ( n9_G2B1I1 ) , .Z ( n9_G2B2I1 ) 
    , .VDD ( VDD ) ) ;
SDFFASX1 in0_select_s_reg (.D ( in0_select ) , .CLK ( n10 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( reset ) , .QN ( test_so1 ) , .Q ( in0_select_s ) 
    , .SE ( test_se ) , .SI ( test_si1 ) ) ;
SDFFARX1 in1_select_s_reg (.Q ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( n9_G2B4I1 ) , .RSTB ( reset ) , .SE ( test_se ) , .SI ( test_si2 ) 
    , .D ( in1_select ) ) ;
NOR2X0 U5 (.QN ( n5 ) , .IN1 ( in0_select_ss ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( scan_mode ) ) ;
NOR2X0 U8 (.QN ( in0_select ) , .IN1 ( test_so4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( select ) ) ;
INVX0 U9 (.ZN ( n8 ) , .VDD ( VDD ) , .INP ( select ) , .VSS ( VSS ) ) ;
NOR2X0 U10 (.QN ( in1_select ) , .IN1 ( in0_select_ss ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n8 ) ) ;
SDFFARX1 in1_select_ss_reg (.Q ( test_so4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk_in1_cts_1 ) , .RSTB ( reset ) , .SE ( test_se ) , .SI ( test_si4 ) 
    , .D ( test_so2 ) ) ;
SDFFASX1 in0_select_ss_reg (.D ( in0_select_s ) , .CLK ( clk_in0_cts_1 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( reset ) , .QN ( test_so3 ) 
    , .Q ( in0_select_ss ) , .SE ( test_se ) , .SI ( test_si3 ) ) ;
endmodule




module omsp_clock_gate_32 (clk , enable , scan_enable , gclk , VDD , 
    VSS , gclk_cts_0 , clk_cts_3 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
output gclk_cts_0 ;
input  clk_cts_3 ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U3 (.IN1 ( clk_cts_3 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
NBUFFX2 NBUFFX2_G2IP (.VDD ( VDD ) , .INP ( gclk ) , .VSS ( VSS ) 
    , .Z ( gclk_cts_0 ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
endmodule




module omsp_sync_cell_9 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n5 ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
INVX0 U4 (.ZN ( n5 ) , .VDD ( VDD ) , .INP ( rst ) , .VSS ( VSS ) ) ;
SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n5 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
endmodule




module omsp_scan_mux_11 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_10 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( 1'b1 )) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_scan_mux_6 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_6 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n5 ) 
    , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
INVX0 U4 (.ZN ( n5 ) , .VDD ( VDD ) , .INP ( rst ) , .VSS ( VSS ) ) ;
SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( n5 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
endmodule




module omsp_scan_mux_7 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_scan_mux_8 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_scan_mux_9 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_reset_0 (clk , rst_a , test_si , test_se , rst_s , 
    VDD , VSS );
input  clk ;
input  rst_a ;
input  test_si ;
input  test_se ;
output rst_s ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFASX1 data_sync_reg_0_ (.D ( 1'b0 ), .CLK ( clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( rst_a ) , .Q ( data_sync_0_ ) , .SE ( test_se ) 
    , .SI ( test_si ) ) ;
SDFFASX1 data_sync_reg_1_ (.D ( data_sync_0_ ) , .CLK ( clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( rst_a ) , .Q ( rst_s ) , .SE ( test_se ) 
    , .SI ( data_sync_0_ ) ) ;
endmodule




module omsp_clock_gate_30 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_5 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_5 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_5 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_31 (clk , enable , scan_enable , gclk , VDD , 
    VSS , gclk_cts_0 , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
output gclk_cts_0 ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX16 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
NBUFFX2 NBUFFX2_G5IP (.VDD ( VDD ) , .INP ( gclk ) , .VSS ( VSS ) 
    , .Z ( gclk_cts_0 ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
endmodule




module omsp_clock_module (test_so2 , test_so1 , VDD , VSS , IN0 , IN1 , 
    IN2 , IN3 , smclk_en , test_so9 , test_so8 , test_so7 , test_so6 , 
    test_so5 , test_so4 , test_so3 , dco_wkup , lfxt_enable , lfxt_wkup , 
    mclk , por , puc_pnd_set , puc_rst , smclk , test_si1 , aclk , 
    aclk_en , cpu_en_s , dbg_clk , dbg_en_s , dbg_rst , dco_enable , 
    test_si9 , test_si8 , test_si7 , test_si6 , test_si5 , test_si4 , 
    test_si3 , test_si2 , oscoff , per_en , reset_n , scan_enable , 
    scan_mode , scg0 , scg1 , wdt_reset , cpu_en , cpuoff , 
    dbg_cpu_reset , dbg_en , dco_clk , lfxt_clk , mclk_enable , 
    mclk_wkup , per_din , per_we , per_addr , per_dout , IN4 , IN5 , 
    IN6 , IN7 , IN8 , aclk_cts_0 , smclk_cts_0 , mclk_cts_0 , cts_0_3 , 
    cts_0_4 , cts_0_7 );
output test_so2 ;
output test_so1 ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
output smclk_en ;
output test_so9 ;
output test_so8 ;
output test_so7 ;
output test_so6 ;
output test_so5 ;
output test_so4 ;
output test_so3 ;
output dco_wkup ;
output lfxt_enable ;
output lfxt_wkup ;
output mclk ;
output por ;
output puc_pnd_set ;
output puc_rst ;
output smclk ;
input  test_si1 ;
output aclk ;
output aclk_en ;
output cpu_en_s ;
output dbg_clk ;
output dbg_en_s ;
output dbg_rst ;
output dco_enable ;
input  test_si9 ;
input  test_si8 ;
input  test_si7 ;
input  test_si6 ;
input  test_si5 ;
input  test_si4 ;
input  test_si3 ;
input  test_si2 ;
input  oscoff ;
input  per_en ;
input  reset_n ;
input  scan_enable ;
input  scan_mode ;
input  scg0 ;
input  scg1 ;
input  wdt_reset ;
input  cpu_en ;
input  cpuoff ;
input  dbg_cpu_reset ;
input  dbg_en ;
input  dco_clk ;
input  lfxt_clk ;
input  mclk_enable ;
input  mclk_wkup ;
input  [15:0] per_din ;
input  [1:0] per_we ;
input  [13:0] per_addr ;
output [15:0] per_dout ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  IN7 ;
input  IN8 ;
output aclk_cts_0 ;
output smclk_cts_0 ;
output mclk_cts_0 ;
input  cts_0_3 ;
input  cts_0_4 ;
input  cts_0_7 ;

supply1 VDD ;
supply0 VSS ;
wire [7:0] bcsctl2 ;
wire n41 ;
assign n41 = 1'b0;
wire n43 ;
assign n43 = 1'b0;
wire n52 ;
assign n52 = 1'b0;
wire n60 ;
assign n60 = 1'b0;

wire [2:1] mclk_div ;
wire [5:0] bcsctl1 ;
wire [1:0] divsx_ss ;

assign dbg_en_s = dbg_en ;
assign per_dout[9] = per_dout[14] ;
assign per_dout[11] = per_dout[14] ;
assign per_dout[8] = per_dout[14] ;
assign per_dout[15] = per_dout[14] ;
assign per_dout[10] = per_dout[14] ;
assign per_dout[0] = per_dout[6] ;

omsp_and_gate_16 and_dco_dis5 (.a ( n81 ) , .b ( n82 ) , 
    .y ( dco_enable_nxt ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_17 and_dco_dis4 (.a ( cpu_en ) , .b ( n108 ) , 
    .y ( dco_disable_by_cpu_en ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_18 and_dco_dis3 (.a ( scg0 ) , .b ( dco_not_enabled_by_dbg ) , 
    .y ( dco_disable_by_scg0 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_19 and_dco_dis2 (.a ( n105 ) , .b ( n80 ) , 
    .y ( dco_not_enabled_by_dbg ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_20 and_dco_dis1 (.a ( n77 ) , .b ( cpuoff_and_mclk_enable ) , 
    .y ( cpu_enabled_with_dco ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_0 and_cpuoff_mclk_en (.a ( cpuoff ) , .b ( mclk_enable ) , 
    .y ( cpuoff_and_mclk_enable ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_12 and_lfxt_dis1 (.a ( bcsctl2[7] ) , 
    .b ( cpuoff_and_mclk_enable ) , .y ( cpu_enabled_with_lfxt ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_and_gate_13 and_dco_wkup (.a ( test_so1 ) , .b ( IN4 ) , .y ( dco_wkup ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_16 sync_cell_dco_wkup (.clk ( n106 ) , 
    .data_in ( dco_wkup_clear ) , .rst ( dco_wkup_set_scan ) , .test_si ( n149 ) , 
    .test_se ( IN6 ) , .test_so ( test_so1 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_14 scan_mux_dco_wkup_clear (.data_in_scan ( N130 ) , 
    .data_in_func ( n41 ) , .scan_mode ( scan_mode ) , 
    .data_out ( dco_wkup_clear ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_0 scan_mux_dco_wkup (.data_in_scan ( n1 ) , 
    .data_in_func ( n_10_net_ ) , .scan_mode ( scan_mode ) , 
    .data_out ( dco_wkup_set_scan ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_14 and_dco_en_wkup (.a ( n150 ) , .b ( dco_enable_nxt ) , 
    .y ( dco_en_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_15 and_dco_mclk_wkup (.a ( mclk_wkup ) , .b ( n77 ) , 
    .y ( dco_mclk_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_0 sync_cell_dco_disable (.clk ( n106 ) , .data_in ( n84 ) , 
    .rst ( IN3 ) , .test_si ( test_si1 ) , .test_se ( IN6 ) , 
    .data_out ( dco_enable ) , .test_so ( n150 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_13 scan_mux_lfxt_wkup (.data_in_scan ( n1 ) , 
    .data_in_func ( n_21_net_ ) , .scan_mode ( scan_mode ) , 
    .data_out ( lfxt_wkup_set_scan ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_6 and_lfxt_en_wkup (.a ( test_so2 ) , .b ( lfxt_enable_nxt ) , 
    .y ( lfxt_en_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_7 and_lfxt_mclk_wkup (.a ( mclk_wkup ) , .b ( bcsctl2[7] ) , 
    .y ( lfxt_mclk_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_15 sync_cell_lfxt_disable (.clk ( n107 ) , .data_in ( n91 ) , 
    .rst ( IN3 ) , .test_si ( n144 ) , .test_se ( IN7 ) , 
    .data_out ( lfxt_enable ) , .test_so ( test_so2 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_and_gate_8 and_lfxt_dis5 (.a ( n88 ) , .b ( n89 ) , 
    .y ( lfxt_enable_nxt ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_9 and_lfxt_dis4 (.a ( cpu_en ) , .b ( n108 ) , 
    .y ( lfxt_disable_by_cpu_en ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_10 and_lfxt_dis3 (.a ( oscoff ) , 
    .b ( lfxt_not_enabled_by_dbg ) , .y ( lfxt_disable_by_oscoff ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_11 and_lfxt_dis2 (.a ( n105 ) , .b ( n87 ) , 
    .y ( lfxt_not_enabled_by_dbg ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_clock_gate_0 clock_gate_mclk (.clk ( nodiv_mclk ) , 
    .enable ( mclk_div_en ) , .scan_enable ( IN7 ) , .gclk ( mclk ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .gclk_cts_0 ( mclk_cts_0 ) , 
    .clk_cts_1 ( clk_out_G2B3I1 ) ) ;


omsp_sync_cell_11 sync_cell_mclk_wkup (.clk ( clk_out_G2B3I1 ) , 
    .data_in ( mclk_wkup ) , .rst ( IN0 ) , .test_si ( n136 ) , .test_se ( IN7 ) , 
    .data_out ( mclk_wkup_s ) , .test_so ( n135 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_1 ( CTS_lfxt_clk_CTO_delay271 ) ) ;


omsp_clock_mux_0 clock_mux_mclk (.test_si1 ( n150 ) , .test_se ( IN6 ) , 
    .clk_out ( nodiv_mclk ) , .test_so4 ( n129 ) , .test_so3 ( test_so5 ) , 
    .test_so2 ( n145 ) , .test_so1 ( n149 ) , .VDD ( VDD ) , .clk_in0 ( dco_clk ) , 
    .clk_in1 ( lfxt_clk_G1B7I1 ) , .reset ( IN3 ) , .scan_mode ( scan_mode ) , 
    .select ( bcsctl2[7] ) , .test_si4 ( n97 ) , .test_si3 ( test_si5 ) , 
    .test_si2 ( n146 ) , .VSS ( VSS ) , .IN0 ( IN7 ) , 
    .clk_in1_cts_3 ( lfxt_clk_G1B2I1 ) , .clk_in0_cts_1 ( dco_clk_G1B5I1 ) ) ;


omsp_sync_cell_12 sync_cell_cpu_sm_en (.clk ( CTS_lfxt_clk_CTO_delay191 ) , 
    .data_in ( IN4 ) , .rst ( IN3 ) , .test_si ( n135 ) , .test_se ( IN7 ) , 
    .data_out ( cpu_en_sm_s ) , .test_so ( test_so6 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_sync_cell_13 sync_cell_cpu_aux_en (.clk ( lfxt_clk_G1B7I1 ) , 
    .data_in ( IN4 ) , .rst ( IN3 ) , .test_si ( n127 ) , .test_se ( IN7 ) , 
    .data_out ( cpu_en_aux_s ) , .test_so ( test_so8 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_and_gate_5 and_lfxt_wkup (.a ( n144 ) , .b ( IN4 ) , .y ( lfxt_wkup ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_14 sync_cell_lfxt_wkup (.clk ( n107 ) , 
    .data_in ( lfxt_wkup_clear ) , .rst ( lfxt_wkup_set_scan ) , 
    .test_si ( n145 ) , .test_se ( IN7 ) , .test_so ( n144 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_scan_mux_12 scan_mux_lfxt_wkup_clear (.data_in_scan ( N131 ) , 
    .data_in_func ( n43 ) , .scan_mode ( scan_mode ) , 
    .data_out ( lfxt_wkup_clear ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_7 sync_cell_scg1 (.clk ( CTS_lfxt_clk_CTO_delay191 ) , 
    .data_in ( scg1 ) , .rst ( puc_sm_rst ) , .test_si ( test_si6 ) , 
    .test_se ( IN8 ) , .data_out ( scg1_s ) , .test_so ( n137 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_scan_mux_10 scan_mux_puc_sm (.data_in_scan ( n1 ) , 
    .data_in_func ( n136 ) , .scan_mode ( scan_mode ) , .data_out ( puc_sm_rst ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_8 sync_cell_puc_sm (.clk ( CTS_lfxt_clk_CTO_delay191 ) , 
    .data_in ( n52 ) , .rst ( IN1 ) , .test_si ( n137 ) , .test_se ( IN8 ) , 
    .test_so ( n136 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_clock_mux_2 clock_mux_smclk (.test_si1 ( test_si2 ) , .test_se ( IN7 ) , 
    .clk_out ( nodiv_smclk ) , .test_so4 ( n125 ) , .test_so3 ( n133 ) , 
    .test_so2 ( test_so3 ) , .test_so1 ( n147 ) , .VDD ( VDD ) , 
    .clk_in0 ( dco_clk ) , .clk_in1 ( lfxt_clk ) , .reset ( IN3 ) , 
    .scan_mode ( scan_mode ) , .select ( bcsctl2[3] ) , .test_si4 ( test_si9 ) , 
    .test_si3 ( test_si7 ) , .test_si2 ( test_si3 ) , .VSS ( VSS ) , 
    .clk_in1_cts_1 ( lfxt_clk_G1B7I1 ) , .clk_in0_cts_1 ( dco_clk_G1B5I1 ) ) ;


omsp_clock_gate_32 clock_gate_aclk (.clk ( lfxt_clk_G1B7I1 ) , 
    .enable ( aclk_div_en ) , .scan_enable ( IN7 ) , .gclk ( aclk ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .gclk_cts_0 ( aclk_cts_0 ) , 
    .clk_cts_3 ( CTS_lfxt_clk_CTO_delay51 ) ) ;


omsp_sync_cell_9 sync_cell_oscoff (.clk ( lfxt_clk_G1B7I1 ) , 
    .data_in ( oscoff ) , .rst ( puc_lfxt_rst ) , .test_si ( n129 ) , 
    .test_se ( IN7 ) , .data_out ( oscoff_s ) , .test_so ( n128 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_scan_mux_11 scan_mux_puc_lfxt (.data_in_scan ( n1 ) , 
    .data_in_func ( n127 ) , .scan_mode ( scan_mode ) , 
    .data_out ( puc_lfxt_rst ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_10 sync_cell_puc_lfxt (.clk ( lfxt_clk_G1B7I1 ) , 
    .data_in ( n60 ) , .rst ( IN0 ) , .test_si ( n128 ) , .test_se ( IN7 ) , 
    .test_so ( n127 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_6 scan_mux_puc_rst (.data_in_scan ( n1 ) , 
    .data_in_func ( puc_pnd_set ) , .scan_mode ( scan_mode ) , 
    .data_out ( puc_rst ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_6 sync_cell_puc (.clk ( cts_0_3 ) , .data_in ( n132 ) , 
    .rst ( puc_a_scan ) , .test_si ( test_si4 ) , .test_se ( IN5 ) , 
    .test_so ( puc_pnd_set ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_7 scan_mux_puc_rst_a (.data_in_scan ( n1 ) , 
    .data_in_func ( puc_a ) , .scan_mode ( scan_mode ) , 
    .data_out ( puc_a_scan ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_8 scan_mux_dbg_rst (.data_in_scan ( n1 ) , 
    .data_in_func ( dbg_rst_noscan ) , .scan_mode ( scan_mode ) , 
    .data_out ( dbg_rst ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_9 scan_mux_por (.data_in_scan ( n1 ) , 
    .data_in_func ( test_so7 ) , .scan_mode ( scan_mode ) , .data_out ( por ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_reset_0 sync_reset_por (.clk ( clk_out_G2B3I1 ) , 
    .rst_a ( reset_n ) , .test_si ( n130 ) , .test_se ( IN7 ) , 
    .rst_s ( test_so7 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_clock_gate_30 clock_gate_dbg_clk (.clk ( cts_0_4 ) , .enable ( dbg_en ) , 
    .scan_enable ( IN5 ) , .gclk ( dbg_clk ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_5 ( cts_0_7 ) ) ;


omsp_clock_gate_31 clock_gate_smclk (.clk ( nodiv_smclk ) , 
    .enable ( smclk_div_en ) , .scan_enable ( IN8 ) , .gclk ( smclk ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .gclk_cts_0 ( smclk_cts_0 ) , 
    .clk_cts_1 ( clk_out_G2B5I11 ) ) ;

NBUFFX2 CTS_dco_clk_CTO_delay51 (.VDD ( VDD ) , .INP ( dco_clk_G1B2I1 ) 
    , .VSS ( VSS ) , .Z ( CTS_dco_clk_CTO_delay511 ) ) ;
NBUFFX4 CTS_dco_clk_CTO_delay55 (.VSS ( VSS ) , .INP ( dco_clk_G1B4I1 ) 
    , .Z ( CTS_dco_clk_CTO_delay551 ) , .VDD ( VDD ) ) ;
INVX2 INVX8_G1B1I11 (.VDD ( VDD ) , .INP ( CTS_dco_clk_CTO_delay551 ) 
    , .VSS ( VSS ) , .ZN ( dco_clk_G1B5I1 ) ) ;
INVX2 INVX0_G1B2I11 (.VDD ( VDD ) , .INP ( CTS_dco_clk_CTO_delay511 ) 
    , .VSS ( VSS ) , .ZN ( dco_clk_G1B4I1 ) ) ;
INVX2 U81 (.ZN ( n106 ) , .VDD ( VDD ) , .INP ( dco_clk_G1B5I1 ) , .VSS ( VSS ) ) ;
NBUFFX2 CTS_lfxt_clk_CTO_delay5 (.VDD ( VDD ) , .INP ( lfxt_clk_G1B2I1 ) 
    , .VSS ( VSS ) , .Z ( CTS_lfxt_clk_CTO_delay51 ) ) ;
INVX16 INVX4_G1B10I1 (.VSS ( VSS ) , .INP ( lfxt_clk_G1B1I1 ) 
    , .ZN ( lfxt_clk_G1B2I1 ) , .VDD ( VDD ) ) ;
IBUFFX4 INVX0_G1B2I1 (.INP ( lfxt_clk_G1B5I1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .ZN ( lfxt_clk_G1B6I1 ) ) ;
NBUFFX8 DELLN1X2_G4B6I1 (.VSS ( VSS ) , .Z ( clk_out_G2B2I11 ) , .VDD ( VDD ) 
    , .INP ( clk_out_G2B1I11 ) ) ;
IBUFFX4 INVX0_G4B2I1 (.INP ( clk_out_G2B3I11 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .ZN ( clk_out_G2B4I11 ) ) ;
NBUFFX2 CTS_lfxt_clk_CTO_delay27 (.VDD ( VDD ) , .INP ( clk_out_G2B3I1 ) 
    , .VSS ( VSS ) , .Z ( CTS_lfxt_clk_CTO_delay271 ) ) ;
NBUFFX2 CTS_lfxt_clk_CTO_delay25 (.VDD ( VDD ) , .INP ( clk_out_G2B3I1 ) 
    , .VSS ( VSS ) , .Z ( CTS_lfxt_clk_CTO_delay251 ) ) ;
NBUFFX2 CTS_lfxt_clk_CTO_delay23 (.VDD ( VDD ) , .INP ( clk_out_G2B3I1 ) 
    , .VSS ( VSS ) , .Z ( CTS_lfxt_clk_CTO_delay231 ) ) ;
NBUFFX4 CTS_lfxt_clk_CTO_delay18 (.VSS ( VSS ) , .INP ( lfxt_clk_G1B6I1 ) 
    , .Z ( CTS_lfxt_clk_CTO_delay181 ) , .VDD ( VDD ) ) ;
INVX2 INVX8_G1B1I1 (.VDD ( VDD ) , .INP ( CTS_lfxt_clk_CTO_delay181 ) 
    , .VSS ( VSS ) , .ZN ( lfxt_clk_G1B7I1 ) ) ;
NBUFFX2 CTS_lfxt_clk_CTO_delay19 (.VDD ( VDD ) , .INP ( clk_out_G2B5I11 ) 
    , .VSS ( VSS ) , .Z ( CTS_lfxt_clk_CTO_delay191 ) ) ;
NBUFFX4 NBUFFX32_G4B4I1 (.VSS ( VSS ) , .INP ( clk_out_G2B2I11 ) 
    , .Z ( clk_out_G2B3I11 ) , .VDD ( VDD ) ) ;
NBUFFX4 NBUFFX16_G1B8I1 (.VSS ( VSS ) , .INP ( CTS_lfxt_clk_CTO_delay31 ) 
    , .Z ( lfxt_clk_G1B3I1 ) , .VDD ( VDD ) ) ;
NBUFFX32 NBUFFX32_G1B4I1 (.VSS ( VSS ) , .Z ( lfxt_clk_G1B5I1 ) 
    , .INP ( lfxt_clk_G1B4I1 ) , .VDD ( VDD ) ) ;
IBUFFX32 INVX4_G4B1I1 (.INP ( clk_out_G2B4I11 ) , .ZN ( clk_out_G2B5I11 ) 
    , .VSS ( VSS ) , .VDD ( VDD ) ) ;
INVX16 IBUFFX32_G1B12I1 (.VSS ( VSS ) , .INP ( lfxt_clk ) 
    , .ZN ( lfxt_clk_G1B1I1 ) , .VDD ( VDD ) ) ;
NBUFFX2 CTS_lfxt_clk_CTO_delay3 (.VDD ( VDD ) 
    , .INP ( CTS_lfxt_clk_CTO_delay51 ) , .VSS ( VSS ) 
    , .Z ( CTS_lfxt_clk_CTO_delay31 ) ) ;
DELLN1X2 DELLN1X2_G4B3I1 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( clk_out_G2B3I1 ) 
    , .INP ( nodiv_mclk ) ) ;
INVX2 U84 (.ZN ( n94 ) , .VDD ( VDD ) , .INP ( clk_out_G2B3I1 ) , .VSS ( VSS ) ) ;
NBUFFX2 NBUFFX4_G4B8I1 (.VDD ( VDD ) , .INP ( nodiv_smclk ) , .VSS ( VSS ) 
    , .Z ( clk_out_G2B1I11 ) ) ;
INVX2 U80 (.ZN ( n107 ) , .VDD ( VDD ) , .INP ( lfxt_clk_G1B7I1 ) , .VSS ( VSS ) ) ;
NBUFFX2 DELLN1X2_G1B6I1 (.VDD ( VDD ) , .INP ( lfxt_clk_G1B3I1 ) , .VSS ( VSS ) 
    , .Z ( lfxt_clk_G1B4I1 ) ) ;
DELLN1X2 DELLN1X2_G1B6I11 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( dco_clk_G1B2I1 ) 
    , .INP ( dco_clk ) ) ;
NAND2X0 U3 (.IN2 ( per_en ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n53 ) 
    , .QN ( n55 ) ) ;
NAND2X0 U18 (.IN2 ( n24 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n97 ) 
    , .QN ( n120 ) ) ;
NAND2X0 U25 (.IN2 ( n63 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n79 ) 
    , .QN ( n65 ) ) ;
NAND2X0 U21 (.IN2 ( n112 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n102 ) 
    , .QN ( n83 ) ) ;
NAND2X0 U30 (.IN2 ( n47 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n120 ) 
    , .QN ( n49 ) ) ;
NAND2X0 U31 (.IN2 ( cpu_en_sm_s ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n83 ) 
    , .QN ( n90 ) ) ;
NAND2X0 U29 (.IN2 ( n49 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( cpu_en_aux_s ) 
    , .QN ( n51 ) ) ;
NAND2X0 U27 (.IN2 ( n119 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( aclk_div_1_ ) 
    , .QN ( n118 ) ) ;
NAND2X0 U32 (.IN2 ( per_we[1] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n78 ) 
    , .QN ( n122 ) ) ;
NAND2X0 U28 (.IN2 ( n115 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mclk_div[1] ) 
    , .QN ( n114 ) ) ;
NAND2X0 U33 (.IN2 ( per_we[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n79 ) 
    , .QN ( n117 ) ) ;
INVX0 U1 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( reset_n ) , .VSS ( VSS ) ) ;
AO221X1 U48 (.IN5 ( n98 ) , .Q ( n47 ) , .VSS ( VSS ) , .IN2 ( n45 ) 
    , .IN1 ( divax_ss_1_ ) , .IN3 ( divax_ss_1_ ) , .VDD ( VDD ) , .IN4 ( n15 ) ) ;
NOR2X0 U49 (.QN ( aclk_div_en ) , .IN1 ( oscoff_s ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n51 ) ) ;
NOR2X0 U53 (.QN ( n56 ) , .IN1 ( per_addr[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n55 ) ) ;
NAND3X0 U54 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n62 ) , .IN3 ( n56 ) 
    , .IN2 ( per_addr[3] ) , .IN1 ( per_addr[5] ) ) ;
NOR2X0 U56 (.QN ( n63 ) , .IN1 ( per_we[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_we[1] ) ) ;
AND2X1 U57 (.IN1 ( n78 ) , .IN2 ( n63 ) , .Q ( n58 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U58 (.IN1 ( bcsctl1[0] ) , .IN2 ( n58 ) , .Q ( per_dout[14] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U59 (.IN1 ( bcsctl1[5] ) , .IN2 ( n58 ) , .Q ( per_dout[13] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR4X0 U60 (.VSS ( VSS ) , .IN2 ( per_addr[1] ) , .IN1 ( per_addr[0] ) 
    , .IN3 ( n62 ) , .VDD ( VDD ) , .IN4 ( per_addr[2] ) , .QN ( n79 ) ) ;
AND3X1 U61 (.IN2 ( n63 ) , .IN1 ( n79 ) , .IN3 ( bcsctl2[0] ) 
    , .Q ( per_dout[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND3X1 U62 (.IN2 ( bcsctl2[1] ) , .IN1 ( n79 ) , .IN3 ( n63 ) 
    , .Q ( per_dout[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U63 (.QN ( per_dout[3] ) , .IN1 ( n26 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n65 ) ) ;
NOR2X0 U64 (.QN ( per_dout[4] ) , .IN1 ( n21 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n65 ) ) ;
NOR2X0 U65 (.QN ( per_dout[5] ) , .IN1 ( n16 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n65 ) ) ;
AO21X1 U67 (.VDD ( VDD ) , .IN2 ( IN4 ) , .IN1 ( dbg_en ) , .IN3 ( mclk_wkup_s ) 
    , .Q ( n72 ) , .VSS ( VSS ) ) ;
NOR2X0 U68 (.QN ( n116 ) , .IN1 ( bcsctl2[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( bcsctl2[5] ) ) ;
OA21X1 U69 (.IN2 ( n21 ) , .IN3 ( mclk_div[1] ) , .VSS ( VSS ) 
    , .IN1 ( mclk_div[2] ) , .VDD ( VDD ) , .Q ( n67 ) ) ;
OA21X1 U70 (.IN2 ( n16 ) , .IN3 ( n14 ) , .VSS ( VSS ) , .IN1 ( n67 ) 
    , .VDD ( VDD ) , .Q ( n69 ) ) ;
OA22X1 U71 (.IN2 ( n72 ) , .IN4 ( n69 ) , .VDD ( VDD ) , .IN1 ( mclk_enable ) 
    , .IN3 ( n116 ) , .Q ( mclk_div_en ) , .VSS ( VSS ) ) ;
AND3X1 U72 (.IN2 ( puc_pnd_set ) , .IN1 ( dbg_en ) , .IN3 ( dbg_rst_noscan ) 
    , .Q ( n76 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U73 (.QN ( n132 ) , .IN1 ( n76 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( dbg_cpu_reset ) ) ;
AND2X1 U74 (.IN1 ( bcsctl1[0] ) , .IN2 ( n122 ) , .Q ( n11 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U75 (.VDD ( VDD ) , .IN2 ( wdt_reset ) , .IN1 ( por ) , .VSS ( VSS ) 
    , .Q ( puc_a ) ) ;
OA221X1 U76 (.IN2 ( divsx_ss[0] ) , .IN4 ( n100 ) , .VDD ( VDD ) , .Q ( n103 ) 
    , .IN5 ( divsx_ss[1] ) , .IN1 ( n101 ) , .IN3 ( n101 ) , .VSS ( VSS ) ) ;
INVX0 U77 (.ZN ( n112 ) , .VDD ( VDD ) , .INP ( n113 ) , .VSS ( VSS ) ) ;
NOR3X0 U78 (.IN2 ( n103 ) , .QN ( smclk_div_en ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( scg1_s ) , .IN3 ( n90 ) ) ;
INVX0 U79 (.ZN ( n108 ) , .VDD ( VDD ) , .INP ( mclk_enable ) , .VSS ( VSS ) ) ;
INVX0 U87 (.ZN ( n89 ) , .VDD ( VDD ) , .INP ( lfxt_disable_by_cpu_en ) 
    , .VSS ( VSS ) ) ;
INVX0 U88 (.ZN ( n88 ) , .VDD ( VDD ) , .INP ( lfxt_disable_by_oscoff ) 
    , .VSS ( VSS ) ) ;
INVX0 U89 (.ZN ( n87 ) , .VDD ( VDD ) , .INP ( cpu_enabled_with_lfxt ) 
    , .VSS ( VSS ) ) ;
INVX0 U92 (.ZN ( n82 ) , .VDD ( VDD ) , .INP ( dco_disable_by_cpu_en ) 
    , .VSS ( VSS ) ) ;
INVX0 U93 (.ZN ( n81 ) , .VDD ( VDD ) , .INP ( dco_disable_by_scg0 ) 
    , .VSS ( VSS ) ) ;
INVX0 U94 (.ZN ( n80 ) , .VDD ( VDD ) , .INP ( cpu_enabled_with_dco ) 
    , .VSS ( VSS ) ) ;
OR2X1 U98 (.VDD ( VDD ) , .IN2 ( n102 ) , .IN1 ( n113 ) , .VSS ( VSS ) 
    , .Q ( n111 ) ) ;
NOR2X0 U99 (.QN ( n110 ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n111 ) ) ;
XNOR2X1 U100 (.VSS ( VSS ) , .IN1 ( n100 ) , .IN2 ( n110 ) , .Q ( n23 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U101 (.S ( n111 ) , .IN2 ( n22 ) , .IN1 ( n101 ) , .Q ( n25 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U102 (.S ( n102 ) , .IN2 ( n112 ) , .IN1 ( n113 ) , .Q ( n27 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U103 (.S ( n117 ) , .IN2 ( bcsctl2[1] ) , .IN1 ( per_din[1] ) 
    , .Q ( n32 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U104 (.S ( n117 ) , .IN2 ( bcsctl2[2] ) , .IN1 ( per_din[2] ) 
    , .Q ( n38 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U105 (.S ( n117 ) , .IN2 ( bcsctl2[3] ) , .IN1 ( per_din[3] ) 
    , .Q ( n40 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U106 (.QN ( n115 ) , .IN1 ( n116 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n95 ) ) ;
XNOR2X1 U107 (.VSS ( VSS ) , .IN1 ( mclk_div[2] ) , .IN2 ( n114 ) , .Q ( n42 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U108 (.S ( n115 ) , .IN2 ( n28 ) , .IN1 ( mclk_div[1] ) , .Q ( n44 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U109 (.S ( n116 ) , .IN2 ( n14 ) , .IN1 ( n95 ) , .Q ( n46 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U110 (.S ( n117 ) , .IN2 ( bcsctl2[4] ) , .IN1 ( per_din[4] ) 
    , .Q ( n48 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U111 (.S ( n117 ) , .IN2 ( bcsctl2[5] ) , .IN1 ( per_din[5] ) 
    , .Q ( n50 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U112 (.S ( n117 ) , .IN2 ( bcsctl2[7] ) , .IN1 ( per_din[7] ) 
    , .Q ( n54 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U113 (.ZN ( n121 ) , .VDD ( VDD ) , .INP ( n120 ) , .VSS ( VSS ) ) ;
NOR2X0 U114 (.QN ( n119 ) , .IN1 ( n121 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n98 ) ) ;
XNOR2X1 U115 (.VSS ( VSS ) , .IN1 ( test_so9 ) , .IN2 ( n118 ) , .Q ( n57 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U116 (.S ( n119 ) , .IN2 ( n15 ) , .IN1 ( aclk_div_1_ ) , .Q ( n59 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U117 (.S ( n98 ) , .IN2 ( n120 ) , .IN1 ( n121 ) , .Q ( n61 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U118 (.S ( n122 ) , .IN2 ( bcsctl1[4] ) , .IN1 ( per_din[12] ) 
    , .Q ( n66 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U119 (.S ( n122 ) , .IN2 ( bcsctl1[5] ) , .IN1 ( per_din[13] ) 
    , .Q ( n73 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
LATCHX1 LOCKUP (.VDD ( VDD ) , .VSS ( VSS ) , .D ( n91 ) 
    , .CLK ( clk_out_G2B3I1 ) , .Q ( n146 ) ) ;
NOR2X0 U4 (.QN ( n53 ) , .IN1 ( per_addr[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_addr[6] ) ) ;
SDFFASX1 dbg_rst_noscan_reg (.D ( n105 ) , .CLK ( cts_0_3 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN3 ) , .Q ( dbg_rst_noscan ) , .SE ( IN7 ) 
    , .SI ( bcsctl2[7] ) ) ;
SDFFARX1 bcsctl1_reg_5_ (.QN ( n20 ) , .Q ( bcsctl1[5] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( IN5 ) 
    , .SI ( bcsctl1[4] ) , .D ( n73 ) ) ;
SDFFASX1 divax_s_reg_1_ (.D ( n20 ) , .CLK ( lfxt_clk_G1B7I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n68 ) , .Q ( n70 ) , .SE ( IN7 ) , .SI ( test_si8 ) ) ;
SDFFARX1 bcsctl1_reg_4_ (.QN ( n19 ) , .Q ( bcsctl1[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( IN5 ) 
    , .SI ( bcsctl1[0] ) , .D ( n66 ) ) ;
SDFFASX1 divax_s_reg_0_ (.D ( n19 ) , .CLK ( lfxt_clk_G1B7I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n68 ) , .Q ( n64 ) , .SE ( IN7 ) , .SI ( n24 ) ) ;
SDFFARX1 aclk_div_reg_0_ (.QN ( n98 ) , .Q ( n124 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( lfxt_clk_G1B7I1 ) , .RSTB ( n68 ) , .SE ( IN7 ) 
    , .SI ( n125 ) , .D ( n61 ) ) ;
SDFFARX1 aclk_div_reg_1_ (.QN ( n15 ) , .Q ( aclk_div_1_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( lfxt_clk_G1B7I1 ) , .RSTB ( n68 ) , .SE ( IN8 ) 
    , .SI ( n124 ) , .D ( n59 ) ) ;
SDFFARX1 aclk_div_reg_2_ (.Q ( test_so9 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( lfxt_clk_G1B7I1 ) , .RSTB ( n68 ) , .SE ( IN8 ) , .SI ( aclk_div_1_ ) 
    , .D ( n57 ) ) ;
SDFFARX1 bcsctl2_reg_7_ (.QN ( n77 ) , .Q ( bcsctl2[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN0 ) , .SE ( scan_enable ) 
    , .SI ( bcsctl2[5] ) , .D ( n54 ) ) ;
SDFFARX1 bcsctl2_reg_5_ (.QN ( n16 ) , .Q ( bcsctl2[5] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN0 ) , .SE ( scan_enable ) 
    , .SI ( bcsctl2[4] ) , .D ( n50 ) ) ;
SDFFARX1 bcsctl2_reg_4_ (.QN ( n21 ) , .Q ( bcsctl2[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( bcsctl2[3] ) , .D ( n48 ) ) ;
SDFFARX1 mclk_div_reg_0_ (.QN ( n95 ) , .Q ( n14 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( CTS_lfxt_clk_CTO_delay251 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( dbg_rst_noscan ) , .D ( n46 ) ) ;
SDFFARX1 mclk_div_reg_1_ (.QN ( n28 ) , .Q ( mclk_div[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( CTS_lfxt_clk_CTO_delay231 ) , .RSTB ( IN2 ) 
    , .SE ( scan_enable ) , .SI ( n14 ) , .D ( n44 ) ) ;
SDFFARX1 mclk_div_reg_2_ (.Q ( mclk_div[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk_out_G2B3I1 ) , .RSTB ( IN2 ) , .SE ( IN5 ) , .SI ( mclk_div[1] ) 
    , .D ( n42 ) ) ;
SDFFARX1 bcsctl2_reg_3_ (.QN ( n26 ) , .Q ( bcsctl2[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( bcsctl2[2] ) , .D ( n40 ) ) ;
SDFFARX1 bcsctl2_reg_2_ (.QN ( n18 ) , .Q ( bcsctl2[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( IN5 ) 
    , .SI ( bcsctl2[1] ) , .D ( n38 ) ) ;
SDFFASX1 divsx_s_reg_1_ (.D ( n18 ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n34 ) , .Q ( n36 ) , .SE ( IN8 ) 
    , .SI ( puc_pnd_set ) ) ;
SDFFARX1 bcsctl2_reg_1_ (.QN ( n17 ) , .Q ( bcsctl2[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( IN5 ) 
    , .SI ( bcsctl2[0] ) , .D ( n32 ) ) ;
SDFFASX1 divsx_s_reg_0_ (.D ( n17 ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n34 ) , .Q ( n30 ) , .SE ( IN8 ) 
    , .SI ( n140 ) ) ;
SDFFARX1 smclk_div_reg_0_ (.QN ( n102 ) , .Q ( n131 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) , .RSTB ( n34 ) 
    , .SE ( IN8 ) , .SI ( mclk_div[2] ) , .D ( n27 ) ) ;
SDFFARX1 smclk_div_reg_1_ (.QN ( n101 ) , .Q ( n22 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) , .RSTB ( n34 ) 
    , .SE ( IN8 ) , .SI ( n131 ) , .D ( n25 ) ) ;
SDFFARX1 smclk_div_reg_2_ (.QN ( n100 ) , .Q ( n130 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) , .RSTB ( n34 ) 
    , .SE ( IN8 ) , .SI ( n22 ) , .D ( n23 ) ) ;
DFFASX1 divsx_ss_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n34 ) 
    , .QN ( divsx_ss[0] ) , .Q ( test_so4 ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) 
    , .D ( n30 ) ) ;
DFFASX1 divsx_ss_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n34 ) 
    , .QN ( divsx_ss[1] ) , .Q ( n140 ) , .CLK ( CTS_lfxt_clk_CTO_delay191 ) 
    , .D ( n36 ) ) ;
DFFASX1 divax_ss_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n68 ) 
    , .Q ( n97 ) , .CLK ( lfxt_clk_G1B7I1 ) , .D ( n64 ) ) ;
DFFASX1 divax_ss_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n68 ) 
    , .QN ( divax_ss_1_ ) , .Q ( n24 ) , .CLK ( lfxt_clk_G1B7I1 ) , .D ( n70 ) ) ;
SDFFARX1 lfxt_disable_reg (.Q ( n91 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( n94 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) , .SI ( n84 ) 
    , .D ( lfxt_enable_nxt ) ) ;
SDFFARX1 dco_disable_reg (.Q ( n84 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( n94 ) , .RSTB ( IN3 ) , .SE ( IN7 ) , .SI ( n147 ) 
    , .D ( dco_enable_nxt ) ) ;
SDFFARX1 bcsctl1_reg_0_ (.Q ( bcsctl1[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( IN5 ) , .SI ( n133 ) , .D ( n11 ) ) ;
SDFFARX1 bcsctl2_reg_0_ (.Q ( bcsctl2[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( cts_0_3 ) , .RSTB ( IN2 ) , .SE ( IN5 ) , .SI ( bcsctl1[5] ) 
    , .D ( n9 ) ) ;
NAND3X0 U7 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n5 ) , .IN3 ( per_addr[2] ) 
    , .IN2 ( per_addr[1] ) , .IN1 ( per_addr[0] ) ) ;
NOR2X0 U8 (.QN ( n78 ) , .IN1 ( n62 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n5 ) ) ;
NOR2X0 U9 (.QN ( per_dout[7] ) , .IN1 ( n77 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n65 ) ) ;
AND3X1 U10 (.IN2 ( n63 ) , .IN1 ( n79 ) , .IN3 ( bcsctl2[2] ) 
    , .Q ( per_dout[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U11 (.IN1 ( n58 ) , .IN2 ( bcsctl1[4] ) , .Q ( per_dout[12] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U19 (.ZN ( n68 ) , .VDD ( VDD ) , .INP ( puc_lfxt_rst ) , .VSS ( VSS ) ) ;
INVX0 U20 (.ZN ( n34 ) , .VDD ( VDD ) , .INP ( puc_sm_rst ) , .VSS ( VSS ) ) ;
NOR2X0 U22 (.QN ( n113 ) , .IN1 ( divsx_ss[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( divsx_ss[0] ) ) ;
INVX0 U24 (.ZN ( n105 ) , .VDD ( VDD ) , .INP ( dbg_en ) , .VSS ( VSS ) ) ;
AND2X1 U35 (.IN1 ( bcsctl2[0] ) , .IN2 ( n117 ) , .Q ( n9 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U43 (.VDD ( VDD ) , .IN2 ( dco_en_wkup ) , .IN1 ( dco_mclk_wkup ) 
    , .VSS ( VSS ) , .Q ( N130 ) ) ;
OR2X1 U44 (.VDD ( VDD ) , .IN2 ( lfxt_en_wkup ) , .IN1 ( lfxt_mclk_wkup ) 
    , .VSS ( VSS ) , .Q ( N131 ) ) ;
OR2X1 U45 (.VDD ( VDD ) , .IN2 ( N130 ) , .IN1 ( por ) , .VSS ( VSS ) 
    , .Q ( n_10_net_ ) ) ;
OR2X1 U46 (.VDD ( VDD ) , .IN2 ( N131 ) , .IN1 ( por ) , .VSS ( VSS ) 
    , .Q ( n_21_net_ ) ) ;
NOR2X0 U47 (.QN ( n45 ) , .IN1 ( n97 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( test_so9 ) ) ;
endmodule




module omsp_sync_cell_1 (clk , data_in , rst , test_si , test_se , 
    data_out_BAR , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out_BAR ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .Q ( data_out_BAR ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_dbg_uart (test_si2 , test_si1 , test_se , dbg_rd , 
    dbg_uart_txd , dbg_wr , test_so2 , test_so1 , dbg_rst , 
    dbg_uart_rxd , mem_burst , mem_burst_end , mem_burst_rd , 
    mem_burst_wr , mem_bw , sync , dbg_dout , dbg_clk , dbg_rd_rdy , 
    dbg_din , dbg_addr , VDD , VSS , IN0 , IN1 , IN2 , IN3 );
input  test_si2 ;
input  test_si1 ;
input  test_se ;
output dbg_rd ;
output dbg_uart_txd ;
output dbg_wr ;
output test_so2 ;
output test_so1 ;
input  dbg_rst ;
input  dbg_uart_rxd ;
input  mem_burst ;
input  mem_burst_end ;
input  mem_burst_rd ;
input  mem_burst_wr ;
input  mem_bw ;
input  sync ;
input  [15:0] dbg_dout ;
input  dbg_clk ;
input  dbg_rd_rdy ;
output [15:0] dbg_din ;
output [5:0] dbg_addr ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;

supply1 VDD ;
supply0 VSS ;

wire [18:0] sync_cnt ;
wire [2:0] uart_state ;
wire [3:0] xfer_bit ;
wire [19:0] xfer_buf_nxt ;


omsp_sync_cell_1 sync_cell_uart_rxd (.clk ( dbg_clk ) , .data_in ( n104 ) , 
    .rst ( IN0 ) , .test_si ( xfer_buf_0_ ) , .test_se ( test_se ) , 
    .data_out_BAR ( uart_rxd_n ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;

NAND2X0 U28 (.IN2 ( n66 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[10] ) 
    , .QN ( n67 ) ) ;
NAND2X0 U31 (.IN2 ( n60 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[4] ) 
    , .QN ( n61 ) ) ;
NAND2X0 U30 (.IN2 ( n62 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[6] ) 
    , .QN ( n63 ) ) ;
NAND2X0 U34 (.IN2 ( n18 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( uart_state[2] ) 
    , .QN ( n151 ) ) ;
NAND2X0 U29 (.IN2 ( n64 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[8] ) 
    , .QN ( n65 ) ) ;
NAND2X0 U52 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n102 ) 
    , .QN ( n150 ) ) ;
NAND2X0 U45 (.IN2 ( n80 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n155 ) 
    , .QN ( n81 ) ) ;
NAND2X0 U27 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[12] ) 
    , .QN ( n69 ) ) ;
NAND2X0 U24 (.IN2 ( n83 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n10 ) 
    , .QN ( n156 ) ) ;
NAND2X0 U26 (.IN2 ( n70 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[14] ) 
    , .QN ( n71 ) ) ;
NAND2X0 U32 (.IN2 ( n56 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( uart_state[0] ) 
    , .QN ( n39 ) ) ;
NAND2X0 U44 (.IN2 ( n47 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n56 ) 
    , .QN ( n42 ) ) ;
NAND2X0 U25 (.IN2 ( n13 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n83 ) 
    , .QN ( n87 ) ) ;
NAND2X0 U57 (.IN2 ( n109 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_4_ ) 
    , .QN ( n110 ) ) ;
NAND2X0 U61 (.IN2 ( n115 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_6_ ) 
    , .QN ( n116 ) ) ;
NAND2X0 U59 (.IN2 ( n112 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_5_ ) 
    , .QN ( n113 ) ) ;
NAND2X0 U65 (.IN2 ( n121 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_8_ ) 
    , .QN ( n122 ) ) ;
NAND2X0 U63 (.IN2 ( n118 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_7_ ) 
    , .QN ( n119 ) ) ;
NAND2X0 U69 (.IN2 ( n127 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_10_ ) 
    , .QN ( n128 ) ) ;
NAND2X0 U67 (.IN2 ( n124 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_9_ ) 
    , .QN ( n125 ) ) ;
NAND2X0 U73 (.IN2 ( n133 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_12_ ) 
    , .QN ( n134 ) ) ;
NAND2X0 U71 (.IN2 ( n130 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_11_ ) 
    , .QN ( n131 ) ) ;
NAND2X0 U76 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( sync_cnt[16] ) 
    , .QN ( n74 ) ) ;
NAND2X0 U75 (.IN2 ( n136 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_13_ ) 
    , .QN ( n137 ) ) ;
NAND2X0 U41 (.IN2 ( n139 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( xfer_cnt_14_ ) 
    , .QN ( n140 ) ) ;
NAND2X0 U79 (.IN2 ( n87 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n88 ) 
    , .QN ( n91 ) ) ;
NAND2X0 U58 (.IN2 ( n115 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n113 ) 
    , .QN ( n114 ) ) ;
NAND2X0 U56 (.IN2 ( n112 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n110 ) 
    , .QN ( n111 ) ) ;
NAND2X0 U62 (.IN2 ( n121 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n119 ) 
    , .QN ( n120 ) ) ;
NAND2X0 U60 (.IN2 ( n118 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n116 ) 
    , .QN ( n117 ) ) ;
NAND2X0 U66 (.IN2 ( n127 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n125 ) 
    , .QN ( n126 ) ) ;
NAND2X0 U64 (.IN2 ( n124 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n122 ) 
    , .QN ( n123 ) ) ;
NAND2X0 U70 (.IN2 ( n133 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n131 ) 
    , .QN ( n132 ) ) ;
NAND2X0 U68 (.IN2 ( n130 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n128 ) 
    , .QN ( n129 ) ) ;
NAND2X0 U74 (.IN2 ( n139 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n137 ) 
    , .QN ( n138 ) ) ;
NAND2X0 U72 (.IN2 ( n136 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n134 ) 
    , .QN ( n135 ) ) ;
NAND2X0 U80 (.IN2 ( xfer_bit[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n154 ) 
    , .QN ( n157 ) ) ;
NAND2X0 U77 (.IN2 ( n94 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n77 ) 
    , .QN ( n57 ) ) ;
NAND2X0 U40 (.IN2 ( n143 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n140 ) 
    , .QN ( n142 ) ) ;
DELLN2X2 U1 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n35 ) , .INP ( IN3 ) ) ;
INVX1 U2 (.INP ( IN1 ) , .ZN ( n72 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U214 (.ZN ( n104 ) , .VDD ( VDD ) , .INP ( dbg_uart_rxd ) , .VSS ( VSS ) ) ;
INVX1 U35 (.ZN ( n85 ) , .VDD ( VDD ) , .INP ( IN1 ) , .VSS ( VSS ) ) ;
NOR2X1 U4 (.QN ( n146 ) , .IN1 ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n141 ) ) ;
INVX1 U36 (.ZN ( n161 ) , .VDD ( VDD ) , .INP ( IN1 ) , .VSS ( VSS ) ) ;
NOR2X0 U218 (.QN ( n234 ) , .IN1 ( test_se ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n158 ) ) ;
NOR3X1 U42 (.IN2 ( n141 ) , .QN ( n144 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n102 ) , .IN3 ( n103 ) ) ;
INVX0 U38 (.ZN ( n236 ) , .VDD ( VDD ) , .INP ( n150 ) , .VSS ( VSS ) ) ;
INVX0 U37 (.ZN ( n233 ) , .VDD ( VDD ) , .INP ( mem_burst ) , .VSS ( VSS ) ) ;
NOR2X0 U137 (.QN ( n60 ) , .IN1 ( n27 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n59 ) ) ;
NOR2X0 U138 (.QN ( n62 ) , .IN1 ( n21 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n61 ) ) ;
NOR2X0 U139 (.QN ( n64 ) , .IN1 ( n22 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n63 ) ) ;
NOR2X0 U140 (.QN ( n66 ) , .IN1 ( n23 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n65 ) ) ;
NOR2X0 U141 (.QN ( n68 ) , .IN1 ( n24 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n67 ) ) ;
NOR2X0 U142 (.QN ( n70 ) , .IN1 ( n25 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n69 ) ) ;
NOR2X0 U143 (.QN ( n73 ) , .IN1 ( n26 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n71 ) ) ;
NOR2X0 U144 (.QN ( n58 ) , .IN1 ( sync_cnt[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( sync_busy ) ) ;
MUX21X1 U145 (.S ( n58 ) , .IN2 ( sync_cnt[0] ) , .IN1 ( n19 ) , .Q ( n225 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U146 (.S ( n59 ) , .IN2 ( sync_cnt[3] ) , .IN1 ( n27 ) , .Q ( n222 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U147 (.IN2 ( n60 ) , .IN3 ( n61 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[4] ) 
    , .VDD ( VDD ) , .Q ( n221 ) ) ;
MUX21X1 U148 (.S ( n61 ) , .IN2 ( sync_cnt[5] ) , .IN1 ( n21 ) , .Q ( n220 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U149 (.IN2 ( n62 ) , .IN3 ( n63 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[6] ) 
    , .VDD ( VDD ) , .Q ( n219 ) ) ;
MUX21X1 U150 (.S ( n63 ) , .IN2 ( sync_cnt[7] ) , .IN1 ( n22 ) , .Q ( n218 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U151 (.IN2 ( n64 ) , .IN3 ( n65 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[8] ) 
    , .VDD ( VDD ) , .Q ( n217 ) ) ;
MUX21X1 U152 (.S ( n65 ) , .IN2 ( sync_cnt[9] ) , .IN1 ( n23 ) , .Q ( n216 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U153 (.IN2 ( n66 ) , .IN3 ( n67 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[10] ) 
    , .VDD ( VDD ) , .Q ( n215 ) ) ;
MUX21X1 U154 (.S ( n67 ) , .IN2 ( sync_cnt[11] ) , .IN1 ( n24 ) , .Q ( n214 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U155 (.IN2 ( n68 ) , .IN3 ( n69 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[12] ) 
    , .VDD ( VDD ) , .Q ( n213 ) ) ;
MUX21X1 U156 (.S ( n69 ) , .IN2 ( sync_cnt[13] ) , .IN1 ( n25 ) , .Q ( n212 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U157 (.IN2 ( n70 ) , .IN3 ( n71 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[14] ) 
    , .VDD ( VDD ) , .Q ( n211 ) ) ;
MUX21X1 U158 (.S ( n71 ) , .IN2 ( sync_cnt[15] ) , .IN1 ( n26 ) , .Q ( n210 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U159 (.IN2 ( n73 ) , .IN3 ( n74 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[16] ) 
    , .VDD ( VDD ) , .Q ( n209 ) ) ;
MUX21X1 U160 (.S ( n74 ) , .IN2 ( sync_cnt[17] ) , .IN1 ( n20 ) , .Q ( n208 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U161 (.ZN ( n76 ) , .VDD ( VDD ) , .INP ( n95 ) , .VSS ( VSS ) ) ;
NOR3X0 U162 (.IN2 ( n76 ) , .QN ( n79 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n77 ) , .IN3 ( n75 ) ) ;
AO21X1 U163 (.VDD ( VDD ) , .IN2 ( n15 ) , .IN1 ( n78 ) , .IN3 ( dbg_rd_rdy ) 
    , .Q ( n103 ) , .VSS ( VSS ) ) ;
NOR2X0 U164 (.QN ( n155 ) , .IN1 ( n79 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n103 ) ) ;
NOR2X0 U165 (.QN ( n83 ) , .IN1 ( n81 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n150 ) ) ;
NAND3X0 U166 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n89 ) , .IN3 ( n83 ) 
    , .IN2 ( xfer_bit[0] ) , .IN1 ( xfer_bit[1] ) ) ;
NOR2X0 U167 (.QN ( n86 ) , .IN1 ( n93 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n89 ) ) ;
NOR2X0 U168 (.QN ( n154 ) , .IN1 ( n236 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n81 ) ) ;
INVX0 U169 (.ZN ( n82 ) , .VDD ( VDD ) , .INP ( n156 ) , .VSS ( VSS ) ) ;
NOR2X0 U170 (.QN ( n88 ) , .IN1 ( n154 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n82 ) ) ;
AO21X1 U171 (.VDD ( VDD ) , .IN2 ( n83 ) , .IN1 ( n93 ) , .IN3 ( n91 ) 
    , .Q ( n84 ) , .VSS ( VSS ) ) ;
MUX21X1 U172 (.S ( xfer_bit[3] ) , .IN2 ( n84 ) , .IN1 ( n86 ) , .Q ( n206 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI22X1 U173 (.IN3 ( n10 ) , .QN ( n205 ) , .IN1 ( n88 ) , .VDD ( VDD ) 
    , .IN4 ( n87 ) , .IN2 ( n13 ) , .VSS ( VSS ) ) ;
INVX0 U174 (.ZN ( n90 ) , .VDD ( VDD ) , .INP ( n89 ) , .VSS ( VSS ) ) ;
MUX21X1 U175 (.S ( n93 ) , .IN2 ( n90 ) , .IN1 ( n91 ) , .Q ( n204 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO222X1 U176 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n203 ) , .IN2 ( n144 ) 
    , .IN1 ( n28 ) , .IN3 ( n141 ) , .IN4 ( sync_cnt[4] ) , .IN6 ( n146 ) 
    , .IN5 ( sync_cnt[3] ) ) ;
MUX21X1 U177 (.S ( xfer_cnt_1_ ) , .IN2 ( xfer_cnt_0_ ) , .IN1 ( n28 ) 
    , .Q ( n105 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO222X1 U178 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n202 ) , .IN2 ( n144 ) 
    , .IN1 ( n105 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[4] ) , .IN6 ( sync_cnt[5] ) 
    , .IN5 ( n141 ) ) ;
OR2X1 U179 (.VDD ( VDD ) , .IN2 ( xfer_cnt_0_ ) , .IN1 ( xfer_cnt_1_ ) 
    , .VSS ( VSS ) , .Q ( n106 ) ) ;
NOR2X0 U180 (.QN ( n108 ) , .IN1 ( xfer_cnt_2_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n106 ) ) ;
AO21X1 U181 (.VDD ( VDD ) , .IN2 ( n106 ) , .IN1 ( xfer_cnt_2_ ) , .IN3 ( n108 ) 
    , .Q ( n107 ) , .VSS ( VSS ) ) ;
AO222X1 U182 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n201 ) , .IN2 ( n144 ) 
    , .IN1 ( n107 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[5] ) , .IN6 ( sync_cnt[6] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U183 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n199 ) , .IN2 ( n144 ) 
    , .IN1 ( n111 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[7] ) , .IN6 ( sync_cnt[8] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U184 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n198 ) , .IN2 ( n144 ) 
    , .IN1 ( n114 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[8] ) , .IN6 ( sync_cnt[9] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U185 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n197 ) , .IN2 ( n144 ) 
    , .IN1 ( n117 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[9] ) , .IN6 ( sync_cnt[10] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U186 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n196 ) , .IN2 ( n144 ) 
    , .IN1 ( n120 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[10] ) , .IN6 ( sync_cnt[11] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U187 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n195 ) , .IN2 ( n144 ) 
    , .IN1 ( n123 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[11] ) , .IN6 ( sync_cnt[12] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U188 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n194 ) , .IN2 ( n144 ) 
    , .IN1 ( n126 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[12] ) , .IN6 ( sync_cnt[13] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U189 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n193 ) , .IN2 ( n144 ) 
    , .IN1 ( n129 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[13] ) , .IN6 ( sync_cnt[14] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U190 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n192 ) , .IN2 ( n144 ) 
    , .IN1 ( n132 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[14] ) , .IN6 ( sync_cnt[15] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U191 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n191 ) , .IN2 ( n144 ) 
    , .IN1 ( n135 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[15] ) , .IN6 ( sync_cnt[16] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U192 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n190 ) , .IN2 ( n144 ) 
    , .IN1 ( n138 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[16] ) , .IN6 ( sync_cnt[17] ) 
    , .IN5 ( n141 ) ) ;
AO222X1 U193 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n189 ) , .IN2 ( n144 ) 
    , .IN1 ( n142 ) , .IN3 ( n146 ) , .IN4 ( sync_cnt[17] ) , .IN6 ( sync_cnt[18] ) 
    , .IN5 ( n141 ) ) ;
AND3X1 U194 (.IN2 ( n144 ) , .IN1 ( test_so2 ) , .IN3 ( n143 ) , .Q ( n145 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U195 (.VDD ( VDD ) , .IN2 ( n146 ) , .IN1 ( sync_cnt[18] ) 
    , .IN3 ( n145 ) , .Q ( n188 ) , .VSS ( VSS ) ) ;
AO222X1 U196 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n187 ) , .IN2 ( dbg_dout[1] ) 
    , .IN1 ( sync ) , .IN3 ( xfer_buf_nxt[1] ) , .IN4 ( n234 ) , .IN6 ( n235 ) 
    , .IN5 ( xfer_buf_nxt[2] ) ) ;
AO222X1 U198 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n185 ) , .IN2 ( dbg_dout[3] ) 
    , .IN1 ( dbg_rd_rdy ) , .IN3 ( n148 ) , .IN4 ( xfer_buf_nxt[3] ) 
    , .IN6 ( n149 ) , .IN5 ( xfer_buf_nxt[4] ) ) ;
AO222X1 U199 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n184 ) , .IN2 ( dbg_dout[4] ) 
    , .IN1 ( sync ) , .IN3 ( n234 ) , .IN4 ( xfer_buf_nxt[4] ) , .IN6 ( n235 ) 
    , .IN5 ( xfer_buf_nxt[5] ) ) ;
AO222X1 U200 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n183 ) , .IN2 ( dbg_dout[5] ) 
    , .IN1 ( sync ) , .IN3 ( n234 ) , .IN4 ( xfer_buf_nxt[5] ) , .IN6 ( n235 ) 
    , .IN5 ( xfer_buf_nxt[6] ) ) ;
AO221X1 U202 (.IN5 ( dbg_rd_rdy ) , .Q ( n180 ) , .VSS ( VSS ) 
    , .IN2 ( xfer_buf_nxt[9] ) , .IN1 ( n236 ) , .IN3 ( n150 ) , .VDD ( VDD ) 
    , .IN4 ( xfer_buf_nxt[8] ) ) ;
AO22X1 U203 (.IN1 ( n235 ) , .VSS ( VSS ) , .IN3 ( n234 ) , .VDD ( VDD ) 
    , .IN2 ( xfer_buf_nxt[10] ) , .Q ( n179 ) , .IN4 ( xfer_buf_nxt[9] ) ) ;
AO22X1 U204 (.IN1 ( n235 ) , .VSS ( VSS ) , .IN3 ( n234 ) , .VDD ( VDD ) 
    , .IN2 ( xfer_buf_nxt[0] ) , .Q ( n170 ) , .IN4 ( xfer_buf_0_ ) ) ;
NOR2X0 U205 (.QN ( n152 ) , .IN1 ( n151 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n150 ) ) ;
MUX21X1 U206 (.S ( n152 ) , .IN2 ( xfer_buf_0_ ) , .IN1 ( dbg_uart_txd ) 
    , .Q ( n169 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U207 (.S ( n153 ) , .IN2 ( n9 ) , .IN1 ( dbg_addr[5] ) , .Q ( n168 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U208 (.S ( n153 ) , .IN2 ( n16 ) , .IN1 ( dbg_addr[4] ) , .Q ( n167 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U209 (.S ( n153 ) , .IN2 ( n8 ) , .IN1 ( dbg_addr[3] ) , .Q ( n166 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U210 (.S ( n153 ) , .IN2 ( n11 ) , .IN1 ( dbg_addr[2] ) , .Q ( n165 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U211 (.S ( n153 ) , .IN2 ( xfer_buf_nxt[12] ) , .IN1 ( dbg_addr[1] ) 
    , .Q ( n164 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U212 (.S ( n153 ) , .IN2 ( xfer_buf_nxt[11] ) , .IN1 ( dbg_addr[0] ) 
    , .Q ( n163 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U213 (.S ( n153 ) , .IN2 ( n7 ) , .IN1 ( dbg_bw ) , .Q ( n162 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U215 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n207 ) , .IN3 ( n155 ) 
    , .IN2 ( n156 ) , .IN1 ( n157 ) ) ;
SDFFARX1 xfer_buf_reg_13_ (.QN ( n30 ) , .Q ( xfer_buf_nxt[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) 
    , .SI ( xfer_buf_nxt[4] ) , .D ( n176 ) ) ;
DFFARX1 xfer_buf_reg_11_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .Q ( xfer_buf_nxt[10] ) , .D ( n178 ) ) ;
OR2X1 U217 (.VDD ( VDD ) , .IN2 ( n149 ) , .IN1 ( test_se ) , .VSS ( VSS ) 
    , .Q ( n235 ) ) ;
INVX0 U219 (.ZN ( n158 ) , .VDD ( VDD ) , .INP ( n148 ) , .VSS ( VSS ) ) ;
AO222X1 U5 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n182 ) , .IN2 ( sync ) 
    , .IN1 ( dbg_dout[6] ) , .IN3 ( n235 ) , .IN4 ( xfer_buf_nxt[7] ) 
    , .IN6 ( n234 ) , .IN5 ( xfer_buf_nxt[6] ) ) ;
AO222X1 U8 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n181 ) , .IN2 ( sync ) 
    , .IN1 ( dbg_dout[7] ) , .IN3 ( n234 ) , .IN4 ( xfer_buf_nxt[7] ) 
    , .IN6 ( n235 ) , .IN5 ( xfer_buf_nxt[8] ) ) ;
AO222X1 U9 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n173 ) , .IN2 ( sync ) 
    , .IN1 ( dbg_dout[13] ) , .IN3 ( n16 ) , .IN4 ( n234 ) , .IN6 ( n9 ) 
    , .IN5 ( n235 ) ) ;
AO222X1 U10 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n172 ) , .IN2 ( dbg_rd_rdy ) 
    , .IN1 ( dbg_dout[14] ) , .IN3 ( n9 ) , .IN4 ( n148 ) , .IN6 ( n7 ) 
    , .IN5 ( n149 ) ) ;
AO222X1 U12 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n175 ) , .IN2 ( sync ) 
    , .IN1 ( dbg_dout[11] ) , .IN3 ( n11 ) , .IN4 ( n234 ) , .IN6 ( n8 ) 
    , .IN5 ( n235 ) ) ;
AO222X1 U23 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n174 ) , .IN2 ( sync ) 
    , .IN1 ( dbg_dout[12] ) , .IN3 ( n8 ) , .IN4 ( n234 ) , .IN6 ( n16 ) 
    , .IN5 ( n235 ) ) ;
AO222X1 U47 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n186 ) , .IN2 ( dbg_dout[2] ) 
    , .IN1 ( dbg_rd_rdy ) , .IN3 ( n149 ) , .IN4 ( xfer_buf_nxt[3] ) 
    , .IN6 ( n148 ) , .IN5 ( xfer_buf_nxt[2] ) ) ;
AO222X1 U197 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n171 ) , .IN2 ( dbg_rd_rdy ) 
    , .IN1 ( dbg_dout[15] ) , .IN3 ( n7 ) , .IN4 ( n148 ) , .IN6 ( n17 ) 
    , .IN5 ( n149 ) ) ;
OA21X1 U43 (.IN2 ( n94 ) , .IN3 ( n92 ) , .VSS ( VSS ) , .IN1 ( n95 ) 
    , .VDD ( VDD ) , .Q ( n141 ) ) ;
NOR2X0 U46 (.QN ( n95 ) , .IN1 ( rxd_maj_nxt ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n29 ) ) ;
NOR2X0 U48 (.QN ( n56 ) , .IN1 ( uart_state[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( uart_state[1] ) ) ;
NOR2X0 U49 (.QN ( n148 ) , .IN1 ( dbg_rd_rdy ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n236 ) ) ;
NOR2X0 U51 (.QN ( n149 ) , .IN1 ( dbg_rd_rdy ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n150 ) ) ;
NOR2X0 U53 (.QN ( n102 ) , .IN1 ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n143 ) ) ;
MUX21X1 U54 (.S ( mem_burst ) , .IN2 ( mem_bw ) , .IN1 ( dbg_bw ) , .Q ( n37 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR3X1 U55 (.IN2 ( n52 ) , .QN ( dbg_wr ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n15 ) , .IN3 ( n80 ) ) ;
AND2X1 U78 (.IN1 ( rxd_maj_nxt ) , .IN2 ( n29 ) , .Q ( n94 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U81 (.VDD ( VDD ) , .IN2 ( n139 ) , .IN1 ( xfer_cnt_14_ ) , .VSS ( VSS ) 
    , .Q ( n143 ) ) ;
NAND4X0 U82 (.IN1 ( xfer_bit[1] ) , .QN ( n80 ) , .IN2 ( xfer_bit[3] ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n93 ) , .IN4 ( n38 ) ) ;
MUX21X1 U83 (.S ( n37 ) , .IN2 ( xfer_buf_nxt[11] ) , .IN1 ( xfer_buf_nxt[2] ) 
    , .Q ( dbg_din[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U84 (.QN ( dbg_din[10] ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
NOR2X0 U85 (.QN ( dbg_din[11] ) , .IN1 ( n100 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
NOR2X0 U86 (.QN ( dbg_din[12] ) , .IN1 ( n99 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
NOR2X0 U87 (.QN ( dbg_din[13] ) , .IN1 ( n98 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
NOR2X0 U88 (.QN ( dbg_din[14] ) , .IN1 ( n97 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
NOR2X0 U89 (.QN ( dbg_din[15] ) , .IN1 ( n96 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
MUX21X1 U90 (.S ( n37 ) , .IN2 ( xfer_buf_nxt[12] ) , .IN1 ( xfer_buf_nxt[3] ) 
    , .Q ( dbg_din[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U91 (.S ( n37 ) , .IN2 ( n11 ) , .IN1 ( xfer_buf_nxt[4] ) 
    , .Q ( dbg_din[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U92 (.S ( n37 ) , .IN2 ( n8 ) , .IN1 ( xfer_buf_nxt[5] ) 
    , .Q ( dbg_din[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U93 (.S ( n37 ) , .IN2 ( n16 ) , .IN1 ( xfer_buf_nxt[6] ) 
    , .Q ( dbg_din[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U94 (.S ( n37 ) , .IN2 ( n9 ) , .IN1 ( xfer_buf_nxt[7] ) 
    , .Q ( dbg_din[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U95 (.S ( n37 ) , .IN2 ( n7 ) , .IN1 ( xfer_buf_nxt[8] ) 
    , .Q ( dbg_din[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U96 (.S ( n37 ) , .IN2 ( n17 ) , .IN1 ( xfer_buf_nxt[9] ) 
    , .Q ( dbg_din[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U97 (.QN ( dbg_din[8] ) , .IN1 ( n14 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
NOR2X0 U98 (.QN ( dbg_din[9] ) , .IN1 ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n37 ) ) ;
OA21X1 U100 (.IN2 ( uart_state[1] ) , .IN3 ( n12 ) , .VSS ( VSS ) 
    , .IN1 ( uart_state[0] ) , .VDD ( VDD ) , .Q ( n92 ) ) ;
MUX21X1 U101 (.S ( n92 ) , .IN2 ( n10 ) , .IN1 ( xfer_bit[0] ) , .Q ( n38 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U102 (.QN ( n78 ) , .IN1 ( n80 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) ) ;
AO21X1 U103 (.VDD ( VDD ) , .IN2 ( n153 ) , .IN1 ( n96 ) , .IN3 ( mem_burst_rd ) 
    , .Q ( n40 ) , .VSS ( VSS ) ) ;
OA222X1 U104 (.IN6 ( n40 ) , .Q ( dbg_rd ) , .IN1 ( n233 ) , .VDD ( VDD ) 
    , .IN5 ( mem_burst ) , .IN3 ( n233 ) , .IN2 ( uart_state[0] ) , .VSS ( VSS ) 
    , .IN4 ( n78 ) ) ;
OR4X1 U105 (.VSS ( VSS ) , .IN4 ( xfer_cnt_0_ ) , .IN2 ( xfer_cnt_2_ ) 
    , .VDD ( VDD ) , .Q ( n109 ) , .IN1 ( xfer_cnt_3_ ) , .IN3 ( xfer_cnt_1_ ) ) ;
OR2X1 U106 (.VDD ( VDD ) , .IN2 ( n109 ) , .IN1 ( xfer_cnt_4_ ) , .VSS ( VSS ) 
    , .Q ( n112 ) ) ;
OR2X1 U107 (.VDD ( VDD ) , .IN2 ( n112 ) , .IN1 ( xfer_cnt_5_ ) , .VSS ( VSS ) 
    , .Q ( n115 ) ) ;
OR2X1 U108 (.VDD ( VDD ) , .IN2 ( n115 ) , .IN1 ( xfer_cnt_6_ ) , .VSS ( VSS ) 
    , .Q ( n118 ) ) ;
OR2X1 U109 (.VDD ( VDD ) , .IN2 ( n118 ) , .IN1 ( xfer_cnt_7_ ) , .VSS ( VSS ) 
    , .Q ( n121 ) ) ;
OR2X1 U110 (.VDD ( VDD ) , .IN2 ( n121 ) , .IN1 ( xfer_cnt_8_ ) , .VSS ( VSS ) 
    , .Q ( n124 ) ) ;
OR2X1 U111 (.VDD ( VDD ) , .IN2 ( n124 ) , .IN1 ( xfer_cnt_9_ ) , .VSS ( VSS ) 
    , .Q ( n127 ) ) ;
OR2X1 U112 (.VDD ( VDD ) , .IN2 ( n127 ) , .IN1 ( xfer_cnt_10_ ) , .VSS ( VSS ) 
    , .Q ( n130 ) ) ;
OR2X1 U113 (.VDD ( VDD ) , .IN2 ( n130 ) , .IN1 ( xfer_cnt_11_ ) , .VSS ( VSS ) 
    , .Q ( n133 ) ) ;
OR2X1 U114 (.VDD ( VDD ) , .IN2 ( n133 ) , .IN1 ( xfer_cnt_12_ ) , .VSS ( VSS ) 
    , .Q ( n136 ) ) ;
OR2X1 U115 (.VDD ( VDD ) , .IN2 ( n136 ) , .IN1 ( xfer_cnt_13_ ) , .VSS ( VSS ) 
    , .Q ( n139 ) ) ;
NAND4X0 U116 (.IN1 ( n31 ) , .QN ( n75 ) , .IN2 ( n13 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n10 ) , .IN4 ( n93 ) ) ;
AO222X1 U117 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n232 ) , .IN2 ( dbg_dout[0] ) 
    , .IN1 ( sync ) , .IN3 ( xfer_buf_nxt[1] ) , .IN4 ( n235 ) , .IN6 ( n234 ) 
    , .IN5 ( xfer_buf_nxt[0] ) ) ;
AO221X1 U118 (.IN5 ( dbg_rd_rdy ) , .Q ( n231 ) , .VSS ( VSS ) 
    , .IN2 ( xfer_buf_nxt[19] ) , .IN1 ( n236 ) , .IN3 ( n150 ) , .VDD ( VDD ) 
    , .IN4 ( n17 ) ) ;
AO222X1 U119 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( rxd_maj_nxt ) 
    , .IN2 ( test_so1 ) , .IN1 ( rxd_buf_0_ ) , .IN3 ( rxd_buf_0_ ) 
    , .IN4 ( uart_rxd_n ) , .IN6 ( uart_rxd_n ) , .IN5 ( test_so1 ) ) ;
NOR2X0 U120 (.QN ( n45 ) , .IN1 ( n12 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n18 ) ) ;
NOR2X0 U121 (.QN ( n49 ) , .IN1 ( mem_burst_end ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n233 ) ) ;
NOR2X0 U122 (.QN ( n44 ) , .IN1 ( n56 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n49 ) ) ;
NOR2X0 U123 (.QN ( n47 ) , .IN1 ( mem_burst_wr ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( mem_burst_rd ) ) ;
MUX21X1 U124 (.S ( n42 ) , .IN2 ( mem_bw ) , .IN1 ( n7 ) , .Q ( n43 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR4X1 U125 (.VSS ( VSS ) , .IN4 ( n43 ) , .IN2 ( n44 ) , .VDD ( VDD ) 
    , .Q ( n48 ) , .IN1 ( n45 ) , .IN3 ( n15 ) ) ;
NAND4X0 U126 (.IN1 ( n56 ) , .QN ( n46 ) , .IN2 ( n94 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( sync_busy ) , .IN4 ( n15 ) ) ;
NAND3X0 U127 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n55 ) , .IN3 ( n46 ) 
    , .IN2 ( n80 ) , .IN1 ( n47 ) ) ;
MUX21X1 U128 (.S ( n55 ) , .IN2 ( n48 ) , .IN1 ( uart_state[0] ) , .Q ( n230 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U129 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n54 ) , .IN3 ( n55 ) 
    , .IN2 ( uart_state[0] ) , .IN1 ( n56 ) ) ;
INVX0 U130 (.ZN ( n50 ) , .VDD ( VDD ) , .INP ( n53 ) , .VSS ( VSS ) ) ;
NOR2X0 U131 (.QN ( n51 ) , .IN1 ( n49 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n15 ) ) ;
OAI222X1 U132 (.IN6 ( n55 ) , .IN1 ( n54 ) , .IN2 ( n50 ) , .IN5 ( n12 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n229 ) , .IN4 ( n51 ) , .IN3 ( n151 ) ) ;
OAI222X1 U133 (.IN6 ( n51 ) , .IN1 ( n55 ) , .IN2 ( n18 ) , .IN5 ( n52 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n228 ) , .IN4 ( n53 ) , .IN3 ( n54 ) ) ;
AND2X1 U134 (.IN1 ( n56 ) , .IN2 ( n15 ) , .Q ( n77 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO22X1 U135 (.IN1 ( n95 ) , .VSS ( VSS ) , .IN3 ( sync_busy ) , .VDD ( VDD ) 
    , .IN2 ( n77 ) , .Q ( n227 ) , .IN4 ( n57 ) ) ;
NAND3X0 U136 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n59 ) , .IN3 ( sync_cnt[2] ) 
    , .IN2 ( sync_cnt[0] ) , .IN1 ( sync_cnt[1] ) ) ;
SDFFASX1 sync_cnt_reg_15_ (.D ( n210 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .QN ( n26 ) , .Q ( sync_cnt[15] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[14] ) ) ;
SDFFASX1 sync_cnt_reg_14_ (.D ( n211 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .Q ( sync_cnt[14] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[13] ) ) ;
SDFFASX1 sync_cnt_reg_13_ (.D ( n212 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .QN ( n25 ) , .Q ( sync_cnt[13] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[12] ) ) ;
SDFFASX1 sync_cnt_reg_12_ (.D ( n213 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .Q ( sync_cnt[12] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[11] ) ) ;
SDFFASX1 sync_cnt_reg_11_ (.D ( n214 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .QN ( n24 ) , .Q ( sync_cnt[11] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[10] ) ) ;
SDFFASX1 sync_cnt_reg_10_ (.D ( n215 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .Q ( sync_cnt[10] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[9] ) ) ;
SDFFASX1 sync_cnt_reg_9_ (.D ( n216 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .QN ( n23 ) , .Q ( sync_cnt[9] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[8] ) ) ;
SDFFASX1 sync_cnt_reg_8_ (.D ( n217 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .Q ( sync_cnt[8] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[7] ) ) ;
SDFFASX1 sync_cnt_reg_7_ (.D ( n218 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .QN ( n22 ) , .Q ( sync_cnt[7] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[6] ) ) ;
SDFFASX1 sync_cnt_reg_6_ (.D ( n219 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .Q ( sync_cnt[6] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[5] ) ) ;
SDFFASX1 sync_cnt_reg_5_ (.D ( n220 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .QN ( n21 ) , .Q ( sync_cnt[5] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[4] ) ) ;
SDFFASX1 sync_cnt_reg_4_ (.D ( n221 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .Q ( sync_cnt[4] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[3] ) ) ;
SDFFASX1 sync_cnt_reg_3_ (.D ( n222 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n161 ) , .QN ( n27 ) , .Q ( sync_cnt[3] ) , .SE ( n35 ) 
    , .SI ( sync_cnt[2] ) ) ;
SDFFARX1 sync_cnt_reg_2_ (.Q ( sync_cnt[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( sync_cnt[1] ) 
    , .D ( n223 ) ) ;
SDFFARX1 sync_cnt_reg_1_ (.Q ( sync_cnt[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( sync_cnt[0] ) 
    , .D ( n224 ) ) ;
SDFFARX1 sync_cnt_reg_0_ (.QN ( n19 ) , .Q ( sync_cnt[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) 
    , .SI ( sync_busy ) , .D ( n225 ) ) ;
SDFFASX1 sync_cnt_reg_18_ (.D ( n226 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .QN ( n32 ) , .Q ( sync_cnt[18] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[17] ) ) ;
SDFFARX1 xfer_cnt_reg_0_ (.QN ( n28 ) , .Q ( xfer_cnt_0_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( n17 ) 
    , .D ( n203 ) ) ;
SDFFARX1 xfer_cnt_reg_15_ (.Q ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_14_ ) 
    , .D ( n188 ) ) ;
SDFFARX1 xfer_cnt_reg_14_ (.Q ( xfer_cnt_14_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_13_ ) 
    , .D ( n189 ) ) ;
SDFFARX1 xfer_cnt_reg_13_ (.Q ( xfer_cnt_13_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_12_ ) 
    , .D ( n190 ) ) ;
SDFFARX1 xfer_cnt_reg_12_ (.Q ( xfer_cnt_12_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_11_ ) 
    , .D ( n191 ) ) ;
SDFFARX1 xfer_cnt_reg_11_ (.Q ( xfer_cnt_11_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_10_ ) 
    , .D ( n192 ) ) ;
SDFFARX1 xfer_cnt_reg_10_ (.Q ( xfer_cnt_10_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_9_ ) 
    , .D ( n193 ) ) ;
SDFFARX1 xfer_cnt_reg_9_ (.Q ( xfer_cnt_9_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_8_ ) 
    , .D ( n194 ) ) ;
SDFFARX1 xfer_cnt_reg_8_ (.Q ( xfer_cnt_8_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_7_ ) 
    , .D ( n195 ) ) ;
SDFFARX1 xfer_cnt_reg_7_ (.Q ( xfer_cnt_7_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( IN2 ) , .SI ( xfer_cnt_6_ ) 
    , .D ( n196 ) ) ;
SDFFARX1 xfer_cnt_reg_6_ (.Q ( xfer_cnt_6_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( n35 ) , .SI ( xfer_cnt_5_ ) 
    , .D ( n197 ) ) ;
SDFFARX1 xfer_cnt_reg_5_ (.Q ( xfer_cnt_5_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( n35 ) , .SI ( xfer_cnt_4_ ) 
    , .D ( n198 ) ) ;
SDFFARX1 xfer_cnt_reg_4_ (.Q ( xfer_cnt_4_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( n35 ) , .SI ( xfer_cnt_3_ ) 
    , .D ( n199 ) ) ;
SDFFARX1 xfer_cnt_reg_3_ (.Q ( xfer_cnt_3_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( xfer_cnt_2_ ) 
    , .D ( n200 ) ) ;
SDFFARX1 xfer_cnt_reg_2_ (.Q ( xfer_cnt_2_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( xfer_cnt_1_ ) 
    , .D ( n201 ) ) ;
SDFFARX1 xfer_cnt_reg_1_ (.Q ( xfer_cnt_1_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( xfer_cnt_0_ ) 
    , .D ( n202 ) ) ;
SDFFARX1 xfer_buf_reg_17_ (.QN ( n98 ) , .Q ( n9 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( xfer_buf_nxt[9] ) 
    , .D ( n172 ) ) ;
SDFFARX1 xfer_buf_reg_9_ (.Q ( xfer_buf_nxt[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( test_si1 ) 
    , .D ( n180 ) ) ;
SDFFARX1 xfer_buf_reg_4_ (.Q ( xfer_buf_nxt[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( xfer_bit[3] ) 
    , .D ( n185 ) ) ;
SDFFARX1 xfer_buf_reg_3_ (.Q ( xfer_buf_nxt[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( n11 ) , .D ( n186 ) ) ;
SDFFASX1 dbg_uart_txd_reg (.D ( n169 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN0 ) , .Q ( dbg_uart_txd ) , .SE ( test_se ) 
    , .SI ( test_si2 ) ) ;
SDFFARX1 dbg_addr_reg_5_ (.Q ( dbg_addr[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( n35 ) , .SI ( dbg_addr[4] ) 
    , .D ( n168 ) ) ;
SDFFARX1 dbg_addr_reg_4_ (.Q ( dbg_addr[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( dbg_addr[3] ) 
    , .D ( n167 ) ) ;
SDFFARX1 dbg_addr_reg_3_ (.Q ( dbg_addr[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( dbg_addr[2] ) 
    , .D ( n166 ) ) ;
SDFFARX1 dbg_addr_reg_2_ (.Q ( dbg_addr[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( dbg_addr[1] ) 
    , .D ( n165 ) ) ;
SDFFARX1 dbg_addr_reg_1_ (.Q ( dbg_addr[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( dbg_addr[0] ) 
    , .D ( n164 ) ) ;
SDFFARX1 dbg_addr_reg_0_ (.Q ( dbg_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( dbg_rd_rdy ) 
    , .D ( n163 ) ) ;
SDFFARX1 dbg_bw_reg (.Q ( dbg_bw ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( n35 ) , .SI ( dbg_addr[5] ) 
    , .D ( n162 ) ) ;
DFFARX1 xfer_buf_reg_16_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .QN ( n99 ) , .Q ( n16 ) , .D ( n173 ) ) ;
DFFARX1 xfer_buf_reg_15_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( dbg_rst ) , .QN ( n100 ) , .Q ( n8 ) , .D ( n174 ) ) ;
DFFARX1 xfer_buf_reg_14_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( dbg_rst ) , .QN ( n101 ) , .Q ( n11 ) , .D ( n175 ) ) ;
DFFARX1 xfer_buf_reg_12_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .QN ( n14 ) , .Q ( xfer_buf_nxt[11] ) , .D ( n177 ) ) ;
DFFARX1 xfer_buf_reg_2_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .Q ( xfer_buf_nxt[1] ) , .D ( n187 ) ) ;
DFFARX1 xfer_buf_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .Q ( xfer_buf_nxt[0] ) , .D ( n232 ) ) ;
DFFARX1 xfer_buf_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .Q ( xfer_buf_0_ ) , .D ( n170 ) ) ;
DFFARX1 xfer_buf_reg_10_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .Q ( xfer_buf_nxt[9] ) , .D ( n179 ) ) ;
DFFARX1 xfer_buf_reg_8_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( dbg_rst ) , .Q ( xfer_buf_nxt[7] ) , .D ( n181 ) ) ;
DFFARX1 xfer_buf_reg_7_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( dbg_rst ) , .Q ( xfer_buf_nxt[6] ) , .D ( n182 ) ) ;
DFFARX1 xfer_buf_reg_6_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( dbg_rst ) , .Q ( xfer_buf_nxt[5] ) , .D ( n183 ) ) ;
DFFARX1 xfer_buf_reg_5_ (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( dbg_clk ) 
    , .RSTB ( n72 ) , .Q ( xfer_buf_nxt[4] ) , .D ( n184 ) ) ;
DFFASX1 rxd_buf_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n85 ) 
    , .Q ( rxd_buf_0_ ) , .CLK ( dbg_clk ) , .D ( uart_rxd_n ) ) ;
DFFASX1 rxd_buf_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n85 ) 
    , .Q ( test_so1 ) , .CLK ( dbg_clk ) , .D ( rxd_buf_0_ ) ) ;
NOR2X0 U3 (.QN ( n1 ) , .IN1 ( n103 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n236 ) ) ;
AO222X1 U6 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n177 ) , .IN2 ( dbg_dout[9] ) 
    , .IN1 ( sync ) , .IN3 ( n235 ) , .IN4 ( xfer_buf_nxt[12] ) , .IN6 ( n234 ) 
    , .IN5 ( xfer_buf_nxt[11] ) ) ;
AO222X1 U7 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n176 ) , .IN2 ( n11 ) 
    , .IN1 ( n149 ) , .IN3 ( dbg_dout[10] ) , .IN4 ( dbg_rd_rdy ) , .IN6 ( n148 ) 
    , .IN5 ( xfer_buf_nxt[12] ) ) ;
AO222X1 U11 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n178 ) , .IN2 ( dbg_dout[8] ) 
    , .IN1 ( sync ) , .IN3 ( n235 ) , .IN4 ( xfer_buf_nxt[11] ) , .IN6 ( n234 ) 
    , .IN5 ( xfer_buf_nxt[10] ) ) ;
NOR2X0 U13 (.QN ( n2 ) , .IN1 ( mem_burst_rd ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n96 ) ) ;
NOR2X0 U14 (.QN ( n53 ) , .IN1 ( n2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( mem_burst_wr ) ) ;
XOR2X1 U15 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( xfer_cnt_3_ ) , .Q ( n3 ) 
    , .IN1 ( n108 ) ) ;
AO222X1 U16 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n200 ) , .IN2 ( n3 ) 
    , .IN1 ( n144 ) , .IN3 ( sync_cnt[7] ) , .IN4 ( n141 ) , .IN6 ( n146 ) 
    , .IN5 ( sync_cnt[6] ) ) ;
NOR2X0 U17 (.QN ( n4 ) , .IN1 ( n58 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n19 ) ) ;
XOR2X1 U18 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( sync_cnt[1] ) , .Q ( n224 ) 
    , .IN1 ( n4 ) ) ;
NOR2X0 U19 (.QN ( n5 ) , .IN1 ( n74 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n20 ) ) ;
MUX21X1 U20 (.S ( n5 ) , .IN2 ( n32 ) , .IN1 ( sync_cnt[18] ) , .Q ( n226 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND3X1 U21 (.IN2 ( sync_cnt[0] ) , .IN1 ( sync_cnt[1] ) , .IN3 ( sync_busy ) 
    , .Q ( n6 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U22 (.IN2 ( n6 ) , .IN3 ( n59 ) , .VSS ( VSS ) , .IN1 ( sync_cnt[2] ) 
    , .VDD ( VDD ) , .Q ( n223 ) ) ;
NAND2X1 U33 (.IN2 ( n12 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( uart_state[1] ) 
    , .QN ( n52 ) ) ;
NOR2X0 U39 (.QN ( n153 ) , .IN1 ( n80 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n39 ) ) ;
SDFFASX1 rxd_maj_reg (.D ( rxd_maj_nxt ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n72 ) , .QN ( n29 ) , .Q ( xfer_buf_nxt[19] ) 
    , .SE ( n35 ) , .SI ( dbg_bw ) ) ;
SDFFARX1 xfer_buf_reg_18_ (.QN ( n97 ) , .Q ( n7 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( IN0 ) , .SE ( test_se ) , .SI ( xfer_buf_nxt[3] ) 
    , .D ( n171 ) ) ;
SDFFARX1 uart_state_reg_0_ (.QN ( n15 ) , .Q ( uart_state[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( n35 ) 
    , .SI ( sync_cnt[18] ) , .D ( n230 ) ) ;
SDFFARX1 xfer_bit_reg_0_ (.QN ( n10 ) , .Q ( xfer_bit[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) 
    , .SI ( uart_state[2] ) , .D ( n207 ) ) ;
SDFFARX1 xfer_bit_reg_3_ (.QN ( n31 ) , .Q ( xfer_bit[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( n35 ) , .SI ( n159 ) 
    , .D ( n206 ) ) ;
SDFFARX1 xfer_buf_reg_19_ (.QN ( n96 ) , .Q ( n17 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( test_se ) , .SI ( n7 ) 
    , .D ( n231 ) ) ;
SDFFARX1 xfer_bit_reg_2_ (.QN ( n93 ) , .Q ( n159 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n72 ) , .SE ( n35 ) 
    , .SI ( xfer_bit[1] ) , .D ( n204 ) ) ;
SDFFARX1 xfer_bit_reg_1_ (.QN ( n13 ) , .Q ( xfer_bit[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) 
    , .SI ( xfer_bit[0] ) , .D ( n205 ) ) ;
SDFFARX1 uart_state_reg_2_ (.QN ( n12 ) , .Q ( uart_state[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( n35 ) 
    , .SI ( uart_state[1] ) , .D ( n229 ) ) ;
SDFFARX1 uart_state_reg_1_ (.QN ( n18 ) , .Q ( uart_state[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( dbg_clk ) , .RSTB ( n85 ) , .SE ( n35 ) 
    , .SI ( uart_state[0] ) , .D ( n228 ) ) ;
SDFFARX1 sync_busy_reg (.Q ( sync_busy ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( dbg_clk ) , .RSTB ( n161 ) , .SE ( n35 ) , .SI ( xfer_buf_nxt[19] ) 
    , .D ( n227 ) ) ;
SDFFASX1 sync_cnt_reg_17_ (.D ( n208 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .QN ( n20 ) , .Q ( sync_cnt[17] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[16] ) ) ;
SDFFASX1 sync_cnt_reg_16_ (.D ( n209 ) , .CLK ( dbg_clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n85 ) , .Q ( sync_cnt[16] ) , .SE ( IN2 ) 
    , .SI ( sync_cnt[15] ) ) ;
endmodule




module omsp_dbg (dbg_uart_txd , test_so2 , test_so1 , VDD , VSS , IN0 , 
    IN1 , IN2 , test_si2 , test_si1 , test_se , dbg_freeze , 
    dbg_halt_cmd , dbg_mem_en , dbg_reg_wr , dbg_cpu_reset , dbg_rst , 
    dbg_uart_rxd , decode_noirq , eu_mb_en , exec_done , fe_mb_en , 
    puc_pnd_set , test_si3 , pc , cpu_en_s , dbg_clk , dbg_en_s , 
    dbg_halt_st , fe_mdb_in , eu_mdb_out , eu_mdb_in , eu_mab , 
    eu_mb_wr , dbg_reg_din , dbg_mem_din , cpu_id , dbg_mem_wr , 
    dbg_mem_dout , dbg_mem_addr , IN3 , IN4 , IN5 );
output dbg_uart_txd ;
output test_so2 ;
output test_so1 ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  test_si2 ;
input  test_si1 ;
input  test_se ;
output dbg_freeze ;
output dbg_halt_cmd ;
output dbg_mem_en ;
output dbg_reg_wr ;
output dbg_cpu_reset ;
input  dbg_rst ;
input  dbg_uart_rxd ;
input  decode_noirq ;
input  eu_mb_en ;
input  exec_done ;
input  fe_mb_en ;
input  puc_pnd_set ;
input  test_si3 ;
input  [15:0] pc ;
input  cpu_en_s ;
input  dbg_clk ;
input  dbg_en_s ;
input  dbg_halt_st ;
input  [15:0] fe_mdb_in ;
input  [15:0] eu_mdb_out ;
input  [15:0] eu_mdb_in ;
input  [15:0] eu_mab ;
input  [1:0] eu_mb_wr ;
input  [15:0] dbg_reg_din ;
input  [15:0] dbg_mem_din ;
input  [31:0] cpu_id ;
output [1:0] dbg_mem_wr ;
output [15:0] dbg_mem_dout ;
output [15:0] dbg_mem_addr ;
input  IN3 ;
input  IN4 ;
input  IN5 ;

supply1 VDD ;
supply0 VSS ;
wire [3:1] mem_ctl ;
wire [15:0] dbg_din ;
wire [5:0] dbg_addr ;

wire [15:0] mem_data ;
wire [15:0] mem_cnt ;
wire [1:0] mem_state_nxt ;
wire [3:2] cpu_stat ;
wire [5:3] cpu_ctl ;
wire [1:0] inc_step ;


omsp_dbg_uart dbg_uart_0 (.test_si2 ( test_si3 ) , .test_si1 ( test_si1 ) , 
    .test_se ( n27 ) , .dbg_rd ( dbg_rd ) , .dbg_uart_txd ( dbg_uart_txd ) , 
    .dbg_wr ( reg_write ) , .test_so2 ( n318 ) , .test_so1 ( test_so1 ) , 
    .dbg_rst ( n57 ) , .dbg_uart_rxd ( dbg_uart_rxd ) , .mem_burst ( mem_burst ) , 
    .mem_burst_end ( mem_burst_end ) , .mem_burst_rd ( mem_burst_rd ) , 
    .mem_burst_wr ( mem_burst_wr ) , .mem_bw ( mem_ctl[3] ) , .sync ( n324 ) , 
    .dbg_dout ( {N286 , N296 , N306 , N316 , N326 , N336 , N346 , N356 , N366 , 
	N376 , N386 , N396 , N406 , N416 , N426 , N436 } ) , 
    .dbg_clk ( gclk_G4B2I1 ) , .dbg_rd_rdy ( dbg_rd_rdy ) , .dbg_din ( dbg_din ) , 
    .dbg_addr ( dbg_addr ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN0 ( n56 ) , 
    .IN1 ( n53 ) , .IN2 ( IN3 ) , .IN3 ( IN5 ) ) ;

INVX2 IBUFFX32_G6B2I1 (.VDD ( VDD ) , .INP ( dbg_clk ) , .VSS ( VSS ) 
    , .ZN ( gclk_G4B1I1 ) ) ;
INVX16 INVX16_G6B1I1 (.VSS ( VSS ) , .INP ( gclk_G4B1I1 ) , .ZN ( gclk_G4B2I1 ) 
    , .VDD ( VDD ) ) ;
NAND2X0 U100 (.IN2 ( dbg_mem_addr[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( mem_ctl[3] ) , .QN ( n309 ) ) ;
NAND2X0 U99 (.IN2 ( dbg_addr[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n116 ) 
    , .QN ( n212 ) ) ;
NAND2X0 U183 (.IN2 ( n213 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_write ) 
    , .QN ( n268 ) ) ;
NAND2X0 U184 (.IN2 ( n303 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n118 ) 
    , .QN ( n250 ) ) ;
NAND2X0 U101 (.IN2 ( test_so2 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( mem_ctl[2] ) , .QN ( n246 ) ) ;
NAND2X0 U144 (.IN2 ( n115 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n188 ) 
    , .QN ( n154 ) ) ;
NAND2X0 U98 (.IN2 ( n119 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[0] ) , .QN ( n121 ) ) ;
NAND2X0 U97 (.IN2 ( n125 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[2] ) , .QN ( n128 ) ) ;
NAND2X0 U143 (.IN2 ( n92 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n160 ) 
    , .QN ( n161 ) ) ;
NAND2X0 U96 (.IN2 ( n129 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[4] ) , .QN ( n132 ) ) ;
NAND2X0 U142 (.IN2 ( n89 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n164 ) 
    , .QN ( n165 ) ) ;
NAND2X0 U95 (.IN2 ( n133 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[6] ) , .QN ( n136 ) ) ;
NAND2X0 U141 (.IN2 ( n88 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n168 ) 
    , .QN ( n169 ) ) ;
NAND2X0 U94 (.IN2 ( n137 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[8] ) , .QN ( n140 ) ) ;
NAND2X0 U140 (.IN2 ( n102 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n172 ) 
    , .QN ( n173 ) ) ;
NAND2X0 U173 (.IN2 ( n212 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n192 ) 
    , .QN ( n203 ) ) ;
NAND2X0 U93 (.IN2 ( n141 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[10] ) , .QN ( n144 ) ) ;
NAND2X0 U145 (.IN2 ( n188 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mem_start ) 
    , .QN ( n270 ) ) ;
NAND2X0 U139 (.IN2 ( n104 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n176 ) 
    , .QN ( n177 ) ) ;
NAND2X0 U146 (.IN2 ( n193 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n209 ) 
    , .QN ( n195 ) ) ;
NAND2X0 U172 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_write ) 
    , .QN ( n263 ) ) ;
NAND2X0 U92 (.IN2 ( n145 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[12] ) , .QN ( n148 ) ) ;
NAND2X0 U56 (.IN2 ( n229 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_halt_st ) 
    , .QN ( n47 ) ) ;
NAND2X0 U138 (.IN2 ( n103 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n180 ) 
    , .QN ( n181 ) ) ;
NAND2X0 U57 (.IN2 ( dbg_mem_addr[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n307 ) , .QN ( n49 ) ) ;
NAND2X0 U60 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mem_data[8] ) 
    , .QN ( n50 ) ) ;
NAND2X0 U65 (.IN2 ( n47 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n196 ) 
    , .QN ( n228 ) ) ;
NAND2X0 U62 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mem_data[10] ) 
    , .QN ( n51 ) ) ;
NAND2X0 U69 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mem_data[9] ) 
    , .QN ( n46 ) ) ;
NAND2X0 U66 (.IN2 ( n49 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n48 ) 
    , .QN ( n224 ) ) ;
NAND2X0 U91 (.IN2 ( n149 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_addr[14] ) , .QN ( n151 ) ) ;
NAND2X0 U132 (.IN2 ( n154 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mem_cnt[0] ) 
    , .QN ( n155 ) ) ;
NAND2X0 U61 (.IN2 ( n51 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n43 ) 
    , .QN ( N336 ) ) ;
NAND2X0 U59 (.IN2 ( n50 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( N356 ) ) ;
NAND2X0 U64 (.IN2 ( n38 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n41 ) 
    , .QN ( N386 ) ) ;
NAND2X0 U63 (.IN2 ( n206 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n207 ) 
    , .QN ( N396 ) ) ;
NAND2X0 U159 (.IN2 ( dbg_mem_din[11] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n283 ) ) ;
NAND2X0 U67 (.IN2 ( n46 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n45 ) 
    , .QN ( N346 ) ) ;
NAND2X0 U162 (.IN2 ( dbg_mem_din[10] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n279 ) ) ;
NAND2X0 U161 (.IN2 ( mem_data[11] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n312 ) , .QN ( n286 ) ) ;
NAND2X0 U165 (.IN2 ( dbg_mem_din[12] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n287 ) ) ;
NAND2X0 U164 (.IN2 ( mem_data[10] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n312 ) , .QN ( n282 ) ) ;
NAND2X0 U168 (.IN2 ( n295 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_mem_din[15] ) , .QN ( n264 ) ) ;
NAND2X0 U167 (.IN2 ( mem_data[12] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n312 ) , .QN ( n290 ) ) ;
NAND2X0 U170 (.IN2 ( mem_data[15] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n312 ) , .QN ( n267 ) ) ;
NAND2X0 U107 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[13] ) 
    , .QN ( n292 ) ) ;
NAND2X0 U109 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[8] ) 
    , .QN ( n272 ) ) ;
NAND2X0 U108 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[9] ) 
    , .QN ( n276 ) ) ;
NAND2X0 U111 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[11] ) 
    , .QN ( n284 ) ) ;
NAND2X0 U110 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[14] ) 
    , .QN ( n297 ) ) ;
NAND2X0 U113 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[12] ) 
    , .QN ( n288 ) ) ;
NAND2X0 U112 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[10] ) 
    , .QN ( n280 ) ) ;
NAND2X0 U114 (.IN2 ( n68 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( dbg_din[15] ) 
    , .QN ( n265 ) ) ;
NAND2X0 U119 (.IN2 ( n229 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_write ) 
    , .QN ( n237 ) ) ;
NAND2X0 U131 (.IN2 ( n157 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n155 ) 
    , .QN ( n156 ) ) ;
NAND2X0 U130 (.IN2 ( n239 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_write ) 
    , .QN ( n269 ) ) ;
NAND2X0 U137 (.IN2 ( n105 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n184 ) 
    , .QN ( n186 ) ) ;
NAND2X0 U147 (.IN2 ( dbg_mem_din[13] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n291 ) ) ;
NAND2X0 U150 (.IN2 ( dbg_mem_din[9] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n275 ) ) ;
NAND2X0 U149 (.IN2 ( mem_data[13] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n312 ) , .QN ( n294 ) ) ;
NAND2X0 U153 (.IN2 ( dbg_mem_din[8] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n271 ) ) ;
NAND2X0 U152 (.IN2 ( mem_data[9] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n312 ) 
    , .QN ( n278 ) ) ;
NAND2X0 U156 (.IN2 ( dbg_mem_din[14] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n295 ) , .QN ( n296 ) ) ;
NAND2X0 U155 (.IN2 ( mem_data[8] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n312 ) 
    , .QN ( n274 ) ) ;
NAND2X0 U158 (.IN2 ( mem_data[14] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n312 ) , .QN ( n299 ) ) ;
INVX0 U40 (.ZN ( n59 ) , .VDD ( VDD ) , .INP ( n309 ) , .VSS ( VSS ) ) ;
DELLN2X2 U20 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n27 ) , .INP ( IN5 ) ) ;
DELLN1X2 U29 (.VSS ( VSS ) , .INP ( dbg_rst ) , .Z ( n53 ) , .VDD ( VDD ) ) ;
INVX2 U33 (.INP ( n53 ) , .ZN ( n54 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U37 (.INP ( n53 ) , .ZN ( n56 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U38 (.INP ( n53 ) , .ZN ( n57 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U116 (.QN ( n312 ) , .IN1 ( n68 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n252 ) ) ;
NOR2X0 U115 (.QN ( n316 ) , .IN1 ( n68 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n262 ) ) ;
NAND2X1 U102 (.IN2 ( n307 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_write ) 
    , .QN ( n152 ) ) ;
NAND2X1 U104 (.IN2 ( n306 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_write ) 
    , .QN ( n185 ) ) ;
NBUFFX4 U2 (.VSS ( VSS ) , .INP ( IN4 ) , .Z ( n24 ) , .VDD ( VDD ) ) ;
NOR2X0 U377 (.QN ( n324 ) , .IN1 ( n27 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n39 ) ) ;
NOR3X1 U105 (.IN2 ( n193 ) , .QN ( n306 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n210 ) , .IN3 ( n212 ) ) ;
INVX0 U55 (.ZN ( n68 ) , .VDD ( VDD ) , .INP ( n263 ) , .VSS ( VSS ) ) ;
INVX0 U50 (.ZN ( n65 ) , .VDD ( VDD ) , .INP ( n203 ) , .VSS ( VSS ) ) ;
INVX0 U54 (.ZN ( n67 ) , .VDD ( VDD ) , .INP ( n185 ) , .VSS ( VSS ) ) ;
INVX0 U43 (.ZN ( n63 ) , .VDD ( VDD ) , .INP ( n306 ) , .VSS ( VSS ) ) ;
INVX0 U24 (.ZN ( n52 ) , .VDD ( VDD ) , .INP ( dbg_halt_st ) , .VSS ( VSS ) ) ;
NOR2X2 U106 (.QN ( n307 ) , .IN1 ( n210 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n195 ) ) ;
NAND4X0 U367 (.IN1 ( n282 ) , .QN ( n75 ) , .IN2 ( n281 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n280 ) , .IN4 ( n279 ) ) ;
NAND4X0 U368 (.IN1 ( n286 ) , .QN ( n77 ) , .IN2 ( n285 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n284 ) , .IN4 ( n283 ) ) ;
NAND4X0 U369 (.IN1 ( n290 ) , .QN ( n79 ) , .IN2 ( n289 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n288 ) , .IN4 ( n287 ) ) ;
NAND4X0 U370 (.IN1 ( n294 ) , .QN ( n81 ) , .IN2 ( n293 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n292 ) , .IN4 ( n291 ) ) ;
NAND4X0 U371 (.IN1 ( n299 ) , .QN ( n83 ) , .IN2 ( n298 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n297 ) , .IN4 ( n296 ) ) ;
AO22X1 U372 (.IN1 ( test_so2 ) , .VSS ( VSS ) , .IN3 ( dbg_din[1] ) 
    , .VDD ( VDD ) , .IN2 ( n118 ) , .Q ( n301 ) , .IN4 ( n300 ) ) ;
NOR2X0 U373 (.QN ( n55 ) , .IN1 ( n302 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n301 ) ) ;
NOR2X0 U375 (.QN ( n315 ) , .IN1 ( n310 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n309 ) ) ;
NOR2X0 U376 (.QN ( n314 ) , .IN1 ( n59 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n310 ) ) ;
AO221X1 U3 (.IN5 ( n35 ) , .Q ( n249 ) , .VSS ( VSS ) , .IN2 ( n34 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[4] ) ) ;
AO221X1 U4 (.IN5 ( n32 ) , .Q ( n247 ) , .VSS ( VSS ) , .IN2 ( n31 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[6] ) ) ;
AO221X1 U5 (.IN5 ( n26 ) , .Q ( n69 ) , .VSS ( VSS ) , .IN2 ( n25 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[7] ) ) ;
AO221X1 U6 (.IN5 ( n23 ) , .Q ( N316 ) , .VSS ( VSS ) , .IN2 ( n20 ) 
    , .IN1 ( 1'b1 ), .IN3 ( mem_data[12] ) , .VDD ( VDD ) , .IN4 ( n65 ) ) ;
AO221X1 U7 (.IN5 ( n19 ) , .Q ( n66 ) , .VSS ( VSS ) , .IN2 ( n18 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[5] ) ) ;
AO221X1 U8 (.IN5 ( n16 ) , .Q ( n64 ) , .VSS ( VSS ) , .IN2 ( n15 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[3] ) ) ;
AO221X1 U9 (.IN5 ( n13 ) , .Q ( n62 ) , .VSS ( VSS ) , .IN2 ( n12 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[2] ) ) ;
AO221X1 U10 (.IN5 ( n10 ) , .Q ( n60 ) , .VSS ( VSS ) , .IN2 ( n9 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[1] ) ) ;
AO221X1 U11 (.IN5 ( n7 ) , .Q ( n58 ) , .VSS ( VSS ) , .IN2 ( n6 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n316 ) , .VDD ( VDD ) , .IN4 ( dbg_reg_din[0] ) ) ;
OA221X1 U12 (.IN2 ( dbg_halt_st ) , .IN4 ( n91 ) , .VDD ( VDD ) 
    , .Q ( mem_state_nxt[1] ) , .IN5 ( n90 ) , .IN1 ( 1'b0 ), .IN3 ( n303 ) 
    , .VSS ( VSS ) ) ;
OA221X1 U13 (.IN2 ( IN0 ) , .IN4 ( dbg_mem_addr[0] ) , .VDD ( VDD ) 
    , .Q ( dbg_mem_wr[1] ) , .IN5 ( mem_ctl[1] ) , .IN1 ( 1'b0 )
    , .IN3 ( n86 ) , .VSS ( VSS ) ) ;
OA22X1 U14 (.IN2 ( n101 ) , .IN4 ( n63 ) , .VDD ( VDD ) , .IN1 ( n203 ) 
    , .IN3 ( n88 ) , .Q ( n1 ) , .VSS ( VSS ) ) ;
NAND2X0 U15 (.VDD ( VDD ) , .IN1 ( dbg_cpu_reset ) , .VSS ( VSS ) 
    , .IN2 ( n213 ) , .QN ( n2 ) ) ;
NAND2X0 U16 (.VDD ( VDD ) , .IN1 ( dbg_mem_addr[6] ) , .VSS ( VSS ) 
    , .IN2 ( n307 ) , .QN ( n3 ) ) ;
NAND4X0 U17 (.IN1 ( n1 ) , .QN ( N376 ) , .IN2 ( n196 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n2 ) , .IN4 ( n3 ) ) ;
AO22X1 U18 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[0] ) , .Q ( n6 ) , .IN4 ( mem_data[0] ) ) ;
AO22X1 U19 (.IN1 ( dbg_mem_din[8] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n7 ) , .IN4 ( dbg_mem_din[0] ) ) ;
AO222X1 U21 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N366 ) 
    , .IN2 ( dbg_mem_addr[7] ) , .IN1 ( n307 ) , .IN3 ( mem_cnt[7] ) 
    , .IN4 ( n306 ) , .IN6 ( mem_data[7] ) , .IN5 ( n65 ) ) ;
AO22X1 U22 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[1] ) , .Q ( n9 ) , .IN4 ( mem_data[1] ) ) ;
AO22X1 U23 (.IN1 ( dbg_mem_din[9] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n10 ) , .IN4 ( dbg_mem_din[1] ) ) ;
AO222X1 U26 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N306 ) 
    , .IN2 ( dbg_mem_addr[13] ) , .IN1 ( n307 ) , .IN3 ( mem_cnt[13] ) 
    , .IN4 ( n306 ) , .IN6 ( mem_data[13] ) , .IN5 ( n65 ) ) ;
AO22X1 U27 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[2] ) , .Q ( n12 ) , .IN4 ( mem_data[2] ) ) ;
AO22X1 U28 (.IN1 ( dbg_mem_din[10] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n13 ) , .IN4 ( dbg_mem_din[2] ) ) ;
AO222X1 U30 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N296 ) 
    , .IN2 ( dbg_mem_addr[14] ) , .IN1 ( n307 ) , .IN3 ( mem_cnt[14] ) 
    , .IN4 ( n306 ) , .IN6 ( mem_data[14] ) , .IN5 ( n65 ) ) ;
AO22X1 U31 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[3] ) , .Q ( n15 ) , .IN4 ( mem_data[3] ) ) ;
AO22X1 U32 (.IN1 ( dbg_mem_din[11] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n16 ) , .IN4 ( dbg_mem_din[3] ) ) ;
AO222X1 U34 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N326 ) 
    , .IN2 ( dbg_mem_addr[11] ) , .IN1 ( n307 ) , .IN3 ( mem_cnt[11] ) 
    , .IN4 ( n306 ) , .IN6 ( mem_data[11] ) , .IN5 ( n65 ) ) ;
AO22X1 U35 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[5] ) , .Q ( n18 ) , .IN4 ( mem_data[5] ) ) ;
AO22X1 U36 (.IN1 ( dbg_mem_din[13] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n19 ) , .IN4 ( dbg_mem_din[5] ) ) ;
AO22X1 U39 (.IN1 ( n307 ) , .VSS ( VSS ) , .IN3 ( mem_cnt[12] ) , .VDD ( VDD ) 
    , .IN2 ( dbg_mem_addr[12] ) , .Q ( n23 ) , .IN4 ( n306 ) ) ;
AO22X1 U41 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[7] ) , .Q ( n25 ) , .IN4 ( mem_data[7] ) ) ;
AO22X1 U42 (.IN1 ( dbg_mem_din[15] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n26 ) , .IN4 ( dbg_mem_din[7] ) ) ;
AO22X1 U44 (.IN1 ( mem_data[2] ) , .VSS ( VSS ) , .IN3 ( dbg_mem_addr[2] ) 
    , .VDD ( VDD ) , .IN2 ( n65 ) , .Q ( n28 ) , .IN4 ( n307 ) ) ;
AO22X1 U45 (.IN1 ( cpu_stat[2] ) , .VSS ( VSS ) , .IN3 ( n239 ) , .VDD ( VDD ) 
    , .IN2 ( n229 ) , .Q ( n29 ) , .IN4 ( mem_ctl[2] ) ) ;
NOR2X0 U46 (.QN ( n30 ) , .IN1 ( n92 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n63 ) ) ;
OR3X1 U47 (.IN2 ( n29 ) , .VSS ( VSS ) , .IN3 ( n28 ) , .VDD ( VDD ) 
    , .Q ( N416 ) , .IN1 ( n30 ) ) ;
AO22X1 U48 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[6] ) , .Q ( n31 ) , .IN4 ( mem_data[6] ) ) ;
AO22X1 U49 (.IN1 ( dbg_mem_din[14] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n32 ) , .IN4 ( dbg_mem_din[6] ) ) ;
AO222X1 U51 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N286 ) 
    , .IN2 ( dbg_mem_addr[15] ) , .IN1 ( n307 ) , .IN3 ( mem_cnt[15] ) 
    , .IN4 ( n306 ) , .IN6 ( mem_data[15] ) , .IN5 ( n65 ) ) ;
AO22X1 U52 (.IN1 ( n68 ) , .VSS ( VSS ) , .IN3 ( n312 ) , .VDD ( VDD ) 
    , .IN2 ( dbg_din[4] ) , .Q ( n34 ) , .IN4 ( mem_data[4] ) ) ;
AO22X1 U53 (.IN1 ( dbg_mem_din[12] ) , .VSS ( VSS ) , .IN3 ( n314 ) 
    , .VDD ( VDD ) , .IN2 ( n315 ) , .Q ( n35 ) , .IN4 ( dbg_mem_din[4] ) ) ;
INVX0 U58 (.ZN ( n48 ) , .VDD ( VDD ) , .INP ( n5 ) , .VSS ( VSS ) ) ;
NOR2X0 U68 (.QN ( n45 ) , .IN1 ( n4 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n5 ) ) ;
NAND2X0 U70 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[15] ) , .QN ( n266 ) ) ;
NAND2X0 U71 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[12] ) , .QN ( n289 ) ) ;
NAND2X0 U72 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[10] ) , .QN ( n281 ) ) ;
NAND2X0 U73 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[11] ) , .QN ( n285 ) ) ;
NAND2X0 U74 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[14] ) , .QN ( n298 ) ) ;
NAND2X0 U75 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[8] ) , .QN ( n273 ) ) ;
NAND2X0 U76 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[9] ) , .QN ( n277 ) ) ;
NAND2X0 U77 (.VDD ( VDD ) , .IN1 ( n316 ) , .VSS ( VSS ) 
    , .IN2 ( dbg_reg_din[13] ) , .QN ( n293 ) ) ;
AOI22X1 U78 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( mem_data[5] ) , .IN2 ( n306 ) 
    , .IN3 ( n65 ) , .IN1 ( mem_cnt[5] ) , .QN ( n38 ) ) ;
INVX0 U79 (.ZN ( n196 ) , .VDD ( VDD ) , .INP ( n20 ) , .VSS ( VSS ) ) ;
AND2X1 U80 (.IN1 ( n307 ) , .IN2 ( dbg_mem_addr[0] ) , .Q ( n40 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AOI22X1 U81 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n213 ) 
    , .IN2 ( dbg_mem_addr[5] ) , .IN3 ( cpu_ctl[5] ) , .IN1 ( n307 ) , .QN ( n41 ) ) ;
AOI22X1 U82 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n307 ) , .IN2 ( mem_cnt[8] ) 
    , .IN3 ( dbg_mem_addr[8] ) , .IN1 ( n306 ) , .QN ( n42 ) ) ;
AOI22X1 U83 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n307 ) , .IN2 ( mem_cnt[10] ) 
    , .IN3 ( dbg_mem_addr[10] ) , .IN1 ( n306 ) , .QN ( n43 ) ) ;
AND2X1 U84 (.IN1 ( mem_ctl[1] ) , .IN2 ( n239 ) , .Q ( n44 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO21X1 U256 (.VDD ( VDD ) , .IN2 ( n169 ) , .IN1 ( mem_cnt[7] ) , .IN3 ( n172 ) 
    , .Q ( n170 ) , .VSS ( VSS ) ) ;
MUX21X1 U257 (.S ( n185 ) , .IN2 ( n170 ) , .IN1 ( dbg_din[7] ) , .Q ( N155 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U258 (.S ( n172 ) , .IN2 ( n102 ) , .IN1 ( mem_cnt[8] ) , .Q ( n171 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U259 (.S ( n185 ) , .IN2 ( n171 ) , .IN1 ( dbg_din[8] ) , .Q ( N156 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U260 (.QN ( n176 ) , .IN1 ( mem_cnt[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n173 ) ) ;
AO21X1 U261 (.VDD ( VDD ) , .IN2 ( n173 ) , .IN1 ( mem_cnt[9] ) , .IN3 ( n176 ) 
    , .Q ( n174 ) , .VSS ( VSS ) ) ;
MUX21X1 U262 (.S ( n185 ) , .IN2 ( n174 ) , .IN1 ( dbg_din[9] ) , .Q ( N157 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U263 (.S ( n176 ) , .IN2 ( n104 ) , .IN1 ( mem_cnt[10] ) , .Q ( n175 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U264 (.S ( n185 ) , .IN2 ( n175 ) , .IN1 ( dbg_din[10] ) , .Q ( N158 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U265 (.QN ( n180 ) , .IN1 ( mem_cnt[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n177 ) ) ;
AO21X1 U266 (.VDD ( VDD ) , .IN2 ( n177 ) , .IN1 ( mem_cnt[11] ) , .IN3 ( n180 ) 
    , .Q ( n178 ) , .VSS ( VSS ) ) ;
MUX21X1 U267 (.S ( n185 ) , .IN2 ( n178 ) , .IN1 ( dbg_din[11] ) , .Q ( N159 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U268 (.S ( n180 ) , .IN2 ( n103 ) , .IN1 ( mem_cnt[12] ) , .Q ( n179 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U269 (.S ( n185 ) , .IN2 ( n179 ) , .IN1 ( dbg_din[12] ) , .Q ( N160 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U270 (.QN ( n184 ) , .IN1 ( mem_cnt[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n181 ) ) ;
AO21X1 U271 (.VDD ( VDD ) , .IN2 ( n181 ) , .IN1 ( mem_cnt[13] ) , .IN3 ( n184 ) 
    , .Q ( n182 ) , .VSS ( VSS ) ) ;
MUX21X1 U272 (.S ( n67 ) , .IN2 ( dbg_din[13] ) , .IN1 ( n182 ) , .Q ( N161 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U273 (.S ( n184 ) , .IN2 ( n105 ) , .IN1 ( mem_cnt[14] ) , .Q ( n183 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U274 (.S ( n67 ) , .IN2 ( dbg_din[14] ) , .IN1 ( n183 ) , .Q ( N162 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA222X1 U275 (.IN6 ( n185 ) , .Q ( N163 ) , .IN1 ( n67 ) , .VDD ( VDD ) 
    , .IN5 ( dbg_din[15] ) , .IN3 ( n67 ) , .IN2 ( mem_cnt[15] ) , .VSS ( VSS ) 
    , .IN4 ( n186 ) ) ;
NOR2X0 U276 (.QN ( mem_burst_rd ) , .IN1 ( mem_ctl[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n270 ) ) ;
OR2X1 U277 (.VDD ( VDD ) , .IN2 ( n253 ) , .IN1 ( dbg_mem_rd_dly ) 
    , .VSS ( VSS ) , .Q ( n252 ) ) ;
NOR2X0 U278 (.QN ( n189 ) , .IN1 ( mem_burst_rd ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( mem_burst ) ) ;
MUX21X1 U279 (.S ( n189 ) , .IN2 ( dbg_rd ) , .IN1 ( n252 ) , .Q ( N167 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U280 (.ZN ( n190 ) , .VDD ( VDD ) , .INP ( dbg_addr[2] ) , .VSS ( VSS ) ) ;
NAND3X0 U281 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n194 ) , .IN3 ( n190 ) 
    , .IN2 ( n191 ) , .IN1 ( n116 ) ) ;
OR2X1 U282 (.VDD ( VDD ) , .IN2 ( n193 ) , .IN1 ( n194 ) , .VSS ( VSS ) 
    , .Q ( n211 ) ) ;
NOR2X0 U283 (.QN ( n300 ) , .IN1 ( n52 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n268 ) ) ;
OR2X1 U284 (.VDD ( VDD ) , .IN2 ( istep ) , .IN1 ( inc_step[0] ) , .VSS ( VSS ) 
    , .Q ( N169 ) ) ;
AO221X1 U285 (.IN5 ( mem_burst_rd ) , .Q ( N177 ) , .VSS ( VSS ) 
    , .IN2 ( reg_write ) , .IN1 ( mem_burst ) , .IN3 ( mem_burst ) , .VDD ( VDD ) 
    , .IN4 ( dbg_rd ) ) ;
NOR2X0 U288 (.QN ( n192 ) , .IN1 ( n210 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n193 ) ) ;
INVX0 U290 (.ZN ( n208 ) , .VDD ( VDD ) , .INP ( n193 ) , .VSS ( VSS ) ) ;
NOR3X0 U291 (.IN2 ( n194 ) , .QN ( n5 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n208 ) , .IN3 ( n209 ) ) ;
NOR2X0 U292 (.QN ( n20 ) , .IN1 ( n195 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n194 ) ) ;
AOI22X1 U298 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( cpu_ctl[4] ) 
    , .IN2 ( dbg_mem_addr[4] ) , .IN3 ( n213 ) , .IN1 ( n307 ) , .QN ( n207 ) ) ;
OA22X1 U299 (.IN2 ( n63 ) , .IN4 ( n100 ) , .VDD ( VDD ) , .IN1 ( n89 ) 
    , .IN3 ( n203 ) , .Q ( n206 ) , .VSS ( VSS ) ) ;
NOR3X0 U301 (.IN2 ( n209 ) , .QN ( n239 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n210 ) , .IN3 ( n208 ) ) ;
NOR2X0 U302 (.QN ( n229 ) , .IN1 ( n212 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n211 ) ) ;
AO22X1 U303 (.IN1 ( mem_ctl[3] ) , .VSS ( VSS ) , .IN3 ( n229 ) , .VDD ( VDD ) 
    , .IN2 ( n239 ) , .Q ( n217 ) , .IN4 ( cpu_stat[3] ) ) ;
AO22X1 U305 (.IN1 ( n307 ) , .VSS ( VSS ) , .IN3 ( cpu_ctl[3] ) , .VDD ( VDD ) 
    , .IN2 ( dbg_mem_addr[3] ) , .Q ( n215 ) , .IN4 ( n213 ) ) ;
AO22X1 U306 (.IN1 ( mem_cnt[3] ) , .VSS ( VSS ) , .IN3 ( n65 ) , .VDD ( VDD ) 
    , .IN2 ( n306 ) , .Q ( n214 ) , .IN4 ( mem_data[3] ) ) ;
OR4X1 U307 (.VSS ( VSS ) , .IN4 ( n214 ) , .IN2 ( n5 ) , .VDD ( VDD ) 
    , .Q ( N406 ) , .IN1 ( n217 ) , .IN3 ( n215 ) ) ;
AO22X1 U315 (.IN1 ( mem_cnt[1] ) , .VSS ( VSS ) , .IN3 ( n65 ) , .VDD ( VDD ) 
    , .IN2 ( n306 ) , .Q ( n223 ) , .IN4 ( mem_data[1] ) ) ;
OR3X1 U316 (.IN2 ( n224 ) , .VSS ( VSS ) , .IN3 ( n223 ) , .VDD ( VDD ) 
    , .Q ( N426 ) , .IN1 ( n44 ) ) ;
AO22X1 U319 (.IN1 ( mem_cnt[0] ) , .VSS ( VSS ) , .IN3 ( n65 ) , .VDD ( VDD ) 
    , .IN2 ( n306 ) , .Q ( n226 ) , .IN4 ( mem_data[0] ) ) ;
OR3X1 U320 (.IN2 ( n40 ) , .VSS ( VSS ) , .IN3 ( n226 ) , .VDD ( VDD ) 
    , .Q ( N436 ) , .IN1 ( n228 ) ) ;
INVX0 U321 (.ZN ( n230 ) , .VDD ( VDD ) , .INP ( dbg_din[2] ) , .VSS ( VSS ) ) ;
AO221X1 U322 (.IN5 ( puc_pnd_set ) , .Q ( N59 ) , .VSS ( VSS ) , .IN2 ( n230 ) 
    , .IN1 ( cpu_stat[2] ) , .IN3 ( cpu_stat[2] ) , .VDD ( VDD ) , .IN4 ( n237 ) ) ;
INVX0 U323 (.ZN ( n238 ) , .VDD ( VDD ) , .INP ( dbg_din[3] ) , .VSS ( VSS ) ) ;
NOR2X0 U324 (.QN ( n231 ) , .IN1 ( fe_mdb_in[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( fe_mdb_in[11] ) ) ;
NAND3X0 U325 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n236 ) , .IN3 ( n231 ) 
    , .IN2 ( fe_mdb_in[1] ) , .IN1 ( fe_mdb_in[6] ) ) ;
NAND4X0 U326 (.IN1 ( fe_mdb_in[0] ) , .QN ( n235 ) , .IN2 ( fe_mdb_in[14] ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( decode_noirq ) , .IN4 ( cpu_ctl[3] ) ) ;
NOR4X0 U327 (.VSS ( VSS ) , .IN2 ( fe_mdb_in[13] ) , .IN1 ( fe_mdb_in[12] ) 
    , .IN3 ( fe_mdb_in[15] ) , .VDD ( VDD ) , .IN4 ( fe_mdb_in[2] ) , .QN ( n233 ) ) ;
NOR4X0 U328 (.VSS ( VSS ) , .IN2 ( fe_mdb_in[3] ) , .IN1 ( fe_mdb_in[7] ) 
    , .IN3 ( fe_mdb_in[5] ) , .VDD ( VDD ) , .IN4 ( fe_mdb_in[4] ) , .QN ( n232 ) ) ;
NAND4X0 U329 (.IN1 ( n233 ) , .QN ( n234 ) , .IN2 ( fe_mdb_in[8] ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( fe_mdb_in[9] ) , .IN4 ( n232 ) ) ;
NOR3X0 U330 (.IN2 ( n235 ) , .QN ( n244 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n236 ) , .IN3 ( n234 ) ) ;
AO221X1 U331 (.IN5 ( n244 ) , .Q ( N60 ) , .VSS ( VSS ) , .IN2 ( n238 ) 
    , .IN1 ( cpu_stat[3] ) , .IN3 ( cpu_stat[3] ) , .VDD ( VDD ) , .IN4 ( n237 ) ) ;
INVX0 U332 (.ZN ( n241 ) , .VDD ( VDD ) , .INP ( dbg_din[0] ) , .VSS ( VSS ) ) ;
NOR2X0 U333 (.QN ( N61 ) , .IN1 ( n241 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n269 ) ) ;
OA21X1 U335 (.IN2 ( cpu_ctl[4] ) , .IN3 ( dbg_halt_st ) , .VSS ( VSS ) 
    , .IN1 ( cpu_en_s ) , .VDD ( VDD ) , .Q ( dbg_freeze ) ) ;
AND3X1 U336 (.IN2 ( puc_pnd_set ) , .IN1 ( cpu_ctl[5] ) , .IN3 ( dbg_en_s ) 
    , .Q ( n245 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U337 (.VDD ( VDD ) , .IN2 ( mem_start ) , .IN1 ( n248 ) 
    , .IN3 ( mem_startb ) , .Q ( n303 ) , .VSS ( VSS ) ) ;
OA22X1 U338 (.IN2 ( n250 ) , .IN4 ( n241 ) , .VDD ( VDD ) , .IN1 ( test_so2 ) 
    , .IN3 ( n268 ) , .Q ( n242 ) , .VSS ( VSS ) ) ;
NOR2X0 U339 (.QN ( n243 ) , .IN1 ( dbg_halt_st ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n242 ) ) ;
NOR4X0 U340 (.VSS ( VSS ) , .IN2 ( n245 ) , .IN1 ( halt_flag ) , .IN3 ( n244 ) 
    , .VDD ( VDD ) , .IN4 ( n243 ) , .QN ( n302 ) ) ;
NOR2X0 U341 (.QN ( dbg_halt_cmd ) , .IN1 ( n302 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( inc_step[1] ) ) ;
AND2X1 U342 (.IN1 ( n309 ) , .IN2 ( mem_data[0] ) , .Q ( dbg_mem_dout[0] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U343 (.IN1 ( n309 ) , .IN2 ( mem_data[1] ) , .Q ( dbg_mem_dout[1] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U344 (.IN1 ( n309 ) , .IN2 ( mem_data[2] ) , .Q ( dbg_mem_dout[2] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X2 U345 (.IN1 ( n309 ) , .IN2 ( mem_data[3] ) , .Q ( dbg_mem_dout[3] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U346 (.IN1 ( n309 ) , .IN2 ( mem_data[5] ) , .Q ( dbg_mem_dout[5] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U347 (.IN1 ( n309 ) , .IN2 ( mem_data[7] ) , .Q ( dbg_mem_dout[7] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U348 (.IN1 ( IN0 ) , .IN2 ( n87 ) , .Q ( dbg_mem_rd ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND3X1 U349 (.IN2 ( IN0 ) , .IN1 ( mem_ctl[1] ) , .IN3 ( n309 ) 
    , .Q ( dbg_mem_wr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U350 (.IN2 ( dbg_rd_rdy ) , .IN3 ( n248 ) , .VSS ( VSS ) 
    , .IN1 ( reg_write ) , .VDD ( VDD ) , .Q ( mem_burst_end ) ) ;
NOR2X0 U351 (.QN ( mem_burst_wr ) , .IN1 ( n87 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n270 ) ) ;
OA21X1 U352 (.IN2 ( n118 ) , .IN3 ( n250 ) , .VSS ( VSS ) , .IN1 ( dbg_halt_st ) 
    , .VDD ( VDD ) , .Q ( n251 ) ) ;
NOR2X0 U353 (.QN ( mem_state_nxt[0] ) , .IN1 ( test_so2 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n251 ) ) ;
NAND3X0 U354 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n310 ) , .IN3 ( n262 ) 
    , .IN2 ( n263 ) , .IN1 ( dbg_mem_rd_dly ) ) ;
NOR2X0 U355 (.QN ( n295 ) , .IN1 ( mem_ctl[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n310 ) ) ;
NAND4X0 U356 (.IN1 ( n267 ) , .QN ( n85 ) , .IN2 ( n266 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n265 ) , .IN4 ( n264 ) ) ;
MUX21X1 U357 (.S ( n268 ) , .IN2 ( cpu_ctl[3] ) , .IN1 ( dbg_din[3] ) 
    , .Q ( n261 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U358 (.S ( n268 ) , .IN2 ( cpu_ctl[4] ) , .IN1 ( dbg_din[4] ) 
    , .Q ( n260 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U359 (.S ( n268 ) , .IN2 ( cpu_ctl[5] ) , .IN1 ( dbg_din[5] ) 
    , .Q ( n259 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U360 (.S ( n268 ) , .IN2 ( dbg_cpu_reset ) , .IN1 ( dbg_din[6] ) 
    , .Q ( n258 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U361 (.S ( n269 ) , .IN2 ( mem_ctl[1] ) , .IN1 ( dbg_din[1] ) 
    , .Q ( n257 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U362 (.S ( n269 ) , .IN2 ( mem_ctl[2] ) , .IN1 ( dbg_din[2] ) 
    , .Q ( n256 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U363 (.S ( n269 ) , .IN2 ( mem_ctl[3] ) , .IN1 ( dbg_din[3] ) 
    , .Q ( n255 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI21X1 U364 (.IN1 ( n116 ) , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n254 ) 
    , .IN3 ( n270 ) , .IN2 ( mem_burst_end ) ) ;
NAND4X0 U365 (.IN1 ( n274 ) , .QN ( n71 ) , .IN2 ( n273 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n272 ) , .IN4 ( n271 ) ) ;
NAND4X0 U366 (.IN1 ( n278 ) , .QN ( n73 ) , .IN2 ( n277 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n276 ) , .IN4 ( n275 ) ) ;
INVX0 U171 (.ZN ( n262 ) , .VDD ( VDD ) , .INP ( n253 ) , .VSS ( VSS ) ) ;
AOI21X1 U174 (.VDD ( VDD ) , .QN ( n210 ) , .IN1 ( dbg_addr[2] ) , .IN2 ( n191 ) 
    , .IN3 ( mem_burst ) , .VSS ( VSS ) ) ;
AO22X1 U175 (.IN1 ( mem_data[6] ) , .VSS ( VSS ) , .IN3 ( mem_data[14] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[14] ) , .IN4 ( n86 ) ) ;
AO22X1 U176 (.IN1 ( mem_data[7] ) , .VSS ( VSS ) , .IN3 ( mem_data[15] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[15] ) , .IN4 ( n86 ) ) ;
AO22X1 U177 (.IN1 ( mem_data[5] ) , .VSS ( VSS ) , .IN3 ( mem_data[13] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[13] ) , .IN4 ( n86 ) ) ;
AO22X1 U178 (.IN1 ( mem_data[0] ) , .VSS ( VSS ) , .IN3 ( mem_data[8] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[8] ) , .IN4 ( n86 ) ) ;
AO22X1 U179 (.IN1 ( mem_data[1] ) , .VSS ( VSS ) , .IN3 ( mem_data[9] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[9] ) , .IN4 ( n86 ) ) ;
AO22X1 U180 (.IN1 ( mem_data[2] ) , .VSS ( VSS ) , .IN3 ( mem_data[10] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[10] ) , .IN4 ( n86 ) ) ;
AO22X1 U181 (.IN1 ( mem_data[3] ) , .VSS ( VSS ) , .IN3 ( mem_data[11] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[11] ) , .IN4 ( n86 ) ) ;
AO22X1 U182 (.IN1 ( mem_data[4] ) , .VSS ( VSS ) , .IN3 ( mem_data[12] ) 
    , .VDD ( VDD ) , .IN2 ( n59 ) , .Q ( dbg_mem_dout[12] ) , .IN4 ( n86 ) ) ;
NOR2X0 U185 (.QN ( n253 ) , .IN1 ( mem_ctl[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n246 ) ) ;
AO21X1 U187 (.VDD ( VDD ) , .IN2 ( test_so2 ) , .IN1 ( mem_ctl[1] ) 
    , .IN3 ( dbg_rd_rdy ) , .Q ( n115 ) , .VSS ( VSS ) ) ;
NAND3X0 U188 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n122 ) , .IN3 ( n115 ) 
    , .IN2 ( n86 ) , .IN1 ( n107 ) ) ;
INVX0 U189 (.ZN ( n117 ) , .VDD ( VDD ) , .INP ( n122 ) , .VSS ( VSS ) ) ;
NOR4X0 U190 (.VSS ( VSS ) , .IN2 ( mem_cnt[8] ) , .IN1 ( mem_cnt[7] ) 
    , .IN3 ( mem_cnt[9] ) , .VDD ( VDD ) , .IN4 ( mem_cnt[10] ) , .QN ( n114 ) ) ;
NOR4X0 U191 (.VSS ( VSS ) , .IN2 ( mem_cnt[12] ) , .IN1 ( mem_cnt[11] ) 
    , .IN3 ( mem_cnt[13] ) , .VDD ( VDD ) , .IN4 ( mem_cnt[14] ) , .QN ( n113 ) ) ;
NOR4X0 U192 (.VSS ( VSS ) , .IN2 ( mem_cnt[6] ) , .IN1 ( mem_cnt[15] ) 
    , .IN3 ( mem_cnt[5] ) , .VDD ( VDD ) , .IN4 ( mem_cnt[4] ) , .QN ( n112 ) ) ;
NOR4X0 U193 (.VSS ( VSS ) , .IN2 ( mem_cnt[1] ) , .IN1 ( mem_cnt[3] ) 
    , .IN3 ( mem_cnt[2] ) , .VDD ( VDD ) , .IN4 ( mem_cnt[0] ) , .QN ( n111 ) ) ;
NAND4X0 U194 (.IN1 ( n114 ) , .QN ( n188 ) , .IN2 ( n113 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n112 ) , .IN4 ( n111 ) ) ;
NOR2X0 U195 (.QN ( n119 ) , .IN1 ( n117 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n154 ) ) ;
OA21X1 U196 (.IN2 ( n119 ) , .IN3 ( n121 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[0] ) , .VDD ( VDD ) , .Q ( n120 ) ) ;
NOR3X0 U197 (.IN2 ( dbg_addr[4] ) , .QN ( n191 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_addr[3] ) , .IN3 ( dbg_addr[5] ) ) ;
MUX21X1 U198 (.S ( n152 ) , .IN2 ( n120 ) , .IN1 ( dbg_din[0] ) , .Q ( N112 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U199 (.ZN ( n248 ) , .VDD ( VDD ) , .INP ( n188 ) , .VSS ( VSS ) ) ;
OA21X1 U200 (.IN2 ( n122 ) , .IN3 ( n121 ) , .VSS ( VSS ) , .IN1 ( n248 ) 
    , .VDD ( VDD ) , .Q ( n124 ) ) ;
MUX21X1 U201 (.S ( n124 ) , .IN2 ( dbg_mem_addr[1] ) , .IN1 ( n94 ) 
    , .Q ( n123 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U202 (.S ( n152 ) , .IN2 ( n123 ) , .IN1 ( dbg_din[1] ) , .Q ( N113 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U203 (.QN ( n125 ) , .IN1 ( n124 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n94 ) ) ;
OA21X1 U204 (.IN2 ( n125 ) , .IN3 ( n128 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[2] ) , .VDD ( VDD ) , .Q ( n126 ) ) ;
MUX21X1 U205 (.S ( n152 ) , .IN2 ( n126 ) , .IN1 ( dbg_din[2] ) , .Q ( N114 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U206 (.S ( n128 ) , .IN2 ( dbg_mem_addr[3] ) , .IN1 ( n93 ) 
    , .Q ( n127 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U207 (.S ( n152 ) , .IN2 ( n127 ) , .IN1 ( dbg_din[3] ) , .Q ( N115 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U208 (.QN ( n129 ) , .IN1 ( n93 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n128 ) ) ;
OA21X1 U209 (.IN2 ( n129 ) , .IN3 ( n132 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[4] ) , .VDD ( VDD ) , .Q ( n130 ) ) ;
MUX21X1 U210 (.S ( n152 ) , .IN2 ( n130 ) , .IN1 ( dbg_din[4] ) , .Q ( N116 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U211 (.S ( n132 ) , .IN2 ( dbg_mem_addr[5] ) , .IN1 ( n97 ) 
    , .Q ( n131 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U212 (.S ( n152 ) , .IN2 ( n131 ) , .IN1 ( dbg_din[5] ) , .Q ( N117 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U213 (.QN ( n133 ) , .IN1 ( n97 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n132 ) ) ;
OA21X1 U214 (.IN2 ( n133 ) , .IN3 ( n136 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[6] ) , .VDD ( VDD ) , .Q ( n134 ) ) ;
MUX21X1 U215 (.S ( n152 ) , .IN2 ( n134 ) , .IN1 ( dbg_din[6] ) , .Q ( N118 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U216 (.S ( n136 ) , .IN2 ( dbg_mem_addr[7] ) , .IN1 ( n98 ) 
    , .Q ( n135 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U217 (.S ( n152 ) , .IN2 ( n135 ) , .IN1 ( dbg_din[7] ) , .Q ( N119 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U218 (.QN ( n137 ) , .IN1 ( n98 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n136 ) ) ;
OA21X1 U219 (.IN2 ( n137 ) , .IN3 ( n140 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[8] ) , .VDD ( VDD ) , .Q ( n138 ) ) ;
MUX21X1 U220 (.S ( n152 ) , .IN2 ( n138 ) , .IN1 ( dbg_din[8] ) , .Q ( N120 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U221 (.S ( n140 ) , .IN2 ( dbg_mem_addr[9] ) , .IN1 ( n106 ) 
    , .Q ( n139 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U222 (.S ( n152 ) , .IN2 ( n139 ) , .IN1 ( dbg_din[9] ) , .Q ( N121 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U223 (.QN ( n141 ) , .IN1 ( n106 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n140 ) ) ;
OA21X1 U224 (.IN2 ( n141 ) , .IN3 ( n144 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[10] ) , .VDD ( VDD ) , .Q ( n142 ) ) ;
MUX21X1 U225 (.S ( n152 ) , .IN2 ( n142 ) , .IN1 ( dbg_din[10] ) , .Q ( N122 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U226 (.S ( n144 ) , .IN2 ( dbg_mem_addr[11] ) , .IN1 ( n96 ) 
    , .Q ( n143 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U227 (.S ( n152 ) , .IN2 ( n143 ) , .IN1 ( dbg_din[11] ) , .Q ( N123 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U228 (.QN ( n145 ) , .IN1 ( n96 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n144 ) ) ;
OA21X1 U229 (.IN2 ( n145 ) , .IN3 ( n148 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[12] ) , .VDD ( VDD ) , .Q ( n146 ) ) ;
MUX21X1 U230 (.S ( n152 ) , .IN2 ( n146 ) , .IN1 ( dbg_din[12] ) , .Q ( N124 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U231 (.S ( n148 ) , .IN2 ( dbg_mem_addr[13] ) , .IN1 ( n99 ) 
    , .Q ( n147 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U232 (.S ( n152 ) , .IN2 ( n147 ) , .IN1 ( dbg_din[13] ) , .Q ( N125 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U233 (.QN ( n149 ) , .IN1 ( n99 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n148 ) ) ;
OA21X1 U234 (.IN2 ( n149 ) , .IN3 ( n151 ) , .VSS ( VSS ) 
    , .IN1 ( dbg_mem_addr[14] ) , .VDD ( VDD ) , .Q ( n150 ) ) ;
MUX21X1 U235 (.S ( n152 ) , .IN2 ( n150 ) , .IN1 ( dbg_din[14] ) , .Q ( N126 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U236 (.S ( n151 ) , .IN2 ( dbg_mem_addr[15] ) , .IN1 ( n108 ) 
    , .Q ( n153 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U237 (.S ( n152 ) , .IN2 ( n153 ) , .IN1 ( dbg_din[15] ) , .Q ( N127 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U238 (.VDD ( VDD ) , .IN2 ( n154 ) , .IN1 ( mem_cnt[0] ) , .VSS ( VSS ) 
    , .Q ( n157 ) ) ;
MUX21X1 U239 (.S ( n185 ) , .IN2 ( n156 ) , .IN1 ( dbg_din[0] ) , .Q ( N148 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U240 (.QN ( n160 ) , .IN1 ( mem_cnt[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n157 ) ) ;
AO21X1 U241 (.VDD ( VDD ) , .IN2 ( n157 ) , .IN1 ( mem_cnt[1] ) , .IN3 ( n160 ) 
    , .Q ( n158 ) , .VSS ( VSS ) ) ;
MUX21X1 U242 (.S ( n185 ) , .IN2 ( n158 ) , .IN1 ( dbg_din[1] ) , .Q ( N149 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U243 (.S ( n160 ) , .IN2 ( n92 ) , .IN1 ( mem_cnt[2] ) , .Q ( n159 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U244 (.S ( n185 ) , .IN2 ( n159 ) , .IN1 ( dbg_din[2] ) , .Q ( N150 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U245 (.QN ( n164 ) , .IN1 ( mem_cnt[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
AO21X1 U246 (.VDD ( VDD ) , .IN2 ( n161 ) , .IN1 ( mem_cnt[3] ) , .IN3 ( n164 ) 
    , .Q ( n162 ) , .VSS ( VSS ) ) ;
MUX21X1 U247 (.S ( n185 ) , .IN2 ( n162 ) , .IN1 ( dbg_din[3] ) , .Q ( N151 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U248 (.S ( n164 ) , .IN2 ( n89 ) , .IN1 ( mem_cnt[4] ) , .Q ( n163 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U249 (.S ( n185 ) , .IN2 ( n163 ) , .IN1 ( dbg_din[4] ) , .Q ( N152 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U250 (.QN ( n168 ) , .IN1 ( mem_cnt[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n165 ) ) ;
AO21X1 U251 (.VDD ( VDD ) , .IN2 ( n165 ) , .IN1 ( mem_cnt[5] ) , .IN3 ( n168 ) 
    , .Q ( n166 ) , .VSS ( VSS ) ) ;
MUX21X1 U252 (.S ( n185 ) , .IN2 ( n166 ) , .IN1 ( dbg_din[5] ) , .Q ( N153 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U253 (.S ( n168 ) , .IN2 ( n88 ) , .IN1 ( mem_cnt[6] ) , .Q ( n167 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U254 (.S ( n185 ) , .IN2 ( n167 ) , .IN1 ( dbg_din[6] ) , .Q ( N154 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U255 (.QN ( n172 ) , .IN1 ( mem_cnt[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n169 ) ) ;
SDFFARX1 mem_addr_reg_13_ (.QN ( n99 ) , .Q ( dbg_mem_addr[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[12] ) , .D ( N125 ) ) ;
SDFFARX1 mem_addr_reg_12_ (.Q ( dbg_mem_addr[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[11] ) , .D ( N124 ) ) ;
SDFFARX1 mem_addr_reg_11_ (.QN ( n96 ) , .Q ( dbg_mem_addr[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[10] ) , .D ( N123 ) ) ;
SDFFARX1 mem_addr_reg_10_ (.Q ( dbg_mem_addr[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[9] ) , .D ( N122 ) ) ;
SDFFARX1 mem_addr_reg_9_ (.QN ( n106 ) , .Q ( dbg_mem_addr[9] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[8] ) , .D ( N121 ) ) ;
SDFFARX1 mem_addr_reg_8_ (.Q ( dbg_mem_addr[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) , .SI ( dbg_mem_addr[7] ) 
    , .D ( N120 ) ) ;
SDFFARX1 mem_addr_reg_7_ (.QN ( n98 ) , .Q ( dbg_mem_addr[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[6] ) , .D ( N119 ) ) ;
SDFFARX1 mem_addr_reg_6_ (.Q ( dbg_mem_addr[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) , .SI ( dbg_mem_addr[5] ) 
    , .D ( N118 ) ) ;
SDFFARX1 mem_addr_reg_5_ (.QN ( n97 ) , .Q ( dbg_mem_addr[5] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[4] ) , .D ( N117 ) ) ;
SDFFARX1 mem_addr_reg_4_ (.Q ( dbg_mem_addr[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN1 ) , .SI ( dbg_mem_addr[3] ) 
    , .D ( N116 ) ) ;
SDFFARX1 mem_addr_reg_3_ (.QN ( n93 ) , .Q ( dbg_mem_addr[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN4 ) 
    , .SI ( dbg_mem_addr[2] ) , .D ( N115 ) ) ;
SDFFARX1 mem_addr_reg_2_ (.Q ( dbg_mem_addr[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN4 ) , .SI ( dbg_mem_addr[1] ) 
    , .D ( N114 ) ) ;
SDFFARX1 mem_addr_reg_1_ (.QN ( n94 ) , .Q ( dbg_mem_addr[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN4 ) 
    , .SI ( dbg_mem_addr[0] ) , .D ( N113 ) ) ;
SDFFARX1 mem_addr_reg_0_ (.Q ( dbg_mem_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( inc_step[1] ) 
    , .D ( N112 ) ) ;
SDFFARX1 mem_data_reg_4_ (.QN ( n100 ) , .Q ( mem_data[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) 
    , .SI ( mem_data[3] ) , .D ( n249 ) ) ;
SDFFARX1 mem_data_reg_6_ (.QN ( n101 ) , .Q ( mem_data[6] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) 
    , .SI ( mem_data[5] ) , .D ( n247 ) ) ;
SDFFARX1 mem_data_reg_15_ (.Q ( mem_data[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[14] ) 
    , .D ( n85 ) ) ;
SDFFARX1 mem_data_reg_14_ (.Q ( mem_data[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[13] ) 
    , .D ( n83 ) ) ;
SDFFARX1 mem_data_reg_13_ (.Q ( mem_data[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[12] ) 
    , .D ( n81 ) ) ;
SDFFARX1 mem_data_reg_12_ (.Q ( mem_data[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[11] ) 
    , .D ( n79 ) ) ;
SDFFARX1 mem_data_reg_11_ (.Q ( mem_data[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[10] ) 
    , .D ( n77 ) ) ;
SDFFARX1 mem_data_reg_10_ (.Q ( mem_data[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[9] ) 
    , .D ( n75 ) ) ;
SDFFARX1 mem_data_reg_9_ (.Q ( mem_data[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_data[8] ) 
    , .D ( n73 ) ) ;
SDFFARX1 mem_data_reg_8_ (.Q ( mem_data[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN4 ) , .SI ( mem_data[7] ) 
    , .D ( n71 ) ) ;
SDFFARX1 mem_data_reg_7_ (.Q ( mem_data[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN4 ) , .SI ( mem_data[6] ) 
    , .D ( n69 ) ) ;
SDFFARX1 mem_data_reg_5_ (.Q ( mem_data[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN4 ) , .SI ( mem_data[4] ) 
    , .D ( n66 ) ) ;
SDFFARX1 mem_data_reg_3_ (.Q ( mem_data[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( test_se ) , .SI ( mem_data[2] ) 
    , .D ( n64 ) ) ;
SDFFARX1 mem_data_reg_2_ (.Q ( mem_data[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( mem_data[1] ) 
    , .D ( n62 ) ) ;
SDFFARX1 mem_data_reg_1_ (.Q ( mem_data[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( mem_data[0] ) 
    , .D ( n60 ) ) ;
SDFFARX1 mem_data_reg_0_ (.Q ( mem_data[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( mem_ctl[3] ) 
    , .D ( n58 ) ) ;
SDFFARX1 cpu_stat_reg_3_ (.Q ( cpu_stat[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( cpu_stat[2] ) 
    , .D ( N60 ) ) ;
SDFFARX1 halt_flag_reg (.Q ( halt_flag ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) , .SI ( n318 ) , .D ( n55 ) ) ;
AO22X1 U25 (.IN1 ( n306 ) , .VSS ( VSS ) , .IN3 ( dbg_mem_addr[9] ) 
    , .VDD ( VDD ) , .IN2 ( mem_cnt[9] ) , .Q ( n4 ) , .IN4 ( n307 ) ) ;
NOR2X2 U120 (.QN ( dbg_mem_dout[6] ) , .IN1 ( n59 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n101 ) ) ;
NOR2X0 U121 (.QN ( dbg_mem_en ) , .IN1 ( mem_ctl[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n90 ) ) ;
NOR2X0 U122 (.QN ( dbg_reg_wr ) , .IN1 ( n87 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n246 ) ) ;
NOR2X4 U123 (.QN ( dbg_mem_dout[4] ) , .IN1 ( n59 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n100 ) ) ;
NOR2X0 U125 (.QN ( n213 ) , .IN1 ( n209 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n211 ) ) ;
NOR2X0 U126 (.QN ( n193 ) , .IN1 ( dbg_addr[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( mem_burst ) ) ;
INVX0 U127 (.ZN ( n209 ) , .VDD ( VDD ) , .INP ( n212 ) , .VSS ( VSS ) ) ;
AND2X1 U129 (.IN1 ( dbg_din[2] ) , .IN2 ( n300 ) , .Q ( istep ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
SDFFARX1 dbg_mem_rd_dly_reg (.Q ( dbg_mem_rd_dly ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) 
    , .SI ( cpu_stat[3] ) , .D ( dbg_mem_rd ) ) ;
SDFFARX1 mem_cnt_reg_15_ (.Q ( mem_cnt[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_cnt[14] ) 
    , .D ( N163 ) ) ;
SDFFARX1 mem_cnt_reg_14_ (.QN ( n105 ) , .Q ( mem_cnt[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) 
    , .SI ( mem_cnt[13] ) , .D ( N162 ) ) ;
SDFFARX1 mem_cnt_reg_13_ (.Q ( mem_cnt[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) , .SI ( mem_cnt[12] ) 
    , .D ( N161 ) ) ;
SDFFARX1 mem_cnt_reg_12_ (.QN ( n103 ) , .Q ( mem_cnt[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( mem_cnt[11] ) , .D ( N160 ) ) ;
SDFFARX1 mem_cnt_reg_11_ (.Q ( mem_cnt[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) , .SI ( mem_cnt[10] ) 
    , .D ( N159 ) ) ;
SDFFARX1 mem_cnt_reg_10_ (.QN ( n104 ) , .Q ( mem_cnt[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( mem_cnt[9] ) , .D ( N158 ) ) ;
SDFFARX1 mem_cnt_reg_9_ (.Q ( mem_cnt[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) , .SI ( mem_cnt[8] ) 
    , .D ( N157 ) ) ;
SDFFARX1 mem_cnt_reg_8_ (.QN ( n102 ) , .Q ( mem_cnt[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( mem_cnt[7] ) , .D ( N156 ) ) ;
SDFFARX1 mem_cnt_reg_7_ (.Q ( mem_cnt[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_cnt[6] ) 
    , .D ( N155 ) ) ;
SDFFARX1 mem_cnt_reg_6_ (.QN ( n88 ) , .Q ( mem_cnt[6] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) 
    , .SI ( mem_cnt[5] ) , .D ( N154 ) ) ;
SDFFARX1 mem_cnt_reg_5_ (.Q ( mem_cnt[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_cnt[4] ) 
    , .D ( N153 ) ) ;
SDFFARX1 mem_cnt_reg_4_ (.QN ( n89 ) , .Q ( mem_cnt[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) 
    , .SI ( mem_cnt[3] ) , .D ( N152 ) ) ;
SDFFARX1 mem_cnt_reg_3_ (.Q ( mem_cnt[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_cnt[2] ) 
    , .D ( N151 ) ) ;
SDFFARX1 mem_cnt_reg_2_ (.QN ( n92 ) , .Q ( mem_cnt[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) 
    , .SI ( mem_cnt[1] ) , .D ( N150 ) ) ;
SDFFARX1 mem_cnt_reg_1_ (.Q ( mem_cnt[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n57 ) , .SE ( IN4 ) , .SI ( mem_cnt[0] ) 
    , .D ( N149 ) ) ;
SDFFARX1 mem_cnt_reg_0_ (.Q ( mem_cnt[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) , .SI ( mem_burst ) 
    , .D ( N148 ) ) ;
SDFFARX1 mem_burst_reg (.QN ( n116 ) , .Q ( mem_burst ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) 
    , .SI ( dbg_mem_addr[15] ) , .D ( n254 ) ) ;
SDFFARX1 mem_ctl_reg_3_ (.QN ( n86 ) , .Q ( mem_ctl[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) 
    , .SI ( mem_ctl[2] ) , .D ( n255 ) ) ;
SDFFARX1 mem_ctl_reg_2_ (.QN ( n107 ) , .Q ( mem_ctl[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) 
    , .SI ( mem_ctl[1] ) , .D ( n256 ) ) ;
SDFFARX1 mem_ctl_reg_1_ (.QN ( n87 ) , .Q ( mem_ctl[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) 
    , .SI ( mem_cnt[15] ) , .D ( n257 ) ) ;
SDFFARX1 mem_start_reg (.Q ( mem_start ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) , .SI ( mem_data[15] ) 
    , .D ( N61 ) ) ;
SDFFARX1 mem_startb_reg (.Q ( mem_startb ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) , .SI ( mem_start ) 
    , .D ( N177 ) ) ;
SDFFARX1 mem_state_reg_1_ (.QN ( n90 ) , .Q ( test_so2 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) 
    , .SI ( n91 ) , .D ( mem_state_nxt[1] ) ) ;
SDFFARX1 dbg_rd_rdy_reg (.QN ( n39 ) , .Q ( dbg_rd_rdy ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( n27 ) 
    , .SI ( dbg_mem_rd_dly ) , .D ( N167 ) ) ;
SDFFARX1 mem_state_reg_0_ (.QN ( n118 ) , .Q ( n91 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) 
    , .SI ( mem_startb ) , .D ( mem_state_nxt[0] ) ) ;
SDFFARX1 cpu_ctl_reg_6_ (.Q ( dbg_cpu_reset ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN1 ) , .SI ( cpu_ctl[5] ) 
    , .D ( n258 ) ) ;
SDFFASX1 cpu_ctl_reg_5_ (.D ( n259 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n54 ) , .Q ( cpu_ctl[5] ) , .SE ( IN1 ) 
    , .SI ( cpu_ctl[4] ) ) ;
SDFFASX1 cpu_ctl_reg_4_ (.D ( n260 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n54 ) , .Q ( cpu_ctl[4] ) , .SE ( IN1 ) 
    , .SI ( cpu_ctl[3] ) ) ;
SDFFARX1 cpu_ctl_reg_3_ (.Q ( cpu_ctl[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN1 ) , .SI ( test_si2 ) 
    , .D ( n261 ) ) ;
SDFFARX1 inc_step_reg_0_ (.Q ( inc_step[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( halt_flag ) 
    , .D ( istep ) ) ;
SDFFARX1 inc_step_reg_1_ (.Q ( inc_step[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n56 ) , .SE ( IN2 ) , .SI ( inc_step[0] ) 
    , .D ( N169 ) ) ;
SDFFARX1 cpu_stat_reg_2_ (.Q ( cpu_stat[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( IN4 ) , .SI ( dbg_cpu_reset ) 
    , .D ( N59 ) ) ;
SDFFARX1 mem_addr_reg_15_ (.QN ( n108 ) , .Q ( dbg_mem_addr[15] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) 
    , .SE ( IN4 ) , .SI ( dbg_mem_addr[14] ) , .D ( N127 ) ) ;
SDFFARX1 mem_addr_reg_14_ (.Q ( dbg_mem_addr[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n54 ) , .SE ( n24 ) 
    , .SI ( dbg_mem_addr[13] ) , .D ( N126 ) ) ;
endmodule




module omsp_divider_16b (mclk , per_en , puc_rst , scan_enable , 
    test_si2 , test_si1 , test_so2 , test_so1 , per_din , per_we , 
    per_addr , per_dout , VDD , VSS , IN0 , IN1 , IN2 , IN3 , IN4 , 
    IN5 , IN6 , mclk_cts_4 , mclk_cts_5 );
input  mclk ;
input  per_en ;
input  puc_rst ;
input  scan_enable ;
input  test_si2 ;
input  test_si1 ;
output test_so2 ;
output test_so1 ;
input  [15:0] per_din ;
input  [1:0] per_we ;
input  [13:0] per_addr ;
output [15:0] per_dout ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  mclk_cts_4 ;
input  mclk_cts_5 ;

supply1 VDD ;
supply0 VSS ;

wire [15:0] op2_divisor ;
wire [14:0] op1_dividend ;
wire [15:0] quotient ;

INVX2 INVX2_G5B1I11 (.VDD ( VDD ) , .INP ( mclk_cts_5 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I11 ) ) ;
NAND2X0 U60 (.IN2 ( per_addr[6] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n197 ) 
    , .QN ( n198 ) ) ;
NBUFFX4 U75 (.VSS ( VSS ) , .INP ( n841 ) , .Z ( n47 ) , .VDD ( VDD ) ) ;
NAND2X0 U332 (.IN2 ( n937 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n694 ) 
    , .QN ( n625 ) ) ;
NAND2X0 U327 (.IN2 ( n508 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n416 ) ) ;
NAND2X0 U331 (.IN2 ( n159 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n466 ) 
    , .QN ( n423 ) ) ;
NAND2X0 U326 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n460 ) 
    , .QN ( n373 ) ) ;
NAND2X0 U330 (.IN2 ( n351 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n156 ) 
    , .QN ( n321 ) ) ;
NAND2X0 U325 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n340 ) 
    , .QN ( n314 ) ) ;
NAND2X0 U329 (.IN2 ( n158 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n299 ) 
    , .QN ( n282 ) ) ;
NAND2X0 U324 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n293 ) 
    , .QN ( n275 ) ) ;
NAND2X0 U328 (.IN2 ( n157 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n266 ) 
    , .QN ( n242 ) ) ;
NAND2X0 U323 (.IN2 ( n67 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n252 ) 
    , .QN ( n238 ) ) ;
NAND2X0 U141 (.IN2 ( n152 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n150 ) 
    , .QN ( n654 ) ) ;
NAND2X0 U321 (.IN2 ( n246 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n841 ) 
    , .QN ( n254 ) ) ;
NAND2X0 U322 (.IN2 ( n244 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n53 ) 
    , .QN ( n256 ) ) ;
NAND2X0 U318 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n1022 ) , .QN ( n283 ) ) ;
NAND2X0 U317 (.IN2 ( n285 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n841 ) 
    , .QN ( n286 ) ) ;
NAND2X0 U320 (.IN2 ( n271 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n279 ) ) ;
NAND2X0 U319 (.IN2 ( n277 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n278 ) ) ;
NAND2X0 U314 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n1019 ) , .QN ( n301 ) ) ;
NAND2X0 U316 (.IN2 ( n42 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n290 ) 
    , .QN ( n292 ) ) ;
NAND2X0 U315 (.IN2 ( n294 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n296 ) ) ;
NAND2X0 U313 (.IN2 ( n303 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n304 ) ) ;
NAND2X0 U312 (.IN2 ( n311 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n73 ) 
    , .QN ( n313 ) ) ;
NAND2X0 U171 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n1015 ) , .QN ( n322 ) ) ;
NAND2X0 U310 (.IN2 ( n324 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n325 ) ) ;
NAND2X0 U309 (.IN2 ( n332 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n670 ) 
    , .QN ( n367 ) ) ;
NAND2X0 U308 (.IN2 ( n333 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n334 ) ) ;
NAND2X0 U307 (.IN2 ( n340 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n341 ) 
    , .QN ( n1011 ) ) ;
NAND2X0 U311 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n316 ) 
    , .QN ( n317 ) ) ;
NAND2X0 U305 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n111 ) , .QN ( n354 ) ) ;
NAND2X0 U304 (.IN2 ( n358 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n361 ) ) ;
NAND2X0 U303 (.IN2 ( n359 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n360 ) ) ;
NAND2X0 U302 (.IN2 ( n364 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n670 ) 
    , .QN ( n403 ) ) ;
NAND2X0 U306 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n346 ) 
    , .QN ( n348 ) ) ;
NAND2X0 U299 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n1006 ) , .QN ( n387 ) ) ;
NAND2X0 U298 (.IN2 ( n389 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n390 ) ) ;
NAND2X0 U297 (.IN2 ( n394 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n397 ) ) ;
NAND2X0 U296 (.IN2 ( n395 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n396 ) ) ;
NAND2X0 U295 (.IN2 ( n400 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n670 ) 
    , .QN ( n439 ) ) ;
NAND2X0 U294 (.IN2 ( n406 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n407 ) ) ;
NAND2X0 U300 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n380 ) 
    , .QN ( n382 ) ) ;
NAND2X0 U292 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n115 ) , .QN ( n424 ) ) ;
NAND2X0 U301 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n375 ) 
    , .QN ( n377 ) ) ;
NAND2X0 U289 (.IN2 ( n432 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n433 ) ) ;
NAND2X0 U291 (.IN2 ( n426 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n427 ) ) ;
NAND2X0 U288 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n442 ) 
    , .QN ( n444 ) ) ;
NAND2X0 U290 (.IN2 ( n431 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n434 ) ) ;
NAND2X0 U286 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n452 ) 
    , .QN ( n454 ) ) ;
NAND2X0 U287 (.IN2 ( n447 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n448 ) ) ;
NAND2X0 U284 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n997 ) , .QN ( n468 ) ) ;
NAND2X0 U293 (.IN2 ( n415 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n420 ) ) ;
NAND2X0 U281 (.IN2 ( n476 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n477 ) ) ;
NAND2X0 U283 (.IN2 ( n470 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n471 ) ) ;
NAND2X0 U280 (.IN2 ( n481 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n482 ) ) ;
NAND2X0 U282 (.IN2 ( n475 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n478 ) ) ;
NAND2X0 U278 (.IN2 ( n491 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n492 ) ) ;
NAND2X0 U279 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n486 ) 
    , .QN ( n488 ) ) ;
NAND2X0 U276 (.IN2 ( n501 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n502 ) ) ;
NAND2X0 U277 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n496 ) 
    , .QN ( n498 ) ) ;
NAND2X0 U285 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n457 ) 
    , .QN ( n462 ) ) ;
NAND2X0 U274 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n994 ) , .QN ( n521 ) ) ;
NAND2X0 U273 (.IN2 ( n523 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n524 ) ) ;
NAND2X0 U271 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n536 ) 
    , .QN ( n538 ) ) ;
NAND2X0 U272 (.IN2 ( n531 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n532 ) ) ;
NAND2X0 U269 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n546 ) 
    , .QN ( n548 ) ) ;
NAND2X0 U270 (.IN2 ( n541 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n542 ) ) ;
NAND2X0 U267 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n556 ) 
    , .QN ( n558 ) ) ;
NAND2X0 U268 (.IN2 ( n551 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n552 ) ) ;
NAND2X0 U266 (.IN2 ( n561 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n63 ) 
    , .QN ( n563 ) ) ;
NAND2X0 U275 (.IN2 ( n513 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n515 ) ) ;
NAND2X0 U264 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n117 ) , .QN ( n575 ) ) ;
NAND2X0 U265 (.IN2 ( n59 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n623 ) 
    , .QN ( n565 ) ) ;
NAND2X0 U261 (.IN2 ( n582 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n583 ) ) ;
NAND2X0 U263 (.IN2 ( n576 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n577 ) ) ;
NAND2X0 U260 (.IN2 ( n587 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n588 ) ) ;
NAND2X0 U262 (.IN2 ( n581 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n584 ) ) ;
NAND2X0 U258 (.IN2 ( n597 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n598 ) ) ;
NAND2X0 U259 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n592 ) 
    , .QN ( n594 ) ) ;
NAND2X0 U256 (.IN2 ( n607 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n608 ) ) ;
NAND2X0 U257 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n602 ) 
    , .QN ( n604 ) ) ;
NAND2X0 U254 (.IN2 ( n617 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n618 ) ) ;
NAND2X0 U255 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n612 ) 
    , .QN ( n614 ) ) ;
NAND2X0 U246 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n119 ) , .QN ( n656 ) ) ;
NAND2X0 U253 (.IN2 ( n63 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n564 ) 
    , .QN ( n568 ) ) ;
NAND2X0 U243 (.IN2 ( n664 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n665 ) ) ;
NAND2X0 U245 (.IN2 ( n658 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n659 ) ) ;
NAND2X0 U241 (.IN2 ( n671 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n672 ) ) ;
NAND2X0 U244 (.IN2 ( n663 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n666 ) ) ;
NAND2X0 U242 (.IN2 ( n669 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n670 ) 
    , .QN ( n721 ) ) ;
NAND2X0 U247 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n647 ) 
    , .QN ( n649 ) ) ;
NAND2X0 U248 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n642 ) 
    , .QN ( n644 ) ) ;
NAND2X0 U240 (.IN2 ( n676 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n677 ) ) ;
NAND2X0 U249 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n637 ) 
    , .QN ( n639 ) ) ;
NAND2X0 U239 (.IN2 ( n681 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n682 ) ) ;
NAND2X0 U238 (.IN2 ( n686 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n687 ) ) ;
NAND2X0 U140 (.IN2 ( op1_dividend[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n151 ) , .QN ( n705 ) ) ;
NAND2X0 U235 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n978 ) , .QN ( n706 ) ) ;
NAND2X0 U234 (.IN2 ( n708 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n841 ) 
    , .QN ( n709 ) ) ;
NAND2X0 U233 (.IN2 ( n713 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n716 ) ) ;
NAND2X0 U232 (.IN2 ( n714 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n715 ) ) ;
NAND2X0 U231 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n724 ) 
    , .QN ( n726 ) ) ;
NAND2X0 U230 (.IN2 ( n729 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n730 ) ) ;
NAND2X0 U229 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n734 ) 
    , .QN ( n736 ) ) ;
NAND2X0 U228 (.IN2 ( n739 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n740 ) ) ;
NAND2X0 U227 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n744 ) 
    , .QN ( n746 ) ) ;
NAND2X0 U226 (.IN2 ( n749 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n750 ) ) ;
NAND2X0 U236 (.IN2 ( n63 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n700 ) 
    , .QN ( n702 ) ) ;
NAND2X0 U225 (.IN2 ( n754 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n59 ) 
    , .QN ( n755 ) ) ;
NAND2X0 U237 (.IN2 ( n937 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n695 ) 
    , .QN ( n697 ) ) ;
NAND2X0 U217 (.IN2 ( op2_divisor[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n974 ) , .QN ( n801 ) ) ;
NAND2X0 U218 (.IN2 ( n796 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n53 ) 
    , .QN ( n798 ) ) ;
NAND2X0 U219 (.IN2 ( n791 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n793 ) ) ;
NAND2X0 U216 (.IN2 ( n804 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n805 ) ) ;
NAND2X0 U220 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n786 ) 
    , .QN ( n788 ) ) ;
NAND2X0 U215 (.IN2 ( n809 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n810 ) ) ;
NAND2X0 U214 (.IN2 ( n814 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n815 ) ) ;
NAND2X0 U221 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n781 ) 
    , .QN ( n783 ) ) ;
NAND2X0 U222 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n776 ) 
    , .QN ( n778 ) ) ;
NAND2X0 U213 (.IN2 ( n819 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n820 ) ) ;
NAND2X0 U212 (.IN2 ( n824 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n59 ) 
    , .QN ( n825 ) ) ;
NAND2X0 U223 (.IN2 ( n63 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n771 ) 
    , .QN ( n773 ) ) ;
NAND2X0 U224 (.IN2 ( n766 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n61 ) 
    , .QN ( n768 ) ) ;
NAND2X0 U211 (.IN2 ( n937 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n829 ) 
    , .QN ( n831 ) ) ;
NAND2X0 U200 (.IN2 ( n840 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n841 ) 
    , .QN ( n842 ) ) ;
NAND2X0 U202 (.IN2 ( n973 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( op2_divisor[0] ) , .QN ( n834 ) ) ;
NAND2X0 U201 (.IN2 ( n839 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n53 ) 
    , .QN ( n843 ) ) ;
NAND2X0 U203 (.IN2 ( n852 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n69 ) 
    , .QN ( n853 ) ) ;
NAND2X0 U204 (.IN2 ( n850 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n67 ) 
    , .QN ( n854 ) ) ;
NAND2X0 U138 (.IN2 ( n835 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n151 ) 
    , .QN ( n847 ) ) ;
NAND2X0 U194 (.IN2 ( n860 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n862 ) ) ;
NAND2X0 U195 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n870 ) 
    , .QN ( n873 ) ) ;
NAND2X0 U199 (.IN2 ( n857 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n858 ) 
    , .QN ( n867 ) ) ;
NAND2X0 U192 (.IN2 ( n879 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n55 ) 
    , .QN ( n880 ) ) ;
NAND2X0 U196 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n886 ) 
    , .QN ( n889 ) ) ;
NAND2X0 U193 (.IN2 ( n876 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n877 ) 
    , .QN ( n885 ) ) ;
NAND2X0 U190 (.IN2 ( n895 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n57 ) 
    , .QN ( n897 ) ) ;
NAND2X0 U210 (.IN2 ( n991 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n992 ) 
    , .QN ( n995 ) ) ;
NAND2X0 U197 (.IN2 ( n65 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n903 ) 
    , .QN ( n905 ) ) ;
NAND2X0 U191 (.IN2 ( n892 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n893 ) 
    , .QN ( n902 ) ) ;
NAND2X0 U188 (.IN2 ( n911 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n912 ) 
    , .QN ( n913 ) ) ;
NAND2X0 U209 (.IN2 ( n998 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n999 ) 
    , .QN ( n1003 ) ) ;
NAND2X0 U198 (.IN2 ( n63 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n919 ) 
    , .QN ( n922 ) ) ;
NAND2X0 U189 (.IN2 ( n908 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n909 ) 
    , .QN ( n918 ) ) ;
NAND2X0 U185 (.IN2 ( n928 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n59 ) 
    , .QN ( n930 ) ) ;
NAND2X0 U208 (.IN2 ( n1007 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1008 ) 
    , .QN ( n1012 ) ) ;
NAND2X0 U186 (.IN2 ( n937 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n936 ) 
    , .QN ( n939 ) ) ;
NAND2X0 U153 (.IN2 ( n1046 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n231 ) 
    , .QN ( n199 ) ) ;
NAND2X0 U187 (.IN2 ( n925 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n926 ) 
    , .QN ( n935 ) ) ;
NAND2X0 U183 (.IN2 ( n945 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n61 ) 
    , .QN ( n947 ) ) ;
NAND2X0 U207 (.IN2 ( n1016 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1017 ) 
    , .QN ( n1020 ) ) ;
NAND2X0 U160 (.IN2 ( n954 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n955 ) 
    , .QN ( n956 ) ) ;
NAND2X0 U184 (.IN2 ( n942 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n943 ) 
    , .QN ( n952 ) ) ;
NAND2X0 U206 (.IN2 ( n1023 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1024 ) 
    , .QN ( n1028 ) ) ;
NAND2X0 U338 (.IN2 ( op2_divisor[4] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n173 ) ) ;
NAND2X0 U336 (.IN2 ( op2_divisor[3] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n171 ) ) ;
NAND2X0 U340 (.IN2 ( op2_divisor[6] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n177 ) ) ;
NAND2X0 U341 (.IN2 ( n225 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( quotient[0] ) 
    , .QN ( n228 ) ) ;
NAND2X0 U342 (.IN2 ( n107 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( op1_dividend[0] ) , .QN ( n229 ) ) ;
NAND2X0 U335 (.IN2 ( n171 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n170 ) 
    , .QN ( per_dout[3] ) ) ;
NAND2X0 U334 (.IN2 ( op2_divisor[10] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n181 ) ) ;
NAND2X0 U339 (.IN2 ( n177 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n176 ) 
    , .QN ( per_dout[6] ) ) ;
NAND2X0 U337 (.IN2 ( n173 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n172 ) 
    , .QN ( per_dout[4] ) ) ;
NAND2X0 U182 (.IN2 ( n963 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n964 ) 
    , .QN ( n965 ) ) ;
NAND2X0 U149 (.IN2 ( n1049 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n971 ) 
    , .QN ( n1043 ) ) ;
NAND2X0 U333 (.IN2 ( n181 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n180 ) 
    , .QN ( per_dout[10] ) ) ;
NAND2X0 U205 (.IN2 ( n1028 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1029 ) 
    , .QN ( n1031 ) ) ;
INVX1 U94 (.INP ( n418 ) , .ZN ( n65 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
DELLN2X2 U98 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n73 ) , .INP ( n871 ) ) ;
DELLN2X2 U99 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n75 ) , .INP ( n887 ) ) ;
DELLN2X2 U95 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n67 ) , .INP ( n851 ) ) ;
INVX1 U83 (.INP ( n344 ) , .ZN ( n55 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U2 (.INP ( n670 ) , .ZN ( n42 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U252 (.IN2 ( n626 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n694 ) 
    , .QN ( n983 ) ) ;
INVX1 U90 (.INP ( n412 ) , .ZN ( n57 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U250 (.IN2 ( n63 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n632 ) 
    , .QN ( n634 ) ) ;
NAND2X0 U251 (.IN2 ( n627 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n59 ) 
    , .QN ( n628 ) ) ;
NAND2X0 U353 (.IN2 ( n226 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1048 ) 
    , .QN ( n223 ) ) ;
NAND2X0 U354 (.IN2 ( n1045 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1046 ) 
    , .QN ( n837 ) ) ;
NAND2X0 U344 (.IN2 ( op2_divisor[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n169 ) ) ;
NAND2X0 U348 (.IN2 ( op2_divisor[13] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n185 ) ) ;
NAND2X0 U346 (.IN2 ( op2_divisor[8] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n179 ) ) ;
NAND2X0 U352 (.IN2 ( op2_divisor[11] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n183 ) ) ;
NAND2X0 U350 (.IN2 ( op2_divisor[5] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n105 ) , .QN ( n175 ) ) ;
NAND2X0 U345 (.IN2 ( n179 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n178 ) 
    , .QN ( per_dout[8] ) ) ;
NAND2X0 U343 (.IN2 ( n169 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n168 ) 
    , .QN ( per_dout[1] ) ) ;
NAND2X0 U349 (.IN2 ( n175 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n174 ) 
    , .QN ( per_dout[5] ) ) ;
NAND2X0 U347 (.IN2 ( n185 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n184 ) 
    , .QN ( per_dout[13] ) ) ;
NAND2X0 U351 (.IN2 ( n183 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n182 ) 
    , .QN ( per_dout[11] ) ) ;
INVX2 U111 (.ZN ( n119 ) , .VDD ( VDD ) , .INP ( n983 ) , .VSS ( VSS ) ) ;
NAND2X1 U162 (.IN2 ( n961 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n962 ) 
    , .QN ( n973 ) ) ;
NAND2X1 U148 (.IN2 ( n1048 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n1049 ) 
    , .QN ( n1050 ) ) ;
NOR2X0 U170 (.QN ( n1006 ) , .IN1 ( n374 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n373 ) ) ;
NOR2X1 U168 (.QN ( n994 ) , .IN1 ( n512 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n511 ) ) ;
NOR2X0 U375 (.QN ( n221 ) , .IN1 ( n836 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n199 ) ) ;
NOR2X1 U144 (.QN ( n967 ) , .IN1 ( n837 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n836 ) ) ;
INVX0 U82 (.ZN ( n53 ) , .VDD ( VDD ) , .INP ( n841 ) , .VSS ( VSS ) ) ;
INVX0 U93 (.ZN ( n63 ) , .VDD ( VDD ) , .INP ( n518 ) , .VSS ( VSS ) ) ;
INVX0 U91 (.ZN ( n59 ) , .VDD ( VDD ) , .INP ( n567 ) , .VSS ( VSS ) ) ;
INVX0 U96 (.ZN ( n69 ) , .VDD ( VDD ) , .INP ( n67 ) , .VSS ( VSS ) ) ;
INVX0 U101 (.ZN ( n87 ) , .VDD ( VDD ) , .INP ( n654 ) , .VSS ( VSS ) ) ;
INVX0 U106 (.ZN ( n109 ) , .VDD ( VDD ) , .INP ( n1043 ) , .VSS ( VSS ) ) ;
INVX0 U104 (.ZN ( n105 ) , .VDD ( VDD ) , .INP ( n201 ) , .VSS ( VSS ) ) ;
NBUFFX4 U102 (.VSS ( VSS ) , .INP ( n1047 ) , .Z ( n101 ) , .VDD ( VDD ) ) ;
INVX2 U110 (.ZN ( n117 ) , .VDD ( VDD ) , .INP ( n989 ) , .VSS ( VSS ) ) ;
INVX0 U109 (.ZN ( n115 ) , .VDD ( VDD ) , .INP ( n1002 ) , .VSS ( VSS ) ) ;
INVX0 U107 (.ZN ( n111 ) , .VDD ( VDD ) , .INP ( n1011 ) , .VSS ( VSS ) ) ;
INVX0 U114 (.ZN ( n125 ) , .VDD ( VDD ) , .INP ( n973 ) , .VSS ( VSS ) ) ;
INVX0 U113 (.ZN ( n123 ) , .VDD ( VDD ) , .INP ( n974 ) , .VSS ( VSS ) ) ;
INVX0 U112 (.ZN ( n121 ) , .VDD ( VDD ) , .INP ( n978 ) , .VSS ( VSS ) ) ;
INVX0 U108 (.ZN ( n113 ) , .VDD ( VDD ) , .INP ( n1006 ) , .VSS ( VSS ) ) ;
INVX0 U105 (.ZN ( n107 ) , .VDD ( VDD ) , .INP ( n223 ) , .VSS ( VSS ) ) ;
INVX0 U103 (.ZN ( n103 ) , .VDD ( VDD ) , .INP ( n967 ) , .VSS ( VSS ) ) ;
INVX0 U100 (.ZN ( n85 ) , .VDD ( VDD ) , .INP ( n655 ) , .VSS ( VSS ) ) ;
INVX0 U97 (.ZN ( n71 ) , .VDD ( VDD ) , .INP ( n1039 ) , .VSS ( VSS ) ) ;
INVX0 U92 (.ZN ( n61 ) , .VDD ( VDD ) , .INP ( n760 ) , .VSS ( VSS ) ) ;
INVX0 U47 (.ZN ( n46 ) , .VDD ( VDD ) , .INP ( n954 ) , .VSS ( VSS ) ) ;
MUX21X1 U1002 (.S ( n109 ) , .IN2 ( n1018 ) , .IN1 ( quotient[10] ) , .Q ( n66 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1003 (.S ( n1019 ) , .IN2 ( n1039 ) , .IN1 ( n71 ) , .Q ( n1021 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U1004 (.QN ( n1024 ) , .IN1 ( n1021 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n1020 ) ) ;
MUX21X1 U1005 (.S ( n1022 ) , .IN2 ( n71 ) , .IN1 ( n1039 ) , .Q ( n1023 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U1006 (.IN2 ( n1023 ) , .IN3 ( n1028 ) , .VSS ( VSS ) , .IN1 ( n1024 ) 
    , .VDD ( VDD ) , .Q ( n1025 ) ) ;
MUX21X1 U1007 (.S ( n109 ) , .IN2 ( n1025 ) , .IN1 ( quotient[12] ) , .Q ( n68 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1008 (.S ( n1039 ) , .IN2 ( n1026 ) , .IN1 ( n1027 ) , .Q ( n1029 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U1009 (.VDD ( VDD ) , .IN2 ( n1028 ) , .IN1 ( n1029 ) , .VSS ( VSS ) 
    , .Q ( n1038 ) ) ;
OA222X1 U1010 (.IN6 ( n109 ) , .Q ( n82 ) , .IN1 ( n1043 ) , .VDD ( VDD ) 
    , .IN5 ( quotient[13] ) , .IN3 ( n1043 ) , .IN2 ( n1038 ) , .VSS ( VSS ) 
    , .IN4 ( n1031 ) ) ;
MUX21X1 U1011 (.S ( n1040 ) , .IN2 ( n71 ) , .IN1 ( n1039 ) , .Q ( n1033 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XNOR2X1 U1012 (.VSS ( VSS ) , .IN1 ( n1033 ) , .IN2 ( n1038 ) , .Q ( n1034 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U1013 (.S ( n1043 ) , .IN2 ( quotient[14] ) , .IN1 ( n1034 ) 
    , .Q ( n84 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U1014 (.ZN ( n1037 ) , .VDD ( VDD ) , .INP ( n1035 ) , .VSS ( VSS ) ) ;
NAND3X0 U1015 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n1042 ) , .IN3 ( n1036 ) 
    , .IN2 ( n1037 ) , .IN1 ( op2_divisor[0] ) ) ;
MUX21X1 U1016 (.S ( n1038 ) , .IN2 ( n1039 ) , .IN1 ( n1040 ) , .Q ( n1041 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XNOR2X1 U1017 (.VSS ( VSS ) , .IN1 ( n1042 ) , .IN2 ( n1041 ) , .Q ( n1044 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U1018 (.S ( n1043 ) , .IN2 ( quotient[15] ) , .IN1 ( n1044 ) 
    , .Q ( n86 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1019 (.S ( n101 ) , .IN2 ( op2_divisor[0] ) , .IN1 ( per_din[0] ) 
    , .Q ( n207 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1020 (.S ( n101 ) , .IN2 ( op2_divisor[1] ) , .IN1 ( per_din[1] ) 
    , .Q ( n120 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1021 (.S ( n101 ) , .IN2 ( op2_divisor[2] ) , .IN1 ( per_din[2] ) 
    , .Q ( n122 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1022 (.S ( n101 ) , .IN2 ( op2_divisor[3] ) , .IN1 ( per_din[3] ) 
    , .Q ( n124 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1023 (.S ( n101 ) , .IN2 ( op2_divisor[4] ) , .IN1 ( per_din[4] ) 
    , .Q ( n126 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1024 (.S ( n101 ) , .IN2 ( op2_divisor[5] ) , .IN1 ( per_din[5] ) 
    , .Q ( n128 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1025 (.S ( n101 ) , .IN2 ( op2_divisor[6] ) , .IN1 ( per_din[6] ) 
    , .Q ( n130 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1026 (.S ( n101 ) , .IN2 ( op2_divisor[7] ) , .IN1 ( per_din[7] ) 
    , .Q ( n132 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1027 (.S ( n101 ) , .IN2 ( op2_divisor[8] ) , .IN1 ( per_din[8] ) 
    , .Q ( n134 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1028 (.S ( n101 ) , .IN2 ( op2_divisor[9] ) , .IN1 ( per_din[9] ) 
    , .Q ( n136 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1029 (.S ( n101 ) , .IN2 ( op2_divisor[10] ) , .IN1 ( per_din[10] ) 
    , .Q ( n138 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1030 (.S ( n101 ) , .IN2 ( op2_divisor[11] ) , .IN1 ( per_din[11] ) 
    , .Q ( n140 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1031 (.S ( n101 ) , .IN2 ( op2_divisor[12] ) , .IN1 ( per_din[12] ) 
    , .Q ( n142 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1032 (.S ( n101 ) , .IN2 ( op2_divisor[13] ) , .IN1 ( per_din[13] ) 
    , .Q ( n144 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1033 (.S ( n101 ) , .IN2 ( op2_divisor[14] ) , .IN1 ( per_din[14] ) 
    , .Q ( n146 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1034 (.S ( n101 ) , .IN2 ( op2_divisor[15] ) , .IN1 ( per_din[15] ) 
    , .Q ( n237 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1035 (.S ( n1050 ) , .IN2 ( op1_dividend[0] ) , .IN1 ( per_din[0] ) 
    , .Q ( n70 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1036 (.S ( n1050 ) , .IN2 ( op1_dividend[1] ) , .IN1 ( per_din[1] ) 
    , .Q ( n241 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1037 (.S ( n1050 ) , .IN2 ( op1_dividend[2] ) , .IN1 ( per_din[2] ) 
    , .Q ( n243 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1038 (.S ( n1050 ) , .IN2 ( op1_dividend[3] ) , .IN1 ( per_din[3] ) 
    , .Q ( n245 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1039 (.S ( n1050 ) , .IN2 ( op1_dividend[4] ) , .IN1 ( per_din[4] ) 
    , .Q ( n247 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1040 (.S ( n1050 ) , .IN2 ( op1_dividend[5] ) , .IN1 ( per_din[5] ) 
    , .Q ( n249 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1041 (.S ( n1050 ) , .IN2 ( op1_dividend[6] ) , .IN1 ( per_din[6] ) 
    , .Q ( n251 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1042 (.S ( n1050 ) , .IN2 ( op1_dividend[7] ) , .IN1 ( per_din[7] ) 
    , .Q ( n253 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1043 (.S ( n1050 ) , .IN2 ( op1_dividend[8] ) , .IN1 ( per_din[8] ) 
    , .Q ( n255 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1044 (.S ( n1050 ) , .IN2 ( op1_dividend[9] ) , .IN1 ( per_din[9] ) 
    , .Q ( n257 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1045 (.S ( n1050 ) , .IN2 ( op1_dividend[10] ) , .IN1 ( per_din[10] ) 
    , .Q ( n259 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1046 (.S ( n1050 ) , .IN2 ( op1_dividend[11] ) , .IN1 ( per_din[11] ) 
    , .Q ( n261 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1047 (.S ( n1050 ) , .IN2 ( op1_dividend[12] ) , .IN1 ( per_din[12] ) 
    , .Q ( n263 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1048 (.S ( n1050 ) , .IN2 ( op1_dividend[13] ) , .IN1 ( per_din[13] ) 
    , .Q ( n265 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1049 (.S ( n1050 ) , .IN2 ( op1_dividend[14] ) , .IN1 ( per_din[14] ) 
    , .Q ( n267 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U1050 (.S ( n1050 ) , .IN2 ( n151 ) , .IN1 ( per_din[15] ) , .Q ( n270 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA221X1 U3 (.IN2 ( n508 ) , .IN4 ( n506 ) , .VDD ( VDD ) , .Q ( n997 ) 
    , .IN5 ( n19 ) , .IN1 ( 1'b0 ), .IN3 ( n912 ) , .VSS ( VSS ) ) ;
AOI21X1 U30 (.VDD ( VDD ) , .QN ( n15 ) , .IN1 ( n846 ) , .IN2 ( n847 ) 
    , .IN3 ( n857 ) , .VSS ( VSS ) ) ;
OA22X1 U31 (.IN2 ( n15 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_1_ ) , .Q ( n106 ) , .VSS ( VSS ) ) ;
NAND2X0 U37 (.VDD ( VDD ) , .IN1 ( n506 ) , .VSS ( VSS ) , .IN2 ( n912 ) 
    , .QN ( n16 ) ) ;
NAND2X0 U38 (.VDD ( VDD ) , .IN1 ( n16 ) , .VSS ( VSS ) , .IN2 ( n507 ) 
    , .QN ( n19 ) ) ;
AOI21X1 U48 (.VDD ( VDD ) , .QN ( n25 ) , .IN1 ( n866 ) , .IN2 ( n867 ) 
    , .IN3 ( n876 ) , .VSS ( VSS ) ) ;
OA22X1 U59 (.IN2 ( n25 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_3_ ) , .Q ( n108 ) , .VSS ( VSS ) ) ;
INVX0 U74 (.ZN ( n195 ) , .VDD ( VDD ) , .INP ( per_addr[4] ) , .VSS ( VSS ) ) ;
XNOR3X1 U907 (.Q ( n858 ) , .IN3 ( n855 ) , .VSS ( VSS ) , .IN2 ( n856 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
OA21X1 U908 (.IN2 ( n857 ) , .IN3 ( n867 ) , .VSS ( VSS ) , .IN1 ( n858 ) 
    , .VDD ( VDD ) , .Q ( n859 ) ) ;
MUX21X1 U909 (.S ( n967 ) , .IN2 ( n859 ) , .IN1 ( remainder_2_ ) , .Q ( n90 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U910 (.VDD ( VDD ) , .IN2 ( n860 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n863 ) ) ;
NAND3X0 U911 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n864 ) , .IN3 ( n973 ) 
    , .IN2 ( n862 ) , .IN1 ( n863 ) ) ;
XOR3X1 U912 (.Q ( n866 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n865 ) 
    , .IN1 ( n151 ) , .IN3 ( n864 ) ) ;
NOR2X0 U913 (.QN ( n876 ) , .IN1 ( n867 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n866 ) ) ;
OR2X1 U916 (.VDD ( VDD ) , .IN2 ( n870 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n872 ) ) ;
NAND3X0 U917 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n874 ) , .IN3 ( n973 ) 
    , .IN2 ( n872 ) , .IN1 ( n873 ) ) ;
XNOR3X1 U918 (.Q ( n877 ) , .IN3 ( n874 ) , .VSS ( VSS ) , .IN2 ( n875 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
OA21X1 U919 (.IN2 ( n876 ) , .IN3 ( n885 ) , .VSS ( VSS ) , .IN1 ( n877 ) 
    , .VDD ( VDD ) , .Q ( n878 ) ) ;
MUX21X1 U920 (.S ( n967 ) , .IN2 ( n878 ) , .IN1 ( remainder_4_ ) , .Q ( n92 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U921 (.VDD ( VDD ) , .IN2 ( n879 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n881 ) ) ;
NAND3X0 U922 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n882 ) , .IN3 ( n973 ) 
    , .IN2 ( n880 ) , .IN1 ( n881 ) ) ;
XOR3X1 U923 (.Q ( n884 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n883 ) 
    , .IN1 ( n151 ) , .IN3 ( n882 ) ) ;
NOR2X0 U924 (.QN ( n892 ) , .IN1 ( n885 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n884 ) ) ;
OR2X1 U925 (.VDD ( VDD ) , .IN2 ( n886 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n888 ) ) ;
NAND3X0 U926 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n890 ) , .IN3 ( n973 ) 
    , .IN2 ( n888 ) , .IN1 ( n889 ) ) ;
XNOR3X1 U927 (.Q ( n893 ) , .IN3 ( n890 ) , .VSS ( VSS ) , .IN2 ( n891 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
OA21X1 U928 (.IN2 ( n892 ) , .IN3 ( n902 ) , .VSS ( VSS ) , .IN1 ( n893 ) 
    , .VDD ( VDD ) , .Q ( n894 ) ) ;
MUX21X1 U929 (.S ( n967 ) , .IN2 ( n894 ) , .IN1 ( remainder_6_ ) , .Q ( n94 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U930 (.VDD ( VDD ) , .IN2 ( n895 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n898 ) ) ;
NAND3X0 U931 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n899 ) , .IN3 ( n973 ) 
    , .IN2 ( n897 ) , .IN1 ( n898 ) ) ;
XOR3X1 U932 (.Q ( n901 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n900 ) 
    , .IN1 ( n151 ) , .IN3 ( n899 ) ) ;
NOR2X0 U933 (.QN ( n908 ) , .IN1 ( n902 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n901 ) ) ;
OR2X1 U934 (.VDD ( VDD ) , .IN2 ( n903 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n904 ) ) ;
NAND3X0 U935 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n906 ) , .IN3 ( n973 ) 
    , .IN2 ( n904 ) , .IN1 ( n905 ) ) ;
XNOR3X1 U936 (.Q ( n909 ) , .IN3 ( n906 ) , .VSS ( VSS ) , .IN2 ( n907 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
OA21X1 U937 (.IN2 ( n908 ) , .IN3 ( n918 ) , .VSS ( VSS ) , .IN1 ( n909 ) 
    , .VDD ( VDD ) , .Q ( n910 ) ) ;
MUX21X1 U938 (.S ( n967 ) , .IN2 ( n910 ) , .IN1 ( remainder_8_ ) , .Q ( n96 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U939 (.VDD ( VDD ) , .IN2 ( n911 ) , .IN1 ( n912 ) , .VSS ( VSS ) 
    , .Q ( n914 ) ) ;
NAND3X0 U940 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n915 ) , .IN3 ( n973 ) 
    , .IN2 ( n913 ) , .IN1 ( n914 ) ) ;
XOR3X1 U941 (.Q ( n917 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n916 ) 
    , .IN1 ( n151 ) , .IN3 ( n915 ) ) ;
NOR2X0 U942 (.QN ( n925 ) , .IN1 ( n918 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n917 ) ) ;
OR2X1 U943 (.VDD ( VDD ) , .IN2 ( n919 ) , .IN1 ( n63 ) , .VSS ( VSS ) 
    , .Q ( n921 ) ) ;
NAND3X0 U944 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n923 ) , .IN3 ( n973 ) 
    , .IN2 ( n921 ) , .IN1 ( n922 ) ) ;
XNOR3X1 U945 (.Q ( n926 ) , .IN3 ( n923 ) , .VSS ( VSS ) , .IN2 ( n924 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
OA21X1 U946 (.IN2 ( n925 ) , .IN3 ( n935 ) , .VSS ( VSS ) , .IN1 ( n926 ) 
    , .VDD ( VDD ) , .Q ( n927 ) ) ;
MUX21X1 U947 (.S ( n967 ) , .IN2 ( n927 ) , .IN1 ( remainder_10_ ) , .Q ( n98 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U948 (.VDD ( VDD ) , .IN2 ( n928 ) , .IN1 ( n59 ) , .VSS ( VSS ) 
    , .Q ( n931 ) ) ;
NAND3X0 U949 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n932 ) , .IN3 ( n973 ) 
    , .IN2 ( n930 ) , .IN1 ( n931 ) ) ;
XOR3X1 U950 (.Q ( n934 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n933 ) 
    , .IN1 ( n151 ) , .IN3 ( n932 ) ) ;
NOR2X0 U951 (.QN ( n942 ) , .IN1 ( n935 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n934 ) ) ;
OR2X1 U952 (.VDD ( VDD ) , .IN2 ( n936 ) , .IN1 ( n937 ) , .VSS ( VSS ) 
    , .Q ( n938 ) ) ;
NAND3X0 U953 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n940 ) , .IN3 ( n973 ) 
    , .IN2 ( n938 ) , .IN1 ( n939 ) ) ;
XNOR3X1 U954 (.Q ( n943 ) , .IN3 ( n940 ) , .VSS ( VSS ) , .IN2 ( n941 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
OA21X1 U955 (.IN2 ( n942 ) , .IN3 ( n952 ) , .VSS ( VSS ) , .IN1 ( n943 ) 
    , .VDD ( VDD ) , .Q ( n944 ) ) ;
MUX21X1 U956 (.S ( n967 ) , .IN2 ( n944 ) , .IN1 ( test_so1 ) , .Q ( n100 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U957 (.VDD ( VDD ) , .IN2 ( n945 ) , .IN1 ( n61 ) , .VSS ( VSS ) 
    , .Q ( n948 ) ) ;
NAND3X0 U958 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n949 ) , .IN3 ( n973 ) 
    , .IN2 ( n947 ) , .IN1 ( n948 ) ) ;
XOR3X1 U959 (.Q ( n951 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n950 ) 
    , .IN1 ( n151 ) , .IN3 ( n949 ) ) ;
NOR2X0 U960 (.QN ( n964 ) , .IN1 ( n952 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n951 ) ) ;
OR2X1 U961 (.VDD ( VDD ) , .IN2 ( n955 ) , .IN1 ( n954 ) , .VSS ( VSS ) 
    , .Q ( n957 ) ) ;
NAND3X0 U962 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n958 ) , .IN3 ( n973 ) 
    , .IN2 ( n956 ) , .IN1 ( n957 ) ) ;
XNOR3X1 U963 (.Q ( n963 ) , .IN3 ( n958 ) , .VSS ( VSS ) , .IN2 ( n959 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
XOR2X1 U964 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n963 ) , .Q ( n960 ) 
    , .IN1 ( n964 ) ) ;
MUX21X1 U965 (.S ( n967 ) , .IN2 ( n960 ) , .IN1 ( remainder_14_ ) , .Q ( n102 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U966 (.QN ( n966 ) , .IN1 ( n962 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n961 ) ) ;
XNOR3X1 U967 (.Q ( n968 ) , .IN3 ( n965 ) , .VSS ( VSS ) , .IN2 ( n966 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
MUX21X1 U968 (.S ( n967 ) , .IN2 ( n968 ) , .IN1 ( test_so2 ) , .Q ( n104 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U970 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n970 ) , .IN3 ( n1039 ) 
    , .IN2 ( n1036 ) , .IN1 ( n87 ) ) ;
MUX21X1 U971 (.S ( n970 ) , .IN2 ( n973 ) , .IN1 ( n125 ) , .Q ( n972 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U972 (.S ( n109 ) , .IN2 ( n972 ) , .IN1 ( quotient[0] ) , .Q ( n54 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U974 (.QN ( n976 ) , .IN1 ( n973 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n71 ) ) ;
MUX21X1 U976 (.S ( n1039 ) , .IN2 ( n123 ) , .IN1 ( n974 ) , .Q ( n975 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U977 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n979 ) , .IN3 ( n1039 ) 
    , .IN2 ( n125 ) , .IN1 ( n123 ) ) ;
OA21X1 U978 (.IN2 ( n975 ) , .IN3 ( n979 ) , .VSS ( VSS ) , .IN1 ( n976 ) 
    , .VDD ( VDD ) , .Q ( n977 ) ) ;
MUX21X1 U979 (.S ( n109 ) , .IN2 ( n977 ) , .IN1 ( quotient[1] ) , .Q ( n56 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U981 (.S ( n1039 ) , .IN2 ( n121 ) , .IN1 ( n978 ) , .Q ( n980 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XNOR2X1 U982 (.VSS ( VSS ) , .IN1 ( n980 ) , .IN2 ( n979 ) , .Q ( n981 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U983 (.S ( n109 ) , .IN2 ( n981 ) , .IN1 ( quotient[2] ) , .Q ( n58 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U984 (.S ( n1039 ) , .IN2 ( n119 ) , .IN1 ( n983 ) , .Q ( n988 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND4X0 U985 (.IN1 ( n121 ) , .QN ( n987 ) , .IN2 ( n123 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n125 ) , .IN4 ( n1039 ) ) ;
NOR2X0 U986 (.QN ( n992 ) , .IN1 ( n988 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n987 ) ) ;
MUX21X1 U987 (.S ( n1039 ) , .IN2 ( n989 ) , .IN1 ( n117 ) , .Q ( n991 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U988 (.IN2 ( n991 ) , .IN3 ( n995 ) , .VSS ( VSS ) , .IN1 ( n992 ) 
    , .VDD ( VDD ) , .Q ( n993 ) ) ;
MUX21X1 U989 (.S ( n109 ) , .IN2 ( n993 ) , .IN1 ( quotient[4] ) , .Q ( n60 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U990 (.QN ( n999 ) , .IN1 ( n996 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n995 ) ) ;
OA21X1 U991 (.IN2 ( n998 ) , .IN3 ( n1003 ) , .VSS ( VSS ) , .IN1 ( n999 ) 
    , .VDD ( VDD ) , .Q ( n1000 ) ) ;
MUX21X1 U992 (.S ( n109 ) , .IN2 ( n1000 ) , .IN1 ( quotient[6] ) , .Q ( n62 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U993 (.S ( n1039 ) , .IN2 ( n115 ) , .IN1 ( n1002 ) , .Q ( n1004 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U994 (.QN ( n1008 ) , .IN1 ( n1004 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n1003 ) ) ;
MUX21X1 U995 (.S ( n1039 ) , .IN2 ( n113 ) , .IN1 ( n1006 ) , .Q ( n1007 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U996 (.IN2 ( n1007 ) , .IN3 ( n1012 ) , .VSS ( VSS ) , .IN1 ( n1008 ) 
    , .VDD ( VDD ) , .Q ( n1009 ) ) ;
MUX21X1 U997 (.S ( n109 ) , .IN2 ( n1009 ) , .IN1 ( quotient[8] ) , .Q ( n64 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U998 (.S ( n1039 ) , .IN2 ( n111 ) , .IN1 ( n1011 ) , .Q ( n1013 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U999 (.QN ( n1017 ) , .IN1 ( n1013 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n1012 ) ) ;
MUX21X1 U1000 (.S ( n1039 ) , .IN2 ( n1014 ) , .IN1 ( n1015 ) , .Q ( n1016 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U1001 (.IN2 ( n1016 ) , .IN3 ( n1020 ) , .VSS ( VSS ) , .IN1 ( n1017 ) 
    , .VDD ( VDD ) , .Q ( n1018 ) ) ;
OA222X1 U812 (.IN6 ( n813 ) , .Q ( n781 ) , .IN1 ( n55 ) , .VDD ( VDD ) 
    , .IN5 ( n809 ) , .IN3 ( n55 ) , .IN2 ( n809 ) , .VSS ( VSS ) , .IN4 ( n813 ) ) ;
OR2X1 U813 (.VDD ( VDD ) , .IN2 ( n729 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n731 ) ) ;
NAND3X0 U814 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n732 ) , .IN3 ( n978 ) 
    , .IN2 ( n730 ) , .IN1 ( n731 ) ) ;
XNOR2X1 U815 (.VSS ( VSS ) , .IN1 ( n733 ) , .IN2 ( n732 ) , .Q ( n785 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U816 (.IN6 ( n785 ) , .Q ( n814 ) , .IN1 ( n75 ) , .VDD ( VDD ) 
    , .IN5 ( n781 ) , .IN3 ( n75 ) , .IN2 ( n781 ) , .VSS ( VSS ) , .IN4 ( n785 ) ) ;
OR2X1 U817 (.VDD ( VDD ) , .IN2 ( n734 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n735 ) ) ;
NAND3X0 U818 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n737 ) , .IN3 ( n978 ) 
    , .IN2 ( n735 ) , .IN1 ( n736 ) ) ;
XNOR2X1 U819 (.VSS ( VSS ) , .IN1 ( n738 ) , .IN2 ( n737 ) , .Q ( n818 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U820 (.IN6 ( n818 ) , .Q ( n776 ) , .IN1 ( n57 ) , .VDD ( VDD ) 
    , .IN5 ( n814 ) , .IN3 ( n57 ) , .IN2 ( n814 ) , .VSS ( VSS ) , .IN4 ( n818 ) ) ;
OR2X1 U821 (.VDD ( VDD ) , .IN2 ( n739 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n741 ) ) ;
NAND3X0 U822 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n742 ) , .IN3 ( n978 ) 
    , .IN2 ( n740 ) , .IN1 ( n741 ) ) ;
XNOR2X1 U823 (.VSS ( VSS ) , .IN1 ( n743 ) , .IN2 ( n742 ) , .Q ( n780 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U824 (.IN6 ( n780 ) , .Q ( n819 ) , .IN1 ( n65 ) , .VDD ( VDD ) 
    , .IN5 ( n776 ) , .IN3 ( n65 ) , .IN2 ( n776 ) , .VSS ( VSS ) , .IN4 ( n780 ) ) ;
OR2X1 U825 (.VDD ( VDD ) , .IN2 ( n744 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n745 ) ) ;
NAND3X0 U826 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n747 ) , .IN3 ( n978 ) 
    , .IN2 ( n745 ) , .IN1 ( n746 ) ) ;
XNOR2X1 U827 (.VSS ( VSS ) , .IN1 ( n748 ) , .IN2 ( n747 ) , .Q ( n823 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U828 (.IN6 ( n823 ) , .Q ( n771 ) , .IN1 ( n912 ) , .VDD ( VDD ) 
    , .IN5 ( n819 ) , .IN3 ( n912 ) , .IN2 ( n819 ) , .VSS ( VSS ) , .IN4 ( n823 ) ) ;
OR2X1 U829 (.VDD ( VDD ) , .IN2 ( n749 ) , .IN1 ( n912 ) , .VSS ( VSS ) 
    , .Q ( n751 ) ) ;
NAND3X0 U830 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n752 ) , .IN3 ( n978 ) 
    , .IN2 ( n750 ) , .IN1 ( n751 ) ) ;
XNOR2X1 U831 (.VSS ( VSS ) , .IN1 ( n753 ) , .IN2 ( n752 ) , .Q ( n775 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U832 (.IN6 ( n775 ) , .Q ( n824 ) , .IN1 ( n63 ) , .VDD ( VDD ) 
    , .IN5 ( n771 ) , .IN3 ( n63 ) , .IN2 ( n771 ) , .VSS ( VSS ) , .IN4 ( n775 ) ) ;
AO222X1 U833 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n829 ) , .IN2 ( n59 ) 
    , .IN1 ( n828 ) , .IN3 ( n828 ) , .IN4 ( n824 ) , .IN6 ( n824 ) , .IN5 ( n59 ) ) ;
OR2X1 U834 (.VDD ( VDD ) , .IN2 ( n754 ) , .IN1 ( n59 ) , .VSS ( VSS ) 
    , .Q ( n756 ) ) ;
NAND3X0 U835 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n757 ) , .IN3 ( n755 ) 
    , .IN2 ( n978 ) , .IN1 ( n756 ) ) ;
XNOR2X1 U836 (.VSS ( VSS ) , .IN1 ( n758 ) , .IN2 ( n757 ) , .Q ( n833 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U837 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n766 ) , .IN2 ( n833 ) 
    , .IN1 ( n829 ) , .IN3 ( n829 ) , .IN4 ( n937 ) , .IN6 ( n937 ) , .IN5 ( n833 ) ) ;
AO222X1 U838 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n764 ) , .IN2 ( n61 ) 
    , .IN1 ( n770 ) , .IN3 ( n770 ) , .IN4 ( n766 ) , .IN6 ( n766 ) , .IN5 ( n61 ) ) ;
XOR2X1 U839 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n759 ) , .Q ( n762 ) 
    , .IN1 ( n760 ) ) ;
OA21X1 U840 (.IN2 ( n762 ) , .IN3 ( n761 ) , .VSS ( VSS ) , .IN1 ( n46 ) 
    , .VDD ( VDD ) , .Q ( n765 ) ) ;
OR2X1 U841 (.VDD ( VDD ) , .IN2 ( n766 ) , .IN1 ( n61 ) , .VSS ( VSS ) 
    , .Q ( n767 ) ) ;
NAND3X0 U842 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n769 ) , .IN3 ( n974 ) 
    , .IN2 ( n767 ) , .IN1 ( n768 ) ) ;
XNOR2X1 U843 (.VSS ( VSS ) , .IN1 ( n770 ) , .IN2 ( n769 ) , .Q ( n959 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U844 (.VDD ( VDD ) , .IN2 ( n771 ) , .IN1 ( n63 ) , .VSS ( VSS ) 
    , .Q ( n772 ) ) ;
NAND3X0 U845 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n774 ) , .IN3 ( n772 ) 
    , .IN2 ( n974 ) , .IN1 ( n773 ) ) ;
XNOR2X1 U846 (.VSS ( VSS ) , .IN1 ( n775 ) , .IN2 ( n774 ) , .Q ( n933 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U847 (.VDD ( VDD ) , .IN2 ( n776 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n777 ) ) ;
NAND3X0 U848 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n779 ) , .IN3 ( n777 ) 
    , .IN2 ( n974 ) , .IN1 ( n778 ) ) ;
XNOR2X1 U849 (.VSS ( VSS ) , .IN1 ( n780 ) , .IN2 ( n779 ) , .Q ( n916 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U850 (.VDD ( VDD ) , .IN2 ( n781 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n782 ) ) ;
NAND3X0 U851 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n784 ) , .IN3 ( n782 ) 
    , .IN2 ( n974 ) , .IN1 ( n783 ) ) ;
XNOR2X1 U852 (.VSS ( VSS ) , .IN1 ( n785 ) , .IN2 ( n784 ) , .Q ( n900 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U853 (.VDD ( VDD ) , .IN2 ( n786 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n787 ) ) ;
NAND3X0 U854 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n789 ) , .IN3 ( n787 ) 
    , .IN2 ( n974 ) , .IN1 ( n788 ) ) ;
XNOR2X1 U855 (.VSS ( VSS ) , .IN1 ( n790 ) , .IN2 ( n789 ) , .Q ( n883 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U856 (.VDD ( VDD ) , .IN2 ( n791 ) , .IN1 ( n67 ) , .VSS ( VSS ) 
    , .Q ( n792 ) ) ;
NAND3X0 U857 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n794 ) , .IN3 ( n792 ) 
    , .IN2 ( n974 ) , .IN1 ( n793 ) ) ;
XNOR2X1 U858 (.VSS ( VSS ) , .IN1 ( n795 ) , .IN2 ( n794 ) , .Q ( n865 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U859 (.VDD ( VDD ) , .IN2 ( n796 ) , .IN1 ( n53 ) , .VSS ( VSS ) 
    , .Q ( n797 ) ) ;
NAND3X0 U860 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n799 ) , .IN3 ( n797 ) 
    , .IN2 ( n974 ) , .IN1 ( n798 ) ) ;
XNOR2X1 U861 (.VSS ( VSS ) , .IN1 ( n800 ) , .IN2 ( n799 ) , .Q ( n856 ) 
    , .VDD ( VDD ) ) ;
XOR2X1 U862 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n801 ) , .Q ( n845 ) 
    , .IN1 ( n802 ) ) ;
AO21X1 U863 (.VDD ( VDD ) , .IN2 ( n85 ) , .IN1 ( op1_dividend[0] ) 
    , .IN3 ( n87 ) , .Q ( n839 ) , .VSS ( VSS ) ) ;
INVX0 U864 (.ZN ( n840 ) , .VDD ( VDD ) , .INP ( n839 ) , .VSS ( VSS ) ) ;
OA222X1 U865 (.IN6 ( n841 ) , .Q ( n852 ) , .IN1 ( n845 ) , .VDD ( VDD ) 
    , .IN5 ( n840 ) , .IN3 ( n845 ) , .IN2 ( n840 ) , .VSS ( VSS ) , .IN4 ( n841 ) ) ;
INVX0 U866 (.ZN ( n850 ) , .VDD ( VDD ) , .INP ( n852 ) , .VSS ( VSS ) ) ;
AO222X1 U867 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n860 ) , .IN2 ( n850 ) 
    , .IN1 ( n856 ) , .IN3 ( n856 ) , .IN4 ( n67 ) , .IN6 ( n67 ) , .IN5 ( n850 ) ) ;
AO222X1 U868 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n870 ) , .IN2 ( n42 ) 
    , .IN1 ( n865 ) , .IN3 ( n865 ) , .IN4 ( n860 ) , .IN6 ( n860 ) , .IN5 ( n42 ) ) ;
OR2X1 U869 (.VDD ( VDD ) , .IN2 ( n804 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n806 ) ) ;
NAND3X0 U870 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n807 ) , .IN3 ( n805 ) 
    , .IN2 ( n974 ) , .IN1 ( n806 ) ) ;
XNOR2X1 U871 (.VSS ( VSS ) , .IN1 ( n808 ) , .IN2 ( n807 ) , .Q ( n875 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U872 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n879 ) , .IN2 ( n875 ) 
    , .IN1 ( n870 ) , .IN3 ( n870 ) , .IN4 ( n73 ) , .IN6 ( n73 ) , .IN5 ( n875 ) ) ;
AO222X1 U873 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n886 ) , .IN2 ( n55 ) 
    , .IN1 ( n883 ) , .IN3 ( n883 ) , .IN4 ( n879 ) , .IN6 ( n879 ) , .IN5 ( n55 ) ) ;
OR2X1 U874 (.VDD ( VDD ) , .IN2 ( n809 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n811 ) ) ;
NAND3X0 U875 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n812 ) , .IN3 ( n810 ) 
    , .IN2 ( n974 ) , .IN1 ( n811 ) ) ;
XNOR2X1 U876 (.VSS ( VSS ) , .IN1 ( n813 ) , .IN2 ( n812 ) , .Q ( n891 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U877 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n895 ) , .IN2 ( n891 ) 
    , .IN1 ( n886 ) , .IN3 ( n886 ) , .IN4 ( n75 ) , .IN6 ( n75 ) , .IN5 ( n891 ) ) ;
AO222X1 U878 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n903 ) , .IN2 ( n57 ) 
    , .IN1 ( n900 ) , .IN3 ( n900 ) , .IN4 ( n895 ) , .IN6 ( n895 ) , .IN5 ( n57 ) ) ;
OR2X1 U879 (.VDD ( VDD ) , .IN2 ( n814 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n816 ) ) ;
NAND3X0 U880 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n817 ) , .IN3 ( n815 ) 
    , .IN2 ( n974 ) , .IN1 ( n816 ) ) ;
XNOR2X1 U881 (.VSS ( VSS ) , .IN1 ( n818 ) , .IN2 ( n817 ) , .Q ( n907 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U882 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n911 ) , .IN2 ( n907 ) 
    , .IN1 ( n903 ) , .IN3 ( n903 ) , .IN4 ( n65 ) , .IN6 ( n65 ) , .IN5 ( n907 ) ) ;
AO222X1 U883 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n919 ) , .IN2 ( n912 ) 
    , .IN1 ( n916 ) , .IN3 ( n916 ) , .IN4 ( n911 ) , .IN6 ( n911 ) , .IN5 ( n912 ) ) ;
OR2X1 U884 (.VDD ( VDD ) , .IN2 ( n819 ) , .IN1 ( n912 ) , .VSS ( VSS ) 
    , .Q ( n821 ) ) ;
NAND3X0 U885 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n822 ) , .IN3 ( n820 ) 
    , .IN2 ( n974 ) , .IN1 ( n821 ) ) ;
XNOR2X1 U886 (.VSS ( VSS ) , .IN1 ( n823 ) , .IN2 ( n822 ) , .Q ( n924 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U887 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n928 ) , .IN2 ( n924 ) 
    , .IN1 ( n919 ) , .IN3 ( n919 ) , .IN4 ( n63 ) , .IN6 ( n63 ) , .IN5 ( n924 ) ) ;
AO222X1 U888 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n936 ) , .IN2 ( n59 ) 
    , .IN1 ( n933 ) , .IN3 ( n933 ) , .IN4 ( n928 ) , .IN6 ( n928 ) , .IN5 ( n59 ) ) ;
OR2X1 U889 (.VDD ( VDD ) , .IN2 ( n824 ) , .IN1 ( n59 ) , .VSS ( VSS ) 
    , .Q ( n826 ) ) ;
NAND3X0 U890 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n827 ) , .IN3 ( n825 ) 
    , .IN2 ( n974 ) , .IN1 ( n826 ) ) ;
XNOR2X1 U891 (.VSS ( VSS ) , .IN1 ( n828 ) , .IN2 ( n827 ) , .Q ( n941 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U892 (.IN6 ( n941 ) , .Q ( n945 ) , .IN1 ( n937 ) , .VDD ( VDD ) 
    , .IN5 ( n936 ) , .IN3 ( n937 ) , .IN2 ( n936 ) , .VSS ( VSS ) , .IN4 ( n941 ) ) ;
OR2X1 U893 (.VDD ( VDD ) , .IN2 ( n829 ) , .IN1 ( n937 ) , .VSS ( VSS ) 
    , .Q ( n830 ) ) ;
NAND3X0 U894 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n832 ) , .IN3 ( n974 ) 
    , .IN2 ( n830 ) , .IN1 ( n831 ) ) ;
XNOR2X1 U895 (.VSS ( VSS ) , .IN1 ( n833 ) , .IN2 ( n832 ) , .Q ( n950 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U896 (.IN6 ( n950 ) , .Q ( n955 ) , .IN1 ( n61 ) , .VDD ( VDD ) 
    , .IN5 ( n945 ) , .IN3 ( n61 ) , .IN2 ( n945 ) , .VSS ( VSS ) , .IN4 ( n950 ) ) ;
OAI222X1 U897 (.IN6 ( n955 ) , .IN1 ( n954 ) , .IN2 ( n959 ) , .IN5 ( n959 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n961 ) , .IN4 ( n955 ) , .IN3 ( n954 ) ) ;
XNOR3X1 U898 (.Q ( n835 ) , .IN3 ( n834 ) , .VSS ( VSS ) , .IN2 ( n151 ) 
    , .IN1 ( op1_dividend[0] ) , .VDD ( VDD ) ) ;
OA21X1 U899 (.IN2 ( n835 ) , .IN3 ( n847 ) , .VSS ( VSS ) , .IN1 ( n151 ) 
    , .VDD ( VDD ) , .Q ( n838 ) ) ;
MUX21X1 U900 (.S ( n967 ) , .IN2 ( n838 ) , .IN1 ( remainder_0_ ) , .Q ( n88 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U901 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n844 ) , .IN3 ( n973 ) 
    , .IN2 ( n842 ) , .IN1 ( n843 ) ) ;
XNOR3X1 U902 (.Q ( n846 ) , .IN3 ( n844 ) , .VSS ( VSS ) , .IN2 ( n845 ) 
    , .IN1 ( n151 ) , .VDD ( VDD ) ) ;
NOR2X0 U903 (.QN ( n857 ) , .IN1 ( n847 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n846 ) ) ;
NAND3X0 U906 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n855 ) , .IN3 ( n973 ) 
    , .IN2 ( n853 ) , .IN1 ( n854 ) ) ;
OR2X1 U719 (.VDD ( VDD ) , .IN2 ( n607 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n609 ) ) ;
NAND3X0 U720 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n610 ) , .IN3 ( n117 ) 
    , .IN2 ( n608 ) , .IN1 ( n609 ) ) ;
XNOR2X1 U721 (.VSS ( VSS ) , .IN1 ( n611 ) , .IN2 ( n610 ) , .Q ( n641 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U722 (.IN6 ( n641 ) , .Q ( n686 ) , .IN1 ( n65 ) , .VDD ( VDD ) 
    , .IN5 ( n637 ) , .IN3 ( n65 ) , .IN2 ( n637 ) , .VSS ( VSS ) , .IN4 ( n641 ) ) ;
OR2X1 U723 (.VDD ( VDD ) , .IN2 ( n612 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n613 ) ) ;
NAND3X0 U724 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n615 ) , .IN3 ( n117 ) 
    , .IN2 ( n613 ) , .IN1 ( n614 ) ) ;
XNOR2X1 U725 (.VSS ( VSS ) , .IN1 ( n616 ) , .IN2 ( n615 ) , .Q ( n690 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U726 (.IN6 ( n690 ) , .Q ( n632 ) , .IN1 ( n912 ) , .VDD ( VDD ) 
    , .IN5 ( n686 ) , .IN3 ( n912 ) , .IN2 ( n686 ) , .VSS ( VSS ) , .IN4 ( n690 ) ) ;
OR2X1 U727 (.VDD ( VDD ) , .IN2 ( n617 ) , .IN1 ( n912 ) , .VSS ( VSS ) 
    , .Q ( n619 ) ) ;
NAND3X0 U728 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n620 ) , .IN3 ( n117 ) 
    , .IN2 ( n618 ) , .IN1 ( n619 ) ) ;
XNOR2X1 U729 (.VSS ( VSS ) , .IN1 ( n621 ) , .IN2 ( n620 ) , .Q ( n636 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U730 (.IN6 ( n636 ) , .Q ( n627 ) , .IN1 ( n63 ) , .VDD ( VDD ) 
    , .IN5 ( n632 ) , .IN3 ( n63 ) , .IN2 ( n632 ) , .VSS ( VSS ) , .IN4 ( n636 ) ) ;
OR2X1 U731 (.VDD ( VDD ) , .IN2 ( n627 ) , .IN1 ( n59 ) , .VSS ( VSS ) 
    , .Q ( n629 ) ) ;
XOR2X1 U732 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n59 ) , .Q ( n624 ) 
    , .IN1 ( n622 ) ) ;
OA21X1 U733 (.IN2 ( n624 ) , .IN3 ( n623 ) , .VSS ( VSS ) , .IN1 ( n625 ) 
    , .VDD ( VDD ) , .Q ( n692 ) ) ;
OA222X1 U734 (.IN6 ( n631 ) , .Q ( n691 ) , .IN1 ( n59 ) , .VDD ( VDD ) 
    , .IN5 ( n627 ) , .IN3 ( n59 ) , .IN2 ( n627 ) , .VSS ( VSS ) , .IN4 ( n631 ) ) ;
AO222X1 U735 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n626 ) , .IN2 ( n691 ) 
    , .IN1 ( n692 ) , .IN3 ( n692 ) , .IN4 ( n937 ) , .IN6 ( n937 ) , .IN5 ( n691 ) ) ;
NAND3X0 U736 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n630 ) , .IN3 ( n628 ) 
    , .IN2 ( n119 ) , .IN1 ( n629 ) ) ;
XNOR2X1 U737 (.VSS ( VSS ) , .IN1 ( n631 ) , .IN2 ( n630 ) , .Q ( n699 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U738 (.VDD ( VDD ) , .IN2 ( n632 ) , .IN1 ( n63 ) , .VSS ( VSS ) 
    , .Q ( n633 ) ) ;
NAND3X0 U739 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n635 ) , .IN3 ( n633 ) 
    , .IN2 ( n119 ) , .IN1 ( n634 ) ) ;
XNOR2X1 U740 (.VSS ( VSS ) , .IN1 ( n636 ) , .IN2 ( n635 ) , .Q ( n758 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U741 (.VDD ( VDD ) , .IN2 ( n637 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n638 ) ) ;
NAND3X0 U742 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n640 ) , .IN3 ( n638 ) 
    , .IN2 ( n119 ) , .IN1 ( n639 ) ) ;
XNOR2X1 U743 (.VSS ( VSS ) , .IN1 ( n641 ) , .IN2 ( n640 ) , .Q ( n753 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U744 (.VDD ( VDD ) , .IN2 ( n642 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n643 ) ) ;
NAND3X0 U745 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n645 ) , .IN3 ( n643 ) 
    , .IN2 ( n119 ) , .IN1 ( n644 ) ) ;
XNOR2X1 U746 (.VSS ( VSS ) , .IN1 ( n646 ) , .IN2 ( n645 ) , .Q ( n743 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U747 (.VDD ( VDD ) , .IN2 ( n647 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n648 ) ) ;
NAND3X0 U748 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n650 ) , .IN3 ( n648 ) 
    , .IN2 ( n119 ) , .IN1 ( n649 ) ) ;
XNOR2X1 U749 (.VSS ( VSS ) , .IN1 ( n651 ) , .IN2 ( n650 ) , .Q ( n733 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U750 (.QN ( n652 ) , .IN1 ( op1_dividend[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( op1_dividend[0] ) ) ;
NOR2X0 U751 (.QN ( n653 ) , .IN1 ( n652 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U752 (.S ( n653 ) , .IN2 ( op1_dividend[2] ) , .IN1 ( n162 ) 
    , .Q ( n707 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U753 (.IN2 ( n707 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n708 ) ) ;
XNOR2X1 U754 (.VSS ( VSS ) , .IN1 ( n657 ) , .IN2 ( n656 ) , .Q ( n712 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U755 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n714 ) , .IN2 ( n841 ) 
    , .IN1 ( n708 ) , .IN3 ( n708 ) , .IN4 ( n712 ) , .IN6 ( n712 ) , .IN5 ( n841 ) ) ;
INVX0 U756 (.ZN ( n713 ) , .VDD ( VDD ) , .INP ( n714 ) , .VSS ( VSS ) ) ;
OR2X1 U757 (.VDD ( VDD ) , .IN2 ( n658 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n660 ) ) ;
NAND3X0 U758 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n661 ) , .IN3 ( n659 ) 
    , .IN2 ( n660 ) , .IN1 ( n119 ) ) ;
XOR2X1 U759 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n661 ) , .Q ( n718 ) 
    , .IN1 ( n662 ) ) ;
OAI222X1 U760 (.IN6 ( n718 ) , .IN1 ( n713 ) , .IN2 ( n67 ) , .IN5 ( n67 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n669 ) , .IN4 ( n718 ) , .IN3 ( n713 ) ) ;
NOR2X0 U761 (.QN ( n719 ) , .IN1 ( n670 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n669 ) ) ;
NAND3X0 U762 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n667 ) , .IN3 ( n665 ) 
    , .IN2 ( n119 ) , .IN1 ( n666 ) ) ;
XNOR2X1 U763 (.VSS ( VSS ) , .IN1 ( n668 ) , .IN2 ( n667 ) , .Q ( n723 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U764 (.IN2 ( n723 ) , .IN3 ( n721 ) , .VSS ( VSS ) , .IN1 ( n719 ) 
    , .VDD ( VDD ) , .Q ( n724 ) ) ;
OR2X1 U765 (.VDD ( VDD ) , .IN2 ( n671 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n673 ) ) ;
NAND3X0 U766 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n674 ) , .IN3 ( n672 ) 
    , .IN2 ( n119 ) , .IN1 ( n673 ) ) ;
XNOR2X1 U767 (.VSS ( VSS ) , .IN1 ( n675 ) , .IN2 ( n674 ) , .Q ( n728 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U768 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n729 ) , .IN2 ( n728 ) 
    , .IN1 ( n724 ) , .IN3 ( n724 ) , .IN4 ( n73 ) , .IN6 ( n73 ) , .IN5 ( n728 ) ) ;
AO222X1 U769 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n734 ) , .IN2 ( n55 ) 
    , .IN1 ( n733 ) , .IN3 ( n733 ) , .IN4 ( n729 ) , .IN6 ( n729 ) , .IN5 ( n55 ) ) ;
OR2X1 U770 (.VDD ( VDD ) , .IN2 ( n676 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n678 ) ) ;
NAND3X0 U771 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n679 ) , .IN3 ( n677 ) 
    , .IN2 ( n119 ) , .IN1 ( n678 ) ) ;
XNOR2X1 U772 (.VSS ( VSS ) , .IN1 ( n680 ) , .IN2 ( n679 ) , .Q ( n738 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U773 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n739 ) , .IN2 ( n738 ) 
    , .IN1 ( n734 ) , .IN3 ( n734 ) , .IN4 ( n75 ) , .IN6 ( n75 ) , .IN5 ( n738 ) ) ;
AO222X1 U774 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n744 ) , .IN2 ( n57 ) 
    , .IN1 ( n743 ) , .IN3 ( n743 ) , .IN4 ( n739 ) , .IN6 ( n739 ) , .IN5 ( n57 ) ) ;
OR2X1 U775 (.VDD ( VDD ) , .IN2 ( n681 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n683 ) ) ;
NAND3X0 U776 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n684 ) , .IN3 ( n682 ) 
    , .IN2 ( n119 ) , .IN1 ( n683 ) ) ;
XNOR2X1 U777 (.VSS ( VSS ) , .IN1 ( n685 ) , .IN2 ( n684 ) , .Q ( n748 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U778 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n749 ) , .IN2 ( n748 ) 
    , .IN1 ( n744 ) , .IN3 ( n744 ) , .IN4 ( n65 ) , .IN6 ( n65 ) , .IN5 ( n748 ) ) ;
AO222X1 U779 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n700 ) , .IN2 ( n912 ) 
    , .IN1 ( n753 ) , .IN3 ( n753 ) , .IN4 ( n749 ) , .IN6 ( n749 ) , .IN5 ( n912 ) ) ;
OR2X1 U780 (.VDD ( VDD ) , .IN2 ( n686 ) , .IN1 ( n912 ) , .VSS ( VSS ) 
    , .Q ( n688 ) ) ;
NAND3X0 U781 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n689 ) , .IN3 ( n687 ) 
    , .IN2 ( n119 ) , .IN1 ( n688 ) ) ;
XNOR2X1 U782 (.VSS ( VSS ) , .IN1 ( n690 ) , .IN2 ( n689 ) , .Q ( n704 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U783 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n754 ) , .IN2 ( n704 ) 
    , .IN1 ( n700 ) , .IN3 ( n700 ) , .IN4 ( n63 ) , .IN6 ( n63 ) , .IN5 ( n704 ) ) ;
AO222X1 U784 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n695 ) , .IN2 ( n59 ) 
    , .IN1 ( n758 ) , .IN3 ( n758 ) , .IN4 ( n754 ) , .IN6 ( n754 ) , .IN5 ( n59 ) ) ;
AO222X1 U785 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n759 ) , .IN2 ( n695 ) 
    , .IN1 ( n699 ) , .IN3 ( n699 ) , .IN4 ( n937 ) , .IN6 ( n937 ) , .IN5 ( n695 ) ) ;
AO21X1 U786 (.VDD ( VDD ) , .IN2 ( n954 ) , .IN1 ( n759 ) , .IN3 ( n694 ) 
    , .Q ( n693 ) , .VSS ( VSS ) ) ;
OR2X1 U787 (.VDD ( VDD ) , .IN2 ( n695 ) , .IN1 ( n937 ) , .VSS ( VSS ) 
    , .Q ( n696 ) ) ;
NAND3X0 U788 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n698 ) , .IN3 ( n696 ) 
    , .IN2 ( n978 ) , .IN1 ( n697 ) ) ;
XNOR2X1 U789 (.VSS ( VSS ) , .IN1 ( n699 ) , .IN2 ( n698 ) , .Q ( n770 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U791 (.VDD ( VDD ) , .IN2 ( n700 ) , .IN1 ( n63 ) , .VSS ( VSS ) 
    , .Q ( n701 ) ) ;
NAND3X0 U792 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n703 ) , .IN3 ( n701 ) 
    , .IN2 ( n978 ) , .IN1 ( n702 ) ) ;
XNOR2X1 U793 (.VSS ( VSS ) , .IN1 ( n704 ) , .IN2 ( n703 ) , .Q ( n828 ) 
    , .VDD ( VDD ) ) ;
MUX21X1 U794 (.S ( n705 ) , .IN2 ( op1_dividend[1] ) , .IN1 ( n160 ) 
    , .Q ( n802 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U795 (.VDD ( VDD ) , .IN2 ( n802 ) , .IN1 ( n85 ) , .IN3 ( n87 ) 
    , .Q ( n796 ) , .VSS ( VSS ) ) ;
XOR2X1 U796 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n706 ) , .Q ( n800 ) 
    , .IN1 ( n707 ) ) ;
OA222X1 U797 (.IN6 ( n800 ) , .Q ( n791 ) , .IN1 ( n796 ) , .VDD ( VDD ) 
    , .IN5 ( n53 ) , .IN3 ( n796 ) , .IN2 ( n53 ) , .VSS ( VSS ) , .IN4 ( n800 ) ) ;
OR2X1 U798 (.VDD ( VDD ) , .IN2 ( n708 ) , .IN1 ( n841 ) , .VSS ( VSS ) 
    , .Q ( n710 ) ) ;
NAND3X0 U799 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n711 ) , .IN3 ( n978 ) 
    , .IN2 ( n709 ) , .IN1 ( n710 ) ) ;
XOR2X1 U800 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n711 ) , .Q ( n795 ) 
    , .IN1 ( n712 ) ) ;
OA222X1 U801 (.IN6 ( n795 ) , .Q ( n804 ) , .IN1 ( n791 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n791 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n795 ) ) ;
NAND3X0 U802 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n717 ) , .IN3 ( n978 ) 
    , .IN2 ( n715 ) , .IN1 ( n716 ) ) ;
XNOR2X1 U803 (.VSS ( VSS ) , .IN1 ( n718 ) , .IN2 ( n717 ) , .Q ( n808 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U804 (.IN6 ( n808 ) , .Q ( n786 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n804 ) , .IN3 ( n42 ) , .IN2 ( n804 ) , .VSS ( VSS ) , .IN4 ( n808 ) ) ;
INVX0 U805 (.ZN ( n720 ) , .VDD ( VDD ) , .INP ( n719 ) , .VSS ( VSS ) ) ;
NAND3X0 U806 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n722 ) , .IN3 ( n978 ) 
    , .IN2 ( n720 ) , .IN1 ( n721 ) ) ;
XNOR2X1 U807 (.VSS ( VSS ) , .IN1 ( n723 ) , .IN2 ( n722 ) , .Q ( n790 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U808 (.IN6 ( n790 ) , .Q ( n809 ) , .IN1 ( n73 ) , .VDD ( VDD ) 
    , .IN5 ( n786 ) , .IN3 ( n73 ) , .IN2 ( n786 ) , .VSS ( VSS ) , .IN4 ( n790 ) ) ;
OR2X1 U809 (.VDD ( VDD ) , .IN2 ( n724 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n725 ) ) ;
NAND3X0 U810 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n727 ) , .IN3 ( n978 ) 
    , .IN2 ( n725 ) , .IN1 ( n726 ) ) ;
XNOR2X1 U811 (.VSS ( VSS ) , .IN1 ( n728 ) , .IN2 ( n727 ) , .Q ( n813 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U626 (.IN6 ( n545 ) , .Q ( n546 ) , .IN1 ( n55 ) , .VDD ( VDD ) 
    , .IN5 ( n541 ) , .IN3 ( n55 ) , .IN2 ( n541 ) , .VSS ( VSS ) , .IN4 ( n545 ) ) ;
OR2X1 U627 (.VDD ( VDD ) , .IN2 ( n491 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n493 ) ) ;
NAND3X0 U628 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n494 ) , .IN3 ( n997 ) 
    , .IN2 ( n492 ) , .IN1 ( n493 ) ) ;
XNOR2X1 U629 (.VSS ( VSS ) , .IN1 ( n495 ) , .IN2 ( n494 ) , .Q ( n550 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U630 (.IN6 ( n550 ) , .Q ( n551 ) , .IN1 ( n75 ) , .VDD ( VDD ) 
    , .IN5 ( n546 ) , .IN3 ( n75 ) , .IN2 ( n546 ) , .VSS ( VSS ) , .IN4 ( n550 ) ) ;
OR2X1 U631 (.VDD ( VDD ) , .IN2 ( n496 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n497 ) ) ;
NAND3X0 U632 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n499 ) , .IN3 ( n997 ) 
    , .IN2 ( n497 ) , .IN1 ( n498 ) ) ;
XNOR2X1 U633 (.VSS ( VSS ) , .IN1 ( n500 ) , .IN2 ( n499 ) , .Q ( n555 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U634 (.IN6 ( n555 ) , .Q ( n556 ) , .IN1 ( n57 ) , .VDD ( VDD ) 
    , .IN5 ( n551 ) , .IN3 ( n57 ) , .IN2 ( n551 ) , .VSS ( VSS ) , .IN4 ( n555 ) ) ;
OR2X1 U635 (.VDD ( VDD ) , .IN2 ( n501 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n503 ) ) ;
NAND3X0 U636 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n504 ) , .IN3 ( n997 ) 
    , .IN2 ( n502 ) , .IN1 ( n503 ) ) ;
XNOR2X1 U637 (.VSS ( VSS ) , .IN1 ( n505 ) , .IN2 ( n504 ) , .Q ( n560 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U638 (.IN6 ( n560 ) , .Q ( n513 ) , .IN1 ( n65 ) , .VDD ( VDD ) 
    , .IN5 ( n556 ) , .IN3 ( n65 ) , .IN2 ( n556 ) , .VSS ( VSS ) , .IN4 ( n560 ) ) ;
OA222X1 U639 (.IN6 ( n517 ) , .Q ( n561 ) , .IN1 ( n912 ) , .VDD ( VDD ) 
    , .IN5 ( n513 ) , .IN3 ( n912 ) , .IN2 ( n513 ) , .VSS ( VSS ) , .IN4 ( n517 ) ) ;
INVX0 U640 (.ZN ( n510 ) , .VDD ( VDD ) , .INP ( n561 ) , .VSS ( VSS ) ) ;
XOR2X1 U641 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n912 ) , .Q ( n509 ) 
    , .IN1 ( n506 ) ) ;
AO21X1 U642 (.VDD ( VDD ) , .IN2 ( n508 ) , .IN1 ( n509 ) , .IN3 ( n507 ) 
    , .Q ( n562 ) , .VSS ( VSS ) ) ;
AO222X1 U643 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n512 ) , .IN2 ( n518 ) 
    , .IN1 ( n510 ) , .IN3 ( n510 ) , .IN4 ( n562 ) , .IN6 ( n562 ) , .IN5 ( n518 ) ) ;
OR2X1 U644 (.VDD ( VDD ) , .IN2 ( n513 ) , .IN1 ( n912 ) , .VSS ( VSS ) 
    , .Q ( n514 ) ) ;
NAND3X0 U645 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n516 ) , .IN3 ( n514 ) 
    , .IN2 ( n515 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U646 (.VSS ( VSS ) , .IN1 ( n517 ) , .IN2 ( n516 ) , .Q ( n571 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U647 (.QN ( n520 ) , .IN1 ( n519 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U648 (.S ( n520 ) , .IN2 ( op1_dividend[4] ) , .IN1 ( n155 ) 
    , .Q ( n574 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U649 (.IN2 ( n574 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n576 ) ) ;
XNOR2X1 U650 (.VSS ( VSS ) , .IN1 ( n522 ) , .IN2 ( n521 ) , .Q ( n580 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U651 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n582 ) , .IN2 ( n47 ) 
    , .IN1 ( n576 ) , .IN3 ( n576 ) , .IN4 ( n580 ) , .IN6 ( n580 ) , .IN5 ( n47 ) ) ;
INVX0 U652 (.ZN ( n581 ) , .VDD ( VDD ) , .INP ( n582 ) , .VSS ( VSS ) ) ;
OR2X1 U653 (.VDD ( VDD ) , .IN2 ( n523 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n525 ) ) ;
NAND3X0 U654 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n526 ) , .IN3 ( n524 ) 
    , .IN2 ( n525 ) , .IN1 ( n994 ) ) ;
XOR2X1 U655 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n526 ) , .Q ( n586 ) 
    , .IN1 ( n527 ) ) ;
OA222X1 U656 (.IN6 ( n586 ) , .Q ( n587 ) , .IN1 ( n581 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n581 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n586 ) ) ;
OA222X1 U657 (.IN6 ( n591 ) , .Q ( n592 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n587 ) , .IN3 ( n42 ) , .IN2 ( n587 ) , .VSS ( VSS ) , .IN4 ( n591 ) ) ;
OR2X1 U658 (.VDD ( VDD ) , .IN2 ( n531 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n533 ) ) ;
NAND3X0 U659 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n534 ) , .IN3 ( n532 ) 
    , .IN2 ( n533 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U660 (.VSS ( VSS ) , .IN1 ( n535 ) , .IN2 ( n534 ) , .Q ( n596 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U661 (.IN6 ( n596 ) , .Q ( n597 ) , .IN1 ( n73 ) , .VDD ( VDD ) 
    , .IN5 ( n592 ) , .IN3 ( n73 ) , .IN2 ( n592 ) , .VSS ( VSS ) , .IN4 ( n596 ) ) ;
OR2X1 U662 (.VDD ( VDD ) , .IN2 ( n536 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n537 ) ) ;
NAND3X0 U663 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n539 ) , .IN3 ( n537 ) 
    , .IN2 ( n538 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U664 (.VSS ( VSS ) , .IN1 ( n540 ) , .IN2 ( n539 ) , .Q ( n601 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U665 (.IN6 ( n601 ) , .Q ( n602 ) , .IN1 ( n55 ) , .VDD ( VDD ) 
    , .IN5 ( n597 ) , .IN3 ( n55 ) , .IN2 ( n597 ) , .VSS ( VSS ) , .IN4 ( n601 ) ) ;
OR2X1 U666 (.VDD ( VDD ) , .IN2 ( n541 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n543 ) ) ;
NAND3X0 U667 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n544 ) , .IN3 ( n542 ) 
    , .IN2 ( n543 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U668 (.VSS ( VSS ) , .IN1 ( n545 ) , .IN2 ( n544 ) , .Q ( n606 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U669 (.IN6 ( n606 ) , .Q ( n607 ) , .IN1 ( n75 ) , .VDD ( VDD ) 
    , .IN5 ( n602 ) , .IN3 ( n75 ) , .IN2 ( n602 ) , .VSS ( VSS ) , .IN4 ( n606 ) ) ;
OR2X1 U670 (.VDD ( VDD ) , .IN2 ( n546 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n547 ) ) ;
NAND3X0 U671 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n549 ) , .IN3 ( n547 ) 
    , .IN2 ( n548 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U672 (.VSS ( VSS ) , .IN1 ( n550 ) , .IN2 ( n549 ) , .Q ( n611 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U673 (.IN6 ( n611 ) , .Q ( n612 ) , .IN1 ( n57 ) , .VDD ( VDD ) 
    , .IN5 ( n607 ) , .IN3 ( n57 ) , .IN2 ( n607 ) , .VSS ( VSS ) , .IN4 ( n611 ) ) ;
OR2X1 U674 (.VDD ( VDD ) , .IN2 ( n551 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n553 ) ) ;
NAND3X0 U675 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n554 ) , .IN3 ( n552 ) 
    , .IN2 ( n553 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U676 (.VSS ( VSS ) , .IN1 ( n555 ) , .IN2 ( n554 ) , .Q ( n616 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U677 (.IN6 ( n616 ) , .Q ( n617 ) , .IN1 ( n65 ) , .VDD ( VDD ) 
    , .IN5 ( n612 ) , .IN3 ( n65 ) , .IN2 ( n612 ) , .VSS ( VSS ) , .IN4 ( n616 ) ) ;
OR2X1 U678 (.VDD ( VDD ) , .IN2 ( n556 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n557 ) ) ;
NAND3X0 U679 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n559 ) , .IN3 ( n557 ) 
    , .IN2 ( n558 ) , .IN1 ( n994 ) ) ;
XNOR2X1 U680 (.VSS ( VSS ) , .IN1 ( n560 ) , .IN2 ( n559 ) , .Q ( n621 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U681 (.IN6 ( n621 ) , .Q ( n564 ) , .IN1 ( n912 ) , .VDD ( VDD ) 
    , .IN5 ( n617 ) , .IN3 ( n912 ) , .IN2 ( n617 ) , .VSS ( VSS ) , .IN4 ( n621 ) ) ;
OR2X1 U682 (.VDD ( VDD ) , .IN2 ( n564 ) , .IN1 ( n63 ) , .VSS ( VSS ) 
    , .Q ( n569 ) ) ;
AO21X1 U683 (.VDD ( VDD ) , .IN2 ( n563 ) , .IN1 ( n994 ) , .IN3 ( n562 ) 
    , .Q ( n566 ) , .VSS ( VSS ) ) ;
OAI222X1 U684 (.IN6 ( n564 ) , .IN1 ( n63 ) , .IN2 ( n571 ) , .IN5 ( n571 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n622 ) , .IN4 ( n564 ) , .IN3 ( n63 ) ) ;
INVX0 U685 (.ZN ( n623 ) , .VDD ( VDD ) , .INP ( n566 ) , .VSS ( VSS ) ) ;
AO221X1 U686 (.IN5 ( n625 ) , .Q ( n989 ) , .VSS ( VSS ) , .IN2 ( n566 ) 
    , .IN1 ( n567 ) , .IN3 ( n622 ) , .VDD ( VDD ) , .IN4 ( n565 ) ) ;
NAND3X0 U687 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n570 ) , .IN3 ( n117 ) 
    , .IN2 ( n568 ) , .IN1 ( n569 ) ) ;
XNOR2X1 U688 (.VSS ( VSS ) , .IN1 ( n571 ) , .IN2 ( n570 ) , .Q ( n631 ) 
    , .VDD ( VDD ) ) ;
NOR3X0 U689 (.IN2 ( op1_dividend[1] ) , .QN ( n572 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( op1_dividend[2] ) , .IN3 ( op1_dividend[0] ) ) ;
NOR2X0 U690 (.QN ( n573 ) , .IN1 ( n572 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U691 (.S ( n573 ) , .IN2 ( op1_dividend[3] ) , .IN1 ( n165 ) 
    , .Q ( n657 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U692 (.IN2 ( n657 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n658 ) ) ;
XNOR2X1 U693 (.VSS ( VSS ) , .IN1 ( n575 ) , .IN2 ( n574 ) , .Q ( n662 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U694 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n664 ) , .IN2 ( n47 ) 
    , .IN1 ( n658 ) , .IN3 ( n658 ) , .IN4 ( n662 ) , .IN6 ( n662 ) , .IN5 ( n47 ) ) ;
INVX0 U695 (.ZN ( n663 ) , .VDD ( VDD ) , .INP ( n664 ) , .VSS ( VSS ) ) ;
OR2X1 U696 (.VDD ( VDD ) , .IN2 ( n576 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n578 ) ) ;
NAND3X0 U697 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n579 ) , .IN3 ( n117 ) 
    , .IN2 ( n577 ) , .IN1 ( n578 ) ) ;
XOR2X1 U698 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n579 ) , .Q ( n668 ) 
    , .IN1 ( n580 ) ) ;
OA222X1 U699 (.IN6 ( n668 ) , .Q ( n671 ) , .IN1 ( n663 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n663 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n668 ) ) ;
NAND3X0 U700 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n585 ) , .IN3 ( n117 ) 
    , .IN2 ( n583 ) , .IN1 ( n584 ) ) ;
XNOR2X1 U701 (.VSS ( VSS ) , .IN1 ( n586 ) , .IN2 ( n585 ) , .Q ( n675 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U702 (.IN6 ( n675 ) , .Q ( n647 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n671 ) , .IN3 ( n42 ) , .IN2 ( n671 ) , .VSS ( VSS ) , .IN4 ( n675 ) ) ;
OR2X1 U703 (.VDD ( VDD ) , .IN2 ( n587 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n589 ) ) ;
NAND3X0 U704 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n590 ) , .IN3 ( n117 ) 
    , .IN2 ( n588 ) , .IN1 ( n589 ) ) ;
XNOR2X1 U705 (.VSS ( VSS ) , .IN1 ( n591 ) , .IN2 ( n590 ) , .Q ( n651 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U706 (.IN6 ( n651 ) , .Q ( n676 ) , .IN1 ( n73 ) , .VDD ( VDD ) 
    , .IN5 ( n647 ) , .IN3 ( n73 ) , .IN2 ( n647 ) , .VSS ( VSS ) , .IN4 ( n651 ) ) ;
OR2X1 U707 (.VDD ( VDD ) , .IN2 ( n592 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n593 ) ) ;
NAND3X0 U708 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n595 ) , .IN3 ( n117 ) 
    , .IN2 ( n593 ) , .IN1 ( n594 ) ) ;
XNOR2X1 U709 (.VSS ( VSS ) , .IN1 ( n596 ) , .IN2 ( n595 ) , .Q ( n680 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U710 (.IN6 ( n680 ) , .Q ( n642 ) , .IN1 ( n55 ) , .VDD ( VDD ) 
    , .IN5 ( n676 ) , .IN3 ( n55 ) , .IN2 ( n676 ) , .VSS ( VSS ) , .IN4 ( n680 ) ) ;
OR2X1 U711 (.VDD ( VDD ) , .IN2 ( n597 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n599 ) ) ;
NAND3X0 U712 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n600 ) , .IN3 ( n117 ) 
    , .IN2 ( n598 ) , .IN1 ( n599 ) ) ;
XNOR2X1 U713 (.VSS ( VSS ) , .IN1 ( n601 ) , .IN2 ( n600 ) , .Q ( n646 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U714 (.IN6 ( n646 ) , .Q ( n681 ) , .IN1 ( n75 ) , .VDD ( VDD ) 
    , .IN5 ( n642 ) , .IN3 ( n75 ) , .IN2 ( n642 ) , .VSS ( VSS ) , .IN4 ( n646 ) ) ;
OR2X1 U715 (.VDD ( VDD ) , .IN2 ( n602 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n603 ) ) ;
NAND3X0 U716 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n605 ) , .IN3 ( n117 ) 
    , .IN2 ( n603 ) , .IN1 ( n604 ) ) ;
XNOR2X1 U717 (.VSS ( VSS ) , .IN1 ( n606 ) , .IN2 ( n605 ) , .Q ( n685 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U718 (.IN6 ( n685 ) , .Q ( n637 ) , .IN1 ( n57 ) , .VDD ( VDD ) 
    , .IN5 ( n681 ) , .IN3 ( n57 ) , .IN2 ( n681 ) , .VSS ( VSS ) , .IN4 ( n685 ) ) ;
AO222X1 U533 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n374 ) , .IN2 ( n411 ) 
    , .IN1 ( n412 ) , .IN3 ( n412 ) , .IN4 ( n372 ) , .IN6 ( n372 ) , .IN5 ( n411 ) ) ;
OR2X1 U534 (.VDD ( VDD ) , .IN2 ( n375 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n376 ) ) ;
NAND3X0 U535 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n378 ) , .IN3 ( n376 ) 
    , .IN2 ( n1006 ) , .IN1 ( n377 ) ) ;
XNOR2X1 U536 (.VSS ( VSS ) , .IN1 ( n379 ) , .IN2 ( n378 ) , .Q ( n422 ) 
    , .VDD ( VDD ) ) ;
OR2X1 U537 (.VDD ( VDD ) , .IN2 ( n380 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n381 ) ) ;
NAND3X0 U538 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n383 ) , .IN3 ( n381 ) 
    , .IN2 ( n1006 ) , .IN1 ( n382 ) ) ;
XNOR2X1 U539 (.VSS ( VSS ) , .IN1 ( n384 ) , .IN2 ( n383 ) , .Q ( n451 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U540 (.QN ( n386 ) , .IN1 ( n385 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U541 (.S ( n386 ) , .IN2 ( op1_dividend[7] ) , .IN1 ( n154 ) 
    , .Q ( n425 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U542 (.IN2 ( n425 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n426 ) ) ;
XNOR2X1 U543 (.VSS ( VSS ) , .IN1 ( n388 ) , .IN2 ( n387 ) , .Q ( n430 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U544 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n432 ) , .IN2 ( n47 ) 
    , .IN1 ( n426 ) , .IN3 ( n426 ) , .IN4 ( n430 ) , .IN6 ( n430 ) , .IN5 ( n47 ) ) ;
INVX0 U545 (.ZN ( n431 ) , .VDD ( VDD ) , .INP ( n432 ) , .VSS ( VSS ) ) ;
OR2X1 U546 (.VDD ( VDD ) , .IN2 ( n389 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n391 ) ) ;
NAND3X0 U547 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n392 ) , .IN3 ( n390 ) 
    , .IN2 ( n391 ) , .IN1 ( n1006 ) ) ;
XOR2X1 U548 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n392 ) , .Q ( n436 ) 
    , .IN1 ( n393 ) ) ;
OAI222X1 U549 (.IN6 ( n436 ) , .IN1 ( n431 ) , .IN2 ( n67 ) , .IN5 ( n67 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n400 ) , .IN4 ( n436 ) , .IN3 ( n431 ) ) ;
NOR2X0 U550 (.QN ( n437 ) , .IN1 ( n670 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n400 ) ) ;
NAND3X0 U551 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n398 ) , .IN3 ( n396 ) 
    , .IN2 ( n1006 ) , .IN1 ( n397 ) ) ;
XNOR2X1 U552 (.VSS ( VSS ) , .IN1 ( n399 ) , .IN2 ( n398 ) , .Q ( n441 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U553 (.IN2 ( n441 ) , .IN3 ( n439 ) , .VSS ( VSS ) , .IN1 ( n437 ) 
    , .VDD ( VDD ) , .Q ( n442 ) ) ;
INVX0 U554 (.ZN ( n402 ) , .VDD ( VDD ) , .INP ( n401 ) , .VSS ( VSS ) ) ;
NAND3X0 U555 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n404 ) , .IN3 ( n402 ) 
    , .IN2 ( n1006 ) , .IN1 ( n403 ) ) ;
XNOR2X1 U556 (.VSS ( VSS ) , .IN1 ( n405 ) , .IN2 ( n404 ) , .Q ( n446 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U557 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n447 ) , .IN2 ( n446 ) 
    , .IN1 ( n442 ) , .IN3 ( n442 ) , .IN4 ( n73 ) , .IN6 ( n73 ) , .IN5 ( n446 ) ) ;
AO222X1 U558 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n452 ) , .IN2 ( n55 ) 
    , .IN1 ( n451 ) , .IN3 ( n451 ) , .IN4 ( n447 ) , .IN6 ( n447 ) , .IN5 ( n55 ) ) ;
OR2X1 U559 (.VDD ( VDD ) , .IN2 ( n406 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n408 ) ) ;
NAND3X0 U560 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n409 ) , .IN3 ( n407 ) 
    , .IN2 ( n1006 ) , .IN1 ( n408 ) ) ;
XNOR2X1 U561 (.VSS ( VSS ) , .IN1 ( n410 ) , .IN2 ( n409 ) , .Q ( n456 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U562 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n415 ) , .IN2 ( n456 ) 
    , .IN1 ( n452 ) , .IN3 ( n452 ) , .IN4 ( n75 ) , .IN6 ( n75 ) , .IN5 ( n456 ) ) ;
OR2X1 U563 (.VDD ( VDD ) , .IN2 ( n415 ) , .IN1 ( n57 ) , .VSS ( VSS ) 
    , .Q ( n419 ) ) ;
NOR2X0 U564 (.QN ( n414 ) , .IN1 ( n412 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n411 ) ) ;
OAI21X1 U566 (.IN1 ( n414 ) , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n459 ) 
    , .IN3 ( n413 ) , .IN2 ( n113 ) ) ;
OAI222X1 U567 (.IN6 ( n422 ) , .IN1 ( n57 ) , .IN2 ( n415 ) , .IN5 ( n415 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n458 ) , .IN4 ( n422 ) , .IN3 ( n57 ) ) ;
OR2X1 U568 (.VDD ( VDD ) , .IN2 ( n418 ) , .IN1 ( n459 ) , .VSS ( VSS ) 
    , .Q ( n417 ) ) ;
AO221X1 U569 (.IN5 ( n416 ) , .Q ( n1002 ) , .VSS ( VSS ) , .IN2 ( n459 ) 
    , .IN1 ( n418 ) , .IN3 ( n458 ) , .VDD ( VDD ) , .IN4 ( n417 ) ) ;
NAND3X0 U571 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n421 ) , .IN3 ( n115 ) 
    , .IN2 ( n419 ) , .IN1 ( n420 ) ) ;
XNOR2X1 U572 (.VSS ( VSS ) , .IN1 ( n422 ) , .IN2 ( n421 ) , .Q ( n465 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U573 (.IN2 ( n469 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n470 ) ) ;
XNOR2X1 U574 (.VSS ( VSS ) , .IN1 ( n425 ) , .IN2 ( n424 ) , .Q ( n474 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U575 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n476 ) , .IN2 ( n47 ) 
    , .IN1 ( n470 ) , .IN3 ( n470 ) , .IN4 ( n474 ) , .IN6 ( n474 ) , .IN5 ( n47 ) ) ;
INVX0 U576 (.ZN ( n475 ) , .VDD ( VDD ) , .INP ( n476 ) , .VSS ( VSS ) ) ;
OR2X1 U577 (.VDD ( VDD ) , .IN2 ( n426 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n428 ) ) ;
NAND3X0 U578 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n429 ) , .IN3 ( n115 ) 
    , .IN2 ( n427 ) , .IN1 ( n428 ) ) ;
XOR2X1 U579 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n429 ) , .Q ( n480 ) 
    , .IN1 ( n430 ) ) ;
OA222X1 U580 (.IN6 ( n480 ) , .Q ( n481 ) , .IN1 ( n475 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n475 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n480 ) ) ;
NAND3X0 U581 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n435 ) , .IN3 ( n115 ) 
    , .IN2 ( n433 ) , .IN1 ( n434 ) ) ;
XNOR2X1 U582 (.VSS ( VSS ) , .IN1 ( n436 ) , .IN2 ( n435 ) , .Q ( n485 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U583 (.IN6 ( n485 ) , .Q ( n486 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n481 ) , .IN3 ( n42 ) , .IN2 ( n481 ) , .VSS ( VSS ) , .IN4 ( n485 ) ) ;
INVX0 U584 (.ZN ( n438 ) , .VDD ( VDD ) , .INP ( n437 ) , .VSS ( VSS ) ) ;
NAND3X0 U585 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n440 ) , .IN3 ( n115 ) 
    , .IN2 ( n438 ) , .IN1 ( n439 ) ) ;
XNOR2X1 U586 (.VSS ( VSS ) , .IN1 ( n441 ) , .IN2 ( n440 ) , .Q ( n490 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U587 (.IN6 ( n490 ) , .Q ( n491 ) , .IN1 ( n73 ) , .VDD ( VDD ) 
    , .IN5 ( n486 ) , .IN3 ( n73 ) , .IN2 ( n486 ) , .VSS ( VSS ) , .IN4 ( n490 ) ) ;
OR2X1 U588 (.VDD ( VDD ) , .IN2 ( n442 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n443 ) ) ;
NAND3X0 U589 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n445 ) , .IN3 ( n115 ) 
    , .IN2 ( n443 ) , .IN1 ( n444 ) ) ;
XNOR2X1 U590 (.VSS ( VSS ) , .IN1 ( n446 ) , .IN2 ( n445 ) , .Q ( n495 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U591 (.IN6 ( n495 ) , .Q ( n496 ) , .IN1 ( n55 ) , .VDD ( VDD ) 
    , .IN5 ( n491 ) , .IN3 ( n55 ) , .IN2 ( n491 ) , .VSS ( VSS ) , .IN4 ( n495 ) ) ;
OR2X1 U592 (.VDD ( VDD ) , .IN2 ( n447 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n449 ) ) ;
NAND3X0 U593 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n450 ) , .IN3 ( n115 ) 
    , .IN2 ( n448 ) , .IN1 ( n449 ) ) ;
XNOR2X1 U594 (.VSS ( VSS ) , .IN1 ( n451 ) , .IN2 ( n450 ) , .Q ( n500 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U595 (.IN6 ( n500 ) , .Q ( n501 ) , .IN1 ( n75 ) , .VDD ( VDD ) 
    , .IN5 ( n496 ) , .IN3 ( n75 ) , .IN2 ( n496 ) , .VSS ( VSS ) , .IN4 ( n500 ) ) ;
OR2X1 U596 (.VDD ( VDD ) , .IN2 ( n452 ) , .IN1 ( n75 ) , .VSS ( VSS ) 
    , .Q ( n453 ) ) ;
NAND3X0 U597 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n455 ) , .IN3 ( n115 ) 
    , .IN2 ( n453 ) , .IN1 ( n454 ) ) ;
XNOR2X1 U598 (.VSS ( VSS ) , .IN1 ( n456 ) , .IN2 ( n455 ) , .Q ( n505 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U599 (.IN6 ( n505 ) , .Q ( n457 ) , .IN1 ( n57 ) , .VDD ( VDD ) 
    , .IN5 ( n501 ) , .IN3 ( n57 ) , .IN2 ( n501 ) , .VSS ( VSS ) , .IN4 ( n505 ) ) ;
OR2X1 U600 (.VDD ( VDD ) , .IN2 ( n457 ) , .IN1 ( n65 ) , .VSS ( VSS ) 
    , .Q ( n463 ) ) ;
OA222X1 U601 (.IN6 ( n457 ) , .Q ( n506 ) , .IN1 ( n65 ) , .VDD ( VDD ) 
    , .IN5 ( n465 ) , .IN3 ( n65 ) , .IN2 ( n465 ) , .VSS ( VSS ) , .IN4 ( n457 ) ) ;
XNOR2X1 U602 (.VSS ( VSS ) , .IN1 ( n458 ) , .IN2 ( n65 ) , .Q ( n461 ) 
    , .VDD ( VDD ) ) ;
AO21X1 U603 (.VDD ( VDD ) , .IN2 ( n460 ) , .IN1 ( n461 ) , .IN3 ( n459 ) 
    , .Q ( n507 ) , .VSS ( VSS ) ) ;
NAND3X0 U604 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n464 ) , .IN3 ( n997 ) 
    , .IN2 ( n462 ) , .IN1 ( n463 ) ) ;
XNOR2X1 U605 (.VSS ( VSS ) , .IN1 ( n465 ) , .IN2 ( n464 ) , .Q ( n517 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U606 (.QN ( n467 ) , .IN1 ( n466 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U607 (.S ( n467 ) , .IN2 ( op1_dividend[5] ) , .IN1 ( n159 ) 
    , .Q ( n522 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U608 (.IN2 ( n522 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n523 ) ) ;
XNOR2X1 U609 (.VSS ( VSS ) , .IN1 ( n469 ) , .IN2 ( n468 ) , .Q ( n527 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U610 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n529 ) , .IN2 ( n47 ) 
    , .IN1 ( n523 ) , .IN3 ( n523 ) , .IN4 ( n527 ) , .IN6 ( n527 ) , .IN5 ( n47 ) ) ;
INVX0 U611 (.ZN ( n528 ) , .VDD ( VDD ) , .INP ( n529 ) , .VSS ( VSS ) ) ;
OR2X1 U612 (.VDD ( VDD ) , .IN2 ( n470 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n472 ) ) ;
NAND3X0 U613 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n473 ) , .IN3 ( n997 ) 
    , .IN2 ( n471 ) , .IN1 ( n472 ) ) ;
XOR2X1 U614 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n473 ) , .Q ( n530 ) 
    , .IN1 ( n474 ) ) ;
OA222X1 U615 (.IN6 ( n530 ) , .Q ( n531 ) , .IN1 ( n528 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n528 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n530 ) ) ;
NAND3X0 U616 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n479 ) , .IN3 ( n997 ) 
    , .IN2 ( n477 ) , .IN1 ( n478 ) ) ;
XNOR2X1 U617 (.VSS ( VSS ) , .IN1 ( n480 ) , .IN2 ( n479 ) , .Q ( n535 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U618 (.IN6 ( n535 ) , .Q ( n536 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n531 ) , .IN3 ( n42 ) , .IN2 ( n531 ) , .VSS ( VSS ) , .IN4 ( n535 ) ) ;
OR2X1 U619 (.VDD ( VDD ) , .IN2 ( n481 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n483 ) ) ;
NAND3X0 U620 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n484 ) , .IN3 ( n997 ) 
    , .IN2 ( n482 ) , .IN1 ( n483 ) ) ;
XNOR2X1 U621 (.VSS ( VSS ) , .IN1 ( n485 ) , .IN2 ( n484 ) , .Q ( n540 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U622 (.IN6 ( n540 ) , .Q ( n541 ) , .IN1 ( n73 ) , .VDD ( VDD ) 
    , .IN5 ( n536 ) , .IN3 ( n73 ) , .IN2 ( n536 ) , .VSS ( VSS ) , .IN4 ( n540 ) ) ;
OR2X1 U623 (.VDD ( VDD ) , .IN2 ( n486 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n487 ) ) ;
NAND3X0 U624 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n489 ) , .IN3 ( n997 ) 
    , .IN2 ( n487 ) , .IN1 ( n488 ) ) ;
XNOR2X1 U625 (.VSS ( VSS ) , .IN1 ( n490 ) , .IN2 ( n489 ) , .Q ( n545 ) 
    , .VDD ( VDD ) ) ;
AO21X1 U441 (.VDD ( VDD ) , .IN2 ( n262 ) , .IN1 ( n85 ) , .IN3 ( n87 ) 
    , .Q ( n244 ) , .VSS ( VSS ) ) ;
INVX0 U442 (.ZN ( n246 ) , .VDD ( VDD ) , .INP ( n244 ) , .VSS ( VSS ) ) ;
AO222X1 U443 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n273 ) , .IN2 ( n246 ) 
    , .IN1 ( n841 ) , .IN3 ( n841 ) , .IN4 ( n260 ) , .IN6 ( n260 ) , .IN5 ( n246 ) ) ;
INVX0 U444 (.ZN ( n1026 ) , .VDD ( VDD ) , .INP ( n1027 ) , .VSS ( VSS ) ) ;
NAND3X0 U445 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n258 ) , .IN3 ( n1026 ) 
    , .IN2 ( n254 ) , .IN1 ( n256 ) ) ;
XOR2X1 U446 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n258 ) , .Q ( n281 ) 
    , .IN1 ( n260 ) ) ;
NOR2X0 U447 (.QN ( n264 ) , .IN1 ( n150 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n1027 ) ) ;
XNOR2X1 U448 (.VSS ( VSS ) , .IN1 ( n264 ) , .IN2 ( n262 ) , .Q ( n289 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U449 (.QN ( n268 ) , .IN1 ( n266 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U450 (.S ( n268 ) , .IN2 ( op1_dividend[12] ) , .IN1 ( n157 ) 
    , .Q ( n284 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U451 (.IN2 ( n655 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n284 ) 
    , .VDD ( VDD ) , .Q ( n285 ) ) ;
OA222X1 U452 (.IN6 ( n841 ) , .Q ( n277 ) , .IN1 ( n289 ) , .VDD ( VDD ) 
    , .IN5 ( n285 ) , .IN3 ( n289 ) , .IN2 ( n285 ) , .VSS ( VSS ) , .IN4 ( n841 ) ) ;
INVX0 U453 (.ZN ( n271 ) , .VDD ( VDD ) , .INP ( n277 ) , .VSS ( VSS ) ) ;
OA222X1 U454 (.IN6 ( n281 ) , .Q ( n290 ) , .IN1 ( n67 ) , .VDD ( VDD ) 
    , .IN5 ( n271 ) , .IN3 ( n67 ) , .IN2 ( n271 ) , .VSS ( VSS ) , .IN4 ( n281 ) ) ;
INVX0 U455 (.ZN ( n274 ) , .VDD ( VDD ) , .INP ( n290 ) , .VSS ( VSS ) ) ;
AO221X1 U456 (.IN5 ( n272 ) , .Q ( n291 ) , .VSS ( VSS ) , .IN2 ( n69 ) 
    , .IN1 ( n1026 ) , .IN3 ( n1026 ) , .VDD ( VDD ) , .IN4 ( n273 ) ) ;
AO222X1 U457 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n276 ) , .IN2 ( n274 ) 
    , .IN1 ( n670 ) , .IN3 ( n670 ) , .IN4 ( n291 ) , .IN6 ( n291 ) , .IN5 ( n274 ) ) ;
NOR2X0 U458 (.QN ( n1022 ) , .IN1 ( n276 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n275 ) ) ;
NAND3X0 U459 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n280 ) , .IN3 ( n278 ) 
    , .IN2 ( n1022 ) , .IN1 ( n279 ) ) ;
XNOR2X1 U460 (.VSS ( VSS ) , .IN1 ( n281 ) , .IN2 ( n280 ) , .Q ( n298 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U461 (.IN2 ( n302 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n303 ) ) ;
XNOR2X1 U462 (.VSS ( VSS ) , .IN1 ( n284 ) , .IN2 ( n283 ) , .Q ( n307 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U463 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n309 ) , .IN2 ( n47 ) 
    , .IN1 ( n303 ) , .IN3 ( n303 ) , .IN4 ( n307 ) , .IN6 ( n307 ) , .IN5 ( n47 ) ) ;
INVX0 U464 (.ZN ( n308 ) , .VDD ( VDD ) , .INP ( n309 ) , .VSS ( VSS ) ) ;
OR2X1 U465 (.VDD ( VDD ) , .IN2 ( n285 ) , .IN1 ( n841 ) , .VSS ( VSS ) 
    , .Q ( n287 ) ) ;
NAND3X0 U466 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n288 ) , .IN3 ( n286 ) 
    , .IN2 ( n287 ) , .IN1 ( n1022 ) ) ;
XOR2X1 U467 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n288 ) , .Q ( n310 ) 
    , .IN1 ( n289 ) ) ;
OA222X1 U468 (.IN6 ( n310 ) , .Q ( n294 ) , .IN1 ( n308 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n308 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n310 ) ) ;
OA222X1 U469 (.IN6 ( n298 ) , .Q ( n311 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n294 ) , .IN3 ( n42 ) , .IN2 ( n294 ) , .VSS ( VSS ) , .IN4 ( n298 ) ) ;
AO21X1 U470 (.VDD ( VDD ) , .IN2 ( n292 ) , .IN1 ( n1022 ) , .IN3 ( n291 ) 
    , .Q ( n312 ) , .VSS ( VSS ) ) ;
OR2X1 U471 (.VDD ( VDD ) , .IN2 ( n294 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n295 ) ) ;
NAND3X0 U472 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n297 ) , .IN3 ( n295 ) 
    , .IN2 ( n296 ) , .IN1 ( n1019 ) ) ;
XNOR2X1 U473 (.VSS ( VSS ) , .IN1 ( n298 ) , .IN2 ( n297 ) , .Q ( n320 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U474 (.QN ( n300 ) , .IN1 ( n299 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U475 (.S ( n300 ) , .IN2 ( op1_dividend[10] ) , .IN1 ( n158 ) 
    , .Q ( n323 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U476 (.IN2 ( n323 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n324 ) ) ;
XNOR2X1 U477 (.VSS ( VSS ) , .IN1 ( n302 ) , .IN2 ( n301 ) , .Q ( n328 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U478 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n330 ) , .IN2 ( n47 ) 
    , .IN1 ( n324 ) , .IN3 ( n324 ) , .IN4 ( n328 ) , .IN6 ( n328 ) , .IN5 ( n47 ) ) ;
INVX0 U479 (.ZN ( n329 ) , .VDD ( VDD ) , .INP ( n330 ) , .VSS ( VSS ) ) ;
OR2X1 U480 (.VDD ( VDD ) , .IN2 ( n303 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n305 ) ) ;
NAND3X0 U481 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n306 ) , .IN3 ( n304 ) 
    , .IN2 ( n305 ) , .IN1 ( n1019 ) ) ;
XOR2X1 U482 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n306 ) , .Q ( n331 ) 
    , .IN1 ( n307 ) ) ;
OA222X1 U483 (.IN6 ( n331 ) , .Q ( n333 ) , .IN1 ( n329 ) , .VDD ( VDD ) 
    , .IN5 ( n67 ) , .IN3 ( n329 ) , .IN2 ( n67 ) , .VSS ( VSS ) , .IN4 ( n331 ) ) ;
OA222X1 U484 (.IN6 ( n337 ) , .Q ( n316 ) , .IN1 ( n42 ) , .VDD ( VDD ) 
    , .IN5 ( n333 ) , .IN3 ( n42 ) , .IN2 ( n333 ) , .VSS ( VSS ) , .IN4 ( n337 ) ) ;
OAI222X1 U485 (.IN6 ( n316 ) , .IN1 ( n73 ) , .IN2 ( n320 ) , .IN5 ( n320 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n338 ) , .IN4 ( n316 ) , .IN3 ( n73 ) ) ;
AO21X1 U486 (.VDD ( VDD ) , .IN2 ( n313 ) , .IN1 ( n1019 ) , .IN3 ( n312 ) 
    , .Q ( n339 ) , .VSS ( VSS ) ) ;
AO222X1 U487 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n315 ) , .IN2 ( n338 ) 
    , .IN1 ( n344 ) , .IN3 ( n344 ) , .IN4 ( n339 ) , .IN6 ( n339 ) , .IN5 ( n338 ) ) ;
NOR2X0 U488 (.QN ( n1015 ) , .IN1 ( n315 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n314 ) ) ;
OR2X1 U489 (.VDD ( VDD ) , .IN2 ( n316 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n318 ) ) ;
NAND3X0 U490 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n319 ) , .IN3 ( n317 ) 
    , .IN2 ( n318 ) , .IN1 ( n1015 ) ) ;
XOR2X1 U491 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n319 ) , .Q ( n345 ) 
    , .IN1 ( n320 ) ) ;
AO21X1 U492 (.VDD ( VDD ) , .IN2 ( n353 ) , .IN1 ( n85 ) , .IN3 ( n87 ) 
    , .Q ( n355 ) , .VSS ( VSS ) ) ;
INVX0 U493 (.ZN ( n356 ) , .VDD ( VDD ) , .INP ( n355 ) , .VSS ( VSS ) ) ;
XNOR2X1 U494 (.VSS ( VSS ) , .IN1 ( n323 ) , .IN2 ( n322 ) , .Q ( n357 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U495 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n359 ) , .IN2 ( n47 ) 
    , .IN1 ( n356 ) , .IN3 ( n356 ) , .IN4 ( n357 ) , .IN6 ( n357 ) , .IN5 ( n47 ) ) ;
INVX0 U496 (.ZN ( n358 ) , .VDD ( VDD ) , .INP ( n359 ) , .VSS ( VSS ) ) ;
OR2X1 U497 (.VDD ( VDD ) , .IN2 ( n324 ) , .IN1 ( n47 ) , .VSS ( VSS ) 
    , .Q ( n326 ) ) ;
NAND3X0 U498 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n327 ) , .IN3 ( n325 ) 
    , .IN2 ( n326 ) , .IN1 ( n1015 ) ) ;
XOR2X1 U499 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n327 ) , .Q ( n363 ) 
    , .IN1 ( n328 ) ) ;
OAI222X1 U500 (.IN6 ( n363 ) , .IN1 ( n358 ) , .IN2 ( n67 ) , .IN5 ( n67 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n332 ) , .IN4 ( n363 ) , .IN3 ( n358 ) ) ;
NOR2X0 U501 (.QN ( n365 ) , .IN1 ( n670 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n332 ) ) ;
OA21X1 U502 (.IN2 ( n369 ) , .IN3 ( n367 ) , .VSS ( VSS ) , .IN1 ( n365 ) 
    , .VDD ( VDD ) , .Q ( n346 ) ) ;
OR2X1 U503 (.VDD ( VDD ) , .IN2 ( n333 ) , .IN1 ( n42 ) , .VSS ( VSS ) 
    , .Q ( n335 ) ) ;
NAND3X0 U504 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n336 ) , .IN3 ( n334 ) 
    , .IN2 ( n335 ) , .IN1 ( n1015 ) ) ;
XNOR2X1 U505 (.VSS ( VSS ) , .IN1 ( n337 ) , .IN2 ( n336 ) , .Q ( n350 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U506 (.IN6 ( n350 ) , .Q ( n342 ) , .IN1 ( n73 ) , .VDD ( VDD ) 
    , .IN5 ( n346 ) , .IN3 ( n73 ) , .IN2 ( n346 ) , .VSS ( VSS ) , .IN4 ( n350 ) ) ;
INVX0 U507 (.ZN ( n343 ) , .VDD ( VDD ) , .INP ( n342 ) , .VSS ( VSS ) ) ;
AOI222X1 U508 (.IN3 ( n344 ) , .IN1 ( n344 ) , .IN2 ( n343 ) , .VSS ( VSS ) 
    , .IN6 ( n345 ) , .VDD ( VDD ) , .QN ( n370 ) , .IN4 ( n345 ) , .IN5 ( n343 ) ) ;
INVX0 U509 (.ZN ( n1014 ) , .VDD ( VDD ) , .INP ( n1015 ) , .VSS ( VSS ) ) ;
OA222X1 U510 (.IN6 ( n371 ) , .Q ( n341 ) , .IN1 ( n370 ) , .VDD ( VDD ) 
    , .IN5 ( n75 ) , .IN3 ( n370 ) , .IN2 ( n75 ) , .VSS ( VSS ) , .IN4 ( n371 ) ) ;
OR2X1 U512 (.VDD ( VDD ) , .IN2 ( n346 ) , .IN1 ( n73 ) , .VSS ( VSS ) 
    , .Q ( n347 ) ) ;
NAND3X0 U513 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n349 ) , .IN3 ( n347 ) 
    , .IN2 ( n111 ) , .IN1 ( n348 ) ) ;
XNOR2X1 U514 (.VSS ( VSS ) , .IN1 ( n350 ) , .IN2 ( n349 ) , .Q ( n410 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U515 (.QN ( n352 ) , .IN1 ( n351 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U516 (.S ( n352 ) , .IN2 ( op1_dividend[8] ) , .IN1 ( n156 ) 
    , .Q ( n388 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U517 (.IN2 ( n388 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n389 ) ) ;
XOR2X1 U518 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n353 ) , .Q ( n393 ) 
    , .IN1 ( n354 ) ) ;
AO222X1 U519 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n395 ) , .IN2 ( n47 ) 
    , .IN1 ( n389 ) , .IN3 ( n389 ) , .IN4 ( n393 ) , .IN6 ( n393 ) , .IN5 ( n47 ) ) ;
INVX0 U520 (.ZN ( n394 ) , .VDD ( VDD ) , .INP ( n395 ) , .VSS ( VSS ) ) ;
OAI222X1 U521 (.IN6 ( n399 ) , .IN1 ( n394 ) , .IN2 ( n67 ) , .IN5 ( n67 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n364 ) , .IN4 ( n399 ) , .IN3 ( n394 ) ) ;
NOR2X0 U522 (.QN ( n401 ) , .IN1 ( n670 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n364 ) ) ;
NAND3X0 U523 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n362 ) , .IN3 ( n360 ) 
    , .IN2 ( n111 ) , .IN1 ( n361 ) ) ;
XNOR2X1 U524 (.VSS ( VSS ) , .IN1 ( n363 ) , .IN2 ( n362 ) , .Q ( n405 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U525 (.IN2 ( n405 ) , .IN3 ( n403 ) , .VSS ( VSS ) , .IN1 ( n401 ) 
    , .VDD ( VDD ) , .Q ( n380 ) ) ;
INVX0 U526 (.ZN ( n366 ) , .VDD ( VDD ) , .INP ( n365 ) , .VSS ( VSS ) ) ;
NAND3X0 U527 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n368 ) , .IN3 ( n366 ) 
    , .IN2 ( n367 ) , .IN1 ( n111 ) ) ;
XNOR2X1 U528 (.VSS ( VSS ) , .IN1 ( n369 ) , .IN2 ( n368 ) , .Q ( n384 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U529 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n406 ) , .IN2 ( n384 ) 
    , .IN1 ( n380 ) , .IN3 ( n380 ) , .IN4 ( n73 ) , .IN6 ( n73 ) , .IN5 ( n384 ) ) ;
AO222X1 U530 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n375 ) , .IN2 ( n55 ) 
    , .IN1 ( n410 ) , .IN3 ( n410 ) , .IN4 ( n406 ) , .IN6 ( n406 ) , .IN5 ( n55 ) ) ;
OAI222X1 U531 (.IN6 ( n375 ) , .IN1 ( n75 ) , .IN2 ( n379 ) , .IN5 ( n379 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n411 ) , .IN4 ( n375 ) , .IN3 ( n75 ) ) ;
INVX0 U532 (.ZN ( n372 ) , .VDD ( VDD ) , .INP ( n413 ) , .VSS ( VSS ) ) ;
MUX21X1 U355 (.S ( op2_divisor[3] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n670 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U356 (.S ( op2_divisor[14] ) , .IN2 ( op2_divisor[15] ) , .IN1 ( n152 ) 
    , .Q ( n954 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U357 (.QN ( n180 ) , .IN1 ( n208 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n206 ) ) ;
NOR2X0 U358 (.QN ( n170 ) , .IN1 ( n218 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n217 ) ) ;
NOR2X0 U359 (.QN ( n172 ) , .IN1 ( n216 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n215 ) ) ;
NOR2X0 U360 (.QN ( n176 ) , .IN1 ( n212 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n211 ) ) ;
NOR2X0 U361 (.QN ( n168 ) , .IN1 ( n220 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n219 ) ) ;
NOR2X0 U362 (.QN ( n178 ) , .IN1 ( n210 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n209 ) ) ;
NOR2X0 U363 (.QN ( n184 ) , .IN1 ( n203 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n202 ) ) ;
NOR2X0 U364 (.QN ( n174 ) , .IN1 ( n214 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n213 ) ) ;
NOR2X0 U365 (.QN ( n182 ) , .IN1 ( n205 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n204 ) ) ;
AND2X1 U366 (.IN1 ( n971 ) , .IN2 ( n226 ) , .Q ( n225 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO22X1 U368 (.IN1 ( n759 ) , .VSS ( VSS ) , .IN3 ( n761 ) , .VDD ( VDD ) 
    , .IN2 ( n694 ) , .Q ( n978 ) , .IN4 ( n693 ) ) ;
MUX21X1 U369 (.S ( op2_divisor[12] ) , .IN2 ( op2_divisor[15] ) , .IN1 ( n152 ) 
    , .Q ( n937 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U370 (.QN ( n231 ) , .IN1 ( per_we[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_we[0] ) ) ;
AND4X1 U372 (.IN1 ( per_addr[7] ) , .IN2 ( per_addr[3] ) , .IN3 ( per_en ) 
    , .IN4 ( n195 ) , .Q ( n197 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U376 (.QN ( n226 ) , .IN1 ( per_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n199 ) ) ;
INVX0 U377 (.ZN ( n200 ) , .VDD ( VDD ) , .INP ( n199 ) , .VSS ( VSS ) ) ;
NAND3X0 U378 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n201 ) , .IN3 ( n200 ) 
    , .IN2 ( n1048 ) , .IN1 ( per_addr[0] ) ) ;
NOR2X0 U379 (.QN ( n203 ) , .IN1 ( n163 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U380 (.IN1 ( remainder_13_ ) , .VSS ( VSS ) , .IN3 ( quotient[13] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n202 ) , .IN4 ( n225 ) ) ;
NOR2X0 U381 (.QN ( n205 ) , .IN1 ( n166 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U382 (.IN1 ( remainder_11_ ) , .VSS ( VSS ) , .IN3 ( quotient[11] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n204 ) , .IN4 ( n225 ) ) ;
NOR2X0 U383 (.QN ( n208 ) , .IN1 ( n158 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U384 (.IN1 ( remainder_10_ ) , .VSS ( VSS ) , .IN3 ( quotient[10] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n206 ) , .IN4 ( n225 ) ) ;
NOR2X0 U385 (.QN ( n210 ) , .IN1 ( n156 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U386 (.IN1 ( remainder_8_ ) , .VSS ( VSS ) , .IN3 ( quotient[8] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n209 ) , .IN4 ( n225 ) ) ;
NOR2X0 U387 (.QN ( n212 ) , .IN1 ( n167 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U388 (.IN1 ( remainder_6_ ) , .VSS ( VSS ) , .IN3 ( quotient[6] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n211 ) , .IN4 ( n225 ) ) ;
NOR2X0 U389 (.QN ( n214 ) , .IN1 ( n159 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U390 (.IN1 ( remainder_5_ ) , .VSS ( VSS ) , .IN3 ( quotient[5] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n213 ) , .IN4 ( n225 ) ) ;
NOR2X0 U391 (.QN ( n216 ) , .IN1 ( n155 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U392 (.IN1 ( remainder_4_ ) , .VSS ( VSS ) , .IN3 ( quotient[4] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n215 ) , .IN4 ( n225 ) ) ;
NOR2X0 U393 (.QN ( n218 ) , .IN1 ( n165 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U394 (.IN1 ( remainder_3_ ) , .VSS ( VSS ) , .IN3 ( quotient[3] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n217 ) , .IN4 ( n225 ) ) ;
NOR2X0 U395 (.QN ( n220 ) , .IN1 ( n160 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n223 ) ) ;
AO22X1 U396 (.IN1 ( remainder_1_ ) , .VSS ( VSS ) , .IN3 ( quotient[1] ) 
    , .VDD ( VDD ) , .IN2 ( n221 ) , .Q ( n219 ) , .IN4 ( n225 ) ) ;
AOI22X1 U397 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n221 ) , .IN2 ( n105 ) 
    , .IN3 ( remainder_0_ ) , .IN1 ( op2_divisor[0] ) , .QN ( n230 ) ) ;
NAND4X0 U399 (.IN1 ( per_addr[2] ) , .QN ( n227 ) , .IN2 ( div_by_zero ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n226 ) , .IN4 ( per_addr[1] ) ) ;
NAND4X0 U400 (.IN1 ( n230 ) , .QN ( per_dout[0] ) , .IN2 ( n229 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n228 ) , .IN4 ( n227 ) ) ;
MUX21X1 U403 (.S ( op2_divisor[1] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n841 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U404 (.S ( op2_divisor[5] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n344 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U405 (.S ( op2_divisor[7] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n412 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U406 (.S ( op2_divisor[9] ) , .IN2 ( op2_divisor[15] ) , .IN1 ( n152 ) 
    , .Q ( n912 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U407 (.S ( op2_divisor[11] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n567 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U409 (.S ( op2_divisor[13] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n760 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U410 (.QN ( n694 ) , .IN1 ( n46 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n760 ) ) ;
OR2X1 U411 (.VDD ( VDD ) , .IN2 ( n625 ) , .IN1 ( n567 ) , .VSS ( VSS ) 
    , .Q ( n511 ) ) ;
MUX21X1 U412 (.S ( op2_divisor[10] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n518 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U413 (.QN ( n508 ) , .IN1 ( n511 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n518 ) ) ;
INVX0 U414 (.ZN ( n460 ) , .VDD ( VDD ) , .INP ( n416 ) , .VSS ( VSS ) ) ;
MUX21X1 U415 (.S ( op2_divisor[8] ) , .IN2 ( n152 ) , .IN1 ( op2_divisor[15] ) 
    , .Q ( n418 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U416 (.QN ( n340 ) , .IN1 ( n412 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n373 ) ) ;
NOR2X0 U417 (.QN ( n293 ) , .IN1 ( n344 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n314 ) ) ;
NOR2X0 U418 (.QN ( n252 ) , .IN1 ( n670 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n275 ) ) ;
MUX21X1 U419 (.S ( op2_divisor[2] ) , .IN2 ( op2_divisor[15] ) , .IN1 ( n152 ) 
    , .Q ( n851 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U420 (.QN ( n1036 ) , .IN1 ( n841 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n238 ) ) ;
AND2X1 U421 (.IN1 ( n87 ) , .IN2 ( n1036 ) , .Q ( n234 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NAND3X0 U422 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n233 ) , .IN3 ( per_addr[1] ) 
    , .IN2 ( n1049 ) , .IN1 ( per_addr[2] ) ) ;
MUX21X1 U423 (.S ( n233 ) , .IN2 ( div_by_zero ) , .IN1 ( n234 ) , .Q ( n148 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U424 (.QN ( n655 ) , .IN1 ( op2_divisor[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n152 ) ) ;
NOR4X0 U425 (.VSS ( VSS ) , .IN2 ( op1_dividend[2] ) , .IN1 ( op1_dividend[3] ) 
    , .IN3 ( op1_dividend[1] ) , .VDD ( VDD ) , .IN4 ( op1_dividend[0] ) 
    , .QN ( n519 ) ) ;
AND2X1 U426 (.IN1 ( n155 ) , .IN2 ( n519 ) , .Q ( n466 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U427 (.QN ( n385 ) , .IN1 ( op1_dividend[6] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n423 ) ) ;
AND2X1 U428 (.IN1 ( n385 ) , .IN2 ( n154 ) , .Q ( n351 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U429 (.QN ( n299 ) , .IN1 ( op1_dividend[9] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n321 ) ) ;
NOR2X0 U430 (.QN ( n266 ) , .IN1 ( op1_dividend[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n282 ) ) ;
NOR2X0 U431 (.QN ( n236 ) , .IN1 ( op1_dividend[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n242 ) ) ;
NOR2X0 U432 (.QN ( n235 ) , .IN1 ( n236 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
MUX21X1 U433 (.S ( n235 ) , .IN2 ( op1_dividend[14] ) , .IN1 ( n153 ) 
    , .Q ( n240 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U434 (.IN2 ( n240 ) , .IN3 ( n654 ) , .VSS ( VSS ) , .IN1 ( n655 ) 
    , .VDD ( VDD ) , .Q ( n248 ) ) ;
NAND3X0 U435 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n1035 ) , .IN3 ( n153 ) 
    , .IN2 ( n236 ) , .IN1 ( n151 ) ) ;
AO21X1 U436 (.VDD ( VDD ) , .IN2 ( n1036 ) , .IN1 ( op2_divisor[0] ) 
    , .IN3 ( n1035 ) , .Q ( n250 ) , .VSS ( VSS ) ) ;
AO222X1 U437 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n239 ) , .IN2 ( n841 ) 
    , .IN1 ( n248 ) , .IN3 ( n248 ) , .IN4 ( n250 ) , .IN6 ( n250 ) , .IN5 ( n841 ) ) ;
NOR2X0 U438 (.QN ( n1040 ) , .IN1 ( n239 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n238 ) ) ;
AO21X1 U439 (.VDD ( VDD ) , .IN2 ( n1040 ) , .IN1 ( op2_divisor[0] ) 
    , .IN3 ( n240 ) , .Q ( n260 ) , .VSS ( VSS ) ) ;
NOR2X0 U155 (.QN ( n1048 ) , .IN1 ( IN0 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_addr[2] ) ) ;
INVX0 U161 (.ZN ( n1045 ) , .VDD ( VDD ) , .INP ( n231 ) , .VSS ( VSS ) ) ;
AO222X1 U163 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n974 ) , .IN2 ( n764 ) 
    , .IN1 ( n765 ) , .IN3 ( n765 ) , .IN4 ( n954 ) , .IN6 ( n954 ) , .IN5 ( n764 ) ) ;
MUX21X2 U164 (.S ( op2_divisor[15] ) , .IN2 ( n161 ) , .IN1 ( n151 ) 
    , .Q ( n1039 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U173 (.S ( op2_divisor[4] ) , .IN2 ( op2_divisor[15] ) , .IN1 ( n152 ) 
    , .Q ( n871 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U174 (.S ( op2_divisor[6] ) , .IN2 ( op2_divisor[15] ) , .IN1 ( n152 ) 
    , .Q ( n887 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
SDFFARX1 quotient_reg_2_ (.Q ( quotient[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[1] ) , .D ( n58 ) ) ;
SDFFARX1 quotient_reg_1_ (.Q ( quotient[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[0] ) , .D ( n56 ) ) ;
SDFFARX1 quotient_reg_0_ (.Q ( quotient[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_4 ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( op2_divisor[15] ) 
    , .D ( n54 ) ) ;
AOI21X1 U4 (.VDD ( VDD ) , .QN ( n1 ) , .IN1 ( n987 ) , .IN2 ( n988 ) 
    , .IN3 ( n992 ) , .VSS ( VSS ) ) ;
OA22X1 U5 (.IN2 ( n1 ) , .IN4 ( n109 ) , .VDD ( VDD ) , .IN1 ( n1043 ) 
    , .IN3 ( quotient[3] ) , .Q ( n72 ) , .VSS ( VSS ) ) ;
AOI21X1 U6 (.VDD ( VDD ) , .QN ( n2 ) , .IN1 ( n884 ) , .IN2 ( n885 ) 
    , .IN3 ( n892 ) , .VSS ( VSS ) ) ;
OA22X1 U7 (.IN2 ( n2 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_5_ ) , .Q ( n110 ) , .VSS ( VSS ) ) ;
AOI21X1 U8 (.VDD ( VDD ) , .QN ( n3 ) , .IN1 ( n995 ) , .IN2 ( n996 ) 
    , .IN3 ( n999 ) , .VSS ( VSS ) ) ;
OA22X1 U9 (.IN2 ( n3 ) , .IN4 ( n109 ) , .VDD ( VDD ) , .IN1 ( n1043 ) 
    , .IN3 ( quotient[5] ) , .Q ( n74 ) , .VSS ( VSS ) ) ;
AOI21X1 U10 (.VDD ( VDD ) , .QN ( n4 ) , .IN1 ( n901 ) , .IN2 ( n902 ) 
    , .IN3 ( n908 ) , .VSS ( VSS ) ) ;
OA22X1 U11 (.IN2 ( n4 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_7_ ) , .Q ( n112 ) , .VSS ( VSS ) ) ;
AOI21X1 U12 (.VDD ( VDD ) , .QN ( n5 ) , .IN1 ( n1003 ) , .IN2 ( n1004 ) 
    , .IN3 ( n1008 ) , .VSS ( VSS ) ) ;
OA22X1 U13 (.IN2 ( n5 ) , .IN4 ( n109 ) , .VDD ( VDD ) , .IN1 ( n1043 ) 
    , .IN3 ( quotient[7] ) , .Q ( n76 ) , .VSS ( VSS ) ) ;
AOI21X1 U14 (.VDD ( VDD ) , .QN ( n6 ) , .IN1 ( n917 ) , .IN2 ( n918 ) 
    , .IN3 ( n925 ) , .VSS ( VSS ) ) ;
OA22X1 U15 (.IN2 ( n6 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_9_ ) , .Q ( n114 ) , .VSS ( VSS ) ) ;
AOI21X1 U16 (.VDD ( VDD ) , .QN ( n7 ) , .IN1 ( n1012 ) , .IN2 ( n1013 ) 
    , .IN3 ( n1017 ) , .VSS ( VSS ) ) ;
OA22X1 U17 (.IN2 ( n7 ) , .IN4 ( n109 ) , .VDD ( VDD ) , .IN1 ( n1043 ) 
    , .IN3 ( quotient[9] ) , .Q ( n78 ) , .VSS ( VSS ) ) ;
AOI21X1 U18 (.VDD ( VDD ) , .QN ( n8 ) , .IN1 ( n934 ) , .IN2 ( n935 ) 
    , .IN3 ( n942 ) , .VSS ( VSS ) ) ;
OA22X1 U19 (.IN2 ( n8 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_11_ ) , .Q ( n116 ) , .VSS ( VSS ) ) ;
AOI22X1 U20 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n343 ) , .IN2 ( n55 ) 
    , .IN3 ( n344 ) , .IN1 ( n342 ) , .QN ( n9 ) ) ;
NAND2X0 U21 (.VDD ( VDD ) , .IN1 ( n9 ) , .VSS ( VSS ) , .IN2 ( n111 ) 
    , .QN ( n10 ) ) ;
XOR2X1 U22 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n345 ) , .Q ( n379 ) 
    , .IN1 ( n10 ) ) ;
AOI21X1 U23 (.VDD ( VDD ) , .QN ( n11 ) , .IN1 ( n1020 ) , .IN2 ( n1021 ) 
    , .IN3 ( n1024 ) , .VSS ( VSS ) ) ;
OA22X1 U24 (.IN2 ( n11 ) , .IN4 ( n109 ) , .VDD ( VDD ) , .IN1 ( n1043 ) 
    , .IN3 ( quotient[11] ) , .Q ( n80 ) , .VSS ( VSS ) ) ;
AOI21X1 U25 (.VDD ( VDD ) , .QN ( n12 ) , .IN1 ( n951 ) , .IN2 ( n952 ) 
    , .IN3 ( n964 ) , .VSS ( VSS ) ) ;
OA22X1 U26 (.IN2 ( n12 ) , .IN4 ( n967 ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .IN3 ( remainder_13_ ) , .Q ( n118 ) , .VSS ( VSS ) ) ;
NOR2X0 U27 (.QN ( n13 ) , .IN1 ( n344 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n338 ) ) ;
NOR2X0 U28 (.QN ( n14 ) , .IN1 ( n13 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n1014 ) ) ;
NOR2X0 U29 (.QN ( n371 ) , .IN1 ( n14 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n339 ) ) ;
AO222X1 U32 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n17 ) , .IN2 ( n107 ) 
    , .IN1 ( op1_dividend[7] ) , .IN3 ( quotient[7] ) , .IN4 ( n225 ) 
    , .IN6 ( n221 ) , .IN5 ( remainder_7_ ) ) ;
AO21X1 U33 (.VDD ( VDD ) , .IN2 ( n105 ) , .IN1 ( op2_divisor[7] ) 
    , .IN3 ( n17 ) , .Q ( per_dout[7] ) , .VSS ( VSS ) ) ;
NAND2X0 U34 (.VDD ( VDD ) , .IN1 ( n151 ) , .VSS ( VSS ) , .IN2 ( n282 ) 
    , .QN ( n18 ) ) ;
MUX21X1 U35 (.S ( n18 ) , .IN2 ( n166 ) , .IN1 ( op1_dividend[11] ) 
    , .Q ( n302 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA221X1 U36 (.IN2 ( n937 ) , .IN4 ( n691 ) , .VDD ( VDD ) , .Q ( n761 ) 
    , .IN5 ( n692 ) , .IN1 ( n983 ) , .IN3 ( n983 ) , .VSS ( VSS ) ) ;
AO222X1 U39 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n21 ) , .IN2 ( n107 ) 
    , .IN1 ( op1_dividend[14] ) , .IN3 ( quotient[14] ) , .IN4 ( n225 ) 
    , .IN6 ( n105 ) , .IN5 ( op2_divisor[14] ) ) ;
AO21X1 U40 (.VDD ( VDD ) , .IN2 ( n221 ) , .IN1 ( remainder_14_ ) , .IN3 ( n21 ) 
    , .Q ( per_dout[14] ) , .VSS ( VSS ) ) ;
AOI22X1 U41 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n69 ) , .IN2 ( n329 ) 
    , .IN3 ( n330 ) , .IN1 ( n67 ) , .QN ( n22 ) ) ;
NAND2X0 U42 (.VDD ( VDD ) , .IN1 ( n22 ) , .VSS ( VSS ) , .IN2 ( n1015 ) 
    , .QN ( n23 ) ) ;
XNOR2X1 U43 (.VSS ( VSS ) , .IN1 ( n331 ) , .IN2 ( n23 ) , .Q ( n369 ) 
    , .VDD ( VDD ) ) ;
NAND2X0 U44 (.VDD ( VDD ) , .IN1 ( n151 ) , .VSS ( VSS ) , .IN2 ( n242 ) 
    , .QN ( n24 ) ) ;
MUX21X1 U45 (.S ( n24 ) , .IN2 ( op1_dividend[13] ) , .IN1 ( n163 ) 
    , .Q ( n262 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U46 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n997 ) , .Q ( n998 ) 
    , .IN1 ( n1039 ) ) ;
AO222X1 U49 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n27 ) , .IN2 ( n107 ) 
    , .IN1 ( op1_dividend[2] ) , .IN3 ( quotient[2] ) , .IN4 ( n225 ) 
    , .IN6 ( n221 ) , .IN5 ( remainder_2_ ) ) ;
AO21X1 U50 (.VDD ( VDD ) , .IN2 ( n105 ) , .IN1 ( op2_divisor[2] ) 
    , .IN3 ( n27 ) , .Q ( per_dout[2] ) , .VSS ( VSS ) ) ;
NAND2X0 U51 (.VDD ( VDD ) , .IN1 ( n151 ) , .VSS ( VSS ) , .IN2 ( n423 ) 
    , .QN ( n28 ) ) ;
MUX21X1 U52 (.S ( n28 ) , .IN2 ( n167 ) , .IN1 ( op1_dividend[6] ) , .Q ( n469 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AOI22X1 U53 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n69 ) , .IN2 ( n308 ) 
    , .IN3 ( n309 ) , .IN1 ( n67 ) , .QN ( n29 ) ) ;
NAND2X0 U54 (.VDD ( VDD ) , .IN1 ( n29 ) , .VSS ( VSS ) , .IN2 ( n1019 ) 
    , .QN ( n30 ) ) ;
XNOR2X1 U55 (.VSS ( VSS ) , .IN1 ( n310 ) , .IN2 ( n30 ) , .Q ( n337 ) 
    , .VDD ( VDD ) ) ;
OA221X1 U56 (.IN2 ( n75 ) , .IN4 ( n370 ) , .VDD ( VDD ) , .Q ( n413 ) 
    , .IN5 ( n371 ) , .IN1 ( n1011 ) , .IN3 ( n1011 ) , .VSS ( VSS ) ) ;
AO221X1 U57 (.IN5 ( n250 ) , .Q ( n272 ) , .VSS ( VSS ) , .IN2 ( n841 ) 
    , .IN1 ( n1040 ) , .IN3 ( n1040 ) , .VDD ( VDD ) , .IN4 ( n248 ) ) ;
XNOR2X1 U58 (.VSS ( VSS ) , .IN1 ( n994 ) , .IN2 ( n1039 ) , .Q ( n996 ) 
    , .VDD ( VDD ) ) ;
AO222X1 U61 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n33 ) , .IN2 ( n107 ) 
    , .IN1 ( op1_dividend[9] ) , .IN3 ( quotient[9] ) , .IN4 ( n225 ) 
    , .IN6 ( n221 ) , .IN5 ( remainder_9_ ) ) ;
AO21X1 U62 (.VDD ( VDD ) , .IN2 ( n105 ) , .IN1 ( op2_divisor[9] ) 
    , .IN3 ( n33 ) , .Q ( per_dout[9] ) , .VSS ( VSS ) ) ;
NAND2X0 U63 (.VDD ( VDD ) , .IN1 ( n151 ) , .VSS ( VSS ) , .IN2 ( n321 ) 
    , .QN ( n34 ) ) ;
MUX21X1 U64 (.S ( n34 ) , .IN2 ( op1_dividend[9] ) , .IN1 ( n164 ) , .Q ( n353 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AOI22X1 U65 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n69 ) , .IN2 ( n528 ) 
    , .IN3 ( n529 ) , .IN1 ( n67 ) , .QN ( n35 ) ) ;
NAND2X0 U66 (.VDD ( VDD ) , .IN1 ( n35 ) , .VSS ( VSS ) , .IN2 ( n994 ) 
    , .QN ( n36 ) ) ;
XNOR2X1 U67 (.VSS ( VSS ) , .IN1 ( n530 ) , .IN2 ( n36 ) , .Q ( n591 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U68 (.QN ( n37 ) , .IN1 ( n73 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n311 ) ) ;
NOR2X0 U69 (.QN ( n38 ) , .IN1 ( n37 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n312 ) ) ;
OA221X1 U70 (.IN2 ( n73 ) , .IN4 ( n311 ) , .VDD ( VDD ) , .Q ( n1019 ) 
    , .IN5 ( n293 ) , .IN1 ( n38 ) , .IN3 ( n38 ) , .VSS ( VSS ) ) ;
NAND2X0 U71 (.VDD ( VDD ) , .IN1 ( n954 ) , .VSS ( VSS ) , .IN2 ( n764 ) 
    , .QN ( n39 ) ) ;
NAND2X0 U72 (.VDD ( VDD ) , .IN1 ( n39 ) , .VSS ( VSS ) , .IN2 ( n974 ) 
    , .QN ( n40 ) ) ;
NAND2X0 U73 (.VDD ( VDD ) , .IN1 ( n40 ) , .VSS ( VSS ) , .IN2 ( n765 ) 
    , .QN ( n962 ) ) ;
AO222X1 U76 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n43 ) , .IN2 ( n107 ) 
    , .IN1 ( op1_dividend[12] ) , .IN3 ( quotient[12] ) , .IN4 ( n225 ) 
    , .IN6 ( n221 ) , .IN5 ( test_so1 ) ) ;
AO21X1 U77 (.VDD ( VDD ) , .IN2 ( n105 ) , .IN1 ( op2_divisor[12] ) 
    , .IN3 ( n43 ) , .Q ( per_dout[12] ) , .VSS ( VSS ) ) ;
AOI22X1 U78 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n356 ) , .IN2 ( n53 ) 
    , .IN3 ( n841 ) , .IN1 ( n355 ) , .QN ( n44 ) ) ;
NAND2X0 U79 (.VDD ( VDD ) , .IN1 ( n44 ) , .VSS ( VSS ) , .IN2 ( n111 ) 
    , .QN ( n45 ) ) ;
XOR2X1 U80 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n357 ) , .Q ( n399 ) 
    , .IN1 ( n45 ) ) ;
INVX0 U84 (.ZN ( n49 ) , .VDD ( VDD ) , .INP ( n252 ) , .VSS ( VSS ) ) ;
OR2X1 U85 (.VDD ( VDD ) , .IN2 ( n273 ) , .IN1 ( n272 ) , .VSS ( VSS ) 
    , .Q ( n50 ) ) ;
AO221X1 U86 (.IN5 ( n49 ) , .Q ( n1027 ) , .VSS ( VSS ) , .IN2 ( n69 ) 
    , .IN1 ( n50 ) , .IN3 ( n273 ) , .VDD ( VDD ) , .IN4 ( n272 ) ) ;
OA22X1 U87 (.IN2 ( n201 ) , .IN4 ( n223 ) , .VDD ( VDD ) , .IN1 ( n152 ) 
    , .IN3 ( n161 ) , .Q ( n51 ) , .VSS ( VSS ) ) ;
AOI22X1 U88 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( test_so2 ) 
    , .IN2 ( quotient[15] ) , .IN3 ( n221 ) , .IN1 ( n225 ) , .QN ( n52 ) ) ;
NAND2X0 U89 (.VDD ( VDD ) , .IN1 ( n51 ) , .VSS ( VSS ) , .IN2 ( n52 ) 
    , .QN ( per_dout[15] ) ) ;
NAND2X0 U139 (.VDD ( VDD ) , .IN1 ( per_addr[0] ) , .VSS ( VSS ) , .IN2 ( n971 ) 
    , .QN ( n836 ) ) ;
NAND4X0 U146 (.IN1 ( n1046 ) , .QN ( n1047 ) , .IN2 ( per_addr[0] ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n1048 ) , .IN4 ( n1045 ) ) ;
NOR2X0 U150 (.QN ( n1049 ) , .IN1 ( per_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n837 ) ) ;
NOR2X0 U152 (.QN ( n971 ) , .IN1 ( per_addr[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_addr[1] ) ) ;
NOR2X0 U154 (.QN ( n1046 ) , .IN1 ( per_addr[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n198 ) ) ;
SDFFARX1 op1_dividend_reg_15_ (.QN ( n161 ) , .Q ( n151 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( op1_dividend[14] ) , .D ( n270 ) ) ;
SDFFARX1 op1_dividend_reg_14_ (.QN ( n153 ) , .Q ( op1_dividend[14] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) 
    , .SE ( scan_enable ) , .SI ( op1_dividend[13] ) , .D ( n267 ) ) ;
SDFFARX1 op1_dividend_reg_13_ (.QN ( n163 ) , .Q ( op1_dividend[13] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( IN2 ) 
    , .SE ( scan_enable ) , .SI ( op1_dividend[12] ) , .D ( n265 ) ) ;
SDFFARX1 op1_dividend_reg_12_ (.QN ( n157 ) , .Q ( op1_dividend[12] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[11] ) , .D ( n263 ) ) ;
SDFFARX1 op1_dividend_reg_11_ (.QN ( n166 ) , .Q ( op1_dividend[11] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[10] ) , .D ( n261 ) ) ;
SDFFARX1 op1_dividend_reg_10_ (.QN ( n158 ) , .Q ( op1_dividend[10] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[9] ) , .D ( n259 ) ) ;
SDFFARX1 op1_dividend_reg_9_ (.QN ( n164 ) , .Q ( op1_dividend[9] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[8] ) , .D ( n257 ) ) ;
SDFFARX1 op1_dividend_reg_8_ (.QN ( n156 ) , .Q ( op1_dividend[8] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[7] ) , .D ( n255 ) ) ;
SDFFARX1 op1_dividend_reg_7_ (.QN ( n154 ) , .Q ( op1_dividend[7] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[6] ) , .D ( n253 ) ) ;
SDFFARX1 op1_dividend_reg_6_ (.QN ( n167 ) , .Q ( op1_dividend[6] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[5] ) , .D ( n251 ) ) ;
SDFFARX1 op1_dividend_reg_5_ (.QN ( n159 ) , .Q ( op1_dividend[5] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[4] ) , .D ( n249 ) ) ;
SDFFARX1 op1_dividend_reg_4_ (.QN ( n155 ) , .Q ( op1_dividend[4] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[3] ) , .D ( n247 ) ) ;
SDFFARX1 op1_dividend_reg_3_ (.QN ( n165 ) , .Q ( op1_dividend[3] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[2] ) , .D ( n245 ) ) ;
SDFFARX1 op1_dividend_reg_2_ (.QN ( n162 ) , .Q ( op1_dividend[2] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[1] ) , .D ( n243 ) ) ;
SDFFARX1 op1_dividend_reg_1_ (.QN ( n160 ) , .Q ( op1_dividend[1] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( op1_dividend[0] ) , .D ( n241 ) ) ;
SDFFARX1 op2_divisor_reg_15_ (.QN ( n152 ) , .Q ( op2_divisor[15] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) 
    , .SE ( scan_enable ) , .SI ( op2_divisor[14] ) , .D ( n237 ) ) ;
SDFFARX1 op2_divisor_reg_0_ (.QN ( n150 ) , .Q ( op2_divisor[0] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) 
    , .SE ( IN6 ) , .SI ( n151 ) , .D ( n207 ) ) ;
SDFFARX1 div_by_zero_reg (.Q ( div_by_zero ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) , .SI ( test_si1 ) 
    , .D ( n148 ) ) ;
SDFFARX1 op2_divisor_reg_14_ (.Q ( op2_divisor[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( op2_divisor[13] ) , .D ( n146 ) ) ;
SDFFARX1 op2_divisor_reg_13_ (.Q ( op2_divisor[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( op2_divisor[12] ) , .D ( n144 ) ) ;
SDFFARX1 op2_divisor_reg_12_ (.Q ( op2_divisor[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( op2_divisor[11] ) , .D ( n142 ) ) ;
SDFFARX1 op2_divisor_reg_11_ (.Q ( op2_divisor[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[10] ) , .D ( n140 ) ) ;
SDFFARX1 op2_divisor_reg_10_ (.Q ( op2_divisor[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[9] ) , .D ( n138 ) ) ;
SDFFARX1 op2_divisor_reg_9_ (.Q ( op2_divisor[9] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[8] ) , .D ( n136 ) ) ;
SDFFARX1 op2_divisor_reg_8_ (.Q ( op2_divisor[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[7] ) , .D ( n134 ) ) ;
SDFFARX1 op2_divisor_reg_7_ (.Q ( op2_divisor[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[6] ) , .D ( n132 ) ) ;
SDFFARX1 op2_divisor_reg_6_ (.Q ( op2_divisor[6] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[5] ) , .D ( n130 ) ) ;
SDFFARX1 op2_divisor_reg_5_ (.Q ( op2_divisor[5] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[4] ) , .D ( n128 ) ) ;
SDFFARX1 op2_divisor_reg_4_ (.Q ( op2_divisor[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[3] ) , .D ( n126 ) ) ;
SDFFARX1 op2_divisor_reg_3_ (.Q ( op2_divisor[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[2] ) , .D ( n124 ) ) ;
SDFFARX1 op2_divisor_reg_2_ (.Q ( op2_divisor[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( op2_divisor[1] ) , .D ( n122 ) ) ;
SDFFARX1 op2_divisor_reg_1_ (.Q ( op2_divisor[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I11 ) , .RSTB ( puc_rst ) , .SE ( IN6 ) 
    , .SI ( op2_divisor[0] ) , .D ( n120 ) ) ;
SDFFARX1 remainder_reg_13_ (.Q ( remainder_13_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN4 ) , .SI ( test_si2 ) , .D ( n118 ) ) ;
SDFFARX1 remainder_reg_11_ (.Q ( remainder_11_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_10_ ) 
    , .D ( n116 ) ) ;
SDFFARX1 remainder_reg_9_ (.Q ( remainder_9_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_8_ ) 
    , .D ( n114 ) ) ;
SDFFARX1 remainder_reg_7_ (.Q ( remainder_7_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_6_ ) 
    , .D ( n112 ) ) ;
SDFFARX1 remainder_reg_5_ (.Q ( remainder_5_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_4_ ) 
    , .D ( n110 ) ) ;
SDFFARX1 remainder_reg_3_ (.Q ( remainder_3_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_2_ ) 
    , .D ( n108 ) ) ;
SDFFARX1 remainder_reg_1_ (.Q ( remainder_1_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( remainder_0_ ) 
    , .D ( n106 ) ) ;
SDFFARX1 remainder_reg_15_ (.Q ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN4 ) , .SI ( remainder_14_ ) 
    , .D ( n104 ) ) ;
SDFFARX1 remainder_reg_14_ (.Q ( remainder_14_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN4 ) , .SI ( remainder_13_ ) 
    , .D ( n102 ) ) ;
SDFFARX1 remainder_reg_12_ (.Q ( test_so1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN4 ) , .SI ( remainder_11_ ) 
    , .D ( n100 ) ) ;
SDFFARX1 remainder_reg_10_ (.Q ( remainder_10_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN4 ) , .SI ( remainder_9_ ) 
    , .D ( n98 ) ) ;
SDFFARX1 remainder_reg_8_ (.Q ( remainder_8_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_7_ ) 
    , .D ( n96 ) ) ;
SDFFARX1 remainder_reg_6_ (.Q ( remainder_6_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( remainder_5_ ) 
    , .D ( n94 ) ) ;
SDFFARX1 remainder_reg_4_ (.Q ( remainder_4_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( remainder_3_ ) 
    , .D ( n92 ) ) ;
SDFFARX1 remainder_reg_2_ (.Q ( remainder_2_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( remainder_1_ ) 
    , .D ( n90 ) ) ;
SDFFARX1 remainder_reg_0_ (.Q ( remainder_0_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[15] ) 
    , .D ( n88 ) ) ;
SDFFARX1 quotient_reg_15_ (.Q ( quotient[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_4 ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[14] ) 
    , .D ( n86 ) ) ;
SDFFARX1 quotient_reg_14_ (.Q ( quotient[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_4 ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[13] ) 
    , .D ( n84 ) ) ;
SDFFARX1 quotient_reg_13_ (.Q ( quotient[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_4 ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[12] ) 
    , .D ( n82 ) ) ;
SDFFARX1 quotient_reg_11_ (.Q ( quotient[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[10] ) 
    , .D ( n80 ) ) ;
SDFFARX1 quotient_reg_9_ (.Q ( quotient[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[8] ) , .D ( n78 ) ) ;
SDFFARX1 quotient_reg_7_ (.Q ( quotient[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_4 ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[6] ) 
    , .D ( n76 ) ) ;
SDFFARX1 quotient_reg_5_ (.Q ( quotient[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[4] ) , .D ( n74 ) ) ;
SDFFARX1 quotient_reg_3_ (.Q ( quotient[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[2] ) , .D ( n72 ) ) ;
SDFFARX1 op1_dividend_reg_0_ (.Q ( op1_dividend[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_cts_4 ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( div_by_zero ) , .D ( n70 ) ) ;
SDFFARX1 quotient_reg_12_ (.Q ( quotient[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[11] ) 
    , .D ( n68 ) ) ;
SDFFARX1 quotient_reg_10_ (.Q ( quotient[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[9] ) , .D ( n66 ) ) ;
SDFFARX1 quotient_reg_8_ (.Q ( quotient[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[7] ) , .D ( n64 ) ) ;
SDFFARX1 quotient_reg_6_ (.Q ( quotient[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN1 ) , .SE ( IN5 ) , .SI ( quotient[5] ) , .D ( n62 ) ) ;
SDFFARX1 quotient_reg_4_ (.Q ( quotient[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN3 ) , .SE ( IN5 ) , .SI ( quotient[3] ) , .D ( n60 ) ) ;
endmodule




module omsp_clock_gate_16 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_4 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_4 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X1 U3 (.IN1 ( clk_cts_4 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_17 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_18 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


OR2X1 U2 (.VDD ( VDD ) , .IN2 ( scan_enable ) , .IN1 ( enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_19 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_multiplier (mclk , per_en , puc_rst , scan_enable , 
    test_si2 , test_si1 , test_so2 , test_so1 , per_din , per_we , 
    per_addr , per_dout , VDD , VSS , IN0 , IN1 , IN2 , IN3 , IN4 , 
    IN5 , IN6 , IN7 , IN8 , IN9 , IN10 , IN11 , IN12 , mclk_cts_6 , 
    mclk_cts_7 , mclk_cts_8 , mclk_cts_0_1 );
input  mclk ;
input  per_en ;
input  puc_rst ;
input  scan_enable ;
input  test_si2 ;
input  test_si1 ;
output test_so2 ;
output test_so1 ;
input  [15:0] per_din ;
input  [1:0] per_we ;
input  [13:0] per_addr ;
output [15:0] per_dout ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  IN7 ;
input  IN8 ;
input  IN9 ;
input  IN10 ;
input  IN11 ;
input  IN12 ;
input  mclk_cts_6 ;
input  mclk_cts_7 ;
input  mclk_cts_8 ;
input  mclk_cts_0_1 ;

supply1 VDD ;
supply0 VSS ;

wire [15:0] op2 ;
wire [15:0] op1 ;
wire [15:0] reslo ;
wire [15:0] reshi ;


omsp_clock_gate_16 clock_gate_reshi (.clk ( mclk_cts_6 ) , 
    .enable ( reshi_en ) , .scan_enable ( IN10 ) , .gclk ( mclk_reshi ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .clk_cts_4 ( mclk_cts_0_1 ) ) ;


omsp_clock_gate_17 clock_gate_reslo (.clk ( mclk ) , .enable ( reslo_en ) , 
    .scan_enable ( scan_enable ) , .gclk ( mclk_reslo ) , .VDD ( VDD ) , 
    .VSS ( VSS ) , .clk_cts_2 ( mclk_cts_7 ) ) ;


omsp_clock_gate_18 clock_gate_op2 (.clk ( mclk ) , .enable ( reg_wr_8 ) , 
    .scan_enable ( IN10 ) , .gclk ( mclk_op2 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( mclk_cts_7 ) ) ;


omsp_clock_gate_19 clock_gate_op1 (.clk ( mclk ) , .enable ( op1_wr ) , 
    .scan_enable ( IN9 ) , .gclk ( mclk_op1 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( mclk_cts_8 ) ) ;

NAND2X0 U150 (.IN2 ( n188 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n189 ) 
    , .QN ( n201 ) ) ;
NAND2X0 U140 (.IN2 ( n299 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n367 ) 
    , .QN ( n281 ) ) ;
NAND2X0 U146 (.IN2 ( n294 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n295 ) 
    , .QN ( n319 ) ) ;
NAND2X0 U79 (.IN2 ( op2[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n30 ) 
    , .QN ( n98 ) ) ;
DELLN2X2 U1 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n30 ) , .INP ( n65 ) ) ;
NAND2X0 U78 (.IN2 ( n75 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op2[15] ) 
    , .QN ( n152 ) ) ;
INVX2 U31 (.ZN ( n39 ) , .VDD ( VDD ) , .INP ( n349 ) , .VSS ( VSS ) ) ;
NAND2X0 U142 (.IN2 ( n106 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n101 ) 
    , .QN ( n282 ) ) ;
NAND2X0 U141 (.IN2 ( n307 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n308 ) 
    , .QN ( n279 ) ) ;
NAND2X0 U138 (.IN2 ( n105 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op1[0] ) 
    , .QN ( n180 ) ) ;
NAND2X0 U136 (.IN2 ( n296 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n168 ) 
    , .QN ( n108 ) ) ;
NAND2X0 U155 (.IN2 ( n133 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n125 ) 
    , .QN ( n333 ) ) ;
NAND2X0 U153 (.IN2 ( n344 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n134 ) 
    , .QN ( n324 ) ) ;
NAND2X0 U159 (.IN2 ( n165 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n42 ) 
    , .QN ( n156 ) ) ;
NAND2X0 U135 (.IN2 ( n110 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n108 ) 
    , .QN ( n81 ) ) ;
NAND2X0 U152 (.IN2 ( n344 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n347 ) 
    , .QN ( n323 ) ) ;
NAND2X0 U158 (.IN2 ( n155 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n156 ) 
    , .QN ( n167 ) ) ;
NAND2X0 U157 (.IN2 ( n153 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n155 ) 
    , .QN ( n358 ) ) ;
NAND2X0 U133 (.IN2 ( n114 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n115 ) 
    , .QN ( n116 ) ) ;
NAND2X0 U137 (.IN2 ( n307 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n104 ) 
    , .QN ( n113 ) ) ;
NAND2X0 U134 (.IN2 ( n307 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n112 ) 
    , .QN ( n111 ) ) ;
NAND2X0 U144 (.IN2 ( n135 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n136 ) 
    , .QN ( n137 ) ) ;
NAND2X0 U143 (.IN2 ( n134 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op1[0] ) 
    , .QN ( n127 ) ) ;
NAND2X0 U151 (.IN2 ( op1[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n155 ) 
    , .QN ( n171 ) ) ;
NAND2X0 U149 (.IN2 ( n214 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n215 ) 
    , .QN ( n227 ) ) ;
NAND2X0 U156 (.IN2 ( n72 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op1[15] ) 
    , .QN ( n278 ) ) ;
NAND2X0 U148 (.IN2 ( n239 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n240 ) 
    , .QN ( n251 ) ) ;
NAND2X0 U147 (.IN2 ( n263 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n264 ) 
    , .QN ( n276 ) ) ;
NAND2X0 U139 (.IN2 ( n283 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n281 ) 
    , .QN ( n79 ) ) ;
NAND2X0 U145 (.IN2 ( n325 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n326 ) 
    , .QN ( n327 ) ) ;
NAND2X0 U154 (.IN2 ( n51 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n333 ) 
    , .QN ( n336 ) ) ;
NAND2X0 U131 (.IN2 ( per_addr[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n386 ) 
    , .QN ( n389 ) ) ;
NAND2X0 U80 (.IN2 ( n386 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( IN1 ) 
    , .QN ( n380 ) ) ;
NAND2X0 U130 (.IN2 ( n384 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n386 ) 
    , .QN ( n387 ) ) ;
INVX1 U2 (.INP ( IN8 ) , .ZN ( n36 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U521 (.QN ( n431 ) , .IN1 ( test_so1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n391 ) ) ;
NOR2X0 U522 (.QN ( n430 ) , .IN1 ( n67 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n391 ) ) ;
NOR2X0 U515 (.QN ( n429 ) , .IN1 ( n67 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n387 ) ) ;
NOR2X1 U517 (.QN ( n426 ) , .IN1 ( IN1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n389 ) ) ;
NOR2X0 U518 (.QN ( n428 ) , .IN1 ( test_so1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n387 ) ) ;
NOR2X1 U225 (.QN ( n312 ) , .IN1 ( n125 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n344 ) ) ;
NOR2X1 U513 (.QN ( n427 ) , .IN1 ( IN0 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n382 ) ) ;
NOR2X0 U192 (.QN ( n299 ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n100 ) ) ;
NOR2X1 U267 (.QN ( n366 ) , .IN1 ( n155 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n154 ) ) ;
NOR2X1 U189 (.QN ( n296 ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n99 ) ) ;
NOR2X1 U92 (.QN ( n359 ) , .IN1 ( n72 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n152 ) ) ;
INVX0 U44 (.ZN ( n42 ) , .VDD ( VDD ) , .INP ( n359 ) , .VSS ( VSS ) ) ;
INVX0 U42 (.ZN ( n40 ) , .VDD ( VDD ) , .INP ( n307 ) , .VSS ( VSS ) ) ;
INVX0 U51 (.ZN ( n52 ) , .VDD ( VDD ) , .INP ( n279 ) , .VSS ( VSS ) ) ;
INVX0 U48 (.ZN ( n49 ) , .VDD ( VDD ) , .INP ( n324 ) , .VSS ( VSS ) ) ;
INVX0 U45 (.ZN ( n46 ) , .VDD ( VDD ) , .INP ( n282 ) , .VSS ( VSS ) ) ;
INVX0 U54 (.ZN ( n55 ) , .VDD ( VDD ) , .INP ( n167 ) , .VSS ( VSS ) ) ;
INVX0 U53 (.ZN ( n54 ) , .VDD ( VDD ) , .INP ( n333 ) , .VSS ( VSS ) ) ;
INVX0 U52 (.ZN ( n53 ) , .VDD ( VDD ) , .INP ( n323 ) , .VSS ( VSS ) ) ;
INVX0 U55 (.ZN ( n56 ) , .VDD ( VDD ) , .INP ( n358 ) , .VSS ( VSS ) ) ;
INVX0 U50 (.ZN ( n51 ) , .VDD ( VDD ) , .INP ( n312 ) , .VSS ( VSS ) ) ;
INVX0 U49 (.ZN ( n50 ) , .VDD ( VDD ) , .INP ( n296 ) , .VSS ( VSS ) ) ;
INVX0 U47 (.ZN ( n48 ) , .VDD ( VDD ) , .INP ( n366 ) , .VSS ( VSS ) ) ;
INVX0 U46 (.ZN ( n47 ) , .VDD ( VDD ) , .INP ( n299 ) , .VSS ( VSS ) ) ;
INVX0 U43 (.ZN ( n41 ) , .VDD ( VDD ) , .INP ( n367 ) , .VSS ( VSS ) ) ;
NOR2X2 U94 (.QN ( n269 ) , .IN1 ( n383 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n97 ) ) ;
NOR2X1 U182 (.QN ( n434 ) , .IN1 ( n287 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n269 ) ) ;
NOR2X1 U81 (.QN ( n433 ) , .IN1 ( n287 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n373 ) ) ;
AO22X1 U554 (.IN1 ( op2[6] ) , .VSS ( VSS ) , .IN3 ( op1[6] ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( n422 ) , .IN4 ( n427 ) ) ;
AO22X1 U555 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[6] ) , .Q ( n421 ) , .IN4 ( intadd_0_SUM_5_ ) ) ;
AO22X1 U556 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_21_ ) , .Q ( n420 ) , .IN4 ( reshi[6] ) ) ;
OR4X1 U557 (.VSS ( VSS ) , .IN4 ( n420 ) , .IN2 ( n422 ) , .VDD ( VDD ) 
    , .Q ( per_dout[6] ) , .IN1 ( n432 ) , .IN3 ( n421 ) ) ;
AO22X1 U558 (.IN1 ( op1[8] ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n425 ) , .IN4 ( op2[8] ) ) ;
AO22X1 U559 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[8] ) , .Q ( n424 ) , .IN4 ( intadd_0_SUM_7_ ) ) ;
AO22X1 U560 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_23_ ) , .Q ( n423 ) , .IN4 ( reshi[8] ) ) ;
OR4X1 U561 (.VSS ( VSS ) , .IN4 ( n423 ) , .IN2 ( n425 ) , .VDD ( VDD ) 
    , .Q ( per_dout[8] ) , .IN1 ( n432 ) , .IN3 ( n424 ) ) ;
OA221X1 U3 (.IN2 ( n113 ) , .IN4 ( n112 ) , .VDD ( VDD ) , .Q ( n21 ) 
    , .IN5 ( n111 ) , .IN1 ( 1'b0 ), .IN3 ( n307 ) , .VSS ( VSS ) ) ;
NAND2X0 U30 (.VDD ( VDD ) , .IN1 ( n435 ) , .VSS ( VSS ) , .IN2 ( n434 ) 
    , .QN ( reslo_en ) ) ;
NOR2X0 U34 (.QN ( n207 ) , .IN1 ( n118 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n21 ) ) ;
INVX0 U38 (.ZN ( reg_wr_8 ) , .VDD ( VDD ) , .INP ( n76 ) , .VSS ( VSS ) ) ;
NAND2X0 U39 (.VDD ( VDD ) , .IN1 ( per_addr[3] ) , .VSS ( VSS ) , .IN2 ( n24 ) 
    , .QN ( n378 ) ) ;
NOR2X0 U40 (.QN ( n90 ) , .IN1 ( per_addr[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_addr[5] ) ) ;
AND4X1 U41 (.IN1 ( per_en ) , .IN2 ( per_addr[7] ) , .IN3 ( per_addr[4] ) 
    , .IN4 ( n90 ) , .Q ( n24 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U461 (.ZN ( intadd_4_A_1_ ) , .VDD ( VDD ) , .INP ( intadd_1_n1 ) 
    , .VSS ( VSS ) ) ;
AO22X1 U462 (.IN1 ( n55 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[14] ) , .Q ( n330 ) , .IN4 ( op1[12] ) ) ;
AO22X1 U463 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_11_ ) , .Q ( n329 ) , .IN4 ( op1[13] ) ) ;
NOR2X0 U464 (.QN ( n331 ) , .IN1 ( n330 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n329 ) ) ;
MUX21X1 U465 (.S ( n331 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n340 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO222X1 U466 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n337 ) , .IN2 ( n367 ) 
    , .IN1 ( n336 ) , .IN3 ( n363 ) , .IN4 ( n49 ) , .IN6 ( n53 ) , .IN5 ( op1[15] ) ) ;
MUX21X1 U467 (.S ( n337 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( n339 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U468 (.S ( n30 ) , .IN2 ( intadd_4_SUM_1_ ) , .IN1 ( n338 ) 
    , .Q ( intadd_0_B_19_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U469 (.ZN ( n352 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_9_ ) 
    , .VSS ( VSS ) ) ;
FADDX1 U470 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_4_A_0_ ) , .B ( n340 ) 
    , .CI ( n339 ) , .CO ( intadd_4_A_2_ ) , .S ( intadd_4_B_1_ ) ) ;
AO22X1 U471 (.IN1 ( n55 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[15] ) , .Q ( n342 ) , .IN4 ( op1[13] ) ) ;
AO22X1 U472 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_12_ ) , .Q ( n341 ) , .IN4 ( op1[14] ) ) ;
NOR2X0 U473 (.QN ( n343 ) , .IN1 ( n342 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n341 ) ) ;
MUX21X1 U474 (.S ( n343 ) , .IN2 ( n42 ) , .IN1 ( n359 ) , .Q ( n354 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U475 (.ZN ( n346 ) , .VDD ( VDD ) , .INP ( n344 ) , .VSS ( VSS ) ) ;
AO21X1 U476 (.VDD ( VDD ) , .IN2 ( n346 ) , .IN1 ( n347 ) , .IN3 ( n41 ) 
    , .Q ( n348 ) , .VSS ( VSS ) ) ;
MUX21X1 U477 (.S ( n348 ) , .IN2 ( n349 ) , .IN1 ( n39 ) , .Q ( n353 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U478 (.ZN ( intadd_4_B_2_ ) , .VDD ( VDD ) , .INP ( n351 ) , .VSS ( VSS ) ) ;
MUX21X1 U479 (.S ( n30 ) , .IN2 ( intadd_4_SUM_2_ ) , .IN1 ( n352 ) 
    , .Q ( intadd_0_B_20_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U480 (.ZN ( n361 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_10_ ) 
    , .VSS ( VSS ) ) ;
FADDX1 U481 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_4_A_0_ ) , .B ( n354 ) 
    , .CI ( n353 ) , .CO ( n355 ) , .S ( n351 ) ) ;
INVX0 U482 (.ZN ( intadd_4_A_3_ ) , .VDD ( VDD ) , .INP ( n355 ) , .VSS ( VSS ) ) ;
MUX21X1 U483 (.S ( n368 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( intadd_4_B_3_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U484 (.S ( n30 ) , .IN2 ( intadd_4_SUM_3_ ) , .IN1 ( n361 ) 
    , .Q ( intadd_0_B_21_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U485 (.ZN ( n369 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_11_ ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U486 (.S ( n30 ) , .IN2 ( n372 ) , .IN1 ( n369 ) , .Q ( intadd_0_B_22_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U487 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n370 ) , .IN3 ( n372 ) 
    , .IN2 ( n68 ) , .IN1 ( n30 ) ) ;
OAI21X1 U488 (.IN1 ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_0_B_23_ ) , .IN3 ( n370 ) , .IN2 ( intadd_1_SUM_12_ ) ) ;
OAI21X1 U489 (.IN1 ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_0_B_24_ ) , .IN3 ( n370 ) , .IN2 ( intadd_1_SUM_13_ ) ) ;
OAI21X1 U490 (.IN1 ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_0_B_25_ ) , .IN3 ( n370 ) , .IN2 ( intadd_1_SUM_14_ ) ) ;
OAI21X1 U491 (.IN1 ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_0_B_26_ ) , .IN3 ( n370 ) , .IN2 ( intadd_1_SUM_15_ ) ) ;
INVX0 U492 (.ZN ( n371 ) , .VDD ( VDD ) , .INP ( n370 ) , .VSS ( VSS ) ) ;
AO21X1 U493 (.VDD ( VDD ) , .IN2 ( n75 ) , .IN1 ( intadd_4_SUM_1_ ) 
    , .IN3 ( n371 ) , .Q ( intadd_0_B_27_ ) , .VSS ( VSS ) ) ;
AO21X1 U494 (.VDD ( VDD ) , .IN2 ( n75 ) , .IN1 ( intadd_4_SUM_2_ ) 
    , .IN3 ( n371 ) , .Q ( intadd_0_B_28_ ) , .VSS ( VSS ) ) ;
AO21X1 U495 (.VDD ( VDD ) , .IN2 ( n75 ) , .IN1 ( intadd_4_SUM_3_ ) 
    , .IN3 ( n371 ) , .Q ( intadd_0_B_29_ ) , .VSS ( VSS ) ) ;
OA21X1 U496 (.IN2 ( n68 ) , .IN3 ( n372 ) , .VSS ( VSS ) , .IN1 ( n75 ) 
    , .VDD ( VDD ) , .Q ( n375 ) ) ;
XOR3X1 U497 (.Q ( n407 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( intadd_0_n1 ) 
    , .IN1 ( n375 ) , .IN3 ( reshi[15] ) ) ;
AO22X1 U498 (.IN1 ( n407 ) , .VSS ( VSS ) , .IN3 ( n373 ) , .VDD ( VDD ) 
    , .IN2 ( n433 ) , .Q ( N46 ) , .IN4 ( per_din[15] ) ) ;
AND2X1 U500 (.IN1 ( IN2 ) , .IN2 ( op1_wr ) , .Q ( N55 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U501 (.IN1 ( IN1 ) , .IN2 ( op1_wr ) , .Q ( N56 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO222X1 U502 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n376 ) , .IN2 ( intadd_0_n1 ) 
    , .IN1 ( n375 ) , .IN3 ( n375 ) , .IN4 ( reshi[15] ) , .IN6 ( reshi[15] ) 
    , .IN5 ( intadd_0_n1 ) ) ;
AO222X1 U503 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n381 ) , .IN2 ( sumext_s_0_ ) 
    , .IN1 ( n72 ) , .IN3 ( n72 ) , .IN4 ( n376 ) , .IN6 ( n68 ) , .IN5 ( n407 ) ) ;
INVX0 U504 (.ZN ( n377 ) , .VDD ( VDD ) , .INP ( n435 ) , .VSS ( VSS ) ) ;
OA221X1 U505 (.IN2 ( n381 ) , .IN4 ( sumext_s_0_ ) , .VDD ( VDD ) , .Q ( n59 ) 
    , .IN5 ( n76 ) , .IN1 ( n435 ) , .IN3 ( n377 ) , .VSS ( VSS ) ) ;
AND2X1 U506 (.IN1 ( n68 ) , .IN2 ( n407 ) , .Q ( n397 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA221X1 U507 (.IN2 ( n397 ) , .IN4 ( test_so2 ) , .VDD ( VDD ) , .Q ( n61 ) 
    , .IN5 ( n76 ) , .IN1 ( n435 ) , .IN3 ( n377 ) , .VSS ( VSS ) ) ;
OR3X1 U509 (.IN2 ( per_we[0] ) , .VSS ( VSS ) , .IN3 ( n378 ) , .VDD ( VDD ) 
    , .Q ( n382 ) , .IN1 ( per_we[1] ) ) ;
NOR2X0 U510 (.QN ( n386 ) , .IN1 ( per_addr[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n382 ) ) ;
NOR2X0 U511 (.QN ( n396 ) , .IN1 ( per_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n380 ) ) ;
OA221X1 U512 (.IN2 ( n381 ) , .IN4 ( sumext_s_0_ ) , .VDD ( VDD ) , .Q ( n395 ) 
    , .IN5 ( n396 ) , .IN1 ( test_so1 ) , .IN3 ( n67 ) , .VSS ( VSS ) ) ;
INVX0 U514 (.ZN ( n384 ) , .VDD ( VDD ) , .INP ( n383 ) , .VSS ( VSS ) ) ;
AO22X1 U516 (.IN1 ( op1[0] ) , .VSS ( VSS ) , .IN3 ( n429 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n394 ) , .IN4 ( reslo[0] ) ) ;
AO22X1 U519 (.IN1 ( n426 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( op2[0] ) , .Q ( n393 ) , .IN4 ( n388 ) ) ;
OR2X1 U520 (.VDD ( VDD ) , .IN2 ( n389 ) , .IN1 ( per_addr[1] ) , .VSS ( VSS ) 
    , .Q ( n391 ) ) ;
AO22X1 U523 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_15_ ) , .Q ( n392 ) , .IN4 ( reshi[0] ) ) ;
OR4X1 U524 (.VSS ( VSS ) , .IN4 ( n392 ) , .IN2 ( n394 ) , .VDD ( VDD ) 
    , .Q ( per_dout[0] ) , .IN1 ( n395 ) , .IN3 ( n393 ) ) ;
OA221X1 U525 (.IN2 ( n397 ) , .IN4 ( test_so2 ) , .VDD ( VDD ) , .Q ( n432 ) 
    , .IN5 ( n396 ) , .IN1 ( test_so1 ) , .IN3 ( n67 ) , .VSS ( VSS ) ) ;
AO22X1 U526 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n400 ) , .IN4 ( op2[10] ) ) ;
AO22X1 U527 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[10] ) , .Q ( n399 ) , .IN4 ( intadd_0_SUM_9_ ) ) ;
AO22X1 U528 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_25_ ) , .Q ( n398 ) , .IN4 ( reshi[10] ) ) ;
OR4X1 U529 (.VSS ( VSS ) , .IN4 ( n398 ) , .IN2 ( n400 ) , .VDD ( VDD ) 
    , .Q ( per_dout[10] ) , .IN1 ( n432 ) , .IN3 ( n399 ) ) ;
AO22X1 U530 (.IN1 ( op1[11] ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n403 ) , .IN4 ( op2[11] ) ) ;
AO22X1 U531 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[11] ) , .Q ( n402 ) , .IN4 ( intadd_0_SUM_10_ ) ) ;
AO22X1 U532 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_26_ ) , .Q ( n401 ) , .IN4 ( reshi[11] ) ) ;
OR4X1 U533 (.VSS ( VSS ) , .IN4 ( n401 ) , .IN2 ( n403 ) , .VDD ( VDD ) 
    , .Q ( per_dout[11] ) , .IN1 ( n432 ) , .IN3 ( n402 ) ) ;
AO22X1 U534 (.IN1 ( op2[13] ) , .VSS ( VSS ) , .IN3 ( n427 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( n406 ) , .IN4 ( op1[13] ) ) ;
AO22X1 U535 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[13] ) , .Q ( n405 ) , .IN4 ( intadd_0_SUM_12_ ) ) ;
AO22X1 U536 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_28_ ) , .Q ( n404 ) , .IN4 ( reshi[13] ) ) ;
OR4X1 U537 (.VSS ( VSS ) , .IN4 ( n404 ) , .IN2 ( n406 ) , .VDD ( VDD ) 
    , .Q ( per_dout[13] ) , .IN1 ( n432 ) , .IN3 ( n405 ) ) ;
AO22X1 U538 (.IN1 ( op1[1] ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n410 ) , .IN4 ( op2[1] ) ) ;
AO22X1 U539 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[1] ) , .Q ( n409 ) , .IN4 ( intadd_0_SUM_0_ ) ) ;
AO22X1 U540 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_16_ ) , .Q ( n408 ) , .IN4 ( reshi[1] ) ) ;
OR4X1 U541 (.VSS ( VSS ) , .IN4 ( n408 ) , .IN2 ( n410 ) , .VDD ( VDD ) 
    , .Q ( per_dout[1] ) , .IN1 ( n432 ) , .IN3 ( n409 ) ) ;
AO22X1 U542 (.IN1 ( op1[3] ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n413 ) , .IN4 ( op2[3] ) ) ;
AO22X1 U543 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[3] ) , .Q ( n412 ) , .IN4 ( intadd_0_SUM_2_ ) ) ;
AO22X1 U544 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_18_ ) , .Q ( n411 ) , .IN4 ( reshi[3] ) ) ;
OR4X1 U545 (.VSS ( VSS ) , .IN4 ( n411 ) , .IN2 ( n413 ) , .VDD ( VDD ) 
    , .Q ( per_dout[3] ) , .IN1 ( n432 ) , .IN3 ( n412 ) ) ;
AO22X1 U546 (.IN1 ( op1[4] ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( n416 ) , .IN4 ( op2[4] ) ) ;
AO22X1 U547 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[4] ) , .Q ( n415 ) , .IN4 ( intadd_0_SUM_3_ ) ) ;
AO22X1 U548 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_19_ ) , .Q ( n414 ) , .IN4 ( reshi[4] ) ) ;
OR4X1 U549 (.VSS ( VSS ) , .IN4 ( n414 ) , .IN2 ( n416 ) , .VDD ( VDD ) 
    , .Q ( per_dout[4] ) , .IN1 ( n432 ) , .IN3 ( n415 ) ) ;
AO22X1 U550 (.IN1 ( op2[5] ) , .VSS ( VSS ) , .IN3 ( op1[5] ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( n419 ) , .IN4 ( n427 ) ) ;
AO22X1 U551 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( reslo[5] ) , .Q ( n418 ) , .IN4 ( intadd_0_SUM_4_ ) ) ;
AO22X1 U552 (.IN1 ( n431 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_0_SUM_20_ ) , .Q ( n417 ) , .IN4 ( reshi[5] ) ) ;
OR4X1 U553 (.VSS ( VSS ) , .IN4 ( n417 ) , .IN2 ( n419 ) , .VDD ( VDD ) 
    , .Q ( per_dout[5] ) , .IN1 ( n432 ) , .IN3 ( n418 ) ) ;
AO22X1 U368 (.IN1 ( op1[12] ) , .VSS ( VSS ) , .IN3 ( n296 ) , .VDD ( VDD ) 
    , .IN2 ( n46 ) , .Q ( n241 ) , .IN4 ( intadd_2_SUM_10_ ) ) ;
NOR2X0 U369 (.QN ( n243 ) , .IN1 ( n242 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n241 ) ) ;
MUX21X1 U370 (.S ( n243 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_9_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U371 (.S ( n30 ) , .IN2 ( intadd_1_SUM_9_ ) , .IN1 ( intadd_1_SUM_1_ ) 
    , .Q ( n244 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U372 (.ZN ( intadd_0_B_12_ ) , .VDD ( VDD ) , .INP ( n244 ) , .VSS ( VSS ) ) ;
AO22X1 U373 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( op1[11] ) , .VDD ( VDD ) 
    , .IN2 ( n54 ) , .Q ( n246 ) , .IN4 ( n312 ) ) ;
AO22X1 U374 (.IN1 ( intadd_2_SUM_8_ ) , .VSS ( VSS ) , .IN3 ( op1[9] ) 
    , .VDD ( VDD ) , .IN2 ( n49 ) , .Q ( n245 ) , .IN4 ( n53 ) ) ;
NOR2X0 U375 (.QN ( n247 ) , .IN1 ( n246 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n245 ) ) ;
MUX21X1 U376 (.S ( n247 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_7_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U377 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_5_ ) , .Q ( n249 ) , .IN4 ( op1[6] ) ) ;
AO22X1 U378 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( op1[7] ) , .Q ( n248 ) , .IN4 ( op1[8] ) ) ;
NOR2X0 U379 (.QN ( n250 ) , .IN1 ( n249 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n248 ) ) ;
MUX21X1 U380 (.S ( n250 ) , .IN2 ( n42 ) , .IN1 ( n359 ) , .Q ( n252 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U381 (.QN ( n264 ) , .IN1 ( n252 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n251 ) ) ;
AO21X1 U382 (.VDD ( VDD ) , .IN2 ( n251 ) , .IN1 ( n252 ) , .IN3 ( n264 ) 
    , .Q ( intadd_3_B_7_ ) , .VSS ( VSS ) ) ;
AO22X1 U383 (.IN1 ( op1[14] ) , .VSS ( VSS ) , .IN3 ( op1[12] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n254 ) , .IN4 ( n52 ) ) ;
AO22X1 U384 (.IN1 ( op1[13] ) , .VSS ( VSS ) , .IN3 ( n296 ) , .VDD ( VDD ) 
    , .IN2 ( n46 ) , .Q ( n253 ) , .IN4 ( intadd_2_SUM_11_ ) ) ;
NOR2X0 U385 (.QN ( n255 ) , .IN1 ( n254 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n253 ) ) ;
MUX21X1 U386 (.S ( n255 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_10_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U387 (.S ( n30 ) , .IN2 ( intadd_1_SUM_10_ ) , .IN1 ( intadd_1_SUM_2_ ) 
    , .Q ( n256 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U388 (.ZN ( intadd_0_B_13_ ) , .VDD ( VDD ) , .INP ( n256 ) , .VSS ( VSS ) ) ;
AO22X1 U389 (.IN1 ( op1[11] ) , .VSS ( VSS ) , .IN3 ( op1[12] ) , .VDD ( VDD ) 
    , .IN2 ( n54 ) , .Q ( n258 ) , .IN4 ( n312 ) ) ;
AO22X1 U390 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( n49 ) , .VDD ( VDD ) 
    , .IN2 ( n53 ) , .Q ( n257 ) , .IN4 ( intadd_2_SUM_9_ ) ) ;
NOR2X0 U391 (.QN ( n259 ) , .IN1 ( n258 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n257 ) ) ;
MUX21X1 U392 (.S ( n259 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_8_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U393 (.IN1 ( n55 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[9] ) , .Q ( n261 ) , .IN4 ( op1[7] ) ) ;
AO22X1 U394 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_6_ ) , .Q ( n260 ) , .IN4 ( op1[8] ) ) ;
NOR2X0 U395 (.QN ( n262 ) , .IN1 ( n261 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n260 ) ) ;
MUX21X1 U396 (.S ( n262 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n263 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI21X1 U397 (.IN1 ( n264 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_3_B_8_ ) , .IN3 ( n276 ) , .IN2 ( n263 ) ) ;
AO22X1 U398 (.IN1 ( op1[15] ) , .VSS ( VSS ) , .IN3 ( op1[13] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n266 ) , .IN4 ( n52 ) ) ;
AO22X1 U399 (.IN1 ( op1[14] ) , .VSS ( VSS ) , .IN3 ( n296 ) , .VDD ( VDD ) 
    , .IN2 ( n46 ) , .Q ( n265 ) , .IN4 ( intadd_2_SUM_12_ ) ) ;
NOR2X0 U400 (.QN ( n267 ) , .IN1 ( n266 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n265 ) ) ;
MUX21X1 U401 (.S ( n267 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_11_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U402 (.S ( n30 ) , .IN2 ( intadd_1_SUM_11_ ) , .IN1 ( intadd_1_SUM_3_ ) 
    , .Q ( n268 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U403 (.ZN ( intadd_0_B_14_ ) , .VDD ( VDD ) , .INP ( n268 ) , .VSS ( VSS ) ) ;
AO22X1 U404 (.IN1 ( op1[12] ) , .VSS ( VSS ) , .IN3 ( op1[13] ) , .VDD ( VDD ) 
    , .IN2 ( n54 ) , .Q ( n271 ) , .IN4 ( n312 ) ) ;
AO22X1 U405 (.IN1 ( op1[11] ) , .VSS ( VSS ) , .IN3 ( n49 ) , .VDD ( VDD ) 
    , .IN2 ( n53 ) , .Q ( n270 ) , .IN4 ( intadd_2_SUM_10_ ) ) ;
NOR2X0 U406 (.QN ( n272 ) , .IN1 ( n271 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n270 ) ) ;
MUX21X1 U407 (.S ( n272 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_9_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U408 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( n55 ) , .Q ( n274 ) , .IN4 ( op1[8] ) ) ;
AO22X1 U409 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_7_ ) , .Q ( n273 ) , .IN4 ( op1[9] ) ) ;
NOR2X0 U410 (.QN ( n275 ) , .IN1 ( n274 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n273 ) ) ;
MUX21X1 U411 (.S ( n275 ) , .IN2 ( n42 ) , .IN1 ( n359 ) , .Q ( n277 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U412 (.QN ( n295 ) , .IN1 ( n277 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n276 ) ) ;
AO21X1 U413 (.VDD ( VDD ) , .IN2 ( n276 ) , .IN1 ( n277 ) , .IN3 ( n295 ) 
    , .Q ( intadd_3_B_9_ ) , .VSS ( VSS ) ) ;
XOR2X1 U414 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( intadd_2_n1 ) , .Q ( n357 ) 
    , .IN1 ( n278 ) ) ;
OA22X1 U415 (.IN2 ( n50 ) , .IN4 ( n279 ) , .VDD ( VDD ) , .IN1 ( n357 ) 
    , .IN3 ( n69 ) , .Q ( n283 ) , .VSS ( VSS ) ) ;
NOR2X0 U416 (.QN ( n367 ) , .IN1 ( n72 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n70 ) ) ;
MUX21X1 U417 (.S ( n284 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_12_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U418 (.S ( n30 ) , .IN2 ( intadd_1_SUM_12_ ) , .IN1 ( intadd_1_SUM_4_ ) 
    , .Q ( n285 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U419 (.ZN ( intadd_0_B_15_ ) , .VDD ( VDD ) , .INP ( n285 ) , .VSS ( VSS ) ) ;
AO22X1 U420 (.IN1 ( op1[14] ) , .VSS ( VSS ) , .IN3 ( op1[13] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n289 ) , .IN4 ( n54 ) ) ;
AO22X1 U421 (.IN1 ( op1[12] ) , .VSS ( VSS ) , .IN3 ( n49 ) , .VDD ( VDD ) 
    , .IN2 ( n53 ) , .Q ( n288 ) , .IN4 ( intadd_2_SUM_11_ ) ) ;
NOR2X0 U422 (.QN ( n290 ) , .IN1 ( n289 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n288 ) ) ;
MUX21X1 U423 (.S ( n290 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_10_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U424 (.IN1 ( n55 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[11] ) , .Q ( n292 ) , .IN4 ( op1[9] ) ) ;
AO22X1 U425 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_8_ ) , .Q ( n291 ) , .IN4 ( op1[10] ) ) ;
NOR2X0 U426 (.QN ( n293 ) , .IN1 ( n292 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n291 ) ) ;
MUX21X1 U427 (.S ( n293 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n294 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI21X1 U428 (.IN1 ( n295 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_3_B_10_ ) , .IN3 ( n319 ) , .IN2 ( n294 ) ) ;
OA21X1 U429 (.IN2 ( intadd_2_n1 ) , .IN3 ( op1[15] ) , .VSS ( VSS ) 
    , .IN1 ( n367 ) , .VDD ( VDD ) , .Q ( n363 ) ) ;
AO22X1 U430 (.IN1 ( op1[15] ) , .VSS ( VSS ) , .IN3 ( n363 ) , .VDD ( VDD ) 
    , .IN2 ( n52 ) , .Q ( n298 ) , .IN4 ( n296 ) ) ;
AO221X1 U431 (.IN5 ( n298 ) , .Q ( n301 ) , .VSS ( VSS ) , .IN2 ( n46 ) 
    , .IN1 ( n367 ) , .IN3 ( n367 ) , .VDD ( VDD ) , .IN4 ( n299 ) ) ;
MUX21X1 U432 (.S ( n301 ) , .IN2 ( n307 ) , .IN1 ( n40 ) , .Q ( intadd_1_B_13_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U433 (.S ( n30 ) , .IN2 ( intadd_1_SUM_13_ ) , .IN1 ( intadd_1_SUM_5_ ) 
    , .Q ( n302 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U434 (.ZN ( intadd_0_B_16_ ) , .VDD ( VDD ) , .INP ( n302 ) , .VSS ( VSS ) ) ;
AO22X1 U435 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( n362 ) , .Q ( n304 ) , .IN4 ( op1[12] ) ) ;
AO22X1 U436 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_9_ ) , .Q ( n303 ) , .IN4 ( op1[11] ) ) ;
NOR2X0 U437 (.QN ( n305 ) , .IN1 ( n304 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n303 ) ) ;
MUX21X1 U438 (.S ( n305 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n310 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO222X1 U440 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n309 ) , .IN2 ( n308 ) 
    , .IN1 ( n367 ) , .IN3 ( n367 ) , .IN4 ( n307 ) , .IN6 ( n41 ) , .IN5 ( n40 ) ) ;
NOR2X0 U441 (.QN ( intadd_4_A_0_ ) , .IN1 ( n310 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n309 ) ) ;
AOI21X1 U442 (.VDD ( VDD ) , .QN ( n318 ) , .IN1 ( n310 ) , .IN2 ( n309 ) 
    , .IN3 ( intadd_4_A_0_ ) , .VSS ( VSS ) ) ;
AO22X1 U443 (.IN1 ( op1[15] ) , .VSS ( VSS ) , .IN3 ( op1[14] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n314 ) , .IN4 ( n54 ) ) ;
AO22X1 U444 (.IN1 ( op1[13] ) , .VSS ( VSS ) , .IN3 ( n49 ) , .VDD ( VDD ) 
    , .IN2 ( n53 ) , .Q ( n313 ) , .IN4 ( intadd_2_SUM_12_ ) ) ;
NOR2X0 U445 (.QN ( n315 ) , .IN1 ( n314 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n313 ) ) ;
MUX21X1 U446 (.S ( n315 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( n317 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U447 (.S ( n30 ) , .IN2 ( intadd_1_SUM_14_ ) , .IN1 ( intadd_1_SUM_6_ ) 
    , .Q ( n316 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U448 (.ZN ( intadd_0_B_17_ ) , .VDD ( VDD ) , .INP ( n316 ) , .VSS ( VSS ) ) ;
FADDX1 U449 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( n319 ) , .B ( n318 ) 
    , .CI ( n317 ) , .CO ( intadd_1_A_15_ ) , .S ( intadd_1_B_14_ ) ) ;
AO22X1 U450 (.IN1 ( n55 ) , .VSS ( VSS ) , .IN3 ( op1[11] ) , .VDD ( VDD ) 
    , .IN2 ( op1[13] ) , .Q ( n321 ) , .IN4 ( n362 ) ) ;
AO22X1 U451 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n366 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_10_ ) , .Q ( n320 ) , .IN4 ( op1[12] ) ) ;
NOR2X0 U452 (.QN ( n322 ) , .IN1 ( n321 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n320 ) ) ;
MUX21X1 U453 (.S ( n322 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( intadd_4_B_0_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA22X1 U454 (.IN2 ( n333 ) , .IN4 ( n323 ) , .VDD ( VDD ) , .IN1 ( n70 ) 
    , .IN3 ( n69 ) , .Q ( n326 ) , .VSS ( VSS ) ) ;
OA22X1 U455 (.IN2 ( n51 ) , .IN4 ( n324 ) , .VDD ( VDD ) , .IN1 ( n41 ) 
    , .IN3 ( n357 ) , .Q ( n325 ) , .VSS ( VSS ) ) ;
MUX21X1 U456 (.S ( n327 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_4_CI ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U457 (.ZN ( intadd_1_B_15_ ) , .VDD ( VDD ) , .INP ( intadd_4_SUM_0_ ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U458 (.S ( n30 ) , .IN2 ( intadd_1_SUM_15_ ) , .IN1 ( intadd_1_SUM_7_ ) 
    , .Q ( n328 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U459 (.ZN ( intadd_0_B_18_ ) , .VDD ( VDD ) , .INP ( n328 ) , .VSS ( VSS ) ) ;
INVX0 U460 (.ZN ( n338 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_8_ ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U275 (.QN ( intadd_0_B_6_ ) , .IN1 ( intadd_1_SUM_3_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n75 ) ) ;
AO22X1 U276 (.IN1 ( op1[4] ) , .VSS ( VSS ) , .IN3 ( op1[5] ) , .VDD ( VDD ) 
    , .IN2 ( n54 ) , .Q ( n163 ) , .IN4 ( n312 ) ) ;
AO22X1 U277 (.IN1 ( op1[3] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_2_ ) 
    , .VDD ( VDD ) , .IN2 ( n53 ) , .Q ( n162 ) , .IN4 ( n49 ) ) ;
NOR2X0 U278 (.QN ( n164 ) , .IN1 ( n163 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n162 ) ) ;
MUX21X1 U279 (.S ( n164 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_1_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND4X1 U280 (.IN1 ( n42 ) , .IN2 ( n349 ) , .IN3 ( n166 ) , .IN4 ( n165 ) 
    , .Q ( n362 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U281 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[1] ) , .Q ( n170 ) , .IN4 ( op1[0] ) ) ;
AO22X1 U283 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( n168 ) , .Q ( n169 ) , .IN4 ( op1[2] ) ) ;
NOR2X0 U284 (.QN ( n174 ) , .IN1 ( n170 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n169 ) ) ;
NOR2X0 U285 (.QN ( n175 ) , .IN1 ( n174 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n42 ) ) ;
NAND3X0 U286 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n173 ) , .IN3 ( n171 ) 
    , .IN2 ( n359 ) , .IN1 ( n172 ) ) ;
NOR2X0 U287 (.QN ( n189 ) , .IN1 ( n175 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n173 ) ) ;
OA221X1 U288 (.IN2 ( n174 ) , .IN4 ( n42 ) , .VDD ( VDD ) , .Q ( n176 ) 
    , .IN5 ( n173 ) , .IN1 ( n175 ) , .IN3 ( n175 ) , .VSS ( VSS ) ) ;
OR2X1 U289 (.VDD ( VDD ) , .IN2 ( n176 ) , .IN1 ( n189 ) , .VSS ( VSS ) 
    , .Q ( intadd_3_B_1_ ) ) ;
AO22X1 U290 (.IN1 ( op1[8] ) , .VSS ( VSS ) , .IN3 ( op1[6] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n178 ) , .IN4 ( n52 ) ) ;
AO22X1 U291 (.IN1 ( op1[7] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_5_ ) 
    , .VDD ( VDD ) , .IN2 ( n46 ) , .Q ( n177 ) , .IN4 ( n296 ) ) ;
NOR2X0 U292 (.QN ( n179 ) , .IN1 ( n178 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n177 ) ) ;
MUX21X1 U293 (.S ( n179 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_4_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U294 (.S ( n30 ) , .IN2 ( intadd_1_SUM_4_ ) , .IN1 ( n180 ) 
    , .Q ( n181 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U295 (.ZN ( intadd_0_B_7_ ) , .VDD ( VDD ) , .INP ( n181 ) , .VSS ( VSS ) ) ;
AO22X1 U296 (.IN1 ( op1[6] ) , .VSS ( VSS ) , .IN3 ( op1[5] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n183 ) , .IN4 ( n54 ) ) ;
AO22X1 U297 (.IN1 ( intadd_2_SUM_3_ ) , .VSS ( VSS ) , .IN3 ( op1[4] ) 
    , .VDD ( VDD ) , .IN2 ( n49 ) , .Q ( n182 ) , .IN4 ( n53 ) ) ;
NOR2X0 U298 (.QN ( n184 ) , .IN1 ( n183 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n182 ) ) ;
MUX21X1 U299 (.S ( n184 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_2_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U300 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[2] ) , .Q ( n186 ) , .IN4 ( op1[1] ) ) ;
AO22X1 U301 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_0_ ) , .Q ( n185 ) , .IN4 ( op1[3] ) ) ;
NOR2X0 U302 (.QN ( n187 ) , .IN1 ( n186 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n185 ) ) ;
MUX21X1 U303 (.S ( n187 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n188 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI21X1 U304 (.IN1 ( n189 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_3_B_2_ ) , .IN3 ( n201 ) , .IN2 ( n188 ) ) ;
AO22X1 U305 (.IN1 ( op1[9] ) , .VSS ( VSS ) , .IN3 ( op1[7] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n191 ) , .IN4 ( n52 ) ) ;
AO22X1 U306 (.IN1 ( op1[8] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_6_ ) 
    , .VDD ( VDD ) , .IN2 ( n46 ) , .Q ( n190 ) , .IN4 ( n296 ) ) ;
NOR2X0 U307 (.QN ( n192 ) , .IN1 ( n191 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n190 ) ) ;
MUX21X1 U308 (.S ( n192 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_5_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U309 (.ZN ( n193 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_5_ ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U310 (.S ( n30 ) , .IN2 ( n193 ) , .IN1 ( n194 ) , .Q ( intadd_0_B_8_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U311 (.IN1 ( op1[7] ) , .VSS ( VSS ) , .IN3 ( op1[6] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n196 ) , .IN4 ( n54 ) ) ;
AO22X1 U312 (.IN1 ( op1[5] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_4_ ) 
    , .VDD ( VDD ) , .IN2 ( n53 ) , .Q ( n195 ) , .IN4 ( n49 ) ) ;
NOR2X0 U313 (.QN ( n197 ) , .IN1 ( n196 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n195 ) ) ;
MUX21X1 U314 (.S ( n197 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_3_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U315 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[3] ) , .Q ( n199 ) , .IN4 ( op1[2] ) ) ;
AO22X1 U316 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_1_ ) , .Q ( n198 ) , .IN4 ( op1[4] ) ) ;
NOR2X0 U317 (.QN ( n200 ) , .IN1 ( n199 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n198 ) ) ;
MUX21X1 U318 (.S ( n200 ) , .IN2 ( n42 ) , .IN1 ( n359 ) , .Q ( n202 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U319 (.QN ( n215 ) , .IN1 ( n202 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n201 ) ) ;
AO21X1 U320 (.VDD ( VDD ) , .IN2 ( n201 ) , .IN1 ( n202 ) , .IN3 ( n215 ) 
    , .Q ( intadd_3_B_3_ ) , .VSS ( VSS ) ) ;
AO22X1 U321 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( op1[8] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n204 ) , .IN4 ( n52 ) ) ;
AO22X1 U322 (.IN1 ( op1[9] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_7_ ) 
    , .VDD ( VDD ) , .IN2 ( n46 ) , .Q ( n203 ) , .IN4 ( n296 ) ) ;
NOR2X0 U323 (.QN ( n205 ) , .IN1 ( n204 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n203 ) ) ;
MUX21X1 U324 (.S ( n205 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_6_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U325 (.ZN ( n206 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_6_ ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U326 (.S ( n30 ) , .IN2 ( n206 ) , .IN1 ( n207 ) , .Q ( intadd_0_B_9_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U327 (.IN1 ( op1[8] ) , .VSS ( VSS ) , .IN3 ( op1[7] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n209 ) , .IN4 ( n54 ) ) ;
AO22X1 U328 (.IN1 ( intadd_2_SUM_5_ ) , .VSS ( VSS ) , .IN3 ( op1[6] ) 
    , .VDD ( VDD ) , .IN2 ( n49 ) , .Q ( n208 ) , .IN4 ( n53 ) ) ;
NOR2X0 U329 (.QN ( n210 ) , .IN1 ( n209 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n208 ) ) ;
MUX21X1 U330 (.S ( n210 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_4_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U331 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[4] ) , .Q ( n212 ) , .IN4 ( op1[3] ) ) ;
AO22X1 U332 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_2_ ) , .Q ( n211 ) , .IN4 ( op1[5] ) ) ;
NOR2X0 U333 (.QN ( n213 ) , .IN1 ( n212 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n211 ) ) ;
MUX21X1 U334 (.S ( n213 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n214 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI21X1 U335 (.IN1 ( n215 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_3_B_4_ ) , .IN3 ( n227 ) , .IN2 ( n214 ) ) ;
AO22X1 U336 (.IN1 ( op1[11] ) , .VSS ( VSS ) , .IN3 ( op1[9] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n217 ) , .IN4 ( n52 ) ) ;
AO22X1 U337 (.IN1 ( intadd_2_SUM_8_ ) , .VSS ( VSS ) , .IN3 ( op1[10] ) 
    , .VDD ( VDD ) , .IN2 ( n296 ) , .Q ( n216 ) , .IN4 ( n46 ) ) ;
NOR2X0 U338 (.QN ( n218 ) , .IN1 ( n217 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n216 ) ) ;
MUX21X1 U339 (.S ( n218 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_7_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U340 (.ZN ( n219 ) , .VDD ( VDD ) , .INP ( intadd_1_SUM_7_ ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U341 (.S ( n30 ) , .IN2 ( n219 ) , .IN1 ( n220 ) , .Q ( intadd_0_B_10_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U342 (.IN1 ( op1[9] ) , .VSS ( VSS ) , .IN3 ( op1[8] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n222 ) , .IN4 ( n54 ) ) ;
AO22X1 U343 (.IN1 ( op1[7] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_6_ ) 
    , .VDD ( VDD ) , .IN2 ( n53 ) , .Q ( n221 ) , .IN4 ( n49 ) ) ;
NOR2X0 U344 (.QN ( n223 ) , .IN1 ( n222 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n221 ) ) ;
MUX21X1 U345 (.S ( n223 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_5_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U346 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[5] ) , .Q ( n225 ) , .IN4 ( op1[4] ) ) ;
AO22X1 U347 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_3_ ) , .Q ( n224 ) , .IN4 ( op1[6] ) ) ;
NOR2X0 U348 (.QN ( n226 ) , .IN1 ( n225 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n224 ) ) ;
MUX21X1 U349 (.S ( n226 ) , .IN2 ( n42 ) , .IN1 ( n359 ) , .Q ( n228 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U350 (.QN ( n240 ) , .IN1 ( n228 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n227 ) ) ;
AO21X1 U351 (.VDD ( VDD ) , .IN2 ( n227 ) , .IN1 ( n228 ) , .IN3 ( n240 ) 
    , .Q ( intadd_3_B_5_ ) , .VSS ( VSS ) ) ;
AO22X1 U352 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( op1[12] ) , .VDD ( VDD ) 
    , .IN2 ( n52 ) , .Q ( n230 ) , .IN4 ( n299 ) ) ;
AO22X1 U353 (.IN1 ( op1[11] ) , .VSS ( VSS ) , .IN3 ( n296 ) , .VDD ( VDD ) 
    , .IN2 ( n46 ) , .Q ( n229 ) , .IN4 ( intadd_2_SUM_9_ ) ) ;
NOR2X0 U354 (.QN ( n231 ) , .IN1 ( n230 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n229 ) ) ;
MUX21X1 U355 (.S ( n231 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_8_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U356 (.S ( n30 ) , .IN2 ( intadd_1_SUM_8_ ) , .IN1 ( intadd_1_SUM_0_ ) 
    , .Q ( n232 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U357 (.ZN ( intadd_0_B_11_ ) , .VDD ( VDD ) , .INP ( n232 ) , .VSS ( VSS ) ) ;
AO22X1 U358 (.IN1 ( op1[10] ) , .VSS ( VSS ) , .IN3 ( op1[9] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n234 ) , .IN4 ( n54 ) ) ;
AO22X1 U359 (.IN1 ( intadd_2_SUM_7_ ) , .VSS ( VSS ) , .IN3 ( op1[8] ) 
    , .VDD ( VDD ) , .IN2 ( n49 ) , .Q ( n233 ) , .IN4 ( n53 ) ) ;
NOR2X0 U360 (.QN ( n235 ) , .IN1 ( n234 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n233 ) ) ;
MUX21X1 U361 (.S ( n235 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_A_6_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U362 (.IN1 ( n366 ) , .VSS ( VSS ) , .IN3 ( n362 ) , .VDD ( VDD ) 
    , .IN2 ( op1[6] ) , .Q ( n237 ) , .IN4 ( op1[5] ) ) ;
AO22X1 U363 (.IN1 ( n56 ) , .VSS ( VSS ) , .IN3 ( n55 ) , .VDD ( VDD ) 
    , .IN2 ( intadd_2_SUM_4_ ) , .Q ( n236 ) , .IN4 ( op1[7] ) ) ;
NOR2X0 U364 (.QN ( n238 ) , .IN1 ( n237 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n236 ) ) ;
MUX21X1 U365 (.S ( n238 ) , .IN2 ( n359 ) , .IN1 ( n42 ) , .Q ( n239 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI21X1 U366 (.IN1 ( n240 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_3_B_6_ ) , .IN3 ( n251 ) , .IN2 ( n239 ) ) ;
AO22X1 U367 (.IN1 ( op1[11] ) , .VSS ( VSS ) , .IN3 ( op1[13] ) , .VDD ( VDD ) 
    , .IN2 ( n52 ) , .Q ( n242 ) , .IN4 ( n299 ) ) ;
NOR2X0 U181 (.QN ( n388 ) , .IN1 ( n96 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( intadd_0_CI ) ) ;
OA21X1 U183 (.IN2 ( n77 ) , .IN3 ( n98 ) , .VSS ( VSS ) , .IN1 ( n30 ) 
    , .VDD ( VDD ) , .Q ( n101 ) ) ;
INVX0 U184 (.ZN ( n105 ) , .VDD ( VDD ) , .INP ( n101 ) , .VSS ( VSS ) ) ;
NOR2X0 U185 (.QN ( n103 ) , .IN1 ( n40 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n180 ) ) ;
MUX21X1 U186 (.S ( n30 ) , .IN2 ( op2[1] ) , .IN1 ( op2[9] ) , .Q ( n106 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U187 (.S ( n106 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( n100 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U188 (.ZN ( n99 ) , .VDD ( VDD ) , .INP ( n100 ) , .VSS ( VSS ) ) ;
MUX21X1 U191 (.S ( op1[0] ) , .IN2 ( op1[1] ) , .IN1 ( n66 ) , .Q ( n157 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OAI222X1 U194 (.IN6 ( n73 ) , .IN1 ( n50 ) , .IN2 ( n157 ) , .IN5 ( n282 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n102 ) , .IN4 ( n66 ) , .IN3 ( n47 ) ) ;
NOR2X0 U195 (.QN ( n104 ) , .IN1 ( n103 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n102 ) ) ;
AOI21X1 U196 (.VDD ( VDD ) , .QN ( n194 ) , .IN1 ( n103 ) , .IN2 ( n102 ) 
    , .IN3 ( n104 ) , .VSS ( VSS ) ) ;
AND2X1 U197 (.IN1 ( n30 ) , .IN2 ( n194 ) , .Q ( intadd_0_B_0_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U199 (.QN ( n308 ) , .IN1 ( n106 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n105 ) ) ;
OA22X1 U200 (.IN2 ( n282 ) , .IN4 ( n279 ) , .VDD ( VDD ) , .IN1 ( n66 ) 
    , .IN3 ( n73 ) , .Q ( n110 ) , .VSS ( VSS ) ) ;
NOR2X0 U201 (.QN ( n107 ) , .IN1 ( op1[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n66 ) ) ;
MUX21X1 U202 (.S ( n107 ) , .IN2 ( n64 ) , .IN1 ( op1[2] ) , .Q ( n168 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U203 (.QN ( n118 ) , .IN1 ( n113 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n111 ) ) ;
AND2X1 U204 (.IN1 ( n30 ) , .IN2 ( n207 ) , .Q ( intadd_0_B_1_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA21X1 U205 (.IN2 ( op1[0] ) , .IN3 ( op1[1] ) , .VSS ( VSS ) , .IN1 ( op1[2] ) 
    , .VDD ( VDD ) , .Q ( intadd_2_CI ) ) ;
AOI22X1 U206 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n296 ) , .IN2 ( n299 ) 
    , .IN3 ( intadd_2_SUM_0_ ) , .IN1 ( op1[3] ) , .QN ( n115 ) ) ;
OA22X1 U207 (.IN2 ( n282 ) , .IN4 ( n279 ) , .VDD ( VDD ) , .IN1 ( n64 ) 
    , .IN3 ( n66 ) , .Q ( n114 ) , .VSS ( VSS ) ) ;
MUX21X1 U208 (.S ( n116 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( n117 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U209 (.S ( n30 ) , .IN2 ( op2[3] ) , .IN1 ( op2[11] ) , .Q ( n124 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U210 (.S ( n124 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( n134 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XNOR3X1 U211 (.Q ( n220 ) , .IN3 ( n127 ) , .VSS ( VSS ) , .IN2 ( n118 ) 
    , .IN1 ( n117 ) , .VDD ( VDD ) ) ;
AND2X1 U212 (.IN1 ( n30 ) , .IN2 ( n220 ) , .Q ( intadd_0_B_2_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX0 U213 (.ZN ( n119 ) , .VDD ( VDD ) , .INP ( n127 ) , .VSS ( VSS ) ) ;
OAI21X1 U214 (.IN1 ( n119 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( intadd_1_A_0_ ) , .IN3 ( n117 ) , .IN2 ( n118 ) ) ;
AO22X1 U216 (.IN1 ( op1[4] ) , .VSS ( VSS ) , .IN3 ( op1[2] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n121 ) , .IN4 ( n52 ) ) ;
AO22X1 U218 (.IN1 ( intadd_2_SUM_1_ ) , .VSS ( VSS ) , .IN3 ( op1[3] ) 
    , .VDD ( VDD ) , .IN2 ( n296 ) , .Q ( n120 ) , .IN4 ( n46 ) ) ;
NOR2X0 U219 (.QN ( n122 ) , .IN1 ( n121 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n120 ) ) ;
MUX21X1 U220 (.S ( n122 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_0_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U221 (.S ( n30 ) , .IN2 ( op2[5] ) , .IN1 ( op2[13] ) , .Q ( n349 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U222 (.S ( n30 ) , .IN2 ( op2[4] ) , .IN1 ( op2[12] ) , .Q ( n123 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U223 (.S ( n123 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( n344 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U224 (.ZN ( n125 ) , .VDD ( VDD ) , .INP ( n134 ) , .VSS ( VSS ) ) ;
XOR2X1 U227 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n123 ) , .Q ( n133 ) 
    , .IN1 ( n124 ) ) ;
OAI222X1 U228 (.IN6 ( n73 ) , .IN1 ( n324 ) , .IN2 ( n157 ) , .IN5 ( n333 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n128 ) , .IN4 ( n66 ) , .IN3 ( n51 ) ) ;
NOR2X0 U229 (.QN ( n126 ) , .IN1 ( n39 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n128 ) ) ;
NAND3X0 U230 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n138 ) , .IN3 ( n127 ) 
    , .IN2 ( n349 ) , .IN1 ( n126 ) ) ;
AO221X1 U231 (.IN5 ( n126 ) , .Q ( n129 ) , .VSS ( VSS ) , .IN2 ( n128 ) 
    , .IN1 ( n39 ) , .IN3 ( n349 ) , .VDD ( VDD ) , .IN4 ( n127 ) ) ;
NOR2X0 U232 (.QN ( intadd_0_B_3_ ) , .IN1 ( intadd_1_SUM_0_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n75 ) ) ;
AO22X1 U233 (.IN1 ( op1[5] ) , .VSS ( VSS ) , .IN3 ( op1[3] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n131 ) , .IN4 ( n52 ) ) ;
AO22X1 U234 (.IN1 ( op1[4] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_2_ ) 
    , .VDD ( VDD ) , .IN2 ( n46 ) , .Q ( n130 ) , .IN4 ( n296 ) ) ;
NOR2X0 U235 (.QN ( n132 ) , .IN1 ( n131 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n130 ) ) ;
MUX21X1 U236 (.S ( n132 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_A_1_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AOI22X1 U238 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n49 ) , .IN2 ( n54 ) 
    , .IN3 ( n168 ) , .IN1 ( op1[1] ) , .QN ( n136 ) ) ;
NOR2X0 U239 (.QN ( n347 ) , .IN1 ( n134 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n133 ) ) ;
OA22X1 U240 (.IN2 ( n51 ) , .IN4 ( n323 ) , .VDD ( VDD ) , .IN1 ( n64 ) 
    , .IN3 ( n73 ) , .Q ( n135 ) , .VSS ( VSS ) ) ;
MUX21X1 U241 (.S ( n137 ) , .IN2 ( n349 ) , .IN1 ( n39 ) , .Q ( n139 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U242 (.QN ( n146 ) , .IN1 ( n139 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n138 ) ) ;
AO21X1 U243 (.VDD ( VDD ) , .IN2 ( n138 ) , .IN1 ( n139 ) , .IN3 ( n146 ) 
    , .Q ( intadd_1_B_1_ ) , .VSS ( VSS ) ) ;
NOR2X0 U244 (.QN ( intadd_0_B_4_ ) , .IN1 ( intadd_1_SUM_1_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n75 ) ) ;
MUX21X1 U245 (.S ( n30 ) , .IN2 ( op2[6] ) , .IN1 ( op2[14] ) , .Q ( n166 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U246 (.S ( n166 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( n155 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U247 (.IN1 ( op1[2] ) , .VSS ( VSS ) , .IN3 ( op1[3] ) , .VDD ( VDD ) 
    , .IN2 ( n54 ) , .Q ( n141 ) , .IN4 ( n312 ) ) ;
AO22X1 U248 (.IN1 ( op1[1] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_0_ ) 
    , .VDD ( VDD ) , .IN2 ( n53 ) , .Q ( n140 ) , .IN4 ( n49 ) ) ;
NOR2X0 U249 (.QN ( n142 ) , .IN1 ( n141 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n140 ) ) ;
MUX21X1 U250 (.S ( n142 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( n147 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XNOR3X1 U251 (.Q ( intadd_1_A_2_ ) , .IN3 ( n147 ) , .VSS ( VSS ) 
    , .IN2 ( n171 ) , .IN1 ( n146 ) , .VDD ( VDD ) ) ;
AO22X1 U252 (.IN1 ( op1[6] ) , .VSS ( VSS ) , .IN3 ( op1[4] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n144 ) , .IN4 ( n52 ) ) ;
AO22X1 U253 (.IN1 ( intadd_2_SUM_3_ ) , .VSS ( VSS ) , .IN3 ( op1[5] ) 
    , .VDD ( VDD ) , .IN2 ( n296 ) , .Q ( n143 ) , .IN4 ( n46 ) ) ;
NOR2X0 U254 (.QN ( n145 ) , .IN1 ( n144 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n143 ) ) ;
MUX21X1 U255 (.S ( n145 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_2_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U256 (.QN ( intadd_0_B_5_ ) , .IN1 ( intadd_1_SUM_2_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n75 ) ) ;
INVX0 U257 (.ZN ( n148 ) , .VDD ( VDD ) , .INP ( n146 ) , .VSS ( VSS ) ) ;
AO21X1 U258 (.VDD ( VDD ) , .IN2 ( n148 ) , .IN1 ( n171 ) , .IN3 ( n147 ) 
    , .Q ( intadd_3_A_0_ ) , .VSS ( VSS ) ) ;
AO22X1 U259 (.IN1 ( op1[4] ) , .VSS ( VSS ) , .IN3 ( op1[3] ) , .VDD ( VDD ) 
    , .IN2 ( n312 ) , .Q ( n150 ) , .IN4 ( n54 ) ) ;
AO22X1 U260 (.IN1 ( intadd_2_SUM_1_ ) , .VSS ( VSS ) , .IN3 ( op1[2] ) 
    , .VDD ( VDD ) , .IN2 ( n49 ) , .Q ( n149 ) , .IN4 ( n53 ) ) ;
NOR2X0 U261 (.QN ( n151 ) , .IN1 ( n150 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n149 ) ) ;
MUX21X1 U262 (.S ( n151 ) , .IN2 ( n39 ) , .IN1 ( n349 ) , .Q ( intadd_3_B_0_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U263 (.QN ( n158 ) , .IN1 ( n171 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n42 ) ) ;
MUX21X1 U264 (.S ( n30 ) , .IN2 ( op2[7] ) , .IN1 ( op2[15] ) , .Q ( n165 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U265 (.ZN ( n153 ) , .VDD ( VDD ) , .INP ( n156 ) , .VSS ( VSS ) ) ;
XNOR2X1 U266 (.VSS ( VSS ) , .IN1 ( n166 ) , .IN2 ( n165 ) , .Q ( n154 ) 
    , .VDD ( VDD ) ) ;
OA222X1 U269 (.IN6 ( n66 ) , .Q ( n172 ) , .IN1 ( n358 ) , .VDD ( VDD ) 
    , .IN5 ( n167 ) , .IN3 ( n48 ) , .IN2 ( n157 ) , .VSS ( VSS ) , .IN4 ( n73 ) ) ;
XOR2X1 U270 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n172 ) , .Q ( intadd_3_CI ) 
    , .IN1 ( n158 ) ) ;
AO22X1 U271 (.IN1 ( op1[7] ) , .VSS ( VSS ) , .IN3 ( op1[5] ) , .VDD ( VDD ) 
    , .IN2 ( n299 ) , .Q ( n160 ) , .IN4 ( n52 ) ) ;
AO22X1 U272 (.IN1 ( op1[6] ) , .VSS ( VSS ) , .IN3 ( intadd_2_SUM_4_ ) 
    , .VDD ( VDD ) , .IN2 ( n46 ) , .Q ( n159 ) , .IN4 ( n296 ) ) ;
NOR2X0 U273 (.QN ( n161 ) , .IN1 ( n160 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n159 ) ) ;
MUX21X1 U274 (.S ( n161 ) , .IN2 ( n40 ) , .IN1 ( n307 ) , .Q ( intadd_1_B_3_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U82 (.QN ( n287 ) , .IN1 ( acc_sel ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n76 ) ) ;
MUX21X1 U89 (.S ( n30 ) , .IN2 ( op2[2] ) , .IN1 ( op2[10] ) , .Q ( n307 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X1 U95 (.IN2 ( n433 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n435 ) 
    , .QN ( reshi_en ) ) ;
NOR2X0 U96 (.QN ( n435 ) , .IN1 ( n75 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n67 ) ) ;
AO22X1 U97 (.IN1 ( intadd_0_SUM_6_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N17 ) , .IN4 ( per_din[7] ) ) ;
AO22X1 U98 (.IN1 ( intadd_0_SUM_3_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N14 ) , .IN4 ( per_din[4] ) ) ;
AO22X1 U99 (.IN1 ( intadd_0_SUM_14_ ) , .VSS ( VSS ) , .IN3 ( per_din[15] ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N25 ) , .IN4 ( n269 ) ) ;
AO22X1 U100 (.IN1 ( intadd_0_SUM_9_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N20 ) , .IN4 ( per_din[10] ) ) ;
AO22X1 U101 (.IN1 ( intadd_0_SUM_13_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N24 ) , .IN4 ( per_din[14] ) ) ;
AO22X1 U102 (.IN1 ( intadd_0_SUM_0_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N11 ) , .IN4 ( per_din[1] ) ) ;
AO22X1 U103 (.IN1 ( intadd_0_SUM_7_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N18 ) , .IN4 ( per_din[8] ) ) ;
AO22X1 U104 (.IN1 ( intadd_0_SUM_2_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N13 ) , .IN4 ( per_din[3] ) ) ;
AO22X1 U105 (.IN1 ( intadd_0_SUM_5_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N16 ) , .IN4 ( per_din[6] ) ) ;
AO22X1 U106 (.IN1 ( intadd_0_SUM_11_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N22 ) , .IN4 ( per_din[12] ) ) ;
AO22X1 U107 (.IN1 ( intadd_0_SUM_4_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N15 ) , .IN4 ( per_din[5] ) ) ;
AO22X1 U108 (.IN1 ( intadd_0_SUM_10_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N21 ) , .IN4 ( per_din[11] ) ) ;
AO22X1 U109 (.IN1 ( intadd_0_SUM_8_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N19 ) , .IN4 ( per_din[9] ) ) ;
AO22X1 U110 (.IN1 ( intadd_0_SUM_1_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N12 ) , .IN4 ( per_din[2] ) ) ;
AO22X1 U111 (.IN1 ( intadd_0_SUM_12_ ) , .VSS ( VSS ) , .IN3 ( n269 ) 
    , .VDD ( VDD ) , .IN2 ( n434 ) , .Q ( N23 ) , .IN4 ( per_din[13] ) ) ;
AO22X1 U112 (.IN1 ( n388 ) , .VSS ( VSS ) , .IN3 ( n269 ) , .VDD ( VDD ) 
    , .IN2 ( n434 ) , .Q ( N10 ) , .IN4 ( per_din[0] ) ) ;
AO22X1 U114 (.IN1 ( intadd_0_SUM_28_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N44 ) , .IN4 ( per_din[13] ) ) ;
AO22X1 U115 (.IN1 ( intadd_0_SUM_23_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N39 ) , .IN4 ( per_din[8] ) ) ;
AO22X1 U116 (.IN1 ( intadd_0_SUM_27_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N43 ) , .IN4 ( per_din[12] ) ) ;
AO22X1 U117 (.IN1 ( intadd_0_SUM_15_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N31 ) , .IN4 ( per_din[0] ) ) ;
AO22X1 U118 (.IN1 ( intadd_0_SUM_21_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N37 ) , .IN4 ( per_din[6] ) ) ;
AO22X1 U119 (.IN1 ( intadd_0_SUM_22_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N38 ) , .IN4 ( per_din[7] ) ) ;
AO22X1 U120 (.IN1 ( intadd_0_SUM_20_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N36 ) , .IN4 ( per_din[5] ) ) ;
AO22X1 U121 (.IN1 ( intadd_0_SUM_26_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N42 ) , .IN4 ( per_din[11] ) ) ;
AO22X1 U122 (.IN1 ( intadd_0_SUM_17_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N33 ) , .IN4 ( per_din[2] ) ) ;
AO22X1 U123 (.IN1 ( intadd_0_SUM_24_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N40 ) , .IN4 ( per_din[9] ) ) ;
AO22X1 U124 (.IN1 ( intadd_0_SUM_29_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N45 ) , .IN4 ( per_din[14] ) ) ;
AO22X1 U125 (.IN1 ( intadd_0_SUM_18_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N34 ) , .IN4 ( per_din[3] ) ) ;
AO22X1 U126 (.IN1 ( intadd_0_SUM_16_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N32 ) , .IN4 ( per_din[1] ) ) ;
AO22X1 U127 (.IN1 ( intadd_0_SUM_25_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N41 ) , .IN4 ( per_din[10] ) ) ;
AO22X1 U128 (.IN1 ( intadd_0_SUM_19_ ) , .VSS ( VSS ) , .IN3 ( n373 ) 
    , .VDD ( VDD ) , .IN2 ( n433 ) , .Q ( N35 ) , .IN4 ( per_din[4] ) ) ;
NAND2X1 U132 (.IN2 ( n129 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n138 ) 
    , .QN ( intadd_1_CI ) ) ;
AND2X1 U160 (.IN1 ( n374 ) , .IN2 ( per_addr[2] ) , .Q ( op1_wr ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NAND2X1 U161 (.IN2 ( n374 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( IN0 ) 
    , .QN ( n97 ) ) ;
NOR2X0 U164 (.QN ( n112 ) , .IN1 ( n80 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n81 ) ) ;
NOR2X0 U165 (.QN ( n80 ) , .IN1 ( n64 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n47 ) ) ;
NOR2X0 U166 (.QN ( n284 ) , .IN1 ( n78 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n79 ) ) ;
NOR2X0 U167 (.QN ( n78 ) , .IN1 ( n70 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n282 ) ) ;
NAND2X1 U171 (.IN2 ( per_addr[1] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n286 ) 
    , .QN ( n76 ) ) ;
NOR2X0 U173 (.QN ( n94 ) , .IN1 ( per_we[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_we[0] ) ) ;
AND3X1 U178 (.IN2 ( op1[0] ) , .IN1 ( n30 ) , .IN3 ( op2[0] ) , .Q ( n95 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U179 (.QN ( n96 ) , .IN1 ( reslo[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n95 ) ) ;
AND4X1 U180 (.IN1 ( n30 ) , .IN2 ( op1[0] ) , .IN3 ( reslo[0] ) 
    , .IN4 ( op2[0] ) , .Q ( intadd_0_CI ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
FADDX1 intadd_2_U5 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[11] ) 
    , .B ( op1[12] ) , .CI ( intadd_2_n5 ) , .CO ( intadd_2_n4 ) 
    , .S ( intadd_2_SUM_9_ ) ) ;
FADDX1 intadd_2_U4 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[12] ) 
    , .B ( op1[13] ) , .CI ( intadd_2_n4 ) , .CO ( intadd_2_n3 ) 
    , .S ( intadd_2_SUM_10_ ) ) ;
FADDX1 intadd_2_U3 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[13] ) 
    , .B ( op1[14] ) , .CI ( intadd_2_n3 ) , .CO ( intadd_2_n2 ) 
    , .S ( intadd_2_SUM_11_ ) ) ;
FADDX1 intadd_2_U2 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[14] ) 
    , .B ( op1[15] ) , .CI ( intadd_2_n2 ) , .CO ( intadd_2_n1 ) 
    , .S ( intadd_2_SUM_12_ ) ) ;
FADDX1 intadd_3_U12 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_0_ ) 
    , .B ( intadd_3_B_0_ ) , .CI ( intadd_3_CI ) , .CO ( intadd_3_n11 ) 
    , .S ( intadd_1_A_3_ ) ) ;
FADDX1 intadd_3_U11 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_1_ ) 
    , .B ( intadd_3_B_1_ ) , .CI ( intadd_3_n11 ) , .CO ( intadd_3_n10 ) 
    , .S ( intadd_1_A_4_ ) ) ;
FADDX1 intadd_3_U10 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_2_ ) 
    , .B ( intadd_3_B_2_ ) , .CI ( intadd_3_n10 ) , .CO ( intadd_3_n9 ) 
    , .S ( intadd_1_A_5_ ) ) ;
FADDX1 intadd_3_U9 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_3_ ) 
    , .B ( intadd_3_B_3_ ) , .CI ( intadd_3_n9 ) , .CO ( intadd_3_n8 ) 
    , .S ( intadd_1_A_6_ ) ) ;
FADDX1 intadd_3_U8 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_4_ ) 
    , .B ( intadd_3_B_4_ ) , .CI ( intadd_3_n8 ) , .CO ( intadd_3_n7 ) 
    , .S ( intadd_1_A_7_ ) ) ;
FADDX1 intadd_3_U7 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_5_ ) 
    , .B ( intadd_3_B_5_ ) , .CI ( intadd_3_n7 ) , .CO ( intadd_3_n6 ) 
    , .S ( intadd_1_A_8_ ) ) ;
FADDX1 intadd_3_U6 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_6_ ) 
    , .B ( intadd_3_B_6_ ) , .CI ( intadd_3_n6 ) , .CO ( intadd_3_n5 ) 
    , .S ( intadd_1_A_9_ ) ) ;
FADDX1 intadd_3_U5 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_7_ ) 
    , .B ( intadd_3_B_7_ ) , .CI ( intadd_3_n5 ) , .CO ( intadd_3_n4 ) 
    , .S ( intadd_1_A_10_ ) ) ;
FADDX1 intadd_3_U4 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_8_ ) 
    , .B ( intadd_3_B_8_ ) , .CI ( intadd_3_n4 ) , .CO ( intadd_3_n3 ) 
    , .S ( intadd_1_A_11_ ) ) ;
FADDX1 intadd_3_U3 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_9_ ) 
    , .B ( intadd_3_B_9_ ) , .CI ( intadd_3_n3 ) , .CO ( intadd_3_n2 ) 
    , .S ( intadd_1_A_12_ ) ) ;
FADDX1 intadd_3_U2 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_A_10_ ) 
    , .B ( intadd_3_B_10_ ) , .CI ( intadd_3_n2 ) , .CO ( intadd_3_n1 ) 
    , .S ( intadd_1_A_13_ ) ) ;
FADDX1 intadd_4_U5 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_4_A_0_ ) 
    , .B ( intadd_4_B_0_ ) , .CI ( intadd_4_CI ) , .CO ( intadd_4_n4 ) 
    , .S ( intadd_4_SUM_0_ ) ) ;
FADDX1 intadd_4_U4 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_4_A_1_ ) 
    , .B ( intadd_4_B_1_ ) , .CI ( intadd_4_n4 ) , .CO ( intadd_4_n3 ) 
    , .S ( intadd_4_SUM_1_ ) ) ;
FADDX1 intadd_4_U3 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_4_A_2_ ) 
    , .B ( intadd_4_B_2_ ) , .CI ( intadd_4_n3 ) , .CO ( intadd_4_n2 ) 
    , .S ( intadd_4_SUM_2_ ) ) ;
FADDX1 intadd_4_U2 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_4_A_3_ ) 
    , .B ( intadd_4_B_3_ ) , .CI ( intadd_4_n2 ) , .CO ( intadd_4_n1 ) 
    , .S ( intadd_4_SUM_3_ ) ) ;
SDFFASX1 cycle_reg_0_ (.D ( n76 ) , .CLK ( mclk_cts_7 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN4 ) , .QN ( n75 ) , .Q ( n65 ) , .SE ( scan_enable ) 
    , .SI ( test_si1 ) ) ;
SDFFARX1 acc_sel_reg (.Q ( acc_sel ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( IN7 ) , .SE ( IN12 ) , .SI ( test_si2 ) 
    , .D ( N56 ) ) ;
SDFFARX1 sumext_s_reg_1_ (.Q ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_7 ) , .RSTB ( IN3 ) , .SE ( IN10 ) , .SI ( sumext_s_0_ ) 
    , .D ( n61 ) ) ;
SDFFARX1 sumext_s_reg_0_ (.Q ( sumext_s_0_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_7 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) , .SI ( n68 ) 
    , .D ( n59 ) ) ;
SDFFARX1 reshi_reg_15_ (.Q ( reshi[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[14] ) 
    , .D ( N46 ) ) ;
SDFFARX1 reshi_reg_14_ (.Q ( reshi[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[13] ) 
    , .D ( N45 ) ) ;
SDFFARX1 reshi_reg_13_ (.Q ( reshi[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[12] ) 
    , .D ( N44 ) ) ;
SDFFARX1 reshi_reg_12_ (.Q ( reshi[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN5 ) , .SE ( IN9 ) , .SI ( reshi[11] ) 
    , .D ( N43 ) ) ;
SDFFARX1 reshi_reg_11_ (.Q ( reshi[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[10] ) 
    , .D ( N42 ) ) ;
SDFFARX1 reshi_reg_10_ (.Q ( reshi[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[9] ) 
    , .D ( N41 ) ) ;
SDFFARX1 reshi_reg_9_ (.Q ( reshi[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[8] ) 
    , .D ( N40 ) ) ;
SDFFARX1 reshi_reg_8_ (.Q ( reshi[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[7] ) 
    , .D ( N39 ) ) ;
SDFFARX1 reshi_reg_7_ (.Q ( reshi[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN10 ) , .SI ( reshi[6] ) 
    , .D ( N38 ) ) ;
SDFFARX1 reshi_reg_6_ (.Q ( reshi[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN3 ) , .SE ( IN10 ) , .SI ( reshi[5] ) 
    , .D ( N37 ) ) ;
SDFFARX1 reshi_reg_5_ (.Q ( reshi[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN3 ) , .SE ( IN10 ) , .SI ( reshi[4] ) 
    , .D ( N36 ) ) ;
SDFFARX1 reshi_reg_4_ (.Q ( reshi[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[3] ) 
    , .D ( N35 ) ) ;
SDFFARX1 reshi_reg_3_ (.Q ( reshi[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[2] ) 
    , .D ( N34 ) ) ;
SDFFARX1 reshi_reg_2_ (.Q ( reshi[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[1] ) 
    , .D ( N33 ) ) ;
SDFFARX1 reshi_reg_1_ (.Q ( reshi[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( reshi[0] ) 
    , .D ( N32 ) ) ;
SDFFARX1 reshi_reg_0_ (.Q ( reshi[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reshi ) , .RSTB ( IN6 ) , .SE ( IN9 ) , .SI ( op2[15] ) 
    , .D ( N31 ) ) ;
SDFFARX1 reslo_reg_15_ (.Q ( reslo[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[14] ) 
    , .D ( N25 ) ) ;
SDFFARX1 reslo_reg_14_ (.Q ( reslo[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[13] ) 
    , .D ( N24 ) ) ;
SDFFARX1 reslo_reg_13_ (.Q ( reslo[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[12] ) 
    , .D ( N23 ) ) ;
SDFFARX1 reslo_reg_12_ (.Q ( reslo[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( IN11 ) , .SI ( reslo[11] ) 
    , .D ( N22 ) ) ;
SDFFARX1 reslo_reg_11_ (.Q ( reslo[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[10] ) 
    , .D ( N21 ) ) ;
SDFFARX1 reslo_reg_10_ (.Q ( reslo[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[9] ) 
    , .D ( N20 ) ) ;
SDFFARX1 reslo_reg_9_ (.Q ( reslo[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[8] ) 
    , .D ( N19 ) ) ;
SDFFARX1 reslo_reg_8_ (.Q ( reslo[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[7] ) 
    , .D ( N18 ) ) ;
SDFFARX1 reslo_reg_7_ (.Q ( reslo[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[6] ) 
    , .D ( N17 ) ) ;
SDFFARX1 reslo_reg_6_ (.Q ( reslo[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[5] ) 
    , .D ( N16 ) ) ;
SDFFARX1 reslo_reg_5_ (.Q ( reslo[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( reslo[4] ) 
    , .D ( N15 ) ) ;
SDFFARX1 reslo_reg_4_ (.Q ( reslo[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[3] ) 
    , .D ( N14 ) ) ;
SDFFARX1 reslo_reg_3_ (.Q ( reslo[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[2] ) 
    , .D ( N13 ) ) ;
SDFFARX1 reslo_reg_2_ (.Q ( reslo[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[1] ) 
    , .D ( N12 ) ) ;
SDFFARX1 reslo_reg_1_ (.Q ( reslo[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[0] ) 
    , .D ( N11 ) ) ;
SDFFARX1 reslo_reg_0_ (.Q ( reslo[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_reslo ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reshi[15] ) 
    , .D ( N10 ) ) ;
AO22X1 U4 (.IN1 ( reslo[7] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_6_ ) 
    , .VDD ( VDD ) , .IN2 ( n429 ) , .Q ( n1 ) , .IN4 ( n428 ) ) ;
AO22X1 U5 (.IN1 ( reshi[7] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_22_ ) 
    , .VDD ( VDD ) , .IN2 ( n430 ) , .Q ( n2 ) , .IN4 ( n431 ) ) ;
AO22X1 U6 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( op1[7] ) , .Q ( n3 ) , .IN4 ( op2[7] ) ) ;
OR4X1 U7 (.VSS ( VSS ) , .IN4 ( n3 ) , .IN2 ( n1 ) , .VDD ( VDD ) 
    , .Q ( per_dout[7] ) , .IN1 ( n432 ) , .IN3 ( n2 ) ) ;
AO22X1 U8 (.IN1 ( reslo[14] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_13_ ) 
    , .VDD ( VDD ) , .IN2 ( n429 ) , .Q ( n4 ) , .IN4 ( n428 ) ) ;
AO22X1 U9 (.IN1 ( reshi[14] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_29_ ) 
    , .VDD ( VDD ) , .IN2 ( n430 ) , .Q ( n5 ) , .IN4 ( n431 ) ) ;
AO22X1 U10 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n426 ) , .VDD ( VDD ) 
    , .IN2 ( op1[14] ) , .Q ( n6 ) , .IN4 ( op2[14] ) ) ;
OR4X1 U11 (.VSS ( VSS ) , .IN4 ( n6 ) , .IN2 ( n4 ) , .VDD ( VDD ) 
    , .Q ( per_dout[14] ) , .IN1 ( n432 ) , .IN3 ( n5 ) ) ;
AO22X1 U12 (.IN1 ( reslo[2] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_1_ ) 
    , .VDD ( VDD ) , .IN2 ( n429 ) , .Q ( n7 ) , .IN4 ( n428 ) ) ;
AO22X1 U13 (.IN1 ( reshi[2] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_17_ ) 
    , .VDD ( VDD ) , .IN2 ( n430 ) , .Q ( n8 ) , .IN4 ( n431 ) ) ;
AO22X1 U14 (.IN1 ( op2[2] ) , .VSS ( VSS ) , .IN3 ( n427 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( n9 ) , .IN4 ( op1[2] ) ) ;
OR4X1 U15 (.VSS ( VSS ) , .IN4 ( n9 ) , .IN2 ( n7 ) , .VDD ( VDD ) 
    , .Q ( per_dout[2] ) , .IN1 ( n432 ) , .IN3 ( n8 ) ) ;
AOI22X1 U16 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n367 ) , .IN2 ( n362 ) 
    , .IN3 ( n55 ) , .IN1 ( op1[14] ) , .QN ( n10 ) ) ;
OA22X1 U17 (.IN2 ( n48 ) , .IN4 ( n358 ) , .VDD ( VDD ) , .IN1 ( n70 ) 
    , .IN3 ( n357 ) , .Q ( n11 ) , .VSS ( VSS ) ) ;
NAND2X0 U18 (.VDD ( VDD ) , .IN1 ( n10 ) , .VSS ( VSS ) , .IN2 ( n11 ) 
    , .QN ( n368 ) ) ;
AO22X1 U19 (.IN1 ( reslo[9] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_8_ ) 
    , .VDD ( VDD ) , .IN2 ( n429 ) , .Q ( n12 ) , .IN4 ( n428 ) ) ;
AO22X1 U20 (.IN1 ( reshi[9] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_24_ ) 
    , .VDD ( VDD ) , .IN2 ( n430 ) , .Q ( n13 ) , .IN4 ( n431 ) ) ;
AO22X1 U21 (.IN1 ( op2[9] ) , .VSS ( VSS ) , .IN3 ( n427 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( n14 ) , .IN4 ( op1[9] ) ) ;
OR4X1 U22 (.VSS ( VSS ) , .IN4 ( n14 ) , .IN2 ( n12 ) , .VDD ( VDD ) 
    , .Q ( per_dout[9] ) , .IN1 ( n432 ) , .IN3 ( n13 ) ) ;
OR2X1 U23 (.VDD ( VDD ) , .IN2 ( n366 ) , .IN1 ( n55 ) , .VSS ( VSS ) 
    , .Q ( n15 ) ) ;
AO222X1 U24 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n16 ) , .IN2 ( n367 ) 
    , .IN1 ( n15 ) , .IN3 ( n56 ) , .IN4 ( n363 ) , .IN6 ( n362 ) , .IN5 ( op1[15] ) ) ;
XNOR3X1 U25 (.Q ( n372 ) , .IN3 ( n16 ) , .VSS ( VSS ) , .IN2 ( intadd_4_n1 ) 
    , .IN1 ( n368 ) , .VDD ( VDD ) ) ;
AO22X1 U26 (.IN1 ( reslo[12] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_11_ ) 
    , .VDD ( VDD ) , .IN2 ( n429 ) , .Q ( n17 ) , .IN4 ( n428 ) ) ;
AO22X1 U27 (.IN1 ( reshi[12] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_27_ ) 
    , .VDD ( VDD ) , .IN2 ( n430 ) , .Q ( n18 ) , .IN4 ( n431 ) ) ;
AO22X1 U28 (.IN1 ( op2[12] ) , .VSS ( VSS ) , .IN3 ( op1[12] ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( n19 ) , .IN4 ( n427 ) ) ;
OR4X1 U29 (.VSS ( VSS ) , .IN4 ( n19 ) , .IN2 ( n17 ) , .VDD ( VDD ) 
    , .Q ( per_dout[12] ) , .IN1 ( n432 ) , .IN3 ( n18 ) ) ;
AND2X1 U32 (.IN1 ( n431 ) , .IN2 ( n407 ) , .Q ( n22 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO22X1 U33 (.IN1 ( reslo[15] ) , .VSS ( VSS ) , .IN3 ( intadd_0_SUM_14_ ) 
    , .VDD ( VDD ) , .IN2 ( n429 ) , .Q ( n23 ) , .IN4 ( n428 ) ) ;
AO222X1 U35 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n25 ) , .IN2 ( n427 ) 
    , .IN1 ( op1[15] ) , .IN3 ( n426 ) , .IN4 ( op2[15] ) , .IN6 ( n430 ) 
    , .IN5 ( reshi[15] ) ) ;
OR4X1 U36 (.VSS ( VSS ) , .IN4 ( n25 ) , .IN2 ( n22 ) , .VDD ( VDD ) 
    , .Q ( per_dout[15] ) , .IN1 ( n432 ) , .IN3 ( n23 ) ) ;
AND2X2 U37 (.IN1 ( IN1 ) , .Q ( n373 ) , .VSS ( VSS ) , .IN2 ( n286 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U74 (.QN ( n286 ) , .IN1 ( IN2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n97 ) ) ;
NOR2X0 U75 (.QN ( n374 ) , .IN1 ( n94 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n378 ) ) ;
NAND2X0 U77 (.VDD ( VDD ) , .IN1 ( per_addr[1] ) , .VSS ( VSS ) , .IN2 ( IN2 ) 
    , .QN ( n383 ) ) ;
SDFFARX1 op1_reg_15_ (.QN ( n70 ) , .Q ( op1[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[14] ) 
    , .D ( per_din[15] ) ) ;
SDFFARX1 op1_reg_14_ (.QN ( n69 ) , .Q ( op1[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[13] ) 
    , .D ( per_din[14] ) ) ;
SDFFARX1 op1_reg_13_ (.Q ( op1[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[12] ) 
    , .D ( per_din[13] ) ) ;
SDFFARX1 op1_reg_12_ (.Q ( op1[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[11] ) 
    , .D ( per_din[12] ) ) ;
SDFFARX1 op1_reg_11_ (.Q ( op1[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( IN7 ) , .SE ( IN12 ) , .SI ( op1[10] ) 
    , .D ( per_din[11] ) ) ;
SDFFARX1 op1_reg_10_ (.Q ( op1[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( IN7 ) , .SE ( IN12 ) , .SI ( op1[9] ) 
    , .D ( per_din[10] ) ) ;
SDFFARX1 op1_reg_9_ (.Q ( op1[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[8] ) 
    , .D ( per_din[9] ) ) ;
SDFFARX1 op1_reg_8_ (.Q ( op1[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[7] ) 
    , .D ( per_din[8] ) ) ;
SDFFARX1 op1_reg_7_ (.Q ( op1[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[6] ) 
    , .D ( per_din[7] ) ) ;
SDFFARX1 op1_reg_6_ (.Q ( op1[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[5] ) 
    , .D ( per_din[6] ) ) ;
SDFFARX1 op1_reg_5_ (.Q ( op1[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[4] ) 
    , .D ( per_din[5] ) ) ;
SDFFARX1 op1_reg_4_ (.Q ( op1[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[3] ) 
    , .D ( per_din[4] ) ) ;
SDFFARX1 op1_reg_3_ (.Q ( op1[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[2] ) 
    , .D ( per_din[3] ) ) ;
SDFFARX1 op1_reg_2_ (.QN ( n64 ) , .Q ( op1[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[1] ) 
    , .D ( per_din[2] ) ) ;
SDFFARX1 op1_reg_1_ (.QN ( n66 ) , .Q ( op1[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[0] ) 
    , .D ( per_din[1] ) ) ;
SDFFARX1 op1_reg_0_ (.QN ( n73 ) , .Q ( op1[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( acc_sel ) 
    , .D ( per_din[0] ) ) ;
SDFFARX1 op2_reg_15_ (.Q ( op2[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[14] ) 
    , .D ( per_din[15] ) ) ;
SDFFARX1 op2_reg_14_ (.Q ( op2[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[13] ) 
    , .D ( per_din[14] ) ) ;
SDFFARX1 op2_reg_13_ (.Q ( op2[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( op2[12] ) 
    , .D ( per_din[13] ) ) ;
SDFFARX1 op2_reg_12_ (.Q ( op2[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( op2[11] ) 
    , .D ( per_din[12] ) ) ;
SDFFARX1 op2_reg_11_ (.Q ( op2[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[10] ) 
    , .D ( per_din[11] ) ) ;
SDFFARX1 op2_reg_10_ (.Q ( op2[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[9] ) 
    , .D ( per_din[10] ) ) ;
SDFFARX1 op2_reg_9_ (.Q ( op2[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[8] ) 
    , .D ( per_din[9] ) ) ;
SDFFARX1 op2_reg_8_ (.QN ( n77 ) , .Q ( op2[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[7] ) 
    , .D ( per_din[8] ) ) ;
SDFFARX1 op2_reg_7_ (.Q ( op2[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[6] ) 
    , .D ( per_din[7] ) ) ;
SDFFARX1 op2_reg_6_ (.Q ( op2[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[5] ) 
    , .D ( per_din[6] ) ) ;
SDFFARX1 op2_reg_5_ (.Q ( op2[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[4] ) 
    , .D ( per_din[5] ) ) ;
SDFFARX1 op2_reg_4_ (.Q ( op2[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( puc_rst ) , .SE ( IN11 ) , .SI ( op2[3] ) 
    , .D ( per_din[4] ) ) ;
SDFFARX1 op2_reg_3_ (.Q ( op2[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[2] ) 
    , .D ( per_din[3] ) ) ;
SDFFARX1 op2_reg_2_ (.Q ( op2[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[1] ) 
    , .D ( per_din[2] ) ) ;
SDFFARX1 op2_reg_1_ (.Q ( op2[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op2[0] ) 
    , .D ( per_din[1] ) ) ;
SDFFARX1 op2_reg_0_ (.Q ( op2[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op2 ) , .RSTB ( n36 ) , .SE ( IN12 ) , .SI ( op1[15] ) 
    , .D ( per_din[0] ) ) ;
SDFFARX1 sign_sel_reg (.QN ( n72 ) , .Q ( n68 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_op1 ) , .RSTB ( IN4 ) , .SE ( scan_enable ) , .SI ( reslo[15] ) 
    , .D ( N55 ) ) ;
DFFASX1 cycle_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( IN4 ) , .QN ( n67 ) 
    , .Q ( test_so1 ) , .CLK ( mclk_cts_7 ) , .D ( n30 ) ) ;
FADDX1 intadd_0_U31 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[1] ) 
    , .B ( intadd_0_B_0_ ) , .CI ( intadd_0_CI ) , .CO ( intadd_0_n30 ) 
    , .S ( intadd_0_SUM_0_ ) ) ;
FADDX1 intadd_0_U30 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[2] ) 
    , .B ( intadd_0_B_1_ ) , .CI ( intadd_0_n30 ) , .CO ( intadd_0_n29 ) 
    , .S ( intadd_0_SUM_1_ ) ) ;
FADDX1 intadd_0_U29 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[3] ) 
    , .B ( intadd_0_B_2_ ) , .CI ( intadd_0_n29 ) , .CO ( intadd_0_n28 ) 
    , .S ( intadd_0_SUM_2_ ) ) ;
FADDX1 intadd_0_U28 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[4] ) 
    , .B ( intadd_0_B_3_ ) , .CI ( intadd_0_n28 ) , .CO ( intadd_0_n27 ) 
    , .S ( intadd_0_SUM_3_ ) ) ;
FADDX1 intadd_0_U27 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[5] ) 
    , .B ( intadd_0_B_4_ ) , .CI ( intadd_0_n27 ) , .CO ( intadd_0_n26 ) 
    , .S ( intadd_0_SUM_4_ ) ) ;
FADDX1 intadd_0_U26 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[6] ) 
    , .B ( intadd_0_B_5_ ) , .CI ( intadd_0_n26 ) , .CO ( intadd_0_n25 ) 
    , .S ( intadd_0_SUM_5_ ) ) ;
FADDX1 intadd_0_U25 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[7] ) 
    , .B ( intadd_0_B_6_ ) , .CI ( intadd_0_n25 ) , .CO ( intadd_0_n24 ) 
    , .S ( intadd_0_SUM_6_ ) ) ;
FADDX1 intadd_0_U24 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[8] ) 
    , .B ( intadd_0_B_7_ ) , .CI ( intadd_0_n24 ) , .CO ( intadd_0_n23 ) 
    , .S ( intadd_0_SUM_7_ ) ) ;
FADDX1 intadd_0_U23 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[9] ) 
    , .B ( intadd_0_B_8_ ) , .CI ( intadd_0_n23 ) , .CO ( intadd_0_n22 ) 
    , .S ( intadd_0_SUM_8_ ) ) ;
FADDX1 intadd_0_U22 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[10] ) 
    , .B ( intadd_0_B_9_ ) , .CI ( intadd_0_n22 ) , .CO ( intadd_0_n21 ) 
    , .S ( intadd_0_SUM_9_ ) ) ;
FADDX1 intadd_0_U21 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[11] ) 
    , .B ( intadd_0_B_10_ ) , .CI ( intadd_0_n21 ) , .CO ( intadd_0_n20 ) 
    , .S ( intadd_0_SUM_10_ ) ) ;
FADDX1 intadd_0_U20 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[12] ) 
    , .B ( intadd_0_B_11_ ) , .CI ( intadd_0_n20 ) , .CO ( intadd_0_n19 ) 
    , .S ( intadd_0_SUM_11_ ) ) ;
FADDX1 intadd_0_U19 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[13] ) 
    , .B ( intadd_0_B_12_ ) , .CI ( intadd_0_n19 ) , .CO ( intadd_0_n18 ) 
    , .S ( intadd_0_SUM_12_ ) ) ;
FADDX1 intadd_0_U18 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[14] ) 
    , .B ( intadd_0_B_13_ ) , .CI ( intadd_0_n18 ) , .CO ( intadd_0_n17 ) 
    , .S ( intadd_0_SUM_13_ ) ) ;
FADDX1 intadd_0_U17 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reslo[15] ) 
    , .B ( intadd_0_B_14_ ) , .CI ( intadd_0_n17 ) , .CO ( intadd_0_n16 ) 
    , .S ( intadd_0_SUM_14_ ) ) ;
FADDX1 intadd_0_U16 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[0] ) 
    , .B ( intadd_0_B_15_ ) , .CI ( intadd_0_n16 ) , .CO ( intadd_0_n15 ) 
    , .S ( intadd_0_SUM_15_ ) ) ;
FADDX1 intadd_0_U15 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[1] ) 
    , .B ( intadd_0_B_16_ ) , .CI ( intadd_0_n15 ) , .CO ( intadd_0_n14 ) 
    , .S ( intadd_0_SUM_16_ ) ) ;
FADDX1 intadd_0_U14 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[2] ) 
    , .B ( intadd_0_B_17_ ) , .CI ( intadd_0_n14 ) , .CO ( intadd_0_n13 ) 
    , .S ( intadd_0_SUM_17_ ) ) ;
FADDX1 intadd_0_U13 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[3] ) 
    , .B ( intadd_0_B_18_ ) , .CI ( intadd_0_n13 ) , .CO ( intadd_0_n12 ) 
    , .S ( intadd_0_SUM_18_ ) ) ;
FADDX1 intadd_0_U12 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[4] ) 
    , .B ( intadd_0_B_19_ ) , .CI ( intadd_0_n12 ) , .CO ( intadd_0_n11 ) 
    , .S ( intadd_0_SUM_19_ ) ) ;
FADDX1 intadd_0_U11 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[5] ) 
    , .B ( intadd_0_B_20_ ) , .CI ( intadd_0_n11 ) , .CO ( intadd_0_n10 ) 
    , .S ( intadd_0_SUM_20_ ) ) ;
FADDX1 intadd_0_U10 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[6] ) 
    , .B ( intadd_0_B_21_ ) , .CI ( intadd_0_n10 ) , .CO ( intadd_0_n9 ) 
    , .S ( intadd_0_SUM_21_ ) ) ;
FADDX1 intadd_0_U9 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[7] ) 
    , .B ( intadd_0_B_22_ ) , .CI ( intadd_0_n9 ) , .CO ( intadd_0_n8 ) 
    , .S ( intadd_0_SUM_22_ ) ) ;
FADDX1 intadd_0_U8 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[8] ) 
    , .B ( intadd_0_B_23_ ) , .CI ( intadd_0_n8 ) , .CO ( intadd_0_n7 ) 
    , .S ( intadd_0_SUM_23_ ) ) ;
FADDX1 intadd_0_U7 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[9] ) 
    , .B ( intadd_0_B_24_ ) , .CI ( intadd_0_n7 ) , .CO ( intadd_0_n6 ) 
    , .S ( intadd_0_SUM_24_ ) ) ;
FADDX1 intadd_0_U6 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[10] ) 
    , .B ( intadd_0_B_25_ ) , .CI ( intadd_0_n6 ) , .CO ( intadd_0_n5 ) 
    , .S ( intadd_0_SUM_25_ ) ) ;
FADDX1 intadd_0_U5 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[11] ) 
    , .B ( intadd_0_B_26_ ) , .CI ( intadd_0_n5 ) , .CO ( intadd_0_n4 ) 
    , .S ( intadd_0_SUM_26_ ) ) ;
FADDX1 intadd_0_U4 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[12] ) 
    , .B ( intadd_0_B_27_ ) , .CI ( intadd_0_n4 ) , .CO ( intadd_0_n3 ) 
    , .S ( intadd_0_SUM_27_ ) ) ;
FADDX1 intadd_0_U3 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[13] ) 
    , .B ( intadd_0_B_28_ ) , .CI ( intadd_0_n3 ) , .CO ( intadd_0_n2 ) 
    , .S ( intadd_0_SUM_28_ ) ) ;
FADDX1 intadd_0_U2 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( reshi[14] ) 
    , .B ( intadd_0_B_29_ ) , .CI ( intadd_0_n2 ) , .CO ( intadd_0_n1 ) 
    , .S ( intadd_0_SUM_29_ ) ) ;
FADDX1 intadd_1_U17 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_0_ ) 
    , .B ( intadd_1_B_0_ ) , .CI ( intadd_1_CI ) , .CO ( intadd_1_n16 ) 
    , .S ( intadd_1_SUM_0_ ) ) ;
FADDX1 intadd_1_U16 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_1_ ) 
    , .B ( intadd_1_B_1_ ) , .CI ( intadd_1_n16 ) , .CO ( intadd_1_n15 ) 
    , .S ( intadd_1_SUM_1_ ) ) ;
FADDX1 intadd_1_U15 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_2_ ) 
    , .B ( intadd_1_B_2_ ) , .CI ( intadd_1_n15 ) , .CO ( intadd_1_n14 ) 
    , .S ( intadd_1_SUM_2_ ) ) ;
FADDX1 intadd_1_U14 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_3_ ) 
    , .B ( intadd_1_B_3_ ) , .CI ( intadd_1_n14 ) , .CO ( intadd_1_n13 ) 
    , .S ( intadd_1_SUM_3_ ) ) ;
FADDX1 intadd_1_U13 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_4_ ) 
    , .B ( intadd_1_B_4_ ) , .CI ( intadd_1_n13 ) , .CO ( intadd_1_n12 ) 
    , .S ( intadd_1_SUM_4_ ) ) ;
FADDX1 intadd_1_U12 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_5_ ) 
    , .B ( intadd_1_B_5_ ) , .CI ( intadd_1_n12 ) , .CO ( intadd_1_n11 ) 
    , .S ( intadd_1_SUM_5_ ) ) ;
FADDX1 intadd_1_U11 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_6_ ) 
    , .B ( intadd_1_B_6_ ) , .CI ( intadd_1_n11 ) , .CO ( intadd_1_n10 ) 
    , .S ( intadd_1_SUM_6_ ) ) ;
FADDX1 intadd_1_U10 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_7_ ) 
    , .B ( intadd_1_B_7_ ) , .CI ( intadd_1_n10 ) , .CO ( intadd_1_n9 ) 
    , .S ( intadd_1_SUM_7_ ) ) ;
FADDX1 intadd_1_U9 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_8_ ) 
    , .B ( intadd_1_B_8_ ) , .CI ( intadd_1_n9 ) , .CO ( intadd_1_n8 ) 
    , .S ( intadd_1_SUM_8_ ) ) ;
FADDX1 intadd_1_U8 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_9_ ) 
    , .B ( intadd_1_B_9_ ) , .CI ( intadd_1_n8 ) , .CO ( intadd_1_n7 ) 
    , .S ( intadd_1_SUM_9_ ) ) ;
FADDX1 intadd_1_U7 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_10_ ) 
    , .B ( intadd_1_B_10_ ) , .CI ( intadd_1_n7 ) , .CO ( intadd_1_n6 ) 
    , .S ( intadd_1_SUM_10_ ) ) ;
FADDX1 intadd_1_U6 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_11_ ) 
    , .B ( intadd_1_B_11_ ) , .CI ( intadd_1_n6 ) , .CO ( intadd_1_n5 ) 
    , .S ( intadd_1_SUM_11_ ) ) ;
FADDX1 intadd_1_U5 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_12_ ) 
    , .B ( intadd_1_B_12_ ) , .CI ( intadd_1_n5 ) , .CO ( intadd_1_n4 ) 
    , .S ( intadd_1_SUM_12_ ) ) ;
FADDX1 intadd_1_U4 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_13_ ) 
    , .B ( intadd_1_B_13_ ) , .CI ( intadd_1_n4 ) , .CO ( intadd_1_n3 ) 
    , .S ( intadd_1_SUM_13_ ) ) ;
FADDX1 intadd_1_U3 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_3_n1 ) 
    , .B ( intadd_1_B_14_ ) , .CI ( intadd_1_n3 ) , .CO ( intadd_1_n2 ) 
    , .S ( intadd_1_SUM_14_ ) ) ;
FADDX1 intadd_1_U2 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_1_A_15_ ) 
    , .B ( intadd_1_B_15_ ) , .CI ( intadd_1_n2 ) , .CO ( intadd_1_n1 ) 
    , .S ( intadd_1_SUM_15_ ) ) ;
FADDX1 intadd_2_U14 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[2] ) , .B ( op1[3] ) 
    , .CI ( intadd_2_CI ) , .CO ( intadd_2_n13 ) , .S ( intadd_2_SUM_0_ ) ) ;
FADDX1 intadd_2_U13 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[3] ) , .B ( op1[4] ) 
    , .CI ( intadd_2_n13 ) , .CO ( intadd_2_n12 ) , .S ( intadd_2_SUM_1_ ) ) ;
FADDX1 intadd_2_U12 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[4] ) , .B ( op1[5] ) 
    , .CI ( intadd_2_n12 ) , .CO ( intadd_2_n11 ) , .S ( intadd_2_SUM_2_ ) ) ;
FADDX1 intadd_2_U11 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[5] ) , .B ( op1[6] ) 
    , .CI ( intadd_2_n11 ) , .CO ( intadd_2_n10 ) , .S ( intadd_2_SUM_3_ ) ) ;
FADDX1 intadd_2_U10 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[6] ) , .B ( op1[7] ) 
    , .CI ( intadd_2_n10 ) , .CO ( intadd_2_n9 ) , .S ( intadd_2_SUM_4_ ) ) ;
FADDX1 intadd_2_U9 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[7] ) , .B ( op1[8] ) 
    , .CI ( intadd_2_n9 ) , .CO ( intadd_2_n8 ) , .S ( intadd_2_SUM_5_ ) ) ;
FADDX1 intadd_2_U8 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[8] ) , .B ( op1[9] ) 
    , .CI ( intadd_2_n8 ) , .CO ( intadd_2_n7 ) , .S ( intadd_2_SUM_6_ ) ) ;
FADDX1 intadd_2_U7 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[9] ) , .B ( op1[10] ) 
    , .CI ( intadd_2_n7 ) , .CO ( intadd_2_n6 ) , .S ( intadd_2_SUM_7_ ) ) ;
FADDX1 intadd_2_U6 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op1[10] ) 
    , .B ( op1[11] ) , .CI ( intadd_2_n6 ) , .CO ( intadd_2_n5 ) 
    , .S ( intadd_2_SUM_8_ ) ) ;
endmodule




module omsp_clock_mux_1 (test_si1 , test_se , clk_out , test_so4 , 
    test_so3 , test_so2 , test_so1 , VDD , clk_in0 , clk_in1 , reset , 
    scan_mode , select , test_si4 , test_si3 , test_si2 , VSS );
input  test_si1 ;
input  test_se ;
output clk_out ;
output test_so4 ;
output test_so3 ;
output test_so2 ;
output test_so1 ;
input  VDD ;
input  clk_in0 ;
input  clk_in1 ;
input  reset ;
input  scan_mode ;
input  select ;
input  test_si4 ;
input  test_si3 ;
input  test_si2 ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


IBUFFX8 INVX16_G2B6I1 (.INP ( gclk_G2B3I1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .ZN ( gclk_G2B4I1 ) ) ;
NBUFFX32 NBUFFX4_G2B4I1 (.VSS ( VSS ) , .Z ( gclk_G2B6I1 ) 
    , .INP ( gclk_G2B4I1 ) , .VDD ( VDD ) ) ;
OA22X1 U6 (.IN2 ( n2 ) , .IN4 ( n1 ) , .VDD ( VDD ) , .IN1 ( gclk_G3B2I1 ) 
    , .IN3 ( scan_mode ) , .Q ( clk_out ) , .VSS ( VSS ) ) ;
IBUFFX8 INVX32_G5B8I1 (.INP ( gclk_G3B3I1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B4I1 ) ) ;
NBUFFX32 NBUFFX4_G5B4I1 (.VSS ( VSS ) , .Z ( gclk_G3B6I1 ) 
    , .INP ( gclk_G3B4I1 ) , .VDD ( VDD ) ) ;
NBUFFX2 NBUFFX16_G3B5I1 (.VDD ( VDD ) , .INP ( n8 ) , .VSS ( VSS ) 
    , .Z ( n8_G3B1I1 ) ) ;
IBUFFX4 U5 (.ZN ( n8 ) , .VDD ( VDD ) , .INP ( gclk_G2B2I1 ) , .VSS ( VSS ) ) ;
NAND2X0 U3 (.IN2 ( n8 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( test_so4 ) 
    , .QN ( n1 ) ) ;
IBUFFX4 INVX1_G2B2I1 (.INP ( gclk_G2B6I1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .ZN ( gclk_G2B8I1 ) ) ;
IBUFFX32 INVX16_G2B1I1 (.INP ( gclk_G2B8I1 ) , .ZN ( gclk_G2B9I1 ) 
    , .VSS ( VSS ) , .VDD ( VDD ) ) ;
NBUFFX4 DELLN1X2_G3B3I1 (.VSS ( VSS ) , .INP ( n8_G3B1I1 ) , .Z ( n8_G3B2I1 ) 
    , .VDD ( VDD ) ) ;
NBUFFX32 NBUFFX2_G3B1I1 (.VSS ( VSS ) , .Z ( n8_G3B3I1 ) , .INP ( n8_G3B2I1 ) 
    , .VDD ( VDD ) ) ;
INVX2 INVX4_G5B12I1 (.VDD ( VDD ) , .INP ( gclk_G3B1I1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B2I1 ) ) ;
INVX2 IBUFFX32_G5B14I1 (.VDD ( VDD ) , .INP ( clk_in0 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B1I1 ) ) ;
INVX2 U10 (.ZN ( n9 ) , .VDD ( VDD ) , .INP ( gclk_G3B6I1 ) , .VSS ( VSS ) ) ;
INVX2 INVX32_G5B10I1 (.VDD ( VDD ) , .INP ( gclk_G3B2I1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B3I1 ) ) ;
INVX2 IBUFFX8_G2B7I1 (.VDD ( VDD ) , .INP ( gclk_G2B2I1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G2B3I1 ) ) ;
INVX2 INVX4_G2B8I1 (.VDD ( VDD ) , .INP ( gclk_G2B1I1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G2B2I1 ) ) ;
INVX2 IBUFFX32_G2B9I1 (.VDD ( VDD ) , .INP ( clk_in1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G2B1I1 ) ) ;
SDFFASX1 in0_select_s_reg (.D ( in0_select ) , .CLK ( n9 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( reset ) , .Q ( test_so1 ) , .SE ( test_se ) 
    , .SI ( test_si1 ) ) ;
SDFFARX1 in1_select_s_reg (.Q ( test_so2 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( n8_G3B3I1 ) , .RSTB ( reset ) , .SE ( test_se ) , .SI ( test_si2 ) 
    , .D ( in1_select ) ) ;
NOR2X0 U4 (.QN ( n2 ) , .IN1 ( test_so3 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( scan_mode ) ) ;
NOR2X0 U7 (.QN ( in0_select ) , .IN1 ( test_so4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( select ) ) ;
INVX0 U8 (.ZN ( n5 ) , .VDD ( VDD ) , .INP ( select ) , .VSS ( VSS ) ) ;
NOR2X0 U9 (.QN ( in1_select ) , .IN1 ( test_so3 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n5 ) ) ;
SDFFARX1 in1_select_ss_reg (.Q ( test_so4 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G2B9I1 ) , .RSTB ( reset ) , .SE ( test_se ) , .SI ( test_si4 ) 
    , .D ( test_so2 ) ) ;
SDFFASX1 in0_select_ss_reg (.D ( test_so1 ) , .CLK ( gclk_G3B6I1 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( reset ) , .Q ( test_so3 ) 
    , .SE ( test_se ) , .SI ( test_si3 ) ) ;
endmodule




module omsp_clock_gate_21 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X1 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_and_gate_1 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_scan_mux_1 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X2 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_scan_mux_2 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_wakeup_cell_1 (scan_clk , scan_mode , scan_rst , wkup_clear , 
    wkup_event , test_si , test_se , wkup_out , VDD , VSS );
input  scan_clk ;
input  scan_mode ;
input  scan_rst ;
input  wkup_clear ;
input  wkup_event ;
input  test_si ;
input  test_se ;
output wkup_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;



omsp_scan_mux_1 scan_mux_clk (.data_in_scan ( scan_clk ) , 
    .data_in_func ( wkup_event ) , .scan_mode ( scan_mode ) , 
    .data_out ( wkup_clk ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_2 scan_mux_rst (.data_in_scan ( scan_rst ) , 
    .data_in_func ( wkup_clear ) , .scan_mode ( scan_mode ) , 
    .data_out ( wkup_rst ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;

INVX0 U3 (.ZN ( n4 ) , .VDD ( VDD ) , .INP ( wkup_rst ) , .VSS ( VSS ) ) ;
SDFFARX1 wkup_out_reg (.Q ( wkup_out ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( wkup_clk ) , .RSTB ( n4 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( 1'b1 )) ;
endmodule




module omsp_sync_cell_2 (clk , data_in , rst , test_si , test_se , 
    data_out , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_clock_gate_20 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X1 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_sync_cell_3 (clk , data_in , rst , test_si , test_se , 
    data_out , test_so , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
output test_so ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .Q ( test_so ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_sync_cell_4 (clk , data_in , rst , test_si , test_se , 
    data_out , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_scan_mux_5 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_reset_1 (clk , rst_a , test_si , test_se , rst_s , 
    VDD , VSS , IN0 );
input  clk ;
input  rst_a ;
input  test_si ;
input  test_se ;
output rst_s ;
input  VDD ;
input  VSS ;
input  IN0 ;

supply1 VDD ;
supply0 VSS ;


SDFFASX1 data_sync_reg_0_ (.D ( 1'b0 ), .CLK ( clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( rst_a ) , .Q ( data_sync_0_ ) , .SE ( test_se ) 
    , .SI ( test_si ) ) ;
SDFFASX1 data_sync_reg_1_ (.D ( data_sync_0_ ) , .CLK ( clk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( rst_a ) , .Q ( rst_s ) , .SE ( IN0 ) 
    , .SI ( data_sync_0_ ) ) ;
endmodule




module omsp_watchdog (per_dout_2_ , per_dout_1_ , per_dout_0_ , VDD , 
    VSS , IN0 , IN1 , IN2 , per_dout_10_ , per_dout_9_ , per_dout_8_ , 
    per_dout_7_ , per_dout_6_ , per_dout_5_ , per_dout_4_ , per_dout_3_ , 
    test_so3 , test_so2 , test_so1 , per_dout_15_ , per_dout_14_ , 
    per_dout_13_ , per_dout_12_ , per_dout_11__BAR , wdt_wkup , wdtifg , 
    wdtnmies , test_so8 , test_so7 , test_so6 , test_so5 , test_so4 , 
    test_si6 , test_si5 , test_si4 , test_si3 , test_si2 , test_si1 , 
    wdt_irq , wdt_reset , scan_mode , smclk , smclk_en , wdtie , 
    wdtifg_irq_clr , wdtifg_sw_clr , wdtifg_sw_set , test_si7 , aclk , 
    aclk_en , dbg_freeze , mclk , per_en , por , puc_rst , scan_enable , 
    per_din , per_we , per_addr , IN3 , IN4 , IN5 , IN6 , IN7 , 
    mclk_cts_2 , mclk_cts_3 );
output per_dout_2_ ;
output per_dout_1_ ;
output per_dout_0_ ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
output per_dout_10_ ;
output per_dout_9_ ;
output per_dout_8_ ;
output per_dout_7_ ;
output per_dout_6_ ;
output per_dout_5_ ;
output per_dout_4_ ;
output per_dout_3_ ;
output test_so3 ;
output test_so2 ;
output test_so1 ;
output per_dout_15_ ;
output per_dout_14_ ;
output per_dout_13_ ;
output per_dout_12_ ;
output per_dout_11__BAR ;
output wdt_wkup ;
output wdtifg ;
output wdtnmies ;
output test_so8 ;
output test_so7 ;
output test_so6 ;
output test_so5 ;
output test_so4 ;
input  test_si6 ;
input  test_si5 ;
input  test_si4 ;
input  test_si3 ;
input  test_si2 ;
input  test_si1 ;
output wdt_irq ;
output wdt_reset ;
input  scan_mode ;
input  smclk ;
input  smclk_en ;
input  wdtie ;
input  wdtifg_irq_clr ;
input  wdtifg_sw_clr ;
input  wdtifg_sw_set ;
input  test_si7 ;
input  aclk ;
input  aclk_en ;
input  dbg_freeze ;
input  mclk ;
input  per_en ;
input  por ;
input  puc_rst ;
input  scan_enable ;
input  [15:0] per_din ;
input  [1:0] per_we ;
input  [13:0] per_addr ;
input  IN3 ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  IN7 ;
input  mclk_cts_2 ;
input  mclk_cts_3 ;

supply1 VDD ;
supply0 VSS ;
wire [3:0] wdtctl ;

wire [15:0] wdtcnt ;
wire [1:0] wdtisx_ss ;


omsp_clock_mux_1 clock_mux_watchdog (.test_si1 ( test_si1 ) , 
    .test_se ( IN7 ) , .clk_out ( wdt_clk ) , .test_so4 ( test_so8 ) , 
    .test_so3 ( test_so6 ) , .test_so2 ( test_so2 ) , .test_so1 ( test_so1 ) , 
    .VDD ( VDD ) , .clk_in0 ( smclk ) , .clk_in1 ( aclk ) , .reset ( puc_rst ) , 
    .scan_mode ( scan_mode ) , .select ( wdtctl[2] ) , .test_si4 ( test_si7 ) , 
    .test_si3 ( test_si6 ) , .test_si2 ( test_si2 ) , .VSS ( VSS ) ) ;


omsp_clock_gate_21 clock_gate_wdtctl (.clk ( mclk ) , .enable ( reg_wr_0_ ) , 
    .scan_enable ( scan_enable ) , .gclk ( mclk_wdtctl ) , .VDD ( VDD ) , 
    .VSS ( VSS ) , .clk_cts_1 ( mclk_cts_2 ) ) ;


omsp_and_gate_1 and_wdt_wkup (.a ( wdt_wkup_pre ) , .b ( wdt_wkup_en ) , 
    .y ( wdt_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_wakeup_cell_1 wakeup_cell_wdog (.scan_clk ( mclk ) , 
    .scan_mode ( scan_mode ) , .scan_rst ( IN4 ) , 
    .wkup_clear ( wdtifg_clr_reg ) , .wkup_event ( wdtqn_edge_reg ) , 
    .test_si ( wdt_rst_noscan ) , .test_se ( IN6 ) , .wkup_out ( wdt_wkup_pre ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_2 sync_cell_wdt_evt (.clk ( mclk_cts_2 ) , 
    .data_in ( wdt_evt_toggle ) , .rst ( IN2 ) , .test_si ( test_si3 ) , 
    .test_se ( IN5 ) , .data_out ( wdt_evt_toggle_sync ) , .VDD ( VDD ) , 
    .VSS ( VSS ) ) ;


omsp_clock_gate_20 clock_gate_wdtcnt (.clk ( wdt_clk ) , 
    .enable ( wdtcnt_en ) , .scan_enable ( IN6 ) , .gclk ( wdt_clk_cnt ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .clk_cts_1 ( clk_out_G4B5I1 ) ) ;


omsp_sync_cell_3 sync_cell_wdtcnt_incr (.clk ( clk_out_G4B5I1 ) , 
    .data_in ( n_0_net_ ) , .rst ( n13 ) , .test_si ( test_si5 ) , 
    .test_se ( IN6 ) , .data_out ( wdtcnt_incr ) , .test_so ( test_so5 ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_4 sync_cell_wdtcnt_clr (.clk ( clk_out_G4B5I1 ) , 
    .data_in ( wdtcnt_clr_toggle ) , .rst ( n13 ) , 
    .test_si ( wdt_evt_toggle_sync_dly ) , .test_se ( IN6 ) , 
    .data_out ( wdtcnt_clr_sync ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_5 scan_mux_wdt_rst (.data_in_scan ( IN4 ) , 
    .data_in_func ( wdt_rst_noscan ) , .scan_mode ( scan_mode ) , 
    .data_out ( wdt_rst ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_reset_1 sync_reset_por (.clk ( clk_out_G4B5I1 ) , .rst_a ( IN3 ) , 
    .test_si ( wdtie ) , .test_se ( scan_enable ) , .rst_s ( wdt_rst_noscan ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .IN0 ( IN6 ) ) ;

INVX2 INVX1_G5B8I1 (.VDD ( VDD ) , .INP ( wdt_clk ) , .VSS ( VSS ) 
    , .ZN ( clk_out_G4B1I1 ) ) ;
IBUFFX4 INVX2_G5B6I1 (.INP ( clk_out_G4B1I1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .ZN ( clk_out_G4B2I1 ) ) ;
INVX2 INVX0_G5B2I1 (.VDD ( VDD ) , .INP ( clk_out_G4B2I1 ) , .VSS ( VSS ) 
    , .ZN ( clk_out_G4B4I1 ) ) ;
INVX4 INVX4_G5B1I1 (.VSS ( VSS ) , .INP ( clk_out_G4B4I1 ) 
    , .ZN ( clk_out_G4B5I1 ) , .VDD ( VDD ) ) ;
INVX4 INVX4_G6B1I2 (.VSS ( VSS ) , .INP ( gclk_G5B1I1 ) , .ZN ( gclk_G5B2I2 ) 
    , .VDD ( VDD ) ) ;
INVX2 U21 (.ZN ( n89 ) , .VDD ( VDD ) , .INP ( gclk_G5B2I2 ) , .VSS ( VSS ) ) ;
INVX2 INVX1_G6B1I1 (.VDD ( VDD ) , .INP ( gclk_G5B1I1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G5B2I1 ) ) ;
INVX2 INVX1_G6B2I1 (.VDD ( VDD ) , .INP ( wdt_clk_cnt ) , .VSS ( VSS ) 
    , .ZN ( gclk_G5B1I1 ) ) ;
NAND2X0 U36 (.IN2 ( wdtcnt[6] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n39 ) 
    , .QN ( n28 ) ) ;
NAND2X0 U35 (.IN2 ( wdtcnt[9] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n47 ) 
    , .QN ( n27 ) ) ;
NAND2X0 U34 (.IN2 ( wdtcnt[13] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n61 ) 
    , .QN ( n26 ) ) ;
NAND2X0 U33 (.IN2 ( wdtcnt[14] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n66 ) 
    , .QN ( n65 ) ) ;
NAND2X1 U30 (.IN2 ( n62 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n87 ) 
    , .QN ( n79 ) ) ;
NAND2X0 U31 (.IN2 ( test_so5 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n87 ) 
    , .QN ( wdtcnt_en ) ) ;
INVX1 U1 (.INP ( wdt_rst ) , .ZN ( n13 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U2 (.ZN ( n18 ) , .VDD ( VDD ) , .INP ( n79 ) , .VSS ( VSS ) ) ;
XNOR2X1 U53 (.VSS ( VSS ) , .IN1 ( wdtcnt[15] ) , .IN2 ( n65 ) , .Q ( n68 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U54 (.IN2 ( wdtcnt[13] ) , .IN3 ( n26 ) , .VSS ( VSS ) , .IN1 ( n61 ) 
    , .VDD ( VDD ) , .Q ( n64 ) ) ;
OA21X1 U55 (.IN2 ( wdtcnt[9] ) , .IN3 ( n27 ) , .VSS ( VSS ) , .IN1 ( n47 ) 
    , .VDD ( VDD ) , .Q ( n54 ) ) ;
OA21X1 U56 (.IN2 ( wdtcnt[6] ) , .IN3 ( n28 ) , .VSS ( VSS ) , .IN1 ( n39 ) 
    , .VDD ( VDD ) , .Q ( n43 ) ) ;
AND2X1 U57 (.IN1 ( wdtcnt[1] ) , .IN2 ( wdtcnt[0] ) , .Q ( n78 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U58 (.QN ( n29 ) , .IN1 ( n78 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[2] ) ) ;
NOR3X0 U59 (.IN2 ( n79 ) , .QN ( N10 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n29 ) , .IN3 ( n30 ) ) ;
NOR2X0 U60 (.QN ( n32 ) , .IN1 ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[3] ) ) ;
NOR3X0 U61 (.IN2 ( n79 ) , .QN ( N11 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n32 ) , .IN3 ( n33 ) ) ;
NOR2X0 U62 (.QN ( n36 ) , .IN1 ( n33 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[4] ) ) ;
NOR3X0 U63 (.IN2 ( n79 ) , .QN ( N12 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n36 ) , .IN3 ( n37 ) ) ;
NOR2X0 U64 (.QN ( n41 ) , .IN1 ( n37 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[5] ) ) ;
NOR3X0 U65 (.IN2 ( n79 ) , .QN ( N13 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n41 ) , .IN3 ( n39 ) ) ;
AND2X1 U66 (.IN1 ( n43 ) , .IN2 ( n18 ) , .Q ( N14 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U67 (.QN ( n45 ) , .IN1 ( n44 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[7] ) ) ;
NOR3X0 U68 (.IN2 ( n79 ) , .QN ( N15 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n45 ) , .IN3 ( n46 ) ) ;
NOR2X0 U69 (.QN ( n53 ) , .IN1 ( n46 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[8] ) ) ;
NOR3X0 U70 (.IN2 ( n79 ) , .QN ( N16 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n53 ) , .IN3 ( n47 ) ) ;
AND2X1 U71 (.IN1 ( n54 ) , .IN2 ( n18 ) , .Q ( N17 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U72 (.QN ( n57 ) , .IN1 ( n56 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[10] ) ) ;
NOR3X0 U73 (.IN2 ( n79 ) , .QN ( N18 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n57 ) , .IN3 ( n58 ) ) ;
NOR2X0 U74 (.QN ( n59 ) , .IN1 ( n58 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[11] ) ) ;
NOR3X0 U75 (.IN2 ( n79 ) , .QN ( N19 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n59 ) , .IN3 ( n60 ) ) ;
NOR2X0 U76 (.QN ( n63 ) , .IN1 ( n60 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[12] ) ) ;
NOR3X0 U77 (.IN2 ( n79 ) , .QN ( N20 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n63 ) , .IN3 ( n61 ) ) ;
AND2X1 U78 (.IN1 ( n64 ) , .IN2 ( n18 ) , .Q ( N21 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U80 (.IN1 ( n68 ) , .IN2 ( n18 ) , .Q ( N23 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA21X1 U81 (.IN2 ( wdtie ) , .IN3 ( n50 ) , .VSS ( VSS ) , .IN1 ( n51 ) 
    , .VDD ( VDD ) , .Q ( N33 ) ) ;
NOR3X0 U84 (.IN2 ( per_addr[3] ) , .QN ( n71 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( per_addr[2] ) , .IN3 ( per_addr[1] ) ) ;
NAND4X0 U86 (.IN1 ( per_addr[7] ) , .QN ( n84 ) , .IN2 ( per_en ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n74 ) , .IN4 ( n2 ) ) ;
INVX0 U87 (.ZN ( n75 ) , .VDD ( VDD ) , .INP ( wdt_evt_toggle_sync ) 
    , .VSS ( VSS ) ) ;
AO221X1 U88 (.IN5 ( wdtifg_sw_set ) , .Q ( n81 ) , .VSS ( VSS ) , .IN2 ( n22 ) 
    , .IN1 ( wdt_evt_toggle_sync ) , .IN3 ( n75 ) , .VDD ( VDD ) 
    , .IN4 ( wdt_evt_toggle_sync_dly ) ) ;
NAND4X0 U89 (.IN1 ( per_din[14] ) , .QN ( n77 ) , .IN2 ( per_din[9] ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( per_din[11] ) , .IN4 ( per_din[12] ) ) ;
OR4X1 U90 (.VSS ( VSS ) , .IN4 ( per_din[8] ) , .IN2 ( per_din[13] ) 
    , .VDD ( VDD ) , .Q ( n76 ) , .IN1 ( per_din[10] ) , .IN3 ( per_din[15] ) ) ;
OA21X1 U91 (.IN2 ( n76 ) , .IN3 ( reg_wr_0_ ) , .VSS ( VSS ) , .IN1 ( n77 ) 
    , .VDD ( VDD ) , .Q ( n82 ) ) ;
AO21X1 U92 (.VDD ( VDD ) , .IN2 ( n81 ) , .IN1 ( n51 ) , .IN3 ( n82 ) 
    , .Q ( N37 ) , .VSS ( VSS ) ) ;
NOR2X0 U93 (.QN ( N8 ) , .IN1 ( wdtcnt[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n79 ) ) ;
NOR2X0 U94 (.QN ( n80 ) , .IN1 ( wdtcnt[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtcnt[0] ) ) ;
NOR3X0 U95 (.IN2 ( n79 ) , .QN ( N9 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n80 ) , .IN3 ( n78 ) ) ;
NOR2X0 U96 (.QN ( n_0_net_ ) , .IN1 ( dbg_freeze ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n21 ) ) ;
AO21X1 U97 (.VDD ( VDD ) , .IN2 ( n20 ) , .IN1 ( wdtifg_irq_clr ) 
    , .IN3 ( wdtifg_sw_clr ) , .Q ( wdtifg_clr ) , .VSS ( VSS ) ) ;
NOR2X0 U98 (.QN ( n83 ) , .IN1 ( n55 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdtifg_clr ) ) ;
OR3X1 U99 (.IN2 ( n82 ) , .VSS ( VSS ) , .IN3 ( n81 ) , .VDD ( VDD ) , .Q ( n69 ) 
    , .IN1 ( n83 ) ) ;
AND2X1 U100 (.IN1 ( IN1 ) , .IN2 ( wdtctl[0] ) , .Q ( per_dout_0_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U101 (.IN1 ( IN1 ) , .IN2 ( wdtctl[1] ) , .Q ( per_dout_1_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U102 (.IN1 ( IN1 ) , .IN2 ( wdtctl[3] ) , .Q ( per_dout_3_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U104 (.QN ( per_dout_4_ ) , .IN1 ( n51 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( IN0 ) ) ;
AND2X1 U105 (.IN1 ( IN1 ) , .IN2 ( wdtnmies ) , .Q ( per_dout_6_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND3X1 U106 (.IN2 ( n20 ) , .IN1 ( wdtie ) , .IN3 ( wdtifg ) , .Q ( wdt_irq ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U110 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n52 ) , .Q ( n38 ) 
    , .IN1 ( n88 ) ) ;
LATCHX1 LOCKUP (.VDD ( VDD ) , .VSS ( VSS ) , .D ( n92 ) , .CLK ( n89 ) 
    , .Q ( test_so7 ) ) ;
OA221X1 U3 (.IN2 ( n18 ) , .IN4 ( wdtcnt[14] ) , .VDD ( VDD ) , .Q ( N22 ) 
    , .IN5 ( n65 ) , .IN1 ( 1'b0 ), .IN3 ( n66 ) , .VSS ( VSS ) ) ;
NOR2X0 U5 (.QN ( n74 ) , .IN1 ( per_addr[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_addr[5] ) ) ;
AND2X1 U6 (.IN1 ( per_addr[4] ) , .IN2 ( n71 ) , .Q ( n2 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
SDFFARX1 wdtctl_reg_7_ (.QN ( n50 ) , .Q ( n21 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_wdtctl ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( wdtnmies ) , .D ( per_din[7] ) ) ;
SDFFARX1 wdtctl_reg_6_ (.Q ( wdtnmies ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_wdtctl ) , .RSTB ( IN3 ) , .SE ( scan_enable ) , .SI ( n93 ) 
    , .D ( per_din[6] ) ) ;
SDFFARX1 wdtctl_reg_5_ (.Q ( n93 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_wdtctl ) , .RSTB ( IN3 ) , .SE ( scan_enable ) , .SI ( n20 ) 
    , .D ( 1'b0 )) ;
SDFFARX1 wdtctl_reg_4_ (.QN ( n51 ) , .Q ( n20 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_wdtctl ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( wdtctl[3] ) , .D ( per_din[4] ) ) ;
SDFFARX1 wdtctl_reg_3_ (.Q ( wdtctl[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_wdtctl ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( wdtctl[2] ) , .D ( 1'b0 )) ;
SDFFARX1 wdtctl_reg_2_ (.Q ( wdtctl[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_wdtctl ) , .RSTB ( IN2 ) , .SE ( scan_enable ) 
    , .SI ( wdtctl[1] ) , .D ( per_din[2] ) ) ;
SDFFARX1 wdtctl_reg_1_ (.QN ( n42 ) , .Q ( wdtctl[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_wdtctl ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( wdtctl[0] ) , .D ( per_din[1] ) ) ;
SDFFARX1 wdtctl_reg_0_ (.QN ( n40 ) , .Q ( wdtctl[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_wdtctl ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( wdtcnt[15] ) , .D ( per_din[0] ) ) ;
SDFFARX1 wdtcnt_clr_toggle_reg (.QN ( n52 ) , .Q ( wdtcnt_clr_toggle ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_cts_3 ) , .RSTB ( IN3 ) 
    , .SE ( scan_enable ) , .SI ( wdt_wkup_en ) , .D ( n38 ) ) ;
SDFFASX1 wdtisx_s_reg_0_ (.D ( n40 ) , .CLK ( gclk_G5B2I2 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n13 ) , .Q ( n34 ) , .SE ( IN6 ) , .SI ( test_si4 ) ) ;
SDFFASX1 wdtisx_s_reg_1_ (.D ( n42 ) , .CLK ( gclk_G5B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n13 ) , .Q ( n31 ) , .SE ( IN6 ) , .SI ( n97 ) ) ;
SDFFARX1 wdtcnt_reg_1_ (.Q ( wdtcnt[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[0] ) 
    , .D ( N9 ) ) ;
SDFFARX1 wdtcnt_reg_0_ (.Q ( wdtcnt[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) 
    , .SI ( wdtcnt_clr_toggle ) , .D ( N8 ) ) ;
SDFFARX1 wdtcnt_reg_15_ (.Q ( wdtcnt[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I1 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[14] ) 
    , .D ( N23 ) ) ;
SDFFARX1 wdtcnt_reg_14_ (.Q ( wdtcnt[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I1 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[13] ) 
    , .D ( N22 ) ) ;
SDFFARX1 wdtcnt_reg_13_ (.Q ( wdtcnt[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[12] ) 
    , .D ( N21 ) ) ;
SDFFARX1 wdtcnt_reg_12_ (.Q ( wdtcnt[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I1 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[11] ) 
    , .D ( N20 ) ) ;
SDFFARX1 wdtcnt_reg_11_ (.Q ( wdtcnt[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I1 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[10] ) 
    , .D ( N19 ) ) ;
SDFFARX1 wdtcnt_reg_10_ (.Q ( wdtcnt[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I1 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[9] ) 
    , .D ( N18 ) ) ;
SDFFARX1 wdtcnt_reg_9_ (.Q ( wdtcnt[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[8] ) 
    , .D ( N17 ) ) ;
SDFFARX1 wdtcnt_reg_8_ (.Q ( wdtcnt[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[7] ) 
    , .D ( N16 ) ) ;
SDFFARX1 wdtcnt_reg_7_ (.Q ( wdtcnt[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[6] ) 
    , .D ( N15 ) ) ;
SDFFARX1 wdtcnt_reg_6_ (.Q ( wdtcnt[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[5] ) 
    , .D ( N14 ) ) ;
SDFFARX1 wdtcnt_reg_5_ (.Q ( wdtcnt[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[4] ) 
    , .D ( N13 ) ) ;
SDFFARX1 wdtcnt_reg_4_ (.Q ( wdtcnt[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[3] ) 
    , .D ( N12 ) ) ;
SDFFARX1 wdtcnt_reg_3_ (.Q ( wdtcnt[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[2] ) 
    , .D ( N11 ) ) ;
SDFFARX1 wdtcnt_reg_2_ (.Q ( wdtcnt[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G5B2I2 ) , .RSTB ( n13 ) , .SE ( IN6 ) , .SI ( wdtcnt[1] ) 
    , .D ( N10 ) ) ;
SDFFARX1 wdt_evt_toggle_reg (.Q ( wdt_evt_toggle ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G5B2I1 ) , .RSTB ( n13 ) , .SE ( IN6 ) 
    , .SI ( wdt_wkup_pre ) , .D ( n70 ) ) ;
SDFFASX1 wdtqn_edge_reg_reg (.D ( n62 ) , .CLK ( gclk_G5B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n13 ) , .QN ( wdtqn_edge_reg ) , .Q ( n92 ) 
    , .SE ( IN6 ) , .SI ( wdtifg ) ) ;
SDFFARX1 wdt_wkup_en_reg (.Q ( wdt_wkup_en ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_2 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) , .SI ( wdt_reset ) 
    , .D ( N33 ) ) ;
SDFFARX1 wdtifg_reg (.QN ( n55 ) , .Q ( wdtifg ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_2 ) , .RSTB ( por ) , .SE ( scan_enable ) 
    , .SI ( wdtifg_clr_reg ) , .D ( n69 ) ) ;
DFFARX1 wdtcnt_clr_sync_dly_reg (.VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk_out_G4B5I1 ) , .RSTB ( n13 ) , .Q ( test_so3 ) 
    , .D ( wdtcnt_clr_sync ) ) ;
DFFASX1 wdtisx_ss_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n13 ) 
    , .QN ( wdtisx_ss[1] ) , .Q ( test_so4 ) , .CLK ( gclk_G5B2I1 ) , .D ( n31 ) ) ;
DFFASX1 wdtisx_ss_reg_0_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( n13 ) 
    , .QN ( wdtisx_ss[0] ) , .Q ( n97 ) , .CLK ( gclk_G5B2I1 ) , .D ( n34 ) ) ;
DFFARX1 wdt_evt_toggle_sync_dly_reg (.VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_2 ) , .RSTB ( IN3 ) , .QN ( n22 ) 
    , .Q ( wdt_evt_toggle_sync_dly ) , .D ( wdt_evt_toggle_sync ) ) ;
SDFFASX1 wdtifg_clr_reg_reg (.D ( wdtifg_clr ) , .CLK ( mclk_cts_2 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( puc_rst ) , .Q ( wdtifg_clr_reg ) 
    , .SE ( scan_enable ) , .SI ( n21 ) ) ;
SDFFARX1 wdt_reset_reg (.Q ( wdt_reset ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_2 ) , .RSTB ( por ) , .SE ( scan_enable ) 
    , .SI ( wdt_evt_toggle ) , .D ( N37 ) ) ;
NOR2X0 U13 (.QN ( per_dout_7_ ) , .IN1 ( n50 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( IN0 ) ) ;
NOR2X0 U14 (.QN ( n10 ) , .IN1 ( per_we[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( per_we[0] ) ) ;
NOR3X0 U15 (.IN2 ( n84 ) , .QN ( reg_wr_0_ ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n10 ) , .IN3 ( per_addr[0] ) ) ;
AND2X1 U16 (.IN1 ( wdtctl[2] ) , .IN2 ( IN1 ) , .Q ( per_dout_2_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX41X1 U17 (.Q ( n11 ) , .IN3 ( n64 ) , .VDD ( VDD ) , .IN2 ( n54 ) 
    , .IN1 ( n68 ) , .S1 ( wdtisx_ss[1] ) , .IN4 ( n43 ) , .VSS ( VSS ) 
    , .S0 ( wdtisx_ss[0] ) ) ;
NAND2X1 U18 (.VDD ( VDD ) , .IN1 ( n11 ) , .VSS ( VSS ) , .IN2 ( wdtcnt_incr ) 
    , .QN ( n62 ) ) ;
XNOR2X1 U19 (.VSS ( VSS ) , .IN1 ( n62 ) , .IN2 ( wdt_evt_toggle ) , .Q ( n70 ) 
    , .VDD ( VDD ) ) ;
NAND2X0 U27 (.VDD ( VDD ) , .IN1 ( per_din[3] ) , .VSS ( VSS ) 
    , .IN2 ( reg_wr_0_ ) , .QN ( n88 ) ) ;
NOR4X1 U32 (.VSS ( VSS ) , .IN2 ( per_addr[0] ) , .IN1 ( per_we[1] ) 
    , .IN3 ( per_we[0] ) , .VDD ( VDD ) , .IN4 ( n84 ) , .QN ( per_dout_14_ ) ) ;
XNOR2X1 U37 (.VSS ( VSS ) , .IN1 ( wdtcnt_clr_sync ) , .IN2 ( test_so3 ) 
    , .Q ( n87 ) , .VDD ( VDD ) ) ;
AND3X1 U41 (.IN2 ( wdtcnt[0] ) , .IN1 ( wdtcnt[1] ) , .IN3 ( wdtcnt[2] ) 
    , .Q ( n30 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U42 (.IN1 ( n30 ) , .IN2 ( wdtcnt[3] ) , .Q ( n33 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U43 (.IN1 ( n33 ) , .IN2 ( wdtcnt[4] ) , .Q ( n37 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U44 (.IN1 ( n37 ) , .IN2 ( wdtcnt[5] ) , .Q ( n39 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX0 U45 (.ZN ( n44 ) , .VDD ( VDD ) , .INP ( n28 ) , .VSS ( VSS ) ) ;
AND2X1 U46 (.IN1 ( n44 ) , .IN2 ( wdtcnt[7] ) , .Q ( n46 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U47 (.IN1 ( n46 ) , .IN2 ( wdtcnt[8] ) , .Q ( n47 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX0 U48 (.ZN ( n56 ) , .VDD ( VDD ) , .INP ( n27 ) , .VSS ( VSS ) ) ;
AND2X1 U49 (.IN1 ( n56 ) , .IN2 ( wdtcnt[10] ) , .Q ( n58 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U50 (.IN1 ( n58 ) , .IN2 ( wdtcnt[11] ) , .Q ( n60 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U51 (.IN1 ( n60 ) , .IN2 ( wdtcnt[12] ) , .Q ( n61 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX0 U52 (.ZN ( n66 ) , .VDD ( VDD ) , .INP ( n26 ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_2 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_sync_cell_5 (clk , data_in , rst , test_si , test_se , 
    data_out , VDD , VSS );
input  clk ;
input  data_in ;
input  rst ;
input  test_si ;
input  test_se ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


SDFFARX1 data_sync_reg_0_ (.QN ( n1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( clk ) , .RSTB ( rst ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( data_in ) ) ;
DFFASX1 data_sync_reg_1_ (.VDD ( VDD ) , .VSS ( VSS ) , .SETB ( rst ) 
    , .QN ( data_out ) , .CLK ( clk ) , .D ( n1 ) ) ;
endmodule




module omsp_scan_mux_3 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_scan_mux_4 (data_in_scan , data_in_func , scan_mode , 
    data_out , VDD , VSS );
input  data_in_scan ;
input  data_in_func ;
input  scan_mode ;
output data_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


MUX21X1 U1 (.S ( scan_mode ) , .IN2 ( data_in_scan ) , .IN1 ( data_in_func ) 
    , .Q ( data_out ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_wakeup_cell_0 (scan_clk , scan_mode , scan_rst , wkup_clear , 
    wkup_event , test_si , test_se , wkup_out , VDD , VSS );
input  scan_clk ;
input  scan_mode ;
input  scan_rst ;
input  wkup_clear ;
input  wkup_event ;
input  test_si ;
input  test_se ;
output wkup_out ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;



omsp_scan_mux_3 scan_mux_clk (.data_in_scan ( scan_clk ) , 
    .data_in_func ( wkup_event ) , .scan_mode ( scan_mode ) , 
    .data_out ( wkup_clk ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_scan_mux_4 scan_mux_rst (.data_in_scan ( scan_rst ) , 
    .data_in_func ( wkup_clear ) , .scan_mode ( scan_mode ) , 
    .data_out ( wkup_rst ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;

INVX0 U3 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( wkup_rst ) , .VSS ( VSS ) ) ;
SDFFARX1 wkup_out_reg (.Q ( wkup_out ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( wkup_clk ) , .RSTB ( n1 ) , .SE ( test_se ) , .SI ( test_si ) 
    , .D ( 1'b1 )) ;
endmodule




module omsp_sfr (test_so1 , VDD , VSS , IN0 , IN1 , IN2 , IN3 , IN4 , 
    test_si2 , test_si1 , test_se , nmi_pnd , nmi_wkup , wdtie , 
    wdtifg_sw_clr , wdtifg_sw_set , mclk , nmi , nmi_acc , per_en , 
    puc_rst , scan_mode , wdtifg , wdtnmies , per_din , per_we , 
    per_addr , per_dout , cpu_id , mclk_cts_3 );
output test_so1 ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  test_si2 ;
input  test_si1 ;
input  test_se ;
output nmi_pnd ;
output nmi_wkup ;
output wdtie ;
output wdtifg_sw_clr ;
output wdtifg_sw_set ;
input  mclk ;
input  nmi ;
input  nmi_acc ;
input  per_en ;
input  puc_rst ;
input  scan_mode ;
input  wdtifg ;
input  wdtnmies ;
input  [15:0] per_din ;
input  [1:0] per_we ;
input  [13:0] per_addr ;
output [15:0] per_dout ;
output [31:0] cpu_id ;
input  mclk_cts_3 ;

supply1 VDD ;
supply0 VSS ;


assign per_dout[3] = per_dout[9] ;
assign per_dout[1] = per_dout[9] ;
assign per_dout[6] = per_dout[12] ;

omsp_and_gate_2 and_nmi_wkup (.a ( n_0_net_ ) , .b ( ie1_4_ ) , 
    .y ( nmi_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_sync_cell_5 sync_cell_nmi (.clk ( mclk ) , .data_in ( nmi_capture ) , 
    .rst ( IN2 ) , .test_si ( test_si1 ) , .test_se ( test_se ) , 
    .data_out ( nmi_s ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_wakeup_cell_0 wakeup_cell_nmi (.scan_clk ( mclk_cts_3 ) , 
    .scan_mode ( scan_mode ) , .scan_rst ( IN3 ) , 
    .wkup_clear ( nmi_capture_rst ) , .wkup_event ( nmi_pol ) , 
    .test_si ( ifg1_4_ ) , .test_se ( test_se ) , .wkup_out ( nmi_capture ) , 
    .VDD ( VDD ) , .VSS ( VSS ) ) ;

NAND2X0 U130 (.IN2 ( n150 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( IN0 ) 
    , .QN ( n151 ) ) ;
INVX0 U152 (.ZN ( n144 ) , .VDD ( VDD ) , .INP ( n143 ) , .VSS ( VSS ) ) ;
NOR2X0 U153 (.QN ( n126 ) , .IN1 ( nmi_acc ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n144 ) ) ;
INVX0 U154 (.ZN ( n146 ) , .VDD ( VDD ) , .INP ( nmi_s ) , .VSS ( VSS ) ) ;
NOR2X0 U155 (.QN ( n145 ) , .IN1 ( n153 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( ifg1_4_ ) ) ;
OAI22X1 U156 (.IN3 ( N10 ) , .QN ( n128 ) , .IN1 ( test_so1 ) , .VDD ( VDD ) 
    , .IN4 ( n145 ) , .IN2 ( n146 ) , .VSS ( VSS ) ) ;
AND2X1 U157 (.IN1 ( ie1_4_ ) , .IN2 ( ifg1_4_ ) , .Q ( nmi_pnd ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U158 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( wdtnmies ) , .Q ( nmi_pol ) 
    , .IN1 ( nmi ) ) ;
OA222X1 U159 (.IN6 ( per_addr[0] ) , .Q ( n149 ) , .IN1 ( IN1 ) , .VDD ( VDD ) 
    , .IN5 ( wdtifg ) , .IN3 ( IN1 ) , .IN2 ( wdtie ) , .VSS ( VSS ) 
    , .IN4 ( per_addr[1] ) ) ;
NOR2X0 U160 (.QN ( per_dout[12] ) , .IN1 ( per_addr[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n151 ) ) ;
AO21X1 U161 (.VDD ( VDD ) , .IN2 ( n149 ) , .IN1 ( n150 ) 
    , .IN3 ( per_dout[12] ) , .Q ( per_dout[0] ) , .VSS ( VSS ) ) ;
NOR2X0 U162 (.QN ( per_dout[9] ) , .IN1 ( IN1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) ) ;
NOR2X0 U163 (.QN ( wdtifg_sw_clr ) , .IN1 ( per_din[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n152 ) ) ;
AND2X1 U164 (.IN1 ( n153 ) , .IN2 ( per_din[0] ) , .Q ( wdtifg_sw_set ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U166 (.S ( n154 ) , .IN2 ( per_din[0] ) , .IN1 ( wdtie ) , .Q ( n130 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U3 (.ZN ( n139 ) , .VDD ( VDD ) , .INP ( n138 ) , .VSS ( VSS ) ) ;
NOR3X0 U4 (.IN2 ( per_addr[5] ) , .QN ( n137 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( per_addr[2] ) , .IN3 ( per_addr[4] ) ) ;
NOR3X0 U5 (.IN2 ( per_addr[3] ) , .QN ( n136 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( per_addr[7] ) , .IN3 ( per_addr[6] ) ) ;
DFFARX1 nmi_dly_reg (.VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk ) , .RSTB ( IN2 ) 
    , .Q ( test_so1 ) , .D ( nmi_s ) ) ;
SDFFASX1 nmi_capture_rst_reg (.D ( N10 ) , .CLK ( mclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( puc_rst ) , .Q ( nmi_capture_rst ) , .SE ( IN4 ) 
    , .SI ( test_si2 ) ) ;
SDFFARX1 wdtie_reg (.Q ( wdtie ) , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk ) 
    , .RSTB ( IN2 ) , .SE ( test_se ) , .SI ( nmi_capture ) , .D ( n130 ) ) ;
SDFFARX1 nmiifg_reg (.Q ( ifg1_4_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk ) , .RSTB ( IN2 ) , .SE ( test_se ) , .SI ( ie1_4_ ) , .D ( n128 ) ) ;
SDFFARX1 nmie_reg (.Q ( ie1_4_ ) , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk ) 
    , .RSTB ( puc_rst ) , .SE ( test_se ) , .SI ( nmi_capture_rst ) , .D ( n126 ) ) ;
NAND3X0 U138 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n138 ) , .IN3 ( per_en ) 
    , .IN2 ( n136 ) , .IN1 ( n137 ) ) ;
NAND3X0 U141 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n142 ) , .IN3 ( per_addr[1] ) 
    , .IN2 ( per_we[0] ) , .IN1 ( n139 ) ) ;
NOR2X0 U142 (.QN ( n153 ) , .IN1 ( per_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n142 ) ) ;
INVX0 U143 (.ZN ( n152 ) , .VDD ( VDD ) , .INP ( n153 ) , .VSS ( VSS ) ) ;
NOR2X0 U144 (.QN ( N10 ) , .IN1 ( per_din[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n152 ) ) ;
NOR3X0 U146 (.IN2 ( per_we[1] ) , .QN ( n150 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( per_we[0] ) , .IN3 ( n138 ) ) ;
MUX21X1 U147 (.S ( per_addr[0] ) , .IN2 ( ie1_4_ ) , .IN1 ( ifg1_4_ ) 
    , .Q ( n141 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND3X1 U148 (.IN2 ( n141 ) , .IN1 ( n150 ) , .IN3 ( per_addr[1] ) 
    , .Q ( per_dout[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U149 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( nmi_capture ) 
    , .Q ( n_0_net_ ) , .IN1 ( test_so1 ) ) ;
NOR2X0 U150 (.QN ( n154 ) , .IN1 ( IN1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n142 ) ) ;
MUX21X1 U151 (.S ( n154 ) , .IN2 ( per_din[4] ) , .IN1 ( ie1_4_ ) , .Q ( n143 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_clock_gate_22 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_4 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_4 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_4 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_mem_backbone (test_so , VDD , VSS , IN0 , IN1 , IN2 , IN3 , 
    IN4 , mclk , puc_rst , scan_enable , test_si , dmem_cen , 
    fe_pmem_wait , per_en , pmem_cen , pmem_dout , dbg_halt_st , 
    dbg_mem_en , eu_mb_en , fe_mb_en , per_dout , fe_mab , eu_mdb_out , 
    eu_mab , eu_mb_wr , dmem_dout , dbg_mem_dout , dbg_mem_wr , 
    dbg_mem_addr , pmem_wen , pmem_din , pmem_addr , per_din , per_we , 
    per_addr , fe_mdb_in , eu_mdb_in , dmem_din , dmem_wen , dmem_addr , 
    dbg_mem_din , IN5 , IN6 , mclk_cts_4 , mclk_cts_6 , mclk_cts_8 );
output test_so ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  mclk ;
input  puc_rst ;
input  scan_enable ;
input  test_si ;
output dmem_cen ;
output fe_pmem_wait ;
output per_en ;
output pmem_cen ;
input  [15:0] pmem_dout ;
input  dbg_halt_st ;
input  dbg_mem_en ;
input  eu_mb_en ;
input  fe_mb_en ;
input  [15:0] per_dout ;
input  [14:0] fe_mab ;
input  [15:0] eu_mdb_out ;
input  [14:0] eu_mab ;
input  [1:0] eu_mb_wr ;
input  [15:0] dmem_dout ;
input  [15:0] dbg_mem_dout ;
input  [1:0] dbg_mem_wr ;
input  [15:0] dbg_mem_addr ;
output [1:0] pmem_wen ;
output [15:0] pmem_din ;
output [10:0] pmem_addr ;
output [15:0] per_din ;
output [1:0] per_we ;
output [13:0] per_addr ;
output [15:0] fe_mdb_in ;
output [15:0] eu_mdb_in ;
output [15:0] dmem_din ;
output [1:0] dmem_wen ;
output [10:0] dmem_addr ;
output [15:0] dbg_mem_din ;
input  IN5 ;
input  IN6 ;
input  mclk_cts_4 ;
input  mclk_cts_6 ;
input  mclk_cts_8 ;

supply1 VDD ;
supply0 VSS ;

wire [15:0] per_dout_val ;
wire [15:0] pmem_dout_bckup ;

assign pmem_din[14] = dbg_mem_dout[14] ;
assign pmem_din[15] = dbg_mem_dout[15] ;
assign pmem_din[6] = dbg_mem_dout[6] ;
assign pmem_din[7] = dbg_mem_dout[7] ;
assign pmem_din[8] = dbg_mem_dout[8] ;
assign pmem_din[9] = dbg_mem_dout[9] ;
assign pmem_din[10] = dbg_mem_dout[10] ;
assign pmem_din[11] = dbg_mem_dout[11] ;
assign pmem_din[12] = dbg_mem_dout[12] ;
assign pmem_din[13] = dbg_mem_dout[13] ;
assign pmem_din[0] = dbg_mem_dout[0] ;
assign pmem_din[1] = dbg_mem_dout[1] ;
assign pmem_din[2] = dbg_mem_dout[2] ;
assign pmem_din[3] = dbg_mem_dout[3] ;
assign pmem_din[4] = dbg_mem_dout[4] ;
assign pmem_din[5] = dbg_mem_dout[5] ;

omsp_clock_gate_22 clock_gate_bckup (.clk ( mclk_cts_4 ) , 
    .enable ( fe_pmem_save ) , .scan_enable ( scan_enable ) , 
    .gclk ( mclk_bckup ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_4 ( mclk_cts_8 ) ) ;

INVX2 INVX2_G5B1I12 (.VDD ( VDD ) , .INP ( mclk_cts_6 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I12 ) ) ;
NOR2X1 U84 (.QN ( n99 ) , .IN1 ( eu_mdb_in_sel_1_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n41 ) ) ;
NAND2X0 U69 (.IN2 ( n48 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( fe_pmem_cen_dly ) , .QN ( n102 ) ) ;
NOR2X0 U73 (.QN ( n107 ) , .IN1 ( N71 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n51 ) ) ;
NAND3X4 U71 (.VDD ( VDD ) , .IN2 ( dbg_mem_en ) , .IN3 ( n85 ) , .VSS ( VSS ) 
    , .IN1 ( n90 ) , .QN ( n62 ) ) ;
NOR2X1 U80 (.QN ( N71 ) , .IN1 ( n96 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n93 ) ) ;
NOR2X1 U74 (.QN ( n108 ) , .IN1 ( N71 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n106 ) ) ;
NOR2X1 U82 (.QN ( n95 ) , .IN1 ( dbg_mem_din_sel_1_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n42 ) ) ;
NOR2X1 U85 (.QN ( n100 ) , .IN1 ( n64 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( eu_mdb_in_sel_1_ ) ) ;
NBUFFX4 U1 (.VSS ( VSS ) , .INP ( IN0 ) , .Z ( n12 ) , .VDD ( VDD ) ) ;
NOR2X1 U81 (.QN ( n94 ) , .IN1 ( n63 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( dbg_mem_din_sel_1_ ) ) ;
MUX21X1 U172 (.S ( n62 ) , .IN2 ( eu_mdb_out[7] ) , .IN1 ( dbg_mem_dout[7] ) 
    , .Q ( dmem_din[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U173 (.S ( n62 ) , .IN2 ( eu_mdb_out[8] ) , .IN1 ( dbg_mem_dout[8] ) 
    , .Q ( dmem_din[8] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U174 (.S ( n62 ) , .IN2 ( eu_mdb_out[9] ) , .IN1 ( dbg_mem_dout[9] ) 
    , .Q ( dmem_din[9] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U175 (.QN ( dmem_wen[0] ) , .IN1 ( eu_mb_wr[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( dbg_mem_wr[0] ) ) ;
NOR2X0 U176 (.QN ( dmem_wen[1] ) , .IN1 ( eu_mb_wr[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( dbg_mem_wr[1] ) ) ;
AO222X1 U177 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[0] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[0] ) , .IN3 ( per_dout_val[0] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[0] ) ) ;
AO222X1 U178 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[10] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[10] ) , .IN3 ( per_dout_val[10] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[10] ) ) ;
AO222X1 U179 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[11] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[11] ) , .IN3 ( per_dout_val[11] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[11] ) ) ;
AO222X1 U180 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[12] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[12] ) , .IN3 ( per_dout_val[12] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[12] ) ) ;
AO222X1 U181 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[13] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[13] ) , .IN3 ( per_dout_val[13] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[13] ) ) ;
AO222X1 U182 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[14] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[14] ) , .IN3 ( per_dout_val[14] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[14] ) ) ;
AO222X1 U183 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[15] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[15] ) , .IN3 ( per_dout_val[15] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[15] ) ) ;
AO222X1 U184 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[1] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[1] ) , .IN3 ( per_dout_val[1] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[1] ) ) ;
AO222X1 U185 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[2] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[2] ) , .IN3 ( per_dout_val[2] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[2] ) ) ;
AO222X1 U186 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[3] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[3] ) , .IN3 ( per_dout_val[3] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[3] ) ) ;
AO222X1 U187 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[4] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[4] ) , .IN3 ( per_dout_val[4] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[4] ) ) ;
AO222X1 U188 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[5] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[5] ) , .IN3 ( per_dout_val[5] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[5] ) ) ;
AO222X1 U189 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[6] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[6] ) , .IN3 ( per_dout_val[6] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[6] ) ) ;
AO222X1 U190 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[7] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[7] ) , .IN3 ( per_dout_val[7] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[7] ) ) ;
AO222X1 U191 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[8] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[8] ) , .IN3 ( per_dout_val[8] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[8] ) ) ;
AO222X1 U192 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( eu_mdb_in[9] ) , .IN2 ( n100 ) 
    , .IN1 ( dmem_dout[9] ) , .IN3 ( per_dout_val[9] ) , .IN4 ( n99 ) 
    , .IN6 ( eu_mdb_in_sel_1_ ) , .IN5 ( pmem_dout[9] ) ) ;
MUX21X1 U193 (.S ( n40 ) , .IN2 ( pmem_dout[0] ) , .IN1 ( pmem_dout_bckup[0] ) 
    , .Q ( fe_mdb_in[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U194 (.S ( n40 ) , .IN2 ( pmem_dout[13] ) 
    , .IN1 ( pmem_dout_bckup[13] ) , .Q ( fe_mdb_in[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U195 (.S ( n40 ) , .IN2 ( pmem_dout[6] ) , .IN1 ( pmem_dout_bckup[6] ) 
    , .Q ( fe_mdb_in[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND3X1 U196 (.IN2 ( fe_mab[14] ) , .IN1 ( fe_mab[11] ) , .IN3 ( fe_mab[12] ) 
    , .Q ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U197 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n109 ) , .IN3 ( n101 ) 
    , .IN2 ( fe_mb_en ) , .IN1 ( fe_mab[13] ) ) ;
NOR3X0 U198 (.IN2 ( fe_pmem_cen_dly ) , .QN ( fe_pmem_save ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( n48 ) , .IN3 ( dbg_halt_st ) ) ;
NOR2X0 U199 (.QN ( fe_pmem_wait ) , .IN1 ( n51 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n109 ) ) ;
NOR2X0 U200 (.QN ( n103 ) , .IN1 ( dbg_halt_st ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n40 ) ) ;
AO21X1 U201 (.VDD ( VDD ) , .IN2 ( n102 ) , .IN1 ( n103 ) 
    , .IN3 ( fe_pmem_save ) , .Q ( n65 ) , .VSS ( VSS ) ) ;
MUX21X1 U202 (.S ( n12 ) , .IN2 ( dbg_mem_addr[4] ) , .IN1 ( eu_mab[3] ) 
    , .Q ( per_addr[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U203 (.S ( n12 ) , .IN2 ( dbg_mem_addr[5] ) , .IN1 ( eu_mab[4] ) 
    , .Q ( per_addr[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U204 (.S ( n12 ) , .IN2 ( dbg_mem_addr[7] ) , .IN1 ( eu_mab[6] ) 
    , .Q ( per_addr[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U205 (.S ( n12 ) , .IN2 ( dbg_mem_addr[8] ) , .IN1 ( eu_mab[7] ) 
    , .Q ( per_addr[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U206 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[10] ) 
    , .IN1 ( eu_mdb_out[10] ) , .Q ( per_din[10] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U207 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[11] ) 
    , .IN1 ( eu_mdb_out[11] ) , .Q ( per_din[11] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U208 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[12] ) 
    , .IN1 ( eu_mdb_out[12] ) , .Q ( per_din[12] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U209 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[13] ) 
    , .IN1 ( eu_mdb_out[13] ) , .Q ( per_din[13] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U210 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[14] ) 
    , .IN1 ( eu_mdb_out[14] ) , .Q ( per_din[14] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U211 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[15] ) 
    , .IN1 ( eu_mdb_out[15] ) , .Q ( per_din[15] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U212 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[8] ) 
    , .IN1 ( eu_mdb_out[8] ) , .Q ( per_din[8] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U213 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[9] ) 
    , .IN1 ( eu_mdb_out[9] ) , .Q ( per_din[9] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U214 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_wr[0] ) , .IN1 ( eu_mb_wr[0] ) 
    , .Q ( per_we[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U215 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_wr[1] ) , .IN1 ( eu_mb_wr[1] ) 
    , .Q ( per_we[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO222X1 U216 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[0] ) 
    , .IN2 ( dbg_mem_addr[1] ) , .IN1 ( N71 ) , .IN3 ( fe_mab[0] ) , .IN4 ( n108 ) 
    , .IN6 ( n107 ) , .IN5 ( eu_mab[0] ) ) ;
AO222X1 U217 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[10] ) , .IN2 ( N71 ) 
    , .IN1 ( dbg_mem_addr[11] ) , .IN3 ( n108 ) , .IN4 ( fe_mab[10] ) 
    , .IN6 ( eu_mab[10] ) , .IN5 ( n107 ) ) ;
AO222X1 U218 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[1] ) 
    , .IN2 ( dbg_mem_addr[2] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[1] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[1] ) ) ;
AO222X1 U219 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[2] ) 
    , .IN2 ( dbg_mem_addr[3] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[2] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[2] ) ) ;
AO222X1 U220 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[3] ) 
    , .IN2 ( dbg_mem_addr[4] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[3] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[3] ) ) ;
AO222X1 U221 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[4] ) 
    , .IN2 ( dbg_mem_addr[5] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[4] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[4] ) ) ;
AO222X1 U222 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[5] ) 
    , .IN2 ( dbg_mem_addr[6] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[5] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[5] ) ) ;
AO222X1 U223 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[6] ) 
    , .IN2 ( dbg_mem_addr[7] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[6] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[6] ) ) ;
AO222X1 U224 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[7] ) 
    , .IN2 ( dbg_mem_addr[8] ) , .IN1 ( N71 ) , .IN3 ( n107 ) , .IN4 ( eu_mab[7] ) 
    , .IN6 ( n108 ) , .IN5 ( fe_mab[7] ) ) ;
AO222X1 U225 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[8] ) , .IN2 ( N71 ) 
    , .IN1 ( dbg_mem_addr[9] ) , .IN3 ( n108 ) , .IN4 ( fe_mab[8] ) 
    , .IN6 ( eu_mab[8] ) , .IN5 ( n107 ) ) ;
AO222X1 U226 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pmem_addr[9] ) , .IN2 ( N71 ) 
    , .IN1 ( dbg_mem_addr[10] ) , .IN3 ( n108 ) , .IN4 ( fe_mab[9] ) 
    , .IN6 ( eu_mab[9] ) , .IN5 ( n107 ) ) ;
INVX0 U227 (.ZN ( pmem_wen[0] ) , .VDD ( VDD ) , .INP ( dbg_mem_wr[0] ) 
    , .VSS ( VSS ) ) ;
INVX0 U228 (.ZN ( pmem_wen[1] ) , .VDD ( VDD ) , .INP ( dbg_mem_wr[1] ) 
    , .VSS ( VSS ) ) ;
AO222X1 U3 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[0] ) 
    , .IN2 ( pmem_dout[0] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[0] ) , .IN6 ( n94 ) , .IN5 ( dmem_dout[0] ) ) ;
AO222X1 U4 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[1] ) 
    , .IN2 ( pmem_dout[1] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[1] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[1] ) ) ;
AO222X1 U5 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[2] ) 
    , .IN2 ( pmem_dout[2] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[2] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[2] ) ) ;
AO222X1 U6 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[3] ) 
    , .IN2 ( pmem_dout[3] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[3] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[3] ) ) ;
AO222X1 U7 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[5] ) 
    , .IN2 ( pmem_dout[5] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[5] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[5] ) ) ;
AO222X1 U8 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[7] ) 
    , .IN2 ( pmem_dout[7] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[7] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[7] ) ) ;
AO222X1 U9 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[6] ) 
    , .IN2 ( pmem_dout[6] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[6] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[6] ) ) ;
INVX0 U10 (.ZN ( n1 ) , .VDD ( VDD ) , .INP ( eu_mb_en ) , .VSS ( VSS ) ) ;
OR4X1 U11 (.VSS ( VSS ) , .IN4 ( n1 ) , .IN2 ( eu_mab[13] ) , .VDD ( VDD ) 
    , .Q ( n104 ) , .IN1 ( eu_mab[14] ) , .IN3 ( eu_mab[12] ) ) ;
AO222X1 U12 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[4] ) 
    , .IN2 ( pmem_dout[4] ) , .IN1 ( dbg_mem_din_sel_1_ ) 
    , .IN3 ( per_dout_val[4] ) , .IN4 ( n95 ) , .IN6 ( n94 ) 
    , .IN5 ( dmem_dout[4] ) ) ;
MUX21X1 U76 (.S ( n12 ) , .IN2 ( dbg_mem_addr[3] ) , .IN1 ( eu_mab[2] ) 
    , .Q ( per_addr[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U77 (.S ( n12 ) , .IN2 ( dbg_mem_addr[1] ) , .IN1 ( eu_mab[0] ) 
    , .Q ( per_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U83 (.ZN ( n96 ) , .VDD ( VDD ) , .INP ( dbg_mem_addr[12] ) , .VSS ( VSS ) ) ;
AND2X1 U100 (.IN1 ( n109 ) , .IN2 ( n108 ) , .Q ( pmem_cen ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U101 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[0] ) 
    , .IN1 ( eu_mdb_out[0] ) , .Q ( per_din[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U102 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[3] ) 
    , .IN1 ( eu_mdb_out[3] ) , .Q ( per_din[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U103 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[4] ) 
    , .IN1 ( eu_mdb_out[4] ) , .Q ( per_din[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U104 (.S ( n12 ) , .IN2 ( dbg_mem_addr[6] ) , .IN1 ( eu_mab[5] ) 
    , .Q ( per_addr[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND4X1 U105 (.IN1 ( n90 ) , .IN2 ( dbg_mem_en ) , .IN3 ( n97 ) , .IN4 ( n96 ) 
    , .Q ( dbg_per_en ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U106 (.S ( n40 ) , .IN2 ( pmem_dout[4] ) , .IN1 ( pmem_dout_bckup[4] ) 
    , .Q ( fe_mdb_in[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U107 (.S ( n40 ) , .IN2 ( pmem_dout[5] ) , .IN1 ( pmem_dout_bckup[5] ) 
    , .Q ( fe_mdb_in[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U108 (.S ( n40 ) , .IN2 ( pmem_dout[3] ) , .IN1 ( pmem_dout_bckup[3] ) 
    , .Q ( fe_mdb_in[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U109 (.S ( n40 ) , .IN2 ( pmem_dout[7] ) , .IN1 ( pmem_dout_bckup[7] ) 
    , .Q ( fe_mdb_in[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U110 (.S ( n40 ) , .IN2 ( pmem_dout[9] ) , .IN1 ( pmem_dout_bckup[9] ) 
    , .Q ( fe_mdb_in[9] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U111 (.S ( n40 ) , .IN2 ( pmem_dout[8] ) , .IN1 ( pmem_dout_bckup[8] ) 
    , .Q ( fe_mdb_in[8] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U112 (.S ( n40 ) , .IN2 ( pmem_dout[2] ) , .IN1 ( pmem_dout_bckup[2] ) 
    , .Q ( fe_mdb_in[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U113 (.S ( n40 ) , .IN2 ( pmem_dout[15] ) 
    , .IN1 ( pmem_dout_bckup[15] ) , .Q ( fe_mdb_in[15] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U114 (.S ( n40 ) , .IN2 ( pmem_dout[12] ) 
    , .IN1 ( pmem_dout_bckup[12] ) , .Q ( fe_mdb_in[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U115 (.S ( n40 ) , .IN2 ( pmem_dout[14] ) 
    , .IN1 ( pmem_dout_bckup[14] ) , .Q ( fe_mdb_in[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U116 (.S ( n40 ) , .IN2 ( pmem_dout[11] ) 
    , .IN1 ( pmem_dout_bckup[11] ) , .Q ( fe_mdb_in[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U117 (.S ( n40 ) , .IN2 ( pmem_dout[10] ) 
    , .IN1 ( pmem_dout_bckup[10] ) , .Q ( fe_mdb_in[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U118 (.S ( n40 ) , .IN2 ( pmem_dout[1] ) , .IN1 ( pmem_dout_bckup[1] ) 
    , .Q ( fe_mdb_in[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U119 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[6] ) 
    , .IN1 ( eu_mdb_out[6] ) , .Q ( per_din[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U120 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[7] ) 
    , .IN1 ( eu_mdb_out[7] ) , .Q ( per_din[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U121 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[5] ) 
    , .IN1 ( eu_mdb_out[5] ) , .Q ( per_din[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U122 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[2] ) 
    , .IN1 ( eu_mdb_out[2] ) , .Q ( per_din[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U123 (.S ( dbg_mem_en ) , .IN2 ( dbg_mem_dout[1] ) 
    , .IN1 ( eu_mdb_out[1] ) , .Q ( per_din[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR3X0 U124 (.IN2 ( dbg_mem_addr[9] ) , .QN ( n97 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( dbg_mem_addr[10] ) , .IN3 ( dbg_mem_addr[11] ) ) ;
NOR2X0 U125 (.QN ( n89 ) , .IN1 ( n87 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n14 ) ) ;
NOR3X0 U129 (.IN2 ( dbg_mem_addr[15] ) , .QN ( n90 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( dbg_mem_addr[14] ) , .IN3 ( dbg_mem_addr[13] ) ) ;
XNOR2X1 U130 (.VSS ( VSS ) , .IN1 ( n97 ) , .IN2 ( dbg_mem_addr[12] ) 
    , .Q ( n85 ) , .VDD ( VDD ) ) ;
MUX21X1 U131 (.S ( n62 ) , .IN2 ( eu_mab[0] ) , .IN1 ( dbg_mem_addr[1] ) 
    , .Q ( dmem_addr[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U132 (.S ( n62 ) , .IN2 ( eu_mab[1] ) , .IN1 ( dbg_mem_addr[2] ) 
    , .Q ( dmem_addr[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U133 (.S ( n62 ) , .IN2 ( eu_mab[2] ) , .IN1 ( dbg_mem_addr[3] ) 
    , .Q ( dmem_addr[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U134 (.S ( n62 ) , .IN2 ( eu_mab[3] ) , .IN1 ( dbg_mem_addr[4] ) 
    , .Q ( dmem_addr[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U135 (.S ( n62 ) , .IN2 ( eu_mab[4] ) , .IN1 ( dbg_mem_addr[5] ) 
    , .Q ( dmem_addr[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U136 (.S ( n62 ) , .IN2 ( eu_mab[5] ) , .IN1 ( dbg_mem_addr[6] ) 
    , .Q ( dmem_addr[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U137 (.S ( n62 ) , .IN2 ( eu_mab[6] ) , .IN1 ( dbg_mem_addr[7] ) 
    , .Q ( dmem_addr[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U138 (.S ( n62 ) , .IN2 ( eu_mab[7] ) , .IN1 ( dbg_mem_addr[8] ) 
    , .Q ( dmem_addr[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U139 (.S ( n62 ) , .IN2 ( eu_mab[9] ) , .IN1 ( dbg_mem_addr[10] ) 
    , .Q ( n87 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U140 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( dmem_addr[8] ) 
    , .Q ( dmem_addr[9] ) , .IN1 ( n87 ) ) ;
MUX21X1 U141 (.S ( n62 ) , .IN2 ( eu_mab[10] ) , .IN1 ( dbg_mem_addr[11] ) 
    , .Q ( n88 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
XOR2X1 U142 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n88 ) , .Q ( dmem_addr[10] ) 
    , .IN1 ( n89 ) ) ;
INVX0 U143 (.ZN ( n92 ) , .VDD ( VDD ) , .INP ( eu_mab[12] ) , .VSS ( VSS ) ) ;
NAND4X0 U144 (.IN1 ( eu_mab[14] ) , .QN ( n91 ) , .IN2 ( eu_mb_en ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( eu_mab[11] ) , .IN4 ( eu_mab[13] ) ) ;
NOR4X0 U145 (.VSS ( VSS ) , .IN2 ( eu_mb_wr[1] ) , .IN1 ( eu_mb_wr[0] ) 
    , .IN3 ( n92 ) , .VDD ( VDD ) , .IN4 ( n91 ) , .QN ( n106 ) ) ;
INVX0 U146 (.ZN ( n51 ) , .VDD ( VDD ) , .INP ( n106 ) , .VSS ( VSS ) ) ;
NAND4X0 U147 (.IN1 ( dbg_mem_en ) , .QN ( n93 ) , .IN2 ( dbg_mem_addr[15] ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( dbg_mem_addr[13] ) 
    , .IN4 ( dbg_mem_addr[14] ) ) ;
AO222X1 U148 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[10] ) 
    , .IN2 ( pmem_dout[10] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[10] ) , .IN6 ( dmem_dout[10] ) , .IN5 ( n94 ) ) ;
AO222X1 U149 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[11] ) 
    , .IN2 ( pmem_dout[11] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[11] ) , .IN6 ( dmem_dout[11] ) , .IN5 ( n94 ) ) ;
AO222X1 U150 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[12] ) 
    , .IN2 ( pmem_dout[12] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[12] ) , .IN6 ( dmem_dout[12] ) , .IN5 ( n94 ) ) ;
AO222X1 U151 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[13] ) 
    , .IN2 ( pmem_dout[13] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[13] ) , .IN6 ( dmem_dout[13] ) , .IN5 ( n94 ) ) ;
AO222X1 U152 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[14] ) 
    , .IN2 ( pmem_dout[14] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[14] ) , .IN6 ( dmem_dout[14] ) , .IN5 ( n94 ) ) ;
AO222X1 U153 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[15] ) 
    , .IN2 ( pmem_dout[15] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[15] ) , .IN6 ( dmem_dout[15] ) , .IN5 ( n94 ) ) ;
AO222X1 U154 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[8] ) 
    , .IN2 ( pmem_dout[8] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[8] ) , .IN6 ( dmem_dout[8] ) , .IN5 ( n94 ) ) ;
AO222X1 U155 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( dbg_mem_din[9] ) 
    , .IN2 ( pmem_dout[9] ) , .IN1 ( dbg_mem_din_sel_1_ ) , .IN3 ( n95 ) 
    , .IN4 ( per_dout_val[9] ) , .IN6 ( dmem_dout[9] ) , .IN5 ( n94 ) ) ;
NOR3X0 U158 (.IN2 ( eu_mab[8] ) , .QN ( n105 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( eu_mab[10] ) , .IN3 ( eu_mab[9] ) ) ;
MUX21X1 U159 (.S ( n62 ) , .IN2 ( eu_mdb_out[0] ) , .IN1 ( dbg_mem_dout[0] ) 
    , .Q ( dmem_din[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U160 (.S ( n62 ) , .IN2 ( eu_mdb_out[10] ) , .IN1 ( dbg_mem_dout[10] ) 
    , .Q ( dmem_din[10] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U161 (.S ( n62 ) , .IN2 ( eu_mdb_out[11] ) , .IN1 ( dbg_mem_dout[11] ) 
    , .Q ( dmem_din[11] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U162 (.S ( n62 ) , .IN2 ( eu_mdb_out[12] ) , .IN1 ( dbg_mem_dout[12] ) 
    , .Q ( dmem_din[12] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U163 (.S ( n62 ) , .IN2 ( eu_mdb_out[13] ) , .IN1 ( dbg_mem_dout[13] ) 
    , .Q ( dmem_din[13] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U164 (.S ( n62 ) , .IN2 ( eu_mdb_out[14] ) , .IN1 ( dbg_mem_dout[14] ) 
    , .Q ( dmem_din[14] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U165 (.S ( n62 ) , .IN2 ( eu_mdb_out[15] ) , .IN1 ( dbg_mem_dout[15] ) 
    , .Q ( dmem_din[15] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U166 (.S ( n62 ) , .IN2 ( eu_mdb_out[1] ) , .IN1 ( dbg_mem_dout[1] ) 
    , .Q ( dmem_din[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U167 (.S ( n62 ) , .IN2 ( eu_mdb_out[2] ) , .IN1 ( dbg_mem_dout[2] ) 
    , .Q ( dmem_din[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U168 (.S ( n62 ) , .IN2 ( eu_mdb_out[3] ) , .IN1 ( dbg_mem_dout[3] ) 
    , .Q ( dmem_din[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U169 (.S ( n62 ) , .IN2 ( eu_mdb_out[4] ) , .IN1 ( dbg_mem_dout[4] ) 
    , .Q ( dmem_din[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U170 (.S ( n62 ) , .IN2 ( eu_mdb_out[5] ) , .IN1 ( dbg_mem_dout[5] ) 
    , .Q ( dmem_din[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U171 (.S ( n62 ) , .IN2 ( eu_mdb_out[6] ) , .IN1 ( dbg_mem_dout[6] ) 
    , .Q ( dmem_din[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
SDFFARX1 pmem_dout_bckup_sel_reg (.QN ( n40 ) , .Q ( test_so ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( puc_rst ) 
    , .SE ( scan_enable ) , .SI ( pmem_dout_bckup[15] ) , .D ( n65 ) ) ;
SDFFARX1 eu_mdb_in_sel_reg_0_ (.QN ( n41 ) , .Q ( n64 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( dbg_mem_din_sel_1_ ) , .D ( per_en ) ) ;
SDFFARX1 dbg_mem_din_sel_reg_1_ (.Q ( dbg_mem_din_sel_1_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( puc_rst ) 
    , .SE ( scan_enable ) , .SI ( n63 ) , .D ( N71 ) ) ;
SDFFARX1 dbg_mem_din_sel_reg_0_ (.QN ( n42 ) , .Q ( n63 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( puc_rst ) 
    , .SE ( scan_enable ) , .SI ( test_si ) , .D ( dbg_per_en ) ) ;
SDFFARX1 pmem_dout_bckup_reg_15_ (.Q ( pmem_dout_bckup[15] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[14] ) , .D ( pmem_dout[15] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_14_ (.Q ( pmem_dout_bckup[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[13] ) , .D ( pmem_dout[14] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_13_ (.Q ( pmem_dout_bckup[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[12] ) , .D ( pmem_dout[13] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_12_ (.Q ( pmem_dout_bckup[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[11] ) , .D ( pmem_dout[12] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_11_ (.Q ( pmem_dout_bckup[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[10] ) , .D ( pmem_dout[11] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_10_ (.Q ( pmem_dout_bckup[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[9] ) , .D ( pmem_dout[10] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_9_ (.Q ( pmem_dout_bckup[9] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[8] ) , .D ( pmem_dout[9] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_8_ (.Q ( pmem_dout_bckup[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[7] ) , .D ( pmem_dout[8] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_7_ (.Q ( pmem_dout_bckup[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[6] ) , .D ( pmem_dout[7] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_6_ (.Q ( pmem_dout_bckup[6] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[5] ) , .D ( pmem_dout[6] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_5_ (.Q ( pmem_dout_bckup[5] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN5 ) 
    , .SI ( pmem_dout_bckup[4] ) , .D ( pmem_dout[5] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_4_ (.Q ( pmem_dout_bckup[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[3] ) , .D ( pmem_dout[4] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_3_ (.Q ( pmem_dout_bckup[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[2] ) , .D ( pmem_dout[3] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_2_ (.Q ( pmem_dout_bckup[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[1] ) , .D ( pmem_dout[2] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_1_ (.Q ( pmem_dout_bckup[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN1 ) , .SE ( IN4 ) 
    , .SI ( pmem_dout_bckup[0] ) , .D ( pmem_dout[1] ) ) ;
SDFFARX1 pmem_dout_bckup_reg_0_ (.Q ( pmem_dout_bckup[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_bckup ) , .RSTB ( IN2 ) , .SE ( IN4 ) 
    , .SI ( per_dout_val[15] ) , .D ( pmem_dout[0] ) ) ;
SDFFARX1 per_dout_val_reg_15_ (.Q ( per_dout_val[15] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[14] ) , .D ( per_dout[15] ) ) ;
SDFFARX1 per_dout_val_reg_10_ (.Q ( per_dout_val[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[9] ) , .D ( per_dout[10] ) ) ;
SDFFARX1 per_dout_val_reg_13_ (.Q ( per_dout_val[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[12] ) , .D ( per_dout[13] ) ) ;
SDFFARX1 per_dout_val_reg_12_ (.Q ( per_dout_val[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[11] ) , .D ( per_dout[12] ) ) ;
SDFFARX1 per_dout_val_reg_9_ (.Q ( per_dout_val[9] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[8] ) , .D ( per_dout[9] ) ) ;
SDFFARX1 per_dout_val_reg_2_ (.Q ( per_dout_val[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[1] ) , .D ( per_dout[2] ) ) ;
SDFFARX1 per_dout_val_reg_14_ (.Q ( per_dout_val[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[13] ) , .D ( per_dout[14] ) ) ;
SDFFARX1 per_dout_val_reg_7_ (.Q ( per_dout_val[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[6] ) , .D ( per_dout[7] ) ) ;
SDFFARX1 per_dout_val_reg_11_ (.Q ( per_dout_val[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[10] ) , .D ( per_dout[11] ) ) ;
SDFFARX1 per_dout_val_reg_8_ (.Q ( per_dout_val[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[7] ) , .D ( per_dout[8] ) ) ;
SDFFARX1 per_dout_val_reg_5_ (.Q ( per_dout_val[5] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( IN6 ) 
    , .SI ( per_dout_val[4] ) , .D ( per_dout[5] ) ) ;
SDFFARX1 per_dout_val_reg_6_ (.Q ( per_dout_val[6] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[5] ) , .D ( per_dout[6] ) ) ;
SDFFARX1 per_dout_val_reg_1_ (.Q ( per_dout_val[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[0] ) , .D ( per_dout[1] ) ) ;
SDFFARX1 per_dout_val_reg_3_ (.Q ( per_dout_val[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( per_dout_val[2] ) , .D ( per_dout[3] ) ) ;
SDFFARX1 per_dout_val_reg_0_ (.Q ( per_dout_val[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( scan_enable ) 
    , .SI ( n127 ) , .D ( per_dout[0] ) ) ;
SDFFARX1 per_dout_val_reg_4_ (.Q ( per_dout_val[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I12 ) , .RSTB ( IN3 ) , .SE ( IN6 ) 
    , .SI ( per_dout_val[3] ) , .D ( per_dout[4] ) ) ;
SDFFASX1 eu_mdb_in_sel_reg_1_ (.D ( n51 ) , .CLK ( gclk_G3B6I12 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( puc_rst ) , .QN ( eu_mdb_in_sel_1_ ) 
    , .Q ( n128 ) , .SE ( scan_enable ) , .SI ( n64 ) ) ;
SDFFASX1 fe_pmem_cen_dly_reg (.D ( n48 ) , .CLK ( gclk_G3B6I12 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN3 ) , .QN ( fe_pmem_cen_dly ) , .Q ( n127 ) 
    , .SE ( scan_enable ) , .SI ( n128 ) ) ;
XOR2X1 U20 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n105 ) , .Q ( n13 ) 
    , .IN1 ( eu_mab[11] ) ) ;
OA21X1 U21 (.IN2 ( n13 ) , .IN3 ( n62 ) , .VSS ( VSS ) , .IN1 ( n104 ) 
    , .VDD ( VDD ) , .Q ( dmem_cen ) ) ;
MUX21X1 U23 (.S ( n62 ) , .IN2 ( eu_mab[8] ) , .IN1 ( dbg_mem_addr[9] ) 
    , .Q ( n14 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U24 (.ZN ( dmem_addr[8] ) , .VDD ( VDD ) , .INP ( n14 ) , .VSS ( VSS ) ) ;
NOR3X0 U27 (.IN2 ( n104 ) , .QN ( n15 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n12 ) , .IN3 ( eu_mab[11] ) ) ;
AO21X1 U28 (.VDD ( VDD ) , .IN2 ( n105 ) , .IN1 ( n15 ) , .IN3 ( dbg_per_en ) 
    , .Q ( per_en ) , .VSS ( VSS ) ) ;
INVX0 U72 (.ZN ( n48 ) , .VDD ( VDD ) , .INP ( n109 ) , .VSS ( VSS ) ) ;
MUX21X1 U75 (.S ( n12 ) , .IN2 ( dbg_mem_addr[2] ) , .IN1 ( eu_mab[1] ) 
    , .Q ( per_addr[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_clock_gate_23 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_24 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_alu (dbg_halt_st , exec_cycle , inst_bw , VDD , VSS , IN0 , 
    IN1 , IN2 , op_src , status , op_dst , inst_so , inst_jmp , 
    inst_alu , alu_stat , alu_stat_wr , alu_out_add , alu_out );
input  dbg_halt_st ;
input  exec_cycle ;
input  inst_bw ;
input  VDD ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  [15:0] op_src ;
input  [3:0] status ;
input  [15:0] op_dst ;
input  [7:0] inst_so ;
input  [7:0] inst_jmp ;
input  [11:0] inst_alu ;
output [3:0] alu_stat ;
output [3:0] alu_stat_wr ;
output [15:0] alu_out_add ;
output [15:0] alu_out ;

supply1 VDD ;
supply0 VSS ;

wire [3:0] op_src_inv ;
wire [4:0] alu_dadd0 ;

NAND2X0 U131 (.IN2 ( IN0 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n76 ) 
    , .QN ( n327 ) ) ;
NAND2X0 U199 (.IN2 ( n246 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( alu_out_add[1] ) , .QN ( n248 ) ) ;
NAND2X0 U198 (.IN2 ( n251 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( alu_out_add[3] ) , .QN ( n264 ) ) ;
NAND2X0 U197 (.IN2 ( n264 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n265 ) 
    , .QN ( n90 ) ) ;
NAND2X0 U190 (.IN2 ( n273 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n269 ) 
    , .QN ( n281 ) ) ;
NAND2X0 U189 (.IN2 ( n281 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n282 ) 
    , .QN ( n145 ) ) ;
NAND2X0 U188 (.IN2 ( n280 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n145 ) 
    , .QN ( n268 ) ) ;
NAND2X0 U187 (.IN2 ( n268 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n146 ) 
    , .QN ( n291 ) ) ;
NAND2X0 U195 (.IN2 ( n118 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op_dst[11] ) 
    , .QN ( n172 ) ) ;
NAND2X0 U151 (.IN2 ( n118 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op_dst[13] ) 
    , .QN ( n197 ) ) ;
NAND2X0 U150 (.IN2 ( n118 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op_dst[14] ) 
    , .QN ( n226 ) ) ;
NAND2X0 U185 (.IN2 ( n196 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n206 ) 
    , .QN ( n205 ) ) ;
NAND2X0 U186 (.IN2 ( n210 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n211 ) 
    , .QN ( n228 ) ) ;
NAND2X0 U184 (.IN2 ( n322 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n334 ) 
    , .QN ( n243 ) ) ;
NAND2X0 U120 (.IN2 ( inst_so[3] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( op_src[7] ) , .QN ( n200 ) ) ;
NAND2X0 U180 (.IN2 ( n191 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n192 ) 
    , .QN ( n94 ) ) ;
NAND2X0 U145 (.IN2 ( n85 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n191 ) 
    , .QN ( n102 ) ) ;
NAND2X0 U122 (.IN2 ( op_src[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_alu[10] ) , .QN ( n124 ) ) ;
NAND2X0 U97 (.IN2 ( n238 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( alu_out_add[15] ) , .QN ( n321 ) ) ;
NAND2X0 U179 (.IN2 ( n94 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n93 ) 
    , .QN ( n193 ) ) ;
NAND2X0 U114 (.IN2 ( op_src[14] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_alu[10] ) , .QN ( n198 ) ) ;
NAND2X0 U183 (.IN2 ( n234 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n235 ) 
    , .QN ( n92 ) ) ;
NAND2X0 U144 (.IN2 ( n179 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n286 ) 
    , .QN ( n96 ) ) ;
NAND2X0 U382 (.IN2 ( n277 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n278 ) 
    , .QN ( n311 ) ) ;
NAND2X0 U182 (.IN2 ( n92 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n91 ) 
    , .QN ( n236 ) ) ;
NAND2X0 U178 (.IN2 ( n193 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n194 ) 
    , .QN ( alu_out[12] ) ) ;
NAND2X0 U396 (.IN2 ( n311 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n85 ) 
    , .QN ( n29 ) ) ;
NAND2X0 U181 (.IN2 ( n236 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n237 ) 
    , .QN ( alu_out[14] ) ) ;
NAND2X0 U174 (.IN2 ( n96 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n95 ) 
    , .QN ( alu_out[11] ) ) ;
NAND2X0 U130 (.IN2 ( alu_out[15] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n76 ) 
    , .QN ( n335 ) ) ;
NAND2X0 U142 (.IN2 ( n332 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( op_dst[15] ) 
    , .QN ( n336 ) ) ;
NOR3X1 U161 (.IN2 ( inst_alu[3] ) , .QN ( n292 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_halt_st ) , .IN3 ( inst_so[7] ) ) ;
INVX0 U59 (.ZN ( n110 ) , .VDD ( VDD ) , .INP ( n111 ) , .VSS ( VSS ) ) ;
INVX0 U22 (.ZN ( n85 ) , .VDD ( VDD ) , .INP ( n292 ) , .VSS ( VSS ) ) ;
INVX0 U14 (.ZN ( n76 ) , .VDD ( VDD ) , .INP ( inst_alu[6] ) , .VSS ( VSS ) ) ;
INVX0 U93 (.ZN ( n173 ) , .VDD ( VDD ) , .INP ( n285 ) , .VSS ( VSS ) ) ;
INVX0 U92 (.ZN ( n156 ) , .VDD ( VDD ) , .INP ( n286 ) , .VSS ( VSS ) ) ;
INVX0 U73 (.ZN ( n114 ) , .VDD ( VDD ) , .INP ( n325 ) , .VSS ( VSS ) ) ;
INVX0 U96 (.ZN ( n227 ) , .VDD ( VDD ) , .INP ( n117 ) , .VSS ( VSS ) ) ;
INVX0 U2 (.ZN ( n64 ) , .VDD ( VDD ) , .INP ( inst_alu[5] ) , .VSS ( VSS ) ) ;
INVX0 U1 (.ZN ( n62 ) , .VDD ( VDD ) , .INP ( inst_alu[4] ) , .VSS ( VSS ) ) ;
NOR3X1 U156 (.IN2 ( n108 ) , .QN ( n117 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n109 ) , .IN3 ( n107 ) ) ;
NAND2X2 U101 (.VDD ( VDD ) , .IN1 ( n267 ) , .VSS ( VSS ) , .IN2 ( n266 ) 
    , .QN ( alu_out[4] ) ) ;
NOR2X0 U89 (.QN ( n59 ) , .IN1 ( n58 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n156 ) ) ;
NAND3X0 U90 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n60 ) , .IN3 ( n299 ) 
    , .IN2 ( n298 ) , .IN1 ( n297 ) ) ;
NAND2X0 U91 (.VDD ( VDD ) , .IN1 ( n60 ) , .VSS ( VSS ) , .IN2 ( n300 ) 
    , .QN ( n61 ) ) ;
OA21X1 U94 (.IN2 ( DP_OP_68J4_125_7159_n42 ) 
    , .IN3 ( DP_OP_68J4_125_7159_n43 ) , .VSS ( VSS ) 
    , .IN1 ( DP_OP_68J4_125_7159_n41 ) , .VDD ( VDD ) , .Q ( n75 ) ) ;
NOR2X0 U95 (.QN ( N17 ) , .IN1 ( DP_OP_68J4_125_7159_n44 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n75 ) ) ;
NOR2X0 U105 (.QN ( n78 ) , .IN1 ( n282 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n280 ) ) ;
MUX21X1 U137 (.S ( n281 ) , .IN2 ( n78 ) , .IN1 ( n282 ) , .Q ( n79 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA22X1 U143 (.IN2 ( n76 ) , .IN4 ( n285 ) , .VDD ( VDD ) , .IN1 ( n283 ) 
    , .IN3 ( n284 ) , .Q ( n80 ) , .VSS ( VSS ) ) ;
NAND3X0 U160 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n81 ) , .IN3 ( IN1 ) 
    , .IN2 ( op_src[8] ) , .IN1 ( inst_alu[10] ) ) ;
NAND2X0 U171 (.VDD ( VDD ) , .IN1 ( n328 ) , .VSS ( VSS ) , .IN2 ( inst_alu[4] ) 
    , .QN ( n82 ) ) ;
NAND2X0 U172 (.VDD ( VDD ) , .IN1 ( op_src[15] ) , .VSS ( VSS ) 
    , .IN2 ( inst_so[1] ) , .QN ( n83 ) ) ;
NAND4X0 U173 (.IN1 ( n80 ) , .QN ( n84 ) , .IN2 ( n81 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n82 ) , .IN4 ( n83 ) ) ;
OA221X1 U176 (.IN2 ( n287 ) , .IN4 ( IN2 ) , .VDD ( VDD ) , .Q ( n87 ) 
    , .IN5 ( n286 ) , .IN1 ( n86 ) , .IN3 ( n86 ) , .VSS ( VSS ) ) ;
AND2X1 U177 (.IN1 ( n117 ) , .IN2 ( n181 ) , .Q ( n88 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO222X1 U207 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( intadd_5_n4 ) , .IN2 ( n88 ) 
    , .IN1 ( intadd_5_B_11_ ) , .IN3 ( intadd_5_B_11_ ) , .IN4 ( intadd_5_n5 ) 
    , .IN6 ( intadd_5_n5 ) , .IN5 ( n88 ) ) ;
XOR3X1 U212 (.Q ( alu_out_add[12] ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n88 ) 
    , .IN1 ( intadd_5_B_11_ ) , .IN3 ( intadd_5_n5 ) ) ;
NOR2X0 U213 (.QN ( n97 ) , .IN1 ( op_dst[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n76 ) ) ;
OA21X1 U214 (.IN2 ( n97 ) , .IN3 ( op_src_inv[3] ) , .VSS ( VSS ) 
    , .IN1 ( n173 ) , .VDD ( VDD ) , .Q ( n98 ) ) ;
AO22X1 U218 (.IN1 ( inst_alu[6] ) , .VSS ( VSS ) , .IN3 ( op_src_inv[3] ) 
    , .VDD ( VDD ) , .IN2 ( n250 ) , .Q ( n99 ) , .IN4 ( inst_alu[4] ) ) ;
OR2X1 U224 (.VDD ( VDD ) , .IN2 ( n99 ) , .IN1 ( inst_alu[5] ) , .VSS ( VSS ) 
    , .Q ( n100 ) ) ;
AO222X1 U243 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n103 ) , .IN2 ( op_dst[3] ) 
    , .IN1 ( n100 ) , .IN3 ( op_src[4] ) , .IN4 ( inst_alu[10] ) 
    , .IN6 ( inst_so[3] ) , .IN5 ( op_src[3] ) ) ;
OA21X1 U300 (.IN2 ( n251 ) , .IN3 ( n85 ) , .VSS ( VSS ) 
    , .IN1 ( alu_out_add[3] ) , .VDD ( VDD ) , .Q ( n160 ) ) ;
AO222X1 U301 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( alu_out[3] ) , .IN2 ( n286 ) 
    , .IN1 ( n159 ) , .IN3 ( alu_dadd0[3] ) , .IN4 ( n114 ) , .IN6 ( n160 ) 
    , .IN5 ( n264 ) ) ;
NOR2X0 U302 (.QN ( n161 ) , .IN1 ( op_dst[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n76 ) ) ;
OA21X1 U303 (.IN2 ( n161 ) , .IN3 ( op_src_inv[1] ) , .VSS ( VSS ) 
    , .IN1 ( n173 ) , .VDD ( VDD ) , .Q ( n162 ) ) ;
AO22X1 U304 (.IN1 ( op_src_inv[1] ) , .VSS ( VSS ) , .IN3 ( inst_alu[6] ) 
    , .VDD ( VDD ) , .IN2 ( inst_alu[4] ) , .Q ( n163 ) , .IN4 ( n245 ) ) ;
OR2X1 U305 (.VDD ( VDD ) , .IN2 ( n163 ) , .IN1 ( inst_alu[5] ) , .VSS ( VSS ) 
    , .Q ( n165 ) ) ;
AO222X1 U377 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n166 ) , .IN2 ( op_dst[1] ) 
    , .IN1 ( n165 ) , .IN3 ( op_src[2] ) , .IN4 ( inst_alu[10] ) 
    , .IN6 ( inst_so[3] ) , .IN5 ( op_src[1] ) ) ;
MUX21X1 U379 (.S ( DP_OP_68J4_125_7159_n41 ) , .IN2 ( N17 ) , .IN1 ( N18 ) 
    , .Q ( n306 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U380 (.IN2 ( n246 ) , .IN3 ( n85 ) , .VSS ( VSS ) 
    , .IN1 ( alu_out_add[1] ) , .VDD ( VDD ) , .Q ( n307 ) ) ;
AO222X1 U381 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( alu_out[1] ) , .IN2 ( n286 ) 
    , .IN1 ( n305 ) , .IN3 ( n114 ) , .IN4 ( n306 ) , .IN6 ( n307 ) , .IN5 ( n248 ) ) ;
NOR2X0 U342 (.QN ( n209 ) , .IN1 ( intadd_5_B_13_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n225 ) ) ;
OA21X1 U343 (.IN2 ( n207 ) , .IN3 ( n206 ) , .VSS ( VSS ) , .IN1 ( n208 ) 
    , .VDD ( VDD ) , .Q ( n212 ) ) ;
OA21X1 U344 (.IN2 ( n212 ) , .IN3 ( n211 ) , .VSS ( VSS ) , .IN1 ( n209 ) 
    , .VDD ( VDD ) , .Q ( n324 ) ) ;
XNOR2X1 U345 (.VSS ( VSS ) , .IN1 ( n243 ) , .IN2 ( n324 ) , .Q ( n240 ) 
    , .VDD ( VDD ) ) ;
INVX0 U346 (.ZN ( n210 ) , .VDD ( VDD ) , .INP ( n209 ) , .VSS ( VSS ) ) ;
XOR2X1 U347 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n228 ) , .Q ( n223 ) 
    , .IN1 ( n212 ) ) ;
OA21X1 U348 (.IN2 ( n324 ) , .IN3 ( n322 ) , .VSS ( VSS ) , .IN1 ( n213 ) 
    , .VDD ( VDD ) , .Q ( n239 ) ) ;
OA21X1 U349 (.IN2 ( n323 ) , .IN3 ( n239 ) , .VSS ( VSS ) , .IN1 ( n240 ) 
    , .VDD ( VDD ) , .Q ( n326 ) ) ;
MUX21X1 U350 (.S ( n326 ) , .IN2 ( n221 ) , .IN1 ( n214 ) , .Q ( n217 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U351 (.IN2 ( n215 ) , .IN3 ( n234 ) , .VSS ( VSS ) 
    , .IN1 ( alu_out_add[13] ) , .VDD ( VDD ) , .Q ( n216 ) ) ;
AO22X1 U352 (.IN1 ( n114 ) , .VSS ( VSS ) , .IN3 ( n216 ) , .VDD ( VDD ) 
    , .IN2 ( n217 ) , .Q ( n218 ) , .IN4 ( n85 ) ) ;
AO221X1 U353 (.IN5 ( n218 ) , .Q ( alu_out[13] ) , .VSS ( VSS ) , .IN2 ( n220 ) 
    , .IN1 ( n286 ) , .IN3 ( n286 ) , .VDD ( VDD ) , .IN4 ( n219 ) ) ;
INVX0 U354 (.ZN ( n224 ) , .VDD ( VDD ) , .INP ( n239 ) , .VSS ( VSS ) ) ;
OR2X1 U355 (.VDD ( VDD ) , .IN2 ( n221 ) , .IN1 ( n326 ) , .VSS ( VSS ) 
    , .Q ( n222 ) ) ;
AOI22X1 U356 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n222 ) , .IN2 ( n224 ) 
    , .IN3 ( n223 ) , .IN1 ( n323 ) , .QN ( n233 ) ) ;
OA221X1 U357 (.IN2 ( inst_alu[4] ) , .IN4 ( intadd_5_B_13_ ) , .VDD ( VDD ) 
    , .Q ( n231 ) , .IN5 ( n225 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
AO22X1 U358 (.IN1 ( inst_alu[10] ) , .VSS ( VSS ) , .IN3 ( inst_so[1] ) 
    , .VDD ( VDD ) , .IN2 ( op_src[15] ) , .Q ( n230 ) , .IN4 ( op_src[6] ) ) ;
OAI22X1 U359 (.IN3 ( n64 ) , .QN ( n229 ) , .IN1 ( n76 ) , .VDD ( VDD ) 
    , .IN4 ( n226 ) , .IN2 ( n228 ) , .VSS ( VSS ) ) ;
NOR4X0 U360 (.VSS ( VSS ) , .IN2 ( n231 ) , .IN1 ( n308 ) , .IN3 ( n230 ) 
    , .VDD ( VDD ) , .IN4 ( n229 ) , .QN ( n232 ) ) ;
OA22X1 U361 (.IN2 ( n325 ) , .IN4 ( n156 ) , .VDD ( VDD ) , .IN1 ( n233 ) 
    , .IN3 ( n232 ) , .Q ( n237 ) , .VSS ( VSS ) ) ;
INVX0 U362 (.ZN ( n235 ) , .VDD ( VDD ) , .INP ( alu_out_add[14] ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U363 (.QN ( n238 ) , .IN1 ( n235 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n234 ) ) ;
MUX21X1 U365 (.S ( IN1 ) , .IN2 ( op_src[15] ) , .IN1 ( op_src[7] ) 
    , .Q ( n242 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U366 (.ZN ( n241 ) , .VDD ( VDD ) , .INP ( inst_so[0] ) , .VSS ( VSS ) ) ;
OA221X1 U367 (.IN2 ( n242 ) , .IN4 ( status[0] ) , .VDD ( VDD ) , .Q ( n287 ) 
    , .IN5 ( inst_alu[10] ) , .IN1 ( inst_so[0] ) , .IN3 ( n241 ) , .VSS ( VSS ) ) ;
INVX0 U368 (.ZN ( op_src_inv[2] ) , .VDD ( VDD ) , .INP ( n247 ) , .VSS ( VSS ) ) ;
OA221X1 U369 (.IN2 ( inst_alu[4] ) , .IN4 ( n255 ) , .VDD ( VDD ) , .Q ( n259 ) 
    , .IN5 ( op_dst[4] ) , .IN1 ( inst_alu[5] ) , .IN3 ( inst_alu[5] ) 
    , .VSS ( VSS ) ) ;
AND2X1 U370 (.IN1 ( inst_alu[10] ) , .IN2 ( op_src[5] ) , .Q ( n258 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U371 (.IN1 ( inst_so[3] ) , .VSS ( VSS ) , .IN3 ( inst_so[1] ) 
    , .VDD ( VDD ) , .IN2 ( op_src[4] ) , .Q ( n257 ) , .IN4 ( op_src[12] ) ) ;
INVX0 U372 (.ZN ( n253 ) , .VDD ( VDD ) , .INP ( n252 ) , .VSS ( VSS ) ) ;
NOR2X0 U373 (.QN ( n260 ) , .IN1 ( n254 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n253 ) ) ;
AO22X1 U374 (.IN1 ( inst_alu[6] ) , .VSS ( VSS ) , .IN3 ( n255 ) , .VDD ( VDD ) 
    , .IN2 ( n260 ) , .Q ( n256 ) , .IN4 ( n173 ) ) ;
NOR4X0 U375 (.VSS ( VSS ) , .IN2 ( n258 ) , .IN1 ( n259 ) , .IN3 ( n257 ) 
    , .VDD ( VDD ) , .IN4 ( n256 ) , .QN ( n263 ) ) ;
MUX21X1 U376 (.S ( n260 ) , .IN2 ( alu_dadd0[4] ) , .IN1 ( n261 ) , .Q ( n262 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR4X1 U383 (.VSS ( VSS ) , .IN4 ( alu_out[8] ) , .IN2 ( alu_out[12] ) 
    , .VDD ( VDD ) , .Q ( n315 ) , .IN1 ( alu_out[10] ) , .IN3 ( alu_out[9] ) ) ;
OR4X1 U384 (.VSS ( VSS ) , .IN4 ( n315 ) , .IN2 ( alu_out[14] ) , .VDD ( VDD ) 
    , .Q ( n316 ) , .IN1 ( alu_out[13] ) , .IN3 ( alu_out[11] ) ) ;
OA21X1 U385 (.IN2 ( n316 ) , .IN3 ( IN1 ) , .VSS ( VSS ) , .IN1 ( alu_out[15] ) 
    , .VDD ( VDD ) , .Q ( n319 ) ) ;
OR4X1 U386 (.VSS ( VSS ) , .IN4 ( alu_out[1] ) , .IN2 ( alu_out[2] ) 
    , .VDD ( VDD ) , .Q ( n317 ) , .IN1 ( alu_out[5] ) , .IN3 ( alu_out[0] ) ) ;
OR4X1 U387 (.VSS ( VSS ) , .IN4 ( n317 ) , .IN2 ( alu_out[4] ) , .VDD ( VDD ) 
    , .Q ( n318 ) , .IN1 ( alu_out[6] ) , .IN3 ( alu_out[3] ) ) ;
NOR3X0 U388 (.IN2 ( IN0 ) , .QN ( alu_stat[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n319 ) , .IN3 ( n318 ) ) ;
MUX21X1 U389 (.S ( IN1 ) , .IN2 ( alu_out[15] ) , .IN1 ( IN0 ) 
    , .Q ( alu_stat[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U390 (.S ( n327 ) , .IN2 ( n328 ) , .IN1 ( n329 ) , .Q ( n330 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U391 (.QN ( n339 ) , .IN1 ( n330 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( IN1 ) ) ;
INVX0 U392 (.ZN ( n337 ) , .VDD ( VDD ) , .INP ( n335 ) , .VSS ( VSS ) ) ;
OA221X1 U393 (.IN2 ( n336 ) , .IN4 ( n334 ) , .VDD ( VDD ) , .Q ( n338 ) 
    , .IN5 ( IN1 ) , .IN1 ( n337 ) , .IN3 ( n335 ) , .VSS ( VSS ) ) ;
NOR4X0 U394 (.VSS ( VSS ) , .IN2 ( inst_alu[8] ) , .IN1 ( inst_alu[10] ) 
    , .IN3 ( n339 ) , .VDD ( VDD ) , .IN4 ( n338 ) , .QN ( alu_stat[3] ) ) ;
AND2X1 U395 (.IN1 ( exec_cycle ) , .IN2 ( inst_alu[9] ) , .Q ( alu_stat_wr[1] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO221X1 U3 (.IN5 ( n166 ) , .Q ( n305 ) , .VSS ( VSS ) , .IN2 ( n162 ) 
    , .IN1 ( 1'b1 ), .IN3 ( op_src[9] ) , .VDD ( VDD ) 
    , .IN4 ( inst_so[1] ) ) ;
AO221X1 U4 (.IN5 ( n103 ) , .Q ( n159 ) , .VSS ( VSS ) , .IN2 ( n98 ) 
    , .IN1 ( 1'b1 ), .IN3 ( op_src[11] ) , .VDD ( VDD ) 
    , .IN4 ( inst_so[1] ) ) ;
AO221X1 U5 (.IN5 ( n84 ) , .Q ( n86 ) , .VSS ( VSS ) , .IN2 ( n308 ) 
    , .IN1 ( 1'b1 ), .IN3 ( op_dst[7] ) , .VDD ( VDD ) 
    , .IN4 ( inst_alu[5] ) ) ;
AO221X1 U6 (.IN5 ( n87 ) , .Q ( alu_out[7] ) , .VSS ( VSS ) , .IN2 ( n77 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n114 ) , .VDD ( VDD ) , .IN4 ( n79 ) ) ;
AO221X1 U7 (.IN5 ( n63 ) , .Q ( alu_out[9] ) , .VSS ( VSS ) , .IN2 ( n59 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n114 ) , .VDD ( VDD ) , .IN4 ( n61 ) ) ;
AO22X1 U8 (.IN1 ( n294 ) , .VSS ( VSS ) , .IN3 ( n292 ) , .VDD ( VDD ) 
    , .IN2 ( n293 ) , .Q ( n36 ) , .IN4 ( 1'b1 )) ;
AO221X1 U9 (.IN5 ( n177 ) , .Q ( n28 ) , .VSS ( VSS ) , .IN2 ( n292 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n295 ) , .VDD ( VDD ) , .IN4 ( n164 ) ) ;
AO221X1 U10 (.IN5 ( n9 ) , .Q ( alu_out[15] ) , .VSS ( VSS ) , .IN2 ( n2 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n4 ) , .VDD ( VDD ) , .IN4 ( n114 ) ) ;
OA221X1 U11 (.IN2 ( n85 ) , .IN4 ( n279 ) , .VDD ( VDD ) , .Q ( n77 ) 
    , .IN5 ( n294 ) , .IN1 ( 1'b0 ), .IN3 ( alu_out_add[7] ) , .VSS ( VSS ) ) ;
OA221X1 U12 (.IN2 ( n295 ) , .IN4 ( n296 ) , .VDD ( VDD ) , .Q ( n63 ) 
    , .IN5 ( n85 ) , .IN1 ( 1'b0 ), .IN3 ( alu_out_add[9] ) , .VSS ( VSS ) ) ;
OA221X1 U13 (.IN2 ( n85 ) , .IN4 ( n238 ) , .VDD ( VDD ) , .Q ( n2 ) 
    , .IN5 ( n321 ) , .IN1 ( 1'b0 ), .IN3 ( alu_out_add[15] ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U15 (.QN ( n3 ) , .IN1 ( n323 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n239 ) ) ;
MUX21X1 U16 (.S ( n240 ) , .IN2 ( n3 ) , .IN1 ( n323 ) , .Q ( n4 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA221X1 U17 (.IN2 ( intadd_5_B_14_ ) , .IN4 ( inst_alu[4] ) , .VDD ( VDD ) 
    , .Q ( n5 ) , .IN5 ( n332 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
NOR2X0 U18 (.QN ( n6 ) , .IN1 ( n243 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n76 ) ) ;
AO22X1 U19 (.IN1 ( intadd_5_B_14_ ) , .VSS ( VSS ) , .IN3 ( op_src[7] ) 
    , .VDD ( VDD ) , .IN2 ( inst_alu[5] ) , .Q ( n7 ) , .IN4 ( n244 ) ) ;
NOR4X0 U20 (.VSS ( VSS ) , .IN2 ( n287 ) , .IN1 ( n5 ) , .IN3 ( n6 ) 
    , .VDD ( VDD ) , .IN4 ( n7 ) , .QN ( n8 ) ) ;
NOR2X0 U21 (.QN ( n9 ) , .IN1 ( n8 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n156 ) ) ;
AND2X1 U32 (.IN1 ( n275 ) , .IN2 ( n117 ) , .Q ( n19 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO222X1 U33 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( intadd_5_n10 ) 
    , .IN2 ( op_dst[6] ) , .IN1 ( n19 ) , .IN3 ( n19 ) , .IN4 ( intadd_5_n11 ) 
    , .IN6 ( intadd_5_n11 ) , .IN5 ( op_dst[6] ) ) ;
XOR3X1 U34 (.Q ( alu_out_add[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( op_dst[6] ) , .IN1 ( n19 ) , .IN3 ( intadd_5_n11 ) ) ;
OA221X1 U35 (.IN2 ( inst_alu[4] ) , .IN4 ( intadd_5_B_9_ ) , .VDD ( VDD ) 
    , .Q ( n20 ) , .IN5 ( n157 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
AO22X1 U36 (.IN1 ( n158 ) , .VSS ( VSS ) , .IN3 ( intadd_5_B_9_ ) , .VDD ( VDD ) 
    , .IN2 ( inst_alu[6] ) , .Q ( n21 ) , .IN4 ( inst_alu[5] ) ) ;
AO22X1 U37 (.IN1 ( op_src[2] ) , .VSS ( VSS ) , .IN3 ( op_src[11] ) 
    , .VDD ( VDD ) , .IN2 ( inst_so[1] ) , .Q ( n22 ) , .IN4 ( inst_alu[10] ) ) ;
NOR4X0 U38 (.VSS ( VSS ) , .IN2 ( n20 ) , .IN1 ( n308 ) , .IN3 ( n21 ) 
    , .VDD ( VDD ) , .IN4 ( n22 ) , .QN ( n23 ) ) ;
INVX0 U39 (.ZN ( n24 ) , .VDD ( VDD ) , .INP ( n298 ) , .VSS ( VSS ) ) ;
AOI22X1 U40 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n24 ) , .IN2 ( n155 ) 
    , .IN3 ( n167 ) , .IN1 ( n300 ) , .QN ( n25 ) ) ;
OA22X1 U48 (.IN2 ( n156 ) , .IN4 ( n25 ) , .VDD ( VDD ) , .IN1 ( n23 ) 
    , .IN3 ( n325 ) , .Q ( n26 ) , .VSS ( VSS ) ) ;
NAND2X0 U60 (.VDD ( VDD ) , .IN1 ( n26 ) , .VSS ( VSS ) , .IN2 ( n28 ) 
    , .QN ( alu_out[10] ) ) ;
NOR2X0 U61 (.QN ( n46 ) , .IN1 ( n45 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n290 ) ) ;
XOR2X1 U62 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n46 ) , .Q ( n47 ) 
    , .IN1 ( n291 ) ) ;
OA221X1 U63 (.IN2 ( intadd_5_B_7_ ) , .IN4 ( inst_alu[4] ) , .VDD ( VDD ) 
    , .Q ( n48 ) , .IN5 ( n288 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
AO22X1 U64 (.IN1 ( intadd_5_B_7_ ) , .VSS ( VSS ) , .IN3 ( n46 ) , .VDD ( VDD ) 
    , .IN2 ( inst_alu[5] ) , .Q ( n49 ) , .IN4 ( inst_alu[6] ) ) ;
AO22X1 U65 (.IN1 ( op_src[0] ) , .VSS ( VSS ) , .IN3 ( op_src[9] ) 
    , .VDD ( VDD ) , .IN2 ( inst_so[1] ) , .Q ( n50 ) , .IN4 ( inst_alu[10] ) ) ;
NOR4X0 U66 (.VSS ( VSS ) , .IN2 ( n48 ) , .IN1 ( n308 ) , .IN3 ( n49 ) 
    , .VDD ( VDD ) , .IN4 ( n50 ) , .QN ( n51 ) ) ;
OAI222X1 U67 (.IN6 ( n156 ) , .IN1 ( n36 ) , .IN2 ( n296 ) , .IN5 ( n51 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( alu_out[8] ) , .IN4 ( n325 ) 
    , .IN3 ( n47 ) ) ;
INVX0 U68 (.ZN ( n45 ) , .VDD ( VDD ) , .INP ( n289 ) , .VSS ( VSS ) ) ;
NOR2X0 U69 (.QN ( n52 ) , .IN1 ( n119 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n120 ) ) ;
NOR2X0 U70 (.QN ( n53 ) , .IN1 ( n227 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n245 ) ) ;
AO222X1 U71 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( intadd_5_n15 ) 
    , .IN2 ( op_dst[1] ) , .IN1 ( n52 ) , .IN3 ( n52 ) , .IN4 ( n53 ) , .IN6 ( n53 ) 
    , .IN5 ( op_dst[1] ) ) ;
XOR3X1 U72 (.Q ( alu_out_add[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( op_dst[1] ) , .IN1 ( n52 ) , .IN3 ( n53 ) ) ;
OA221X1 U74 (.IN2 ( intadd_5_B_8_ ) , .IN4 ( inst_alu[4] ) , .VDD ( VDD ) 
    , .Q ( n55 ) , .IN5 ( n302 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
AO22X1 U75 (.IN1 ( n304 ) , .VSS ( VSS ) , .IN3 ( intadd_5_B_8_ ) , .VDD ( VDD ) 
    , .IN2 ( inst_alu[6] ) , .Q ( n56 ) , .IN4 ( inst_alu[5] ) ) ;
AO22X1 U76 (.IN1 ( op_src[1] ) , .VSS ( VSS ) , .IN3 ( op_src[10] ) 
    , .VDD ( VDD ) , .IN2 ( inst_so[1] ) , .Q ( n57 ) , .IN4 ( inst_alu[10] ) ) ;
NOR4X0 U88 (.VSS ( VSS ) , .IN2 ( n55 ) , .IN1 ( n308 ) , .IN3 ( n56 ) 
    , .VDD ( VDD ) , .IN4 ( n57 ) , .QN ( n58 ) ) ;
NOR2X0 U241 (.QN ( intadd_5_A_10_ ) , .IN1 ( n171 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n227 ) ) ;
MUX21X1 U242 (.S ( op_src[12] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n181 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U244 (.S ( op_src[13] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n195 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U245 (.IN1 ( n195 ) , .IN2 ( n117 ) , .Q ( intadd_5_A_12_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U246 (.S ( op_src[14] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n225 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U247 (.IN1 ( n225 ) , .IN2 ( n117 ) , .Q ( intadd_5_A_13_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U248 (.S ( op_src[15] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n332 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U249 (.IN1 ( n332 ) , .IN2 ( n117 ) , .Q ( intadd_5_A_14_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U250 (.IN1 ( op_dst[15] ) , .IN2 ( n118 ) , .Q ( intadd_5_B_14_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U251 (.S ( n119 ) , .IN2 ( op_dst[0] ) , .IN1 ( n120 ) 
    , .Q ( alu_out_add[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA221X1 U252 (.IN2 ( inst_alu[2] ) , .IN4 ( status[0] ) , .VDD ( VDD ) 
    , .Q ( n130 ) , .IN5 ( exec_cycle ) , .IN1 ( inst_alu[1] ) 
    , .IN3 ( inst_alu[1] ) , .VSS ( VSS ) ) ;
AND2X1 U253 (.IN1 ( alu_out_add[0] ) , .IN2 ( n130 ) , .Q ( n246 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U254 (.QN ( n131 ) , .IN1 ( n246 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n292 ) ) ;
AO221X1 U255 (.IN5 ( inst_alu[5] ) , .Q ( n121 ) , .VSS ( VSS ) 
    , .IN2 ( inst_alu[6] ) , .IN1 ( n123 ) , .IN3 ( op_src_inv[0] ) , .VDD ( VDD ) 
    , .IN4 ( inst_alu[4] ) ) ;
AOI22X1 U256 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( op_src[8] ) 
    , .IN2 ( op_dst[0] ) , .IN3 ( inst_so[1] ) , .IN1 ( n121 ) , .QN ( n127 ) ) ;
OR2X1 U257 (.VDD ( VDD ) , .IN2 ( inst_so[1] ) , .IN1 ( inst_so[3] ) 
    , .VSS ( VSS ) , .Q ( n244 ) ) ;
NOR4X0 U258 (.VSS ( VSS ) , .IN2 ( inst_alu[6] ) , .IN1 ( inst_alu[10] ) 
    , .IN3 ( inst_alu[4] ) , .VDD ( VDD ) , .IN4 ( n244 ) , .QN ( n122 ) ) ;
AO221X1 U259 (.IN5 ( n123 ) , .Q ( n126 ) , .VSS ( VSS ) , .IN2 ( op_dst[0] ) 
    , .IN1 ( n285 ) , .IN3 ( n285 ) , .VDD ( VDD ) , .IN4 ( n76 ) ) ;
NAND2X0 U260 (.VDD ( VDD ) , .IN1 ( op_src[0] ) , .VSS ( VSS ) 
    , .IN2 ( inst_so[3] ) , .QN ( n125 ) ) ;
NAND4X0 U261 (.IN1 ( n127 ) , .QN ( n128 ) , .IN2 ( n126 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n125 ) , .IN4 ( n124 ) ) ;
NOR2X0 U262 (.QN ( n153 ) , .IN1 ( intadd_5_B_9_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n157 ) ) ;
INVX0 U263 (.ZN ( n132 ) , .VDD ( VDD ) , .INP ( n151 ) , .VSS ( VSS ) ) ;
NOR2X0 U264 (.QN ( n158 ) , .IN1 ( n153 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n132 ) ) ;
NOR2X0 U265 (.QN ( n148 ) , .IN1 ( intadd_5_B_8_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n302 ) ) ;
NOR2X0 U266 (.QN ( n290 ) , .IN1 ( intadd_5_B_7_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n288 ) ) ;
NOR2X0 U267 (.QN ( n134 ) , .IN1 ( op_dst[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n270 ) ) ;
INVX0 U268 (.ZN ( n133 ) , .VDD ( VDD ) , .INP ( n135 ) , .VSS ( VSS ) ) ;
NOR2X0 U269 (.QN ( n271 ) , .IN1 ( n134 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n133 ) ) ;
NOR2X0 U270 (.QN ( n254 ) , .IN1 ( op_dst[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n255 ) ) ;
OA21X1 U271 (.IN2 ( n261 ) , .IN3 ( n252 ) , .VSS ( VSS ) , .IN1 ( n254 ) 
    , .VDD ( VDD ) , .Q ( n136 ) ) ;
AO21X1 U272 (.VDD ( VDD ) , .IN2 ( n135 ) , .IN1 ( n136 ) , .IN3 ( n134 ) 
    , .Q ( n139 ) , .VSS ( VSS ) ) ;
NOR2X0 U273 (.QN ( n138 ) , .IN1 ( n275 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( op_dst[6] ) ) ;
INVX0 U274 (.ZN ( n137 ) , .VDD ( VDD ) , .INP ( n140 ) , .VSS ( VSS ) ) ;
NOR2X0 U275 (.QN ( n276 ) , .IN1 ( n138 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n137 ) ) ;
XOR2X1 U276 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n276 ) , .Q ( n273 ) 
    , .IN1 ( n139 ) ) ;
INVX0 U277 (.ZN ( n141 ) , .VDD ( VDD ) , .INP ( n284 ) , .VSS ( VSS ) ) ;
INVX0 U278 (.ZN ( n328 ) , .VDD ( VDD ) , .INP ( n143 ) , .VSS ( VSS ) ) ;
AO21X1 U279 (.VDD ( VDD ) , .IN2 ( n139 ) , .IN1 ( n140 ) , .IN3 ( n138 ) 
    , .Q ( n144 ) , .VSS ( VSS ) ) ;
INVX0 U280 (.ZN ( n142 ) , .VDD ( VDD ) , .INP ( n144 ) , .VSS ( VSS ) ) ;
NAND3X0 U281 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n146 ) , .IN3 ( n142 ) 
    , .IN2 ( n328 ) , .IN1 ( n281 ) ) ;
NOR2X0 U282 (.QN ( n329 ) , .IN1 ( n141 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( op_dst[7] ) ) ;
OR2X1 U283 (.VDD ( VDD ) , .IN2 ( n329 ) , .IN1 ( n328 ) , .VSS ( VSS ) 
    , .Q ( n283 ) ) ;
XNOR2X1 U284 (.VSS ( VSS ) , .IN1 ( n283 ) , .IN2 ( n142 ) , .Q ( n282 ) 
    , .VDD ( VDD ) ) ;
OA21X1 U285 (.IN2 ( n144 ) , .IN3 ( n143 ) , .VSS ( VSS ) , .IN1 ( n329 ) 
    , .VDD ( VDD ) , .Q ( n280 ) ) ;
OA21X1 U286 (.IN2 ( n291 ) , .IN3 ( n289 ) , .VSS ( VSS ) , .IN1 ( n290 ) 
    , .VDD ( VDD ) , .Q ( n150 ) ) ;
OA21X1 U287 (.IN2 ( n150 ) , .IN3 ( n147 ) , .VSS ( VSS ) , .IN1 ( n148 ) 
    , .VDD ( VDD ) , .Q ( n152 ) ) ;
XNOR2X1 U288 (.VSS ( VSS ) , .IN1 ( n158 ) , .IN2 ( n152 ) , .Q ( n155 ) 
    , .VDD ( VDD ) ) ;
INVX0 U289 (.ZN ( n149 ) , .VDD ( VDD ) , .INP ( n147 ) , .VSS ( VSS ) ) ;
NOR2X0 U290 (.QN ( n304 ) , .IN1 ( n149 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n148 ) ) ;
XNOR2X1 U291 (.VSS ( VSS ) , .IN1 ( n150 ) , .IN2 ( n304 ) , .Q ( n299 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U292 (.QN ( n167 ) , .IN1 ( n155 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n299 ) ) ;
OA21X1 U293 (.IN2 ( n152 ) , .IN3 ( n151 ) , .VSS ( VSS ) , .IN1 ( n153 ) 
    , .VDD ( VDD ) , .Q ( n154 ) ) ;
OA222X1 U294 (.IN6 ( n154 ) , .Q ( n298 ) , .IN1 ( n172 ) , .VDD ( VDD ) 
    , .IN5 ( n171 ) , .IN3 ( n172 ) , .IN2 ( n171 ) , .VSS ( VSS ) , .IN4 ( n154 ) ) ;
XNOR2X1 U296 (.VSS ( VSS ) , .IN1 ( n154 ) , .IN2 ( n170 ) , .Q ( n297 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U297 (.QN ( n169 ) , .IN1 ( n167 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n297 ) ) ;
INVX0 U298 (.ZN ( n186 ) , .VDD ( VDD ) , .INP ( n169 ) , .VSS ( VSS ) ) ;
AO21X1 U299 (.VDD ( VDD ) , .IN2 ( n186 ) , .IN1 ( n298 ) , .IN3 ( n299 ) 
    , .Q ( n300 ) , .VSS ( VSS ) ) ;
INVX0 U306 (.ZN ( n164 ) , .VDD ( VDD ) , .INP ( alu_out_add[10] ) 
    , .VSS ( VSS ) ) ;
INVX0 U307 (.ZN ( n249 ) , .VDD ( VDD ) , .INP ( alu_out_add[2] ) , .VSS ( VSS ) ) ;
INVX0 U308 (.ZN ( n293 ) , .VDD ( VDD ) , .INP ( alu_out_add[8] ) , .VSS ( VSS ) ) ;
NOR2X0 U309 (.QN ( n296 ) , .IN1 ( n294 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n293 ) ) ;
NOR2X0 U310 (.QN ( n177 ) , .IN1 ( n164 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n295 ) ) ;
OA21X1 U311 (.IN2 ( n298 ) , .IN3 ( n297 ) , .VSS ( VSS ) , .IN1 ( n167 ) 
    , .VDD ( VDD ) , .Q ( n168 ) ) ;
NOR3X0 U312 (.IN2 ( n168 ) , .QN ( n180 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n169 ) , .IN3 ( n325 ) ) ;
AOI22X1 U313 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( op_src[3] ) 
    , .IN2 ( op_src[12] ) , .IN3 ( inst_so[1] ) , .IN1 ( inst_alu[10] ) 
    , .QN ( n176 ) ) ;
OA22X1 U315 (.IN2 ( n170 ) , .IN4 ( n172 ) , .VDD ( VDD ) , .IN1 ( n76 ) 
    , .IN3 ( n64 ) , .Q ( n175 ) , .VSS ( VSS ) ) ;
AO221X1 U317 (.IN5 ( n171 ) , .Q ( n174 ) , .VSS ( VSS ) , .IN2 ( n62 ) 
    , .IN1 ( n285 ) , .IN3 ( n285 ) , .VDD ( VDD ) , .IN4 ( n172 ) ) ;
NAND4X0 U318 (.IN1 ( n176 ) , .QN ( n179 ) , .IN2 ( n175 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n200 ) , .IN4 ( n174 ) ) ;
OA221X1 U319 (.IN2 ( inst_alu[4] ) , .IN4 ( intadd_5_B_11_ ) , .VDD ( VDD ) 
    , .Q ( n185 ) , .IN5 ( n181 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
AO22X1 U320 (.IN1 ( inst_alu[10] ) , .VSS ( VSS ) , .IN3 ( inst_so[1] ) 
    , .VDD ( VDD ) , .IN2 ( op_src[13] ) , .Q ( n184 ) , .IN4 ( op_src[4] ) ) ;
INVX0 U321 (.ZN ( n182 ) , .VDD ( VDD ) , .INP ( n202 ) , .VSS ( VSS ) ) ;
NOR2X0 U322 (.QN ( n204 ) , .IN1 ( intadd_5_B_11_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n181 ) ) ;
NOR2X0 U323 (.QN ( n187 ) , .IN1 ( n182 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n204 ) ) ;
AO22X1 U324 (.IN1 ( inst_alu[6] ) , .VSS ( VSS ) , .IN3 ( inst_alu[5] ) 
    , .VDD ( VDD ) , .IN2 ( n187 ) , .Q ( n183 ) , .IN4 ( intadd_5_B_11_ ) ) ;
NOR4X0 U325 (.VSS ( VSS ) , .IN2 ( n185 ) , .IN1 ( n308 ) , .IN3 ( n184 ) 
    , .VDD ( VDD ) , .IN4 ( n183 ) , .QN ( n190 ) ) ;
XNOR2X1 U326 (.VSS ( VSS ) , .IN1 ( n186 ) , .IN2 ( n298 ) , .Q ( n203 ) 
    , .VDD ( VDD ) ) ;
INVX0 U327 (.ZN ( n188 ) , .VDD ( VDD ) , .INP ( n203 ) , .VSS ( VSS ) ) ;
MUX21X1 U328 (.S ( n187 ) , .IN2 ( n188 ) , .IN1 ( n203 ) , .Q ( n189 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA22X1 U329 (.IN2 ( n156 ) , .IN4 ( n189 ) , .VDD ( VDD ) , .IN1 ( n190 ) 
    , .IN3 ( n325 ) , .Q ( n194 ) , .VSS ( VSS ) ) ;
INVX0 U330 (.ZN ( n192 ) , .VDD ( VDD ) , .INP ( alu_out_add[12] ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U331 (.QN ( n215 ) , .IN1 ( n192 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n191 ) ) ;
OA221X1 U332 (.IN2 ( inst_alu[4] ) , .IN4 ( intadd_5_B_12_ ) , .VDD ( VDD ) 
    , .Q ( n220 ) , .IN5 ( n195 ) , .IN1 ( n173 ) , .IN3 ( n173 ) , .VSS ( VSS ) ) ;
NOR2X0 U333 (.QN ( n208 ) , .IN1 ( intadd_5_B_12_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n195 ) ) ;
INVX0 U334 (.ZN ( n196 ) , .VDD ( VDD ) , .INP ( n208 ) , .VSS ( VSS ) ) ;
OA22X1 U335 (.IN2 ( n205 ) , .IN4 ( n197 ) , .VDD ( VDD ) , .IN1 ( n76 ) 
    , .IN3 ( n64 ) , .Q ( n201 ) , .VSS ( VSS ) ) ;
NAND4X0 U336 (.IN1 ( n201 ) , .QN ( n219 ) , .IN2 ( n200 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n199 ) , .IN4 ( n198 ) ) ;
OA21X1 U337 (.IN2 ( n203 ) , .IN3 ( n202 ) , .VSS ( VSS ) , .IN1 ( n204 ) 
    , .VDD ( VDD ) , .Q ( n207 ) ) ;
XOR2X1 U338 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n205 ) , .Q ( n221 ) 
    , .IN1 ( n207 ) ) ;
INVX0 U339 (.ZN ( n214 ) , .VDD ( VDD ) , .INP ( n221 ) , .VSS ( VSS ) ) ;
NOR2X0 U340 (.QN ( n213 ) , .IN1 ( intadd_5_B_14_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n332 ) ) ;
INVX0 U341 (.ZN ( n334 ) , .VDD ( VDD ) , .INP ( n213 ) , .VSS ( VSS ) ) ;
INVX0 U133 (.ZN ( intadd_5_B_13_ ) , .VDD ( VDD ) , .INP ( n226 ) , .VSS ( VSS ) ) ;
INVX0 U134 (.ZN ( intadd_5_B_12_ ) , .VDD ( VDD ) , .INP ( n197 ) , .VSS ( VSS ) ) ;
NOR2X0 U135 (.QN ( intadd_5_B_6_ ) , .IN1 ( n227 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n284 ) ) ;
INVX0 U136 (.ZN ( intadd_5_B_10_ ) , .VDD ( VDD ) , .INP ( n172 ) , .VSS ( VSS ) ) ;
INVX0 U138 (.ZN ( n120 ) , .VDD ( VDD ) , .INP ( op_dst[0] ) , .VSS ( VSS ) ) ;
INVX0 U139 (.ZN ( n261 ) , .VDD ( VDD ) , .INP ( alu_dadd0[4] ) , .VSS ( VSS ) ) ;
INVX0 U140 (.ZN ( N18 ) , .VDD ( VDD ) , .INP ( N17 ) , .VSS ( VSS ) ) ;
INVX0 U141 (.ZN ( op_src_inv[3] ) , .VDD ( VDD ) , .INP ( n250 ) , .VSS ( VSS ) ) ;
INVX0 U147 (.ZN ( n278 ) , .VDD ( VDD ) , .INP ( alu_out_add[6] ) , .VSS ( VSS ) ) ;
INVX0 U149 (.ZN ( n308 ) , .VDD ( VDD ) , .INP ( n200 ) , .VSS ( VSS ) ) ;
INVX0 U152 (.ZN ( n115 ) , .VDD ( VDD ) , .INP ( n112 ) , .VSS ( VSS ) ) ;
INVX0 U153 (.ZN ( n116 ) , .VDD ( VDD ) , .INP ( n113 ) , .VSS ( VSS ) ) ;
INVX0 U154 (.ZN ( n265 ) , .VDD ( VDD ) , .INP ( alu_out_add[4] ) , .VSS ( VSS ) ) ;
INVX0 U157 (.ZN ( op_src_inv[1] ) , .VDD ( VDD ) , .INP ( n245 ) , .VSS ( VSS ) ) ;
NOR2X0 U159 (.QN ( n286 ) , .IN1 ( inst_alu[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n85 ) ) ;
NOR2X0 U163 (.QN ( n285 ) , .IN1 ( inst_alu[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n122 ) ) ;
AO221X1 U167 (.IN5 ( n129 ) , .Q ( alu_out[0] ) , .VSS ( VSS ) 
    , .IN2 ( alu_out_add[0] ) , .IN1 ( n131 ) , .IN3 ( n131 ) , .VDD ( VDD ) 
    , .IN4 ( n130 ) ) ;
AO22X1 U168 (.IN1 ( n286 ) , .VSS ( VSS ) , .IN3 ( n114 ) , .VDD ( VDD ) 
    , .IN2 ( n128 ) , .Q ( n129 ) , .IN4 ( alu_dadd0[0] ) ) ;
AND2X1 U170 (.IN1 ( n269 ) , .IN2 ( n268 ) , .Q ( n274 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
XOR2X1 U191 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n136 ) , .Q ( n269 ) 
    , .IN1 ( n271 ) ) ;
AND2X1 U192 (.IN1 ( op_dst[8] ) , .IN2 ( n118 ) , .Q ( intadd_5_B_7_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U193 (.IN1 ( op_dst[9] ) , .IN2 ( n118 ) , .Q ( intadd_5_B_8_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U194 (.IN1 ( op_dst[10] ) , .IN2 ( n118 ) , .Q ( intadd_5_B_9_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U196 (.IN1 ( op_dst[12] ) , .IN2 ( n118 ) , .Q ( intadd_5_B_11_ ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U200 (.S ( status[2] ) , .IN2 ( n105 ) , .IN1 ( n106 ) , .Q ( n107 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U201 (.S ( status[0] ) , .IN2 ( inst_jmp[2] ) , .IN1 ( inst_jmp[3] ) 
    , .Q ( n108 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U202 (.S ( status[1] ) , .IN2 ( inst_jmp[0] ) , .IN1 ( inst_jmp[1] ) 
    , .Q ( n109 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA22X1 U203 (.IN2 ( n156 ) , .IN4 ( n262 ) , .VDD ( VDD ) , .IN1 ( n263 ) 
    , .IN3 ( n325 ) , .Q ( n267 ) , .VSS ( VSS ) ) ;
MUX21X1 U204 (.S ( op_src[1] ) , .IN2 ( n110 ) , .IN1 ( n111 ) , .Q ( n245 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U205 (.QN ( n279 ) , .IN1 ( n278 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n277 ) ) ;
AND2X1 U206 (.IN1 ( n117 ) , .IN2 ( n270 ) , .Q ( intadd_5_B_4_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U208 (.QN ( n272 ) , .IN1 ( n265 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n264 ) ) ;
NOR2X0 U209 (.QN ( n251 ) , .IN1 ( n249 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n248 ) ) ;
AND2X1 U210 (.IN1 ( n117 ) , .IN2 ( n255 ) , .Q ( intadd_5_B_3_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U211 (.S ( op_src[3] ) , .IN2 ( n110 ) , .IN1 ( n111 ) , .Q ( n250 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U215 (.QN ( n95 ) , .IN1 ( n180 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n178 ) ) ;
NOR2X0 U216 (.QN ( n178 ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n102 ) ) ;
NOR2X0 U217 (.QN ( n101 ) , .IN1 ( n177 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( alu_out_add[11] ) ) ;
NOR2X0 U219 (.QN ( n93 ) , .IN1 ( n292 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n215 ) ) ;
NOR2X0 U220 (.QN ( n91 ) , .IN1 ( n292 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n238 ) ) ;
NOR2X0 U221 (.QN ( n89 ) , .IN1 ( n292 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n272 ) ) ;
OR3X1 U222 (.IN2 ( DP_OP_68J4_125_7159_n41 ) , .VSS ( VSS ) , .IN3 ( N17 ) 
    , .VDD ( VDD ) , .Q ( DP_OP_68J4_125_7159_n3 ) 
    , .IN1 ( DP_OP_68J4_125_7159_n42 ) ) ;
XNOR3X1 U223 (.Q ( alu_dadd0[4] ) , .IN3 ( DP_OP_68J4_125_7159_n2 ) 
    , .VSS ( VSS ) , .IN2 ( N18 ) , .IN1 ( DP_OP_68J4_125_7159_n44 ) , .VDD ( VDD ) ) ;
MUX21X1 U225 (.S ( op_src[0] ) , .IN2 ( n110 ) , .IN1 ( n111 ) , .Q ( n123 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U226 (.ZN ( n104 ) , .VDD ( VDD ) , .INP ( status[3] ) , .VSS ( VSS ) ) ;
AO221X1 U227 (.IN5 ( inst_jmp[4] ) , .Q ( n106 ) , .VSS ( VSS ) 
    , .IN2 ( inst_jmp[5] ) , .IN1 ( status[3] ) , .IN3 ( n104 ) , .VDD ( VDD ) 
    , .IN4 ( inst_jmp[6] ) ) ;
MUX21X1 U228 (.S ( n104 ) , .IN2 ( inst_jmp[5] ) , .IN1 ( inst_jmp[6] ) 
    , .Q ( n105 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U229 (.S ( op_src[2] ) , .IN2 ( n110 ) , .IN1 ( n111 ) , .Q ( n247 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U230 (.S ( op_src[4] ) , .IN2 ( n111 ) , .IN1 ( n110 ) , .Q ( n255 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U231 (.S ( op_src[5] ) , .IN2 ( n111 ) , .IN1 ( n110 ) , .Q ( n270 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U232 (.S ( op_src[6] ) , .IN2 ( n111 ) , .IN1 ( n110 ) , .Q ( n275 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U233 (.S ( op_src[7] ) , .IN2 ( n110 ) , .IN1 ( n111 ) , .Q ( n284 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U234 (.S ( op_src[8] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n288 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U235 (.IN1 ( n288 ) , .IN2 ( n117 ) , .Q ( intadd_5_A_7_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U236 (.S ( op_src[9] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n302 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U237 (.IN1 ( n302 ) , .IN2 ( n117 ) , .Q ( intadd_5_A_8_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U238 (.S ( op_src[10] ) , .IN2 ( n115 ) , .IN1 ( n116 ) , .Q ( n157 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U239 (.IN1 ( n157 ) , .IN2 ( n117 ) , .Q ( intadd_5_A_9_ ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U240 (.S ( op_src[11] ) , .IN2 ( n112 ) , .IN1 ( n113 ) , .Q ( n171 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
FADDX1 DP_OP_68J4_125_7159_U38 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[0] ) 
    , .B ( op_src_inv[0] ) , .CI ( status[0] ) , .CO ( DP_OP_68J4_125_7159_n34 ) 
    , .S ( alu_dadd0[0] ) ) ;
FADDX1 DP_OP_68J4_125_7159_U37 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[1] ) 
    , .B ( op_src_inv[1] ) , .CI ( DP_OP_68J4_125_7159_n34 ) 
    , .CO ( DP_OP_68J4_125_7159_n33 ) , .S ( DP_OP_68J4_125_7159_n41 ) ) ;
FADDX1 DP_OP_68J4_125_7159_U36 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[2] ) 
    , .B ( op_src_inv[2] ) , .CI ( DP_OP_68J4_125_7159_n33 ) 
    , .CO ( DP_OP_68J4_125_7159_n32 ) , .S ( DP_OP_68J4_125_7159_n42 ) ) ;
FADDX1 DP_OP_68J4_125_7159_U35 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[3] ) 
    , .B ( op_src_inv[3] ) , .CI ( DP_OP_68J4_125_7159_n32 ) 
    , .CO ( DP_OP_68J4_125_7159_n44 ) , .S ( DP_OP_68J4_125_7159_n43 ) ) ;
FADDX1 DP_OP_68J4_125_7159_U3 (.VDD ( VDD ) , .VSS ( VSS ) 
    , .A ( DP_OP_68J4_125_7159_n3 ) , .B ( N17 ) , .CI ( DP_OP_68J4_125_7159_n43 ) 
    , .CO ( DP_OP_68J4_125_7159_n2 ) , .S ( alu_dadd0[3] ) ) ;
FADDX1 intadd_5_U12 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[5] ) 
    , .B ( intadd_5_B_4_ ) , .CI ( intadd_5_n12 ) , .CO ( intadd_5_n11 ) 
    , .S ( alu_out_add[5] ) ) ;
FADDX1 intadd_5_U10 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[7] ) 
    , .B ( intadd_5_B_6_ ) , .CI ( intadd_5_n10 ) , .CO ( intadd_5_n9 ) 
    , .S ( alu_out_add[7] ) ) ;
FADDX1 intadd_5_U9 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_7_ ) 
    , .B ( intadd_5_B_7_ ) , .CI ( intadd_5_n9 ) , .CO ( intadd_5_n8 ) 
    , .S ( alu_out_add[8] ) ) ;
FADDX1 intadd_5_U8 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_8_ ) 
    , .B ( intadd_5_B_8_ ) , .CI ( intadd_5_n8 ) , .CO ( intadd_5_n7 ) 
    , .S ( alu_out_add[9] ) ) ;
FADDX1 intadd_5_U7 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_9_ ) 
    , .B ( intadd_5_B_9_ ) , .CI ( intadd_5_n7 ) , .CO ( intadd_5_n6 ) 
    , .S ( alu_out_add[10] ) ) ;
FADDX1 intadd_5_U6 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_10_ ) 
    , .B ( intadd_5_B_10_ ) , .CI ( intadd_5_n6 ) , .CO ( intadd_5_n5 ) 
    , .S ( alu_out_add[11] ) ) ;
FADDX1 intadd_5_U4 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_12_ ) 
    , .B ( intadd_5_B_12_ ) , .CI ( intadd_5_n4 ) , .CO ( intadd_5_n3 ) 
    , .S ( alu_out_add[13] ) ) ;
FADDX1 intadd_5_U3 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_13_ ) 
    , .B ( intadd_5_B_13_ ) , .CI ( intadd_5_n3 ) , .CO ( intadd_5_n2 ) 
    , .S ( alu_out_add[14] ) ) ;
FADDX1 intadd_5_U2 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( intadd_5_A_14_ ) 
    , .B ( intadd_5_B_14_ ) , .CI ( intadd_5_n2 ) , .CO ( intadd_5_n1 ) 
    , .S ( alu_out_add[15] ) ) ;
FADDX1 intadd_5_U13 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[4] ) 
    , .B ( intadd_5_B_3_ ) , .CI ( intadd_5_n13 ) , .CO ( intadd_5_n12 ) 
    , .S ( alu_out_add[4] ) ) ;
FADDX1 intadd_5_U15 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[2] ) 
    , .B ( intadd_5_B_1_ ) , .CI ( intadd_5_n15 ) , .CO ( intadd_5_n14 ) 
    , .S ( alu_out_add[2] ) ) ;
FADDX1 intadd_5_U14 (.VDD ( VDD ) , .VSS ( VSS ) , .A ( op_dst[3] ) 
    , .B ( intadd_5_B_2_ ) , .CI ( intadd_5_n14 ) , .CO ( intadd_5_n13 ) 
    , .S ( alu_out_add[3] ) ) ;
INVX0 U23 (.ZN ( n11 ) , .VDD ( VDD ) , .INP ( alu_stat[1] ) , .VSS ( VSS ) ) ;
NOR3X0 U24 (.IN2 ( n324 ) , .QN ( n12 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n323 ) , .IN3 ( n322 ) ) ;
NOR3X0 U25 (.IN2 ( n12 ) , .QN ( n13 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n326 ) , .IN3 ( n325 ) ) ;
XNOR2X1 U26 (.VSS ( VSS ) , .IN1 ( n321 ) , .IN2 ( intadd_5_n1 ) , .Q ( n14 ) 
    , .VDD ( VDD ) ) ;
AO21X1 U27 (.VDD ( VDD ) , .IN2 ( n85 ) , .IN1 ( n14 ) , .IN3 ( n13 ) 
    , .Q ( n15 ) , .VSS ( VSS ) ) ;
AO22X1 U28 (.IN1 ( IN2 ) , .VSS ( VSS ) , .IN3 ( IN1 ) , .VDD ( VDD ) 
    , .IN2 ( alu_out[8] ) , .Q ( n16 ) , .IN4 ( n15 ) ) ;
NOR2X0 U29 (.QN ( n17 ) , .IN1 ( inst_alu[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( inst_alu[8] ) ) ;
MUX21X1 U30 (.S ( n17 ) , .IN2 ( n16 ) , .IN1 ( n11 ) , .Q ( n18 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U31 (.S ( inst_alu[10] ) , .IN2 ( op_src_inv[0] ) , .IN1 ( n18 ) 
    , .Q ( alu_stat[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA22X1 U41 (.IN2 ( n274 ) , .IN4 ( n280 ) , .VDD ( VDD ) , .IN1 ( n273 ) 
    , .IN3 ( n281 ) , .Q ( n30 ) , .VSS ( VSS ) ) ;
OA221X1 U42 (.IN2 ( n275 ) , .IN4 ( inst_alu[4] ) , .VDD ( VDD ) , .Q ( n31 ) 
    , .IN5 ( op_dst[6] ) , .IN1 ( inst_alu[5] ) , .IN3 ( inst_alu[5] ) 
    , .VSS ( VSS ) ) ;
AND2X1 U43 (.IN1 ( op_src[7] ) , .IN2 ( inst_alu[10] ) , .Q ( n32 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U44 (.IN1 ( op_src[6] ) , .VSS ( VSS ) , .IN3 ( op_src[14] ) 
    , .VDD ( VDD ) , .IN2 ( inst_so[3] ) , .Q ( n33 ) , .IN4 ( inst_so[1] ) ) ;
AO22X1 U45 (.IN1 ( n276 ) , .VSS ( VSS ) , .IN3 ( n275 ) , .VDD ( VDD ) 
    , .IN2 ( inst_alu[6] ) , .Q ( n34 ) , .IN4 ( n173 ) ) ;
NOR4X0 U46 (.VSS ( VSS ) , .IN2 ( n32 ) , .IN1 ( n31 ) , .IN3 ( n33 ) 
    , .VDD ( VDD ) , .IN4 ( n34 ) , .QN ( n35 ) ) ;
OAI222X1 U47 (.IN6 ( n156 ) , .IN1 ( n29 ) , .IN2 ( n279 ) , .IN5 ( n35 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( alu_out[6] ) , .IN4 ( n30 ) 
    , .IN3 ( n325 ) ) ;
XNOR2X1 U49 (.VSS ( VSS ) , .IN1 ( n171 ) , .IN2 ( n172 ) , .Q ( n170 ) 
    , .VDD ( VDD ) ) ;
NOR2X0 U50 (.QN ( n37 ) , .IN1 ( n269 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n268 ) ) ;
OR2X1 U51 (.VDD ( VDD ) , .IN2 ( n37 ) , .IN1 ( n274 ) , .VSS ( VSS ) 
    , .Q ( n38 ) ) ;
AND2X1 U52 (.IN1 ( op_src[5] ) , .IN2 ( inst_so[3] ) , .Q ( n39 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA221X1 U53 (.IN2 ( inst_alu[4] ) , .IN4 ( n270 ) , .VDD ( VDD ) , .Q ( n40 ) 
    , .IN5 ( op_dst[5] ) , .IN1 ( inst_alu[5] ) , .IN3 ( inst_alu[5] ) 
    , .VSS ( VSS ) ) ;
AO22X1 U54 (.IN1 ( op_src[6] ) , .VSS ( VSS ) , .IN3 ( op_src[13] ) 
    , .VDD ( VDD ) , .IN2 ( inst_alu[10] ) , .Q ( n41 ) , .IN4 ( inst_so[1] ) ) ;
AO22X1 U55 (.IN1 ( n271 ) , .VSS ( VSS ) , .IN3 ( n270 ) , .VDD ( VDD ) 
    , .IN2 ( inst_alu[6] ) , .Q ( n42 ) , .IN4 ( n173 ) ) ;
OR4X1 U56 (.VSS ( VSS ) , .IN4 ( n42 ) , .IN2 ( n40 ) , .VDD ( VDD ) , .Q ( n43 ) 
    , .IN1 ( n39 ) , .IN3 ( n41 ) ) ;
OA21X1 U57 (.IN2 ( n272 ) , .IN3 ( n85 ) , .VSS ( VSS ) 
    , .IN1 ( alu_out_add[5] ) , .VDD ( VDD ) , .Q ( n44 ) ) ;
AO222X1 U58 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( alu_out[5] ) , .IN2 ( n114 ) 
    , .IN1 ( n38 ) , .IN3 ( n43 ) , .IN4 ( n286 ) , .IN6 ( n277 ) , .IN5 ( n44 ) ) ;
AOI22X1 U77 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_alu[10] ) 
    , .IN2 ( inst_so[3] ) , .IN3 ( op_src[3] ) , .IN1 ( op_src[2] ) , .QN ( n65 ) ) ;
AO221X1 U78 (.IN5 ( n247 ) , .Q ( n66 ) , .VSS ( VSS ) , .IN2 ( op_dst[2] ) 
    , .IN1 ( n285 ) , .IN3 ( n285 ) , .VDD ( VDD ) , .IN4 ( n76 ) ) ;
AO22X1 U79 (.IN1 ( n247 ) , .VSS ( VSS ) , .IN3 ( op_src_inv[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_alu[6] ) , .Q ( n67 ) , .IN4 ( inst_alu[4] ) ) ;
OAI21X1 U80 (.IN1 ( inst_alu[5] ) , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n68 ) 
    , .IN3 ( op_dst[2] ) , .IN2 ( n67 ) ) ;
NAND2X0 U81 (.VDD ( VDD ) , .IN1 ( op_src[10] ) , .VSS ( VSS ) 
    , .IN2 ( inst_so[1] ) , .QN ( n69 ) ) ;
NAND4X0 U82 (.IN1 ( n65 ) , .QN ( n70 ) , .IN2 ( n66 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n68 ) , .IN4 ( n69 ) ) ;
NAND2X0 U83 (.VDD ( VDD ) , .IN1 ( n249 ) , .VSS ( VSS ) , .IN2 ( n248 ) 
    , .QN ( n71 ) ) ;
NOR2X0 U84 (.QN ( n72 ) , .IN1 ( n251 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n292 ) ) ;
NOR2X0 U85 (.QN ( n73 ) , .IN1 ( N17 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( DP_OP_68J4_125_7159_n41 ) ) ;
XOR2X1 U86 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( DP_OP_68J4_125_7159_n42 ) 
    , .Q ( n74 ) , .IN1 ( n73 ) ) ;
AO222X1 U87 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( alu_out[2] ) , .IN2 ( n286 ) 
    , .IN1 ( n70 ) , .IN3 ( n71 ) , .IN4 ( n72 ) , .IN6 ( n114 ) , .IN5 ( n74 ) ) ;
NAND2X0 U98 (.VDD ( VDD ) , .IN1 ( alu_out_add[13] ) , .VSS ( VSS ) 
    , .IN2 ( n215 ) , .QN ( n234 ) ) ;
NAND2X0 U99 (.VDD ( VDD ) , .IN1 ( alu_out_add[11] ) , .VSS ( VSS ) 
    , .IN2 ( n177 ) , .QN ( n191 ) ) ;
NAND2X0 U100 (.VDD ( VDD ) , .IN1 ( alu_out_add[9] ) , .VSS ( VSS ) 
    , .IN2 ( n296 ) , .QN ( n295 ) ) ;
NAND2X0 U102 (.VDD ( VDD ) , .IN1 ( alu_out_add[7] ) , .VSS ( VSS ) 
    , .IN2 ( n279 ) , .QN ( n294 ) ) ;
NAND2X0 U103 (.VDD ( VDD ) , .IN1 ( n89 ) , .VSS ( VSS ) , .IN2 ( n90 ) 
    , .QN ( n266 ) ) ;
NAND2X0 U104 (.VDD ( VDD ) , .IN1 ( alu_out_add[5] ) , .VSS ( VSS ) 
    , .IN2 ( n272 ) , .QN ( n277 ) ) ;
NAND2X0 U106 (.VDD ( VDD ) , .IN1 ( intadd_5_B_13_ ) , .VSS ( VSS ) 
    , .IN2 ( n225 ) , .QN ( n211 ) ) ;
NAND2X0 U107 (.VDD ( VDD ) , .IN1 ( intadd_5_B_11_ ) , .VSS ( VSS ) 
    , .IN2 ( n181 ) , .QN ( n202 ) ) ;
NAND2X0 U108 (.VDD ( VDD ) , .IN1 ( n157 ) , .VSS ( VSS ) 
    , .IN2 ( intadd_5_B_9_ ) , .QN ( n151 ) ) ;
NAND2X0 U109 (.VDD ( VDD ) , .IN1 ( intadd_5_B_14_ ) , .VSS ( VSS ) 
    , .IN2 ( n332 ) , .QN ( n322 ) ) ;
NAND2X0 U110 (.VDD ( VDD ) , .IN1 ( n141 ) , .VSS ( VSS ) , .IN2 ( op_dst[7] ) 
    , .QN ( n143 ) ) ;
NAND2X1 U111 (.IN2 ( n117 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( op_src_inv[0] ) , .QN ( n119 ) ) ;
NAND2X0 U112 (.VDD ( VDD ) , .IN1 ( intadd_5_B_12_ ) , .VSS ( VSS ) 
    , .IN2 ( n195 ) , .QN ( n206 ) ) ;
NAND2X0 U113 (.VDD ( VDD ) , .IN1 ( intadd_5_B_8_ ) , .VSS ( VSS ) 
    , .IN2 ( n302 ) , .QN ( n147 ) ) ;
NAND2X0 U115 (.VDD ( VDD ) , .IN1 ( n275 ) , .VSS ( VSS ) , .IN2 ( op_dst[6] ) 
    , .QN ( n140 ) ) ;
NAND2X0 U116 (.VDD ( VDD ) , .IN1 ( intadd_5_B_7_ ) , .VSS ( VSS ) 
    , .IN2 ( n288 ) , .QN ( n289 ) ) ;
INVX0 U117 (.ZN ( op_src_inv[0] ) , .VDD ( VDD ) , .INP ( n123 ) , .VSS ( VSS ) ) ;
NAND2X0 U118 (.VDD ( VDD ) , .IN1 ( op_dst[5] ) , .VSS ( VSS ) , .IN2 ( n270 ) 
    , .QN ( n135 ) ) ;
NAND2X0 U119 (.VDD ( VDD ) , .IN1 ( op_dst[4] ) , .VSS ( VSS ) , .IN2 ( n255 ) 
    , .QN ( n252 ) ) ;
NAND2X0 U121 (.VDD ( VDD ) , .IN1 ( inst_so[1] ) , .VSS ( VSS ) 
    , .IN2 ( op_src[5] ) , .QN ( n199 ) ) ;
NAND2X0 U123 (.VDD ( VDD ) , .IN1 ( n118 ) , .VSS ( VSS ) , .IN2 ( n110 ) 
    , .QN ( n113 ) ) ;
NAND2X0 U124 (.VDD ( VDD ) , .IN1 ( n111 ) , .VSS ( VSS ) , .IN2 ( n118 ) 
    , .QN ( n112 ) ) ;
NAND2X1 U125 (.IN2 ( inst_alu[7] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n292 ) 
    , .QN ( n325 ) ) ;
NAND2X1 U126 (.IN2 ( inst_bw ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( exec_cycle ) , .QN ( n118 ) ) ;
NAND2X1 U127 (.IN2 ( inst_alu[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( exec_cycle ) , .QN ( n111 ) ) ;
NOR2X0 U128 (.QN ( intadd_5_B_1_ ) , .IN1 ( n227 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n247 ) ) ;
NOR2X0 U129 (.QN ( intadd_5_B_2_ ) , .IN1 ( n227 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n250 ) ) ;
NOR2X0 U132 (.QN ( n323 ) , .IN1 ( n223 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n221 ) ) ;
endmodule




module omsp_clock_gate_9 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_10 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_11 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_12 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_13 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( gclk_G3B6I1 ) , .VSS ( VSS ) ) ;
INVX2 INVX4_G5B1I1 (.VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I1 ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
endmodule




module omsp_clock_gate_14 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_4 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_4 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_4 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_15 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_4 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_4 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_4 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( scan_enable ) , .IN1 ( enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_1 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_3 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_3 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_3 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_2 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_3 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_3 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_3 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_3 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_3 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_3 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_3 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_4 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_4 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_4 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_4 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_5 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_3 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_3 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk_cts_3 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_6 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_7 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_8 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_2 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_2 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_2 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_register_file (gie , oscoff , pc_sw_wr , scg0 , scg1 , 
    test_so , VDD , VSS , reg_pc_call , reg_sp_wr , reg_sr_wr , 
    reg_sr_clr , reg_incr , scan_enable , test_si , cpuoff , reg_sp_val , 
    inst_bw , mclk , puc_rst , reg_dest_wr , reg_dest_val , pc , 
    inst_src , inst_dest , alu_stat_wr , status , alu_stat , reg_src , 
    reg_dest , pc_sw , IN0 , IN1 , IN2 , IN3 , IN4 , IN5 , IN6 , 
    IN7 , IN8 , IN9 , IN10 , mclk_cts_3 , mclk_cts_4 , mclk_cts_5 , 
    mclk_cts_7 );
output gie ;
output oscoff ;
output pc_sw_wr ;
output scg0 ;
output scg1 ;
output test_so ;
input  VDD ;
input  VSS ;
input  reg_pc_call ;
input  reg_sp_wr ;
input  reg_sr_wr ;
input  reg_sr_clr ;
input  reg_incr ;
input  scan_enable ;
input  test_si ;
output cpuoff ;
input  [15:0] reg_sp_val ;
input  inst_bw ;
input  mclk ;
input  puc_rst ;
input  reg_dest_wr ;
input  [15:0] reg_dest_val ;
input  [15:0] pc ;
input  [15:0] inst_src ;
input  [15:0] inst_dest ;
input  [3:0] alu_stat_wr ;
output [3:0] status ;
input  [3:0] alu_stat ;
output [15:0] reg_src ;
output [15:0] reg_dest ;
output [15:0] pc_sw ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  IN7 ;
input  IN8 ;
input  IN9 ;
input  IN10 ;
input  mclk_cts_3 ;
input  mclk_cts_4 ;
input  mclk_cts_5 ;
input  mclk_cts_7 ;

supply1 VDD ;
supply0 VSS ;

wire [15:0] r8 ;
wire [15:0] r7 ;
wire [15:0] r6 ;
wire [15:0] r5 ;
wire [15:0] r12 ;
wire [15:0] r11 ;
wire [15:0] r10 ;
wire [15:0] r9 ;
wire [15:0] r1 ;
wire [15:0] r14 ;
wire [15:0] r13 ;
wire [15:0] r3 ;
wire [15:0] r4 ;


omsp_clock_gate_9 clock_gate_r7 (.clk ( mclk ) , .enable ( r7_en ) , 
    .scan_enable ( n112 ) , .gclk ( mclk_r7 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( gclk_G3B6I4 ) ) ;


omsp_clock_gate_10 clock_gate_r6 (.clk ( mclk ) , .enable ( r6_en ) , 
    .scan_enable ( n112 ) , .gclk ( mclk_r6 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_1 ( gclk_G3B6I4 ) ) ;


omsp_clock_gate_11 clock_gate_r5 (.clk ( mclk ) , .enable ( r5_en ) , 
    .scan_enable ( n112 ) , .gclk ( mclk_r5 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( gclk_G3B6I10 ) ) ;


omsp_clock_gate_12 clock_gate_r4 (.clk ( mclk ) , .enable ( r4_en ) , 
    .scan_enable ( n110 ) , .gclk ( mclk_r4 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_1 ( gclk_G3B6I10 ) ) ;


omsp_clock_gate_13 clock_gate_r3 (.clk ( mclk ) , .enable ( r3_wr ) , 
    .scan_enable ( IN6 ) , .gclk ( mclk_r3 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_1 ( mclk_cts_4 ) ) ;


omsp_clock_gate_14 clock_gate_r2 (.clk ( mclk_cts_3 ) , .enable ( r2_en ) , 
    .scan_enable ( scan_enable ) , .gclk ( mclk_r2 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) , .clk_cts_4 ( mclk_cts_7 ) ) ;


omsp_clock_gate_15 clock_gate_r1 (.clk ( mclk_cts_3 ) , .enable ( r1_en ) , 
    .scan_enable ( scan_enable ) , .gclk ( mclk_r1 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) , .clk_cts_4 ( mclk_cts_7 ) ) ;


omsp_clock_gate_1 clock_gate_r15 (.clk ( gclk_G3B6I5 ) , .enable ( r15_en ) , 
    .scan_enable ( IN8 ) , .gclk ( mclk_r15 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_3 ( mclk_cts_7 ) ) ;


omsp_clock_gate_2 clock_gate_r14 (.clk ( gclk_G3B6I5 ) , .enable ( r14_en ) , 
    .scan_enable ( IN8 ) , .gclk ( mclk_r14 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_3 ( mclk_cts_7 ) ) ;


omsp_clock_gate_3 clock_gate_r13 (.clk ( gclk_G3B6I5 ) , .enable ( r13_en ) , 
    .scan_enable ( IN8 ) , .gclk ( mclk_r13 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_3 ( mclk_cts_7 ) ) ;


omsp_clock_gate_4 clock_gate_r12 (.clk ( gclk_G3B6I5 ) , .enable ( r12_en ) , 
    .scan_enable ( n113 ) , .gclk ( mclk_r12 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_4 ( mclk_cts_7 ) ) ;


omsp_clock_gate_5 clock_gate_r11 (.clk ( gclk_G3B6I10 ) , .enable ( r11_en ) , 
    .scan_enable ( n107 ) , .gclk ( mclk_r11 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_3 ( mclk_cts_7 ) ) ;


omsp_clock_gate_6 clock_gate_r10 (.clk ( mclk ) , .enable ( r10_en ) , 
    .scan_enable ( n110 ) , .gclk ( mclk_r10 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( gclk_G3B6I10 ) ) ;


omsp_clock_gate_7 clock_gate_r9 (.clk ( mclk ) , .enable ( r9_en ) , 
    .scan_enable ( n110 ) , .gclk ( mclk_r9 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( gclk_G3B6I4 ) ) ;


omsp_clock_gate_8 clock_gate_r8 (.clk ( mclk ) , .enable ( r8_en ) , 
    .scan_enable ( n110 ) , .gclk ( mclk_r8 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( gclk_G3B6I4 ) ) ;

INVX2 INVX16_G5B1I5 (.VDD ( VDD ) , .INP ( mclk_cts_4 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I5 ) ) ;
INVX2 INVX16_G5B1I4 (.VDD ( VDD ) , .INP ( mclk_cts_5 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I4 ) ) ;
INVX2 INVX16_G5B1I10 (.VDD ( VDD ) , .INP ( mclk_cts_5 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I10 ) ) ;
NAND2X0 U435 (.IN2 ( inst_dest[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( reg_dest_wr ) , .QN ( n479 ) ) ;
NAND2X0 U449 (.IN2 ( n540 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n541 ) 
    , .QN ( reg_dest[0] ) ) ;
NAND2X0 U450 (.IN2 ( n438 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n439 ) 
    , .QN ( reg_src[1] ) ) ;
NAND2X0 U451 (.IN2 ( n590 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n591 ) 
    , .QN ( reg_dest[1] ) ) ;
NAND2X0 U452 (.IN2 ( n428 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n429 ) 
    , .QN ( reg_src[2] ) ) ;
NAND2X0 U453 (.IN2 ( n600 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n601 ) 
    , .QN ( reg_dest[2] ) ) ;
NAND2X0 U454 (.IN2 ( n418 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n419 ) 
    , .QN ( reg_src[3] ) ) ;
NAND2X0 U455 (.IN2 ( n610 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n611 ) 
    , .QN ( reg_dest[3] ) ) ;
NAND2X0 U456 (.IN2 ( n398 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n399 ) 
    , .QN ( reg_src[5] ) ) ;
NAND2X1 U457 (.IN2 ( n630 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n631 ) 
    , .QN ( reg_dest[5] ) ) ;
NAND2X0 U446 (.IN2 ( n378 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n379 ) 
    , .QN ( reg_src[7] ) ) ;
NAND2X1 U447 (.IN2 ( n650 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n651 ) 
    , .QN ( reg_dest[7] ) ) ;
NAND2X1 U448 (.IN2 ( n660 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n661 ) 
    , .QN ( reg_dest[8] ) ) ;
NAND2X0 U460 (.IN2 ( n130 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( inst_src[1] ) 
    , .QN ( n474 ) ) ;
NAND2X1 U461 (.IN2 ( n620 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n621 ) 
    , .QN ( reg_dest[4] ) ) ;
NAND2X0 U458 (.IN2 ( n408 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n409 ) 
    , .QN ( reg_src[4] ) ) ;
NAND2X0 U341 (.IN2 ( n444 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( r2_9_ ) 
    , .QN ( n451 ) ) ;
NAND2X0 U345 (.IN2 ( inst_dest[2] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( r2_9_ ) , .QN ( n667 ) ) ;
NAND2X1 U445 (.IN2 ( n640 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n641 ) 
    , .QN ( reg_dest[6] ) ) ;
NAND2X0 U444 (.IN2 ( n388 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n389 ) 
    , .QN ( reg_src[6] ) ) ;
NAND2X0 U462 (.IN2 ( n478 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_src[1] ) 
    , .QN ( n477 ) ) ;
NAND2X0 U473 (.IN2 ( reg_src[3] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n455 ) 
    , .QN ( n456 ) ) ;
NAND2X0 U472 (.IN2 ( reg_src[5] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n458 ) 
    , .QN ( n459 ) ) ;
NAND2X0 U471 (.IN2 ( reg_src[7] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n461 ) 
    , .QN ( n462 ) ) ;
NAND2X0 U438 (.IN2 ( reg_src[9] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n464 ) 
    , .QN ( n465 ) ) ;
NAND2X2 U437 (.IN2 ( reg_src[11] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n467 ) 
    , .QN ( n468 ) ) ;
NAND2X0 U342 (.IN2 ( n474 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( inst_bw ) 
    , .QN ( n475 ) ) ;
NAND2X0 U436 (.IN2 ( reg_src[13] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n470 ) 
    , .QN ( n473 ) ) ;
NAND2X0 U423 (.IN2 ( n475 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( reg_src[0] ) 
    , .QN ( n476 ) ) ;
DELLN2X2 U120 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n113 ) , .INP ( IN9 ) ) ;
DELLN2X2 U14 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n110 ) , .INP ( IN10 ) ) ;
DELLN2X2 U119 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n112 ) , .INP ( IN10 ) ) ;
DELLN2X2 U1 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n107 ) , .INP ( IN10 ) ) ;
NAND2X0 U369 (.IN2 ( n518 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n519 ) 
    , .QN ( r2_en ) ) ;
DELLN2X2 U2 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n108 ) , .INP ( IN9 ) ) ;
DELLN2X2 U121 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n114 ) , .INP ( IN10 ) ) ;
INVX1 U122 (.INP ( IN3 ) , .ZN ( n119 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U124 (.INP ( IN4 ) , .ZN ( n124 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U125 (.INP ( IN3 ) , .ZN ( n125 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U128 (.INP ( IN4 ) , .ZN ( n129 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX2 U123 (.INP ( IN4 ) , .ZN ( n120 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U126 (.INP ( IN4 ) , .ZN ( n127 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U127 (.INP ( IN3 ) , .ZN ( n128 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X1 U386 (.QN ( n516 ) , .IN1 ( reg_sp_wr ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n133 ) ) ;
INVX0 U132 (.ZN ( n133 ) , .VDD ( VDD ) , .INP ( n479 ) , .VSS ( VSS ) ) ;
INVX2 U131 (.ZN ( n132 ) , .VDD ( VDD ) , .INP ( n474 ) , .VSS ( VSS ) ) ;
INVX2 U129 (.ZN ( n130 ) , .VDD ( VDD ) , .INP ( reg_sr_clr ) , .VSS ( VSS ) ) ;
INVX0 U130 (.ZN ( n131 ) , .VDD ( VDD ) , .INP ( alu_stat_wr[1] ) , .VSS ( VSS ) ) ;
NOR4X0 U921 (.VSS ( VSS ) , .IN2 ( n644 ) , .IN1 ( n645 ) , .IN3 ( n643 ) 
    , .VDD ( VDD ) , .IN4 ( n642 ) , .QN ( n651 ) ) ;
AO22X1 U922 (.IN1 ( r8[7] ) , .VSS ( VSS ) , .IN3 ( r7[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n649 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U923 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[7] ) 
    , .VDD ( VDD ) , .IN2 ( r5[7] ) , .Q ( n648 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U924 (.IN1 ( r12[7] ) , .VSS ( VSS ) , .IN3 ( r11[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n647 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U925 (.IN1 ( r10[7] ) , .VSS ( VSS ) , .IN3 ( r9[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n646 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U926 (.VSS ( VSS ) , .IN2 ( n648 ) , .IN1 ( n649 ) , .IN3 ( n647 ) 
    , .VDD ( VDD ) , .IN4 ( n646 ) , .QN ( n650 ) ) ;
AO22X1 U927 (.IN1 ( r15_8_ ) , .VSS ( VSS ) , .IN3 ( r1[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n655 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U928 (.IN1 ( r14[8] ) , .VSS ( VSS ) , .IN3 ( r13[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n654 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U929 (.IN1 ( pc[8] ) , .VSS ( VSS ) , .IN3 ( r3[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n653 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U930 (.IN1 ( status[3] ) , .VSS ( VSS ) , .IN3 ( r4[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n652 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U931 (.VSS ( VSS ) , .IN2 ( n654 ) , .IN1 ( n655 ) , .IN3 ( n653 ) 
    , .VDD ( VDD ) , .IN4 ( n652 ) , .QN ( n661 ) ) ;
AO22X1 U932 (.IN1 ( r8[8] ) , .VSS ( VSS ) , .IN3 ( r7[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n659 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U933 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[8] ) 
    , .VDD ( VDD ) , .IN2 ( r5[8] ) , .Q ( n658 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U934 (.IN1 ( r12[8] ) , .VSS ( VSS ) , .IN3 ( r11[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n657 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U935 (.IN1 ( r10[8] ) , .VSS ( VSS ) , .IN3 ( r9[8] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n656 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U936 (.VSS ( VSS ) , .IN2 ( n658 ) , .IN1 ( n659 ) , .IN3 ( n657 ) 
    , .VDD ( VDD ) , .IN4 ( n656 ) , .QN ( n660 ) ) ;
AO22X1 U937 (.IN1 ( r8[9] ) , .VSS ( VSS ) , .IN3 ( r7[9] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n672 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U938 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[9] ) 
    , .VDD ( VDD ) , .IN2 ( r5[9] ) , .Q ( n671 ) , .IN4 ( inst_dest[6] ) ) ;
AOI22X1 U939 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_dest[3] ) 
    , .IN2 ( inst_dest[0] ) , .IN3 ( r3[9] ) , .IN1 ( pc[9] ) , .QN ( n669 ) ) ;
AO22X1 U940 (.IN1 ( r12[9] ) , .VSS ( VSS ) , .IN3 ( r11[9] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n665 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U941 (.IN1 ( r10[9] ) , .VSS ( VSS ) , .IN3 ( r9[9] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n664 ) , .IN4 ( inst_dest[9] ) ) ;
AO22X1 U942 (.IN1 ( r15_9_ ) , .VSS ( VSS ) , .IN3 ( r1[9] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n663 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U943 (.IN1 ( r14[9] ) , .VSS ( VSS ) , .IN3 ( r13[9] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n662 ) , .IN4 ( inst_dest[13] ) ) ;
NOR4X0 U944 (.VSS ( VSS ) , .IN2 ( n664 ) , .IN1 ( n665 ) , .IN3 ( n663 ) 
    , .VDD ( VDD ) , .IN4 ( n662 ) , .QN ( n668 ) ) ;
NAND4X0 U945 (.IN1 ( n669 ) , .QN ( n670 ) , .IN2 ( n668 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n667 ) , .IN4 ( n666 ) ) ;
OR3X1 U946 (.IN2 ( n671 ) , .VSS ( VSS ) , .IN3 ( n670 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[9] ) , .IN1 ( n672 ) ) ;
AO22X1 U108 (.IN1 ( inst_dest[7] ) , .VSS ( VSS ) , .IN3 ( inst_dest[6] ) 
    , .VDD ( VDD ) , .IN2 ( r7[13] ) , .Q ( n94 ) , .IN4 ( r6[13] ) ) ;
AO22X1 U109 (.IN1 ( inst_dest[14] ) , .VSS ( VSS ) , .IN3 ( inst_dest[15] ) 
    , .VDD ( VDD ) , .IN2 ( r14[13] ) , .Q ( n95 ) , .IN4 ( r15_13_ ) ) ;
AO22X1 U110 (.IN1 ( inst_dest[13] ) , .VSS ( VSS ) , .IN3 ( inst_dest[12] ) 
    , .VDD ( VDD ) , .IN2 ( r13[13] ) , .Q ( n96 ) , .IN4 ( r12[13] ) ) ;
AO22X1 U111 (.IN1 ( inst_dest[3] ) , .VSS ( VSS ) , .IN3 ( inst_dest[0] ) 
    , .VDD ( VDD ) , .IN2 ( r3[13] ) , .Q ( n97 ) , .IN4 ( pc[13] ) ) ;
AO22X1 U112 (.IN1 ( inst_dest[1] ) , .VSS ( VSS ) , .IN3 ( inst_dest[4] ) 
    , .VDD ( VDD ) , .IN2 ( r1[13] ) , .Q ( n98 ) , .IN4 ( r4[13] ) ) ;
NOR4X0 U113 (.VSS ( VSS ) , .IN2 ( n96 ) , .IN1 ( n95 ) , .IN3 ( n97 ) 
    , .VDD ( VDD ) , .IN4 ( n98 ) , .QN ( n99 ) ) ;
NAND2X0 U114 (.VDD ( VDD ) , .IN1 ( r5[13] ) , .VSS ( VSS ) 
    , .IN2 ( inst_dest[5] ) , .QN ( n100 ) ) ;
NAND3X0 U115 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n101 ) , .IN3 ( n667 ) 
    , .IN2 ( n99 ) , .IN1 ( n100 ) ) ;
AO22X1 U116 (.IN1 ( inst_dest[9] ) , .VSS ( VSS ) , .IN3 ( inst_dest[8] ) 
    , .VDD ( VDD ) , .IN2 ( r9[13] ) , .Q ( n102 ) , .IN4 ( r8[13] ) ) ;
AO22X1 U117 (.IN1 ( inst_dest[11] ) , .VSS ( VSS ) , .IN3 ( inst_dest[10] ) 
    , .VDD ( VDD ) , .IN2 ( r11[13] ) , .Q ( n103 ) , .IN4 ( r10[13] ) ) ;
OR4X1 U118 (.VSS ( VSS ) , .IN4 ( n103 ) , .IN2 ( n101 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[13] ) , .IN1 ( n94 ) , .IN3 ( n102 ) ) ;
AO22X1 U818 (.IN1 ( r8[10] ) , .VSS ( VSS ) , .IN3 ( r9[10] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n550 ) , .IN4 ( inst_dest[9] ) ) ;
AOI22X1 U819 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_dest[7] ) 
    , .IN2 ( inst_dest[6] ) , .IN3 ( r7[10] ) , .IN1 ( r6[10] ) , .QN ( n548 ) ) ;
AO22X1 U820 (.IN1 ( r15_10_ ) , .VSS ( VSS ) , .IN3 ( r14[10] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n545 ) , .IN4 ( inst_dest[14] ) ) ;
AO22X1 U821 (.IN1 ( r12[10] ) , .VSS ( VSS ) , .IN3 ( r13[10] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n544 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U822 (.IN1 ( pc[10] ) , .VSS ( VSS ) , .IN3 ( r3[10] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n543 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U823 (.IN1 ( r1[10] ) , .VSS ( VSS ) , .IN3 ( r4[10] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[1] ) , .Q ( n542 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U824 (.VSS ( VSS ) , .IN2 ( n544 ) , .IN1 ( n545 ) , .IN3 ( n543 ) 
    , .VDD ( VDD ) , .IN4 ( n542 ) , .QN ( n547 ) ) ;
NAND4X0 U825 (.IN1 ( n548 ) , .QN ( n549 ) , .IN2 ( n547 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n667 ) , .IN4 ( n546 ) ) ;
OR3X1 U826 (.IN2 ( n550 ) , .VSS ( VSS ) , .IN3 ( n549 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[10] ) , .IN1 ( n551 ) ) ;
AO22X1 U827 (.IN1 ( r11[11] ) , .VSS ( VSS ) , .IN3 ( r10[11] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[11] ) , .Q ( n561 ) , .IN4 ( inst_dest[10] ) ) ;
AO22X1 U828 (.IN1 ( r8[11] ) , .VSS ( VSS ) , .IN3 ( r9[11] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n560 ) , .IN4 ( inst_dest[9] ) ) ;
AOI22X1 U829 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_dest[7] ) 
    , .IN2 ( inst_dest[6] ) , .IN3 ( r7[11] ) , .IN1 ( r6[11] ) , .QN ( n558 ) ) ;
AO22X1 U830 (.IN1 ( r15_11_ ) , .VSS ( VSS ) , .IN3 ( r14[11] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n555 ) , .IN4 ( inst_dest[14] ) ) ;
AO22X1 U831 (.IN1 ( r12[11] ) , .VSS ( VSS ) , .IN3 ( r13[11] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n554 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U832 (.IN1 ( pc[11] ) , .VSS ( VSS ) , .IN3 ( r3[11] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n553 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U833 (.IN1 ( r1[11] ) , .VSS ( VSS ) , .IN3 ( r4[11] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[1] ) , .Q ( n552 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U834 (.VSS ( VSS ) , .IN2 ( n554 ) , .IN1 ( n555 ) , .IN3 ( n553 ) 
    , .VDD ( VDD ) , .IN4 ( n552 ) , .QN ( n557 ) ) ;
NAND4X0 U835 (.IN1 ( n558 ) , .QN ( n559 ) , .IN2 ( n557 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n667 ) , .IN4 ( n556 ) ) ;
OR3X1 U836 (.IN2 ( n560 ) , .VSS ( VSS ) , .IN3 ( n559 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[11] ) , .IN1 ( n561 ) ) ;
AO22X1 U837 (.IN1 ( r11[12] ) , .VSS ( VSS ) , .IN3 ( r10[12] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[11] ) , .Q ( n571 ) , .IN4 ( inst_dest[10] ) ) ;
AO22X1 U838 (.IN1 ( r8[12] ) , .VSS ( VSS ) , .IN3 ( r9[12] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n570 ) , .IN4 ( inst_dest[9] ) ) ;
AOI22X1 U839 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_dest[7] ) 
    , .IN2 ( inst_dest[6] ) , .IN3 ( r7[12] ) , .IN1 ( r6[12] ) , .QN ( n568 ) ) ;
AO22X1 U840 (.IN1 ( r15_12_ ) , .VSS ( VSS ) , .IN3 ( r14[12] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n565 ) , .IN4 ( inst_dest[14] ) ) ;
AO22X1 U841 (.IN1 ( r12[12] ) , .VSS ( VSS ) , .IN3 ( r13[12] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n564 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U842 (.IN1 ( pc[12] ) , .VSS ( VSS ) , .IN3 ( r3[12] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n563 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U843 (.IN1 ( r1[12] ) , .VSS ( VSS ) , .IN3 ( r4[12] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[1] ) , .Q ( n562 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U844 (.VSS ( VSS ) , .IN2 ( n564 ) , .IN1 ( n565 ) , .IN3 ( n563 ) 
    , .VDD ( VDD ) , .IN4 ( n562 ) , .QN ( n567 ) ) ;
NAND4X0 U845 (.IN1 ( n568 ) , .QN ( n569 ) , .IN2 ( n567 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n667 ) , .IN4 ( n566 ) ) ;
OR3X1 U846 (.IN2 ( n570 ) , .VSS ( VSS ) , .IN3 ( n569 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[12] ) , .IN1 ( n571 ) ) ;
AO22X1 U857 (.IN1 ( r15_1_ ) , .VSS ( VSS ) , .IN3 ( r1[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n585 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U858 (.IN1 ( r14[1] ) , .VSS ( VSS ) , .IN3 ( r13[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n584 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U859 (.IN1 ( pc[1] ) , .VSS ( VSS ) , .IN3 ( r3[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n583 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U860 (.IN1 ( status[1] ) , .VSS ( VSS ) , .IN3 ( r4[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n582 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U861 (.VSS ( VSS ) , .IN2 ( n584 ) , .IN1 ( n585 ) , .IN3 ( n583 ) 
    , .VDD ( VDD ) , .IN4 ( n582 ) , .QN ( n591 ) ) ;
AO22X1 U862 (.IN1 ( r8[1] ) , .VSS ( VSS ) , .IN3 ( r7[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n589 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U863 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[1] ) 
    , .VDD ( VDD ) , .IN2 ( r5[1] ) , .Q ( n588 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U864 (.IN1 ( r12[1] ) , .VSS ( VSS ) , .IN3 ( r11[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n587 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U865 (.IN1 ( r10[1] ) , .VSS ( VSS ) , .IN3 ( r9[1] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n586 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U866 (.VSS ( VSS ) , .IN2 ( n588 ) , .IN1 ( n589 ) , .IN3 ( n587 ) 
    , .VDD ( VDD ) , .IN4 ( n586 ) , .QN ( n590 ) ) ;
AO22X1 U867 (.IN1 ( r15_2_ ) , .VSS ( VSS ) , .IN3 ( r1[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n595 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U868 (.IN1 ( r14[2] ) , .VSS ( VSS ) , .IN3 ( r13[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n594 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U869 (.IN1 ( pc[2] ) , .VSS ( VSS ) , .IN3 ( r3[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n593 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U870 (.IN1 ( status[2] ) , .VSS ( VSS ) , .IN3 ( r4[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n592 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U871 (.VSS ( VSS ) , .IN2 ( n594 ) , .IN1 ( n595 ) , .IN3 ( n593 ) 
    , .VDD ( VDD ) , .IN4 ( n592 ) , .QN ( n601 ) ) ;
AO22X1 U872 (.IN1 ( r8[2] ) , .VSS ( VSS ) , .IN3 ( r7[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n599 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U873 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[2] ) 
    , .VDD ( VDD ) , .IN2 ( r5[2] ) , .Q ( n598 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U874 (.IN1 ( r12[2] ) , .VSS ( VSS ) , .IN3 ( r11[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n597 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U875 (.IN1 ( r10[2] ) , .VSS ( VSS ) , .IN3 ( r9[2] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n596 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U876 (.VSS ( VSS ) , .IN2 ( n598 ) , .IN1 ( n599 ) , .IN3 ( n597 ) 
    , .VDD ( VDD ) , .IN4 ( n596 ) , .QN ( n600 ) ) ;
AO22X1 U877 (.IN1 ( r15_3_ ) , .VSS ( VSS ) , .IN3 ( r1[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n605 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U878 (.IN1 ( r14[3] ) , .VSS ( VSS ) , .IN3 ( r13[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n604 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U879 (.IN1 ( pc[3] ) , .VSS ( VSS ) , .IN3 ( r3[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n603 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U880 (.IN1 ( gie ) , .VSS ( VSS ) , .IN3 ( r4[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n602 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U881 (.VSS ( VSS ) , .IN2 ( n604 ) , .IN1 ( n605 ) , .IN3 ( n603 ) 
    , .VDD ( VDD ) , .IN4 ( n602 ) , .QN ( n611 ) ) ;
AO22X1 U882 (.IN1 ( r8[3] ) , .VSS ( VSS ) , .IN3 ( r7[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n609 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U883 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[3] ) 
    , .VDD ( VDD ) , .IN2 ( r5[3] ) , .Q ( n608 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U884 (.IN1 ( r12[3] ) , .VSS ( VSS ) , .IN3 ( r11[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n607 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U885 (.IN1 ( r10[3] ) , .VSS ( VSS ) , .IN3 ( r9[3] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n606 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U886 (.VSS ( VSS ) , .IN2 ( n608 ) , .IN1 ( n609 ) , .IN3 ( n607 ) 
    , .VDD ( VDD ) , .IN4 ( n606 ) , .QN ( n610 ) ) ;
AO22X1 U887 (.IN1 ( r15_4_ ) , .VSS ( VSS ) , .IN3 ( r1[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n615 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U888 (.IN1 ( r14[4] ) , .VSS ( VSS ) , .IN3 ( r13[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n614 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U889 (.IN1 ( pc[4] ) , .VSS ( VSS ) , .IN3 ( r3[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n613 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U890 (.IN1 ( r2_4 ) , .VSS ( VSS ) , .IN3 ( r4[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n612 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U891 (.VSS ( VSS ) , .IN2 ( n614 ) , .IN1 ( n615 ) , .IN3 ( n613 ) 
    , .VDD ( VDD ) , .IN4 ( n612 ) , .QN ( n621 ) ) ;
AO22X1 U892 (.IN1 ( r8[4] ) , .VSS ( VSS ) , .IN3 ( r7[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n619 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U893 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[4] ) 
    , .VDD ( VDD ) , .IN2 ( r5[4] ) , .Q ( n618 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U894 (.IN1 ( r12[4] ) , .VSS ( VSS ) , .IN3 ( r11[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n617 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U895 (.IN1 ( r10[4] ) , .VSS ( VSS ) , .IN3 ( r9[4] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n616 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U896 (.VSS ( VSS ) , .IN2 ( n618 ) , .IN1 ( n619 ) , .IN3 ( n617 ) 
    , .VDD ( VDD ) , .IN4 ( n616 ) , .QN ( n620 ) ) ;
AO22X1 U897 (.IN1 ( r15_5_ ) , .VSS ( VSS ) , .IN3 ( r1[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n625 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U898 (.IN1 ( r14[5] ) , .VSS ( VSS ) , .IN3 ( r13[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n624 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U899 (.IN1 ( pc[5] ) , .VSS ( VSS ) , .IN3 ( r3[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n623 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U900 (.IN1 ( oscoff ) , .VSS ( VSS ) , .IN3 ( r4[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n622 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U901 (.VSS ( VSS ) , .IN2 ( n624 ) , .IN1 ( n625 ) , .IN3 ( n623 ) 
    , .VDD ( VDD ) , .IN4 ( n622 ) , .QN ( n631 ) ) ;
AO22X1 U902 (.IN1 ( r8[5] ) , .VSS ( VSS ) , .IN3 ( r7[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n629 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U903 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[5] ) 
    , .VDD ( VDD ) , .IN2 ( r5[5] ) , .Q ( n628 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U904 (.IN1 ( r12[5] ) , .VSS ( VSS ) , .IN3 ( r11[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n627 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U905 (.IN1 ( r10[5] ) , .VSS ( VSS ) , .IN3 ( r9[5] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n626 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U906 (.VSS ( VSS ) , .IN2 ( n628 ) , .IN1 ( n629 ) , .IN3 ( n627 ) 
    , .VDD ( VDD ) , .IN4 ( n626 ) , .QN ( n630 ) ) ;
AO22X1 U907 (.IN1 ( r15_6_ ) , .VSS ( VSS ) , .IN3 ( r1[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n635 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U908 (.IN1 ( r14[6] ) , .VSS ( VSS ) , .IN3 ( r13[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n634 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U909 (.IN1 ( pc[6] ) , .VSS ( VSS ) , .IN3 ( r3[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n633 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U910 (.IN1 ( scg0 ) , .VSS ( VSS ) , .IN3 ( r4[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n632 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U911 (.VSS ( VSS ) , .IN2 ( n634 ) , .IN1 ( n635 ) , .IN3 ( n633 ) 
    , .VDD ( VDD ) , .IN4 ( n632 ) , .QN ( n641 ) ) ;
AO22X1 U912 (.IN1 ( r8[6] ) , .VSS ( VSS ) , .IN3 ( r7[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n639 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U913 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[6] ) 
    , .VDD ( VDD ) , .IN2 ( r5[6] ) , .Q ( n638 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U914 (.IN1 ( r12[6] ) , .VSS ( VSS ) , .IN3 ( r11[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n637 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U915 (.IN1 ( r10[6] ) , .VSS ( VSS ) , .IN3 ( r9[6] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n636 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U916 (.VSS ( VSS ) , .IN2 ( n638 ) , .IN1 ( n639 ) , .IN3 ( n637 ) 
    , .VDD ( VDD ) , .IN4 ( n636 ) , .QN ( n640 ) ) ;
AO22X1 U917 (.IN1 ( r15_7_ ) , .VSS ( VSS ) , .IN3 ( r1[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n645 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U918 (.IN1 ( r14[7] ) , .VSS ( VSS ) , .IN3 ( r13[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n644 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U919 (.IN1 ( pc[7] ) , .VSS ( VSS ) , .IN3 ( r3[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n643 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U920 (.IN1 ( scg1 ) , .VSS ( VSS ) , .IN3 ( r4[7] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n642 ) , .IN4 ( inst_dest[4] ) ) ;
MUX21X1 U725 (.S ( n512 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N257 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U726 (.S ( n512 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N258 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U727 (.S ( n512 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N259 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U728 (.S ( n512 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N260 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U729 (.S ( n512 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N261 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U730 (.S ( n512 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N262 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U731 (.S ( n512 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N263 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U732 (.S ( n512 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N264 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U733 (.S ( n512 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N265 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U734 (.S ( n512 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N266 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U735 (.S ( n514 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N268 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U736 (.S ( n514 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N269 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U737 (.S ( n514 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N270 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U738 (.S ( n514 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N271 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U739 (.S ( n514 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N272 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U740 (.S ( n514 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N273 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U741 (.S ( n514 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N274 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U742 (.S ( n514 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N275 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U743 (.S ( n514 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N276 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U744 (.S ( n514 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N277 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U745 (.S ( n514 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N278 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U746 (.S ( n514 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N279 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U747 (.S ( n514 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N280 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U748 (.S ( n514 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N281 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U749 (.S ( n514 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N282 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U750 (.S ( n514 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N283 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO222X1 U751 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N39 ) 
    , .IN2 ( reg_dest_val[1] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[1] ) , .IN6 ( n502 ) , .IN5 ( n516 ) ) ;
AO222X1 U752 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N40 ) 
    , .IN2 ( reg_dest_val[2] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[2] ) , .IN6 ( n487 ) , .IN5 ( n516 ) ) ;
AO222X1 U753 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N41 ) 
    , .IN2 ( reg_dest_val[3] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[3] ) , .IN6 ( n488 ) , .IN5 ( n516 ) ) ;
AO222X1 U754 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N42 ) 
    , .IN2 ( reg_dest_val[4] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[4] ) , .IN6 ( n489 ) , .IN5 ( n516 ) ) ;
AO222X1 U755 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N43 ) 
    , .IN2 ( reg_dest_val[5] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[5] ) , .IN6 ( n490 ) , .IN5 ( n516 ) ) ;
AO222X1 U756 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N44 ) 
    , .IN2 ( reg_dest_val[6] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[6] ) , .IN6 ( n491 ) , .IN5 ( n516 ) ) ;
AO222X1 U757 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N45 ) 
    , .IN2 ( reg_dest_val[7] ) , .IN1 ( n133 ) , .IN3 ( n481 ) 
    , .IN4 ( reg_sp_val[7] ) , .IN6 ( n492 ) , .IN5 ( n516 ) ) ;
AO222X1 U758 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N46 ) , .IN2 ( pc_sw[8] ) 
    , .IN1 ( n133 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[8] ) , .IN6 ( n493 ) 
    , .IN5 ( n516 ) ) ;
AO222X1 U759 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N47 ) , .IN2 ( pc_sw[9] ) 
    , .IN1 ( n133 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[9] ) , .IN6 ( n494 ) 
    , .IN5 ( n516 ) ) ;
AO222X1 U760 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N48 ) , .IN2 ( pc_sw[10] ) 
    , .IN1 ( n133 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[10] ) , .IN6 ( n495 ) 
    , .IN5 ( n516 ) ) ;
AO222X1 U761 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N49 ) , .IN2 ( pc_sw[11] ) 
    , .IN1 ( n133 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[11] ) , .IN6 ( n496 ) 
    , .IN5 ( n516 ) ) ;
AO222X1 U762 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N50 ) , .IN2 ( pc_sw[12] ) 
    , .IN1 ( n133 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[12] ) , .IN6 ( n497 ) 
    , .IN5 ( n516 ) ) ;
AO222X1 U763 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N51 ) , .IN2 ( pc_sw[13] ) 
    , .IN1 ( n133 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[13] ) , .IN6 ( n498 ) 
    , .IN5 ( n516 ) ) ;
AO222X1 U764 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N52 ) , .IN2 ( n516 ) 
    , .IN1 ( n499 ) , .IN3 ( n133 ) , .IN4 ( pc_sw[14] ) , .IN6 ( reg_sp_val[14] ) 
    , .IN5 ( n481 ) ) ;
AO222X1 U765 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N53 ) , .IN2 ( n516 ) 
    , .IN1 ( n500 ) , .IN3 ( n481 ) , .IN4 ( reg_sp_val[15] ) , .IN6 ( pc_sw[15] ) 
    , .IN5 ( n133 ) ) ;
OA221X1 U767 (.IN2 ( reg_dest_val[1] ) , .IN4 ( alu_stat[1] ) , .VDD ( VDD ) 
    , .Q ( N72 ) , .IN5 ( n130 ) , .IN1 ( alu_stat_wr[1] ) , .IN3 ( n131 ) 
    , .VSS ( VSS ) ) ;
OA221X1 U769 (.IN2 ( reg_dest_val[2] ) , .IN4 ( alu_stat[2] ) , .VDD ( VDD ) 
    , .Q ( N73 ) , .IN5 ( n130 ) , .IN1 ( alu_stat_wr[1] ) , .IN3 ( n131 ) 
    , .VSS ( VSS ) ) ;
AO21X1 U770 (.VDD ( VDD ) , .IN2 ( inst_dest[2] ) , .IN1 ( reg_dest_wr ) 
    , .IN3 ( reg_sr_wr ) , .Q ( n503 ) , .VSS ( VSS ) ) ;
NOR2X0 U771 (.QN ( n519 ) , .IN1 ( reg_sr_clr ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n503 ) ) ;
OA221X1 U773 (.IN2 ( pc_sw[8] ) , .IN4 ( alu_stat[3] ) , .VDD ( VDD ) 
    , .Q ( N79 ) , .IN5 ( n130 ) , .IN1 ( alu_stat_wr[1] ) , .IN3 ( n131 ) 
    , .VSS ( VSS ) ) ;
MUX21X1 U774 (.S ( n520 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N81 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U775 (.S ( n520 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N82 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U776 (.S ( n520 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N83 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U777 (.S ( n520 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N84 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U778 (.S ( n520 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N85 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U779 (.S ( n520 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N86 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U780 (.S ( n520 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N87 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U781 (.S ( n520 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N88 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U782 (.S ( n520 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N89 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U783 (.S ( n520 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N90 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U784 (.S ( n520 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N91 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U785 (.S ( n520 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N92 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U786 (.S ( n520 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N93 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U787 (.S ( n520 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N94 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U788 (.S ( n520 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N95 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U789 (.S ( n520 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N96 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U790 (.S ( n522 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N98 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U791 (.S ( n522 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N99 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U792 (.VDD ( VDD ) , .IN2 ( n503 ) , .IN1 ( reg_dest_val[4] ) 
    , .IN3 ( r2_4 ) , .Q ( cpuoff ) , .VSS ( VSS ) ) ;
AO21X1 U793 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n505 ) , .IN3 ( n504 ) 
    , .Q ( r10_en ) , .VSS ( VSS ) ) ;
AO21X1 U794 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n507 ) , .IN3 ( n506 ) 
    , .Q ( r11_en ) , .VSS ( VSS ) ) ;
AO21X1 U795 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n509 ) , .IN3 ( n508 ) 
    , .Q ( r12_en ) , .VSS ( VSS ) ) ;
AO21X1 U796 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n511 ) , .IN3 ( n510 ) 
    , .Q ( r13_en ) , .VSS ( VSS ) ) ;
AO21X1 U797 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n513 ) , .IN3 ( n512 ) 
    , .Q ( r14_en ) , .VSS ( VSS ) ) ;
AO21X1 U798 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n515 ) , .IN3 ( n514 ) 
    , .Q ( r15_en ) , .VSS ( VSS ) ) ;
NOR4X0 U799 (.VSS ( VSS ) , .IN2 ( alu_stat_wr[1] ) , .IN1 ( alu_stat_wr[1] ) 
    , .IN3 ( alu_stat_wr[1] ) , .VDD ( VDD ) , .IN4 ( alu_stat_wr[1] ) 
    , .QN ( n518 ) ) ;
AND2X1 U800 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[3] ) , .Q ( r3_wr ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U801 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n521 ) , .IN3 ( n520 ) 
    , .Q ( r4_en ) , .VSS ( VSS ) ) ;
AO21X1 U802 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n523 ) , .IN3 ( n522 ) 
    , .Q ( r5_en ) , .VSS ( VSS ) ) ;
AO21X1 U803 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n525 ) , .IN3 ( n524 ) 
    , .Q ( r6_en ) , .VSS ( VSS ) ) ;
AO21X1 U804 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n527 ) , .IN3 ( n526 ) 
    , .Q ( r7_en ) , .VSS ( VSS ) ) ;
AO21X1 U805 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n529 ) , .IN3 ( n528 ) 
    , .Q ( r8_en ) , .VSS ( VSS ) ) ;
AO21X1 U806 (.VDD ( VDD ) , .IN2 ( reg_incr ) , .IN1 ( n531 ) , .IN3 ( n530 ) 
    , .Q ( r9_en ) , .VSS ( VSS ) ) ;
AO22X1 U807 (.IN1 ( r15_0_ ) , .VSS ( VSS ) , .IN3 ( r1[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[15] ) , .Q ( n535 ) , .IN4 ( inst_dest[1] ) ) ;
AO22X1 U808 (.IN1 ( r14[0] ) , .VSS ( VSS ) , .IN3 ( r13[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n534 ) , .IN4 ( inst_dest[13] ) ) ;
AO22X1 U809 (.IN1 ( pc[0] ) , .VSS ( VSS ) , .IN3 ( r3[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[0] ) , .Q ( n533 ) , .IN4 ( inst_dest[3] ) ) ;
AO22X1 U810 (.IN1 ( status[0] ) , .VSS ( VSS ) , .IN3 ( r4[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[2] ) , .Q ( n532 ) , .IN4 ( inst_dest[4] ) ) ;
NOR4X0 U811 (.VSS ( VSS ) , .IN2 ( n534 ) , .IN1 ( n535 ) , .IN3 ( n533 ) 
    , .VDD ( VDD ) , .IN4 ( n532 ) , .QN ( n541 ) ) ;
AO22X1 U812 (.IN1 ( r8[0] ) , .VSS ( VSS ) , .IN3 ( r7[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[8] ) , .Q ( n539 ) , .IN4 ( inst_dest[7] ) ) ;
AO22X1 U813 (.IN1 ( inst_dest[5] ) , .VSS ( VSS ) , .IN3 ( r6[0] ) 
    , .VDD ( VDD ) , .IN2 ( r5[0] ) , .Q ( n538 ) , .IN4 ( inst_dest[6] ) ) ;
AO22X1 U814 (.IN1 ( r12[0] ) , .VSS ( VSS ) , .IN3 ( r11[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[12] ) , .Q ( n537 ) , .IN4 ( inst_dest[11] ) ) ;
AO22X1 U815 (.IN1 ( r10[0] ) , .VSS ( VSS ) , .IN3 ( r9[0] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n536 ) , .IN4 ( inst_dest[9] ) ) ;
NOR4X0 U816 (.VSS ( VSS ) , .IN2 ( n538 ) , .IN1 ( n539 ) , .IN3 ( n537 ) 
    , .VDD ( VDD ) , .IN4 ( n536 ) , .QN ( n540 ) ) ;
AO22X1 U817 (.IN1 ( r11[10] ) , .VSS ( VSS ) , .IN3 ( r10[10] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[11] ) , .Q ( n551 ) , .IN4 ( inst_dest[10] ) ) ;
MUX21X1 U632 (.S ( n528 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N158 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U633 (.S ( n528 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N159 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U634 (.S ( n528 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N160 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U635 (.S ( n528 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N161 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U636 (.S ( n528 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N162 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U637 (.S ( n528 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N163 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U638 (.S ( n528 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N164 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U639 (.S ( n530 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N166 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U640 (.S ( n530 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N167 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U641 (.S ( n530 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N168 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U642 (.S ( n530 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N169 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U643 (.S ( n530 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N170 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U644 (.S ( n530 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N171 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U645 (.S ( n530 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N172 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U646 (.S ( n530 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N173 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U647 (.S ( n530 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N174 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U648 (.S ( n530 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N175 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U649 (.S ( n530 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N176 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U650 (.S ( n530 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N177 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U651 (.S ( n530 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N178 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U652 (.S ( n530 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N179 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U653 (.S ( n530 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N180 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U654 (.S ( n530 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N181 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U655 (.S ( n504 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N183 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U656 (.S ( n504 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N184 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U657 (.S ( n504 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N185 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U658 (.S ( n504 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N186 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U659 (.S ( n504 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N187 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U660 (.S ( n504 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N188 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U661 (.S ( n504 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N189 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U662 (.S ( n504 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N190 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U663 (.S ( n504 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N191 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U664 (.S ( n504 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N192 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U665 (.S ( n504 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N193 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U666 (.S ( n504 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N194 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U667 (.S ( n504 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N195 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U668 (.S ( n504 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N196 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U669 (.S ( n504 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N197 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U670 (.S ( n504 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N198 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U671 (.S ( n506 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N200 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U672 (.S ( n506 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N201 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U673 (.S ( n506 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N202 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U674 (.S ( n506 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N203 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U675 (.S ( n506 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N204 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U676 (.S ( n506 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N205 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U677 (.S ( n506 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N206 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U678 (.S ( n506 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N207 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U679 (.S ( n506 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N208 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U680 (.S ( n506 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N209 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U681 (.S ( n506 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N210 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U682 (.S ( n506 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N211 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U683 (.S ( n506 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N212 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U684 (.S ( n506 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N213 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U685 (.S ( n506 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N214 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U686 (.S ( n506 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N215 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U687 (.S ( n508 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N217 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U688 (.S ( n508 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N218 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U689 (.S ( n508 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N219 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U690 (.S ( n508 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N220 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U691 (.S ( n508 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N221 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U692 (.S ( n508 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N222 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U693 (.S ( n508 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N223 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U694 (.S ( n508 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N224 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U695 (.S ( n508 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N225 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U696 (.S ( n508 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N226 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U697 (.S ( n508 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N227 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U698 (.S ( n508 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N228 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U699 (.S ( n508 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N229 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U700 (.S ( n508 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N230 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U701 (.S ( n508 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N231 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U702 (.S ( n508 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N232 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U703 (.S ( n510 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N234 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U704 (.S ( n510 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N235 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U705 (.S ( n510 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N236 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U706 (.S ( n510 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N237 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U707 (.S ( n510 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N238 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U708 (.S ( n510 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N239 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U709 (.S ( n510 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N240 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U710 (.S ( n510 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N241 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U711 (.S ( n510 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N242 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U712 (.S ( n510 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N243 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U713 (.S ( n510 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N244 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U714 (.S ( n510 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N245 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U715 (.S ( n510 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N246 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U716 (.S ( n510 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N247 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U717 (.S ( n510 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N248 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U718 (.S ( n510 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N249 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U719 (.S ( n512 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N251 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U720 (.S ( n512 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N252 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U721 (.S ( n512 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N253 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U722 (.S ( n512 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N254 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U723 (.S ( n512 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N255 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U724 (.S ( n512 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N256 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U539 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[3] ) , .Q ( n414 ) , .IN4 ( r13[3] ) ) ;
NOR4X0 U540 (.VSS ( VSS ) , .IN2 ( n416 ) , .IN1 ( n417 ) , .IN3 ( n415 ) 
    , .VDD ( VDD ) , .IN4 ( n414 ) , .QN ( n418 ) ) ;
AO22X1 U541 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[2] ) , .Q ( n423 ) , .IN4 ( r1[2] ) ) ;
AO22X1 U542 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[2] ) , .Q ( n422 ) , .IN4 ( r9[2] ) ) ;
AO22X1 U543 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[2] ) , .Q ( n421 ) , .IN4 ( r7[2] ) ) ;
AO22X1 U544 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[2] ) , .Q ( n420 ) , .IN4 ( r5[2] ) ) ;
NOR4X0 U545 (.VSS ( VSS ) , .IN2 ( n422 ) , .IN1 ( n423 ) , .IN3 ( n421 ) 
    , .VDD ( VDD ) , .IN4 ( n420 ) , .QN ( n429 ) ) ;
AO22X1 U546 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_2_ ) , .Q ( n427 ) , .IN4 ( r14[2] ) ) ;
AO22X1 U547 (.IN1 ( pc[2] ) , .VSS ( VSS ) , .IN3 ( status[2] ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n426 ) , .IN4 ( n444 ) ) ;
AO22X1 U548 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[2] ) , .Q ( n425 ) , .IN4 ( r10[2] ) ) ;
AO22X1 U549 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[2] ) , .Q ( n424 ) , .IN4 ( r13[2] ) ) ;
NOR4X0 U550 (.VSS ( VSS ) , .IN2 ( n426 ) , .IN1 ( n427 ) , .IN3 ( n425 ) 
    , .VDD ( VDD ) , .IN4 ( n424 ) , .QN ( n428 ) ) ;
AO22X1 U551 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[1] ) , .Q ( n433 ) , .IN4 ( r1[1] ) ) ;
AO22X1 U552 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[1] ) , .Q ( n432 ) , .IN4 ( r9[1] ) ) ;
AO22X1 U553 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[1] ) , .Q ( n431 ) , .IN4 ( r7[1] ) ) ;
AO22X1 U554 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[1] ) , .Q ( n430 ) , .IN4 ( r5[1] ) ) ;
NOR4X0 U555 (.VSS ( VSS ) , .IN2 ( n432 ) , .IN1 ( n433 ) , .IN3 ( n431 ) 
    , .VDD ( VDD ) , .IN4 ( n430 ) , .QN ( n439 ) ) ;
AO22X1 U556 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_1_ ) , .Q ( n437 ) , .IN4 ( r14[1] ) ) ;
AO22X1 U557 (.IN1 ( pc[1] ) , .VSS ( VSS ) , .IN3 ( status[1] ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n436 ) , .IN4 ( n444 ) ) ;
AO22X1 U558 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[1] ) , .Q ( n435 ) , .IN4 ( r10[1] ) ) ;
AO22X1 U559 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[1] ) , .Q ( n434 ) , .IN4 ( r13[1] ) ) ;
NOR4X0 U560 (.VSS ( VSS ) , .IN2 ( n436 ) , .IN1 ( n437 ) , .IN3 ( n435 ) 
    , .VDD ( VDD ) , .IN4 ( n434 ) , .QN ( n438 ) ) ;
AO22X1 U561 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[0] ) , .Q ( n443 ) , .IN4 ( r1[0] ) ) ;
AO22X1 U562 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[0] ) , .Q ( n442 ) , .IN4 ( r9[0] ) ) ;
AO22X1 U563 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[0] ) , .Q ( n441 ) , .IN4 ( r7[0] ) ) ;
AO22X1 U564 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[0] ) , .Q ( n440 ) , .IN4 ( r5[0] ) ) ;
NOR4X0 U565 (.VSS ( VSS ) , .IN2 ( n442 ) , .IN1 ( n443 ) , .IN3 ( n441 ) 
    , .VDD ( VDD ) , .IN4 ( n440 ) , .QN ( n453 ) ) ;
AO22X1 U566 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_0_ ) , .Q ( n448 ) , .IN4 ( r14[0] ) ) ;
AO22X1 U567 (.IN1 ( pc[0] ) , .VSS ( VSS ) , .IN3 ( status[0] ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n447 ) , .IN4 ( n444 ) ) ;
AO22X1 U568 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[0] ) , .Q ( n446 ) , .IN4 ( r10[0] ) ) ;
AO22X1 U569 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[0] ) , .Q ( n445 ) , .IN4 ( r13[0] ) ) ;
NOR4X0 U570 (.VSS ( VSS ) , .IN2 ( n447 ) , .IN1 ( n448 ) , .IN3 ( n446 ) 
    , .VDD ( VDD ) , .IN4 ( n445 ) , .QN ( n452 ) ) ;
NAND4X0 U571 (.IN1 ( n453 ) , .QN ( n478 ) , .IN2 ( n452 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( inst_bw ) , .IN4 ( n474 ) ) ;
MUX21X1 U572 (.S ( n522 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N100 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U573 (.S ( n522 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N101 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U574 (.S ( n522 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N102 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U575 (.QN ( n458 ) , .IN1 ( n457 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n456 ) ) ;
MUX21X1 U576 (.S ( n522 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N103 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U577 (.S ( n522 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N104 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U578 (.QN ( n461 ) , .IN1 ( n460 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n459 ) ) ;
MUX21X1 U579 (.S ( n522 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N105 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U580 (.S ( n522 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N106 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U581 (.QN ( n464 ) , .IN1 ( n463 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n462 ) ) ;
MUX21X1 U582 (.S ( n522 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N107 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U583 (.S ( n522 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N108 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U584 (.QN ( n467 ) , .IN1 ( n466 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n465 ) ) ;
MUX21X1 U585 (.S ( n522 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N109 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U586 (.S ( n522 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N110 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U587 (.QN ( n470 ) , .IN1 ( n469 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n468 ) ) ;
MUX21X1 U588 (.S ( n522 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N111 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U589 (.S ( n522 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N112 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U590 (.S ( n522 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N113 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U591 (.S ( n524 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N115 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U592 (.S ( n524 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N116 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U593 (.S ( n524 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N117 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U594 (.S ( n524 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N118 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U595 (.S ( n524 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N119 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U596 (.S ( n524 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N120 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U597 (.S ( n524 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N121 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U598 (.S ( n524 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N122 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U599 (.S ( n524 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N123 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U600 (.S ( n524 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N124 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U601 (.S ( n524 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N125 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U602 (.S ( n524 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N126 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U603 (.S ( n524 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N127 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U604 (.S ( n524 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N128 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U605 (.S ( n524 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N129 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U606 (.S ( n524 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N130 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U607 (.S ( n526 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N132 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U608 (.S ( n526 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N133 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U609 (.S ( n526 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N134 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U610 (.S ( n526 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N135 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U611 (.S ( n526 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N136 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U612 (.S ( n526 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N137 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U613 (.S ( n526 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N138 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U614 (.S ( n526 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N139 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U615 (.S ( n526 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N140 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U616 (.S ( n526 ) , .IN2 ( pc_sw[9] ) , .IN1 ( n494 ) , .Q ( N141 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U617 (.S ( n526 ) , .IN2 ( pc_sw[10] ) , .IN1 ( n495 ) , .Q ( N142 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U618 (.S ( n526 ) , .IN2 ( pc_sw[11] ) , .IN1 ( n496 ) , .Q ( N143 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U619 (.S ( n526 ) , .IN2 ( pc_sw[12] ) , .IN1 ( n497 ) , .Q ( N144 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U620 (.S ( n526 ) , .IN2 ( pc_sw[13] ) , .IN1 ( n498 ) , .Q ( N145 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U621 (.S ( n526 ) , .IN2 ( pc_sw[14] ) , .IN1 ( n499 ) , .Q ( N146 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U622 (.S ( n526 ) , .IN2 ( pc_sw[15] ) , .IN1 ( n500 ) , .Q ( N147 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U623 (.S ( n528 ) , .IN2 ( reg_dest_val[0] ) , .IN1 ( n501 ) 
    , .Q ( N149 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U624 (.S ( n528 ) , .IN2 ( reg_dest_val[1] ) , .IN1 ( n502 ) 
    , .Q ( N150 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U625 (.S ( n528 ) , .IN2 ( reg_dest_val[2] ) , .IN1 ( n487 ) 
    , .Q ( N151 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U626 (.S ( n528 ) , .IN2 ( reg_dest_val[3] ) , .IN1 ( n488 ) 
    , .Q ( N152 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U627 (.S ( n528 ) , .IN2 ( reg_dest_val[4] ) , .IN1 ( n489 ) 
    , .Q ( N153 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U628 (.S ( n528 ) , .IN2 ( reg_dest_val[5] ) , .IN1 ( n490 ) 
    , .Q ( N154 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U629 (.S ( n528 ) , .IN2 ( reg_dest_val[6] ) , .IN1 ( n491 ) 
    , .Q ( N155 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U630 (.S ( n528 ) , .IN2 ( reg_dest_val[7] ) , .IN1 ( n492 ) 
    , .Q ( N156 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U631 (.S ( n528 ) , .IN2 ( pc_sw[8] ) , .IN1 ( n493 ) , .Q ( N157 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U459 (.VDD ( VDD ) , .IN2 ( inst_src[2] ) , .IN1 ( reg_sr_clr ) 
    , .VSS ( VSS ) , .Q ( n444 ) ) ;
INVX2 U478 (.ZN ( reg_src[14] ) , .VDD ( VDD ) , .INP ( n472 ) , .VSS ( VSS ) ) ;
INVX2 U479 (.ZN ( reg_src[12] ) , .VDD ( VDD ) , .INP ( n469 ) , .VSS ( VSS ) ) ;
INVX0 U480 (.ZN ( reg_src[10] ) , .VDD ( VDD ) , .INP ( n466 ) , .VSS ( VSS ) ) ;
AO22X1 U481 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[8] ) , .Q ( n363 ) , .IN4 ( r1[8] ) ) ;
AO22X1 U482 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[8] ) , .Q ( n362 ) , .IN4 ( r9[8] ) ) ;
AO22X1 U483 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[8] ) , .Q ( n361 ) , .IN4 ( r7[8] ) ) ;
AO22X1 U484 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[8] ) , .Q ( n360 ) , .IN4 ( r5[8] ) ) ;
NOR4X0 U485 (.VSS ( VSS ) , .IN2 ( n362 ) , .IN1 ( n363 ) , .IN3 ( n361 ) 
    , .VDD ( VDD ) , .IN4 ( n360 ) , .QN ( n369 ) ) ;
AO22X1 U486 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_8_ ) , .Q ( n367 ) , .IN4 ( r14[8] ) ) ;
AO22X1 U487 (.IN1 ( pc[8] ) , .VSS ( VSS ) , .IN3 ( status[3] ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n366 ) , .IN4 ( n444 ) ) ;
AO22X1 U488 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[8] ) , .Q ( n365 ) , .IN4 ( r10[8] ) ) ;
AO22X1 U489 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[8] ) , .Q ( n364 ) , .IN4 ( r13[8] ) ) ;
NOR4X0 U490 (.VSS ( VSS ) , .IN2 ( n366 ) , .IN1 ( n367 ) , .IN3 ( n365 ) 
    , .VDD ( VDD ) , .IN4 ( n364 ) , .QN ( n368 ) ) ;
AO22X1 U491 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[7] ) , .Q ( n373 ) , .IN4 ( r1[7] ) ) ;
AO22X1 U492 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[7] ) , .Q ( n372 ) , .IN4 ( r9[7] ) ) ;
AO22X1 U493 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[7] ) , .Q ( n371 ) , .IN4 ( r7[7] ) ) ;
AO22X1 U494 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[7] ) , .Q ( n370 ) , .IN4 ( r5[7] ) ) ;
NOR4X0 U495 (.VSS ( VSS ) , .IN2 ( n372 ) , .IN1 ( n373 ) , .IN3 ( n371 ) 
    , .VDD ( VDD ) , .IN4 ( n370 ) , .QN ( n379 ) ) ;
AO22X1 U496 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_7_ ) , .Q ( n377 ) , .IN4 ( r14[7] ) ) ;
AO22X1 U497 (.IN1 ( pc[7] ) , .VSS ( VSS ) , .IN3 ( scg1 ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n376 ) , .IN4 ( n444 ) ) ;
AO22X1 U498 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[7] ) , .Q ( n375 ) , .IN4 ( r10[7] ) ) ;
AO22X1 U499 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[7] ) , .Q ( n374 ) , .IN4 ( r13[7] ) ) ;
NOR4X0 U500 (.VSS ( VSS ) , .IN2 ( n376 ) , .IN1 ( n377 ) , .IN3 ( n375 ) 
    , .VDD ( VDD ) , .IN4 ( n374 ) , .QN ( n378 ) ) ;
AO22X1 U501 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[6] ) , .Q ( n383 ) , .IN4 ( r1[6] ) ) ;
AO22X1 U502 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[6] ) , .Q ( n382 ) , .IN4 ( r9[6] ) ) ;
AO22X1 U503 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[6] ) , .Q ( n381 ) , .IN4 ( r7[6] ) ) ;
AO22X1 U504 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[6] ) , .Q ( n380 ) , .IN4 ( r5[6] ) ) ;
NOR4X0 U505 (.VSS ( VSS ) , .IN2 ( n382 ) , .IN1 ( n383 ) , .IN3 ( n381 ) 
    , .VDD ( VDD ) , .IN4 ( n380 ) , .QN ( n389 ) ) ;
AO22X1 U506 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_6_ ) , .Q ( n387 ) , .IN4 ( r14[6] ) ) ;
AO22X1 U507 (.IN1 ( pc[6] ) , .VSS ( VSS ) , .IN3 ( scg0 ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n386 ) , .IN4 ( n444 ) ) ;
AO22X1 U508 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[6] ) , .Q ( n385 ) , .IN4 ( r10[6] ) ) ;
AO22X1 U509 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[6] ) , .Q ( n384 ) , .IN4 ( r13[6] ) ) ;
NOR4X0 U510 (.VSS ( VSS ) , .IN2 ( n386 ) , .IN1 ( n387 ) , .IN3 ( n385 ) 
    , .VDD ( VDD ) , .IN4 ( n384 ) , .QN ( n388 ) ) ;
AO22X1 U511 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[5] ) , .Q ( n393 ) , .IN4 ( r1[5] ) ) ;
AO22X1 U512 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[5] ) , .Q ( n392 ) , .IN4 ( r9[5] ) ) ;
AO22X1 U513 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[5] ) , .Q ( n391 ) , .IN4 ( r7[5] ) ) ;
AO22X1 U514 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[5] ) , .Q ( n390 ) , .IN4 ( r5[5] ) ) ;
NOR4X0 U515 (.VSS ( VSS ) , .IN2 ( n392 ) , .IN1 ( n393 ) , .IN3 ( n391 ) 
    , .VDD ( VDD ) , .IN4 ( n390 ) , .QN ( n399 ) ) ;
AO22X1 U516 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_5_ ) , .Q ( n397 ) , .IN4 ( r14[5] ) ) ;
AO22X1 U517 (.IN1 ( pc[5] ) , .VSS ( VSS ) , .IN3 ( oscoff ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n396 ) , .IN4 ( n444 ) ) ;
AO22X1 U518 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[5] ) , .Q ( n395 ) , .IN4 ( r10[5] ) ) ;
AO22X1 U519 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[5] ) , .Q ( n394 ) , .IN4 ( r13[5] ) ) ;
NOR4X0 U520 (.VSS ( VSS ) , .IN2 ( n396 ) , .IN1 ( n397 ) , .IN3 ( n395 ) 
    , .VDD ( VDD ) , .IN4 ( n394 ) , .QN ( n398 ) ) ;
AO22X1 U521 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[4] ) , .Q ( n403 ) , .IN4 ( r1[4] ) ) ;
AO22X1 U522 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[4] ) , .Q ( n402 ) , .IN4 ( r9[4] ) ) ;
AO22X1 U523 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[4] ) , .Q ( n401 ) , .IN4 ( r7[4] ) ) ;
AO22X1 U524 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[4] ) , .Q ( n400 ) , .IN4 ( r5[4] ) ) ;
NOR4X0 U525 (.VSS ( VSS ) , .IN2 ( n402 ) , .IN1 ( n403 ) , .IN3 ( n401 ) 
    , .VDD ( VDD ) , .IN4 ( n400 ) , .QN ( n409 ) ) ;
AO22X1 U526 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_4_ ) , .Q ( n407 ) , .IN4 ( r14[4] ) ) ;
AO22X1 U527 (.IN1 ( pc[4] ) , .VSS ( VSS ) , .IN3 ( r2_4 ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n406 ) , .IN4 ( n444 ) ) ;
AO22X1 U528 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[4] ) , .Q ( n405 ) , .IN4 ( r10[4] ) ) ;
AO22X1 U529 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r12[4] ) , .Q ( n404 ) , .IN4 ( r13[4] ) ) ;
NOR4X0 U530 (.VSS ( VSS ) , .IN2 ( n406 ) , .IN1 ( n407 ) , .IN3 ( n405 ) 
    , .VDD ( VDD ) , .IN4 ( n404 ) , .QN ( n408 ) ) ;
AO22X1 U531 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r3[3] ) , .Q ( n413 ) , .IN4 ( r1[3] ) ) ;
AO22X1 U532 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r8[3] ) , .Q ( n412 ) , .IN4 ( r9[3] ) ) ;
AO22X1 U533 (.IN1 ( n525 ) , .VSS ( VSS ) , .IN3 ( n527 ) , .VDD ( VDD ) 
    , .IN2 ( r6[3] ) , .Q ( n411 ) , .IN4 ( r7[3] ) ) ;
AO22X1 U534 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n523 ) , .VDD ( VDD ) 
    , .IN2 ( r4[3] ) , .Q ( n410 ) , .IN4 ( r5[3] ) ) ;
NOR4X0 U535 (.VSS ( VSS ) , .IN2 ( n412 ) , .IN1 ( n413 ) , .IN3 ( n411 ) 
    , .VDD ( VDD ) , .IN4 ( n410 ) , .QN ( n419 ) ) ;
AO22X1 U536 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r15_3_ ) , .Q ( n417 ) , .IN4 ( r14[3] ) ) ;
AO22X1 U537 (.IN1 ( pc[3] ) , .VSS ( VSS ) , .IN3 ( gie ) , .VDD ( VDD ) 
    , .IN2 ( n449 ) , .Q ( n416 ) , .IN4 ( n444 ) ) ;
AO22X1 U538 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r11[3] ) , .Q ( n415 ) , .IN4 ( r10[3] ) ) ;
AND2X1 U353 (.IN1 ( reg_dest_val[13] ) , .IN2 ( IN5 ) , .Q ( pc_sw[13] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U354 (.IN1 ( reg_dest_val[15] ) , .IN2 ( IN5 ) , .Q ( pc_sw[15] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U355 (.IN1 ( reg_dest_val[12] ) , .IN2 ( IN5 ) , .Q ( pc_sw[12] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U356 (.IN1 ( reg_dest_val[14] ) , .IN2 ( IN5 ) , .Q ( pc_sw[14] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X1 U370 (.IN2 ( n478 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n476 ) 
    , .QN ( n501 ) ) ;
OA21X1 U371 (.IN2 ( reg_src[1] ) , .IN3 ( n477 ) , .VSS ( VSS ) , .IN1 ( n478 ) 
    , .VDD ( VDD ) , .Q ( n502 ) ) ;
MUX21X1 U372 (.S ( n477 ) , .IN2 ( reg_src[2] ) , .IN1 ( n454 ) , .Q ( n487 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U373 (.IN2 ( reg_src[3] ) , .IN3 ( n456 ) , .VSS ( VSS ) , .IN1 ( n455 ) 
    , .VDD ( VDD ) , .Q ( n488 ) ) ;
MUX21X1 U374 (.S ( n456 ) , .IN2 ( reg_src[4] ) , .IN1 ( n457 ) , .Q ( n489 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U375 (.IN2 ( reg_src[5] ) , .IN3 ( n459 ) , .VSS ( VSS ) , .IN1 ( n458 ) 
    , .VDD ( VDD ) , .Q ( n490 ) ) ;
MUX21X1 U376 (.S ( n459 ) , .IN2 ( reg_src[6] ) , .IN1 ( n460 ) , .Q ( n491 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U377 (.IN2 ( reg_src[7] ) , .IN3 ( n462 ) , .VSS ( VSS ) , .IN1 ( n461 ) 
    , .VDD ( VDD ) , .Q ( n492 ) ) ;
MUX21X1 U378 (.S ( n462 ) , .IN2 ( reg_src[8] ) , .IN1 ( n463 ) , .Q ( n493 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U379 (.S ( n465 ) , .IN2 ( reg_src[10] ) , .IN1 ( n466 ) , .Q ( n495 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U380 (.IN2 ( reg_src[9] ) , .IN3 ( n465 ) , .VSS ( VSS ) , .IN1 ( n464 ) 
    , .VDD ( VDD ) , .Q ( n494 ) ) ;
OA21X1 U381 (.IN2 ( reg_src[11] ) , .IN3 ( n468 ) , .VSS ( VSS ) , .IN1 ( n467 ) 
    , .VDD ( VDD ) , .Q ( n496 ) ) ;
MUX21X2 U382 (.S ( n468 ) , .IN2 ( reg_src[12] ) , .IN1 ( n469 ) , .Q ( n497 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OA21X1 U383 (.IN2 ( reg_src[13] ) , .IN3 ( n473 ) , .VSS ( VSS ) , .IN1 ( n470 ) 
    , .VDD ( VDD ) , .Q ( n498 ) ) ;
MUX21X2 U384 (.S ( n473 ) , .IN2 ( reg_src[14] ) , .IN1 ( n472 ) , .Q ( n499 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U385 (.IN1 ( reg_sp_wr ) , .IN2 ( n479 ) , .Q ( n481 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U388 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[14] ) , .Q ( n512 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U389 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[13] ) , .Q ( n510 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U390 (.IN1 ( inst_dest[5] ) , .IN2 ( reg_dest_wr ) , .Q ( n522 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U391 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[11] ) , .Q ( n506 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U392 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[15] ) , .Q ( n514 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U393 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[12] ) , .Q ( n508 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U394 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[7] ) , .Q ( n526 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U395 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[4] ) , .Q ( n520 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U396 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[9] ) , .Q ( n530 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U397 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[10] ) , .Q ( n504 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U398 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[8] ) , .Q ( n528 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U399 (.IN1 ( reg_dest_wr ) , .IN2 ( inst_dest[6] ) , .Q ( n524 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U400 (.ZN ( n454 ) , .VDD ( VDD ) , .INP ( reg_src[2] ) , .VSS ( VSS ) ) ;
INVX0 U401 (.ZN ( n457 ) , .VDD ( VDD ) , .INP ( reg_src[4] ) , .VSS ( VSS ) ) ;
INVX0 U402 (.ZN ( n460 ) , .VDD ( VDD ) , .INP ( reg_src[6] ) , .VSS ( VSS ) ) ;
INVX0 U403 (.ZN ( n463 ) , .VDD ( VDD ) , .INP ( reg_src[8] ) , .VSS ( VSS ) ) ;
AO21X1 U405 (.VDD ( VDD ) , .IN2 ( reg_dest_wr ) , .IN1 ( inst_dest[0] ) 
    , .IN3 ( reg_pc_call ) , .Q ( pc_sw_wr ) , .VSS ( VSS ) ) ;
NAND2X1 U406 (.IN2 ( n452 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n453 ) 
    , .QN ( reg_src[0] ) ) ;
AND2X1 U407 (.IN1 ( inst_src[13] ) , .IN2 ( n130 ) , .Q ( n511 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U408 (.IN1 ( inst_src[12] ) , .IN2 ( n130 ) , .Q ( n509 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U409 (.IN1 ( inst_src[10] ) , .IN2 ( n130 ) , .Q ( n505 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U410 (.IN1 ( inst_src[11] ) , .IN2 ( n130 ) , .Q ( n507 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U411 (.IN1 ( inst_src[0] ) , .IN2 ( n130 ) , .Q ( n449 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U412 (.IN1 ( inst_src[14] ) , .IN2 ( n130 ) , .Q ( n513 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U413 (.IN1 ( inst_src[15] ) , .IN2 ( n130 ) , .Q ( n515 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U414 (.IN1 ( inst_src[5] ) , .IN2 ( n130 ) , .Q ( n523 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U415 (.IN1 ( inst_src[4] ) , .IN2 ( n130 ) , .Q ( n521 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U416 (.IN1 ( inst_src[7] ) , .IN2 ( n130 ) , .Q ( n527 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U417 (.IN1 ( inst_src[6] ) , .IN2 ( n130 ) , .Q ( n525 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U418 (.IN1 ( inst_src[9] ) , .IN2 ( n130 ) , .Q ( n531 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U419 (.IN1 ( inst_src[8] ) , .IN2 ( n130 ) , .Q ( n529 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U421 (.IN1 ( inst_src[3] ) , .IN2 ( n130 ) , .Q ( n450 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO22X1 U425 (.IN1 ( gie ) , .VSS ( VSS ) , .IN3 ( reg_dest_val[3] ) 
    , .VDD ( VDD ) , .IN2 ( n519 ) , .Q ( N74 ) , .IN4 ( n484 ) ) ;
AO22X1 U426 (.IN1 ( r2_4 ) , .VSS ( VSS ) , .IN3 ( reg_dest_val[4] ) 
    , .VDD ( VDD ) , .IN2 ( n519 ) , .Q ( N75 ) , .IN4 ( n484 ) ) ;
AO22X1 U427 (.IN1 ( oscoff ) , .VSS ( VSS ) , .IN3 ( reg_dest_val[5] ) 
    , .VDD ( VDD ) , .IN2 ( n519 ) , .Q ( N76 ) , .IN4 ( n484 ) ) ;
AO22X1 U428 (.IN1 ( scg0 ) , .VSS ( VSS ) , .IN3 ( reg_dest_val[6] ) 
    , .VDD ( VDD ) , .IN2 ( n519 ) , .Q ( N77 ) , .IN4 ( n484 ) ) ;
AO22X1 U431 (.IN1 ( scg1 ) , .VSS ( VSS ) , .IN3 ( reg_dest_val[7] ) 
    , .VDD ( VDD ) , .IN2 ( n519 ) , .Q ( N78 ) , .IN4 ( n484 ) ) ;
AND2X1 U432 (.IN1 ( n130 ) , .IN2 ( n503 ) , .Q ( n484 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U439 (.QN ( n455 ) , .IN1 ( n454 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n477 ) ) ;
AO22X1 U27 (.IN1 ( r7[14] ) , .VSS ( VSS ) , .IN3 ( r6[14] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[7] ) , .Q ( n22 ) , .IN4 ( inst_dest[6] ) ) ;
NAND2X0 U28 (.VDD ( VDD ) , .IN1 ( r5[14] ) , .VSS ( VSS ) 
    , .IN2 ( inst_dest[5] ) , .QN ( n23 ) ) ;
AO22X1 U29 (.IN1 ( r14[14] ) , .VSS ( VSS ) , .IN3 ( r15_14_ ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[14] ) , .Q ( n24 ) , .IN4 ( inst_dest[15] ) ) ;
AO22X1 U30 (.IN1 ( r13[14] ) , .VSS ( VSS ) , .IN3 ( r12[14] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[13] ) , .Q ( n25 ) , .IN4 ( inst_dest[12] ) ) ;
AO22X1 U31 (.IN1 ( r3[14] ) , .VSS ( VSS ) , .IN3 ( pc[14] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[3] ) , .Q ( n26 ) , .IN4 ( inst_dest[0] ) ) ;
AO22X1 U32 (.IN1 ( r4[14] ) , .VSS ( VSS ) , .IN3 ( r1[14] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[4] ) , .Q ( n27 ) , .IN4 ( inst_dest[1] ) ) ;
NOR4X0 U33 (.VSS ( VSS ) , .IN2 ( n25 ) , .IN1 ( n24 ) , .IN3 ( n26 ) 
    , .VDD ( VDD ) , .IN4 ( n27 ) , .QN ( n28 ) ) ;
NAND3X0 U34 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n29 ) , .IN3 ( n667 ) 
    , .IN2 ( n28 ) , .IN1 ( n23 ) ) ;
AO22X1 U35 (.IN1 ( r9[14] ) , .VSS ( VSS ) , .IN3 ( r8[14] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[9] ) , .Q ( n30 ) , .IN4 ( inst_dest[8] ) ) ;
AO22X1 U36 (.IN1 ( r10[14] ) , .VSS ( VSS ) , .IN3 ( r11[14] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[10] ) , .Q ( n31 ) , .IN4 ( inst_dest[11] ) ) ;
OR4X1 U37 (.VSS ( VSS ) , .IN4 ( n31 ) , .IN2 ( n29 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[14] ) , .IN1 ( n22 ) , .IN3 ( n30 ) ) ;
AO22X1 U38 (.IN1 ( n513 ) , .VSS ( VSS ) , .IN3 ( n515 ) , .VDD ( VDD ) 
    , .IN2 ( r14[12] ) , .Q ( n32 ) , .IN4 ( r15_12_ ) ) ;
NAND2X0 U39 (.VDD ( VDD ) , .IN1 ( pc[12] ) , .VSS ( VSS ) , .IN2 ( n449 ) 
    , .QN ( n33 ) ) ;
AO22X1 U40 (.IN1 ( n132 ) , .VSS ( VSS ) , .IN3 ( n450 ) , .VDD ( VDD ) 
    , .IN2 ( r1[12] ) , .Q ( n34 ) , .IN4 ( r3[12] ) ) ;
AO22X1 U41 (.IN1 ( n531 ) , .VSS ( VSS ) , .IN3 ( n529 ) , .VDD ( VDD ) 
    , .IN2 ( r9[12] ) , .Q ( n35 ) , .IN4 ( r8[12] ) ) ;
AO22X1 U42 (.IN1 ( n527 ) , .VSS ( VSS ) , .IN3 ( n525 ) , .VDD ( VDD ) 
    , .IN2 ( r7[12] ) , .Q ( n36 ) , .IN4 ( r6[12] ) ) ;
AO22X1 U43 (.IN1 ( n523 ) , .VSS ( VSS ) , .IN3 ( n521 ) , .VDD ( VDD ) 
    , .IN2 ( r5[12] ) , .Q ( n37 ) , .IN4 ( r4[12] ) ) ;
NOR4X0 U44 (.VSS ( VSS ) , .IN2 ( n35 ) , .IN1 ( n34 ) , .IN3 ( n36 ) 
    , .VDD ( VDD ) , .IN4 ( n37 ) , .QN ( n38 ) ) ;
NAND3X0 U45 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n39 ) , .IN3 ( n451 ) 
    , .IN2 ( n38 ) , .IN1 ( n33 ) ) ;
AO22X1 U46 (.IN1 ( n505 ) , .VSS ( VSS ) , .IN3 ( n507 ) , .VDD ( VDD ) 
    , .IN2 ( r10[12] ) , .Q ( n40 ) , .IN4 ( r11[12] ) ) ;
AO22X1 U47 (.IN1 ( n511 ) , .VSS ( VSS ) , .IN3 ( n509 ) , .VDD ( VDD ) 
    , .IN2 ( r13[12] ) , .Q ( n41 ) , .IN4 ( r12[12] ) ) ;
NOR4X1 U48 (.VSS ( VSS ) , .IN2 ( n39 ) , .IN1 ( n32 ) , .IN3 ( n40 ) 
    , .VDD ( VDD ) , .IN4 ( n41 ) , .QN ( n469 ) ) ;
AO22X1 U49 (.IN1 ( n513 ) , .VSS ( VSS ) , .IN3 ( n515 ) , .VDD ( VDD ) 
    , .IN2 ( r14[13] ) , .Q ( n42 ) , .IN4 ( r15_13_ ) ) ;
NAND2X0 U50 (.VDD ( VDD ) , .IN1 ( pc[13] ) , .VSS ( VSS ) , .IN2 ( n449 ) 
    , .QN ( n43 ) ) ;
AO22X1 U51 (.IN1 ( n132 ) , .VSS ( VSS ) , .IN3 ( n450 ) , .VDD ( VDD ) 
    , .IN2 ( r1[13] ) , .Q ( n44 ) , .IN4 ( r3[13] ) ) ;
AO22X1 U52 (.IN1 ( n531 ) , .VSS ( VSS ) , .IN3 ( n529 ) , .VDD ( VDD ) 
    , .IN2 ( r9[13] ) , .Q ( n45 ) , .IN4 ( r8[13] ) ) ;
AO22X1 U53 (.IN1 ( n527 ) , .VSS ( VSS ) , .IN3 ( n525 ) , .VDD ( VDD ) 
    , .IN2 ( r7[13] ) , .Q ( n46 ) , .IN4 ( r6[13] ) ) ;
AO22X1 U54 (.IN1 ( n523 ) , .VSS ( VSS ) , .IN3 ( n521 ) , .VDD ( VDD ) 
    , .IN2 ( r5[13] ) , .Q ( n47 ) , .IN4 ( r4[13] ) ) ;
NOR4X0 U55 (.VSS ( VSS ) , .IN2 ( n45 ) , .IN1 ( n44 ) , .IN3 ( n46 ) 
    , .VDD ( VDD ) , .IN4 ( n47 ) , .QN ( n48 ) ) ;
NAND3X0 U56 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n49 ) , .IN3 ( n451 ) 
    , .IN2 ( n48 ) , .IN1 ( n43 ) ) ;
AO22X1 U57 (.IN1 ( n511 ) , .VSS ( VSS ) , .IN3 ( n509 ) , .VDD ( VDD ) 
    , .IN2 ( r13[13] ) , .Q ( n50 ) , .IN4 ( r12[13] ) ) ;
AO22X1 U58 (.IN1 ( n505 ) , .VSS ( VSS ) , .IN3 ( n507 ) , .VDD ( VDD ) 
    , .IN2 ( r10[13] ) , .Q ( n51 ) , .IN4 ( r11[13] ) ) ;
OR4X1 U59 (.VSS ( VSS ) , .IN4 ( n51 ) , .IN2 ( n49 ) , .VDD ( VDD ) 
    , .Q ( reg_src[13] ) , .IN1 ( n42 ) , .IN3 ( n50 ) ) ;
AO22X1 U60 (.IN1 ( n513 ) , .VSS ( VSS ) , .IN3 ( n515 ) , .VDD ( VDD ) 
    , .IN2 ( r14[10] ) , .Q ( n52 ) , .IN4 ( r15_10_ ) ) ;
AO22X1 U61 (.IN1 ( n132 ) , .VSS ( VSS ) , .IN3 ( n450 ) , .VDD ( VDD ) 
    , .IN2 ( r1[10] ) , .Q ( n53 ) , .IN4 ( r3[10] ) ) ;
AO22X1 U62 (.IN1 ( n531 ) , .VSS ( VSS ) , .IN3 ( n529 ) , .VDD ( VDD ) 
    , .IN2 ( r9[10] ) , .Q ( n54 ) , .IN4 ( r8[10] ) ) ;
AO22X1 U63 (.IN1 ( n527 ) , .VSS ( VSS ) , .IN3 ( n525 ) , .VDD ( VDD ) 
    , .IN2 ( r7[10] ) , .Q ( n55 ) , .IN4 ( r6[10] ) ) ;
AO22X1 U64 (.IN1 ( n523 ) , .VSS ( VSS ) , .IN3 ( n521 ) , .VDD ( VDD ) 
    , .IN2 ( r5[10] ) , .Q ( n56 ) , .IN4 ( r4[10] ) ) ;
NOR4X0 U65 (.VSS ( VSS ) , .IN2 ( n54 ) , .IN1 ( n53 ) , .IN3 ( n55 ) 
    , .VDD ( VDD ) , .IN4 ( n56 ) , .QN ( n57 ) ) ;
NAND2X0 U66 (.VDD ( VDD ) , .IN1 ( pc[10] ) , .VSS ( VSS ) , .IN2 ( n449 ) 
    , .QN ( n58 ) ) ;
NAND3X0 U67 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n59 ) , .IN3 ( n451 ) 
    , .IN2 ( n57 ) , .IN1 ( n58 ) ) ;
AO22X1 U68 (.IN1 ( n505 ) , .VSS ( VSS ) , .IN3 ( n507 ) , .VDD ( VDD ) 
    , .IN2 ( r10[10] ) , .Q ( n60 ) , .IN4 ( r11[10] ) ) ;
AO22X1 U69 (.IN1 ( n511 ) , .VSS ( VSS ) , .IN3 ( n509 ) , .VDD ( VDD ) 
    , .IN2 ( r13[10] ) , .Q ( n61 ) , .IN4 ( r12[10] ) ) ;
NOR4X1 U70 (.VSS ( VSS ) , .IN2 ( n59 ) , .IN1 ( n52 ) , .IN3 ( n60 ) 
    , .VDD ( VDD ) , .IN4 ( n61 ) , .QN ( n466 ) ) ;
AO22X1 U71 (.IN1 ( n513 ) , .VSS ( VSS ) , .IN3 ( n515 ) , .VDD ( VDD ) 
    , .IN2 ( r14[9] ) , .Q ( n62 ) , .IN4 ( r15_9_ ) ) ;
NAND2X0 U72 (.VDD ( VDD ) , .IN1 ( pc[9] ) , .VSS ( VSS ) , .IN2 ( n449 ) 
    , .QN ( n63 ) ) ;
AO22X1 U73 (.IN1 ( n132 ) , .VSS ( VSS ) , .IN3 ( n450 ) , .VDD ( VDD ) 
    , .IN2 ( r1[9] ) , .Q ( n64 ) , .IN4 ( r3[9] ) ) ;
AO22X1 U74 (.IN1 ( n531 ) , .VSS ( VSS ) , .IN3 ( n529 ) , .VDD ( VDD ) 
    , .IN2 ( r9[9] ) , .Q ( n65 ) , .IN4 ( r8[9] ) ) ;
AO22X1 U75 (.IN1 ( n527 ) , .VSS ( VSS ) , .IN3 ( n525 ) , .VDD ( VDD ) 
    , .IN2 ( r7[9] ) , .Q ( n66 ) , .IN4 ( r6[9] ) ) ;
AO22X1 U76 (.IN1 ( n523 ) , .VSS ( VSS ) , .IN3 ( n521 ) , .VDD ( VDD ) 
    , .IN2 ( r5[9] ) , .Q ( n67 ) , .IN4 ( r4[9] ) ) ;
NOR4X0 U77 (.VSS ( VSS ) , .IN2 ( n65 ) , .IN1 ( n64 ) , .IN3 ( n66 ) 
    , .VDD ( VDD ) , .IN4 ( n67 ) , .QN ( n68 ) ) ;
NAND3X0 U78 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n69 ) , .IN3 ( n451 ) 
    , .IN2 ( n68 ) , .IN1 ( n63 ) ) ;
AO22X1 U79 (.IN1 ( n511 ) , .VSS ( VSS ) , .IN3 ( n509 ) , .VDD ( VDD ) 
    , .IN2 ( r13[9] ) , .Q ( n70 ) , .IN4 ( r12[9] ) ) ;
AO22X1 U80 (.IN1 ( n505 ) , .VSS ( VSS ) , .IN3 ( n507 ) , .VDD ( VDD ) 
    , .IN2 ( r10[9] ) , .Q ( n71 ) , .IN4 ( r11[9] ) ) ;
OR4X1 U81 (.VSS ( VSS ) , .IN4 ( n71 ) , .IN2 ( n69 ) , .VDD ( VDD ) 
    , .Q ( reg_src[9] ) , .IN1 ( n62 ) , .IN3 ( n70 ) ) ;
AO22X1 U82 (.IN1 ( n527 ) , .VSS ( VSS ) , .IN3 ( n525 ) , .VDD ( VDD ) 
    , .IN2 ( r7[15] ) , .Q ( n72 ) , .IN4 ( r6[15] ) ) ;
NAND2X0 U83 (.VDD ( VDD ) , .IN1 ( r5[15] ) , .VSS ( VSS ) , .IN2 ( n523 ) 
    , .QN ( n73 ) ) ;
AO22X1 U84 (.IN1 ( n529 ) , .VSS ( VSS ) , .IN3 ( n505 ) , .VDD ( VDD ) 
    , .IN2 ( r8[15] ) , .Q ( n74 ) , .IN4 ( r10[15] ) ) ;
AO22X1 U85 (.IN1 ( n507 ) , .VSS ( VSS ) , .IN3 ( n511 ) , .VDD ( VDD ) 
    , .IN2 ( r11[15] ) , .Q ( n75 ) , .IN4 ( r13[15] ) ) ;
AO22X1 U86 (.IN1 ( n521 ) , .VSS ( VSS ) , .IN3 ( n132 ) , .VDD ( VDD ) 
    , .IN2 ( r4[15] ) , .Q ( n76 ) , .IN4 ( r1[15] ) ) ;
AO22X1 U87 (.IN1 ( n450 ) , .VSS ( VSS ) , .IN3 ( n531 ) , .VDD ( VDD ) 
    , .IN2 ( r3[15] ) , .Q ( n77 ) , .IN4 ( r9[15] ) ) ;
NOR4X0 U88 (.VSS ( VSS ) , .IN2 ( n75 ) , .IN1 ( n74 ) , .IN3 ( n76 ) 
    , .VDD ( VDD ) , .IN4 ( n77 ) , .QN ( n78 ) ) ;
NAND3X0 U89 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n79 ) , .IN3 ( n451 ) 
    , .IN2 ( n78 ) , .IN1 ( n73 ) ) ;
AO22X1 U90 (.IN1 ( n515 ) , .VSS ( VSS ) , .IN3 ( n449 ) , .VDD ( VDD ) 
    , .IN2 ( test_so ) , .Q ( n80 ) , .IN4 ( pc[15] ) ) ;
AO22X1 U91 (.IN1 ( n509 ) , .VSS ( VSS ) , .IN3 ( n513 ) , .VDD ( VDD ) 
    , .IN2 ( r12[15] ) , .Q ( n81 ) , .IN4 ( r14[15] ) ) ;
OR4X1 U92 (.VSS ( VSS ) , .IN4 ( n81 ) , .IN2 ( n79 ) , .VDD ( VDD ) 
    , .Q ( reg_src[15] ) , .IN1 ( n72 ) , .IN3 ( n80 ) ) ;
NOR2X0 U93 (.QN ( n82 ) , .IN1 ( n473 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n472 ) ) ;
XOR2X1 U94 (.VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( reg_src[15] ) , .Q ( n500 ) 
    , .IN1 ( n82 ) ) ;
NAND2X0 U95 (.VDD ( VDD ) , .IN1 ( reg_incr ) , .VSS ( VSS ) , .IN2 ( n132 ) 
    , .QN ( n83 ) ) ;
NAND2X0 U96 (.VDD ( VDD ) , .IN1 ( n83 ) , .VSS ( VSS ) , .IN2 ( n516 ) 
    , .QN ( r1_en ) ) ;
AO22X1 U97 (.IN1 ( n513 ) , .VSS ( VSS ) , .IN3 ( n515 ) , .VDD ( VDD ) 
    , .IN2 ( r14[11] ) , .Q ( n84 ) , .IN4 ( r15_11_ ) ) ;
AO22X1 U98 (.IN1 ( n132 ) , .VSS ( VSS ) , .IN3 ( n450 ) , .VDD ( VDD ) 
    , .IN2 ( r1[11] ) , .Q ( n85 ) , .IN4 ( r3[11] ) ) ;
AO22X1 U99 (.IN1 ( n531 ) , .VSS ( VSS ) , .IN3 ( n529 ) , .VDD ( VDD ) 
    , .IN2 ( r9[11] ) , .Q ( n86 ) , .IN4 ( r8[11] ) ) ;
AO22X1 U100 (.IN1 ( n527 ) , .VSS ( VSS ) , .IN3 ( n525 ) , .VDD ( VDD ) 
    , .IN2 ( r7[11] ) , .Q ( n87 ) , .IN4 ( r6[11] ) ) ;
AO22X1 U101 (.IN1 ( n523 ) , .VSS ( VSS ) , .IN3 ( n521 ) , .VDD ( VDD ) 
    , .IN2 ( r5[11] ) , .Q ( n88 ) , .IN4 ( r4[11] ) ) ;
NOR4X0 U102 (.VSS ( VSS ) , .IN2 ( n86 ) , .IN1 ( n85 ) , .IN3 ( n87 ) 
    , .VDD ( VDD ) , .IN4 ( n88 ) , .QN ( n89 ) ) ;
NAND2X0 U103 (.VDD ( VDD ) , .IN1 ( pc[11] ) , .VSS ( VSS ) , .IN2 ( n449 ) 
    , .QN ( n90 ) ) ;
NAND3X0 U104 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n91 ) , .IN3 ( n451 ) 
    , .IN2 ( n89 ) , .IN1 ( n90 ) ) ;
AO22X1 U105 (.IN1 ( n511 ) , .VSS ( VSS ) , .IN3 ( n509 ) , .VDD ( VDD ) 
    , .IN2 ( r13[11] ) , .Q ( n92 ) , .IN4 ( r12[11] ) ) ;
AO22X1 U106 (.IN1 ( n505 ) , .VSS ( VSS ) , .IN3 ( n507 ) , .VDD ( VDD ) 
    , .IN2 ( r10[11] ) , .Q ( n93 ) , .IN4 ( r11[11] ) ) ;
OR4X1 U107 (.VSS ( VSS ) , .IN4 ( n93 ) , .IN2 ( n91 ) , .VDD ( VDD ) 
    , .Q ( reg_src[11] ) , .IN1 ( n84 ) , .IN3 ( n92 ) ) ;
NAND2X1 U340 (.VDD ( VDD ) , .IN1 ( n369 ) , .VSS ( VSS ) , .IN2 ( n368 ) 
    , .QN ( reg_src[8] ) ) ;
NAND2X0 U343 (.VDD ( VDD ) , .IN1 ( inst_dest[5] ) , .VSS ( VSS ) 
    , .IN2 ( r5[10] ) , .QN ( n546 ) ) ;
NAND2X0 U344 (.VDD ( VDD ) , .IN1 ( inst_dest[5] ) , .VSS ( VSS ) 
    , .IN2 ( r5[12] ) , .QN ( n566 ) ) ;
NAND2X0 U347 (.VDD ( VDD ) , .IN1 ( r4[9] ) , .VSS ( VSS ) 
    , .IN2 ( inst_dest[4] ) , .QN ( n666 ) ) ;
NAND2X0 U348 (.VDD ( VDD ) , .IN1 ( inst_dest[5] ) , .VSS ( VSS ) 
    , .IN2 ( r5[11] ) , .QN ( n556 ) ) ;
AND2X1 U349 (.IN1 ( reg_dest_val[9] ) , .IN2 ( IN5 ) , .Q ( pc_sw[9] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U350 (.IN1 ( reg_dest_val[8] ) , .IN2 ( IN5 ) , .Q ( pc_sw[8] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U351 (.IN1 ( reg_dest_val[11] ) , .IN2 ( IN5 ) , .Q ( pc_sw[11] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AND2X1 U352 (.IN1 ( reg_dest_val[10] ) , .IN2 ( IN5 ) , .Q ( pc_sw[10] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
SDFFARX1 r13_reg_9_ (.Q ( r13[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r13[8] ) 
    , .D ( N243 ) ) ;
SDFFARX1 r12_reg_9_ (.Q ( r12[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[8] ) 
    , .D ( N226 ) ) ;
SDFFARX1 r11_reg_9_ (.Q ( r11[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r11[8] ) 
    , .D ( N209 ) ) ;
SDFFARX1 r10_reg_9_ (.Q ( r10[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r10[8] ) 
    , .D ( N192 ) ) ;
SDFFARX1 r9_reg_9_ (.Q ( r9[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r9[8] ) , .D ( N175 ) ) ;
SDFFARX1 r8_reg_9_ (.Q ( r8[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r8[8] ) , .D ( N158 ) ) ;
SDFFARX1 r7_reg_9_ (.Q ( r7[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[8] ) , .D ( N141 ) ) ;
SDFFARX1 r6_reg_9_ (.Q ( r6[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r6[8] ) , .D ( N124 ) ) ;
SDFFARX1 r5_reg_9_ (.Q ( r5[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r5[8] ) , .D ( N107 ) ) ;
SDFFARX1 r4_reg_9_ (.Q ( r4[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[8] ) , .D ( N90 ) ) ;
SDFFARX1 r1_reg_12_ (.Q ( r1[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r1[11] ) , .D ( N50 ) ) ;
SDFFARX1 r15_reg_12_ (.Q ( r15_12_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_11_ ) 
    , .D ( N280 ) ) ;
SDFFARX1 r14_reg_12_ (.Q ( r14[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[11] ) 
    , .D ( N263 ) ) ;
SDFFARX1 r13_reg_12_ (.Q ( r13[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r13[11] ) 
    , .D ( N246 ) ) ;
SDFFARX1 r12_reg_12_ (.Q ( r12[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[11] ) 
    , .D ( N229 ) ) ;
SDFFARX1 r11_reg_12_ (.Q ( r11[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r11[11] ) 
    , .D ( N212 ) ) ;
SDFFARX1 r10_reg_12_ (.Q ( r10[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r10[11] ) 
    , .D ( N195 ) ) ;
SDFFARX1 r9_reg_12_ (.Q ( r9[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r9[11] ) 
    , .D ( N178 ) ) ;
SDFFARX1 r8_reg_12_ (.Q ( r8[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r8[11] ) 
    , .D ( N161 ) ) ;
SDFFARX1 r7_reg_12_ (.Q ( r7[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[11] ) 
    , .D ( N144 ) ) ;
SDFFARX1 r6_reg_12_ (.Q ( r6[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r6[11] ) 
    , .D ( N127 ) ) ;
SDFFARX1 r5_reg_12_ (.Q ( r5[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r5[11] ) 
    , .D ( N110 ) ) ;
SDFFARX1 r4_reg_12_ (.Q ( r4[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r4[11] ) , .D ( N93 ) ) ;
SDFFARX1 r3_reg_13_ (.Q ( r3[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r3[12] ) 
    , .D ( pc_sw[13] ) ) ;
SDFFARX1 r3_reg_14_ (.Q ( r3[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r3[13] ) 
    , .D ( pc_sw[14] ) ) ;
SDFFARX1 r1_reg_13_ (.Q ( r1[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[12] ) , .D ( N51 ) ) ;
SDFFARX1 r15_reg_13_ (.Q ( r15_13_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_12_ ) 
    , .D ( N281 ) ) ;
SDFFARX1 r14_reg_13_ (.Q ( r14[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[12] ) 
    , .D ( N264 ) ) ;
SDFFARX1 r13_reg_13_ (.Q ( r13[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r13[12] ) 
    , .D ( N247 ) ) ;
SDFFARX1 r12_reg_13_ (.Q ( r12[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[12] ) 
    , .D ( N230 ) ) ;
SDFFARX1 r11_reg_13_ (.Q ( r11[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r11[12] ) 
    , .D ( N213 ) ) ;
SDFFARX1 r10_reg_13_ (.Q ( r10[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r10[12] ) 
    , .D ( N196 ) ) ;
SDFFARX1 r9_reg_13_ (.Q ( r9[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r9[12] ) 
    , .D ( N179 ) ) ;
SDFFARX1 r8_reg_13_ (.Q ( r8[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r8[12] ) 
    , .D ( N162 ) ) ;
SDFFARX1 r7_reg_13_ (.Q ( r7[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[12] ) 
    , .D ( N145 ) ) ;
SDFFARX1 r6_reg_13_ (.Q ( r6[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r6[12] ) 
    , .D ( N128 ) ) ;
SDFFARX1 r5_reg_13_ (.Q ( r5[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r5[12] ) 
    , .D ( N111 ) ) ;
SDFFARX1 r4_reg_13_ (.Q ( r4[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[12] ) , .D ( N94 ) ) ;
SDFFARX1 r1_reg_14_ (.Q ( r1[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r1[13] ) 
    , .D ( N52 ) ) ;
SDFFARX1 r15_reg_14_ (.Q ( r15_14_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_13_ ) 
    , .D ( N282 ) ) ;
SDFFARX1 r14_reg_14_ (.Q ( r14[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[13] ) 
    , .D ( N265 ) ) ;
SDFFARX1 r13_reg_14_ (.Q ( r13[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r13[13] ) 
    , .D ( N248 ) ) ;
SDFFARX1 r12_reg_14_ (.Q ( r12[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( puc_rst ) , .SE ( n113 ) , .SI ( r12[13] ) 
    , .D ( N231 ) ) ;
SDFFARX1 r11_reg_14_ (.Q ( r11[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[13] ) 
    , .D ( N214 ) ) ;
SDFFARX1 r10_reg_14_ (.Q ( r10[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n107 ) , .SI ( r10[13] ) 
    , .D ( N197 ) ) ;
SDFFARX1 r9_reg_14_ (.Q ( r9[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r9[13] ) 
    , .D ( N180 ) ) ;
SDFFARX1 r8_reg_14_ (.Q ( r8[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r8[13] ) 
    , .D ( N163 ) ) ;
SDFFARX1 r7_reg_14_ (.Q ( r7[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[13] ) 
    , .D ( N146 ) ) ;
SDFFARX1 r6_reg_14_ (.Q ( r6[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r6[13] ) 
    , .D ( N129 ) ) ;
SDFFARX1 r5_reg_14_ (.Q ( r5[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n112 ) , .SI ( r5[13] ) 
    , .D ( N112 ) ) ;
SDFFARX1 r4_reg_14_ (.Q ( r4[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[13] ) , .D ( N95 ) ) ;
SDFFARX1 r2_reg_2_ (.Q ( status[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r2 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( status[1] ) 
    , .D ( N73 ) ) ;
SDFFARX1 r3_reg_15_ (.Q ( r3[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( IN0 ) , .SE ( IN6 ) , .SI ( r3[14] ) 
    , .D ( pc_sw[15] ) ) ;
SDFFARX1 r2_reg_1_ (.Q ( status[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r2 ) , .RSTB ( n127 ) , .SE ( IN6 ) , .SI ( status[0] ) 
    , .D ( N72 ) ) ;
SDFFARX1 r1_reg_15_ (.Q ( r1[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r1[14] ) 
    , .D ( N53 ) ) ;
SDFFARX1 r15_reg_15_ (.Q ( test_so ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_14_ ) 
    , .D ( N283 ) ) ;
SDFFARX1 r14_reg_15_ (.Q ( r14[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( r14[14] ) 
    , .D ( N266 ) ) ;
SDFFARX1 r13_reg_15_ (.Q ( r13[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r13[14] ) 
    , .D ( N249 ) ) ;
SDFFARX1 r12_reg_15_ (.Q ( r12[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[14] ) 
    , .D ( N232 ) ) ;
SDFFARX1 r11_reg_15_ (.Q ( r11[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[14] ) 
    , .D ( N215 ) ) ;
SDFFARX1 r10_reg_15_ (.Q ( r10[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[14] ) 
    , .D ( N198 ) ) ;
SDFFARX1 r9_reg_15_ (.Q ( r9[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r9[14] ) 
    , .D ( N181 ) ) ;
SDFFARX1 r8_reg_15_ (.Q ( r8[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r8[14] ) 
    , .D ( N164 ) ) ;
SDFFARX1 r7_reg_15_ (.Q ( r7[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n125 ) , .SE ( IN7 ) , .SI ( r7[14] ) , .D ( N147 ) ) ;
SDFFARX1 r6_reg_15_ (.Q ( r6[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n125 ) , .SE ( n114 ) , .SI ( r6[14] ) 
    , .D ( N130 ) ) ;
SDFFARX1 r5_reg_15_ (.Q ( r5[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n125 ) , .SE ( n114 ) , .SI ( r5[14] ) 
    , .D ( N113 ) ) ;
SDFFARX1 r4_reg_15_ (.Q ( r4[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[14] ) , .D ( N96 ) ) ;
SDFFARX1 r2_reg_8_ (.Q ( status[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r2 ) , .RSTB ( n127 ) , .SE ( IN6 ) , .SI ( scg1 ) , .D ( N79 ) ) ;
SDFFARX1 r2_reg_0_ (.Q ( status[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r2 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r1[15] ) , .D ( N71 ) ) ;
AO22X1 U3 (.IN1 ( r14[14] ) , .VSS ( VSS ) , .IN3 ( r15_14_ ) , .VDD ( VDD ) 
    , .IN2 ( n513 ) , .Q ( n1 ) , .IN4 ( n515 ) ) ;
NAND2X0 U4 (.VDD ( VDD ) , .IN1 ( n449 ) , .VSS ( VSS ) , .IN2 ( pc[14] ) 
    , .QN ( n2 ) ) ;
AO22X1 U5 (.IN1 ( r1[14] ) , .VSS ( VSS ) , .IN3 ( r3[14] ) , .VDD ( VDD ) 
    , .IN2 ( n132 ) , .Q ( n3 ) , .IN4 ( n450 ) ) ;
AO22X1 U6 (.IN1 ( r9[14] ) , .VSS ( VSS ) , .IN3 ( r8[14] ) , .VDD ( VDD ) 
    , .IN2 ( n531 ) , .Q ( n4 ) , .IN4 ( n529 ) ) ;
AO22X1 U7 (.IN1 ( r7[14] ) , .VSS ( VSS ) , .IN3 ( r6[14] ) , .VDD ( VDD ) 
    , .IN2 ( n527 ) , .Q ( n5 ) , .IN4 ( n525 ) ) ;
AO22X1 U8 (.IN1 ( r5[14] ) , .VSS ( VSS ) , .IN3 ( r4[14] ) , .VDD ( VDD ) 
    , .IN2 ( n523 ) , .Q ( n6 ) , .IN4 ( n521 ) ) ;
NOR4X0 U9 (.VSS ( VSS ) , .IN2 ( n4 ) , .IN1 ( n3 ) , .IN3 ( n5 ) , .VDD ( VDD ) 
    , .IN4 ( n6 ) , .QN ( n7 ) ) ;
NAND3X0 U10 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n8 ) , .IN3 ( n451 ) 
    , .IN2 ( n7 ) , .IN1 ( n2 ) ) ;
AO22X1 U11 (.IN1 ( r10[14] ) , .VSS ( VSS ) , .IN3 ( r11[14] ) , .VDD ( VDD ) 
    , .IN2 ( n505 ) , .Q ( n9 ) , .IN4 ( n507 ) ) ;
AO22X1 U12 (.IN1 ( r13[14] ) , .VSS ( VSS ) , .IN3 ( r12[14] ) , .VDD ( VDD ) 
    , .IN2 ( n511 ) , .Q ( n10 ) , .IN4 ( n509 ) ) ;
NOR4X1 U13 (.VSS ( VSS ) , .IN2 ( n8 ) , .IN1 ( n1 ) , .IN3 ( n9 ) , .VDD ( VDD ) 
    , .IN4 ( n10 ) , .QN ( n472 ) ) ;
OA221X1 U15 (.IN2 ( reg_dest_val[0] ) , .IN4 ( alu_stat[0] ) , .VDD ( VDD ) 
    , .Q ( N71 ) , .IN5 ( n130 ) , .IN1 ( alu_stat_wr[1] ) , .IN3 ( n131 ) 
    , .VSS ( VSS ) ) ;
AO22X1 U16 (.IN1 ( inst_dest[7] ) , .VSS ( VSS ) , .IN3 ( inst_dest[6] ) 
    , .VDD ( VDD ) , .IN2 ( r7[15] ) , .Q ( n12 ) , .IN4 ( r6[15] ) ) ;
NAND2X0 U17 (.VDD ( VDD ) , .IN1 ( r5[15] ) , .VSS ( VSS ) 
    , .IN2 ( inst_dest[5] ) , .QN ( n13 ) ) ;
AO22X1 U18 (.IN1 ( inst_dest[15] ) , .VSS ( VSS ) , .IN3 ( inst_dest[14] ) 
    , .VDD ( VDD ) , .IN2 ( test_so ) , .Q ( n14 ) , .IN4 ( r14[15] ) ) ;
AO22X1 U19 (.IN1 ( inst_dest[13] ) , .VSS ( VSS ) , .IN3 ( inst_dest[12] ) 
    , .VDD ( VDD ) , .IN2 ( r13[15] ) , .Q ( n15 ) , .IN4 ( r12[15] ) ) ;
AO22X1 U20 (.IN1 ( r3[15] ) , .VSS ( VSS ) , .IN3 ( pc[15] ) , .VDD ( VDD ) 
    , .IN2 ( inst_dest[3] ) , .Q ( n16 ) , .IN4 ( inst_dest[0] ) ) ;
AO22X1 U21 (.IN1 ( inst_dest[4] ) , .VSS ( VSS ) , .IN3 ( inst_dest[1] ) 
    , .VDD ( VDD ) , .IN2 ( r4[15] ) , .Q ( n17 ) , .IN4 ( r1[15] ) ) ;
NOR4X0 U22 (.VSS ( VSS ) , .IN2 ( n15 ) , .IN1 ( n14 ) , .IN3 ( n16 ) 
    , .VDD ( VDD ) , .IN4 ( n17 ) , .QN ( n18 ) ) ;
NAND3X0 U23 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n19 ) , .IN3 ( n667 ) 
    , .IN2 ( n18 ) , .IN1 ( n13 ) ) ;
AO22X1 U24 (.IN1 ( inst_dest[9] ) , .VSS ( VSS ) , .IN3 ( inst_dest[8] ) 
    , .VDD ( VDD ) , .IN2 ( r9[15] ) , .Q ( n20 ) , .IN4 ( r8[15] ) ) ;
AO22X1 U25 (.IN1 ( inst_dest[11] ) , .VSS ( VSS ) , .IN3 ( inst_dest[10] ) 
    , .VDD ( VDD ) , .IN2 ( r11[15] ) , .Q ( n21 ) , .IN4 ( r10[15] ) ) ;
OR4X1 U26 (.VSS ( VSS ) , .IN4 ( n21 ) , .IN2 ( n19 ) , .VDD ( VDD ) 
    , .Q ( reg_dest[15] ) , .IN1 ( n12 ) , .IN3 ( n20 ) ) ;
SDFFARX1 r4_reg_4_ (.Q ( r4[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r4[3] ) , .D ( N85 ) ) ;
SDFFARX1 r3_reg_7_ (.Q ( r3[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r3[6] ) 
    , .D ( reg_dest_val[7] ) ) ;
SDFFARX1 r3_reg_5_ (.Q ( r3[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r3[4] ) 
    , .D ( reg_dest_val[5] ) ) ;
SDFFARX1 r2_reg_5_ (.Q ( oscoff ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r2 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r2_4 ) 
    , .D ( N76 ) ) ;
SDFFARX1 r2_reg_7_ (.Q ( scg1 ) , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_r2 ) 
    , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( scg0 ) , .D ( N78 ) ) ;
SDFFARX1 r1_reg_5_ (.Q ( r1[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[4] ) , .D ( N43 ) ) ;
SDFFARX1 r1_reg_7_ (.Q ( r1[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[6] ) , .D ( N45 ) ) ;
SDFFARX1 r15_reg_5_ (.Q ( r15_5_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( r15_4_ ) , .D ( N273 ) ) ;
SDFFARX1 r13_reg_5_ (.Q ( r13[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( n108 ) , .SI ( r13[4] ) 
    , .D ( N239 ) ) ;
SDFFARX1 r11_reg_5_ (.Q ( r11[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[4] ) 
    , .D ( N205 ) ) ;
SDFFARX1 r9_reg_5_ (.Q ( r9[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r9[4] ) , .D ( N171 ) ) ;
SDFFARX1 r8_reg_5_ (.Q ( r8[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r8[4] ) , .D ( N154 ) ) ;
SDFFARX1 r7_reg_5_ (.Q ( r7[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r7[4] ) , .D ( N137 ) ) ;
SDFFARX1 r6_reg_5_ (.Q ( r6[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r6[4] ) , .D ( N120 ) ) ;
SDFFARX1 r5_reg_5_ (.Q ( r5[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n125 ) , .SE ( n114 ) , .SI ( r5[4] ) , .D ( N103 ) ) ;
SDFFARX1 r14_reg_5_ (.Q ( r14[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( n108 ) , .SI ( r14[4] ) 
    , .D ( N256 ) ) ;
SDFFARX1 r12_reg_5_ (.Q ( r12[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[4] ) 
    , .D ( N222 ) ) ;
SDFFARX1 r10_reg_5_ (.Q ( r10[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[4] ) 
    , .D ( N188 ) ) ;
SDFFARX1 r4_reg_5_ (.Q ( r4[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[4] ) , .D ( N86 ) ) ;
SDFFARX1 r14_reg_7_ (.Q ( r14[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[6] ) 
    , .D ( N258 ) ) ;
SDFFARX1 r12_reg_7_ (.Q ( r12[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[6] ) 
    , .D ( N224 ) ) ;
SDFFARX1 r10_reg_7_ (.Q ( r10[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n107 ) , .SI ( r10[6] ) 
    , .D ( N190 ) ) ;
SDFFARX1 r8_reg_7_ (.Q ( r8[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r8[6] ) , .D ( N156 ) ) ;
SDFFARX1 r6_reg_7_ (.Q ( r6[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r6[6] ) , .D ( N122 ) ) ;
SDFFARX1 r4_reg_7_ (.Q ( r4[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[6] ) , .D ( N88 ) ) ;
SDFFARX1 r15_reg_7_ (.Q ( r15_7_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_6_ ) 
    , .D ( N275 ) ) ;
SDFFARX1 r13_reg_7_ (.Q ( r13[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r13[6] ) 
    , .D ( N241 ) ) ;
SDFFARX1 r11_reg_7_ (.Q ( r11[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[6] ) 
    , .D ( N207 ) ) ;
SDFFARX1 r9_reg_7_ (.Q ( r9[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r9[6] ) , .D ( N173 ) ) ;
SDFFARX1 r7_reg_7_ (.Q ( r7[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[6] ) , .D ( N139 ) ) ;
SDFFARX1 r5_reg_7_ (.Q ( r5[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n114 ) , .SI ( r5[6] ) , .D ( N105 ) ) ;
SDFFARX1 r3_reg_6_ (.Q ( r3[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r3[5] ) 
    , .D ( reg_dest_val[6] ) ) ;
SDFFARX1 r2_reg_6_ (.Q ( scg0 ) , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_r2 ) 
    , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( oscoff ) , .D ( N77 ) ) ;
SDFFARX1 r1_reg_6_ (.Q ( r1[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r1[5] ) 
    , .D ( N44 ) ) ;
SDFFARX1 r9_reg_6_ (.Q ( r9[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r9[5] ) , .D ( N172 ) ) ;
SDFFARX1 r8_reg_6_ (.Q ( r8[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r8[5] ) , .D ( N155 ) ) ;
SDFFARX1 r7_reg_6_ (.Q ( r7[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r7[5] ) , .D ( N138 ) ) ;
SDFFARX1 r6_reg_6_ (.Q ( r6[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n125 ) , .SE ( n112 ) , .SI ( r6[5] ) , .D ( N121 ) ) ;
SDFFARX1 r5_reg_6_ (.Q ( r5[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n120 ) , .SE ( n114 ) , .SI ( r5[5] ) , .D ( N104 ) ) ;
SDFFARX1 r15_reg_6_ (.Q ( r15_6_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_5_ ) 
    , .D ( N274 ) ) ;
SDFFARX1 r13_reg_6_ (.Q ( r13[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( n108 ) , .SI ( r13[5] ) 
    , .D ( N240 ) ) ;
SDFFARX1 r11_reg_6_ (.Q ( r11[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[5] ) 
    , .D ( N206 ) ) ;
SDFFARX1 r14_reg_6_ (.Q ( r14[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( n108 ) , .SI ( r14[5] ) 
    , .D ( N257 ) ) ;
SDFFARX1 r12_reg_6_ (.Q ( r12[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[5] ) 
    , .D ( N223 ) ) ;
SDFFARX1 r10_reg_6_ (.Q ( r10[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r10[5] ) 
    , .D ( N189 ) ) ;
SDFFARX1 r4_reg_6_ (.Q ( r4[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[5] ) , .D ( N87 ) ) ;
SDFFARX1 r3_reg_8_ (.Q ( r3[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r3[7] ) 
    , .D ( pc_sw[8] ) ) ;
SDFFARX1 r1_reg_8_ (.Q ( r1[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r1[7] ) 
    , .D ( N46 ) ) ;
SDFFARX1 r15_reg_8_ (.Q ( r15_8_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_7_ ) 
    , .D ( N276 ) ) ;
SDFFARX1 r14_reg_8_ (.Q ( r14[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[7] ) 
    , .D ( N259 ) ) ;
SDFFARX1 r13_reg_8_ (.Q ( r13[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( n113 ) , .SI ( r13[7] ) 
    , .D ( N242 ) ) ;
SDFFARX1 r12_reg_8_ (.Q ( r12[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[7] ) 
    , .D ( N225 ) ) ;
SDFFARX1 r11_reg_8_ (.Q ( r11[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r11[7] ) 
    , .D ( N208 ) ) ;
SDFFARX1 r10_reg_8_ (.Q ( r10[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r10[7] ) 
    , .D ( N191 ) ) ;
SDFFARX1 r9_reg_8_ (.Q ( r9[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r9[7] ) , .D ( N174 ) ) ;
SDFFARX1 r8_reg_8_ (.Q ( r8[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r8[7] ) , .D ( N157 ) ) ;
SDFFARX1 r7_reg_8_ (.Q ( r7[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[7] ) , .D ( N140 ) ) ;
SDFFARX1 r6_reg_8_ (.Q ( r6[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r6[7] ) , .D ( N123 ) ) ;
SDFFARX1 r5_reg_8_ (.Q ( r5[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r5[7] ) , .D ( N106 ) ) ;
SDFFARX1 r4_reg_8_ (.Q ( r4[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r4[7] ) , .D ( N89 ) ) ;
SDFFARX1 r3_reg_11_ (.Q ( r3[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r3[10] ) 
    , .D ( pc_sw[11] ) ) ;
SDFFARX1 r1_reg_11_ (.Q ( r1[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[10] ) , .D ( N49 ) ) ;
SDFFARX1 r3_reg_10_ (.Q ( r3[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r3[9] ) 
    , .D ( pc_sw[10] ) ) ;
SDFFARX1 r15_reg_11_ (.Q ( r15_11_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_10_ ) 
    , .D ( N279 ) ) ;
SDFFARX1 r14_reg_11_ (.Q ( r14[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[10] ) 
    , .D ( N262 ) ) ;
SDFFARX1 r13_reg_11_ (.Q ( r13[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( n113 ) , .SI ( r13[10] ) 
    , .D ( N245 ) ) ;
SDFFARX1 r12_reg_11_ (.Q ( r12[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[10] ) 
    , .D ( N228 ) ) ;
SDFFARX1 r11_reg_11_ (.Q ( r11[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r11[10] ) 
    , .D ( N211 ) ) ;
SDFFARX1 r10_reg_11_ (.Q ( r10[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r10[10] ) 
    , .D ( N194 ) ) ;
SDFFARX1 r9_reg_11_ (.Q ( r9[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r9[10] ) 
    , .D ( N177 ) ) ;
SDFFARX1 r8_reg_11_ (.Q ( r8[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r8[10] ) 
    , .D ( N160 ) ) ;
SDFFARX1 r7_reg_11_ (.Q ( r7[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[10] ) 
    , .D ( N143 ) ) ;
SDFFARX1 r6_reg_11_ (.Q ( r6[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r6[10] ) 
    , .D ( N126 ) ) ;
SDFFARX1 r5_reg_11_ (.Q ( r5[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r5[10] ) 
    , .D ( N109 ) ) ;
SDFFARX1 r4_reg_11_ (.Q ( r4[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r4[10] ) , .D ( N92 ) ) ;
SDFFARX1 r3_reg_9_ (.Q ( r3[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r3[8] ) 
    , .D ( pc_sw[9] ) ) ;
SDFFARX1 r1_reg_10_ (.Q ( r1[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[9] ) , .D ( N48 ) ) ;
SDFFARX1 r3_reg_12_ (.Q ( r3[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r3[11] ) 
    , .D ( pc_sw[12] ) ) ;
SDFFARX1 r1_reg_9_ (.Q ( r1[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[8] ) , .D ( N47 ) ) ;
SDFFARX1 r15_reg_10_ (.Q ( r15_10_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_9_ ) 
    , .D ( N278 ) ) ;
SDFFARX1 r14_reg_10_ (.Q ( r14[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[9] ) 
    , .D ( N261 ) ) ;
SDFFARX1 r13_reg_10_ (.Q ( r13[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( puc_rst ) , .SE ( n113 ) , .SI ( r13[9] ) 
    , .D ( N244 ) ) ;
SDFFARX1 r12_reg_10_ (.Q ( r12[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r12[9] ) 
    , .D ( N227 ) ) ;
SDFFARX1 r11_reg_10_ (.Q ( r11[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r11[9] ) 
    , .D ( N210 ) ) ;
SDFFARX1 r10_reg_10_ (.Q ( r10[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r10[9] ) 
    , .D ( N193 ) ) ;
SDFFARX1 r9_reg_10_ (.Q ( r9[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r9[9] ) , .D ( N176 ) ) ;
SDFFARX1 r8_reg_10_ (.Q ( r8[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r8[9] ) , .D ( N159 ) ) ;
SDFFARX1 r7_reg_10_ (.Q ( r7[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n119 ) , .SE ( n112 ) , .SI ( r7[9] ) , .D ( N142 ) ) ;
SDFFARX1 r6_reg_10_ (.Q ( r6[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n119 ) , .SE ( n110 ) , .SI ( r6[9] ) , .D ( N125 ) ) ;
SDFFARX1 r5_reg_10_ (.Q ( r5[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n128 ) , .SE ( n110 ) , .SI ( r5[9] ) , .D ( N108 ) ) ;
SDFFARX1 r4_reg_10_ (.Q ( r4[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n124 ) , .SE ( n113 ) , .SI ( r4[9] ) , .D ( N91 ) ) ;
SDFFARX1 r15_reg_9_ (.Q ( r15_9_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r15_8_ ) 
    , .D ( N277 ) ) ;
SDFFARX1 r14_reg_9_ (.Q ( r14[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( puc_rst ) , .SE ( IN8 ) , .SI ( r14[8] ) 
    , .D ( N260 ) ) ;
SDFFARX1 r1_reg_0_ (.Q ( r1[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( test_si ) 
    , .D ( 1'b0 )) ;
SDFFARX1 r2_reg_9_ (.Q ( r2_9_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r2 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( status[3] ) 
    , .D ( 1'b0 )) ;
SDFFARX1 r3_reg_0_ (.Q ( r3[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r2_9_ ) 
    , .D ( reg_dest_val[0] ) ) ;
SDFFARX1 r14_reg_0_ (.Q ( r14[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r13[15] ) 
    , .D ( N251 ) ) ;
SDFFARX1 r11_reg_0_ (.Q ( r11[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[15] ) 
    , .D ( N200 ) ) ;
SDFFARX1 r8_reg_0_ (.Q ( r8[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n125 ) , .SE ( n114 ) , .SI ( r7[15] ) 
    , .D ( N149 ) ) ;
SDFFARX1 r5_reg_0_ (.Q ( r5[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r4[15] ) , .D ( N98 ) ) ;
SDFFARX1 r13_reg_0_ (.Q ( r13[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r12[15] ) 
    , .D ( N234 ) ) ;
SDFFARX1 r10_reg_0_ (.Q ( r10[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r9[15] ) 
    , .D ( N183 ) ) ;
SDFFARX1 r7_reg_0_ (.Q ( r7[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r6[15] ) , .D ( N132 ) ) ;
SDFFARX1 r4_reg_0_ (.Q ( r4[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r3[15] ) , .D ( N81 ) ) ;
SDFFARX1 r15_reg_0_ (.Q ( r15_0_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r14[15] ) 
    , .D ( N268 ) ) ;
SDFFARX1 r12_reg_0_ (.Q ( r12[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[15] ) 
    , .D ( N217 ) ) ;
SDFFARX1 r9_reg_0_ (.Q ( r9[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n125 ) , .SE ( IN7 ) , .SI ( r8[15] ) , .D ( N166 ) ) ;
SDFFARX1 r6_reg_0_ (.Q ( r6[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r5[15] ) , .D ( N115 ) ) ;
SDFFARX1 r3_reg_1_ (.Q ( r3[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( IN6 ) , .SI ( r3[0] ) 
    , .D ( reg_dest_val[1] ) ) ;
SDFFARX1 r3_reg_2_ (.Q ( r3[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( IN0 ) , .SE ( IN6 ) , .SI ( r3[1] ) 
    , .D ( reg_dest_val[2] ) ) ;
SDFFARX1 r1_reg_1_ (.Q ( r1[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[0] ) , .D ( N39 ) ) ;
SDFFARX1 r14_reg_1_ (.Q ( r14[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r14[0] ) 
    , .D ( N252 ) ) ;
SDFFARX1 r12_reg_1_ (.Q ( r12[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[0] ) 
    , .D ( N218 ) ) ;
SDFFARX1 r4_reg_1_ (.Q ( r4[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r4[0] ) , .D ( N82 ) ) ;
SDFFARX1 r10_reg_1_ (.Q ( r10[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[0] ) 
    , .D ( N184 ) ) ;
SDFFARX1 r9_reg_1_ (.Q ( r9[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r9[0] ) , .D ( N167 ) ) ;
SDFFARX1 r8_reg_1_ (.Q ( r8[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r8[0] ) , .D ( N150 ) ) ;
SDFFARX1 r7_reg_1_ (.Q ( r7[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r7[0] ) , .D ( N133 ) ) ;
SDFFARX1 r6_reg_1_ (.Q ( r6[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r6[0] ) , .D ( N116 ) ) ;
SDFFARX1 r15_reg_1_ (.Q ( r15_1_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r15_0_ ) 
    , .D ( N269 ) ) ;
SDFFARX1 r13_reg_1_ (.Q ( r13[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r13[0] ) 
    , .D ( N235 ) ) ;
SDFFARX1 r11_reg_1_ (.Q ( r11[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r11[0] ) 
    , .D ( N201 ) ) ;
SDFFARX1 r5_reg_1_ (.Q ( r5[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r5[0] ) , .D ( N99 ) ) ;
SDFFARX1 r1_reg_2_ (.Q ( r1[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r1[1] ) , .D ( N40 ) ) ;
SDFFARX1 r15_reg_2_ (.Q ( r15_2_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r15_1_ ) 
    , .D ( N270 ) ) ;
SDFFARX1 r13_reg_2_ (.Q ( r13[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r13[1] ) 
    , .D ( N236 ) ) ;
SDFFARX1 r11_reg_2_ (.Q ( r11[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r11[1] ) 
    , .D ( N202 ) ) ;
SDFFARX1 r9_reg_2_ (.Q ( r9[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r9[1] ) , .D ( N168 ) ) ;
SDFFARX1 r8_reg_2_ (.Q ( r8[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r8[1] ) , .D ( N151 ) ) ;
SDFFARX1 r7_reg_2_ (.Q ( r7[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r7[1] ) , .D ( N134 ) ) ;
SDFFARX1 r6_reg_2_ (.Q ( r6[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r6[1] ) , .D ( N117 ) ) ;
SDFFARX1 r5_reg_2_ (.Q ( r5[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r5[1] ) , .D ( N100 ) ) ;
SDFFARX1 r14_reg_2_ (.Q ( r14[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r14[1] ) 
    , .D ( N253 ) ) ;
SDFFARX1 r12_reg_2_ (.Q ( r12[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[1] ) 
    , .D ( N219 ) ) ;
SDFFARX1 r10_reg_2_ (.Q ( r10[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[1] ) 
    , .D ( N185 ) ) ;
SDFFARX1 r4_reg_2_ (.Q ( r4[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r4[1] ) , .D ( N83 ) ) ;
SDFFARX1 r3_reg_3_ (.Q ( r3[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( IN6 ) , .SI ( r3[2] ) 
    , .D ( reg_dest_val[3] ) ) ;
SDFFARX1 r2_reg_3_ (.Q ( gie ) , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_r2 ) 
    , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( status[2] ) , .D ( N74 ) ) ;
SDFFARX1 r1_reg_3_ (.Q ( r1[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r1[2] ) , .D ( N41 ) ) ;
SDFFARX1 r15_reg_3_ (.Q ( r15_3_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r15_2_ ) 
    , .D ( N271 ) ) ;
SDFFARX1 r13_reg_3_ (.Q ( r13[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r13[2] ) 
    , .D ( N237 ) ) ;
SDFFARX1 r11_reg_3_ (.Q ( r11[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r11[2] ) 
    , .D ( N203 ) ) ;
SDFFARX1 r9_reg_3_ (.Q ( r9[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r9[2] ) , .D ( N169 ) ) ;
SDFFARX1 r8_reg_3_ (.Q ( r8[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r8[2] ) , .D ( N152 ) ) ;
SDFFARX1 r7_reg_3_ (.Q ( r7[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r7[2] ) , .D ( N135 ) ) ;
SDFFARX1 r6_reg_3_ (.Q ( r6[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( IN2 ) , .SE ( IN7 ) , .SI ( r6[2] ) , .D ( N118 ) ) ;
SDFFARX1 r5_reg_3_ (.Q ( r5[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r5[2] ) , .D ( N101 ) ) ;
SDFFARX1 r14_reg_3_ (.Q ( r14[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r14[2] ) 
    , .D ( N254 ) ) ;
SDFFARX1 r12_reg_3_ (.Q ( r12[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[2] ) 
    , .D ( N220 ) ) ;
SDFFARX1 r10_reg_3_ (.Q ( r10[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[2] ) 
    , .D ( N186 ) ) ;
SDFFARX1 r4_reg_3_ (.Q ( r4[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r4 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r4[2] ) , .D ( N84 ) ) ;
SDFFARX1 r3_reg_4_ (.Q ( r3[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r3 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r3[3] ) 
    , .D ( reg_dest_val[4] ) ) ;
SDFFARX1 r2_reg_4_ (.Q ( r2_4 ) , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_r2 ) 
    , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( gie ) , .D ( N75 ) ) ;
SDFFARX1 r1_reg_4_ (.Q ( r1[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r1 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r1[3] ) , .D ( N42 ) ) ;
SDFFARX1 r15_reg_4_ (.Q ( r15_4_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r15 ) , .RSTB ( IN1 ) , .SE ( scan_enable ) , .SI ( r15_3_ ) 
    , .D ( N272 ) ) ;
SDFFARX1 r14_reg_4_ (.Q ( r14[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r14 ) , .RSTB ( IN1 ) , .SE ( n108 ) , .SI ( r14[3] ) 
    , .D ( N255 ) ) ;
SDFFARX1 r13_reg_4_ (.Q ( r13[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r13 ) , .RSTB ( n127 ) , .SE ( n108 ) , .SI ( r13[3] ) 
    , .D ( N238 ) ) ;
SDFFARX1 r12_reg_4_ (.Q ( r12[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r12 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r12[3] ) 
    , .D ( N221 ) ) ;
SDFFARX1 r11_reg_4_ (.Q ( r11[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r11 ) , .RSTB ( n120 ) , .SE ( n107 ) , .SI ( r11[3] ) 
    , .D ( N204 ) ) ;
SDFFARX1 r10_reg_4_ (.Q ( r10[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r10 ) , .RSTB ( n129 ) , .SE ( n114 ) , .SI ( r10[3] ) 
    , .D ( N187 ) ) ;
SDFFARX1 r9_reg_4_ (.Q ( r9[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r9 ) , .RSTB ( n125 ) , .SE ( IN7 ) , .SI ( r9[3] ) , .D ( N170 ) ) ;
SDFFARX1 r8_reg_4_ (.Q ( r8[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r8 ) , .RSTB ( n125 ) , .SE ( IN7 ) , .SI ( r8[3] ) , .D ( N153 ) ) ;
SDFFARX1 r7_reg_4_ (.Q ( r7[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r7 ) , .RSTB ( n125 ) , .SE ( IN7 ) , .SI ( r7[3] ) , .D ( N136 ) ) ;
SDFFARX1 r6_reg_4_ (.Q ( r6[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r6 ) , .RSTB ( n125 ) , .SE ( IN7 ) , .SI ( r6[3] ) , .D ( N119 ) ) ;
SDFFARX1 r5_reg_4_ (.Q ( r5[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_r5 ) , .RSTB ( n125 ) , .SE ( n114 ) , .SI ( r5[3] ) , .D ( N102 ) ) ;
endmodule




module omsp_execution_unit (gie , mb_en , oscoff , pc_sw_wr , scg0 , 
    scg1 , test_so , VDD , inst_bw , inst_irq_rst , inst_mov , mclk , 
    puc_rst , scan_enable , test_si , cpuoff , pc_nxt , dbg_halt_st , 
    dbg_reg_wr , exec_done , pc , mdb_in , inst_src , inst_type , 
    inst_so , inst_sext , inst_jmp , inst_dext , inst_dest , inst_alu , 
    inst_as , inst_ad , dbg_mem_dout , e_state , pc_sw , mdb_out , 
    mb_wr , mab , dbg_reg_din , VSS , IN0 , IN1 , IN2 , IN3 , IN4 , 
    IN5 , IN6 , IN7 , IN8 , IN9 , IN10 , IN11 , IN12 , IN13 , IN14 , 
    IN15 , IN16 , IN17 , IN18 , IN19 , mclk_cts_6 , mclk_cts_7 , 
    mclk_cts_8 , mclk_cts_9 , mclk_cts_1_1 );
output gie ;
output mb_en ;
output oscoff ;
output pc_sw_wr ;
output scg0 ;
output scg1 ;
output test_so ;
input  VDD ;
input  inst_bw ;
input  inst_irq_rst ;
input  inst_mov ;
input  mclk ;
input  puc_rst ;
input  scan_enable ;
input  test_si ;
output cpuoff ;
input  [15:0] pc_nxt ;
input  dbg_halt_st ;
input  dbg_reg_wr ;
input  exec_done ;
input  [15:0] pc ;
input  [15:0] mdb_in ;
input  [15:0] inst_src ;
input  [2:0] inst_type ;
input  [7:0] inst_so ;
input  [15:0] inst_sext ;
input  [7:0] inst_jmp ;
input  [15:0] inst_dext ;
input  [15:0] inst_dest ;
input  [11:0] inst_alu ;
input  [7:0] inst_as ;
input  [7:0] inst_ad ;
input  [15:0] dbg_mem_dout ;
input  [3:0] e_state ;
output [15:0] pc_sw ;
output [15:0] mdb_out ;
output [1:0] mb_wr ;
output [15:0] mab ;
output [15:0] dbg_reg_din ;
input  VSS ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  IN7 ;
input  IN8 ;
input  IN9 ;
input  IN10 ;
input  IN11 ;
input  IN12 ;
input  IN13 ;
input  IN14 ;
input  IN15 ;
input  IN16 ;
input  IN17 ;
input  IN18 ;
input  IN19 ;
input  mclk_cts_6 ;
input  mclk_cts_7 ;
input  mclk_cts_8 ;
input  mclk_cts_9 ;
input  mclk_cts_1_1 ;

supply1 VDD ;
supply0 VSS ;
wire [15:0] op_src ;
wire [3:0] status ;
wire [15:0] op_dst ;
wire n189 ;
assign n189 = 1'b0;
wire n188 ;
assign n188 = 1'b0;
wire n187 ;
assign n187 = 1'b0;
wire n186 ;
assign n186 = 1'b0;
wire n185 ;
assign n185 = 1'b0;
wire n184 ;
assign n184 = 1'b0;
wire [3:0] alu_stat ;
wire [15:0] alu_out ;
wire [15:8] mdb_out_nxt ;
wire n193 ;
assign n193 = 1'b0;
wire n192 ;
assign n192 = 1'b0;
wire n191 ;
assign n191 = 1'b0;
wire n190 ;
assign n190 = 1'b0;
wire [15:0] reg_src ;

wire [7:0] mdb_in_bw ;
wire [15:0] mdb_in_buf ;


omsp_clock_gate_23 clock_gate_mdb_in_buf (.clk ( mclk ) , 
    .enable ( mdb_in_buf_en ) , .scan_enable ( IN14 ) , 
    .gclk ( mclk_mdb_in_buf ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_1 ( mclk_cts_6 ) ) ;


omsp_clock_gate_24 clock_gate_mdb_out_nxt (.clk ( mclk ) , 
    .enable ( mdb_out_nxt_en ) , .scan_enable ( IN10 ) , 
    .gclk ( mclk_mdb_out_nxt ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_2 ( mclk_cts_6 ) ) ;


omsp_alu alu_0 (.dbg_halt_st ( dbg_halt_st ) , .exec_cycle ( n167 ) , 
    .inst_bw ( inst_bw ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN0 ( IN0 ) , 
    .IN1 ( n63 ) , .IN2 ( IN9 ) , .op_src ( op_src ) , .status ( status ) , 
    .op_dst ( op_dst ) , 
    .inst_so ( {inst_so[7] , n187 , n188 , n189 , inst_so[3] , n185 , 
	inst_so[1] , inst_so[0] } ) , 
    .inst_jmp ( {n186 , inst_jmp[6] , inst_jmp[5] , inst_jmp[4] , inst_jmp[3] , 
	inst_jmp[2] , inst_jmp[1] , inst_jmp[0] } ) , 
    .inst_alu ( {n184 , inst_alu[10] , inst_alu[9] , inst_alu[8] , inst_alu[7] , 
	inst_alu[6] , inst_alu[5] , inst_alu[4] , inst_alu[3] , inst_alu[2] , 
	inst_alu[1] , inst_alu[0] } ) , 
    .alu_stat ( alu_stat ) , 
    .alu_stat_wr ( {SYNOPSYS_UNCONNECTED_0, SYNOPSYS_UNCONNECTED_1, 
	\alu_stat_wr[1] , SYNOPSYS_UNCONNECTED_2} ) , 
    .alu_out_add ( {mab[15] , mab[14] , mab[13] , mab[12] , mab[11] , mab[10] , 
	mab[9] , mab[8] , mab[7] , mab[6] , mab[5] , mab[4] , mab[3] , 
	mab[2] , mab[1] , n54 } ) , 
    .alu_out ( {alu_out[15] , alu_out[14] , alu_out[13] , alu_out[12] , 
	alu_out[11] , alu_out[10] , alu_out[9] , alu_out[8] , pc_sw[7] , 
	pc_sw[6] , pc_sw[5] , pc_sw[4] , pc_sw[3] , pc_sw[2] , pc_sw[1] , 
	pc_sw[0] } ) ) ;


omsp_register_file register_file_0 (.gie ( gie ) , .oscoff ( oscoff ) , 
    .pc_sw_wr ( pc_sw_wr ) , .scg0 ( scg0 ) , .scg1 ( scg1 ) , 
    .test_so ( test_so ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .reg_pc_call ( reg_pc_call ) , .reg_sp_wr ( reg_sp_wr ) , 
    .reg_sr_wr ( reg_sr_wr ) , .reg_sr_clr ( n169 ) , .reg_incr ( reg_incr ) , 
    .scan_enable ( IN12 ) , .test_si ( mdb_out_nxt[15] ) , .cpuoff ( cpuoff ) , 
    .reg_sp_val ( {mab[15] , mab[14] , mab[13] , mab[12] , mab[11] , mab[10] , 
	mab[9] , mab[8] , mab[7] , mab[6] , mab[5] , mab[4] , mab[3] , 
	mab[2] , mab[1] , n193 } ) , 
    .inst_bw ( inst_bw ) , .mclk ( mclk ) , .puc_rst ( IN1 ) , 
    .reg_dest_wr ( reg_dest_wr ) , 
    .reg_dest_val ( {alu_out[15] , alu_out[14] , alu_out[13] , alu_out[12] , 
	alu_out[11] , alu_out[10] , alu_out[9] , alu_out[8] , IN0 , 
	pc_sw[6] , pc_sw[5] , pc_sw[4] , pc_sw[3] , pc_sw[2] , pc_sw[1] , 
	pc_sw[0] } ) , 
    .pc ( pc ) , .inst_src ( inst_src ) , .inst_dest ( inst_dest ) , 
    .alu_stat_wr ( {n190 , n191 , \alu_stat_wr[1] , n192 } ) , 
    .status ( status ) , .alu_stat ( alu_stat ) , .reg_src ( reg_src ) , 
    .reg_dest ( dbg_reg_din ) , 
    .pc_sw ( {pc_sw[15] , pc_sw[14] , pc_sw[13] , pc_sw[12] , pc_sw[11] , 
	pc_sw[10] , pc_sw[9] , pc_sw[8] , SYNOPSYS_UNCONNECTED_3, 
	SYNOPSYS_UNCONNECTED_4, SYNOPSYS_UNCONNECTED_5, 
	SYNOPSYS_UNCONNECTED_6, SYNOPSYS_UNCONNECTED_7, 
	SYNOPSYS_UNCONNECTED_8, SYNOPSYS_UNCONNECTED_9, 
	SYNOPSYS_UNCONNECTED_10} ) , 
    .IN0 ( IN2 ) , .IN1 ( IN3 ) , .IN2 ( IN5 ) , .IN3 ( IN7 ) , .IN4 ( IN8 ) , 
    .IN5 ( n63 ) , .IN6 ( IN13 ) , .IN7 ( IN16 ) , .IN8 ( IN17 ) , .IN9 ( IN18 ) , 
    .IN10 ( IN19 ) , .mclk_cts_3 ( mclk_cts_7 ) , .mclk_cts_4 ( mclk_cts_8 ) , 
    .mclk_cts_5 ( mclk_cts_9 ) , .mclk_cts_7 ( mclk_cts_1_1 ) ) ;

NAND2X0 U167 (.IN2 ( n172 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n171 ) 
    , .QN ( n175 ) ) ;
NOR2X1 U138 (.QN ( n201 ) , .IN1 ( n70 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n175 ) ) ;
NAND2X0 U164 (.IN2 ( n170 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( inst_src[1] ) 
    , .QN ( n212 ) ) ;
NAND2X0 U154 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[0] ) , .QN ( n95 ) ) ;
NAND2X0 U155 (.IN2 ( n150 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_sext[0] ) , .QN ( n98 ) ) ;
NAND2X0 U156 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[1] ) , .QN ( n126 ) ) ;
NAND2X0 U157 (.IN2 ( mdb_in_bw[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n152 ) , .QN ( n127 ) ) ;
NAND2X0 U158 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[2] ) , .QN ( n129 ) ) ;
NAND2X0 U129 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[3] ) , .QN ( n132 ) ) ;
NAND2X0 U131 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[4] ) , .QN ( n135 ) ) ;
NAND2X0 U121 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[5] ) , .QN ( n138 ) ) ;
NAND2X0 U122 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[6] ) , .QN ( n141 ) ) ;
NAND2X0 U123 (.IN2 ( n151 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_din[7] ) , .QN ( n144 ) ) ;
NAND2X0 U119 (.IN2 ( n49 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n182 ) 
    , .QN ( n210 ) ) ;
NAND2X0 U111 (.IN2 ( n73 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( e_state[1] ) 
    , .QN ( n74 ) ) ;
NAND2X0 U107 (.IN2 ( inst_as[0] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n167 ) 
    , .QN ( n162 ) ) ;
NAND2X0 U110 (.VDD ( VDD ) , .IN1 ( n73 ) , .VSS ( VSS ) , .IN2 ( n99 ) 
    , .QN ( n158 ) ) ;
INVX1 U65 (.INP ( n158 ) , .ZN ( n102 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U169 (.IN2 ( n163 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n164 ) 
    , .QN ( n198 ) ) ;
NAND2X0 U106 (.IN2 ( dbg_mem_dout[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_halt_st ) , .QN ( n97 ) ) ;
NAND2X0 U108 (.IN2 ( inst_so[6] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n167 ) 
    , .QN ( n75 ) ) ;
NOR2X0 U132 (.QN ( n152 ) , .IN1 ( n93 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n91 ) ) ;
NOR2X1 U137 (.QN ( n202 ) , .IN1 ( mdb_in_buf_valid ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n175 ) ) ;
INVX0 U62 (.ZN ( n63 ) , .VDD ( VDD ) , .INP ( IN9 ) , .VSS ( VSS ) ) ;
NOR2X0 U143 (.QN ( n167 ) , .IN1 ( n60 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n74 ) ) ;
INVX0 U67 (.ZN ( n182 ) , .VDD ( VDD ) , .INP ( n167 ) , .VSS ( VSS ) ) ;
INVX0 U66 (.ZN ( n157 ) , .VDD ( VDD ) , .INP ( inst_so[6] ) , .VSS ( VSS ) ) ;
INVX0 U64 (.ZN ( n66 ) , .VDD ( VDD ) , .INP ( e_state[3] ) , .VSS ( VSS ) ) ;
INVX0 U63 (.ZN ( n65 ) , .VDD ( VDD ) , .INP ( inst_bw ) , .VSS ( VSS ) ) ;
INVX0 U1 (.ZN ( n60 ) , .VDD ( VDD ) , .INP ( e_state[0] ) , .VSS ( VSS ) ) ;
NOR3X1 U165 (.IN2 ( n165 ) , .QN ( n150 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n161 ) , .IN3 ( dbg_halt_st ) ) ;
NAND3X0 U286 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n207 ) , .IN3 ( n204 ) 
    , .IN2 ( inst_type[0] ) , .IN1 ( inst_as[0] ) ) ;
INVX0 U287 (.ZN ( n205 ) , .VDD ( VDD ) , .INP ( inst_alu[11] ) , .VSS ( VSS ) ) ;
NAND3X0 U288 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n206 ) , .IN3 ( n205 ) 
    , .IN2 ( inst_type[2] ) , .IN1 ( inst_ad[0] ) ) ;
AO21X1 U289 (.VDD ( VDD ) , .IN2 ( n167 ) , .IN1 ( inst_so[5] ) , .IN3 ( n211 ) 
    , .Q ( reg_pc_call ) , .VSS ( VSS ) ) ;
INVX0 U290 (.ZN ( n213 ) , .VDD ( VDD ) , .INP ( inst_as[1] ) , .VSS ( VSS ) ) ;
NAND4X0 U291 (.IN1 ( n102 ) , .QN ( n216 ) , .IN2 ( n214 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n213 ) , .IN4 ( n212 ) ) ;
AO22X1 U47 (.IN1 ( inst_sext[12] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[12] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n34 ) , .IN4 ( n201 ) ) ;
AO22X1 U48 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[12] ) , .Q ( n35 ) , .IN4 ( dbg_reg_din[12] ) ) ;
AO22X1 U49 (.IN1 ( mdb_in[12] ) , .VSS ( VSS ) , .IN3 ( inst_dext[12] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n36 ) , .IN4 ( n203 ) ) ;
OR3X1 U50 (.IN2 ( n35 ) , .VSS ( VSS ) , .IN3 ( n36 ) , .VDD ( VDD ) 
    , .Q ( op_src[12] ) , .IN1 ( n34 ) ) ;
AO22X1 U51 (.IN1 ( inst_sext[14] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[14] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n37 ) , .IN4 ( n201 ) ) ;
AO22X1 U52 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[14] ) , .Q ( n38 ) , .IN4 ( dbg_reg_din[14] ) ) ;
AO22X1 U53 (.IN1 ( mdb_in[14] ) , .VSS ( VSS ) , .IN3 ( inst_dext[14] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n39 ) , .IN4 ( n203 ) ) ;
OR3X1 U54 (.IN2 ( n38 ) , .VSS ( VSS ) , .IN3 ( n39 ) , .VDD ( VDD ) 
    , .Q ( op_src[14] ) , .IN1 ( n37 ) ) ;
OR4X1 U55 (.VSS ( VSS ) , .IN4 ( inst_ad[0] ) , .IN2 ( inst_type[1] ) 
    , .VDD ( VDD ) , .Q ( n40 ) , .IN1 ( inst_so[6] ) , .IN3 ( inst_type[0] ) ) ;
NOR2X0 U56 (.QN ( n41 ) , .IN1 ( n182 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n40 ) ) ;
NOR2X0 U57 (.QN ( n93 ) , .IN1 ( n41 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n211 ) ) ;
AO22X1 U58 (.IN1 ( inst_sext[7] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[7] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n42 ) , .IN4 ( n201 ) ) ;
AO22X1 U59 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[7] ) , .Q ( n43 ) , .IN4 ( dbg_reg_din[7] ) ) ;
AO22X1 U60 (.IN1 ( mdb_in_bw[7] ) , .VSS ( VSS ) , .IN3 ( inst_dext[7] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n44 ) , .IN4 ( n203 ) ) ;
OR3X1 U61 (.IN2 ( n43 ) , .VSS ( VSS ) , .IN3 ( n44 ) , .VDD ( VDD ) 
    , .Q ( op_src[7] ) , .IN1 ( n42 ) ) ;
MUX21X1 U181 (.S ( n102 ) , .IN2 ( pc_nxt[9] ) , .IN1 ( alu_out[9] ) 
    , .Q ( N63 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U182 (.S ( n102 ) , .IN2 ( pc_nxt[10] ) , .IN1 ( alu_out[10] ) 
    , .Q ( N64 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U183 (.S ( n102 ) , .IN2 ( pc_nxt[11] ) , .IN1 ( alu_out[11] ) 
    , .Q ( N65 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U184 (.S ( n102 ) , .IN2 ( pc_nxt[12] ) , .IN1 ( alu_out[12] ) 
    , .Q ( N66 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U185 (.S ( n102 ) , .IN2 ( pc_nxt[13] ) , .IN1 ( alu_out[13] ) 
    , .Q ( N67 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U186 (.S ( n102 ) , .IN2 ( pc_nxt[14] ) , .IN1 ( alu_out[14] ) 
    , .Q ( N68 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U187 (.S ( n102 ) , .IN2 ( pc_nxt[15] ) , .IN1 ( alu_out[15] ) 
    , .Q ( N69 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U188 (.ZN ( n78 ) , .VDD ( VDD ) , .INP ( n161 ) , .VSS ( VSS ) ) ;
OA221X1 U189 (.IN2 ( inst_as[5] ) , .IN4 ( n60 ) , .VDD ( VDD ) , .Q ( n77 ) 
    , .IN5 ( n87 ) , .IN1 ( n161 ) , .IN3 ( n161 ) , .VSS ( VSS ) ) ;
OR3X1 U190 (.IN2 ( inst_mov ) , .VSS ( VSS ) , .IN3 ( n158 ) , .VDD ( VDD ) 
    , .Q ( n76 ) , .IN1 ( inst_type[0] ) ) ;
NAND3X0 U191 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n105 ) , .IN3 ( e_state[0] ) 
    , .IN2 ( n101 ) , .IN1 ( n66 ) ) ;
OR2X1 U192 (.VDD ( VDD ) , .IN2 ( n105 ) , .IN1 ( inst_irq_rst ) , .VSS ( VSS ) 
    , .Q ( n217 ) ) ;
NAND4X0 U193 (.IN1 ( n77 ) , .QN ( mb_en ) , .IN2 ( n76 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n217 ) , .IN4 ( n75 ) ) ;
INVX0 U194 (.ZN ( n81 ) , .VDD ( VDD ) , .INP ( n54 ) , .VSS ( VSS ) ) ;
INVX0 U195 (.ZN ( n159 ) , .VDD ( VDD ) , .INP ( n105 ) , .VSS ( VSS ) ) ;
AO21X1 U196 (.VDD ( VDD ) , .IN2 ( e_state[0] ) , .IN1 ( n78 ) , .IN3 ( n177 ) 
    , .Q ( n79 ) , .VSS ( VSS ) ) ;
NOR2X0 U197 (.QN ( n80 ) , .IN1 ( n159 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n79 ) ) ;
NOR2X0 U198 (.QN ( n82 ) , .IN1 ( n80 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( inst_alu[11] ) ) ;
OA21X1 U199 (.IN2 ( n65 ) , .IN3 ( n82 ) , .VSS ( VSS ) , .IN1 ( n54 ) 
    , .VDD ( VDD ) , .Q ( mb_wr[1] ) ) ;
MUX21X1 U200 (.S ( n84 ) , .IN2 ( mdb_in[0] ) , .IN1 ( mdb_in[8] ) 
    , .Q ( mdb_in_bw[0] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U201 (.S ( n84 ) , .IN2 ( mdb_in[1] ) , .IN1 ( mdb_in[9] ) 
    , .Q ( mdb_in_bw[1] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U202 (.S ( n84 ) , .IN2 ( mdb_in[2] ) , .IN1 ( mdb_in[10] ) 
    , .Q ( mdb_in_bw[2] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U203 (.S ( n84 ) , .IN2 ( mdb_in[3] ) , .IN1 ( mdb_in[11] ) 
    , .Q ( mdb_in_bw[3] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U204 (.S ( n84 ) , .IN2 ( mdb_in[4] ) , .IN1 ( mdb_in[12] ) 
    , .Q ( mdb_in_bw[4] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U205 (.S ( n84 ) , .IN2 ( mdb_in[5] ) , .IN1 ( mdb_in[13] ) 
    , .Q ( mdb_in_bw[5] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U206 (.S ( n84 ) , .IN2 ( mdb_in[6] ) , .IN1 ( mdb_in[14] ) 
    , .Q ( mdb_in_bw[6] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U207 (.S ( n84 ) , .IN2 ( mdb_in[7] ) , .IN1 ( mdb_in[15] ) 
    , .Q ( mdb_in_bw[7] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U208 (.S ( IN9 ) , .IN2 ( mdb_out[2] ) , .IN1 ( mdb_out_nxt[10] ) 
    , .Q ( mdb_out[10] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U209 (.S ( IN9 ) , .IN2 ( mdb_out[3] ) , .IN1 ( mdb_out_nxt[11] ) 
    , .Q ( mdb_out[11] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U210 (.S ( IN9 ) , .IN2 ( mdb_out[4] ) , .IN1 ( mdb_out_nxt[12] ) 
    , .Q ( mdb_out[12] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U211 (.S ( IN9 ) , .IN2 ( mdb_out[5] ) , .IN1 ( mdb_out_nxt[13] ) 
    , .Q ( mdb_out[13] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U212 (.S ( IN9 ) , .IN2 ( mdb_out[6] ) , .IN1 ( mdb_out_nxt[14] ) 
    , .Q ( mdb_out[14] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U213 (.S ( IN9 ) , .IN2 ( mdb_out[7] ) , .IN1 ( mdb_out_nxt[15] ) 
    , .Q ( mdb_out[15] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U214 (.S ( IN9 ) , .IN2 ( mdb_out[0] ) , .IN1 ( mdb_out_nxt[8] ) 
    , .Q ( mdb_out[8] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X2 U215 (.S ( IN9 ) , .IN2 ( mdb_out[1] ) , .IN1 ( mdb_out_nxt[9] ) 
    , .Q ( mdb_out[9] ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U216 (.VDD ( VDD ) , .IN2 ( n182 ) , .IN1 ( inst_so[5] ) , .VSS ( VSS ) 
    , .Q ( n86 ) ) ;
NAND3X0 U217 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n163 ) , .IN3 ( n101 ) 
    , .IN2 ( n66 ) , .IN1 ( n60 ) ) ;
NAND3X0 U218 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( mdb_out_nxt_en ) 
    , .IN3 ( n158 ) , .IN2 ( n163 ) , .IN1 ( n86 ) ) ;
OA21X1 U219 (.IN2 ( mdb_in_buf_en ) , .IN3 ( n182 ) , .VSS ( VSS ) 
    , .IN1 ( mdb_in_buf_valid ) , .VDD ( VDD ) , .Q ( n166 ) ) ;
MUX21X1 U220 (.S ( mb_en ) , .IN2 ( n54 ) , .IN1 ( mab_lsb ) , .Q ( n53 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U224 (.QN ( n90 ) , .IN1 ( n165 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n161 ) ) ;
AOI21X1 U225 (.VDD ( VDD ) , .QN ( n92 ) , .IN1 ( n102 ) , .IN2 ( n204 ) 
    , .IN3 ( n177 ) , .VSS ( VSS ) ) ;
OAI22X1 U226 (.IN3 ( inst_ad[6] ) , .QN ( n94 ) , .IN1 ( inst_so[6] ) 
    , .VDD ( VDD ) , .IN4 ( n92 ) , .IN2 ( n182 ) , .VSS ( VSS ) ) ;
AOI22X1 U227 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[10] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[10] ) , .QN ( n110 ) ) ;
AND4X1 U228 (.IN1 ( e_state[2] ) , .IN2 ( n99 ) , .IN3 ( inst_as[1] ) 
    , .IN4 ( n66 ) , .Q ( n160 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U229 (.VDD ( VDD ) , .IN2 ( inst_as[2] ) , .IN1 ( inst_as[3] ) 
    , .VSS ( VSS ) , .Q ( n170 ) ) ;
NOR2X0 U230 (.QN ( n100 ) , .IN1 ( n49 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n212 ) ) ;
OAI21X1 U231 (.IN1 ( n160 ) , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n218 ) 
    , .IN3 ( n214 ) , .IN2 ( n100 ) ) ;
NAND3X0 U232 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n104 ) , .IN3 ( n101 ) 
    , .IN2 ( n66 ) , .IN1 ( e_state[1] ) ) ;
NAND3X0 U233 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n103 ) , .IN3 ( n157 ) 
    , .IN2 ( n214 ) , .IN1 ( n102 ) ) ;
NAND4X0 U234 (.IN1 ( n110 ) , .QN ( op_dst[10] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n109 ) , .IN4 ( n108 ) ) ;
AOI22X1 U235 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[11] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[11] ) , .QN ( n113 ) ) ;
NAND4X0 U236 (.IN1 ( n113 ) , .QN ( op_dst[11] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n112 ) , .IN4 ( n111 ) ) ;
AOI22X1 U237 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[12] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[12] ) , .QN ( n116 ) ) ;
NAND4X0 U238 (.IN1 ( n116 ) , .QN ( op_dst[12] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n115 ) , .IN4 ( n114 ) ) ;
AOI22X1 U239 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[13] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[13] ) , .QN ( n119 ) ) ;
NAND4X0 U240 (.IN1 ( n119 ) , .QN ( op_dst[13] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n118 ) , .IN4 ( n117 ) ) ;
AOI22X1 U241 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[14] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[14] ) , .QN ( n122 ) ) ;
NAND4X0 U242 (.IN1 ( n122 ) , .QN ( op_dst[14] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n121 ) , .IN4 ( n120 ) ) ;
AOI22X1 U243 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[15] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[15] ) , .QN ( n125 ) ) ;
NAND4X0 U244 (.IN1 ( n125 ) , .QN ( op_dst[15] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n124 ) , .IN4 ( n123 ) ) ;
AOI22X1 U245 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[1] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[1] ) , .QN ( n128 ) ) ;
AOI22X1 U246 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[2] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[2] ) , .QN ( n131 ) ) ;
AOI22X1 U247 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[3] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[3] ) , .QN ( n134 ) ) ;
AOI22X1 U248 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[4] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[4] ) , .QN ( n137 ) ) ;
NAND4X0 U249 (.IN1 ( n137 ) , .QN ( op_dst[4] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n136 ) , .IN4 ( n135 ) ) ;
AOI22X1 U250 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[5] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[5] ) , .QN ( n140 ) ) ;
NAND4X0 U251 (.IN1 ( n140 ) , .QN ( op_dst[5] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n139 ) , .IN4 ( n138 ) ) ;
AOI22X1 U252 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[6] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[6] ) , .QN ( n143 ) ) ;
NAND4X0 U253 (.IN1 ( n143 ) , .QN ( op_dst[6] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n142 ) , .IN4 ( n141 ) ) ;
AOI22X1 U254 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[7] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[7] ) , .QN ( n146 ) ) ;
NAND4X0 U255 (.IN1 ( n146 ) , .QN ( op_dst[7] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n145 ) , .IN4 ( n144 ) ) ;
AOI22X1 U256 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[8] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[8] ) , .QN ( n149 ) ) ;
NAND4X0 U257 (.IN1 ( n149 ) , .QN ( op_dst[8] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n148 ) , .IN4 ( n147 ) ) ;
AOI22X1 U258 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( dbg_mem_dout[9] ) 
    , .IN2 ( n150 ) , .IN3 ( dbg_halt_st ) , .IN1 ( inst_sext[9] ) , .QN ( n156 ) ) ;
NAND4X0 U259 (.IN1 ( n156 ) , .QN ( op_dst[9] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n154 ) , .IN4 ( n153 ) ) ;
NOR2X0 U260 (.QN ( reg_sr_wr ) , .IN1 ( n158 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n157 ) ) ;
AO221X1 U261 (.IN5 ( n159 ) , .Q ( n199 ) , .VSS ( VSS ) , .IN2 ( n102 ) 
    , .IN1 ( n214 ) , .IN3 ( n214 ) , .VDD ( VDD ) , .IN4 ( n160 ) ) ;
OA22X1 U262 (.IN2 ( n162 ) , .IN4 ( n161 ) , .VDD ( VDD ) 
    , .IN1 ( inst_type[1] ) , .IN3 ( inst_as[6] ) , .Q ( n164 ) , .VSS ( VSS ) ) ;
AOI22X1 U263 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n198 ) , .IN2 ( n199 ) 
    , .IN3 ( reg_src[0] ) , .IN1 ( dbg_reg_din[0] ) , .QN ( n181 ) ) ;
NOR2X0 U264 (.QN ( n171 ) , .IN1 ( n198 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n199 ) ) ;
INVX0 U265 (.ZN ( n168 ) , .VDD ( VDD ) , .INP ( n165 ) , .VSS ( VSS ) ) ;
AO221X1 U266 (.IN5 ( reg_sr_wr ) , .Q ( n172 ) , .VSS ( VSS ) , .IN2 ( n170 ) 
    , .IN1 ( n167 ) , .IN3 ( n167 ) , .VDD ( VDD ) , .IN4 ( n168 ) ) ;
OR4X1 U267 (.VSS ( VSS ) , .IN4 ( inst_as[5] ) , .IN2 ( inst_so[6] ) 
    , .VDD ( VDD ) , .Q ( n174 ) , .IN1 ( inst_type[1] ) , .IN3 ( inst_as[7] ) ) ;
INVX0 U268 (.ZN ( n173 ) , .VDD ( VDD ) , .INP ( n171 ) , .VSS ( VSS ) ) ;
NOR2X0 U269 (.QN ( n176 ) , .IN1 ( n173 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n172 ) ) ;
AND3X1 U270 (.IN2 ( n167 ) , .IN1 ( n174 ) , .IN3 ( n176 ) , .Q ( n200 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AOI22X1 U271 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_sext[0] ) 
    , .IN2 ( mdb_in_buf[0] ) , .IN3 ( n200 ) , .IN1 ( n201 ) , .QN ( n180 ) ) ;
OA221X1 U272 (.IN2 ( n177 ) , .IN4 ( n204 ) , .VDD ( VDD ) , .Q ( n203 ) 
    , .IN5 ( n176 ) , .IN1 ( n102 ) , .IN3 ( n102 ) , .VSS ( VSS ) ) ;
NAND4X0 U273 (.IN1 ( n181 ) , .QN ( op_src[0] ) , .IN2 ( n180 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n179 ) , .IN4 ( n178 ) ) ;
AOI22X1 U283 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( n198 ) , .IN2 ( n199 ) 
    , .IN3 ( reg_src[8] ) , .IN1 ( dbg_reg_din[8] ) , .QN ( n197 ) ) ;
AOI22X1 U284 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( inst_sext[8] ) 
    , .IN2 ( mdb_in_buf[8] ) , .IN3 ( n200 ) , .IN1 ( n201 ) , .QN ( n196 ) ) ;
NAND4X0 U285 (.IN1 ( n197 ) , .QN ( op_src[8] ) , .IN2 ( n196 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n195 ) , .IN4 ( n194 ) ) ;
NAND2X0 U82 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[11] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n111 ) ) ;
NAND2X0 U83 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[15] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n123 ) ) ;
NAND2X0 U84 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[14] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n120 ) ) ;
NAND2X0 U85 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[12] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n114 ) ) ;
NAND2X0 U86 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[13] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n117 ) ) ;
NAND2X0 U90 (.VDD ( VDD ) , .IN1 ( n203 ) , .VSS ( VSS ) , .IN2 ( inst_dext[8] ) 
    , .QN ( n194 ) ) ;
NAND2X0 U91 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[8] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n147 ) ) ;
NAND2X0 U92 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) , .IN2 ( mdb_in_bw[6] ) 
    , .QN ( n142 ) ) ;
NAND2X0 U93 (.VDD ( VDD ) , .IN1 ( mdb_in[15] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n124 ) ) ;
NAND2X0 U94 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) , .IN2 ( mdb_in_bw[7] ) 
    , .QN ( n145 ) ) ;
NAND2X0 U95 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) , .IN2 ( mdb_in_bw[2] ) 
    , .QN ( n130 ) ) ;
NAND2X0 U96 (.VDD ( VDD ) , .IN1 ( mdb_in[12] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n115 ) ) ;
NAND2X0 U97 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) , .IN2 ( mdb_in_bw[4] ) 
    , .QN ( n136 ) ) ;
NAND2X0 U98 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) , .IN2 ( mdb_in_bw[5] ) 
    , .QN ( n139 ) ) ;
NAND2X0 U99 (.VDD ( VDD ) , .IN1 ( mdb_in[9] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n153 ) ) ;
NAND2X0 U100 (.VDD ( VDD ) , .IN1 ( mdb_in[11] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n112 ) ) ;
NAND2X0 U101 (.VDD ( VDD ) , .IN1 ( mdb_in[14] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n121 ) ) ;
NAND2X0 U102 (.VDD ( VDD ) , .IN1 ( mdb_in[10] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n109 ) ) ;
NAND2X0 U103 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) 
    , .IN2 ( mdb_in_bw[3] ) , .QN ( n133 ) ) ;
NAND2X0 U104 (.VDD ( VDD ) , .IN1 ( mdb_in[13] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n118 ) ) ;
NAND2X0 U105 (.VDD ( VDD ) , .IN1 ( n207 ) , .VSS ( VSS ) , .IN2 ( n206 ) 
    , .QN ( n208 ) ) ;
NAND2X0 U109 (.VDD ( VDD ) , .IN1 ( n78 ) , .VSS ( VSS ) , .IN2 ( n60 ) 
    , .QN ( n49 ) ) ;
NAND3X0 U112 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n161 ) , .IN3 ( n66 ) 
    , .IN2 ( e_state[2] ) , .IN1 ( e_state[1] ) ) ;
NAND2X1 U113 (.IN2 ( mab_lsb ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( inst_bw ) 
    , .QN ( n84 ) ) ;
NAND2X0 U114 (.VDD ( VDD ) , .IN1 ( n152 ) , .VSS ( VSS ) 
    , .IN2 ( mdb_in_bw[0] ) , .QN ( n96 ) ) ;
NAND2X0 U115 (.VDD ( VDD ) , .IN1 ( mdb_in[8] ) , .VSS ( VSS ) , .IN2 ( n152 ) 
    , .QN ( n148 ) ) ;
NAND2X0 U116 (.VDD ( VDD ) , .IN1 ( n202 ) , .VSS ( VSS ) , .IN2 ( mdb_in[8] ) 
    , .QN ( n195 ) ) ;
AO221X1 U124 (.IN5 ( dbg_reg_wr ) , .Q ( reg_dest_wr ) , .VSS ( VSS ) 
    , .IN2 ( inst_type[1] ) , .IN1 ( n167 ) , .IN3 ( n167 ) , .VDD ( VDD ) 
    , .IN4 ( n208 ) ) ;
NAND2X1 U125 (.IN2 ( mdb_in_bw[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n202 ) , .QN ( n179 ) ) ;
NAND4X0 U126 (.IN1 ( n128 ) , .QN ( op_dst[1] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n127 ) , .IN4 ( n126 ) ) ;
NAND4X0 U127 (.IN1 ( n131 ) , .QN ( op_dst[2] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n130 ) , .IN4 ( n129 ) ) ;
NAND4X0 U128 (.IN1 ( n134 ) , .QN ( op_dst[3] ) , .IN2 ( n155 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n133 ) , .IN4 ( n132 ) ) ;
NOR2X0 U133 (.QN ( n211 ) , .IN1 ( n157 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n87 ) ) ;
NAND2X1 U134 (.IN2 ( n106 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n107 ) 
    , .QN ( n155 ) ) ;
NOR2X0 U135 (.QN ( n107 ) , .IN1 ( dbg_halt_st ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n90 ) ) ;
NOR2X0 U136 (.QN ( n204 ) , .IN1 ( inst_so[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n214 ) ) ;
NOR2X0 U140 (.QN ( n169 ) , .IN1 ( e_state[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n163 ) ) ;
INVX0 U141 (.ZN ( n101 ) , .VDD ( VDD ) , .INP ( e_state[2] ) , .VSS ( VSS ) ) ;
NOR2X0 U144 (.QN ( n73 ) , .IN1 ( e_state[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n66 ) ) ;
AO22X1 U147 (.IN1 ( inst_as[3] ) , .VSS ( VSS ) , .IN3 ( inst_so[6] ) 
    , .VDD ( VDD ) , .IN2 ( exec_done ) , .Q ( reg_incr ) , .IN4 ( n210 ) ) ;
NAND3X0 U148 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( reg_sp_wr ) , .IN3 ( n216 ) 
    , .IN2 ( n217 ) , .IN1 ( n218 ) ) ;
OA21X1 U150 (.IN2 ( n81 ) , .IN3 ( n82 ) , .VSS ( VSS ) , .IN1 ( n65 ) 
    , .VDD ( VDD ) , .Q ( mb_wr[0] ) ) ;
NAND2X1 U152 (.IN2 ( inst_dext[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n203 ) , .QN ( n178 ) ) ;
NAND4X0 U153 (.IN1 ( n98 ) , .QN ( op_dst[0] ) , .IN2 ( n97 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n96 ) , .IN4 ( n95 ) ) ;
AND3X1 U159 (.IN2 ( n93 ) , .IN1 ( n94 ) , .IN3 ( n107 ) , .Q ( n151 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U160 (.ZN ( n91 ) , .VDD ( VDD ) , .INP ( n107 ) , .VSS ( VSS ) ) ;
INVX0 U162 (.ZN ( n87 ) , .VDD ( VDD ) , .INP ( n177 ) , .VSS ( VSS ) ) ;
NAND4X0 U163 (.IN1 ( n105 ) , .QN ( n106 ) , .IN2 ( n218 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n104 ) , .IN4 ( n103 ) ) ;
NOR2X0 U166 (.QN ( n177 ) , .IN1 ( e_state[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n74 ) ) ;
NOR3X0 U168 (.IN2 ( inst_as[1] ) , .QN ( n165 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_as[6] ) , .IN3 ( inst_as[4] ) ) ;
NOR2X0 U170 (.QN ( n99 ) , .IN1 ( e_state[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n60 ) ) ;
OR2X1 U171 (.VDD ( VDD ) , .IN2 ( inst_so[5] ) , .IN1 ( inst_so[4] ) 
    , .VSS ( VSS ) , .Q ( n214 ) ) ;
MUX21X1 U172 (.S ( n102 ) , .IN2 ( pc_nxt[0] ) , .IN1 ( pc_sw[0] ) , .Q ( N54 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U173 (.S ( n102 ) , .IN2 ( pc_nxt[1] ) , .IN1 ( pc_sw[1] ) , .Q ( N55 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U174 (.S ( n102 ) , .IN2 ( pc_nxt[2] ) , .IN1 ( pc_sw[2] ) , .Q ( N56 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U175 (.S ( n102 ) , .IN2 ( pc_nxt[3] ) , .IN1 ( pc_sw[3] ) , .Q ( N57 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U176 (.S ( n102 ) , .IN2 ( pc_nxt[4] ) , .IN1 ( pc_sw[4] ) , .Q ( N58 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U177 (.S ( n102 ) , .IN2 ( pc_nxt[5] ) , .IN1 ( pc_sw[5] ) , .Q ( N59 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U178 (.S ( n102 ) , .IN2 ( pc_nxt[6] ) , .IN1 ( pc_sw[6] ) , .Q ( N60 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U179 (.S ( n102 ) , .IN2 ( pc_nxt[7] ) , .IN1 ( IN0 ) , .Q ( N61 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U180 (.S ( n102 ) , .IN2 ( pc_nxt[8] ) , .IN1 ( alu_out[8] ) 
    , .Q ( N62 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
SDFFASX1 mdb_in_buf_en_reg (.D ( n49 ) , .CLK ( mclk_cts_6 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN4 ) , .QN ( mdb_in_buf_en ) , .Q ( n220 ) 
    , .SE ( IN14 ) , .SI ( mab_lsb ) ) ;
SDFFARX1 mdb_in_buf_valid_reg (.QN ( n70 ) , .Q ( mdb_in_buf_valid ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( mclk_cts_6 ) , .RSTB ( IN4 ) 
    , .SE ( IN14 ) , .SI ( mdb_in_buf[15] ) , .D ( n166 ) ) ;
SDFFARX1 mdb_in_buf_reg_8_ (.Q ( mdb_in_buf[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[7] ) , .D ( mdb_in[8] ) ) ;
SDFFARX1 mdb_in_buf_reg_15_ (.Q ( mdb_in_buf[15] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN14 ) 
    , .SI ( mdb_in_buf[14] ) , .D ( mdb_in[15] ) ) ;
SDFFARX1 mdb_in_buf_reg_14_ (.Q ( mdb_in_buf[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[13] ) , .D ( mdb_in[14] ) ) ;
SDFFARX1 mdb_in_buf_reg_13_ (.Q ( mdb_in_buf[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[12] ) , .D ( mdb_in[13] ) ) ;
SDFFARX1 mdb_in_buf_reg_12_ (.Q ( mdb_in_buf[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[11] ) , .D ( mdb_in[12] ) ) ;
SDFFARX1 mdb_in_buf_reg_11_ (.Q ( mdb_in_buf[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[10] ) , .D ( mdb_in[11] ) ) ;
SDFFARX1 mdb_in_buf_reg_10_ (.Q ( mdb_in_buf[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[9] ) , .D ( mdb_in[10] ) ) ;
SDFFARX1 mdb_in_buf_reg_9_ (.Q ( mdb_in_buf[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[8] ) , .D ( mdb_in[9] ) ) ;
SDFFARX1 mdb_in_buf_reg_0_ (.Q ( mdb_in_buf[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN14 ) , .SI ( n220 ) 
    , .D ( mdb_in_bw[0] ) ) ;
SDFFARX1 mdb_in_buf_reg_7_ (.Q ( mdb_in_buf[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( scan_enable ) 
    , .SI ( mdb_in_buf[6] ) , .D ( mdb_in_bw[7] ) ) ;
SDFFARX1 mdb_in_buf_reg_6_ (.Q ( mdb_in_buf[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( scan_enable ) 
    , .SI ( mdb_in_buf[5] ) , .D ( mdb_in_bw[6] ) ) ;
SDFFARX1 mdb_in_buf_reg_5_ (.Q ( mdb_in_buf[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( scan_enable ) 
    , .SI ( mdb_in_buf[4] ) , .D ( mdb_in_bw[5] ) ) ;
SDFFARX1 mdb_in_buf_reg_4_ (.Q ( mdb_in_buf[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( scan_enable ) 
    , .SI ( mdb_in_buf[3] ) , .D ( mdb_in_bw[4] ) ) ;
SDFFARX1 mdb_in_buf_reg_3_ (.Q ( mdb_in_buf[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[2] ) , .D ( mdb_in_bw[3] ) ) ;
SDFFARX1 mdb_in_buf_reg_2_ (.Q ( mdb_in_buf[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[1] ) , .D ( mdb_in_bw[2] ) ) ;
SDFFARX1 mdb_in_buf_reg_1_ (.Q ( mdb_in_buf[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_in_buf ) , .RSTB ( IN4 ) , .SE ( IN15 ) 
    , .SI ( mdb_in_buf[0] ) , .D ( mdb_in_bw[1] ) ) ;
SDFFARX1 mab_lsb_reg (.Q ( mab_lsb ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_6 ) , .RSTB ( IN2 ) , .SE ( IN14 ) , .SI ( test_si ) 
    , .D ( n53 ) ) ;
SDFFARX1 mdb_out_nxt_reg_0_ (.Q ( mdb_out[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( IN2 ) , .SE ( IN14 ) 
    , .SI ( mdb_in_buf_valid ) , .D ( N54 ) ) ;
SDFFARX1 mdb_out_nxt_reg_1_ (.Q ( mdb_out[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( mdb_out[0] ) , .D ( N55 ) ) ;
SDFFARX1 mdb_out_nxt_reg_2_ (.Q ( mdb_out[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( mdb_out[1] ) , .D ( N56 ) ) ;
SDFFARX1 mdb_out_nxt_reg_3_ (.Q ( mdb_out[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( mdb_out[2] ) , .D ( N57 ) ) ;
SDFFARX1 mdb_out_nxt_reg_4_ (.Q ( mdb_out[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out[3] ) , .D ( N58 ) ) ;
SDFFARX1 mdb_out_nxt_reg_5_ (.Q ( mdb_out[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out[4] ) , .D ( N59 ) ) ;
SDFFARX1 mdb_out_nxt_reg_6_ (.Q ( mdb_out[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out[5] ) , .D ( N60 ) ) ;
SDFFARX1 mdb_out_nxt_reg_7_ (.Q ( mdb_out[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out[6] ) , .D ( N61 ) ) ;
SDFFARX1 mdb_out_nxt_reg_8_ (.Q ( mdb_out_nxt[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out[7] ) , .D ( N62 ) ) ;
SDFFARX1 mdb_out_nxt_reg_9_ (.Q ( mdb_out_nxt[9] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( IN6 ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[8] ) , .D ( N63 ) ) ;
SDFFARX1 mdb_out_nxt_reg_10_ (.Q ( mdb_out_nxt[10] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[9] ) , .D ( N64 ) ) ;
SDFFARX1 mdb_out_nxt_reg_11_ (.Q ( mdb_out_nxt[11] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[10] ) , .D ( N65 ) ) ;
SDFFARX1 mdb_out_nxt_reg_12_ (.Q ( mdb_out_nxt[12] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[11] ) , .D ( N66 ) ) ;
SDFFARX1 mdb_out_nxt_reg_13_ (.Q ( mdb_out_nxt[13] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[12] ) , .D ( N67 ) ) ;
SDFFARX1 mdb_out_nxt_reg_14_ (.Q ( mdb_out_nxt[14] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[13] ) , .D ( N68 ) ) ;
SDFFARX1 mdb_out_nxt_reg_15_ (.Q ( mdb_out_nxt[15] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( mclk_mdb_out_nxt ) , .RSTB ( puc_rst ) , .SE ( IN11 ) 
    , .SI ( mdb_out_nxt[14] ) , .D ( N69 ) ) ;
AO22X1 U3 (.IN1 ( inst_sext[5] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[5] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n1 ) , .IN4 ( n201 ) ) ;
AO22X1 U4 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[5] ) , .Q ( n2 ) , .IN4 ( dbg_reg_din[5] ) ) ;
AO22X1 U5 (.IN1 ( mdb_in_bw[5] ) , .VSS ( VSS ) , .IN3 ( inst_dext[5] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n3 ) , .IN4 ( n203 ) ) ;
OR3X1 U6 (.IN2 ( n2 ) , .VSS ( VSS ) , .IN3 ( n3 ) , .VDD ( VDD ) 
    , .Q ( op_src[5] ) , .IN1 ( n1 ) ) ;
AO22X1 U7 (.IN1 ( inst_sext[6] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[6] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n4 ) , .IN4 ( n201 ) ) ;
AO22X1 U8 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[6] ) , .Q ( n5 ) , .IN4 ( dbg_reg_din[6] ) ) ;
AO22X1 U9 (.IN1 ( mdb_in_bw[6] ) , .VSS ( VSS ) , .IN3 ( inst_dext[6] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n6 ) , .IN4 ( n203 ) ) ;
OR3X1 U10 (.IN2 ( n5 ) , .VSS ( VSS ) , .IN3 ( n6 ) , .VDD ( VDD ) 
    , .Q ( op_src[6] ) , .IN1 ( n4 ) ) ;
AO22X1 U11 (.IN1 ( inst_sext[13] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[13] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n7 ) , .IN4 ( n201 ) ) ;
AO22X1 U12 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[13] ) , .Q ( n8 ) , .IN4 ( dbg_reg_din[13] ) ) ;
AO22X1 U13 (.IN1 ( mdb_in[13] ) , .VSS ( VSS ) , .IN3 ( inst_dext[13] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n9 ) , .IN4 ( n203 ) ) ;
OR3X1 U14 (.IN2 ( n8 ) , .VSS ( VSS ) , .IN3 ( n9 ) , .VDD ( VDD ) 
    , .Q ( op_src[13] ) , .IN1 ( n7 ) ) ;
AO22X1 U15 (.IN1 ( inst_sext[10] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[10] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n10 ) , .IN4 ( n201 ) ) ;
AO22X1 U16 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[10] ) , .Q ( n11 ) , .IN4 ( dbg_reg_din[10] ) ) ;
AO22X1 U17 (.IN1 ( mdb_in[10] ) , .VSS ( VSS ) , .IN3 ( inst_dext[10] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n12 ) , .IN4 ( n203 ) ) ;
OR3X1 U18 (.IN2 ( n11 ) , .VSS ( VSS ) , .IN3 ( n12 ) , .VDD ( VDD ) 
    , .Q ( op_src[10] ) , .IN1 ( n10 ) ) ;
AO22X1 U19 (.IN1 ( inst_sext[15] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[15] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n13 ) , .IN4 ( n201 ) ) ;
AO22X1 U20 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[15] ) , .Q ( n14 ) , .IN4 ( dbg_reg_din[15] ) ) ;
AO22X1 U21 (.IN1 ( mdb_in[15] ) , .VSS ( VSS ) , .IN3 ( inst_dext[15] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n15 ) , .IN4 ( n203 ) ) ;
OR3X1 U22 (.IN2 ( n14 ) , .VSS ( VSS ) , .IN3 ( n15 ) , .VDD ( VDD ) 
    , .Q ( op_src[15] ) , .IN1 ( n13 ) ) ;
AO22X1 U23 (.IN1 ( inst_sext[4] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[4] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n16 ) , .IN4 ( n201 ) ) ;
AO22X1 U24 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[4] ) , .Q ( n17 ) , .IN4 ( dbg_reg_din[4] ) ) ;
AO22X1 U25 (.IN1 ( mdb_in_bw[4] ) , .VSS ( VSS ) , .IN3 ( inst_dext[4] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n18 ) , .IN4 ( n203 ) ) ;
OR3X1 U26 (.IN2 ( n17 ) , .VSS ( VSS ) , .IN3 ( n18 ) , .VDD ( VDD ) 
    , .Q ( op_src[4] ) , .IN1 ( n16 ) ) ;
AO22X1 U27 (.IN1 ( inst_sext[9] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[9] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n19 ) , .IN4 ( n201 ) ) ;
AO22X1 U28 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[9] ) , .Q ( n20 ) , .IN4 ( dbg_reg_din[9] ) ) ;
AO22X1 U29 (.IN1 ( mdb_in[9] ) , .VSS ( VSS ) , .IN3 ( inst_dext[9] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n21 ) , .IN4 ( n203 ) ) ;
OR3X1 U30 (.IN2 ( n20 ) , .VSS ( VSS ) , .IN3 ( n21 ) , .VDD ( VDD ) 
    , .Q ( op_src[9] ) , .IN1 ( n19 ) ) ;
AO22X1 U31 (.IN1 ( inst_sext[2] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[2] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n22 ) , .IN4 ( n201 ) ) ;
AO22X1 U32 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[2] ) , .Q ( n23 ) , .IN4 ( dbg_reg_din[2] ) ) ;
AO22X1 U33 (.IN1 ( mdb_in_bw[2] ) , .VSS ( VSS ) , .IN3 ( inst_dext[2] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n24 ) , .IN4 ( n203 ) ) ;
OR3X1 U34 (.IN2 ( n23 ) , .VSS ( VSS ) , .IN3 ( n24 ) , .VDD ( VDD ) 
    , .Q ( op_src[2] ) , .IN1 ( n22 ) ) ;
AO22X1 U35 (.IN1 ( inst_sext[1] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[1] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n25 ) , .IN4 ( n201 ) ) ;
AO22X1 U36 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[1] ) , .Q ( n26 ) , .IN4 ( dbg_reg_din[1] ) ) ;
AO22X1 U37 (.IN1 ( mdb_in_bw[1] ) , .VSS ( VSS ) , .IN3 ( inst_dext[1] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n27 ) , .IN4 ( n203 ) ) ;
OR3X1 U38 (.IN2 ( n26 ) , .VSS ( VSS ) , .IN3 ( n27 ) , .VDD ( VDD ) 
    , .Q ( op_src[1] ) , .IN1 ( n25 ) ) ;
AO22X1 U39 (.IN1 ( inst_sext[11] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[11] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n28 ) , .IN4 ( n201 ) ) ;
AO22X1 U40 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[11] ) , .Q ( n29 ) , .IN4 ( dbg_reg_din[11] ) ) ;
AO22X1 U41 (.IN1 ( mdb_in[11] ) , .VSS ( VSS ) , .IN3 ( inst_dext[11] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n30 ) , .IN4 ( n203 ) ) ;
OR3X1 U42 (.IN2 ( n29 ) , .VSS ( VSS ) , .IN3 ( n30 ) , .VDD ( VDD ) 
    , .Q ( op_src[11] ) , .IN1 ( n28 ) ) ;
AO22X1 U43 (.IN1 ( inst_sext[3] ) , .VSS ( VSS ) , .IN3 ( mdb_in_buf[3] ) 
    , .VDD ( VDD ) , .IN2 ( n200 ) , .Q ( n31 ) , .IN4 ( n201 ) ) ;
AO22X1 U44 (.IN1 ( n198 ) , .VSS ( VSS ) , .IN3 ( n199 ) , .VDD ( VDD ) 
    , .IN2 ( reg_src[3] ) , .Q ( n32 ) , .IN4 ( dbg_reg_din[3] ) ) ;
AO22X1 U45 (.IN1 ( mdb_in_bw[3] ) , .VSS ( VSS ) , .IN3 ( inst_dext[3] ) 
    , .VDD ( VDD ) , .IN2 ( n202 ) , .Q ( n33 ) , .IN4 ( n203 ) ) ;
OR3X1 U46 (.IN2 ( n32 ) , .VSS ( VSS ) , .IN3 ( n33 ) , .VDD ( VDD ) 
    , .Q ( op_src[3] ) , .IN1 ( n31 ) ) ;
NAND2X0 U80 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[10] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n108 ) ) ;
NAND2X0 U81 (.VDD ( VDD ) , .IN1 ( dbg_reg_din[9] ) , .VSS ( VSS ) 
    , .IN2 ( n151 ) , .QN ( n154 ) ) ;
endmodule




module omsp_clock_gate_25 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_5 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_5 ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U3 (.IN1 ( gclk_G3B2I1 ) , .IN2 ( enable_latch ) , .Q ( gclk ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk ) , .VSS ( VSS ) ) ;
INVX2 INVX1_G5B5I1 (.VDD ( VDD ) , .INP ( clk_cts_5 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B2I1 ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
endmodule




module omsp_clock_gate_26 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_27 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX4 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_clock_gate_28 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X2 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_and_gate_3 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_and_gate_4 (a , b , y , VDD , VSS );
input  a ;
input  b ;
output y ;
input  VDD ;
input  VSS ;

supply1 VDD ;
supply0 VSS ;


AND2X1 U1 (.IN1 ( a ) , .IN2 ( b ) , .Q ( y ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
endmodule




module omsp_clock_gate_29 (clk , enable , scan_enable , gclk , VDD , 
    VSS , clk_cts_1 );
input  clk ;
input  enable ;
input  scan_enable ;
output gclk ;
input  VDD ;
input  VSS ;
input  clk_cts_1 ;

supply1 VDD ;
supply0 VSS ;


INVX2 U4 (.ZN ( n2 ) , .VDD ( VDD ) , .INP ( clk_cts_1 ) , .VSS ( VSS ) ) ;
AND2X1 U3 (.IN1 ( clk ) , .IN2 ( enable_latch ) , .Q ( gclk ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR2X1 U2 (.VDD ( VDD ) , .IN2 ( enable ) , .IN1 ( scan_enable ) , .VSS ( VSS ) 
    , .Q ( enable_in ) ) ;
LATCHX1 enable_latch_reg (.VDD ( VDD ) , .VSS ( VSS ) , .D ( enable_in ) 
    , .CLK ( n2 ) , .Q ( enable_latch ) ) ;
endmodule




module omsp_frontend (inst_mov , mb_en , mclk_enable , mclk_wkup , 
    nmi_acc , test_so1 , VDD , VSS , wkup , test_si2 , test_si1 , 
    dbg_halt_st , decode_noirq , exec_done , inst_bw , inst_irq_rst , 
    mclk , nmi_pnd , nmi_wkup , pc_sw_wr , puc_rst , scan_enable , 
    wdt_irq , wdt_wkup , pc_sw , cpu_en_s , cpuoff , dbg_halt_cmd , 
    fe_pmem_wait , gie , mdb_in , irq , pc_nxt , dbg_reg_sel , pc , 
    mab , irq_acc , inst_type , inst_src , inst_so , inst_sext , 
    inst_jmp , inst_dext , inst_dest , inst_alu , inst_as , inst_ad , 
    e_state , IN0 , IN1 , IN2 , IN3 , IN4 , IN5 , IN6 , IN7 , IN8 , 
    IN9 , IN10 , IN11 , IN12 , mclk_cts_3 , mclk_cts_4 , mclk_cts_8 );
output inst_mov ;
output mb_en ;
output mclk_enable ;
output mclk_wkup ;
output nmi_acc ;
output test_so1 ;
input  VDD ;
input  VSS ;
input  wkup ;
input  test_si2 ;
input  test_si1 ;
output dbg_halt_st ;
output decode_noirq ;
output exec_done ;
output inst_bw ;
output inst_irq_rst ;
input  mclk ;
input  nmi_pnd ;
input  nmi_wkup ;
input  pc_sw_wr ;
input  puc_rst ;
input  scan_enable ;
input  wdt_irq ;
input  wdt_wkup ;
input  [15:0] pc_sw ;
input  cpu_en_s ;
input  cpuoff ;
input  dbg_halt_cmd ;
input  fe_pmem_wait ;
input  gie ;
input  [15:0] mdb_in ;
input  [13:0] irq ;
output [15:0] pc_nxt ;
input  [3:0] dbg_reg_sel ;
output [15:0] pc ;
output [15:0] mab ;
output [13:0] irq_acc ;
output [2:0] inst_type ;
output [15:0] inst_src ;
output [7:0] inst_so ;
output [15:0] inst_sext ;
output [7:0] inst_jmp ;
output [15:0] inst_dext ;
output [15:0] inst_dest ;
output [11:0] inst_alu ;
output [7:0] inst_as ;
output [7:0] inst_ad ;
output [3:0] e_state ;
input  IN0 ;
input  IN1 ;
input  IN2 ;
input  IN3 ;
input  IN4 ;
input  IN5 ;
input  IN6 ;
input  IN7 ;
input  IN8 ;
input  IN9 ;
input  IN10 ;
input  IN11 ;
input  IN12 ;
input  mclk_cts_3 ;
input  mclk_cts_4 ;
input  mclk_cts_8 ;

supply1 VDD ;
supply0 VSS ;

wire [3:0] inst_dest_bin ;
wire [2:0] i_state ;
wire [1:0] inst_ad_nxt ;
wire [3:0] irq_num ;
wire [2:0] i_state_nxt ;
wire [4:0] inst_alu_nxt ;
wire [14:4] inst_to_1hot ;
wire [7:0] inst_so_nxt ;
wire [6:0] inst_as_nxt ;
wire [2:0] inst_src_bin ;
wire [3:0] e_state_nxt ;

assign pc_nxt[15] = mab[15] ;
assign mab[7] = pc_nxt[7] ;
assign mab[8] = pc_nxt[8] ;
assign mab[9] = pc_nxt[9] ;
assign mab[10] = pc_nxt[10] ;
assign mab[11] = pc_nxt[11] ;
assign pc_nxt[12] = mab[12] ;
assign pc_nxt[13] = mab[13] ;
assign pc_nxt[14] = mab[14] ;
assign mab[1] = pc_nxt[1] ;
assign mab[2] = pc_nxt[2] ;
assign mab[3] = pc_nxt[3] ;
assign mab[4] = pc_nxt[4] ;
assign mab[5] = pc_nxt[5] ;
assign mab[6] = pc_nxt[6] ;

omsp_clock_gate_25 clock_gate_decode (.clk ( gclk_G3B6I9 ) , 
    .enable ( n138 ) , .scan_enable ( n11 ) , .gclk ( mclk_decode ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .clk_cts_5 ( mclk_cts_8 ) ) ;


omsp_clock_gate_26 clock_gate_inst_dext (.clk ( mclk ) , 
    .enable ( inst_dext_en ) , .scan_enable ( n11 ) , .gclk ( mclk_inst_dext ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .clk_cts_1 ( gclk_G3B6I9 ) ) ;


omsp_clock_gate_27 clock_gate_inst_sext (.clk ( mclk ) , 
    .enable ( inst_sext_en ) , .scan_enable ( n11 ) , .gclk ( mclk_inst_sext ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .clk_cts_1 ( gclk_G3B6I9 ) ) ;


omsp_clock_gate_28 clock_gate_pc (.clk ( mclk ) , .enable ( pc_en ) , 
    .scan_enable ( IN8 ) , .gclk ( mclk_pc ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .clk_cts_1 ( mclk_cts_3 ) ) ;


omsp_and_gate_3 and_mclk_wkup (.a ( n_1_net_ ) , .b ( IN6 ) , 
    .y ( mclk_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_and_gate_4 and_mirq_wkup (.a ( n_0_net_ ) , .b ( gie ) , 
    .y ( mirq_wkup ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;


omsp_clock_gate_29 clock_gate_irq_num (.clk ( mclk ) , 
    .enable ( irq_detect ) , .scan_enable ( IN11 ) , .gclk ( mclk_irq_num ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .clk_cts_1 ( gclk_G3B6I9 ) ) ;

INVX2 IBUFFX32_G6B2I1 (.VDD ( VDD ) , .INP ( mclk_decode ) , .VSS ( VSS ) 
    , .ZN ( gclk_G4B1I1 ) ) ;
INVX8 INVX4_G6B1I1 (.VSS ( VSS ) , .INP ( gclk_G4B1I1 ) , .ZN ( gclk_G4B2I1 ) 
    , .VDD ( VDD ) ) ;
INVX4 INVX16_G5B1I9 (.VSS ( VSS ) , .INP ( mclk_cts_4 ) , .ZN ( gclk_G3B6I9 ) 
    , .VDD ( VDD ) ) ;
NAND2X0 U335 (.IN2 ( n269 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n319 ) 
    , .QN ( n315 ) ) ;
NAND2X0 U259 (.IN2 ( n462 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n382 ) 
    , .QN ( n359 ) ) ;
NAND2X0 U334 (.IN2 ( n332 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n345 ) 
    , .QN ( n333 ) ) ;
NAND2X0 U202 (.IN2 ( inst_dest_bin[3] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_dest_bin[2] ) , .QN ( n416 ) ) ;
NAND2X0 U199 (.IN2 ( n189 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_dest_bin[3] ) , .QN ( n415 ) ) ;
NAND2X0 U198 (.IN2 ( IN5 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( dbg_reg_sel[3] ) , .QN ( n387 ) ) ;
NAND2X0 U196 (.IN2 ( n191 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n391 ) 
    , .QN ( n394 ) ) ;
NAND2X0 U209 (.IN2 ( e_state[2] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( e_state[3] ) , .QN ( n336 ) ) ;
NAND2X0 U206 (.IN2 ( n193 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( exec_src_wr ) 
    , .QN ( n343 ) ) ;
NAND2X0 U205 (.IN2 ( n328 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( e_state[1] ) 
    , .QN ( n469 ) ) ;
NAND2X0 U197 (.IN2 ( inst_jmp_bin_2_ ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_type[1] ) , .QN ( n407 ) ) ;
NAND2X0 U194 (.IN2 ( n449 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n156 ) 
    , .QN ( n224 ) ) ;
NAND2X0 U210 (.IN2 ( n197 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( i_state[0] ) 
    , .QN ( n239 ) ) ;
NAND2X0 U207 (.IN2 ( n155 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( i_state[2] ) 
    , .QN ( n240 ) ) ;
NAND2X0 U283 (.IN2 ( n319 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mdb_in[5] ) 
    , .QN ( n382 ) ) ;
NAND2X0 U252 (.IN2 ( n250 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n95 ) 
    , .QN ( n251 ) ) ;
NAND2X0 U251 (.IN2 ( n363 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n252 ) 
    , .QN ( n253 ) ) ;
NAND2X0 U250 (.IN2 ( n90 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n254 ) 
    , .QN ( n255 ) ) ;
NAND2X0 U208 (.IN2 ( n197 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n155 ) 
    , .QN ( n480 ) ) ;
NAND2X0 U249 (.IN2 ( n91 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n256 ) 
    , .QN ( n257 ) ) ;
NAND2X0 U278 (.IN2 ( pc_sw[15] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( pc_sw_wr ) , .QN ( n493 ) ) ;
NAND2X0 U327 (.IN2 ( n92 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n258 ) 
    , .QN ( n244 ) ) ;
NAND2X0 U279 (.IN2 ( mdb_in[15] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n514 ) 
    , .QN ( n494 ) ) ;
NAND2X0 U333 (.IN2 ( n96 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n516 ) 
    , .QN ( n509 ) ) ;
NAND2X0 U85 (.IN2 ( n97 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n498 ) 
    , .QN ( n73 ) ) ;
NAND2X0 U88 (.IN2 ( n97 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n495 ) 
    , .QN ( n75 ) ) ;
NAND2X0 U323 (.IN2 ( n368 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n376 ) 
    , .QN ( n373 ) ) ;
NAND2X0 U258 (.IN2 ( n366 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n313 ) 
    , .QN ( n434 ) ) ;
NAND2X0 U326 (.IN2 ( n245 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n246 ) 
    , .QN ( n247 ) ) ;
NAND2X0 U321 (.IN2 ( n91 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n374 ) 
    , .QN ( n372 ) ) ;
NAND2X0 U271 (.IN2 ( n374 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mdb_in[7] ) 
    , .QN ( n410 ) ) ;
NAND2X0 U101 (.IN2 ( pc_sw[1] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( pc_sw_wr ) , .QN ( n64 ) ) ;
NAND2X0 U98 (.IN2 ( n514 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mdb_in[3] ) 
    , .QN ( n62 ) ) ;
NAND2X0 U270 (.IN2 ( inst_ad_nxt[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n456 ) , .QN ( n461 ) ) ;
NAND2X0 U257 (.IN2 ( n368 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n248 ) 
    , .QN ( n249 ) ) ;
NAND2X0 U322 (.IN2 ( n376 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mdb_in[14] ) 
    , .QN ( n436 ) ) ;
NAND2X0 U89 (.IN2 ( n62 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n61 ) 
    , .QN ( pc_nxt[3] ) ) ;
NAND2X1 U200 (.IN2 ( n196 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( irq_num[0] ) 
    , .QN ( n443 ) ) ;
NAND2X0 U100 (.IN2 ( n64 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n63 ) 
    , .QN ( pc_nxt[1] ) ) ;
NAND2X1 U201 (.IN2 ( irq_num[0] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( irq_num[1] ) , .QN ( n441 ) ) ;
DELLN2X2 U1 (.VSS ( VSS ) , .INP ( IN12 ) , .Z ( n11 ) , .VDD ( VDD ) ) ;
NAND2X0 U248 (.IN2 ( n371 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n437 ) 
    , .QN ( n370 ) ) ;
NAND2X0 U273 (.IN2 ( ext_nxt_2_ ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n107 ) 
    , .QN ( n299 ) ) ;
NAND2X0 U272 (.IN2 ( n107 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( ext_nxt_3_ ) 
    , .QN ( n304 ) ) ;
NAND2X0 U319 (.IN2 ( n283 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n284 ) 
    , .QN ( n287 ) ) ;
NAND2X0 U328 (.IN2 ( n261 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n262 ) 
    , .QN ( i_state_nxt[2] ) ) ;
NAND2X0 U320 (.IN2 ( n278 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n285 ) 
    , .QN ( n279 ) ) ;
INVX1 U2 (.INP ( IN3 ) , .ZN ( n82 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U241 (.IN2 ( n309 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n306 ) 
    , .QN ( N250 ) ) ;
NAND2X0 U238 (.IN2 ( n309 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n293 ) 
    , .QN ( N245 ) ) ;
NAND2X0 U242 (.IN2 ( n309 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n308 ) 
    , .QN ( N252 ) ) ;
NAND2X0 U240 (.IN2 ( n309 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n305 ) 
    , .QN ( N249 ) ) ;
NAND2X0 U239 (.IN2 ( n309 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n307 ) 
    , .QN ( N251 ) ) ;
NOR2X1 U280 (.QN ( n516 ) , .IN1 ( i_state[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n480 ) ) ;
INVX0 U56 (.ZN ( n95 ) , .VDD ( VDD ) , .INP ( mdb_in[1] ) , .VSS ( VSS ) ) ;
INVX0 U43 (.ZN ( n91 ) , .VDD ( VDD ) , .INP ( mdb_in[7] ) , .VSS ( VSS ) ) ;
INVX2 U18 (.VDD ( VDD ) , .INP ( IN3 ) , .VSS ( VSS ) , .ZN ( n83 ) ) ;
INVX0 U68 (.ZN ( n96 ) , .VDD ( VDD ) , .INP ( pc_sw_wr ) , .VSS ( VSS ) ) ;
NOR2X2 U595 (.QN ( irq_acc[10] ) , .IN1 ( n479 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n444 ) ) ;
INVX2 U106 (.VDD ( VDD ) , .INP ( n294 ) , .VSS ( VSS ) , .ZN ( n107 ) ) ;
INVX0 U105 (.ZN ( n106 ) , .VDD ( VDD ) , .INP ( n309 ) , .VSS ( VSS ) ) ;
INVX1 U104 (.INP ( n311 ) , .ZN ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U103 (.ZN ( n100 ) , .VDD ( VDD ) , .INP ( n233 ) , .VSS ( VSS ) ) ;
INVX0 U97 (.ZN ( n99 ) , .VDD ( VDD ) , .INP ( irq_detect ) , .VSS ( VSS ) ) ;
INVX0 U71 (.ZN ( n98 ) , .VDD ( VDD ) , .INP ( n509 ) , .VSS ( VSS ) ) ;
INVX0 U70 (.ZN ( n97 ) , .VDD ( VDD ) , .INP ( n507 ) , .VSS ( VSS ) ) ;
INVX0 U54 (.ZN ( n94 ) , .VDD ( VDD ) , .INP ( mdb_in[12] ) , .VSS ( VSS ) ) ;
INVX0 U52 (.ZN ( n93 ) , .VDD ( VDD ) , .INP ( mdb_in[8] ) , .VSS ( VSS ) ) ;
INVX0 U47 (.ZN ( n92 ) , .VDD ( VDD ) , .INP ( mdb_in[9] ) , .VSS ( VSS ) ) ;
INVX0 U39 (.ZN ( n90 ) , .VDD ( VDD ) , .INP ( mdb_in[5] ) , .VSS ( VSS ) ) ;
INVX0 U37 (.ZN ( n89 ) , .VDD ( VDD ) , .INP ( mdb_in[4] ) , .VSS ( VSS ) ) ;
INVX0 U25 (.ZN ( n88 ) , .VDD ( VDD ) , .INP ( mdb_in[13] ) , .VSS ( VSS ) ) ;
INVX0 U23 (.ZN ( n87 ) , .VDD ( VDD ) , .INP ( dbg_reg_sel[0] ) , .VSS ( VSS ) ) ;
INVX0 U22 (.ZN ( n86 ) , .VDD ( VDD ) , .INP ( dbg_reg_sel[1] ) , .VSS ( VSS ) ) ;
INVX0 U19 (.ZN ( n85 ) , .VDD ( VDD ) , .INP ( dbg_reg_sel[2] ) , .VSS ( VSS ) ) ;
OA21X1 U620 (.IN2 ( n468 ) , .IN3 ( n467 ) , .VSS ( VSS ) , .IN1 ( n469 ) 
    , .VDD ( VDD ) , .Q ( n470 ) ) ;
MUX21X1 U621 (.S ( n470 ) , .IN2 ( exec_src_wr ) , .IN1 ( n471 ) , .Q ( n457 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR4X0 U622 (.VSS ( VSS ) , .IN2 ( irq_detect ) , .IN1 ( n100 ) , .IN3 ( n475 ) 
    , .VDD ( VDD ) , .IN4 ( n472 ) , .QN ( n474 ) ) ;
AND2X1 U623 (.IN1 ( n477 ) , .IN2 ( n476 ) , .Q ( n455 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR2X1 U624 (.QN ( nmi_acc ) , .IN1 ( n479 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n478 ) ) ;
AO222X1 U625 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( pc_nxt[0] ) , .IN2 ( pc_sw[0] ) 
    , .IN1 ( pc_sw_wr ) , .IN3 ( n97 ) , .IN4 ( pc[0] ) , .IN6 ( n514 ) 
    , .IN5 ( mdb_in[0] ) ) ;
OA21X1 U626 (.IN2 ( pc[11] ) , .IN3 ( n485 ) , .VSS ( VSS ) , .IN1 ( n482 ) 
    , .VDD ( VDD ) , .Q ( n483 ) ) ;
AO22X1 U627 (.IN1 ( n514 ) , .VSS ( VSS ) , .IN3 ( n97 ) , .VDD ( VDD ) 
    , .IN2 ( mdb_in[11] ) , .Q ( n484 ) , .IN4 ( n483 ) ) ;
AO221X1 U628 (.IN5 ( n484 ) , .Q ( pc_nxt[11] ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[11] ) , .IN1 ( pc_sw_wr ) , .IN3 ( n96 ) , .VDD ( VDD ) 
    , .IN4 ( n516 ) ) ;
OA21X1 U629 (.IN2 ( pc[13] ) , .IN3 ( n489 ) , .VSS ( VSS ) , .IN1 ( n486 ) 
    , .VDD ( VDD ) , .Q ( n487 ) ) ;
AO22X1 U630 (.IN1 ( n514 ) , .VSS ( VSS ) , .IN3 ( n97 ) , .VDD ( VDD ) 
    , .IN2 ( mdb_in[13] ) , .Q ( n488 ) , .IN4 ( n487 ) ) ;
AO221X1 U631 (.IN5 ( n488 ) , .Q ( mab[13] ) , .VSS ( VSS ) , .IN2 ( pc_sw[13] ) 
    , .IN1 ( pc_sw_wr ) , .IN3 ( n96 ) , .VDD ( VDD ) , .IN4 ( n516 ) ) ;
INVX0 U632 (.ZN ( n490 ) , .VDD ( VDD ) , .INP ( n491 ) , .VSS ( VSS ) ) ;
AO221X1 U633 (.IN5 ( n507 ) , .Q ( n492 ) , .VSS ( VSS ) , .IN2 ( n491 ) 
    , .IN1 ( pc[15] ) , .IN3 ( n202 ) , .VDD ( VDD ) , .IN4 ( n490 ) ) ;
NAND4X0 U634 (.IN1 ( n509 ) , .QN ( mab[15] ) , .IN2 ( n494 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n493 ) , .IN4 ( n492 ) ) ;
OR2X1 U636 (.VDD ( VDD ) , .IN2 ( n499 ) , .IN1 ( n507 ) , .VSS ( VSS ) 
    , .Q ( pc_en ) ) ;
OA21X1 U637 (.IN2 ( pc[5] ) , .IN3 ( n503 ) , .VSS ( VSS ) , .IN1 ( n500 ) 
    , .VDD ( VDD ) , .Q ( n501 ) ) ;
AO22X1 U638 (.IN1 ( n514 ) , .VSS ( VSS ) , .IN3 ( n97 ) , .VDD ( VDD ) 
    , .IN2 ( mdb_in[5] ) , .Q ( n502 ) , .IN4 ( n501 ) ) ;
AO221X1 U639 (.IN5 ( n502 ) , .Q ( pc_nxt[5] ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[5] ) , .IN1 ( pc_sw_wr ) , .IN3 ( n96 ) , .VDD ( VDD ) 
    , .IN4 ( n516 ) ) ;
OA21X1 U640 (.IN2 ( pc[7] ) , .IN3 ( n508 ) , .VSS ( VSS ) , .IN1 ( n504 ) 
    , .VDD ( VDD ) , .Q ( n505 ) ) ;
AO22X1 U641 (.IN1 ( n514 ) , .VSS ( VSS ) , .IN3 ( n97 ) , .VDD ( VDD ) 
    , .IN2 ( mdb_in[7] ) , .Q ( n506 ) , .IN4 ( n505 ) ) ;
AO221X1 U642 (.IN5 ( n506 ) , .Q ( pc_nxt[7] ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[7] ) , .IN1 ( pc_sw_wr ) , .IN3 ( n96 ) , .VDD ( VDD ) 
    , .IN4 ( n516 ) ) ;
OA21X1 U643 (.IN2 ( pc[9] ) , .IN3 ( n510 ) , .VSS ( VSS ) , .IN1 ( n511 ) 
    , .VDD ( VDD ) , .Q ( n512 ) ) ;
AO22X1 U644 (.IN1 ( n514 ) , .VSS ( VSS ) , .IN3 ( n97 ) , .VDD ( VDD ) 
    , .IN2 ( mdb_in[9] ) , .Q ( n515 ) , .IN4 ( n512 ) ) ;
AO221X1 U645 (.IN5 ( n515 ) , .Q ( pc_nxt[9] ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[9] ) , .IN1 ( pc_sw_wr ) , .IN3 ( n96 ) , .VDD ( VDD ) 
    , .IN4 ( n516 ) ) ;
AO221X1 U3 (.IN5 ( n507 ) , .Q ( n58 ) , .VSS ( VSS ) , .IN2 ( n491 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n489 ) , .VDD ( VDD ) , .IN4 ( n186 ) ) ;
AO221X1 U4 (.IN5 ( n55 ) , .Q ( N254 ) , .VSS ( VSS ) , .IN2 ( n106 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n107 ) , .VDD ( VDD ) , .IN4 ( ext_nxt_9_ ) ) ;
AO222X1 U5 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( exec_done ) , .IN2 ( n465 ) 
    , .IN1 ( n33 ) , .IN3 ( n332 ) , .IN4 ( n323 ) , .IN6 ( 1'b1 )
    , .IN5 ( n322 ) ) ;
AO221X1 U6 (.IN5 ( n507 ) , .Q ( n40 ) , .VSS ( VSS ) , .IN2 ( n486 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n485 ) , .VDD ( VDD ) , .IN4 ( n188 ) ) ;
AO221X1 U7 (.IN5 ( n38 ) , .Q ( inst_alu_nxt[0] ) , .VSS ( VSS ) , .IN2 ( n378 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n437 ) , .VDD ( VDD ) , .IN4 ( n375 ) ) ;
AO221X1 U8 (.IN5 ( n35 ) , .Q ( N253 ) , .VSS ( VSS ) , .IN2 ( n106 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n107 ) , .VDD ( VDD ) , .IN4 ( ext_nxt_8_ ) ) ;
AO221X1 U9 (.IN5 ( n507 ) , .Q ( n30 ) , .VSS ( VSS ) , .IN2 ( n482 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n510 ) , .VDD ( VDD ) , .IN4 ( n187 ) ) ;
AO221X1 U10 (.IN5 ( n507 ) , .Q ( n26 ) , .VSS ( VSS ) , .IN2 ( n511 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n508 ) , .VDD ( VDD ) , .IN4 ( n185 ) ) ;
AO221X1 U11 (.IN5 ( n507 ) , .Q ( n22 ) , .VSS ( VSS ) , .IN2 ( n504 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n503 ) , .VDD ( VDD ) , .IN4 ( n184 ) ) ;
AO221X1 U12 (.IN5 ( n507 ) , .Q ( n20 ) , .VSS ( VSS ) , .IN2 ( n500 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n498 ) , .VDD ( VDD ) , .IN4 ( n182 ) ) ;
AO221X1 U13 (.IN5 ( n507 ) , .Q ( n12 ) , .VSS ( VSS ) , .IN2 ( n496 ) 
    , .IN1 ( 1'b1 ), .IN3 ( n495 ) , .VDD ( VDD ) , .IN4 ( n180 ) ) ;
AO221X1 U14 (.IN5 ( inst_alu_nxt[2] ) , .Q ( n9 ) , .VSS ( VSS ) 
    , .IN2 ( inst_alu_nxt_10 ) , .IN1 ( 1'b1 ), .IN3 ( mdb_in[12] ) 
    , .VDD ( VDD ) , .IN4 ( n437 ) ) ;
AO221X1 U15 (.IN5 ( n271 ) , .Q ( i_state_nxt[0] ) , .VSS ( VSS ) 
    , .IN2 ( n516 ) , .IN1 ( 1'b1 ), .IN3 ( n272 ) , .VDD ( VDD ) 
    , .IN4 ( n2 ) ) ;
NAND4X0 U16 (.IN1 ( n99 ) , .QN ( n1 ) , .IN2 ( n96 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n447 ) , .IN4 ( n434 ) ) ;
NAND2X0 U17 (.VDD ( VDD ) , .IN1 ( n270 ) , .VSS ( VSS ) , .IN2 ( n1 ) 
    , .QN ( n2 ) ) ;
OR4X1 U24 (.VSS ( VSS ) , .IN4 ( n9 ) , .IN2 ( inst_to_1hot[14] ) , .VDD ( VDD ) 
    , .Q ( inst_alu_nxt_9 ) , .IN1 ( n378 ) , .IN3 ( inst_alu_nxt_8 ) ) ;
NAND2X0 U27 (.VDD ( VDD ) , .IN1 ( n98 ) , .VSS ( VSS ) , .IN2 ( irq_num[1] ) 
    , .QN ( n13 ) ) ;
NAND2X0 U29 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) , .IN2 ( pc_sw[2] ) 
    , .QN ( n14 ) ) ;
NAND2X0 U30 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[2] ) 
    , .QN ( n15 ) ) ;
NAND4X0 U33 (.IN1 ( n12 ) , .QN ( pc_nxt[2] ) , .IN2 ( n13 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n14 ) , .IN4 ( n15 ) ) ;
NAND2X0 U34 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[4] ) 
    , .QN ( n16 ) ) ;
NAND2X0 U35 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) , .IN2 ( pc_sw[4] ) 
    , .QN ( n17 ) ) ;
NAND2X0 U36 (.VDD ( VDD ) , .IN1 ( n98 ) , .VSS ( VSS ) , .IN2 ( irq_num[3] ) 
    , .QN ( n18 ) ) ;
NAND4X0 U38 (.IN1 ( n16 ) , .QN ( pc_nxt[4] ) , .IN2 ( n17 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n18 ) , .IN4 ( n20 ) ) ;
NAND2X0 U40 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[6] ) 
    , .QN ( n23 ) ) ;
NAND2X0 U41 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) , .IN2 ( pc_sw[6] ) 
    , .QN ( n24 ) ) ;
NAND4X0 U42 (.IN1 ( n509 ) , .QN ( pc_nxt[6] ) , .IN2 ( n22 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n23 ) , .IN4 ( n24 ) ) ;
NAND2X0 U44 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[8] ) 
    , .QN ( n27 ) ) ;
NAND2X0 U45 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) , .IN2 ( pc_sw[8] ) 
    , .QN ( n28 ) ) ;
NAND4X0 U46 (.IN1 ( n509 ) , .QN ( pc_nxt[8] ) , .IN2 ( n26 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n27 ) , .IN4 ( n28 ) ) ;
NAND2X0 U48 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[10] ) 
    , .QN ( n31 ) ) ;
NAND2X0 U49 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[10] ) , .QN ( n32 ) ) ;
NAND4X0 U50 (.IN1 ( n509 ) , .QN ( pc_nxt[10] ) , .IN2 ( n30 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n31 ) , .IN4 ( n32 ) ) ;
AO21X1 U51 (.VDD ( VDD ) , .IN2 ( n454 ) , .IN1 ( exec_dst_wr ) 
    , .IN3 ( exec_jmp ) , .Q ( n33 ) , .VSS ( VSS ) ) ;
NOR2X0 U53 (.QN ( n35 ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n91 ) ) ;
NOR2X0 U55 (.QN ( n38 ) , .IN1 ( n436 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n371 ) ) ;
NAND2X0 U57 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[12] ) 
    , .QN ( n44 ) ) ;
NAND2X0 U60 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[12] ) , .QN ( n45 ) ) ;
NAND4X0 U61 (.IN1 ( n509 ) , .QN ( mab[12] ) , .IN2 ( n40 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n44 ) , .IN4 ( n45 ) ) ;
NAND4X0 U62 (.IN1 ( n231 ) , .QN ( n46 ) , .IN2 ( n273 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n282 ) , .IN4 ( n232 ) ) ;
NOR4X0 U63 (.VSS ( VSS ) , .IN2 ( irq[2] ) , .IN1 ( irq[3] ) , .IN3 ( irq[6] ) 
    , .VDD ( VDD ) , .IN4 ( n46 ) , .QN ( n274 ) ) ;
NOR2X0 U69 (.QN ( n55 ) , .IN1 ( n101 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n93 ) ) ;
NAND2X0 U80 (.VDD ( VDD ) , .IN1 ( n514 ) , .VSS ( VSS ) , .IN2 ( mdb_in[14] ) 
    , .QN ( n59 ) ) ;
NAND2X0 U81 (.VDD ( VDD ) , .IN1 ( pc_sw_wr ) , .VSS ( VSS ) 
    , .IN2 ( pc_sw[14] ) , .QN ( n60 ) ) ;
NAND4X0 U82 (.IN1 ( n509 ) , .QN ( mab[14] ) , .IN2 ( n58 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n59 ) , .IN4 ( n60 ) ) ;
NOR2X0 U83 (.QN ( n3 ) , .IN1 ( n72 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n73 ) ) ;
NOR2X0 U84 (.QN ( n72 ) , .IN1 ( pc[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n496 ) ) ;
NOR2X0 U86 (.QN ( n6 ) , .IN1 ( n74 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n75 ) ) ;
NOR2X0 U87 (.QN ( n74 ) , .IN1 ( pc[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n499 ) ) ;
NOR2X0 U99 (.QN ( n61 ) , .IN1 ( n3 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN2 ( n4 ) ) ;
NOR2X0 U102 (.QN ( n63 ) , .IN1 ( n6 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n7 ) ) ;
NOR2X0 U526 (.QN ( n456 ) , .IN1 ( mdb_in[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n365 ) ) ;
AND2X1 U527 (.IN1 ( n364 ) , .IN2 ( n456 ) , .Q ( inst_ad_nxt_4 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
NOR3X0 U528 (.IN2 ( n366 ) , .QN ( inst_ad_nxt_6 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n95 ) , .IN3 ( n365 ) ) ;
NOR2X0 U529 (.QN ( n378 ) , .IN1 ( mdb_in[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n373 ) ) ;
INVX0 U530 (.ZN ( n151 ) , .VDD ( VDD ) , .INP ( n378 ) , .VSS ( VSS ) ) ;
NOR2X0 U531 (.QN ( n437 ) , .IN1 ( mdb_in[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n369 ) ) ;
NOR2X0 U532 (.QN ( n375 ) , .IN1 ( n88 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n94 ) ) ;
NOR3X0 U533 (.IN2 ( n88 ) , .QN ( inst_to_1hot[10] ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( mdb_in[12] ) , .IN3 ( n373 ) ) ;
AO21X1 U534 (.VDD ( VDD ) , .IN2 ( mdb_in[13] ) , .IN1 ( n437 ) 
    , .IN3 ( inst_to_1hot[10] ) , .Q ( inst_alu_nxt[2] ) , .VSS ( VSS ) ) ;
NAND4X0 U535 (.IN1 ( n233 ) , .QN ( inst_alu_nxt[3] ) , .IN2 ( n462 ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n151 ) , .IN4 ( n370 ) ) ;
INVX0 U536 (.ZN ( n438 ) , .VDD ( VDD ) , .INP ( n371 ) , .VSS ( VSS ) ) ;
OA221X1 U537 (.IN2 ( mdb_in[14] ) , .IN4 ( n438 ) , .VDD ( VDD ) 
    , .Q ( inst_alu_nxt[4] ) , .IN5 ( n376 ) , .IN1 ( n375 ) , .IN3 ( n375 ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U538 (.QN ( n374 ) , .IN1 ( mdb_in[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n379 ) ) ;
NOR2X0 U539 (.QN ( inst_so_nxt[2] ) , .IN1 ( n93 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n372 ) ) ;
NOR2X0 U540 (.QN ( inst_so_nxt[0] ) , .IN1 ( mdb_in[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n372 ) ) ;
INVX0 U541 (.ZN ( inst_alu_nxt_10 ) , .VDD ( VDD ) , .INP ( n372 ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U542 (.QN ( inst_alu_nxt_11 ) , .IN1 ( n94 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n373 ) ) ;
NOR2X0 U543 (.QN ( inst_so_nxt[3] ) , .IN1 ( n93 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n410 ) ) ;
AO21X1 U544 (.VDD ( VDD ) , .IN2 ( n375 ) , .IN1 ( n376 ) 
    , .IN3 ( inst_so_nxt[3] ) , .Q ( inst_alu_nxt_8 ) , .VSS ( VSS ) ) ;
NOR3X0 U545 (.IN2 ( n88 ) , .QN ( inst_to_1hot[14] ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( mdb_in[12] ) , .IN3 ( n436 ) ) ;
OR3X1 U546 (.IN2 ( mdb_in[4] ) , .VSS ( VSS ) , .IN3 ( mdb_in[5] ) 
    , .VDD ( VDD ) , .Q ( n381 ) , .IN1 ( n380 ) ) ;
NOR2X0 U547 (.QN ( inst_as_nxt[2] ) , .IN1 ( mdb_in[4] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n382 ) ) ;
INVX0 U548 (.ZN ( n384 ) , .VDD ( VDD ) , .INP ( n383 ) , .VSS ( VSS ) ) ;
NOR2X0 U549 (.QN ( inst_as_nxt[3] ) , .IN1 ( n385 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n384 ) ) ;
AND2X1 U550 (.IN1 ( mdb_in[5] ) , .IN2 ( n386 ) , .Q ( inst_as_nxt[5] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR3X0 U551 (.IN2 ( inst_dest_bin[3] ) , .QN ( n396 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( inst_dest_bin[2] ) , .IN3 ( n397 ) ) ;
NOR2X0 U552 (.QN ( n393 ) , .IN1 ( inst_type[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( IN5 ) ) ;
AO22X1 U553 (.IN1 ( n396 ) , .VSS ( VSS ) , .IN3 ( n399 ) , .VDD ( VDD ) 
    , .IN2 ( n423 ) , .Q ( inst_dest[2] ) , .IN4 ( n395 ) ) ;
AO22X1 U554 (.IN1 ( n396 ) , .VSS ( VSS ) , .IN3 ( n395 ) , .VDD ( VDD ) 
    , .IN2 ( n427 ) , .Q ( inst_dest[3] ) , .IN4 ( n400 ) ) ;
NOR4X0 U555 (.VSS ( VSS ) , .IN2 ( inst_jmp_bin_2_ ) , .IN1 ( inst_src_bin[2] ) 
    , .IN3 ( n174 ) , .VDD ( VDD ) , .IN4 ( n172 ) , .QN ( inst_jmp[0] ) ) ;
NOR4X0 U556 (.VSS ( VSS ) , .IN2 ( n173 ) , .IN1 ( inst_jmp_bin_2_ ) 
    , .IN3 ( n174 ) , .VDD ( VDD ) , .IN4 ( n172 ) , .QN ( inst_jmp[1] ) ) ;
NOR4X0 U557 (.VSS ( VSS ) , .IN2 ( inst_src_bin[2] ) , .IN1 ( n166 ) 
    , .IN3 ( inst_jmp_bin_2_ ) , .VDD ( VDD ) , .IN4 ( n174 ) , .QN ( inst_jmp[2] ) ) ;
NOR4X0 U558 (.VSS ( VSS ) , .IN2 ( inst_jmp_bin_2_ ) , .IN1 ( n166 ) 
    , .IN3 ( n173 ) , .VDD ( VDD ) , .IN4 ( n174 ) , .QN ( inst_jmp[3] ) ) ;
NOR3X0 U559 (.IN2 ( n172 ) , .QN ( inst_jmp[4] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_src_bin[2] ) , .IN3 ( n407 ) ) ;
NOR3X0 U560 (.IN2 ( n172 ) , .QN ( inst_jmp[5] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n173 ) , .IN3 ( n407 ) ) ;
NOR3X0 U561 (.IN2 ( n166 ) , .QN ( inst_jmp[6] ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_src_bin[2] ) , .IN3 ( n407 ) ) ;
NOR2X0 U563 (.QN ( inst_so_nxt[1] ) , .IN1 ( mdb_in[8] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n410 ) ) ;
NOR2X0 U564 (.QN ( inst_so_nxt[4] ) , .IN1 ( mdb_in[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n411 ) ) ;
NOR2X0 U565 (.QN ( inst_so_nxt[5] ) , .IN1 ( n91 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n411 ) ) ;
NOR2X0 U566 (.QN ( n413 ) , .IN1 ( inst_so[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( inst_type[2] ) ) ;
NOR3X0 U567 (.IN2 ( inst_dest_bin[3] ) , .QN ( n419 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( inst_dest_bin[2] ) , .IN3 ( n420 ) ) ;
NOR2X0 U568 (.QN ( n431 ) , .IN1 ( inst_src_bin[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( inst_src_bin[2] ) ) ;
NOR3X0 U569 (.IN2 ( n172 ) , .QN ( n422 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_src_bin[0] ) , .IN3 ( n179 ) ) ;
AO22X1 U570 (.IN1 ( inst_so[7] ) , .VSS ( VSS ) , .IN3 ( n431 ) , .VDD ( VDD ) 
    , .IN2 ( n413 ) , .Q ( n414 ) , .IN4 ( n422 ) ) ;
AO21X1 U571 (.VDD ( VDD ) , .IN2 ( n419 ) , .IN1 ( n429 ) , .IN3 ( n414 ) 
    , .Q ( inst_src[0] ) , .VSS ( VSS ) ) ;
NOR2X0 U572 (.QN ( n432 ) , .IN1 ( n415 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n420 ) ) ;
NOR3X0 U573 (.IN2 ( inst_src_bin[0] ) , .QN ( n428 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( n166 ) , .IN3 ( n179 ) ) ;
AND3X1 U574 (.IN2 ( inst_src_bin[0] ) , .IN1 ( inst_type[2] ) , .IN3 ( n172 ) 
    , .Q ( n430 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U575 (.QN ( n417 ) , .IN1 ( n416 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n420 ) ) ;
NOR2X0 U576 (.QN ( n425 ) , .IN1 ( n192 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n173 ) ) ;
AND3X1 U577 (.IN2 ( n166 ) , .IN1 ( inst_type[2] ) , .IN3 ( inst_src_bin[0] ) 
    , .Q ( n424 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO22X1 U578 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n418 ) , .VDD ( VDD ) 
    , .IN2 ( n419 ) , .Q ( inst_src[3] ) , .IN4 ( n424 ) ) ;
NOR3X0 U579 (.IN2 ( n189 ) , .QN ( n426 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_dest_bin[3] ) , .IN3 ( n420 ) ) ;
AO22X1 U580 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n422 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( inst_src[4] ) , .IN4 ( n421 ) ) ;
AO22X1 U581 (.IN1 ( n433 ) , .VSS ( VSS ) , .IN3 ( n421 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( inst_src[5] ) , .IN4 ( n424 ) ) ;
AO22X1 U582 (.IN1 ( n423 ) , .VSS ( VSS ) , .IN3 ( n422 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( inst_src[6] ) , .IN4 ( n425 ) ) ;
AO22X1 U583 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n425 ) , .VDD ( VDD ) 
    , .IN2 ( n426 ) , .Q ( inst_src[7] ) , .IN4 ( n424 ) ) ;
AO22X1 U584 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n431 ) , .VDD ( VDD ) 
    , .IN2 ( n432 ) , .Q ( inst_src[8] ) , .IN4 ( n428 ) ) ;
AO22X1 U585 (.IN1 ( n433 ) , .VSS ( VSS ) , .IN3 ( n431 ) , .VDD ( VDD ) 
    , .IN2 ( n432 ) , .Q ( inst_src[9] ) , .IN4 ( n430 ) ) ;
INVX0 U586 (.ZN ( n435 ) , .VDD ( VDD ) , .INP ( n434 ) , .VSS ( VSS ) ) ;
NOR2X0 U587 (.QN ( inst_sz_nxt_0_ ) , .IN1 ( n435 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( add_x_39_n2 ) ) ;
NOR3X0 U588 (.IN2 ( n94 ) , .QN ( inst_to_1hot[13] ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( mdb_in[13] ) , .IN3 ( n436 ) ) ;
AND2X1 U589 (.IN1 ( n438 ) , .IN2 ( n437 ) , .Q ( inst_to_1hot[4] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR2X1 U590 (.VDD ( VDD ) , .IN2 ( irq_num[0] ) , .IN1 ( irq_num[1] ) 
    , .VSS ( VSS ) , .Q ( n442 ) ) ;
NAND3X0 U591 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n439 ) , .IN3 ( n178 ) 
    , .IN2 ( n194 ) , .IN1 ( n516 ) ) ;
NOR2X0 U592 (.QN ( irq_acc[0] ) , .IN1 ( n442 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n439 ) ) ;
OR2X1 U593 (.VDD ( VDD ) , .IN2 ( irq_num[0] ) , .IN1 ( n196 ) , .VSS ( VSS ) 
    , .Q ( n479 ) ) ;
NAND3X0 U594 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n444 ) , .IN3 ( n178 ) 
    , .IN2 ( n516 ) , .IN1 ( irq_num[3] ) ) ;
NOR2X0 U596 (.QN ( irq_acc[11] ) , .IN1 ( n444 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n441 ) ) ;
NAND3X0 U597 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n478 ) , .IN3 ( irq_num[2] ) 
    , .IN2 ( irq_num[3] ) , .IN1 ( n516 ) ) ;
NOR2X0 U598 (.QN ( irq_acc[12] ) , .IN1 ( n442 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n478 ) ) ;
NOR2X0 U599 (.QN ( irq_acc[13] ) , .IN1 ( n478 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n443 ) ) ;
NOR2X0 U600 (.QN ( irq_acc[1] ) , .IN1 ( n439 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n443 ) ) ;
NOR2X0 U601 (.QN ( irq_acc[2] ) , .IN1 ( n439 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n479 ) ) ;
NOR2X0 U602 (.QN ( irq_acc[3] ) , .IN1 ( n439 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n441 ) ) ;
NAND3X0 U603 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n440 ) , .IN3 ( n194 ) 
    , .IN2 ( irq_num[2] ) , .IN1 ( n516 ) ) ;
NOR2X0 U604 (.QN ( irq_acc[4] ) , .IN1 ( n442 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n440 ) ) ;
NOR2X0 U605 (.QN ( irq_acc[5] ) , .IN1 ( n443 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n440 ) ) ;
NOR2X0 U606 (.QN ( irq_acc[6] ) , .IN1 ( n479 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n440 ) ) ;
NOR2X0 U607 (.QN ( irq_acc[7] ) , .IN1 ( n441 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n440 ) ) ;
NOR2X0 U608 (.QN ( irq_acc[8] ) , .IN1 ( n442 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n444 ) ) ;
NOR2X0 U609 (.QN ( irq_acc[9] ) , .IN1 ( n444 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n443 ) ) ;
NAND3X0 U610 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n445 ) 
    , .IN3 ( e_state_nxt[2] ) , .IN2 ( e_state_nxt[0] ) , .IN1 ( e_state_nxt[3] ) ) ;
OR4X1 U611 (.VSS ( VSS ) , .IN4 ( test_so1 ) , .IN2 ( n516 ) , .VDD ( VDD ) 
    , .Q ( n448 ) , .IN1 ( pc_sw_wr ) , .IN3 ( n499 ) ) ;
AO21X1 U612 (.VDD ( VDD ) , .IN2 ( IN5 ) , .IN1 ( n449 ) , .IN3 ( n448 ) 
    , .Q ( mb_en ) , .VSS ( VSS ) ) ;
AO222X1 U613 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( mclk_enable ) 
    , .IN2 ( inst_irq_rst ) , .IN1 ( IN6 ) , .IN3 ( IN6 ) , .IN4 ( n453 ) 
    , .IN6 ( n452 ) , .IN5 ( n157 ) ) ;
OAI21X1 U614 (.IN1 ( n454 ) , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n460 ) 
    , .IN3 ( n476 ) , .IN2 ( n190 ) ) ;
NOR2X0 U615 (.QN ( n459 ) , .IN1 ( n157 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( exec_done ) ) ;
AO21X1 U616 (.VDD ( VDD ) , .IN2 ( n461 ) , .IN1 ( n462 ) , .IN3 ( n475 ) 
    , .Q ( n463 ) , .VSS ( VSS ) ) ;
NAND3X0 U617 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n458 ) , .IN3 ( n463 ) 
    , .IN2 ( n101 ) , .IN1 ( n465 ) ) ;
INVX0 U618 (.ZN ( n471 ) , .VDD ( VDD ) , .INP ( n466 ) , .VSS ( VSS ) ) ;
NOR2X0 U619 (.QN ( n468 ) , .IN1 ( inst_type[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( e_state[0] ) ) ;
OA21X1 U433 (.IN2 ( mdb_in[10] ) , .IN3 ( n379 ) , .VSS ( VSS ) 
    , .IN1 ( mdb_in[11] ) , .VDD ( VDD ) , .Q ( n264 ) ) ;
OA221X1 U434 (.IN2 ( mdb_in[9] ) , .IN4 ( mdb_in[1] ) , .VDD ( VDD ) 
    , .Q ( n291 ) , .IN5 ( n267 ) , .IN1 ( n338 ) , .IN3 ( n379 ) , .VSS ( VSS ) ) ;
MUX21X1 U435 (.S ( n379 ) , .IN2 ( mdb_in[8] ) , .IN1 ( mdb_in[0] ) 
    , .Q ( n292 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND3X0 U436 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n266 ) , .IN3 ( n233 ) 
    , .IN2 ( n298 ) , .IN1 ( n291 ) ) ;
AND2X1 U437 (.IN1 ( n267 ) , .IN2 ( n298 ) , .Q ( n269 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AND2X1 U438 (.IN1 ( n291 ) , .IN2 ( n292 ) , .Q ( n380 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OR3X1 U439 (.IN2 ( n269 ) , .VSS ( VSS ) , .IN3 ( n380 ) , .VDD ( VDD ) 
    , .Q ( n385 ) , .IN1 ( n100 ) ) ;
NOR2X0 U440 (.QN ( inst_type_nxt_2_ ) , .IN1 ( irq_detect ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n268 ) ) ;
NOR2X0 U442 (.QN ( n386 ) , .IN1 ( n89 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n315 ) ) ;
NOR3X0 U443 (.IN2 ( inst_as_nxt[1] ) , .QN ( n313 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( inst_as_nxt[6] ) , .IN3 ( n386 ) ) ;
INVX0 U444 (.ZN ( n366 ) , .VDD ( VDD ) , .INP ( n364 ) , .VSS ( VSS ) ) ;
AND3X1 U445 (.IN2 ( i_state_nxt[0] ) , .IN1 ( n472 ) , .IN3 ( i_state_nxt[2] ) 
    , .Q ( N172 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR3X0 U446 (.IN2 ( irq[13] ) , .QN ( n285 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( nmi_pnd ) , .IN3 ( irq[12] ) ) ;
INVX0 U447 (.ZN ( n289 ) , .VDD ( VDD ) , .INP ( n276 ) , .VSS ( VSS ) ) ;
INVX0 U448 (.ZN ( n281 ) , .VDD ( VDD ) , .INP ( nmi_pnd ) , .VSS ( VSS ) ) ;
NOR2X0 U449 (.QN ( n284 ) , .IN1 ( irq[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n276 ) ) ;
NOR2X0 U450 (.QN ( n275 ) , .IN1 ( irq[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( irq[7] ) ) ;
OA21X1 U451 (.IN2 ( n275 ) , .IN3 ( n288 ) , .VSS ( VSS ) , .IN1 ( n276 ) 
    , .VDD ( VDD ) , .Q ( n286 ) ) ;
OR2X1 U452 (.VDD ( VDD ) , .IN2 ( irq[2] ) , .IN1 ( irq[3] ) , .VSS ( VSS ) 
    , .Q ( n277 ) ) ;
NAND3X0 U453 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n280 ) , .IN3 ( n277 ) 
    , .IN2 ( n284 ) , .IN1 ( n282 ) ) ;
OR3X1 U454 (.IN2 ( irq[10] ) , .VSS ( VSS ) , .IN3 ( irq[11] ) , .VDD ( VDD ) 
    , .Q ( n278 ) , .IN1 ( wdt_irq ) ) ;
NAND4X0 U455 (.IN1 ( n286 ) , .QN ( N190 ) , .IN2 ( n281 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n280 ) , .IN4 ( n279 ) ) ;
INVX0 U456 (.ZN ( n283 ) , .VDD ( VDD ) , .INP ( n282 ) , .VSS ( VSS ) ) ;
NAND3X0 U457 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( N191 ) , .IN3 ( n285 ) 
    , .IN2 ( n286 ) , .IN1 ( n287 ) ) ;
NAND2X0 U458 (.VDD ( VDD ) , .IN1 ( n289 ) , .VSS ( VSS ) , .IN2 ( n288 ) 
    , .QN ( N192 ) ) ;
NOR2X0 U459 (.QN ( decode_noirq ) , .IN1 ( n290 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n446 ) ) ;
AND2X1 U460 (.IN1 ( n291 ) , .IN2 ( n233 ) , .Q ( n297 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA21X1 U461 (.IN2 ( n292 ) , .IN3 ( n297 ) , .VSS ( VSS ) , .IN1 ( mdb_in[5] ) 
    , .VDD ( VDD ) , .Q ( is_const ) ) ;
INVX0 U462 (.ZN ( n361 ) , .VDD ( VDD ) , .INP ( mdb_in[0] ) , .VSS ( VSS ) ) ;
OA22X1 U463 (.IN2 ( n295 ) , .IN4 ( n294 ) , .VDD ( VDD ) , .IN1 ( n316 ) 
    , .IN3 ( n361 ) , .Q ( n293 ) , .VSS ( VSS ) ) ;
NOR2X0 U464 (.QN ( n383 ) , .IN1 ( n90 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n89 ) ) ;
NAND4X0 U465 (.IN1 ( n380 ) , .QN ( n309 ) , .IN2 ( n383 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n233 ) , .IN4 ( n138 ) ) ;
NAND4X0 U466 (.IN1 ( n298 ) , .QN ( n301 ) , .IN2 ( mdb_in[5] ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n297 ) , .IN4 ( n138 ) ) ;
OA22X1 U467 (.IN2 ( n301 ) , .IN4 ( n95 ) , .VDD ( VDD ) , .IN1 ( mdb_in[4] ) 
    , .IN3 ( n101 ) , .Q ( n300 ) , .VSS ( VSS ) ) ;
NAND3X0 U468 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( N247 ) , .IN3 ( n299 ) 
    , .IN2 ( n309 ) , .IN1 ( n300 ) ) ;
INVX0 U469 (.ZN ( n362 ) , .VDD ( VDD ) , .INP ( mdb_in[2] ) , .VSS ( VSS ) ) ;
OA22X1 U470 (.IN2 ( n301 ) , .IN4 ( n101 ) , .VDD ( VDD ) , .IN1 ( n89 ) 
    , .IN3 ( n362 ) , .Q ( n303 ) , .VSS ( VSS ) ) ;
NAND3X0 U471 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( N248 ) , .IN3 ( n309 ) 
    , .IN2 ( n303 ) , .IN1 ( n304 ) ) ;
AOI22X1 U472 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( ext_nxt_4_ ) , .IN2 ( n311 ) 
    , .IN3 ( n107 ) , .IN1 ( mdb_in[3] ) , .QN ( n305 ) ) ;
AOI22X1 U473 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( ext_nxt_5_ ) , .IN2 ( n311 ) 
    , .IN3 ( n107 ) , .IN1 ( mdb_in[4] ) , .QN ( n306 ) ) ;
AOI22X1 U474 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( ext_nxt_6_ ) , .IN2 ( n311 ) 
    , .IN3 ( n107 ) , .IN1 ( mdb_in[5] ) , .QN ( n307 ) ) ;
AOI22X1 U475 (.VSS ( VSS ) , .VDD ( VDD ) , .IN4 ( ext_nxt_7_ ) 
    , .IN2 ( mdb_in[6] ) , .IN3 ( n107 ) , .IN1 ( n311 ) , .QN ( n308 ) ) ;
AO21X1 U477 (.VDD ( VDD ) , .IN2 ( mdb_in[9] ) , .IN1 ( n311 ) , .IN3 ( n106 ) 
    , .Q ( n312 ) , .VSS ( VSS ) ) ;
AO21X1 U478 (.VDD ( VDD ) , .IN2 ( ext_nxt_10_ ) , .IN1 ( n107 ) , .IN3 ( n312 ) 
    , .Q ( N255 ) , .VSS ( VSS ) ) ;
AO21X1 U479 (.VDD ( VDD ) , .IN2 ( ext_nxt_11_ ) , .IN1 ( n107 ) , .IN3 ( n312 ) 
    , .Q ( N256 ) , .VSS ( VSS ) ) ;
AO21X1 U480 (.VDD ( VDD ) , .IN2 ( ext_nxt_12_ ) , .IN1 ( n107 ) , .IN3 ( n312 ) 
    , .Q ( N257 ) , .VSS ( VSS ) ) ;
AO21X1 U481 (.VDD ( VDD ) , .IN2 ( ext_nxt_13_ ) , .IN1 ( n107 ) , .IN3 ( n312 ) 
    , .Q ( N258 ) , .VSS ( VSS ) ) ;
AO21X1 U482 (.VDD ( VDD ) , .IN2 ( ext_nxt_14_ ) , .IN1 ( n107 ) , .IN3 ( n312 ) 
    , .Q ( N259 ) , .VSS ( VSS ) ) ;
AO21X1 U483 (.VDD ( VDD ) , .IN2 ( ext_nxt_15_ ) , .IN1 ( n107 ) , .IN3 ( n312 ) 
    , .Q ( N260 ) , .VSS ( VSS ) ) ;
OR2X1 U484 (.VDD ( VDD ) , .IN2 ( wdt_wkup ) , .IN1 ( wkup ) , .VSS ( VSS ) 
    , .Q ( n_0_net_ ) ) ;
OR2X1 U485 (.VDD ( VDD ) , .IN2 ( mirq_wkup ) , .IN1 ( nmi_wkup ) , .VSS ( VSS ) 
    , .Q ( n_1_net_ ) ) ;
NOR2X0 U486 (.QN ( add_x_39_n2 ) , .IN1 ( n313 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n366 ) ) ;
NAND3X0 U487 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n314 ) , .IN3 ( mdb_in[8] ) 
    , .IN2 ( n338 ) , .IN1 ( mdb_in[9] ) ) ;
OAI21X1 U488 (.IN1 ( n91 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .QN ( inst_so_nxt[7] ) , .IN3 ( n99 ) , .IN2 ( n314 ) ) ;
NOR2X0 U489 (.QN ( inst_so_nxt[6] ) , .IN1 ( mdb_in[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n314 ) ) ;
NOR4X0 U490 (.VSS ( VSS ) , .IN2 ( inst_as[5] ) , .IN1 ( inst_as[1] ) 
    , .IN3 ( inst_as[6] ) , .VDD ( VDD ) , .IN4 ( inst_as[4] ) , .QN ( n327 ) ) ;
AO21X1 U491 (.VDD ( VDD ) , .IN2 ( n327 ) , .IN1 ( n318 ) , .IN3 ( n317 ) 
    , .Q ( inst_dext_en ) , .VSS ( VSS ) ) ;
NAND3X0 U492 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n476 ) , .IN3 ( n175 ) 
    , .IN2 ( e_state[0] ) , .IN1 ( n355 ) ) ;
OA21X1 U493 (.IN2 ( n466 ) , .IN3 ( n476 ) , .VSS ( VSS ) , .IN1 ( e_state[1] ) 
    , .VDD ( VDD ) , .Q ( n344 ) ) ;
AND2X1 U494 (.IN1 ( n156 ) , .IN2 ( inst_so_nxt[7] ) , .Q ( n339 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
OR3X1 U495 (.IN2 ( inst_as_nxt[6] ) , .VSS ( VSS ) , .IN3 ( inst_as_nxt[1] ) 
    , .VDD ( VDD ) , .Q ( n358 ) , .IN1 ( inst_as_nxt[4] ) ) ;
NOR2X0 U496 (.QN ( n360 ) , .IN1 ( n451 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n320 ) ) ;
INVX0 U497 (.ZN ( n321 ) , .VDD ( VDD ) , .INP ( n360 ) , .VSS ( VSS ) ) ;
OA21X1 U498 (.IN2 ( n359 ) , .IN3 ( n349 ) , .VSS ( VSS ) , .IN1 ( n364 ) 
    , .VDD ( VDD ) , .Q ( n325 ) ) ;
NOR3X0 U499 (.IN2 ( n323 ) , .QN ( n348 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n324 ) , .IN3 ( n322 ) ) ;
OA21X1 U500 (.IN2 ( n467 ) , .IN3 ( n348 ) , .VSS ( VSS ) , .IN1 ( exec_jmp ) 
    , .VDD ( VDD ) , .Q ( n342 ) ) ;
NOR3X0 U501 (.IN2 ( n325 ) , .QN ( n331 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( n339 ) , .IN3 ( n342 ) ) ;
NOR4X0 U502 (.VSS ( VSS ) , .IN2 ( n76 ) , .IN1 ( n78 ) , .IN3 ( inst_ad[6] ) 
    , .VDD ( VDD ) , .IN4 ( n466 ) , .QN ( n340 ) ) ;
NAND3X0 U503 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n337 ) , .IN3 ( n176 ) 
    , .IN2 ( n183 ) , .IN1 ( n181 ) ) ;
INVX0 U504 (.ZN ( n330 ) , .VDD ( VDD ) , .INP ( n337 ) , .VSS ( VSS ) ) ;
NOR2X0 U505 (.QN ( n341 ) , .IN1 ( n327 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n326 ) ) ;
NAND3X0 U506 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n353 ) , .IN3 ( n175 ) 
    , .IN2 ( e_state[0] ) , .IN1 ( n328 ) ) ;
NOR2X0 U507 (.QN ( n329 ) , .IN1 ( n341 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n353 ) ) ;
NOR4X0 U508 (.VSS ( VSS ) , .IN2 ( n340 ) , .IN1 ( n331 ) , .IN3 ( n330 ) 
    , .VDD ( VDD ) , .IN4 ( n329 ) , .QN ( n335 ) ) ;
OR2X1 U509 (.VDD ( VDD ) , .IN2 ( inst_dext_en ) , .IN1 ( exec_dext_rdy ) 
    , .VSS ( VSS ) , .Q ( n477 ) ) ;
NAND3X0 U510 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n334 ) , .IN3 ( n477 ) 
    , .IN2 ( n175 ) , .IN1 ( n355 ) ) ;
INVX0 U511 (.ZN ( n345 ) , .VDD ( VDD ) , .INP ( n356 ) , .VSS ( VSS ) ) ;
NAND4X0 U512 (.IN1 ( n344 ) , .QN ( e_state_nxt[0] ) , .IN2 ( n335 ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n334 ) , .IN4 ( n333 ) ) ;
NAND3X0 U513 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n411 ) , .IN3 ( n93 ) 
    , .IN2 ( mdb_in[9] ) , .IN1 ( n338 ) ) ;
NOR2X0 U514 (.QN ( n391 ) , .IN1 ( inst_so[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( inst_so[4] ) ) ;
INVX0 U515 (.ZN ( n408 ) , .VDD ( VDD ) , .INP ( n341 ) , .VSS ( VSS ) ) ;
NOR2X0 U516 (.QN ( n347 ) , .IN1 ( exec_jmp ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( exec_src_wr ) ) ;
OA22X1 U517 (.IN2 ( n346 ) , .IN4 ( n467 ) , .VDD ( VDD ) , .IN1 ( n347 ) 
    , .IN3 ( n193 ) , .Q ( n354 ) , .VSS ( VSS ) ) ;
INVX0 U518 (.ZN ( n350 ) , .VDD ( VDD ) , .INP ( n359 ) , .VSS ( VSS ) ) ;
AO22X1 U519 (.IN1 ( n156 ) , .VSS ( VSS ) , .IN3 ( n348 ) , .VDD ( VDD ) 
    , .IN2 ( inst_so_nxt[7] ) , .Q ( n357 ) , .IN4 ( n467 ) ) ;
AO21X1 U520 (.VDD ( VDD ) , .IN2 ( n349 ) , .IN1 ( n350 ) , .IN3 ( n357 ) 
    , .Q ( n352 ) , .VSS ( VSS ) ) ;
NAND4X0 U521 (.IN1 ( n181 ) , .QN ( n351 ) , .IN2 ( e_state[1] ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( e_state[0] ) , .IN4 ( n176 ) ) ;
NAND4X0 U522 (.IN1 ( n354 ) , .QN ( e_state_nxt[2] ) , .IN2 ( n353 ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n352 ) , .IN4 ( n351 ) ) ;
NOR2X0 U523 (.QN ( inst_ad_nxt[0] ) , .IN1 ( mdb_in[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n369 ) ) ;
NAND3X0 U524 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n365 ) , .IN3 ( n361 ) 
    , .IN2 ( n362 ) , .IN1 ( n363 ) ) ;
AND2X1 U525 (.IN1 ( n364 ) , .IN2 ( n365 ) , .Q ( inst_ad_nxt[1] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X1 U336 (.IN2 ( n90 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mdb_in[4] ) 
    , .QN ( n316 ) ) ;
NAND2X1 U337 (.IN2 ( n328 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n183 ) 
    , .QN ( n466 ) ) ;
NAND2X1 U338 (.IN2 ( n480 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n96 ) 
    , .QN ( n507 ) ) ;
AO22X1 U339 (.IN1 ( n433 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( n417 ) , .Q ( inst_src[13] ) , .IN4 ( n421 ) ) ;
AO22X1 U340 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( n417 ) , .Q ( inst_src[12] ) , .IN4 ( n421 ) ) ;
AO22X1 U341 (.IN1 ( n423 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( n432 ) , .Q ( inst_src[10] ) , .IN4 ( n418 ) ) ;
AO22X1 U342 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n418 ) , .VDD ( VDD ) 
    , .IN2 ( n432 ) , .Q ( inst_src[11] ) , .IN4 ( n430 ) ) ;
AO22X1 U343 (.IN1 ( n423 ) , .VSS ( VSS ) , .IN3 ( n422 ) , .VDD ( VDD ) 
    , .IN2 ( n419 ) , .Q ( inst_src[2] ) , .IN4 ( n418 ) ) ;
AO22X1 U344 (.IN1 ( n423 ) , .VSS ( VSS ) , .IN3 ( n428 ) , .VDD ( VDD ) 
    , .IN2 ( n417 ) , .Q ( inst_src[14] ) , .IN4 ( n425 ) ) ;
AO22X1 U345 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n430 ) , .VDD ( VDD ) 
    , .IN2 ( n417 ) , .Q ( inst_src[15] ) , .IN4 ( n425 ) ) ;
AO222X1 U346 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( inst_src[1] ) 
    , .IN2 ( inst_so[6] ) , .IN1 ( n179 ) , .IN3 ( n431 ) , .IN4 ( n424 ) 
    , .IN6 ( n419 ) , .IN5 ( n433 ) ) ;
NAND3X0 U347 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n420 ) , .IN3 ( n191 ) 
    , .IN2 ( n413 ) , .IN1 ( inst_type[0] ) ) ;
NOR3X0 U348 (.IN2 ( n189 ) , .QN ( n402 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( inst_dest_bin[3] ) , .IN3 ( n397 ) ) ;
NOR2X0 U349 (.QN ( n395 ) , .IN1 ( dbg_reg_sel[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n86 ) ) ;
NOR3X0 U350 (.IN2 ( dbg_reg_sel[3] ) , .QN ( n399 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( n156 ) , .IN3 ( dbg_reg_sel[0] ) ) ;
NOR3X0 U351 (.IN2 ( dbg_reg_sel[3] ) , .QN ( n400 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN1 ( n156 ) , .IN3 ( n87 ) ) ;
NOR2X0 U352 (.QN ( n406 ) , .IN1 ( dbg_reg_sel[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( dbg_reg_sel[2] ) ) ;
NAND4X0 U353 (.IN1 ( n391 ) , .QN ( n397 ) , .IN2 ( n156 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( n191 ) , .IN4 ( n174 ) ) ;
NAND2X1 U356 (.IN2 ( n295 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n101 ) 
    , .QN ( n294 ) ) ;
NAND2X1 U357 (.IN2 ( n138 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( is_const ) 
    , .QN ( n295 ) ) ;
NAND2X1 U358 (.IN2 ( n201 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n272 ) 
    , .QN ( n446 ) ) ;
AO22X1 U366 (.IN1 ( n475 ) , .VSS ( VSS ) , .IN3 ( mdb_in[6] ) , .VDD ( VDD ) 
    , .IN2 ( IN4 ) , .Q ( n136 ) , .IN4 ( n474 ) ) ;
AND3X1 U367 (.IN2 ( n481 ) , .IN1 ( n155 ) , .IN3 ( n96 ) , .Q ( n514 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NOR2X0 U369 (.QN ( n236 ) , .IN1 ( n223 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n224 ) ) ;
NOR2X0 U370 (.QN ( n223 ) , .IN1 ( exec_done ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n451 ) ) ;
NOR2X0 U376 (.QN ( n318 ) , .IN1 ( n155 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n239 ) ) ;
NOR4X0 U377 (.VSS ( VSS ) , .IN2 ( irq[12] ) , .IN1 ( irq[13] ) 
    , .IN3 ( wdt_irq ) , .VDD ( VDD ) , .IN4 ( irq[10] ) , .QN ( n232 ) ) ;
NOR4X0 U378 (.VSS ( VSS ) , .IN2 ( irq[0] ) , .IN1 ( irq[7] ) , .IN3 ( irq[1] ) 
    , .VDD ( VDD ) , .IN4 ( irq[11] ) , .QN ( n231 ) ) ;
NAND3X0 U382 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n237 ) , .IN3 ( n155 ) 
    , .IN2 ( i_state[2] ) , .IN1 ( i_state[0] ) ) ;
INVX0 U383 (.ZN ( n451 ) , .VDD ( VDD ) , .INP ( n237 ) , .VSS ( VSS ) ) ;
NOR2X0 U384 (.QN ( n355 ) , .IN1 ( e_state[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n176 ) ) ;
INVX0 U385 (.ZN ( n454 ) , .VDD ( VDD ) , .INP ( n467 ) , .VSS ( VSS ) ) ;
NOR2X0 U386 (.QN ( n324 ) , .IN1 ( e_state[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n336 ) ) ;
AO21X1 U387 (.VDD ( VDD ) , .IN2 ( n324 ) , .IN1 ( n183 ) , .IN3 ( n193 ) 
    , .Q ( n465 ) , .VSS ( VSS ) ) ;
NOR2X0 U388 (.QN ( n332 ) , .IN1 ( exec_dst_wr ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n343 ) ) ;
NOR2X0 U389 (.QN ( n328 ) , .IN1 ( n181 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( e_state[3] ) ) ;
NOR2X0 U390 (.QN ( n323 ) , .IN1 ( n183 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n469 ) ) ;
NAND4X0 U391 (.IN1 ( e_state[3] ) , .QN ( n356 ) , .IN2 ( n181 ) , .VSS ( VSS ) 
    , .VDD ( VDD ) , .IN3 ( e_state[1] ) , .IN4 ( e_state[0] ) ) ;
NOR4X0 U392 (.VSS ( VSS ) , .IN2 ( exec_dst_wr ) , .IN1 ( exec_jmp ) 
    , .IN3 ( exec_src_wr ) , .VDD ( VDD ) , .IN4 ( n356 ) , .QN ( n322 ) ) ;
OA221X1 U393 (.IN2 ( gie ) , .IN4 ( n288 ) , .VDD ( VDD ) , .Q ( irq_detect ) 
    , .IN5 ( n236 ) , .IN1 ( nmi_pnd ) , .IN3 ( nmi_pnd ) , .VSS ( VSS ) ) ;
NOR2X0 U394 (.QN ( n272 ) , .IN1 ( i_state[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( i_state[2] ) ) ;
INVX0 U395 (.ZN ( n472 ) , .VDD ( VDD ) , .INP ( n449 ) , .VSS ( VSS ) ) ;
AND2X1 U396 (.IN1 ( n324 ) , .IN2 ( e_state[0] ) , .Q ( n450 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
INVX0 U397 (.ZN ( n447 ) , .VDD ( VDD ) , .INP ( n290 ) , .VSS ( VSS ) ) ;
AO22X1 U398 (.IN1 ( cpuoff ) , .VSS ( VSS ) , .IN3 ( n472 ) , .VDD ( VDD ) 
    , .IN2 ( exec_done ) , .Q ( n259 ) , .IN4 ( n447 ) ) ;
OA22X1 U399 (.IN2 ( n320 ) , .IN4 ( n259 ) , .VDD ( VDD ) , .IN1 ( n237 ) 
    , .IN3 ( n446 ) , .Q ( n238 ) , .VSS ( VSS ) ) ;
NOR2X0 U400 (.QN ( n242 ) , .IN1 ( irq_detect ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n238 ) ) ;
AO21X1 U401 (.VDD ( VDD ) , .IN2 ( n170 ) , .IN1 ( inst_sz_0_ ) 
    , .IN3 ( pc_sw_wr ) , .Q ( n260 ) , .VSS ( VSS ) ) ;
INVX0 U402 (.ZN ( n481 ) , .VDD ( VDD ) , .INP ( n239 ) , .VSS ( VSS ) ) ;
OA21X1 U403 (.IN2 ( n260 ) , .IN3 ( n481 ) , .VSS ( VSS ) , .IN1 ( n155 ) 
    , .VDD ( VDD ) , .Q ( n241 ) ) ;
NOR2X0 U404 (.QN ( n317 ) , .IN1 ( i_state[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n240 ) ) ;
OR3X1 U405 (.IN2 ( n241 ) , .VSS ( VSS ) , .IN3 ( n317 ) , .VDD ( VDD ) 
    , .Q ( i_state_nxt[1] ) , .IN1 ( n242 ) ) ;
AO21X1 U406 (.VDD ( VDD ) , .IN2 ( i_state_nxt[1] ) , .IN1 ( n318 ) 
    , .IN3 ( n317 ) , .Q ( n243 ) , .VSS ( VSS ) ) ;
AO22X1 U407 (.IN1 ( inst_as[4] ) , .VSS ( VSS ) , .IN3 ( n76 ) , .VDD ( VDD ) 
    , .IN2 ( n318 ) , .Q ( n250 ) , .IN4 ( n243 ) ) ;
INVX0 U408 (.ZN ( n363 ) , .VDD ( VDD ) , .INP ( mdb_in[3] ) , .VSS ( VSS ) ) ;
AO21X1 U410 (.VDD ( VDD ) , .IN2 ( n244 ) , .IN1 ( mdb_in[10] ) , .IN3 ( n246 ) 
    , .Q ( ext_nxt_10_ ) , .VSS ( VSS ) ) ;
INVX0 U411 (.ZN ( n245 ) , .VDD ( VDD ) , .INP ( mdb_in[11] ) , .VSS ( VSS ) ) ;
MUX21X1 U412 (.S ( n246 ) , .IN2 ( n245 ) , .IN1 ( mdb_in[11] ) 
    , .Q ( ext_nxt_11_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U413 (.S ( n247 ) , .IN2 ( mdb_in[12] ) , .IN1 ( n94 ) 
    , .Q ( ext_nxt_12_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO221X1 U414 (.IN5 ( n248 ) , .Q ( ext_nxt_13_ ) , .VSS ( VSS ) 
    , .IN2 ( mdb_in[12] ) , .IN1 ( mdb_in[13] ) , .IN3 ( mdb_in[13] ) 
    , .VDD ( VDD ) , .IN4 ( n247 ) ) ;
INVX0 U415 (.ZN ( n368 ) , .VDD ( VDD ) , .INP ( mdb_in[14] ) , .VSS ( VSS ) ) ;
MUX21X1 U416 (.S ( n248 ) , .IN2 ( n368 ) , .IN1 ( mdb_in[14] ) 
    , .Q ( ext_nxt_14_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
MUX21X1 U417 (.S ( n250 ) , .IN2 ( n95 ) , .IN1 ( mdb_in[1] ) 
    , .Q ( ext_nxt_1_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U418 (.VDD ( VDD ) , .IN2 ( n251 ) , .IN1 ( mdb_in[2] ) , .IN3 ( n252 ) 
    , .Q ( ext_nxt_2_ ) , .VSS ( VSS ) ) ;
MUX21X1 U419 (.S ( n252 ) , .IN2 ( n363 ) , .IN1 ( mdb_in[3] ) 
    , .Q ( ext_nxt_3_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U420 (.VDD ( VDD ) , .IN2 ( n253 ) , .IN1 ( mdb_in[4] ) , .IN3 ( n254 ) 
    , .Q ( ext_nxt_4_ ) , .VSS ( VSS ) ) ;
MUX21X1 U421 (.S ( n254 ) , .IN2 ( n90 ) , .IN1 ( mdb_in[5] ) 
    , .Q ( ext_nxt_5_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U422 (.VDD ( VDD ) , .IN2 ( n255 ) , .IN1 ( mdb_in[6] ) , .IN3 ( n256 ) 
    , .Q ( ext_nxt_6_ ) , .VSS ( VSS ) ) ;
MUX21X1 U423 (.S ( n256 ) , .IN2 ( n91 ) , .IN1 ( mdb_in[7] ) 
    , .Q ( ext_nxt_7_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
AO21X1 U424 (.VDD ( VDD ) , .IN2 ( n257 ) , .IN1 ( mdb_in[8] ) , .IN3 ( n258 ) 
    , .Q ( ext_nxt_8_ ) , .VSS ( VSS ) ) ;
MUX21X1 U425 (.S ( n258 ) , .IN2 ( n92 ) , .IN1 ( mdb_in[9] ) 
    , .Q ( ext_nxt_9_ ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX0 U426 (.ZN ( n326 ) , .VDD ( VDD ) , .INP ( n318 ) , .VSS ( VSS ) ) ;
NAND2X0 U427 (.VDD ( VDD ) , .IN1 ( n99 ) , .VSS ( VSS ) , .IN2 ( n259 ) 
    , .QN ( n270 ) ) ;
OA22X1 U428 (.IN2 ( n260 ) , .IN4 ( n270 ) , .VDD ( VDD ) , .IN1 ( n326 ) 
    , .IN3 ( n446 ) , .Q ( n262 ) , .VSS ( VSS ) ) ;
OA221X1 U429 (.IN2 ( cpuoff ) , .IN4 ( n99 ) , .VDD ( VDD ) , .Q ( n271 ) 
    , .IN5 ( n451 ) , .IN1 ( n472 ) , .IN3 ( n472 ) , .VSS ( VSS ) ) ;
INVX0 U430 (.ZN ( n261 ) , .VDD ( VDD ) , .INP ( n271 ) , .VSS ( VSS ) ) ;
AND2X1 U431 (.IN1 ( n99 ) , .IN2 ( n268 ) , .Q ( n263 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
OA21X1 U432 (.IN2 ( mdb_in[2] ) , .IN3 ( n338 ) , .VSS ( VSS ) 
    , .IN1 ( mdb_in[3] ) , .VDD ( VDD ) , .Q ( n265 ) ) ;
NOR2X0 U243 (.QN ( n491 ) , .IN1 ( n489 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n186 ) ) ;
NAND2X1 U244 (.IN2 ( pc[9] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n511 ) 
    , .QN ( n510 ) ) ;
NAND2X1 U245 (.IN2 ( pc[7] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n504 ) 
    , .QN ( n508 ) ) ;
NOR2X0 U246 (.QN ( inst_as_nxt[4] ) , .IN1 ( n316 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n315 ) ) ;
NOR2X0 U247 (.QN ( n311 ) , .IN1 ( n475 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n233 ) ) ;
NAND2X1 U253 (.IN2 ( pc[11] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n482 ) 
    , .QN ( n485 ) ) ;
NOR2X0 U254 (.QN ( n267 ) , .IN1 ( n265 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n264 ) ) ;
NAND2X1 U255 (.IN2 ( n263 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( mdb_in[13] ) 
    , .QN ( n233 ) ) ;
NAND3X0 U256 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n467 ) , .IN3 ( e_state[1] ) 
    , .IN2 ( n183 ) , .IN1 ( n355 ) ) ;
NAND2X0 U260 (.VDD ( VDD ) , .IN1 ( n449 ) , .VSS ( VSS ) , .IN2 ( n453 ) 
    , .QN ( n320 ) ) ;
INVX0 U261 (.ZN ( n453 ) , .VDD ( VDD ) , .INP ( cpuoff ) , .VSS ( VSS ) ) ;
NOR2X0 U263 (.QN ( n449 ) , .IN1 ( dbg_halt_cmd ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( cpu_en_s ) ) ;
NOR2X0 U285 (.QN ( n421 ) , .IN1 ( inst_src_bin[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n173 ) ) ;
NOR2X0 U286 (.QN ( n418 ) , .IN1 ( inst_src_bin[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n192 ) ) ;
AO22X1 U287 (.IN1 ( n406 ) , .VSS ( VSS ) , .IN3 ( n404 ) , .VDD ( VDD ) 
    , .IN2 ( n405 ) , .Q ( inst_dest[9] ) , .IN4 ( n433 ) ) ;
AO22X1 U288 (.IN1 ( n403 ) , .VSS ( VSS ) , .IN3 ( n423 ) , .VDD ( VDD ) 
    , .IN2 ( n395 ) , .Q ( inst_dest[10] ) , .IN4 ( n404 ) ) ;
AO22X1 U289 (.IN1 ( n395 ) , .VSS ( VSS ) , .IN3 ( n404 ) , .VDD ( VDD ) 
    , .IN2 ( n405 ) , .Q ( inst_dest[11] ) , .IN4 ( n427 ) ) ;
AO22X1 U290 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n403 ) , .VDD ( VDD ) 
    , .IN2 ( n390 ) , .Q ( inst_dest[12] ) , .IN4 ( n398 ) ) ;
AO22X1 U291 (.IN1 ( n399 ) , .VSS ( VSS ) , .IN3 ( n423 ) , .VDD ( VDD ) 
    , .IN2 ( n401 ) , .Q ( inst_dest[6] ) , .IN4 ( n402 ) ) ;
AO22X1 U292 (.IN1 ( n398 ) , .VSS ( VSS ) , .IN3 ( n433 ) , .VDD ( VDD ) 
    , .IN2 ( n400 ) , .Q ( inst_dest[5] ) , .IN4 ( n402 ) ) ;
AO22X1 U293 (.IN1 ( n427 ) , .VSS ( VSS ) , .IN3 ( n401 ) , .VDD ( VDD ) 
    , .IN2 ( n402 ) , .Q ( inst_dest[7] ) , .IN4 ( n400 ) ) ;
AO22X1 U294 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n406 ) , .VDD ( VDD ) 
    , .IN2 ( n404 ) , .Q ( inst_dest[8] ) , .IN4 ( n403 ) ) ;
NOR2X0 U295 (.QN ( n404 ) , .IN1 ( n397 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n415 ) ) ;
AO22X1 U296 (.IN1 ( n429 ) , .VSS ( VSS ) , .IN3 ( n399 ) , .VDD ( VDD ) 
    , .IN2 ( n402 ) , .Q ( inst_dest[4] ) , .IN4 ( n398 ) ) ;
AO222X1 U297 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( inst_dest[0] ) 
    , .IN2 ( inst_type[1] ) , .IN1 ( n156 ) , .IN3 ( n429 ) , .IN4 ( n396 ) 
    , .IN6 ( n399 ) , .IN5 ( n406 ) ) ;
NOR2X0 U298 (.QN ( n429 ) , .IN1 ( inst_dest_bin[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( inst_dest_bin[0] ) ) ;
AO22X1 U299 (.IN1 ( n405 ) , .VSS ( VSS ) , .IN3 ( n390 ) , .VDD ( VDD ) 
    , .IN2 ( n398 ) , .Q ( inst_dest[13] ) , .IN4 ( n433 ) ) ;
NOR2X0 U300 (.QN ( n398 ) , .IN1 ( dbg_reg_sel[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n85 ) ) ;
AO22X1 U301 (.IN1 ( n403 ) , .VSS ( VSS ) , .IN3 ( n423 ) , .VDD ( VDD ) 
    , .IN2 ( n401 ) , .Q ( inst_dest[14] ) , .IN4 ( n390 ) ) ;
NOR2X0 U302 (.QN ( n423 ) , .IN1 ( inst_dest_bin[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n177 ) ) ;
NOR2X0 U303 (.QN ( n403 ) , .IN1 ( dbg_reg_sel[0] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n387 ) ) ;
AO222X1 U304 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( inst_dest[1] ) , .IN2 ( n393 ) 
    , .IN1 ( n394 ) , .IN3 ( n406 ) , .IN4 ( n400 ) , .IN6 ( n396 ) , .IN5 ( n433 ) ) ;
NOR2X0 U305 (.QN ( n433 ) , .IN1 ( inst_dest_bin[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n195 ) ) ;
AO22X1 U306 (.IN1 ( n405 ) , .VSS ( VSS ) , .IN3 ( n427 ) , .VDD ( VDD ) 
    , .IN2 ( n401 ) , .Q ( inst_dest[15] ) , .IN4 ( n390 ) ) ;
NOR2X0 U307 (.QN ( n390 ) , .IN1 ( n397 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n416 ) ) ;
NOR2X0 U308 (.QN ( n427 ) , .IN1 ( n177 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n195 ) ) ;
NOR2X0 U309 (.QN ( n401 ) , .IN1 ( n86 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n85 ) ) ;
NOR2X0 U311 (.QN ( n405 ) , .IN1 ( n87 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n387 ) ) ;
NAND2X1 U312 (.IN2 ( n408 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n107 ) 
    , .QN ( inst_sext_en ) ) ;
NOR2X0 U313 (.QN ( n268 ) , .IN1 ( mdb_in[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( mdb_in[14] ) ) ;
NOR2X0 U314 (.QN ( n290 ) , .IN1 ( exec_done ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n450 ) ) ;
AND2X1 U324 (.IN1 ( n99 ) , .IN2 ( mdb_in[15] ) , .Q ( n376 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) ) ;
AO22X1 U325 (.IN1 ( mdb_in[15] ) , .VSS ( VSS ) , .IN3 ( n268 ) , .VDD ( VDD ) 
    , .IN2 ( n249 ) , .Q ( ext_nxt_15_ ) , .IN4 ( n248 ) ) ;
NAND2X1 U332 (.IN2 ( pc[13] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n486 ) 
    , .QN ( n489 ) ) ;
SDFFARX1 pc_reg_5_ (.Q ( pc[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[4] ) 
    , .D ( pc_nxt[5] ) ) ;
SDFFARX1 pc_reg_7_ (.Q ( pc[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[6] ) 
    , .D ( pc_nxt[7] ) ) ;
SDFFARX1 pc_reg_9_ (.Q ( pc[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[8] ) 
    , .D ( pc_nxt[9] ) ) ;
SDFFARX1 pc_reg_11_ (.Q ( pc[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[10] ) 
    , .D ( pc_nxt[11] ) ) ;
SDFFARX1 pc_reg_13_ (.Q ( pc[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[12] ) 
    , .D ( mab[13] ) ) ;
SDFFARX1 pmem_busy_reg (.Q ( test_so1 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_cts_3 ) , .RSTB ( IN0 ) , .SE ( IN8 ) , .SI ( pc[15] ) 
    , .D ( fe_pmem_wait ) ) ;
SDFFASX1 inst_jmp_bin_reg_2_ (.D ( n94 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( inst_jmp_bin_2_ ) , .Q ( n521 ) 
    , .SE ( scan_enable ) , .SI ( inst_irq_rst ) ) ;
SDFFASX1 inst_src_bin_reg_0_ (.D ( n93 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( inst_src_bin[0] ) , .Q ( n520 ) 
    , .SE ( scan_enable ) , .SI ( inst_so[7] ) ) ;
SDFFASX1 inst_type_reg_0_ (.D ( n379 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( inst_type[0] ) , .Q ( n518 ) 
    , .SE ( scan_enable ) , .SI ( n519 ) ) ;
SDFFASX1 inst_alu_reg_1_ (.D ( n151 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN1 ) , .QN ( inst_alu[1] ) , .Q ( n522 ) , .SE ( IN8 ) 
    , .SI ( inst_alu[0] ) ) ;
SDFFARX1 inst_sz_reg_1_ (.QN ( n170 ) , .Q ( n519 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_sz_0_ ) , .D ( add_x_39_n2 ) ) ;
INVX0 U20 (.ZN ( n338 ) , .VDD ( VDD ) , .INP ( n379 ) , .VSS ( VSS ) ) ;
INVX0 U21 (.ZN ( n138 ) , .VDD ( VDD ) , .INP ( n475 ) , .VSS ( VSS ) ) ;
AO22X1 U26 (.IN1 ( irq_num[2] ) , .VSS ( VSS ) , .IN3 ( pc_sw[3] ) 
    , .VDD ( VDD ) , .IN2 ( n98 ) , .Q ( n4 ) , .IN4 ( pc_sw_wr ) ) ;
AO22X1 U28 (.IN1 ( mdb_in[1] ) , .VSS ( VSS ) , .IN3 ( irq_num[0] ) 
    , .VDD ( VDD ) , .IN2 ( n514 ) , .Q ( n7 ) , .IN4 ( n98 ) ) ;
NOR2X0 U31 (.QN ( n10 ) , .IN1 ( n295 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n298 ) ) ;
AO222X1 U32 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( N246 ) , .IN2 ( n10 ) 
    , .IN1 ( mdb_in[5] ) , .IN3 ( n107 ) , .IN4 ( ext_nxt_1_ ) , .IN6 ( mdb_in[0] ) 
    , .IN5 ( n311 ) ) ;
NOR3X0 U58 (.IN2 ( irq[10] ) , .QN ( n36 ) , .VSS ( VSS ) , .VDD ( VDD ) 
    , .IN1 ( irq[11] ) , .IN3 ( wdt_irq ) ) ;
NAND3X0 U59 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( n276 ) , .IN3 ( n36 ) 
    , .IN2 ( n285 ) , .IN1 ( n273 ) ) ;
OA21X1 U64 (.IN2 ( n359 ) , .IN3 ( n360 ) , .VSS ( VSS ) , .IN1 ( n358 ) 
    , .VDD ( VDD ) , .Q ( n41 ) ) ;
OA22X1 U65 (.IN2 ( n356 ) , .IN4 ( n357 ) , .VDD ( VDD ) , .IN1 ( n190 ) 
    , .IN3 ( n41 ) , .Q ( n42 ) , .VSS ( VSS ) ) ;
OAI21X1 U66 (.IN1 ( exec_jmp ) , .VDD ( VDD ) , .VSS ( VSS ) , .QN ( n43 ) 
    , .IN3 ( n355 ) , .IN2 ( n175 ) ) ;
NAND3X0 U67 (.VDD ( VDD ) , .VSS ( VSS ) , .QN ( e_state_nxt[3] ) , .IN3 ( n43 ) 
    , .IN2 ( n42 ) , .IN1 ( n466 ) ) ;
NOR2X0 U72 (.QN ( n48 ) , .IN1 ( irq[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( wdt_irq ) ) ;
AO21X1 U73 (.VDD ( VDD ) , .IN2 ( irq[9] ) , .IN1 ( n48 ) , .IN3 ( irq[11] ) 
    , .Q ( n49 ) , .VSS ( VSS ) ) ;
INVX0 U74 (.ZN ( n50 ) , .VDD ( VDD ) , .INP ( irq[4] ) , .VSS ( VSS ) ) ;
INVX0 U75 (.ZN ( n51 ) , .VDD ( VDD ) , .INP ( irq[1] ) , .VSS ( VSS ) ) ;
NOR2X0 U76 (.QN ( n52 ) , .IN1 ( irq[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n51 ) ) ;
AO221X1 U77 (.IN5 ( irq[5] ) , .Q ( n53 ) , .VSS ( VSS ) , .IN2 ( irq[3] ) 
    , .IN1 ( n50 ) , .IN3 ( n50 ) , .VDD ( VDD ) , .IN4 ( n52 ) ) ;
AO222X1 U78 (.VSS ( VSS ) , .VDD ( VDD ) , .Q ( n54 ) , .IN2 ( n285 ) 
    , .IN1 ( n49 ) , .IN3 ( n53 ) , .IN4 ( n284 ) , .IN6 ( irq[7] ) , .IN5 ( n289 ) ) ;
AO221X1 U79 (.IN5 ( n54 ) , .Q ( N189 ) , .VSS ( VSS ) , .IN2 ( irq[13] ) 
    , .IN1 ( n281 ) , .IN3 ( n281 ) , .VDD ( VDD ) , .IN4 ( n274 ) ) ;
MUX21X1 U90 (.S ( e_state[1] ) , .IN2 ( n336 ) , .IN1 ( n337 ) , .Q ( n65 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) ) ;
NAND2X0 U91 (.VDD ( VDD ) , .IN1 ( n391 ) , .VSS ( VSS ) , .IN2 ( n340 ) 
    , .QN ( n66 ) ) ;
OA221X1 U92 (.IN2 ( n411 ) , .IN4 ( n366 ) , .VDD ( VDD ) , .Q ( n67 ) 
    , .IN5 ( n349 ) , .IN1 ( n359 ) , .IN3 ( n359 ) , .VSS ( VSS ) ) ;
NOR2X0 U93 (.QN ( n68 ) , .IN1 ( n339 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n67 ) ) ;
OA222X1 U94 (.IN6 ( n342 ) , .Q ( n69 ) , .IN1 ( n66 ) , .VDD ( VDD ) 
    , .IN5 ( n68 ) , .IN3 ( n408 ) , .IN2 ( inst_so[6] ) , .VSS ( VSS ) 
    , .IN4 ( n353 ) ) ;
AO21X1 U95 (.VDD ( VDD ) , .IN2 ( n343 ) , .IN1 ( n190 ) , .IN3 ( n356 ) 
    , .Q ( n70 ) , .VSS ( VSS ) ) ;
NAND4X0 U96 (.IN1 ( n344 ) , .QN ( e_state_nxt[1] ) , .IN2 ( n65 ) 
    , .VSS ( VSS ) , .VDD ( VDD ) , .IN3 ( n69 ) , .IN4 ( n70 ) ) ;
NOR2X0 U188 (.QN ( n511 ) , .IN1 ( n508 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n185 ) ) ;
NOR2X0 U189 (.QN ( n504 ) , .IN1 ( n503 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n184 ) ) ;
NOR2X0 U190 (.QN ( n500 ) , .IN1 ( n498 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n182 ) ) ;
NOR2X0 U191 (.QN ( n496 ) , .IN1 ( n495 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n180 ) ) ;
NAND2X0 U192 (.VDD ( VDD ) , .IN1 ( n233 ) , .VSS ( VSS ) , .IN2 ( n381 ) 
    , .QN ( inst_as_nxt[0] ) ) ;
NOR2X0 U193 (.QN ( n475 ) , .IN1 ( irq_detect ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( decode_noirq ) ) ;
NAND2X0 U195 (.VDD ( VDD ) , .IN1 ( n88 ) , .VSS ( VSS ) , .IN2 ( n94 ) 
    , .QN ( n371 ) ) ;
NAND2X0 U203 (.VDD ( VDD ) , .IN1 ( n451 ) , .VSS ( VSS ) , .IN2 ( n450 ) 
    , .QN ( n452 ) ) ;
NAND2X0 U204 (.VDD ( VDD ) , .IN1 ( n345 ) , .VSS ( VSS ) , .IN2 ( n190 ) 
    , .QN ( n346 ) ) ;
NOR2X0 U211 (.QN ( n482 ) , .IN1 ( n510 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n187 ) ) ;
INVX0 U212 (.ZN ( n288 ) , .VDD ( VDD ) , .INP ( n274 ) , .VSS ( VSS ) ) ;
NOR2X0 U214 (.QN ( n252 ) , .IN1 ( mdb_in[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n251 ) ) ;
NOR2X0 U215 (.QN ( n486 ) , .IN1 ( n485 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n188 ) ) ;
NOR2X0 U216 (.QN ( n258 ) , .IN1 ( mdb_in[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n257 ) ) ;
NOR2X0 U217 (.QN ( n256 ) , .IN1 ( mdb_in[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n255 ) ) ;
NOR2X0 U218 (.QN ( n254 ) , .IN1 ( mdb_in[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n253 ) ) ;
OA21X1 U219 (.IN2 ( n446 ) , .IN3 ( n445 ) , .VSS ( VSS ) , .IN1 ( n447 ) 
    , .VDD ( VDD ) , .Q ( n499 ) ) ;
NAND2X1 U220 (.IN2 ( n88 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n263 ) 
    , .QN ( n379 ) ) ;
NOR2X0 U221 (.QN ( n246 ) , .IN1 ( mdb_in[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n244 ) ) ;
NAND2X1 U222 (.IN2 ( pc[1] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n499 ) 
    , .QN ( n495 ) ) ;
INVX0 U223 (.ZN ( n369 ) , .VDD ( VDD ) , .INP ( inst_type_nxt_2_ ) 
    , .VSS ( VSS ) ) ;
NOR2X0 U224 (.QN ( n319 ) , .IN1 ( n291 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n100 ) ) ;
NOR2X0 U227 (.QN ( n282 ) , .IN1 ( irq[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( irq[5] ) ) ;
NOR2X0 U228 (.QN ( n248 ) , .IN1 ( n371 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n247 ) ) ;
NAND2X1 U229 (.IN2 ( pc[5] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n500 ) 
    , .QN ( n503 ) ) ;
NAND2X1 U230 (.IN2 ( pc[3] ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n496 ) 
    , .QN ( n498 ) ) ;
NOR2X0 U231 (.QN ( n349 ) , .IN1 ( n358 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n321 ) ) ;
NOR2X0 U232 (.QN ( n364 ) , .IN1 ( n91 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( n369 ) ) ;
NOR2X0 U233 (.QN ( inst_as_nxt[1] ) , .IN1 ( n316 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n385 ) ) ;
NOR2X0 U234 (.QN ( inst_as_nxt[6] ) , .IN1 ( n316 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .IN2 ( n266 ) ) ;
INVX0 U235 (.ZN ( n298 ) , .VDD ( VDD ) , .INP ( n292 ) , .VSS ( VSS ) ) ;
INVX0 U236 (.ZN ( n462 ) , .VDD ( VDD ) , .INP ( inst_so_nxt[6] ) , .VSS ( VSS ) ) ;
NOR2X0 U237 (.QN ( n273 ) , .IN1 ( irq[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .IN2 ( irq[8] ) ) ;
SDFFARX1 inst_dest_bin_reg_0_ (.QN ( n195 ) , .Q ( inst_dest_bin[0] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) 
    , .SE ( scan_enable ) , .SI ( IN4 ) , .D ( mdb_in[0] ) ) ;
SDFFARX1 inst_src_bin_reg_2_ (.QN ( n173 ) , .Q ( inst_src_bin[2] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) 
    , .SE ( scan_enable ) , .SI ( n192 ) , .D ( mdb_in[10] ) ) ;
SDFFARX1 inst_ad_reg_2_ (.Q ( n77 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( n78 ) 
    , .D ( 1'b0 )) ;
SDFFARX1 dbg_halt_st_reg (.QN ( n156 ) , .Q ( dbg_halt_st ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) 
    , .SI ( test_si1 ) , .D ( N172 ) ) ;
SDFFARX1 exec_dext_rdy_reg (.Q ( exec_dext_rdy ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) , .SI ( e_state[3] ) 
    , .D ( n455 ) ) ;
SDFFARX1 exec_dst_wr_reg (.QN ( n190 ) , .Q ( exec_dst_wr ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) 
    , .SI ( exec_dext_rdy ) , .D ( n460 ) ) ;
SDFFARX1 pc_reg_15_ (.QN ( n202 ) , .Q ( pc[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[14] ) 
    , .D ( mab[15] ) ) ;
SDFFARX1 pc_reg_14_ (.QN ( n186 ) , .Q ( pc[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN8 ) , .SI ( pc[13] ) 
    , .D ( mab[14] ) ) ;
SDFFARX1 pc_reg_12_ (.QN ( n188 ) , .Q ( pc[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[11] ) 
    , .D ( mab[12] ) ) ;
SDFFARX1 pc_reg_10_ (.QN ( n187 ) , .Q ( pc[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[9] ) 
    , .D ( pc_nxt[10] ) ) ;
SDFFARX1 pc_reg_8_ (.QN ( n185 ) , .Q ( pc[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[7] ) 
    , .D ( pc_nxt[8] ) ) ;
SDFFARX1 pc_reg_6_ (.QN ( n184 ) , .Q ( pc[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[5] ) 
    , .D ( pc_nxt[6] ) ) ;
SDFFARX1 pc_reg_4_ (.QN ( n182 ) , .Q ( pc[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[3] ) 
    , .D ( pc_nxt[4] ) ) ;
SDFFARX1 pc_reg_2_ (.QN ( n180 ) , .Q ( pc[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[1] ) 
    , .D ( pc_nxt[2] ) ) ;
SDFFASX1 irq_num_reg_0_ (.D ( N189 ) , .CLK ( mclk_irq_num ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN2 ) , .Q ( irq_num[0] ) , .SE ( IN11 ) 
    , .SI ( inst_type[2] ) ) ;
SDFFASX1 inst_dest_bin_reg_1_ (.D ( n95 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( inst_dest_bin[1] ) , .Q ( n177 ) 
    , .SE ( IN11 ) , .SI ( inst_dest_bin[0] ) ) ;
SDFFASX1 inst_src_bin_reg_1_ (.D ( n92 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( inst_src_bin[1] ) , .Q ( n192 ) 
    , .SE ( scan_enable ) , .SI ( n520 ) ) ;
SDFFASX1 inst_type_reg_1_ (.D ( n233 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( inst_type[1] ) , .Q ( n174 ) 
    , .SE ( scan_enable ) , .SI ( n518 ) ) ;
SDFFASX1 irq_num_reg_3_ (.D ( N192 ) , .CLK ( mclk_irq_num ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN2 ) , .QN ( n194 ) , .Q ( irq_num[3] ) , .SE ( IN11 ) 
    , .SI ( irq_num[2] ) ) ;
SDFFASX1 irq_num_reg_1_ (.D ( N190 ) , .CLK ( mclk_irq_num ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN2 ) , .QN ( n196 ) , .Q ( irq_num[1] ) , .SE ( IN11 ) 
    , .SI ( irq_num[0] ) ) ;
SDFFASX1 irq_num_reg_2_ (.D ( N191 ) , .CLK ( mclk_irq_num ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( IN2 ) , .QN ( n178 ) , .Q ( irq_num[2] ) , .SE ( IN11 ) 
    , .SI ( irq_num[1] ) ) ;
SDFFASX1 e_state_reg_0_ (.D ( e_state_nxt[0] ) , .CLK ( gclk_G3B6I9 ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .SETB ( IN2 ) , .QN ( n183 ) , .Q ( e_state[0] ) 
    , .SE ( IN11 ) , .SI ( IN5 ) ) ;
SDFFASX1 inst_src_bin_reg_3_ (.D ( n245 ) , .CLK ( gclk_G4B2I1 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( n172 ) , .Q ( n166 ) 
    , .SE ( scan_enable ) , .SI ( inst_src_bin[2] ) ) ;
SDFFARX1 inst_dext_reg_0_ (.Q ( inst_dext[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_dest_bin[3] ) , .D ( mdb_in[0] ) ) ;
SDFFARX1 inst_dest_bin_reg_3_ (.Q ( inst_dest_bin[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_dest_bin[2] ) , .D ( mdb_in[3] ) ) ;
SDFFARX1 pc_reg_0_ (.Q ( pc[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( irq_num[3] ) 
    , .D ( pc_nxt[0] ) ) ;
SDFFARX1 inst_ad_reg_0_ (.Q ( inst_ad[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( i_state[2] ) 
    , .D ( inst_ad_nxt[0] ) ) ;
SDFFARX1 inst_alu_reg_4_ (.Q ( inst_alu[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_alu[3] ) 
    , .D ( inst_alu_nxt[4] ) ) ;
SDFFARX1 inst_ad_reg_4_ (.Q ( n76 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( n77 ) 
    , .D ( inst_ad_nxt_4 ) ) ;
SDFFARX1 inst_ad_reg_1_ (.Q ( n78 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_ad[0] ) 
    , .D ( inst_ad_nxt[1] ) ) ;
SDFFARX1 inst_mov_reg (.Q ( inst_mov ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) , .SI ( n521 ) 
    , .D ( inst_to_1hot[4] ) ) ;
SDFFARX1 inst_alu_reg_11_ (.Q ( inst_alu[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_alu[10] ) 
    , .D ( inst_alu_nxt_11 ) ) ;
SDFFARX1 inst_ad_reg_6_ (.Q ( inst_ad[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( n76 ) 
    , .D ( inst_ad_nxt_6 ) ) ;
SDFFARX1 inst_dext_reg_1_ (.Q ( inst_dext[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_dext[0] ) , .D ( ext_nxt_1_ ) ) ;
SDFFARX1 inst_alu_reg_5_ (.Q ( inst_alu[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_alu[4] ) 
    , .D ( inst_to_1hot[13] ) ) ;
SDFFARX1 inst_alu_reg_7_ (.Q ( inst_alu[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_alu[6] ) 
    , .D ( inst_to_1hot[10] ) ) ;
SDFFARX1 inst_alu_reg_6_ (.Q ( inst_alu[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_alu[5] ) 
    , .D ( inst_to_1hot[14] ) ) ;
SDFFARX1 inst_alu_reg_2_ (.Q ( inst_alu[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( IN8 ) , .SI ( n522 ) 
    , .D ( inst_alu_nxt[2] ) ) ;
SDFFARX1 inst_dext_reg_2_ (.Q ( inst_dext[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_dext[1] ) , .D ( ext_nxt_2_ ) ) ;
SDFFARX1 inst_alu_reg_0_ (.Q ( inst_alu[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_ad[6] ) , .D ( inst_alu_nxt[0] ) ) ;
SDFFARX1 inst_alu_reg_10_ (.Q ( inst_alu[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN0 ) , .SE ( IN8 ) , .SI ( inst_alu[9] ) 
    , .D ( inst_alu_nxt_10 ) ) ;
SDFFARX1 inst_so_reg_1_ (.Q ( inst_so[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_so[0] ) , .D ( inst_so_nxt[1] ) ) ;
SDFFARX1 inst_bw_reg (.Q ( inst_bw ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G3B6I9 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[7] ) 
    , .D ( n136 ) ) ;
SDFFARX1 inst_so_reg_2_ (.Q ( n79 ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_so[1] ) , .D ( inst_so_nxt[2] ) ) ;
SDFFARX1 inst_so_reg_0_ (.Q ( inst_so[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_sext[15] ) , .D ( inst_so_nxt[0] ) ) ;
SDFFARX1 inst_so_reg_3_ (.Q ( inst_so[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) , .SI ( n79 ) 
    , .D ( inst_so_nxt[3] ) ) ;
SDFFARX1 inst_dext_reg_3_ (.Q ( inst_dext[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( puc_rst ) , .SE ( IN10 ) 
    , .SI ( inst_dext[2] ) , .D ( ext_nxt_3_ ) ) ;
SDFFARX1 inst_so_reg_4_ (.Q ( inst_so[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_so[3] ) , .D ( inst_so_nxt[4] ) ) ;
SDFFARX1 inst_so_reg_5_ (.Q ( inst_so[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_so[4] ) , .D ( inst_so_nxt[5] ) ) ;
SDFFARX1 inst_so_reg_6_ (.Q ( inst_so[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_so[5] ) , .D ( inst_so_nxt[6] ) ) ;
SDFFARX1 inst_alu_reg_8_ (.Q ( inst_alu[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_alu[7] ) 
    , .D ( inst_alu_nxt_8 ) ) ;
SDFFARX1 inst_dext_reg_4_ (.Q ( inst_dext[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( n82 ) , .SE ( IN10 ) , .SI ( inst_dext[3] ) 
    , .D ( ext_nxt_4_ ) ) ;
SDFFARX1 inst_as_reg_7_ (.Q ( inst_as[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[6] ) 
    , .D ( is_const ) ) ;
SDFFARX1 inst_dext_reg_5_ (.Q ( inst_dext[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_dext[4] ) 
    , .D ( ext_nxt_5_ ) ) ;
SDFFARX1 inst_alu_reg_3_ (.Q ( inst_alu[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( IN8 ) , .SI ( inst_alu[2] ) 
    , .D ( inst_alu_nxt[3] ) ) ;
SDFFARX1 inst_alu_reg_9_ (.Q ( inst_alu[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( IN0 ) , .SE ( IN8 ) , .SI ( inst_alu[8] ) 
    , .D ( inst_alu_nxt_9 ) ) ;
SDFFARX1 inst_as_reg_6_ (.Q ( inst_as[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[5] ) 
    , .D ( inst_as_nxt[6] ) ) ;
SDFFARX1 inst_as_reg_0_ (.Q ( inst_as[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_alu[11] ) 
    , .D ( inst_as_nxt[0] ) ) ;
SDFFARX1 inst_as_reg_2_ (.Q ( inst_as[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[1] ) 
    , .D ( inst_as_nxt[2] ) ) ;
SDFFARX1 inst_dext_reg_6_ (.Q ( inst_dext[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( n82 ) , .SE ( IN10 ) , .SI ( inst_dext[5] ) 
    , .D ( ext_nxt_6_ ) ) ;
SDFFARX1 inst_as_reg_3_ (.Q ( inst_as[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[2] ) 
    , .D ( inst_as_nxt[3] ) ) ;
SDFFARX1 inst_as_reg_4_ (.Q ( inst_as[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[3] ) 
    , .D ( inst_as_nxt[4] ) ) ;
SDFFARX1 inst_as_reg_1_ (.Q ( inst_as[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[0] ) 
    , .D ( inst_as_nxt[1] ) ) ;
SDFFARX1 inst_dext_reg_7_ (.Q ( inst_dext[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_dext[6] ) 
    , .D ( ext_nxt_7_ ) ) ;
SDFFARX1 inst_as_reg_5_ (.Q ( inst_as[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n82 ) , .SE ( n11 ) , .SI ( inst_as[4] ) 
    , .D ( inst_as_nxt[5] ) ) ;
SDFFARX1 inst_dext_reg_8_ (.Q ( inst_dext[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( n82 ) , .SE ( IN10 ) , .SI ( inst_dext[7] ) 
    , .D ( ext_nxt_8_ ) ) ;
SDFFARX1 inst_sext_reg_0_ (.Q ( inst_sext[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_mov ) , .D ( N245 ) ) ;
SDFFARX1 inst_dext_reg_9_ (.Q ( inst_dext[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_dext[8] ) , .D ( ext_nxt_9_ ) ) ;
SDFFARX1 inst_sz_reg_0_ (.Q ( inst_sz_0_ ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) , .SI ( n166 ) 
    , .D ( inst_sz_nxt_0_ ) ) ;
SDFFARX1 inst_dext_reg_10_ (.Q ( inst_dext[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_dext[9] ) , .D ( ext_nxt_10_ ) ) ;
SDFFARX1 inst_dext_reg_11_ (.Q ( inst_dext[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( IN1 ) , .SE ( IN9 ) , .SI ( inst_dext[10] ) 
    , .D ( ext_nxt_11_ ) ) ;
SDFFARX1 inst_sext_reg_10_ (.Q ( inst_sext[10] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN9 ) 
    , .SI ( inst_sext[9] ) , .D ( N255 ) ) ;
SDFFARX1 inst_sext_reg_1_ (.Q ( inst_sext[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_sext[0] ) , .D ( N246 ) ) ;
SDFFARX1 inst_sext_reg_7_ (.Q ( inst_sext[7] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN10 ) 
    , .SI ( inst_sext[6] ) , .D ( N252 ) ) ;
SDFFARX1 inst_sext_reg_6_ (.Q ( inst_sext[6] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN10 ) 
    , .SI ( inst_sext[5] ) , .D ( N251 ) ) ;
SDFFARX1 inst_sext_reg_5_ (.Q ( inst_sext[5] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN9 ) 
    , .SI ( inst_sext[4] ) , .D ( N250 ) ) ;
SDFFARX1 inst_sext_reg_4_ (.Q ( inst_sext[4] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN9 ) 
    , .SI ( inst_sext[3] ) , .D ( N249 ) ) ;
SDFFARX1 inst_sext_reg_11_ (.Q ( inst_sext[11] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN9 ) 
    , .SI ( inst_sext[10] ) , .D ( N256 ) ) ;
SDFFARX1 inst_sext_reg_2_ (.Q ( inst_sext[2] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( scan_enable ) 
    , .SI ( inst_sext[1] ) , .D ( N247 ) ) ;
SDFFARX1 inst_sext_reg_3_ (.Q ( inst_sext[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN9 ) 
    , .SI ( inst_sext[2] ) , .D ( N248 ) ) ;
SDFFARX1 inst_sext_reg_9_ (.Q ( inst_sext[9] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN10 ) 
    , .SI ( inst_sext[8] ) , .D ( N254 ) ) ;
SDFFARX1 inst_sext_reg_8_ (.Q ( inst_sext[8] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( puc_rst ) , .SE ( IN10 ) 
    , .SI ( inst_sext[7] ) , .D ( N253 ) ) ;
SDFFARX1 inst_dext_reg_12_ (.Q ( inst_dext[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( puc_rst ) , .SE ( IN9 ) 
    , .SI ( inst_dext[11] ) , .D ( ext_nxt_12_ ) ) ;
SDFFARX1 i_state_reg_0_ (.Q ( i_state[0] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G3B6I9 ) , .RSTB ( n83 ) , .SE ( n11 ) , .SI ( exec_src_wr ) 
    , .D ( i_state_nxt[0] ) ) ;
SDFFARX1 inst_dext_reg_13_ (.Q ( inst_dext[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( IN1 ) , .SE ( IN9 ) , .SI ( inst_dext[12] ) 
    , .D ( ext_nxt_13_ ) ) ;
SDFFARX1 inst_sext_reg_12_ (.Q ( inst_sext[12] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( IN1 ) , .SE ( IN9 ) , .SI ( inst_sext[11] ) 
    , .D ( N257 ) ) ;
SDFFARX1 inst_dext_reg_14_ (.Q ( inst_dext[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_dext[13] ) 
    , .D ( ext_nxt_14_ ) ) ;
SDFFARX1 inst_sext_reg_13_ (.Q ( inst_sext[13] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( IN1 ) , .SE ( IN9 ) , .SI ( inst_sext[12] ) 
    , .D ( N258 ) ) ;
SDFFARX1 inst_dext_reg_15_ (.Q ( inst_dext[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_dext ) , .RSTB ( IN1 ) , .SE ( IN8 ) , .SI ( inst_dext[14] ) 
    , .D ( ext_nxt_15_ ) ) ;
SDFFARX1 inst_sext_reg_14_ (.Q ( inst_sext[14] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( IN1 ) , .SE ( IN9 ) , .SI ( inst_sext[13] ) 
    , .D ( N259 ) ) ;
SDFFARX1 inst_sext_reg_15_ (.Q ( inst_sext[15] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_inst_sext ) , .RSTB ( IN1 ) , .SE ( IN9 ) , .SI ( inst_sext[14] ) 
    , .D ( N260 ) ) ;
SDFFARX1 pc_reg_1_ (.Q ( pc[1] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[0] ) 
    , .D ( pc_nxt[1] ) ) ;
SDFFARX1 pc_reg_3_ (.Q ( pc[3] ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( mclk_pc ) , .RSTB ( IN0 ) , .SE ( IN7 ) , .SI ( pc[2] ) 
    , .D ( pc_nxt[3] ) ) ;
SDFFARX1 exec_src_wr_reg (.Q ( exec_src_wr ) , .VDD ( VDD ) , .VSS ( VSS ) 
    , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) , .SI ( exec_jmp ) 
    , .D ( n457 ) ) ;
SDFFASX1 inst_irq_rst_reg (.D ( n459 ) , .CLK ( mclk_cts_3 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .SETB ( n83 ) , .QN ( n157 ) , .Q ( inst_irq_rst ) 
    , .SE ( IN8 ) , .SI ( inst_dext[15] ) ) ;
SDFFARX1 e_state_reg_1_ (.QN ( n175 ) , .Q ( e_state[1] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) 
    , .SI ( test_si2 ) , .D ( e_state_nxt[1] ) ) ;
SDFFARX1 e_state_reg_3_ (.QN ( n176 ) , .Q ( e_state[3] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) 
    , .SI ( e_state[2] ) , .D ( e_state_nxt[3] ) ) ;
SDFFARX1 e_state_reg_2_ (.QN ( n181 ) , .Q ( e_state[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( IN2 ) , .SE ( IN11 ) 
    , .SI ( e_state[1] ) , .D ( e_state_nxt[2] ) ) ;
SDFFARX1 i_state_reg_1_ (.QN ( n155 ) , .Q ( n201 ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( n83 ) , .SE ( n11 ) 
    , .SI ( i_state[0] ) , .D ( i_state_nxt[1] ) ) ;
SDFFARX1 i_state_reg_2_ (.QN ( n197 ) , .Q ( i_state[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( n83 ) , .SE ( n11 ) 
    , .SI ( n201 ) , .D ( i_state_nxt[2] ) ) ;
SDFFARX1 exec_jmp_reg (.QN ( n193 ) , .Q ( exec_jmp ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G3B6I9 ) , .RSTB ( n83 ) , .SE ( n11 ) 
    , .SI ( exec_dst_wr ) , .D ( n458 ) ) ;
SDFFARX1 inst_type_reg_2_ (.QN ( n179 ) , .Q ( inst_type[2] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( n174 ) , .D ( inst_type_nxt_2_ ) ) ;
SDFFARX1 inst_so_reg_7_ (.QN ( n191 ) , .Q ( inst_so[7] ) , .VDD ( VDD ) 
    , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) , .SE ( scan_enable ) 
    , .SI ( inst_so[6] ) , .D ( inst_so_nxt[7] ) ) ;
SDFFARX1 inst_dest_bin_reg_2_ (.QN ( n189 ) , .Q ( inst_dest_bin[2] ) 
    , .VDD ( VDD ) , .VSS ( VSS ) , .CLK ( gclk_G4B2I1 ) , .RSTB ( n83 ) 
    , .SE ( scan_enable ) , .SI ( n177 ) , .D ( mdb_in[2] ) ) ;
endmodule




module openMSP430 (dmem_addr , dmem_din , dmem_wen , irq_acc , per_addr , 
    per_din , pmem_addr , per_we , pmem_din , dmem_dout , pmem_wen , 
    irq , per_dout , pmem_dout , nmi , lfxt_clk , dco_clk , 
    dbg_uart_rxd , dbg_en , cpu_en , aclk , test_si3 , test_si2 , 
    test_si1 , wkup , scan_mode , scan_enable , reset_n , lfxt_wkup , 
    lfxt_enable , dmem_cen , dco_wkup , dco_enable , dbg_uart_txd , 
    dbg_freeze , aclk_en , test_so3 , test_so2 , smclk_en , smclk , 
    puc_rst , pmem_cen , per_en , mclk );
output [10:0] dmem_addr ;
output [15:0] dmem_din ;
output [1:0] dmem_wen ;
output [13:0] irq_acc ;
output [13:0] per_addr ;
output [15:0] per_din ;
output [10:0] pmem_addr ;
output [1:0] per_we ;
output [15:0] pmem_din ;
input  [15:0] dmem_dout ;
output [1:0] pmem_wen ;
input  [13:0] irq ;
input  [15:0] per_dout ;
input  [15:0] pmem_dout ;
input  nmi ;
input  lfxt_clk ;
input  dco_clk ;
input  dbg_uart_rxd ;
input  dbg_en ;
input  cpu_en ;
output aclk ;
input  test_si3 ;
input  test_si2 ;
input  test_si1 ;
input  wkup ;
input  scan_mode ;
input  scan_enable ;
input  reset_n ;
output lfxt_wkup ;
output lfxt_enable ;
output dmem_cen ;
output dco_wkup ;
output dco_enable ;
output dbg_uart_txd ;
output dbg_freeze ;
output aclk_en ;
output test_so3 ;
output test_so2 ;
output smclk_en ;
output smclk ;
output puc_rst ;
output pmem_cen ;
output per_en ;
output mclk ;

supply1 VDD ;
supply0 VSS ;
wire [15:0] per_dout_clk ;
wire [15:0] fe_mdb_in ;
wire [15:0] dbg_reg_din ;
wire [15:0] dbg_mem_din ;
wire [1:0] dbg_mem_wr ;
wire [15:0] dbg_mem_dout ;
wire [15:0] dbg_mem_addr ;
wire [15:0] per_dout_div ;
wire [15:0] per_dout_mpy ;
wire [14:0] per_dout_wdog ;
wire [12:0] per_dout_sfr ;
wire [15:0] per_dout_or ;
wire [15:1] fe_mab ;
wire [15:0] eu_mdb_out ;
wire [15:1] eu_mab ;
wire [1:0] eu_mb_wr ;
wire [15:0] eu_mdb_in ;
wire [15:0] pc_nxt ;
wire [15:0] pc ;
wire [15:0] inst_src ;
wire [2:0] inst_type ;
wire [7:0] inst_so ;
wire [15:0] inst_sext ;
wire [6:0] inst_jmp ;
wire [15:0] inst_dext ;
wire [15:0] inst_dest ;
wire [11:0] inst_alu ;
wire [7:0] inst_as ;
wire [6:0] inst_ad ;
wire [15:0] pc_sw ;


assign per_addr[11] = per_addr[13] ;
assign per_addr[10] = per_addr[13] ;
assign per_addr[9] = per_addr[13] ;
assign per_addr[8] = per_addr[13] ;
assign per_addr[12] = per_addr[13] ;
assign smclk_en = aclk_en ;

omsp_clock_module clock_module_0 (.test_so2 ( n93 ) , .test_so1 ( n95 ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .IN0 ( n52 ) , .IN1 ( n43 ) , .IN2 ( n32 ) , 
    .IN3 ( n22 ) , .test_so9 ( test_so3 ) , .test_so8 ( n69 ) , .test_so7 ( n80 ) , 
    .test_so6 ( n82 ) , .test_so5 ( n84 ) , .test_so4 ( n87 ) , .test_so3 ( n91 ) , 
    .dco_wkup ( dco_wkup ) , .lfxt_enable ( lfxt_enable ) , 
    .lfxt_wkup ( lfxt_wkup ) , .mclk ( n141 ) , .por ( por ) , 
    .puc_pnd_set ( puc_pnd_set ) , .puc_rst ( puc_rst ) , .smclk ( n140 ) , 
    .test_si1 ( test_si1 ) , .aclk ( n139 ) , .dbg_clk ( dbg_clk ) , 
    .dbg_en_s ( dbg_en_s ) , .dbg_rst ( dbg_rst ) , .dco_enable ( dco_enable ) , 
    .test_si9 ( n68 ) , .test_si8 ( n70 ) , .test_si7 ( n81 ) , .test_si6 ( n83 ) , 
    .test_si5 ( n85 ) , .test_si4 ( n88 ) , .test_si3 ( n92 ) , .test_si2 ( n94 ) , 
    .oscoff ( oscoff ) , .per_en ( per_en ) , .reset_n ( reset_n ) , 
    .scan_enable ( n2 ) , .scan_mode ( scan_mode ) , .scg0 ( scg0 ) , 
    .scg1 ( scg1 ) , .wdt_reset ( wdt_reset ) , .cpu_en ( n21 ) , 
    .cpuoff ( cpuoff ) , .dbg_cpu_reset ( dbg_cpu_reset ) , .dbg_en ( dbg_en ) , 
    .dco_clk ( dco_clk ) , .lfxt_clk ( lfxt_clk ) , .mclk_enable ( mclk_enable ) , 
    .mclk_wkup ( mclk_wkup ) , 
    .per_din ( {1'b0, 1'b0, per_din[13] , per_din[12] , 
	1'b0, 1'b0, 1'b0, 1'b0, per_din[7] , 
	1'b0, per_din[5] , per_din[4] , per_din[3] , per_din[2] , 
	per_din[1] , 1'b0} ) , 
    .per_we ( per_we ) , 
    .per_addr ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, per_addr[7] , per_addr[6] , per_addr[5] , 
	per_addr[4] , per_addr[3] , n67 , per_addr[1] , per_addr[0] } ) , 
    .per_dout ( per_dout_clk ) , .IN4 ( cpu_en ) , .IN5 ( n15 ) , .IN6 ( n14 ) , 
    .IN7 ( n12 ) , .IN8 ( n6 ) , .aclk_cts_0 ( aclk ) , .smclk_cts_0 ( smclk ) , 
    .mclk_cts_0 ( mclk ) , .cts_0_3 ( gclk_G3B6I7 ) , .cts_0_4 ( gclk_G3B6I2 ) , 
    .cts_0_7 ( gclk_G3B2I2 ) ) ;


omsp_dbg dbg_0 (.dbg_uart_txd ( dbg_uart_txd ) , .test_so2 ( n79 ) , 
    .test_so1 ( n90 ) , .VDD ( VDD ) , .VSS ( VSS ) , .IN0 ( n59 ) , .IN1 ( n17 ) , 
    .IN2 ( n9 ) , .test_si2 ( n80 ) , .test_si1 ( n91 ) , .test_se ( n3 ) , 
    .dbg_freeze ( dbg_freeze ) , .dbg_halt_cmd ( dbg_halt_cmd ) , 
    .dbg_mem_en ( dbg_mem_en ) , .dbg_reg_wr ( dbg_reg_wr ) , 
    .dbg_cpu_reset ( dbg_cpu_reset ) , .dbg_rst ( dbg_rst ) , 
    .dbg_uart_rxd ( dbg_uart_rxd ) , .decode_noirq ( decode_noirq ) , 
    .eu_mb_en ( 1'b0 ), .exec_done ( 1'b0 ), 
    .fe_mb_en ( 1'b0 ), .puc_pnd_set ( puc_pnd_set ) , .test_si3 ( n78 ) , 
    .pc ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0} ) , 
    .cpu_en_s ( n21 ) , .dbg_clk ( dbg_clk ) , .dbg_en_s ( dbg_en_s ) , 
    .dbg_halt_st ( n23 ) , .fe_mdb_in ( fe_mdb_in ) , 
    .eu_mdb_out ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0} ) , 
    .eu_mdb_in ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0} ) , 
    .eu_mab ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0} ) , 
    .eu_mb_wr ( {1'b0, 1'b0} ) , .dbg_reg_din ( dbg_reg_din ) , 
    .dbg_mem_din ( dbg_mem_din ) , 
    .cpu_id ( {1'b0, 1'b0, 1'b0, 1'b1, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b1, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b1, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b1, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b1, 
	1'b0, 1'b1, 1'b0} ) , 
    .dbg_mem_wr ( dbg_mem_wr ) , .dbg_mem_dout ( dbg_mem_dout ) , 
    .dbg_mem_addr ( dbg_mem_addr ) , .IN3 ( n8 ) , .IN4 ( n3 ) , .IN5 ( n1 ) ) ;


omsp_divider_16b div0 (.mclk ( gclk_G3B6I6 ) , .per_en ( per_en ) , 
    .puc_rst ( n46 ) , .scan_enable ( n16 ) , .test_si2 ( test_si2 ) , 
    .test_si1 ( n79 ) , .test_so2 ( n76 ) , .test_so1 ( n78 ) , 
    .per_din ( per_din ) , .per_we ( per_we ) , 
    .per_addr ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, per_addr[7] , per_addr[6] , per_addr[5] , 
	per_addr[4] , per_addr[3] , per_addr[2] , n66 , per_addr[0] } ) , 
    .per_dout ( per_dout_div ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .IN0 ( per_addr[1] ) , .IN1 ( n45 ) , .IN2 ( n44 ) , .IN3 ( n31 ) , 
    .IN4 ( n14 ) , .IN5 ( n13 ) , .IN6 ( n5 ) , .mclk_cts_4 ( gclk_G3B6I3 ) , 
    .mclk_cts_5 ( gclk_G3B5I2 ) ) ;


omsp_multiplier multiplier_0 (.mclk ( gclk_G3B4I1 ) , .per_en ( per_en ) , 
    .puc_rst ( n46 ) , .scan_enable ( n16 ) , .test_si2 ( n72 ) , 
    .test_si1 ( n86 ) , .test_so2 ( n71 ) , .test_so1 ( n85 ) , 
    .per_din ( per_din ) , .per_we ( per_we ) , 
    .per_addr ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, per_addr[7] , per_addr[6] , per_addr[5] , 
	per_addr[4] , per_addr[3] , n67 , n66 , n64 } ) , 
    .per_dout ( per_dout_mpy ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .IN0 ( per_addr[2] ) , .IN1 ( per_addr[1] ) , .IN2 ( per_addr[0] ) , 
    .IN3 ( n45 ) , .IN4 ( n44 ) , .IN5 ( n40 ) , .IN6 ( n32 ) , .IN7 ( n29 ) , 
    .IN8 ( n25 ) , .IN9 ( n15 ) , .IN10 ( n13 ) , .IN11 ( n5 ) , .IN12 ( n4 ) , 
    .mclk_cts_6 ( gclk_G3B6I6 ) , .mclk_cts_7 ( gclk_G3B6I3 ) , 
    .mclk_cts_8 ( gclk_G3B6I2 ) , .mclk_cts_0_1 ( gclk_G3B4I1 ) ) ;


omsp_watchdog watchdog_0 (.per_dout_2_ ( per_dout_wdog[2] ) , 
    .per_dout_1_ ( per_dout_wdog[1] ) , .per_dout_0_ ( per_dout_wdog[0] ) , 
    .VDD ( VDD ) , .VSS ( VSS ) , .IN0 ( n103 ) , .IN1 ( per_dout_wdog[14] ) , 
    .IN2 ( n32 ) , .per_dout_7_ ( per_dout_wdog[7] ) , 
    .per_dout_6_ ( per_dout_wdog[6] ) , .per_dout_4_ ( per_dout_wdog[4] ) , 
    .per_dout_3_ ( per_dout_wdog[3] ) , .test_so3 ( n89 ) , .test_so2 ( n92 ) , 
    .test_so1 ( n94 ) , .per_dout_14_ ( per_dout_wdog[14] ) , 
    .wdt_wkup ( wdt_wkup ) , .wdtifg ( wdtifg ) , .wdtnmies ( wdtnmies ) , 
    .test_so8 ( n68 ) , .test_so7 ( n70 ) , .test_so6 ( n81 ) , .test_so5 ( n83 ) , 
    .test_so4 ( n86 ) , .test_si6 ( n82 ) , .test_si5 ( n84 ) , .test_si4 ( n87 ) , 
    .test_si3 ( n90 ) , .test_si2 ( n93 ) , .test_si1 ( n95 ) , 
    .wdt_irq ( wdt_irq ) , .wdt_reset ( wdt_reset ) , .scan_mode ( scan_mode ) , 
    .smclk ( n140 ) , .smclk_en ( 1'b1 ), .wdtie ( wdtie ) , 
    .wdtifg_irq_clr ( irq_acc[10] ) , .wdtifg_sw_clr ( wdtifg_sw_clr ) , 
    .wdtifg_sw_set ( wdtifg_sw_set ) , .test_si7 ( n69 ) , .aclk ( n139 ) , 
    .aclk_en ( 1'b1 ), .dbg_freeze ( dbg_freeze ) , 
    .mclk ( gclk_G3B4I1 ) , .per_en ( per_en ) , .por ( n22 ) , .puc_rst ( n52 ) , 
    .scan_enable ( n2 ) , 
    .per_din ( {per_din[15] , per_din[14] , per_din[13] , per_din[12] , 
	per_din[11] , per_din[10] , per_din[9] , per_din[8] , per_din[7] , 
	per_din[6] , 1'b0, per_din[4] , per_din[3] , per_din[2] , 
	per_din[1] , per_din[0] } ) , 
    .per_we ( per_we ) , 
    .per_addr ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, per_addr[7] , per_addr[6] , per_addr[5] , 
	per_addr[4] , per_addr[3] , per_addr[2] , per_addr[1] , per_addr[0] } ) , 
    .IN3 ( n31 ) , .IN4 ( n25 ) , .IN5 ( n15 ) , .IN6 ( n14 ) , .IN7 ( n12 ) , 
    .mclk_cts_2 ( gclk_G3B6I7 ) , .mclk_cts_3 ( gclk_G3B6I6 ) ) ;


omsp_sfr sfr_0 (.test_so1 ( n88 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .IN0 ( per_addr[1] ) , .IN1 ( per_addr[0] ) , .IN2 ( n31 ) , .IN3 ( n25 ) , 
    .IN4 ( n13 ) , .test_si2 ( n71 ) , .test_si1 ( n89 ) , .test_se ( n2 ) , 
    .nmi_pnd ( nmi_pnd ) , .nmi_wkup ( nmi_wkup ) , .wdtie ( wdtie ) , 
    .wdtifg_sw_clr ( wdtifg_sw_clr ) , .wdtifg_sw_set ( wdtifg_sw_set ) , 
    .mclk ( gclk_G3B6I6 ) , .nmi ( nmi ) , .nmi_acc ( nmi_acc ) , 
    .per_en ( per_en ) , .puc_rst ( n45 ) , .scan_mode ( scan_mode ) , 
    .wdtifg ( wdtifg ) , .wdtnmies ( wdtnmies ) , 
    .per_din ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, per_din[4] , 1'b0, 1'b0, 
	1'b0, per_din[0] } ) , 
    .per_we ( per_we ) , 
    .per_addr ( {1'b0, 1'b0, 1'b0, 1'b0, 
	1'b0, 1'b0, per_addr[7] , per_addr[6] , per_addr[5] , 
	per_addr[4] , per_addr[3] , per_addr[2] , n66 , n64 } ) , 
    .per_dout ( {SYNOPSYS_UNCONNECTED_11, SYNOPSYS_UNCONNECTED_12, 
	SYNOPSYS_UNCONNECTED_13, per_dout_sfr[12] , 
	SYNOPSYS_UNCONNECTED_14, SYNOPSYS_UNCONNECTED_15, 
	per_dout_sfr[9] , SYNOPSYS_UNCONNECTED_16, 
	SYNOPSYS_UNCONNECTED_17, per_dout_sfr[6] , 
	SYNOPSYS_UNCONNECTED_18, per_dout_sfr[4] , per_dout_sfr[3] , 
	SYNOPSYS_UNCONNECTED_19, per_dout_sfr[1] , per_dout_sfr[0] } ) , 
    .mclk_cts_3 ( gclk_G3B4I1 ) ) ;


omsp_mem_backbone mem_backbone_0 (.test_so ( n72 ) , .VDD ( VDD ) , 
    .VSS ( VSS ) , .IN0 ( dbg_mem_en ) , .IN1 ( n51 ) , .IN2 ( n39 ) , 
    .IN3 ( n29 ) , .IN4 ( n9 ) , .mclk ( gclk_G3B6I2 ) , .puc_rst ( n52 ) , 
    .scan_enable ( n17 ) , .test_si ( n73 ) , .dmem_cen ( dmem_cen ) , 
    .fe_pmem_wait ( fe_pmem_wait ) , .per_en ( per_en ) , .pmem_cen ( pmem_cen ) , 
    .pmem_dout ( pmem_dout ) , .dbg_halt_st ( n23 ) , .dbg_mem_en ( n59 ) , 
    .eu_mb_en ( eu_mb_en ) , .fe_mb_en ( fe_mb_en ) , .per_dout ( per_dout_or ) , 
    .fe_mab ( fe_mab ) , .eu_mdb_out ( eu_mdb_out ) , .eu_mab ( eu_mab ) , 
    .eu_mb_wr ( eu_mb_wr ) , .dmem_dout ( dmem_dout ) , 
    .dbg_mem_dout ( dbg_mem_dout ) , .dbg_mem_wr ( dbg_mem_wr ) , 
    .dbg_mem_addr ( {dbg_mem_addr[15] , dbg_mem_addr[14] , dbg_mem_addr[13] , 
	dbg_mem_addr[12] , dbg_mem_addr[11] , dbg_mem_addr[10] , 
	dbg_mem_addr[9] , dbg_mem_addr[8] , dbg_mem_addr[7] , dbg_mem_addr[6] , 
	dbg_mem_addr[5] , dbg_mem_addr[4] , dbg_mem_addr[3] , dbg_mem_addr[2] , 
	dbg_mem_addr[1] , 1'b0} ) , 
    .pmem_wen ( pmem_wen ) , .pmem_din ( pmem_din ) , .pmem_addr ( pmem_addr ) , 
    .per_din ( {per_din[15] , per_din[14] , per_din[13] , per_din[12] , 
	per_din[11] , per_din[10] , per_din[9] , per_din[8] , per_din[7] , 
	per_din[6] , per_din[5] , per_din[4] , per_din[3] , n105 , n106 , 
	n107 } ) , 
    .per_we ( per_we ) , 
    .per_addr ( {SYNOPSYS_UNCONNECTED_20, SYNOPSYS_UNCONNECTED_21, 
	SYNOPSYS_UNCONNECTED_22, SYNOPSYS_UNCONNECTED_23, 
	SYNOPSYS_UNCONNECTED_24, SYNOPSYS_UNCONNECTED_25, per_addr[7] , 
	per_addr[6] , per_addr[5] , per_addr[4] , per_addr[3] , per_addr[2] , 
	per_addr[1] , n104 } ) , 
    .fe_mdb_in ( fe_mdb_in ) , .eu_mdb_in ( eu_mdb_in ) , .dmem_din ( dmem_din ) , 
    .dmem_wen ( dmem_wen ) , .dmem_addr ( dmem_addr ) , 
    .dbg_mem_din ( dbg_mem_din ) , .IN5 ( n8 ) , .IN6 ( n4 ) , 
    .mclk_cts_4 ( gclk_G3B6I8 ) , .mclk_cts_6 ( gclk_G3B5I2 ) , 
    .mclk_cts_8 ( gclk_G3B4I1 ) ) ;


omsp_execution_unit execution_unit_0 (.gie ( gie ) , .mb_en ( eu_mb_en ) , 
    .oscoff ( oscoff ) , .pc_sw_wr ( pc_sw_wr ) , .scg0 ( scg0 ) , .scg1 ( scg1 ) , 
    .test_so ( n75 ) , .VDD ( VDD ) , .inst_bw ( inst_bw ) , 
    .inst_irq_rst ( inst_irq_rst ) , .inst_mov ( inst_mov ) , 
    .mclk ( gclk_G3B4I1 ) , .puc_rst ( n52 ) , .scan_enable ( n3 ) , 
    .test_si ( n76 ) , .cpuoff ( cpuoff ) , .pc_nxt ( pc_nxt ) , 
    .dbg_halt_st ( n23 ) , .dbg_reg_wr ( dbg_reg_wr ) , .exec_done ( exec_done ) , 
    .pc ( pc ) , .mdb_in ( eu_mdb_in ) , .inst_src ( inst_src ) , 
    .inst_type ( inst_type ) , 
    .inst_so ( {inst_so[7] , inst_so[6] , inst_so[5] , inst_so[4] , inst_so[3] , 
	1'b0, inst_so[1] , inst_so[0] } ) , 
    .inst_sext ( inst_sext ) , 
    .inst_jmp ( {1'b0, inst_jmp[6] , inst_jmp[5] , inst_jmp[4] , 
	inst_jmp[3] , inst_jmp[2] , inst_jmp[1] , inst_jmp[0] } ) , 
    .inst_dext ( inst_dext ) , .inst_dest ( inst_dest ) , .inst_alu ( inst_alu ) , 
    .inst_as ( inst_as ) , 
    .inst_ad ( {1'b0, inst_ad[6] , 1'b0, 1'b0, 
	1'b0, 1'b0, 1'b0, inst_ad[0] } ) , 
    .dbg_mem_dout ( dbg_mem_dout ) , 
    .e_state ( {e_state_3_ , e_state_2_ , e_state_1_ , test_so2 } ) , 
    .pc_sw ( {pc_sw[15] , pc_sw[14] , pc_sw[13] , pc_sw[12] , pc_sw[11] , 
	pc_sw[10] , pc_sw[9] , pc_sw[8] , n98 , n100 , n101 , n97 , n74 , 
	n96 , n77 , n65 } ) , 
    .mdb_out ( eu_mdb_out ) , .mb_wr ( eu_mb_wr ) , 
    .mab ( {eu_mab[15] , eu_mab[14] , eu_mab[13] , eu_mab[12] , eu_mab[11] , 
	eu_mab[10] , eu_mab[9] , eu_mab[8] , eu_mab[7] , eu_mab[6] , 
	eu_mab[5] , eu_mab[4] , eu_mab[3] , eu_mab[2] , eu_mab[1] , 
	SYNOPSYS_UNCONNECTED_26} ) , 
    .dbg_reg_din ( dbg_reg_din ) , .VSS ( VSS ) , .IN0 ( n98 ) , .IN1 ( n43 ) , 
    .IN2 ( n41 ) , .IN3 ( n40 ) , .IN4 ( n39 ) , .IN5 ( n38 ) , .IN6 ( n29 ) , 
    .IN7 ( n28 ) , .IN8 ( n27 ) , .IN9 ( inst_bw ) , .IN10 ( n19 ) , .IN11 ( n17 ) , 
    .IN12 ( n15 ) , .IN13 ( n11 ) , .IN14 ( n1 ) , .IN15 ( n9 ) , 
    .IN16 ( scan_enable ) , .IN17 ( n6 ) , .IN18 ( n2 ) , .IN19 ( n1 ) , 
    .mclk_cts_6 ( gclk_G3B6I8 ) , .mclk_cts_7 ( gclk_G3B6I2 ) , 
    .mclk_cts_8 ( gclk_G3B5I2 ) , .mclk_cts_9 ( gclk_G3B5I1 ) , 
    .mclk_cts_1_1 ( gclk_G3B4I1 ) ) ;


omsp_frontend frontend_0 (.inst_mov ( inst_mov ) , .mb_en ( fe_mb_en ) , 
    .mclk_enable ( mclk_enable ) , .mclk_wkup ( mclk_wkup ) , 
    .nmi_acc ( nmi_acc ) , .test_so1 ( n73 ) , .VDD ( VDD ) , .VSS ( VSS ) , 
    .wkup ( wkup ) , .test_si2 ( test_si3 ) , .test_si1 ( n75 ) , 
    .dbg_halt_st ( dbg_halt_st ) , .decode_noirq ( decode_noirq ) , 
    .exec_done ( exec_done ) , .inst_bw ( inst_bw ) , 
    .inst_irq_rst ( inst_irq_rst ) , .mclk ( gclk_G3B4I1 ) , 
    .nmi_pnd ( nmi_pnd ) , .nmi_wkup ( nmi_wkup ) , .pc_sw_wr ( pc_sw_wr ) , 
    .puc_rst ( n51 ) , .scan_enable ( n19 ) , .wdt_irq ( wdt_irq ) , 
    .wdt_wkup ( wdt_wkup ) , 
    .pc_sw ( {pc_sw[15] , pc_sw[14] , pc_sw[13] , pc_sw[12] , pc_sw[11] , 
	pc_sw[10] , pc_sw[9] , pc_sw[8] , n98 , n100 , n101 , n97 , n74 , 
	n96 , n77 , n65 } ) , 
    .cpu_en_s ( n21 ) , .cpuoff ( cpuoff ) , .dbg_halt_cmd ( dbg_halt_cmd ) , 
    .fe_pmem_wait ( fe_pmem_wait ) , .gie ( gie ) , .mdb_in ( fe_mdb_in ) , 
    .irq ( irq ) , .pc_nxt ( pc_nxt ) , .dbg_reg_sel ( dbg_mem_addr[3:0] ) , 
    .pc ( pc ) , 
    .mab ( {fe_mab[15] , fe_mab[14] , fe_mab[13] , fe_mab[12] , fe_mab[11] , 
	fe_mab[10] , fe_mab[9] , fe_mab[8] , fe_mab[7] , fe_mab[6] , 
	fe_mab[5] , fe_mab[4] , fe_mab[3] , fe_mab[2] , fe_mab[1] , 
	SYNOPSYS_UNCONNECTED_27} ) , 
    .irq_acc ( irq_acc ) , .inst_type ( inst_type ) , .inst_src ( inst_src ) , 
    .inst_so ( {inst_so[7] , inst_so[6] , inst_so[5] , inst_so[4] , inst_so[3] , 
	SYNOPSYS_UNCONNECTED_28, inst_so[1] , inst_so[0] } ) , 
    .inst_sext ( inst_sext ) , 
    .inst_jmp ( {SYNOPSYS_UNCONNECTED_29, inst_jmp[6] , inst_jmp[5] , 
	inst_jmp[4] , inst_jmp[3] , inst_jmp[2] , inst_jmp[1] , inst_jmp[0] } ) , 
    .inst_dext ( inst_dext ) , .inst_dest ( inst_dest ) , .inst_alu ( inst_alu ) , 
    .inst_as ( inst_as ) , 
    .inst_ad ( {SYNOPSYS_UNCONNECTED_30, inst_ad[6] , SYNOPSYS_UNCONNECTED_31, 
	SYNOPSYS_UNCONNECTED_32, SYNOPSYS_UNCONNECTED_33, 
	SYNOPSYS_UNCONNECTED_34, SYNOPSYS_UNCONNECTED_35, inst_ad[0] } ) , 
    .e_state ( {e_state_3_ , e_state_2_ , e_state_1_ , test_so2 } ) , 
    .IN0 ( n41 ) , .IN1 ( n39 ) , .IN2 ( n38 ) , .IN3 ( n26 ) , .IN4 ( inst_bw ) , 
    .IN5 ( n23 ) , .IN6 ( cpu_en ) , .IN7 ( n11 ) , .IN8 ( n1 ) , .IN9 ( n9 ) , 
    .IN10 ( n8 ) , .IN11 ( scan_enable ) , .IN12 ( n1 ) , 
    .mclk_cts_3 ( gclk_G3B6I8 ) , .mclk_cts_4 ( gclk_G3B5I1 ) , 
    .mclk_cts_8 ( gclk_G3B1I1 ) ) ;

INVX2 INVX8_G5B1I3 (.VDD ( VDD ) , .INP ( gclk_G3B5I2 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I3 ) ) ;
INVX16 IBUFFX32_G5B4I1 (.VSS ( VSS ) , .INP ( gclk_G3B2I2 ) 
    , .ZN ( gclk_G3B3I1 ) , .VDD ( VDD ) ) ;
INVX2 INVX4_G5B1I7 (.VDD ( VDD ) , .INP ( gclk_G3B5I2 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I7 ) ) ;
INVX16 INVX4_G5B5I2 (.VSS ( VSS ) , .INP ( gclk_G3B1I1 ) , .ZN ( gclk_G3B2I2 ) 
    , .VDD ( VDD ) ) ;
INVX4 INVX8_G5B1I6 (.VSS ( VSS ) , .INP ( gclk_G3B5I2 ) , .ZN ( gclk_G3B6I6 ) 
    , .VDD ( VDD ) ) ;
INVX2 INVX16_G5B1I2 (.VDD ( VDD ) , .INP ( gclk_G3B5I2 ) , .VSS ( VSS ) 
    , .ZN ( gclk_G3B6I2 ) ) ;
INVX16 INVX8_G5B2I2 (.VSS ( VSS ) , .INP ( gclk_G3B4I1 ) , .ZN ( gclk_G3B5I2 ) 
    , .VDD ( VDD ) ) ;
INVX4 INVX16_G5B1I8 (.VSS ( VSS ) , .INP ( gclk_G3B5I1 ) , .ZN ( gclk_G3B6I8 ) 
    , .VDD ( VDD ) ) ;
INVX32 INVX16_G5B3I1 (.VSS ( VSS ) , .INP ( gclk_G3B3I1 ) , .ZN ( gclk_G3B4I1 ) 
    , .VDD ( VDD ) ) ;
INVX8 INVX1_G5B6I1 (.VSS ( VSS ) , .INP ( n141 ) , .ZN ( gclk_G3B1I1 ) 
    , .VDD ( VDD ) ) ;
INVX8 INVX8_G5B2I1 (.VSS ( VSS ) , .INP ( gclk_G3B4I1 ) , .ZN ( gclk_G3B5I1 ) 
    , .VDD ( VDD ) ) ;
DELLN1X2 U11 (.VSS ( VSS ) , .INP ( n1 ) , .Z ( n11 ) , .VDD ( VDD ) ) ;
NBUFFX4 U28 (.VSS ( VSS ) , .INP ( puc_rst ) , .Z ( n28 ) , .VDD ( VDD ) ) ;
NAND2X0 U69 (.IN2 ( n48 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .QN ( per_dout_or[8] ) ) ;
NAND2X0 U71 (.IN2 ( n47 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .QN ( per_dout_or[5] ) ) ;
NAND2X0 U70 (.IN2 ( n50 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .QN ( per_dout_or[13] ) ) ;
NAND2X0 U72 (.IN2 ( n49 ) , .VSS ( VSS ) , .VDD ( VDD ) , .IN1 ( n103 ) 
    , .QN ( per_dout_or[11] ) ) ;
DELLN2X2 U23 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n23 ) , .INP ( dbg_halt_st ) ) ;
DELLN2X2 U64 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n59 ) , .INP ( dbg_mem_en ) ) ;
DELLN2X2 U65 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( per_din[0] ) , .INP ( n107 ) ) ;
DELLN2X2 U1 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n1 ) , .INP ( scan_enable ) ) ;
DELLN2X2 U3 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n3 ) , .INP ( scan_enable ) ) ;
DELLN2X2 U2 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n2 ) , .INP ( scan_enable ) ) ;
DELLN2X2 U67 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( per_din[1] ) , .INP ( n106 ) ) ;
DELLN2X2 U19 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n19 ) , .INP ( n1 ) ) ;
DELLN2X2 U66 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( per_din[2] ) , .INP ( n105 ) ) ;
DELLN2X2 U17 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n17 ) , .INP ( n3 ) ) ;
DELLN2X2 U14 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n14 ) , .INP ( n2 ) ) ;
DELLN2X2 U15 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n15 ) , .INP ( n2 ) ) ;
DELLN2X2 U12 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n12 ) , .INP ( n2 ) ) ;
DELLN2X2 U13 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n13 ) , .INP ( n2 ) ) ;
DELLN2X2 U6 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n6 ) , .INP ( n2 ) ) ;
DELLN2X2 U9 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n9 ) , .INP ( n1 ) ) ;
DELLN2X2 U5 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n5 ) , .INP ( n2 ) ) ;
DELLN2X2 U8 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n8 ) , .INP ( n1 ) ) ;
DELLN2X2 U4 (.VSS ( VSS ) , .VDD ( VDD ) , .Z ( n4 ) , .INP ( n2 ) ) ;
INVX1 U31 (.INP ( n25 ) , .ZN ( n31 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U29 (.INP ( n25 ) , .ZN ( n29 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U32 (.INP ( n27 ) , .ZN ( n32 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U34 (.INP ( n28 ) , .ZN ( n38 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U40 (.INP ( n26 ) , .ZN ( n41 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX2 U44 (.INP ( puc_rst ) , .ZN ( n43 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX2 U38 (.INP ( n27 ) , .ZN ( n40 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U46 (.INP ( n25 ) , .ZN ( n44 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U48 (.INP ( n25 ) , .ZN ( n45 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
INVX1 U22 (.INP ( por ) , .ZN ( n22 ) , .VDD ( VDD ) , .VSS ( VSS ) ) ;
DELLN1X2 U16 (.VSS ( VSS ) , .INP ( n2 ) , .Z ( n16 ) , .VDD ( VDD ) ) ;
NBUFFX4 U25 (.VSS ( VSS ) , .INP ( puc_rst ) , .Z ( n25 ) , .VDD ( VDD ) ) ;
INVX2 U62 (.VDD ( VDD ) , .INP ( n27 ) , .VSS ( VSS ) , .ZN ( n52 ) ) ;
INVX0 U21 (.ZN ( n21 ) , .VDD ( VDD ) , .INP ( cpu_en ) , .VSS ( VSS ) ) ;
NBUFFX4 U27 (.VSS ( VSS ) , .INP ( puc_rst ) , .Z ( n27 ) , .VDD ( VDD ) ) ;
NBUFFX4 U26 (.VSS ( VSS ) , .INP ( puc_rst ) , .Z ( n26 ) , .VDD ( VDD ) ) ;
INVX2 U36 (.VDD ( VDD ) , .INP ( n26 ) , .VSS ( VSS ) , .ZN ( n39 ) ) ;
INVX2 U60 (.VDD ( VDD ) , .INP ( n25 ) , .VSS ( VSS ) , .ZN ( n46 ) ) ;
INVX2 U61 (.VDD ( VDD ) , .INP ( n26 ) , .VSS ( VSS ) , .ZN ( n51 ) ) ;
INVX0 U77 (.ZN ( n64 ) , .VDD ( VDD ) , .INP ( per_addr[0] ) , .VSS ( VSS ) ) ;
INVX0 U93 (.ZN ( n103 ) , .VDD ( VDD ) , .INP ( per_dout_wdog[14] ) 
    , .VSS ( VSS ) ) ;
INVX0 U78 (.ZN ( n66 ) , .VDD ( VDD ) , .INP ( per_addr[1] ) , .VSS ( VSS ) ) ;
INVX0 U90 (.ZN ( n67 ) , .VDD ( VDD ) , .INP ( per_addr[2] ) , .VSS ( VSS ) ) ;
NBUFFX8 U68 (.VSS ( VSS ) , .Z ( per_addr[0] ) , .VDD ( VDD ) , .INP ( n104 ) ) ;
OR2X1 U58 (.VDD ( VDD ) , .IN2 ( n37 ) , .IN1 ( per_dout_sfr[12] ) 
    , .VSS ( VSS ) , .Q ( per_dout_or[12] ) ) ;
OR4X1 U59 (.VSS ( VSS ) , .IN4 ( per_dout_clk[15] ) , .IN2 ( per_dout_mpy[15] ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[15] ) , .IN1 ( per_dout_div[15] ) 
    , .IN3 ( per_dout[15] ) ) ;
NOR4X0 U73 (.VSS ( VSS ) , .IN2 ( per_dout_clk[5] ) , .IN1 ( per_dout[5] ) 
    , .IN3 ( per_dout_div[5] ) , .VDD ( VDD ) , .IN4 ( per_dout_mpy[5] ) 
    , .QN ( n47 ) ) ;
NOR4X0 U74 (.VSS ( VSS ) , .IN2 ( per_dout_clk[8] ) , .IN1 ( per_dout[8] ) 
    , .IN3 ( per_dout_div[8] ) , .VDD ( VDD ) , .IN4 ( per_dout_mpy[8] ) 
    , .QN ( n48 ) ) ;
NOR4X0 U75 (.VSS ( VSS ) , .IN2 ( per_dout_clk[11] ) , .IN1 ( per_dout[11] ) 
    , .IN3 ( per_dout_div[11] ) , .VDD ( VDD ) , .IN4 ( per_dout_mpy[11] ) 
    , .QN ( n49 ) ) ;
NOR4X0 U76 (.VSS ( VSS ) , .IN2 ( per_dout_clk[13] ) , .IN1 ( per_dout[13] ) 
    , .IN3 ( per_dout_div[13] ) , .VDD ( VDD ) , .IN4 ( per_dout_mpy[13] ) 
    , .QN ( n50 ) ) ;
OR4X1 U79 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[0] ) , .IN2 ( per_dout_clk[0] ) 
    , .VDD ( VDD ) , .Q ( n54 ) , .IN1 ( per_dout[0] ) , .IN3 ( per_dout_div[0] ) ) ;
OR3X1 U80 (.IN2 ( per_dout_wdog[0] ) , .VSS ( VSS ) , .IN3 ( n54 ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[0] ) , .IN1 ( per_dout_sfr[0] ) ) ;
OR4X1 U81 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[10] ) , .IN2 ( per_dout_clk[10] ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[10] ) , .IN1 ( per_dout[10] ) 
    , .IN3 ( per_dout_div[10] ) ) ;
OR4X1 U82 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[1] ) , .IN2 ( per_dout_clk[1] ) 
    , .VDD ( VDD ) , .Q ( n55 ) , .IN1 ( per_dout[1] ) , .IN3 ( per_dout_div[1] ) ) ;
OR3X1 U83 (.IN2 ( per_dout_wdog[1] ) , .VSS ( VSS ) , .IN3 ( n55 ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[1] ) , .IN1 ( per_dout_sfr[1] ) ) ;
OR4X1 U84 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[3] ) , .IN2 ( per_dout_clk[3] ) 
    , .VDD ( VDD ) , .Q ( n56 ) , .IN1 ( per_dout[3] ) , .IN3 ( per_dout_div[3] ) ) ;
OR3X1 U85 (.IN2 ( per_dout_wdog[3] ) , .VSS ( VSS ) , .IN3 ( n56 ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[3] ) , .IN1 ( per_dout_sfr[3] ) ) ;
OR4X1 U86 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[4] ) , .IN2 ( per_dout_clk[4] ) 
    , .VDD ( VDD ) , .Q ( n57 ) , .IN1 ( per_dout[4] ) , .IN3 ( per_dout_div[4] ) ) ;
OR3X1 U87 (.IN2 ( per_dout_wdog[4] ) , .VSS ( VSS ) , .IN3 ( n57 ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[4] ) , .IN1 ( per_dout_sfr[4] ) ) ;
OR4X1 U88 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[6] ) , .IN2 ( per_dout_clk[6] ) 
    , .VDD ( VDD ) , .Q ( n58 ) , .IN1 ( per_dout[6] ) , .IN3 ( per_dout_div[6] ) ) ;
OR3X1 U89 (.IN2 ( per_dout_wdog[6] ) , .VSS ( VSS ) , .IN3 ( n58 ) 
    , .VDD ( VDD ) , .Q ( per_dout_or[6] ) , .IN1 ( per_dout_sfr[6] ) ) ;
INVX0 U45 (.ZN ( per_addr[13] ) , .VDD ( VDD ) , .INP ( 1'b1 )
    , .VSS ( VSS ) ) ;
INVX0 U47 (.ZN ( aclk_en ) , .VDD ( VDD ) , .INP ( 1'b0 ), .VSS ( VSS ) ) ;
OR4X1 U49 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[7] ) , .IN2 ( per_dout_clk[7] ) 
    , .VDD ( VDD ) , .Q ( n33 ) , .IN1 ( per_dout[7] ) , .IN3 ( per_dout_div[7] ) ) ;
OR2X1 U50 (.VDD ( VDD ) , .IN2 ( n33 ) , .IN1 ( per_dout_wdog[7] ) 
    , .VSS ( VSS ) , .Q ( per_dout_or[7] ) ) ;
OR4X1 U51 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[14] ) , .IN2 ( per_dout_clk[14] ) 
    , .VDD ( VDD ) , .Q ( n34 ) , .IN1 ( per_dout[14] ) , .IN3 ( per_dout_div[14] ) ) ;
OR2X1 U52 (.VDD ( VDD ) , .IN2 ( n34 ) , .IN1 ( per_dout_wdog[14] ) 
    , .VSS ( VSS ) , .Q ( per_dout_or[14] ) ) ;
OR4X1 U53 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[2] ) , .IN2 ( per_dout_clk[2] ) 
    , .VDD ( VDD ) , .Q ( n35 ) , .IN1 ( per_dout[2] ) , .IN3 ( per_dout_div[2] ) ) ;
OR2X1 U54 (.VDD ( VDD ) , .IN2 ( n35 ) , .IN1 ( per_dout_wdog[2] ) 
    , .VSS ( VSS ) , .Q ( per_dout_or[2] ) ) ;
OR4X1 U55 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[9] ) , .IN2 ( per_dout_clk[9] ) 
    , .VDD ( VDD ) , .Q ( n36 ) , .IN1 ( per_dout[9] ) , .IN3 ( per_dout_div[9] ) ) ;
OR2X1 U56 (.VDD ( VDD ) , .IN2 ( n36 ) , .IN1 ( per_dout_sfr[9] ) , .VSS ( VSS ) 
    , .Q ( per_dout_or[9] ) ) ;
OR4X1 U57 (.VSS ( VSS ) , .IN4 ( per_dout_mpy[12] ) , .IN2 ( per_dout_clk[12] ) 
    , .VDD ( VDD ) , .Q ( n37 ) , .IN1 ( per_dout[12] ) , .IN3 ( per_dout_div[12] ) ) ;
endmodule


