TimeQuest Timing Analyzer report for Principal
Wed Nov 21 08:46:15 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divFrec:newclock|clk_sig'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'EnterButton'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'divFrec:newclock|clk_sig'
 16. Slow Model Hold: 'EnterButton'
 17. Slow Model Minimum Pulse Width: 'divFrec:newclock|clk_sig'
 18. Slow Model Minimum Pulse Width: 'clk'
 19. Slow Model Minimum Pulse Width: 'EnterButton'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'divFrec:newclock|clk_sig'
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'EnterButton'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'divFrec:newclock|clk_sig'
 36. Fast Model Hold: 'EnterButton'
 37. Fast Model Minimum Pulse Width: 'divFrec:newclock|clk_sig'
 38. Fast Model Minimum Pulse Width: 'clk'
 39. Fast Model Minimum Pulse Width: 'EnterButton'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Principal                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; divFrec:newclock|clk_sig ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divFrec:newclock|clk_sig } ;
; EnterButton              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EnterButton }              ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 90.83 MHz  ; 90.83 MHz       ; divFrec:newclock|clk_sig ;                                                               ;
; 223.16 MHz ; 223.16 MHz      ; clk                      ;                                                               ;
; 641.85 MHz ; 405.02 MHz      ; EnterButton              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; divFrec:newclock|clk_sig ; -10.009 ; -384.993      ;
; clk                      ; -3.481  ; -77.097       ;
; EnterButton              ; -0.558  ; -4.256        ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -2.691 ; -2.691        ;
; divFrec:newclock|clk_sig ; 0.129  ; 0.000         ;
; EnterButton              ; 0.445  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divFrec:newclock|clk_sig ; -2.064 ; -525.540      ;
; clk                      ; -1.631 ; -41.957       ;
; EnterButton              ; -1.469 ; -25.909       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divFrec:newclock|clk_sig'                                                                                                                                                                                              ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -10.009 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.074     ; 10.973     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -9.880  ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.075     ; 10.843     ;
; -8.098  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.006      ; 9.142      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.969  ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 9.012      ;
; -7.846  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.006      ; 8.890      ;
; -7.756  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.006      ; 8.800      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.717  ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.760      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.627  ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 8.670      ;
; -7.239  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.052     ; 8.225      ;
; -7.133  ; Registro:RegistroA|Output[3]                                                                              ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.052     ; 8.119      ;
; -7.119  ; Registro:RegistroA|Output[0]                                                                              ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.052     ; 8.105      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[1] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[2] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[3] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[4] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[5] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[6] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.110  ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[7] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.053     ; 8.095      ;
; -7.106  ; Registro:RegistroA|Output[5]                                                                              ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.052     ; 8.092      ;
; -7.084  ; Registro:RegistroA|Output[4]                                                                              ; PCounter:PC|PCact[0] ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.052     ; 8.070      ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.481 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.519      ;
; -3.480 ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.518      ;
; -3.426 ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.464      ;
; -3.390 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.428      ;
; -3.377 ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.415      ;
; -3.370 ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.408      ;
; -3.366 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.408      ;
; -3.286 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.328      ;
; -3.277 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.320      ;
; -3.240 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.282      ;
; -3.228 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.266      ;
; -3.227 ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.265      ;
; -3.206 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.248      ;
; -3.188 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.226      ;
; -3.173 ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.211      ;
; -3.160 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.202      ;
; -3.159 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.202      ;
; -3.157 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.199      ;
; -3.151 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.194      ;
; -3.147 ; divFrec:newclock|cont[30] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.181      ;
; -3.137 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.175      ;
; -3.126 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.168      ;
; -3.124 ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.162      ;
; -3.122 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.164      ;
; -3.117 ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.155      ;
; -3.095 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.133      ;
; -3.091 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.134      ;
; -3.082 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.125      ;
; -3.080 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.122      ;
; -3.077 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.119      ;
; -3.074 ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.108      ;
; -3.072 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.110      ;
; -3.068 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.111      ;
; -3.052 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.090      ;
; -3.046 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.088      ;
; -3.046 ; divFrec:newclock|cont[31] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.080      ;
; -3.042 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.084      ;
; -3.041 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.079      ;
; -3.036 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.074      ;
; -3.033 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.076      ;
; -3.033 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.076      ;
; -3.019 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.057      ;
; -3.005 ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.039      ;
; -3.000 ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.038      ;
; -3.000 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.042      ;
; -2.997 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.039      ;
; -2.997 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.039      ;
; -2.966 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.008      ;
; -2.965 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.008      ;
; -2.964 ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.998      ;
; -2.962 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.004      ;
; -2.962 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.004      ;
; -2.956 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.999      ;
; -2.950 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.993      ;
; -2.936 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.978      ;
; -2.935 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.973      ;
; -2.928 ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.962      ;
; -2.923 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.961      ;
; -2.922 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.960      ;
; -2.922 ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.960      ;
; -2.921 ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.959      ;
; -2.920 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.962      ;
; -2.917 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.959      ;
; -2.917 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.959      ;
; -2.915 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.958      ;
; -2.908 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.951      ;
; -2.893 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.931      ;
; -2.886 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.928      ;
; -2.882 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.924      ;
; -2.882 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.924      ;
; -2.882 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.924      ;
; -2.882 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.925      ;
; -2.873 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.916      ;
; -2.873 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.916      ;
; -2.870 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.908      ;
; -2.868 ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.867 ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.905      ;
; -2.856 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.898      ;
; -2.855 ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.893      ;
; -2.847 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.890      ;
; -2.847 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.890      ;
; -2.842 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.880      ;
; -2.840 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.882      ;
; -2.838 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.881      ;
; -2.837 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.879      ;
; -2.837 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.879      ;
; -2.832 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.870      ;
; -2.831 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.869      ;
; -2.819 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.857      ;
; -2.819 ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.857      ;
; -2.818 ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.813 ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.847      ;
; -2.812 ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.850      ;
; -2.811 ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.849      ;
; -2.810 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.848      ;
; -2.806 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.848      ;
; -2.802 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.844      ;
; -2.802 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.844      ;
; -2.802 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.844      ;
; -2.799 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.837      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'EnterButton'                                                                                                                        ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.558 ; randomSegmento:ranSeg|count_i1[1]  ; randomSegmento:ranSeg|count_i1[2]  ; EnterButton  ; EnterButton ; 1.000        ; -0.004     ; 1.592      ;
; -0.522 ; randomSegmento:ranSeg|count_i1[6]  ; randomSegmento:ranSeg|count_i1[7]  ; EnterButton  ; EnterButton ; 1.000        ; 0.017      ; 1.577      ;
; -0.461 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[1]  ; EnterButton  ; EnterButton ; 1.000        ; -0.006     ; 1.493      ;
; -0.434 ; randomSegmento:ranSeg|count_i1[7]  ; randomSegmento:ranSeg|count_i1[8]  ; EnterButton  ; EnterButton ; 1.000        ; -0.013     ; 1.459      ;
; -0.392 ; randomSegmento:ranSeg|count_i1[15] ; randomSegmento:ranSeg|count_i1[16] ; EnterButton  ; EnterButton ; 1.000        ; 0.072      ; 1.502      ;
; -0.330 ; randomSegmento:ranSeg|count_i1[16] ; randomSegmento:ranSeg|count_i1[17] ; EnterButton  ; EnterButton ; 1.000        ; -0.066     ; 1.302      ;
; -0.307 ; randomSegmento:ranSeg|count_i1[3]  ; randomSegmento:ranSeg|count_i1[4]  ; EnterButton  ; EnterButton ; 1.000        ; 0.002      ; 1.347      ;
; -0.277 ; randomSegmento:ranSeg|count_i1[5]  ; randomSegmento:ranSeg|count_i1[6]  ; EnterButton  ; EnterButton ; 1.000        ; -0.002     ; 1.313      ;
; -0.258 ; randomSegmento:ranSeg|count_i1[8]  ; randomSegmento:ranSeg|count_i1[9]  ; EnterButton  ; EnterButton ; 1.000        ; -0.005     ; 1.291      ;
; -0.252 ; randomSegmento:ranSeg|count_i1[13] ; randomSegmento:ranSeg|count_i1[14] ; EnterButton  ; EnterButton ; 1.000        ; 0.024      ; 1.314      ;
; -0.138 ; randomSegmento:ranSeg|count_i1[10] ; randomSegmento:ranSeg|count_i1[11] ; EnterButton  ; EnterButton ; 1.000        ; -0.024     ; 1.152      ;
; -0.114 ; randomSegmento:ranSeg|count_i1[14] ; randomSegmento:ranSeg|count_i1[15] ; EnterButton  ; EnterButton ; 1.000        ; 0.005      ; 1.157      ;
; -0.049 ; randomSegmento:ranSeg|count_i1[18] ; randomSegmento:ranSeg|count_i1[19] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.087      ;
; -0.039 ; randomSegmento:ranSeg|count_i1[17] ; randomSegmento:ranSeg|count_i1[18] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.077      ;
; -0.031 ; randomSegmento:ranSeg|count_i1[12] ; randomSegmento:ranSeg|count_i1[13] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.069      ;
; -0.029 ; randomSegmento:ranSeg|count_i1[11] ; randomSegmento:ranSeg|count_i1[12] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.067      ;
; -0.025 ; randomSegmento:ranSeg|count_i1[9]  ; randomSegmento:ranSeg|count_i1[10] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.063      ;
; -0.024 ; randomSegmento:ranSeg|count_i1[4]  ; randomSegmento:ranSeg|count_i1[5]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.062      ;
; -0.016 ; randomSegmento:ranSeg|count_i1[2]  ; randomSegmento:ranSeg|count_i1[3]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 1.054      ;
; 0.116  ; randomSegmento:ranSeg|count_i1[19] ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.922      ;
; 0.307  ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                           ;
+--------+---------------------------+---------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.691 ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig ; clk         ; 0.000        ; 2.859      ; 0.731      ;
; -2.191 ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig ; clk         ; -0.500       ; 2.859      ; 0.731      ;
; 0.629  ; divFrec:newclock|cont[31] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.968  ; divFrec:newclock|cont[16] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[23] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.972  ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[2]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[1]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[9]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; divFrec:newclock|cont[29] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; divFrec:newclock|cont[30] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.012  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.012  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[22] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.015  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.404  ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.407  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[2]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.409  ; divFrec:newclock|cont[30] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; divFrec:newclock|cont[29] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.445  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[23] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.445  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[22] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.448  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.448  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[9]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.453  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[1]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.739      ;
; 1.484  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.484  ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.487  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; divFrec:newclock|cont[29] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.501  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.787      ;
; 1.525  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[23] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.528  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.814      ;
; 1.529  ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.533  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[2]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.819      ;
; 1.561  ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.851      ;
; 1.564  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.564  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.564  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.567  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.568  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.569  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.581  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.608  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.608  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.609  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.613  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.619  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.623  ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.909      ;
; 1.628  ; divFrec:newclock|cont[20] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; -0.001     ; 1.913      ;
; 1.628  ; divFrec:newclock|cont[10] ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.914      ;
; 1.641  ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.931      ;
; 1.644  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.644  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.644  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.647  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.933      ;
; 1.648  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.661  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.947      ;
; 1.670  ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.960      ;
; 1.677  ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.963      ;
; 1.688  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.974      ;
; 1.688  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.974      ;
; 1.689  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.693  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.979      ;
; 1.699  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.699  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.703  ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[9]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.703  ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.707  ; divFrec:newclock|cont[19] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; -0.001     ; 1.992      ;
; 1.708  ; divFrec:newclock|cont[20] ; divFrec:newclock|cont[22] ; clk                      ; clk         ; 0.000        ; -0.001     ; 1.993      ;
; 1.708  ; divFrec:newclock|cont[10] ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.994      ;
; 1.720  ; divFrec:newclock|cont[16] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; 0.000      ; 2.006      ;
+--------+---------------------------+---------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divFrec:newclock|clk_sig'                                                                                                                                                                                                                 ;
+-------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.129 ; EnterButton                             ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 3.366      ; 3.781      ;
; 0.265 ; EnterButton                             ; UC:UnidadControl|est_actual.Fetch                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 3.366      ; 3.917      ;
; 0.292 ; EnterButton                             ; UC:UnidadControl|est_actual.OutSS                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 3.366      ; 3.944      ;
; 0.293 ; EnterButton                             ; UC:UnidadControl|est_actual.Inp                                                                            ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 3.366      ; 3.945      ;
; 0.296 ; EnterButton                             ; UC:UnidadControl|est_actual.WM                                                                             ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 3.366      ; 3.948      ;
; 0.445 ; UC:UnidadControl|est_actual.OutSS       ; UC:UnidadControl|est_actual.OutSS                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UC:UnidadControl|est_actual.EstadoRand  ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UC:UnidadControl|est_actual.Inp         ; UC:UnidadControl|est_actual.Inp                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.731      ;
; 0.622 ; UC:UnidadControl|est_actual.ExecuteSUB  ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.908      ;
; 0.627 ; PCounter:PC|PCact[6]                    ; memoria:memoriaIns|reg_address[6]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; PCounter:PC|PCact[4]                    ; memoria:memoriaIns|reg_address[4]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.913      ;
; 0.629 ; EnterButton                             ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 3.366      ; 3.781      ;
; 0.631 ; UC:UnidadControl|est_actual.Fetch       ; UC:UnidadControl|est_actual.Decode                                                                         ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.917      ;
; 0.645 ; UC:UnidadControl|est_actual.EstadoRand  ; UC:UnidadControl|est_actual.WM                                                                             ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.931      ;
; 0.732 ; UC:UnidadControl|est_actual.ExecuteMUL  ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.018      ;
; 0.760 ; UC:UnidadControl|est_actual.CalDirLM    ; UC:UnidadControl|est_actual.LeerMem                                                                        ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.046      ;
; 0.765 ; EnterButton                             ; UC:UnidadControl|est_actual.Fetch                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 3.366      ; 3.917      ;
; 0.776 ; PCounter:PC|PCact[0]                    ; memoria:memoriaIns|reg_address[0]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.062      ;
; 0.792 ; EnterButton                             ; UC:UnidadControl|est_actual.OutSS                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 3.366      ; 3.944      ;
; 0.793 ; EnterButton                             ; UC:UnidadControl|est_actual.Inp                                                                            ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 3.366      ; 3.945      ;
; 0.796 ; EnterButton                             ; UC:UnidadControl|est_actual.WM                                                                             ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 3.366      ; 3.948      ;
; 0.843 ; UC:UnidadControl|est_actual.Dir         ; UC:UnidadControl|est_actual.RM                                                                             ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.130      ;
; 0.853 ; PCounter:PC|PCact[1]                    ; memoria:memoriaIns|reg_address[1]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.140      ;
; 0.928 ; UC:UnidadControl|est_actual.LeerMem     ; UC:UnidadControl|est_actual.GuarMem                                                                        ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.215      ;
; 0.975 ; UC:UnidadControl|est_actual.ExecuteADDI ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.261      ;
; 1.000 ; PCounter:PC|PCact[5]                    ; memoria:memoriaIns|reg_address[5]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.287      ;
; 1.002 ; PCounter:PC|PCact[3]                    ; memoria:memoriaIns|reg_address[3]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.289      ;
; 1.005 ; PCounter:PC|PCact[2]                    ; memoria:memoriaIns|reg_address[2]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.292      ;
; 1.005 ; PCounter:PC|PCact[7]                    ; memoria:memoriaIns|reg_address[7]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.292      ;
; 1.008 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExJ                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.294      ;
; 1.019 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExBgt                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; UC:UnidadControl|est_actual.GuarDir     ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.306      ;
; 1.029 ; UC:UnidadControl|est_actual.Inp         ; UC:UnidadControl|est_actual.WM                                                                             ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.315      ;
; 1.044 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExBne                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.330      ;
; 1.050 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExBeq                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.336      ;
; 1.113 ; memoria:memoriaIns|reg_address[0]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg0 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.079      ; 1.442      ;
; 1.130 ; memoria:memoriaIns|reg_address[4]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.075      ; 1.455      ;
; 1.183 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteMUL                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.467      ;
; 1.189 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteADD                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.473      ;
; 1.192 ; UC:UnidadControl|est_actual.RM          ; UC:UnidadControl|est_actual.OutSS                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 1.479      ;
; 1.232 ; UC:UnidadControl|est_actual.ExecuteADD  ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.518      ;
; 1.269 ; UC:UnidadControl|est_actual.CalDirSM    ; UC:UnidadControl|est_actual.GuarDir                                                                        ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.002      ; 1.557      ;
; 1.417 ; UC:UnidadControl|est_actual.WM          ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.703      ;
; 1.434 ; UC:UnidadControl|est_actual.ExJ         ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.720      ;
; 1.440 ; memoria:memoriaIns|reg_address[5]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg5 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.079      ; 1.769      ;
; 1.445 ; memoria:memoriaIns|reg_address[4]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg4 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.080      ; 1.775      ;
; 1.451 ; memoria:memoriaIns|reg_address[6]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg6 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.080      ; 1.781      ;
; 1.454 ; memoria:memoriaIns|reg_address[6]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.075      ; 1.779      ;
; 1.454 ; memoria:memoriaIns|reg_address[7]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg7 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.079      ; 1.783      ;
; 1.455 ; memoria:memoriaIns|reg_address[2]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.074      ; 1.779      ;
; 1.455 ; memoria:memoriaIns|reg_address[2]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg2 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.079      ; 1.784      ;
; 1.458 ; memoria:memoriaIns|reg_address[1]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg1 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.079      ; 1.787      ;
; 1.463 ; memoria:memoriaIns|reg_address[3]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.074      ; 1.787      ;
; 1.478 ; memoria:memoriaIns|reg_address[0]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.074      ; 1.802      ;
; 1.491 ; memoria:memoriaIns|reg_address[3]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg3 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.079      ; 1.820      ;
; 1.498 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteADDI                                                                    ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.782      ;
; 1.503 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.CalDirLM                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.787      ;
; 1.505 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.CalDirSM                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.789      ;
; 1.514 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.800      ;
; 1.515 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.Inp                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.801      ;
; 1.567 ; PCounter:PC|PCact[0]                    ; PCounter:PC|PCact[0]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.853      ;
; 1.660 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteSUB                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.944      ;
; 1.662 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.Dir                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 1.946      ;
; 1.674 ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.960      ;
; 1.770 ; UC:UnidadControl|est_actual.GuarMem     ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.076      ; 2.096      ;
; 1.775 ; memoria:memoriaIns|reg_address[5]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.074      ; 2.099      ;
; 1.792 ; memoria:memoriaIns|reg_address[1]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.074      ; 2.116      ;
; 1.793 ; UC:UnidadControl|est_actual.ExBgt       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.079      ;
; 1.833 ; UC:UnidadControl|est_actual.OutSS       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.119      ;
; 2.019 ; PCounter:PC|PCact[6]                    ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.305      ;
; 2.038 ; UC:UnidadControl|est_actual.ExBne       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.324      ;
; 2.056 ; PCounter:PC|PCact[1]                    ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.342      ;
; 2.056 ; UC:UnidadControl|est_actual.ExBeq       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.342      ;
; 2.100 ; UC:UnidadControl|est_actual.WRegister   ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.077      ; 2.427      ;
; 2.101 ; memoria:memoriaIns|reg_address[7]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.074      ; 2.425      ;
; 2.108 ; UC:UnidadControl|est_actual.GuarMem     ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.080      ; 2.438      ;
; 2.223 ; PCounter:PC|PCact[2]                    ; PCounter:PC|PCact[2]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.509      ;
; 2.237 ; UC:UnidadControl|est_actual.WRegister   ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.002      ; 2.525      ;
; 2.250 ; PCounter:PC|PCact[7]                    ; PCounter:PC|PCact[7]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.536      ;
; 2.291 ; PCounter:PC|PCact[3]                    ; PCounter:PC|PCact[3]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.577      ;
; 2.297 ; PCounter:PC|PCact[5]                    ; PCounter:PC|PCact[5]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.583      ;
; 2.339 ; PCounter:PC|PCact[4]                    ; PCounter:PC|PCact[4]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.625      ;
; 2.363 ; PCounter:PC|PCact[0]                    ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.001     ; 2.648      ;
; 2.419 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.708      ;
; 2.419 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.708      ;
; 2.419 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[3]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.708      ;
; 2.423 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[4]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.712      ;
; 2.424 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[2]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.713      ;
; 2.424 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[7]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.713      ;
; 2.424 ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[5]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.713      ;
; 2.438 ; UC:UnidadControl|est_actual.WRegister   ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.081      ; 2.769      ;
; 2.508 ; UC:UnidadControl|est_actual.GuarMem     ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 2.795      ;
; 2.527 ; PCounter:PC|PCact[5]                    ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 2.813      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[2]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[3]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[4]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[5]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
; 2.576 ; UC:UnidadControl|est_actual.Fetch       ; PCounter:PC|PCact[7]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 2.865      ;
+-------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'EnterButton'                                                                                                                        ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.731      ;
; 0.636 ; randomSegmento:ranSeg|count_i1[19] ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.922      ;
; 0.768 ; randomSegmento:ranSeg|count_i1[2]  ; randomSegmento:ranSeg|count_i1[3]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.054      ;
; 0.776 ; randomSegmento:ranSeg|count_i1[4]  ; randomSegmento:ranSeg|count_i1[5]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.062      ;
; 0.777 ; randomSegmento:ranSeg|count_i1[9]  ; randomSegmento:ranSeg|count_i1[10] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.063      ;
; 0.781 ; randomSegmento:ranSeg|count_i1[11] ; randomSegmento:ranSeg|count_i1[12] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.067      ;
; 0.783 ; randomSegmento:ranSeg|count_i1[12] ; randomSegmento:ranSeg|count_i1[13] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.069      ;
; 0.791 ; randomSegmento:ranSeg|count_i1[17] ; randomSegmento:ranSeg|count_i1[18] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.077      ;
; 0.801 ; randomSegmento:ranSeg|count_i1[18] ; randomSegmento:ranSeg|count_i1[19] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 1.087      ;
; 0.866 ; randomSegmento:ranSeg|count_i1[14] ; randomSegmento:ranSeg|count_i1[15] ; EnterButton  ; EnterButton ; 0.000        ; 0.005      ; 1.157      ;
; 0.890 ; randomSegmento:ranSeg|count_i1[10] ; randomSegmento:ranSeg|count_i1[11] ; EnterButton  ; EnterButton ; 0.000        ; -0.024     ; 1.152      ;
; 1.004 ; randomSegmento:ranSeg|count_i1[13] ; randomSegmento:ranSeg|count_i1[14] ; EnterButton  ; EnterButton ; 0.000        ; 0.024      ; 1.314      ;
; 1.010 ; randomSegmento:ranSeg|count_i1[8]  ; randomSegmento:ranSeg|count_i1[9]  ; EnterButton  ; EnterButton ; 0.000        ; -0.005     ; 1.291      ;
; 1.029 ; randomSegmento:ranSeg|count_i1[5]  ; randomSegmento:ranSeg|count_i1[6]  ; EnterButton  ; EnterButton ; 0.000        ; -0.002     ; 1.313      ;
; 1.059 ; randomSegmento:ranSeg|count_i1[3]  ; randomSegmento:ranSeg|count_i1[4]  ; EnterButton  ; EnterButton ; 0.000        ; 0.002      ; 1.347      ;
; 1.082 ; randomSegmento:ranSeg|count_i1[16] ; randomSegmento:ranSeg|count_i1[17] ; EnterButton  ; EnterButton ; 0.000        ; -0.066     ; 1.302      ;
; 1.144 ; randomSegmento:ranSeg|count_i1[15] ; randomSegmento:ranSeg|count_i1[16] ; EnterButton  ; EnterButton ; 0.000        ; 0.072      ; 1.502      ;
; 1.186 ; randomSegmento:ranSeg|count_i1[7]  ; randomSegmento:ranSeg|count_i1[8]  ; EnterButton  ; EnterButton ; 0.000        ; -0.013     ; 1.459      ;
; 1.213 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[1]  ; EnterButton  ; EnterButton ; 0.000        ; -0.006     ; 1.493      ;
; 1.274 ; randomSegmento:ranSeg|count_i1[6]  ; randomSegmento:ranSeg|count_i1[7]  ; EnterButton  ; EnterButton ; 0.000        ; 0.017      ; 1.577      ;
; 1.310 ; randomSegmento:ranSeg|count_i1[1]  ; randomSegmento:ranSeg|count_i1[2]  ; EnterButton  ; EnterButton ; 0.000        ; -0.004     ; 1.592      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divFrec:newclock|clk_sig'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[0]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[0]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[10]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[10]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[11]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[11]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[12]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[12]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[13]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[13]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[1]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[1]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[2]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[2]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[3]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[3]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[4]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[4]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[5]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[5]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[6]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[6]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[7]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[7]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[8]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[8]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[9]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[9]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[0]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[0]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[10]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[10]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[11]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[11]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[12]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[12]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[13]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[13]                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[1]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[1]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[2]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[2]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[3]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[3]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[4]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[4]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[5]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[5]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[6]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[6]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[7]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[7]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[8]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[8]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[9]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[9]                                                                                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg1 ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|clk_sig  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|clk_sig  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[25] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[25] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[26] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[26] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[27] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[27] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[28] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[28] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[29] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[29] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[30] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[30] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[31] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[31] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|clk_sig|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|clk_sig|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[20]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'EnterButton'                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; EnterButton ; Rise       ; EnterButton                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; EnterButton|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; EnterButton|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[17]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[17]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[18]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[18]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[19]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[19]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[9]|clk             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; EnterButton ; divFrec:newclock|clk_sig ; 0.544 ; 0.544 ; Rise       ; divFrec:newclock|clk_sig ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; EnterButton ; divFrec:newclock|clk_sig ; -0.129 ; -0.129 ; Rise       ; divFrec:newclock|clk_sig ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SS0[*]    ; EnterButton              ; 83.645 ; 83.645 ; Rise       ; EnterButton              ;
;  SS0[0]   ; EnterButton              ; 83.441 ; 83.441 ; Rise       ; EnterButton              ;
;  SS0[3]   ; EnterButton              ; 83.629 ; 83.629 ; Rise       ; EnterButton              ;
;  SS0[6]   ; EnterButton              ; 83.645 ; 83.645 ; Rise       ; EnterButton              ;
; SS1[*]    ; EnterButton              ; 83.857 ; 83.857 ; Rise       ; EnterButton              ;
;  SS1[0]   ; EnterButton              ; 83.846 ; 83.846 ; Rise       ; EnterButton              ;
;  SS1[3]   ; EnterButton              ; 83.857 ; 83.857 ; Rise       ; EnterButton              ;
;  SS1[6]   ; EnterButton              ; 82.783 ; 82.783 ; Rise       ; EnterButton              ;
; SS2[*]    ; EnterButton              ; 84.398 ; 84.398 ; Rise       ; EnterButton              ;
;  SS2[0]   ; EnterButton              ; 83.911 ; 83.911 ; Rise       ; EnterButton              ;
;  SS2[3]   ; EnterButton              ; 84.398 ; 84.398 ; Rise       ; EnterButton              ;
;  SS2[6]   ; EnterButton              ; 84.303 ; 84.303 ; Rise       ; EnterButton              ;
; ledsR[*]  ; EnterButton              ; 82.122 ; 82.122 ; Rise       ; EnterButton              ;
;  ledsR[0] ; EnterButton              ; 81.219 ; 81.219 ; Rise       ; EnterButton              ;
;  ledsR[1] ; EnterButton              ; 81.564 ; 81.564 ; Rise       ; EnterButton              ;
;  ledsR[2] ; EnterButton              ; 81.955 ; 81.955 ; Rise       ; EnterButton              ;
;  ledsR[3] ; EnterButton              ; 81.983 ; 81.983 ; Rise       ; EnterButton              ;
;  ledsR[4] ; EnterButton              ; 82.122 ; 82.122 ; Rise       ; EnterButton              ;
;  ledsR[5] ; EnterButton              ; 81.973 ; 81.973 ; Rise       ; EnterButton              ;
;  ledsR[6] ; EnterButton              ; 81.973 ; 81.973 ; Rise       ; EnterButton              ;
;  ledsR[7] ; EnterButton              ; 82.122 ; 82.122 ; Rise       ; EnterButton              ;
;  ledsR[8] ; EnterButton              ; 81.554 ; 81.554 ; Rise       ; EnterButton              ;
;  ledsR[9] ; EnterButton              ; 81.950 ; 81.950 ; Rise       ; EnterButton              ;
; ledsV[*]  ; EnterButton              ; 81.993 ; 81.993 ; Rise       ; EnterButton              ;
;  ledsV[0] ; EnterButton              ; 81.636 ; 81.636 ; Rise       ; EnterButton              ;
;  ledsV[1] ; EnterButton              ; 81.636 ; 81.636 ; Rise       ; EnterButton              ;
;  ledsV[2] ; EnterButton              ; 81.636 ; 81.636 ; Rise       ; EnterButton              ;
;  ledsV[3] ; EnterButton              ; 81.602 ; 81.602 ; Rise       ; EnterButton              ;
;  ledsV[4] ; EnterButton              ; 81.993 ; 81.993 ; Rise       ; EnterButton              ;
;  ledsV[5] ; EnterButton              ; 81.964 ; 81.964 ; Rise       ; EnterButton              ;
;  ledsV[6] ; EnterButton              ; 81.622 ; 81.622 ; Rise       ; EnterButton              ;
;  ledsV[7] ; EnterButton              ; 81.622 ; 81.622 ; Rise       ; EnterButton              ;
; SS0[*]    ; divFrec:newclock|clk_sig ; 14.008 ; 14.008 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[0]   ; divFrec:newclock|clk_sig ; 14.008 ; 14.008 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[1]   ; divFrec:newclock|clk_sig ; 13.567 ; 13.567 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[2]   ; divFrec:newclock|clk_sig ; 13.615 ; 13.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[3]   ; divFrec:newclock|clk_sig ; 13.795 ; 13.795 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[4]   ; divFrec:newclock|clk_sig ; 12.779 ; 12.779 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[5]   ; divFrec:newclock|clk_sig ; 12.788 ; 12.788 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[6]   ; divFrec:newclock|clk_sig ; 13.805 ; 13.805 ; Rise       ; divFrec:newclock|clk_sig ;
; SS1[*]    ; divFrec:newclock|clk_sig ; 18.330 ; 18.330 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[0]   ; divFrec:newclock|clk_sig ; 14.426 ; 14.426 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[1]   ; divFrec:newclock|clk_sig ; 13.729 ; 13.729 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[2]   ; divFrec:newclock|clk_sig ; 13.974 ; 13.974 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[3]   ; divFrec:newclock|clk_sig ; 14.422 ; 14.422 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[4]   ; divFrec:newclock|clk_sig ; 12.551 ; 12.551 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[5]   ; divFrec:newclock|clk_sig ; 12.577 ; 12.577 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[6]   ; divFrec:newclock|clk_sig ; 18.330 ; 18.330 ; Rise       ; divFrec:newclock|clk_sig ;
; SS2[*]    ; divFrec:newclock|clk_sig ; 14.564 ; 14.564 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[0]   ; divFrec:newclock|clk_sig ; 14.067 ; 14.067 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[1]   ; divFrec:newclock|clk_sig ; 12.903 ; 12.903 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[2]   ; divFrec:newclock|clk_sig ; 13.519 ; 13.519 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[3]   ; divFrec:newclock|clk_sig ; 14.564 ; 14.564 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[4]   ; divFrec:newclock|clk_sig ; 13.036 ; 13.036 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[5]   ; divFrec:newclock|clk_sig ; 13.839 ; 13.839 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[6]   ; divFrec:newclock|clk_sig ; 14.471 ; 14.471 ; Rise       ; divFrec:newclock|clk_sig ;
; SS3[*]    ; divFrec:newclock|clk_sig ; 13.187 ; 13.187 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[0]   ; divFrec:newclock|clk_sig ; 12.990 ; 12.990 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[2]   ; divFrec:newclock|clk_sig ; 13.187 ; 13.187 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[3]   ; divFrec:newclock|clk_sig ; 12.257 ; 12.257 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[4]   ; divFrec:newclock|clk_sig ; 12.595 ; 12.595 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[5]   ; divFrec:newclock|clk_sig ; 12.647 ; 12.647 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[6]   ; divFrec:newclock|clk_sig ; 13.018 ; 13.018 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsR[*]  ; divFrec:newclock|clk_sig ; 9.320  ; 9.320  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[0] ; divFrec:newclock|clk_sig ; 8.417  ; 8.417  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[1] ; divFrec:newclock|clk_sig ; 8.762  ; 8.762  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[2] ; divFrec:newclock|clk_sig ; 9.153  ; 9.153  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[3] ; divFrec:newclock|clk_sig ; 9.181  ; 9.181  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[4] ; divFrec:newclock|clk_sig ; 9.320  ; 9.320  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[5] ; divFrec:newclock|clk_sig ; 9.171  ; 9.171  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[6] ; divFrec:newclock|clk_sig ; 9.171  ; 9.171  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[7] ; divFrec:newclock|clk_sig ; 9.320  ; 9.320  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[8] ; divFrec:newclock|clk_sig ; 8.752  ; 8.752  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[9] ; divFrec:newclock|clk_sig ; 9.148  ; 9.148  ; Rise       ; divFrec:newclock|clk_sig ;
; ledsV[*]  ; divFrec:newclock|clk_sig ; 9.095  ; 9.095  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[0] ; divFrec:newclock|clk_sig ; 8.738  ; 8.738  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[1] ; divFrec:newclock|clk_sig ; 8.738  ; 8.738  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[2] ; divFrec:newclock|clk_sig ; 8.738  ; 8.738  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[3] ; divFrec:newclock|clk_sig ; 8.704  ; 8.704  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[4] ; divFrec:newclock|clk_sig ; 9.095  ; 9.095  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[5] ; divFrec:newclock|clk_sig ; 9.066  ; 9.066  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[6] ; divFrec:newclock|clk_sig ; 8.724  ; 8.724  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[7] ; divFrec:newclock|clk_sig ; 8.724  ; 8.724  ; Rise       ; divFrec:newclock|clk_sig ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SS0[*]    ; EnterButton              ; 13.587 ; 13.587 ; Rise       ; EnterButton              ;
;  SS0[0]   ; EnterButton              ; 13.587 ; 13.587 ; Rise       ; EnterButton              ;
;  SS0[3]   ; EnterButton              ; 13.633 ; 13.633 ; Rise       ; EnterButton              ;
;  SS0[6]   ; EnterButton              ; 13.644 ; 13.644 ; Rise       ; EnterButton              ;
; SS1[*]    ; EnterButton              ; 13.999 ; 13.999 ; Rise       ; EnterButton              ;
;  SS1[0]   ; EnterButton              ; 14.002 ; 14.002 ; Rise       ; EnterButton              ;
;  SS1[3]   ; EnterButton              ; 13.999 ; 13.999 ; Rise       ; EnterButton              ;
;  SS1[6]   ; EnterButton              ; 14.275 ; 14.275 ; Rise       ; EnterButton              ;
; SS2[*]    ; EnterButton              ; 13.909 ; 13.909 ; Rise       ; EnterButton              ;
;  SS2[0]   ; EnterButton              ; 13.909 ; 13.909 ; Rise       ; EnterButton              ;
;  SS2[3]   ; EnterButton              ; 14.402 ; 14.402 ; Rise       ; EnterButton              ;
;  SS2[6]   ; EnterButton              ; 14.308 ; 14.308 ; Rise       ; EnterButton              ;
; ledsR[*]  ; EnterButton              ; 11.425 ; 11.425 ; Rise       ; EnterButton              ;
;  ledsR[0] ; EnterButton              ; 11.425 ; 11.425 ; Rise       ; EnterButton              ;
;  ledsR[1] ; EnterButton              ; 11.770 ; 11.770 ; Rise       ; EnterButton              ;
;  ledsR[2] ; EnterButton              ; 12.161 ; 12.161 ; Rise       ; EnterButton              ;
;  ledsR[3] ; EnterButton              ; 12.189 ; 12.189 ; Rise       ; EnterButton              ;
;  ledsR[4] ; EnterButton              ; 12.328 ; 12.328 ; Rise       ; EnterButton              ;
;  ledsR[5] ; EnterButton              ; 12.179 ; 12.179 ; Rise       ; EnterButton              ;
;  ledsR[6] ; EnterButton              ; 12.179 ; 12.179 ; Rise       ; EnterButton              ;
;  ledsR[7] ; EnterButton              ; 12.328 ; 12.328 ; Rise       ; EnterButton              ;
;  ledsR[8] ; EnterButton              ; 11.760 ; 11.760 ; Rise       ; EnterButton              ;
;  ledsR[9] ; EnterButton              ; 12.156 ; 12.156 ; Rise       ; EnterButton              ;
; ledsV[*]  ; EnterButton              ; 11.808 ; 11.808 ; Rise       ; EnterButton              ;
;  ledsV[0] ; EnterButton              ; 11.842 ; 11.842 ; Rise       ; EnterButton              ;
;  ledsV[1] ; EnterButton              ; 11.842 ; 11.842 ; Rise       ; EnterButton              ;
;  ledsV[2] ; EnterButton              ; 11.842 ; 11.842 ; Rise       ; EnterButton              ;
;  ledsV[3] ; EnterButton              ; 11.808 ; 11.808 ; Rise       ; EnterButton              ;
;  ledsV[4] ; EnterButton              ; 12.199 ; 12.199 ; Rise       ; EnterButton              ;
;  ledsV[5] ; EnterButton              ; 12.170 ; 12.170 ; Rise       ; EnterButton              ;
;  ledsV[6] ; EnterButton              ; 11.828 ; 11.828 ; Rise       ; EnterButton              ;
;  ledsV[7] ; EnterButton              ; 11.828 ; 11.828 ; Rise       ; EnterButton              ;
; SS0[*]    ; divFrec:newclock|clk_sig ; 11.603 ; 11.603 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[0]   ; divFrec:newclock|clk_sig ; 11.809 ; 11.809 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[1]   ; divFrec:newclock|clk_sig ; 12.145 ; 12.145 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[2]   ; divFrec:newclock|clk_sig ; 12.452 ; 12.452 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[3]   ; divFrec:newclock|clk_sig ; 12.625 ; 12.625 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[4]   ; divFrec:newclock|clk_sig ; 11.603 ; 11.603 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[5]   ; divFrec:newclock|clk_sig ; 11.610 ; 11.610 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[6]   ; divFrec:newclock|clk_sig ; 12.647 ; 12.647 ; Rise       ; divFrec:newclock|clk_sig ;
; SS1[*]    ; divFrec:newclock|clk_sig ; 11.615 ; 11.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[0]   ; divFrec:newclock|clk_sig ; 12.473 ; 12.473 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[1]   ; divFrec:newclock|clk_sig ; 12.618 ; 12.618 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[2]   ; divFrec:newclock|clk_sig ; 12.618 ; 12.618 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[3]   ; divFrec:newclock|clk_sig ; 12.431 ; 12.431 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[4]   ; divFrec:newclock|clk_sig ; 11.615 ; 11.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[5]   ; divFrec:newclock|clk_sig ; 11.641 ; 11.641 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[6]   ; divFrec:newclock|clk_sig ; 12.488 ; 12.488 ; Rise       ; divFrec:newclock|clk_sig ;
; SS2[*]    ; divFrec:newclock|clk_sig ; 11.833 ; 11.833 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[0]   ; divFrec:newclock|clk_sig ; 12.625 ; 12.625 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[1]   ; divFrec:newclock|clk_sig ; 11.833 ; 11.833 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[2]   ; divFrec:newclock|clk_sig ; 12.335 ; 12.335 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[3]   ; divFrec:newclock|clk_sig ; 12.667 ; 12.667 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[4]   ; divFrec:newclock|clk_sig ; 11.919 ; 11.919 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[5]   ; divFrec:newclock|clk_sig ; 12.654 ; 12.654 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[6]   ; divFrec:newclock|clk_sig ; 12.520 ; 12.520 ; Rise       ; divFrec:newclock|clk_sig ;
; SS3[*]    ; divFrec:newclock|clk_sig ; 11.236 ; 11.236 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[0]   ; divFrec:newclock|clk_sig ; 11.969 ; 11.969 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[2]   ; divFrec:newclock|clk_sig ; 12.166 ; 12.166 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[3]   ; divFrec:newclock|clk_sig ; 11.236 ; 11.236 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[4]   ; divFrec:newclock|clk_sig ; 11.574 ; 11.574 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[5]   ; divFrec:newclock|clk_sig ; 11.626 ; 11.626 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[6]   ; divFrec:newclock|clk_sig ; 11.997 ; 11.997 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsR[*]  ; divFrec:newclock|clk_sig ; 8.037  ; 8.037  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[0] ; divFrec:newclock|clk_sig ; 8.037  ; 8.037  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[1] ; divFrec:newclock|clk_sig ; 8.382  ; 8.382  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[2] ; divFrec:newclock|clk_sig ; 8.773  ; 8.773  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[3] ; divFrec:newclock|clk_sig ; 8.801  ; 8.801  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[4] ; divFrec:newclock|clk_sig ; 8.940  ; 8.940  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[5] ; divFrec:newclock|clk_sig ; 8.791  ; 8.791  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[6] ; divFrec:newclock|clk_sig ; 8.791  ; 8.791  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[7] ; divFrec:newclock|clk_sig ; 8.940  ; 8.940  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[8] ; divFrec:newclock|clk_sig ; 8.372  ; 8.372  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[9] ; divFrec:newclock|clk_sig ; 8.768  ; 8.768  ; Rise       ; divFrec:newclock|clk_sig ;
; ledsV[*]  ; divFrec:newclock|clk_sig ; 8.415  ; 8.415  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[0] ; divFrec:newclock|clk_sig ; 8.449  ; 8.449  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[1] ; divFrec:newclock|clk_sig ; 8.449  ; 8.449  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[2] ; divFrec:newclock|clk_sig ; 8.449  ; 8.449  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[3] ; divFrec:newclock|clk_sig ; 8.415  ; 8.415  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[4] ; divFrec:newclock|clk_sig ; 8.806  ; 8.806  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[5] ; divFrec:newclock|clk_sig ; 8.777  ; 8.777  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[6] ; divFrec:newclock|clk_sig ; 8.435  ; 8.435  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[7] ; divFrec:newclock|clk_sig ; 8.435  ; 8.435  ; Rise       ; divFrec:newclock|clk_sig ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; switches0[0] ; SS0[0]      ; 9.162 ; 9.162 ; 9.162 ; 9.162 ;
; switches0[0] ; SS0[1]      ; 8.452 ; 8.452 ; 8.452 ; 8.452 ;
; switches0[0] ; SS0[2]      ;       ; 8.688 ; 8.688 ;       ;
; switches0[0] ; SS0[3]      ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; switches0[0] ; SS0[4]      ; 8.721 ;       ;       ; 8.721 ;
; switches0[0] ; SS0[5]      ; 8.784 ;       ;       ; 8.784 ;
; switches0[0] ; SS0[6]      ; 8.598 ;       ;       ; 8.598 ;
; switches0[1] ; SS0[0]      ;       ; 8.843 ; 8.843 ;       ;
; switches0[1] ; SS0[1]      ; 7.830 ; 7.830 ; 7.830 ; 7.830 ;
; switches0[1] ; SS0[2]      ; 8.156 ;       ;       ; 8.156 ;
; switches0[1] ; SS0[3]      ; 8.305 ; 8.305 ; 8.305 ; 8.305 ;
; switches0[1] ; SS0[4]      ;       ; 8.479 ; 8.479 ;       ;
; switches0[1] ; SS0[5]      ; 8.541 ;       ;       ; 8.541 ;
; switches0[1] ; SS0[6]      ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; switches0[2] ; SS0[0]      ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; switches0[2] ; SS0[1]      ; 7.597 ;       ;       ; 7.597 ;
; switches0[2] ; SS0[2]      ;       ; 7.394 ; 7.394 ;       ;
; switches0[2] ; SS0[3]      ; 7.994 ; 7.994 ; 7.994 ; 7.994 ;
; switches0[2] ; SS0[4]      ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; switches0[2] ; SS0[5]      ;       ; 8.202 ; 8.202 ;       ;
; switches0[2] ; SS0[6]      ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; switches0[3] ; SS0[0]      ;       ; 8.603 ; 8.603 ;       ;
; switches0[3] ; SS0[1]      ;       ; 7.892 ; 7.892 ;       ;
; switches0[3] ; SS0[2]      ;       ; 8.224 ; 8.224 ;       ;
; switches0[3] ; SS0[3]      ;       ; 8.016 ; 8.016 ;       ;
; switches0[3] ; SS0[4]      ;       ; 8.157 ; 8.157 ;       ;
; switches0[3] ; SS0[5]      ;       ; 8.220 ; 8.220 ;       ;
; switches0[3] ; SS0[6]      ; 8.040 ; 8.040 ; 8.040 ; 8.040 ;
; switches1[0] ; SS1[0]      ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; switches1[0] ; SS1[1]      ; 8.273 ; 8.273 ; 8.273 ; 8.273 ;
; switches1[0] ; SS1[2]      ;       ; 8.174 ; 8.174 ;       ;
; switches1[0] ; SS1[3]      ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; switches1[0] ; SS1[4]      ; 8.212 ;       ;       ; 8.212 ;
; switches1[0] ; SS1[5]      ; 8.563 ;       ;       ; 8.563 ;
; switches1[0] ; SS1[6]      ; 8.323 ;       ;       ; 8.323 ;
; switches1[1] ; SS1[0]      ;       ; 8.210 ; 8.210 ;       ;
; switches1[1] ; SS1[1]      ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; switches1[1] ; SS1[2]      ; 7.850 ;       ;       ; 7.850 ;
; switches1[1] ; SS1[3]      ; 8.231 ; 8.513 ; 8.513 ; 8.231 ;
; switches1[1] ; SS1[4]      ;       ; 8.491 ; 8.491 ;       ;
; switches1[1] ; SS1[5]      ; 8.888 ;       ;       ; 8.888 ;
; switches1[1] ; SS1[6]      ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; switches1[2] ; SS1[0]      ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; switches1[2] ; SS1[1]      ; 7.956 ;       ;       ; 7.956 ;
; switches1[2] ; SS1[2]      ;       ; 7.730 ; 7.730 ;       ;
; switches1[2] ; SS1[3]      ; 8.559 ; 8.559 ; 8.559 ; 8.559 ;
; switches1[2] ; SS1[4]      ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; switches1[2] ; SS1[5]      ;       ; 8.827 ; 8.827 ;       ;
; switches1[2] ; SS1[6]      ; 8.588 ; 8.588 ; 8.588 ; 8.588 ;
; switches1[3] ; SS1[0]      ;       ; 7.402 ; 7.402 ;       ;
; switches1[3] ; SS1[1]      ;       ; 7.221 ; 7.221 ;       ;
; switches1[3] ; SS1[2]      ;       ; 7.213 ; 7.213 ;       ;
; switches1[3] ; SS1[3]      ;       ; 7.705 ; 7.705 ;       ;
; switches1[3] ; SS1[4]      ;       ; 7.642 ; 7.642 ;       ;
; switches1[3] ; SS1[5]      ;       ; 7.995 ; 7.995 ;       ;
; switches1[3] ; SS1[6]      ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; switches2[0] ; SS2[0]      ; 6.914 ;       ;       ; 6.914 ;
; switches2[0] ; SS2[2]      ;       ; 6.980 ; 6.980 ;       ;
; switches2[0] ; SS2[3]      ; 7.341 ;       ;       ; 7.341 ;
; switches2[0] ; SS2[4]      ; 7.124 ;       ;       ; 7.124 ;
; switches2[0] ; SS2[5]      ; 7.326 ;       ;       ; 7.326 ;
; switches2[1] ; SS2[0]      ;       ; 6.695 ; 6.695 ;       ;
; switches2[1] ; SS2[2]      ; 6.761 ;       ;       ; 6.761 ;
; switches2[1] ; SS2[3]      ;       ; 7.292 ; 7.292 ;       ;
; switches2[1] ; SS2[5]      ; 7.080 ;       ;       ; 7.080 ;
; switches2[1] ; SS2[6]      ;       ; 7.661 ; 7.661 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; switches0[0] ; SS0[0]      ; 9.162 ; 9.162 ; 9.162 ; 9.162 ;
; switches0[0] ; SS0[1]      ; 8.452 ; 8.452 ; 8.452 ; 8.452 ;
; switches0[0] ; SS0[2]      ;       ; 8.688 ; 8.688 ;       ;
; switches0[0] ; SS0[3]      ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; switches0[0] ; SS0[4]      ; 8.721 ;       ;       ; 8.721 ;
; switches0[0] ; SS0[5]      ; 8.784 ;       ;       ; 8.784 ;
; switches0[0] ; SS0[6]      ; 8.598 ;       ;       ; 8.598 ;
; switches0[1] ; SS0[0]      ;       ; 8.843 ; 8.843 ;       ;
; switches0[1] ; SS0[1]      ; 7.830 ; 7.830 ; 7.830 ; 7.830 ;
; switches0[1] ; SS0[2]      ; 8.156 ;       ;       ; 8.156 ;
; switches0[1] ; SS0[3]      ; 8.305 ; 8.305 ; 8.305 ; 8.305 ;
; switches0[1] ; SS0[4]      ;       ; 8.479 ; 8.479 ;       ;
; switches0[1] ; SS0[5]      ; 8.541 ;       ;       ; 8.541 ;
; switches0[1] ; SS0[6]      ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; switches0[2] ; SS0[0]      ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; switches0[2] ; SS0[1]      ; 7.597 ;       ;       ; 7.597 ;
; switches0[2] ; SS0[2]      ;       ; 7.394 ; 7.394 ;       ;
; switches0[2] ; SS0[3]      ; 7.994 ; 7.994 ; 7.994 ; 7.994 ;
; switches0[2] ; SS0[4]      ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; switches0[2] ; SS0[5]      ;       ; 8.202 ; 8.202 ;       ;
; switches0[2] ; SS0[6]      ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; switches0[3] ; SS0[0]      ;       ; 8.603 ; 8.603 ;       ;
; switches0[3] ; SS0[1]      ;       ; 7.892 ; 7.892 ;       ;
; switches0[3] ; SS0[2]      ;       ; 8.224 ; 8.224 ;       ;
; switches0[3] ; SS0[3]      ;       ; 8.016 ; 8.016 ;       ;
; switches0[3] ; SS0[4]      ;       ; 8.157 ; 8.157 ;       ;
; switches0[3] ; SS0[5]      ;       ; 8.220 ; 8.220 ;       ;
; switches0[3] ; SS0[6]      ; 8.040 ; 8.040 ; 8.040 ; 8.040 ;
; switches1[0] ; SS1[0]      ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; switches1[0] ; SS1[1]      ; 8.273 ; 8.273 ; 8.273 ; 8.273 ;
; switches1[0] ; SS1[2]      ;       ; 8.174 ; 8.174 ;       ;
; switches1[0] ; SS1[3]      ; 7.937 ; 8.294 ; 8.294 ; 7.937 ;
; switches1[0] ; SS1[4]      ; 8.212 ;       ;       ; 8.212 ;
; switches1[0] ; SS1[5]      ; 8.563 ;       ;       ; 8.563 ;
; switches1[0] ; SS1[6]      ; 8.323 ;       ;       ; 8.323 ;
; switches1[1] ; SS1[0]      ;       ; 8.210 ; 8.210 ;       ;
; switches1[1] ; SS1[1]      ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; switches1[1] ; SS1[2]      ; 7.850 ;       ;       ; 7.850 ;
; switches1[1] ; SS1[3]      ; 8.231 ; 8.513 ; 8.513 ; 8.231 ;
; switches1[1] ; SS1[4]      ;       ; 8.491 ; 8.491 ;       ;
; switches1[1] ; SS1[5]      ; 8.888 ;       ;       ; 8.888 ;
; switches1[1] ; SS1[6]      ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; switches1[2] ; SS1[0]      ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; switches1[2] ; SS1[1]      ; 7.956 ;       ;       ; 7.956 ;
; switches1[2] ; SS1[2]      ;       ; 7.730 ; 7.730 ;       ;
; switches1[2] ; SS1[3]      ; 8.202 ; 8.559 ; 8.559 ; 8.202 ;
; switches1[2] ; SS1[4]      ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; switches1[2] ; SS1[5]      ;       ; 8.827 ; 8.827 ;       ;
; switches1[2] ; SS1[6]      ; 8.588 ; 8.588 ; 8.588 ; 8.588 ;
; switches1[3] ; SS1[0]      ;       ; 7.402 ; 7.402 ;       ;
; switches1[3] ; SS1[1]      ;       ; 7.221 ; 7.221 ;       ;
; switches1[3] ; SS1[2]      ;       ; 7.213 ; 7.213 ;       ;
; switches1[3] ; SS1[3]      ;       ; 7.335 ; 7.335 ;       ;
; switches1[3] ; SS1[4]      ;       ; 7.642 ; 7.642 ;       ;
; switches1[3] ; SS1[5]      ;       ; 7.995 ; 7.995 ;       ;
; switches1[3] ; SS1[6]      ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; switches2[0] ; SS2[0]      ; 6.914 ;       ;       ; 6.914 ;
; switches2[0] ; SS2[2]      ;       ; 6.980 ; 6.980 ;       ;
; switches2[0] ; SS2[3]      ; 7.341 ;       ;       ; 7.341 ;
; switches2[0] ; SS2[4]      ; 7.124 ;       ;       ; 7.124 ;
; switches2[0] ; SS2[5]      ; 7.326 ;       ;       ; 7.326 ;
; switches2[1] ; SS2[0]      ;       ; 6.695 ; 6.695 ;       ;
; switches2[1] ; SS2[2]      ; 6.761 ;       ;       ; 6.761 ;
; switches2[1] ; SS2[3]      ;       ; 7.292 ; 7.292 ;       ;
; switches2[1] ; SS2[5]      ; 7.080 ;       ;       ; 7.080 ;
; switches2[1] ; SS2[6]      ;       ; 7.661 ; 7.661 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divFrec:newclock|clk_sig ; -3.946 ; -157.531      ;
; clk                      ; -0.851 ; -13.326       ;
; EnterButton              ; 0.349  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.721 ; -1.721        ;
; divFrec:newclock|clk_sig ; -0.431 ; -1.791        ;
; EnterButton              ; 0.215  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divFrec:newclock|clk_sig ; -1.627 ; -415.444      ;
; clk                      ; -1.380 ; -34.380       ;
; EnterButton              ; -1.222 ; -21.222       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divFrec:newclock|clk_sig'                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.946 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.062     ; 4.916      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -3.897 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.063     ; 4.866      ;
; -2.569 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.006      ; 3.607      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.520 ; UC:UnidadControl|est_actual.ExecuteADDI                                                                   ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.557      ;
; -2.494 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.006      ; 3.532      ;
; -2.452 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.006      ; 3.490      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.445 ; UC:UnidadControl|est_actual.CalDirLM                                                                      ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.482      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[1]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[2]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[3]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[4]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[5]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[6]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.403 ; UC:UnidadControl|est_actual.CalDirSM                                                                      ; PCounter:PC|PCact[7]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; 0.005      ; 3.440      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7 ; UC:UnidadControl|est_actual.Inp   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.067     ; 3.232      ;
; -2.247 ; Registro:RegistroA|Output[2]                                                                              ; PCounter:PC|PCact[0]              ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.043     ; 3.236      ;
; -2.246 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0 ; UC:UnidadControl|est_actual.Fetch ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.066     ; 3.212      ;
; -2.246 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1 ; UC:UnidadControl|est_actual.Fetch ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.066     ; 3.212      ;
; -2.246 ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2 ; UC:UnidadControl|est_actual.Fetch ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 1.000        ; -0.066     ; 3.212      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.851 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.887      ;
; -0.816 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.852      ;
; -0.798 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.834      ;
; -0.781 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.817      ;
; -0.763 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.799      ;
; -0.762 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.798      ;
; -0.746 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.782      ;
; -0.742 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.778      ;
; -0.728 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.764      ;
; -0.727 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.763      ;
; -0.725 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.762      ;
; -0.724 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.711 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.747      ;
; -0.710 ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.742      ;
; -0.709 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.741      ;
; -0.707 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.743      ;
; -0.693 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.729      ;
; -0.692 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.729      ;
; -0.692 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.728      ;
; -0.692 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.728      ;
; -0.692 ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.723      ;
; -0.684 ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.716      ;
; -0.676 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.712      ;
; -0.673 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.709      ;
; -0.672 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.708      ;
; -0.672 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.709      ;
; -0.663 ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.695      ;
; -0.659 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.696      ;
; -0.658 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.694      ;
; -0.657 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.693      ;
; -0.657 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.693      ;
; -0.655 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.690      ;
; -0.651 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.688      ;
; -0.641 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.677      ;
; -0.639 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.676      ;
; -0.638 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.674      ;
; -0.638 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.674      ;
; -0.637 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.673      ;
; -0.636 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.673      ;
; -0.623 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.659      ;
; -0.622 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.658      ;
; -0.622 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.658      ;
; -0.620 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.655      ;
; -0.616 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.653      ;
; -0.609 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.642      ;
; -0.606 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.642      ;
; -0.606 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.637      ;
; -0.606 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.643      ;
; -0.603 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.639      ;
; -0.603 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.639      ;
; -0.603 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.640      ;
; -0.602 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.638      ;
; -0.598 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.635      ;
; -0.595 ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.628      ;
; -0.594 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.627      ;
; -0.588 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.624      ;
; -0.587 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.623      ;
; -0.587 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.623      ;
; -0.585 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.620      ;
; -0.583 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.620      ;
; -0.577 ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.609      ;
; -0.576 ; divFrec:newclock|cont[30] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.604      ;
; -0.575 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.607      ;
; -0.573 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.606      ;
; -0.573 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.605      ;
; -0.570 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.607      ;
; -0.570 ; divFrec:newclock|cont[31] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.598      ;
; -0.569 ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.602      ;
; -0.568 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.604      ;
; -0.567 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.603      ;
; -0.566 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.603      ;
; -0.562 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.599      ;
; -0.560 ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.588      ;
; -0.555 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.587      ;
; -0.553 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.589      ;
; -0.552 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.588      ;
; -0.552 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.588      ;
; -0.550 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.585      ;
; -0.550 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.587      ;
; -0.548 ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.581      ;
; -0.547 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.584      ;
; -0.547 ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.575      ;
; -0.542 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.579      ;
; -0.538 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.570      ;
; -0.534 ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.562      ;
; -0.533 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.569      ;
; -0.533 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.569      ;
; -0.533 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.570      ;
; -0.532 ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.564      ;
; -0.532 ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.568      ;
; -0.529 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.565      ;
; -0.522 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.554      ;
; -0.520 ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.553      ;
; -0.517 ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.553      ;
; -0.517 ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.553      ;
; -0.515 ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[27] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.550      ;
; -0.514 ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.551      ;
; -0.512 ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 1.548      ;
; -0.512 ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[17] ; clk          ; clk         ; 1.000        ; 0.005      ; 1.549      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'EnterButton'                                                                                                                       ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; randomSegmento:ranSeg|count_i1[1]  ; randomSegmento:ranSeg|count_i1[2]  ; EnterButton  ; EnterButton ; 1.000        ; -0.003     ; 0.680      ;
; 0.368 ; randomSegmento:ranSeg|count_i1[6]  ; randomSegmento:ranSeg|count_i1[7]  ; EnterButton  ; EnterButton ; 1.000        ; 0.009      ; 0.673      ;
; 0.398 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[1]  ; EnterButton  ; EnterButton ; 1.000        ; -0.017     ; 0.617      ;
; 0.425 ; randomSegmento:ranSeg|count_i1[7]  ; randomSegmento:ranSeg|count_i1[8]  ; EnterButton  ; EnterButton ; 1.000        ; -0.006     ; 0.601      ;
; 0.439 ; randomSegmento:ranSeg|count_i1[3]  ; randomSegmento:ranSeg|count_i1[4]  ; EnterButton  ; EnterButton ; 1.000        ; 0.003      ; 0.596      ;
; 0.440 ; randomSegmento:ranSeg|count_i1[16] ; randomSegmento:ranSeg|count_i1[17] ; EnterButton  ; EnterButton ; 1.000        ; -0.018     ; 0.574      ;
; 0.448 ; randomSegmento:ranSeg|count_i1[15] ; randomSegmento:ranSeg|count_i1[16] ; EnterButton  ; EnterButton ; 1.000        ; 0.035      ; 0.619      ;
; 0.454 ; randomSegmento:ranSeg|count_i1[5]  ; randomSegmento:ranSeg|count_i1[6]  ; EnterButton  ; EnterButton ; 1.000        ; -0.003     ; 0.575      ;
; 0.459 ; randomSegmento:ranSeg|count_i1[8]  ; randomSegmento:ranSeg|count_i1[9]  ; EnterButton  ; EnterButton ; 1.000        ; -0.006     ; 0.567      ;
; 0.471 ; randomSegmento:ranSeg|count_i1[13] ; randomSegmento:ranSeg|count_i1[14] ; EnterButton  ; EnterButton ; 1.000        ; 0.015      ; 0.576      ;
; 0.533 ; randomSegmento:ranSeg|count_i1[18] ; randomSegmento:ranSeg|count_i1[19] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.499      ;
; 0.534 ; randomSegmento:ranSeg|count_i1[10] ; randomSegmento:ranSeg|count_i1[11] ; EnterButton  ; EnterButton ; 1.000        ; -0.015     ; 0.483      ;
; 0.542 ; randomSegmento:ranSeg|count_i1[17] ; randomSegmento:ranSeg|count_i1[18] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.490      ;
; 0.547 ; randomSegmento:ranSeg|count_i1[12] ; randomSegmento:ranSeg|count_i1[13] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.485      ;
; 0.548 ; randomSegmento:ranSeg|count_i1[11] ; randomSegmento:ranSeg|count_i1[12] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.484      ;
; 0.550 ; randomSegmento:ranSeg|count_i1[4]  ; randomSegmento:ranSeg|count_i1[5]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.482      ;
; 0.550 ; randomSegmento:ranSeg|count_i1[9]  ; randomSegmento:ranSeg|count_i1[10] ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.482      ;
; 0.554 ; randomSegmento:ranSeg|count_i1[14] ; randomSegmento:ranSeg|count_i1[15] ; EnterButton  ; EnterButton ; 1.000        ; 0.006      ; 0.484      ;
; 0.556 ; randomSegmento:ranSeg|count_i1[2]  ; randomSegmento:ranSeg|count_i1[3]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.476      ;
; 0.631 ; randomSegmento:ranSeg|count_i1[19] ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                           ;
+--------+---------------------------+---------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.721 ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig ; clk         ; 0.000        ; 1.795      ; 0.367      ;
; -1.221 ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig  ; divFrec:newclock|clk_sig ; clk         ; -0.500       ; 1.795      ; 0.367      ;
; 0.243  ; divFrec:newclock|cont[31] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.355  ; divFrec:newclock|cont[16] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[23] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[2]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[1]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[9]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; divFrec:newclock|cont[29] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; divFrec:newclock|cont[30] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[22] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.496  ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[2]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; divFrec:newclock|cont[30] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; divFrec:newclock|cont[29] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[23] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[22] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[9]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; divFrec:newclock|cont[5]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[1]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.531  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; divFrec:newclock|cont[4]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; divFrec:newclock|cont[29] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; divFrec:newclock|cont[21] ; divFrec:newclock|cont[23] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; divFrec:newclock|cont[12] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[2]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.566  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; divFrec:newclock|cont[11] ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.576  ; divFrec:newclock|cont[20] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.727      ;
; 0.577  ; divFrec:newclock|cont[10] ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.728      ;
; 0.579  ; divFrec:newclock|cont[14] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.004      ; 0.735      ;
; 0.580  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[11] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[27] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; divFrec:newclock|cont[3]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; divFrec:newclock|cont[28] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.584  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.585  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[3]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.601  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[29] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; divFrec:newclock|cont[2]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; divFrec:newclock|cont[27] ; divFrec:newclock|cont[31] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[5]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[13] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[24] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; divFrec:newclock|cont[6]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.610  ; divFrec:newclock|cont[19] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.611  ; divFrec:newclock|cont[20] ; divFrec:newclock|cont[22] ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.762      ;
; 0.612  ; divFrec:newclock|cont[10] ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.763      ;
; 0.612  ; divFrec:newclock|cont[15] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.003      ; 0.767      ;
; 0.614  ; divFrec:newclock|cont[13] ; divFrec:newclock|cont[16] ; clk                      ; clk         ; 0.000        ; 0.004      ; 0.770      ;
; 0.615  ; divFrec:newclock|cont[8]  ; divFrec:newclock|cont[12] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.616  ; divFrec:newclock|cont[24] ; divFrec:newclock|cont[28] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; divFrec:newclock|cont[26] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.619  ; divFrec:newclock|cont[23] ; divFrec:newclock|cont[26] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.620  ; divFrec:newclock|cont[0]  ; divFrec:newclock|cont[4]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.623  ; divFrec:newclock|cont[7]  ; divFrec:newclock|cont[8]  ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.774      ;
; 0.633  ; divFrec:newclock|cont[16] ; divFrec:newclock|cont[21] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.636  ; divFrec:newclock|cont[25] ; divFrec:newclock|cont[30] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.637  ; divFrec:newclock|cont[1]  ; divFrec:newclock|cont[6]  ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; divFrec:newclock|cont[9]  ; divFrec:newclock|cont[14] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; divFrec:newclock|cont[22] ; divFrec:newclock|cont[25] ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.790      ;
+--------+---------------------------+---------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divFrec:newclock|clk_sig'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.431 ; EnterButton                             ; UC:UnidadControl|est_actual.Fetch                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 1.911      ; 1.632      ;
; -0.373 ; EnterButton                             ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 1.910      ; 1.689      ;
; -0.357 ; EnterButton                             ; UC:UnidadControl|est_actual.OutSS                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 1.910      ; 1.705      ;
; -0.356 ; EnterButton                             ; UC:UnidadControl|est_actual.Inp                                                                            ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 1.910      ; 1.706      ;
; -0.274 ; EnterButton                             ; UC:UnidadControl|est_actual.WM                                                                             ; EnterButton              ; divFrec:newclock|clk_sig ; 0.000        ; 1.910      ; 1.788      ;
; 0.069  ; EnterButton                             ; UC:UnidadControl|est_actual.Fetch                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 1.911      ; 1.632      ;
; 0.127  ; EnterButton                             ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 1.910      ; 1.689      ;
; 0.143  ; EnterButton                             ; UC:UnidadControl|est_actual.OutSS                                                                          ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 1.910      ; 1.705      ;
; 0.144  ; EnterButton                             ; UC:UnidadControl|est_actual.Inp                                                                            ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 1.910      ; 1.706      ;
; 0.215  ; UC:UnidadControl|est_actual.OutSS       ; UC:UnidadControl|est_actual.OutSS                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UC:UnidadControl|est_actual.EstadoRand  ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UC:UnidadControl|est_actual.Inp         ; UC:UnidadControl|est_actual.Inp                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.367      ;
; 0.226  ; EnterButton                             ; UC:UnidadControl|est_actual.WM                                                                             ; EnterButton              ; divFrec:newclock|clk_sig ; -0.500       ; 1.910      ; 1.788      ;
; 0.242  ; UC:UnidadControl|est_actual.ExecuteSUB  ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.394      ;
; 0.245  ; UC:UnidadControl|est_actual.Fetch       ; UC:UnidadControl|est_actual.Decode                                                                         ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.397      ;
; 0.263  ; PCounter:PC|PCact[6]                    ; memoria:memoriaIns|reg_address[6]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.415      ;
; 0.263  ; PCounter:PC|PCact[4]                    ; memoria:memoriaIns|reg_address[4]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.415      ;
; 0.272  ; UC:UnidadControl|est_actual.EstadoRand  ; UC:UnidadControl|est_actual.WM                                                                             ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.424      ;
; 0.293  ; PCounter:PC|PCact[0]                    ; memoria:memoriaIns|reg_address[0]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.445      ;
; 0.294  ; UC:UnidadControl|est_actual.ExecuteMUL  ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.446      ;
; 0.319  ; UC:UnidadControl|est_actual.Dir         ; UC:UnidadControl|est_actual.RM                                                                             ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.471      ;
; 0.323  ; UC:UnidadControl|est_actual.CalDirLM    ; UC:UnidadControl|est_actual.LeerMem                                                                        ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.475      ;
; 0.344  ; PCounter:PC|PCact[1]                    ; memoria:memoriaIns|reg_address[1]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.497      ;
; 0.364  ; UC:UnidadControl|est_actual.ExecuteADDI ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.516      ;
; 0.371  ; PCounter:PC|PCact[5]                    ; memoria:memoriaIns|reg_address[5]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.524      ;
; 0.373  ; PCounter:PC|PCact[3]                    ; memoria:memoriaIns|reg_address[3]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.526      ;
; 0.374  ; PCounter:PC|PCact[7]                    ; memoria:memoriaIns|reg_address[7]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.527      ;
; 0.375  ; PCounter:PC|PCact[2]                    ; memoria:memoriaIns|reg_address[2]                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.528      ;
; 0.385  ; UC:UnidadControl|est_actual.Inp         ; UC:UnidadControl|est_actual.WM                                                                             ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.537      ;
; 0.393  ; UC:UnidadControl|est_actual.LeerMem     ; UC:UnidadControl|est_actual.GuarMem                                                                        ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.545      ;
; 0.393  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExBne                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.545      ;
; 0.395  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExJ                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.547      ;
; 0.400  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExBeq                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.552      ;
; 0.401  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExBgt                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.553      ;
; 0.405  ; memoria:memoriaIns|reg_address[0]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg0 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.066      ; 0.609      ;
; 0.413  ; memoria:memoriaIns|reg_address[4]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg4  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.063      ; 0.614      ;
; 0.428  ; UC:UnidadControl|est_actual.GuarDir     ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.580      ;
; 0.437  ; UC:UnidadControl|est_actual.RM          ; UC:UnidadControl|est_actual.OutSS                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.590      ;
; 0.446  ; UC:UnidadControl|est_actual.ExecuteADD  ; UC:UnidadControl|est_actual.WRegister                                                                      ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.598      ;
; 0.454  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteMUL                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.604      ;
; 0.459  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteADD                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.609      ;
; 0.505  ; UC:UnidadControl|est_actual.CalDirSM    ; UC:UnidadControl|est_actual.GuarDir                                                                        ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.002      ; 0.659      ;
; 0.521  ; memoria:memoriaIns|reg_address[5]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg5 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.066      ; 0.725      ;
; 0.521  ; UC:UnidadControl|est_actual.ExJ         ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.673      ;
; 0.522  ; memoria:memoriaIns|reg_address[4]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg4 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.067      ; 0.727      ;
; 0.528  ; memoria:memoriaIns|reg_address[2]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg2 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.066      ; 0.732      ;
; 0.529  ; memoria:memoriaIns|reg_address[6]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg6 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.067      ; 0.734      ;
; 0.530  ; UC:UnidadControl|est_actual.WM          ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.683      ;
; 0.532  ; memoria:memoriaIns|reg_address[2]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg2  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.062      ; 0.732      ;
; 0.532  ; memoria:memoriaIns|reg_address[7]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg7 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.066      ; 0.736      ;
; 0.534  ; memoria:memoriaIns|reg_address[6]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg6  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.063      ; 0.735      ;
; 0.534  ; memoria:memoriaIns|reg_address[1]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg1 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.066      ; 0.738      ;
; 0.540  ; memoria:memoriaIns|reg_address[3]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg3  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.062      ; 0.740      ;
; 0.553  ; memoria:memoriaIns|reg_address[3]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14~porta_address_reg3 ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.066      ; 0.757      ;
; 0.553  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.EstadoRand                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.001     ; 0.704      ;
; 0.555  ; memoria:memoriaIns|reg_address[0]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg0  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.062      ; 0.755      ;
; 0.555  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.Inp                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.001     ; 0.706      ;
; 0.576  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteADDI                                                                    ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.726      ;
; 0.580  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.CalDirLM                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.730      ;
; 0.581  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.CalDirSM                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.731      ;
; 0.584  ; PCounter:PC|PCact[0]                    ; PCounter:PC|PCact[0]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.736      ;
; 0.623  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.ExecuteSUB                                                                     ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.773      ;
; 0.625  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.Dir                                                                            ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.002     ; 0.775      ;
; 0.635  ; UC:UnidadControl|est_actual.Decode      ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.787      ;
; 0.641  ; UC:UnidadControl|est_actual.GuarMem     ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.065      ; 0.844      ;
; 0.645  ; UC:UnidadControl|est_actual.ExBgt       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.797      ;
; 0.664  ; memoria:memoriaIns|reg_address[5]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg5  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.062      ; 0.864      ;
; 0.664  ; memoria:memoriaIns|reg_address[1]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg1  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.062      ; 0.864      ;
; 0.665  ; UC:UnidadControl|est_actual.OutSS       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.001      ; 0.818      ;
; 0.734  ; UC:UnidadControl|est_actual.ExBeq       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.886      ;
; 0.740  ; PCounter:PC|PCact[6]                    ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.892      ;
; 0.741  ; PCounter:PC|PCact[1]                    ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.893      ;
; 0.747  ; UC:UnidadControl|est_actual.ExBne       ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.899      ;
; 0.770  ; UC:UnidadControl|est_actual.GuarMem     ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.070      ; 0.978      ;
; 0.772  ; UC:UnidadControl|est_actual.WRegister   ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.065      ; 0.975      ;
; 0.784  ; memoria:memoriaIns|reg_address[7]       ; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0~porta_address_reg7  ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.062      ; 0.984      ;
; 0.811  ; PCounter:PC|PCact[7]                    ; PCounter:PC|PCact[7]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.963      ;
; 0.817  ; PCounter:PC|PCact[2]                    ; PCounter:PC|PCact[2]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.969      ;
; 0.817  ; PCounter:PC|PCact[3]                    ; PCounter:PC|PCact[3]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.969      ;
; 0.825  ; PCounter:PC|PCact[5]                    ; PCounter:PC|PCact[5]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 0.977      ;
; 0.839  ; UC:UnidadControl|est_actual.WRegister   ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.002      ; 0.993      ;
; 0.855  ; PCounter:PC|PCact[4]                    ; PCounter:PC|PCact[4]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.007      ;
; 0.857  ; PCounter:PC|PCact[0]                    ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; -0.001     ; 1.008      ;
; 0.894  ; PCounter:PC|PCact[5]                    ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.046      ;
; 0.897  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.052      ;
; 0.897  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[1]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.052      ;
; 0.897  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[3]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.052      ;
; 0.901  ; UC:UnidadControl|est_actual.WRegister   ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg   ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.070      ; 1.109      ;
; 0.901  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[4]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.056      ;
; 0.902  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[7]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.057      ;
; 0.902  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[2]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.057      ;
; 0.902  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[5]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.003      ; 1.057      ;
; 0.903  ; UC:UnidadControl|est_actual.GuarMem     ; UC:UnidadControl|est_actual.Fetch                                                                          ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.002      ; 1.057      ;
; 0.923  ; PCounter:PC|PCact[4]                    ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.075      ;
; 0.944  ; PCounter:PC|PCact[6]                    ; PCounter:PC|PCact[7]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.096      ;
; 0.949  ; UC:UnidadControl|est_actual.ExBeq       ; PCounter:PC|PCact[0]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.004      ; 1.105      ;
; 0.949  ; PCounter:PC|PCact[1]                    ; PCounter:PC|PCact[2]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.101      ;
; 0.950  ; PCounter:PC|PCact[2]                    ; PCounter:PC|PCact[3]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.102      ;
; 0.959  ; PCounter:PC|PCact[4]                    ; PCounter:PC|PCact[5]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.111      ;
; 0.961  ; PCounter:PC|PCact[3]                    ; PCounter:PC|PCact[6]                                                                                       ; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 0.000        ; 0.000      ; 1.113      ;
+--------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'EnterButton'                                                                                                                        ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; randomSegmento:ranSeg|count_i1[19] ; randomSegmento:ranSeg|count_i1[0]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.401      ;
; 0.324 ; randomSegmento:ranSeg|count_i1[2]  ; randomSegmento:ranSeg|count_i1[3]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; randomSegmento:ranSeg|count_i1[14] ; randomSegmento:ranSeg|count_i1[15] ; EnterButton  ; EnterButton ; 0.000        ; 0.006      ; 0.484      ;
; 0.330 ; randomSegmento:ranSeg|count_i1[4]  ; randomSegmento:ranSeg|count_i1[5]  ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; randomSegmento:ranSeg|count_i1[9]  ; randomSegmento:ranSeg|count_i1[10] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; randomSegmento:ranSeg|count_i1[11] ; randomSegmento:ranSeg|count_i1[12] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; randomSegmento:ranSeg|count_i1[12] ; randomSegmento:ranSeg|count_i1[13] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.485      ;
; 0.338 ; randomSegmento:ranSeg|count_i1[17] ; randomSegmento:ranSeg|count_i1[18] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.490      ;
; 0.346 ; randomSegmento:ranSeg|count_i1[10] ; randomSegmento:ranSeg|count_i1[11] ; EnterButton  ; EnterButton ; 0.000        ; -0.015     ; 0.483      ;
; 0.347 ; randomSegmento:ranSeg|count_i1[18] ; randomSegmento:ranSeg|count_i1[19] ; EnterButton  ; EnterButton ; 0.000        ; 0.000      ; 0.499      ;
; 0.409 ; randomSegmento:ranSeg|count_i1[13] ; randomSegmento:ranSeg|count_i1[14] ; EnterButton  ; EnterButton ; 0.000        ; 0.015      ; 0.576      ;
; 0.421 ; randomSegmento:ranSeg|count_i1[8]  ; randomSegmento:ranSeg|count_i1[9]  ; EnterButton  ; EnterButton ; 0.000        ; -0.006     ; 0.567      ;
; 0.426 ; randomSegmento:ranSeg|count_i1[5]  ; randomSegmento:ranSeg|count_i1[6]  ; EnterButton  ; EnterButton ; 0.000        ; -0.003     ; 0.575      ;
; 0.432 ; randomSegmento:ranSeg|count_i1[15] ; randomSegmento:ranSeg|count_i1[16] ; EnterButton  ; EnterButton ; 0.000        ; 0.035      ; 0.619      ;
; 0.440 ; randomSegmento:ranSeg|count_i1[16] ; randomSegmento:ranSeg|count_i1[17] ; EnterButton  ; EnterButton ; 0.000        ; -0.018     ; 0.574      ;
; 0.441 ; randomSegmento:ranSeg|count_i1[3]  ; randomSegmento:ranSeg|count_i1[4]  ; EnterButton  ; EnterButton ; 0.000        ; 0.003      ; 0.596      ;
; 0.455 ; randomSegmento:ranSeg|count_i1[7]  ; randomSegmento:ranSeg|count_i1[8]  ; EnterButton  ; EnterButton ; 0.000        ; -0.006     ; 0.601      ;
; 0.482 ; randomSegmento:ranSeg|count_i1[0]  ; randomSegmento:ranSeg|count_i1[1]  ; EnterButton  ; EnterButton ; 0.000        ; -0.017     ; 0.617      ;
; 0.512 ; randomSegmento:ranSeg|count_i1[6]  ; randomSegmento:ranSeg|count_i1[7]  ; EnterButton  ; EnterButton ; 0.000        ; 0.009      ; 0.673      ;
; 0.531 ; randomSegmento:ranSeg|count_i1[1]  ; randomSegmento:ranSeg|count_i1[2]  ; EnterButton  ; EnterButton ; 0.000        ; -0.003     ; 0.680      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divFrec:newclock|clk_sig'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[0]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[0]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[10]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[10]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[11]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[11]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[12]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[12]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[13]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[13]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[1]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[1]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[2]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[2]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[3]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[3]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[4]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[4]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[5]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[5]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[6]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[6]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[7]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[7]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[8]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[8]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[9]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroA|Output[9]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[0]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[0]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[10]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[10]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[11]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[11]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[12]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[12]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[13]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[13]                                                                                  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[1]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[1]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[2]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[2]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[3]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[3]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[4]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[4]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[5]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[5]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[6]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[6]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[7]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[7]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[8]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[8]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[9]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; Registro:RegistroB|Output[9]                                                                                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; divFrec:newclock|clk_sig ; Rise       ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0~portb_address_reg1 ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|clk_sig  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|clk_sig  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; divFrec:newclock|cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; divFrec:newclock|cont[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|clk_sig|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|clk_sig|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newclock|cont[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newclock|cont[20]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'EnterButton'                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; EnterButton ; Rise       ; EnterButton                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EnterButton ; Rise       ; randomSegmento:ranSeg|count_i1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; EnterButton|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; EnterButton|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[17]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[17]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[18]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[18]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[19]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[19]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EnterButton ; Rise       ; ranSeg|count_i1[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EnterButton ; Rise       ; ranSeg|count_i1[9]|clk             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; EnterButton ; divFrec:newclock|clk_sig ; -0.154 ; -0.154 ; Rise       ; divFrec:newclock|clk_sig ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; EnterButton ; divFrec:newclock|clk_sig ; 0.431 ; 0.431 ; Rise       ; divFrec:newclock|clk_sig ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SS0[*]    ; EnterButton              ; 32.498 ; 32.498 ; Rise       ; EnterButton              ;
;  SS0[0]   ; EnterButton              ; 32.403 ; 32.403 ; Rise       ; EnterButton              ;
;  SS0[3]   ; EnterButton              ; 32.477 ; 32.477 ; Rise       ; EnterButton              ;
;  SS0[6]   ; EnterButton              ; 32.498 ; 32.498 ; Rise       ; EnterButton              ;
; SS1[*]    ; EnterButton              ; 32.596 ; 32.596 ; Rise       ; EnterButton              ;
;  SS1[0]   ; EnterButton              ; 32.596 ; 32.596 ; Rise       ; EnterButton              ;
;  SS1[3]   ; EnterButton              ; 32.574 ; 32.574 ; Rise       ; EnterButton              ;
;  SS1[6]   ; EnterButton              ; 32.188 ; 32.188 ; Rise       ; EnterButton              ;
; SS2[*]    ; EnterButton              ; 32.815 ; 32.815 ; Rise       ; EnterButton              ;
;  SS2[0]   ; EnterButton              ; 32.592 ; 32.592 ; Rise       ; EnterButton              ;
;  SS2[3]   ; EnterButton              ; 32.815 ; 32.815 ; Rise       ; EnterButton              ;
;  SS2[6]   ; EnterButton              ; 32.771 ; 32.771 ; Rise       ; EnterButton              ;
; ledsR[*]  ; EnterButton              ; 31.974 ; 31.974 ; Rise       ; EnterButton              ;
;  ledsR[0] ; EnterButton              ; 31.549 ; 31.549 ; Rise       ; EnterButton              ;
;  ledsR[1] ; EnterButton              ; 31.681 ; 31.681 ; Rise       ; EnterButton              ;
;  ledsR[2] ; EnterButton              ; 31.853 ; 31.853 ; Rise       ; EnterButton              ;
;  ledsR[3] ; EnterButton              ; 31.879 ; 31.879 ; Rise       ; EnterButton              ;
;  ledsR[4] ; EnterButton              ; 31.974 ; 31.974 ; Rise       ; EnterButton              ;
;  ledsR[5] ; EnterButton              ; 31.869 ; 31.869 ; Rise       ; EnterButton              ;
;  ledsR[6] ; EnterButton              ; 31.869 ; 31.869 ; Rise       ; EnterButton              ;
;  ledsR[7] ; EnterButton              ; 31.974 ; 31.974 ; Rise       ; EnterButton              ;
;  ledsR[8] ; EnterButton              ; 31.671 ; 31.671 ; Rise       ; EnterButton              ;
;  ledsR[9] ; EnterButton              ; 31.835 ; 31.835 ; Rise       ; EnterButton              ;
; ledsV[*]  ; EnterButton              ; 31.883 ; 31.883 ; Rise       ; EnterButton              ;
;  ledsV[0] ; EnterButton              ; 31.737 ; 31.737 ; Rise       ; EnterButton              ;
;  ledsV[1] ; EnterButton              ; 31.737 ; 31.737 ; Rise       ; EnterButton              ;
;  ledsV[2] ; EnterButton              ; 31.737 ; 31.737 ; Rise       ; EnterButton              ;
;  ledsV[3] ; EnterButton              ; 31.717 ; 31.717 ; Rise       ; EnterButton              ;
;  ledsV[4] ; EnterButton              ; 31.883 ; 31.883 ; Rise       ; EnterButton              ;
;  ledsV[5] ; EnterButton              ; 31.869 ; 31.869 ; Rise       ; EnterButton              ;
;  ledsV[6] ; EnterButton              ; 31.737 ; 31.737 ; Rise       ; EnterButton              ;
;  ledsV[7] ; EnterButton              ; 31.737 ; 31.737 ; Rise       ; EnterButton              ;
; SS0[*]    ; divFrec:newclock|clk_sig ; 6.482  ; 6.482  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[0]   ; divFrec:newclock|clk_sig ; 6.482  ; 6.482  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[1]   ; divFrec:newclock|clk_sig ; 6.318  ; 6.318  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[2]   ; divFrec:newclock|clk_sig ; 6.375  ; 6.375  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[3]   ; divFrec:newclock|clk_sig ; 6.441  ; 6.441  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[4]   ; divFrec:newclock|clk_sig ; 6.059  ; 6.059  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[5]   ; divFrec:newclock|clk_sig ; 6.063  ; 6.063  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[6]   ; divFrec:newclock|clk_sig ; 6.456  ; 6.456  ; Rise       ; divFrec:newclock|clk_sig ;
; SS1[*]    ; divFrec:newclock|clk_sig ; 8.312  ; 8.312  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[0]   ; divFrec:newclock|clk_sig ; 6.685  ; 6.685  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[1]   ; divFrec:newclock|clk_sig ; 6.416  ; 6.416  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[2]   ; divFrec:newclock|clk_sig ; 6.482  ; 6.482  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[3]   ; divFrec:newclock|clk_sig ; 6.660  ; 6.660  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[4]   ; divFrec:newclock|clk_sig ; 5.993  ; 5.993  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[5]   ; divFrec:newclock|clk_sig ; 6.025  ; 6.025  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[6]   ; divFrec:newclock|clk_sig ; 8.312  ; 8.312  ; Rise       ; divFrec:newclock|clk_sig ;
; SS2[*]    ; divFrec:newclock|clk_sig ; 6.779  ; 6.779  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[0]   ; divFrec:newclock|clk_sig ; 6.548  ; 6.548  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[1]   ; divFrec:newclock|clk_sig ; 6.096  ; 6.096  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[2]   ; divFrec:newclock|clk_sig ; 6.346  ; 6.346  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[3]   ; divFrec:newclock|clk_sig ; 6.779  ; 6.779  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[4]   ; divFrec:newclock|clk_sig ; 6.207  ; 6.207  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[5]   ; divFrec:newclock|clk_sig ; 6.449  ; 6.449  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[6]   ; divFrec:newclock|clk_sig ; 6.734  ; 6.734  ; Rise       ; divFrec:newclock|clk_sig ;
; SS3[*]    ; divFrec:newclock|clk_sig ; 6.308  ; 6.308  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[0]   ; divFrec:newclock|clk_sig ; 6.158  ; 6.158  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[2]   ; divFrec:newclock|clk_sig ; 6.308  ; 6.308  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[3]   ; divFrec:newclock|clk_sig ; 5.857  ; 5.857  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[4]   ; divFrec:newclock|clk_sig ; 5.979  ; 5.979  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[5]   ; divFrec:newclock|clk_sig ; 6.028  ; 6.028  ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[6]   ; divFrec:newclock|clk_sig ; 6.184  ; 6.184  ; Rise       ; divFrec:newclock|clk_sig ;
; ledsR[*]  ; divFrec:newclock|clk_sig ; 4.603  ; 4.603  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[0] ; divFrec:newclock|clk_sig ; 4.178  ; 4.178  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[1] ; divFrec:newclock|clk_sig ; 4.310  ; 4.310  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[2] ; divFrec:newclock|clk_sig ; 4.482  ; 4.482  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[3] ; divFrec:newclock|clk_sig ; 4.508  ; 4.508  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[4] ; divFrec:newclock|clk_sig ; 4.603  ; 4.603  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[5] ; divFrec:newclock|clk_sig ; 4.498  ; 4.498  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[6] ; divFrec:newclock|clk_sig ; 4.498  ; 4.498  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[7] ; divFrec:newclock|clk_sig ; 4.603  ; 4.603  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[8] ; divFrec:newclock|clk_sig ; 4.300  ; 4.300  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[9] ; divFrec:newclock|clk_sig ; 4.464  ; 4.464  ; Rise       ; divFrec:newclock|clk_sig ;
; ledsV[*]  ; divFrec:newclock|clk_sig ; 4.515  ; 4.515  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[0] ; divFrec:newclock|clk_sig ; 4.369  ; 4.369  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[1] ; divFrec:newclock|clk_sig ; 4.369  ; 4.369  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[2] ; divFrec:newclock|clk_sig ; 4.369  ; 4.369  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[3] ; divFrec:newclock|clk_sig ; 4.349  ; 4.349  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[4] ; divFrec:newclock|clk_sig ; 4.515  ; 4.515  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[5] ; divFrec:newclock|clk_sig ; 4.501  ; 4.501  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[6] ; divFrec:newclock|clk_sig ; 4.369  ; 4.369  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[7] ; divFrec:newclock|clk_sig ; 4.369  ; 4.369  ; Rise       ; divFrec:newclock|clk_sig ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; SS0[*]    ; EnterButton              ; 5.851 ; 5.851 ; Rise       ; EnterButton              ;
;  SS0[0]   ; EnterButton              ; 5.851 ; 5.851 ; Rise       ; EnterButton              ;
;  SS0[3]   ; EnterButton              ; 5.894 ; 5.894 ; Rise       ; EnterButton              ;
;  SS0[6]   ; EnterButton              ; 5.911 ; 5.911 ; Rise       ; EnterButton              ;
; SS1[*]    ; EnterButton              ; 6.022 ; 6.022 ; Rise       ; EnterButton              ;
;  SS1[0]   ; EnterButton              ; 6.044 ; 6.044 ; Rise       ; EnterButton              ;
;  SS1[3]   ; EnterButton              ; 6.022 ; 6.022 ; Rise       ; EnterButton              ;
;  SS1[6]   ; EnterButton              ; 6.095 ; 6.095 ; Rise       ; EnterButton              ;
; SS2[*]    ; EnterButton              ; 6.003 ; 6.003 ; Rise       ; EnterButton              ;
;  SS2[0]   ; EnterButton              ; 6.003 ; 6.003 ; Rise       ; EnterButton              ;
;  SS2[3]   ; EnterButton              ; 6.232 ; 6.232 ; Rise       ; EnterButton              ;
;  SS2[6]   ; EnterButton              ; 6.194 ; 6.194 ; Rise       ; EnterButton              ;
; ledsR[*]  ; EnterButton              ; 4.997 ; 4.997 ; Rise       ; EnterButton              ;
;  ledsR[0] ; EnterButton              ; 4.997 ; 4.997 ; Rise       ; EnterButton              ;
;  ledsR[1] ; EnterButton              ; 5.129 ; 5.129 ; Rise       ; EnterButton              ;
;  ledsR[2] ; EnterButton              ; 5.301 ; 5.301 ; Rise       ; EnterButton              ;
;  ledsR[3] ; EnterButton              ; 5.327 ; 5.327 ; Rise       ; EnterButton              ;
;  ledsR[4] ; EnterButton              ; 5.422 ; 5.422 ; Rise       ; EnterButton              ;
;  ledsR[5] ; EnterButton              ; 5.317 ; 5.317 ; Rise       ; EnterButton              ;
;  ledsR[6] ; EnterButton              ; 5.317 ; 5.317 ; Rise       ; EnterButton              ;
;  ledsR[7] ; EnterButton              ; 5.422 ; 5.422 ; Rise       ; EnterButton              ;
;  ledsR[8] ; EnterButton              ; 5.119 ; 5.119 ; Rise       ; EnterButton              ;
;  ledsR[9] ; EnterButton              ; 5.283 ; 5.283 ; Rise       ; EnterButton              ;
; ledsV[*]  ; EnterButton              ; 5.165 ; 5.165 ; Rise       ; EnterButton              ;
;  ledsV[0] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[1] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[2] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[3] ; EnterButton              ; 5.165 ; 5.165 ; Rise       ; EnterButton              ;
;  ledsV[4] ; EnterButton              ; 5.331 ; 5.331 ; Rise       ; EnterButton              ;
;  ledsV[5] ; EnterButton              ; 5.317 ; 5.317 ; Rise       ; EnterButton              ;
;  ledsV[6] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[7] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
; SS0[*]    ; divFrec:newclock|clk_sig ; 5.508 ; 5.508 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[0]   ; divFrec:newclock|clk_sig ; 5.565 ; 5.565 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[1]   ; divFrec:newclock|clk_sig ; 5.690 ; 5.690 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[2]   ; divFrec:newclock|clk_sig ; 5.839 ; 5.839 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[3]   ; divFrec:newclock|clk_sig ; 5.873 ; 5.873 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[4]   ; divFrec:newclock|clk_sig ; 5.508 ; 5.508 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[5]   ; divFrec:newclock|clk_sig ; 5.512 ; 5.512 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[6]   ; divFrec:newclock|clk_sig ; 5.893 ; 5.893 ; Rise       ; divFrec:newclock|clk_sig ;
; SS1[*]    ; divFrec:newclock|clk_sig ; 5.513 ; 5.513 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[0]   ; divFrec:newclock|clk_sig ; 5.840 ; 5.840 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[1]   ; divFrec:newclock|clk_sig ; 5.871 ; 5.871 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[2]   ; divFrec:newclock|clk_sig ; 5.868 ; 5.868 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[3]   ; divFrec:newclock|clk_sig ; 5.807 ; 5.807 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[4]   ; divFrec:newclock|clk_sig ; 5.513 ; 5.513 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[5]   ; divFrec:newclock|clk_sig ; 5.540 ; 5.540 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[6]   ; divFrec:newclock|clk_sig ; 5.856 ; 5.856 ; Rise       ; divFrec:newclock|clk_sig ;
; SS2[*]    ; divFrec:newclock|clk_sig ; 5.615 ; 5.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[0]   ; divFrec:newclock|clk_sig ; 5.875 ; 5.875 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[1]   ; divFrec:newclock|clk_sig ; 5.615 ; 5.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[2]   ; divFrec:newclock|clk_sig ; 5.802 ; 5.802 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[3]   ; divFrec:newclock|clk_sig ; 5.928 ; 5.928 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[4]   ; divFrec:newclock|clk_sig ; 5.658 ; 5.658 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[5]   ; divFrec:newclock|clk_sig ; 5.906 ; 5.906 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[6]   ; divFrec:newclock|clk_sig ; 5.879 ; 5.879 ; Rise       ; divFrec:newclock|clk_sig ;
; SS3[*]    ; divFrec:newclock|clk_sig ; 5.372 ; 5.372 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[0]   ; divFrec:newclock|clk_sig ; 5.673 ; 5.673 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[2]   ; divFrec:newclock|clk_sig ; 5.823 ; 5.823 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[3]   ; divFrec:newclock|clk_sig ; 5.372 ; 5.372 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[4]   ; divFrec:newclock|clk_sig ; 5.494 ; 5.494 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[5]   ; divFrec:newclock|clk_sig ; 5.543 ; 5.543 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[6]   ; divFrec:newclock|clk_sig ; 5.699 ; 5.699 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsR[*]  ; divFrec:newclock|clk_sig ; 4.055 ; 4.055 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[0] ; divFrec:newclock|clk_sig ; 4.055 ; 4.055 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[1] ; divFrec:newclock|clk_sig ; 4.187 ; 4.187 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[2] ; divFrec:newclock|clk_sig ; 4.359 ; 4.359 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[3] ; divFrec:newclock|clk_sig ; 4.385 ; 4.385 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[4] ; divFrec:newclock|clk_sig ; 4.480 ; 4.480 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[5] ; divFrec:newclock|clk_sig ; 4.375 ; 4.375 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[6] ; divFrec:newclock|clk_sig ; 4.375 ; 4.375 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[7] ; divFrec:newclock|clk_sig ; 4.480 ; 4.480 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[8] ; divFrec:newclock|clk_sig ; 4.177 ; 4.177 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[9] ; divFrec:newclock|clk_sig ; 4.341 ; 4.341 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsV[*]  ; divFrec:newclock|clk_sig ; 4.221 ; 4.221 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[0] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[1] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[2] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[3] ; divFrec:newclock|clk_sig ; 4.221 ; 4.221 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[4] ; divFrec:newclock|clk_sig ; 4.387 ; 4.387 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[5] ; divFrec:newclock|clk_sig ; 4.373 ; 4.373 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[6] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[7] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; switches0[0] ; SS0[0]      ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; switches0[0] ; SS0[1]      ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; switches0[0] ; SS0[2]      ;       ; 3.904 ; 3.904 ;       ;
; switches0[0] ; SS0[3]      ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; switches0[0] ; SS0[4]      ; 3.914 ;       ;       ; 3.914 ;
; switches0[0] ; SS0[5]      ; 3.934 ;       ;       ; 3.934 ;
; switches0[0] ; SS0[6]      ; 3.843 ;       ;       ; 3.843 ;
; switches0[1] ; SS0[0]      ;       ; 3.944 ; 3.944 ;       ;
; switches0[1] ; SS0[1]      ; 3.552 ; 3.552 ; 3.552 ; 3.552 ;
; switches0[1] ; SS0[2]      ; 3.675 ;       ;       ; 3.675 ;
; switches0[1] ; SS0[3]      ; 3.740 ; 3.740 ; 3.740 ; 3.740 ;
; switches0[1] ; SS0[4]      ;       ; 3.822 ; 3.822 ;       ;
; switches0[1] ; SS0[5]      ; 3.840 ;       ;       ; 3.840 ;
; switches0[1] ; SS0[6]      ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; switches0[2] ; SS0[0]      ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; switches0[2] ; SS0[1]      ; 3.488 ;       ;       ; 3.488 ;
; switches0[2] ; SS0[2]      ;       ; 3.433 ; 3.433 ;       ;
; switches0[2] ; SS0[3]      ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; switches0[2] ; SS0[4]      ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; switches0[2] ; SS0[5]      ;       ; 3.742 ; 3.742 ;       ;
; switches0[2] ; SS0[6]      ; 3.659 ; 3.659 ; 3.659 ; 3.659 ;
; switches0[3] ; SS0[0]      ;       ; 3.895 ; 3.895 ;       ;
; switches0[3] ; SS0[1]      ;       ; 3.632 ; 3.632 ;       ;
; switches0[3] ; SS0[2]      ;       ; 3.765 ; 3.765 ;       ;
; switches0[3] ; SS0[3]      ;       ; 3.692 ; 3.692 ;       ;
; switches0[3] ; SS0[4]      ;       ; 3.775 ; 3.775 ;       ;
; switches0[3] ; SS0[5]      ;       ; 3.790 ; 3.790 ;       ;
; switches0[3] ; SS0[6]      ; 3.711 ; 3.711 ; 3.711 ; 3.711 ;
; switches1[0] ; SS1[0]      ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; switches1[0] ; SS1[1]      ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; switches1[0] ; SS1[2]      ;       ; 3.762 ; 3.762 ;       ;
; switches1[0] ; SS1[3]      ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; switches1[0] ; SS1[4]      ; 3.766 ;       ;       ; 3.766 ;
; switches1[0] ; SS1[5]      ; 3.894 ;       ;       ; 3.894 ;
; switches1[0] ; SS1[6]      ; 3.829 ;       ;       ; 3.829 ;
; switches1[1] ; SS1[0]      ;       ; 3.752 ; 3.752 ;       ;
; switches1[1] ; SS1[1]      ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; switches1[1] ; SS1[2]      ; 3.578 ;       ;       ; 3.578 ;
; switches1[1] ; SS1[3]      ; 3.733 ; 3.837 ; 3.837 ; 3.733 ;
; switches1[1] ; SS1[4]      ;       ; 3.824 ; 3.824 ;       ;
; switches1[1] ; SS1[5]      ; 3.968 ;       ;       ; 3.968 ;
; switches1[1] ; SS1[6]      ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; switches1[2] ; SS1[0]      ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; switches1[2] ; SS1[1]      ; 3.687 ;       ;       ; 3.687 ;
; switches1[2] ; SS1[2]      ;       ; 3.615 ; 3.615 ;       ;
; switches1[2] ; SS1[3]      ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; switches1[2] ; SS1[4]      ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; switches1[2] ; SS1[5]      ;       ; 4.023 ; 4.023 ;       ;
; switches1[2] ; SS1[6]      ; 3.958 ; 3.958 ; 3.958 ; 3.958 ;
; switches1[3] ; SS1[0]      ;       ; 3.403 ; 3.403 ;       ;
; switches1[3] ; SS1[1]      ;       ; 3.292 ; 3.292 ;       ;
; switches1[3] ; SS1[2]      ;       ; 3.285 ; 3.285 ;       ;
; switches1[3] ; SS1[3]      ;       ; 3.488 ; 3.488 ;       ;
; switches1[3] ; SS1[4]      ;       ; 3.471 ; 3.471 ;       ;
; switches1[3] ; SS1[5]      ;       ; 3.616 ; 3.616 ;       ;
; switches1[3] ; SS1[6]      ; 3.535 ; 3.535 ; 3.535 ; 3.535 ;
; switches2[0] ; SS2[0]      ; 3.205 ;       ;       ; 3.205 ;
; switches2[0] ; SS2[2]      ;       ; 3.257 ; 3.257 ;       ;
; switches2[0] ; SS2[3]      ; 3.384 ;       ;       ; 3.384 ;
; switches2[0] ; SS2[4]      ; 3.293 ;       ;       ; 3.293 ;
; switches2[0] ; SS2[5]      ; 3.364 ;       ;       ; 3.364 ;
; switches2[1] ; SS2[0]      ;       ; 3.104 ; 3.104 ;       ;
; switches2[1] ; SS2[2]      ; 3.160 ;       ;       ; 3.160 ;
; switches2[1] ; SS2[3]      ;       ; 3.358 ; 3.358 ;       ;
; switches2[1] ; SS2[5]      ; 3.264 ;       ;       ; 3.264 ;
; switches2[1] ; SS2[6]      ;       ; 3.487 ; 3.487 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; switches0[0] ; SS0[0]      ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; switches0[0] ; SS0[1]      ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; switches0[0] ; SS0[2]      ;       ; 3.904 ; 3.904 ;       ;
; switches0[0] ; SS0[3]      ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; switches0[0] ; SS0[4]      ; 3.914 ;       ;       ; 3.914 ;
; switches0[0] ; SS0[5]      ; 3.934 ;       ;       ; 3.934 ;
; switches0[0] ; SS0[6]      ; 3.843 ;       ;       ; 3.843 ;
; switches0[1] ; SS0[0]      ;       ; 3.944 ; 3.944 ;       ;
; switches0[1] ; SS0[1]      ; 3.552 ; 3.552 ; 3.552 ; 3.552 ;
; switches0[1] ; SS0[2]      ; 3.675 ;       ;       ; 3.675 ;
; switches0[1] ; SS0[3]      ; 3.740 ; 3.740 ; 3.740 ; 3.740 ;
; switches0[1] ; SS0[4]      ;       ; 3.822 ; 3.822 ;       ;
; switches0[1] ; SS0[5]      ; 3.840 ;       ;       ; 3.840 ;
; switches0[1] ; SS0[6]      ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; switches0[2] ; SS0[0]      ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; switches0[2] ; SS0[1]      ; 3.488 ;       ;       ; 3.488 ;
; switches0[2] ; SS0[2]      ;       ; 3.433 ; 3.433 ;       ;
; switches0[2] ; SS0[3]      ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; switches0[2] ; SS0[4]      ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; switches0[2] ; SS0[5]      ;       ; 3.742 ; 3.742 ;       ;
; switches0[2] ; SS0[6]      ; 3.659 ; 3.659 ; 3.659 ; 3.659 ;
; switches0[3] ; SS0[0]      ;       ; 3.895 ; 3.895 ;       ;
; switches0[3] ; SS0[1]      ;       ; 3.632 ; 3.632 ;       ;
; switches0[3] ; SS0[2]      ;       ; 3.765 ; 3.765 ;       ;
; switches0[3] ; SS0[3]      ;       ; 3.692 ; 3.692 ;       ;
; switches0[3] ; SS0[4]      ;       ; 3.775 ; 3.775 ;       ;
; switches0[3] ; SS0[5]      ;       ; 3.790 ; 3.790 ;       ;
; switches0[3] ; SS0[6]      ; 3.711 ; 3.711 ; 3.711 ; 3.711 ;
; switches1[0] ; SS1[0]      ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; switches1[0] ; SS1[1]      ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; switches1[0] ; SS1[2]      ;       ; 3.762 ; 3.762 ;       ;
; switches1[0] ; SS1[3]      ; 3.654 ; 3.783 ; 3.783 ; 3.654 ;
; switches1[0] ; SS1[4]      ; 3.766 ;       ;       ; 3.766 ;
; switches1[0] ; SS1[5]      ; 3.894 ;       ;       ; 3.894 ;
; switches1[0] ; SS1[6]      ; 3.829 ;       ;       ; 3.829 ;
; switches1[1] ; SS1[0]      ;       ; 3.752 ; 3.752 ;       ;
; switches1[1] ; SS1[1]      ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; switches1[1] ; SS1[2]      ; 3.578 ;       ;       ; 3.578 ;
; switches1[1] ; SS1[3]      ; 3.733 ; 3.837 ; 3.837 ; 3.733 ;
; switches1[1] ; SS1[4]      ;       ; 3.824 ; 3.824 ;       ;
; switches1[1] ; SS1[5]      ; 3.968 ;       ;       ; 3.968 ;
; switches1[1] ; SS1[6]      ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; switches1[2] ; SS1[0]      ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; switches1[2] ; SS1[1]      ; 3.687 ;       ;       ; 3.687 ;
; switches1[2] ; SS1[2]      ;       ; 3.615 ; 3.615 ;       ;
; switches1[2] ; SS1[3]      ; 3.809 ; 3.912 ; 3.912 ; 3.809 ;
; switches1[2] ; SS1[4]      ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; switches1[2] ; SS1[5]      ;       ; 4.023 ; 4.023 ;       ;
; switches1[2] ; SS1[6]      ; 3.958 ; 3.958 ; 3.958 ; 3.958 ;
; switches1[3] ; SS1[0]      ;       ; 3.403 ; 3.403 ;       ;
; switches1[3] ; SS1[1]      ;       ; 3.292 ; 3.292 ;       ;
; switches1[3] ; SS1[2]      ;       ; 3.285 ; 3.285 ;       ;
; switches1[3] ; SS1[3]      ;       ; 3.376 ; 3.376 ;       ;
; switches1[3] ; SS1[4]      ;       ; 3.471 ; 3.471 ;       ;
; switches1[3] ; SS1[5]      ;       ; 3.616 ; 3.616 ;       ;
; switches1[3] ; SS1[6]      ; 3.535 ; 3.535 ; 3.535 ; 3.535 ;
; switches2[0] ; SS2[0]      ; 3.205 ;       ;       ; 3.205 ;
; switches2[0] ; SS2[2]      ;       ; 3.257 ; 3.257 ;       ;
; switches2[0] ; SS2[3]      ; 3.384 ;       ;       ; 3.384 ;
; switches2[0] ; SS2[4]      ; 3.293 ;       ;       ; 3.293 ;
; switches2[0] ; SS2[5]      ; 3.364 ;       ;       ; 3.364 ;
; switches2[1] ; SS2[0]      ;       ; 3.104 ; 3.104 ;       ;
; switches2[1] ; SS2[2]      ; 3.160 ;       ;       ; 3.160 ;
; switches2[1] ; SS2[3]      ;       ; 3.358 ; 3.358 ;       ;
; switches2[1] ; SS2[5]      ; 3.264 ;       ;       ; 3.264 ;
; switches2[1] ; SS2[6]      ;       ; 3.487 ; 3.487 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+---------------------------+----------+--------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -10.009  ; -2.691 ; N/A      ; N/A     ; -2.064              ;
;  EnterButton              ; -0.558   ; 0.215  ; N/A      ; N/A     ; -1.469              ;
;  clk                      ; -3.481   ; -2.691 ; N/A      ; N/A     ; -1.631              ;
;  divFrec:newclock|clk_sig ; -10.009  ; -0.431 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS           ; -466.346 ; -3.512 ; 0.0      ; 0.0     ; -593.406            ;
;  EnterButton              ; -4.256   ; 0.000  ; N/A      ; N/A     ; -25.909             ;
;  clk                      ; -77.097  ; -2.691 ; N/A      ; N/A     ; -41.957             ;
;  divFrec:newclock|clk_sig ; -384.993 ; -1.791 ; N/A      ; N/A     ; -525.540            ;
+---------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; EnterButton ; divFrec:newclock|clk_sig ; 0.544 ; 0.544 ; Rise       ; divFrec:newclock|clk_sig ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; EnterButton ; divFrec:newclock|clk_sig ; 0.431 ; 0.431 ; Rise       ; divFrec:newclock|clk_sig ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; SS0[*]    ; EnterButton              ; 83.645 ; 83.645 ; Rise       ; EnterButton              ;
;  SS0[0]   ; EnterButton              ; 83.441 ; 83.441 ; Rise       ; EnterButton              ;
;  SS0[3]   ; EnterButton              ; 83.629 ; 83.629 ; Rise       ; EnterButton              ;
;  SS0[6]   ; EnterButton              ; 83.645 ; 83.645 ; Rise       ; EnterButton              ;
; SS1[*]    ; EnterButton              ; 83.857 ; 83.857 ; Rise       ; EnterButton              ;
;  SS1[0]   ; EnterButton              ; 83.846 ; 83.846 ; Rise       ; EnterButton              ;
;  SS1[3]   ; EnterButton              ; 83.857 ; 83.857 ; Rise       ; EnterButton              ;
;  SS1[6]   ; EnterButton              ; 82.783 ; 82.783 ; Rise       ; EnterButton              ;
; SS2[*]    ; EnterButton              ; 84.398 ; 84.398 ; Rise       ; EnterButton              ;
;  SS2[0]   ; EnterButton              ; 83.911 ; 83.911 ; Rise       ; EnterButton              ;
;  SS2[3]   ; EnterButton              ; 84.398 ; 84.398 ; Rise       ; EnterButton              ;
;  SS2[6]   ; EnterButton              ; 84.303 ; 84.303 ; Rise       ; EnterButton              ;
; ledsR[*]  ; EnterButton              ; 82.122 ; 82.122 ; Rise       ; EnterButton              ;
;  ledsR[0] ; EnterButton              ; 81.219 ; 81.219 ; Rise       ; EnterButton              ;
;  ledsR[1] ; EnterButton              ; 81.564 ; 81.564 ; Rise       ; EnterButton              ;
;  ledsR[2] ; EnterButton              ; 81.955 ; 81.955 ; Rise       ; EnterButton              ;
;  ledsR[3] ; EnterButton              ; 81.983 ; 81.983 ; Rise       ; EnterButton              ;
;  ledsR[4] ; EnterButton              ; 82.122 ; 82.122 ; Rise       ; EnterButton              ;
;  ledsR[5] ; EnterButton              ; 81.973 ; 81.973 ; Rise       ; EnterButton              ;
;  ledsR[6] ; EnterButton              ; 81.973 ; 81.973 ; Rise       ; EnterButton              ;
;  ledsR[7] ; EnterButton              ; 82.122 ; 82.122 ; Rise       ; EnterButton              ;
;  ledsR[8] ; EnterButton              ; 81.554 ; 81.554 ; Rise       ; EnterButton              ;
;  ledsR[9] ; EnterButton              ; 81.950 ; 81.950 ; Rise       ; EnterButton              ;
; ledsV[*]  ; EnterButton              ; 81.993 ; 81.993 ; Rise       ; EnterButton              ;
;  ledsV[0] ; EnterButton              ; 81.636 ; 81.636 ; Rise       ; EnterButton              ;
;  ledsV[1] ; EnterButton              ; 81.636 ; 81.636 ; Rise       ; EnterButton              ;
;  ledsV[2] ; EnterButton              ; 81.636 ; 81.636 ; Rise       ; EnterButton              ;
;  ledsV[3] ; EnterButton              ; 81.602 ; 81.602 ; Rise       ; EnterButton              ;
;  ledsV[4] ; EnterButton              ; 81.993 ; 81.993 ; Rise       ; EnterButton              ;
;  ledsV[5] ; EnterButton              ; 81.964 ; 81.964 ; Rise       ; EnterButton              ;
;  ledsV[6] ; EnterButton              ; 81.622 ; 81.622 ; Rise       ; EnterButton              ;
;  ledsV[7] ; EnterButton              ; 81.622 ; 81.622 ; Rise       ; EnterButton              ;
; SS0[*]    ; divFrec:newclock|clk_sig ; 14.008 ; 14.008 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[0]   ; divFrec:newclock|clk_sig ; 14.008 ; 14.008 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[1]   ; divFrec:newclock|clk_sig ; 13.567 ; 13.567 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[2]   ; divFrec:newclock|clk_sig ; 13.615 ; 13.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[3]   ; divFrec:newclock|clk_sig ; 13.795 ; 13.795 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[4]   ; divFrec:newclock|clk_sig ; 12.779 ; 12.779 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[5]   ; divFrec:newclock|clk_sig ; 12.788 ; 12.788 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[6]   ; divFrec:newclock|clk_sig ; 13.805 ; 13.805 ; Rise       ; divFrec:newclock|clk_sig ;
; SS1[*]    ; divFrec:newclock|clk_sig ; 18.330 ; 18.330 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[0]   ; divFrec:newclock|clk_sig ; 14.426 ; 14.426 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[1]   ; divFrec:newclock|clk_sig ; 13.729 ; 13.729 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[2]   ; divFrec:newclock|clk_sig ; 13.974 ; 13.974 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[3]   ; divFrec:newclock|clk_sig ; 14.422 ; 14.422 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[4]   ; divFrec:newclock|clk_sig ; 12.551 ; 12.551 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[5]   ; divFrec:newclock|clk_sig ; 12.577 ; 12.577 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[6]   ; divFrec:newclock|clk_sig ; 18.330 ; 18.330 ; Rise       ; divFrec:newclock|clk_sig ;
; SS2[*]    ; divFrec:newclock|clk_sig ; 14.564 ; 14.564 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[0]   ; divFrec:newclock|clk_sig ; 14.067 ; 14.067 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[1]   ; divFrec:newclock|clk_sig ; 12.903 ; 12.903 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[2]   ; divFrec:newclock|clk_sig ; 13.519 ; 13.519 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[3]   ; divFrec:newclock|clk_sig ; 14.564 ; 14.564 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[4]   ; divFrec:newclock|clk_sig ; 13.036 ; 13.036 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[5]   ; divFrec:newclock|clk_sig ; 13.839 ; 13.839 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[6]   ; divFrec:newclock|clk_sig ; 14.471 ; 14.471 ; Rise       ; divFrec:newclock|clk_sig ;
; SS3[*]    ; divFrec:newclock|clk_sig ; 13.187 ; 13.187 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[0]   ; divFrec:newclock|clk_sig ; 12.990 ; 12.990 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[2]   ; divFrec:newclock|clk_sig ; 13.187 ; 13.187 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[3]   ; divFrec:newclock|clk_sig ; 12.257 ; 12.257 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[4]   ; divFrec:newclock|clk_sig ; 12.595 ; 12.595 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[5]   ; divFrec:newclock|clk_sig ; 12.647 ; 12.647 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[6]   ; divFrec:newclock|clk_sig ; 13.018 ; 13.018 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsR[*]  ; divFrec:newclock|clk_sig ; 9.320  ; 9.320  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[0] ; divFrec:newclock|clk_sig ; 8.417  ; 8.417  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[1] ; divFrec:newclock|clk_sig ; 8.762  ; 8.762  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[2] ; divFrec:newclock|clk_sig ; 9.153  ; 9.153  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[3] ; divFrec:newclock|clk_sig ; 9.181  ; 9.181  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[4] ; divFrec:newclock|clk_sig ; 9.320  ; 9.320  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[5] ; divFrec:newclock|clk_sig ; 9.171  ; 9.171  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[6] ; divFrec:newclock|clk_sig ; 9.171  ; 9.171  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[7] ; divFrec:newclock|clk_sig ; 9.320  ; 9.320  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[8] ; divFrec:newclock|clk_sig ; 8.752  ; 8.752  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[9] ; divFrec:newclock|clk_sig ; 9.148  ; 9.148  ; Rise       ; divFrec:newclock|clk_sig ;
; ledsV[*]  ; divFrec:newclock|clk_sig ; 9.095  ; 9.095  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[0] ; divFrec:newclock|clk_sig ; 8.738  ; 8.738  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[1] ; divFrec:newclock|clk_sig ; 8.738  ; 8.738  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[2] ; divFrec:newclock|clk_sig ; 8.738  ; 8.738  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[3] ; divFrec:newclock|clk_sig ; 8.704  ; 8.704  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[4] ; divFrec:newclock|clk_sig ; 9.095  ; 9.095  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[5] ; divFrec:newclock|clk_sig ; 9.066  ; 9.066  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[6] ; divFrec:newclock|clk_sig ; 8.724  ; 8.724  ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[7] ; divFrec:newclock|clk_sig ; 8.724  ; 8.724  ; Rise       ; divFrec:newclock|clk_sig ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; SS0[*]    ; EnterButton              ; 5.851 ; 5.851 ; Rise       ; EnterButton              ;
;  SS0[0]   ; EnterButton              ; 5.851 ; 5.851 ; Rise       ; EnterButton              ;
;  SS0[3]   ; EnterButton              ; 5.894 ; 5.894 ; Rise       ; EnterButton              ;
;  SS0[6]   ; EnterButton              ; 5.911 ; 5.911 ; Rise       ; EnterButton              ;
; SS1[*]    ; EnterButton              ; 6.022 ; 6.022 ; Rise       ; EnterButton              ;
;  SS1[0]   ; EnterButton              ; 6.044 ; 6.044 ; Rise       ; EnterButton              ;
;  SS1[3]   ; EnterButton              ; 6.022 ; 6.022 ; Rise       ; EnterButton              ;
;  SS1[6]   ; EnterButton              ; 6.095 ; 6.095 ; Rise       ; EnterButton              ;
; SS2[*]    ; EnterButton              ; 6.003 ; 6.003 ; Rise       ; EnterButton              ;
;  SS2[0]   ; EnterButton              ; 6.003 ; 6.003 ; Rise       ; EnterButton              ;
;  SS2[3]   ; EnterButton              ; 6.232 ; 6.232 ; Rise       ; EnterButton              ;
;  SS2[6]   ; EnterButton              ; 6.194 ; 6.194 ; Rise       ; EnterButton              ;
; ledsR[*]  ; EnterButton              ; 4.997 ; 4.997 ; Rise       ; EnterButton              ;
;  ledsR[0] ; EnterButton              ; 4.997 ; 4.997 ; Rise       ; EnterButton              ;
;  ledsR[1] ; EnterButton              ; 5.129 ; 5.129 ; Rise       ; EnterButton              ;
;  ledsR[2] ; EnterButton              ; 5.301 ; 5.301 ; Rise       ; EnterButton              ;
;  ledsR[3] ; EnterButton              ; 5.327 ; 5.327 ; Rise       ; EnterButton              ;
;  ledsR[4] ; EnterButton              ; 5.422 ; 5.422 ; Rise       ; EnterButton              ;
;  ledsR[5] ; EnterButton              ; 5.317 ; 5.317 ; Rise       ; EnterButton              ;
;  ledsR[6] ; EnterButton              ; 5.317 ; 5.317 ; Rise       ; EnterButton              ;
;  ledsR[7] ; EnterButton              ; 5.422 ; 5.422 ; Rise       ; EnterButton              ;
;  ledsR[8] ; EnterButton              ; 5.119 ; 5.119 ; Rise       ; EnterButton              ;
;  ledsR[9] ; EnterButton              ; 5.283 ; 5.283 ; Rise       ; EnterButton              ;
; ledsV[*]  ; EnterButton              ; 5.165 ; 5.165 ; Rise       ; EnterButton              ;
;  ledsV[0] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[1] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[2] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[3] ; EnterButton              ; 5.165 ; 5.165 ; Rise       ; EnterButton              ;
;  ledsV[4] ; EnterButton              ; 5.331 ; 5.331 ; Rise       ; EnterButton              ;
;  ledsV[5] ; EnterButton              ; 5.317 ; 5.317 ; Rise       ; EnterButton              ;
;  ledsV[6] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
;  ledsV[7] ; EnterButton              ; 5.185 ; 5.185 ; Rise       ; EnterButton              ;
; SS0[*]    ; divFrec:newclock|clk_sig ; 5.508 ; 5.508 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[0]   ; divFrec:newclock|clk_sig ; 5.565 ; 5.565 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[1]   ; divFrec:newclock|clk_sig ; 5.690 ; 5.690 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[2]   ; divFrec:newclock|clk_sig ; 5.839 ; 5.839 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[3]   ; divFrec:newclock|clk_sig ; 5.873 ; 5.873 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[4]   ; divFrec:newclock|clk_sig ; 5.508 ; 5.508 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[5]   ; divFrec:newclock|clk_sig ; 5.512 ; 5.512 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS0[6]   ; divFrec:newclock|clk_sig ; 5.893 ; 5.893 ; Rise       ; divFrec:newclock|clk_sig ;
; SS1[*]    ; divFrec:newclock|clk_sig ; 5.513 ; 5.513 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[0]   ; divFrec:newclock|clk_sig ; 5.840 ; 5.840 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[1]   ; divFrec:newclock|clk_sig ; 5.871 ; 5.871 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[2]   ; divFrec:newclock|clk_sig ; 5.868 ; 5.868 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[3]   ; divFrec:newclock|clk_sig ; 5.807 ; 5.807 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[4]   ; divFrec:newclock|clk_sig ; 5.513 ; 5.513 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[5]   ; divFrec:newclock|clk_sig ; 5.540 ; 5.540 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS1[6]   ; divFrec:newclock|clk_sig ; 5.856 ; 5.856 ; Rise       ; divFrec:newclock|clk_sig ;
; SS2[*]    ; divFrec:newclock|clk_sig ; 5.615 ; 5.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[0]   ; divFrec:newclock|clk_sig ; 5.875 ; 5.875 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[1]   ; divFrec:newclock|clk_sig ; 5.615 ; 5.615 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[2]   ; divFrec:newclock|clk_sig ; 5.802 ; 5.802 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[3]   ; divFrec:newclock|clk_sig ; 5.928 ; 5.928 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[4]   ; divFrec:newclock|clk_sig ; 5.658 ; 5.658 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[5]   ; divFrec:newclock|clk_sig ; 5.906 ; 5.906 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS2[6]   ; divFrec:newclock|clk_sig ; 5.879 ; 5.879 ; Rise       ; divFrec:newclock|clk_sig ;
; SS3[*]    ; divFrec:newclock|clk_sig ; 5.372 ; 5.372 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[0]   ; divFrec:newclock|clk_sig ; 5.673 ; 5.673 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[2]   ; divFrec:newclock|clk_sig ; 5.823 ; 5.823 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[3]   ; divFrec:newclock|clk_sig ; 5.372 ; 5.372 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[4]   ; divFrec:newclock|clk_sig ; 5.494 ; 5.494 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[5]   ; divFrec:newclock|clk_sig ; 5.543 ; 5.543 ; Rise       ; divFrec:newclock|clk_sig ;
;  SS3[6]   ; divFrec:newclock|clk_sig ; 5.699 ; 5.699 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsR[*]  ; divFrec:newclock|clk_sig ; 4.055 ; 4.055 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[0] ; divFrec:newclock|clk_sig ; 4.055 ; 4.055 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[1] ; divFrec:newclock|clk_sig ; 4.187 ; 4.187 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[2] ; divFrec:newclock|clk_sig ; 4.359 ; 4.359 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[3] ; divFrec:newclock|clk_sig ; 4.385 ; 4.385 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[4] ; divFrec:newclock|clk_sig ; 4.480 ; 4.480 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[5] ; divFrec:newclock|clk_sig ; 4.375 ; 4.375 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[6] ; divFrec:newclock|clk_sig ; 4.375 ; 4.375 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[7] ; divFrec:newclock|clk_sig ; 4.480 ; 4.480 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[8] ; divFrec:newclock|clk_sig ; 4.177 ; 4.177 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsR[9] ; divFrec:newclock|clk_sig ; 4.341 ; 4.341 ; Rise       ; divFrec:newclock|clk_sig ;
; ledsV[*]  ; divFrec:newclock|clk_sig ; 4.221 ; 4.221 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[0] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[1] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[2] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[3] ; divFrec:newclock|clk_sig ; 4.221 ; 4.221 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[4] ; divFrec:newclock|clk_sig ; 4.387 ; 4.387 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[5] ; divFrec:newclock|clk_sig ; 4.373 ; 4.373 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[6] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
;  ledsV[7] ; divFrec:newclock|clk_sig ; 4.241 ; 4.241 ; Rise       ; divFrec:newclock|clk_sig ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; switches0[0] ; SS0[0]      ; 9.162 ; 9.162 ; 9.162 ; 9.162 ;
; switches0[0] ; SS0[1]      ; 8.452 ; 8.452 ; 8.452 ; 8.452 ;
; switches0[0] ; SS0[2]      ;       ; 8.688 ; 8.688 ;       ;
; switches0[0] ; SS0[3]      ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; switches0[0] ; SS0[4]      ; 8.721 ;       ;       ; 8.721 ;
; switches0[0] ; SS0[5]      ; 8.784 ;       ;       ; 8.784 ;
; switches0[0] ; SS0[6]      ; 8.598 ;       ;       ; 8.598 ;
; switches0[1] ; SS0[0]      ;       ; 8.843 ; 8.843 ;       ;
; switches0[1] ; SS0[1]      ; 7.830 ; 7.830 ; 7.830 ; 7.830 ;
; switches0[1] ; SS0[2]      ; 8.156 ;       ;       ; 8.156 ;
; switches0[1] ; SS0[3]      ; 8.305 ; 8.305 ; 8.305 ; 8.305 ;
; switches0[1] ; SS0[4]      ;       ; 8.479 ; 8.479 ;       ;
; switches0[1] ; SS0[5]      ; 8.541 ;       ;       ; 8.541 ;
; switches0[1] ; SS0[6]      ; 8.365 ; 8.365 ; 8.365 ; 8.365 ;
; switches0[2] ; SS0[0]      ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; switches0[2] ; SS0[1]      ; 7.597 ;       ;       ; 7.597 ;
; switches0[2] ; SS0[2]      ;       ; 7.394 ; 7.394 ;       ;
; switches0[2] ; SS0[3]      ; 7.994 ; 7.994 ; 7.994 ; 7.994 ;
; switches0[2] ; SS0[4]      ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; switches0[2] ; SS0[5]      ;       ; 8.202 ; 8.202 ;       ;
; switches0[2] ; SS0[6]      ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; switches0[3] ; SS0[0]      ;       ; 8.603 ; 8.603 ;       ;
; switches0[3] ; SS0[1]      ;       ; 7.892 ; 7.892 ;       ;
; switches0[3] ; SS0[2]      ;       ; 8.224 ; 8.224 ;       ;
; switches0[3] ; SS0[3]      ;       ; 8.016 ; 8.016 ;       ;
; switches0[3] ; SS0[4]      ;       ; 8.157 ; 8.157 ;       ;
; switches0[3] ; SS0[5]      ;       ; 8.220 ; 8.220 ;       ;
; switches0[3] ; SS0[6]      ; 8.040 ; 8.040 ; 8.040 ; 8.040 ;
; switches1[0] ; SS1[0]      ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; switches1[0] ; SS1[1]      ; 8.273 ; 8.273 ; 8.273 ; 8.273 ;
; switches1[0] ; SS1[2]      ;       ; 8.174 ; 8.174 ;       ;
; switches1[0] ; SS1[3]      ; 8.294 ; 8.294 ; 8.294 ; 8.294 ;
; switches1[0] ; SS1[4]      ; 8.212 ;       ;       ; 8.212 ;
; switches1[0] ; SS1[5]      ; 8.563 ;       ;       ; 8.563 ;
; switches1[0] ; SS1[6]      ; 8.323 ;       ;       ; 8.323 ;
; switches1[1] ; SS1[0]      ;       ; 8.210 ; 8.210 ;       ;
; switches1[1] ; SS1[1]      ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; switches1[1] ; SS1[2]      ; 7.850 ;       ;       ; 7.850 ;
; switches1[1] ; SS1[3]      ; 8.231 ; 8.513 ; 8.513 ; 8.231 ;
; switches1[1] ; SS1[4]      ;       ; 8.491 ; 8.491 ;       ;
; switches1[1] ; SS1[5]      ; 8.888 ;       ;       ; 8.888 ;
; switches1[1] ; SS1[6]      ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; switches1[2] ; SS1[0]      ; 8.256 ; 8.256 ; 8.256 ; 8.256 ;
; switches1[2] ; SS1[1]      ; 7.956 ;       ;       ; 7.956 ;
; switches1[2] ; SS1[2]      ;       ; 7.730 ; 7.730 ;       ;
; switches1[2] ; SS1[3]      ; 8.559 ; 8.559 ; 8.559 ; 8.559 ;
; switches1[2] ; SS1[4]      ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; switches1[2] ; SS1[5]      ;       ; 8.827 ; 8.827 ;       ;
; switches1[2] ; SS1[6]      ; 8.588 ; 8.588 ; 8.588 ; 8.588 ;
; switches1[3] ; SS1[0]      ;       ; 7.402 ; 7.402 ;       ;
; switches1[3] ; SS1[1]      ;       ; 7.221 ; 7.221 ;       ;
; switches1[3] ; SS1[2]      ;       ; 7.213 ; 7.213 ;       ;
; switches1[3] ; SS1[3]      ;       ; 7.705 ; 7.705 ;       ;
; switches1[3] ; SS1[4]      ;       ; 7.642 ; 7.642 ;       ;
; switches1[3] ; SS1[5]      ;       ; 7.995 ; 7.995 ;       ;
; switches1[3] ; SS1[6]      ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; switches2[0] ; SS2[0]      ; 6.914 ;       ;       ; 6.914 ;
; switches2[0] ; SS2[2]      ;       ; 6.980 ; 6.980 ;       ;
; switches2[0] ; SS2[3]      ; 7.341 ;       ;       ; 7.341 ;
; switches2[0] ; SS2[4]      ; 7.124 ;       ;       ; 7.124 ;
; switches2[0] ; SS2[5]      ; 7.326 ;       ;       ; 7.326 ;
; switches2[1] ; SS2[0]      ;       ; 6.695 ; 6.695 ;       ;
; switches2[1] ; SS2[2]      ; 6.761 ;       ;       ; 6.761 ;
; switches2[1] ; SS2[3]      ;       ; 7.292 ; 7.292 ;       ;
; switches2[1] ; SS2[5]      ; 7.080 ;       ;       ; 7.080 ;
; switches2[1] ; SS2[6]      ;       ; 7.661 ; 7.661 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; switches0[0] ; SS0[0]      ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; switches0[0] ; SS0[1]      ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; switches0[0] ; SS0[2]      ;       ; 3.904 ; 3.904 ;       ;
; switches0[0] ; SS0[3]      ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; switches0[0] ; SS0[4]      ; 3.914 ;       ;       ; 3.914 ;
; switches0[0] ; SS0[5]      ; 3.934 ;       ;       ; 3.934 ;
; switches0[0] ; SS0[6]      ; 3.843 ;       ;       ; 3.843 ;
; switches0[1] ; SS0[0]      ;       ; 3.944 ; 3.944 ;       ;
; switches0[1] ; SS0[1]      ; 3.552 ; 3.552 ; 3.552 ; 3.552 ;
; switches0[1] ; SS0[2]      ; 3.675 ;       ;       ; 3.675 ;
; switches0[1] ; SS0[3]      ; 3.740 ; 3.740 ; 3.740 ; 3.740 ;
; switches0[1] ; SS0[4]      ;       ; 3.822 ; 3.822 ;       ;
; switches0[1] ; SS0[5]      ; 3.840 ;       ;       ; 3.840 ;
; switches0[1] ; SS0[6]      ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; switches0[2] ; SS0[0]      ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; switches0[2] ; SS0[1]      ; 3.488 ;       ;       ; 3.488 ;
; switches0[2] ; SS0[2]      ;       ; 3.433 ; 3.433 ;       ;
; switches0[2] ; SS0[3]      ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; switches0[2] ; SS0[4]      ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; switches0[2] ; SS0[5]      ;       ; 3.742 ; 3.742 ;       ;
; switches0[2] ; SS0[6]      ; 3.659 ; 3.659 ; 3.659 ; 3.659 ;
; switches0[3] ; SS0[0]      ;       ; 3.895 ; 3.895 ;       ;
; switches0[3] ; SS0[1]      ;       ; 3.632 ; 3.632 ;       ;
; switches0[3] ; SS0[2]      ;       ; 3.765 ; 3.765 ;       ;
; switches0[3] ; SS0[3]      ;       ; 3.692 ; 3.692 ;       ;
; switches0[3] ; SS0[4]      ;       ; 3.775 ; 3.775 ;       ;
; switches0[3] ; SS0[5]      ;       ; 3.790 ; 3.790 ;       ;
; switches0[3] ; SS0[6]      ; 3.711 ; 3.711 ; 3.711 ; 3.711 ;
; switches1[0] ; SS1[0]      ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; switches1[0] ; SS1[1]      ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; switches1[0] ; SS1[2]      ;       ; 3.762 ; 3.762 ;       ;
; switches1[0] ; SS1[3]      ; 3.654 ; 3.783 ; 3.783 ; 3.654 ;
; switches1[0] ; SS1[4]      ; 3.766 ;       ;       ; 3.766 ;
; switches1[0] ; SS1[5]      ; 3.894 ;       ;       ; 3.894 ;
; switches1[0] ; SS1[6]      ; 3.829 ;       ;       ; 3.829 ;
; switches1[1] ; SS1[0]      ;       ; 3.752 ; 3.752 ;       ;
; switches1[1] ; SS1[1]      ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; switches1[1] ; SS1[2]      ; 3.578 ;       ;       ; 3.578 ;
; switches1[1] ; SS1[3]      ; 3.733 ; 3.837 ; 3.837 ; 3.733 ;
; switches1[1] ; SS1[4]      ;       ; 3.824 ; 3.824 ;       ;
; switches1[1] ; SS1[5]      ; 3.968 ;       ;       ; 3.968 ;
; switches1[1] ; SS1[6]      ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; switches1[2] ; SS1[0]      ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; switches1[2] ; SS1[1]      ; 3.687 ;       ;       ; 3.687 ;
; switches1[2] ; SS1[2]      ;       ; 3.615 ; 3.615 ;       ;
; switches1[2] ; SS1[3]      ; 3.809 ; 3.912 ; 3.912 ; 3.809 ;
; switches1[2] ; SS1[4]      ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; switches1[2] ; SS1[5]      ;       ; 4.023 ; 4.023 ;       ;
; switches1[2] ; SS1[6]      ; 3.958 ; 3.958 ; 3.958 ; 3.958 ;
; switches1[3] ; SS1[0]      ;       ; 3.403 ; 3.403 ;       ;
; switches1[3] ; SS1[1]      ;       ; 3.292 ; 3.292 ;       ;
; switches1[3] ; SS1[2]      ;       ; 3.285 ; 3.285 ;       ;
; switches1[3] ; SS1[3]      ;       ; 3.376 ; 3.376 ;       ;
; switches1[3] ; SS1[4]      ;       ; 3.471 ; 3.471 ;       ;
; switches1[3] ; SS1[5]      ;       ; 3.616 ; 3.616 ;       ;
; switches1[3] ; SS1[6]      ; 3.535 ; 3.535 ; 3.535 ; 3.535 ;
; switches2[0] ; SS2[0]      ; 3.205 ;       ;       ; 3.205 ;
; switches2[0] ; SS2[2]      ;       ; 3.257 ; 3.257 ;       ;
; switches2[0] ; SS2[3]      ; 3.384 ;       ;       ; 3.384 ;
; switches2[0] ; SS2[4]      ; 3.293 ;       ;       ; 3.293 ;
; switches2[0] ; SS2[5]      ; 3.364 ;       ;       ; 3.364 ;
; switches2[1] ; SS2[0]      ;       ; 3.104 ; 3.104 ;       ;
; switches2[1] ; SS2[2]      ; 3.160 ;       ;       ; 3.160 ;
; switches2[1] ; SS2[3]      ;       ; 3.358 ; 3.358 ;       ;
; switches2[1] ; SS2[5]      ; 3.264 ;       ;       ; 3.264 ;
; switches2[1] ; SS2[6]      ;       ; 3.487 ; 3.487 ;       ;
+--------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 816      ; 0        ; 0        ; 0        ;
; divFrec:newclock|clk_sig ; clk                      ; 1        ; 1        ; 0        ; 0        ;
; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 25722    ; 0        ; 0        ; 0        ;
; EnterButton              ; divFrec:newclock|clk_sig ; 5        ; 5        ; 0        ; 0        ;
; EnterButton              ; EnterButton              ; 21       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 816      ; 0        ; 0        ; 0        ;
; divFrec:newclock|clk_sig ; clk                      ; 1        ; 1        ; 0        ; 0        ;
; divFrec:newclock|clk_sig ; divFrec:newclock|clk_sig ; 25722    ; 0        ; 0        ; 0        ;
; EnterButton              ; divFrec:newclock|clk_sig ; 5        ; 5        ; 0        ; 0        ;
; EnterButton              ; EnterButton              ; 21       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 740   ; 740  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 21 08:46:13 2018
Info: Command: quartus_sta Principal -c Principal
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Principal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name EnterButton EnterButton
    Info (332105): create_clock -period 1.000 -name divFrec:newclock|clk_sig divFrec:newclock|clk_sig
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.009      -384.993 divFrec:newclock|clk_sig 
    Info (332119):    -3.481       -77.097 clk 
    Info (332119):    -0.558        -4.256 EnterButton 
Info (332146): Worst-case hold slack is -2.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.691        -2.691 clk 
    Info (332119):     0.129         0.000 divFrec:newclock|clk_sig 
    Info (332119):     0.445         0.000 EnterButton 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -525.540 divFrec:newclock|clk_sig 
    Info (332119):    -1.631       -41.957 clk 
    Info (332119):    -1.469       -25.909 EnterButton 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.946      -157.531 divFrec:newclock|clk_sig 
    Info (332119):    -0.851       -13.326 clk 
    Info (332119):     0.349         0.000 EnterButton 
Info (332146): Worst-case hold slack is -1.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.721        -1.721 clk 
    Info (332119):    -0.431        -1.791 divFrec:newclock|clk_sig 
    Info (332119):     0.215         0.000 EnterButton 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -415.444 divFrec:newclock|clk_sig 
    Info (332119):    -1.380       -34.380 clk 
    Info (332119):    -1.222       -21.222 EnterButton 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4570 megabytes
    Info: Processing ended: Wed Nov 21 08:46:15 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


