<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:08.198</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0043285</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND METHOD OF MANUFACTURING THE  SAME</inventionTitleEng><openDate>2024.10.14</openDate><openNumber>10-2024-0148971</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판 상에 배치된 발광 소자, 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터, 상기 제1 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터, 상기 제3-1 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결된 상기 제3-1 트랜지스터의 드레인 전극에 인접하게 배치되는 제1 전하 주입층, 및 상기 제3-2 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 드레인 전극과 일체로 형성된 상기 제3-2 트랜지스터의 소스 전극에 인접하게 배치되는 제2 전하 주입층을 포함하고, 상기 제1 전하 주입층의 전하 주입 영역은 상기 제2 전하 주입층의 전하 주입 영역보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터;상기 제3-1 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결된 상기 제3-1 트랜지스터의 드레인 전극에 인접하게 배치되는 제1 전하 주입층; 및상기 제3-2 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 드레인 전극과 일체로 형성된 상기 제3-2 트랜지스터의 소스 전극에 인접하게 배치되는 제2 전하 주입층을 포함하고,상기 제1 전하 주입층의 전하 주입 영역은 상기 제2 전하 주입층의 전하 주입 영역보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제3-1 트랜지스터의 반도체 영역의 길이는 제3-2 트랜지스터의 반도체 영역의 길이보다 짧고,상기 제1 전하 주입층의 길이는 상기 제2 전하 주입층의 길이보다 긴 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,제1 초기화 전압을 공급하는 제1 초기화 전압 라인;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 초기화 전압 라인 사이에 직렬로 연결된 제4-1 트랜지스터 및 제4-2 트랜지스터;상기 제4-1 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결된 상기 제4-1 트랜지스터의 소스 전극에 인접하게 배치되는 제3 전하 주입층; 및상기 제4-2 트랜지스터의 반도체 영역 상에서 상기 제1 초기화 전압 라인과 전기적으로 연결된 상기 제4-2 트랜지스터의 드레인 전극에 인접하게 배치되는 제4 전하 주입층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제3 전하 주입층의 전하 주입 영역은 상기 제4 전하 주입층의 전하 주입 영역보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 제4-1 트랜지스터의 반도체 영역의 길이는 제4-2 트랜지스터의 반도체 영역의 길이보다 짧고,상기 제3 전하 주입층의 길이는 상기 제4 전하 주입층의 길이보다 긴 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제3 항에 있어서,구동 전압을 공급하는 구동 전압 라인;상기 제1 트랜지스터의 게이트 전극에 전기적으로 연결된 제1 커패시터 전극, 및 상기 제2 트랜지스터에 전기적으로 연결된 제2 커패시터 전극을 포함하는 제1 커패시터; 및상기 제2 커패시터 전극에 전기적으로 연결된 제3 커패시터 전극, 및 상기 구동 전압 라인에 전기적으로 연결된 제4 커패시터 전극을 포함하는 제2 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제3-1 트랜지스터의 소스 전극 및 상기 제3-2 트랜지스터의 드레인 전극과 중첩하는 커패시터 전극; 및상기 제3-1 트랜지스터의 소스 전극 및 상기 커패시터 전극 사이에 형성되는 제3 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제4-1 트랜지스터의 드레인 전극 및 상기 제4-2 트랜지스터의 소스 전극과 중첩하는 커패시터 전극; 및상기 제4-1 트랜지스터의 드레인 전극 및 상기 커패시터 전극 사이에 형성되는 제4 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,레퍼런스 전압을 공급하는 레퍼런스 전압 라인; 및상기 제2 커패시터 전극 및 상기 레퍼런스 전압 라인 사이에 직렬로 연결된 제5-1 트랜지스터 및 제5-2 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,제2 초기화 전압을 공급하는 제2 초기화 전압 라인;바이어스 전압을 공급하는 바이어스 전압 라인;상기 제1 트랜지스터의 드레인 전극 및 상기 발광 소자의 제1 전극 사이에 전기적으로 연결된 제6 트랜지스터;상기 발광 소자의 제1 전극 및 상기 제2 초기화 전압 라인 사이에 전기적으로 연결된 제7 트랜지스터;상기 바이어스 전압 라인 및 상기 제1 트랜지스터의 소스 전극 사이에 전기적으로 연결된 제8 트랜지스터; 및상기 구동 전압 라인 및 상기 제1 트랜지스터의 소스 전극 사이에 전기적으로 연결된 제9 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 제3-2 트랜지스터의 반도체 영역은 사다리꼴 형상을 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제3-2 트랜지스터의 반도체 영역은,제1 방향으로 연장되고 제1 길이를 갖는 제1 변;상기 제1 변과 나란하게 연장되고 상기 제1 길이보다 큰 제2 길이를 갖는 제2 변;상기 제1 변의 일측 및 상기 제2 변의 일측 사이에서 상기 제1 방향과 수직한 제2 방향으로 연장되는 제3 변; 및상기 제1 변의 타측으로부터 상기 제2 변의 타측까지 상기 제1 방향 및 상기 제2 방향 사이의 대각선 방향으로 연장되는 제4 변을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터;상기 제3-1 트랜지스터의 반도체 영역 상에서 상기 제3-1 트랜지스터의 드레인 전극에 인접하게 배치되는 제1 전하 주입층;상기 제3-2 트랜지스터의 반도체 영역 상에서 상기 제3-2 트랜지스터의 소스 전극에 인접하게 배치되는 제2 전하 주입층;제1 초기화 전압을 공급하는 제1 초기화 전압 라인;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 초기화 전압 라인 사이에 직렬로 연결된 제4-1 트랜지스터 및 제4-2 트랜지스터;상기 제4-1 트랜지스터의 반도체 영역 상에서 상기 제4-1 트랜지스터의 소스 전극에 인접하게 배치되는 제3 전하 주입층; 및상기 제4-2 트랜지스터의 반도체 영역 상에서 상기 제4-2 트랜지스터의 드레인 전극에 인접하게 배치되는 제4 전하 주입층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제3-1 트랜지스터의 반도체 영역의 길이는 제3-2 트랜지스터의 반도체 영역의 길이보다 짧고,상기 제1 전하 주입층의 길이는 상기 제2 전하 주입층의 길이보다 긴 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 제4-1 트랜지스터의 반도체 영역의 길이는 제4-2 트랜지스터의 반도체 영역의 길이보다 짧고,상기 제3 전하 주입층의 길이는 상기 제4 전하 주입층의 길이보다 긴 표시 장치.</claim></claimInfo><claimInfo><claim>16. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 제2 트랜지스터; 및상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터를 포함하고,상기 제3-2 트랜지스터의 반도체 영역은,제1 방향으로 연장되고 제1 길이를 갖는 제1 변;상기 제1 변과 나란하게 연장되고 상기 제1 길이보다 큰 제2 길이를 갖는 제2 변;상기 제1 변의 일측 및 상기 제2 변의 일측 사이에서 상기 제1 방향과 수직한 제2 방향으로 연장되는 제3 변; 및상기 제1 변의 타측으로부터 상기 제2 변의 타측까지 상기 제1 방향 및 상기 제2 방향 사이의 대각선 방향으로 연장되는 제4 변을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제3-1 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결된 상기 제3-1 트랜지스터의 드레인 전극에 인접하게 배치되는 제1 전하 주입층; 및상기 제3-2 트랜지스터의 반도체 영역 상에서 상기 제1 트랜지스터의 드레인 전극과 일체로 형성된 상기 제3-2 트랜지스터의 소스 전극에 인접하게 배치되는 제2 전하 주입층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제3-1 트랜지스터의 반도체 영역의 길이는 제3-2 트랜지스터의 반도체 영역의 길이보다 짧고,상기 제1 전하 주입층의 길이는 상기 제2 전하 주입층의 길이보다 긴 표시 장치.</claim></claimInfo><claimInfo><claim>19. 기판 상에 제1 트랜지스터, 제2 트랜지스터, 제3-1 트랜지스터, 및 제3-2 트랜지스터 각각의 액티브 영역, 소스 전극, 및 드레인 전극을 형성하는 단계;상기 제3-1 트랜지스터의 반도체 영역 상에서 상기 제3-1 트랜지스터의 드레인 전극에 인접하게 제1 이온 에너지를 도핑하는 단계;상기 제3-2 트랜지스터의 반도체 영역 상에서 상기 제3-2 트랜지스터의 소스 전극에 인접하게 상기 제1 이온 에너지 보다 약한 제2 이온 에너지를 도핑하는 단계; 및상기 제1 트랜지스터, 제2 트랜지스터, 제3-1 트랜지스터, 및 제3-2 트랜지스터 각각의 게이트 전극을 형성하는 단계를 포함하고,상기 제2 트랜지스터는 상기 제1 트랜지스터의 게이트 전극에 전기적으로 연결되고, 상기 제3-1 트랜지스터 및 상기 제3-2 트랜지스터는 상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제1 이온 에너지를 도핑하는 단계는 하드 마스크 또는 포토 레지스트를 이용하여 상기 제3-1 트랜지스터의 반도체 영역 상에 이온 에너지를 도핑하는 단계를 포함하는 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Keun Woo</engName><name>김근우</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KWAK, Hye Na</engName><name>곽혜나</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Doo Na</engName><name>김두나</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Sang Sub</engName><name>김상섭</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SUNG, Bum Mo</engName><name>성범모</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.03</receiptDate><receiptNumber>1-1-2023-0370212-93</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230043285.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936e5d2f555a8109deaa5ed0ce4e1a02834d2d520a35e04648da2d44329db2499b5ca061530b553a6d330646302b00d71c30687d6d6986f8db</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1f20709730150463cb745be5da3908f783b6177a5bcdb9d6a1a19ecabfaf18733052f089f7f70672fab074a9a70eb0efec0f8435cfb811c0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>