{
  "title": "차세대메모리산학연공동연구센터",
  "url": "https://hyu.wiki/%EC%B0%A8%EC%84%B8%EB%8C%80%EB%A9%94%EB%AA%A8%EB%A6%AC%EC%82%B0%ED%95%99%EC%97%B0%EA%B3%B5%EB%8F%99%EC%97%B0%EA%B5%AC%EC%84%BC%ED%84%B0",
  "content": "소속: 서울 산학협력단 외부지정연구센터 차세대메모리산학연공동연구센터\n유형: 서울 부설기관\n영문명: INDUSTRY/UNIVERSITY COOPERATIVE RESEARCH CENTER FOR NEXT GENERATION MEMORY DEVELOPMENT\n중문명: 新一代存储器产学研共同研究中心\n소장:\n박재근\n융합전자공학부\n교수\n목차\n1\n개황\n1.1\n설립목적\n1.2\n연혁\n2\n학술행사\n2.1\n국제학술회의\n2.2\n워크샵\n3\n연구과제\n4\n학술지\n5\n기타 연구소 사업\n6\n관련 기사\n개황\n설립목적\n전국의 12개 대학, 4개 출연연구소 기관의 연구원이 200여명이 참여하여 테라비트급 비휘발성 메모리 소자의 원천기술 개발과 IP 확보 하는 것이 목표\n연혁\n2004. 8. 교육과학부 “0.1 테라비트급 PRAM, NFGM, PoRAM, ReRAM 개발사업” 수행 시작\n2005. 8. 주관부처 산업자원부로 변경\n2007. 7. “0.1 테라비트급 PRAM, NFGM, PoRAM, ReRAM 개발사업” 1단계 종료\n2009. 3. “30나노급 고집적 STT-MRAM 기술 개발” 시작\n2009. 7. “0.1 테라비트급 PRAM, NFGM, PoRAM, ReRAM 개발사업” 2단계 종료\n2011. 7. “0.1 테라비트급 PRAM, NFGM, PoRAM, ReRAM 개발사업” 3단계 종료\n2012. 9. “저전력 차세대메모리용 자기저항변화(자지저항비 120% 이상) 및 고신뢰성 터널베리어 신소재 개발” 수행 시작\n학술행사\n국제학술회의\n2010년 8월 26일 2010 International Symposium on Next Generation Terabit Memory Technology(Prof. Yoshio Nishi(Stanford University) 외 7인), 한양대학교 HIT 6층 대회의실\n2011년 5월 19일 2011 International Symposium on Next Generation Terabit Memory Technology(Dr. Luca Perniola(CEA-LETI) 외 7인), 한양대학교 HIT 6층 대회의실\n워크샵\n차세대메모리산학연공동연구센터/워크샵\n문서를 참고\n연구과제\n차세대메모리산학연공동연구센터/연구과제\n문서를 참고\n학술지\n2010. 1월 Current Applied Physics, 2010 Volume 10, Issue 1, Supplement 1\n2011. 9월 Current Applied Physics, 2011 Volume 11, Issue 5, ISSN 1567-1739\n기타 연구소 사업\n2009.11.26. 차세대 메모리 산·학·연 공동연구센터 개소식, 한양대학교 FTC 빌딩 3층 현관\n관련 기사"
}