Fitter report for Mercury
Tue Jan 13 20:57:54 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 13 20:57:54 2009   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; Mercury                                 ;
; Top-level Entity Name              ; Mercury                                 ;
; Family                             ; Cyclone III                             ;
; Device                             ; EP3C25Q240C8                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 8,459 / 24,624 ( 34 % )                 ;
;     Total combinational functions  ; 6,605 / 24,624 ( 27 % )                 ;
;     Dedicated logic registers      ; 6,857 / 24,624 ( 28 % )                 ;
; Total registers                    ; 6857                                    ;
; Total pins                         ; 68 / 149 ( 46 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 84,380 / 608,256 ( 14 % )               ;
; Embedded Multiplier 9-bit elements ; 22 / 132 ( 17 % )                       ;
; Total PLLs                         ; 0 / 4 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP3C25Q240C8        ;                                       ;
; Use TimeQuest Timing Analyzer                                      ; Off                 ; On                                    ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.0-V LVTTL         ;                                       ;
; Optimize Multi-Corner Timing                                       ; On                  ; Off                                   ;
; PowerPlay Power Optimization                                       ; Extra effort        ; Normal compilation                    ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Extra               ; Normal                                ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Signal Integrity Optimization                                      ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; Off                 ; Off                                   ;
; Maximum number of global clocks allowed                            ; -1                  ; -1                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; ATTRLY         ; Missing drive strength and slew rate ;
; CDIN           ; Missing drive strength and slew rate ;
; CBCLK          ; Missing drive strength and slew rate ;
; CLRCLK         ; Missing drive strength and slew rate ;
; CLRCOUT        ; Missing drive strength and slew rate ;
; CMCLK          ; Missing drive strength and slew rate ;
; CMODE          ; Missing drive strength and slew rate ;
; MOSI           ; Missing drive strength and slew rate ;
; SCLK           ; Missing drive strength and slew rate ;
; nCS            ; Missing drive strength and slew rate ;
; SPI_data       ; Missing drive strength and slew rate ;
; SPI_clock      ; Missing drive strength and slew rate ;
; Tx_load_strobe ; Missing drive strength and slew rate ;
; Rx_load_strobe ; Missing drive strength and slew rate ;
; FPGA_PLL       ; Missing drive strength and slew rate ;
; LVDS_TXE       ; Missing drive strength and slew rate ;
; LVDS_RXE_N     ; Missing drive strength and slew rate ;
; DITHER         ; Missing drive strength and slew rate ;
; SHDN           ; Missing drive strength and slew rate ;
; PGA            ; Missing drive strength and slew rate ;
; RAND           ; Missing drive strength and slew rate ;
; INIT_DONE      ; Missing drive strength and slew rate ;
; TEST0          ; Missing drive strength and slew rate ;
; TEST1          ; Missing drive strength and slew rate ;
; TEST2          ; Missing drive strength and slew rate ;
; TEST3          ; Missing drive strength and slew rate ;
; DEBUG_LED0     ; Missing drive strength and slew rate ;
; DEBUG_LED1     ; Missing drive strength and slew rate ;
; DEBUG_LED2     ; Missing drive strength and slew rate ;
; DEBUG_LED3     ; Missing drive strength and slew rate ;
; DEBUG_LED4     ; Missing drive strength and slew rate ;
; DEBUG_LED5     ; Missing drive strength and slew rate ;
; DEBUG_LED6     ; Missing drive strength and slew rate ;
; DEBUG_LED7     ; Missing drive strength and slew rate ;
; spectrum       ; Missing drive strength and slew rate ;
; ADC_OVERFLOW   ; Missing drive strength and slew rate ;
; serno          ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                  ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|altsyncram_8tu:fifo_ram|ram_block5a6~RAM_ENABLE_AND ; Created         ; Placement        ; Power reduction     ; COMBOUT   ;                ;                                                   ;                  ;                       ;
; frequency_HZ[0]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[0]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[0]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[0]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[0]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[0]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[1]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[1]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[1]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[1]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[1]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[1]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[2]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[2]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[2]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[2]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[2]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[2]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[3]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[3]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[3]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[3]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[3]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[3]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[4]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[4]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[4]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[4]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[4]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[4]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[5]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[5]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[5]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[5]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[5]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[5]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[6]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[6]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[6]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[6]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[6]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[6]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[7]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[7]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[7]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[7]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[7]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[7]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[8]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[8]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[8]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[8]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[8]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[8]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[9]                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[9]                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[9]~_Duplicate_1                      ; Q                ;                       ;
; frequency_HZ[9]~_Duplicate_1                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[9]~_Duplicate_1                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[9]~_Duplicate_2                      ; Q                ;                       ;
; frequency_HZ[10]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[10]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[10]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[10]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[10]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[10]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[11]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[11]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[11]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[11]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[11]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[11]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[12]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[12]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[12]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[12]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[12]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[12]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[13]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[13]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[13]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[13]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[13]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[13]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[14]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[14]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[14]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[14]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[14]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[14]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[15]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[15]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[15]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[15]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[15]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[15]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[16]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[16]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[16]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[16]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[16]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[16]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[17]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[17]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[17]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[17]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[17]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[17]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[18]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[18]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[18]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[18]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[18]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[18]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[19]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[19]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[19]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[19]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[19]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[19]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[20]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[20]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[20]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[20]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[20]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[20]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[21]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[21]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[21]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[21]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[21]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[21]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[22]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[22]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[22]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[22]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[22]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[22]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[23]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[23]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[23]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[23]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[23]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[23]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[24]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[24]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[24]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[24]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[24]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[24]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[25]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[25]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[25]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[25]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[25]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[25]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[26]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[26]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[26]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[26]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[26]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[26]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[27]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[27]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[27]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[27]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[27]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[27]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[28]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[28]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[28]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[28]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[28]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[28]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[29]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[29]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[29]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[29]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[29]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[29]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[30]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[30]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[30]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[30]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[30]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[30]~_Duplicate_2                     ; Q                ;                       ;
; frequency_HZ[31]                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[31]                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[31]~_Duplicate_1                     ; Q                ;                       ;
; frequency_HZ[31]~_Duplicate_1                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[31]~_Duplicate_1                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; frequency_HZ[31]~_Duplicate_2                     ; Q                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Mercury V2/Mercury.pin.


+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                         ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Total logic elements                        ; 8,459 / 24,624 ( 34 % )                                 ;
;     -- Combinational with no register       ; 1602                                                    ;
;     -- Register only                        ; 1854                                                    ;
;     -- Combinational with a register        ; 5003                                                    ;
;                                             ;                                                         ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 450                                                     ;
;     -- 3 input functions                    ; 5251                                                    ;
;     -- <=2 input functions                  ; 904                                                     ;
;     -- Register only                        ; 1854                                                    ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 911                                                     ;
;     -- arithmetic mode                      ; 5694                                                    ;
;                                             ;                                                         ;
; Total registers*                            ; 6,857 / 25,530 ( 27 % )                                 ;
;     -- Dedicated logic registers            ; 6,857 / 24,860 ( 28 % )                                 ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )                                         ;
;                                             ;                                                         ;
; Total LABs:  partially or completely used   ; 627 / 1,539 ( 41 % )                                    ;
; User inserted logic elements                ; 0                                                       ;
; Virtual pins                                ; 0                                                       ;
; I/O pins                                    ; 68 / 149 ( 46 % )                                       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                           ;
; Global signals                              ; 7                                                       ;
; M9Ks                                        ; 11 / 66 ( 17 % )                                        ;
; Total block memory bits                     ; 84,380 / 608,256 ( 14 % )                               ;
; Total block memory implementation bits      ; 101,376 / 608,256 ( 17 % )                              ;
; Embedded Multiplier 9-bit elements          ; 22 / 132 ( 17 % )                                       ;
; PLLs                                        ; 0 / 4 ( 0 % )                                           ;
; Global clocks                               ; 7 / 20 ( 35 % )                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                           ;
; Average interconnect usage (total/H/V)      ; 8% / 9% / 8%                                            ;
; Peak interconnect usage (total/H/V)         ; 20% / 17% / 24%                                         ;
; Maximum fan-out node                        ; CLKA~inputclkctrl                                       ;
; Maximum fan-out                             ; 6527                                                    ;
; Highest non-global fan-out signal           ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_strobe ;
; Highest non-global fan-out                  ; 2227                                                    ;
; Total fan-out                               ; 41035                                                   ;
; Average fan-out                             ; 2.82                                                    ;
+---------------------------------------------+---------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BCLK      ; 114   ; 4        ; 47           ; 0            ; 21           ; 170                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; C17       ; 80    ; 3        ; 14           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; C4        ; 120   ; 4        ; 51           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; C8        ; 110   ; 4        ; 40           ; 0            ; 0            ; 142                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; C9        ; 108   ; 4        ; 40           ; 0            ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CC        ; 70    ; 3        ; 5            ; 0            ; 14           ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CLKA      ; 209   ; 7        ; 25           ; 34           ; 0            ; 6527                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; DFS0      ; 94    ; 4        ; 29           ; 0            ; 14           ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; DFS1      ; 88    ; 3        ; 20           ; 0            ; 0            ; 74                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[0]    ; 214   ; 8        ; 23           ; 34           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[10]   ; 189   ; 7        ; 45           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[11]   ; 188   ; 7        ; 45           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[12]   ; 187   ; 7        ; 45           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[13]   ; 186   ; 7        ; 45           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[14]   ; 185   ; 7        ; 47           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[15]   ; 184   ; 7        ; 49           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[1]    ; 207   ; 7        ; 29           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[2]    ; 203   ; 7        ; 31           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[3]    ; 202   ; 7        ; 31           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[4]    ; 201   ; 7        ; 34           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[5]    ; 200   ; 7        ; 34           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[6]    ; 197   ; 7        ; 38           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[7]    ; 196   ; 7        ; 38           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[8]    ; 195   ; 7        ; 38           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[9]    ; 194   ; 7        ; 40           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; LRCLK     ; 112   ; 4        ; 43           ; 0            ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; OSC_10MHZ ; 34    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; OVERFLOW  ; 216   ; 8        ; 23           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; A6             ; 113   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ADC_OVERFLOW   ; 76    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ATTRLY         ; 183   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CBCLK          ; 139   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CDIN           ; 142   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLRCLK         ; 143   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLRCOUT        ; 144   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CMCLK          ; 132   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CMODE          ; 135   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED0     ; 22    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED1     ; 21    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED2     ; 18    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED3     ; 13    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED4     ; 9     ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED5     ; 6     ; 1        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED6     ; 5     ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED7     ; 4     ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DITHER         ; 217   ; 8        ; 20           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; FPGA_PLL       ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; INIT_DONE      ; 159   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_RXE_N     ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_TXE       ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MDOUT          ; 103   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MOSI           ; 134   ; 5        ; 53           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PGA            ; 224   ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAND           ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; Rx_load_strobe ; 39    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SCLK           ; 133   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHDN           ; 223   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_clock      ; 38    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_data       ; 37    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST0          ; 43    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST1          ; 44    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST2          ; 45    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST3          ; 46    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; Tx_load_strobe ; 41    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; nCS            ; 137   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; spectrum       ; 95    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; ext_10MHZ ; 82    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off                               ; --                        ; User                 ; 0 pF ;
; serno     ; 93    ; 4        ; 29           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 86 % ) ; 3.0V          ; --           ;
; 2        ; 9 / 17 ( 53 % )  ; 3.0V          ; --           ;
; 3        ; 5 / 20 ( 25 % )  ; 3.0V          ; --           ;
; 4        ; 10 / 22 ( 45 % ) ; 3.0V          ; --           ;
; 5        ; 9 / 19 ( 47 % )  ; 3.0V          ; --           ;
; 6        ; 1 / 15 ( 7 % )   ; 3.0V          ; --           ;
; 7        ; 17 / 20 ( 85 % ) ; 3.0V          ; --           ;
; 8        ; 15 / 22 ( 68 % ) ; 3.0V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; DEBUG_LED7                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; DEBUG_LED6                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; DEBUG_LED5                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; DEBUG_LED4                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; DEBUG_LED3                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; DEBUG_LED2                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; DEBUG_LED1                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 16         ; 1        ; DEBUG_LED0                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 28         ; 2        ; OSC_10MHZ                                                 ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; SPI_data                                                  ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 32         ; 2        ; SPI_clock                                                 ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 35         ; 2        ; Rx_load_strobe                                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; Tx_load_strobe                                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; TEST0                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 2        ; TEST1                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 2        ; TEST2                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 2        ; TEST3                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 56         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 61         ; 3        ; CC                                                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; ADC_OVERFLOW                                              ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; C17                                                       ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 74         ; 3        ; ext_10MHZ                                                 ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 82         ; 3        ; DFS1                                                      ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; serno                                                     ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 94       ; 91         ; 4        ; DFS0                                                      ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; spectrum                                                  ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; MDOUT                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 107        ; 4        ; C9                                                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 108        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 110        ; 4        ; C8                                                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 112        ; 4        ; LRCLK                                                     ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 116        ; 4        ; A6                                                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; BCLK                                                      ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 121        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 122        ; 4        ; C4                                                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 127        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 128        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 133        ; 5        ; CMCLK                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 134        ; 5        ; SCLK                                                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 135        ; 5        ; MOSI                                                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 136        ; 5        ; CMODE                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; nCS                                                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; CBCLK                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; CDIN                                                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 5        ; CLRCLK                                                    ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 5        ; CLRCOUT                                                   ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 144        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 146        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ; 147        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; INIT_DONE                                                 ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 161        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 162        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 165        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 166        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 174        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 177        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 178        ; 7        ; ATTRLY                                                    ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 180        ; 7        ; INA[15]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 181        ; 7        ; INA[14]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 182        ; 7        ; INA[13]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 183        ; 7        ; INA[12]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 184        ; 7        ; INA[11]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 185        ; 7        ; INA[10]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; INA[9]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 190        ; 7        ; INA[8]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; INA[7]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; INA[6]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; INA[5]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 198        ; 7        ; INA[4]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 200        ; 7        ; INA[3]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 201        ; 7        ; INA[2]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; INA[1]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; CLKA                                                      ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; INA[0]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; OVERFLOW                                                  ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 217        ; 8        ; DITHER                                                    ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 218        ; 8        ; ~ALTERA_DATA2~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 219      ; 219        ; 8        ; ~ALTERA_DATA3~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; ~ALTERA_DATA4~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; SHDN                                                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; PGA                                                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; ~ALTERA_DATA5~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; RAND                                                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; ~ALTERA_DATA6~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 232      ; 232        ; 8        ; ~ALTERA_DATA7~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 233      ; 237        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 238        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 242        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 243        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 244        ; 8        ; LVDS_TXE                                                  ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; LVDS_RXE_N                                                ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; FPGA_PLL                                                  ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                             ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Mercury                                                     ; 8459 (432)  ; 6857 (309)                ; 0 (0)         ; 84380       ; 11   ; 22           ; 2       ; 10        ; 68   ; 0            ; 1602 (124)   ; 1854 (78)         ; 5003 (227)       ; |Mercury                                                                                                                                                                        ; work         ;
;    |HPF_select:Alex_HPF_select|                              ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 1 (1)            ; |Mercury|HPF_select:Alex_HPF_select                                                                                                                                             ; work         ;
;    |I2SEncode:I2S|                                           ; 91 (91)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 22 (22)           ; 37 (37)          ; |Mercury|I2SEncode:I2S                                                                                                                                                          ; work         ;
;    |LPF_select:Alex_LPF_select|                              ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 5 (5)            ; |Mercury|LPF_select:Alex_LPF_select                                                                                                                                             ; work         ;
;    |SPI:Alex_SPI_Tx|                                         ; 73 (73)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 9 (9)             ; 32 (32)          ; |Mercury|SPI:Alex_SPI_Tx                                                                                                                                                        ; work         ;
;    |lpm_mult:Mult0|                                          ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|lpm_mult:Mult0                                                                                                                                                         ; work         ;
;       |mult_4611:auto_generated|                             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Mercury|lpm_mult:Mult0|mult_4611:auto_generated                                                                                                                                ; work         ;
;    |oddClockDivider:refClockDivider|                         ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Mercury|oddClockDivider:refClockDivider                                                                                                                                        ; work         ;
;    |receiver:receiver_inst|                                  ; 7569 (0)    ; 6334 (0)                  ; 0 (0)         ; 18844       ; 3    ; 14           ; 2       ; 6         ; 0    ; 0            ; 1235 (0)     ; 1682 (0)          ; 4652 (0)         ; |Mercury|receiver:receiver_inst                                                                                                                                                 ; work         ;
;       |cic:cic_inst_I2|                                      ; 1536 (71)   ; 1481 (16)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 475 (0)           ; 1007 (17)        ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2                                                                                                                                 ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[10].cic_comb_inst|             ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[10].cic_comb_inst                                                                                           ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[3].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[4].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[5].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[5].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[6].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[6].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[7].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[7].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[8].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[8].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[9].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[9].cic_comb_inst                                                                                            ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst| ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                               ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                ; work         ;
;       |cic:cic_inst_Q2|                                      ; 1514 (49)   ; 1466 (1)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 475 (0)           ; 991 (1)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2                                                                                                                                 ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[10].cic_comb_inst|             ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[10].cic_comb_inst                                                                                           ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[3].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[4].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[5].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[5].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[6].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[6].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[7].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[7].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[8].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[8].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[9].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[9].cic_comb_inst                                                                                            ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst| ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                               ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                ; work         ;
;       |cordic:cordic_inst|                                   ; 1964 (1964) ; 1050 (1050)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 914 (914)    ; 33 (33)           ; 1017 (1017)      ; |Mercury|receiver:receiver_inst|cordic:cordic_inst                                                                                                                              ; work         ;
;       |fir:fir_inst_I|                                       ; 211 (33)    ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 59 (0)            ; 144 (29)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_I                                                                                                                                  ; work         ;
;          |fir_mac:fir_mac_inst|                              ; 166 (47)    ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 107 (47)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst                                                                                                             ; work         ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                              ; work         ;
;                |lpm_mult:lpm_mult_component|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                  ; work         ;
;                   |mult_djp:auto_generated|                  ; 119 (119)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 60 (60)          ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                          ; work         ;
;          |fir_shiftreg:fir_shiftreg_inst|                    ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst                                                                                                   ; work         ;
;             |altshift_taps:altshift_taps_component|          ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                             ; work         ;
;                |shift_taps_ils:auto_generated|               ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                               ; work         ;
;                   |altsyncram_qka1:altsyncram2|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2   ; work         ;
;                   |cntr_brf:cntr1|                           ; 12 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                ; work         ;
;                      |cmpr_lfc:cmpr4|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4 ; work         ;
;       |fir:fir_inst_Q|                                       ; 211 (33)    ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 59 (0)            ; 144 (29)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q                                                                                                                                  ; work         ;
;          |fir_mac:fir_mac_inst|                              ; 166 (47)    ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 107 (47)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst                                                                                                             ; work         ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                              ; work         ;
;                |lpm_mult:lpm_mult_component|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                  ; work         ;
;                   |mult_djp:auto_generated|                  ; 119 (119)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 60 (60)          ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                          ; work         ;
;          |fir_shiftreg:fir_shiftreg_inst|                    ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst                                                                                                   ; work         ;
;             |altshift_taps:altshift_taps_component|          ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                             ; work         ;
;                |shift_taps_ils:auto_generated|               ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                               ; work         ;
;                   |altsyncram_qka1:altsyncram2|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2   ; work         ;
;                   |cntr_brf:cntr1|                           ; 12 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                ; work         ;
;                      |cmpr_lfc:cmpr4|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4 ; work         ;
;       |fir_coeffs:fir_coeffs_inst|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst                                                                                                                      ; work         ;
;          |fir_coeffs_rom:fir_coeffs_rom_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_h2a1:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated                    ; work         ;
;       |varcic:varcic_inst_I1|                                ; 1080 (150)  ; 969 (39)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 290 (0)           ; 680 (40)         ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1                                                                                                                           ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 98 (98)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst                                                                                      ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                          ; work         ;
;       |varcic:varcic_inst_Q1|                                ; 1047 (116)  ; 954 (24)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (92)      ; 291 (0)           ; 663 (24)         ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1                                                                                                                           ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 63 (63)           ; 65 (65)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 130 (130)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 66 (66)           ; 63 (63)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 98 (98)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst                                                                                      ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                          ; work         ;
;    |spectrum_FIFO:inst_spectrum_FIFO|                        ; 117 (0)     ; 106 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 63 (0)            ; 43 (0)           ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO                                                                                                                                       ; work         ;
;       |dcfifo:dcfifo_component|                              ; 117 (0)     ; 106 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 63 (0)            ; 43 (0)           ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component                                                                                                               ; work         ;
;          |dcfifo_tnf1:auto_generated|                        ; 117 (30)    ; 106 (26)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (4)       ; 63 (25)           ; 43 (1)           ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated                                                                                    ; work         ;
;             |a_graycounter_o5c:wrptr_gp|                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp                                                         ; work         ;
;             |a_graycounter_tn6:rdptr_g1p|                    ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_tn6:rdptr_g1p                                                        ; work         ;
;             |alt_synch_pipe_jv7:rs_dgwp|                     ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp                                                         ; work         ;
;                |dffpipe_d09:dffpipe6|                        ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe6                                    ; work         ;
;             |alt_synch_pipe_kv7:ws_dgrp|                     ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp                                                         ; work         ;
;                |dffpipe_e09:dffpipe9|                        ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe9                                    ; work         ;
;             |altsyncram_8tu:fifo_ram|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|altsyncram_8tu:fifo_ram                                                            ; work         ;
;             |cmpr_h66:rdempty_eq_comp|                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|cmpr_h66:rdempty_eq_comp                                                           ; work         ;
;             |cmpr_h66:wrempty_eq_comp|                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|cmpr_h66:wrempty_eq_comp                                                           ; work         ;
;             |cmpr_h66:wrfull_eq_comp|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Mercury|spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|cmpr_h66:wrfull_eq_comp                                                            ; work         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; C4             ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; C8             ; Input    ; 6             ; 0             ; --                    ; --  ; --   ;
; C9             ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; C17            ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; OVERFLOW       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; CLKA           ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; BCLK           ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; LRCLK          ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; CC             ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; OSC_10MHZ      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; INA[0]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[6]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[10]        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[2]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[14]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[9]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[5]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[1]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[13]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[8]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[4]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[12]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[7]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[11]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[3]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[15]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; DFS0           ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; DFS1           ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; ATTRLY         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A6             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDOUT          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CDIN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CBCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLRCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLRCOUT        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMODE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MOSI           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nCS            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_data       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_clock      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Tx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_PLL       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_TXE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_RXE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DITHER         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHDN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PGA            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAND           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INIT_DONE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED6     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED7     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spectrum       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OVERFLOW   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_10MHZ      ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; serno          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; C4                                                                 ;                   ;         ;
;      - CDIN~output                                                 ; 0                 ; 6       ;
; C8                                                                 ;                   ;         ;
;      - CBCLK~output                                                ; 0                 ; 6       ;
;      - SPI_clk                                                     ; 1                 ; 0       ;
;      - clock_select[1]                                             ; 1                 ; 0       ;
;      - C8~inputclkctrl                                             ; 1                 ; 0       ;
; C9                                                                 ;                   ;         ;
;      - CLRCLK~output                                               ; 1                 ; 6       ;
;      - CLRCOUT~output                                              ; 1                 ; 6       ;
;      - ATTRLY~34                                                   ; 1                 ; 6       ;
;      - Selector18~12                                               ; 1                 ; 6       ;
;      - PTT_out~38                                                  ; 1                 ; 6       ;
;      - Add6~686                                                    ; 1                 ; 6       ;
;      - Add6~692                                                    ; 1                 ; 6       ;
;      - Add6~696                                                    ; 1                 ; 6       ;
;      - Add6~701                                                    ; 1                 ; 6       ;
;      - Selector17~29                                               ; 1                 ; 6       ;
; C17                                                                ;                   ;         ;
;      - CMCLK~output                                                ; 0                 ; 6       ;
; OVERFLOW                                                           ;                   ;         ;
;      - DEBUG_LED0~output                                           ; 0                 ; 6       ;
;      - ADC_OVERFLOW~reg0feeder                                     ; 0                 ; 6       ;
; CLKA                                                               ;                   ;         ;
; BCLK                                                               ;                   ;         ;
;      - BCLK~inputclkctrl                                           ; 0                 ; 0       ;
; LRCLK                                                              ;                   ;         ;
;      - ADC_OVERFLOW~reg0                                           ; 0                 ; 0       ;
;      - I2SEncode:I2S|Selector5~45                                  ; 1                 ; 6       ;
;      - I2SEncode:I2S|encode_state.001                              ; 1                 ; 6       ;
;      - I2SEncode:I2S|Selector30~171                                ; 1                 ; 6       ;
;      - I2SEncode:I2S|Selector31~181                                ; 1                 ; 6       ;
;      - Selector13~103                                              ; 1                 ; 6       ;
;      - Selector12~73                                               ; 1                 ; 6       ;
;      - Selector14~104                                              ; 1                 ; 6       ;
;      - Selector15~85                                               ; 1                 ; 6       ;
;      - Selector11~47                                               ; 1                 ; 6       ;
;      - I2SEncode:I2S|local_right_sample[23]~248                    ; 1                 ; 6       ;
;      - I2SEncode:I2S|Selector0~29                                  ; 1                 ; 6       ;
;      - I2SEncode:I2S|Selector3~13                                  ; 1                 ; 6       ;
;      - I2SEncode:I2S|Selector31~184                                ; 1                 ; 6       ;
;      - I2SEncode:I2S|Selector2~50                                  ; 1                 ; 6       ;
;      - rdreq~87                                                    ; 1                 ; 6       ;
;      - Selector9~39                                                ; 1                 ; 6       ;
;      - Selector10~11                                               ; 1                 ; 6       ;
; CC                                                                 ;                   ;         ;
;      - CCdata[9]~2989                                              ; 1                 ; 6       ;
;      - CCdata[54]~2990                                             ; 1                 ; 6       ;
;      - CCdata[55]~2991                                             ; 1                 ; 6       ;
;      - CCdata[56]~2992                                             ; 1                 ; 6       ;
;      - CCdata[57]~2993                                             ; 1                 ; 6       ;
;      - CCdata[20]~2994                                             ; 1                 ; 6       ;
;      - CCdata[8]~2995                                              ; 1                 ; 6       ;
;      - CCdata[7]~2996                                              ; 1                 ; 6       ;
;      - CCdata[3]~2997                                              ; 1                 ; 6       ;
;      - CCdata[4]~2998                                              ; 1                 ; 6       ;
;      - CCdata[0]~2999                                              ; 1                 ; 6       ;
;      - CCdata[1]~3000                                              ; 1                 ; 6       ;
;      - CCdata[2]~3001                                              ; 1                 ; 6       ;
;      - CCdata[51]~3002                                             ; 1                 ; 6       ;
;      - CCdata[50]~3003                                             ; 1                 ; 6       ;
;      - CCdata[49]~3004                                             ; 1                 ; 6       ;
;      - CCdata[48]~3005                                             ; 1                 ; 6       ;
;      - CCdata[47]~3006                                             ; 1                 ; 6       ;
;      - CCdata[46]~3007                                             ; 1                 ; 6       ;
;      - CCdata[45]~3008                                             ; 1                 ; 6       ;
;      - CCdata[44]~3009                                             ; 1                 ; 6       ;
;      - CCdata[43]~3010                                             ; 1                 ; 6       ;
;      - CCdata[42]~3011                                             ; 1                 ; 6       ;
;      - CCdata[41]~3012                                             ; 1                 ; 6       ;
;      - CCdata[40]~3013                                             ; 1                 ; 6       ;
;      - CCdata[39]~3014                                             ; 1                 ; 6       ;
;      - CCdata[38]~3015                                             ; 1                 ; 6       ;
;      - CCdata[37]~3016                                             ; 1                 ; 6       ;
;      - CCdata[36]~3017                                             ; 1                 ; 6       ;
;      - CCdata[35]~3018                                             ; 1                 ; 6       ;
;      - CCdata[34]~3019                                             ; 1                 ; 6       ;
;      - CCdata[33]~3020                                             ; 1                 ; 6       ;
;      - CCdata[32]~3021                                             ; 1                 ; 6       ;
;      - CCdata[31]~3022                                             ; 1                 ; 6       ;
;      - CCdata[30]~3023                                             ; 1                 ; 6       ;
;      - CCdata[29]~3024                                             ; 1                 ; 6       ;
;      - CCdata[28]~3025                                             ; 1                 ; 6       ;
;      - CCdata[27]~3026                                             ; 1                 ; 6       ;
;      - CCdata[26]~3027                                             ; 1                 ; 6       ;
;      - CCdata[25]~3028                                             ; 1                 ; 6       ;
;      - CCdata[53]~3029                                             ; 1                 ; 6       ;
;      - CCdata[52]~3030                                             ; 1                 ; 6       ;
;      - CCdata[24]~3031                                             ; 1                 ; 6       ;
;      - CCdata[23]~3032                                             ; 1                 ; 6       ;
;      - CCdata[22]~3033                                             ; 1                 ; 6       ;
;      - CCdata[6]~3034                                              ; 1                 ; 6       ;
;      - CCdata[5]~3035                                              ; 1                 ; 6       ;
;      - CCdata[58]~3036                                             ; 1                 ; 6       ;
;      - CCdata[19]~3037                                             ; 1                 ; 6       ;
; OSC_10MHZ                                                          ;                   ;         ;
; INA[0]                                                             ;                   ;         ;
;      - temp_ADC~168                                                ; 0                 ; 6       ;
;      - temp_ADC~169                                                ; 0                 ; 6       ;
;      - temp_ADC~170                                                ; 0                 ; 6       ;
;      - temp_ADC~171                                                ; 0                 ; 6       ;
;      - temp_ADC~172                                                ; 0                 ; 6       ;
;      - temp_ADC~173                                                ; 0                 ; 6       ;
;      - temp_ADC~174                                                ; 0                 ; 6       ;
;      - temp_ADC~175                                                ; 0                 ; 6       ;
;      - temp_ADC~176                                                ; 0                 ; 6       ;
;      - temp_ADC~177                                                ; 0                 ; 6       ;
;      - temp_ADC~178                                                ; 0                 ; 6       ;
;      - temp_ADC~179                                                ; 0                 ; 6       ;
;      - temp_ADC~180                                                ; 0                 ; 6       ;
;      - temp_ADC~181                                                ; 0                 ; 6       ;
;      - temp_ADC~182                                                ; 0                 ; 6       ;
;      - temp_ADC[0]~feeder                                          ; 0                 ; 6       ;
; INA[6]                                                             ;                   ;         ;
;      - temp_ADC[6]                                                 ; 0                 ; 6       ;
;      - temp_ADC~168                                                ; 0                 ; 6       ;
; INA[10]                                                            ;                   ;         ;
;      - temp_ADC[10]                                                ; 1                 ; 6       ;
;      - temp_ADC~169                                                ; 1                 ; 6       ;
; INA[2]                                                             ;                   ;         ;
;      - temp_ADC[2]                                                 ; 1                 ; 6       ;
;      - temp_ADC~170                                                ; 1                 ; 6       ;
; INA[14]                                                            ;                   ;         ;
;      - temp_ADC[14]                                                ; 0                 ; 6       ;
;      - temp_ADC~171                                                ; 0                 ; 6       ;
; INA[9]                                                             ;                   ;         ;
;      - temp_ADC[9]                                                 ; 0                 ; 6       ;
;      - temp_ADC~172                                                ; 0                 ; 6       ;
; INA[5]                                                             ;                   ;         ;
;      - temp_ADC[5]                                                 ; 1                 ; 6       ;
;      - temp_ADC~173                                                ; 1                 ; 6       ;
; INA[1]                                                             ;                   ;         ;
;      - temp_ADC[1]                                                 ; 0                 ; 6       ;
;      - temp_ADC~174                                                ; 0                 ; 6       ;
; INA[13]                                                            ;                   ;         ;
;      - temp_ADC[13]                                                ; 0                 ; 6       ;
;      - temp_ADC~175                                                ; 0                 ; 6       ;
; INA[8]                                                             ;                   ;         ;
;      - temp_ADC[8]                                                 ; 1                 ; 6       ;
;      - temp_ADC~176                                                ; 1                 ; 6       ;
; INA[4]                                                             ;                   ;         ;
;      - temp_ADC[4]                                                 ; 0                 ; 6       ;
;      - temp_ADC~177                                                ; 0                 ; 6       ;
; INA[12]                                                            ;                   ;         ;
;      - temp_ADC[12]                                                ; 0                 ; 6       ;
;      - temp_ADC~178                                                ; 0                 ; 6       ;
; INA[7]                                                             ;                   ;         ;
;      - temp_ADC[7]                                                 ; 0                 ; 6       ;
;      - temp_ADC~179                                                ; 0                 ; 6       ;
; INA[11]                                                            ;                   ;         ;
;      - temp_ADC[11]                                                ; 0                 ; 6       ;
;      - temp_ADC~180                                                ; 0                 ; 6       ;
; INA[3]                                                             ;                   ;         ;
;      - temp_ADC[3]                                                 ; 1                 ; 6       ;
;      - temp_ADC~181                                                ; 1                 ; 6       ;
; INA[15]                                                            ;                   ;         ;
;      - temp_ADC[15]                                                ; 0                 ; 6       ;
;      - temp_ADC~182                                                ; 0                 ; 6       ;
; DFS0                                                               ;                   ;         ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add0~60        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~333       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~335       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~337       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~339       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|ShiftLeft0~750 ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~341       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~343       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux0~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux1~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux2~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux3~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux4~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux5~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux5~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux6~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux7~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux7~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux8~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux9~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux9~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux10~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux11~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux11~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux12~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux13~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux13~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux14~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux15~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux15~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux16~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux17~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux17~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux18~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux19~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux19~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux20~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux21~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux21~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux22~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux0~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux0~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux1~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux2~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux2~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux3~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux4~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux4~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux5~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux6~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux6~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux7~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux8~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux8~13        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux9~12        ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux10~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux10~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux11~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux12~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux12~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux13~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux14~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux14~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux15~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux16~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux16~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux17~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux18~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux18~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux19~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux20~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux20~13       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux21~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux22~12       ; 0                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux22~13       ; 0                 ; 6       ;
; DFS1                                                               ;                   ;         ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add0~60        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Add1~339       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|ShiftLeft0~750 ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux0~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux0~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux1~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux1~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux2~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux2~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux3~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux3~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux4~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux4~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux5~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux6~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux6~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux7~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux8~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux8~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux9~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux10~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux10~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux11~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux12~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux12~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux13~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux14~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux14~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux15~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux16~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux16~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux17~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux18~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux18~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux19~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux20~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux20~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux21~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux22~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_I1|Mux22~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux0~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux1~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux1~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux2~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux3~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux3~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux4~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux5~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux5~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux6~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux7~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux7~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux8~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux9~12        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux9~13        ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux10~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux11~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux11~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux12~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux13~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux13~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux14~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux15~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux15~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux16~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux17~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux17~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux18~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux19~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux19~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux20~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux21~12       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux21~13       ; 1                 ; 6       ;
;      - receiver:receiver_inst|varcic:varcic_inst_Q1|Mux22~12       ; 1                 ; 6       ;
; ext_10MHZ                                                          ;                   ;         ;
;      - reference                                                   ; 0                 ; 6       ;
; serno                                                              ;                   ;         ;
+--------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; ATTRLY~36                                                                                                                                                           ; LCCOMB_X45_Y28_N28 ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; BCLK                                                                                                                                                                ; PIN_114            ; 170     ; Clock                     ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; C8                                                                                                                                                                  ; PIN_110            ; 4       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; C8                                                                                                                                                                  ; PIN_110            ; 139     ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; CC_state.00                                                                                                                                                         ; FF_X46_Y28_N3      ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; CLKA                                                                                                                                                                ; PIN_209            ; 6527    ; Clock                     ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Equal0~239                                                                                                                                                          ; LCCOMB_X19_Y3_N4   ; 23      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal3~82                                                                                                                                                           ; LCCOMB_X44_Y4_N28  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2SEncode:I2S|Selector5~45                                                                                                                                          ; LCCOMB_X9_Y10_N0   ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2SEncode:I2S|local_right_sample[23]~248                                                                                                                            ; LCCOMB_X9_Y10_N8   ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LRCLK                                                                                                                                                               ; PIN_112            ; 18      ; Clock, Sync. clear        ; no     ; --                   ; --               ; --                        ;
; RAND~reg0                                                                                                                                                           ; FF_X45_Y28_N9      ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|Selector0~18                                                                                                                                        ; LCCOMB_X46_Y31_N28 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0000                                                                                                                                      ; FF_X46_Y31_N1      ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0110                                                                                                                                      ; FF_X46_Y31_N13     ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_clk                                                                                                                                                             ; FF_X28_Y1_N21      ; 41      ; Clock                     ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; clock_select[1]                                                                                                                                                     ; FF_X49_Y17_N13     ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cic:cic_inst_Q2|out_strobe                                                                                                                   ; FF_X20_Y12_N21     ; 2002    ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Mux16~14                                                                                                                  ; LCCOMB_X44_Y24_N26 ; 17      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                  ; FF_X45_Y22_N29     ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[10][9]                                                                                                                  ; FF_X44_Y13_N29     ; 52      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[11][8]                                                                                                                  ; FF_X44_Y12_N17     ; 51      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[12][7]                                                                                                                  ; FF_X45_Y12_N31     ; 50      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                  ; FF_X45_Y12_N15     ; 48      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                  ; FF_X41_Y12_N15     ; 48      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[15][4]                                                                                                                  ; FF_X40_Y12_N27     ; 47      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[16][3]                                                                                                                  ; FF_X40_Y12_N7      ; 45      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[17][2]                                                                                                                  ; FF_X40_Y12_N17     ; 44      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                  ; FF_X44_Y19_N19     ; 57      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                  ; FF_X45_Y19_N17     ; 60      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                  ; FF_X45_Y18_N31     ; 59      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[4][15]                                                                                                                  ; FF_X45_Y17_N29     ; 58      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[5][14]                                                                                                                  ; FF_X46_Y17_N29     ; 57      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                  ; FF_X47_Y17_N31     ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                  ; FF_X46_Y15_N25     ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                  ; FF_X46_Y14_N19     ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                  ; FF_X45_Y13_N21     ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|Decoder0~32                                                                                                                   ; LCCOMB_X20_Y12_N2  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                     ; FF_X20_Y12_N29     ; 49      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                     ; FF_X20_Y12_N29     ; 123     ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|comb~24                                                                                                                       ; LCCOMB_X20_Y12_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual ; LCCOMB_X23_Y12_N8  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|Decoder0~32                                                                                                                   ; LCCOMB_X23_Y9_N26  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                     ; FF_X23_Y9_N25      ; 49      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                     ; FF_X23_Y9_N25      ; 123     ; Async. clear              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|comb~24                                                                                                                       ; LCCOMB_X23_Y8_N28  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual ; LCCOMB_X23_Y8_N24  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|varcic:varcic_inst_I1|Equal0~222                                                                                                             ; LCCOMB_X34_Y8_N4   ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|varcic:varcic_inst_Q1|out_strobe                                                                                                             ; FF_X34_Y8_N5       ; 2227    ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reference                                                                                                                                                           ; LCCOMB_X49_Y17_N14 ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; serno~0                                                                                                                                                             ; LCCOMB_X31_Y18_N4  ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; spec_send.00                                                                                                                                                        ; FF_X31_Y18_N9      ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|altsyncram_8tu:fifo_ram|ram_block5a6~RAM_ENABLE_AND                             ; LCCOMB_X30_Y17_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|valid_rdreq                                                                     ; LCCOMB_X31_Y19_N30 ; 23      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|valid_wrreq                                                                     ; LCCOMB_X30_Y19_N10 ; 12      ; Write enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                 ;
+-------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BCLK                                            ; PIN_114            ; 170     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; C8                                              ; PIN_110            ; 139     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; CLKA                                            ; PIN_209            ; 6527    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; SPI_clk                                         ; FF_X28_Y1_N21      ; 41      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac ; FF_X20_Y12_N29     ; 123     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac ; FF_X23_Y9_N25      ; 123     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; reference                                       ; LCCOMB_X49_Y17_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; receiver:receiver_inst|varcic:varcic_inst_Q1|out_strobe                                         ; 2227    ;
; receiver:receiver_inst|cic:cic_inst_Q2|out_strobe                                               ; 2002    ;
; DFS0~input                                                                                      ; 75      ;
; DFS1~input                                                                                      ; 74      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[2][17]                                              ; 60      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[3][16]                                              ; 59      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[4][15]                                              ; 58      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[1][18]                                              ; 57      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[5][14]                                              ; 57      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[0][18]                                              ; 53      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[6][13]                                              ; 53      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[7][12]                                              ; 53      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[8][11]                                              ; 53      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[9][10]                                              ; 53      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[10][9]                                              ; 52      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[11][8]                                              ; 51      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[12][7]                                              ; 50      ;
; CC~input                                                                                        ; 49      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[13][6]                                              ; 48      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[14][5]                                              ; 48      ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac                                                 ; 48      ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac                                                 ; 48      ;
; ATTRLY~36                                                                                       ; 48      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[15][4]                                              ; 47      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[16][3]                                              ; 45      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[17][2]                                              ; 44      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[18][21]                                             ; 43      ;
; receiver:receiver_inst|cordic:cordic_inst|X[18][21]                                             ; 43      ;
; receiver:receiver_inst|cordic:cordic_inst|X[17][21]                                             ; 40      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[17][21]                                             ; 40      ;
; receiver:receiver_inst|cordic:cordic_inst|X[16][21]                                             ; 38      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[16][21]                                             ; 38      ;
; receiver:receiver_inst|cordic:cordic_inst|X[15][21]                                             ; 36      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[15][21]                                             ; 36      ;
; receiver:receiver_inst|cordic:cordic_inst|X[14][21]                                             ; 34      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[14][21]                                             ; 34      ;
; receiver:receiver_inst|cordic:cordic_inst|X[13][21]                                             ; 32      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[13][21]                                             ; 32      ;
; spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|valid_rdreq ; 31      ;
; receiver:receiver_inst|cordic:cordic_inst|X[12][21]                                             ; 30      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[12][21]                                             ; 30      ;
; I2SEncode:I2S|encode_state.000                                                                  ; 29      ;
; receiver:receiver_inst|cordic:cordic_inst|X[11][21]                                             ; 28      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[11][21]                                             ; 28      ;
; SPI:Alex_SPI_Tx|spi_state.0110                                                                  ; 27      ;
; receiver:receiver_inst|cordic:cordic_inst|X[10][21]                                             ; 26      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[10][21]                                             ; 26      ;
; receiver:receiver_inst|cordic:cordic_inst|X[9][21]                                              ; 24      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[9][21]                                              ; 24      ;
; receiver:receiver_inst|varcic:varcic_inst_Q1|out_data[22]                                       ; 24      ;
+-------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------+
; receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350  ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X22_Y12_N0                                                                                                                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350  ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X22_Y8_N0                                                                                                                  ;
; receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM              ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144  ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 1    ; fir_coeffs_rom.hex ; M9K_X22_Y10_N0                                                                                                                 ;
; spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|altsyncram_8tu:fifo_ram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None               ; M9K_X33_Y17_N0, M9K_X22_Y18_N0, M9K_X33_Y19_N0, M9K_X33_Y20_N0, M9K_X33_Y18_N0, M9K_X22_Y17_N0, M9K_X22_Y20_N0, M9K_X22_Y19_N0 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 10          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 22          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y9_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|mac_out8                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7                                                                                                       ;                            ; DSPMULT_X42_Y28_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|mac_out6                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5                                                                                                       ;                            ; DSPMULT_X42_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|mac_out4                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3                                                                                                       ;                            ; DSPMULT_X42_Y29_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|w507w[0]                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X42_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 13,456 / 71,559 ( 19 % ) ;
; C16 interconnects          ; 26 / 2,597 ( 1 % )       ;
; C4 interconnects           ; 4,167 / 46,848 ( 9 % )   ;
; Direct links               ; 4,353 / 71,559 ( 6 % )   ;
; Global clocks              ; 7 / 20 ( 35 % )          ;
; Local interconnects        ; 1,888 / 24,624 ( 8 % )   ;
; R24 interconnects          ; 54 / 2,496 ( 2 % )       ;
; R4 interconnects           ; 6,168 / 62,424 ( 10 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.49) ; Number of LABs  (Total = 627) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 13                            ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 1                             ;
; 6                                           ; 4                             ;
; 7                                           ; 1                             ;
; 8                                           ; 8                             ;
; 9                                           ; 16                            ;
; 10                                          ; 18                            ;
; 11                                          ; 77                            ;
; 12                                          ; 77                            ;
; 13                                          ; 7                             ;
; 14                                          ; 37                            ;
; 15                                          ; 39                            ;
; 16                                          ; 313                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 627) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 18                            ;
; 1 Clock                            ; 512                           ;
; 1 Clock enable                     ; 305                           ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 81                            ;
; 2 Clock enables                    ; 9                             ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.65) ; Number of LABs  (Total = 627) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 5                             ;
; 9                                            ; 12                            ;
; 10                                           ; 31                            ;
; 11                                           ; 7                             ;
; 12                                           ; 34                            ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 23                            ;
; 17                                           ; 5                             ;
; 18                                           ; 23                            ;
; 19                                           ; 10                            ;
; 20                                           ; 47                            ;
; 21                                           ; 15                            ;
; 22                                           ; 27                            ;
; 23                                           ; 19                            ;
; 24                                           ; 53                            ;
; 25                                           ; 13                            ;
; 26                                           ; 8                             ;
; 27                                           ; 6                             ;
; 28                                           ; 25                            ;
; 29                                           ; 3                             ;
; 30                                           ; 35                            ;
; 31                                           ; 35                            ;
; 32                                           ; 149                           ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.15) ; Number of LABs  (Total = 627) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 6                             ;
; 1                                                ; 13                            ;
; 2                                                ; 24                            ;
; 3                                                ; 8                             ;
; 4                                                ; 6                             ;
; 5                                                ; 5                             ;
; 6                                                ; 5                             ;
; 7                                                ; 4                             ;
; 8                                                ; 16                            ;
; 9                                                ; 31                            ;
; 10                                               ; 78                            ;
; 11                                               ; 20                            ;
; 12                                               ; 90                            ;
; 13                                               ; 12                            ;
; 14                                               ; 54                            ;
; 15                                               ; 58                            ;
; 16                                               ; 195                           ;
; 17                                               ; 1                             ;
; 18                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.11) ; Number of LABs  (Total = 627) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 10                            ;
; 3                                            ; 12                            ;
; 4                                            ; 14                            ;
; 5                                            ; 5                             ;
; 6                                            ; 8                             ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 9                             ;
; 10                                           ; 8                             ;
; 11                                           ; 8                             ;
; 12                                           ; 10                            ;
; 13                                           ; 9                             ;
; 14                                           ; 32                            ;
; 15                                           ; 11                            ;
; 16                                           ; 46                            ;
; 17                                           ; 28                            ;
; 18                                           ; 122                           ;
; 19                                           ; 40                            ;
; 20                                           ; 21                            ;
; 21                                           ; 25                            ;
; 22                                           ; 2                             ;
; 23                                           ; 4                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 5                             ;
; 28                                           ; 39                            ;
; 29                                           ; 13                            ;
; 30                                           ; 6                             ;
; 31                                           ; 9                             ;
; 32                                           ; 25                            ;
; 33                                           ; 26                            ;
; 34                                           ; 13                            ;
; 35                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; As input tri-stated      ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; C8              ; C8                   ; 160.981           ;
; CLKA            ; BCLK                 ; 34.6735           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                               ;
+------------------------------------------------------------------+------------------+
; Name                                                             ; Value            ;
+------------------------------------------------------------------+------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 22               ;
; Mid Slack - Fit Attempt 1                                        ; -603             ;
; Internal Atom Count - Fit Attempt 1                              ; 13459            ;
; LE/ALM Count - Fit Attempt 1                                     ; 8473             ;
; LAB Count - Fit Attempt 1                                        ; 945              ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.976            ;
; Inputs per LAB - Fit Attempt 1                                   ; 12.723           ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.956            ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:856;1:89       ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:272;1:655;2:18 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:230;1:695;2:20 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:945            ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:101;1:785;2:59 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:363;1:582      ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:272;1:669;2:4  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:101;1:807;2:37 ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:101;1:842;2:2  ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:820;1:125      ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:936;1:9        ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:533;1:412      ;
; LEs in Chains - Fit Attempt 1                                    ; 5888             ;
; LEs in Long Chains - Fit Attempt 1                               ; 5570             ;
; LABs with Chains - Fit Attempt 1                                 ; 443              ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                ;
; Time - Fit Attempt 1                                             ; 11               ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.547            ;
+------------------------------------------------------------------+------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 5      ;
; Early Slack - Fit Attempt 1         ; 193    ;
; Mid Wire Use - Fit Attempt 1        ; 10     ;
; Mid Slack - Fit Attempt 1           ; 576    ;
; Mid Wire Use - Fit Attempt 1        ; 7      ;
; Mid Slack - Fit Attempt 1           ; 696    ;
; Late Wire Use - Fit Attempt 1       ; 8      ;
; Late Slack - Fit Attempt 1          ; 696    ;
; Peak Regional Wire - Fit Attempt 1  ; 29.574 ;
; Time - Fit Attempt 1                ; 181    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 8.016  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 667         ;
; Early Wire Use - Fit Attempt 1      ; 8           ;
; Peak Regional Wire - Fit Attempt 1  ; 16          ;
; Mid Slack - Fit Attempt 1           ; -238        ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Slack - Fit Attempt 1          ; -238        ;
; Late Wire Use - Fit Attempt 1       ; 10          ;
; Time - Fit Attempt 1                ; 21          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 14.781      ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Tue Jan 13 20:53:33 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Mercury -c Mercury
Info: Selected device EP3C25Q240C8 for design "Mercury"
Info: Core supply voltage is 1.2V
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C40Q240C8 is compatible
Info: Fitter converted 10 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info: Pin ~ALTERA_DCLK~ is reserved at location 23
    Info: Pin ~ALTERA_DATA0~ is reserved at location 24
    Info: Pin ~ALTERA_DATA2~ is reserved at location 218
    Info: Pin ~ALTERA_DATA3~ is reserved at location 219
    Info: Pin ~ALTERA_DATA4~ is reserved at location 221
    Info: Pin ~ALTERA_DATA5~ is reserved at location 226
    Info: Pin ~ALTERA_DATA6~ is reserved at location 231
    Info: Pin ~ALTERA_DATA7~ is reserved at location 232
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 1 pins of 68 total pins
    Info: Pin serno not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLKA~input (placed in PIN 209 (CLK8, DIFFCLK_5n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node BCLK~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Pin BCLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node C8~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CBCLK~output
        Info: Destination node SPI_clk
        Info: Destination node clock_select[1]
Info: Pin C8~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node SPI_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SPI_clk~7
Info: Automatically promoted node reference 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node receiver:receiver_inst|fir:fir_inst_I|clear_mac 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[33]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[29]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[25]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[37]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[28]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[32]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[24]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[36]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[31]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[27]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node receiver:receiver_inst|fir:fir_inst_Q|clear_mac 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[33]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[29]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[25]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[37]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[28]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[32]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[24]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[36]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[31]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[27]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 64 register duplicates
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.0V VCCIO, 0 input, 0 output, 1 bidirectional)
        Info: I/O standards used: 3.0-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.0V VCCIO pins. 12 total pin(s) used --  2 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.0V VCCIO pins. 9 total pin(s) used --  8 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.0V VCCIO pins. 5 total pin(s) used --  15 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.0V VCCIO pins. 9 total pin(s) used --  13 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.0V VCCIO pins. 9 total pin(s) used --  10 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.0V VCCIO pins. 1 total pin(s) used --  14 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.0V VCCIO pins. 17 total pin(s) used --  3 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.0V VCCIO pins. 15 total pin(s) used --  7 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:16
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:03:01
Info: Estimated most critical path is register to register delay of 3.133 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X30_Y19_N0; Fanout = 1; REG Node = 'wrreq'
    Info: 2: + IC(-0.020 ns) + CELL(0.472 ns) = 0.452 ns; Loc. = LAB_X30_Y19_N0; Fanout = 23; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|valid_wrreq'
    Info: 3: + IC(0.531 ns) + CELL(0.552 ns) = 1.535 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|parity~COUT'
    Info: 4: + IC(0.000 ns) + CELL(0.073 ns) = 1.608 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera0~COUT'
    Info: 5: + IC(0.000 ns) + CELL(0.073 ns) = 1.681 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera1~COUT'
    Info: 6: + IC(0.000 ns) + CELL(0.073 ns) = 1.754 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera2~COUT'
    Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 1.827 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera3~COUT'
    Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 1.900 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera4~COUT'
    Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 1.973 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera5~COUT'
    Info: 10: + IC(0.000 ns) + CELL(0.073 ns) = 2.046 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera6~COUT'
    Info: 11: + IC(0.000 ns) + CELL(0.073 ns) = 2.119 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera7~COUT'
    Info: 12: + IC(0.000 ns) + CELL(0.073 ns) = 2.192 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera8~COUT'
    Info: 13: + IC(0.000 ns) + CELL(0.073 ns) = 2.265 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera9~COUT'
    Info: 14: + IC(0.000 ns) + CELL(0.073 ns) = 2.338 ns; Loc. = LAB_X29_Y19_N0; Fanout = 2; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera10~COUT'
    Info: 15: + IC(0.000 ns) + CELL(0.073 ns) = 2.411 ns; Loc. = LAB_X29_Y19_N0; Fanout = 1; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera11~COUT'
    Info: 16: + IC(0.000 ns) + CELL(0.607 ns) = 3.018 ns; Loc. = LAB_X29_Y19_N0; Fanout = 1; COMB Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|countera12'
    Info: 17: + IC(0.000 ns) + CELL(0.115 ns) = 3.133 ns; Loc. = LAB_X29_Y19_N0; Fanout = 5; REG Node = 'spectrum_FIFO:inst_spectrum_FIFO|dcfifo:dcfifo_component|dcfifo_tnf1:auto_generated|a_graycounter_o5c:wrptr_gp|counter_ffa[12]'
    Info: Total cell delay = 2.622 ns ( 83.69 % )
    Info: Total interconnect delay = 0.511 ns ( 16.31 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: 19 (of 18017) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers, and please check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 7% of the available device resources
    Info: Peak interconnect usage is 15% of the available device resources in the region that extends from location X43_Y11 to location X53_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:21
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin ext_10MHZ uses I/O standard 3.0-V LVTTL at 82
Warning: Following 5 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin CMODE has VCC driving its datain port
    Info: Pin SHDN has GND driving its datain port
    Info: Pin PGA has GND driving its datain port
    Info: Pin INIT_DONE has GND driving its datain port
    Info: Pin TEST3 has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: clock_select[1] (inverted)
        Info: Type bi-directional pin ext_10MHZ uses the 3.0-V LVTTL I/O standard
    Info: Following pins have the same output enable: serno~0 (inverted)
        Info: Type bi-directional pin serno uses the 3.0-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Tue Jan 13 20:57:56 2009
    Info: Elapsed time: 00:04:23
    Info: Total CPU time (on all processors): 00:04:17


