
/*
 * SEMIDRIVE Copyright Statement
 * Copyright (c) SEMIDRIVE. All rights reserved
 *
 * This software and all rights therein are owned by SEMIDRIVE, and are
 * protected by copyright law and other relevant laws, regulations and
 * protection. Without SEMIDRIVE's prior written consent and/or related rights,
 * please do not use this software or any potion thereof in any form or by any
 * means. You may not reproduce, modify or distribute this software except in
 * compliance with the License. Unless required by applicable law or agreed to
 * in writing, software distributed under the License is distributed on
 * an "AS IS" basis, WITHOUT WARRANTIES OF ANY KIND, either express or implied.
 *
 * You should have received a copy of the License along with this program.
 * If not, see <http://www.semidrive.com/licenses/>.
 */

/**
 * @file  ioc_reg_e3.h
 * @brief Semidrive. AUTOSAR 4.3.1 MCAL Lin
 */

/* Generated by tool. Do not modify manually. */

#define IOC_SYS_WAKEUP0_PMU_WAKEUP0     221
#define IOC_SYS_WAKEUP0_TM_TAMPER3     221
#define IOC_SYS_WAKEUP1_PMU_WAKEUP1     222
#define IOC_SYS_WAKEUP1_TM_TAMPER2     222
#define IOC_SYS_CTRL0_PMU_PWR_CTRL0     223
#define IOC_SYS_CTRL0_TM_TAMPER5     223
#define IOC_SYS_CTRL1_PMU_PWR_CTRL1     224
#define IOC_SYS_CTRL1_TM_TAMPER4     224
#define IOC_SYS_CTRL1_XTA32K_CLK_OUT     224
#define IOC_SYS_CTRL2_PMU_PWR_CTRL2     225
#define IOC_SYS_CTRL2_TM_TAMPER1     225
#define IOC_SYS_CTRL3_PMU_PWR_CTRL3     226
#define IOC_SYS_CTRL3_TM_TAMPER0     226
#define IOC_JTAG_TDI_JTAG_TDI     3
#define IOC_JTAG_TDI_WDT1_EXT_CLK     3
#define IOC_JTAG_TDI_SPI8_SS0     3
#define IOC_JTAG_TDI_UART1_TXD     3
#define IOC_JTAG_TDI_XTRG_IO54     3
#define IOC_JTAG_TDI_I2C8_SCL     3
#define IOC_JTAG_TDO_JTAG_TDO     4
#define IOC_JTAG_TDO_WDT1_RESET_N     4
#define IOC_JTAG_TDO_SPI8_SCLK     4
#define IOC_JTAG_TDO_UART1_RXD     4
#define IOC_JTAG_TDO_XTRG_IO55     4
#define IOC_JTAG_TDO_I2C8_SDA     4
#define IOC_JTAG_TRST_N_JTAG_TRST_N     5
#define IOC_JTAG_TRST_N_XTAL_24M_CLK_OUT     5
#define IOC_JTAG_TRST_N_SPI8_MISO     5
#define IOC_JTAG_TRST_N_UART1_CTSN     5
#define IOC_JTAG_TRST_N_XTRG_IO56     5
#define IOC_JTAG_TRST_N_I2C8_SUSP     5
#define IOC_JTAG_TMS_JTAG_TMS     6
#define IOC_JTAG_TMS_WDT5_EXT_CLK     6
#define IOC_JTAG_TMS_SPI8_MOSI     6
#define IOC_JTAG_TMS_UART1_RTSN     6
#define IOC_JTAG_TMS_XTRG_IO57     6
#define IOC_JTAG_TMS_I2C8_ALERT     6
#define IOC_JTAG_TCK_JTAG_TCK     7
#define IOC_JTAG_TCK_WDT5_RESET_N     7
#define IOC_JTAG_TCK_SPI8_SS1     7
#define IOC_JTAG_TCK_XTRG_IO58     7
#define IOC_GPIO_X0_XSPI1_PA_DQS     8
#define IOC_GPIO_X0_ADC0_SAROUT0     8
#define IOC_GPIO_X0_ADC2_SAROUT0     8
#define IOC_GPIO_X1_XSPI1_PA_SCLK     9
#define IOC_GPIO_X1_ADC0_SAROUT1     9
#define IOC_GPIO_X1_ADC2_SAROUT1     9
#define IOC_GPIO_X2_XSPI1_PA_SS0     10
#define IOC_GPIO_X2_ADC0_SAROUT2     10
#define IOC_GPIO_X2_ADC2_SAROUT2     10
#define IOC_GPIO_X3_XSPI1_PA_DATA0     11
#define IOC_GPIO_X3_ADC0_SAROUT3     11
#define IOC_GPIO_X3_ADC2_SAROUT3     11
#define IOC_GPIO_X4_XSPI1_PA_DATA1     12
#define IOC_GPIO_X4_ADC0_SAROUT4     12
#define IOC_GPIO_X4_ADC2_SAROUT4     12
#define IOC_GPIO_X5_XSPI1_PA_DATA2     13
#define IOC_GPIO_X5_ADC0_SAROUT5     13
#define IOC_GPIO_X5_ADC2_SAROUT5     13
#define IOC_GPIO_X6_XSPI1_PA_DATA3     14
#define IOC_GPIO_X6_ADC0_SAROUT6     14
#define IOC_GPIO_X6_ADC2_SAROUT6     14
#define IOC_GPIO_X7_XSPI1_PA_DATA4     15
#define IOC_GPIO_X7_CANFD14_RX     15
#define IOC_GPIO_X7_SPI5_SS0     15
#define IOC_GPIO_X7_UART2_TXD     15
#define IOC_GPIO_X7_XTRG_IO44     15
#define IOC_GPIO_X7_UART3_CTSN     15
#define IOC_GPIO_X7_ADC0_SAROUT7     15
#define IOC_GPIO_X7_ADC2_SAROUT7     15
#define IOC_GPIO_X8_XSPI1_PA_DATA5     16
#define IOC_GPIO_X8_CANFD14_TX     16
#define IOC_GPIO_X8_SPI5_SCLK     16
#define IOC_GPIO_X8_UART2_RXD     16
#define IOC_GPIO_X8_XTRG_IO45     16
#define IOC_GPIO_X8_UART3_RTSN     16
#define IOC_GPIO_X8_FLEXRAY1_STRB3     16
#define IOC_GPIO_X8_ADC0_SAROUT8     16
#define IOC_GPIO_X8_ADC2_SAROUT8     16
#define IOC_GPIO_X9_XSPI1_PA_DATA6     17
#define IOC_GPIO_X9_CANFD15_RX     17
#define IOC_GPIO_X9_SPI5_MISO     17
#define IOC_GPIO_X9_UART3_TXD     17
#define IOC_GPIO_X9_XTRG_IO46     17
#define IOC_GPIO_X9_I2C3_SCL     17
#define IOC_GPIO_X9_FLEXRAY1_STRB2     17
#define IOC_GPIO_X9_ADC0_SAROUT9     17
#define IOC_GPIO_X9_ADC2_SAROUT9     17
#define IOC_GPIO_X10_XSPI1_PA_DATA7     18
#define IOC_GPIO_X10_CANFD15_TX     18
#define IOC_GPIO_X10_SPI5_MOSI     18
#define IOC_GPIO_X10_UART3_RXD     18
#define IOC_GPIO_X10_XTRG_IO47     18
#define IOC_GPIO_X10_I2C3_SDA     18
#define IOC_GPIO_X10_FLEXRAY1_STRB1     18
#define IOC_GPIO_X10_ADC0_SAROUT10     18
#define IOC_GPIO_X10_ADC2_SAROUT10     18
#define IOC_GPIO_X11_XSPI1_PA_SS1     19
#define IOC_GPIO_X11_XTAL_24M_CLK_OUT     19
#define IOC_GPIO_X11_WDT1_RESET_N     19
#define IOC_GPIO_X11_CKGEN_SAF_ENET_25M_125M     19
#define IOC_GPIO_X11_XTRG_IO48     19
#define IOC_GPIO_X11_FLEXRAY1_STRB0     19
#define IOC_GPIO_X11_ADC0_SAROUT11     19
#define IOC_GPIO_X11_ADC2_SAROUT11     19
#define IOC_GPIO_Y0_XSPI1_PB_SS1     20
#define IOC_GPIO_Y0_CANFD16_RX     20
#define IOC_GPIO_Y0_WDT2_RESET_N     20
#define IOC_GPIO_Y0_UART4_TXD     20
#define IOC_GPIO_Y0_XTRG_IO49     20
#define IOC_GPIO_Y0_UART5_CTSN     20
#define IOC_GPIO_Y0_FLEXRAY1_A_TX     20
#define IOC_GPIO_Y0_PTB_ACK     20
#define IOC_GPIO_Y0_PTB_ACK     20
#define IOC_GPIO_Y1_XSPI1_PB_DATA7     21
#define IOC_GPIO_Y1_CANFD16_TX     21
#define IOC_GPIO_Y1_SPI6_SS1     21
#define IOC_GPIO_Y1_UART4_RXD     21
#define IOC_GPIO_Y1_XTRG_IO50     21
#define IOC_GPIO_Y1_UART5_RTSN     21
#define IOC_GPIO_Y1_FLEXRAY1_A_RX     21
#define IOC_GPIO_Y1_PTB_CLK     21
#define IOC_GPIO_Y1_PTB_CLK     21
#define IOC_GPIO_Y2_XSPI1_PB_DATA6     22
#define IOC_GPIO_Y2_ENET1_MDIO     22
#define IOC_GPIO_Y2_SPI6_SS0     22
#define IOC_GPIO_Y2_UART5_TXD     22
#define IOC_GPIO_Y2_XTRG_IO51     22
#define IOC_GPIO_Y2_I2C4_SCL     22
#define IOC_GPIO_Y2_FLEXRAY1_A_TX_EN     22
#define IOC_GPIO_Y2_PTB_CMD_0     22
#define IOC_GPIO_Y2_PTB_CMD_0     22
#define IOC_GPIO_Y3_XSPI1_PB_DATA5     23
#define IOC_GPIO_Y3_ENET1_MDC     23
#define IOC_GPIO_Y3_SPI6_SCLK     23
#define IOC_GPIO_Y3_UART5_RXD     23
#define IOC_GPIO_Y3_XTRG_IO52     23
#define IOC_GPIO_Y3_I2C4_SDA     23
#define IOC_GPIO_Y3_FLEXRAY1_B_TX     23
#define IOC_GPIO_Y3_PTB_CMD_1     23
#define IOC_GPIO_Y3_PTB_CMD_1     23
#define IOC_GPIO_Y4_XSPI1_PB_DATA4     24
#define IOC_GPIO_Y4_ENET1_CAP_COMP_0     24
#define IOC_GPIO_Y4_SPI6_MISO     24
#define IOC_GPIO_Y4_UART6_TXD     24
#define IOC_GPIO_Y4_XTRG_IO53     24
#define IOC_GPIO_Y4_UART7_CTSN     24
#define IOC_GPIO_Y4_FLEXRAY1_B_RX     24
#define IOC_GPIO_Y4_PTB_CMD_2     24
#define IOC_GPIO_Y4_PTB_CMD_2     24
#define IOC_GPIO_Y5_XSPI1_PB_DATA3     25
#define IOC_GPIO_Y5_ENET1_CAP_COMP_1     25
#define IOC_GPIO_Y5_SPI6_MOSI     25
#define IOC_GPIO_Y5_UART6_RXD     25
#define IOC_GPIO_Y5_XTRG_IO16     25
#define IOC_GPIO_Y5_UART7_RTSN     25
#define IOC_GPIO_Y5_FLEXRAY1_B_TX_EN     25
#define IOC_GPIO_Y5_PTB_CMD_3     25
#define IOC_GPIO_Y5_PTB_CMD_3     25
#define IOC_GPIO_Y6_XSPI1_PB_DATA2     26
#define IOC_GPIO_Y6_ENET1_CAP_COMP_2     26
#define IOC_GPIO_Y6_SPI7_SCLK     26
#define IOC_GPIO_Y6_UART7_TXD     26
#define IOC_GPIO_Y6_XTRG_IO17     26
#define IOC_GPIO_Y6_I2C5_SCL     26
#define IOC_GPIO_Y6_FLEXRAY2_A_TX     26
#define IOC_GPIO_Y6_PTB_DA_0     26
#define IOC_GPIO_Y6_PTB_DA_0     26
#define IOC_GPIO_Y7_XSPI1_PB_DATA1     27
#define IOC_GPIO_Y7_ENET1_CAP_COMP_3     27
#define IOC_GPIO_Y7_SPI7_MISO     27
#define IOC_GPIO_Y7_UART7_RXD     27
#define IOC_GPIO_Y7_XTRG_IO18     27
#define IOC_GPIO_Y7_I2C5_SDA     27
#define IOC_GPIO_Y7_FLEXRAY2_A_RX     27
#define IOC_GPIO_Y7_PTB_DA_1     27
#define IOC_GPIO_Y7_PTB_DA_1     27
#define IOC_GPIO_Y8_XSPI1_PB_DATA0     28
#define IOC_GPIO_Y8_ENET1_AUS_IN_0     28
#define IOC_GPIO_Y8_SPI7_MOSI     28
#define IOC_GPIO_Y8_UART8_TXD     28
#define IOC_GPIO_Y8_XTRG_IO19     28
#define IOC_GPIO_Y8_I2C6_SCL     28
#define IOC_GPIO_Y8_FLEXRAY2_A_TX_EN     28
#define IOC_GPIO_Y8_PTB_DA_2     28
#define IOC_GPIO_Y8_PTB_DA_2     28
#define IOC_GPIO_Y9_XSPI1_PB_SS0     29
#define IOC_GPIO_Y9_ENET1_AUS_IN_1     29
#define IOC_GPIO_Y9_SPI7_SS0     29
#define IOC_GPIO_Y9_UART8_RXD     29
#define IOC_GPIO_Y9_XTRG_IO20     29
#define IOC_GPIO_Y9_I2C6_SDA     29
#define IOC_GPIO_Y9_FLEXRAY2_B_TX     29
#define IOC_GPIO_Y9_PTB_DA_3     29
#define IOC_GPIO_Y9_PTB_DA_3     29
#define IOC_GPIO_Y10_XSPI1_PB_SCLK     30
#define IOC_GPIO_Y10_ENET1_AUS_IN_2     30
#define IOC_GPIO_Y10_SPI7_SCLK     30
#define IOC_GPIO_Y10_UART9_TXD     30
#define IOC_GPIO_Y10_XTRG_IO21     30
#define IOC_GPIO_Y10_I2C7_SCL     30
#define IOC_GPIO_Y10_FLEXRAY2_B_RX     30
#define IOC_GPIO_Y10_PTB_DA_4     30
#define IOC_GPIO_Y10_PTB_DA_4     30
#define IOC_GPIO_Y11_XSPI1_PB_DQS     31
#define IOC_GPIO_Y11_ENET1_AUS_IN_3     31
#define IOC_GPIO_Y11_SPI7_SS1     31
#define IOC_GPIO_Y11_UART9_RXD     31
#define IOC_GPIO_Y11_XTRG_IO22     31
#define IOC_GPIO_Y11_I2C7_SDA     31
#define IOC_GPIO_Y11_FLEXRAY2_B_TX_EN     31
#define IOC_GPIO_Y11_PTB_DA_5     31
#define IOC_GPIO_Y11_PTB_DA_5     31
#define IOC_GPIO_A0_WDT3_RESET_N     32
#define IOC_GPIO_A0_CANFD1_RX     32
#define IOC_GPIO_A0_SPI1_SS0     32
#define IOC_GPIO_A0_UART16_TXD     32
#define IOC_GPIO_A0_XTRG_IO0     32
#define IOC_GPIO_A0_I2C1_SCL     32
#define IOC_GPIO_A0_XSPI2_PA_INT     32
#define IOC_GPIO_A0_ADC0_CLK     32
#define IOC_GPIO_A0_ADC2_CLK     32
#define IOC_GPIO_A1_WDT3_EXT_CLK     33
#define IOC_GPIO_A1_CANFD1_TX     33
#define IOC_GPIO_A1_SPI1_SCLK     33
#define IOC_GPIO_A1_UART16_RXD     33
#define IOC_GPIO_A1_XTRG_IO1     33
#define IOC_GPIO_A1_I2C1_SDA     33
#define IOC_GPIO_A1_XSPI2_PA_CRC     33
#define IOC_GPIO_A1_ADC0_SOC     33
#define IOC_GPIO_A1_ADC2_SOC     33
#define IOC_GPIO_A2_I2C2_SCL     34
#define IOC_GPIO_A2_CANFD2_RX     34
#define IOC_GPIO_A2_SPI1_MISO     34
#define IOC_GPIO_A2_UART15_TXD     34
#define IOC_GPIO_A2_XTRG_IO2     34
#define IOC_GPIO_A2_I2C1_SUSP     34
#define IOC_GPIO_A2_XSPI2_PB_INT     34
#define IOC_GPIO_A2_ADC0_BUSY     34
#define IOC_GPIO_A2_ADC2_BUSY     34
#define IOC_GPIO_A3_I2C2_SDA     35
#define IOC_GPIO_A3_CANFD2_TX     35
#define IOC_GPIO_A3_SPI1_MOSI     35
#define IOC_GPIO_A3_UART15_RXD     35
#define IOC_GPIO_A3_XTRG_IO3     35
#define IOC_GPIO_A3_I2C1_ALERT     35
#define IOC_GPIO_A3_XSPI2_PB_CRC     35
#define IOC_GPIO_A3_ADC0_EOC     35
#define IOC_GPIO_A3_ADC2_EOC     35
#define IOC_GPIO_A4_XSPI2_PA_SCLK     36
#define IOC_GPIO_A4_CANFD3_RX     36
#define IOC_GPIO_A4_SPI1_SS1     36
#define IOC_GPIO_A4_UART14_TXD     36
#define IOC_GPIO_A4_XTRG_IO4     36
#define IOC_GPIO_A4_XSPI_SLV_SCLK     36
#define IOC_GPIO_A4_FLEXRAY1_A_TX     36
#define IOC_GPIO_A4_ADC0_OUTEN     36
#define IOC_GPIO_A4_ADC2_OUTEN     36
#define IOC_GPIO_A5_XSPI2_PA_SS0     37
#define IOC_GPIO_A5_CANFD3_TX     37
#define IOC_GPIO_A5_SPI1_SS2     37
#define IOC_GPIO_A5_UART14_RXD     37
#define IOC_GPIO_A5_XTRG_IO5     37
#define IOC_GPIO_A5_XSPI_SLV_SS0     37
#define IOC_GPIO_A5_FLEXRAY1_A_RX     37
#define IOC_GPIO_A5_ADC1_SAROUT0     37
#define IOC_GPIO_A5_PLL1_PLL_DTESTO     37
#define IOC_GPIO_A6_XSPI2_PA_DATA0     38
#define IOC_GPIO_A6_CANFD4_RX     38
#define IOC_GPIO_A6_SPI1_SS3     38
#define IOC_GPIO_A6_UART13_TXD     38
#define IOC_GPIO_A6_XTRG_IO6     38
#define IOC_GPIO_A6_XSPI_SLV_DATA0     38
#define IOC_GPIO_A6_FLEXRAY1_A_TX_EN     38
#define IOC_GPIO_A6_ADC1_SAROUT1     38
#define IOC_GPIO_A6_PLL1_PLL_DUTY_DET     38
#define IOC_GPIO_A7_XSPI2_PA_DATA1     39
#define IOC_GPIO_A7_CANFD4_TX     39
#define IOC_GPIO_A7_SPI2_SS3     39
#define IOC_GPIO_A7_UART13_RXD     39
#define IOC_GPIO_A7_XTRG_IO7     39
#define IOC_GPIO_A7_XSPI_SLV_DATA1     39
#define IOC_GPIO_A7_FLEXRAY1_B_TX     39
#define IOC_GPIO_A7_ADC1_SAROUT2     39
#define IOC_GPIO_A7_PLL1_PLL_LOCK     39
#define IOC_GPIO_A8_XSPI2_PA_DATA2     40
#define IOC_GPIO_A8_CANFD5_RX     40
#define IOC_GPIO_A8_SPI2_SS2     40
#define IOC_GPIO_A8_UART12_TXD     40
#define IOC_GPIO_A8_XTRG_IO8     40
#define IOC_GPIO_A8_XSPI_SLV_DATA2     40
#define IOC_GPIO_A8_FLEXRAY1_B_RX     40
#define IOC_GPIO_A8_ADC1_SAROUT3     40
#define IOC_GPIO_A8_PLL2_PLL_DTESTO     40
#define IOC_GPIO_A9_XSPI2_PA_DATA3     41
#define IOC_GPIO_A9_CANFD5_TX     41
#define IOC_GPIO_A9_SPI2_SS1     41
#define IOC_GPIO_A9_UART12_RXD     41
#define IOC_GPIO_A9_XTRG_IO9     41
#define IOC_GPIO_A9_XSPI_SLV_DATA3     41
#define IOC_GPIO_A9_FLEXRAY1_B_TX_EN     41
#define IOC_GPIO_A9_ADC1_SAROUT4     41
#define IOC_GPIO_A9_PLL2_PLL_DUTY_DET     41
#define IOC_GPIO_A10_XSPI2_PA_DATA4     42
#define IOC_GPIO_A10_CANFD6_RX     42
#define IOC_GPIO_A10_SPI2_SS0     42
#define IOC_GPIO_A10_UART11_TXD     42
#define IOC_GPIO_A10_XTRG_IO10     42
#define IOC_GPIO_A10_XSPI_SLV_DATA4     42
#define IOC_GPIO_A10_FLEXRAY2_STRB0     42
#define IOC_GPIO_A10_ADC1_SAROUT5     42
#define IOC_GPIO_A10_PLL2_PLL_LOCK     42
#define IOC_GPIO_A11_XSPI2_PA_DATA5     43
#define IOC_GPIO_A11_CANFD6_TX     43
#define IOC_GPIO_A11_SPI2_SCLK     43
#define IOC_GPIO_A11_UART11_RXD     43
#define IOC_GPIO_A11_XTRG_IO11     43
#define IOC_GPIO_A11_XSPI_SLV_DATA5     43
#define IOC_GPIO_A11_FLEXRAY2_STRB1     43
#define IOC_GPIO_A11_ADC1_SAROUT6     43
#define IOC_GPIO_A11_PLL3_PLL_DTESTO     43
#define IOC_GPIO_A12_XSPI2_PA_DATA6     44
#define IOC_GPIO_A12_CANFD7_RX     44
#define IOC_GPIO_A12_SPI2_MISO     44
#define IOC_GPIO_A12_UART10_TXD     44
#define IOC_GPIO_A12_XTRG_IO12     44
#define IOC_GPIO_A12_XSPI_SLV_DATA6     44
#define IOC_GPIO_A12_FLEXRAY2_STRB2     44
#define IOC_GPIO_A12_ADC1_SAROUT7     44
#define IOC_GPIO_A12_PLL3_PLL_DUTY_DET     44
#define IOC_GPIO_A13_XSPI2_PA_DATA7     45
#define IOC_GPIO_A13_CANFD7_TX     45
#define IOC_GPIO_A13_SPI2_MOSI     45
#define IOC_GPIO_A13_UART10_RXD     45
#define IOC_GPIO_A13_XTRG_IO13     45
#define IOC_GPIO_A13_XSPI_SLV_DATA7     45
#define IOC_GPIO_A13_FLEXRAY2_STRB3     45
#define IOC_GPIO_A13_ADC1_SAROUT8     45
#define IOC_GPIO_A13_PLL3_PLL_LOCK     45
#define IOC_GPIO_A14_XSPI2_PA_DQS     46
#define IOC_GPIO_A14_CANFD8_RX     46
#define IOC_GPIO_A14_XTAL_24M_CLK_OUT     46
#define IOC_GPIO_A14_UART9_TXD     46
#define IOC_GPIO_A14_XTRG_IO14     46
#define IOC_GPIO_A14_XSPI_SLV_DQS     46
#define IOC_GPIO_A14_ADC1_SAROUT9     46
#define IOC_GPIO_A14_PLL4_PLL_DTESTO     46
#define IOC_GPIO_A15_XSPI2_PA_SS1     47
#define IOC_GPIO_A15_CANFD8_TX     47
#define IOC_GPIO_A15_CKGEN_SF_ENET_25M_125M     47
#define IOC_GPIO_A15_UART9_RXD     47
#define IOC_GPIO_A15_XTRG_IO15     47
#define IOC_GPIO_A15_XSPI_SLV_RESET     47
#define IOC_GPIO_A15_ADC1_SAROUT10     47
#define IOC_GPIO_A15_PLL4_PLL_DUTY_DET     47
#define IOC_GPIO_B0_ENET1_MDIO     48
#define IOC_GPIO_B0_CANFD9_RX     48
#define IOC_GPIO_B0_SPI3_SS0     48
#define IOC_GPIO_B0_UART8_TXD     48
#define IOC_GPIO_B0_XTRG_IO16     48
#define IOC_GPIO_B0_WDT4_RESET_N     48
#define IOC_GPIO_B0_CSI_MCLK     48
#define IOC_GPIO_B0_ADC1_SAROUT11     48
#define IOC_GPIO_B0_PLL4_PLL_LOCK     48
#define IOC_GPIO_B1_ENET1_MDC     49
#define IOC_GPIO_B1_CANFD9_TX     49
#define IOC_GPIO_B1_SPI3_SCLK     49
#define IOC_GPIO_B1_UART8_RXD     49
#define IOC_GPIO_B1_XTRG_IO17     49
#define IOC_GPIO_B1_WDT4_EXT_CLK     49
#define IOC_GPIO_B1_CSI_ENABLE     49
#define IOC_GPIO_B1_ADC1_CLK     49
#define IOC_GPIO_B1_PLL5_PLL_DTESTO     49
#define IOC_GPIO_B2_WDT1_RESET_N     50
#define IOC_GPIO_B2_CANFD10_RX     50
#define IOC_GPIO_B2_SPI3_MISO     50
#define IOC_GPIO_B2_UART7_TXD     50
#define IOC_GPIO_B2_XTRG_IO18     50
#define IOC_GPIO_B2_UART8_CTSN     50
#define IOC_GPIO_B2_CSI_CLK     50
#define IOC_GPIO_B2_ADC1_SOC     50
#define IOC_GPIO_B2_PLL5_PLL_DUTY_DET     50
#define IOC_GPIO_B3_CKGEN_SAF_ENET_25M_125M     51
#define IOC_GPIO_B3_CANFD10_TX     51
#define IOC_GPIO_B3_SPI3_MOSI     51
#define IOC_GPIO_B3_UART7_RXD     51
#define IOC_GPIO_B3_XTRG_IO19     51
#define IOC_GPIO_B3_UART8_RTSN     51
#define IOC_GPIO_B3_CSI_HSYNC     51
#define IOC_GPIO_B3_ADC1_BUSY     51
#define IOC_GPIO_B3_PLL5_PLL_LOCK     51
#define IOC_GPIO_B4_XSPI2_PB_SS1     52
#define IOC_GPIO_B4_CANFD11_RX     52
#define IOC_GPIO_B4_SPI3_SS1     52
#define IOC_GPIO_B4_UART6_TXD     52
#define IOC_GPIO_B4_XTRG_IO20     52
#define IOC_GPIO_B4_I2C3_SCL     52
#define IOC_GPIO_B4_CSI_VSYNC     52
#define IOC_GPIO_B4_ADC1_EOC     52
#define IOC_GPIO_B4_PLL6_PLL_DTESTO     52
#define IOC_GPIO_B5_XSPI2_PB_DQS     53
#define IOC_GPIO_B5_CANFD11_TX     53
#define IOC_GPIO_B5_SPI3_SS2     53
#define IOC_GPIO_B5_UART6_RXD     53
#define IOC_GPIO_B5_XTRG_IO21     53
#define IOC_GPIO_B5_I2C3_SDA     53
#define IOC_GPIO_B5_CSI_DATA0     53
#define IOC_GPIO_B5_ADC1_OUTEN     53
#define IOC_GPIO_B5_PLL6_PLL_DUTY_DET     53
#define IOC_GPIO_B6_XSPI2_PB_DATA7     54
#define IOC_GPIO_B6_CANFD12_RX     54
#define IOC_GPIO_B6_SPI4_SS0     54
#define IOC_GPIO_B6_UART5_TXD     54
#define IOC_GPIO_B6_XTRG_IO22     54
#define IOC_GPIO_B6_XSPI_SLV_DATA15     54
#define IOC_GPIO_B6_CSI_DATA1     54
#define IOC_GPIO_B6_RC24M_OSC_RC24M_CLK_OUT     54
#define IOC_GPIO_B6_PLL6_PLL_LOCK     54
#define IOC_GPIO_B7_XSPI2_PB_DATA6     55
#define IOC_GPIO_B7_CANFD12_TX     55
#define IOC_GPIO_B7_SPI4_SCLK     55
#define IOC_GPIO_B7_UART5_RXD     55
#define IOC_GPIO_B7_XTRG_IO23     55
#define IOC_GPIO_B7_XSPI_SLV_DATA14     55
#define IOC_GPIO_B7_CSI_DATA2     55
#define IOC_GPIO_B7_RC24M_OSC_RC24M_CLK_RDY     55
#define IOC_GPIO_B7_DCDC_DCDC_DBG_OUT0     55
#define IOC_GPIO_B8_XSPI2_PB_DATA5     56
#define IOC_GPIO_B8_CANFD13_RX     56
#define IOC_GPIO_B8_SPI4_MISO     56
#define IOC_GPIO_B8_UART4_TXD     56
#define IOC_GPIO_B8_XTRG_IO24     56
#define IOC_GPIO_B8_XSPI_SLV_DATA13     56
#define IOC_GPIO_B8_CSI_DATA3     56
#define IOC_GPIO_B8_SF_CKGEN_CLK_DBG     56
#define IOC_GPIO_B8_DCDC_DCDC_DBG_OUT1     56
#define IOC_GPIO_B9_XSPI2_PB_DATA4     57
#define IOC_GPIO_B9_CANFD13_TX     57
#define IOC_GPIO_B9_SPI4_MOSI     57
#define IOC_GPIO_B9_UART4_RXD     57
#define IOC_GPIO_B9_XTRG_IO25     57
#define IOC_GPIO_B9_XSPI_SLV_DATA12     57
#define IOC_GPIO_B9_CSI_DATA4     57
#define IOC_GPIO_B9_AP_CKGEN_CLK_DBG     57
#define IOC_GPIO_B9_DCDC_DCDC_DBG_OUT2     57
#define IOC_GPIO_B10_XSPI2_PB_DATA3     58
#define IOC_GPIO_B10_CANFD14_RX     58
#define IOC_GPIO_B10_SPI3_SS3     58
#define IOC_GPIO_B10_UART3_TXD     58
#define IOC_GPIO_B10_XTRG_IO26     58
#define IOC_GPIO_B10_XSPI_SLV_DATA11     58
#define IOC_GPIO_B10_CSI_DATA5     58
#define IOC_GPIO_B10_RC32K_OSC_RC32_CLK_OUT_33     58
#define IOC_GPIO_B10_DCDC_DCDC_DBG_OUT3     58
#define IOC_GPIO_B11_XSPI2_PB_DATA2     59
#define IOC_GPIO_B11_CANFD14_TX     59
#define IOC_GPIO_B11_SPI5_SS1     59
#define IOC_GPIO_B11_UART3_RXD     59
#define IOC_GPIO_B11_XTRG_IO27     59
#define IOC_GPIO_B11_XSPI_SLV_DATA10     59
#define IOC_GPIO_B11_CSI_DATA6     59
#define IOC_GPIO_B11_RC32K_OSC_RC32_CLK_RDY33     59
#define IOC_GPIO_B11_DCDC_DCDC_DBG_OUT4     59
#define IOC_GPIO_B12_XSPI2_PB_DATA1     60
#define IOC_GPIO_B12_CANFD15_RX     60
#define IOC_GPIO_B12_SPI5_MISO     60
#define IOC_GPIO_B12_UART2_TXD     60
#define IOC_GPIO_B12_XTRG_IO28     60
#define IOC_GPIO_B12_XSPI_SLV_DATA9     60
#define IOC_GPIO_B12_CSI_DATA7     60
#define IOC_GPIO_B12_ACMP0_CMPO     60
#define IOC_GPIO_B12_DCDC_DCDC_DBG_OUT5     60
#define IOC_GPIO_B13_XSPI2_PB_DATA0     61
#define IOC_GPIO_B13_CANFD15_TX     61
#define IOC_GPIO_B13_SPI5_MOSI     61
#define IOC_GPIO_B13_UART2_RXD     61
#define IOC_GPIO_B13_XTRG_IO29     61
#define IOC_GPIO_B13_XSPI_SLV_DATA8     61
#define IOC_GPIO_B13_CSI_DATA8     61
#define IOC_GPIO_B13_ACMP1_CMPO     61
#define IOC_GPIO_B13_DCDC_DCDC_DBG_OUT6     61
#define IOC_GPIO_B14_XSPI2_PB_SS0     62
#define IOC_GPIO_B14_CANFD16_RX     62
#define IOC_GPIO_B14_SPI5_SS0     62
#define IOC_GPIO_B14_UART1_TXD     62
#define IOC_GPIO_B14_XTRG_IO30     62
#define IOC_GPIO_B14_XSPI_SLV_INT_B     62
#define IOC_GPIO_B14_CSI_DATA9     62
#define IOC_GPIO_B14_ACMP2_CMPO     62
#define IOC_GPIO_B14_DCDC_DCDC_DBG_OUT7     62
#define IOC_GPIO_B15_XSPI2_PB_SCLK     63
#define IOC_GPIO_B15_CANFD16_TX     63
#define IOC_GPIO_B15_SPI5_SCLK     63
#define IOC_GPIO_B15_UART1_RXD     63
#define IOC_GPIO_B15_XTRG_IO31     63
#define IOC_GPIO_B15_XSPI_SLV_CRC_B     63
#define IOC_GPIO_B15_CSI_DATA10     63
#define IOC_GPIO_B15_ACMP3_CMPO     63
#define IOC_GPIO_B15_APB_SENSOR_O_RC_CLK     63
#define IOC_GPIO_C0_WDT1_RESET_N     64
#define IOC_GPIO_C0_CANFD17_RX     64
#define IOC_GPIO_C0_SPI8_SS1     64
#define IOC_GPIO_C0_UART15_TXD     64
#define IOC_GPIO_C0_XTRG_IO54     64
#define IOC_GPIO_C0_UART14_CTSN     64
#define IOC_GPIO_C0_CSI_DATA11     64
#define IOC_GPIO_C1_WDT1_EXT_CLK     65
#define IOC_GPIO_C1_CANFD17_TX     65
#define IOC_GPIO_C1_XTAL_24M_CLK_OUT     65
#define IOC_GPIO_C1_UART15_RXD     65
#define IOC_GPIO_C1_XTRG_IO55     65
#define IOC_GPIO_C1_UART14_RTSN     65
#define IOC_GPIO_C1_CSI_DATA12     65
#define IOC_GPIO_C2_ENET2_MDIO     66
#define IOC_GPIO_C2_CANFD18_RX     66
#define IOC_GPIO_C2_SPI8_SS0     66
#define IOC_GPIO_C2_UART14_TXD     66
#define IOC_GPIO_C2_XTRG_IO56     66
#define IOC_GPIO_C2_I2C1_SCL     66
#define IOC_GPIO_C2_CSI_DATA13     66
#define IOC_GPIO_C3_ENET2_MDC     67
#define IOC_GPIO_C3_CANFD18_TX     67
#define IOC_GPIO_C3_SPI8_SCLK     67
#define IOC_GPIO_C3_UART14_RXD     67
#define IOC_GPIO_C3_XTRG_IO57     67
#define IOC_GPIO_C3_I2C1_SDA     67
#define IOC_GPIO_C3_CSI_DATA14     67
#define IOC_GPIO_C4_WDT2_RESET_N     68
#define IOC_GPIO_C4_CANFD19_RX     68
#define IOC_GPIO_C4_SPI8_MISO     68
#define IOC_GPIO_C4_UART13_TXD     68
#define IOC_GPIO_C4_XTRG_IO58     68
#define IOC_GPIO_C4_UART12_CTSN     68
#define IOC_GPIO_C4_CSI_DATA15     68
#define IOC_GPIO_C5_WDT2_EXT_CLK     69
#define IOC_GPIO_C5_CANFD19_TX     69
#define IOC_GPIO_C5_SPI8_MOSI     69
#define IOC_GPIO_C5_UART13_RXD     69
#define IOC_GPIO_C5_XTRG_IO59     69
#define IOC_GPIO_C5_UART12_RTSN     69
#define IOC_GPIO_C5_CSI_DATA16     69
#define IOC_GPIO_C6_ENET1_MDIO     70
#define IOC_GPIO_C6_CANFD20_RX     70
#define IOC_GPIO_C6_SPI4_SS3     70
#define IOC_GPIO_C6_UART12_TXD     70
#define IOC_GPIO_C6_XTRG_IO60     70
#define IOC_GPIO_C6_I2C2_SCL     70
#define IOC_GPIO_C6_CSI_DATA17     70
#define IOC_GPIO_C7_ENET1_MDC     71
#define IOC_GPIO_C7_CANFD20_TX     71
#define IOC_GPIO_C7_SPI4_SS2     71
#define IOC_GPIO_C7_UART12_RXD     71
#define IOC_GPIO_C7_XTRG_IO61     71
#define IOC_GPIO_C7_I2C2_SDA     71
#define IOC_GPIO_C7_CSI_DATA18     71
#define IOC_GPIO_C8_ENET2_CAP_COMP_3     72
#define IOC_GPIO_C8_CANFD21_RX     72
#define IOC_GPIO_C8_SPI4_SS1     72
#define IOC_GPIO_C8_ADC3_AMS_4     72
#define IOC_GPIO_C8_XTRG_IO62     72
#define IOC_GPIO_C8_ACMP3_AMS_4     72
#define IOC_GPIO_C8_CSI_DATA19     72
#define IOC_GPIO_C9_ENET2_CAP_COMP_2     73
#define IOC_GPIO_C9_CANFD21_TX     73
#define IOC_GPIO_C9_SPI4_SS0     73
#define IOC_GPIO_C9_ADC3_AMS_5     73
#define IOC_GPIO_C9_XTRG_IO63     73
#define IOC_GPIO_C9_ACMP3_AMS_5     73
#define IOC_GPIO_C9_CSI_DATA20     73
#define IOC_GPIO_C10_ENET2_CAP_COMP_1     74
#define IOC_GPIO_C10_CANFD22_RX     74
#define IOC_GPIO_C10_SPI4_SCLK     74
#define IOC_GPIO_C10_ADC3_AMS_6     74
#define IOC_GPIO_C10_XTRG_IO0     74
#define IOC_GPIO_C10_ACMP3_AMS_6     74
#define IOC_GPIO_C10_CSI_DATA21     74
#define IOC_GPIO_C11_ENET2_CAP_COMP_0     75
#define IOC_GPIO_C11_CANFD22_TX     75
#define IOC_GPIO_C11_SPI4_MISO     75
#define IOC_GPIO_C11_FLEXRAY2_STRB2     75
#define IOC_GPIO_C11_XTRG_IO1     75
#define IOC_GPIO_C11_I2C4_SCL     75
#define IOC_GPIO_C11_CSI_DATA22     75
#define IOC_GPIO_C12_ENET2_AUS_IN_3     76
#define IOC_GPIO_C12_CANFD23_RX     76
#define IOC_GPIO_C12_SPI4_MOSI     76
#define IOC_GPIO_C12_FLEXRAY2_STRB3     76
#define IOC_GPIO_C12_XTRG_IO2     76
#define IOC_GPIO_C12_I2C4_SDA     76
#define IOC_GPIO_C12_CSI_DATA23     76
#define IOC_GPIO_C13_ENET2_AUS_IN_2     77
#define IOC_GPIO_C13_CANFD23_TX     77
#define IOC_GPIO_C13_SPI8_SS2     77
#define IOC_GPIO_C13_ADC2_AMS_4     77
#define IOC_GPIO_C13_XTRG_IO3     77
#define IOC_GPIO_C13_ACMP4_AMS_4     77
#define IOC_GPIO_C13_ADC1_AMS_4     77
#define IOC_GPIO_C14_ENET2_AUS_IN_1     78
#define IOC_GPIO_C14_CANFD24_RX     78
#define IOC_GPIO_C14_SPI8_SS3     78
#define IOC_GPIO_C14_ADC2_AMS_5     78
#define IOC_GPIO_C14_XTRG_IO4     78
#define IOC_GPIO_C14_ACMP4_AMS_5     78
#define IOC_GPIO_C14_ADC1_AMS_5     78
#define IOC_GPIO_C15_ENET2_AUS_IN_0     79
#define IOC_GPIO_C15_CANFD24_TX     79
#define IOC_GPIO_C15_ADC2_AMS_6     79
#define IOC_GPIO_C15_XTRG_IO5     79
#define IOC_GPIO_C15_ACMP4_AMS_6     79
#define IOC_GPIO_C15_ADC1_AMS_6     79
#define IOC_GPIO_G0_ENET1_TXC     80
#define IOC_GPIO_G0_ENET1_AUS_IN_0     80
#define IOC_GPIO_G0_SPI6_SS3     80
#define IOC_GPIO_G0_UART7_TXD     80
#define IOC_GPIO_G0_XTRG_IO32     80
#define IOC_GPIO_G0_FLEXRAY1_A_TX     80
#define IOC_GPIO_G0_I2C7_SCL     80
#define IOC_GPIO_G0_PTB_DA_6     80
#define IOC_GPIO_G0_PTB_DA_6     80
#define IOC_GPIO_G1_ENET1_TXD0     81
#define IOC_GPIO_G1_FLEXRAY1_STRB0     81
#define IOC_GPIO_G1_SPI6_SS2     81
#define IOC_GPIO_G1_UART7_RXD     81
#define IOC_GPIO_G1_XTRG_IO33     81
#define IOC_GPIO_G1_FLEXRAY1_A_RX     81
#define IOC_GPIO_G1_I2C7_SDA     81
#define IOC_GPIO_G1_PTB_DA_7     81
#define IOC_GPIO_G1_PTB_DA_7     81
#define IOC_GPIO_G2_ENET1_TXD1     82
#define IOC_GPIO_G2_FLEXRAY1_STRB1     82
#define IOC_GPIO_G2_SPI6_SS0     82
#define IOC_GPIO_G2_UART6_TXD     82
#define IOC_GPIO_G2_XTRG_IO34     82
#define IOC_GPIO_G2_FLEXRAY1_A_TX_EN     82
#define IOC_GPIO_G2_PTB_DA_8     82
#define IOC_GPIO_G2_PTB_DA_8     82
#define IOC_GPIO_G3_ENET1_TXD2     83
#define IOC_GPIO_G3_ENET1_MDIO     83
#define IOC_GPIO_G3_SPI6_SCLK     83
#define IOC_GPIO_G3_UART6_RXD     83
#define IOC_GPIO_G3_XTRG_IO35     83
#define IOC_GPIO_G3_FLEXRAY1_B_TX     83
#define IOC_GPIO_G3_CANFD1_RX     83
#define IOC_GPIO_G3_PTB_DA_9     83
#define IOC_GPIO_G3_PTB_DA_9     83
#define IOC_GPIO_G4_ENET1_TXD3     84
#define IOC_GPIO_G4_ENET1_MDC     84
#define IOC_GPIO_G4_SPI6_MISO     84
#define IOC_GPIO_G4_UART5_TXD     84
#define IOC_GPIO_G4_XTRG_IO36     84
#define IOC_GPIO_G4_FLEXRAY1_B_RX     84
#define IOC_GPIO_G4_CANFD1_TX     84
#define IOC_GPIO_G4_PTB_DA_10     84
#define IOC_GPIO_G4_PTB_DA_10     84
#define IOC_GPIO_G5_ENET1_TXEN     85
#define IOC_GPIO_G5_FLEXRAY1_STRB2     85
#define IOC_GPIO_G5_SPI6_MOSI     85
#define IOC_GPIO_G5_UART5_RXD     85
#define IOC_GPIO_G5_XTRG_IO37     85
#define IOC_GPIO_G5_FLEXRAY1_B_TX_EN     85
#define IOC_GPIO_G5_XSPI1_PB_RESET_N     85
#define IOC_GPIO_G5_PTB_DA_11     85
#define IOC_GPIO_G5_PTB_DA_11     85
#define IOC_GPIO_G6_ENET1_RXC     86
#define IOC_GPIO_G6_ENET1_CAP_COMP_0     86
#define IOC_GPIO_G6_SPI6_SS1     86
#define IOC_GPIO_G6_UART4_TXD     86
#define IOC_GPIO_G6_XTRG_IO38     86
#define IOC_GPIO_G6_FLEXRAY2_A_TX     86
#define IOC_GPIO_G6_XSPI1_PB_INT     86
#define IOC_GPIO_G6_PTB_DA_12     86
#define IOC_GPIO_G6_PTB_DA_12     86
#define IOC_GPIO_G7_ENET1_RXD0     87
#define IOC_GPIO_G7_FLEXRAY1_STRB3     87
#define IOC_GPIO_G7_SPI4_SS1     87
#define IOC_GPIO_G7_UART4_RXD     87
#define IOC_GPIO_G7_XTRG_IO39     87
#define IOC_GPIO_G7_FLEXRAY2_A_RX     87
#define IOC_GPIO_G7_XSPI1_PB_CRC     87
#define IOC_GPIO_G7_PTB_DA_13     87
#define IOC_GPIO_G7_PTB_DA_13     87
#define IOC_GPIO_G8_ENET1_RXD1     88
#define IOC_GPIO_G8_FLEXRAY2_STRB0     88
#define IOC_GPIO_G8_SPI4_SS0     88
#define IOC_GPIO_G8_UART3_TXD     88
#define IOC_GPIO_G8_XTRG_IO40     88
#define IOC_GPIO_G8_FLEXRAY2_A_TX_EN     88
#define IOC_GPIO_G8_CANFD2_RX     88
#define IOC_GPIO_G8_PTB_DA_14     88
#define IOC_GPIO_G8_PTB_DA_14     88
#define IOC_GPIO_G9_ENET1_RXD2     89
#define IOC_GPIO_G9_ENET1_RMII_REF_CLK     89
#define IOC_GPIO_G9_SPI4_SCLK     89
#define IOC_GPIO_G9_UART3_RXD     89
#define IOC_GPIO_G9_XTRG_IO41     89
#define IOC_GPIO_G9_FLEXRAY2_B_TX     89
#define IOC_GPIO_G9_CANFD2_TX     89
#define IOC_GPIO_G9_PTB_DA_15     89
#define IOC_GPIO_G9_PTB_DA_15     89
#define IOC_GPIO_G10_ENET1_RXD3     90
#define IOC_GPIO_G10_ENET1_RX_ER     90
#define IOC_GPIO_G10_SPI4_MISO     90
#define IOC_GPIO_G10_UART2_TXD     90
#define IOC_GPIO_G10_XTRG_IO42     90
#define IOC_GPIO_G10_FLEXRAY2_B_RX     90
#define IOC_GPIO_G10_XSPI2_PB_RESET_N     90
#define IOC_GPIO_G10_PTB_DA_16     90
#define IOC_GPIO_G10_PTB_DA_16     90
#define IOC_GPIO_G11_ENET1_RXDV     91
#define IOC_GPIO_G11_FLEXRAY2_STRB1     91
#define IOC_GPIO_G11_SPI4_MOSI     91
#define IOC_GPIO_G11_UART2_RXD     91
#define IOC_GPIO_G11_XTRG_IO43     91
#define IOC_GPIO_G11_FLEXRAY2_B_TX_EN     91
#define IOC_GPIO_G11_XSPI2_PA_RESET_N     91
#define IOC_GPIO_G11_PTB_DA_17     91
#define IOC_GPIO_G11_PTB_DA_17     91
#define IOC_GPIO_M0_ENET2_TXC     92
#define IOC_GPIO_M0_ENET2_AUS_IN_0     92
#define IOC_GPIO_M0_SPI1_SS0     92
#define IOC_GPIO_M0_UART16_TXD     92
#define IOC_GPIO_M0_XTRG_IO6     92
#define IOC_GPIO_M0_I2C5_SDA     92
#define IOC_GPIO_M1_ENET2_TXD0     93
#define IOC_GPIO_M1_ACMP1_AMS_4     93
#define IOC_GPIO_M1_SPI1_SCLK     93
#define IOC_GPIO_M1_UART16_RXD     93
#define IOC_GPIO_M1_XTRG_IO7     93
#define IOC_GPIO_M1_I2C5_SUSP     93
#define IOC_GPIO_M1_XSPI1_PA_RESET_N     93
#define IOC_GPIO_M2_ENET2_TXD1     94
#define IOC_GPIO_M2_ACMP1_AMS_5     94
#define IOC_GPIO_M2_SPI1_MISO     94
#define IOC_GPIO_M2_UART15_TXD     94
#define IOC_GPIO_M2_XTRG_IO8     94
#define IOC_GPIO_M2_I2C5_ALERT     94
#define IOC_GPIO_M2_XSPI1_PA_INT     94
#define IOC_GPIO_M3_ENET2_TXD2     95
#define IOC_GPIO_M3_ENET2_MDIO     95
#define IOC_GPIO_M3_SPI1_MOSI     95
#define IOC_GPIO_M3_UART15_RXD     95
#define IOC_GPIO_M3_XTRG_IO9     95
#define IOC_GPIO_M3_XSPI1_PA_CRC     95
#define IOC_GPIO_M4_ENET2_TXD3     96
#define IOC_GPIO_M4_ENET2_MDC     96
#define IOC_GPIO_M4_SPI1_SS1     96
#define IOC_GPIO_M4_UART14_TXD     96
#define IOC_GPIO_M4_XTRG_IO10     96
#define IOC_GPIO_M4_I2C6_SCL     96
#define IOC_GPIO_M5_ENET2_TXEN     97
#define IOC_GPIO_M5_ACMP1_AMS_6     97
#define IOC_GPIO_M5_SPI1_SS2     97
#define IOC_GPIO_M5_UART14_RXD     97
#define IOC_GPIO_M5_XTRG_IO11     97
#define IOC_GPIO_M5_I2C6_SDA     97
#define IOC_GPIO_M6_ENET2_RXC     98
#define IOC_GPIO_M6_ENET2_CAP_COMP_0     98
#define IOC_GPIO_M6_SPI1_SS3     98
#define IOC_GPIO_M6_UART13_TXD     98
#define IOC_GPIO_M6_XTRG_IO12     98
#define IOC_GPIO_M6_I2C7_SCL     98
#define IOC_GPIO_M7_ENET2_RXD0     99
#define IOC_GPIO_M7_ACMP2_AMS_4     99
#define IOC_GPIO_M7_SPI2_SS0     99
#define IOC_GPIO_M7_UART13_RXD     99
#define IOC_GPIO_M7_XTRG_IO13     99
#define IOC_GPIO_M7_I2C7_SDA     99
#define IOC_GPIO_M8_ENET2_RXD1     100
#define IOC_GPIO_M8_ACMP2_AMS_5     100
#define IOC_GPIO_M8_SPI2_SCLK     100
#define IOC_GPIO_M8_UART13_CTSN     100
#define IOC_GPIO_M8_XTRG_IO14     100
#define IOC_GPIO_M8_I2C7_SUSP     100
#define IOC_GPIO_M9_ENET2_RXD2     101
#define IOC_GPIO_M9_ENET2_RMII_REF_CLK     101
#define IOC_GPIO_M9_SPI2_MISO     101
#define IOC_GPIO_M9_UART13_RTSN     101
#define IOC_GPIO_M9_XTRG_IO15     101
#define IOC_GPIO_M9_I2C7_ALERT     101
#define IOC_GPIO_M10_ENET2_RXD3     102
#define IOC_GPIO_M10_ENET2_RX_ER     102
#define IOC_GPIO_M10_SPI2_MOSI     102
#define IOC_GPIO_M10_UART12_TXD     102
#define IOC_GPIO_M10_XTRG_IO16     102
#define IOC_GPIO_M10_I2C8_SCL     102
#define IOC_GPIO_M11_ENET2_RXDV     103
#define IOC_GPIO_M11_ACMP2_AMS_6     103
#define IOC_GPIO_M11_SPI2_SS1     103
#define IOC_GPIO_M11_UART12_RXD     103
#define IOC_GPIO_M11_XTRG_IO17     103
#define IOC_GPIO_M11_I2C8_SDA     103
#define IOC_GPIO_S0_SACI1_TXSCK     104
#define IOC_GPIO_S0_SACI1_RXSCK     104
#define IOC_GPIO_S0_SEHC1_EMMC_CMD     104
#define IOC_GPIO_S0_UART11_TXD     104
#define IOC_GPIO_S0_XTRG_IO18     104
#define IOC_GPIO_S0_FLEXRAY1_A_TX     104
#define IOC_GPIO_S0_DISP_DATA23     104
#define IOC_GPIO_S1_SACI1_TXWS     105
#define IOC_GPIO_S1_SACI1_RXWS     105
#define IOC_GPIO_S1_SEHC1_EMMC_CLK     105
#define IOC_GPIO_S1_UART11_RXD     105
#define IOC_GPIO_S1_XTRG_IO19     105
#define IOC_GPIO_S1_FLEXRAY1_A_RX     105
#define IOC_GPIO_S1_DISP_DATA22     105
#define IOC_GPIO_S2_SACI1_TXRXD0     106
#define IOC_GPIO_S2_SMC_SWM0     106
#define IOC_GPIO_S2_SEHC1_EMMC_DAT0     106
#define IOC_GPIO_S2_UART10_TXD     106
#define IOC_GPIO_S2_XTRG_IO20     106
#define IOC_GPIO_S2_FLEXRAY1_A_TX_EN     106
#define IOC_GPIO_S2_DISP_DATA21     106
#define IOC_GPIO_S3_SACI1_TXRXD1     107
#define IOC_GPIO_S3_SMC_SWM1     107
#define IOC_GPIO_S3_SEHC1_EMMC_DAT1     107
#define IOC_GPIO_S3_UART10_RXD     107
#define IOC_GPIO_S3_XTRG_IO21     107
#define IOC_GPIO_S3_FLEXRAY1_B_TX     107
#define IOC_GPIO_S3_DISP_DATA20     107
#define IOC_GPIO_S4_SACI1_TXRXD2     108
#define IOC_GPIO_S4_SMC_SWM2     108
#define IOC_GPIO_S4_SEHC1_EMMC_DAT2     108
#define IOC_GPIO_S4_UART9_TXD     108
#define IOC_GPIO_S4_XTRG_IO22     108
#define IOC_GPIO_S4_FLEXRAY1_B_RX     108
#define IOC_GPIO_S4_DISP_DATA19     108
#define IOC_GPIO_S5_SACI1_TXRXD3     109
#define IOC_GPIO_S5_SMC_SWM3     109
#define IOC_GPIO_S5_SEHC1_EMMC_DAT3     109
#define IOC_GPIO_S5_UART9_RXD     109
#define IOC_GPIO_S5_XTRG_IO23     109
#define IOC_GPIO_S5_FLEXRAY1_B_TX_EN     109
#define IOC_GPIO_S5_DISP_DATA18     109
#define IOC_GPIO_S6_SACI1_TXRXD4     110
#define IOC_GPIO_S6_SACI1_PDM_CLK     110
#define IOC_GPIO_S6_CANFD21_RX     110
#define IOC_GPIO_S6_SEHC2_CARD_DET_B     110
#define IOC_GPIO_S6_XTRG_IO24     110
#define IOC_GPIO_S6_FLEXRAY2_A_TX     110
#define IOC_GPIO_S6_CANFD21_RX     110
#define IOC_GPIO_S7_SACI1_TXRXD5     111
#define IOC_GPIO_S7_SACI1_PDM_DATA     111
#define IOC_GPIO_S7_SPI7_SS3     111
#define IOC_GPIO_S7_SEHC2_IO_VOLT_SW     111
#define IOC_GPIO_S7_XTRG_IO25     111
#define IOC_GPIO_S7_FLEXRAY2_A_RX     111
#define IOC_GPIO_S7_CANFD21_TX     111
#define IOC_GPIO_S8_SACI1_TXRXD6     112
#define IOC_GPIO_S8_UART7_CTSN     112
#define IOC_GPIO_S8_SPI7_SS2     112
#define IOC_GPIO_S8_UART6_TXD     112
#define IOC_GPIO_S8_XTRG_IO26     112
#define IOC_GPIO_S8_FLEXRAY2_A_TX_EN     112
#define IOC_GPIO_S8_CANFD22_RX     112
#define IOC_GPIO_S9_SACI1_TXRXD7     113
#define IOC_GPIO_S9_UART7_RTSN     113
#define IOC_GPIO_S9_SPI7_SS1     113
#define IOC_GPIO_S9_UART6_RXD     113
#define IOC_GPIO_S9_XTRG_IO27     113
#define IOC_GPIO_S9_FLEXRAY2_B_TX     113
#define IOC_GPIO_S9_CANFD22_TX     113
#define IOC_GPIO_S10_SACI1_RXSCK     114
#define IOC_GPIO_S10_SACI_MCLK0     114
#define IOC_GPIO_S10_SPI7_SS0     114
#define IOC_GPIO_S10_UART7_TXD     114
#define IOC_GPIO_S10_XTRG_IO28     114
#define IOC_GPIO_S10_FLEXRAY2_B_RX     114
#define IOC_GPIO_S10_CANFD23_RX     114
#define IOC_GPIO_S11_SACI1_RXWS     115
#define IOC_GPIO_S11_SPI7_SCLK     115
#define IOC_GPIO_S11_UART7_RXD     115
#define IOC_GPIO_S11_XTRG_IO29     115
#define IOC_GPIO_S11_FLEXRAY2_B_TX_EN     115
#define IOC_GPIO_S11_CANFD23_TX     115
#define IOC_GPIO_S12_SACI1_PDM_CLK     116
#define IOC_GPIO_S12_SACI_MCLK1     116
#define IOC_GPIO_S12_SPI7_MISO     116
#define IOC_GPIO_S12_UART8_TXD     116
#define IOC_GPIO_S12_XTRG_IO30     116
#define IOC_GPIO_S12_FLEXRAY1_STRB0     116
#define IOC_GPIO_S12_CANFD24_RX     116
#define IOC_GPIO_S13_SACI1_PDM_DATA     117
#define IOC_GPIO_S13_SPI7_MOSI     117
#define IOC_GPIO_S13_UART8_RXD     117
#define IOC_GPIO_S13_XTRG_IO31     117
#define IOC_GPIO_S13_SEHC2_IO_VOLT_SW     117
#define IOC_GPIO_S13_CANFD24_TX     117
#define IOC_GPIO_H0_SACI2_TXSCK     118
#define IOC_GPIO_H0_SACI2_RXSCK     118
#define IOC_GPIO_H0_CSI_DATA0     118
#define IOC_GPIO_H0_SEHC1_EMMC_STRB     118
#define IOC_GPIO_H0_XTRG_IO32     118
#define IOC_GPIO_H0_UART12_TXD     118
#define IOC_GPIO_H0_DISP_DATA17     118
#define IOC_GPIO_H0_PTB_DA_18     118
#define IOC_GPIO_H0_PTB_DA_18     118
#define IOC_GPIO_H1_SACI2_TXWS     119
#define IOC_GPIO_H1_SACI2_RXWS     119
#define IOC_GPIO_H1_CSI_DATA1     119
#define IOC_GPIO_H1_SEHC1_EMMC_RST_B     119
#define IOC_GPIO_H1_XTRG_IO33     119
#define IOC_GPIO_H1_UART12_RXD     119
#define IOC_GPIO_H1_DISP_DATA16     119
#define IOC_GPIO_H1_PTB_DA_19     119
#define IOC_GPIO_H1_PTB_DA_19     119
#define IOC_GPIO_H2_SACI2_TXRXD0     120
#define IOC_GPIO_H2_CSI_DATA2     120
#define IOC_GPIO_H2_SEHC1_EMMC_DAT7     120
#define IOC_GPIO_H2_XTRG_IO34     120
#define IOC_GPIO_H2_UART11_TXD     120
#define IOC_GPIO_H2_DISP_DATA15     120
#define IOC_GPIO_H2_PTB_DA_20     120
#define IOC_GPIO_H2_PTB_DA_20     120
#define IOC_GPIO_H3_SACI2_TXRXD1     121
#define IOC_GPIO_H3_CSI_DATA3     121
#define IOC_GPIO_H3_SEHC1_EMMC_DAT6     121
#define IOC_GPIO_H3_XTRG_IO35     121
#define IOC_GPIO_H3_UART11_RXD     121
#define IOC_GPIO_H3_DISP_DATA14     121
#define IOC_GPIO_H3_PTB_DA_21     121
#define IOC_GPIO_H3_PTB_DA_21     121
#define IOC_GPIO_H4_SACI2_TXRXD2     122
#define IOC_GPIO_H4_CSI_DATA4     122
#define IOC_GPIO_H4_SEHC1_EMMC_DAT5     122
#define IOC_GPIO_H4_XTRG_IO36     122
#define IOC_GPIO_H4_UART10_TXD     122
#define IOC_GPIO_H4_DISP_DATA13     122
#define IOC_GPIO_H4_PTB_DA_22     122
#define IOC_GPIO_H4_PTB_DA_22     122
#define IOC_GPIO_H5_SACI2_TXRXD3     123
#define IOC_GPIO_H5_CKGEN_AP_CLK24M_I     123
#define IOC_GPIO_H5_CSI_DATA5     123
#define IOC_GPIO_H5_SEHC1_EMMC_DAT4     123
#define IOC_GPIO_H5_XTRG_IO37     123
#define IOC_GPIO_H5_UART10_RXD     123
#define IOC_GPIO_H5_DISP_DATA12     123
#define IOC_GPIO_H5_PTB_DA_23     123
#define IOC_GPIO_H5_PTB_DA_23     123
#define IOC_GPIO_H6_SACI2_TXRXD4     124
#define IOC_GPIO_H6_SACI2_PDM_CLK     124
#define IOC_GPIO_H6_CSI_DATA6     124
#define IOC_GPIO_H6_SEHC1_EMMC_DAT3     124
#define IOC_GPIO_H6_XTRG_IO38     124
#define IOC_GPIO_H6_UART9_TXD     124
#define IOC_GPIO_H6_DISP_DATA11     124
#define IOC_GPIO_H6_PTB_DA_24     124
#define IOC_GPIO_H6_PTB_DA_24     124
#define IOC_GPIO_H7_SACI2_TXRXD5     125
#define IOC_GPIO_H7_SACI2_PDM_DATA     125
#define IOC_GPIO_H7_CSI_DATA7     125
#define IOC_GPIO_H7_SEHC1_EMMC_DAT2     125
#define IOC_GPIO_H7_XTRG_IO39     125
#define IOC_GPIO_H7_UART9_RXD     125
#define IOC_GPIO_H7_DISP_DATA10     125
#define IOC_GPIO_H7_PTB_DA_25     125
#define IOC_GPIO_H7_PTB_DA_25     125
#define IOC_GPIO_H8_SACI2_TXRXD6     126
#define IOC_GPIO_H8_SEIP_UART_RXD     126
#define IOC_GPIO_H8_CSI_CLK     126
#define IOC_GPIO_H8_SEHC1_EMMC_DAT1     126
#define IOC_GPIO_H8_XTRG_IO40     126
#define IOC_GPIO_H8_CANFD21_RX     126
#define IOC_GPIO_H8_DISP_DATA9     126
#define IOC_GPIO_H8_PTB_DA_26     126
#define IOC_GPIO_H8_PTB_DA_26     126
#define IOC_GPIO_H9_SACI2_TXRXD7     127
#define IOC_GPIO_H9_SEIP_UART_TXD     127
#define IOC_GPIO_H9_CSI_HSYNC     127
#define IOC_GPIO_H9_SEHC1_EMMC_DAT0     127
#define IOC_GPIO_H9_XTRG_IO41     127
#define IOC_GPIO_H9_CANFD21_TX     127
#define IOC_GPIO_H9_DISP_DATA8     127
#define IOC_GPIO_H9_PTB_DA_27     127
#define IOC_GPIO_H9_PTB_DA_27     127
#define IOC_GPIO_H10_SACI2_RXSCK     128
#define IOC_GPIO_H10_SACI_MCLK0     128
#define IOC_GPIO_H10_CSI_VSYNC     128
#define IOC_GPIO_H10_SEHC1_EMMC_CLK     128
#define IOC_GPIO_H10_XTRG_IO42     128
#define IOC_GPIO_H10_CANFD22_RX     128
#define IOC_GPIO_H10_DISP_DATA7     128
#define IOC_GPIO_H10_PTB_DA_28     128
#define IOC_GPIO_H10_PTB_DA_28     128
#define IOC_GPIO_H11_SACI2_RXWS     129
#define IOC_GPIO_H11_CSI_ENABLE     129
#define IOC_GPIO_H11_SEHC1_EMMC_CMD     129
#define IOC_GPIO_H11_XTRG_IO43     129
#define IOC_GPIO_H11_CANFD22_TX     129
#define IOC_GPIO_H11_DISP_DATA6     129
#define IOC_GPIO_H11_PTB_DA_29     129
#define IOC_GPIO_H11_PTB_DA_29     129
#define IOC_GPIO_H12_SACI2_PDM_CLK     130
#define IOC_GPIO_H12_SACI_MCLK1     130
#define IOC_GPIO_H12_CSI_MCLK     130
#define IOC_GPIO_H12_WDT1_RESET_N     130
#define IOC_GPIO_H12_XTRG_IO44     130
#define IOC_GPIO_H12_USB_PWR     130
#define IOC_GPIO_H12_DISP_DATA23     130
#define IOC_GPIO_H12_PTB_DA_30     130
#define IOC_GPIO_H12_PTB_DA_30     130
#define IOC_GPIO_H13_SACI2_PDM_DATA     131
#define IOC_GPIO_H13_SEHC2_IO_VOLT_SW     131
#define IOC_GPIO_H13_SPI5_SS3     131
#define IOC_GPIO_H13_SEHC1_IO_VOLT_SW     131
#define IOC_GPIO_H13_XTRG_IO45     131
#define IOC_GPIO_H13_USB_OC     131
#define IOC_GPIO_H13_DISP_DATA22     131
#define IOC_GPIO_H13_PTB_DA_31     131
#define IOC_GPIO_H13_PTB_DA_31     131
#define IOC_GPIO_F0_SEHC2_EMMC_DAT3     132
#define IOC_GPIO_F0_SPI5_SS2     132
#define IOC_GPIO_F0_XTRG_IO46     132
#define IOC_GPIO_F1_SEHC2_EMMC_DAT2     133
#define IOC_GPIO_F1_SPI5_SS1     133
#define IOC_GPIO_F1_XTRG_IO47     133
#define IOC_GPIO_F2_SEHC2_EMMC_DAT1     134
#define IOC_GPIO_F2_SPI5_SS0     134
#define IOC_GPIO_F2_XTRG_IO48     134
#define IOC_GPIO_F3_SEHC2_EMMC_DAT0     135
#define IOC_GPIO_F3_SPI5_MISO     135
#define IOC_GPIO_F3_XTRG_IO49     135
#define IOC_GPIO_F4_SEHC2_EMMC_CLK     136
#define IOC_GPIO_F4_SPI5_MOSI     136
#define IOC_GPIO_F4_XTRG_IO50     136
#define IOC_GPIO_F5_SEHC2_EMMC_CMD     137
#define IOC_GPIO_F5_SPI5_SCLK     137
#define IOC_GPIO_F5_XTRG_IO51     137
#define IOC_GPIO_L0_LVDS_CLK_P     138
#define IOC_GPIO_L0_ENET2_MDIO     138
#define IOC_GPIO_L0_CANFD23_RX     138
#define IOC_GPIO_L0_SEHC1_LED_CTRL     138
#define IOC_GPIO_L0_CKGEN_AP_CLK24M_I     138
#define IOC_GPIO_L0_DISP_DATA5     138
#define IOC_GPIO_L1_LVDS_CLK_N     139
#define IOC_GPIO_L1_ENET2_MDC     139
#define IOC_GPIO_L1_CANFD23_TX     139
#define IOC_GPIO_L1_SEHC1_CARD_WP_B     139
#define IOC_GPIO_L1_WDT1_RESET_N     139
#define IOC_GPIO_L1_DISP_DATA4     139
#define IOC_GPIO_L2_LVDS_D0_P     140
#define IOC_GPIO_L2_ENET2_RMII_REF_CLK     140
#define IOC_GPIO_L2_CANFD24_RX     140
#define IOC_GPIO_L2_SEHC1_IO_VOLT_SW     140
#define IOC_GPIO_L2_USB_PWR     140
#define IOC_GPIO_L2_DISP_DATA3     140
#define IOC_GPIO_L3_LVDS_D0_N     141
#define IOC_GPIO_L3_ENET2_TXD0     141
#define IOC_GPIO_L3_CANFD24_TX     141
#define IOC_GPIO_L3_SEHC1_CARD_DET_B     141
#define IOC_GPIO_L3_USB_OC     141
#define IOC_GPIO_L3_DISP_DATA2     141
#define IOC_GPIO_L4_LVDS_D1_P     142
#define IOC_GPIO_L4_ENET2_TXD1     142
#define IOC_GPIO_L4_SEHC2_CARD_DET_B     142
#define IOC_GPIO_L4_UART16_TXD     142
#define IOC_GPIO_L4_DISP_DATA1     142
#define IOC_GPIO_L5_LVDS_D1_N     143
#define IOC_GPIO_L5_ENET2_TXEN     143
#define IOC_GPIO_L5_SEHC2_CARD_WP_B     143
#define IOC_GPIO_L5_UART16_RXD     143
#define IOC_GPIO_L5_DISP_DATA0     143
#define IOC_GPIO_L6_LVDS_D2_P     144
#define IOC_GPIO_L6_ENET2_RX_ER     144
#define IOC_GPIO_L6_SEHC2_IO_VOLT_SW     144
#define IOC_GPIO_L6_UART15_TXD     144
#define IOC_GPIO_L6_DISP_CLK     144
#define IOC_GPIO_L7_LVDS_D2_N     145
#define IOC_GPIO_L7_ENET2_RXD0     145
#define IOC_GPIO_L7_SEHC2_LED_CTRL     145
#define IOC_GPIO_L7_UART15_RXD     145
#define IOC_GPIO_L7_DISP_HSYNC     145
#define IOC_GPIO_L8_LVDS_D3_P     146
#define IOC_GPIO_L8_ENET2_RXD1     146
#define IOC_GPIO_L8_USB_PWR     146
#define IOC_GPIO_L8_UART14_TXD     146
#define IOC_GPIO_L8_DISP_VSYNC     146
#define IOC_GPIO_L9_LVDS_D3_N     147
#define IOC_GPIO_L9_ENET2_RXDV     147
#define IOC_GPIO_L9_USB_OC     147
#define IOC_GPIO_L9_UART14_RXD     147
#define IOC_GPIO_L9_DISP_ENABLE     147
#define IOC_GPIO_D0_SDRAMC_ADDR0     148
#define IOC_GPIO_D0_CANFD1_RX     148
#define IOC_GPIO_D0_CSI_MCLK     148
#define IOC_GPIO_D0_XSPI2_PA_SCLK     148
#define IOC_GPIO_D1_SDRAMC_ADDR1     149
#define IOC_GPIO_D1_CANFD1_TX     149
#define IOC_GPIO_D1_CSI_ENABLE     149
#define IOC_GPIO_D1_XSPI2_PA_SS0     149
#define IOC_GPIO_D2_SDRAMC_ADDR2     150
#define IOC_GPIO_D2_CANFD2_RX     150
#define IOC_GPIO_D2_CSI_CLK     150
#define IOC_GPIO_D2_XSPI2_PA_DATA0     150
#define IOC_GPIO_D3_SDRAMC_ADDR3     151
#define IOC_GPIO_D3_CANFD2_TX     151
#define IOC_GPIO_D3_CSI_HSYNC     151
#define IOC_GPIO_D3_XSPI2_PA_DATA1     151
#define IOC_GPIO_D4_SDRAMC_ADDR4     152
#define IOC_GPIO_D4_CANFD3_RX     152
#define IOC_GPIO_D4_CSI_VSYNC     152
#define IOC_GPIO_D4_XSPI2_PA_DATA2     152
#define IOC_GPIO_D5_SDRAMC_ADDR5     153
#define IOC_GPIO_D5_CANFD3_TX     153
#define IOC_GPIO_D5_CSI_DATA0     153
#define IOC_GPIO_D5_XSPI2_PA_DATA3     153
#define IOC_GPIO_D6_SDRAMC_ADDR6     154
#define IOC_GPIO_D6_CANFD4_RX     154
#define IOC_GPIO_D6_CSI_DATA1     154
#define IOC_GPIO_D6_XSPI2_PA_DATA4     154
#define IOC_GPIO_D7_SDRAMC_ADDR7     155
#define IOC_GPIO_D7_CANFD4_TX     155
#define IOC_GPIO_D7_CSI_DATA2     155
#define IOC_GPIO_D7_XSPI2_PA_DATA5     155
#define IOC_GPIO_D8_SDRAMC_ADDR8     156
#define IOC_GPIO_D8_CANFD5_RX     156
#define IOC_GPIO_D8_CSI_DATA3     156
#define IOC_GPIO_D8_XSPI2_PA_DATA6     156
#define IOC_GPIO_D9_SDRAMC_ADDR9     157
#define IOC_GPIO_D9_CANFD5_TX     157
#define IOC_GPIO_D9_CSI_DATA4     157
#define IOC_GPIO_D9_XSPI2_PA_DATA7     157
#define IOC_GPIO_D10_SDRAMC_ADDR10     158
#define IOC_GPIO_D10_CANFD6_RX     158
#define IOC_GPIO_D10_CSI_DATA5     158
#define IOC_GPIO_D10_XSPI2_PA_DQS     158
#define IOC_GPIO_D11_SDRAMC_ADDR11     159
#define IOC_GPIO_D11_CANFD6_TX     159
#define IOC_GPIO_D11_CSI_DATA6     159
#define IOC_GPIO_D11_XSPI2_PB_DQS     159
#define IOC_GPIO_D12_SDRAMC_ADDR12     160
#define IOC_GPIO_D12_CANFD7_RX     160
#define IOC_GPIO_D12_CSI_DATA7     160
#define IOC_GPIO_D12_XSPI2_PB_DATA7     160
#define IOC_GPIO_D13_SDRAMC_BA0     161
#define IOC_GPIO_D13_CANFD7_TX     161
#define IOC_GPIO_D13_CSI_DATA8     161
#define IOC_GPIO_D13_XSPI2_PB_DATA6     161
#define IOC_GPIO_D13_USB_PWR     161
#define IOC_GPIO_D13_DC_CRC_EXT_CLK     161
#define IOC_GPIO_D14_SDRAMC_BA1     162
#define IOC_GPIO_D14_CANFD8_RX     162
#define IOC_GPIO_D14_CSI_DATA9     162
#define IOC_GPIO_D14_XSPI2_PB_DATA5     162
#define IOC_GPIO_D14_USB_OC     162
#define IOC_GPIO_D14_DISP_DATA22     162
#define IOC_GPIO_D15_SDRAMC_RAS     163
#define IOC_GPIO_D15_CANFD8_TX     163
#define IOC_GPIO_D15_CSI_DATA10     163
#define IOC_GPIO_D15_XSPI2_PB_DATA4     163
#define IOC_GPIO_D15_DISP_DATA21     163
#define IOC_GPIO_D16_SDRAMC_CAS     164
#define IOC_GPIO_D16_CANFD9_RX     164
#define IOC_GPIO_D16_CSI_DATA11     164
#define IOC_GPIO_D16_XSPI2_PB_DATA3     164
#define IOC_GPIO_D16_DISP_DATA20     164
#define IOC_GPIO_D17_SDRAMC_WE     165
#define IOC_GPIO_D17_CANFD9_TX     165
#define IOC_GPIO_D17_CSI_DATA12     165
#define IOC_GPIO_D17_XSPI2_PB_DATA2     165
#define IOC_GPIO_D17_DISP_DATA19     165
#define IOC_GPIO_D18_SDRAMC_CKE0     166
#define IOC_GPIO_D18_CANFD10_RX     166
#define IOC_GPIO_D18_CSI_DATA13     166
#define IOC_GPIO_D18_XSPI2_PB_DATA1     166
#define IOC_GPIO_D18_DISP_DATA18     166
#define IOC_GPIO_D19_SDRAMC_CLK_P     167
#define IOC_GPIO_D19_CANFD10_TX     167
#define IOC_GPIO_D19_CSI_DATA14     167
#define IOC_GPIO_D19_XSPI2_PB_DATA0     167
#define IOC_GPIO_D19_DISP_DATA17     167
#define IOC_GPIO_D20_SDRAMC_CLK_N     168
#define IOC_GPIO_D20_CANFD11_RX     168
#define IOC_GPIO_D20_CSI_DATA15     168
#define IOC_GPIO_D20_XSPI2_PB_SS0     168
#define IOC_GPIO_D20_DISP_DATA23     168
#define IOC_GPIO_D21_SDRAMC_CS0     169
#define IOC_GPIO_D21_CANFD11_TX     169
#define IOC_GPIO_D21_CSI_DATA16     169
#define IOC_GPIO_D21_XSPI2_PB_SCLK     169
#define IOC_GPIO_D21_DISP_DATA16     169
#define IOC_GPIO_D22_SDRAMC_DATA0     170
#define IOC_GPIO_D22_CANFD12_RX     170
#define IOC_GPIO_D22_CSI_DATA17     170
#define IOC_GPIO_D22_XSPI2_PA_SS1     170
#define IOC_GPIO_D22_DISP_DATA15     170
#define IOC_GPIO_D23_SDRAMC_DATA1     171
#define IOC_GPIO_D23_CANFD12_TX     171
#define IOC_GPIO_D23_CSI_DATA18     171
#define IOC_GPIO_D23_XSPI2_PB_SS1     171
#define IOC_GPIO_D23_DISP_DATA14     171
#define IOC_GPIO_D24_SDRAMC_DATA2     172
#define IOC_GPIO_D24_CANFD13_RX     172
#define IOC_GPIO_D24_CSI_DATA19     172
#define IOC_GPIO_D24_DISP_DATA13     172
#define IOC_GPIO_D25_SDRAMC_DATA3     173
#define IOC_GPIO_D25_CANFD13_TX     173
#define IOC_GPIO_D25_CSI_DATA20     173
#define IOC_GPIO_D25_DISP_DATA12     173
#define IOC_GPIO_D26_SDRAMC_DQS0     174
#define IOC_GPIO_D26_CANFD14_RX     174
#define IOC_GPIO_D26_CSI_DATA21     174
#define IOC_GPIO_D26_DISP_DATA11     174
#define IOC_GPIO_D27_SDRAMC_DATA4     175
#define IOC_GPIO_D27_CANFD14_TX     175
#define IOC_GPIO_D27_CSI_DATA22     175
#define IOC_GPIO_D27_DISP_DATA10     175
#define IOC_GPIO_D28_SDRAMC_DATA5     176
#define IOC_GPIO_D28_CANFD15_RX     176
#define IOC_GPIO_D28_CSI_DATA23     176
#define IOC_GPIO_D28_DISP_DATA9     176
#define IOC_GPIO_D29_SDRAMC_DATA6     177
#define IOC_GPIO_D29_CANFD15_TX     177
#define IOC_GPIO_D29_DISP_DATA8     177
#define IOC_GPIO_D30_SDRAMC_DATA7     178
#define IOC_GPIO_D30_CANFD16_RX     178
#define IOC_GPIO_D30_DISP_DATA7     178
#define IOC_GPIO_D31_SDRAMC_DM0     179
#define IOC_GPIO_D31_CANFD16_TX     179
#define IOC_GPIO_D31_DISP_DATA6     179
#define IOC_GPIO_D32_SDRAMC_DATA8     180
#define IOC_GPIO_D32_CANFD17_RX     180
#define IOC_GPIO_D32_DISP_DATA5     180
#define IOC_GPIO_D33_SDRAMC_DATA9     181
#define IOC_GPIO_D33_CANFD17_TX     181
#define IOC_GPIO_D33_DISP_DATA4     181
#define IOC_GPIO_D34_SDRAMC_DATA10     182
#define IOC_GPIO_D34_CANFD18_RX     182
#define IOC_GPIO_D34_DISP_DATA3     182
#define IOC_GPIO_D35_SDRAMC_DATA11     183
#define IOC_GPIO_D35_CANFD18_TX     183
#define IOC_GPIO_D35_DISP_DATA2     183
#define IOC_GPIO_D36_SDRAMC_DQS1     184
#define IOC_GPIO_D36_CANFD19_RX     184
#define IOC_GPIO_D36_DISP_DATA1     184
#define IOC_GPIO_D37_SDRAMC_DATA12     185
#define IOC_GPIO_D37_CANFD19_TX     185
#define IOC_GPIO_D37_DISP_DATA0     185
#define IOC_GPIO_D38_SDRAMC_DATA13     186
#define IOC_GPIO_D38_CANFD20_RX     186
#define IOC_GPIO_D38_DISP_CLK     186
#define IOC_GPIO_D39_SDRAMC_DATA14     187
#define IOC_GPIO_D39_CANFD20_TX     187
#define IOC_GPIO_D39_DISP_HSYNC     187
#define IOC_GPIO_D40_SDRAMC_DATA15     188
#define IOC_GPIO_D40_CANFD21_RX     188
#define IOC_GPIO_D40_USB_PWR     188
#define IOC_GPIO_D40_DISP_VSYNC     188
#define IOC_GPIO_D41_SDRAMC_DM1     189
#define IOC_GPIO_D41_CANFD21_TX     189
#define IOC_GPIO_D41_USB_OC     189
#define IOC_GPIO_D41_DISP_ENABLE     189
#define IOC_GPIO_E0_SDRAMC_ADDR13     190
#define IOC_GPIO_E0_CKGEN_AP_CLK24M_I     190
#define IOC_GPIO_E0_CSI_DATA18     190
#define IOC_GPIO_E0_SACI1_TXSCK     190
#define IOC_GPIO_E0_UART2_TXD     190
#define IOC_GPIO_E0_SEHC2_EMMC_DAT3     190
#define IOC_GPIO_E0_DISP_DATA22     190
#define IOC_GPIO_E1_SDRAMC_DATA16     191
#define IOC_GPIO_E1_SEHC1_CARD_DET_B     191
#define IOC_GPIO_E1_CSI_DATA19     191
#define IOC_GPIO_E1_SACI1_TXWS     191
#define IOC_GPIO_E1_UART2_RXD     191
#define IOC_GPIO_E1_SEHC2_EMMC_DAT2     191
#define IOC_GPIO_E1_DISP_DATA21     191
#define IOC_GPIO_E2_SDRAMC_DATA17     192
#define IOC_GPIO_E2_SEHC1_CARD_WP_B     192
#define IOC_GPIO_E2_CSI_DATA20     192
#define IOC_GPIO_E2_SACI1_TXRXD0     192
#define IOC_GPIO_E2_UART3_TXD     192
#define IOC_GPIO_E2_SEHC2_EMMC_DAT1     192
#define IOC_GPIO_E2_DISP_DATA20     192
#define IOC_GPIO_E3_SDRAMC_DATA18     193
#define IOC_GPIO_E3_SEHC1_IO_VOLT_SW     193
#define IOC_GPIO_E3_CSI_DATA21     193
#define IOC_GPIO_E3_SACI1_TXRXD1     193
#define IOC_GPIO_E3_UART3_RXD     193
#define IOC_GPIO_E3_SEHC2_EMMC_DAT0     193
#define IOC_GPIO_E3_DISP_DATA19     193
#define IOC_GPIO_E4_SDRAMC_DATA19     194
#define IOC_GPIO_E4_USB_PWR     194
#define IOC_GPIO_E4_CSI_DATA22     194
#define IOC_GPIO_E4_SACI1_TXRXD2     194
#define IOC_GPIO_E4_UART4_TXD     194
#define IOC_GPIO_E4_SEHC2_EMMC_CLK     194
#define IOC_GPIO_E4_DISP_DATA18     194
#define IOC_GPIO_E5_SDRAMC_DQS2     195
#define IOC_GPIO_E5_USB_OC     195
#define IOC_GPIO_E5_CSI_DATA23     195
#define IOC_GPIO_E5_SACI1_TXRXD3     195
#define IOC_GPIO_E5_UART4_RXD     195
#define IOC_GPIO_E5_SEHC2_EMMC_CMD     195
#define IOC_GPIO_E5_DISP_DATA17     195
#define IOC_GPIO_E6_SDRAMC_DATA20     196
#define IOC_GPIO_E6_SEHC1_LED_CTRL     196
#define IOC_GPIO_E6_SACI1_TXRXD4     196
#define IOC_GPIO_E6_UART4_CTSN     196
#define IOC_GPIO_E6_DISP_DATA16     196
#define IOC_GPIO_E7_SDRAMC_DATA21     197
#define IOC_GPIO_E7_CKGEN_AP_CLK24M_I     197
#define IOC_GPIO_E7_SACI1_TXRXD5     197
#define IOC_GPIO_E7_UART4_RTSN     197
#define IOC_GPIO_E7_DISP_DATA15     197
#define IOC_GPIO_E8_SDRAMC_DATA22     198
#define IOC_GPIO_E8_SEIP_UART_RXD     198
#define IOC_GPIO_E8_SACI1_TXRXD6     198
#define IOC_GPIO_E8_UART5_TXD     198
#define IOC_GPIO_E8_DISP_DATA14     198
#define IOC_GPIO_E9_SDRAMC_DATA23     199
#define IOC_GPIO_E9_SEIP_UART_TXD     199
#define IOC_GPIO_E9_SACI1_TXRXD7     199
#define IOC_GPIO_E9_UART5_RXD     199
#define IOC_GPIO_E9_DISP_DATA13     199
#define IOC_GPIO_E10_SDRAMC_DM2     200
#define IOC_GPIO_E10_CSI_DATA0     200
#define IOC_GPIO_E10_SACI1_RXSCK     200
#define IOC_GPIO_E10_SACI1_PDM_CLK     200
#define IOC_GPIO_E10_DISP_DATA12     200
#define IOC_GPIO_E11_SDRAMC_DATA24     201
#define IOC_GPIO_E11_CSI_DATA1     201
#define IOC_GPIO_E11_SACI1_RXWS     201
#define IOC_GPIO_E11_SACI1_PDM_DATA     201
#define IOC_GPIO_E11_DISP_DATA11     201
#define IOC_GPIO_E12_SDRAMC_DATA25     202
#define IOC_GPIO_E12_CSI_DATA2     202
#define IOC_GPIO_E12_SACI_MCLK0     202
#define IOC_GPIO_E12_USB_PWR     202
#define IOC_GPIO_E12_DISP_DATA10     202
#define IOC_GPIO_E13_SDRAMC_DATA26     203
#define IOC_GPIO_E13_CSI_DATA3     203
#define IOC_GPIO_E13_SACI2_TXSCK     203
#define IOC_GPIO_E13_USB_OC     203
#define IOC_GPIO_E13_DISP_DATA9     203
#define IOC_GPIO_E14_SDRAMC_DATA27     204
#define IOC_GPIO_E14_CSI_DATA4     204
#define IOC_GPIO_E14_SACI2_TXWS     204
#define IOC_GPIO_E14_UART6_TXD     204
#define IOC_GPIO_E14_DISP_DATA8     204
#define IOC_GPIO_E15_SDRAMC_DQS3     205
#define IOC_GPIO_E15_CSI_DATA5     205
#define IOC_GPIO_E15_SACI2_TXRXD0     205
#define IOC_GPIO_E15_UART6_RXD     205
#define IOC_GPIO_E15_DISP_DATA7     205
#define IOC_GPIO_E16_SDRAMC_DATA28     206
#define IOC_GPIO_E16_CSI_DATA6     206
#define IOC_GPIO_E16_SACI2_TXRXD1     206
#define IOC_GPIO_E16_UART7_TXD     206
#define IOC_GPIO_E16_DISP_DATA6     206
#define IOC_GPIO_E17_SDRAMC_DATA29     207
#define IOC_GPIO_E17_CSI_DATA7     207
#define IOC_GPIO_E17_SACI2_TXRXD2     207
#define IOC_GPIO_E17_UART7_RXD     207
#define IOC_GPIO_E17_DISP_DATA5     207
#define IOC_GPIO_E18_SDRAMC_DATA30     208
#define IOC_GPIO_E18_CSI_CLK     208
#define IOC_GPIO_E18_SACI2_TXRXD3     208
#define IOC_GPIO_E18_UART8_TXD     208
#define IOC_GPIO_E18_DISP_DATA4     208
#define IOC_GPIO_E19_SDRAMC_DATA31     209
#define IOC_GPIO_E19_CSI_HSYNC     209
#define IOC_GPIO_E19_SACI2_TXRXD4     209
#define IOC_GPIO_E19_UART8_RXD     209
#define IOC_GPIO_E19_DISP_DATA3     209
#define IOC_GPIO_E20_SDRAMC_DM3     210
#define IOC_GPIO_E20_CSI_VSYNC     210
#define IOC_GPIO_E20_SACI2_TXRXD5     210
#define IOC_GPIO_E20_SEHC1_CARD_DET_B     210
#define IOC_GPIO_E20_DISP_DATA2     210
#define IOC_GPIO_E21_SDRAMC_CKE1     211
#define IOC_GPIO_E21_CSI_ENABLE     211
#define IOC_GPIO_E21_SACI2_TXRXD6     211
#define IOC_GPIO_E21_SEHC1_CARD_WP_B     211
#define IOC_GPIO_E21_DISP_DATA1     211
#define IOC_GPIO_E22_SDRAMC_CKE2     212
#define IOC_GPIO_E22_CSI_MCLK     212
#define IOC_GPIO_E22_SACI2_TXRXD7     212
#define IOC_GPIO_E22_SEHC1_IO_VOLT_SW     212
#define IOC_GPIO_E22_DISP_DATA0     212
#define IOC_GPIO_E23_SDRAMC_CKE3     213
#define IOC_GPIO_E23_DC_CRC_EXT_CLK     213
#define IOC_GPIO_E23_SACI2_RXSCK     213
#define IOC_GPIO_E23_SACI2_PDM_CLK     213
#define IOC_GPIO_E23_DISP_CLK     213
#define IOC_GPIO_E24_SDRAMC_CS1     214
#define IOC_GPIO_E24_SEHC2_CARD_DET_B     214
#define IOC_GPIO_E24_SACI2_RXWS     214
#define IOC_GPIO_E24_SACI2_PDM_DATA     214
#define IOC_GPIO_E24_DISP_HSYNC     214
#define IOC_GPIO_E25_SDRAMC_CS2     215
#define IOC_GPIO_E25_SEHC2_CARD_WP_B     215
#define IOC_GPIO_E25_SACI_MCLK1     215
#define IOC_GPIO_E25_SEHC1_IO_VOLT_SW     215
#define IOC_GPIO_E25_USB_PWR     215
#define IOC_GPIO_E25_DISP_VSYNC     215
#define IOC_GPIO_E26_SDRAMC_CS3     216
#define IOC_GPIO_E26_SEHC2_IO_VOLT_SW     216
#define IOC_GPIO_E26_USB_OC     216
#define IOC_GPIO_E26_DISP_ENABLE     216
