TimeQuest Timing Analyzer report for teste
Thu Oct 13 12:57:36 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock:instancia_clock|clk_reduzido'
 12. Slow Model Setup: 'clock_50M'
 13. Slow Model Hold: 'clock_50M'
 14. Slow Model Hold: 'clock:instancia_clock|clk_reduzido'
 15. Slow Model Minimum Pulse Width: 'clock_50M'
 16. Slow Model Minimum Pulse Width: 'clock:instancia_clock|clk_reduzido'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock:instancia_clock|clk_reduzido'
 25. Fast Model Setup: 'clock_50M'
 26. Fast Model Hold: 'clock_50M'
 27. Fast Model Hold: 'clock:instancia_clock|clk_reduzido'
 28. Fast Model Minimum Pulse Width: 'clock_50M'
 29. Fast Model Minimum Pulse Width: 'clock:instancia_clock|clk_reduzido'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; teste                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock:instancia_clock|clk_reduzido ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:instancia_clock|clk_reduzido } ;
; clock_50M                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                          ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 310.66 MHz ; 310.66 MHz      ; clock:instancia_clock|clk_reduzido ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock:instancia_clock|clk_reduzido ; -2.219 ; -86.085       ;
; clock_50M                          ; 1.996  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_50M                          ; -1.726 ; -1.726        ;
; clock:instancia_clock|clk_reduzido ; 0.807  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_50M                          ; -1.380 ; -2.380        ;
; clock:instancia_clock|clk_reduzido ; -0.500 ; -52.000       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock:instancia_clock|clk_reduzido'                                                                                                                        ;
+--------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.219 ; vga:instancia_vga|sx[4] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; vga:instancia_vga|sx[4] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; vga:instancia_vga|sx[4] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.256      ;
; -2.218 ; vga:instancia_vga|sx[4] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.255      ;
; -2.218 ; vga:instancia_vga|sx[4] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.255      ;
; -2.218 ; vga:instancia_vga|sx[4] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.255      ;
; -2.216 ; vga:instancia_vga|sx[4] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.253      ;
; -2.215 ; vga:instancia_vga|sx[4] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.252      ;
; -2.215 ; vga:instancia_vga|sx[4] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.252      ;
; -2.215 ; vga:instancia_vga|sx[4] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.252      ;
; -2.215 ; vga:instancia_vga|sx[4] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.252      ;
; -2.210 ; vga:instancia_vga|sx[4] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.247      ;
; -2.168 ; vga:instancia_vga|sx[2] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.205      ;
; -2.168 ; vga:instancia_vga|sx[2] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.205      ;
; -2.168 ; vga:instancia_vga|sx[2] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.205      ;
; -2.167 ; vga:instancia_vga|sx[2] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.204      ;
; -2.167 ; vga:instancia_vga|sx[2] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.204      ;
; -2.167 ; vga:instancia_vga|sx[2] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.204      ;
; -2.165 ; vga:instancia_vga|sx[2] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.202      ;
; -2.164 ; vga:instancia_vga|sx[2] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.201      ;
; -2.164 ; vga:instancia_vga|sx[2] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.201      ;
; -2.164 ; vga:instancia_vga|sx[2] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.201      ;
; -2.164 ; vga:instancia_vga|sx[2] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.201      ;
; -2.159 ; vga:instancia_vga|sx[2] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.196      ;
; -2.036 ; vga:instancia_vga|sy[3] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.076      ;
; -2.036 ; vga:instancia_vga|sy[3] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.076      ;
; -2.036 ; vga:instancia_vga|sy[3] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.076      ;
; -2.035 ; vga:instancia_vga|sy[3] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.075      ;
; -2.035 ; vga:instancia_vga|sy[3] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.075      ;
; -2.035 ; vga:instancia_vga|sy[3] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.075      ;
; -2.033 ; vga:instancia_vga|sy[3] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.073      ;
; -2.032 ; vga:instancia_vga|sy[3] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.072      ;
; -2.032 ; vga:instancia_vga|sy[3] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.072      ;
; -2.032 ; vga:instancia_vga|sy[3] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.072      ;
; -2.032 ; vga:instancia_vga|sy[3] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.072      ;
; -2.027 ; vga:instancia_vga|sy[3] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.067      ;
; -2.023 ; vga:instancia_vga|sx[0] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.060      ;
; -2.023 ; vga:instancia_vga|sx[0] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.060      ;
; -2.023 ; vga:instancia_vga|sx[0] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.060      ;
; -2.022 ; vga:instancia_vga|sy[5] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.062      ;
; -2.022 ; vga:instancia_vga|sy[5] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.062      ;
; -2.022 ; vga:instancia_vga|sy[5] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.062      ;
; -2.022 ; vga:instancia_vga|sx[0] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.059      ;
; -2.022 ; vga:instancia_vga|sx[0] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.059      ;
; -2.022 ; vga:instancia_vga|sx[0] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.059      ;
; -2.021 ; vga:instancia_vga|sy[5] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.061      ;
; -2.021 ; vga:instancia_vga|sy[5] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.061      ;
; -2.021 ; vga:instancia_vga|sy[5] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.061      ;
; -2.020 ; vga:instancia_vga|sx[0] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.057      ;
; -2.019 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.004     ; 3.051      ;
; -2.019 ; vga:instancia_vga|sy[5] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.059      ;
; -2.019 ; vga:instancia_vga|sx[0] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.056      ;
; -2.019 ; vga:instancia_vga|sx[0] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.056      ;
; -2.019 ; vga:instancia_vga|sx[0] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.056      ;
; -2.019 ; vga:instancia_vga|sx[0] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.056      ;
; -2.018 ; vga:instancia_vga|sy[5] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.058      ;
; -2.018 ; vga:instancia_vga|sy[5] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.058      ;
; -2.018 ; vga:instancia_vga|sy[5] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.058      ;
; -2.018 ; vga:instancia_vga|sy[5] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.058      ;
; -2.017 ; vga:instancia_vga|sx[7] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.054      ;
; -2.017 ; vga:instancia_vga|sx[7] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.054      ;
; -2.017 ; vga:instancia_vga|sx[7] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.054      ;
; -2.016 ; vga:instancia_vga|sx[7] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.053      ;
; -2.016 ; vga:instancia_vga|sx[7] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.053      ;
; -2.016 ; vga:instancia_vga|sx[7] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.053      ;
; -2.014 ; vga:instancia_vga|sx[7] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.051      ;
; -2.014 ; vga:instancia_vga|sx[0] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.051      ;
; -2.013 ; vga:instancia_vga|sx[7] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; vga:instancia_vga|sx[7] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; vga:instancia_vga|sx[7] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; vga:instancia_vga|sx[7] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; vga:instancia_vga|sy[5] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.053      ;
; -2.008 ; vga:instancia_vga|sx[7] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.045      ;
; -2.005 ; vga:instancia_vga|sy[6] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.045      ;
; -2.005 ; vga:instancia_vga|sy[6] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.045      ;
; -2.005 ; vga:instancia_vga|sy[6] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.045      ;
; -2.004 ; vga:instancia_vga|sy[6] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.044      ;
; -2.004 ; vga:instancia_vga|sy[6] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.044      ;
; -2.004 ; vga:instancia_vga|sy[6] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.044      ;
; -2.002 ; vga:instancia_vga|sy[6] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.042      ;
; -2.001 ; vga:instancia_vga|sy[6] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.041      ;
; -2.001 ; vga:instancia_vga|sy[6] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.041      ;
; -2.001 ; vga:instancia_vga|sy[6] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.041      ;
; -2.001 ; vga:instancia_vga|sy[6] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.041      ;
; -1.996 ; vga:instancia_vga|sy[6] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.004      ; 3.036      ;
; -1.991 ; vga:instancia_vga|sx[6] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.028      ;
; -1.991 ; vga:instancia_vga|sx[6] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.028      ;
; -1.991 ; vga:instancia_vga|sx[6] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.028      ;
; -1.990 ; vga:instancia_vga|sx[6] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.027      ;
; -1.990 ; vga:instancia_vga|sx[6] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.027      ;
; -1.990 ; vga:instancia_vga|sx[6] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.027      ;
; -1.990 ; vga:instancia_vga|sx[5] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 3.029      ;
; -1.990 ; vga:instancia_vga|sx[5] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 3.029      ;
; -1.990 ; vga:instancia_vga|sx[5] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 3.029      ;
; -1.989 ; vga:instancia_vga|sx[5] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 3.028      ;
; -1.989 ; vga:instancia_vga|sx[5] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 3.028      ;
; -1.989 ; vga:instancia_vga|sx[5] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 3.028      ;
; -1.988 ; vga:instancia_vga|sx[6] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.025      ;
; -1.987 ; vga:instancia_vga|sx[6] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.024      ;
; -1.987 ; vga:instancia_vga|sx[6] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 3.024      ;
+--------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                               ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 1.996 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; 1.000        ; 1.867      ; 0.657      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.726 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; -0.500       ; 1.867      ; 0.657      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock:instancia_clock|clk_reduzido'                                                                                                                        ;
+-------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.807 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.073      ;
; 0.813 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.079      ;
; 0.822 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.088      ;
; 0.826 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.092      ;
; 0.828 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.094      ;
; 0.838 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.104      ;
; 0.843 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.110      ;
; 0.861 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.127      ;
; 0.868 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.134      ;
; 0.869 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.135      ;
; 0.869 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.135      ;
; 0.877 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.143      ;
; 0.948 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.213      ;
; 0.967 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.232      ;
; 1.102 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.368      ;
; 1.205 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.471      ;
; 1.209 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.475      ;
; 1.211 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.477      ;
; 1.215 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.481      ;
; 1.229 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.495      ;
; 1.235 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.501      ;
; 1.237 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.503      ;
; 1.246 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.512      ;
; 1.247 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.513      ;
; 1.249 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 1.513      ;
; 1.254 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.520      ;
; 1.255 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.521      ;
; 1.265 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.531      ;
; 1.273 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.539      ;
; 1.276 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.542      ;
; 1.280 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.546      ;
; 1.282 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.548      ;
; 1.306 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.572      ;
; 1.313 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.579      ;
; 1.313 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.579      ;
; 1.318 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.584      ;
; 1.325 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.591      ;
; 1.332 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.598      ;
; 1.344 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.610      ;
; 1.347 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.613      ;
; 1.353 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.619      ;
; 1.377 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.643      ;
; 1.388 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.653      ;
; 1.389 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.655      ;
; 1.398 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.663      ;
; 1.403 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.669      ;
; 1.408 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 1.675      ;
; 1.414 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.680      ;
; 1.415 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.681      ;
; 1.418 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.684      ;
; 1.422 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.688      ;
; 1.448 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.714      ;
; 1.474 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.740      ;
; 1.478 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.744      ;
; 1.484 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.750      ;
; 1.485 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.751      ;
; 1.486 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.752      ;
; 1.487 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.753      ;
; 1.493 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.759      ;
; 1.503 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.002      ; 1.771      ;
; 1.506 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.772      ;
; 1.510 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.776      ;
; 1.511 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.777      ;
; 1.512 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.778      ;
; 1.531 ; vga:instancia_vga|sx[6] ; vga_b[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 1.798      ;
; 1.545 ; vga:instancia_vga|sy[6] ; vga_b[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.005      ; 1.816      ;
; 1.545 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.811      ;
; 1.556 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.822      ;
; 1.568 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 1.832      ;
; 1.574 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.002      ; 1.842      ;
; 1.581 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.847      ;
; 1.605 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.870      ;
; 1.607 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.873      ;
; 1.608 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.873      ;
; 1.618 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.884      ;
; 1.619 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.885      ;
; 1.621 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 1.888      ;
; 1.622 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.888      ;
; 1.641 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.907      ;
; 1.644 ; vga:instancia_vga|sy[9] ; vga_b[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.005      ; 1.915      ;
; 1.645 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.911      ;
; 1.648 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.914      ;
; 1.664 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.929      ;
; 1.677 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.943      ;
; 1.685 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 1.949      ;
; 1.690 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 1.954      ;
; 1.690 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.956      ;
; 1.692 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 1.959      ;
; 1.704 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.970      ;
; 1.710 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.975      ;
; 1.712 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 1.977      ;
; 1.719 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.985      ;
; 1.723 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.989      ;
; 1.725 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.991      ;
; 1.726 ; vga:instancia_vga|sy[8] ; vga_b[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.004      ; 1.996      ;
; 1.729 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 1.995      ;
+-------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock:instancia_clock|clk_reduzido ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock:instancia_clock|clk_reduzido ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; instancia_clock|clk_reduzido|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; instancia_clock|clk_reduzido|clk   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock:instancia_clock|clk_reduzido'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; clock_25M ; clock:instancia_clock|clk_reduzido ; 5.182 ;       ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_b[*]  ; clock:instancia_clock|clk_reduzido ; 6.377 ; 6.377 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[0] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[1] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[2] ; clock:instancia_clock|clk_reduzido ; 6.101 ; 6.101 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[3] ; clock:instancia_clock|clk_reduzido ; 6.087 ; 6.087 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[4] ; clock:instancia_clock|clk_reduzido ; 6.163 ; 6.163 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[5] ; clock:instancia_clock|clk_reduzido ; 6.153 ; 6.153 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[6] ; clock:instancia_clock|clk_reduzido ; 6.131 ; 6.131 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[7] ; clock:instancia_clock|clk_reduzido ; 6.355 ; 6.355 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[8] ; clock:instancia_clock|clk_reduzido ; 6.348 ; 6.348 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[9] ; clock:instancia_clock|clk_reduzido ; 6.377 ; 6.377 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_g[*]  ; clock:instancia_clock|clk_reduzido ; 6.120 ; 6.120 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[0] ; clock:instancia_clock|clk_reduzido ; 6.108 ; 6.108 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[1] ; clock:instancia_clock|clk_reduzido ; 6.110 ; 6.110 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[2] ; clock:instancia_clock|clk_reduzido ; 6.092 ; 6.092 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[3] ; clock:instancia_clock|clk_reduzido ; 6.120 ; 6.120 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[4] ; clock:instancia_clock|clk_reduzido ; 6.111 ; 6.111 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[5] ; clock:instancia_clock|clk_reduzido ; 6.107 ; 6.107 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[6] ; clock:instancia_clock|clk_reduzido ; 5.843 ; 5.843 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[7] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[8] ; clock:instancia_clock|clk_reduzido ; 5.876 ; 5.876 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[9] ; clock:instancia_clock|clk_reduzido ; 5.874 ; 5.874 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_hsync ; clock:instancia_clock|clk_reduzido ; 6.588 ; 6.588 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_r[*]  ; clock:instancia_clock|clk_reduzido ; 6.600 ; 6.600 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[0] ; clock:instancia_clock|clk_reduzido ; 6.600 ; 6.600 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[1] ; clock:instancia_clock|clk_reduzido ; 6.362 ; 6.362 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[2] ; clock:instancia_clock|clk_reduzido ; 6.359 ; 6.359 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[3] ; clock:instancia_clock|clk_reduzido ; 6.379 ; 6.379 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[4] ; clock:instancia_clock|clk_reduzido ; 6.333 ; 6.333 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[5] ; clock:instancia_clock|clk_reduzido ; 6.326 ; 6.326 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[6] ; clock:instancia_clock|clk_reduzido ; 6.310 ; 6.310 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[7] ; clock:instancia_clock|clk_reduzido ; 6.317 ; 6.317 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[8] ; clock:instancia_clock|clk_reduzido ; 6.293 ; 6.293 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[9] ; clock:instancia_clock|clk_reduzido ; 6.076 ; 6.076 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_vsync ; clock:instancia_clock|clk_reduzido ; 6.350 ; 6.350 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; clock_25M ; clock:instancia_clock|clk_reduzido ;       ; 5.182 ; Fall       ; clock:instancia_clock|clk_reduzido ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; clock_25M ; clock:instancia_clock|clk_reduzido ; 5.182 ;       ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_b[*]  ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[0] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[1] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[2] ; clock:instancia_clock|clk_reduzido ; 6.101 ; 6.101 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[3] ; clock:instancia_clock|clk_reduzido ; 6.087 ; 6.087 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[4] ; clock:instancia_clock|clk_reduzido ; 6.163 ; 6.163 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[5] ; clock:instancia_clock|clk_reduzido ; 6.153 ; 6.153 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[6] ; clock:instancia_clock|clk_reduzido ; 6.131 ; 6.131 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[7] ; clock:instancia_clock|clk_reduzido ; 6.355 ; 6.355 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[8] ; clock:instancia_clock|clk_reduzido ; 6.348 ; 6.348 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[9] ; clock:instancia_clock|clk_reduzido ; 6.377 ; 6.377 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_g[*]  ; clock:instancia_clock|clk_reduzido ; 5.843 ; 5.843 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[0] ; clock:instancia_clock|clk_reduzido ; 6.108 ; 6.108 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[1] ; clock:instancia_clock|clk_reduzido ; 6.110 ; 6.110 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[2] ; clock:instancia_clock|clk_reduzido ; 6.092 ; 6.092 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[3] ; clock:instancia_clock|clk_reduzido ; 6.120 ; 6.120 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[4] ; clock:instancia_clock|clk_reduzido ; 6.111 ; 6.111 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[5] ; clock:instancia_clock|clk_reduzido ; 6.107 ; 6.107 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[6] ; clock:instancia_clock|clk_reduzido ; 5.843 ; 5.843 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[7] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[8] ; clock:instancia_clock|clk_reduzido ; 5.876 ; 5.876 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[9] ; clock:instancia_clock|clk_reduzido ; 5.874 ; 5.874 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_hsync ; clock:instancia_clock|clk_reduzido ; 6.588 ; 6.588 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_r[*]  ; clock:instancia_clock|clk_reduzido ; 6.076 ; 6.076 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[0] ; clock:instancia_clock|clk_reduzido ; 6.600 ; 6.600 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[1] ; clock:instancia_clock|clk_reduzido ; 6.362 ; 6.362 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[2] ; clock:instancia_clock|clk_reduzido ; 6.359 ; 6.359 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[3] ; clock:instancia_clock|clk_reduzido ; 6.379 ; 6.379 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[4] ; clock:instancia_clock|clk_reduzido ; 6.333 ; 6.333 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[5] ; clock:instancia_clock|clk_reduzido ; 6.326 ; 6.326 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[6] ; clock:instancia_clock|clk_reduzido ; 6.310 ; 6.310 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[7] ; clock:instancia_clock|clk_reduzido ; 6.317 ; 6.317 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[8] ; clock:instancia_clock|clk_reduzido ; 6.293 ; 6.293 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[9] ; clock:instancia_clock|clk_reduzido ; 6.076 ; 6.076 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_vsync ; clock:instancia_clock|clk_reduzido ; 6.350 ; 6.350 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; clock_25M ; clock:instancia_clock|clk_reduzido ;       ; 5.182 ; Fall       ; clock:instancia_clock|clk_reduzido ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock:instancia_clock|clk_reduzido ; -0.464 ; -12.924       ;
; clock_50M                          ; 1.353  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_50M                          ; -0.973 ; -0.973        ;
; clock:instancia_clock|clk_reduzido ; 0.360  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_50M                          ; -1.380 ; -2.380        ;
; clock:instancia_clock|clk_reduzido ; -0.500 ; -52.000       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock:instancia_clock|clk_reduzido'                                                                                                                        ;
+--------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.464 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.004     ; 1.492      ;
; -0.445 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.004     ; 1.473      ;
; -0.436 ; vga:instancia_vga|sx[4] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.469      ;
; -0.436 ; vga:instancia_vga|sx[4] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.469      ;
; -0.436 ; vga:instancia_vga|sx[4] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.469      ;
; -0.435 ; vga:instancia_vga|sx[4] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.468      ;
; -0.435 ; vga:instancia_vga|sx[4] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.468      ;
; -0.433 ; vga:instancia_vga|sx[4] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.466      ;
; -0.432 ; vga:instancia_vga|sx[4] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.465      ;
; -0.431 ; vga:instancia_vga|sx[4] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.464      ;
; -0.431 ; vga:instancia_vga|sx[4] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.464      ;
; -0.430 ; vga:instancia_vga|sx[4] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.463      ;
; -0.430 ; vga:instancia_vga|sx[4] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.463      ;
; -0.429 ; vga:instancia_vga|sx[4] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.462      ;
; -0.417 ; vga:instancia_vga|sx[2] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.450      ;
; -0.417 ; vga:instancia_vga|sx[2] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.450      ;
; -0.417 ; vga:instancia_vga|sx[2] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.450      ;
; -0.416 ; vga:instancia_vga|sx[2] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; vga:instancia_vga|sx[2] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.449      ;
; -0.414 ; vga:instancia_vga|sx[2] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.447      ;
; -0.413 ; vga:instancia_vga|sx[2] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.446      ;
; -0.412 ; vga:instancia_vga|sx[2] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.445      ;
; -0.412 ; vga:instancia_vga|sx[2] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.445      ;
; -0.411 ; vga:instancia_vga|sx[2] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.444      ;
; -0.411 ; vga:instancia_vga|sx[2] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.444      ;
; -0.410 ; vga:instancia_vga|sx[2] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.443      ;
; -0.399 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.004     ; 1.427      ;
; -0.376 ; vga:instancia_vga|sy[3] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.411      ;
; -0.376 ; vga:instancia_vga|sy[3] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.411      ;
; -0.376 ; vga:instancia_vga|sy[3] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.411      ;
; -0.375 ; vga:instancia_vga|sy[3] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.410      ;
; -0.375 ; vga:instancia_vga|sy[3] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.410      ;
; -0.373 ; vga:instancia_vga|sy[3] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.408      ;
; -0.372 ; vga:instancia_vga|sy[3] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.407      ;
; -0.371 ; vga:instancia_vga|sy[3] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.406      ;
; -0.371 ; vga:instancia_vga|sy[3] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.406      ;
; -0.370 ; vga:instancia_vga|sy[3] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.405      ;
; -0.370 ; vga:instancia_vga|sy[3] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.405      ;
; -0.369 ; vga:instancia_vga|sy[3] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.404      ;
; -0.362 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.004     ; 1.390      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.358 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.388      ;
; -0.355 ; vga:instancia_vga|sy[5] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.390      ;
; -0.355 ; vga:instancia_vga|sy[5] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.390      ;
; -0.355 ; vga:instancia_vga|sy[5] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.390      ;
; -0.355 ; vga:instancia_vga|sy[6] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.390      ;
; -0.355 ; vga:instancia_vga|sy[6] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.390      ;
; -0.355 ; vga:instancia_vga|sy[6] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.390      ;
; -0.354 ; vga:instancia_vga|sy[5] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.389      ;
; -0.354 ; vga:instancia_vga|sy[5] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.389      ;
; -0.354 ; vga:instancia_vga|sy[6] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.389      ;
; -0.354 ; vga:instancia_vga|sy[6] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.389      ;
; -0.352 ; vga:instancia_vga|sy[5] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.387      ;
; -0.352 ; vga:instancia_vga|sy[6] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.387      ;
; -0.351 ; vga:instancia_vga|sy[5] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.386      ;
; -0.351 ; vga:instancia_vga|sy[6] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.386      ;
; -0.350 ; vga:instancia_vga|sy[5] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.385      ;
; -0.350 ; vga:instancia_vga|sy[5] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.385      ;
; -0.350 ; vga:instancia_vga|sy[6] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.385      ;
; -0.350 ; vga:instancia_vga|sy[6] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.385      ;
; -0.349 ; vga:instancia_vga|sy[5] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.384      ;
; -0.349 ; vga:instancia_vga|sy[5] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.384      ;
; -0.349 ; vga:instancia_vga|sy[6] ; vga_r[1]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.384      ;
; -0.349 ; vga:instancia_vga|sy[6] ; vga_g[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.384      ;
; -0.348 ; vga:instancia_vga|sy[5] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.383      ;
; -0.348 ; vga:instancia_vga|sy[6] ; vga_g[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.383      ;
; -0.344 ; vga:instancia_vga|sy[4] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.379      ;
; -0.344 ; vga:instancia_vga|sy[4] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.379      ;
; -0.344 ; vga:instancia_vga|sy[4] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.379      ;
; -0.343 ; vga:instancia_vga|sx[0] ; vga_r[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.376      ;
; -0.343 ; vga:instancia_vga|sx[0] ; vga_r[9]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.376      ;
; -0.343 ; vga:instancia_vga|sx[0] ; vga_b[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.376      ;
; -0.343 ; vga:instancia_vga|sy[4] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.378      ;
; -0.343 ; vga:instancia_vga|sy[4] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.378      ;
; -0.342 ; vga:instancia_vga|sx[0] ; vga_r[6]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.375      ;
; -0.342 ; vga:instancia_vga|sx[0] ; vga_g[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.375      ;
; -0.341 ; vga:instancia_vga|sy[4] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.376      ;
; -0.340 ; vga:instancia_vga|sx[0] ; vga_r[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.373      ;
; -0.340 ; vga:instancia_vga|sy[4] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.375      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga_g[3]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.372      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; -0.002     ; 1.369      ;
; -0.339 ; vga:instancia_vga|sy[4] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.374      ;
; -0.339 ; vga:instancia_vga|sy[4] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.003      ; 1.374      ;
; -0.338 ; vga:instancia_vga|sx[0] ; vga_r[2]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; vga:instancia_vga|sx[0] ; vga_r[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 1.000        ; 0.001      ; 1.371      ;
+--------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                               ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 1.353 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; 1.000        ; 1.047      ; 0.367      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.973 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; clock_50M   ; -0.500       ; 1.047      ; 0.367      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock:instancia_clock|clk_reduzido'                                                                                                                        ;
+-------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.360 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.515      ;
; 0.372 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.529      ;
; 0.387 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.544      ;
; 0.430 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.580      ;
; 0.464 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.614      ;
; 0.484 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.636      ;
; 0.510 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.667      ;
; 0.521 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.673      ;
; 0.527 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.681      ;
; 0.541 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.693      ;
; 0.545 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 0.700      ;
; 0.551 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.714      ;
; 0.568 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.733      ;
; 0.591 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.002      ; 0.745      ;
; 0.591 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.743      ;
; 0.597 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.749      ;
; 0.603 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.755      ;
; 0.611 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.763      ;
; 0.615 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.767      ;
; 0.621 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.773      ;
; 0.626 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.778      ;
; 0.631 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.781      ;
; 0.638 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.790      ;
; 0.646 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.798      ;
; 0.651 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 0.804      ;
; 0.656 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.809      ;
; 0.661 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.813      ;
; 0.663 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.815      ;
; 0.669 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.821      ;
; 0.673 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.825      ;
; 0.675 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.829      ;
; 0.679 ; vga:instancia_vga|sx[6] ; vga_b[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 0.832      ;
; 0.680 ; vga:instancia_vga|sy[6] ; vga_b[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.005      ; 0.837      ;
; 0.681 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.837      ;
; 0.686 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.001      ; 0.839      ;
; 0.687 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 0.838      ;
; 0.692 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.845      ;
; 0.696 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.002      ; 0.850      ;
; 0.697 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.847      ;
; 0.711 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.863      ;
; 0.712 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.864      ;
; 0.717 ; vga:instancia_vga|sy[9] ; vga_b[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.005      ; 0.874      ;
; 0.720 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.870      ;
; 0.720 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.872      ;
; 0.726 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.878      ;
; 0.731 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.002      ; 0.885      ;
; 0.736 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 0.887      ;
; 0.737 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.889      ;
; 0.740 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.892      ;
; 0.744 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.896      ;
; 0.746 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.896      ;
; 0.756 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[0] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.002     ; 0.906      ;
; 0.759 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[5] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 0.910      ;
; 0.761 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.913      ;
; 0.762 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; -0.001     ; 0.913      ;
; 0.763 ; vga:instancia_vga|sx[8] ; vga_b[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.004      ; 0.919      ;
; 0.766 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.002      ; 0.920      ;
; 0.766 ; vga:instancia_vga|sy[8] ; vga_b[7]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.003      ; 0.921      ;
; 0.766 ; vga:instancia_vga|sx[9] ; vga_b[5]~reg0           ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.004      ; 0.922      ;
; 0.767 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.919      ;
; 0.767 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 0.000        ; 0.000      ; 0.919      ;
+-------+-------------------------+-------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock:instancia_clock|clk_reduzido ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock:instancia_clock|clk_reduzido ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; instancia_clock|clk_reduzido|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; instancia_clock|clk_reduzido|clk   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock:instancia_clock|clk_reduzido'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock:instancia_clock|clk_reduzido ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; clock_25M ; clock:instancia_clock|clk_reduzido ; 2.742 ;       ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_b[*]  ; clock:instancia_clock|clk_reduzido ; 3.591 ; 3.591 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[0] ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[1] ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[2] ; clock:instancia_clock|clk_reduzido ; 3.452 ; 3.452 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[3] ; clock:instancia_clock|clk_reduzido ; 3.440 ; 3.440 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[4] ; clock:instancia_clock|clk_reduzido ; 3.514 ; 3.514 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[5] ; clock:instancia_clock|clk_reduzido ; 3.504 ; 3.504 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[6] ; clock:instancia_clock|clk_reduzido ; 3.484 ; 3.484 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[7] ; clock:instancia_clock|clk_reduzido ; 3.580 ; 3.580 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[8] ; clock:instancia_clock|clk_reduzido ; 3.573 ; 3.573 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[9] ; clock:instancia_clock|clk_reduzido ; 3.591 ; 3.591 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_g[*]  ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[0] ; clock:instancia_clock|clk_reduzido ; 3.467 ; 3.467 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[1] ; clock:instancia_clock|clk_reduzido ; 3.468 ; 3.468 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[2] ; clock:instancia_clock|clk_reduzido ; 3.452 ; 3.452 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[3] ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[4] ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[5] ; clock:instancia_clock|clk_reduzido ; 3.465 ; 3.465 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[6] ; clock:instancia_clock|clk_reduzido ; 3.323 ; 3.323 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[7] ; clock:instancia_clock|clk_reduzido ; 3.343 ; 3.343 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[8] ; clock:instancia_clock|clk_reduzido ; 3.357 ; 3.357 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[9] ; clock:instancia_clock|clk_reduzido ; 3.355 ; 3.355 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_hsync ; clock:instancia_clock|clk_reduzido ; 3.689 ; 3.689 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_r[*]  ; clock:instancia_clock|clk_reduzido ; 3.692 ; 3.692 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[0] ; clock:instancia_clock|clk_reduzido ; 3.692 ; 3.692 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[1] ; clock:instancia_clock|clk_reduzido ; 3.577 ; 3.577 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[2] ; clock:instancia_clock|clk_reduzido ; 3.575 ; 3.575 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[3] ; clock:instancia_clock|clk_reduzido ; 3.592 ; 3.592 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[4] ; clock:instancia_clock|clk_reduzido ; 3.562 ; 3.562 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[5] ; clock:instancia_clock|clk_reduzido ; 3.560 ; 3.560 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[6] ; clock:instancia_clock|clk_reduzido ; 3.543 ; 3.543 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[7] ; clock:instancia_clock|clk_reduzido ; 3.550 ; 3.550 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[8] ; clock:instancia_clock|clk_reduzido ; 3.528 ; 3.528 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[9] ; clock:instancia_clock|clk_reduzido ; 3.434 ; 3.434 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_vsync ; clock:instancia_clock|clk_reduzido ; 3.574 ; 3.574 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; clock_25M ; clock:instancia_clock|clk_reduzido ;       ; 2.742 ; Fall       ; clock:instancia_clock|clk_reduzido ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; clock_25M ; clock:instancia_clock|clk_reduzido ; 2.742 ;       ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_b[*]  ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[0] ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[1] ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[2] ; clock:instancia_clock|clk_reduzido ; 3.452 ; 3.452 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[3] ; clock:instancia_clock|clk_reduzido ; 3.440 ; 3.440 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[4] ; clock:instancia_clock|clk_reduzido ; 3.514 ; 3.514 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[5] ; clock:instancia_clock|clk_reduzido ; 3.504 ; 3.504 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[6] ; clock:instancia_clock|clk_reduzido ; 3.484 ; 3.484 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[7] ; clock:instancia_clock|clk_reduzido ; 3.580 ; 3.580 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[8] ; clock:instancia_clock|clk_reduzido ; 3.573 ; 3.573 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[9] ; clock:instancia_clock|clk_reduzido ; 3.591 ; 3.591 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_g[*]  ; clock:instancia_clock|clk_reduzido ; 3.323 ; 3.323 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[0] ; clock:instancia_clock|clk_reduzido ; 3.467 ; 3.467 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[1] ; clock:instancia_clock|clk_reduzido ; 3.468 ; 3.468 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[2] ; clock:instancia_clock|clk_reduzido ; 3.452 ; 3.452 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[3] ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[4] ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[5] ; clock:instancia_clock|clk_reduzido ; 3.465 ; 3.465 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[6] ; clock:instancia_clock|clk_reduzido ; 3.323 ; 3.323 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[7] ; clock:instancia_clock|clk_reduzido ; 3.343 ; 3.343 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[8] ; clock:instancia_clock|clk_reduzido ; 3.357 ; 3.357 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[9] ; clock:instancia_clock|clk_reduzido ; 3.355 ; 3.355 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_hsync ; clock:instancia_clock|clk_reduzido ; 3.689 ; 3.689 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_r[*]  ; clock:instancia_clock|clk_reduzido ; 3.434 ; 3.434 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[0] ; clock:instancia_clock|clk_reduzido ; 3.692 ; 3.692 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[1] ; clock:instancia_clock|clk_reduzido ; 3.577 ; 3.577 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[2] ; clock:instancia_clock|clk_reduzido ; 3.575 ; 3.575 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[3] ; clock:instancia_clock|clk_reduzido ; 3.592 ; 3.592 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[4] ; clock:instancia_clock|clk_reduzido ; 3.562 ; 3.562 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[5] ; clock:instancia_clock|clk_reduzido ; 3.560 ; 3.560 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[6] ; clock:instancia_clock|clk_reduzido ; 3.543 ; 3.543 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[7] ; clock:instancia_clock|clk_reduzido ; 3.550 ; 3.550 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[8] ; clock:instancia_clock|clk_reduzido ; 3.528 ; 3.528 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[9] ; clock:instancia_clock|clk_reduzido ; 3.434 ; 3.434 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_vsync ; clock:instancia_clock|clk_reduzido ; 3.574 ; 3.574 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; clock_25M ; clock:instancia_clock|clk_reduzido ;       ; 2.742 ; Fall       ; clock:instancia_clock|clk_reduzido ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -2.219  ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  clock:instancia_clock|clk_reduzido ; -2.219  ; 0.360  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                          ; 1.353   ; -1.726 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                     ; -86.085 ; -1.726 ; 0.0      ; 0.0     ; -54.38              ;
;  clock:instancia_clock|clk_reduzido ; -86.085 ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                          ; 0.000   ; -1.726 ; N/A      ; N/A     ; -2.380              ;
+-------------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; clock_25M ; clock:instancia_clock|clk_reduzido ; 5.182 ;       ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_b[*]  ; clock:instancia_clock|clk_reduzido ; 6.377 ; 6.377 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[0] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[1] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[2] ; clock:instancia_clock|clk_reduzido ; 6.101 ; 6.101 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[3] ; clock:instancia_clock|clk_reduzido ; 6.087 ; 6.087 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[4] ; clock:instancia_clock|clk_reduzido ; 6.163 ; 6.163 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[5] ; clock:instancia_clock|clk_reduzido ; 6.153 ; 6.153 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[6] ; clock:instancia_clock|clk_reduzido ; 6.131 ; 6.131 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[7] ; clock:instancia_clock|clk_reduzido ; 6.355 ; 6.355 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[8] ; clock:instancia_clock|clk_reduzido ; 6.348 ; 6.348 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[9] ; clock:instancia_clock|clk_reduzido ; 6.377 ; 6.377 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_g[*]  ; clock:instancia_clock|clk_reduzido ; 6.120 ; 6.120 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[0] ; clock:instancia_clock|clk_reduzido ; 6.108 ; 6.108 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[1] ; clock:instancia_clock|clk_reduzido ; 6.110 ; 6.110 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[2] ; clock:instancia_clock|clk_reduzido ; 6.092 ; 6.092 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[3] ; clock:instancia_clock|clk_reduzido ; 6.120 ; 6.120 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[4] ; clock:instancia_clock|clk_reduzido ; 6.111 ; 6.111 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[5] ; clock:instancia_clock|clk_reduzido ; 6.107 ; 6.107 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[6] ; clock:instancia_clock|clk_reduzido ; 5.843 ; 5.843 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[7] ; clock:instancia_clock|clk_reduzido ; 5.863 ; 5.863 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[8] ; clock:instancia_clock|clk_reduzido ; 5.876 ; 5.876 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[9] ; clock:instancia_clock|clk_reduzido ; 5.874 ; 5.874 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_hsync ; clock:instancia_clock|clk_reduzido ; 6.588 ; 6.588 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_r[*]  ; clock:instancia_clock|clk_reduzido ; 6.600 ; 6.600 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[0] ; clock:instancia_clock|clk_reduzido ; 6.600 ; 6.600 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[1] ; clock:instancia_clock|clk_reduzido ; 6.362 ; 6.362 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[2] ; clock:instancia_clock|clk_reduzido ; 6.359 ; 6.359 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[3] ; clock:instancia_clock|clk_reduzido ; 6.379 ; 6.379 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[4] ; clock:instancia_clock|clk_reduzido ; 6.333 ; 6.333 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[5] ; clock:instancia_clock|clk_reduzido ; 6.326 ; 6.326 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[6] ; clock:instancia_clock|clk_reduzido ; 6.310 ; 6.310 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[7] ; clock:instancia_clock|clk_reduzido ; 6.317 ; 6.317 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[8] ; clock:instancia_clock|clk_reduzido ; 6.293 ; 6.293 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[9] ; clock:instancia_clock|clk_reduzido ; 6.076 ; 6.076 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_vsync ; clock:instancia_clock|clk_reduzido ; 6.350 ; 6.350 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; clock_25M ; clock:instancia_clock|clk_reduzido ;       ; 5.182 ; Fall       ; clock:instancia_clock|clk_reduzido ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; clock_25M ; clock:instancia_clock|clk_reduzido ; 2.742 ;       ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_b[*]  ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[0] ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[1] ; clock:instancia_clock|clk_reduzido ; 3.345 ; 3.345 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[2] ; clock:instancia_clock|clk_reduzido ; 3.452 ; 3.452 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[3] ; clock:instancia_clock|clk_reduzido ; 3.440 ; 3.440 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[4] ; clock:instancia_clock|clk_reduzido ; 3.514 ; 3.514 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[5] ; clock:instancia_clock|clk_reduzido ; 3.504 ; 3.504 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[6] ; clock:instancia_clock|clk_reduzido ; 3.484 ; 3.484 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[7] ; clock:instancia_clock|clk_reduzido ; 3.580 ; 3.580 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[8] ; clock:instancia_clock|clk_reduzido ; 3.573 ; 3.573 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_b[9] ; clock:instancia_clock|clk_reduzido ; 3.591 ; 3.591 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_g[*]  ; clock:instancia_clock|clk_reduzido ; 3.323 ; 3.323 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[0] ; clock:instancia_clock|clk_reduzido ; 3.467 ; 3.467 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[1] ; clock:instancia_clock|clk_reduzido ; 3.468 ; 3.468 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[2] ; clock:instancia_clock|clk_reduzido ; 3.452 ; 3.452 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[3] ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[4] ; clock:instancia_clock|clk_reduzido ; 3.469 ; 3.469 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[5] ; clock:instancia_clock|clk_reduzido ; 3.465 ; 3.465 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[6] ; clock:instancia_clock|clk_reduzido ; 3.323 ; 3.323 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[7] ; clock:instancia_clock|clk_reduzido ; 3.343 ; 3.343 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[8] ; clock:instancia_clock|clk_reduzido ; 3.357 ; 3.357 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_g[9] ; clock:instancia_clock|clk_reduzido ; 3.355 ; 3.355 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_hsync ; clock:instancia_clock|clk_reduzido ; 3.689 ; 3.689 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_r[*]  ; clock:instancia_clock|clk_reduzido ; 3.434 ; 3.434 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[0] ; clock:instancia_clock|clk_reduzido ; 3.692 ; 3.692 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[1] ; clock:instancia_clock|clk_reduzido ; 3.577 ; 3.577 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[2] ; clock:instancia_clock|clk_reduzido ; 3.575 ; 3.575 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[3] ; clock:instancia_clock|clk_reduzido ; 3.592 ; 3.592 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[4] ; clock:instancia_clock|clk_reduzido ; 3.562 ; 3.562 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[5] ; clock:instancia_clock|clk_reduzido ; 3.560 ; 3.560 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[6] ; clock:instancia_clock|clk_reduzido ; 3.543 ; 3.543 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[7] ; clock:instancia_clock|clk_reduzido ; 3.550 ; 3.550 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[8] ; clock:instancia_clock|clk_reduzido ; 3.528 ; 3.528 ; Rise       ; clock:instancia_clock|clk_reduzido ;
;  vga_r[9] ; clock:instancia_clock|clk_reduzido ; 3.434 ; 3.434 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; vga_vsync ; clock:instancia_clock|clk_reduzido ; 3.574 ; 3.574 ; Rise       ; clock:instancia_clock|clk_reduzido ;
; clock_25M ; clock:instancia_clock|clk_reduzido ;       ; 2.742 ; Fall       ; clock:instancia_clock|clk_reduzido ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 995      ; 0        ; 0        ; 0        ;
; clock:instancia_clock|clk_reduzido ; clock_50M                          ; 1        ; 1        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock:instancia_clock|clk_reduzido ; clock:instancia_clock|clk_reduzido ; 995      ; 0        ; 0        ; 0        ;
; clock:instancia_clock|clk_reduzido ; clock_50M                          ; 1        ; 1        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 13 12:57:36 2022
Info: Command: quartus_sta teste -c teste
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock:instancia_clock|clk_reduzido clock:instancia_clock|clk_reduzido
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.219       -86.085 clock:instancia_clock|clk_reduzido 
    Info (332119):     1.996         0.000 clock_50M 
Info (332146): Worst-case hold slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726        -1.726 clock_50M 
    Info (332119):     0.807         0.000 clock:instancia_clock|clk_reduzido 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock:instancia_clock|clk_reduzido 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.464       -12.924 clock:instancia_clock|clk_reduzido 
    Info (332119):     1.353         0.000 clock_50M 
Info (332146): Worst-case hold slack is -0.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.973        -0.973 clock_50M 
    Info (332119):     0.360         0.000 clock:instancia_clock|clk_reduzido 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock:instancia_clock|clk_reduzido 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Thu Oct 13 12:57:36 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


