```md
# Project State â€” STM32H743 / ChibiOS 21.11.4

## 1. Contexte gÃ©nÃ©ral

- MCU : **STM32H743** (rev XY)
- Package rÃ©el : **LQFP176**
- RTOS : **ChibiOS 21.11.4**
- Projet basÃ© sur le demo :
```

ChibiOS_21.11.4/demos/STM32/RT-STM32H743ZI_REV_XY-NUCLEO144

```
- Board utilisÃ©e :
```

os/hal/boards/STM32H743_LQFP176_CUSTOM

````
- Toolchain : ARM GCC (OK)
- Flash/debug : **ST-Link + OpenOCD**
- Debug runtime : **UART1 (USART1 / SD1)**

Objectif du projet :  
> Plateforme audio temps rÃ©el (SAI2 maÃ®tre), avec SDRAM externe (FMC), USB FS, SPI multiples, SDMMC, ADC, et forte exigence de stabilitÃ© clock.

---

## 2. Ã‰tat actuel : VALIDÃ‰

### 2.1 DÃ©marrage CPU & Clock

- Le **CPU dÃ©marre correctement**
- La sÃ©quence `halInit() â†’ chSysInit() â†’ main()` est atteinte
- La **clock systÃ¨me est fonctionnelle et cohÃ©rente**
- Validation runtime via UART avec affichage :
- `SYS_CK`
- `HCLK`
- `PCLK1..4`

ğŸ‘‰ Une clock de debug **HSI + PLL1** peut-etre utilisÃ©e pour validation.  
ğŸ‘‰ Le retour vers une clock HSE/quartz est possible.

---

### 2.2 UART Debug (USART1 / SD1)

- UART1 **100 % fonctionnel**
- Baudrate explicitement configurÃ© (ex: 115200)
- Sortie UART validÃ©e dans **ChibiStudio Terminal**
- Permet :
- logs de boot
- validation clock
- debug runtime

UART = **outil principal de validation logicielle** Ã  ce stade.

---

### 2.3 LED Debug (PH7)

- LED cÃ¢blÃ©e sur **PH7 (active-low)**
- GPIO configurÃ© via `board.h` + redÃ©fini dans `main()`
- LED clignote correctement
- Sert de **watchdog visuel minimal**

---

### 2.4 Board Custom

- Le **board custom est bien celui compilÃ©**
- `board.mk` du dossier `STM32H743_LQFP176_CUSTOM` est inclus dans le Makefile
- Aucun mÃ©lange avec lâ€™ancienne board Nucleo

---

## 3. FMC / SDRAM â€” Ã‰TAT ACTUEL

- **La SDRAM nâ€™est plus initialisÃ©e au niveau board**
- Raison : lâ€™initialisation SDRAM dans `boardInit()` bloquait le CPU avant `main()`
- Les **pins FMC/SDRAM restent configurÃ©es en AF12** dans `board.h` (pinmux conservÃ©)
- **Aucun accÃ¨s registre FMC** nâ€™est effectuÃ© cÃ´tÃ© board
- Le systÃ¨me reste stable

ğŸ‘‰ **Conclusion actuelle** :
La SDRAM **ne doit pas Ãªtre initialisÃ©e dans `boardInit()`**.

DÃ©cision future :

* dÃ©placer lâ€™init SDRAM dans :

  * un module dÃ©diÃ© (`sdram.c`)
  * appelÃ© explicitement **aprÃ¨s** boot + debug validÃ©

---

## 4. PÃ©riphÃ©riques (Ã©tat rÃ©sumÃ©)

| PÃ©riphÃ©rique | Ã‰tat                       |
| ------------ | -------------------------- |
| UART1        | âœ… ValidÃ©                   |
| GPIO / LED   | âœ… ValidÃ©                   |
| Clock tree   | âœ… ValidÃ© (debug mode)      |
| FMC / SDRAM  | âŒ IsolÃ© (cause identifiÃ©e) |
| SAI2         | â¸ï¸ Non activÃ©              |
| USB FS       | â¸ï¸ Non activÃ©              |
| SPI          | â¸ï¸ Non activÃ©              |
| SDMMC        | â¸ï¸ Non activÃ©              |
| ADC          | â¸ï¸ Non activÃ©              |

---

## 5. Main de rÃ©fÃ©rence (actuel)

Le projet dispose dâ€™un **main minimal de validation** qui :

* force la config UART
* affiche les clocks
* fait clignoter la LED
* prouve que le systÃ¨me est sain

Ce main est la **base de confiance** du projet.

---

## 6. Prochaines Ã©tapes prÃ©vues (ordre recommandÃ©)

1. **Refactor FMC/SDRAM**

   * sortir lâ€™init SDRAM du board
   * crÃ©er un module SDRAM explicite
   * init aprÃ¨s boot

2. Validation SDRAM par test mÃ©moire simple

3. RÃ©intÃ©gration progressive :

   * SAI2 (audio maÃ®tre)
   * DMA
   * SDMMC
   * USB FS

4. Retour Ã©ventuel Ã  une clock HSE/quartz dÃ©finitive

---

## 7. RÃ¨gles de projet (importantes)

* âŒ Pas de bidouille HAL
* âŒ Pas de code bloquant avant `main()`
* âœ… Tout pÃ©riphÃ©rique critique doit Ãªtre initialisÃ© **explicitement**

---

## 8. Ã‰tat global

> ğŸŸ¢ **Le socle CPU + clock + debug est sain et validÃ©.**
> ğŸ”§ **Le problÃ¨me FMC est identifiÃ© et maÃ®trisÃ©.**
> ğŸš€ Le projet peut continuer de maniÃ¨re structurÃ©e.

```
