Fitter report for C5G_LPDDR2_Nios_Test
Sun Jan 01 19:53:11 2017
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. DLL Summary
 20. Optimized GXB Elements
 21. PLL Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun Jan 01 19:53:11 2017      ;
; Quartus II 32-bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; C5G_LPDDR2_Nios_Test                       ;
; Top-level Entity Name           ; C5G_LPDDR2_Nios_Test                       ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC5C6F27C7                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 4,626 / 29,080 ( 16 % )                    ;
; Total registers                 ; 6219                                       ;
; Total pins                      ; 299 / 364 ( 82 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 1,209,920 / 4,567,040 ( 26 % )             ;
; Total DSP Blocks                ; 2 / 150 ( 1 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 1 / 12 ( 8 % )                             ;
; Total DLLs                      ; 1 / 4 ( 25 % )                             ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate full fit report during ECO compiles                             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.73        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.7%      ;
;     Processor 3            ;  24.3%      ;
;     Processor 4            ;  24.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; UART_TX          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; SD_CLK           ; Missing drive strength and slew rate ;
; SRAM_A[0]        ; Missing drive strength and slew rate ;
; SRAM_A[1]        ; Missing drive strength and slew rate ;
; SRAM_A[2]        ; Missing drive strength and slew rate ;
; SRAM_A[3]        ; Missing drive strength and slew rate ;
; SRAM_A[4]        ; Missing drive strength and slew rate ;
; SRAM_A[5]        ; Missing drive strength and slew rate ;
; SRAM_A[6]        ; Missing drive strength and slew rate ;
; SRAM_A[7]        ; Missing drive strength and slew rate ;
; SRAM_A[8]        ; Missing drive strength and slew rate ;
; SRAM_A[9]        ; Missing drive strength and slew rate ;
; SRAM_A[10]       ; Missing drive strength and slew rate ;
; SRAM_A[11]       ; Missing drive strength and slew rate ;
; SRAM_A[12]       ; Missing drive strength and slew rate ;
; SRAM_A[13]       ; Missing drive strength and slew rate ;
; SRAM_A[14]       ; Missing drive strength and slew rate ;
; SRAM_A[15]       ; Missing drive strength and slew rate ;
; SRAM_A[16]       ; Missing drive strength and slew rate ;
; SRAM_A[17]       ; Missing drive strength and slew rate ;
; SRAM_CE_n        ; Missing drive strength and slew rate ;
; SRAM_LB_n        ; Missing drive strength and slew rate ;
; SRAM_OE_n        ; Missing drive strength and slew rate ;
; SRAM_UB_n        ; Missing drive strength and slew rate ;
; SRAM_WE_n        ; Missing drive strength and slew rate ;
; ADC_CONVST       ; Missing drive strength and slew rate ;
; ADC_SCK          ; Missing drive strength and slew rate ;
; ADC_SDI          ; Missing drive strength and slew rate ;
; AUD_DACDAT       ; Missing drive strength and slew rate ;
; AUD_XCK          ; Missing drive strength and slew rate ;
; DDR2LP_CKE[1]    ; Missing drive strength and slew rate ;
; DDR2LP_CS_n[1]   ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength and slew rate ;
; HEX3[3]          ; Missing drive strength and slew rate ;
; HEX3[4]          ; Missing drive strength and slew rate ;
; HEX3[5]          ; Missing drive strength and slew rate ;
; HEX3[6]          ; Missing drive strength and slew rate ;
; HDMI_TX_CLK      ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]     ; Missing drive strength and slew rate ;
; HDMI_TX_D[10]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[11]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[12]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[13]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[14]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[15]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[16]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[17]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[18]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[19]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[20]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[21]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[22]    ; Missing drive strength and slew rate ;
; HDMI_TX_D[23]    ; Missing drive strength and slew rate ;
; HDMI_TX_DE       ; Missing drive strength and slew rate ;
; HDMI_TX_HS       ; Missing drive strength and slew rate ;
; HDMI_TX_VS       ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HSMC_CLKOUT0     ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_n[1] ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_n[2] ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_p[1] ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_p[2] ; Missing drive strength and slew rate ;
; I2C_SCL          ; Missing drive strength and slew rate ;
; SRAM_D[0]        ; Missing drive strength and slew rate ;
; SRAM_D[1]        ; Missing drive strength and slew rate ;
; SRAM_D[2]        ; Missing drive strength and slew rate ;
; SRAM_D[3]        ; Missing drive strength and slew rate ;
; SRAM_D[4]        ; Missing drive strength and slew rate ;
; SRAM_D[5]        ; Missing drive strength and slew rate ;
; SRAM_D[6]        ; Missing drive strength and slew rate ;
; SRAM_D[7]        ; Missing drive strength and slew rate ;
; SRAM_D[8]        ; Missing drive strength and slew rate ;
; SRAM_D[9]        ; Missing drive strength and slew rate ;
; SRAM_D[10]       ; Missing drive strength and slew rate ;
; SRAM_D[11]       ; Missing drive strength and slew rate ;
; SRAM_D[12]       ; Missing drive strength and slew rate ;
; SRAM_D[13]       ; Missing drive strength and slew rate ;
; SRAM_D[14]       ; Missing drive strength and slew rate ;
; SRAM_D[15]       ; Missing drive strength and slew rate ;
; SD_CMD           ; Missing drive strength and slew rate ;
; SD_DAT[0]        ; Missing drive strength and slew rate ;
; SD_DAT[3]        ; Missing drive strength and slew rate ;
; AUD_ADCLRCK      ; Missing drive strength and slew rate ;
; AUD_BCLK         ; Missing drive strength and slew rate ;
; AUD_DACLRCK      ; Missing drive strength and slew rate ;
; HSMC_D[0]        ; Missing drive strength and slew rate ;
; HSMC_D[1]        ; Missing drive strength and slew rate ;
; HSMC_D[2]        ; Missing drive strength and slew rate ;
; HSMC_D[3]        ; Missing drive strength and slew rate ;
; HSMC_RX_n[0]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[1]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[2]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[3]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[4]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[5]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[6]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[7]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[8]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[9]     ; Missing drive strength and slew rate ;
; HSMC_RX_n[10]    ; Missing drive strength and slew rate ;
; HSMC_RX_n[11]    ; Missing drive strength and slew rate ;
; HSMC_RX_n[12]    ; Missing drive strength and slew rate ;
; HSMC_RX_n[13]    ; Missing drive strength and slew rate ;
; HSMC_RX_n[14]    ; Missing drive strength and slew rate ;
; HSMC_RX_n[15]    ; Missing drive strength and slew rate ;
; HSMC_RX_n[16]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[0]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[1]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[2]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[3]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[4]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[5]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[6]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[7]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[8]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[9]     ; Missing drive strength and slew rate ;
; HSMC_RX_p[10]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[11]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[12]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[13]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[14]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[15]    ; Missing drive strength and slew rate ;
; HSMC_RX_p[16]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[0]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[1]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[2]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[3]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[4]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[5]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[6]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[7]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[8]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[9]     ; Missing drive strength and slew rate ;
; HSMC_TX_n[10]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[11]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[12]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[13]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[14]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[15]    ; Missing drive strength and slew rate ;
; HSMC_TX_n[16]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[0]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[1]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[2]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[3]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[4]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[5]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[6]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[7]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[8]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[9]     ; Missing drive strength and slew rate ;
; HSMC_TX_p[10]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[11]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[12]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[13]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[14]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[15]    ; Missing drive strength and slew rate ;
; HSMC_TX_p[16]    ; Missing drive strength and slew rate ;
; I2C_SDA          ; Missing drive strength and slew rate ;
; SD_DAT[1]        ; Missing drive strength and slew rate ;
; SD_DAT[2]        ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                       ; Destination Port         ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_clk~CLKENA0                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_half_clk~CLKENA0                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk~CLKENA0                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk~CLKENA0                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; CLOCK_125_p~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[1].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[2].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[3].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[4].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[5].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[6].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[7].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[9].acv_ac_ldc|phy_clk_dqs_2x         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps         ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                                   ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[13].acv_ac_ldc|phy_clk_dqs_2x        ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[14].acv_ac_ldc|phy_clk_dqs_2x        ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].phy_clk_out[0]                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clk_dqs_2x           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dq_clocks[0]     ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0]    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_hr_clocks[0]     ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clk_dqs_2x           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dq_clocks[0]     ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0]    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_hr_clocks[0]     ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clk_dqs_2x           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0]    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                                            ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_hr_clocks[0]     ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                                             ; CLKOUT                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clk_dqs_2x           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clk_dqs_2x                                                                                                                                                   ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk~CLKENA0                                                                                                                                                                                                                                                      ; Duplicated      ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk~CLKENA0_Duplicate                                                                                                                                                                                                                                         ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk~CLKENA0                                                                                                                                                                                                                                                   ; Duplicated      ; Placement                                         ; Fitter Periphery Placement ; OUTCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk~CLKENA0_Duplicate                                                                                                                                                                                                                                      ; OUTCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_mem_phy_clk                                                                                                                                                                                                                                                          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; DIVCLK                   ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_clk                                                                                                                                                                                                                                                           ; DIVCLK                   ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst~CLKENA0                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|seriesterminationcontrol[0]                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst~CLKENA0                                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; DDR2LP_CA[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CA[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CKE[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CKE[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CK_p~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CS_n[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_CS_n[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DM[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DM[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_n[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_n[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_n[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_n[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_p[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_p[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQS_p[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; DDR2LP_DQ[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[0]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[0]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[1]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[1]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[2]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[2]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[3]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[3]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[4]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[4]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[5]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[5]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[6]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[6]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[7]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[7]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[8]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[8]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[9]                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[9]                                                                                                                                                 ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[10]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[10]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[11]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[11]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[12]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[12]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[13]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[13]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[14]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[14]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[15]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[15]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[16]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[16]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[17]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[17]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[18]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[18]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[19]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[19]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[20]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[20]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[21]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[21]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[22]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[22]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[23]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[23]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[24]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[24]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[25]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[25]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[26]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[26]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[27]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[27]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[28]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[28]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[29]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[29]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[30]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[30]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|av_readdata_pre[31]                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|dataout_wire[31]                                                                                                                                                ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]~SCLR_LUT                                                                                                                                                                                                                                                                                                         ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; AY                       ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                             ; RESULTA                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_bht_data[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_qin1:auto_generated|q_b[0]                                                                                                                                                                                                      ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_qin1:auto_generated|q_b[1]                                                                                                                                                                                                      ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a0                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a1                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a2                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a3                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a4                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a5                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a6                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a7                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a8                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a9                                                                                                                                                                                          ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a10                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a11                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a12                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[13]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a13                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a14                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a15                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a16                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a17                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[18]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a18                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[19]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a19                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[20]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a20                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a21                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[22]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a22                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a23                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[24]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a24                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a25                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[26]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a26                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[27]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a27                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a28                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[29]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a29                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a30                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[31]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a31                                                                                                                                                                                         ; PORTBDATAOUT             ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~0_OTERM31                                                                                                                                                                                                                                      ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~0_OTERM31_Duplicate                                                                                                                                                                                                                         ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39                                                                                                                                                                                                                                     ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39_Duplicate                                                                                                                                                                                                                        ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39                                                                                                                                                                                                                                     ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39_Duplicate_4                                                                                                                                                                                                                      ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39                                                                                                                                                                                                                                     ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39_Duplicate_6                                                                                                                                                                                                                      ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~2_RESYN4123_BDD4124                                                                                                                                                                                                                     ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; COMBOUT                  ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~2_RESYN4123_BDD4124_Duplicate                                                                                                                                                                                                        ; COMBOUT                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~2_RESYN4123_BDD4124                                                                                                                                                                                                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization        ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~_Duplicate_3                                                                                                                                                                                                 ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|wait_latency_counter[0]                                                                                                                                                                                                                         ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|wait_latency_counter[0]~_Duplicate_5                                                                                                                                                                                                         ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                  ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses~_Duplicate_3                                                                                                                                                                                                                                  ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                      ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses~_Duplicate_3                                                                                                                                                                                                                                      ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_st_bypass_transfer_done~0                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; COMBOUT                  ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_st_bypass_transfer_done~0_Duplicate_3                                                                                                                                                                                                                                                                                     ; COMBOUT                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                                                                         ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug|jtag_break~_Duplicate_2                                                                                                                                                         ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_br_result~0                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; COMBOUT                  ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_br_result~0_Duplicate_2                                                                                                                                                                                                                                                                                                   ; COMBOUT                  ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[1]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[1]~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]~_Duplicate_4                                                                                                                                                                                                                                                                                      ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_byteenable[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_byteenable[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read~_Duplicate_3                                                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write~_Duplicate_3                                                                                                                                                                                                                                                                                                        ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Physical Synthesis                                ; Timing optimization        ; Q                        ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write~_Duplicate_5                                                                                                                                                                                                                                                                                                        ; Q                        ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_reg[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_reg[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_reg[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_reg[3]~DUPLICATE                                                                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_reg[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_reg[7]~DUPLICATE                                                                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|iE_reg                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|iE_reg~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|rx_holding_reg[4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|rx_holding_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|state[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|state[0]~DUPLICATE                                                                                                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|transmitting                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|transmitting~DUPLICATE                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                            ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|ien_AF                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|ien_AF~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_key:key|irq_mask[1]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_key:key|irq_mask[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_led_green:led_green|data_out[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_led_green:led_green|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_led_red:led_red|data_out[0]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_led_red:led_red|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_addr_router:addr_router|Equal3~1_OTERM185                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_addr_router:addr_router|Equal3~1_OTERM185DUPLICATE                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][58]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][58]~DUPLICATE                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][58]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][58]~DUPLICATE                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][58]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][58]~DUPLICATE                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[3]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[3]~DUPLICATE                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[5]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[5]~DUPLICATE                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[12]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[12]~DUPLICATE                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[21]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[21]~DUPLICATE                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_alu_sub                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_alu_sub~DUPLICATE                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[2]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[7]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[11]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[13]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[21]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[22]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[26]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot_right                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot_right~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[5]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[5]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[13]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[13]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[18]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[18]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[19]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[19]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_cmp_result                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_cmp_result~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte2_data[0]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte2_data[0]~DUPLICATE                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte2_data[4]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte2_data[4]~DUPLICATE                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|d_writedata[15]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|d_writedata[15]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|d_writedata[28]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|d_writedata[28]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][0]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][2]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][2]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][0]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][9]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][9]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][0]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][1]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][1]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][2]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][2]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[1]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[1]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_acv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[23]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_acv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[23]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[0]_OTERM2008                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[0]_OTERM2008~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[4]_OTERM2180                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[4]_OTERM2180~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_long_ack                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_long_ack~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_prdc_ack                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_prdc_ack~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_UPDATE_OTERM291                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_UPDATE_OTERM291~DUPLICATE                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_WR_PHASE_OTERM249                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_WR_PHASE_OTERM249~DUPLICATE                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[5]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[5]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[6]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[6]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[10]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[10]~DUPLICATE                                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_outer_loop[2]_OTERM2380                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_outer_loop[2]_OTERM2380~DUPLICATE                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_cnt[16]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_cnt[16]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM177                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM177~DUPLICATE                                                                                                                                                                                            ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][20]_OTERM2732                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][20]_OTERM2732~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][22]_OTERM2702                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][22]_OTERM2702~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][26]_OTERM2652                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][26]_OTERM2652~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][29]_OTERM2610                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][29]_OTERM2610~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][30]_OTERM2574                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][30]_OTERM2574~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][29]_OTERM2546                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][29]_OTERM2546~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][31]_OTERM2318                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][31]_OTERM2318~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][1]_OTERM2538                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][1]_OTERM2538~DUPLICATE                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][6]_OTERM2528                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][6]_OTERM2528~DUPLICATE                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[10][31]_OTERM2338                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[10][31]_OTERM2338~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[5]_OTERM2252                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[5]_OTERM2252~DUPLICATE                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[4]_OTERM2096                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[4]_OTERM2096~DUPLICATE                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[2]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[2]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[4]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[4]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[6]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[6]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[7]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[7]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[14]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[14]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[16]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[16]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_write                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_write~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[11]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[11]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[20]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[20]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router|Equal2~2_OTERM267                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router|Equal2~2_OTERM267DUPLICATE                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~2_OTERM1950                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~2_OTERM1950DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~0_OTERM31                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~0_OTERM31DUPLICATE                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39_Duplicate_4                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39_Duplicate_4DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal12~1_OTERM3376                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal12~1_OTERM3376DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|always1~0_OTERM3296                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|always1~0_OTERM3296DUPLICATE                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_channel[1]~6_OTERM1934                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_channel[1]~6_OTERM1934DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_channel[6]~5_OTERM1952                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_channel[6]~5_OTERM1952DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]~DUPLICATE                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_red_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_red_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[10]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[10]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[11]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[11]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[12]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[12]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[13]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[13]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[16]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[16]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[19]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[19]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[21]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[21]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[26]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[26]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[29]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[29]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[30]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[30]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[34]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[34]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[35]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[35]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[44]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[44]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[50]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[50]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[52]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[52]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[57]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[57]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[61]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[61]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[62]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[62]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_master_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_master_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][1]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][5]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][5]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][61]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][61]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|av_readdata_pre[19]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|wait_latency_counter[1]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_green_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_green_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[1]~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[4]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[4]~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[7]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[17]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[17]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[18]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[18]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[23]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[23]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[26]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|last_dest_id[1]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|last_dest_id[1]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|last_dest_id[2]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|last_dest_id[2]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[2]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[2]~DUPLICATE                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_bypass                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_bypass~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_st_bypass                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_st_bypass~DUPLICATE                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_has_started                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_has_started~DUPLICATE                                                                                                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_need_extra_stall                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_need_extra_stall~DUPLICATE                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]_OTERM117                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]_OTERM117~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]_OTERM121                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]_OTERM121~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit~DUPLICATE                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[2]_OTERM1962                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[2]_OTERM1962~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]_OTERM131                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]_OTERM131~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[1]_OTERM135                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[1]_OTERM135~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[17]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[17]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[23]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[23]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[28]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[28]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[29]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den[29]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[2]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[4]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[9]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[11]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[12]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[14]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[15]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[17]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[17]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[18]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[18]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[20]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[20]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[21]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[21]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[23]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[23]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[27]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[27]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[29]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot[29]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~DUPLICATE                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[17]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[17]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[24]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[24]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[25]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[29]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_inst_result[29]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[21]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[21]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[25]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[25]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[28]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[28]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[29]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[29]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_byte_en[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_byte_en[1]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[3]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[6]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[10]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[10]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[14]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[14]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[17]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[17]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[18]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[18]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[23]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[24]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[24]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[25]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[28]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_result[28]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_st_data[20]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_st_data[20]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg|oci_ienable[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg|oci_ienable[4]~DUPLICATE                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonAReg[3]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonAReg[4]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[6]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[6]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[23]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[23]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_br_taken_waddr_partial[4]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_br_taken_waddr_partial[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ctrl_br                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ctrl_br~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_issue                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_issue~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[6]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[12]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[13]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[14]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[26]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[26]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[29]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[29]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[2]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[6]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[10]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[12]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[15]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[17]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[18]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[18]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[19]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[19]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[24]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[24]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[28]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_pc[28]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_bht_data[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_bht_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_compare_op[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_compare_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect~DUPLICATE                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[10]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[10]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[15]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[16]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[21]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[31]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[0]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[14]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[21]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[21]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[22]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[22]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[26]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[26]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[28]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_pc[28]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[1]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[7]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[8]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[8]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[10]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[15]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[15]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[16]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[17]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[17]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[27]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[27]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_br_mispredict                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_br_mispredict~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_ctrl_st_non_bypass                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_ctrl_st_non_bypass~DUPLICATE                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[21]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[21]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[24]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[24]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[27]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_src2[27]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_prestep2[1]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_prestep2[1]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_st_data[5]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_st_data[5]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_st_data[20]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_st_data[20]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|W_wr_data[1]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|W_wr_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|W_wr_data[29]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|W_wr_data[29]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|W_wr_data[30]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|W_wr_data[30]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[3]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[4]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read~_Duplicate_3DUPLICATE                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[0]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[6]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[4]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[9]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[9]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[10]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[11]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[12]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[15]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_sram:sram|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_sram:sram|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[16]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[16]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[19]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[19]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[20]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[20]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[22]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[22]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[30]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|internal_counter[30]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_h_register[7]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_h_register[7]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_h_register[14]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_h_register[14]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_l_register[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_l_register[3]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_l_register[6]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_l_register[6]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[0]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[0]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[2]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[2]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[5]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[5]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[8]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[8]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[10]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[10]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[15]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|baud_divisor[15]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|control_reg[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|control_reg[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|tx_data[3]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|tx_data[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|tx_data[4]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|tx_data[4]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|baud_rate_counter[2]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|baud_rate_counter[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|baud_rate_counter[13]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|baud_rate_counter[13]~DUPLICATE                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|do_start_rx                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|do_start_rx~DUPLICATE                                                                                                                                                                                                                                                             ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]~DUPLICATE                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~DUPLICATE                                                                                                                                                                                                                  ;                          ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[2]~DUPLICATE                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[2]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[2]~DUPLICATE                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_space_avail[5]_OTERM227                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_space_avail[5]_OTERM227~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[0]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[1]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[4]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[4]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[13]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[7]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[15]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[20]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[20]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[21]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[21]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[25]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|rx_reg[25]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|spitxstate.spi_txactive                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|spitxstate.spi_txactive~DUPLICATE                                                                                                                                                                                                                                                                      ;                          ;                       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|tx_reg[7]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|tx_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------+----------------------------------------------------+--------------+-------------------------------------------------------------------------------------------------+------------------------+----------------------------+
; Name                                                      ; Ignored Entity                                     ; Ignored From ; Ignored To                                                                                      ; Ignored Value          ; Ignored Source             ;
+-----------------------------------------------------------+----------------------------------------------------+--------------+-------------------------------------------------------------------------------------------------+------------------------+----------------------------+
; Location                                                  ;                                                    ;              ; GPIO[0]                                                                                         ; PIN_T21                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[10]                                                                                        ; PIN_U19                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[11]                                                                                        ; PIN_U22                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[12]                                                                                        ; PIN_P8                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[13]                                                                                        ; PIN_R8                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[14]                                                                                        ; PIN_R9                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[15]                                                                                        ; PIN_R10                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[16]                                                                                        ; PIN_F26                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[17]                                                                                        ; PIN_Y9                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[18]                                                                                        ; PIN_G26                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[19]                                                                                        ; PIN_Y8                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[1]                                                                                         ; PIN_D26                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[20]                                                                                        ; PIN_AA7                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[21]                                                                                        ; PIN_AA6                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[22]                                                                                        ; PIN_AD7                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[23]                                                                                        ; PIN_AD6                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[24]                                                                                        ; PIN_U20                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[25]                                                                                        ; PIN_V22                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[26]                                                                                        ; PIN_V20                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[27]                                                                                        ; PIN_W21                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[28]                                                                                        ; PIN_W20                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[29]                                                                                        ; PIN_Y24                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[2]                                                                                         ; PIN_K25                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[30]                                                                                        ; PIN_Y23                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[31]                                                                                        ; PIN_AA23               ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[32]                                                                                        ; PIN_AA22               ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[33]                                                                                        ; PIN_AC24               ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[34]                                                                                        ; PIN_AC23               ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[35]                                                                                        ; PIN_AC22               ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[3]                                                                                         ; PIN_E26                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[4]                                                                                         ; PIN_K26                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[5]                                                                                         ; PIN_M26                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[6]                                                                                         ; PIN_M21                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[7]                                                                                         ; PIN_P20                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[8]                                                                                         ; PIN_T22                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; GPIO[9]                                                                                         ; PIN_T19                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_RX_p[0]                                                                                ; PIN_AD2                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_RX_p[1]                                                                                ; PIN_AB2                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_RX_p[2]                                                                                ; PIN_Y2                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_RX_p[3]                                                                                ; PIN_V2                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_TX_p[0]                                                                                ; PIN_AE4                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_TX_p[1]                                                                                ; PIN_AC4                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_TX_p[2]                                                                                ; PIN_AA4                ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; HSMC_GXB_TX_p[3]                                                                                ; PIN_W4                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; REFCLK_p0                                                                                       ; PIN_V6                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; REFCLK_p1                                                                                       ; PIN_N7                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; SMA_GXB_RX_p                                                                                    ; PIN_M2                 ; QSF Assignment             ;
; Location                                                  ;                                                    ;              ; SMA_GXB_TX_p                                                                                    ; PIN_K2                 ; QSF Assignment             ;
; PLL Compensation Mode                                     ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|pll0|fbout                                                            ; DIRECT                 ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer                ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer                ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer                ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer                ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]                   ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]                   ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]                   ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]                   ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]                  ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]                  ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]                  ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]                  ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|ureset|phy_reset_mem_stable_n                              ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|p0|umemphy|ureset|phy_reset_n                                         ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|pll0|pll_avl_clk                                                      ; DUAL-REGIONAL CLOCK    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|pll0|pll_config_clk                                                   ; DUAL-REGIONAL CLOCK    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|rw_soft_reset_n ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer                    ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer                    ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer                    ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer                    ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]                       ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]                       ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]                       ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]                       ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]                      ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]                      ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]                      ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]                      ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|phy_reset_mem_stable_n                                  ; OFF                    ; QSF Assignment             ;
; Global Signal                                             ; C5G_LPDDR2_Nios_Test                               ;              ; u0|mem_if_lpddr2_emif|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|rw_soft_reset_n     ; OFF                    ; QSF Assignment             ;
; Enable Beneficial Skew Optimization for non global clocks ; C5G_LPDDR2_Nios_Test                               ;              ; comb_3|mem_if_lpddr2_emif                                                                       ; ON                     ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[0]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[10]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[11]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[12]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[13]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[14]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[15]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[16]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[17]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[18]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[19]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[1]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[20]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[21]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[22]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[23]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[24]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[25]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[26]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[27]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[28]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[29]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[2]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[30]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[31]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[32]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[33]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[34]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[35]                                                                                        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[3]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[4]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[5]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[6]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[7]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[8]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; GPIO[9]                                                                                         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_RX_p[0]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_RX_p[1]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_RX_p[2]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_RX_p[3]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_TX_p[0]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_TX_p[1]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_TX_p[2]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; HSMC_GXB_TX_p[3]                                                                                ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; REFCLK_p0                                                                                       ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; REFCLK_p1                                                                                       ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; SMA_GXB_RX_p                                                                                    ; 1.5-V PCML             ; QSF Assignment             ;
; I/O Standard                                              ; C5G_LPDDR2_Nios_Test                               ;              ; SMA_GXB_TX_p                                                                                    ; 1.5-V PCML             ; QSF Assignment             ;
; Synchronizer Identification                               ; C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync          ;              ; reset_reg[15]                                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification                               ; C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync          ;              ; reset_reg[16]                                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification                               ; C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync          ;              ; reset_reg[17]                                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Global Signal                                             ; C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync          ;              ; reset_reg[15]                                                                                   ; OFF                    ; Compiler or HDL Assignment ;
; Global Signal                                             ; C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync          ;              ; reset_reg[16]                                                                                   ; OFF                    ; Compiler or HDL Assignment ;
; Global Signal                                             ; C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync          ;              ; reset_reg[17]                                                                                   ; OFF                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[0].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[1].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[2].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[3].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[4].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[5].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[6].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2 ;              ; output_path_gen[7].oe_reg                                                                       ; on                     ; Compiler or HDL Assignment ;
+-----------------------------------------------------------+----------------------------------------------------+--------------+-------------------------------------------------------------------------------------------------+------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14753 ) ; 0.00 % ( 0 / 14753 )       ; 0.00 % ( 0 / 14753 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14753 ) ; 0.00 % ( 0 / 14753 )       ; 0.00 % ( 0 / 14753 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13667 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 227 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 859 )    ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/UBC_2017_Courses/GeneralStochastics/Repository/trunk/tsb/ip/rtl/nios_lpddr2_uart_sd_sram/C5G_LPDDR2_Nios_Test.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,626 / 29,080        ; 16 %  ;
; ALMs needed [=A-B+C]                                        ; 4,626                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,118 / 29,080        ; 18 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,850                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,268                 ;       ;
;         [c] ALMs used for registers                         ; 960                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 40                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 493 / 29,080          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 29,080            ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 652 / 2,908           ; 22 %  ;
;     -- Logic LABs                                           ; 648                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 4                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,982                 ;       ;
;     -- 7 input functions                                    ; 34                    ;       ;
;     -- 6 input functions                                    ; 1,281                 ;       ;
;     -- 5 input functions                                    ; 1,628                 ;       ;
;     -- 4 input functions                                    ; 1,310                 ;       ;
;     -- <=3 input functions                                  ; 2,729                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 906                   ;       ;
; Memory ALUT usage                                           ; 70                    ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 70                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,019                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,619 / 58,160        ; 10 %  ;
;         -- Secondary logic registers                        ; 400 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,676                 ;       ;
;         -- Routing optimization registers                   ; 343                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 299 / 364             ; 82 %  ;
;     -- Clock pins                                           ; 10 / 14               ; 71 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
; I/O registers                                               ; 200                   ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 12                    ;       ;
; M10K blocks                                                 ; 165 / 446             ; 37 %  ;
; Total MLAB memory bits                                      ; 1,728                 ;       ;
; Total block memory bits                                     ; 1,209,920 / 4,567,040 ; 26 %  ;
; Total block memory implementation bits                      ; 1,689,600 / 4,567,040 ; 37 %  ;
; Total DSP Blocks                                            ; 2 / 150               ; 1 %   ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global clocks                                               ; 8 / 16                ; 50 %  ;
; Quadrant clocks                                             ; 4 / 88                ; 5 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 1 / 1                 ; 100 % ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 3                 ; 33 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 7% / 7% / 6%          ;       ;
; Peak interconnect usage (total/H/V)                         ; 37% / 38% / 34%       ;       ;
; Maximum fan-out                                             ; 3932                  ;       ;
; Highest non-global fan-out                                  ; 971                   ;       ;
; Total fan-out                                               ; 58982                 ;       ;
; Average fan-out                                             ; 3.81                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4538 / 29080 ( 16 % ) ; 79 / 29080 ( < 1 % ) ; 10 / 29080 ( < 1 % )           ;
; ALMs needed [=A-B+C]                                        ; 4538                  ; 79                   ; 10                             ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5013 / 29080 ( 17 % ) ; 86 / 29080 ( < 1 % ) ; 20 / 29080 ( < 1 % )           ;
;         [a] ALMs used for LUT logic and registers           ; 1809                  ; 40                   ; 1                              ;
;         [b] ALMs used for LUT logic                         ; 2230                  ; 37                   ; 2                              ;
;         [c] ALMs used for registers                         ; 934                   ; 9                    ; 17                             ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 40                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 476 / 29080 ( 2 % )   ; 7 / 29080 ( < 1 % )  ; 10 / 29080 ( < 1 % )           ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 29080 ( < 1 % )   ; 0 / 29080 ( 0 % )    ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 635 / 2908 ( 22 % )   ; 15 / 2908 ( < 1 % )  ; 17 / 2908 ( < 1 % )            ;
;     -- Logic LABs                                           ; 631                   ; 15                   ; 17                             ;
;     -- Memory LABs (up to half of total LABs)               ; 4                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 6918                  ; 130                  ; 4                              ;
;     -- 7 input functions                                    ; 32                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 1263                  ; 18                   ; 0                              ;
;     -- 5 input functions                                    ; 1599                  ; 27                   ; 2                              ;
;     -- 4 input functions                                    ; 1295                  ; 14                   ; 1                              ;
;     -- <=3 input functions                                  ; 2659                  ; 69                   ; 1                              ;
; Combinational ALUT usage for route-throughs                 ; 864                   ; 13                   ; 29                             ;
; Memory ALUT usage                                           ; 70                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 70                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 5486 / 58160 ( 9 % )  ; 97 / 58160 ( < 1 % ) ; 36 / 58160 ( < 1 % )           ;
;         -- Secondary logic registers                        ; 397 / 58160 ( < 1 % ) ; 1 / 58160 ( < 1 % )  ; 2 / 58160 ( < 1 % )            ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 5541                  ; 97                   ; 38                             ;
;         -- Routing optimization registers                   ; 342                   ; 1                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 238                   ; 0                    ; 61                             ;
; I/O registers                                               ; 0                     ; 0                    ; 200                            ;
; Total block memory bits                                     ; 1208896               ; 0                    ; 1024                           ;
; Total block memory implementation bits                      ; 1679360               ; 0                    ; 10240                          ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 164 / 446 ( 36 % )    ; 0 / 446 ( 0 % )      ; 1 / 446 ( < 1 % )              ;
; DSP block                                                   ; 2 / 150 ( 1 % )       ; 0 / 150 ( 0 % )      ; 0 / 150 ( 0 % )                ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; ASMI block                                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; Clock enable block                                          ; 4 / 116 ( 3 % )       ; 0 / 116 ( 0 % )      ; 8 / 116 ( 6 % )                ;
; Impedance control block                                     ; 0 / 3 ( 0 % )         ; 0 / 3 ( 0 % )        ; 1 / 3 ( 33 % )                 ;
; Double data rate I/O output circuitry                       ; 0 / 1161 ( 0 % )      ; 0 / 1161 ( 0 % )     ; 156 / 1161 ( 13 % )            ;
; Double data rate I/O input circuitry                        ; 0 / 352 ( 0 % )       ; 0 / 352 ( 0 % )      ; 32 / 352 ( 9 % )               ;
; Double data rate I/O output circuitry                       ; 0 / 352 ( 0 % )       ; 0 / 352 ( 0 % )      ; 53 / 352 ( 15 % )              ;
; Double data rate I/O output enable circuitry                ; 0 / 373 ( 0 % )       ; 0 / 373 ( 0 % )      ; 36 / 373 ( 9 % )               ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )        ; 2 / 8 ( 25 % )                 ;
; DQS pin delay chain                                         ; 0 / 21 ( 0 % )        ; 0 / 21 ( 0 % )       ; 4 / 21 ( 19 % )                ;
; DQS pin enable control                                      ; 0 / 21 ( 0 % )        ; 0 / 21 ( 0 % )       ; 4 / 21 ( 19 % )                ;
; Delay chain                                                 ; 0 / 1140 ( 0 % )      ; 0 / 1140 ( 0 % )     ; 120 / 1140 ( 10 % )            ;
; Pin configuration                                           ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )      ; 40 / 336 ( 11 % )              ;
; DQS pin configuration                                       ; 0 / 21 ( 0 % )        ; 0 / 21 ( 0 % )       ; 4 / 21 ( 19 % )                ;
; Signal Splitter                                             ; 0 / 352 ( 0 % )       ; 0 / 352 ( 0 % )      ; 5 / 352 ( 1 % )                ;
; Leveling delay chain                                        ; 0 / 48 ( 0 % )        ; 0 / 48 ( 0 % )       ; 7 / 48 ( 14 % )                ;
; Clock Phase Select                                          ; 0 / 147 ( 0 % )       ; 0 / 147 ( 0 % )      ; 24 / 147 ( 16 % )              ;
; PHY Clock Buffer                                            ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )       ; 1 / 12 ( 8 % )                 ;
; Read FIFO Read Clock Select Block                           ; 0 / 352 ( 0 % )       ; 0 / 352 ( 0 % )      ; 32 / 352 ( 9 % )               ;
; LFIFO                                                       ; 0 / 21 ( 0 % )        ; 0 / 21 ( 0 % )       ; 4 / 21 ( 19 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; IR FIFO USERDES Block                                       ; 0 / 352 ( 0 % )       ; 0 / 352 ( 0 % )      ; 32 / 352 ( 9 % )               ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; PLL DLL Output                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL LVDS Output                                             ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )       ; 2 / 12 ( 16 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 6 / 54 ( 11 % )                ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; VFIFO                                                       ; 0 / 21 ( 0 % )        ; 0 / 21 ( 0 % )       ; 4 / 21 ( 19 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 6676                  ; 149                  ; 398                            ;
;     -- Registered Input Connections                         ; 5945                  ; 105                  ; 51                             ;
;     -- Output Connections                                   ; 467                   ; 202                  ; 6554                           ;
;     -- Registered Output Connections                        ; 218                   ; 201                  ; 134                            ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 58707                 ; 1024                 ; 12416                          ;
;     -- Registered Connections                               ; 25170                 ; 757                  ; 290                            ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 194                   ; 213                  ; 6736                           ;
;     -- sld_hub:auto_hub                                     ; 213                   ; 2                    ; 136                            ;
;     -- hard_block:auto_generated_inst                       ; 6736                  ; 136                  ; 80                             ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 71                    ; 23                   ; 806                            ;
;     -- Output Ports                                         ; 137                   ; 40                   ; 151                            ;
;     -- Bidir Ports                                          ; 137                   ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 13                             ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 65                             ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 9                    ; 38                             ;
;     -- Output Ports driven by GND                           ; 0                     ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 567                            ;
;     -- Output Ports with no Fanout                          ; 0                     ; 26                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-------------------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard            ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-------------------------+-------------+---------------------------+----------------------+
; ADC_SDO         ; W10   ; 3B       ; 15           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; AUD_ADCDAT      ; D7    ; 8A       ; 17           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; CLOCK_125_p     ; U12   ; 4A       ; 38           ; 0            ; 0            ; 3933                  ; 0                  ; yes    ; no              ; no       ; Off          ; Differential 1.2-V HSUL ; Off         ; --                        ; User                 ;
; CLOCK_125_p(n)  ; V12   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; yes    ; no              ; no       ; Off          ; Differential 1.2-V HSUL ; Off         ; --                        ; Fitter               ;
; CLOCK_50_B3B    ; T13   ; 3B       ; 15           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; CLOCK_50_B5B    ; R20   ; 5B       ; 68           ; 22           ; 43           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL             ; Off         ; --                        ; User                 ;
; CLOCK_50_B6A    ; N20   ; 6A       ; 68           ; 32           ; 43           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL             ; Off         ; --                        ; User                 ;
; CLOCK_50_B7A    ; H12   ; 7A       ; 38           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; CLOCK_50_B8A    ; M10   ; 8A       ; 21           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; CPU_RESET_n     ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL             ; Off         ; --                        ; User                 ;
; DDR2LP_OCT_RZQ  ; AE11  ; 4A       ; 32           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; HDMI_TX_INT     ; T12   ; 3B       ; 15           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; HSMC_CLKIN0     ; N9    ; 8A       ; 21           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_n[1] ; G14   ; 7A       ; 46           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_n[2] ; K9    ; 8A       ; 15           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_p[1] ; G15   ; 7A       ; 46           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_p[2] ; L8    ; 8A       ; 15           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
; KEY[0]          ; P11   ; 3B       ; 21           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; KEY[1]          ; P12   ; 3B       ; 21           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; KEY[2]          ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; KEY[3]          ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[0]           ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[1]           ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[2]           ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[3]           ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[4]           ; W11   ; 3B       ; 10           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[5]           ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[6]           ; V10   ; 3B       ; 17           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[7]           ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[8]           ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; SW[9]           ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V                   ; Off         ; --                        ; User                 ;
; UART_RX         ; M9    ; 8A       ; 18           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V                   ; Off         ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-------------------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard            ; Current Strength ; Termination                       ; Termination Control Block                                                                         ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST       ; AB22  ; 4A       ; 66           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK          ; AA21  ; 4A       ; 66           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI          ; Y10   ; 3B       ; 15           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT       ; H10   ; 8A       ; 17           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK          ; D6    ; 8A       ; 18           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[0]     ; AE6   ; 3B       ; 21           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[1]     ; AF6   ; 3B       ; 21           ; 0            ; 51           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[2]     ; AF7   ; 3B       ; 19           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[3]     ; AF8   ; 3B       ; 19           ; 0            ; 51           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[4]     ; U10   ; 3B       ; 19           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[5]     ; U11   ; 3B       ; 19           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[6]     ; AE9   ; 3B       ; 18           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[7]     ; AF9   ; 3B       ; 18           ; 0            ; 51           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[8]     ; AB12  ; 3B       ; 14           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CA[9]     ; AB11  ; 3B       ; 14           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CKE[0]    ; AF14  ; 4A       ; 44           ; 0            ; 51           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CKE[1]    ; AE13  ; 4A       ; 42           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CK_n      ; P10   ; 3B       ; 18           ; 0            ; 17           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CK_p      ; N10   ; 3B       ; 18           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CS_n[0]   ; R11   ; 3B       ; 12           ; 0            ; 0            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_CS_n[1]   ; T11   ; 3B       ; 12           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_DM[0]     ; AF11  ; 4A       ; 38           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_DM[1]     ; AE18  ; 4A       ; 46           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_DM[2]     ; AE20  ; 4A       ; 53           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2LP_DM[3]     ; AE24  ; 4A       ; 61           ; 0            ; 34           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK      ; Y25   ; 5B       ; 68           ; 24           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE       ; Y26   ; 5B       ; 68           ; 24           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]     ; V23   ; 5B       ; 68           ; 14           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10]    ; R23   ; 5B       ; 68           ; 17           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11]    ; R25   ; 5B       ; 68           ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12]    ; P22   ; 5B       ; 68           ; 26           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13]    ; P23   ; 5B       ; 68           ; 17           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14]    ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15]    ; P26   ; 5B       ; 68           ; 27           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16]    ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17]    ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18]    ; R26   ; 5B       ; 68           ; 24           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19]    ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]     ; AA26  ; 5B       ; 68           ; 22           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20]    ; AA24  ; 5B       ; 68           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21]    ; AB25  ; 5B       ; 68           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22]    ; AC25  ; 5B       ; 68           ; 17           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23]    ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]     ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]     ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]     ; V24   ; 5B       ; 68           ; 14           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]     ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]     ; U24   ; 5B       ; 68           ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]     ; T23   ; 5B       ; 68           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]     ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]     ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS       ; U26   ; 5B       ; 68           ; 27           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS       ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]          ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]          ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]          ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]          ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]          ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]          ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]          ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]          ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]          ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]          ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]          ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]          ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]          ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]          ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]          ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]          ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]          ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]          ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]          ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]          ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]          ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]          ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]          ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]          ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]          ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]          ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]          ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]          ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT0     ; A7    ; 8A       ; 19           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_n[1] ; A18   ; 7A       ; 57           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_n[2] ; A16   ; 7A       ; 55           ; 61           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_p[1] ; A19   ; 7A       ; 57           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_p[2] ; A17   ; 7A       ; 55           ; 61           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; I2C_SCL          ; B7    ; 8A       ; 19           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]          ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]          ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]          ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]          ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]          ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]          ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]          ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]          ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]          ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]          ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]          ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]          ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]          ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]          ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]          ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]          ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]          ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]          ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK           ; AB6   ; 3A       ; 4            ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[0]        ; B25   ; 6A       ; 68           ; 47           ; 77           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[10]       ; G20   ; 6A       ; 68           ; 52           ; 3            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[11]       ; F21   ; 6A       ; 68           ; 52           ; 20           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[12]       ; E21   ; 6A       ; 68           ; 52           ; 37           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[13]       ; F22   ; 6A       ; 68           ; 52           ; 54           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[14]       ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[15]       ; J26   ; 6A       ; 68           ; 32           ; 94           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[16]       ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[17]       ; M24   ; 6A       ; 68           ; 33           ; 20           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[1]        ; B26   ; 6A       ; 68           ; 47           ; 94           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[2]        ; H19   ; 6A       ; 68           ; 49           ; 3            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[3]        ; H20   ; 6A       ; 68           ; 49           ; 20           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[4]        ; D25   ; 6A       ; 68           ; 49           ; 37           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[5]        ; C25   ; 6A       ; 68           ; 49           ; 54           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[6]        ; J20   ; 6A       ; 68           ; 51           ; 3            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[7]        ; J21   ; 6A       ; 68           ; 51           ; 20           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[8]        ; D22   ; 6A       ; 68           ; 51           ; 37           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[9]        ; E23   ; 6A       ; 68           ; 51           ; 54           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_CE_n        ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_LB_n        ; H25   ; 6A       ; 68           ; 35           ; 54           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_OE_n        ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_UB_n        ; M25   ; 6A       ; 68           ; 37           ; 3            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_WE_n        ; G25   ; 6A       ; 68           ; 35           ; 37           ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off                               ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TX          ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                   ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+-------------------------+------------------+-------------------+-----------------------------------+---------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard            ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block                                                                         ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                                                                                                                                                                                     ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+-------------------------+------------------+-------------------+-----------------------------------+---------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK     ; C7    ; 8A       ; 17           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; AUD_BCLK        ; E6    ; 8A       ; 18           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; AUD_DACLRCK     ; G10   ; 8A       ; 17           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; DDR2LP_DQS_n[0] ; W13   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; DDR2LP_DQS_n[1] ; V14   ; 4A       ; 42           ; 0            ; 17           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; DDR2LP_DQS_n[2] ; W15   ; 4A       ; 50           ; 0            ; 17           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; DDR2LP_DQS_n[3] ; W17   ; 4A       ; 57           ; 0            ; 17           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; DDR2LP_DQS_p[0] ; V13   ; 4A       ; 34           ; 0            ; 0            ; 18                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                 ; -                   ;
; DDR2LP_DQS_p[1] ; U14   ; 4A       ; 42           ; 0            ; 0            ; 18                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                 ; -                   ;
; DDR2LP_DQS_p[2] ; V15   ; 4A       ; 50           ; 0            ; 0            ; 18                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                 ; -                   ;
; DDR2LP_DQS_p[3] ; W16   ; 4A       ; 57           ; 0            ; 0            ; 18                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.2-V HSUL ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                 ; -                   ;
; DDR2LP_DQ[0]    ; AA14  ; 4A       ; 32           ; 0            ; 57           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[10]   ; AC14  ; 4A       ; 40           ; 0            ; 74           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[11]   ; AF13  ; 4A       ; 42           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[12]   ; AB16  ; 4A       ; 44           ; 0            ; 17           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[13]   ; AA16  ; 4A       ; 44           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[14]   ; AE14  ; 4A       ; 44           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[15]   ; AF18  ; 4A       ; 46           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[16]   ; AD16  ; 4A       ; 48           ; 0            ; 57           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[17]   ; AD17  ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[18]   ; AC18  ; 4A       ; 48           ; 0            ; 74           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[19]   ; AF19  ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[1]    ; Y14   ; 4A       ; 32           ; 0            ; 40           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[20]   ; AC17  ; 4A       ; 51           ; 0            ; 17           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[21]   ; AB17  ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[22]   ; AF21  ; 4A       ; 51           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[23]   ; AE21  ; 4A       ; 53           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[24]   ; AE15  ; 4A       ; 55           ; 0            ; 57           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[25]   ; AE16  ; 4A       ; 55           ; 0            ; 40           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[26]   ; AC20  ; 4A       ; 55           ; 0            ; 74           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[27]   ; AD21  ; 4A       ; 57           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[28]   ; AF16  ; 4A       ; 59           ; 0            ; 17           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[29]   ; AF17  ; 4A       ; 59           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[2]    ; AD11  ; 4A       ; 32           ; 0            ; 74           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[30]   ; AD23  ; 4A       ; 59           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[31]   ; AF23  ; 4A       ; 61           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[3]    ; AD12  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[4]    ; Y13   ; 4A       ; 36           ; 0            ; 17           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[5]    ; W12   ; 4A       ; 36           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[6]    ; AD10  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[7]    ; AF12  ; 4A       ; 38           ; 0            ; 51           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[8]    ; AC15  ; 4A       ; 40           ; 0            ; 57           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; DDR2LP_DQ[9]    ; AB15  ; 4A       ; 40           ; 0            ; 40           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 1.2-V HSUL              ; Default          ; Off               ; Series 34 Ohm with Calibration    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0|sd1a_0 ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; HSMC_D[0]       ; D11   ; 7A       ; 32           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_D[1]       ; H14   ; 7A       ; 53           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_D[2]       ; D12   ; 7A       ; 32           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_D[3]       ; H13   ; 7A       ; 53           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[0]    ; M12   ; 7A       ; 42           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[10]   ; D13   ; 7A       ; 32           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[11]   ; D15   ; 7A       ; 48           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[12]   ; D16   ; 7A       ; 44           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[13]   ; D17   ; 7A       ; 55           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[14]   ; E19   ; 7A       ; 59           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[15]   ; D20   ; 7A       ; 62           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[16]   ; A24   ; 7A       ; 65           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[1]    ; L11   ; 7A       ; 34           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[2]    ; H17   ; 7A       ; 64           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[3]    ; K11   ; 7A       ; 50           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[4]    ; J16   ; 7A       ; 66           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[5]    ; J11   ; 7A       ; 57           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[6]    ; G17   ; 7A       ; 61           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[7]    ; F12   ; 7A       ; 36           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[8]    ; F18   ; 7A       ; 51           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_n[9]    ; E15   ; 7A       ; 40           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[0]    ; N12   ; 7A       ; 42           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[10]   ; E13   ; 7A       ; 32           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[11]   ; C14   ; 7A       ; 48           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[12]   ; E16   ; 7A       ; 44           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[13]   ; D18   ; 7A       ; 55           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[14]   ; E20   ; 7A       ; 59           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[15]   ; D21   ; 7A       ; 62           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[16]   ; B24   ; 7A       ; 65           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[1]    ; M11   ; 7A       ; 34           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[2]    ; H18   ; 7A       ; 64           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[3]    ; L12   ; 7A       ; 50           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[4]    ; H15   ; 7A       ; 66           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[5]    ; J12   ; 7A       ; 57           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[6]    ; G16   ; 7A       ; 61           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[7]    ; G12   ; 7A       ; 36           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[8]    ; E18   ; 7A       ; 51           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_RX_p[9]    ; F16   ; 7A       ; 40           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[0]    ; E11   ; 7A       ; 40           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[10]   ; A13   ; 7A       ; 38           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[11]   ; C22   ; 7A       ; 66           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[12]   ; B14   ; 7A       ; 51           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[13]   ; A22   ; 7A       ; 65           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[14]   ; B17   ; 7A       ; 53           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[15]   ; C18   ; 7A       ; 59           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[16]   ; B20   ; 7A       ; 62           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[1]    ; B9    ; 7A       ; 46           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[2]    ; C10   ; 7A       ; 44           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[3]    ; B11   ; 7A       ; 36           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[4]    ; A11   ; 7A       ; 42           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[5]    ; B19   ; 7A       ; 61           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[6]    ; C15   ; 7A       ; 50           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[7]    ; A21   ; 7A       ; 64           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[8]    ; C12   ; 7A       ; 34           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_n[9]    ; A9    ; 7A       ; 48           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[0]    ; E10   ; 7A       ; 40           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[10]   ; B12   ; 7A       ; 38           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[11]   ; C23   ; 7A       ; 66           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[12]   ; A14   ; 7A       ; 51           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[13]   ; A23   ; 7A       ; 65           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[14]   ; C17   ; 7A       ; 53           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[15]   ; C19   ; 7A       ; 59           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[16]   ; B21   ; 7A       ; 62           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[1]    ; C9    ; 7A       ; 46           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[2]    ; D10   ; 7A       ; 44           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[3]    ; A12   ; 7A       ; 36           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[4]    ; B10   ; 7A       ; 42           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[5]    ; C20   ; 7A       ; 61           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[6]    ; B15   ; 7A       ; 50           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[7]    ; B22   ; 7A       ; 64           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[8]    ; C13   ; 7A       ; 34           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; HSMC_TX_p[9]    ; A8    ; 7A       ; 48           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; I2C_SDA         ; G11   ; 7A       ; 38           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                   ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; SD_CMD          ; W8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; SD_DAT[0]       ; U7    ; 3A       ; 2            ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; SD_DAT[1]       ; T7    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; SD_DAT[2]       ; V8    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; SD_DAT[3]       ; T8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                                        ; -                   ;
; SRAM_D[0]       ; E24   ; 6A       ; 68           ; 40           ; 77           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[10]      ; H22   ; 6A       ; 68           ; 45           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[11]      ; J23   ; 6A       ; 68           ; 45           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[12]      ; F23   ; 6A       ; 68           ; 45           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[13]      ; G22   ; 6A       ; 68           ; 45           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[14]      ; L22   ; 6A       ; 68           ; 47           ; 43           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[15]      ; K21   ; 6A       ; 68           ; 47           ; 60           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[1]       ; E25   ; 6A       ; 68           ; 40           ; 94           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[2]       ; K24   ; 6A       ; 68           ; 41           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[3]       ; K23   ; 6A       ; 68           ; 41           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[4]       ; F24   ; 6A       ; 68           ; 41           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[5]       ; G24   ; 6A       ; 68           ; 41           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[6]       ; L23   ; 6A       ; 68           ; 43           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[7]       ; L24   ; 6A       ; 68           ; 43           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[8]       ; H23   ; 6A       ; 68           ; 43           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
; SRAM_D[9]       ; H24   ; 6A       ; 68           ; 43           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL             ; 16mA             ; Off               ; Off                               ; --                                                                                                ; 0                   ; Off                         ; User                 ; 0 pF ; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg (inverted)                                                                                                                                                                                                                                                              ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+-------------------------+------------------+-------------------+-----------------------------------+---------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 8 / 16 ( 50 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 27 / 32 ( 84 % )  ; 1.2V          ; --           ; 2.5V          ;
; 4A       ; 70 / 80 ( 88 % )  ; 1.2V          ; 0.6V         ; 2.5V          ;
; 5A       ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 29 / 32 ( 91 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 40 / 48 ( 83 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 80 / 80 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                             ;
+----------+------------+----------+-------------------------------------------------+--------+-------------------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                  ; Dir.   ; I/O Standard            ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------+--------+-------------------------+-----------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDG[4]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                                      ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; HSMC_CLKOUT0                                    ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 308        ; 7A       ; HSMC_TX_p[9]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 310        ; 7A       ; HSMC_TX_n[9]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; HSMC_TX_n[4]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ; 332        ; 7A       ; HSMC_TX_p[3]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 330        ; 7A       ; HSMC_TX_n[10]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 300        ; 7A       ; HSMC_TX_p[12]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; HSMC_CLKOUT_n[2]                                ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ; 292        ; 7A       ; HSMC_CLKOUT_p[2]                                ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A18      ; 290        ; 7A       ; HSMC_CLKOUT_n[1]                                ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A19      ; 288        ; 7A       ; HSMC_CLKOUT_p[1]                                ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A20      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; HSMC_TX_n[7]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ; 270        ; 7A       ; HSMC_TX_n[13]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A23      ; 268        ; 7A       ; HSMC_TX_p[13]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A24      ; 269        ; 7A       ; HSMC_RX_n[16]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A25      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                                          ; power  ;                         ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; DDR2LP_DQ[0]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; DDR2LP_DQ[13]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; --       ; VCCPD3B4A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; --       ; VCCPD3B4A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; ADC_SCK                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ; 170        ; 5A       ; HEX3[3]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; HEX3[2]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; HDMI_TX_D[20]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; HDMI_TX_D[1]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                                ;        ;                         ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; SD_CLK                                          ; output ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; SW[5]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; DDR2LP_CA[9]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 65         ; 3B       ; DDR2LP_CA[8]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; DDR2LP_DQ[9]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ; 111        ; 4A       ; DDR2LP_DQ[12]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB17     ; 129        ; 4A       ; DDR2LP_DQ[21]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; ADC_CONVST                                      ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB23     ;            ; 5A       ; VCCIO5A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; CPU_RESET_n                                     ; input  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; HDMI_TX_D[21]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 199        ; 5B       ; HDMI_TX_D[19]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; SW[3]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; SW[0]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; SW[7]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; DDR2LP_DQ[10]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ; 103        ; 4A       ; DDR2LP_DQ[8]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC16     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; DDR2LP_DQ[20]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC18     ; 120        ; 4A       ; DDR2LP_DQ[18]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ; 158        ; 4A       ; HEX1[5]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; DDR2LP_DQ[26]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; HEX3[6]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; HEX3[5]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; HEX3[4]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; HDMI_TX_D[22]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                                ;        ;                         ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; HEX2[1]                                         ; output ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; HEX2[0]                                         ; output ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; DDR2LP_DQ[6]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 88         ; 4A       ; DDR2LP_DQ[2]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 91         ; 4A       ; DDR2LP_DQ[3]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ; 93         ; 4A       ; SW[2]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                                       ; power  ;                         ; 0.6V      ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; DDR2LP_DQ[16]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD17     ; 121        ; 4A       ; DDR2LP_DQ[17]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; DDR2LP_DQ[27]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; DDR2LP_DQ[30]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; HDMI_TX_D[23]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; HEX1[1]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; DDR2LP_CA[0]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; DDR2LP_CA[6]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ; 94         ; 4A       ; SW[1]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; DDR2LP_OCT_RZQ                                  ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; DDR2LP_CKE[1]                                   ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 112        ; 4A       ; DDR2LP_DQ[14]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ; 135        ; 4A       ; DDR2LP_DQ[24]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE16     ; 137        ; 4A       ; DDR2LP_DQ[25]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; DDR2LP_DM[1]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 125        ; 4A       ; SW[9]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; DDR2LP_DM[2]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ; 131        ; 4A       ; DDR2LP_DQ[23]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE22     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; DDR2LP_DM[3]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 152        ; 4A       ; HEX1[4]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0                          ;        ;                         ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; DDR2LP_CA[1]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 80         ; 3B       ; DDR2LP_CA[2]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 78         ; 3B       ; DDR2LP_CA[3]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 75         ; 3B       ; DDR2LP_CA[7]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; DDR2LP_DM[0]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ; 99         ; 4A       ; DDR2LP_DQ[7]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF13     ; 107        ; 4A       ; DDR2LP_DQ[11]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 110        ; 4A       ; DDR2LP_CKE[0]                                   ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; DDR2LP_DQ[28]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ; 145        ; 4A       ; DDR2LP_DQ[29]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF18     ; 115        ; 4A       ; DDR2LP_DQ[15]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 123        ; 4A       ; DDR2LP_DQ[19]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; DDR2LP_DQ[22]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; DDR2LP_DQ[31]                                   ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 150        ; 4A       ; HEX1[6]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                                            ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                                        ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDG[5]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; I2C_SCL                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; HSMC_TX_n[1]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B10      ; 320        ; 7A       ; HSMC_TX_p[4]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 334        ; 7A       ; HSMC_TX_n[3]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 328        ; 7A       ; HSMC_TX_p[10]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; HSMC_TX_n[12]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B15      ; 304        ; 7A       ; HSMC_TX_p[6]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ;            ; 7A       ; VREFB7AN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; HSMC_TX_n[14]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; HSMC_TX_n[5]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B20      ; 278        ; 7A       ; HSMC_TX_n[16]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 276        ; 7A       ; HSMC_TX_p[16]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 272        ; 7A       ; HSMC_TX_p[7]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B23      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; HSMC_RX_p[16]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B25      ; 247        ; 6A       ; SRAM_A[0]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; B26      ; 249        ; 6A       ; SRAM_A[1]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; AUD_ADCLRCK                                     ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VREFB8AN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; HSMC_TX_p[1]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 318        ; 7A       ; HSMC_TX_n[2]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; HSMC_TX_n[8]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 336        ; 7A       ; HSMC_TX_p[8]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 307        ; 7A       ; HSMC_RX_p[11]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 306        ; 7A       ; HSMC_TX_n[6]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; HSMC_TX_p[14]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 286        ; 7A       ; HSMC_TX_n[15]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C19      ; 284        ; 7A       ; HSMC_TX_p[15]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C20      ; 280        ; 7A       ; HSMC_TX_p[5]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; HSMC_TX_n[11]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C23      ; 264        ; 7A       ; HSMC_TX_p[11]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ;            ;          ; DNU                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; SRAM_A[5]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                                            ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; AUD_XCK                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 356        ; 8A       ; AUD_ADCDAT                                      ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; LEDG[2]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; HSMC_TX_p[2]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 340        ; 7A       ; HSMC_D[0]                                       ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 342        ; 7A       ; HSMC_D[2]                                       ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 341        ; 7A       ; HSMC_RX_n[10]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; HSMC_RX_n[11]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 317        ; 7A       ; HSMC_RX_n[12]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 293        ; 7A       ; HSMC_RX_n[13]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ; 291        ; 7A       ; HSMC_RX_p[13]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D19      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; HSMC_RX_n[15]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D21      ; 275        ; 7A       ; HSMC_RX_p[15]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 255        ; 6A       ; SRAM_A[8]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D23      ; 262        ; 7A       ; ^GND                                            ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; SRAM_A[4]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; AUD_BCLK                                        ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                                          ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDG[3]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; HSMC_TX_p[0]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ; 326        ; 7A       ; HSMC_TX_n[0]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; HSMC_RX_p[10]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ;            ; --       ; VCC_AUX                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; HSMC_RX_n[9]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 315        ; 7A       ; HSMC_RX_p[12]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; HSMC_RX_p[8]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E19      ; 285        ; 7A       ; HSMC_RX_n[14]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E20      ; 283        ; 7A       ; HSMC_RX_p[14]                                   ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E21      ; 259        ; 6A       ; SRAM_A[12]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E22      ;            ; 6A       ; VCCIO6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; SRAM_A[9]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E24      ; 231        ; 6A       ; SRAM_D[0]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E25      ; 233        ; 6A       ; SRAM_D[1]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                                        ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; LEDR[1]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; LEDR[0]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                                          ; power  ;                         ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; HSMC_RX_n[7]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F13      ;            ; --       ; VCCPD7A8A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; HSMC_RX_p[9]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F17      ;            ; --       ; VCCPD7A8A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; HSMC_RX_n[8]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ;            ; --       ; VCCPD7A8A                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; SRAM_A[11]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F22      ; 261        ; 6A       ; SRAM_A[13]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F23      ; 243        ; 6A       ; SRAM_D[12]                                      ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6A       ; SRAM_D[4]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDR[2]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDR[3]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; AUD_DACLRCK                                     ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 329        ; 7A       ; I2C_SDA                                         ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 331        ; 7A       ; HSMC_RX_p[7]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; HSMC_CLKIN_n[1]                                 ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G15      ; 311        ; 7A       ; HSMC_CLKIN_p[1]                                 ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 279        ; 7A       ; HSMC_RX_p[6]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 281        ; 7A       ; HSMC_RX_n[6]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; SRAM_A[10]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; SRAM_D[13]                                      ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; SRAM_D[5]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G25      ; 223        ; 6A       ; SRAM_WE_n                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                                            ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDR[8]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; LEDG[6]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; LEDG[7]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; AUD_DACDAT                                      ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ; 7A       ; VCCIO7A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; CLOCK_50_B7A                                    ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; HSMC_D[3]                                       ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 295        ; 7A       ; HSMC_D[1]                                       ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 263        ; 7A       ; HSMC_RX_p[4]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; HSMC_RX_n[2]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H18      ; 271        ; 7A       ; HSMC_RX_p[2]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 250        ; 6A       ; SRAM_A[2]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H20      ; 252        ; 6A       ; SRAM_A[3]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; SRAM_D[10]                                      ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H23      ; 239        ; 6A       ; SRAM_D[8]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; SRAM_D[9]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H25      ; 225        ; 6A       ; SRAM_LB_n                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDR[5]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDR[4]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDR[9]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; HSMC_RX_n[5]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J12      ; 287        ; 7A       ; HSMC_RX_p[5]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; HSMC_RX_n[4]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J17      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; SRAM_A[6]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J21      ; 256        ; 6A       ; SRAM_A[7]                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; SRAM_D[11]                                      ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J24      ;            ; 6A       ; VCCIO6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; SRAM_A[14]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; SRAM_A[15]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 2          ; B1L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[1]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                                         ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDR[7]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; HSMC_CLKIN_n[2]                                 ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K10      ; 367        ; 8A       ; LEDR[6]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; HSMC_RX_n[3]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K12      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; SRAM_D[15]                                      ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; SRAM_D[3]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K24      ; 234        ; 6A       ; SRAM_D[2]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[0]                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; HSMC_CLKIN_p[2]                                 ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ; 353        ; 8A       ; UART_TX                                         ; output ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; HSMC_RX_n[1]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L12      ; 303        ; 7A       ; HSMC_RX_p[3]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L13      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; SRAM_D[14]                                      ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L23      ; 238        ; 6A       ; SRAM_D[6]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L24      ; 240        ; 6A       ; SRAM_D[7]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L25      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                                              ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; UART_RX                                         ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ; 345        ; 8A       ; CLOCK_50_B8A                                    ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 335        ; 7A       ; HSMC_RX_p[1]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M12      ; 321        ; 7A       ; HSMC_RX_n[0]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; SRAM_OE_n                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; SRAM_A[17]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; SRAM_UB_n                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                                             ;        ;                         ;           ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                                           ;        ;                         ;           ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; HSMC_CLKIN0                                     ; input  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ; 76         ; 3B       ; DDR2LP_CK_p                                     ; output ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N11      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; HSMC_RX_p[0]                                    ; bidir  ; 2.5 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N13      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; CLOCK_50_B6A                                    ; input  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; SRAM_CE_n                                       ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; SRAM_A[16]                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; HDMI_TX_D[14]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                                             ;        ;                         ;           ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; DDR2LP_CK_n                                     ; output ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P11      ; 84         ; 3B       ; KEY[0]                                          ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; KEY[1]                                          ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; HDMI_TX_D[16]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; HDMI_TX_D[12]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P23      ; 192        ; 5B       ; HDMI_TX_D[13]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; HDMI_TX_D[15]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms                             ; input  ; 3.3-V LVTTL             ;           ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; DDR2LP_CS_n[0]                                  ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLOCK_50_B5B                                    ; input  ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; HDMI_TX_D[10]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R24      ; 194        ; 5B       ; HDMI_TX_D[17]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; HDMI_TX_D[11]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; HDMI_TX_D[18]                                   ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi                             ; input  ; 3.3-V LVTTL             ;           ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; SD_DAT[1]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 40         ; 3A       ; SD_DAT[3]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; DDR2LP_CS_n[1]                                  ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 66         ; 3B       ; HDMI_TX_INT                                     ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 68         ; 3B       ; CLOCK_50_B3B                                    ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                                             ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; HDMI_TX_D[7]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T24      ; 188        ; 5B       ; HDMI_TX_D[8]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; HDMI_TX_D[9]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                                       ; power  ;                         ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                                ;        ;                         ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; SD_DAT[0]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ;            ; 3B       ; VCCIO3B                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; DDR2LP_CA[4]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 79         ; 3B       ; DDR2LP_CA[5]                                    ; output ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 100        ; 4A       ; CLOCK_125_p                                     ; input  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; DDR2LP_DQS_p[1]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; ~ALTERA_INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; N               ; no       ; Off          ;
; U20      ; 181        ; 5A       ; HEX2[2]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; HDMI_TX_D[6]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U25      ; 211        ; 5B       ; HDMI_TX_VS                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; HDMI_TX_HS                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                                             ;        ;                         ;           ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo                             ; output ; 3.3-V LVTTL             ;           ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; SD_DAT[2]                                       ; bidir  ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; SW[6]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; CLOCK_125_p(n)                                  ; input  ; Differential 1.2-V HSUL ;           ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; DDR2LP_DQS_p[0]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 106        ; 4A       ; DDR2LP_DQS_n[1]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 124        ; 4A       ; DDR2LP_DQS_p[2]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; HEX2[4]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; HEX2[3]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; HDMI_TX_D[0]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ; 185        ; 5B       ; HDMI_TX_D[4]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V25      ; 197        ; 5B       ; HDMI_TX_D[5]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                                          ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                                             ;        ;                         ;           ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; SD_CMD                                          ; bidir  ; 3.3-V LVTTL             ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; ADC_SDO                                         ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W11      ; 57         ; 3B       ; SW[4]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; DDR2LP_DQ[5]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ; 90         ; 4A       ; DDR2LP_DQS_n[0]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W14      ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; DDR2LP_DQS_n[2]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 140        ; 4A       ; DDR2LP_DQS_p[3]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 138        ; 4A       ; DDR2LP_DQS_n[3]                                 ; bidir  ; Differential 1.2-V HSUL ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ; 162        ; 4A       ; HEX0[3]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; HEX2[6]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; HEX2[5]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                                          ; power  ;                         ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                                       ; power  ;                         ;           ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; HDMI_TX_D[2]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; HDMI_TX_D[3]                                    ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                                             ;        ;                         ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck                             ; input  ; 3.3-V LVTTL             ;           ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                                    ;        ;                         ;           ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                                         ; power  ;                         ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;                         ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; ADC_SDI                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 55         ; 3B       ; SW[8]                                           ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; DDR2LP_DQ[4]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ; 89         ; 4A       ; DDR2LP_DQ[1]                                    ; bidir  ; 1.2-V HSUL              ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 116        ; 4A       ; KEY[2]                                          ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; KEY[3]                                          ; input  ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                                         ; power  ;                         ; 1.2V      ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                                         ; output ; 1.2 V                   ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                                       ; power  ;                         ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                                             ; gnd    ;                         ;           ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; HEX3[1]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; HEX3[0]                                         ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; HDMI_TX_CLK                                     ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y26      ; 205        ; 5B       ; HDMI_TX_DE                                      ; output ; 3.3-V LVTTL             ;           ; Row I/O      ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------+--------+-------------------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------+---------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                  ; Location      ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+------------------------------------------------------------------------------------------------------+---------------+----------------------+-------------------------+------------------------+
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_dll_cyclonev:dll0|dll_wys_m ; DLL_X68_Y3_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+------------------------------------------------------------------------------------------------------+---------------+----------------------+-------------------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                                                                                                               ; Removed Component                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                                                                ;
;  C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll1~PLL_OUTPUT_COUNTER                                                                                         ;                                                                                                                                                                                                                                                                                                                                                                ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll2_phy~PLL_OUTPUT_COUNTER                                                                                                                                                                                                                                   ;
; PHY Clock Buffers                                                                                                                                                                                                 ;                                                                                                                                                                                                                                                                                                                                                                ;
;  C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|phy_clkbuf ;                                                                                                                                                                                                                                                                                                                                                                ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[6].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[1].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[2].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[3].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[4].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[5].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[7].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[9].acv_ac_ldc|phy_clkbuf  ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[14].acv_ac_ldc|phy_clkbuf ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[13].acv_ac_ldc|phy_clkbuf ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clkbuf    ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clkbuf    ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clkbuf    ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|phy_clkbuf    ;
;   --                                                                                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].phy_clkbuf                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                         ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll1~FRACTIONAL_PLL                    ;                            ;
;     -- PLL Type                                                                                                                         ; Integer PLL                ;
;     -- PLL Location                                                                                                                     ; FRACTIONALPLL_X68_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                          ; none                       ;
;     -- PLL Bandwidth                                                                                                                    ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                                                          ; 400000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                        ; 125.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                       ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                ; 660.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                               ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                ; 125.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                ; 265.151515 MHz             ;
;     -- PLL Enable                                                                                                                       ; On                         ;
;     -- PLL Fractional Division                                                                                                          ; N/A                        ;
;     -- M Counter                                                                                                                        ; 132                        ;
;     -- N Counter                                                                                                                        ; 25                         ;
;     -- PLL Refclk Select                                                                                                                ;                            ;
;             -- PLL Refclk Select Location                                                                                               ; PLLREFCLKSELECT_X68_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                       ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                       ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                          ; N/A                        ;
;             -- CORECLKIN source                                                                                                         ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                       ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                        ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                         ; N/A                        ;
;             -- CLKIN(0) source                                                                                                          ; CLOCK_125_p~input          ;
;             -- CLKIN(1) source                                                                                                          ; N/A                        ;
;             -- CLKIN(2) source                                                                                                          ; N/A                        ;
;             -- CLKIN(3) source                                                                                                          ; N/A                        ;
;     -- PLL Output Counter                                                                                                               ;                            ;
;         -- C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll1~PLL_OUTPUT_COUNTER     ;                            ;
;             -- Output Clock Frequency                                                                                                   ; 330.0 MHz                  ;
;             -- Output Clock Location                                                                                                    ; PLLOUTPUTCOUNTER_X68_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                ; 2                          ;
;             -- C Counter PH Mux PRST                                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                                           ; 1                          ;
;         -- C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll5~PLL_OUTPUT_COUNTER     ;                            ;
;             -- Output Clock Frequency                                                                                                   ; 165.0 MHz                  ;
;             -- Output Clock Location                                                                                                    ; PLLOUTPUTCOUNTER_X68_Y7_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                ; 4                          ;
;             -- C Counter PH Mux PRST                                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                                           ; 1                          ;
;         -- C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll6~PLL_OUTPUT_COUNTER     ;                            ;
;             -- Output Clock Frequency                                                                                                   ; 66.0 MHz                   ;
;             -- Output Clock Location                                                                                                    ; PLLOUTPUTCOUNTER_X68_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                              ; 355.500000 degrees         ;
;             -- C Counter                                                                                                                ; 10                         ;
;             -- C Counter PH Mux PRST                                                                                                    ; 7                          ;
;             -- C Counter PRST                                                                                                           ; 10                         ;
;         -- C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll7~PLL_OUTPUT_COUNTER     ;                            ;
;             -- Output Clock Frequency                                                                                                   ; 22.0 MHz                   ;
;             -- Output Clock Location                                                                                                    ; PLLOUTPUTCOUNTER_X68_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                ; 30                         ;
;             -- C Counter PH Mux PRST                                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                                           ; 1                          ;
;         -- C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll3~PLL_OUTPUT_COUNTER     ;                            ;
;             -- Output Clock Frequency                                                                                                   ; 330.0 MHz                  ;
;             -- Output Clock Location                                                                                                    ; PLLOUTPUTCOUNTER_X68_Y1_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                              ; 270.000000 degrees         ;
;             -- C Counter                                                                                                                ; 2                          ;
;             -- C Counter PH Mux PRST                                                                                                    ; 4                          ;
;             -- C Counter PRST                                                                                                           ; 2                          ;
;         -- C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll6_phy~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                   ; 66.0 MHz                   ;
;             -- Output Clock Location                                                                                                    ; PLLOUTPUTCOUNTER_X68_Y3_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                   ; Off                        ;
;             -- Duty Cycle                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                              ; 355.500000 degrees         ;
;             -- C Counter                                                                                                                ; 10                         ;
;             -- C Counter PH Mux PRST                                                                                                    ; 7                          ;
;             -- C Counter PRST                                                                                                           ; 10                         ;
;                                                                                                                                         ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                     ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |C5G_LPDDR2_Nios_Test                                                                                                                               ; 4625.5 (0.5)         ; 5117.0 (0.5)                     ; 492.5 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 6982 (1)            ; 6019 (0)                  ; 200 (200)     ; 1209920           ; 165   ; 2          ; 299  ; 0            ; |C5G_LPDDR2_Nios_Test                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |C5G_QSYS:u0|                                                                                                                                    ; 4546.5 (0.0)         ; 5031.5 (0.0)                     ; 486.0 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 6851 (0)            ; 5921 (0)                  ; 0 (0)         ; 1209920           ; 165   ; 2          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0                                                                                                                                                                                                                                                                                                                                                       ; C5G_QSYS     ;
;       |C5G_QSYS_epcs:epcs|                                                                                                                          ; 60.5 (5.0)           ; 73.4 (5.0)                       ; 12.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (18)             ; 123 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_epcs:epcs                                                                                                                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|                                                                                                  ; 55.5 (55.5)          ; 68.4 (68.4)                      ; 12.9 (12.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub                                                                                                                                                                                                                                                                                            ; C5G_QSYS     ;
;          |altsyncram:the_boot_copier_rom|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_epcs:epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_jka1:auto_generated|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_jka1:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;          |tornado_C5G_QSYS_epcs_atom:the_tornado_C5G_QSYS_epcs_atom|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_epcs:epcs|tornado_C5G_QSYS_epcs_atom:the_tornado_C5G_QSYS_epcs_atom                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;       |C5G_QSYS_jtag_uart:jtag_uart|                                                                                                                ; 67.9 (16.1)          ; 75.1 (17.2)                      ; 7.2 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (33)            ; 110 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;          |C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|                                                                              ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                              ; C5G_QSYS     ;
;             |scfifo:rfifo|                                                                                                                          ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo_3291:auto_generated|                                                                                                         ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                                                            ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                      ; 6.3 (3.9)            ; 7.2 (4.2)                        ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (5)              ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                         ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                                      ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                    ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                           ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                 ; work         ;
;                      |dpram_7s81:FIFOram|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                              ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                  ; work         ;
;          |C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|                                                                              ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                              ; C5G_QSYS     ;
;             |scfifo:wfifo|                                                                                                                          ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo_3291:auto_generated|                                                                                                         ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                                                            ; 12.3 (0.0)           ; 13.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                      ; 7.0 (4.0)            ; 7.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                         ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                    ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                        ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                           ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                 ; work         ;
;                      |dpram_7s81:FIFOram|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                              ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                  ; work         ;
;          |alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|                                                                                   ; 27.2 (27.2)          ; 31.7 (31.7)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                   ; work         ;
;       |C5G_QSYS_key:key|                                                                                                                            ; 8.2 (8.2)            ; 10.8 (10.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_key:key                                                                                                                                                                                                                                                                                                                                      ; C5G_QSYS     ;
;       |C5G_QSYS_led_green:led_green|                                                                                                                ; 5.0 (5.0)            ; 6.3 (6.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_led_green:led_green                                                                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;       |C5G_QSYS_led_red:led_red|                                                                                                                    ; 6.8 (6.8)            ; 8.2 (8.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_led_red:led_red                                                                                                                                                                                                                                                                                                                              ; C5G_QSYS     ;
;       |C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|                                                                                              ; 1921.1 (0.0)         ; 2054.3 (0.0)                     ; 134.2 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 2823 (0)            ; 1909 (0)                  ; 0 (0)         ; 108544            ; 18    ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif                                                                                                                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |C5G_QSYS_mem_if_lpddr2_emif_p0:p0|                                                                                                        ; 13.8 (0.0)           ; 20.3 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0                                                                                                                                                                                                                                                                      ; C5G_QSYS     ;
;             |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|                                                                                ; 13.8 (6.5)           ; 20.3 (7.0)                       ; 6.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (12)             ; 44 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy                                                                                                                                                                                                               ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads                                                                                                                                                      ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                                 ; C5G_QSYS     ;
;                      |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc                ; C5G_QSYS     ;
;                      |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[14].acv_ac_ldc|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[14].acv_ac_ldc               ; C5G_QSYS     ;
;                      |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc                ; C5G_QSYS     ;
;                      |C5G_QSYS_mem_if_lpddr2_emif_p0_clock_pair_generator:clock_gen[0].uclk_generator|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_clock_pair_generator:clock_gen[0].uclk_generator ; C5G_QSYS     ;
;                      |C5G_QSYS_mem_if_lpddr2_emif_p0_generic_ddio:uaddress_pad|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_generic_ddio:uaddress_pad                        ; C5G_QSYS     ;
;                      |C5G_QSYS_mem_if_lpddr2_emif_p0_generic_ddio:ucmd_pad|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_generic_ddio:ucmd_pad                            ; C5G_QSYS     ;
;                      |altddio_out:clock_gen[0].umem_ck_pad|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                                            ; work         ;
;                         |ddio_out_uqe:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated                ; work         ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                                     ; C5G_QSYS     ;
;                      |altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst                  ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                                     ; C5G_QSYS     ;
;                      |altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst                  ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                                     ; C5G_QSYS     ;
;                      |altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst                  ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                                     ; C5G_QSYS     ;
;                      |altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst                  ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:memphy_ldc                                                                                                                                                             ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|                                                                                        ; 7.4 (0.3)            ; 13.3 (0.3)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset                                                                                                                                                                   ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_afi_clk|                                                                        ; 3.8 (3.8)            ; 5.5 (5.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_afi_clk                                                                                                          ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_avl_clk|                                                                        ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_avl_clk                                                                                                          ; C5G_QSYS     ;
;                   |C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_scc_clk|                                                                        ; 3.0 (3.0)            ; 6.8 (6.8)                        ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_scc_clk                                                                                                          ; C5G_QSYS     ;
;          |C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0                                                                                                                                                                                                                                                                  ; C5G_QSYS     ;
;          |C5G_QSYS_mem_if_lpddr2_emif_s0:s0|                                                                                                        ; 1907.3 (0.0)         ; 2034.0 (0.0)                     ; 127.7 (0.0)                                       ; 1.0 (0.0)                        ; 40.0 (0.0)           ; 2807 (0)            ; 1865 (0)                  ; 0 (0)         ; 108544            ; 18    ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0                                                                                                                                                                                                                                                                      ; C5G_QSYS     ;
;             |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|                                                                    ; 197.7 (0.0)          ; 214.8 (0.0)                      ; 17.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 326 (0)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                   ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_addr_router:addr_router|                                                           ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_addr_router:addr_router                                                                                                                          ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                     ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                    ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:cmd_xbar_demux_002|                                             ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                            ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux|                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux                                                                                                                ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_001|                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_001                                                                                                            ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_002|                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_002                                                                                                            ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                         ; 30.7 (27.1)          ; 30.8 (27.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (52)             ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                        ; C5G_QSYS     ;
;                   |altera_merlin_arbitrator:arb|                                                                                                    ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                           ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                     ; 29.9 (23.5)          ; 30.7 (23.5)                      ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (48)             ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                    ; C5G_QSYS     ;
;                   |altera_merlin_arbitrator:arb|                                                                                                    ; 6.4 (5.4)            ; 7.2 (6.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                       ; C5G_QSYS     ;
;                      |altera_merlin_arb_adder:adder|                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                         ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|                                                     ; 25.8 (22.3)          ; 25.8 (22.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (49)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                    ; C5G_QSYS     ;
;                   |altera_merlin_arbitrator:arb|                                                                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                       ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                         ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                        ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_rsp_xbar_mux_002:rsp_xbar_mux_002|                                                 ; 18.2 (18.2)          ; 18.2 (18.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_rsp_xbar_mux_002:rsp_xbar_mux_002                                                                                                                ; C5G_QSYS     ;
;                |altera_avalon_sc_fifo:hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                                            ; 4.1 (4.1)            ; 5.3 (5.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                           ; C5G_QSYS     ;
;                |altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                          ; 3.2 (3.2)            ; 4.9 (4.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                         ; C5G_QSYS     ;
;                |altera_avalon_sc_fifo:sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent_rsp_fifo|                               ; 2.9 (2.9)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                              ; C5G_QSYS     ;
;                |altera_avalon_sc_fifo:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                                          ; 4.2 (4.2)            ; 5.8 (5.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                         ; C5G_QSYS     ;
;                |altera_merlin_master_agent:cpu_inst_data_master_translator_avalon_universal_master_0_agent|                                         ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_data_master_translator_avalon_universal_master_0_agent                                                                                                        ; C5G_QSYS     ;
;                |altera_merlin_master_agent:cpu_inst_instruction_master_translator_avalon_universal_master_0_agent|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_instruction_master_translator_avalon_universal_master_0_agent                                                                                                 ; C5G_QSYS     ;
;                |altera_merlin_master_agent:sequencer_trk_mgr_inst_trkm_translator_avalon_universal_master_0_agent|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sequencer_trk_mgr_inst_trkm_translator_avalon_universal_master_0_agent                                                                                                 ; C5G_QSYS     ;
;                |altera_merlin_master_translator:cpu_inst_data_master_translator|                                                                    ; 9.5 (9.5)            ; 9.9 (9.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_data_master_translator                                                                                                                                   ; C5G_QSYS     ;
;                |altera_merlin_master_translator:cpu_inst_instruction_master_translator|                                                             ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_instruction_master_translator                                                                                                                            ; C5G_QSYS     ;
;                |altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator|                                                             ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator                                                                                                                            ; C5G_QSYS     ;
;                |altera_merlin_slave_agent:hphy_bridge_s0_translator_avalon_universal_slave_0_agent|                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hphy_bridge_s0_translator_avalon_universal_slave_0_agent                                                                                                                ; C5G_QSYS     ;
;                |altera_merlin_slave_agent:sequencer_mem_s1_translator_avalon_universal_slave_0_agent|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_mem_s1_translator_avalon_universal_slave_0_agent                                                                                                              ; C5G_QSYS     ;
;                |altera_merlin_slave_agent:sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent                                                                                                   ; C5G_QSYS     ;
;                |altera_merlin_slave_agent:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent|                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent                                                                                                              ; C5G_QSYS     ;
;                |altera_merlin_slave_translator:hphy_bridge_s0_translator|                                                                           ; 7.3 (7.3)            ; 16.5 (16.5)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hphy_bridge_s0_translator                                                                                                                                          ; C5G_QSYS     ;
;                |altera_merlin_slave_translator:sequencer_mem_s1_translator|                                                                         ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_mem_s1_translator                                                                                                                                        ; C5G_QSYS     ;
;                |altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator|                                                              ; 9.6 (9.6)            ; 11.2 (11.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator                                                                                                                             ; C5G_QSYS     ;
;             |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|                                                                    ; 28.5 (0.0)           ; 32.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                   ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_addr_router:addr_router|                                                           ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_addr_router:addr_router                                                                                                                          ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux|                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux                                                                                                                    ; C5G_QSYS     ;
;                |C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux                                                                                                                        ; C5G_QSYS     ;
;                |altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo|                               ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                              ; C5G_QSYS     ;
;                |altera_avalon_sc_fifo:sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo|                                ; 3.1 (3.1)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                               ; C5G_QSYS     ;
;                |altera_merlin_master_agent:trk_mm_bridge_m0_translator_avalon_universal_master_0_agent|                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:trk_mm_bridge_m0_translator_avalon_universal_master_0_agent                                                                                                            ; C5G_QSYS     ;
;                |altera_merlin_slave_agent:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                   ; C5G_QSYS     ;
;                |altera_merlin_slave_agent:sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                    ; C5G_QSYS     ;
;                |altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator                                                                                                                             ; C5G_QSYS     ;
;                |altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|                                                               ; 9.1 (9.1)            ; 12.0 (12.0)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator                                                                                                                              ; C5G_QSYS     ;
;                |altera_merlin_traffic_limiter:limiter|                                                                                              ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter                                                                                                                                                             ; C5G_QSYS     ;
;             |altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|                                                                                ; 281.5 (281.3)        ; 304.9 (304.6)                    ; 23.4 (23.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 418 (418)           ; 332 (331)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst                                                                                                                                                                                                               ; C5G_QSYS     ;
;                |altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                            ; C5G_QSYS     ;
;                   |altsyncram:the_altsyncram|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|altsyncram:the_altsyncram                                                  ; work         ;
;                      |altsyncram_mri1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|altsyncram:the_altsyncram|altsyncram_mri1:auto_generated                   ; work         ;
;                |altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                            ; C5G_QSYS     ;
;                   |altsyncram:the_altsyncram|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|altsyncram:the_altsyncram                                                  ; work         ;
;                      |altsyncram_mri1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|altsyncram:the_altsyncram|altsyncram_mri1:auto_generated                   ; work         ;
;                |altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench:the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench|              ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench:the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                         ; C5G_QSYS     ;
;             |altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 106496            ; 16    ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem                                                                                                                                                                                                            ; C5G_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 106496            ; 16    ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram                                                                                                                                                                                  ; work         ;
;                   |altsyncram_m8l1:auto_generated|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 106496            ; 16    ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram|altsyncram_m8l1:auto_generated                                                                                                                                                   ; work         ;
;             |altera_mem_if_sequencer_rst:sequencer_rst|                                                                                             ; 5.6 (5.6)            ; 7.2 (7.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst                                                                                                                                                                                                                            ; C5G_QSYS     ;
;             |altera_mem_if_simple_avalon_mm_bridge:hphy_bridge|                                                                                     ; 1.1 (1.1)            ; 1.4 (1.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_simple_avalon_mm_bridge:hphy_bridge                                                                                                                                                                                                                    ; C5G_QSYS     ;
;             |sequencer_reg_file:sequencer_reg_file_inst|                                                                                            ; 24.5 (4.2)           ; 26.3 (4.5)                       ; 1.9 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 7 (7)               ; 8 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst                                                                                                                                                                                                                           ; C5G_QSYS     ;
;                |altsyncram:altsyncram_component|                                                                                                    ; 20.3 (0.0)           ; 21.8 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component                                                                                                                                                                                           ; work         ;
;                   |altsyncram_c9v1:auto_generated|                                                                                                  ; 20.3 (20.3)          ; 21.8 (21.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated                                                                                                                                                            ; work         ;
;             |sequencer_scc_mgr:sequencer_scc_mgr_inst|                                                                                              ; 350.9 (315.6)        ; 366.1 (329.0)                    ; 15.2 (13.4)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 463 (437)           ; 309 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst                                                                                                                                                                                                                             ; C5G_QSYS     ;
;                |sequencer_scc_acv_wrapper:sequencer_scc_family_wrapper|                                                                             ; 7.5 (7.0)            ; 9.3 (8.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (3)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_acv_wrapper:sequencer_scc_family_wrapper                                                                                                                                                                      ; C5G_QSYS     ;
;                   |sequencer_scc_acv_phase_decode:sequencer_scc_phase_decode_dqe_inst|                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_acv_wrapper:sequencer_scc_family_wrapper|sequencer_scc_acv_phase_decode:sequencer_scc_phase_decode_dqe_inst                                                                                                   ; C5G_QSYS     ;
;                |sequencer_scc_reg_file:sequencer_scc_reg_file_inst|                                                                                 ; 27.8 (0.0)           ; 27.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst                                                                                                                                                                          ; C5G_QSYS     ;
;                   |altdpram:altdpram_component|                                                                                                     ; 27.8 (0.0)           ; 27.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component                                                                                                                                              ; work         ;
;                      |dpram_k3s1:auto_generated|                                                                                                    ; 27.8 (20.0)          ; 27.8 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated                                                                                                                    ; work         ;
;                         |decode_5la:wr_decode|                                                                                                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|decode_5la:wr_decode                                                                                               ; work         ;
;                         |mux_7hb:rd_mux|                                                                                                            ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|mux_7hb:rd_mux                                                                                                     ; work         ;
;             |sequencer_trk_mgr:sequencer_trk_mgr_inst|                                                                                              ; 1016.6 (1016.6)      ; 1080.3 (1080.3)                  ; 64.8 (64.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 1540 (1540)         ; 1030 (1030)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |altera_mem_if_dll_cyclonev:dll0|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_dll_cyclonev:dll0                                                                                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                                                                                                                   ; C5G_QSYS     ;
;          |altera_mem_if_oct_cyclonev:oct0|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_oct_cyclonev:oct0                                                                                                                                                                                                                                                                        ; C5G_QSYS     ;
;       |C5G_QSYS_mm_interconnect_0:mm_interconnect_0|                                                                                                ; 750.1 (0.0)          ; 811.6 (0.0)                      ; 61.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1290 (0)            ; 892 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_addr_router:addr_router|                                                                                       ; 8.9 (8.9)            ; 9.9 (9.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                                                       ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|                                                                               ; 45.4 (45.4)          ; 50.4 (50.4)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001                                                                                                                                                                                                                                               ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                                                 ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                         ; 27.3 (27.3)          ; 27.3 (27.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                                                     ; 18.3 (16.0)          ; 18.9 (16.6)                      ; 0.6 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                     ; C5G_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                                                 ; 26.2 (24.2)          ; 26.3 (24.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (56)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|                                                                                 ; 24.3 (21.6)          ; 24.9 (21.9)                      ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                                          ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|                                                                                 ; 14.3 (12.0)          ; 14.3 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (28)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|                                                                                 ; 34.6 (32.3)          ; 34.7 (32.3)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (70)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                                          ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004                                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                                                     ; 52.7 (52.7)          ; 52.7 (52.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                     ; C5G_QSYS     ;
;          |C5G_QSYS_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                             ; 82.4 (82.4)          ; 82.4 (82.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (168)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|                                          ; 3.6 (3.6)            ; 4.4 (4.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                          ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 3.1 (3.1)            ; 3.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                     ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                          ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                          ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:led_green_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                    ; 2.4 (2.4)            ; 2.8 (2.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_green_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:led_red_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                      ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_red_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                      ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                                   ; 162.0 (162.0)        ; 164.5 (164.5)                    ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 260 (260)           ; 279 (279)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                   ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 3.9 (3.9)            ; 4.5 (4.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                               ; 3.8 (3.8)            ; 4.8 (4.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                               ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:spi_master_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                 ; 3.1 (3.1)            ; 3.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_master_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                 ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                      ; 32.0 (32.0)          ; 35.2 (35.2)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                      ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                        ; 14.9 (14.9)          ; 18.0 (18.0)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                     ; 3.0 (3.0)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                        ; 2.6 (2.6)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                        ; 2.3 (2.3)            ; 3.2 (3.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |altera_avalon_sc_fifo:uart_usb_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                     ; 3.2 (3.2)            ; 4.2 (4.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_usb_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ; C5G_QSYS     ;
;          |altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|                                             ; 7.2 (7.2)            ; 7.3 (7.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                      ; C5G_QSYS     ;
;          |altera_merlin_slave_agent:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent|                                               ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                               ; C5G_QSYS     ;
;          |altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent|                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                         ; C5G_QSYS     ;
;          |altera_merlin_slave_agent:onchip_memory2_s1_translator_avalon_universal_slave_0_agent|                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|                                                             ; 9.2 (5.0)            ; 9.2 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (11)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                             ; C5G_QSYS     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                         ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; C5G_QSYS     ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:epcs_epcs_control_port_translator|                                                                         ; 9.7 (9.7)            ; 12.7 (12.7)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                    ; 6.9 (6.9)            ; 8.9 (8.9)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                                         ; 3.1 (3.1)            ; 4.2 (4.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:led_green_s1_translator|                                                                                   ; 4.0 (4.0)            ; 5.1 (5.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_green_s1_translator                                                                                                                                                                                                                                                   ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:led_red_s1_translator|                                                                                     ; 4.2 (4.2)            ; 5.7 (5.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_red_s1_translator                                                                                                                                                                                                                                                     ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|                                                                   ; 7.6 (7.6)            ; 13.3 (13.3)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                                                                   ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                              ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:spi_master_0_s1_translator|                                                                                ; 11.3 (11.3)          ; 14.5 (14.5)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator                                                                                                                                                                                                                                                ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:switches_s1_translator|                                                                                    ; 5.1 (5.1)            ; 6.1 (6.1)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator                                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                                       ; 3.6 (3.6)            ; 3.9 (3.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                       ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                                       ; 5.3 (5.3)            ; 7.8 (7.8)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                       ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:uart_usb_s1_translator|                                                                                    ; 4.7 (4.7)            ; 6.8 (6.8)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_usb_s1_translator                                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_merlin_traffic_limiter:limiter|                                                                                                    ; 13.1 (13.1)          ; 16.0 (16.0)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_merlin_traffic_limiter:limiter_001|                                                                                                ; 18.5 (18.5)          ; 23.5 (23.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                ; C5G_QSYS     ;
;          |altera_merlin_width_adapter:width_adapter|                                                                                                ; 19.9 (19.9)          ; 21.3 (21.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                ; C5G_QSYS     ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                                                            ; 18.7 (18.7)          ; 23.3 (23.3)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                            ; C5G_QSYS     ;
;       |C5G_QSYS_nios2_qsys:nios2_qsys|                                                                                                              ; 1307.6 (1153.5)      ; 1505.5 (1333.7)                  ; 197.9 (180.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1921 (1728)         ; 2068 (1788)               ; 0 (0)         ; 65024             ; 13    ; 2          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                                        ; C5G_QSYS     ;
;          |C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht                                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_qin1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_qin1:auto_generated                                                                                                                                                                                                        ; work         ;
;          |C5G_QSYS_nios2_qsys_dc_data_module:C5G_QSYS_nios2_qsys_dc_data|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_data_module:C5G_QSYS_nios2_qsys_dc_data                                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_data_module:C5G_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_40j1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_data_module:C5G_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated                                                                                                                                                                                                ; work         ;
;          |C5G_QSYS_nios2_qsys_dc_tag_module:C5G_QSYS_nios2_qsys_dc_tag|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_tag_module:C5G_QSYS_nios2_qsys_dc_tag                                                                                                                                                                                                                                                           ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_tag_module:C5G_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_e7n1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1408              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_tag_module:C5G_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_e7n1:auto_generated                                                                                                                                                                                                  ; work         ;
;          |C5G_QSYS_nios2_qsys_dc_victim_module:C5G_QSYS_nios2_qsys_dc_victim|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_victim_module:C5G_QSYS_nios2_qsys_dc_victim                                                                                                                                                                                                                                                     ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_victim_module:C5G_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_baj1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_victim_module:C5G_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                            ; work         ;
;          |C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data                                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_spj1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                ; work         ;
;          |C5G_QSYS_nios2_qsys_ic_tag_module:C5G_QSYS_nios2_qsys_ic_tag|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3456              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_tag_module:C5G_QSYS_nios2_qsys_ic_tag                                                                                                                                                                                                                                                           ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3456              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_tag_module:C5G_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_bvn1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3456              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_tag_module:C5G_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_bvn1:auto_generated                                                                                                                                                                                                  ; work         ;
;          |C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|                                                                          ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell                                                                                                                                                                                                                                                        ; C5G_QSYS     ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_ujt2:auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_0kt2:auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_mult_cell:the_C5G_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; work         ;
;          |C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|                                                                          ; 150.1 (28.4)         ; 167.8 (31.7)                     ; 17.7 (3.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 177 (8)             ; 280 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci                                                                                                                                                                                                                                                        ; C5G_QSYS     ;
;             |C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|                                       ; 48.9 (0.0)           ; 58.9 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper                                                                                                                                                        ; C5G_QSYS     ;
;                |C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|                                      ; 16.8 (16.0)          ; 21.8 (20.6)                      ; 4.9 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk                                                          ; C5G_QSYS     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3     ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4     ; work         ;
;                |C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|                                            ; 30.7 (29.8)          ; 35.8 (34.4)                      ; 5.0 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck                                                                ; C5G_QSYS     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                            ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1           ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2           ; work         ;
;                |sld_virtual_jtag_basic:C5G_QSYS_nios2_qsys_jtag_debug_module_phy|                                                                   ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:C5G_QSYS_nios2_qsys_jtag_debug_module_phy                                                                                       ; work         ;
;             |C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg|                                                         ; 7.0 (7.0)            ; 8.3 (8.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg                                                                                                                                                                          ; C5G_QSYS     ;
;             |C5G_QSYS_nios2_qsys_nios2_oci_break:the_C5G_QSYS_nios2_qsys_nios2_oci_break|                                                           ; 13.6 (13.6)          ; 15.3 (15.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_break:the_C5G_QSYS_nios2_qsys_nios2_oci_break                                                                                                                                                                            ; C5G_QSYS     ;
;             |C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug|                                                           ; 5.2 (4.8)            ; 5.8 (5.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug                                                                                                                                                                            ; C5G_QSYS     ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                        ; work         ;
;             |C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|                                                                 ; 47.0 (47.0)          ; 47.9 (47.9)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (84)             ; 54 (54)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem                                                                                                                                                                                  ; C5G_QSYS     ;
;                |C5G_QSYS_nios2_qsys_ociram_sp_ram_module:C5G_QSYS_nios2_qsys_ociram_sp_ram|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|C5G_QSYS_nios2_qsys_ociram_sp_ram_module:C5G_QSYS_nios2_qsys_ociram_sp_ram                                                                                                       ; C5G_QSYS     ;
;                   |altsyncram:the_altsyncram|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|C5G_QSYS_nios2_qsys_ociram_sp_ram_module:C5G_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram                                                                             ; work         ;
;                      |altsyncram_4bf1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|C5G_QSYS_nios2_qsys_ociram_sp_ram_module:C5G_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4bf1:auto_generated                                              ; work         ;
;          |C5G_QSYS_nios2_qsys_register_bank_a_module:C5G_QSYS_nios2_qsys_register_bank_a|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_a_module:C5G_QSYS_nios2_qsys_register_bank_a                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_a_module:C5G_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work         ;
;                |altsyncram_q0n1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_a_module:C5G_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_q0n1:auto_generated                                                                                                                                                                                ; work         ;
;          |C5G_QSYS_nios2_qsys_register_bank_b_module:C5G_QSYS_nios2_qsys_register_bank_b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_b_module:C5G_QSYS_nios2_qsys_register_bank_b                                                                                                                                                                                                                                         ; C5G_QSYS     ;
;             |altsyncram:the_altsyncram|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_b_module:C5G_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work         ;
;                |altsyncram_r0n1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_b_module:C5G_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_r0n1:auto_generated                                                                                                                                                                                ; work         ;
;       |C5G_QSYS_onchip_memory2:onchip_memory2|                                                                                                      ; 33.8 (0.7)           ; 34.3 (0.7)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 2 (0)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                                ; C5G_QSYS     ;
;          |altsyncram:the_altsyncram|                                                                                                                ; 33.2 (0.0)           ; 33.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_g9j1:auto_generated|                                                                                                        ; 33.2 (0.3)           ; 33.7 (1.0)                       ; 0.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1024000           ; 128   ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated                                                                                                                                                                                                                                                       ; work         ;
;                |decode_8la:decode3|                                                                                                                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                    ; work         ;
;                |mux_5hb:mux2|                                                                                                                       ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                          ; work         ;
;       |C5G_QSYS_sram:sram|                                                                                                                          ; 8.1 (0.0)            ; 8.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_sram:sram                                                                                                                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_merlin_slave_translator:slave_translator|                                                                                          ; 5.0 (5.0)            ; 5.3 (5.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_sram:sram|altera_merlin_slave_translator:slave_translator                                                                                                                                                                                                                                                                                    ; C5G_QSYS     ;
;          |altera_tristate_controller_translator:tdt|                                                                                                ; 3.1 (3.1)            ; 3.2 (3.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_sram:sram|altera_tristate_controller_translator:tdt                                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;       |C5G_QSYS_switches:switches|                                                                                                                  ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_switches:switches                                                                                                                                                                                                                                                                                                                            ; C5G_QSYS     ;
;       |C5G_QSYS_timer:timer|                                                                                                                        ; 66.2 (66.2)          ; 79.3 (79.3)                      ; 13.0 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_timer:timer                                                                                                                                                                                                                                                                                                                                  ; C5G_QSYS     ;
;       |C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|                                                                                ; 12.5 (12.5)          ; 18.1 (18.1)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0                                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;       |C5G_QSYS_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|                                                                        ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0                                                                                                                                                                                                                                                                                  ; C5G_QSYS     ;
;          |C5G_QSYS_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|C5G_QSYS_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer                                                                                                                                                                                                                     ; C5G_QSYS     ;
;       |C5G_QSYS_uart_usb:uart_usb|                                                                                                                  ; 84.3 (0.0)           ; 95.3 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 142 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb                                                                                                                                                                                                                                                                                                                            ; C5G_QSYS     ;
;          |C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|                                                                                        ; 31.5 (31.5)          ; 38.5 (38.5)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs                                                                                                                                                                                                                                                                          ; C5G_QSYS     ;
;          |C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|                                                                                            ; 32.4 (31.8)          ; 34.6 (34.0)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 49 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx                                                                                                                                                                                                                                                                              ; C5G_QSYS     ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                   ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                          ; work         ;
;          |C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|                                                                                            ; 20.4 (20.4)          ; 22.2 (22.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx                                                                                                                                                                                                                                                                              ; C5G_QSYS     ;
;       |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|                                                                           ; 98.0 (21.7)          ; 121.7 (22.3)                     ; 23.6 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (36)            ; 200 (12)                  ; 0 (0)         ; 3136              ; 3     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0                                                                                                                                                                                                                                                                                     ; C5G_QSYS     ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                                           ; 46.7 (42.8)          ; 61.8 (54.7)                      ; 15.0 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 118 (94)                  ; 0 (0)         ; 2112              ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                      ; C5G_QSYS     ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                                        ; 1.7 (0.0)            ; 3.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                       ; C5G_QSYS     ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                  ; 0.3 (0.3)            ; 0.4 (0.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                     ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                                       ; 2.3 (0.0)            ; 4.1 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                      ; C5G_QSYS     ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                  ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                  ; 0.1 (0.1)            ; 0.4 (0.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                                                  ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                                                  ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                                                  ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                    ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2112              ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_i6j1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2112              ; 2     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i6j1:auto_generated                                                                                                                                                                                                  ; work         ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                                           ; 29.7 (24.5)          ; 37.6 (30.0)                      ; 7.9 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 70 (46)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                      ; C5G_QSYS     ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                                        ; 2.1 (0.0)            ; 3.4 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                       ; C5G_QSYS     ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                  ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                                                  ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                                                  ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                     ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                                       ; 3.0 (0.0)            ; 4.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                      ; C5G_QSYS     ;
;                |altera_std_synchronizer:sync[0].u|                                                                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                                                  ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                    ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_46j1:auto_generated|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated                                                                                                                                                                                                  ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                                      ; 5.5 (3.7)            ; 7.0 (4.7)                        ; 1.5 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                ; C5G_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                           ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                     ; C5G_QSYS     ;
;       |altera_reset_controller:rst_controller_001|                                                                                                  ; 6.0 (4.2)            ; 7.5 (5.0)                        ; 1.5 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                            ; C5G_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                             ; C5G_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                               ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;       |altera_reset_controller:rst_controller_002|                                                                                                  ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                            ; C5G_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                               ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                 ; C5G_QSYS     ;
;       |spi_master_if:spi_master_0|                                                                                                                  ; 98.8 (0.0)           ; 107.5 (0.0)                      ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 192 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|spi_master_if:spi_master_0                                                                                                                                                                                                                                                                                                                            ; c5g_qsys     ;
;          |spi_master_core:inst_spi|                                                                                                                 ; 98.8 (98.8)          ; 107.5 (107.5)                    ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (112)           ; 192 (192)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi                                                                                                                                                                                                                                                                                                   ; c5g_qsys     ;
;    |sld_hub:auto_hub|                                                                                                                               ; 78.5 (0.5)           ; 85.0 (0.5)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (1)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                                ; 78.0 (59.7)          ; 84.5 (65.3)                      ; 6.5 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (97)            ; 98 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                     ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                                                  ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                             ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                                ; 8.5 (8.5)            ; 9.3 (9.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                  ;
+------------------+----------+-------+------+------+------+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+-------+------+------+------+------+-------+--------+------------------------+--------------------------+
; DDR2LP_CA[0]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[1]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[2]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[3]     ; Output   ; --    ; --   ; --   ; --   ; (1)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[4]     ; Output   ; --    ; --   ; --   ; --   ; (3)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[5]     ; Output   ; --    ; --   ; --   ; --   ; (3)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[6]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[7]     ; Output   ; --    ; --   ; --   ; --   ; (1)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[8]     ; Output   ; --    ; --   ; --   ; --   ; (5)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CA[9]     ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CKE[0]    ; Output   ; --    ; --   ; --   ; --   ; (1)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_CK_n      ; Output   ; --    ; --   ; --   ; --   ; (4)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_CK_p      ; Output   ; --    ; --   ; --   ; --   ; (4)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_CS_n[0]   ; Output   ; --    ; --   ; --   ; --   ; (5)  ; --    ; (0)    ; --                     ; --                       ;
; DDR2LP_DM[0]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DM[1]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DM[2]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DM[3]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; LEDG[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_TX          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK           ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[0]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[1]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[2]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[3]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[4]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[5]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[6]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[7]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[8]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[9]        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[10]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[11]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[12]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[13]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[14]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[15]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[16]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[17]       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_CE_n        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_LB_n        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_OE_n        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_UB_n        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_WE_n        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO          ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT       ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50_B3B     ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B5B     ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B6A     ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B7A     ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B8A     ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CPU_RESET_n      ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; DDR2LP_CKE[1]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; (0)    ; --                     ; --                       ;
; DDR2LP_CS_n[1]   ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; (0)    ; --                     ; --                       ;
; HEX2[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK      ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23]    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_INT      ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_VS       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKIN0      ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_n[1]  ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_n[2]  ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_p[1]  ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_p[2]  ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKOUT0     ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_n[1] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_n[2] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_p[1] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_p[2] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCL          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DDR2LP_DQ[0]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[1]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[2]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[3]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[4]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[5]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[6]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[7]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[8]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[9]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[10]    ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[11]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[12]    ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[13]    ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[14]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[15]    ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[16]    ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[17]    ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[18]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[19]    ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[20]    ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[21]    ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[22]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[23]    ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[24]    ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (1)  ; (1)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[25]    ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[26]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[27]    ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[28]    ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (1)  ; (1)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[29]    ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[30]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQ[31]    ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (0)  ; (0)   ; (0)    ; --                     ; --                       ;
; DDR2LP_DQS_n[0]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_n[1]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_n[2]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_n[3]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_p[0]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_p[1]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_p[2]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; DDR2LP_DQS_p[3]  ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; SRAM_D[0]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[1]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[2]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[3]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[4]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[5]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[6]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[7]        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[8]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[9]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[10]       ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[11]       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[12]       ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[13]       ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[14]       ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[15]       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD           ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[0]        ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[3]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK      ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK         ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK      ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[0]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[1]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[2]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[3]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[0]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[1]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[2]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[3]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[4]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[5]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[6]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[7]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[8]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[9]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[10]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[11]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[12]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[13]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[14]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[15]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[16]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[0]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[1]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[2]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[3]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[4]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[5]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[6]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[7]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[8]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[9]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[10]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[11]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[12]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[13]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[14]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[15]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[16]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[0]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[1]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[2]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[3]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[4]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[5]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[6]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[7]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[8]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[9]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[10]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[11]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[12]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[13]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[14]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[15]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[16]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[0]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[1]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[2]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[3]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[4]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[5]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[6]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[7]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[8]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[9]     ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[10]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[11]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[12]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[13]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[14]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[15]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[16]    ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDA          ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[1]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[2]        ; Bidir    ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DDR2LP_OCT_RZQ   ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_125_p      ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]           ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]           ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]           ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]           ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]            ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]            ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]            ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]            ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]            ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]            ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]            ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]            ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]            ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]            ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RX          ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_125_p(n)   ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+-------+------+------+------+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_SDO                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; CLOCK_50_B3B                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_50_B5B                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_50_B6A                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_50_B7A                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_50_B8A                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; CPU_RESET_n                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HDMI_TX_INT                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_CLKIN0                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_CLKIN_n[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HSMC_CLKIN_n[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HSMC_CLKIN_p[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HSMC_CLKIN_p[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQ[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[4]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[5]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[6]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[7]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[8]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[9]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[10]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[11]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[12]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[13]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[14]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[15]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[16]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[17]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[18]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[19]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[20]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[21]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[22]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[23]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[24]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[25]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[26]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[27]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[28]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[29]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[30]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQ[31]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; DDR2LP_DQS_n[0]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_n[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_n[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_n[3]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_p[0]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_p[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_p[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DDR2LP_DQS_p[3]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SRAM_D[0]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[0]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[1]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[1]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[2]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[2]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[3]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[3]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; SRAM_D[4]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[4]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[5]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[5]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[6]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[6]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[7]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[7]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; SRAM_D[8]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[8]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[9]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[9]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SRAM_D[10]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[10]                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; SRAM_D[11]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[11]                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; SRAM_D[12]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[12]                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; SRAM_D[13]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[13]                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; SRAM_D[14]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[14]                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; SRAM_D[15]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_in_reg[15]                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; SD_CMD                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; SD_DAT[0]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|miso_int~0                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
; SD_DAT[3]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_D[0]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HSMC_D[1]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HSMC_D[2]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HSMC_D[3]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HSMC_RX_n[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[4]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[5]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[6]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[7]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[8]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[9]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[10]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_n[11]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_n[12]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_n[13]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_n[14]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_n[15]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_n[16]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[4]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[5]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[6]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[7]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[8]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[9]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[10]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[11]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[12]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[13]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[14]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[15]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_RX_p[16]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[4]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[5]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[6]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[7]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[8]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[9]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[10]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[11]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[12]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[13]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[14]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[15]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_n[16]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[4]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[5]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[6]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[7]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[8]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[9]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[10]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[11]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[12]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[13]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[14]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[15]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HSMC_TX_p[16]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; I2C_SDA                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; SD_DAT[1]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; SD_DAT[2]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DDR2LP_OCT_RZQ                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; CLOCK_125_p                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|d1_data_in[3]                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|read_mux_out[3]~1                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|d1_data_in[0]                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|read_mux_out[0]~0                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|d1_data_in[1]                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|read_mux_out[1]~3                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|d1_data_in[2]                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - C5G_QSYS:u0|C5G_QSYS_key:key|read_mux_out[2]~2                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
; SW[0]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[0]                                                                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
; SW[8]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[8]                                                                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
; SW[4]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[4]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; SW[7]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[7]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; SW[3]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[3]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; SW[5]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[5]                                                                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
; SW[6]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[6]                                                                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
; SW[9]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[9]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[2]                                                                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
; SW[1]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_switches:switches|read_mux_out[1]                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; UART_RX                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                                                                                                                        ; 1                 ; 0       ;
; CLOCK_125_p(n)                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                          ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|SCLK_reg                                                                                                                                                                                                                                                                                                               ; FF_X48_Y25_N50             ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|always11~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y25_N39        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|always6~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y26_N42        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|control_wr_strobe                                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y29_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y29_N54        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|rx_holding_reg[7]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y26_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|shift_reg[7]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y25_N45        ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|shift_reg[7]~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y30_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y29_N33        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|write_tx_holding~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y30_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|epcs_select~1                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X49_Y26_N39        ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                 ; LABCELL_X43_Y24_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                 ; LABCELL_X38_Y21_N27        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X41_Y21_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|jupdate~1                                                                                                                                                                                                                                                                                     ; LABCELL_X40_Y19_N54        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X37_Y21_N45       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|read~0                                                                                                                                                                                                                                                                                        ; LABCELL_X41_Y21_N24        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                       ; LABCELL_X41_Y21_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X53_Y25_N15        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                              ; FF_X45_Y25_N50             ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X47_Y25_N33       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X37_Y21_N24       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                               ; FF_X42_Y24_N23             ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|rvalid~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X53_Y25_N48        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X42_Y24_N57       ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_key:key|always1~1                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X53_Y24_N27        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_led_green:led_green|always0~1                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X54_Y26_N42        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_led_red:led_red|always0~1                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X54_Y25_N30        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X17_Y0_N4   ; 8       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X40_Y0_N4   ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X10_Y0_N4   ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X18_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X18_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                                            ; CLKPHASESELECT_X17_Y0_N1   ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                                      ; PSEUDODIFFOUT_X34_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar                                  ; PSEUDODIFFOUT_X34_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock                             ; CLKPHASESELECT_X32_Y0_N5   ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_enable_int                               ; DELAYCHAIN_X32_Y0_N14      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock                            ; CLKPHASESELECT_X32_Y0_N1   ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout                                    ; DELAYCHAIN_X32_Y0_N19      ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock                                 ; CLKPHASESELECT_X32_Y0_N6   ; 41      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1                      ; DELAYCHAIN_X32_Y0_N64      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1                      ; DELAYCHAIN_X32_Y0_N47      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1                      ; DELAYCHAIN_X32_Y0_N81      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1                      ; DELAYCHAIN_X34_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1                      ; DELAYCHAIN_X36_Y0_N24      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1                      ; DELAYCHAIN_X36_Y0_N7       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1                      ; DELAYCHAIN_X36_Y0_N41      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1                      ; DELAYCHAIN_X38_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                                      ; PSEUDODIFFOUT_X42_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar                                  ; PSEUDODIFFOUT_X42_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock                             ; CLKPHASESELECT_X40_Y0_N5   ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_enable_int                               ; DELAYCHAIN_X40_Y0_N14      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock                            ; CLKPHASESELECT_X40_Y0_N1   ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout                                    ; DELAYCHAIN_X40_Y0_N19      ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock                                 ; CLKPHASESELECT_X40_Y0_N6   ; 41      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1                      ; DELAYCHAIN_X40_Y0_N64      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1                      ; DELAYCHAIN_X40_Y0_N47      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1                      ; DELAYCHAIN_X40_Y0_N81      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1                      ; DELAYCHAIN_X42_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1                      ; DELAYCHAIN_X44_Y0_N24      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1                      ; DELAYCHAIN_X44_Y0_N7       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1                      ; DELAYCHAIN_X44_Y0_N41      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1                      ; DELAYCHAIN_X46_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                                      ; PSEUDODIFFOUT_X50_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar                                  ; PSEUDODIFFOUT_X50_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock                             ; CLKPHASESELECT_X48_Y0_N5   ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_enable_int                               ; DELAYCHAIN_X48_Y0_N14      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock                            ; CLKPHASESELECT_X48_Y0_N1   ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout                                    ; DELAYCHAIN_X48_Y0_N19      ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock                                 ; CLKPHASESELECT_X48_Y0_N6   ; 41      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1                      ; DELAYCHAIN_X48_Y0_N64      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1                      ; DELAYCHAIN_X48_Y0_N47      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1                      ; DELAYCHAIN_X48_Y0_N81      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1                      ; DELAYCHAIN_X50_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1                      ; DELAYCHAIN_X51_Y0_N24      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1                      ; DELAYCHAIN_X51_Y0_N7       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1                      ; DELAYCHAIN_X51_Y0_N41      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1                      ; DELAYCHAIN_X53_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe                                      ; PSEUDODIFFOUT_X57_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|diff_oe_bar                                  ; PSEUDODIFFOUT_X57_Y0_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock                             ; CLKPHASESELECT_X55_Y0_N5   ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_enable_int                               ; DELAYCHAIN_X55_Y0_N14      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock                            ; CLKPHASESELECT_X55_Y0_N1   ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout                                    ; DELAYCHAIN_X55_Y0_N19      ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock                                 ; CLKPHASESELECT_X55_Y0_N6   ; 41      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[0].delayed_oe_1                      ; DELAYCHAIN_X55_Y0_N64      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[1].delayed_oe_1                      ; DELAYCHAIN_X55_Y0_N47      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[2].delayed_oe_1                      ; DELAYCHAIN_X55_Y0_N81      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[3].delayed_oe_1                      ; DELAYCHAIN_X57_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[4].delayed_oe_1                      ; DELAYCHAIN_X59_Y0_N24      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[5].delayed_oe_1                      ; DELAYCHAIN_X59_Y0_N7       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[6].delayed_oe_1                      ; DELAYCHAIN_X59_Y0_N41      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|pad_gen[7].delayed_oe_1                      ; DELAYCHAIN_X61_Y0_N58      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_afi_clk|reset_reg[14]                                                                                                                        ; FF_X51_Y2_N49              ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_scc_clk|reset_reg[14]                                                                                                                        ; FF_X48_Y1_N13              ; 173     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|phy_reset_n                                                                                                                                                                                   ; LABCELL_X58_Y1_N36         ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll2_phy~PLL_LVDS_OUTPUT_O_LOADEN                                                                                                                                                                                                                                                            ; PLLLVDSOUTPUT_X68_Y2_N2    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll2_phy~PLL_LVDS_OUTPUT_O_LVDSCLK                                                                                                                                                                                                                                                           ; PLLLVDSOUTPUT_X68_Y2_N2    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll3~PLL_DLL_OUTPUT_O_CLKOUT                                                                                                                                                                                                                                                                 ; PLLDLLOUTPUT_X68_Y7_N2     ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll3~PLL_LVDS_OUTPUT_O_LOADEN                                                                                                                                                                                                                                                                ; PLLLVDSOUTPUT_X68_Y1_N2    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_clk                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X68_Y2_N1 ; 24      ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_half_clk                                                                                                                                                                                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y7_N1 ; 156     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 187     ; Clock                                 ; yes    ; Regional Clock       ; RCLK38           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk                                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 1574    ; Clock                                 ; yes    ; Regional Clock       ; RCLK20           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk                                                                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X68_Y5_N1 ; 278     ; Clock                                 ; yes    ; Regional Clock       ; RCLK25           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk                                                                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X68_Y5_N1 ; 1       ; Clock                                 ; yes    ; Regional Clock       ; RCLK33           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_locked                                                                                                                                                                                                                                                                                   ; FRACTIONALPLL_X68_Y1_N0    ; 3       ; Async. load                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                         ; LABCELL_X49_Y5_N24         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                           ; LABCELL_X49_Y4_N6          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                       ; LABCELL_X48_Y4_N6          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator|av_readdata_pre[25]~0                                                                                                                                   ; LABCELL_X36_Y5_N27         ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                ; LABCELL_X45_Y4_N39         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                 ; LABCELL_X45_Y4_N36         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                      ; LABCELL_X41_Y4_N39         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                          ; LABCELL_X41_Y4_N6          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[4]                                                                                                                                                                                                                                   ; FF_X53_Y5_N43              ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_alu_result~1                                                                                                                                                                                                                            ; LABCELL_X59_Y6_N24         ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_new_inst                                                                                                                                                                                                                                ; FF_X60_Y5_N49              ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_src1[23]~0                                                                                                                                                                                                                              ; LABCELL_X63_Y6_N54         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_valid~0                                                                                                                                                                                                                                 ; LABCELL_X58_Y4_N54         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|Equal0~0                                                                                                                                                                                                                                  ; LABCELL_X56_Y6_N12         ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|F_pc[11]~0                                                                                                                                                                                                                                ; LABCELL_X61_Y5_N48         ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|F_pc_sel_nxt.10~0                                                                                                                                                                                                                         ; LABCELL_X59_Y5_N54         ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|F_valid~0                                                                                                                                                                                                                                 ; LABCELL_X49_Y4_N45         ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_hi_imm16                                                                                                                                                                                                                           ; FF_X58_Y6_N20              ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src1~0                                                                                                                                                                                                                                  ; LABCELL_X58_Y5_N30         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src2_hi~1                                                                                                                                                                                                                               ; MLABCELL_X60_Y7_N54        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src2_lo~0                                                                                                                                                                                                                               ; LABCELL_X61_Y7_N30         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src2_use_imm                                                                                                                                                                                                                            ; FF_X59_Y7_N38              ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_rf_wren                                                                                                                                                                                                                                 ; LABCELL_X59_Y5_N36         ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid~0                                                                                                                                                                                                                                 ; LABCELL_X58_Y4_N0          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_aligning_data                                                                                                                                                                                                                       ; FF_X46_Y4_N38              ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte0_data[7]~0                                                                                                                                                                                                                     ; LABCELL_X53_Y5_N12         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte1_data_en~0                                                                                                                                                                                                                     ; LABCELL_X53_Y5_N24         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_rshift8~0                                                                                                                                                                                                                           ; LABCELL_X49_Y4_N39         ; 36      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|wren~0                                                                                                                                                                                                                                 ; LABCELL_X46_Y2_N30         ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_early_rst                                                                                                                                                                                                                                            ; FF_X48_Y5_N1               ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst                                                                                                                                                                                                                                             ; FF_X48_Y5_N14              ; 1660    ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal15~2                                                                                                                                                                                                                                               ; LABCELL_X54_Y1_N18         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~1                                                                                                                                                                                                                                              ; MLABCELL_X37_Y1_N6         ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~12                                                                                                                                                                                                                                             ; MLABCELL_X37_Y1_N33        ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~6                                                                                                                                                                                                                                              ; LABCELL_X36_Y1_N54         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~9                                                                                                                                                                                                                                              ; MLABCELL_X37_Y1_N42        ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always2~0                                                                                                                                                                                                                                               ; LABCELL_X43_Y2_N36         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always5~1                                                                                                                                                                                                                                               ; LABCELL_X41_Y3_N18         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always8~0                                                                                                                                                                                                                                               ; LABCELL_X40_Y4_N15         ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[0][9]~7                                                                                                                                                                                                                                  ; LABCELL_X36_Y1_N51         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][1]~15                                                                                                                                                                                                                                 ; LABCELL_X36_Y1_N57         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][11]~23                                                                                                                                                                                                                                ; LABCELL_X41_Y1_N51         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][10]~31                                                                                                                                                                                                                                ; MLABCELL_X37_Y1_N57        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dq_ena[23]~0                                                                                                                                                                                                                                        ; LABCELL_X53_Y1_N24         ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr[26]~0                                                                                                                                                                                                                                  ; MLABCELL_X47_Y1_N51        ; 33      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[0][4]~7                                                                                                                                                                                                                              ; LABCELL_X43_Y1_N54         ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p~2                                                                                                                                                                                                                                    ; LABCELL_X40_Y4_N54         ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_io_cfg_curr[20]~0                                                                                                                                                                                                                                   ; LABCELL_X43_Y1_N24         ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_state_curr.STATE_SCC_LOAD                                                                                                                                                                                                                           ; FF_X47_Y1_N56              ; 28      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|decode_5la:wr_decode|eq_node[0]~1                                                                                                              ; MLABCELL_X42_Y3_N54        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|decode_5la:wr_decode|eq_node[1]~0                                                                                                              ; MLABCELL_X42_Y3_N18        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector15~0                                                                                                                                                                                                                                            ; LABCELL_X46_Y7_N57         ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector5~3                                                                                                                                                                                                                                             ; LABCELL_X41_Y8_N6          ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr25                                                                                                                                                                                                                                                ; LABCELL_X45_Y6_N36         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr32~0                                                                                                                                                                                                                                              ; LABCELL_X46_Y6_N54         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_seq_busy[0]                                                                                                                                                                                                                                         ; LABCELL_X46_Y6_N42         ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|always3~0                                                                                                                                                                                                                                               ; LABCELL_X43_Y6_N12         ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_IDLE                                                                                                                                                                                                                            ; FF_X46_Y6_N38              ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[31]~0                                                                                                                                                                                                                                             ; LABCELL_X48_Y3_N54         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay_result[14]~17                                                                                                                                                                                                                                     ; LABCELL_X22_Y5_N30         ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_counter[9]~0                                                                                                                                                                                                                                   ; LABCELL_X51_Y6_N24         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase[31]~0                                                                                                                                                                                                                                             ; LABCELL_X48_Y5_N21         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[25]~3                                                                                                                                                                                                                                      ; LABCELL_X22_Y6_N18         ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_cnt[17]~0                                                                                                                                                                                                                                       ; LABCELL_X30_Y2_N6          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]~0                                                                                                                                                                                                                                            ; LABCELL_X45_Y5_N18         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[21]~0                                                                                                                                                                                                                                    ; MLABCELL_X25_Y4_N36        ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X47_Y28_N30       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y28_N15       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                          ; LABCELL_X51_Y27_N3         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X51_Y27_N33        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X58_Y26_N12        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                                                                                              ; MLABCELL_X50_Y26_N6        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X50_Y25_N45       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~0                                                                                                                                                                                                                                                              ; MLABCELL_X50_Y25_N18       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; MLABCELL_X55_Y25_N12       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                                                                                  ; MLABCELL_X55_Y25_N24       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                        ; LABCELL_X56_Y26_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                       ; MLABCELL_X50_Y24_N12       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                            ; LABCELL_X54_Y24_N39        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_green_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                      ; MLABCELL_X55_Y26_N57       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_red_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X54_Y25_N21        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                     ; MLABCELL_X50_Y24_N27       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always10~0                                                                                                                                                                                                                    ; LABCELL_X54_Y19_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always11~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y19_N57       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always12~0                                                                                                                                                                                                                    ; LABCELL_X56_Y19_N18        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always13~0                                                                                                                                                                                                                    ; LABCELL_X56_Y19_N21        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always14~0                                                                                                                                                                                                                    ; LABCELL_X56_Y19_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always15~0                                                                                                                                                                                                                    ; LABCELL_X56_Y19_N39        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always16~0                                                                                                                                                                                                                    ; LABCELL_X56_Y23_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always17~0                                                                                                                                                                                                                    ; LABCELL_X56_Y23_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always18~0                                                                                                                                                                                                                    ; LABCELL_X56_Y23_N3         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always19~0                                                                                                                                                                                                                    ; LABCELL_X58_Y23_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                     ; MLABCELL_X50_Y20_N6        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always20~0                                                                                                                                                                                                                    ; LABCELL_X58_Y23_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always21~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y23_N12       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always22~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y23_N54       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always23~0                                                                                                                                                                                                                    ; LABCELL_X56_Y23_N48        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always24~0                                                                                                                                                                                                                    ; LABCELL_X56_Y20_N30        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always25~0                                                                                                                                                                                                                    ; LABCELL_X56_Y21_N18        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always26~0                                                                                                                                                                                                                    ; LABCELL_X56_Y21_N42        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always27~0                                                                                                                                                                                                                    ; LABCELL_X56_Y21_N45        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always28~0                                                                                                                                                                                                                    ; LABCELL_X56_Y21_N27        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always29~0                                                                                                                                                                                                                    ; LABCELL_X58_Y21_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                     ; MLABCELL_X50_Y20_N36       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always30~0                                                                                                                                                                                                                    ; LABCELL_X58_Y21_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always31~0                                                                                                                                                                                                                    ; LABCELL_X58_Y21_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always32~0                                                                                                                                                                                                                    ; LABCELL_X59_Y21_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always33~0                                                                                                                                                                                                                    ; LABCELL_X59_Y21_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always34~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y21_N33       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always35~0                                                                                                                                                                                                                    ; LABCELL_X54_Y21_N30        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always36~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y21_N6        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always37~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y21_N0        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always38~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y21_N45       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always39~0                                                                                                                                                                                                                    ; LABCELL_X49_Y21_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                     ; MLABCELL_X55_Y19_N30       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always40~0                                                                                                                                                                                                                    ; LABCELL_X49_Y21_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always41~0                                                                                                                                                                                                                    ; LABCELL_X49_Y21_N24        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always42~0                                                                                                                                                                                                                    ; LABCELL_X49_Y21_N27        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always43~0                                                                                                                                                                                                                    ; MLABCELL_X50_Y18_N24       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always44~0                                                                                                                                                                                                                    ; MLABCELL_X50_Y18_N57       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always45~0                                                                                                                                                                                                                    ; MLABCELL_X50_Y18_N6        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always46~0                                                                                                                                                                                                                    ; LABCELL_X49_Y18_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always47~0                                                                                                                                                                                                                    ; LABCELL_X49_Y18_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always48~0                                                                                                                                                                                                                    ; LABCELL_X49_Y18_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always49~0                                                                                                                                                                                                                    ; LABCELL_X53_Y20_N18        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                     ; MLABCELL_X55_Y19_N54       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always50~0                                                                                                                                                                                                                    ; LABCELL_X53_Y20_N9         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always51~0                                                                                                                                                                                                                    ; LABCELL_X53_Y20_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always52~0                                                                                                                                                                                                                    ; LABCELL_X53_Y20_N39        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always53~0                                                                                                                                                                                                                    ; LABCELL_X56_Y20_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always54~0                                                                                                                                                                                                                    ; LABCELL_X58_Y20_N39        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always55~0                                                                                                                                                                                                                    ; LABCELL_X58_Y20_N0         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always56~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y20_N39       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always57~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y20_N36       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always58~0                                                                                                                                                                                                                    ; MLABCELL_X55_Y20_N30       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always59~0                                                                                                                                                                                                                    ; LABCELL_X54_Y20_N30        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                     ; LABCELL_X54_Y19_N33        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always60~0                                                                                                                                                                                                                    ; LABCELL_X54_Y20_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always61~0                                                                                                                                                                                                                    ; LABCELL_X54_Y20_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always62~0                                                                                                                                                                                                                    ; LABCELL_X54_Y21_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always63~0                                                                                                                                                                                                                    ; LABCELL_X51_Y23_N45        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                     ; LABCELL_X53_Y19_N15        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always7~0                                                                                                                                                                                                                     ; LABCELL_X53_Y19_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always8~0                                                                                                                                                                                                                     ; LABCELL_X54_Y19_N9         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always9~0                                                                                                                                                                                                                     ; LABCELL_X54_Y19_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                 ; LABCELL_X51_Y23_N24        ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[64]                                                                                                                                                                                                                  ; FF_X51_Y23_N5              ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                       ; LABCELL_X51_Y23_N30        ; 83      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                      ; LABCELL_X56_Y25_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                             ; LABCELL_X51_Y26_N9         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_master_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                   ; LABCELL_X53_Y26_N54        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X46_Y27_N24        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always1~0                                                                                                                                                                                                                                        ; LABCELL_X43_Y29_N33        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always2~0                                                                                                                                                                                                                                        ; LABCELL_X41_Y29_N51        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                      ; FF_X36_Y29_N44             ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~3                                                                                                                                                                                                                                    ; LABCELL_X41_Y29_N45        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2]                                                                                                                                                                                                                                      ; FF_X36_Y29_N17             ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; LABCELL_X46_Y27_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                          ; LABCELL_X48_Y27_N51        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                          ; LABCELL_X48_Y27_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                        ; FF_X48_Y27_N35             ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                                      ; LABCELL_X48_Y27_N12        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                        ; FF_X48_Y27_N32             ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                            ; LABCELL_X54_Y27_N45        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X53_Y27_N51        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LABCELL_X53_Y25_N27        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; LABCELL_X51_Y26_N3         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_usb_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X54_Y24_N27        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                  ; LABCELL_X46_Y27_N9         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                ; LABCELL_X46_Y27_N18        ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|av_read~0                                                                                                                                                                                                                                                                  ; LABCELL_X54_Y28_N6         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y28_N42        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|internal_valid~0                                                                                                                                                                                                                                                                               ; LABCELL_X49_Y28_N36        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|address_reg[11]~1                                                                                                                                                                                                                                                                      ; LABCELL_X54_Y27_N51        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]~0                                                                                                                                                                                                                                                                          ; LABCELL_X54_Y27_N57        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                                                ; FF_X54_Y27_N35             ; 61      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~0                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y27_N42        ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_div                                                                                                                                                                                                                                                                                                                                         ; FF_X53_Y34_N11             ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y33_N27        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                                                              ; LABCELL_X49_Y33_N30        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X56_Y31_N42        ; 2       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                                     ; FF_X48_Y36_N32             ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                         ; FF_X55_Y33_N20             ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                ; FF_X56_Y31_N19             ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den_en                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X41_Y35_N57        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot_en                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y34_N36        ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_rem_en                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X41_Y34_N51        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X49_Y33_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                                                                        ; FF_X53_Y34_N41             ; 76      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                     ; FF_X36_Y35_N13             ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en                                                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y33_N24        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X53_Y34_N6         ; 971     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_status_reg_pie~0                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y33_N57       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                                                ; FF_X41_Y36_N46             ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Add7~2                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y37_N36        ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|jxuir                                                                                ; FF_X42_Y22_N56             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                               ; MLABCELL_X42_Y22_N39       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b                                                                 ; LABCELL_X43_Y25_N45        ; 37      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe                                                                    ; FF_X42_Y22_N26             ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[30]~19                                                                                  ; LABCELL_X41_Y23_N45        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[8]~10                                                                                   ; LABCELL_X36_Y23_N33        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[8]~9                                                                                    ; LABCELL_X36_Y23_N39        ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr~20                                                                                      ; MLABCELL_X42_Y23_N0        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                      ; LABCELL_X43_Y25_N42        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg|take_action_ocireg~0                                                                                                                                                                                 ; LABCELL_X46_Y25_N48        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_break:the_C5G_QSYS_nios2_qsys_nios2_oci_break|break_readreg[4]~0                                                                                                                                                                                     ; MLABCELL_X42_Y22_N30       ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_break:the_C5G_QSYS_nios2_qsys_nios2_oci_break|break_readreg[4]~1                                                                                                                                                                                     ; LABCELL_X36_Y23_N30        ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug|resetrequest                                                                                                                                                                                           ; FF_X43_Y23_N55             ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[30]~11                                                                                                                                                                                               ; MLABCELL_X42_Y25_N54       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[31]~2                                                                                                                                                                                                ; MLABCELL_X42_Y25_N48       ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[8]~9                                                                                                                                                                                                 ; MLABCELL_X42_Y25_N33       ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_rd~0                                                                                                                                                                                                ; LABCELL_X43_Y25_N18        ; 17      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|ociram_wr_en~0                                                                                                                                                                                               ; LABCELL_X43_Y25_N21        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                                                                                         ; FF_X47_Y29_N14             ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                                                ; LABCELL_X38_Y32_N48        ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                             ; FF_X40_Y31_N26             ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y30_N12        ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_src1_hazard_E                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X42_Y34_N21       ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_div_negate_src1~0                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X42_Y37_N36       ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                                                            ; FF_X46_Y33_N11             ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[12]~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y34_N15        ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[16]~1                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y34_N39        ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Equal183~0                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y34_N12        ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Equal298~0                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y37_N0         ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_iw~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y33_N51        ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y34_N54        ; 219     ; Clock enable, Read enable             ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y32_N33        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[7]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y33_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                                                                         ; FF_X51_Y35_N29             ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                  ; FF_X49_Y33_N20             ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                                                       ; FF_X46_Y33_N29             ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[27]~2                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y32_N48       ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y35_N36       ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y34_N27        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                 ; FF_X49_Y24_N37             ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                              ; LABCELL_X46_Y31_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X46_Y31_N15        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y31_N18       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_tag_wren                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y31_N57        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1074w[2]                                                                                                                                                                                                                                                ; LABCELL_X48_Y28_N30        ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1087w[2]                                                                                                                                                                                                                                                ; LABCELL_X48_Y28_N0         ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1095w[2]                                                                                                                                                                                                                                                ; LABCELL_X48_Y28_N18        ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1103w[2]                                                                                                                                                                                                                                                ; LABCELL_X48_Y28_N51        ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X54_Y22_N9         ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X54_Y22_N45        ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X54_Y22_N33        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y24_N30        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y24_N6         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X54_Y22_N30        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_address_outen_reg                                                                                                                                                                                                                                                                                           ; FF_X67_Y32_N37             ; 23      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg                                                                                                                                                                                                                                                                                              ; FF_X54_Y31_N17             ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|control_wr_strobe                                                                                                                                                                                                                                                                                    ; MLABCELL_X55_Y24_N48       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|divisor_wr_strobe                                                                                                                                                                                                                                                                                    ; MLABCELL_X55_Y24_N9        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X50_Y23_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|got_new_char                                                                                                                                                                                                                                                                                             ; MLABCELL_X47_Y22_N45       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y22_N39       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|always4~0                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y23_N51        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|do_load_shifter                                                                                                                                                                                                                                                                                          ; FF_X53_Y23_N5              ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                          ; LABCELL_X53_Y23_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready                                                                                                                                                                                                                                                               ; LABCELL_X46_Y21_N39        ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~1                                                                                                                                                                                                                                                                 ; MLABCELL_X50_Y25_N15       ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y18_N9         ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[5]~1                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y21_N24        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                            ; FF_X60_Y17_N14             ; 131     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                             ; FF_X67_Y13_N26             ; 1310    ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                             ; FF_X67_Y13_N26             ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                     ; FF_X51_Y2_N19              ; 148     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                ; FF_X1_Y9_N40               ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                 ; FF_X1_Y9_N5                ; 1959    ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|bit_cnt[5]~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y28_N57        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[1]                                                                                                                                                                                                                                                                                                                  ; FF_X38_Y26_N5              ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[2]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y28_N42        ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|pre_cnt[5]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y28_N45        ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|process_4~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y28_N18        ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|process_5~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y28_N42        ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|readdata[20]~0                                                                                                                                                                                                                                                                                                                ; MLABCELL_X42_Y27_N15       ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|tx_data[7]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y28_N36        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|tx_reg[17]~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X37_Y28_N15       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CLOCK_125_p                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_U12                    ; 3924    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y3_N3              ; 185     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y3_N3              ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                         ; FF_X3_Y6_N32               ; 72      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                ; MLABCELL_X6_Y6_N42         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X7_Y6_N27          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X3_Y6_N9          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                ; MLABCELL_X3_Y6_N6          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y5_N12          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                                                                                ; LABCELL_X4_Y2_N24          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X6_Y6_N12         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                                                                             ; MLABCELL_X6_Y6_N6          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                                                                                                                                                                                                                      ; LABCELL_X4_Y6_N51          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y4_N54          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y4_N57          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                                                                            ; MLABCELL_X3_Y6_N36         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X3_Y6_N51         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                              ; FF_X4_Y6_N59               ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                             ; FF_X6_Y6_N41               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                              ; FF_X3_Y6_N20               ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                              ; FF_X3_Y6_N44               ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                              ; FF_X3_Y6_N56               ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                       ; MLABCELL_X6_Y6_N27         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                             ; FF_X4_Y6_N14               ; 39      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                              ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_clk                                      ; PLLOUTPUTCOUNTER_X68_Y2_N1 ; 24      ; Global Clock         ; GCLK10           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_half_clk                                 ; PLLOUTPUTCOUNTER_X68_Y7_N1 ; 156     ; Global Clock         ; GCLK4            ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk                                      ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 1574    ; Regional Clock       ; RCLK20           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk                                      ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 187     ; Regional Clock       ; RCLK38           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk                                   ; PLLOUTPUTCOUNTER_X68_Y5_N1 ; 1       ; Regional Clock       ; RCLK33           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk                                   ; PLLOUTPUTCOUNTER_X68_Y5_N1 ; 278     ; Regional Clock       ; RCLK25           ; --                        ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst ; FF_X48_Y5_N14              ; 1660    ; Global Clock         ; GCLK11           ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                 ; FF_X67_Y13_N26             ; 1310    ; Global Clock         ; GCLK9            ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out         ; FF_X51_Y2_N19              ; 148     ; Global Clock         ; GCLK7            ; --                        ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                     ; FF_X1_Y9_N5                ; 1959    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_125_p                                                                                                                                       ; PIN_U12                    ; 3924    ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                      ; JTAG_X0_Y3_N3              ; 185     ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                                                     ; 971     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_data_master_translator|end_begintransfer_OTERM275                                                                                                             ; 386     ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                                     ; 220     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                                       ; 200     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_scc_clk|reset_reg[14]                                                                                                 ; 173     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                                       ; 166     ;
; C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                     ; 131     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[50]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                         ; 128     ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                                  ; 126     ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                                     ; 125     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[2]                                                                                                                                                                                                    ; 113     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[3]                                                                                                                                                                                                    ; 111     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[0]_OTERM1864                                                                                                                                                                                                            ; 109     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[1]_OTERM1862                                                                                                                                                                                                            ; 109     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock          ; 107     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock          ; 107     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock          ; 107     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|hr_seq_clock          ; 107     ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                ; 98      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[39]                                                                                                                ; 97      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field_nxt[0]~2                                                                                                                                                                                                                                                                                             ; 93      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ; 86      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                ; 83      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                          ; 82      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector15~0                                                                                                                                                                                                                     ; 78      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                                                 ; 76      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                  ; 72      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_valid                                                                                                                                                                                                                                                 ; 69      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ; 68      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[1]                                                                                                                                                                                                                                                                                           ; 68      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 68      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready                                                                                                                                                                                                                                        ; 66      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~31                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~30                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~29                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~28                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~27                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~26                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~25                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~24                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~23                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~22                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~21                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~20                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~19                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~18                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~17                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~16                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~15                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~14                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~13                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~12                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~11                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~10                                                                                                                                                                                                                                       ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~9                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~8                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~7                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~6                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~5                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~4                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~3                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~2                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~1                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~0                                                                                                                                                                                                                                        ; 64      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                        ; 63      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                         ; 61      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                       ; 59      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                       ; 58      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                       ; 54      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~0                                                                                                                                                                                                                                                                                                        ; 54      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~0                                                                                 ; 54      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[0]~DUPLICATE                                                                                                                                                                                                                                                                                                         ; 53      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                     ; 53      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|sink_ready~1                                                                                                            ; 51      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                                ; 51      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~1                                                                                 ; 51      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]~DUPLICATE                                                                                                                                                                                                                                 ; 50      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_div_negate_result                                                                                                                                                                                                                                                                                                         ; 48      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                 ; 48      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_new_inst                                                                                                                                                                                                         ; 48      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|read_latency_shift_reg[0]                                                                                                        ; 48      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[3]_OTERM1858                                                                                                                                                                                                            ; 47      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_quot_en                                                                                                                                                                                                                                                                                                               ; 47      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[31]~2                                                                                                                                                                                                                                                                                                            ; 47      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[4]                                                                                                                                                                                                            ; 47      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                                                              ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                                                              ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                                                              ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                                                              ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                                                              ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                                                              ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                               ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                                                                ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                                                                ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                                                                ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                                                                ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                                                                ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                                                                ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                                                                 ; 46      ;
; DDR2LP_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; 46      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                   ; 45      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access~DUPLICATE                                                                                                                                                             ; 44      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_upd[0]                                                                                                                                                                                                                       ; 44      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[0]                                                                                                                                                                                                                      ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                       ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                            ; 43      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                              ; 43      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                      ; 43      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                            ; 42      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Equal298~0                                                                                                                                                                                                                                                                                                                  ; 42      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_src1_hazard_E                                                                                                                                                                                                                                                                                                             ; 42      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[31]~1                                                                                                                                                                                                                                                                                                            ; 42      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                                     ; 41      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[4]                                                                                                                                                                                                    ; 41      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[40]                                                                                                                ; 40      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                        ; 40      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[5]~DUPLICATE                                                                                                                                                                                          ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                      ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[2]_OTERM1860                                                                                                                                                                                                            ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~3                                                                                                                                                                                                                           ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~2                                                                                                                                                                                                                           ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[41]                                                                                                                ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe                                             ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_alu_result~0                                                                                                                                                                                                                                                                                                              ; 39      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~1_wirecell                                                                                                                                                                                                                  ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[4]~5                                                                                                                                                                                                                   ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[3]~4                                                                                                                                                                                                                   ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[2]~3                                                                                                                                                                                                                   ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[1]~2                                                                                                                                                                                                                   ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[0]~1                                                                                                                                                                                                                   ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector16~0                                                                                                                                                                                                                     ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_alu_result~1                                                                                                                                                                                                     ; 38      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                           ; 38      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|process_4~0                                                                                                                                                                                                                                                                                            ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                             ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|F_valid~0                                                                                                                                                                                                          ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                        ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_ld                                                                                                                                                                                                          ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator|read_latency_shift_reg[0]                                                                                                        ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b                                          ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:C5G_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                                                                        ; 37      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read~DUPLICATE                                                                                                                                                                                                                                                                                                            ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                             ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_den_en                                                                                                                                                                                                                                                                                                                ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_rshift8~0                                                                                                                                                                                                    ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                           ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                                                  ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|Equal3~0                                                                                                                                                                                                                                                                      ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator|av_waitrequest~1                                                                                                                ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr[2]                                                                                                                                                                                                                  ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                                       ; 36      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                                          ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[3]~DUPLICATE                                                                                                                                                                                                  ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[31]~0                                                                                                                                                                                                                      ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                                                                                                                                                                                                    ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[15]                                                                                                                                                                                                                                                                                                                    ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[31]                                                                                                                                                                                                                                                                                                                  ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr25                                                                                                                                                                                                                         ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004|src0_valid~0                                                                                                                                                                                                                                     ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                     ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid~0                                                                                                                                                                                                                                     ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                                         ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004|src1_valid~0                                                                                                                                                                                                                                     ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid~0                                                                                                                                                                                                                                     ; 35      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|control_1[2]~0                                                                                                                                                                                                                                                                                         ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock      ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock      ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock      ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dq_shifted_clock      ; 35      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_write~DUPLICATE                                                                                                                                                                                                             ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_div_signed                                                                                                                                                                                                                                                                                                           ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux32~0                                                                                                                                                                                                                          ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_do_sub                                                                                                                                                                                                                                                                                                                ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay_result[14]~17                                                                                                                                                                                                              ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal0~7                                                                                                                                                                                                                         ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[16]                                                                                                                                                                                                                                                                                                                    ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                         ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_001|src0_valid                                                                                                      ; 34      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|process_5~0                                                                                                                                                                                                                                                                                            ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                                         ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_div                                                                                                                                                                                                                                                                                                                  ; 34      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_div_rem_en                                                                                                                                                                                                                                                                                                                ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|epcs_select~1                                                                                                                                                                                                                                                                                                                           ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Add7~2                                                                                                                                                                                                                                                                                                                      ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_aligning_data                                                                                                                                                                                                ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]~0                                                                                                                                                                                                                     ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[25]~3                                                                                                                                                                                                               ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|m0_write                                                                                               ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_src2_hazard_M                                                                                                                                                                                                                                                                                                             ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_src2_hazard_A                                                                                                                                                                                                                                                                                                             ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr[26]~0                                                                                                                                                                                                           ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot                                                                                                                                                                                                   ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_002|src0_valid~0                                                                                                    ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux_001|src1_valid                                                                                                      ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux|src1_valid                                                                                                          ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_break:the_C5G_QSYS_nios2_qsys_nios2_oci_break|break_readreg[4]~0                                                                                                                                                              ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_logic                                                                                                                                                                                                                                                                                                                ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                                                                  ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                     ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                                     ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal15~2                                                                                                                                                                                                                        ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                     ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                     ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                   ; 33      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]~DUPLICATE                                                                                                                                                                                                             ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[0][31]_OTERM2584                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[5][31]_OTERM2578                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[8][31]_OTERM2522                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[1][31]_OTERM2462                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[9][31]_OTERM2432                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][31]_OTERM2372                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][31]_OTERM2320                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[11][31]_OTERM2298                                                                                                                                                                                                       ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[4][31]_OTERM2232                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[6][31]_OTERM2176                                                                                                                                                                                                        ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_outer_loop[3]_OTERM2052                                                                                                                                                                                                 ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[12]_OTERM1974                                                                                                                                                                                                              ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[12]_OTERM1972                                                                                                                                                                                                              ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|phy_reset_n                                                                                                                                                            ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_div_negate_src1~0                                                                                                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_master_0_s1_translator|av_read~0                                                                                                                                                                                                                                           ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|rdaddr_reg[3]                                                                                                                                                   ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|rdaddr_reg[2]                                                                                                                                                   ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|rdaddr_reg[1]                                                                                                                                                   ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|rdaddr_reg[0]                                                                                                                                                   ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1103w[2]                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1095w[2]                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1087w[2]                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|decode_8la:decode3|w_anode1074w[2]                                                                                                                                                                                                                         ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator|av_readdata_pre[25]~0                                                                                                            ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|address_reg_a[1]                                                                                                                                                                                                                                           ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                                           ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always8~0                                                                                                                                                                                                                 ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Add7~1                                                                                                                                                                                                                                                                                                                      ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase[31]~0                                                                                                                                                                                                                      ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en                                                                                                                                                                                                                                                                                                       ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                 ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_fill_bit                                                                                                                                                                                                                                                                                                              ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dq_ena[23]~0                                                                                                                                                                                                                 ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[25]~1                                                                                                                                                                                                               ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[25]~0                                                                                                                                                                                                               ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src2_use_imm                                                                                                                                                                                                     ; 32      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|tx_data[7]~0                                                                                                                                                                                                                                                                                           ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[9]~1                                                                                                                                                                                                                                                                                                                 ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[9]~0                                                                                                                                                                                                                                                                                                                 ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                              ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                              ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                                                                                      ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[1]                                                                                                                                                                                                      ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_logic                                                                                                                                                                                                       ; 32      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|tx_reg[17]~0                                                                                                                                                                                                                                                                                           ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_break:the_C5G_QSYS_nios2_qsys_nios2_oci_break|break_readreg[4]~1                                                                                                                                                              ; 32      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[10][31]_OTERM2338~DUPLICATE                                                                                                                                                                                             ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                                                          ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][30]_OTERM2206                                                                                                                                                                                                        ; 31      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|readdata[20]~0                                                                                                                                                                                                                                                                                         ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_rf_wr_data[20]~0                                                                                                                                                                                                 ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_parallel_scan~1                                                                                                                                                                                                          ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[44]                                                                                                                ; 31      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[31]_OTERM3142                                                                                                                                                                                                                                                                                                   ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[31]_OTERM3140                                                                                                                                                                                                                                                                                                   ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                               ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[1]~2                                                                                     ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[11]                                                                                                                                                                                                                                                                                                                    ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[0]~1                                                                                     ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[47]                                                                                                                ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[45]                                                                                                                ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[31]~2                                                                                                                                                                         ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                              ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add4~13                                                                                                                                                                                                                          ; 30      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_UPDATE_OTERM291~DUPLICATE                                                                                                                                                                                ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                         ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p~2                                                                                                                                                                                                             ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always8~0                                                                                                                                                                                                                        ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                  ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                                                                ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_read                                                                                                                                                                                                                        ; 29      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_sel                                                                                                                                                                                                                                                                                                             ; 29      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                           ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux33~0                                                                                                                                                                                                                          ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder3~8                                                                                                                                                                                                                       ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|src0_valid~1                                                                                                            ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:cmd_xbar_demux_002|src0_valid~0                                                                                                    ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_state_curr.STATE_SCC_LOAD                                                                                                                                                                                                    ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~0                                                                                                                                                                                                                                 ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                       ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                   ; 28      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                                  ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                  ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                     ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][61]~DUPLICATE                                                                                                                                                                                                        ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_avalon_reg:the_C5G_QSYS_nios2_qsys_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                                            ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[2]~1                                                                                                                                                                                                                                                                                                   ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                                                         ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[21]~0                                                                                                                                                                                                             ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_seq_busy[0]                                                                                                                                                                                                                  ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[2]                                                                                                                                                                                                            ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_hard_memory_controller_top_cyclonev:c0|o_rd_avst_valid_0                                                                                                                                                                                                                                      ; 27      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~DUPLICATE                                                                                                                                                                                                       ; 26      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|always3~0                                                                                                                                                                                                                        ; 26      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[2]~0                                                                                                                                                                                                                                                                                                   ; 26      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[1]                                                                                                                                                                                                            ; 26      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_scan~0                                                                                                                                                                                                                   ; 26      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[0]                                                                                                                                                                                                            ; 26      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal12~1_OTERM3376DUPLICATE                                                                                                                                                                                                                       ; 25      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[27]~2                                                                                                                                                                                                                                                                                                    ; 25      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_iw[5]~1                                                                                                                                                                                                                                                                                                                   ; 25      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                             ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[0][4]~7                                                                                                                                                                                                       ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[5]~0                                                                                                                                                                                                                   ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_cnt[17]~0                                                                                                                                                                                                                ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[27]~1                                                                                                                                                                                                                                                                                                    ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_counter[9]~0                                                                                                                                                                                                            ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_alu_sub                                                                                                                                                                                                          ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|internal_valid~0                                                                                                                                                                                                                                                        ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|av_waitrequest~0                                                                                                                                                                                                 ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~10                                                                                                                                                                                                                                   ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_slow_ld_data_sign_bit~0                                                                                                                                                                                                                                                                                                   ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add4~33                                                                                                                                                                                                                          ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps         ; 24      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][1]_OTERM2538~DUPLICATE                                                                                                                                                                                               ; 23      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_valid~0                                                                                                                                                                                                          ; 23      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|F_iw~0                                                                                                                                                                                                                                                                                                                      ; 23      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                                       ; 23      ;
; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_address_outen_reg                                                                                                                                                                                                                                                                    ; 23      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[3]                                                                                                                                                                                                                                                                                                              ; 23      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~0                                                                                                                                                                                                                           ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|divisor_wr_strobe                                                                                                                                                                                                                                                             ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[14]                                                                                                                                                                                                           ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[15]                                                                                                                                                                                                           ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[14]                                                                                                                                                                                                                                                                                                                    ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_usb_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                               ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                  ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                                                                                                      ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[1]                                                                                                                                                                                                                                                                                                              ; 22      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                                                                  ; 21      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                           ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~1_OTERM39                                                                                                                                                                                                                                  ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Equal169~0                                                                                                                                                                                                                                                                                                                  ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[0]                                                                                                                 ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                               ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                                                                                                                                               ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                                                                             ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                                                                           ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[2]                                                                                                                                                                                                                                                                                                              ; 21      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect~DUPLICATE                                                                                                                                                                                                                                                                                               ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_st_bypass_transfer_done~0                                                                                                                                                                                                                                                                                                 ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_io_cfg_curr[20]~0                                                                                                                                                                                                            ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~0                                                                                                                                                                                                                                    ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|norm_intr_req                                                                                                                                                                                                                                                                                                               ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector9~2                                                                                                                                                                                                                      ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|Equal0~0                                                                                                                                                                                                           ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                                        ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                           ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[3]                                                                                                                                                                                                                                                                                                                     ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_group_counter[0]                                                                                                                                                                                                             ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                         ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add1~1                                                                                                                                                                                                                           ; 20      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|always1~0_OTERM3296DUPLICATE                                                                                                                                                                                                                       ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                              ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                      ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|decode_5la:wr_decode|eq_node[0]~1                                                                                       ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|decode_5la:wr_decode|eq_node[1]~0                                                                                       ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux31~0                                                                                                                                                                                                                          ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr~20                                                               ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot_right                                                                                                                                                                                             ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[16]                                                                                                                                                                                                           ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2]                                                                                                                                                                                                               ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|read_latency_shift_reg[0]                                                                                                         ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                                            ; 19      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                                           ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                          ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[6]_OTERM1896                                                                                                                                                                                                                                                                                                    ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[7]_OTERM1894                                                                                                                                                                                                                                                                                                    ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM173                                                                                                                                                                                                      ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                    ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                    ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonDReg[8]~9                                                                                                                                                                          ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                 ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                      ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[11]                                                                                                                                                                                                           ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector3~0                                                                                                                                                                                                                      ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|grant[1]~1                                                                                 ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_data_ram_ld_align_sign_bit                                                                                                                                                                                                                                                                                                ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[2]                                                                                                                                                                                                                                                                                                            ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[3]                                                                                                                                                                                                                                                                                                            ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr32~0                                                                                                                                                                                                                       ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:rsp_xbar_demux|src0_valid                                                                                                          ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator|av_waitrequest~0                                                                                                                ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_C5G_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0                                        ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[0]                                                                                                                                                                                                                                                                                                            ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]~0                                                                                                                                                                                                                                                   ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active                                                                                                                                                                                                                                                                                                            ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~0                                                                                                                                                                                                                                                          ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_valid_from_E                                                                                                                                                                                                                                                                                                              ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|Equal4~0                                                                                                                                                                                                                                                                      ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_hard_memory_controller_top_cyclonev:c0|o_a_mm_ready_0                                                                                                                                                                                                                                         ; 18      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[5]~DUPLICATE                                                                                                                                                                                                  ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[4]_OTERM1900                                                                                                                                                                                                                                                                                                    ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]~1                                                                                                                                                                                                                                                                                                       ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|Equal0~3                                                                                                                                                                                                                                                                          ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|rxd_edge                                                                                                                                                                                                                                                                          ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][10]~31                                                                                                                                                                                                         ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~12                                                                                                                                                                                                                      ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~9                                                                                                                                                                                                                       ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_counter_access~0                                                                                                                                                                                                         ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid~0                                                                                                                                                                                                          ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_hi_imm16                                                                                                                                                                                                    ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_src1[23]~0                                                                                                                                                                                                       ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector5~3                                                                                                                                                                                                                      ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                                 ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[12]~0                                                                                                                                                                                                                                                                                                                ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_rd~0                                                                                                                                                                         ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[1]                                                                                                                 ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|address_reg[11]~1                                                                                                                                                                                                                                               ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|WideOr0~4                                                                                                                                                                                                                                            ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                                                     ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[0]                                                                                                                                                                                                                  ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[3]                                                                                                                                                                                                                  ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_line_field_nxt[1]~1                                                                                                                                                                                                                                                                                               ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_line_field_nxt[0]~0                                                                                                                                                                                                                                                                                               ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                           ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout             ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout             ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout             ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqsbusout             ; 17      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                             ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[0]~DUPLICATE                                                                                                                                                                                                                                                                                                    ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                       ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|always1~0_OTERM3296                                                                                                                                                                                                                                ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[5]_OTERM1898                                                                                                                                                                                                                                                                                                    ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM169                                                                                                                                                                                                      ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]~1                                                                                                                                                                                                                                                                                                       ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|slaveselect_wr_strobe                                                                                                                                                                                                                                                                           ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|always6~0                                                                                                                                                                                                                                                                                       ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always2~0                                                                                                                                                                                                                 ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always1~0                                                                                                                                                                                                                 ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][11]~23                                                                                                                                                                                                         ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][1]~15                                                                                                                                                                                                          ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~6                                                                                                                                                                                                                       ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                        ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[30]~19                                                           ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[49]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[48]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[47]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[46]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[45]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[44]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[43]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[42]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[41]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[40]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                            ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_early_rst                                                                                                                                                                                                                     ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|wren~0                                                                                                                                                                                                          ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte2_data_nxt[7]~0                                                                                                                                                                                          ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte1_data_nxt[0]~5                                                                                                                                                                                          ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                       ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|always4~0                                                                                                                                                                                                                                                                         ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src2_lo~0                                                                                                                                                                                                        ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src2_hi~1                                                                                                                                                                                                        ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_jmp_direct                                                                                                                                                                                                  ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_src1~0                                                                                                                                                                                                           ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[21]~6                                                                                                                                                                                                                                                                                                  ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_addr_router:addr_router|Equal3~2                                                                                                                      ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[2]                                                                                                                                                                                                                  ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                    ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_bridge_0:tristate_conduit_bridge_0|sram_tcm_data_outen_reg                                                                                                                                                                                                                                                                       ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_red_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|count[0]                                                                                                                                                                                                                                                        ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                         ; 16      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                            ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                            ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[8]_OTERM1892                                                                                                                                                                                                                                                                                                    ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[3]                                                                                                                                                                                                     ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[2]                                                                                                                                                                                                     ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[1]                                                                                                                                                                                                     ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[0]                                                                                                                                                                                                     ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~1                                                                                                                                                                                                                       ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|F_pc_sel_nxt.10~0                                                                                                                                                                                                  ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|F_pc[11]~0                                                                                                                                                                                                         ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[21]                                                                                                                                                                                                           ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[16]~1                                                                                                                                                                                                                                                                                                                ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Equal300~0                                                                                                                                                                                                                                                                                                                  ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[2]                                                                                                                 ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[1]                                                                                                                                                                                                                                                                                                                     ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[2]                                                                                                                                                                                                                                                                                                                     ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_line_field_nxt[2]~3                                                                                                                                                                                                                                                                                               ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                 ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[1]                                                                                                                                                                                                                                                                                                                   ; 15      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[2]                                                                                                                                                                                                                                                                                                                   ; 15      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                                                               ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                                                               ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                                                               ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                                                               ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                                                               ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                                                               ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                                                                 ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                                                                 ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                                                                 ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                                                                 ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                                                                 ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                                                                 ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                                                                  ; 14      ;
; DDR2LP_CK_n~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                            ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                              ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[9]_OTERM1890                                                                                                                                                                                                                                                                                                    ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|src_data[39]                                                                                                                                                                                                                                         ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|src_data[40]                                                                                                                                                                                                                                         ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[0][9]~7                                                                                                                                                                                                           ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux30~0                                                                                                                                                                                                                          ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                      ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector8~0                                                                                                                                                                                                                      ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|response_sink_accepted~1                                                                                                                                                                                                                                                ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                               ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_green_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                              ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal5~1                                                                                                                                                                                                                                           ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock     ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock     ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock     ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|dqs_shifted_clock     ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[3]                                                                                                                                                                                                                                                                                                                   ; 14      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot_right~DUPLICATE                                                                                                                                                                                   ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                                          ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_write~DUPLICATE                                                                                                                                                                                                                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                     ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                              ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]_OTERM1912                                                                                                                                                                                                                                                                                         ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[10]_OTERM499                                                                                                                                                                                                                                                                                                    ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[14]_OTERM491                                                                                                                                                                                                                                                                                                    ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[15]_OTERM489                                                                                                                                                                                                                                                                                                    ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|src_data[38]                                                                                                                                                                                                                                         ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector7~2                                                                                                                                                                                                                      ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[3]                                                                                                                                                                                                                                                                                                                     ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[4]                                                                                                                                                                                                                                                                                                                     ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[4]                                                                                                                 ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trks_waitrequest~0                                                                                                                                                                                                               ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                            ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                  ; 13      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                                                                                                                                                                 ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|do_load_shifter                                                                                                                                                                                                                                                                   ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|src_valid~1                                                                                                                                                                                                                                          ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|src_valid~0                                                                                                                                                                                                                                          ; 13      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                          ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr[3]                                                                                                                                                                                                                  ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hphy_bridge_s0_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                        ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|d_read                                                                                                                                                                                                             ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[8]~10                                                            ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[8]~9                                                             ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|Equal0~0                                                                                                                                                                                                                                                                      ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[6]                                                                                                                                                                                                                                                                                                             ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                                                                                                                                                                                                   ; 13      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|transmitting~DUPLICATE                                                                                                                                                                                                                                                                          ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[8]~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                      ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][0]_OTERM2784                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][5]_OTERM2670                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][5]_OTERM2666                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][2]_OTERM2606                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][2]_OTERM2602                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][4]_OTERM2572                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][4]_OTERM2568                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][3]_OTERM2566                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][3]_OTERM2562                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][1]_OTERM2540                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][1]_OTERM2536                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][6]_OTERM2524                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][7]_OTERM2516                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][7]_OTERM2512                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][9]_OTERM2488                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][9]_OTERM2486                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][8]_OTERM2482                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][8]_OTERM2480                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][11]_OTERM2442                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][11]_OTERM2440                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][10]_OTERM2436                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][10]_OTERM2434                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][13]_OTERM2414                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][13]_OTERM2412                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][12]_OTERM2408                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][12]_OTERM2406                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][14]_OTERM2400                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][14]_OTERM2398                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][16]_OTERM2390                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][16]_OTERM2388                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][15]_OTERM2384                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][15]_OTERM2382                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][17]_OTERM2366                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][17]_OTERM2364                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][19]_OTERM2348                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][19]_OTERM2346                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][18]_OTERM2342                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][18]_OTERM2340                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][21]_OTERM2314                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][21]_OTERM2312                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][20]_OTERM2308                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][20]_OTERM2306                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][22]_OTERM2302                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][22]_OTERM2300                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][23]_OTERM2286                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][23]_OTERM2284                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][24]_OTERM2274                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][24]_OTERM2272                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][25]_OTERM2268                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][25]_OTERM2266                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][26]_OTERM2240                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][26]_OTERM2238                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][27]_OTERM2226                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][27]_OTERM2224                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][28]_OTERM2220                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][28]_OTERM2218                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][29]_OTERM2214                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][29]_OTERM2212                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][30]_OTERM2202                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][30]_OTERM2200                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[11]_OTERM497                                                                                                                                                                                                                                                                                                    ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[12]_OTERM495                                                                                                                                                                                                                                                                                                    ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[13]_OTERM493                                                                                                                                                                                                                                                                                                    ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                                          ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|got_new_char                                                                                                                                                                                                                                                                      ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_rank~0                                                                                                                                                                                                                   ; 12      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|full                                                                                                                                                                                                                                                      ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                    ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector19~1                                                                                                                                                                                                                     ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector6~3                                                                                                                                                                                                                      ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector18~0                                                                                                                                                                                                                     ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                       ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                             ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[3]                                                                                                                 ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:cmd_xbar_demux_002|WideOr0~2                                                                                                       ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux_002:cmd_xbar_demux_002|WideOr0~1                                                                                                       ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[58]                                                                                                                ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_active_nxt~0                                                                                                                                                                                                                                                                                                        ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder3~2                                                                                                                                                                                                                       ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr_decode[3]~2                                                                                                                                                                                                         ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[9]                                                                                                                                                                                                                                                                                                             ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[5]                                                                                                                                                                                                                                                                                                             ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_sram:sram|altera_merlin_slave_translator:slave_translator|read_latency_shift_reg[1]                                                                                                                                                                                                                                                               ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                   ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_valid~1                                                                                                                                                                                                                                          ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_valid~0                                                                                                                                                                                                                                          ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                 ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[1]                                                                                                                                                                                                                                                                                                     ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                                                                                                                                                                                                   ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[9]                                                                                                                                                                                                                                                                                                                   ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[8]                                                                                                                                                                                                                                                                                                                   ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|avl_waitrequest                                                                                                                                                                                                    ; 12      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_prdc_ack~DUPLICATE                                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[1]~DUPLICATE                                                                                                                                                                                                        ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                                                  ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[6][31]_OTERM2174                                                                                                                                                                                                        ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[6][31]_OTERM2170                                                                                                                                                                                                        ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM171                                                                                                                                                                                                      ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux29~0                                                                                                                                                                                                                          ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                      ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                              ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent|m0_write                                                                                                ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|Equal2~0                                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[13]                                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                          ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[1]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[2]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_data_master_translator|av_waitrequest~1                                                                                                                       ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_simple_avalon_mm_bridge:hphy_bridge|waitrequest_r                                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_group_counter[1]                                                                                                                                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                                                                                                                ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[4]                                                                                                                                                                                                                                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[2]                                                                                                                                                                                                                                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[1]                                                                                                                                                                                                                                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                               ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|control_wr_strobe                                                                                                                                                                                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[3]                                                                                                                                                                                                                                                                                                             ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[64]                                                                                                                                                                                           ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router|Equal2~3                                                                                                                                                                                                                                                   ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_led_red:led_red|always0~1                                                                                                                                                                                                                                                                                                                         ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[2]                                                                                                                                                                                              ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|MonAReg[2]                                                                                                                                                                            ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                                                                                                                                                                                                  ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                                                                                                                                                                                                  ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[3]                                                                                                                                                                                                                                                                                                                   ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                                                                                                                                                                                                  ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                                                                                                                                                                                                  ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                                                                                                                                                                                                  ; 11      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|do_start_rx~DUPLICATE                                                                                                                                                                                                                                                             ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|E_alu_sub~DUPLICATE                                                                                                                                                                                                ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                                           ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                                                                        ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[10]~DUPLICATE                                                                                                                                                                                                                                                                                                        ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[2]_OTERM283                                                                                                                                                                                                      ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_RD_DELAY_OTERM189                                                                                                                                                                                        ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|Equal5~0                                                                                                                                                                                                                                                                                        ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|rx_holding_reg[7]~0                                                                                                                                                                                                                                                                             ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal6~1                                                                                                                                                                                                                         ; 10      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[4]                                                                                                                                                                                                                                              ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                   ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                     ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_regs:the_C5G_QSYS_uart_usb_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[0]~2                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[2]~1                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[0]                                                                                                                                                                                                                                                                                                                     ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[5]                                                                                                                                                                                                                                                                                                                     ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[0]                                                                                                                                                                                                                                                                                                             ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[5]                                                                                                                 ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|WideOr0~0                                                                                                               ; 10      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|stop_cmd_r                                                                                                                                                                                                                                                                               ; 10      ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|old_read                                                                                                                                                                                                                                                                                 ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_tx:the_C5G_QSYS_uart_usb_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                   ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                 ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[19]                                                                                                                                                                                                                 ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[2]                                                                                                                                                                                                                                                                                                             ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[4]                                                                                                                                                                                                                                                                                                             ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                    ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                               ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router|src_channel[1]~0                                                                                                                                                                                                                                           ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_uas_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                                          ; 10      ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|spitxstate.spi_etx                                                                                                                                                                                                                                                                                     ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[1]                                                                                                                                                                                              ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[0]                                                                                                                                                                                              ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2:altdq_dqs2_inst|leveled_dqs_clocks[0] ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[7]                                                                                                                                                                                                                                                                                                                     ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[16]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                                                                                                                                                                                                   ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[7]                                                                                                                                                                                                    ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_alu_result[6]                                                                                                                                                                                                    ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][61]                                                                                                                                                                                                                  ; 10      ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[6]~DUPLICATE                                                                                                                                                                                                                                                                                                   ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[0]_OTERM1177                                                                                                                                                                                                       ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|seq_calib_init_reg[0]~0                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|shift_reg[7]~0                                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|tx_holding_primed                                                                                                                                                                                                                                                                               ; 9       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u|dreg[0]                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[1]                                                                                                                                                                                                                                              ; 9       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[0]                                                                                                                                                                                                                                              ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_fill_bit~0                                                                                                                                                                                                      ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                          ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector22~1                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector10~4                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                       ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                 ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[6]                                                                                                                 ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[7]                                                                                                                 ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always5~0                                                                                                                                                                                                                        ; 9       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|m0_read~0                                                                                                                                                                                                                                                                                ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]                                                                                                                                                                                                                                                                                                               ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_iw[5]                                                                                                                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~2                                                                                                                                                                                                                       ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~1                                                                                                                                                                                                                       ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal15~0                                                                                                                                                                                                                        ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~0                                                                                                                                                                                                                       ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|ShiftLeft1~0                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr_decode[3]~0                                                                                                                                                                                                         ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench:the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench|d_write                                                                                      ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                        ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[13]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[19]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[20]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[18]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[24]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[21]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[29]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[25]                                                                                                                                                                                                                                                                                                            ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_read_nxt~2                                                                                                                                                                                                                                                                                                                ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                                                 ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg~1                                                                                                                                                                                                                   ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                         ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router|Equal1~2                                                                                                                                                                                                                                                   ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                              ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_valid                                                                                                                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|suppress_change_dest_id~0                                                                                                                                                                                                                                           ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_led_green:led_green|always0~1                                                                                                                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[3]                                                                                                                                                                                              ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[4]                                                                                                                                                                                              ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[5]                                                                                                                                                                                              ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_iw[8]                                                                                                                                                                                                                                                                                                                     ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                                                                                                                                                                                                  ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_io_pads:uio_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps         ; 9       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][6]_OTERM2528~DUPLICATE                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|D_issue~DUPLICATE                                                                                                                                                                                                                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                         ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[21]~DUPLICATE                                                                                                                                                                                                                                                                                                        ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                                                                        ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll1~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                      ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trfc[0]_OTERM2082                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trfc[0]_OTERM2080                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trfc[0]_OTERM2078                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trfc[0]_OTERM1880                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][0]_OTERM1659                                                                                                                                                                                                         ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[14]_OTERM1533                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[13]_OTERM1531                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[11]_OTERM1527                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[10]_OTERM1525                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[9]_OTERM1523                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[7]_OTERM1519                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[6]_OTERM1517                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[5]_OTERM1515                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[16]_OTERM487                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[17]_OTERM485                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[18]_OTERM483                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[19]_OTERM481                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[20]_OTERM479                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[21]_OTERM477                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[22]_OTERM475                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[23]_OTERM473                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[24]_OTERM471                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[25]_OTERM469                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[26]_OTERM467                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[27]_OTERM465                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[28]_OTERM463                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[29]_OTERM461                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[30]_OTERM459                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_writedata[31]_OTERM457                                                                                                                                                                                                                                                                                                    ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]_OTERM127                                                                                                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]_OTERM119                                                                                                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|write_tx_holding~0                                                                                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|shift_reg[7]~1                                                                                                                                                                                                                                                                                  ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|data_to_cpu[11]~0                                                                                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|C5G_QSYS_epcs_sub:the_C5G_QSYS_epcs_sub|control_wr_strobe                                                                                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[35]                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[34]                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[33]                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[32]                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|ShiftLeft0~2                                                                                                                                                                                                                     ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[7]~0                                                                                                                                                                                                                                                                                                ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                       ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~31                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~30                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~29                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~28                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~27                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~26                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~25                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~24                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~23                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~22                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~21                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~20                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~19                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~18                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~17                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~16                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~15                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~14                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~13                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~12                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~11                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~10                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~9                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~8                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~7                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~6                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~5                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~4                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~3                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~2                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|av_readdata_pre[5]~0                                                                                                              ; 8       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[2]                                                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|E_ctrl_exception                                                                                                                                                                                                                                                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[31]~15                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[21]~13                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~1                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~0                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte1_data_en~0                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|av_ld_byte0_data[7]~0                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[11]~10                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_pass1                                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill1                                                                                                                                                                                                                                                                                                             ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_pass2                                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill2                                                                                                                                                                                                                                                                                                             ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_pass3                                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill3                                                                                                                                                                                                                                                                                                             ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[0]~1                                                                                                                                                                                                                                                                                                   ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result[7]~1                                                                                                                                                                                                                                                                                                     ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result[7]~0                                                                                                                                                                                                                                                                                                     ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_pass0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill0                                                                                                                                                                                                                                                                                                             ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always5~1                                                                                                                                                                                                                        ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Selector12~0                                                                                                                                                                                                                     ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Decoder0~0                                                                                                                                                                                                                       ; 8       ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                     ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[10]~34                                                                                                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~1                                                                                                                                                                                                                                                                                                   ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~0                                                                                                                                                                                                                                                                                                   ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trks_waitrequest~1                                                                                                                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal7~0                                                                                                                                                                                                                         ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_IDLE                                                                                                                                                                                                     ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_cmd_xbar_demux:cmd_xbar_demux|WideOr0~1                                                                                                               ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_addr_router:addr_router|Equal1~2                                                                                                                      ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1:mm_interconnect_1|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_1_addr_router:addr_router|Equal1~1                                                                                                                      ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|Equal183~0                                                                                                                                                                                                                                                                                                                  ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                   ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                          ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr_decode~3                                                                                                                                                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal12~0                                                                                                                                                                                                                        ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal9~0                                                                                                                                                                                                                         ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                                        ; 8       ;
; C5G_QSYS:u0|spi_master_if:spi_master_0|spi_master_core:inst_spi|pre_cnt[5]~0                                                                                                                                                                                                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_uart_usb:uart_usb|C5G_QSYS_uart_usb_rx:the_C5G_QSYS_uart_usb_rx|rx_rd_strobe_onset~1                                                                                                                                                                                                                                                              ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[11]                                                                                                                                                                                                                                                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|M_alu_result[28]                                                                                                                                                                                                                                                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|response_sink_accepted~7                                                                                                                                                                                                                                            ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                 ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|waitrequest                                                                                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                   ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|C5G_QSYS_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|selected_grant[0]                                                                                                                                                                                                        ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_green_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                             ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[20]                                                                                                                                                                                           ; 8       ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[51]                                                                                                                                                                                           ; 8       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; C5G_QSYS:u0|C5G_QSYS_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_jka1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                    ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; C5G_QSYS_epcs_boot_rom.hex                       ; M10K_X44_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Unsupported Depth                                            ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_r:the_C5G_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                             ; M10K_X44_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|C5G_QSYS_jtag_uart_scfifo_w:the_C5G_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                             ; M10K_X39_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|altsyncram:the_altsyncram|altsyncram_mri1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                             ; M10K_X62_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|altsyncram:the_altsyncram|altsyncram_mri1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                             ; M10K_X57_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram|altsyncram_m8l1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 3328         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 106496  ; 3328                        ; 32                          ; --                          ; --                          ; 106496              ; 16          ; 0          ; C5G_QSYS_mem_if_lpddr2_emif_s0_sequencer_mem.hex ; M10K_X44_Y3_N0, M10K_X57_Y4_N0, M10K_X57_Y5_N0, M10K_X62_Y5_N0, M10K_X57_Y7_N0, M10K_X62_Y3_N0, M10K_X44_Y4_N0, M10K_X62_Y2_N0, M10K_X44_Y5_N0, M10K_X62_Y4_N0, M10K_X62_Y1_N0, M10K_X57_Y1_N0, M10K_X57_Y3_N0, M10K_X57_Y2_N0, M10K_X44_Y6_N0, M10K_X44_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_c9v1:auto_generated|ALTDPRAM_INSTANCE                                                                                                                                   ; MLAB ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 512     ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 32         ; None                                             ; LAB_X50_Y2_N0, LAB_X50_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                      ;                 ;                 ;                                                                   ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_k3s1:auto_generated|ALTDPRAM_INSTANCE                                                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; no                     ; no                      ; 1216    ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 0           ; 38         ; None                                             ; LAB_X37_Y4_N0, LAB_X37_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                      ;                 ;                 ;                                                                   ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_bht_module:C5G_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_qin1:auto_generated|ALTSYNCRAM                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0          ; C5G_QSYS_nios2_qsys_bht_ram.mif                  ; M10K_X39_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_data_module:C5G_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None                                             ; M10K_X57_Y35_N0, M10K_X57_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_tag_module:C5G_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_e7n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 22           ; 64           ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 1408    ; 64                          ; 22                          ; 64                          ; 22                          ; 1408                ; 1           ; 0          ; C5G_QSYS_nios2_qsys_dc_tag_ram.mif               ; M10K_X57_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_dc_victim_module:C5G_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0          ; None                                             ; M10K_X57_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_data_module:C5G_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; None                                             ; M10K_X44_Y32_N0, M10K_X44_Y33_N0, M10K_X39_Y31_N0, M10K_X39_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_ic_tag_module:C5G_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_bvn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 27           ; 128          ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 3456    ; 128                         ; 27                          ; 128                         ; 27                          ; 3456                ; 1           ; 0          ; C5G_QSYS_nios2_qsys_ic_tag_ram.mif               ; M10K_X44_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_ocimem:the_C5G_QSYS_nios2_qsys_nios2_ocimem|C5G_QSYS_nios2_qsys_ociram_sp_ram_module:C5G_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4bf1:auto_generated|ALTSYNCRAM                            ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; C5G_QSYS_nios2_qsys_ociram_default_contents.mif  ; M10K_X39_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_a_module:C5G_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_q0n1:auto_generated|ALTSYNCRAM                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; C5G_QSYS_nios2_qsys_rf_ram_a.mif                 ; M10K_X44_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_register_bank_b_module:C5G_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_r0n1:auto_generated|ALTSYNCRAM                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; C5G_QSYS_nios2_qsys_rf_ram_b.mif                 ; M10K_X44_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; C5G_QSYS:u0|C5G_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 32000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024000 ; 32000                       ; 32                          ; --                          ; --                          ; 1024000             ; 128         ; 0          ; C5G_QSYS_onchip_memory2.hex                      ; M10K_X39_Y15_N0, M10K_X39_Y18_N0, M10K_X29_Y15_N0, M10K_X39_Y16_N0, M10K_X44_Y30_N0, M10K_X57_Y30_N0, M10K_X62_Y30_N0, M10K_X39_Y30_N0, M10K_X62_Y21_N0, M10K_X57_Y20_N0, M10K_X62_Y23_N0, M10K_X57_Y21_N0, M10K_X29_Y29_N0, M10K_X29_Y27_N0, M10K_X39_Y29_N0, M10K_X39_Y27_N0, M10K_X29_Y42_N0, M10K_X29_Y41_N0, M10K_X44_Y39_N0, M10K_X44_Y42_N0, M10K_X57_Y19_N0, M10K_X57_Y22_N0, M10K_X57_Y18_N0, M10K_X44_Y20_N0, M10K_X57_Y29_N0, M10K_X62_Y29_N0, M10K_X62_Y28_N0, M10K_X44_Y29_N0, M10K_X57_Y27_N0, M10K_X44_Y28_N0, M10K_X44_Y27_N0, M10K_X57_Y28_N0, M10K_X29_Y25_N0, M10K_X29_Y30_N0, M10K_X29_Y26_N0, M10K_X29_Y24_N0, M10K_X62_Y25_N0, M10K_X62_Y27_N0, M10K_X62_Y26_N0, M10K_X57_Y25_N0, M10K_X62_Y33_N0, M10K_X62_Y32_N0, M10K_X62_Y31_N0, M10K_X20_Y33_N0, M10K_X29_Y21_N0, M10K_X20_Y22_N0, M10K_X29_Y22_N0, M10K_X20_Y21_N0, M10K_X29_Y33_N0, M10K_X29_Y31_N0, M10K_X29_Y32_N0, M10K_X39_Y34_N0, M10K_X39_Y28_N0, M10K_X39_Y35_N0, M10K_X39_Y37_N0, M10K_X39_Y36_N0, M10K_X20_Y31_N0, M10K_X20_Y28_N0, M10K_X29_Y28_N0, M10K_X12_Y28_N0, M10K_X12_Y29_N0, M10K_X20_Y26_N0, M10K_X12_Y26_N0, M10K_X20_Y29_N0, M10K_X12_Y27_N0, M10K_X20_Y25_N0, M10K_X57_Y26_N0, M10K_X20_Y27_N0, M10K_X44_Y41_N0, M10K_X39_Y41_N0, M10K_X44_Y38_N0, M10K_X39_Y42_N0, M10K_X44_Y40_N0, M10K_X39_Y40_N0, M10K_X39_Y39_N0, M10K_X57_Y37_N0, M10K_X20_Y38_N0, M10K_X29_Y40_N0, M10K_X20_Y39_N0, M10K_X29_Y39_N0, M10K_X39_Y38_N0, M10K_X29_Y35_N0, M10K_X29_Y38_N0, M10K_X57_Y38_N0, M10K_X12_Y32_N0, M10K_X20_Y30_N0, M10K_X12_Y31_N0, M10K_X12_Y30_N0, M10K_X29_Y16_N0, M10K_X29_Y17_N0, M10K_X20_Y20_N0, M10K_X39_Y17_N0, M10K_X39_Y19_N0, M10K_X39_Y20_N0, M10K_X39_Y22_N0, M10K_X44_Y23_N0, M10K_X20_Y24_N0, M10K_X62_Y24_N0, M10K_X57_Y24_N0, M10K_X39_Y24_N0, M10K_X39_Y26_N0, M10K_X20_Y23_N0, M10K_X39_Y23_N0, M10K_X29_Y23_N0, M10K_X20_Y34_N0, M10K_X29_Y37_N0, M10K_X20_Y37_N0, M10K_X20_Y32_N0, M10K_X29_Y34_N0, M10K_X20_Y36_N0, M10K_X20_Y35_N0, M10K_X29_Y36_N0, M10K_X44_Y22_N0, M10K_X29_Y19_N0, M10K_X57_Y23_N0, M10K_X29_Y20_N0, M10K_X44_Y34_N0, M10K_X57_Y32_N0, M10K_X57_Y36_N0, M10K_X44_Y36_N0, M10K_X44_Y18_N0, M10K_X44_Y19_N0, M10K_X44_Y16_N0, M10K_X44_Y17_N0, M10K_X62_Y20_N0, M10K_X62_Y22_N0, M10K_X57_Y17_N0, M10K_X57_Y16_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i6j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 66           ; 32           ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 2112    ; 32                          ; 66                          ; 32                          ; 66                          ; 2112                ; 2           ; 0          ; None                                             ; M10K_X44_Y25_N0, M10K_X44_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B                         ;
; C5G_QSYS:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                             ; M10K_X29_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 2           ; 2.00                ; 300               ;
; DSP Block           ; 2           ; --                  ; 150               ;
; DSP 18-bit Element  ; 2           ; 2.00                ; 300               ;
; Unsigned Multiplier ; 2           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 18,668 / 217,884 ( 9 % )  ;
; C12 interconnects            ; 460 / 10,080 ( 5 % )      ;
; C2 interconnects             ; 5,387 / 87,208 ( 6 % )    ;
; C4 interconnects             ; 3,156 / 41,360 ( 8 % )    ;
; DQS bus muxes                ; 4 / 21 ( 19 % )           ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 4 / 21 ( 19 % )           ;
; Direct links                 ; 2,070 / 217,884 ( < 1 % ) ;
; Global clocks                ; 8 / 16 ( 50 % )           ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 3,283 / 58,160 ( 6 % )    ;
; Quadrant clocks              ; 4 / 88 ( 5 % )            ;
; R14 interconnects            ; 727 / 9,228 ( 8 % )       ;
; R14/C12 interconnect drivers ; 988 / 15,096 ( 7 % )      ;
; R3 interconnects             ; 6,904 / 94,896 ( 7 % )    ;
; R6 interconnects             ; 11,088 / 194,640 ( 6 % )  ;
; Spine clocks                 ; 27 / 180 ( 15 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 298          ; 0            ; 298          ; 0            ; 32           ; 303       ; 298          ; 0            ; 303       ; 303       ; 0            ; 180          ; 0            ; 0            ; 0            ; 0            ; 180          ; 0            ; 0            ; 0            ; 79           ; 180          ; 0            ; 0            ; 0            ; 0            ; 0            ; 220          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 303          ; 5            ; 303          ; 271          ; 0         ; 5            ; 303          ; 0         ; 0         ; 303          ; 123          ; 303          ; 303          ; 303          ; 303          ; 123          ; 303          ; 303          ; 303          ; 224          ; 123          ; 303          ; 303          ; 303          ; 303          ; 303          ; 83           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DDR2LP_CA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CA[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CKE[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CK_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_CK_p         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_CS_n[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DM[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DM[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DM[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DM[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_CE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_LB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_OE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_UB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_WE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SDI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50_B3B        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B5B        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B6A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B7A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B8A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPU_RESET_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CKE[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_CS_n[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKIN0         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_n[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_n[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_p[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_p[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT0        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_n[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_n[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_p[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_p[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SCL             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQ[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[24]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[25]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[26]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[27]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[28]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[29]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[30]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQ[31]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2LP_DQS_n[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_n[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_n[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_n[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_p[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_p[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_p[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_DQS_p[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SDA             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR2LP_OCT_RZQ      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_125_p         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_125_p(n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; On                          ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                             ;
+-----------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Clock(s)                                           ; Destination Clock(s)                                      ; Delay Added in ns ;
+-----------------------------------------------------------+-----------------------------------------------------------+-------------------+
; CLOCK_125_p                                               ; CLOCK_125_p                                               ; 514.2             ;
; u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER|divclk ; u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER|divclk ; 314.9             ;
; altera_reserved_tck,I/O                                   ; altera_reserved_tck                                       ; 199.8             ;
; altera_reserved_tck                                       ; altera_reserved_tck                                       ; 106.8             ;
+-----------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                                                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tms                                                                                                                                                                                                                                                                                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                             ; 5.348             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                             ; 5.348             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                             ; 5.348             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                              ; 4.789             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                              ; 4.789             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                              ; 4.789             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                            ; 4.214             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                            ; 4.214             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                            ; 4.186             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                        ; 4.088             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                        ; 4.088             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                        ; 4.088             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                        ; 4.088             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                        ; 4.088             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                        ; 4.088             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                               ; 3.951             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                               ; 3.951             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                               ; 3.951             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                         ; 3.617             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                         ; 3.617             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                            ; 3.557             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                            ; 3.557             ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                               ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                               ; 3.453             ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                               ; 3.453             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                               ; 3.453             ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                         ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                               ; 3.453             ;
; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                      ; C5G_QSYS:u0|C5G_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:C5G_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                               ; 3.453             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[16]     ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[15] ; 3.287             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|DRsize.010 ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[15] ; 3.287             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[15] ; 3.287             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|DRsize.000 ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[0]  ; 3.264             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[1]      ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[0]  ; 3.264             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[36]     ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[35] ; 3.082             ;
; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|DRsize.100 ; C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_C5G_QSYS_nios2_qsys_jtag_debug_module_wrapper|C5G_QSYS_nios2_qsys_jtag_debug_module_tck:the_C5G_QSYS_nios2_qsys_jtag_debug_module_tck|sr[35] ; 3.082             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]_OTERM397      ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid_OTERM53                                                                                                                                       ; 1.445             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]_OTERM393      ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid_OTERM53                                                                                                                                       ; 1.443             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]_OTERM399      ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid_OTERM53                                                                                                                                       ; 1.413             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]_OTERM401      ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid_OTERM53                                                                                                                                       ; 1.346             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_ACTIVATE_OTERM73                                                                                                                                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 1.289             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_ACTIVATE_OTERM69                                                                                                                                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 1.286             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_RELEASE_OTERM329                                                                                                                                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 1.211             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM173                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[3]_OTERM303                                                                                                                                         ; 1.181             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_RD_DELAY_OTERM189                                                                                                                               ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 1.179             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_CLR_ALL_SMPL_OTERM141                                                                                                                           ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 1.167             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_CLR_SAMPLE_OTERM313                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 1.121             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[4]_OTERM2180                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 1.075             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[0]_OTERM2012                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 1.072             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[0]_OTERM2010                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 1.069             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[3]_OTERM2164                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 1.011             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 0.997             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[12]                                                                                                                                                  ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.994             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[1]_OTERM2168                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 0.989             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[0]_OTERM1984                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                   ; 0.973             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[0]_OTERM1982                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                   ; 0.968             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[4]_OTERM2184                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 0.963             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[1]_OTERM405                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[4]_OTERM319                                                                                                                                         ; 0.960             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[0]_OTERM1994                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[5]_OTERM2064                                                                                                                                             ; 0.958             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[4]_OTERM319                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[3]_OTERM303                                                                                                                                         ; 0.958             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[0]_OTERM1996                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[5]_OTERM2064                                                                                                                                             ; 0.957             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_SER_SCAN_OTERM341                                                                                                                               ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[4]_OTERM319                                                                                                                                         ; 0.956             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][5]_OTERM2670                                                                                                                                                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_CLR_ALL_SMPL_OTERM139                                                                                                                       ; 0.943             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[3]_OTERM2036                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                   ; 0.918             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[3]_OTERM2068                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[3]_OTERM2068                                                                                                                                             ; 0.918             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[5]_OTERM2064                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_DO_SAMPLE_OTERM309                                                                                                                          ; 0.914             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[1]_OTERM2040                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                   ; 0.905             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_addr_router:addr_router|Equal3~1_OTERM185                                                    ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram|altsyncram_m8l1:auto_generated|ram_block1a4~porta_datain_reg0                                                            ; 0.904             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                   ; 0.904             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[2]_OTERM2186                                                                                                                                              ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_mux_delay[5]_OTERM2160                                                                                                                                          ; 0.904             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[13]                                                                                                                                                  ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.900             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[1]_OTERM2072                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_DO_SAMPLE_OTERM309                                                                                                                          ; 0.882             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[4]_OTERM2100                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trcd[5]_OTERM2032                                                                                                                                                   ; 0.874             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[4]_OTERM2136                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_wait[5]_OTERM2064                                                                                                                                             ; 0.856             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[1]_OTERM3120                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[1]_OTERM3122                                                                                                                                               ; 0.852             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]               ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid_OTERM53                                                                                                                                       ; 0.841             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[3]_OTERM2866                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM175                                                                                                                                         ; 0.818             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[3]_OTERM2870                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM175                                                                                                                                         ; 0.816             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[2]_OTERM285                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 0.791             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[2]_OTERM283                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 0.791             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_CLR_ALL_SMPL_OTERM143_OTERM3486                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 0.791             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM169                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_address[8]                                                                                                                                                     ; 0.791             ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[5]_OTERM2208                                                                                                                                                                        ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]_OTERM2142                                                                                                                                                                    ; 0.784             ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[2]_OTERM2280                                                                                                                                                                        ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]_OTERM2142                                                                                                                                                                    ; 0.780             ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[4]_OTERM2234                                                                                                                                                                        ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]_OTERM2142                                                                                                                                                                    ; 0.773             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[14]                                                                                                                                                  ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[15]                                                                                                                                                  ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[11]                                                                                                                                                  ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[16]                                                                                                                                                  ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[1]                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[3]                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[4]                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[0]                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[2]                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|D_iw[5]                                                                                                                                                   ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                         ; 0.770             ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]_OTERM2142                                                                                                                                                                        ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]_OTERM2142                                                                                                                                                                    ; 0.762             ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]_OTERM2262                                                                                                                                                                        ; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]_OTERM2142                                                                                                                                                                    ; 0.762             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|C5G_QSYS_mem_if_lpddr2_emif_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_data_master_translator|read_accepted                                                                 ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst:cpu_inst|W_valid_OTERM53                                                                                                                                       ; 0.759             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[0]_OTERM305                                                                                                                                             ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|vfifo_decr_loop[4]_OTERM319                                                                                                                                         ; 0.754             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trfc[0]_OTERM2076                                                                                                                                                       ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_while_scan_OTERM179                                                                                                                                         ; 0.754             ;
; C5G_QSYS:u0|C5G_QSYS_mm_interconnect_0:mm_interconnect_0|C5G_QSYS_mm_interconnect_0_addr_router:addr_router|Equal2~1_OTERM259                                                                                                                                                                                 ; C5G_QSYS:u0|C5G_QSYS_sram:sram|altera_merlin_slave_translator:slave_translator|av_outputenable_pre                                                                                                                                                                                                        ; 0.740             ;
; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_ACTIVATE_OTERM71                                                                                                                                ; C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_DO_SAMPLE_OTERM311                                                                                                                          ; 0.739             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "C5G_LPDDR2_Nios_Test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_INIT_DONE~ is reserved at location U19
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "CLOCK_125_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "CLOCK_125_p(n)".
Critical Warning (11887): The following pin HEX1[6] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[1] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[5] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[3] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[0] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 dual-regional)
    Info (11162): C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_avl_clk~CLKENA0 with 1913 fanout uses dual-regional clock CLKCTRL_R38 and CLKCTRL_R20
        Info (11177): Node drives Regional Clock Regions 2 and 3 from (0, 0) to (68, 8)
    Info (11162): C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_config_clk~CLKENA0 with 277 fanout uses dual-regional clock CLKCTRL_R33 and CLKCTRL_R25
        Info (11177): Node drives Regional Clock Regions 2 and 3 from (0, 0) to (68, 8)
Info (11191): Automatically promoted 8 clocks (8 global)
    Info (11162): C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_clk~CLKENA0 with 24 fanout uses global clock CLKCTRL_G10
    Info (11162): C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_pll0:pll0|pll_afi_half_clk~CLKENA0 with 248 fanout uses global clock CLKCTRL_G4
    Info (11162): CLOCK_125_p~inputCLKENA0 with 4180 fanout uses global clock CLKCTRL_G5
    Info (11162): C5G_QSYS:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0 with 1823 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst~CLKENA0 with 1590 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst~CLKENA0 with 1266 fanout uses global clock CLKCTRL_G0
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 183 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): C5G_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 143 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Critical Warning (11887): The following pin HEX1[6] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[1] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[5] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[3] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[0] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[6] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[1] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[5] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[3] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[0] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:01:35
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'C5G_LPDDR2_Nios_Test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll1~FRACTIONAL_PLL|refclkin} -divide_by 25 -multiply_by 132 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll1~FRACTIONAL_PLL|vcoph[0]} {u0|mem_if_lpddr2_emif|pll0|pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk} {u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll5~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll5~PLL_OUTPUT_COUNTER|divclk} {u0|mem_if_lpddr2_emif|pll0|pll5~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -phase 355.51 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER|divclk} {u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll7~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 30 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll7~PLL_OUTPUT_COUNTER|divclk} {u0|mem_if_lpddr2_emif|pll0|pll7~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 2 -phase 269.94 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk} {u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u0|mem_if_lpddr2_emif|pll0|pll6_phy~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -phase 355.51 -duty_cycle 50.00 -name {u0|mem_if_lpddr2_emif|pll0|pll6_phy~PLL_OUTPUT_COUNTER|divclk} {u0|mem_if_lpddr2_emif|pll0|pll6_phy~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at C5G_LPDDR2_Nios_Test.sdc(69): C5G_QSYS:u0|C5G_QSYS_lpddr2_status:lpddr2_status|readdata[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at C5G_LPDDR2_Nios_Test.sdc(69): Argument <to> is not an object ID
    Info (332050): set_false_path -from {C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|altera_mem_if_hard_memory_controller_top_cyclonev:c0|hmc_inst~FF_*} -to {C5G_QSYS:u0|C5G_QSYS_lpddr2_status:lpddr2_status|readdata[*]}
Warning (332049): Ignored set_false_path at C5G_LPDDR2_Nios_Test.sdc(71): Argument <to> is not an object ID
    Info (332050): set_false_path -from {C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|hphy_inst~FF_*} -to {C5G_QSYS:u0|C5G_QSYS_lpddr2_status:lpddr2_status|readdata[*]}
Info (332104): Reading SDC File: 'C5G_QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'C5G_QSYS/synthesis/submodules/C5G_QSYS_mem_if_lpddr2_emif_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'C5G_QSYS/synthesis/submodules/C5G_QSYS_nios2_qsys.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_ena_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_ena_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_ena_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_ena_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll2_phy~PLL_LVDS_OUTPUT  from: ccout[0]  to: lvdsclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll2_phy~PLL_LVDS_OUTPUT  from: ccout[1]  to: loaden
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll3~PLL_LVDS_OUTPUT  from: ccout[1]  to: loaden
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll5~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll6_phy~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|mem_if_lpddr2_emif|pll0|pll7~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[0]_IN (Rise) to DDR2LP_DQS_p[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[0]_IN (Rise) to DDR2LP_DQS_p[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[1]_IN (Rise) to DDR2LP_DQS_p[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[1]_IN (Rise) to DDR2LP_DQS_p[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[2]_IN (Rise) to DDR2LP_DQS_p[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[2]_IN (Rise) to DDR2LP_DQS_p[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[3]_IN (Rise) to DDR2LP_DQS_p[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from DDR2LP_DQS_p[3]_IN (Rise) to DDR2LP_DQS_p[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_p[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_p[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Rise) to DDR2LP_DQS_p[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.340
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock (Fall) to DDR2LP_DQS_p[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Rise) to DDR2LP_DQS_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
    Info (332172): Setup clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.330
    Info (332172): Hold clock transfer from u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk (Fall) to DDR2LP_DQS_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.120
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 29 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000 CLOCK_50_B3B
    Info (332111):   20.000 CLOCK_50_B5B
    Info (332111):   20.000 CLOCK_50_B6A
    Info (332111):   20.000 CLOCK_50_B7A
    Info (332111):   20.000 CLOCK_50_B8A
    Info (332111):    8.000  CLOCK_125_p
    Info (332111):    3.030  DDR2LP_CK_n
    Info (332111):    3.030  DDR2LP_CK_p
    Info (332111):    3.030 DDR2LP_DQS_n[0]_OUT
    Info (332111):    3.030 DDR2LP_DQS_n[1]_OUT
    Info (332111):    3.030 DDR2LP_DQS_n[2]_OUT
    Info (332111):    3.030 DDR2LP_DQS_n[3]_OUT
    Info (332111):    3.030 DDR2LP_DQS_p[0]_IN
    Info (332111):    3.030 DDR2LP_DQS_p[0]_OUT
    Info (332111):    3.030 DDR2LP_DQS_p[1]_IN
    Info (332111):    3.030 DDR2LP_DQS_p[1]_OUT
    Info (332111):    3.030 DDR2LP_DQS_p[2]_IN
    Info (332111):    3.030 DDR2LP_DQS_p[2]_OUT
    Info (332111):    3.030 DDR2LP_DQS_p[3]_IN
    Info (332111):    3.030 DDR2LP_DQS_p[3]_OUT
    Info (332111):    3.030 u0|mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0_sampling_clock
    Info (332111):    1.515 u0|mem_if_lpddr2_emif|pll0|pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    3.030 u0|mem_if_lpddr2_emif|pll0|pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.030 u0|mem_if_lpddr2_emif|pll0|pll3~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.060 u0|mem_if_lpddr2_emif|pll0|pll5~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   15.151 u0|mem_if_lpddr2_emif|pll0|pll6_phy~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   15.151 u0|mem_if_lpddr2_emif|pll0|pll6~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   45.454 u0|mem_if_lpddr2_emif|pll0|pll7~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 42 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type DSP block
    Extra Info (176218): Packed 32 registers into blocks of type MLAB cell
    Extra Info (176220): Created 16 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst~CLKENA0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst~CLKENA0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_scc_clk|reset_reg[14]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|phy_reset_n
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_mem_if_lpddr2_emif:mem_if_lpddr2_emif|C5G_QSYS_mem_if_lpddr2_emif_p0:p0|C5G_QSYS_mem_if_lpddr2_emif_p0_acv_hard_memphy:umemphy|C5G_QSYS_mem_if_lpddr2_emif_p0_reset:ureset|C5G_QSYS_mem_if_lpddr2_emif_p0_reset_sync:ureset_afi_clk|reset_reg[14]
        Info (128020): Signal is critical
        Info (128023): Netlist optimizations are not allowed on this signal (either by user assignment or because of partition boundaries). No action will be taken
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|C5G_QSYS_nios2_qsys:nios2_qsys|C5G_QSYS_nios2_qsys_nios2_oci:the_C5G_QSYS_nios2_qsys_nios2_oci|C5G_QSYS_nios2_qsys_nios2_oci_debug:the_C5G_QSYS_nios2_qsys_nios2_oci_debug|resetrequest
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|C5G_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |C5G_LPDDR2_Nios_Test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 13 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:11
Critical Warning (11887): The following pin HEX1[6] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[1] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX1[5] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[3] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Critical Warning (11887): The following pin HEX0[0] was placed in a reserved GND location. This may cause decreased performance for HMC. Altera recommends the pin location to be grounded
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "REFCLK_p0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "REFCLK_p1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_GXB_RX_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_GXB_TX_p" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:03:41
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:20
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:16
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 81 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:56
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X46_Y24 to location X56_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:01:43
Info (11888): Total time spent on timing analysis during the Fitter is 119.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:32
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 81 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_CMD has a permanently enabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently enabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[16] has a permanently disabled output enable
    Info (169065): Pin I2C_SDA has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
Warning (169069): Following 17 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin ADC_CONVST has GND driving its datain port
    Info (169070): Pin ADC_SCK has GND driving its datain port
    Info (169070): Pin DDR2LP_CKE[1] has GND driving its datain port
    Info (169070): Pin HEX0[0] has GND driving its datain port
    Info (169070): Pin HEX0[1] has GND driving its datain port
    Info (169070): Pin HEX0[2] has GND driving its datain port
    Info (169070): Pin HEX0[3] has GND driving its datain port
    Info (169070): Pin HEX0[4] has GND driving its datain port
    Info (169070): Pin HEX0[5] has GND driving its datain port
    Info (169070): Pin HEX0[6] has GND driving its datain port
    Info (169070): Pin HEX1[0] has GND driving its datain port
    Info (169070): Pin HEX1[1] has GND driving its datain port
    Info (169070): Pin HEX1[2] has GND driving its datain port
    Info (169070): Pin HEX1[3] has GND driving its datain port
    Info (169070): Pin HEX1[4] has GND driving its datain port
    Info (169070): Pin HEX1[5] has GND driving its datain port
    Info (169070): Pin HEX1[6] has GND driving its datain port
Info (144001): Generated suppressed messages file D:/UBC_2017_Courses/GeneralStochastics/Repository/trunk/tsb/ip/rtl/nios_lpddr2_uart_sd_sram/C5G_LPDDR2_Nios_Test.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 77 warnings
    Info: Peak virtual memory: 2267 megabytes
    Info: Processing ended: Sun Jan 01 19:53:24 2017
    Info: Elapsed time: 00:13:01
    Info: Total CPU time (on all processors): 00:16:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/UBC_2017_Courses/GeneralStochastics/Repository/trunk/tsb/ip/rtl/nios_lpddr2_uart_sd_sram/C5G_LPDDR2_Nios_Test.fit.smsg.


