//-------------------------------------------------------------------------------------------------
//  -- 版权所有者   : 中国大恒（集团）有限公司北京图像视觉技术分公司, 2010 -2015.
//  -- 保密级别     ：绝密.
//  -- 部门         : 硬件部，FPGA工作组
//  -- 模块名       : harness
//  -- 设计者       : 邢海涛
//-------------------------------------------------------------------------------------------------
//
//  -- 版本记录 :
//
//  -- 作者         :| 修改日期				:|  修改说明
//-------------------------------------------------------------------------------------------------
//  -- 邢海涛       :| 2015/3/9 17:18:50	:|  初始版本
//-------------------------------------------------------------------------------------------------
//
//  -- 模块描述     :
//              1)  : ... ...
//
//              2)  : ... ...
//
//              3)  : ... ...
//
//-------------------------------------------------------------------------------------------------
//仿真单位/精度
`timescale 1ns/1ps
//-------------------------------------------------------------------------------------------------
`define		TESTCASE	testcase_1
module harness ();

	//	ref signals

	//	===============================================================================================
	//	--ref signal
	//	===============================================================================================
	//	-------------------------------------------------------------------------------------
	//	输入
	//	-------------------------------------------------------------------------------------
	wire	clk			;
	wire	i2c1scl		;
	wire	i2c1sda		;
	wire		i2c1clki	;
	//	-------------------------------------------------------------------------------------
	//	输出
	//	-------------------------------------------------------------------------------------
	wire	o_led_d6		;
	wire	o_led_d7		;
	wire	o_led_d8		;
	wire	o_led_d9		;

	//	-------------------------------------------------------------------------------------
	//	互联
	//	-------------------------------------------------------------------------------------

	//	ref ARCHITECTURE

	//	-------------------------------------------------------------------------------------
	//	引入输入信号
	//	-------------------------------------------------------------------------------------
	assign	clk							= driver.driver_clk_gen.clk_0;
	assign	i2c1clki					= driver.driver_clk_gen.clk_1;
	//	-------------------------------------------------------------------------------------
	//	例化 ten_gig_eth_mac_0 模块
	//	-------------------------------------------------------------------------------------
	i2c_wrap i2c_wrap_inst (
	.clk			(clk			),
	.o_led_d6		(o_led_d6		),
	.o_led_d7		(o_led_d7		),
	.o_led_d8		(o_led_d8		),
	.o_led_d9		(o_led_d9		),
	.i2c1scl		(i2c1scl		),
	.i2c1sda		(i2c1sda		)
	);

	driver_i2c driver_i2c_inst1 (
	.i2c1clki		(i2c1clki		),
	.i2c1scl		(i2c1scl		),
	.i2c1sda		(i2c1sda		)
	);



	assign ( pull1, strong0 ) i2c1scl = 1'b1;
	assign ( pull1, strong0 ) i2c1sda = 1'b1;

	//generate vcd file
	//initial begin
	//$dumpfile("test.vcd");
	//$dumpvars(1,top_frame_buffer_inst);
	//end

	//	for lattice simulation
	GSR   GSR_INST (.GSR (1'b1)); //< global reset sig>
	PUR   PUR_INST (.PUR (1'b1)); //<powerup reset sig>



endmodule
