PIC je hardver. PIC prica sa svim uredjajima istovremeno, konektovan je na sve.
Prikuplja informacije od vanjskih uredjaja i prica sa procesorom.
On je jedini koji zapravo pravi hardverske prekide.

Prvo cemo pricati o 8259 kontroleru, jer je lakse objasniti pa cemo onda preci na APIC.
Danas se 8259 ne koristi jer moze raditi samo sa jednim jezgrom.

APIC moze odlucivati kojem jezgru ce poslati interrupt.

### Legacy (8259)

Pomocu interrupt request linije (IRQ - Interrupt Request Queue) uredjaji salju interrupt requestove.
PIC uzima request sa IRQ i pretvara ga u interrupt vektor.
Mozemo imati interrupt vektora 0-255, dakle na CPU moramo imati jos 8 pinova koji nam govore koji ce se koristiti.

Kad se zavrsi servisiranje prekida, CPU mora interrupt kontroleru reci da se zavrsilo servisiranje prekida.
Procesor prica sa PIC-om pomocu odredjenih memorijskih adresa, kao i sa drugim uredjajima.

CPU moze reci PIC-u da ne salje neke odredjene prekide maskiranje.
Takodjer CPU moze kod sebe maskirati sve prekide, ignorise ono sto mu PIC posalje.

`cli` instrukcija maskira sve prekide direktno na CPU (PIC i dalje generise prekide, ali ih CPU ignorise) \
`sti` instrukcija desmakira sve prekide direktno na CPU

Umjesto `cli` i `sti` se takodjer moze koristiti `IF` (Interrupt Flag) u `eflags`.

Preko `DL` CPU dobija vektor prekida. Moze ga poslati ili master ili slave.
Preko `INTR` CPU dobija informaciju da se desio prekid.

Pomak za vektor prekida mora biti veci od 32.
Kernel konfigurise PIC i kaze koliki je pomak.

Svaka IRQ ima prioritet. Najveci prioritet ima `irq0`, a najmanji `irq7`. 
IRQ od slave-a (`irq8` - `irq15`) imaju prioritet izmedju tastature (`irq1`) i drugog serijskoj porta (`com2` - `irq3`).

Pomocu `INTA` CPU govori PIC-u da je preuzeo informaciju o prekidu.
Kada CPU krene servisirati prekid, CPU `INTA` postavi na 1, a zatim PIC postavi `INT` na 0.
Ako na PIC dodje interrupt request koji ima nizi prioritet od prekida koji se trenutno servisira PIC nece poslati informaciju o prekidu na CPU.

### APIC

Na modernoj arhitekturi timer je integriran u LAPIC.
Svaki LAPIC takodjer ima senzor temperature.
Svaki CPU core (jezgro) ima svoj LAPIC.
Dakle, svaki CPU core ima svoj timer i senzor temperature.
Pored timera i senzora temperature postoje jos neki uredjaji u LAPIC-u.
Timer na maticnoj ploci se vise ne koristi.

BSP - BootStrap Processor \
AP  - Application Processor \
BSP jezgro ima zadatak da boot-a racunar i probudi AP jezgra.

Jedno jezgro moze poslati prekid na drugo jezgro (npr. BSP salje na AP interrupt koji probudi AP).
To se naziva inter-process interrupt.

Za LAPIC je rezerviran prostor u fizickoj memoriji.
Svako jezgro moze pricati samo sa svojim LAPIC-om pristupanju pomenutim adresama.

Adrese na koji su mapiranji IOAPIC i LAPIC nisu nuzno uvijek iste.

MP tabele su metapodaci o racunaru (koliko ima RAMa, koliko ima jezgri, gdje je adresa IOAPIC, itd.) i zapisane su u BIOSu.

### Kod

U `mpinit` se otkriva koliko ima jezgri u racunaru. \
U `lapicinit` se konfigurise LAPIC. Posle toga on pocne slati prekide. \
U `startothers` se bude AP (ostala) jezgra. Unutar te funkcije se pokrecu jezgra i kaze im se odakle da pocinju izvrsavati kod.
Kada se jezgro pokrene ono je u real mode i mora proci slican proces kao BSP jezgro, s tim da nece ucitavati kernel.

Kod koji ce izvrsavati AP jezgra pri pokretanju je napisan u `entryothers.S` i linkan na `0x7000`.
Tamo se nalazi bootloader, koji nam vise ne treba, pa mozemo taj prostor iskoristiti kako hocemo.
Tu cemo dakle ucitati kod iz `entryothers.S`.

Ispod `0x7000` se zapisuje pointer na stack koji ce koristiti probudjeno AP jezgro, funkcija koju ce poceti izvrsavati i page directory koji ce koristiti.

---

Test ce najvjerovatnije biti u sedmici "pauze" (oko 15. 1. 2025.).
