---
layout: default
title: 0.18μm CMOS 1.8V / 3.3V / 5.0V Frontend Process Flow
---

---

# 💡 0.18μm CMOS 1.8V / 3.3V / 5.0V Frontend Process Flow

本ドキュメントは、0.18μm世代CMOSプロセスにおける**多電圧（1.8V / 3.3V / 5.0V）対応のフロントエンド工程**を体系的に整理したものである。主に以下の構成を対象とする：  
**This document provides a structured overview of the front-end process flow for 0.18μm CMOS technology supporting multiple operating voltages (1.8V / 3.3V / 5.0V).** It focuses on the following components:

- **STI（Shallow Trench Isolation）と初期酸化**  
  **STI (Shallow Trench Isolation) and initial oxidation**
- **WELL構造（標準/Deep/HV）と注入条件**  
  **Well structures (standard / deep / high-voltage) and implantation conditions**
- **チャネルドーピング：電圧別Vth・短チャネル制御**  
  **Channel doping: Vth control and SCE mitigation per voltage class**
- **ゲート酸化膜：G1-G3による段階的酸化**  
  **Gate oxide stack: Stepwise oxidation using G1–G3 process**
- **ポリゲート形成：KrF対応パターン**  
  **Poly-gate formation: KrF-compatible patterning**
- **LDD構造：浅拡散＋Spacer後注入の2段階構成**  
  **LDD structure: Two-step implantation with shallow diffusion and post-spacer doping**

特に、**G1〜G3酸化膜の積層制御**により、異なる動作電圧に対応したゲート絶縁厚が設計可能であり、**SoCや高耐圧I/Oデバイス**における柔軟なデバイス統合を実現する。  
**In particular, the G1–G3 stacked oxide strategy enables gate oxide thickness tuning for different operating voltages, allowing seamless integration of SoC cores and high-voltage I/O devices within a unified process.**

---

## 📚 目次 / Table of Contents

1. [素子分離工程 / Device Isolation](#1-素子分離工程--device-isolation-process)
2. [WELL領域の形成 / Well Formation](#2-well領域の形成--well-formation-steps)
3. [チャネルドーピング / Channel Doping](#3-チャネルドーピング--channel-doping)
4. [ゲート酸化 / Gate Oxide Stack](#4-ゲート酸化g1g3--gate-oxide-stack-formation)
5. [ポリゲート形成 / Poly Gate](#5-ポリゲート形成工程--poly-gate-formation)
6. [LDD構造 / LDD Structure](#6-ldd構造2段階--ldd-structure-two-step-implantation)
7. [サリサイド形成 / Salicide Formation](#7-サリサイド形成--salicide-formation)
8. [層間絶縁膜とCMP / ILD & CMP](#8-層間絶縁膜とcmp--ild--cmp)

📎 関連資料 / Related Document  
[デバイス特性と抵抗値の一覧（1.8V / 3.3V / 5.0V） / Unified Transistor and Resistor Summary](./0.18um_etests_summary_unified.md)

---

## 1. 素子分離工程 / Device Isolation Process

### ◎ STI工程フロー / STI Process Flow

| 工程No. | マスク名 | 工程名 | 処理内容 / Process | 分類 / Category | 目的 / Purpose | 処理条件 / Conditions | 寸法 / CD | 膜厚 / Thickness |
|---------|----------|----------------|---------------------------|------------------|---------------------------|-------------------------|-----------|------------------|
| 101 | -     | FS-DP   | SiON保護膜堆積                         | 🔲 全体              | 界面保護                     | 200Å @ 700℃              | -         | -                |
| 102 | -     | FSN-DP  | STI用窒化膜堆積                         | 🔲 Field             | 酸化防止キャップ             | 1500Å @ 750℃             | -         | -                |
| 103 | F     | F-PH    | フォトリソグラフィ（マスク露光）       | 🔲 Field             | パターン定義（レジスト形成） | -                       | 0.28μm    | -                |
| 104 | -     | F-ET    | エッチング（RIE等）                     | 🔲 Field             | 不要層の除去（パターン転写） | -                       | 0.28μm    | -                |
| 105 | -     | F-DP    | STI酸化膜埋込                           | 🔲 Field             | トレンチフィル               | -                       | -         | 4000Å            |
| 106 | -     | F-CMP   | STI CMP                                 | 🔲 Field             | 平坦化                       | -                       | -         | -                |
| 107 | -     | PRE-OX  | 犠牲酸化膜形成                         | 🔲 前処理            | 注入前の表面改質・汚染取り込み | Dry OX, 約80Å           | -         | 80Å              |

> ✅ **Summary:**  
> STI（Shallow Trench Isolation）により素子間を電気的に分離し、ゲート酸化前の表面平坦性と絶縁性を確保する。FS-DPとFSN-DPはSTI直前の保護膜形成工程に該当する。

---

## 2. WELL領域の形成 / Well Formation Steps

### ◎ WELL Implantation（標準および高耐圧） / Standard & HV Well Formation

#### 🔹 標準電圧対応（1.8V / 3.3V）Well構造

| 工程No. | マスク名 | 工程名 | 領域 / Region | 分類 | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 対応電圧 / V<sub>DD</sub> | 備考 |
|--------|----------|----------------------|------------------|--------|----------------|---------------------|--------------|------------------|------|
| 201 | NWL   | NWL-PH / NWL-ION        | 標準 N-Well      | 🧪 Ion Implant | Phosphorus     | 300 keV             | 1×10¹³ cm⁻²  | 1.8V / 3.3V      | - |
| 202 | PWL   | PWL-PH / PWL-ION        | 標準 P-Well      | 🧪 Ion Implant | Boron          | 100 keV             | 1×10¹³ cm⁻²  | 1.8V / 3.3V      | - |

#### 🔹 高耐圧対応（5.0V）Well構造

| 工程No. | マスク名 | 工程名 | 領域 / Region | 分類 | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 対応電圧 / V<sub>DD</sub> | 備考 |
|--------|----------|----------------------|------------------|--------|----------------|---------------------|--------------|------------------|------|
| 203 | NWLH  | NWLH-PH / NWLH-ION1     | Deep N-Well      | 🧪 Ion Implant | Phosphorus     | 500 keV             | 5×10¹² cm⁻²  | 5V               | 高エネルギー注入 |
| 204 | NWLH  | NWLH-PH / NWLH-ION2     | HV N-Well        | 🧪 Ion Implant | Phosphorus     | 150 keV             | 1×10¹³ cm⁻²  | 5V               | 同一マスクでION1/2 |
| 205 | PWLH  | PWLH-PH / PWLH-ION      | HV P-Well        | 🧪 Ion Implant | Boron          | 150 keV             | 1×10¹³ cm⁻²  | 5V               | HVバルク領域形成 |

> ✅ **Summary:**  
> CMOSの耐圧・電気分離を実現するWELL構造は、標準（N-Well / P-Well）に加え、5V対応にはDeep N-Well + Shallow N-Wellの積層形成が不可欠。分類記号🧪により、全工程がイオン注入ステップであることが明示される。

---

## 3. チャネルドーピング / Channel Doping  
### ◎ チャネル注入 / Channel Implantation

#### 🔹 1.8V対応チャネル注入（Low Voltage Channel Implantation）

| 工程No. | マスク名 | 工程名 | 対象デバイス | 分類 | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 備考 |
|---------|----------|------------------------|----------------|--------|----------------|---------------------|--------------|----------------------------|
| 301 | NCDL  | NCDL-PH / ION  | NMOS | 🧪 Ion Implant | Boron       | 40 keV  | 1×10¹³ cm⁻² | SCE対策（逆チャネル） |
| 302 | PCDL  | PCDL-PH / ION  | PMOS | 🧪 Ion Implant | Phosphorus  | 70 keV  | 1×10¹³ cm⁻² | V<sub>th</sub>調整       |

#### 🔹 3.3V対応チャネル注入（Mid Voltage Channel Implantation）

| 工程No. | マスク名 | 工程名 | 対象デバイス | 分類 | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 備考 |
|---------|----------|------------------------|----------------|--------|----------------|---------------------|--------------|----------------------------|
| 303 | NCDM  | NCDM-PH / ION  | NMOS | 🧪 Ion Implant | Boron       | 70 keV  | 2×10¹³ cm⁻² | 中深度                     |
| 304 | PCDM  | PCDM-PH / ION  | PMOS | 🧪 Ion Implant | Phosphorus  | 100 keV | 2×10¹³ cm⁻² | -                         

#### 🔹 5.0V対応チャネル注入（High Voltage Channel Implantation）

| 工程No. | マスク名 | 工程名 | 対象デバイス | 分類 | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | 備考 |
|---------|----------|------------------------|----------------|--------|----------------|---------------------|--------------|----------------------------|
| 305 | NCDH  | NCDH-PH / ION  | NMOS | 🧪 Ion Implant | Boron       | 100 keV | 5×10¹³ cm⁻² | 深拡散                     |
| 306 | PCDH  | PCDH-PH / ION  | PMOS | 🧪 Ion Implant | Phosphorus  | 150 keV | 5×10¹³ cm⁻² | -                         |

> ✅ **Summary:**  
> 動作電圧ごとにチャネル注入条件（エネルギー、線量、イオン種）を調整し、V<sub>th</sub>制御およびSCE（Short Channel Effect）抑制を達成する。分類記号🧪により、本工程が「イオン注入」カテゴリに属することを明示している。

---

## 4. ゲート酸化（G1〜G3） / Gate Oxide Stack Formation

### ◎ ゲート酸化スタック工程 / Gate Oxide Stack Process Flow

| 工程No. | マスク名 | 工程名 | 処理 / Process | 分類 | 説明（日本語） / Description (Japanese) | 説明（英語） / Description (English) |
|--------|----------|--------------------|--------------------------|--------|------------------------------------------------|--------------------------------------------------|
| 401 | -     | G1-OX                | Thermal Oxidation        | 🟦 Oxidation | 全領域に 70Å のG1酸化膜を形成（HV用ベース酸化膜） | Form 70Å of G1 oxide across the entire wafer (base oxide for HV region) |
| 402 | G1    | G1-PH                | Photolithography (HV Mask) | 🔬 Lithography | HVマスクでMV/LV領域を露光                          | Expose MV/LV region using HV mask |
| 403 | -     | G1-ET                | Wet or Dry Etch          | 🪒 Etching | MV/LV領域のG1酸化膜を除去                         | Remove G1 oxide from MV/LV regions |
| 404 | -     | G2-OX                | Thermal Oxidation        | 🟦 Oxidation | G2酸化膜（35Å）を形成。HV = G1+G2 / MV = G2 / LV = G2 | Form 35Å G2 oxide. Resulting: HV = G1+G2, MV = G2, LV = G2 |
| 405 | G2    | G2-PH                | Photolithography (HV/MV Mask) | 🔬 Lithography | HV/MVマスクでLV領域を露光                          | Expose LV region using HV/MV mask |
| 406 | -     | G2-ET                | Wet or Dry Etch          | 🪒 Etching | LV領域のG2酸化膜を除去                             | Remove G2 oxide from LV region |
| 407 | -     | G3-OX                | Final Thermal Oxidation  | 🟦 Oxidation | G3酸化膜（35Å）を全域に形成 → HV=150Å, MV=70Å, LV=35Å | Form final 35Å G3 oxide → Final: HV=150Å, MV=70Å, LV=35Å |

> ✅ **Summary:**  
> G1〜G3の積層酸化により電圧別ゲート絶縁膜厚が制御可能。マスクを用いた領域分離が電圧対応を実現しており、SoC内の複数電圧回路に対応できる。

---

## 5. ポリゲート形成工程 / Poly Gate Formation

### ◎ ポリゲート形成フロー / Poly Gate Process Flow

| 工程No. | マスク名 | 工程名 | 処理内容 / Process | 分類 / Category | 目的 / Purpose | 処理条件 / Condition | 寸法 / CD | 膜厚 / Thickness |
|---------|----------|--------------------|-------------------------------|------------------|---------------------------|----------------------|------------|------------------|
| 501 | -    | PLY-DP    | ポリゲート堆積（Poly-Si）            | 🔬 Gate             | ゲート電極形成               | LPCVD                | -          | 1500Å            |
| 502 | PLY  | PLY-PH    | フォトリソグラフィ（ゲートパターン） | 🔬 Gate             | ポリゲートパターン定義         | KrF露光              | 0.18μm     | -                |
| 503 | -    | PLY-ET    | ポリゲートエッチング                  | 🔬 Gate             | ゲート構造形成               | RIE                  | 0.18μm     | -                |

> ✅ **Summary:**  
> Poly-SiゲートはLPCVDで堆積後、KrF露光による微細パターン形成と異方性RIEによって形成される。ゲートCDと膜厚は電気特性に直接影響。

---

## 6. LDD構造（2段階） / LDD Structure (Two-Step Implantation)

### ◎ LDD1（Spacer前） / Pre-Spacer LDD (1st Implantation)

| 工程No. | マスク名 | 工程名 | 電圧分類 / Voltage Class | 対象 / Target | 分類 / Category | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | タイミング / Timing | 備考 / Notes |
|--------|----------|-------------------|------------------|----------------|------------------|----------------|---------------------|--------------|----------------|----------------|
| 601 | NLDL   | NLDL-PH / ION   | 1.8V | NMOS | 💉 LDD注入 | Phosphorus | 25 keV  | 5×10¹³ cm⁻² | Spacer前 | 浅拡散 |
| 602 | PLDL   | PLDL-PH / ION   | 1.8V | PMOS | 💉 LDD注入 | BF₂        | 15 keV  | 5×10¹³ cm⁻² | Spacer前 | - |
| 603 | NLDM   | NLDM-PH / ION   | 3.3V | NMOS | 💉 LDD注入 | Phosphorus | 40 keV  | 7×10¹³ cm⁻² | Spacer前 | - |
| 604 | PLDM   | PLDM-PH / ION   | 3.3V | PMOS | 💉 LDD注入 | BF₂        | 25 keV  | 7×10¹³ cm⁻² | Spacer前 | - |
| 605 | NLDH   | NLDH-PH / ION   | 5.0V | NMOS | 💉 LDD注入 | Phosphorus | 60 keV  | 1×10¹⁴ cm⁻² | Spacer前 | - |
| 606 | PLDH   | PLDH-PH / ION   | 5.0V | PMOS | 💉 LDD注入 | BF₂        | 35 keV  | 1×10¹⁴ cm⁻² | Spacer前 | - |

### ◎ Spacer形成 / Spacer Formation (SW-DP / SW-ET)

| 工程No. | マスク名 | 工程名 | 処理内容 / Process | 分類 / Category | 備考 / Notes |
|--------|----------|-------------------------|------------------------|------------------|------------------------------|
| 607 | - | SW-DP (Spacer Deposition) | SiNデポジション（LP-CVD） | 📐 Spacer形成 | 約500Å SiN形成 |
| 608 | - | SW-ET (Spacer Etch)       | 異方性RIE（CF₄/CHF₃系）    | 📐 Spacer形成 | Spacer側壁パターン形成 |

### ◎ LDD2（Spacer後） / Post-Spacer LDD (2nd Implantation)

| 工程No. | マスク名 | 工程名 | 電圧分類 / Voltage Class | 対象 / Target | 分類 / Category | イオン種 / Ion | エネルギー / Energy | 線量 / Dose | タイミング / Timing | 備考 / Notes |
|--------|----------|--------------------|------------------|----------------|------------------|----------------|---------------------|--------------|----------------|----------------|
| 609 | NLDL2  | NLDL2-PH / ION  | 1.8V | NMOS | 💉 LDD注入 | Arsenic     | 50 keV  | 3×10¹⁵ cm⁻² | Spacer後 | N+ソース/ドレイン兼用 |
| 610 | PLDL2  | PLDL2-PH / ION  | 1.8V | PMOS | 💉 LDD注入 | BF₂         | 40 keV  | 3×10¹⁵ cm⁻² | Spacer後 | - |
| 611 | NLDM2  | NLDM2-PH / ION  | 3.3V | NMOS | 💉 LDD注入 | Arsenic     | 70 keV  | 4×10¹⁵ cm⁻² | Spacer後 | - |
| 612 | PLDM2  | PLDM2-PH / ION  | 3.3V | PMOS | 💉 LDD注入 | BF₂         | 50 keV  | 4×10¹⁵ cm⁻² | Spacer後 | - |
| 613 | NLDH2  | NLDH2-PH / ION  | 5.0V | NMOS | 💉 LDD注入 | Arsenic     | 90 keV  | 5×10¹⁵ cm⁻² | Spacer後 | - |
| 614 | PLDH2  | PLDH2-PH / ION  | 5.0V | PMOS | 💉 LDD注入 | BF₂         | 70 keV  | 5×10¹⁵ cm⁻² | Spacer後 | - |

> ✅ **Summary:**  
> LDD構造は「浅拡散 → Spacer形成 → ソース/ドレイン注入」の2段階工程で構成され、寄生抵抗・短チャネル効果を抑えつつ高電圧デバイスに対応。電圧が高くなるほどエネルギー・線量が増加し、深いLDDが要求される。

---

## 7. サリサイド形成 / Salicide Formation

### ◎ サリサイド工程フロー / Salicide Process Flow

| 工程No. | マスク名 | 工程名 | 処理内容 / Process | 分類 / Category | 目的 / Purpose | 処理条件 / Condition | 寸法 / CD | 膜厚 / Thickness |
|---------|----------|------------------|----------------------------|------------------|------------------------|-------------------------|------------|------------------|
| 701 | -    | CO-SP        | Coスパッタリング                     | ⚡️ Salicide         | 前駆体形成（Co堆積）       | PVD（スパッタ）, 室温         | -          | 300Å             |
| 702 | -    | LMP-ANL      | サリサイドアニール（第1段階）       | ⚡️ Salicide         | CoSi形成                | Rapid Thermal, 550℃ 30s | -          | -                |
| 703 | -    | CO-ET        | 未反応Co除去                         | ⚡️ Salicide         | 不要金属除去             | H₂SO₄ベースWet Etch         | -          | -                |
| 704 | -    | LMP2-ANL     | サリサイドアニール（第2段階）       | ⚡️ Salicide         | CoSi₂への相転移          | Rapid Thermal, 750℃ 30s | -          | -                |

> ✅ **Summary:**  
> サリサイド工程はPoly/拡散領域のコンタクト抵抗を低減。CoSiからCoSi₂への相転移で安定相へ導き、接触信頼性を向上させる。

---

## 8. 層間絶縁膜とCMP / ILD & CMP

### ◎ ILD堆積およびCMP工程 / ILD Deposition and CMP Process Flow

| 工程No. | マスク名 | 工程名 | 処理内容 / Process | 分類 / Category | 目的 / Purpose | 処理条件 / Condition | 寸法 / CD | 膜厚 / Thickness |
|---------|----------|----------------|--------------------------|------------------|---------------------------|----------------------|------------|------------------|
| 801 | -    | F2-DP       | ILD堆積（Interlayer Dielectric） | 🧱 ILD              | 配線前絶縁層の形成           | PE-TEOS              | -          | 6000Å            |
| 802 | -    | F2-CMP      | ILD CMP                             | 🧱 CMP              | 配線層形成のための平坦化     | CMP（Slurry, Pad）   | -          | -                |

> ✅ **Summary:**  
> ILD（層間絶縁膜）は配線絶縁の基盤であり、CMPにより層間の平坦性を確保。次工程（コンタクト開口）への影響を最小化する。

---

[← 戻る / Back to Chapter 3: Process Evolution Top](../chapter3_process_evolution/README.md)
