{"patent_id": "10-2023-7014865", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0075514", "출원번호": "10-2023-7014865", "발명의 명칭": "발진 신경망을 이용한 특징형상 인식", "출원인": "인터내셔널 비지네스 머신즈 코포레이션", "발명자": "카그, 지그프리드, 프리드리히"}}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "발진 신경망을 특징형상 인식(feature recognition)에 이용하기 위한 전자 회로에 있어서, 상기 전자 회로는:결합된 전압 제어 발진기들의 네트워크 - 상기 전압 제어 발진기들(the voltage-controlled oscillators)은 상기 전압 제어 발진기들 각각에 할당된 아날로그 입력 신호(an analog input signal)의 신호 강도에 따라 상기전압 제어 발진기들의 주기 길이의 부분만큼(by a fraction of a period length) 위상-이동된(phase-shifted)엣지 입력 신호(an edge input signal)를 수신하도록 구성됨(adapted) -, 및능동 출력 회로(an active output circuit)를 포함하고, 상기 능동 출력 회로는:상기 전압 제어 발진기들 중 선택된 발진기들에 연결된 입력 단자들(input terminals),상기 입력 단자들에 존재하는 입력 신호들을 더하기 위한 가산부(an adder portion), 및비선형 증폭기(a non-linear amplifier)를 포함하며, 상기 비선형 증폭기의 입력 라인은 상기 가산부의 출력 라인에 연결되는 전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 전자 회로는 복수의 능동 출력 회로들을 더 포함하고, 상기 복수의 능동 출력 회로들 각각의 입력 단자는 상기 전압 제어 발진기들의 그룹들에 연결되며, 각 그룹은 상기 수신된 입력 신호들의 미리정의된 다른 패턴(a different predefined pattern)을 나타내는 전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2항에 있어서, 상기 선택된 전압 제어 발진기들은, 위상 이동이 활성화될 때, 상기 수신된 입력 신호의 미리정의된 패턴을 나타내는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1항 내지 제 3항의 항들 중 어느 한 항에 있어서, 상기 전자 회로는 하나의 컬러 채널의 신호들을 처리하도록 구성되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1항 내지 제 4항의 항들 중 어느 한 항에 있어서, 상기 전자 회로는 직렬로 연결된 복수의 전자 회로들을 나타내며, 상기 전자 회로들 각각은 미리 정의된 필터를 나타내는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1항 내지 제 5항의 항들 중 어느 한 항에 있어서, 상기 입력 단자들 각각은 별도의 저항기(a separateresistor)를 통해 선형 증폭기(a linear amplifier)의 입력에 각각 연결되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2023-0075514-3-제 1항 내지 제 6항의 항들 중 어느 한 항에 있어서, 상기 비선형 증폭기는 상기 증폭기의 피드백 루프(afeedback loop thereof)에 다이오드(a diode)가 있는 차동 증폭기(a differential amplifier)인전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1항 내지 제 7항의 항들 중 어느 한 항에 있어서, 상기 네트워크에서의 전압 제어 발진기들 각각은 저항기/커패시터 결합 회로(a resistor/capacitor coupling circuit)에 의해 서로 연결되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1항 내지 제 8항의 항들 중 어느 한 항에 있어서, 상기 주기의 일부는 상기 전압 제어 발진기의 발진 주파수(an oscillating frequency) 주기의 절반인전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9항에 있어서, 상기 주기의 일부는 120도(degrees)보다 큰전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10항에 있어서, 상기 주기의 일부는 180도인전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1항에 있어서, 상기 능동 출력 회로는 반도체 유닛에 통합되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 1항에 있어서, 상기 전자 회로는 하나의 반도체 유닛에 통합되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1항에 있어서, 상기 능동 출력 회로의 비선형 증폭기의 출력의 위상 이동(a phase-shifting)은 상기 능동 출력 회로에 수신된 비트 입력 신호(received bit input signals)의 다수(a majority)와 정렬되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1항에 있어서, 상기 엣지 입력 신호는 상기 아날로그 입력 신호의 신호 세기로부터 유도된 이동 시간(ashifting time)에 따라 논리 \"0\"에서 논리 \"1\"로 변경되는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 1항에 있어서, 상기 전압 제어 발진기들 각각은 동일한 주파수로 발진하는전자 회로."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "공개특허 10-2023-0075514-4-신경망 디바이스에 있어서, 상기 디바이스는:복수의 전자 회로들을 포함하고, 상기 전자 회로들 각각은:결합된 전압 제어 발진기들의 네트워크 - 상기 전압 제어 발진기들(the voltage-controlled oscillators)은 상기 전압 제어 발진기들 각각에 할당된 아날로그 입력 신호(an analog input signal)의 신호 강도에 따라 상기전압 제어 발진기들의 주기 길이의 부분만큼(by a fraction of a period length) 위상-이동된(phase-shifted)엣지 입력 신호(an edge input signal)를 수신하도록 구성됨(adapted) -, 및능동 출력 회로(an active output circuit)를 포함하고, 상기 능동 출력 회로는:상기 전압 제어 발진기들 중 선택된 발진기들에 연결된 입력 단자들(input terminals),상기 입력 단자들에 존재하는 입력 신호들을 더하기 위한 가산부(an adder portion), 및비선형 증폭기(a non-linear amplifier)를 포함하며, 상기 비선형 증폭기의 입력 라인은 상기 가산부의 출력 라인에 연결되는 신경망 디바이스."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17항에 있어서, 상기 신경망 디바이스는 복수의 능동 출력 회로들을 더 포함하고, 상기 복수의 능동 출력 회로들 각각의 입력 단자는 상기 전압 제어 발진기들의 그룹들에 연결되며, 각 그룹은 상기 수신된 입력 신호들의미리 정의된 다른 패턴(a different predefined pattern)을 나타내는 신경망 디바이스."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18항에 있어서, 상기 선택된 전압 제어 발진기들은, 위상 이동이 활성화될 때, 상기 수신된 입력 신호의 미리 정의된 패턴을 나타내는 신경망 디바이스."}
{"patent_id": "10-2023-7014865", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18항에 있어서, 상기 전자 회로는 하나의 컬러 채널의 신호들을 처리하도록 구성되는신경망 디바이스."}
{"patent_id": "10-2023-7014865", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "발진 신경망을 이용한 특징형상 인식(Feature Recognition with Oscillating Neural Network) 특징형상 인식(feature recognition)을 위한 발진 신경망의 효율적인 사용을 가능하게 하는 전자 회로는 결합된 전압 제어 발진기들의 네트워크 - 상기 전압 제어 발진기들(the voltage-controlled oscillators)은 상기 전압 (뒷면에 계속)"}
{"patent_id": "10-2023-7014865", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 일반적으로 신경망 및 신경망 디바이스에 관한 것으로, 보다 상세하게는, 특징형상 인식 (feature recognition)을 위한 발진 신경망(an oscillating neural network)의 효율적인 사용을 가능하게 하는 전자 회로에 관한 것이다."}
{"patent_id": "10-2023-7014865", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "지속적인 데이터 증가는 기업(enterprise) IT(정보 통신 기술, information technology)의 현재 진행중 인 추세들 중 하나이다. 의미있는 결과를 생성하기 위해, 기업 IT 조직들은 지속적으로 더 나은 분석들을 통해 사용 가능한 데이터와 새로 수집된 데이터를 점점 더 집중적으로 사용하기 위해 노력한다. 그러나, 기존의 데이 터 분석 기술로는 방대한 양의 비정형(unstructured)(또는 반구조적(semi-structured)) 데이터를 분석하기에 더 이상 충분하지 않을 수 있다. 초고속 네트워크, 더 많은 네트워크 및 인터넷 연결 기기의 확산으로, 세상은 빠 르고 효율적이며 \"스마트한\" 방식으로 처리해야 하는 데이터의 양을 기하급수적으로 증가시키고 있다."}
{"patent_id": "10-2023-7014865", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일부 실시 예들에 따라, 특징형상 인식(feature recognition)을 위한 발진 신경망의 효율적인 사용을 가 능하게 하는 전자 회로가 제공될 수 있다. 상기 전자 회로는 결합된 전압 제어 발진기들의 네트워크 - 상기 전 압 제어 발진기들(the voltage-controlled oscillators)은 상기 전압 제어 발진기들 각각에 할당된 아날로그 입력 신호(an analog input signal)의 신호 강도에 따라 상기 전압 제어 발진기들의 주기 길이의 부분만큼(by a fraction of a period length) 위상-이동된(phase-shifted) 엣지 입력 신호(an edge input signal)를 수신하도 록 구성됨(adapted) -, 및 능동 출력 회로(an active output circuit)를 포함한다. 상기 능동 출력 회로는 상 기 전압 제어 발진기들 중 선택된 발진기들에 연결된 입력 단자들(input terminals), 상기 입력 단자들에 존재 하는 입력 신호들을 더하기 위한 가산부(an adder portion), 및 비선형 증폭기(a non-linear amplifier)를 포 함하며, 상기 비선형 증폭기의 입력 라인은 상기 가산부의 출력 라인에 연결되고, 이에 의해 발진 신경망의 효 율적인 사용을 가능하게 한다. 특정 실시예들에 따르면, 상기와 같은 복수의 전자 회로들을 포함하는 신경망 디바이스가 제공될 수 있 다. 특징형상 인식을 위한 발진 신경망의 효율적인 사용을 가능하게 하기 위해 제안된 전자 회로는 여러 가 지 이점들, 기술적 효과들, 기여 및/또는 개선을 제공할 수 있다. 전통적으로 디지털 신경망들을 사용하여 구현되는 제안된 개념의 유익한 특징들 중 하나는 다중 특징 추 출 기능이 아날로그 발진 신경망의 동일한 필터 유닛(the same filter unit) 내에서 구현될 수 있다는 것이다. 제안된 신경망들의 층들(The proposed layers of neural networks)은 단계적 아키텍처(a staged architectur e)에서 여러 필터들을 적용하기 위해 간단한 방식으로 계단식으로 될 수 있다. 그러나, 그러한 설계에서도 각 층은 한 단계에서 복수의 특징들을 인식할 수 있다. 다소 간단한 발진 신경망을 사용하여, 능동 출력 회로(the active output circuit)는 발진 신경망의 결 과를 효율적으로 사용할 수 있다. 능동 출력 회로(들)는 주어진 입력 매트릭스(a given input matrix)에서 미리 정의된 패턴(a predefined pattern)을 결정하기 위해 매우 제한된 양의 아날로그 전자 부품들(analog electronic components)로 조정된다. 또한, 능동 출력 회로는 부품 측면에서(component-wise) 비교할 만한 경 량이다. 따라서, 여기에서 제안된 개념은 아날로그 AI(인공지능, artificial intelligence) 코어들(cores)을 사 용한 산업 전략을 지원하여, 어떤 종류의 패턴이든 매우 빠른 패턴 인식이 가능하도록 하는 것이다. 또한, 아날 로그 회로는 전통적인 대안적인 디지털 방식으로 작동하는 하드웨어 가속기에 비해 매우 낮은 전력 소비를 가능 하게 할 수 있다. 신호의 위상(the phase of the signals)에서 예를 들어 디지털 이미지(a digital image)의 컬러 채널(a color channel) 정보를 인코딩하면 매우 낮은 전압 작동이 가능할 수 있다. 또한, 제안된 실시예들은 시냅틱 가중치(synaptic weights)로 사용될 수 있는 저항성 메모리의 사용을 허용할 수 있다. 게다가, 발진 신경망은 헤비안 학습 알고리즘(a Hebbian learning algorithm)을 사용하여 오프 라인(off-line)에서 쉽게 훈련할 수 있다. 또한, 그 기능 때문에, 능동 출력 회로는 또한 위상에서 신호를 출력하는 대다수의 게이트로 작동할 수 도 있으며, 그 입력 신호들의 대부분은 다른 위상들을 가진다. 일 실시예에 따르면, 상기 전자 회로는 또한 복수의 능동 출력 회로들을 포함할 수 있고, 복수의 능동 출력 회로들 각각의 입력 단자는 발진기들의 그룹들(groups of oscillators)에 연결될 수 있으며, 상기 각 그룹 은 수신된 입력 신호들의 서로 다른 미리 정의된 패턴을 나타낼 수 있다. 따라서, 발진기들의 각 조합(즉, 발진 기들 각 그룹)은 매트릭스 입력 신호의 동일한 엘리멘트(the same elements of matrix input signals)가 항상 동일한 발진기들에 공급되는 경우, 특정 패턴을 나타낼 수 있다. 전자 회로의 다른 실시예에 따르면, 위상 천이가 활성화될 때(phase-shifted activated), 선택된 발진기 들은 수신된 입력 신호들의 미리 정의된 패턴을 나타낸다. 3x3 입력 매트릭스에서 아주 다양한 서로 다른 패턴 들을 그러한 방식으로 인식할 수 있다(예를 들어, 하강 대각선(a falling diagonal line), 중간 수평선(a middle horizontal line), 상승 아웃라인의 다이(a rising die of an outline), 수직 중간선(a vertical middle line) 및/또는 L자형 패턴(L-shaped pattern) 또는 단일 도트 패턴(single dot patterns)). 발진 신경 망을 사용하여, 패턴별 능동 출력 회로를 사용하여 각각의 다른 패턴을 결정할 수 있다. 언급된 패턴은 단지 예 시일 뿐이며, 다른 패턴(예: 코너 또는 엣지 패턴들(corner or edge patterns))이 결정될 수 있다는 것이 이해 되어야 한다. 일 실시예에 따르면, 전자 회로는 하나의 컬러 채널의 신호를 처리하도록 조정될 수 있다. 따라서, 전자 회로를 최대한 많이 구현하고 컬러 채널 수만큼 병렬로 작동함으로써, 모든 컬러 채널의 정보를 함께 처리할 수 있다. 이것은 또한 사용된 컬러 모델(the used color model) 및 병렬 컬러 채널의 수와 무관할 수 있다. 일 실시예에 따르면, 전자 회로들은 직렬로 연결된 복수의 전자 회로들을 나타낼 수 있으며, 상기 전자 회로들은 각각 미리 정의된 필터를 나타낸다. 따라서, 전자 회로들 중 하나의 출력은 다음 전자 회로로 나타내 는 다음 층에 대한 입력으로 사용될 수 있다. 따라서, 계단식 필터(cascading filters)는 더 깊은 신경망(a deeper neural network)에서 구현될 수 있다. 결과적으로, 심층 신경망(deep neural networks)은 더 이상 전통 적인 인공 신경망(traditional artificial neural networks)에 제한된 영역이 아닐 수 있다. 전자 회로의 바람직한 실시예에 따르면, 능동 출력 회로의 가산부(the adder portion)의 입력 단자들 각 각은 별도의 저항을 통해 선형 증폭기(a linear amplifier)의 입력에 연결될 수 있다. 따라서, 상기 입력 신호 들(또한 서로 입력 신호들의 위상을 반영함)이 간단한 방식으로 추가될 수 있도록 예를 들어 모두 동일한 저항 저항 값을 가질 수 있다. 전자 회로의 일 실시예에 따르면, 비선형 증폭기(the non-linear amplifier)는 차동 연산 증폭기(a differential operation amplifier)(즉, 전압 피드백(voltage feedback) OpAmp)일 수 있다. 피드백 루프(its feedback loop)에는 반도체 다이오드(a semiconductor diode)와 순방향(forward direction)이 있을 수 있다. 능동 출력 회로의 이 제2 컴포넌트(This second component of the active output circuit)는 전통적인 신경망 코어의 시그모이드(the sigmoid) 또는 ReLU 기능성을 나타내는 것으로 해석될 수 있다. 전자 회로의 일 실시예에 따르면, 네트워크 내의 각각의 발진기는 저항기/커패시터 결합 회로 (resistor/capacitor coupling circuits)를 통해 서로 다른 발진기에 연결될 수 있다. 따라서, 완전히 연결된 네트워크가 실현될 수 있다. 하지만, 또는, 네트워크가 완전히 연결될 필요는 없다. 제안된 개념은 다른 발진기 들 간의 보다 더 제한된 연결에서도 작동할 수 있다. 전자 회로의 다른 실시예에 따르면, 특히 \"0\"과 \"1\" 입력 신호에 대한 시간 이동 신호인 주기의 일부는 발진기의 진동 주파수의 주기의 절반일 수 있다. 따라서, 모든 발진기는 기본적으로 동일한 주파수에서 진동한 다고 가정할 수 있다. 각 발진기의 주기와 비교할 때 주기의 일부는 적어도 120°보다 큰 경우에 사용되는 것으 로 입증되었다. 유리하게, 상기 부분은 180°일 수 있다. 이러한 \"0\"과 \"1\" 신호 사이의 위상 천이(this phase- shift)(또는 시간 이동(time-shift))을 사용하면 특정 패턴의 검출 가능성이 매우 높은 신뢰성으로 수행될 수 있도록 최상의 효과를 나타낼 수 있다. 전자 회로의 일 실시예에 따르면, 능동 출력 회로는 반도체 유닛(a semiconductor unit)에 통합될 수 있 다. 또한, 복수의 능동 출력 회로들이 하나의 반도체 장치에 통합될 수 있다. 예를 들어, 주어진 입력 매트릭스 의 모든 잠재적 패턴에 필요한 모든 능동 출력 회로들은 하나의 반도체 장치에 통합될 수 있다. 또한, 발진 신 경망도 동일한 반도체 장치 내에 통합될 수 있다. 더욱 개선된 실시예에서, 모든 컬러 채널에 필요한 완전한 전 자 장치(즉, 관련된 능동 출력 회로뿐만 아니라 복수의 ONNs)는 단일 통합 장치(즉, 단일 특수 반도체 다이(a single specialized semiconductor die))에 통합되어 고성능 아날로그 신경망 칩(a high performance analog neural network chip)으로 통합될 수 있다. 전자 회로의 일 실시예에 따르면, 능동 출력 회로의 비선형 증폭기의 출력의 위상 천이(the phase- shifting)는 수신된 비트 입력 신호들의 대부분과 정렬될 수 있다. 즉, 더 많은 \"0\"이 수신되면, 전자 회로의 출력에서의 위상은 수신된 \"0\"의 위상과 일치할 수 있다. 더 많은 \"1\"이 수신되면, 전자 회로 출력의 출력 위상 이 수신된 \"1\"의 위상과 일치할 수 있다. 따라서, 후속 층들의 다른 단계들(the different stages of subsequent layers) 사이의 쉬운 동기화(an easy synchronization)가 달성될 수 있다. 예를 들어, 3x3 매트릭 스 예시에서, 5개의 서브-스퀘어(sub-squares)가 검은색(예: 논리 \"1\"에 해당하는)이면 제안된 전자 회로의 출 력 신호의 위상은 \"1\"의 위상과 정렬될 수 있으며, 그 반대의 경우도 마찬가지이다. 일 실시예에 따르면, 엣지 입력 신호는 상기 아날로그 입력 신호의 신호 세기로부터 파생된 시프팅 타임 (a shifting time)에 따라 논리 \"0\"에서 논리 \"1\"로 변경될 수 있다. 따라서, 준아날로그 그레이 스케일 값(a quasi-analog grey scale value)이 측정되면, 준아날로그 값은 각 발진기에 대한 입력 값으로 직접 사용되지 않 지만, 먼저 이 유닛의 디지털 출력 신호에 대한 시간 이동을 생성하도록 조정된 시간 이동 유닛(a time shifting unit)(또는 위상 이동 유닛(phase shifting unit))으로 전달될 수 있으며, 여기서 시간 이동 값은 준 아날로그 그레이 스케일에 해당한다. 결과적으로, 그리고 특정 실시예들에 따르면, 엣지 입력 신호는 아날로그입력 신호의 신호 세기로부터 파생된 시프팅 타임에 따라 논리 \"0\"에서 논리 \"1\"로 변경될 수 있다. 일 실시예에 따르면, 각각의 발진기는 동일한 주파수로 진동할 수 있다. 이는 발진 신경망으로서 훈련하 기 어려울 수 있는 관리하기힘든 복잡한 종속성의 세트 대신에 시뮬레이션(simulation)(그리고 또한 실제로)을 위한 제어 가능한 수학적 문제인 피드백 루프를 구현하는 네트워크 컴포넌트와 복수의 발진기들 사이의 종속성 을 만들 수 있다."}
{"patent_id": "10-2023-7014865", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 2, "content": "상기 요약은 본 발명의 각각의 도시된 실시예 또는 모든 구현을 설명하기 위한 것이 아니다."}
{"patent_id": "10-2023-7014865", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "과학 및 기업 IT 조직은 대용량의 데이터를 더 잘 이해하고 이로부터 가치를 창출하기 위해 인공지능 (artificial intelligence, AI) 기술을 사용하고 있다. 그러나, 기존의 폰 노이만 컴퓨팅 아키텍처로(von- Neumann computing architectures)는 계속 증가하는 데이터의 양, 데이터 이동 및 관련 컴퓨팅 요구 사항을 처 리하는데 더 이상 충분하지 않을 수 있다. 특히, AI 방법들과 기술들은, 예를 들어, 행렬-행렬 곱셉의 형태(the form of matrix-matrix multiplications)로 입력 데이터에 대해 많은 수학적 연산들을 필요로 할 수 있으며, 예를 들어, 주파수 영역에 서 이미지 인식/분류, 자율 주행(autonomous navigation) 및 오디오 분석에 종종 사용된다. 그러한 데이터는 텍 스트 문서 또는 텍스트와 이미지가 혼합된 형태의 입력뿐만 아니라, 음성 데이터(speech data), 다른 사운드 데 이터(other sound data)도 함께 점점 더 클라우드 데이터 센터에서뿐만 아니라, 전통적인 데이터 센터에서도 수 신되는 데이터의 스트림(the stream of incoming data)에 속한다. 그 결과 지속적으로 기하급수적으로 증가하는 데이터의 양을 처리해야 하고 점점 더 많은 전력을 소비하는 처리 속도를 계속 증가시켜야 한다. 그러나, 또한 디지털 형태의 가중치 값을 시뮬레이션한 디지털 데이터 처리를 기반으로 하는 고전적 신 경 시스템은 아날로그 값으로 취급하는 것이 더 나을 수 있고 여전히 너무 많은 컴퓨팅 성능을 요구할 수 있기 때문에 전통적인 신경망 형태의 AI시스템을 사용하는 것도 항상 충분하지는 않다. 이것은 주로 너무 많은 전력 이 필요할 수 있는 많은 양의 매트릭스/벡터 곱셈들(the large amount of matrix/vector multiplications) 때 문일 수 있다. 이것은 먼저 데이터를 중앙 위치(a central place)로 전송한 다음 측정된 데이터를 중앙에서 처 리하는 대신 입력 데이터(예: 카메라의 이미지)를 전처리를 수행하는 IoT(사물인터넷, Internet of Things)환경 에서 문제가 될 수 있다. 따라서, 이 때문에, 예를 들어, 전통적인 컴퓨팅 아키텍처보다 훨씬 적은 전력을 필요로할 수 있는, 전 통적인 컴퓨팅 시스템에 대한 코프로세서(co-processors)로서 작동할 수 있는 저전력, 고속 데이터 처리 디바이 스들을 구현하는 것이 바람직할 수 있다. 일부 접근방식들은 전력 측면을 성공적으로 해결하기 위해 전자 아날로그 기술을 사용하려고 시도했다. 이를 위해, 발진 신경망(oscillatory neural networks, ONN)은 결합된 발진기들의 네트워크를 사용하는 인공 신 경망으로 사용되었다. 그렇게 함으로써, 발진기는 생물학적 뇌 모델을 참조로 사용하여 신경망의 뉴런에 해당할 수 있으며, 즉, 발진기들의 쌍들과 같은 새로운 뉴런의 쌍들 사이의 시냅틱 가중치(the synaptic weight)는 발 진기들 사이의 결합의 모양과 강도에 의해 에뮬레이트(emulated)될 수 있다. 그러한 네트워크들은 네트워크에서 훈련 샘플들(training samples)을 처리하고 네트워크 가중치 매트릭스를 조정하여 이미지 분류 및/또는 음성 인 식과 같은 상관 관계 작업을 수행하도록 훈련할 수 있으므로 네트워크가 검출할 특정 상관 관계를 \"학습\"하거나 검색할 수 있다. ONNs에 대해 제안된 하드웨어 구현은 거의 없다. 이들 네트워크는 일반적으로, 예를 들어, 헤 비안 학습 알고리즘(a Hebbian learning algorithm)을 통해 가중치 행렬의 수학적 사전 훈련에 의존한다. 특정 제안된 기술들은 발진 신경망의 효율적인 사용과 신경망의 다른 층들간의 결합이 계속해서 부족하 다. 따라서, 코어 발진 신경망(the core oscillating neural network)의 더 나은 출력 신호 처리가 필요하다. 이 설명과 관련하여, 다음과 같은 규약들, 용어들 및/또는 표현들이 사용될 수 있다: '전자회로'라는 용어는 선택적으로 전기적으로 연결된 전자 부품 및/또는 장치를 포함하는 회로를 의미 할 수 있으며, 전위(electrical potential)가 사용된 와이어를 따라 전파될 수 있고/있거나 전류가 전자 및 전 기 부품들 중 적어도 하나에서 다른 부품으로 와이어를 통해 흐를 수 있도록 한다. 전자 부품들은 트랜지스터 (transistors) 또는 다이오드(diodes)와 같은 능동 반도체 장치들(active semiconductor devices)을 포함할 수 있는 반면, 전기 부품들은 와이어(wires)와 저항기(resistors) 및 커패시터(capacitors)와 같은 수동 부품들 (passive components)을 포함할 수 있다. '발진 신경망'(oscillating neural network, ONN)이라는 용어는 직접적으로 또는 간접적으로 선택적으 로 상호 연결된 발진기를 의미할 수 있다. 이것은 올투올 연결된 네트워크(an all-to-all connected network)일 수도 있고 선택적으로 연결된 네트워크일 수 있다. 따라서, 발진기들은 결합된 것으로 보일 수 있다. 그러한 발 진 신경망은 인공 신경망으로 간주될 수 있다. 발진기들은 생물학적 뇌 모델을 참조하는 경우 인공 신경망의 뉴 런에 해당할 수 있우며, 즉 발진기들의 쌍들과 같은 새로운 뉴런의 쌍들 사이에 시냅틱 가중치는 발진기들 사이 의 결합 부품들의 형태와 강도에 의해 에뮬레이트될 수 있다. 그러한 네트워크들은 네트워크에서 훈련 샘플들을 처리하고 결합 엘리멘트와 같은 네트워크 가중치 매트릭스를 조정하여 패턴 인식, 이미지 분류 및/또는 음성 인 식과 같은 상관 관계 작업을 수행하도록 훈련될 수 있으며, 따라서 네트워크는 추론 과정(the inference phas e)에서 특정 상관 관계를 결정하도록 훈련된다. 발진기들 간의 결합 계수들을 조정하기 위한 훈련 방법으로, 헤 비안 학습 알고리즘을 사용할 수 있다. '특징형상 인식(feature recognition)'이라는 용어는 일종의 패턴 인식(pattern recognition)을 의미할 수 있다. 이것은, 예를 들어, 이미지 인식과 같은 알려진 작업과 관련이 있을 수 있다. 그러나, 이 원리는 음성 인식 및 디지털로 사용 가능한 다른 종류의 신호 패턴에도 성공적으로 사용될 수 있다. 인식될 특징형상과 이미 지는 수평선, 수직선, 상승선, 하강선, 코너(corners) 등을 포함할 수 있다. 일반적으로, 작은 복수의 픽셀들(a small plurality of pixels)로만 구성된 더 큰 이미지의 일부분은 미래의 인식 시스템을 위한 입력으로 사용된 다. '결합된 전압 제어 발진기(coupled voltage-controlled oscillators)'라는 용어는 위상이 입력 전압에 의해 제어 및 시프트(shifted)될 수 있는 전자 발진기를 의미할 수 있다. 또한, 복수의 발진기들은 각 발진기의 출력들이 서로 영향을 미치도록 결합될 수 있다. 각 발진기를 네트워크의 각 발진기에 연결하는 완전히 연결된네트워크이거나 선택적으로 연결된 네트워크일 수 있다. 발진기들 사이의 결합 부품들의 예로는 RC(저항기/커패 시터) 필터를 들 수 있다. 그러나, 또한, 예를 들어, 반도체 부품도 포함하는 능동 결합 엘리멘트(active coupling elements)와 같은 다른 유형의 결합 부품들도 사용할 수 있다. '엣지 입력 신호(edge input signal)'라는 용어는 발진기에 의해 수신되는 입력 신호 엣지를 의미할 수 있다. 입력 신호의 선택된 엣지는 시간 이동될 수 있고, 즉, 예를 들어, 약한 회색 값(a weak grey value)에 해 당하는 신호가 선택된 발진기에서 어두운 회색 값(a dark grey value)과 관련된 엣지보다 먼저 도착할 수 있다 는 점에서 개별 비트(the individual bits)가 예를 들어 디지털 이미지 위의 슬라이딩 윈도우(a sliding window over a digital image)와 같은 동일한 소스에서 발생하더라도 동시에 도착하지 않을 수 있다. 이 효과는 스윙 발진기(the swinging oscillators)의 주기 길이와 관련하여 위상 천이로 표시될 수도 있다. '능동 출력 회로(active output circuit)'라는 용어는, 특히 여기에 제안된 전체 전자 회로의 일부로 복 수의 발진기들의 조합된 출력 신호를 해석하도록 조정된 전자회로를 의미할 수 있다. 능동 출력 회로는 기본적 으로 수평선, 수직선, 상승선 또는 하강선과 같은 미리 정의된 패턴을 식별하거나 인식하기 위해 기준 신호와 비교 가능한 상관 관계 신호를 결정하도록 조정된다. '가산부(adder portion)'이라는 용어는 저항기들이 연결되는 선형 증폭기를 포함하는 능동 출력 회로의 일부 컴포넌트를 의미할 수 있다. 따라서, 선형 증폭기는 저항기들의 입력 측에서 수신된 시간 종속 전압 신호 (time-dependent voltage signals)를 추가하도록 조정된다. '비선형 증폭기(non-linear amplifier)'라는 용어는 출력 곡선이 입력 신호에 선형적으로 의존하지 않지 만, 임계값을 초과한 후에는 입력신호와 비교할 때 비례적으로 지나치게 큰 개방 신호를 생성할 수 있는 증폭기 를 의미할 수 있다. 이러한 동작은 시그모이드 함수(the sigmoid function) 또는 전통적인 신경망의 ReLU 유닛 의 동작과 비교할 수 있다. '컬러 채널(color channel)'이라는 용어는 컬러 디지털 이미지의 픽셀 정보 층을 의미할 수 있다. 이 문 서의 맥락에서 알려진 색상 모델들 중 어느 것도 선호되지 않는다. CYMK(청록색/자홍색/노란색/검은색 부분 (cyan/magenta/yellow/black portion)) 색상 모델뿐만 아니라 RGB(빨간색/녹색/파란색(red/green/blue)) 색상 모델을 사용할 수 있다. 하나의 컬러 채널의 각 픽셀은 선택된 컬러 채널의 각 그레이스케일(a respective grayscale)에 대해 하나의 비트 또는 복수의 비트로 표현될 수 있다. 다음은 도면에 대한 상세한 설명이 주어질 것이다. 도면의 모든 지시사항들은 도식적이다. 먼저, 특징형 상 인식을 위한 발진 신경망의 효율적인 사용을 가능하게 하기 위한 본 발명의 전자 회로의 실시예의 블록도, 특징형상 인식을 위한 발진 신경망의 효율적인 사용을 가능하게 하는 전자회로를 포함하는 전자회로가 주어진다. 도 1은 특징형상 인식을 위한 발진 신경망의 효율적인 사용을 가능하게 하는 전자 회로의 실시예의 블록도를 도시한다. 전자 회로는 결합된 전압 제어 발진기들의 네트워크를 포함한다. 발진기들 각각은 각 각의 발진기에 할당된 아날로그 입력 신호의 신호 세기에 따라 전압 제어 발진기들의 엣지 입력 신호(주기 길이의 부분(a fraction of a period length)- 예를 들어, 180°- 만큼 위상 천이된 - 예를 들어, 매트릭스 또 는 벡터의)를 수신하도록 조정된다. 예를 들어, 시간-이동(the time-shift)은 750ns 범위 내에 있을 수 있다. 이 엣지 입력 신호는 또한 0/1 엣지 신호에 의해 표현되며(symbolized), 이는 상기 엣지 입력 신호 위에 도시된다. 상기 수평 이중 화살표(the horizontal double arrow)는 시간에서의 이동(the shift in time)을 표시하는데(symbolize), 이 시점에서, 예를 들어, 더 큰 디지털 이미지 위로 슬라이딩하는 컨볼루셔널 윈도우(a convolutional window sliding over a larger digital image)의 픽셀의 아날로그 값과 같이, 측정되 거나 수신된 그레이 스케일 값(grey scale value)에 따라 엣지가 나타난다. 전자 회로는 발진기들 중 선택된 발진기에 연결된 입력 단자들을 포함하는 적어도 하나의 능 동 출력 회로와, 입력 단자들에 존재하는 입력 신호들을 더하기 위한 가산부(adder portion)와, 입력 라인이 가산부의 출력 라인에 연결된 비선형 증폭기을 포함하며, 그렇게 함으로써 발진 신경망 (an oscillating neural network)을 효율적으로 사용한다. 출력 단자에서의 시간 종속 신호들은 미리 정 의되고 인식된 특징 형상(a predefined recognized feature)을 결정하기 위해 알려진 기준 패턴들과 비교될 수 있다. 도 2는 도 1에 따른 전자 회로의 제안된 시스템이 사용될 수 있는 발진 신경망(ONN)의 기술적 맥락 또는 개념도를 도시한다. 컨볼루셔널 신경망(convolutional neural networks)은 여러 필터들을 사용하여 특징형상들과 이미지들(예: 엣지 검출(edge detection), 컬러 블로치 검출(color blotch detection) 등)을 검출할 수 있다. 일반적으로, 각 특징 형상마다, 다른 필터가 사용되며, 종종 디지털 논리 회로들(digital logic circuits)을 사용한다. 또한, 필터는 순차적으로 적용되거나 다수의 컴퓨팅 코어들(multiple computing core s)이 필요할 수 있다. 이와는 대조적으로, 본 실시예들의 전자 회로는 하나의 단일 유닛에서 동시에 멀티-특징 형상 검출을 수행할 수 있다. 이 개념은 출력 분류 신호가 위상 신호(a phase signal)에서 파생될 수 있도록 시 간 인코딩된 아날로그 입력 신호(time-encoded analog input signals)에 기초한다. 일반적으로, 컨볼루셔널 (신경) 망들은 입력 층을 가로질러 슬라이딩하는 작은 필터들을 사용한다. 입력 층은 예시적으로 디지털 이미지일 수 있다. 일반적인 필터 크기들은 3x3x3, 4x4x3, ..., 7x7x3이다. 따라서, 마 지막 숫자는 RGB와 같은 컬러 채널들의 수를 나타낸다. 그러나, 또한 다른 컬러 모델들도 사용될 수 있다. 예를 들어, 만일 CMYK 컬러 모델이 사용된다면, 마지막 숫자는 4가 선호될 수 있다. 32x32x3 픽셀 정보를 포함하는 매트릭스(마지막 숫자가 컬러 채널의 수를 나타낼 때)는 디지털 이 미지(또는 대안적으로, 디지털 이미지의 서브세트(a subset of a digital image))를 나타낼 수 있다. 3차원 매 트릭스의 서브세트는 도 2의 좌측 하단 부분에 도시된 매트릭스로 표현될 수 있으며, 여기서 7x7 매 트릭스의 각각은 컬러 채널들(예: 3) 중 하나를 나타낼 수 있다. 컨볼루셔널 오퍼레이션(a convolutional operation)에서, 3x3 윈도우는, 필터 W0 및 W1이 적용된 후, 7x7 매트릭스들 각각에 대해 이동되어 두 개의 최종 매트릭스들을 보여주는 도 2의 하단 부분의 제2 열을 생성한다. 매트릭스의 세부 사항들은 중요하 지 않다는 점에 유의해야 한다. 컨볼루셔널 망들의 일반적인 원리는 알려져 있으며 추가 설명을 위한 배경으로 사용된다. 또한, 박스은, 예를 들어, 순차로(in a sequence) 적용되는 5개의 필터들를 포함하는 신경망 을 나타낼 수 있다. 위에서 나타낸 바와 같이, 예시적인 3x3 매트릭스를 사용하면 매트릭스 셀들(the matrix cells)에서의 디지털 그레이스케일 값들(the digital greyscale values)에 따라 다양한 패턴들을 인식할 수 있다. 인식 가능 한 패턴들의 예시들이 도 3a에 도시되어 있다. 3x3 매트릭스의 확장된 패턴들의 세트는 도 3b에 도시 되어 있다. 그러나, 상기 설명의 후속 부분의 경우, 도 3a에 따른 패턴을 염두에 둘 수 있다. 원래의 3x3 매트 릭스 픽셀이 그레이스케일 값들을 포함하더라도, 인식되는 패턴들은 흑백(black and white)(엣지 검출을 위해), 즉 \"1\"과 \"0\"이라고 할 수 있다. 이해를 돕기 위해, 각 흰색 서브-스퀘어(each white sub-square)는 논리적인 \"0\"을 나타낼 수 있고 각 흑색 서브-스퀘어(each black sub-square)는 논리적인 \"1\"을 나타낼 수 있다. 따라서, 예를 들어, 네 가지 서로 다른 기본 패턴들은 다음과 같이 나타낼 수 있다: 즉, 하강 대각선(a falling diagonal)(\"하강(fall)\"), 수평선 (a horizontal line)(\"수평(hor)\"), 상승 대각선(a rising diagonal)(\"상승(rise)\"), 및 수직선(a vertical line)(\"수직(vert)\")으로 나타낼 수 있다. 제안된 전자 회로는 이들 네 가지 기본 패턴들을 구별할 수 있다. 발 진 신경망의 추론 단계 동안 도 3b에 따른 다른 예시적인 패턴을 분류하기 위해, 능동 출력 회로의 입력 단자들 은 상기 발진기들의 각각의 다른 발진기들의 출력에 연결될 필요가 있다. 따라서, 상기 예시적인 필터 윈도우의 9개 서브-스퀘어들(the nine sub-squares of the exemplary filter window)은 9개의 발진기들과 관련된다. 상 기 서브-스퀘어들에 대한 번호 체계는 다음과 같을 수 있다(축약형): 상단 좌측(top left) = 1, 상단 중간(top middle) = 2, 상단 우측(top right) = 3, ..., 하단 우측(lower right) = 9. 이 서브-스퀘어의 번호 체계는 발 진기들의 인덱스들로 사용될 수 있다. 도 4는 결합된 전압 제어 발진기들의 3x3 네트워크 실시예, 즉 발진 신경망의 코어의 전기 배선도 을 도시한다. 도 4의 상단 부분은 발진기들(X1, ..., X9)의 입력 라인과 접지 사이의 지연-인코딩된 엣지 입력 신호들(the delay-encoded edge input signals)(엣지)(이들 중 하나만 하나의 참조번호로 참조됨)을 도시 한다. 입력 엣지 신호들은 \"-\" 기호와 \"+\" 기호를 포함하는 원(a circle)으로 표시된다. 비트-지향 입력 전압들 (the bit-oriented input voltages)의 \"-\" 끝은 접지에 연결된다(삼각형으로 표시됨). 입력 엣지 전압들(V1, ..., V9)은 발진기들(X1, ..., X9)에 공급된다. 발진기들(X1, ..., X9)의 출력 신호들은 V01, ..., VO9로 표시 된다. 이들은 다음 도면들에 도시된 전기 회로에 대한 연결 지점들을 표시한다. 그들의 위상 이동(phase- shift)은 0° 또는 180°(즉, 최대 이동 값(the maximum shift value))이다. 따라서, 상기 이동(the shift)은 ONN을 통과한 후에 \"0\"과 \"1\"로 해석될 수 있고 3x3 매트릭스 내에서 스퀘어드된(squared) 이 흑색 또는 흰색으 로 해석될 수 있다. 발진기들(X1, ..., X9) 아래의 도 4의 부분은 발진기들 사이의 네트워크를 도시한다. 9개 발진기들이 있 는 이 예에서, 교차 연결들 Xcij가 도시되는데 여기서 i와 j는 관련 발진기들을 나타낸다. 따라서, 예로서, Xc12 는 발진기 X1과 발진기 X2 사이의 결합 엘리멘트를 나타낸다. 또 다른 예로서, 상기 교차 연결 네트워크의 중간 에 있는 결합 엘리멘트 또는 결합 회로는 발진기(X4)와 발진기(X8) 사이의 결합 회로를 나타내는 Xc48로 표시된 다. 이러한 방식으로, 발진기들 각각은 각각의 결합 회로 Xcij를 통해 다른 발진기에 연결된다. 따라서, 도시된 네트워크는 완전 연결된 네트워크(a fully connected network)이다. 그러나, 다른 구현들에서 모든 Xcij 연결들 이 실현될 필요는 없다(즉, 부분적으로 연결된 네트워크일 수 있다). 추가로, 교차 연결 Xcij는 \"Rci Rco\"로도 표시된다. 이것은 여기서 제안된 실시예에서 RC 결합 엘리멘트 들이 사용된다는 것을 나타낸다. 그러나, 다른 유형의 결합 회로들 또는 결합 엘리멘트들(반도체 장치를 포함하 는 능동 엘리멘트 포함)도 사용될 수 있다. 또한, 더 적거나 더 많은 수의 발진기들이 사용될 수 있다. 하지만, 특히 신경망의 컨볼루션(convolutions)의 경우, 컨볼루션 매트릭스의 매트릭스 엘리멘트들(matrix elements of the convolutional matrix)만큼 많은 발진기들을 갖는 것이 유용하며, 즉, 9개의 매트릭스 엘리멘트들이 있는 3x3 매트릭스의 경우 9개의 발진기들을 갖는 것이 유용하고, 16개의 매트릭스 엘리멘트들이 있는 4x4 매트릭스 의 경우 16개의 발진기들을 갖는 것이 유용하다. 도 2의 맥락에서 ONN을 가져오기 위해, 슬라이딩 3x3 윈도우(the sliding 3x3 window)(도 2 비 교)와 9개의 발진기들(X1 내지 X9) 사이의 연결에 대해 논의될 것이다. 컬러 채널들 중 하나에 대한 슬라이딩 3x3 윈도우의 픽셀로부터의 \"준 아날로그(quasi-analog)\" 입력 신호는 시간 이동된 엣지 신호로서 9개 발진기들 (X1, X2, ..., X9)의 입력 라인들 Vin에 공급된다. 따라서, 상기 이미지 픽셀 값들은 측정된(그레이 스케일) 전 압 값의 시간 지연 △t로서 인코딩되어 V1 내지 V9으로 전달된다. 이로 인해, 흰색 서브-스퀘어(a white sub-square)의 경우 △t = 0ns이고, 예를 들어, 검은색 서브-스 퀘어(a black sub-square)의 경우 △t = 750ns이다. 따라서, 비트 엣지 입력 신호들(the bit edge input signals)은 주기 길이의 일부(a fraction of a period length)만큼 위상 이동되며, 유용한 값은 발진기 주파수 주기의 절반, 예를 들어, 180° 또는 π일 수 있다. 따라서, 발진기들 X1 내지 X9의 출력들(V01, ..., V09)은 기준에 관하여 위상 φ로 분리되며, 여기서 흰색의 경우 φ = 0이고, 검은색의 경우 φ = π이다. 또한 발진기 들은 이들 신호들의 위상이 0 또는 180°이되도록 (피드백) 네트워크와 함께 발진기의 출력 값이 발진기들(X1, ... , X9)의 출력 단자들(V01, ... , V09)에서 에너지 최소값을 구축할 때까지 몇 사이클(a couple of cycles)(예: 5)이 필요하다는 점도 언급할 가치가 있다. 이것은 ONN의 훈련과 결합 컴포넌트들(즉, RC 회 로들(the RC circuits))에서 각각의 훈련된 시냅틱 가중치의 결과이다. 완성을 돕기 위해, 또한 RC 결합 엘리멘트들은, 예를 들어, 헤비안 학습(Hebbian learning)을 사용하여 코어들 또는 노드들(또는 뉴런들)를 나타내는 발진기들 사이의 가중치들(즉, 시냅틱 가중치)를 나타내도록 훈련 된다는 점을 이해해야 한다. 다음 단계로, 발진기들의 출력 값들과 위상들에 기초하여 발진기들에 대한 입력 값들에 대응하는 패턴들 이 결정되어야 한다. 이를 위해, 능동 출력 회로가 중요하며 다음 도면을 사용하여 설명된다. 도 5에 도시된 바와 같이, 능동 출력 회로는 입력 단자들(V01, V05, V09), 가산기 유닛 및 비선형 증폭기을 포함하는 것으로 도시되어 있다. 또한, 도 5는 참조 번호들(508, 510 및 512)로 표시된 능동 출력 회로의 복사본들을 도시하고, 여기서 유일한 차이점은 기본적으로 입력 단자들의 참조 기호들에 서, 따라서 수신된 입력 신호들에서 있으며: 능동 출력 회로의 경우 이들은 입력 단자들(V04, V05, V06)이 고, 능동 출력 회로의 경우 이들은 입력 단자들(V03, V05, V07)이며, 능동 출력 회로의 경우 이들은 입력 단자들(V02, V05, V08)이다. 나머지 컴포넌트들은 능동 출력 회로와 기능적으로 동일하다. 능동 출력 회로의 입력 단자들(V01, V05, V09)은 도 4에 따른 발진 신경망의 발진기들(X1, X5, X9)의 출력 단자들(V01, V05, V09)에 연결된다. 따라서, 상기 발진기들의 출력 값들과 위상들은 도 2에 따라 패턴 \"하 강(fall)\", \"수평(hor)\", \"상승(rise)\" 및 \"수직(vert)\" 중 하나를 결정하는 데 사용될 수 있다. 여기에서, 그 레이스케일에서 흑백으로의 변환은 이미 이루어졌다. 이를 위해, 능동 출력 회로의 입력 단자들(V01, V05, V09)은 저항기들(R1, R2, R3)(모두 동일한 저항값들, 예를 들어 100 kOhm)을 통해 선형 증폭기(U1)의 입력 라인에 연결된다. 예를 들어, 일반적인 방식으 로 1000 kOhm 피드백 저항기가 장착될 수 있다. 상기 구축된 유닛은 가산기 유닛를 나타낸다. 테스트 로 표시된, 가산기 유닛의 출력은 비선형 증폭기의 입력으로 공급된다. 비선형 증폭기는 R5를통해 접지에 연결되는 증폭기 U2의 피드백 라인에서 증폭기 U2와 다이오드 D2로 구현된다. 증폭기 U1 및 U2로서, 산업 표준 차동 증폭기들(industry standard differential amplifiers)이 사용될 수 있다. 기본적으로, 비선형 증폭기은 전통적인 신경망의 시그모이드(the sigmoid) 또는 ReLU 함수를 나타 낸다. 비선형 증폭기의 출력 테스트는 제안된 전자 회로의 출력이다. 라인 테스트, 발진기 (X10), 저항기(R12) 및 라인/연결 테스트는 신경망의 다음 후속 층, 즉 다음 필터의 컴포넌트들을 나타낸다. 결과적으로, 능동 출력 회로의 입력 단자들(V01, V05, V09)에서 발진기들(X1, X5, X9)의 동기화된 출력들의 검출로, 대응하는 3x3 매트릭스의 \"하강(fall)\" 라인이 결정될 수 있다. 수평선 \"수평(hor)\", 상승선 \"상승(rise)\" 및 수직선 \"수직(vert)\"에 대해 능동 출력 회로(508, 510, 512)에 유사하거나 비슷한 기능(a similar or comparable functioning)이 각각 적용된다. 예를 들어, 만일, 도 3b의 패턴들과 같은, 더 많은 패턴들을 검출할 수 있다면, 상기 상관하는 발진기들 (the correlating oscillators) 각각들은 각각의 능동 출력 유닛에 대한 입력들로서 사용되어야 한다. 도 6은 하나의 샘플, 여기서 하강 대각선에 대한 기준 신호와 함께 능동 출력 회로(도 5에 도시된 예시 적인 능동 출력 회로)의 출력에서의 신호 타이밍 다이어그램(a signal timing diagram)을 도시한다. 점선은 슬라이딩 윈도우와 같은 3x3 매트릭스 입력에서 하강 대각선에 대해 예상되는 대응 피크들 (corresponding peaks)이 있는 기준 신호를 나타낸다. 실선은 상기 전자 회로의 실제 측정 가능한 출력 신호를 나타낸다. 알 수 있는 바와 같이, 각 피크들은 동일 위상을 갖는다. 이에 따라, 하강선도 결정된다. 다른 패턴들에 대해 여기에서 제안된 전자 회로에 의해 측정 가능하고 생성된 신호들 사이의 비교 가능 한 상관 관계들이 관찰될 수 있다. 개념의 증명으로서, 도 7은 알려진 MNIST(Modified National [US] Institute of Standards and Technology) 데이터베이스로부터의 좌측의 그레이스케일 입력 이미지들의 결과들과 도 3a에 따른 제한된 4 개의 단순 패턴들을 가진 여기서 제안된 전자 회로를 사용하여 흑백으로 생성된 엣지 검출 이미지들(edge detections images)의 결과들을 도시한다. 상기 결과들은 놀라울 정도로 양호하며 설득력이 있다. 도 8은 1개 이상의 컬러 채널들에 대한 관련 디바이스(들) 또는 도 1에 따라 여기서 제안된 전자회로 중 적어도 하나를 이미지 데이터를 처리하기 위한 코-프로세싱 유닛(co-processing unit)으로서 사용하는 컴퓨팅 시스템을 도시한다. 그러나, 본 발명의 실시예들은 프로그램 코드를 저장 및/또는 실행하기에 적합한 플랫 폼에 관계없이 사실상 모든 유형의 컴퓨터와 함께 구현될 수 있다. 컴퓨팅 시스템은 적합한 컴퓨터 시스템의 한 예일뿐이며, 컴퓨터 시스템이 위에 설명된 기능 중 어느 하나를 구현할 수 있는지 및/또는 수행할 수 있는지 여부에 관계없이, 여기에 설명된 본 발명의 실시예 들의 사용 또는 기능의 범위에 대한 제한을 제안하려는 의도가 아니다. 컴퓨팅 시스템에는, 수많은 다른 범용 또는 특수 목적 컴퓨팅 환경들 또는 구성들과 함께 운영되는, 컴포넌트들이 있다. 컴퓨터 시스템 /서버 와 함께 사용하기에 적합할 수 있는 잘 알려진 컴퓨팅 시스템들, 환경들, 및/또는 구성들의 예들은, 개인 용 컴퓨터 시스템들, 서버 컴퓨터 시스템들, 씬 클라이언트들, 씩 클라이언트들, 핸드헬드 또는 랩탑 디바이스 들, 멀티-프로세서 시스템들, 마이크로프로세서-기반 시스템들, 셋톱 박스들, 프로그래밍 가능한 소비자 전자 제품들, 네트워크 PC들, 미니 컴퓨터 시스템들, 메인프레임 컴퓨터 시스템들, 및 상기 시스템들 또는 디바이스 들 중 하나를 포함하는 분산 클라우드 컴퓨팅 환경들, 등을 포함하나, 이에 국한하는 것은 아니다. 컴퓨터 시 스템/서버는, 컴퓨터 시스템에 의해 실행되는, 프로그램 모듈들과 같은, 컴퓨터 시스템-실행 가능한 명령들의 일반적인 컨텍스트로 기술될 수 있다. 일반적으로 프로그램 모듈들은 특정 작업들을 수행하거나 또는 특정 추상 데이터 유형들을 구현하는 루틴들, 프로그램들, 객체들, 컴포넌트들, 로직, 데이터 구조들 등을 포함 할 수 있다. 컴퓨터 시스템/서버는 통신 네트워크를 통해 링크되는 원격 처리 디바이스들에 의해 작업들 이 수행되는 분산 클라우드 컴퓨팅 환경에서 실시될 수 있다. 분산 클라우드 컴퓨팅 환경에서, 프로그램 모듈 들은 메모리 스토리지 디바이스들을 포함하는 로컬 및 원격 컴퓨터 시스템 스토리지 매체 모두에 위치할 수 있 다. 도면에서 도시된 바와 같이, 컴퓨터 시스템/서버는 범용 컴퓨터 디바이스의 형태로 도시된다. 컴 퓨터 시스템/서버의 컴포넌트들은 하나 또는 그 이상의 프로세서들 또는 처리 유닛들, 시스템 메모리 , 및 시스템 메모리를 포함하는 다양한 시스템 컴포넌트들을 프로세서에 연결하는 버스를 포함할 수 있지만, 이에 국한되지 않는다. 버스는, 다양한 버스 아키텍처들 중 하나를 사용하는, 메모리버스 또는 메모리 컨트롤러, 주변 버스, 가속 그래픽 포트, 및 프로세서 또는 로컬 버스를 포함하는, 버스 구조 들의 여러 유형들 중 하나 또는 그 이상을 나타낸다. 예를 들어, 그러한 아키텍처들은 ISA(include Industry Standard Architecture) 버스, MCA(Micro Channel Architecture) 버스, EISA(Enhanced ISA) 버스, VESA(Video Electronics Standards Association) 로컬 버스 및 PCI(Peripheral Component Interconnect) 버스를 포함하나, 이에 국한되지는 않는다. 컴퓨터 시스템/서버는 일반적으로 다양한 컴퓨터 시스템 판독 가능한 매체를 포 함한다. 그러한 매체는 컴퓨터 시스템/서버에 의해 액세스 가능한 모든 이용 가능한 매체일 수 있으며 , 휘발성 및 비휘발성 매체, 착탈식 및 비-착탈식 매체를 모두 포함한다. 시스템 메모리은, 예컨대 랜덤 액세스 메모리(RAM) 및/또는 캐시 메모리와 같은, 휘발 성 메모리의 형태의 컴퓨터 시스템 판독 가능한 매체를 포함할 수 있다. 컴퓨터 시스템/서버는 또한, 다른 착탈식/비-착탈식, 휘발성/비휘발성 컴퓨터 시스템 스토리지 매체를 포함할 수 있다. 단지 예로서, 스토리지 시 스템이 비착탈식, 비휘발성 자기 매체(도시되지 않고 일반적으로 \"하드 드라이브\"라고 함)로부터 읽고 쓰기 위해 제공될 수 있다. 도시되지는 않았지만, 착탈가능 비휘발성 자기 디스크(예: \"플로피 디스크\") 에서 읽 고 쓰기 위한 자기 디스크 드라이브 및, CD-ROM, DVD-ROM 또는 기타 광학 매체와 같은, 착탈가능 비휘발성 광 학 디스크에서 읽거나 쓰기 위한 광학 디스크 드라이브가 제공될 수 있다. 그러한 경우에, 각각은 하나 또는 그 이상의 데이터 매체 인터페이스들에 의해 버스에 연결될 수 있다. 아래에서 추가로 도시되고 설명되는 바 와 같이, 메모리는 본 발명의 실시예들의 기능들을 수행하도록 구성된 프로그램 모듈들의 세트(예를 들어, 적어도 하나)를 갖는 적어도 하나의 프로그램 제품을 포함할 수 있다. 프로그램 모듈들의 (적어도 하나)세트를 갖는, 프로그램/유틸리티는, 운영 체제, 하나 또는 그 이 상의 애플리케이션 프로그램들, 기타 프로그램 모듈들, 및 프로그램 데이터와 함께, 예를 들어, 메모리에 저장될 수 있지만, 이에 국한되는 것은 아니다. 운영 체제들 각각, 하나 또는 그 이상의 애플리케이션 프로그램 들, 기타 프로그램 모듈들, 및 프로그램 데이터 또는 이들의 조합은 네트워킹 환경의 구현을 포함할 수 있다. 프로그램 모듈들은 일반적으로 본 명세서에 기술된 바와 같은 본 발명의 실시예의 기능들 및/또는 방법들 을 수행한다. 컴퓨터 시스템/서버는 키보드, 포인팅 디바이스, 디스플레이 등과 같은, 하나 또는 그 이상 의 외부 디바이스들; 사용자가 컴퓨터 시스템/서버와 상호작용할 수 있게 하는 하나 또는 그 이상의 디바이스들; 및/또는 컴퓨터 시스템/서버가 하나 또는 그 이상의 다른 컴퓨팅 디바이스들과 통신할 수 있게 하는 모든 디바이스들(예를 들어, 네트워크 카드, 모뎀 등)과 통신 할 수 있다. 그러한 통신은 입/출력 (I/O) 인터페이스를 통해 발생할 수 있다. 또한, 컴퓨터 시스템/서버는 근거리 통신망(LAN), 일반 광 역 통신망(WAN), 및/또는 네트워크 어댑터를 통한 공중 네트워크(예를 들어, 인터넷)와 같은, 하나 또는 그 이상의 네트워크들과 통신할 수 있다. 도시된 바와 같이, 네트워크 어댑터는 버스를 통해 컴퓨터 시스템/서버의 다른 컴포넌트들과 통신한다. 도시되지는 않았지만, 다른 하드웨어 및/또는 소프트웨어 컴 포넌트들이 컴퓨터 시스템/서버와 함께 사용될 수 있음을 이해해야 한다. 이들의 예들에는: 마이크로코드, 디바이스 드라이버들, 리던던트 처리 유닛들, 외부 디스크 드라이브 어레이들, RAID 시스템들, 테이프 드라이브 들 및 데이터 아카이벌 스토리지 시스템들이 포함되지만 이에 국한되지는 않는다. 추가적으로, 전자 회로 - 예를 들어 각각의 버스 인터페이스를 갖는 -는 버스에 부착될 수 있 다. 드라이버들 및 프로그래밍 라이브러리들 세트는 여기서 제안된 전자 회로 및/또는 각각의 회로 및/또는 각 디바이스를 기존 컴퓨팅 시스템으로 우아하게 통합하는 것을 편리하게 만들 수 있다. 본 발명의 다양한 실시 예들의 설명들은 예시의 목적으로 제공되는 것이며, 개시된 실시 예들이 전부라 거나 이들에 한정하려는 의도가 있는 것은 아니다. 많은 수정들 및 변형들이 설명된 실시 예들의 범위와 정신을 벗어남이 없이 이 기술 분야에서 통상의 지식을 가진 자에게는 명백할 것이다. 여기서 사용된 용어들은 실시 예 들의 원리들, 실제 애플리케이션 또는 시장에서 발견된 기술들에 대한 기술적 개선을 가장 잘 설명하기 위해 또 는 이 기술 분야에서 통상의 지식을 가진 자들이 여기서 개시된 실시 예들을 이해할 수 있도록 하기 위해 선택 되었다. 본 발명의 실시 예들은 시스템, 방법, 및/또는 컴퓨터 프로그램 제품이 될 수 있다. 컴퓨터 프로그램 제 품은 컴퓨터 판독 가능 스토리지 매체(또는 매체)를 포함할 수 있으며, 이 매체 상에 프로세서가 본 발명의 실 시 예들을 수행하도록 하는 컴퓨터 판독 가능 프로그램 명령들을 갖는다. 상기 매체는 전파 매체를 위한 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템일 수 있다. 컴퓨 터 판독 가능 매체의 예들은 반도체 또는 고체 상태 메모리, 자기 테이프, 착탈식 컴퓨터 디스켓, 랜덤 액세스메모리(RAM), 읽기 전용 메모리(ROM), 강성 자기 디스크 및 광 디스크를 포함한다. 광 디스크의 현재 예들은 컴 팩트 디스크 읽기 전용 메모리(CD-ROM), 컴팩트 디스크 읽기/쓰기(CD-R/W), DVD 및 Blu-Ray-Disk를 포함한다. 상기 컴퓨터 판독 가능 스토리지 매체는 명령 실행 장치에 의해 사용될 명령들을 유지 및 저장할 수 있 는 유형의(tangible) 디바이스일 수 있다. 상기 컴퓨터 판독 가능 스토리지 매체는, 예를 들면, 전자 스토리지 디바이스, 자기 스토리지 디바이스, 광 스토리지 디바이스, 전자기 스토리지 디바이스, 반도체 스토리지 디바이 스, 또는 전술한 것들의 모든 적절한 조합일 수 있으며, 그러나 이에 한정되지는 않는다. 컴퓨터 판독 가능 스 토리지 매체의 더 구체적인 예들의 비포괄적인 목록에는 다음이 포함될 수 있다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 디지털 다 용도 디스크(DVD), 메모리 스틱, 플로피 디스크, 천공-카드들 또는 명령들이 기록된 홈에 있는 융기된 구조들 같이 머신적으로 인코드 된 장치, 및 전술한 것들의 모든 적절한 조합. 본 명세서에서 사용될 때, 컴퓨터 판독 가능 스토리지 매체는 무선 전파들이나 다른 자유롭게 전파되는 전자기파들, 도파관이나 기타 전송 매체(예를 들어, 광섬유 케이블을 통해 전달되는 광 펄스들)를 통해 전파되는 전자기파들, 또는 선(wire)을 통해 전송되는 전기 신호들 같이 그 자체로 일시적인(transitory) 신호들로 해석되지는 않는다. 본 명세서에 기술되는 컴퓨터 판독 가능 명령들은, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/ 또는 무선 네트워크 등의 통신망(네트워크)을 통해 컴퓨터 판독 가능 스토리지 매체로부터 각각 컴퓨팅/처리 디 바이스들로 또는 외부 스토리지 디바이스로부터 외부 컴퓨터로 다운로드 될 수 있다. 상기 통신망은 구리 전송 케이블들, 광 전송 섬유들, 무선 전송, 라우터들, 방화벽들, 스위치들, 게이트웨이 컴퓨터들 및/또는 엣지 서버 들을 포함할 수 있다. 각 컴퓨팅/처리 유닛 내 네트워크 어댑터 카드 또는 네트워크 인터페이스는 상기 통신망 으로부터 컴퓨터 판독 가능 프로그램 명령들을 수신하고 그 컴퓨터 판독 가능 프로그램 명령들을 각각의 컴퓨팅 /처리 디바이스 내의 컴퓨터 판독 가능 스토리지 매체에 저장하기 위해 전송한다. 본 발명의 연산들을 실행하기 위한 컴퓨터 판독 가능 프로그램 명령들은 Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 \"C\" 프로그래밍 언어 또는 그와 유사한 프로그래밍 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성된(written) 어 셈블러 명령들, 명령-세트-아키텍처(ISA) 명령들, 머신 명령들, 머신 종속 명령들, 마이크로코드, 펌웨어 명령 들, 상태-셋팅 데이터, 집적회로를 위한 구성 데이터, 또는 소스 코드나 목적 코드일 수 있다. 상기 컴퓨터 판 독 가능 프로그램 명령들은 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형 (stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에 서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있 고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수 도 있다. 일부 실시 예들에서, 예를 들어 프로그램 가능 로직 회로, 필드-프로그램 가능 게이트 어레이들 (FPGA), 또는 프로그램 가능 로직 어레이들(PLA)을 포함한 전자 회로는 본 발명의 실시 예들을 수행하기 위해 전자 회로를 맞춤화하도록 상기 컴퓨터 판독 가능 프로그램 명령들의 상태 정보를 활용하여 상기 컴퓨터 판독 가능 프로그램 명령들을 실행할 수 있다. 본 발명의 특징들이 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들), 및 컴퓨터 프로그램 제품들 의 플로 차트 예시도들 및/또는 블록도들을 참조하여 기술된다. 플로 차트 예시도들 및/또는 블록도들의 각 블 록과 플로 차트 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 판독 가능 프로그램 명령들에 의해 구 현될 수 있다는 것을 이해할 수 있을 것이다. 이들 컴퓨터 판독 가능 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데 이터 처리 유닛의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 유닛의 프로세서를 통해서 실행되어, 상기 플로 차트 및/또는 블록도의 블록 또 는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다. 이들 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터 판독 가능 스토리지 매체에 저장될 수 있으며, 컴퓨터, 프로그램가능 데이터 처리 유닛 및/또는 기타 디바이스들에 지시하여 명령들이 저장된 상기 컴퓨터 판독 가능 스토리지 매체가 상기 플로 차트 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작의 특징들을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 포함하도록 특정한 방식으로 기능하게 할 수 있다. 상기 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 디바이스들, 또 는 다른 디바이스에 로드 되어, 상기 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스에서 일련의 동작 단 계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터, 기타 프로그램가능 장치, 또는 다른 디바이스 상에서 실행되는 명령들이 플로 차트 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/ 동작들을 구현할 수 있다. 도면들의 플로차트 및 블록도는 본 발명의 다양한 실시예들에 따른 시스템들, 방법들, 및 컴퓨터 프로그 램 제품들의 가능한 구현들의 아키텍처, 기능, 및 동작을 예시한다. 이와 관련하여, 플로차트 또는 블록도들의 각 블록은, 특정 논리 기능(들)을 구현하기 위한 하나 혹은 그 이상의 실행 가능한 명령들을 포함하는, 모듈, 세그먼트, 또는 명령들의 일부를 나타낼 수 있다. 일부 대안적인 구현들에서, 블록들에 언급된 기능들은 도면들 에 언급된 순서와 다르게 발생할 수 있다. 예를 들어, 연속적으로 도시된 2개의 블록들은, 실제로, 실질적으로 동시에 실행될 수 있거나, 관련된 기능에 따라, 블록들이 때때로 역순으로 실행될 수 있다. 또한 블록도들 및/ 또는 플로차트의 각 블록, 및 블록도들 및/또는 플로차트 그림의 블록들의 조합들은, 특정 기능들을 수행하거나 특수 목적 하드웨어와 컴퓨터 명령들의 조합들을 수행하거나 수행하는 특수 목적 하드웨어-기반 시스템들에 의 해 구현될 수 있다. 본 명세서에서 사용한 용어는 단지 특정한 실시 예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하 려는 의도가 아니다. 본 명세서에 사용된 바와 같이, 단수 형태는 문맥이 명백하게 달리 나타내지 않는 한 복수 형태도 포함하는 것으로 의도된다. 본 명세서에서 사용될 때 용어 \"포함하다\" 및/또는 \"포함하는\"은 명시된 특 징들, 정수들, 단계들, 동작들, 엘리멘트들 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다 른 특징들, 정수들, 단계들, 동작들, 엘리멘트들, 컴포넌트들 및/또는 이들의 그룹의 존재 또는 추가를 배제하 지 않는다는 것이 이해될 것이다. 아래 청구항에서 함수 엘리멘트를 더한 기재된 모든 수단 또는 단계의 해당 구조, 재료, 작동 및 등가물 은 구체적으로 청구된 바와 같이 다른 청구된 엘리멘트와 조합하여 그 함수를 수행하기 위한 임의의 구조, 재료 또는 작동을 포함하도록 의도된다. 본 발명의 설명은 예시 및 설명의 목적으로 제공되었지만, 개시된 형태로 본 발명을 모두 포함하거나 제한하려는 의도는 아니다. 본 발명의 범위를 벗어나지 않고 많은 수정 및 변경이 당업 자에게 명백할 것이다. 실시예들은 본 발명의 원리와 실제 적용을 가장 잘 설명하고, 고려된 특정 용도에 적합 한 바와 같이, 다양한 수정을 가진 다양한 실시예들에 대한 본 발명을 다른 당업자가 이해할 수 있도록 하기 위 해 선택되고 설명된다. 본 발명의 다양한 실시 예들의 설명들은 예시의 목적으로 제시되었지만, 이들이 전부라거나 개시된 실시 예들로 제한하려는 의도는 아니다. 많은 수정들 및 변형들이 본 발명의 범위 및 정신을 벗어남이 없이 당업자에 게 명백할 것이다. 본 명세서에서 사용된 용어는 실시예들의 원리들, 시장에서 발견되는 기술들에 대한 실제 적 용 또는 기술적 개선을 가장 잘 설명하기 위해, 또는 당업자가 본 명세서에 개시된 실시예들을 이해할 수 있도 록 선택되었다.도면 도면1 도면2 도면3a 도면3b 도면4 도면5 도면6 도면7 도면8"}
{"patent_id": "10-2023-7014865", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 출원에 포함된 도면들은 명세서에 통합되어 그 일부를 형성한다. 이것들은 본 발명의 실시예들을 예 시하고, 설명과 함께 본 발명의 원리를 설명한다. 도면들은 특정 실시예들의 예시일 뿐이며 본 개시를 제한하지 않는다. 실시예들이 상이한 주제들을 참조하여 설명된다는 점에 유의해아 한다. 특히, 일부 실시예들은 방법 유 형 청구항(method type claims)를 참조하여 설명되는 반면, 다른 실시예들은 장치 유형 청구항(apparatus type claims)을 참조하여 설명된다. 그러나, 당업자는 달리 통지되지 않는 한, 주제의 한 유형에 속하는 특징들의 임 의의 조합, 또한 상이한 주제에 관한 특징들 사이, 및 장치 유형 청구항의 특징들에 더하여 이 문서 내에 개시 되는 것으로 간주되는 상기 및 다음 설명으로부터 수집할 것이다. 위에서 정의된 양태들 및 본 실시예들의 추가적인 양태들은 아래에서 설명된 실시예들로부터 명백하고 실시예들을 참조하여 설명되지만, 이들 예시들이 제한적인 것으로 해석되면 안된다. 도 1은 특징형상 인식을 위한 발진 신경망의 효율적인 사용을 가능하게 하는 전자 회로의 실시예의 블록 도를 도시한다. 도 2는 도 1에 따른 전자 회로의 제안된 시스템이 사용될 수 있는 기술적인 맥락을 도시한다. 도 3a는 디지털 패턴의 예시들을 도시한다. 도 3b는 보다 복잡한 디지털 패턴의 예시들을 도시한다. 도 4는 결합된 전압 제어 발진기의 3x3 네트워크를 갖는 실시예의 전기 배선도를 도시한다. 도 5는 능동 출력 회로의 실시예를 도시한다. 도 6은 하강 대각선인 하나의 샘플(one sample)에 대한 기준 신호와 함께 전자 회로의 시간 종속 출력 신호를 도시한다. 도 7은 MNIST 데이터베이스로부터의 입력 이미지의 결과 및 결과적인 엣지 검출 이미지를 도시한다. 도 8은 1개 이상의 컬러 채널에 대한 관련 장치 또는 도 1에 따른 전자회로를 이미지 데이터(image data)를 처리하기 위한 코프로세서(coprocessor)로서 이용하는 컴퓨팅 시스템(a computing system)을 도시한다."}
