<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_clk_div_45.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_clk_div_45.v</a>
time_elapsed: 0.008s
ram usage: 9520 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e clk_div_45 <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_clk_div_45.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_clk_div_45.v</a>
proc %clk_div_45.always.244.0 (i1$ %clk_in, i1$ %enable, i1$ %toggle2) -&gt; (i4$ %counter1, i1$ %toggle1) {
0:
    br %init
init:
    %clk_in1 = prb i1$ %clk_in
    wait %check, %clk_in
check:
    %clk_in2 = prb i1$ %clk_in
    %1 = const i1 0
    %2 = eq i1 %clk_in1, %1
    %3 = neq i1 %clk_in2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %enable1 = prb i1$ %enable
    %4 = const i1 0
    %5 = eq i1 %enable1, %4
    br %5, %if_false, %if_true
if_true:
    %6 = const i4 0
    %7 = const time 0s 1d
    drv i4$ %counter1, %6, %7
    %8 = const i32 0
    %9 = exts i1, i32 %8, 0, 1
    %10 = const time 0s 1d
    drv i1$ %toggle1, %9, %10
    br %if_exit
if_false:
    %11 = const i32 0
    %counter11 = prb i4$ %counter1
    %12 = inss i32 %11, i4 %counter11, 0, 4
    %13 = const i32 3
    %14 = eq i32 %12, %13
    %toggle21 = prb i1$ %toggle2
    %15 = and i1 %14, %toggle21
    %toggle11 = prb i1$ %toggle1
    %16 = not i1 %toggle11
    %17 = const i32 0
    %counter12 = prb i4$ %counter1
    %18 = inss i32 %17, i4 %counter12, 0, 4
    %19 = const i32 4
    %20 = eq i32 %18, %19
    %21 = and i1 %16, %20
    %22 = or i1 %15, %21
    br %22, %if_false1, %if_true1
if_exit:
    br %0
if_true1:
    %23 = const i4 0
    %24 = const time 0s 1d
    drv i4$ %counter1, %23, %24
    %toggle12 = prb i1$ %toggle1
    %25 = not i1 %toggle12
    %26 = const time 0s 1d
    drv i1$ %toggle1, %25, %26
    br %if_exit1
if_false1:
    %27 = const i32 0
    %counter13 = prb i4$ %counter1
    %28 = inss i32 %27, i4 %counter13, 0, 4
    %29 = const i32 1
    %30 = add i32 %28, %29
    %31 = exts i4, i32 %30, 0, 4
    %32 = const time 0s 1d
    drv i4$ %counter1, %31, %32
    br %if_exit1
if_exit1:
    br %if_exit
}

proc %clk_div_45.always.245.0 (i1$ %clk_in, i1$ %enable) -&gt; (i4$ %counter2, i1$ %toggle2) {
0:
    br %init
init:
    %clk_in1 = prb i1$ %clk_in
    wait %check, %clk_in
check:
    %clk_in2 = prb i1$ %clk_in
    %1 = const i1 0
    %2 = neq i1 %clk_in1, %1
    %3 = eq i1 %clk_in2, %1
    %negedge = and i1 %3, %2
    br %negedge, %init, %event
event:
    %enable1 = prb i1$ %enable
    %4 = const i1 0
    %5 = eq i1 %enable1, %4
    br %5, %if_false, %if_true
if_true:
    %6 = const i4 0
    %7 = const time 0s 1d
    drv i4$ %counter2, %6, %7
    %8 = const i32 0
    %9 = exts i1, i32 %8, 0, 1
    %10 = const time 0s 1d
    drv i1$ %toggle2, %9, %10
    br %if_exit
if_false:
    %11 = const i32 0
    %counter21 = prb i4$ %counter2
    %12 = inss i32 %11, i4 %counter21, 0, 4
    %13 = const i32 3
    %14 = eq i32 %12, %13
    %toggle21 = prb i1$ %toggle2
    %15 = not i1 %toggle21
    %16 = and i1 %14, %15
    %toggle22 = prb i1$ %toggle2
    %17 = const i32 0
    %counter22 = prb i4$ %counter2
    %18 = inss i32 %17, i4 %counter22, 0, 4
    %19 = const i32 4
    %20 = eq i32 %18, %19
    %21 = and i1 %toggle22, %20
    %22 = or i1 %16, %21
    br %22, %if_false1, %if_true1
if_exit:
    br %0
if_true1:
    %23 = const i4 0
    %24 = const time 0s 1d
    drv i4$ %counter2, %23, %24
    %toggle23 = prb i1$ %toggle2
    %25 = not i1 %toggle23
    %26 = const time 0s 1d
    drv i1$ %toggle2, %25, %26
    br %if_exit1
if_false1:
    %27 = const i32 0
    %counter23 = prb i4$ %counter2
    %28 = inss i32 %27, i4 %counter23, 0, 4
    %29 = const i32 1
    %30 = add i32 %28, %29
    %31 = exts i4, i32 %30, 0, 4
    %32 = const time 0s 1d
    drv i4$ %counter2, %31, %32
    br %if_exit1
if_exit1:
    br %if_exit
}

entity @clk_div_45 (i1$ %clk_in, i1$ %enable) -&gt; (i1$ %clk_out) {
    %0 = const i1 0
    %clk_in1 = sig i1 %0
    %1 = const i1 0
    %enable1 = sig i1 %1
    %2 = const i1 0
    %clk_out1 = sig i1 %2
    %3 = const i4 0
    %counter1 = sig i4 %3
    %4 = const i4 0
    %counter2 = sig i4 %4
    %5 = const i1 0
    %toggle1 = sig i1 %5
    %6 = const i1 0
    %toggle2 = sig i1 %6
    %7 = const i32 0
    %counter11 = prb i4$ %counter1
    %8 = inss i32 %7, i4 %counter11, 0, 4
    %9 = const i32 3
    %10 = ult i32 %8, %9
    %11 = const i32 0
    %counter21 = prb i4$ %counter2
    %12 = inss i32 %11, i4 %counter21, 0, 4
    %13 = const i32 3
    %14 = ult i32 %12, %13
    %15 = and i1 %10, %14
    %enable2 = prb i1$ %enable1
    %16 = and i1 %15, %enable2
    %17 = const time 0s 1e
    drv i1$ %clk_out1, %16, %17
    inst %clk_div_45.always.244.0 (i1$ %clk_in1, i1$ %enable1, i1$ %toggle2) -&gt; (i4$ %counter1, i1$ %toggle1)
    inst %clk_div_45.always.245.0 (i1$ %clk_in1, i1$ %enable1) -&gt; (i4$ %counter2, i1$ %toggle2)
    %18 = const i1 0
    %19 = const time 0s
    drv i1$ %clk_out, %18, %19
}

</pre>
</body>